<?xml version="1.0"?>
<block name="top_post_synth.net" instance="FPGA_packed_netlist[0]" architecture_id="SHA256:937a4fe6d083bddd9461fe34b2be42d157b21212f29a3e5e6f3ea34ec6dc34ce" atom_netlist_id="SHA256:765b9c8740d956f715729972152b31b27fc36698c892b4c356ba576ea3e7c74e">
	<inputs>clk_a reset clk_b clk_c</inputs>
	<outputs>out:compare_done_reg[3] out:compare_done_reg[2] out:compare_done_reg[1] out:compare_done_reg[0]</outputs>
	<clocks>clk_a clk_b clk_c</clocks>
	<block name="$abc$2392$li0_li0" instance="clb[0]" mode="default">
		<inputs>
			<port name="I0">open $abc$7142$new_new_n179__ a_reg[26] a_reg[0] a_reg[11] $abc$2429$lo29 $abc$2429$lo16 $abc$7142$new_new_n180__ a_reg[31] a_reg[10]</port>
			<port name="I1">$abc$7142$new_new_n181__ a_reg[23] $abc$2429$lo01 open $abc$7142$new_new_n178__ $abc$2429$lo05 $abc$2429$lo21 a_reg[21] a_reg[14] $abc$7142$new_new_n180__</port>
			<port name="I2">$abc$2429$lo02 a_reg[28] a_reg[6] $abc$2429$lo24 $abc$2429$lo10 $abc$2429$lo15 a_reg[24] $abc$2429$lo09 $abc$2429$lo22 $abc$2429$lo27</port>
			<port name="I3">$abc$2429$lo08 a_reg[22] open open open $abc$7142$new_new_n173__ open open open a_reg[12]</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">open open open open open open fle[6].out[0]-&gt;clbouts1 open open open open open open open open fle[5].out[1]-&gt;clbouts2 fle[6].out[1]-&gt;clbouts2 fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open clk_c</port>
		</clocks>
		<block name="$abc$7142$new_new_n174__" instance="fle[0]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I3[1]-&gt;crossbar0 clb.I2[4]-&gt;crossbar1 clb.I2[3]-&gt;crossbar2 clb.I1[8]-&gt;crossbar3 clb.I0[5]-&gt;crossbar4 clb.I1[1]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n174__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n174__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n174__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">2 1 5 0 3 4</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n174__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$7142$new_new_n175__" instance="fle[1]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[0].out[1]-&gt;crossbar0 clb.I2[6]-&gt;crossbar1 clb.I0[2]-&gt;crossbar2 clb.I1[6]-&gt;crossbar3 clb.I3[5]-&gt;crossbar4 clb.I1[5]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n175__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n175__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n175__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">0 2 4 5 1 3</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n175__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$7142$new_new_n171__" instance="fle[2]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[9]-&gt;crossbar0 clb.I1[2]-&gt;crossbar1 clb.I2[5]-&gt;crossbar2 clb.I3[0]-&gt;crossbar3 clb.I0[8]-&gt;crossbar4 clb.I2[2]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n171__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n171__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n171__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">4 3 5 1 2 0</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n171__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$7142$new_new_n170__" instance="fle[3]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[4]-&gt;crossbar0 clb.I2[8]-&gt;crossbar1 clb.I2[7]-&gt;crossbar2 clb.I1[7]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 clb.I2[9]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n170__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n170__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n170__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">4 3 1 0 2 5</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n170__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$7142$new_new_n172__" instance="fle[4]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 clb.I2[1]-&gt;crossbar2 clb.I3[9]-&gt;crossbar3 clb.I0[6]-&gt;crossbar4 clb.I2[0]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n172__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n172__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n172__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">1 0 4 2 3 5</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n172__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2392$li1_li1" instance="fle[5]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 clb.I0[1]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I0[7]-&gt;crossbar4 clb.I1[0]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2392$li1_li1" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2392$li1_li1" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2392$li1_li1" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">4 5 2 3 1 0</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2392$li1_li1</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="compare_done_reg[2]" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="compare_done_reg[2]" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">compare_done_reg[2]</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
		<block name="compare_done_reg[1]" instance="fle[6]" mode="n2_lut5">
			<inputs>
				<port name="in">open fle[5].out[1]-&gt;crossbar1 fle[7].out[1]-&gt;crossbar2 open open open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="compare_done_reg[1]" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">open fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 open open</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="compare_done_reg[0]" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct1 open open open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="compare_done_reg[0]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 open open open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="compare_done_reg[0]" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="compare_done_reg[0]" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 open open open</port>
									<port_rotation_map name="in">open 0 open open open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">compare_done_reg[0]</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
				<block name="compare_done_reg[1]" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open open lut5inter.in[2]-&gt;direct2 open open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="compare_done_reg[1]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open ble5.in[2]-&gt;direct1 open open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="compare_done_reg[1]" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open open flut5.in[2]-&gt;direct1 open open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="compare_done_reg[1]" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open open lut5.in[2]-&gt;direct:lut5 open open</port>
									<port_rotation_map name="in">open open 0 open open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">compare_done_reg[1]</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2392$li0_li0" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 clb.I1[4]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I1[9]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 clb.I1[0]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2392$li0_li0" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2392$li0_li0" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2392$li0_li0" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">4 3 5 1 2 0</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2392$li0_li0</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="compare_done_reg[3]" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="compare_done_reg[3]" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">compare_done_reg[3]</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
	</block>
	<block name="$abc$2588$li04_li04" instance="clb[1]" mode="default">
		<inputs>
			<port name="I0">open open open $abc$7142$new_new_n197__ open open $abc$7142$new_new_n210__ open a_reg[1] a_reg[0]</port>
			<port name="I1">open a_reg[2] a_reg[14] $abc$7142$new_new_n206__ reset open open open open open</port>
			<port name="I2">open open open open open open open $abc$2588$li15_li15 open open</port>
			<port name="I3">a_reg[4] open open open open open open open open open</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">fle[0].out[0]-&gt;clbouts1 open open fle[3].out[0]-&gt;clbouts1 fle[4].out[0]-&gt;clbouts1 fle[5].out[0]-&gt;clbouts1 fle[6].out[0]-&gt;clbouts1 open open open fle[0].out[1]-&gt;clbouts2 fle[1].out[1]-&gt;clbouts2 fle[2].out[1]-&gt;clbouts2 fle[3].out[1]-&gt;clbouts2 fle[4].out[1]-&gt;clbouts2 fle[5].out[1]-&gt;clbouts2 fle[6].out[1]-&gt;clbouts2 fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open clk_a</port>
		</clocks>
		<block name="$abc$7142$new_new_n214__" instance="fle[0]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 clb.I2[7]-&gt;crossbar1 clb.I0[3]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I0[6]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$7142$new_new_n214__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="a_reg[15]" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct1 open open open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[15]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 open open open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[1]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="a_reg[15]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[15]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[15]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$7142$new_new_n214__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 open lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n214__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n214__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n214__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 open lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 open 3 2 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n214__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n213__" instance="fle[1]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[0].out[0]-&gt;crossbar0 fle[3].out[0]-&gt;crossbar1 fle[4].out[0]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I3[0]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n213__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$7142$new_new_n213__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n213__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n213__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n213__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">4 3 1 2 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n213__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li07_li07" instance="fle[2]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[2].out[1]-&gt;crossbar0 fle[3].out[0]-&gt;crossbar1 fle[4].out[0]-&gt;crossbar2 clb.I3[0]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 clb.I1[4]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li07_li07" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li07_li07" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2588$li07_li07" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">0 3 2 5 4 1</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2588$li07_li07</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="a_reg[7]" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="a_reg[7]" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">a_reg[7]</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n201__" instance="fle[3]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[3].out[0]-&gt;crossbar0 fle[4].out[0]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I3[0]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$7142$new_new_n201__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li06_li06" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 lut5inter.in[1]-&gt;direct1 lut5inter.in[2]-&gt;direct1 lut5inter.in[3]-&gt;direct1 lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li06_li06" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li06_li06" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li06_li06" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 4 2 1 3</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li06_li06</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[6]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[6]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[6]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$7142$new_new_n201__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 open lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n201__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 open ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n201__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n201__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 open lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 2 0 open 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n201__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="a_reg[0]" instance="fle[4]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[3]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 fle[4].out[0]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I3[0]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="a_reg[0]" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li05_li05" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 open lut5inter.in[2]-&gt;direct1 lut5inter.in[3]-&gt;direct1 lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li05_li05" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li05_li05" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li05_li05" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 open lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">2 open 0 1 3</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li05_li05</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[5]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[5]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[5]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="a_reg[0]" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct2 open lut5inter.in[3]-&gt;direct2 open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[0]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 open ble5.in[3]-&gt;direct1 open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li00_li00" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 open flut5.in[3]-&gt;direct1 open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li00_li00" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 open lut5.in[3]-&gt;direct:lut5 open</port>
									<port_rotation_map name="in">open 0 open 1 open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li00_li00</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[0]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[0]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[0]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="a_reg[2]" instance="fle[5]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[8]-&gt;crossbar0 open fle[5].out[1]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I0[9]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="a_reg[2]" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 open fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="a_reg[1]" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 open open lut5inter.in[3]-&gt;direct1 lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[1]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open open ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li01_li01" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open open flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li01_li01" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 open open lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">1 open open 2 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li01_li01</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[1]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[1]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[1]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="a_reg[2]" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 open lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[2]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li02_li02" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li02_li02" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 open lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 open 0 1 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li02_li02</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[2]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[2]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[2]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n197__" instance="fle[6]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[8]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 fle[6].out[0]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I0[9]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$7142$new_new_n197__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="a_reg[3]" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 lut5inter.in[1]-&gt;direct1 lut5inter.in[2]-&gt;direct1 lut5inter.in[3]-&gt;direct1 lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[3]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li03_li03" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li03_li03" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 4 0 1 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li03_li03</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[3]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[3]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[3]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$7142$new_new_n197__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 open lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n197__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 open ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n197__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n197__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 open lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">1 2 3 open 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n197__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li04_li04" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[8]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 fle[6].out[0]-&gt;crossbar2 clb.I1[1]-&gt;crossbar3 clb.I3[0]-&gt;crossbar4 clb.I1[4]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li04_li04" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li04_li04" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2588$li04_li04" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">3 2 5 4 0 1</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2588$li04_li04</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="a_reg[4]" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="a_reg[4]" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">a_reg[4]</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
	</block>
	<block name="$abc$2588$li10_li10" instance="clb[2]" mode="default">
		<inputs>
			<port name="I0">open $abc$7142$new_new_n201__ a_reg[10] a_reg[9] open open open open open open</port>
			<port name="I1">open open open open reset open open open open $abc$7142$new_new_n206__</port>
			<port name="I2">open open open open open open open open open open</port>
			<port name="I3">a_reg[7] open open open open open open open open open</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">open open open fle[3].out[0]-&gt;clbouts1 open open fle[6].out[0]-&gt;clbouts1 open open open fle[0].out[1]-&gt;clbouts2 fle[1].out[1]-&gt;clbouts2 fle[2].out[1]-&gt;clbouts2 fle[3].out[1]-&gt;clbouts2 fle[4].out[1]-&gt;clbouts2 open fle[6].out[1]-&gt;clbouts2 fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open clk_a</port>
		</clocks>
		<block name="$abc$2588$li14_li14" instance="fle[0]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[0].out[1]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li14_li14" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2588$li14_li14" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li14_li14" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li14_li14" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li14_li14" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 2 3 1 4</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li14_li14</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[14]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[14]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[14]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li13_li13" instance="fle[1]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 fle[3].out[0]-&gt;crossbar1 fle[4].out[0]-&gt;crossbar2 clb.I1[9]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 clb.I1[4]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li13_li13" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li13_li13" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2588$li13_li13" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">0 5 4 2 3 1</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2588$li13_li13</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="a_reg[13]" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="a_reg[13]" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">a_reg[13]</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n210__" instance="fle[2]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 fle[3].out[0]-&gt;crossbar1 fle[4].out[0]-&gt;crossbar2 open open open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n210__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 open open</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$7142$new_new_n210__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 open open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n210__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 open open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n210__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 open open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n210__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 open open</port>
									<port_rotation_map name="in">2 1 0 open open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n210__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li11_li11" instance="fle[3]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[3].out[0]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li11_li11" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li12_li12" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 lut5inter.in[1]-&gt;direct1 lut5inter.in[2]-&gt;direct1 lut5inter.in[3]-&gt;direct1 lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li12_li12" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li12_li12" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li12_li12" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">4 0 2 1 3</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li12_li12</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[12]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[12]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[12]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$2588$li11_li11" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 open lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li11_li11" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li11_li11" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li11_li11" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 open lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 open 2 1 3</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li11_li11</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[11]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[11]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[11]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="a_reg[8]" instance="fle[4]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 clb.I0[1]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I3[0]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="a_reg[8]" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" mode="blut5" pb_type_num_modes="2">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 open open open open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="open" instance="flut5[0]" mode="default" pb_type_num_modes="1">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open open open open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[0]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
				<block name="a_reg[8]" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[8]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li08_li08" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li08_li08" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">open 0 2 1 3</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li08_li08</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[8]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[8]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[8]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li09_li09" instance="fle[5]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[1]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 clb.I0[3]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I3[0]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2588$li09_li09" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2588$li09_li09" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$2588$li09_li09" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$2588$li09_li09" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li09_li09" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">4 2 0 1 3</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li09_li09</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n206__" instance="fle[6]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[3]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I3[0]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$7142$new_new_n206__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="a_reg[9]" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct1 open open open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[9]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 open open open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[1]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="a_reg[9]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[9]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[9]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$7142$new_new_n206__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 open lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n206__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n206__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n206__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 open lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">2 open 0 3 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n206__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li10_li10" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[3]-&gt;crossbar0 fle[7].out[1]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I3[0]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 clb.I1[4]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li10_li10" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li10_li10" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2588$li10_li10" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">4 0 3 5 2 1</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2588$li10_li10</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="a_reg[10]" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="a_reg[10]" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">a_reg[10]</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
	</block>
	<block name="$abc$2588$li15_li15" instance="clb[3]" mode="default">
		<inputs>
			<port name="I0">open open a_reg[17] $abc$7142$new_new_n210__ a_reg[21] a_reg[16] $abc$7142$new_new_n201__ $abc$7142$new_new_n213__ $abc$7142$new_new_n206__ open</port>
			<port name="I1">open $abc$7142$new_new_n206__ $abc$7142$new_new_n213__ a_reg[18] a_reg[19] open open open a_reg[23] open</port>
			<port name="I2">open open open $abc$7142$new_new_n197__ open a_reg[25] open a_reg[20] a_reg[15] a_reg[14]</port>
			<port name="I3">reset open open open open open open open open a_reg[24]</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">open open fle[2].out[0]-&gt;clbouts1 fle[3].out[0]-&gt;clbouts1 open open open open open open fle[0].out[1]-&gt;clbouts2 fle[1].out[1]-&gt;clbouts2 fle[2].out[1]-&gt;clbouts2 fle[3].out[1]-&gt;clbouts2 open open fle[6].out[1]-&gt;clbouts2 fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open clk_a</port>
		</clocks>
		<block name="$abc$2588$li25_li25" instance="fle[0]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[0].out[1]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I3[0]-&gt;crossbar3 clb.I3[9]-&gt;crossbar4 clb.I1[8]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li25_li25" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li25_li25" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2588$li25_li25" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">0 2 4 1 3 5</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2588$li25_li25</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="a_reg[25]" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="a_reg[25]" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">a_reg[25]</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li24_li24" instance="fle[1]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I1[8]-&gt;crossbar3 clb.I3[0]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li24_li24" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2588$li24_li24" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li24_li24" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li24_li24" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li24_li24" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 4 2 3 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li24_li24</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[24]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[24]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[24]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li22_li22" instance="fle[2]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[2].out[0]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 open clb.I3[0]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li22_li22" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 open fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li23_li23" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 lut5inter.in[1]-&gt;direct1 lut5inter.in[2]-&gt;direct1 open lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li23_li23" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 open ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li23_li23" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li23_li23" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 open lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 3 2 open 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li23_li23</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[23]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[23]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[23]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$2588$li22_li22" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 open lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li22_li22" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 open ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li22_li22" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li22_li22" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 open lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">open 1 0 open 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li22_li22</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[22]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[22]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[22]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n221__" instance="fle[3]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[2]-&gt;crossbar0 clb.I1[3]-&gt;crossbar1 clb.I2[7]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I0[5]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n221__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n217__" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 open open open lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n217__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open open open ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n217__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open open open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n217__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 open open open lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">1 open open open 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n217__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
				<block name="$abc$7142$new_new_n221__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n221__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n221__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n221__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">4 0 2 1 3</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n221__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n223__" instance="fle[4]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[7]-&gt;crossbar0 fle[3].out[1]-&gt;crossbar1 clb.I0[4]-&gt;crossbar2 clb.I1[1]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 clb.I2[3]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n223__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n223__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n223__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">1 0 5 3 2 4</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n223__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$7142$new_new_n228__" instance="fle[5]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 clb.I2[5]-&gt;crossbar2 clb.I1[8]-&gt;crossbar3 clb.I0[4]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n228__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$7142$new_new_n228__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n228__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n228__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n228__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 1 4 0 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n228__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n229__" instance="fle[6]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 clb.I0[8]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 clb.I2[3]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n229__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n229__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n229__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">1 0 4 2 3 5</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n229__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2588$li15_li15" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[3]-&gt;crossbar0 clb.I2[8]-&gt;crossbar1 clb.I2[9]-&gt;crossbar2 clb.I3[0]-&gt;crossbar3 clb.I0[6]-&gt;crossbar4 clb.I1[1]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2588$li15_li15" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$2588$li15_li15" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2588$li15_li15" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">2 0 5 1 4 3</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2588$li15_li15</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
	</block>
	<block name="$abc$2588$li16_li16" instance="clb[4]" mode="default">
		<inputs>
			<port name="I0">open open $abc$2429$lo08 $abc$7142$new_new_n206__ a_reg[15] $abc$7142$new_new_n210__ open a_reg[17] $abc$2429$li10_li10 $abc$2429$li11_li11</port>
			<port name="I1">$abc$7142$new_new_n136__ $abc$7142$new_new_n138__ $abc$7142$new_new_n213__ open open a_reg[18] reset $abc$2429$lo06 open open</port>
			<port name="I2">open open a_reg[16] $abc$2429$lo04 open open open open open $abc$7142$new_new_n197__</port>
			<port name="I3">open open open open open open $abc$2429$lo10 open reset open</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">fle[0].out[0]-&gt;clbouts1 open open open open open fle[6].out[0]-&gt;clbouts1 open open open fle[0].out[1]-&gt;clbouts2 fle[1].out[1]-&gt;clbouts2 fle[2].out[1]-&gt;clbouts2 open open fle[5].out[1]-&gt;clbouts2 fle[6].out[1]-&gt;clbouts2 fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">clk_a open open clk_b</port>
		</clocks>
		<block name="$abc$7142$new_new_n140__" instance="fle[0]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 clb.I1[0]-&gt;crossbar1 clb.I0[2]-&gt;crossbar2 clb.I1[1]-&gt;crossbar3 clb.I0[8]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$7142$new_new_n140__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$lo10" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open open open open lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo10" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open open open ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open open open open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[4]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="$abc$2429$lo10" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo10" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo10</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$7142$new_new_n140__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n140__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n140__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n140__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 open</port>
									<port_rotation_map name="in">2 1 3 0 open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n140__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n135__" instance="fle[1]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[2].out[1]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 fle[6].out[0]-&gt;crossbar2 clb.I1[7]-&gt;crossbar3 clb.I3[6]-&gt;crossbar4 clb.I2[3]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n135__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n135__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n135__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">0 3 5 4 1 2</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n135__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2429$li23_li23" instance="fle[2]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[2].out[1]-&gt;crossbar0 fle[3].out[1]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I1[5]-&gt;crossbar3 clb.I3[8]-&gt;crossbar4 clb.I1[7]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li23_li23" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$li23_li23" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2429$li23_li23" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">1 4 2 5 0 3</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2429$li23_li23</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="$abc$2429$lo23" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="$abc$2429$lo23" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">$abc$2429$lo23</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n142__" instance="fle[3]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I3[6]-&gt;crossbar0 clb.I2[3]-&gt;crossbar1 fle[6].out[0]-&gt;crossbar2 clb.I1[0]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 clb.I1[1]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n142__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n142__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n142__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">2 3 5 1 4 0</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n142__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2429$li12_li12" instance="fle[4]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[6]-&gt;crossbar3 clb.I0[7]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li12_li12" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li12_li12" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$li12_li12" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li12_li12" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li12_li12" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">2 1 3 0 4</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li12_li12</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo12" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo12" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo12</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n181__" instance="fle[5]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[7]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 fle[6].out[0]-&gt;crossbar2 clb.I1[7]-&gt;crossbar3 clb.I0[4]-&gt;crossbar4 clb.I2[2]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n181__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n181__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n181__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">2 3 0 5 1 4</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n181__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2429$li06_li06" instance="fle[6]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[7].out[1]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[6]-&gt;crossbar3 clb.I0[9]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li06_li06" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$lo11" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open open open open lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo11" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open open open ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open open open open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[4]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="$abc$2429$lo11" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo11" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo11</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$2429$li06_li06" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$li06_li06" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li06_li06" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li06_li06" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 open</port>
									<port_rotation_map name="in">1 3 2 0 open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li06_li06</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo06" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo06" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo06</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li16_li16" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[5]-&gt;crossbar0 fle[7].out[1]-&gt;crossbar1 clb.I2[9]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 clb.I1[6]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[0]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li16_li16" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li16_li16" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2588$li16_li16" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">3 0 5 2 4 1</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2588$li16_li16</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="a_reg[16]" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="a_reg[16]" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">a_reg[16]</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
	</block>
	<block name="$abc$2588$li20_li20" instance="clb[5]" mode="default">
		<inputs>
			<port name="I0">open $abc$7142$new_new_n214__ $abc$7142$new_new_n140__ open open $abc$2429$lo09 open $abc$7142$new_new_n217__ open open</port>
			<port name="I1">open open open reset $abc$2588$li21_li21 open open open open open</port>
			<port name="I2">open open open open open open open $abc$7142$new_new_n217__ open a_reg[22]</port>
			<port name="I3">open open open open open open open open open open</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">open open open open open fle[5].out[0]-&gt;clbouts1 open open open open fle[0].out[1]-&gt;clbouts2 fle[1].out[1]-&gt;clbouts2 fle[2].out[1]-&gt;clbouts2 fle[3].out[1]-&gt;clbouts2 fle[4].out[1]-&gt;clbouts2 fle[5].out[1]-&gt;clbouts2 fle[6].out[1]-&gt;clbouts2 fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open clk_a clk_b</port>
		</clocks>
		<block name="$abc$2429$li29_li29" instance="fle[0]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[0].out[1]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 fle[4].out[0]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 clb.I2[9]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li29_li29" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$li29_li29" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2429$li29_li29" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">1 3 2 0 4 5</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2429$li29_li29</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="$abc$2429$lo29" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="$abc$2429$lo29" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">$abc$2429$lo29</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n134__" instance="fle[1]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[0].out[1]-&gt;crossbar0 fle[3].out[1]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 open clb.I0[5]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n134__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 open fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$7142$new_new_n134__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 open lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n134__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 open ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n134__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n134__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 open lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 2 3 open 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n134__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li09_li09" instance="fle[2]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[2].out[1]-&gt;crossbar0 fle[4].out[0]-&gt;crossbar1 fle[5].out[0]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li09_li09" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li09_li09" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$li09_li09" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li09_li09" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li09_li09" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">1 3 4 0 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li09_li09</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo09" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo09" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo09</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li31_li31" instance="fle[3]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[7].out[1]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li31_li31" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" mode="blut5" pb_type_num_modes="2">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct1 open open open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="open" instance="flut5[0]" mode="default" pb_type_num_modes="1">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 open open open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[1]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
				<block name="$abc$2429$li31_li31" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$li31_li31" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li31_li31" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li31_li31" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">1 4 3 0 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li31_li31</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo31" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo31" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo31</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li28_li28" instance="fle[4]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li28_li28" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$7142$new_new_n133__" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 lut5inter.in[1]-&gt;direct1 open open open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n133__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 open open open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n133__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n133__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 open open open</port>
									<port_rotation_map name="in">0 1 open open open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n133__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
				<block name="$abc$2429$li28_li28" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$li28_li28" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li28_li28" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li28_li28" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">open 2 3 0 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li28_li28</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo28" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo28" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo28</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="a_reg[18]" instance="fle[5]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[7]-&gt;crossbar0 clb.I1[3]-&gt;crossbar1 fle[5].out[1]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[2]-&gt;clks</port>
			</clocks>
			<block name="a_reg[18]" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="a_reg[21]" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open open open lut5inter.in[3]-&gt;direct1 open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[21]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open open ble5.in[3]-&gt;direct1 open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open open open flut5.in[3]-&gt;direct1 open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[3]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="a_reg[21]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[21]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[21]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="a_reg[18]" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 open lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[18]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 open ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li18_li18" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li18_li18" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 open lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">2 1 0 open 3</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li18_li18</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[18]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[18]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[18]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li19_li19" instance="fle[6]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[1]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I0[7]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[2]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li19_li19" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2588$li19_li19" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li19_li19" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li19_li19" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li19_li19" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 4 0 1 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li19_li19</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[19]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[19]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[19]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li20_li20" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[3].out[0]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 clb.I2[7]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[2]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li20_li20" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li20_li20" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2588$li20_li20" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">0 4 5 1 3 2</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2588$li20_li20</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="a_reg[20]" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="a_reg[20]" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">a_reg[20]</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
	</block>
	<block name="$abc$2588$li31_li31" instance="clb[6]" mode="default">
		<inputs>
			<port name="I0">open a_reg[28] $abc$2429$lo02 a_reg[9] a_reg[31] $abc$2429$lo17 a_reg[25] $abc$7142$new_new_n229__ open open</port>
			<port name="I1">a_reg[8] $abc$2429$lo00 reset a_reg[7] open open open open open $abc$7142$new_new_n229__</port>
			<port name="I2">open $abc$7142$new_new_n149__ open $abc$2429$lo25 a_reg[4] $abc$2429$lo19 $abc$2429$lo20 open open $abc$7142$new_new_n150__</port>
			<port name="I3">$abc$2429$lo30 open open open open open open open open a_reg[29]</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">open open open fle[3].out[0]-&gt;clbouts1 fle[4].out[0]-&gt;clbouts1 fle[5].out[0]-&gt;clbouts1 fle[6].out[0]-&gt;clbouts1 open open open open open fle[2].out[1]-&gt;clbouts2 open fle[4].out[1]-&gt;clbouts2 fle[5].out[1]-&gt;clbouts2 open fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open clk_b clk_a</port>
		</clocks>
		<block name="$abc$2429$li18_li18" instance="fle[0]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[3].out[0]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 clb.I2[9]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 clb.I2[1]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2429$li18_li18" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$2429$li18_li18" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2429$li18_li18" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">1 5 4 0 3 2</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2429$li18_li18</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$7142$new_new_n176__" instance="fle[1]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[3].out[0]-&gt;crossbar0 clb.I2[4]-&gt;crossbar1 fle[5].out[1]-&gt;crossbar2 clb.I1[0]-&gt;crossbar3 clb.I3[0]-&gt;crossbar4 clb.I2[3]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n176__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n176__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n176__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">1 4 0 2 5 3</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n176__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$7142$new_new_n178__" instance="fle[2]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 fle[3].out[1]-&gt;crossbar1 clb.I0[5]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 clb.I2[6]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n178__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n178__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n178__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">1 0 5 2 4 3</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n178__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$7142$new_new_n177__" instance="fle[3]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[0].out[1]-&gt;crossbar0 clb.I2[5]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I1[1]-&gt;crossbar3 clb.I0[6]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[2]-&gt;clks</port>
			</clocks>
			<block name="$abc$7142$new_new_n177__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$lo18" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 open open open open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo18" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open open open open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[0]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="$abc$2429$lo18" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo18" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo18</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$7142$new_new_n177__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n177__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n177__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n177__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">open 0 2 3 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n177__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="a_reg[27]" instance="fle[4]" mode="n2_lut5">
			<inputs>
				<port name="in">open fle[4].out[1]-&gt;crossbar1 fle[4].out[0]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I0[7]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="a_reg[27]" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">open fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="a_reg[26]" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open open lut5inter.in[2]-&gt;direct1 lut5inter.in[3]-&gt;direct1 lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[26]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li26_li26" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open open flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li26_li26" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open open lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">open open 1 2 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li26_li26</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[26]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[26]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[26]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="a_reg[27]" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="a_reg[27]" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li27_li27" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li27_li27" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">open 0 3 1 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li27_li27</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[27]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[27]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[27]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li29_li29" instance="fle[5]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[7]-&gt;crossbar0 fle[5].out[0]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I3[9]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li29_li29" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li30_li30" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 lut5inter.in[1]-&gt;direct1 lut5inter.in[2]-&gt;direct1 lut5inter.in[3]-&gt;direct1 lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li30_li30" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li30_li30" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li30_li30" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 0 2 1 4</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li30_li30</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[30]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[30]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[30]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$2588$li29_li29" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 open lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li29_li29" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li29_li29" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li29_li29" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 open lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 open 2 1 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li29_li29</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[29]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[29]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[29]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n233__" instance="fle[6]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[1]-&gt;crossbar0 fle[4].out[0]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I0[7]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$7142$new_new_n233__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li28_li28" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 lut5inter.in[1]-&gt;direct1 lut5inter.in[2]-&gt;direct1 lut5inter.in[3]-&gt;direct1 lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li28_li28" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li28_li28" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li28_li28" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 2 3 1 4</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li28_li28</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[28]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[28]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[28]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$7142$new_new_n233__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 open open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n233__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 open open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n233__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 open open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n233__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 open open</port>
									<port_rotation_map name="in">1 0 2 open open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n233__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li31_li31" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I3[9]-&gt;crossbar0 fle[5].out[0]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[9]-&gt;crossbar3 clb.I0[4]-&gt;crossbar4 clb.I1[2]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li31_li31" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2588$li31_li31" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2588$li31_li31" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">4 5 2 3 0 1</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2588$li31_li31</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="a_reg[31]" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="a_reg[31]" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">a_reg[31]</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
	</block>
	<block name="$abc$7142$new_new_n173__" instance="clb[7]" mode="default">
		<inputs>
			<port name="I0">open open a_reg[1] reset a_reg[4] a_reg[19] $abc$2429$li13_li13 a_reg[20] open $abc$2429$lo13</port>
			<port name="I1">$abc$2429$lo22 a_reg[5] a_reg[3] $abc$2429$li22_li22 $abc$2429$lo04 open open open a_reg[1] reset</port>
			<port name="I2">open open open open open open open a_reg[13] open $abc$2429$lo31</port>
			<port name="I3">$abc$2429$lo28 open open open open open open open open $abc$2429$lo26</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">open open open open fle[4].out[0]-&gt;clbouts1 open fle[6].out[0]-&gt;clbouts1 open open open fle[0].out[1]-&gt;clbouts2 open fle[2].out[1]-&gt;clbouts2 open fle[4].out[1]-&gt;clbouts2 fle[5].out[1]-&gt;clbouts2 open fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open clk_b</port>
		</clocks>
		<block name="$abc$7142$new_new_n179__" instance="fle[0]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 clb.I2[9]-&gt;crossbar1 fle[5].out[0]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I0[7]-&gt;crossbar4 clb.I1[1]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n179__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n179__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n179__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">3 5 1 0 4 2</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n179__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2429$li03_li03" instance="fle[1]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[9]-&gt;crossbar0 fle[5].out[0]-&gt;crossbar1 fle[5].out[1]-&gt;crossbar2 clb.I1[0]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 clb.I1[2]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2429$li03_li03" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$2429$li03_li03" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2429$li03_li03" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">4 1 2 3 0 5</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2429$li03_li03</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$7142$new_new_n138__" instance="fle[2]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[5].out[0]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I3[9]-&gt;crossbar3 clb.I0[9]-&gt;crossbar4 clb.I1[0]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n138__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n138__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n138__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">0 5 1 3 2 4</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n138__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2429$li07_li07" instance="fle[3]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[1]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li07_li07" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li07_li07" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$li07_li07" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li07_li07" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li07_li07" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">1 3 2 4 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li07_li07</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo07" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo07" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo07</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li30_li30" instance="fle[4]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[4]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[9]-&gt;crossbar3 clb.I0[6]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li30_li30" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$lo13" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open open open open lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo13" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open open open ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open open open open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[4]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="$abc$2429$lo13" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo13" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo13</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$2429$li30_li30" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$li30_li30" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li30_li30" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li30_li30" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 open</port>
									<port_rotation_map name="in">3 2 1 0 open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li30_li30</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo30" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo30" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo30</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$lo26" instance="fle[5]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 fle[6].out[0]-&gt;crossbar2 clb.I1[8]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$lo26" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$lo03" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 open open open open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo03" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open open open open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[0]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="$abc$2429$lo03" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo03" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo03</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$2429$lo26" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo26" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li26_li26" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li26_li26" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">open 1 2 3 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li26_li26</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo26" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo26" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo26</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n137__" instance="fle[6]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[9]-&gt;crossbar0 fle[5].out[0]-&gt;crossbar1 fle[6].out[0]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I3[9]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$7142$new_new_n137__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$lo22" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open open open lut5inter.in[3]-&gt;direct1 open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo22" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open open ble5.in[3]-&gt;direct1 open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open open open flut5.in[3]-&gt;direct1 open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[3]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="$abc$2429$lo22" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo22" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo22</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$7142$new_new_n137__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 open lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n137__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 open ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n137__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n137__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 open lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 3 2 open 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n137__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n173__" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[2]-&gt;crossbar0 clb.I2[7]-&gt;crossbar1 fle[5].out[1]-&gt;crossbar2 clb.I3[0]-&gt;crossbar3 clb.I0[5]-&gt;crossbar4 clb.I1[4]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n173__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n173__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n173__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">4 0 5 3 2 1</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n173__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
	</block>
	<block name="$abc$7142$new_new_n180__" instance="clb[8]" mode="default">
		<inputs>
			<port name="I0">open reset a_reg[2] $abc$7142$new_new_n135__ open a_reg[18] $abc$2429$lo13 a_reg[30] $abc$2429$lo02 $abc$7142$new_new_n149__</port>
			<port name="I1">$abc$2429$lo23 a_reg[30] $abc$7142$new_new_n136__ a_reg[31] a_reg[27] open open open a_reg[28] reset</port>
			<port name="I2">open open open open open $abc$7142$new_new_n138__ open $abc$7142$new_new_n148__ $abc$2429$lo08 $abc$2429$li19_li19</port>
			<port name="I3">open open open open open open open a_reg[26] $abc$2429$lo01 $abc$2429$lo18</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">open fle[1].out[0]-&gt;clbouts1 open open open open fle[6].out[0]-&gt;clbouts1 open open open fle[0].out[1]-&gt;clbouts2 fle[1].out[1]-&gt;clbouts2 fle[2].out[1]-&gt;clbouts2 fle[3].out[1]-&gt;clbouts2 fle[4].out[1]-&gt;clbouts2 open open fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open clk_b</port>
		</clocks>
		<block name="$abc$7142$new_new_n149__" instance="fle[0]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[1].out[0]-&gt;crossbar0 clb.I2[5]-&gt;crossbar1 clb.I2[8]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 clb.I2[7]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n149__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n149__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n149__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">5 1 4 2 3 0</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n149__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2429$lo21" instance="fle[1]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 fle[2].out[0]-&gt;crossbar1 clb.I2[9]-&gt;crossbar2 clb.I3[7]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$lo21" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$lo19" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open open lut5inter.in[2]-&gt;direct1 open open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo19" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open ble5.in[2]-&gt;direct1 open open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open open flut5.in[2]-&gt;direct1 open open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[2]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="$abc$2429$lo19" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo19" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo19</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$2429$lo21" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 open lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo21" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 open ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li21_li21" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 open flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li21_li21" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 open lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">2 1 open 3 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li21_li21</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo21" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo21" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo21</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$lo00" instance="fle[2]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 clb.I0[9]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$lo00" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" mode="blut5" pb_type_num_modes="2">
					<inputs>
						<port name="in">open open lut5inter.in[2]-&gt;direct1 open open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="open" instance="flut5[0]" mode="default" pb_type_num_modes="1">
						<inputs>
							<port name="in">open open ble5.in[2]-&gt;direct1 open open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open open flut5.in[2]-&gt;direct1 open open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[2]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
				<block name="$abc$2429$lo00" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo00" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li00_li00" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li00_li00" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 1 2 4 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li00_li00</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo00" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo00" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo00</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li02_li02" instance="fle[3]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[9]-&gt;crossbar0 fle[3].out[1]-&gt;crossbar1 fle[6].out[0]-&gt;crossbar2 clb.I1[8]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li02_li02" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li02_li02" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$li02_li02" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li02_li02" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li02_li02" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 1 2 4 0</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li02_li02</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo02" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo02" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo02</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li01_li01" instance="fle[4]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I3[8]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I0[9]-&gt;crossbar4 clb.I1[9]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li01_li01" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$li01_li01" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2429$li01_li01" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">1 3 4 5 2 0</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2429$li01_li01</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="$abc$2429$lo01" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="$abc$2429$lo01" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">$abc$2429$lo01</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$lo14" instance="fle[5]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[2].out[0]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 fle[6].out[1]-&gt;crossbar2 clb.I1[9]-&gt;crossbar3 clb.I0[7]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$lo14" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$lo14" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo14" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li14_li14" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li14_li14" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 1 2 0 4</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li14_li14</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo14" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo14" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo14</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n151__" instance="fle[6]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 open clb.I3[9]-&gt;crossbar3 clb.I0[8]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n151__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 open fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n150__" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 lut5inter.in[1]-&gt;direct1 open open open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n150__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 open open open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n150__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n150__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 open open open</port>
									<port_rotation_map name="in">1 0 open open open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n150__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
				<block name="$abc$7142$new_new_n151__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 open lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n151__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 open ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n151__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 open flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n151__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 open lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 2 open 0 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n151__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n180__" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[5]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 clb.I0[6]-&gt;crossbar2 clb.I1[0]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 clb.I1[1]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n180__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n180__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n180__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">4 3 1 5 0 2</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n180__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
	</block>
	<block name="$abc$2429$li05_li05" instance="clb[9]" mode="default">
		<inputs>
			<port name="I0">$abc$7142$new_new_n134__ reset a_reg[12] $abc$2429$lo19 a_reg[16] $abc$2429$lo15 $abc$2429$lo09 $abc$7142$new_new_n140__ $abc$7142$new_new_n138__ open</port>
			<port name="I1">a_reg[23] $abc$7142$new_new_n140__ $abc$2429$lo17 open open $abc$2429$lo29 open open open reset</port>
			<port name="I2">open $abc$7142$new_new_n221__ $abc$2429$lo25 $abc$2429$lo31 a_reg[21] $abc$2429$lo20 a_reg[24] $abc$2429$lo27 $abc$2429$lo08 a_reg[25]</port>
			<port name="I3">$abc$2429$lo28 open open open open open open open open $abc$7142$new_new_n214__</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">open open open fle[3].out[0]-&gt;clbouts1 open open open open open open fle[0].out[1]-&gt;clbouts2 open fle[2].out[1]-&gt;clbouts2 fle[3].out[1]-&gt;clbouts2 fle[4].out[1]-&gt;clbouts2 fle[5].out[1]-&gt;clbouts2 fle[6].out[1]-&gt;clbouts2 fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open clk_a clk_b</port>
		</clocks>
		<block name="$abc$7142$new_new_n158__" instance="fle[0]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[5]-&gt;crossbar0 clb.I2[5]-&gt;crossbar1 clb.I2[8]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I0[8]-&gt;crossbar4 clb.I2[2]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n158__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n158__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n158__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">5 4 1 2 0 3</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n158__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2429$li16_li16" instance="fle[1]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[0].out[1]-&gt;crossbar0 fle[3].out[0]-&gt;crossbar1 clb.I2[7]-&gt;crossbar2 clb.I1[9]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2429$li16_li16" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li16_li16" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$2429$li16_li16" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$2429$li16_li16" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li16_li16" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">2 1 3 0 4</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li16_li16</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li17_li17" instance="fle[2]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[4]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 clb.I0[1]-&gt;crossbar2 open clb.I3[9]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[2]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li17_li17" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 open fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2588$li17_li17" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 open lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2588$li17_li17" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 open ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2588$li17_li17" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li17_li17" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 open lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 0 1 open 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li17_li17</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="a_reg[17]" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="a_reg[17]" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">a_reg[17]</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2588$li21_li21" instance="fle[3]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[1].out[1]-&gt;crossbar0 clb.I2[1]-&gt;crossbar1 clb.I2[4]-&gt;crossbar2 clb.I3[9]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2588$li21_li21" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$lo16" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 open open open open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo16" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open open open open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[0]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="$abc$2429$lo16" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo16" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo16</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$2588$li21_li21" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$2588$li21_li21" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$2588$li21_li21" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2588$li21_li21" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">open 2 0 3 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2588$li21_li21</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$lo24" instance="fle[4]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[0]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 clb.I0[1]-&gt;crossbar2 clb.I1[0]-&gt;crossbar3 clb.I0[7]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$lo24" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$lo24" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo24" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li24_li24" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li24_li24" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 1 0 4 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li24_li24</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo24" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo24" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo24</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n148__" instance="fle[5]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[6]-&gt;crossbar0 fle[7].out[1]-&gt;crossbar1 fle[4].out[1]-&gt;crossbar2 clb.I1[5]-&gt;crossbar3 clb.I3[0]-&gt;crossbar4 clb.I2[3]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n148__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n148__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n148__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">1 2 3 0 5 4</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n148__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2429$li19_li19" instance="fle[6]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[1]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 clb.I2[9]-&gt;crossbar2 clb.I1[1]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2429$li19_li19" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li19_li19" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$2429$li19_li19" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$2429$li19_li19" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li19_li19" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 2 4 3 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li19_li19</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li05_li05" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[0]-&gt;crossbar0 fle[4].out[1]-&gt;crossbar1 fle[7].out[1]-&gt;crossbar2 clb.I1[1]-&gt;crossbar3 clb.I0[1]-&gt;crossbar4 clb.I2[6]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li05_li05" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$li05_li05" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2429$li05_li05" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">2 3 1 4 0 5</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2429$li05_li05</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="$abc$2429$lo05" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="$abc$2429$lo05" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">$abc$2429$lo05</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
	</block>
	<block name="$abc$2429$li04_li04" instance="clb[10]" mode="default">
		<inputs>
			<port name="I0">$abc$2429$lo08 open $abc$2429$lo10 a_reg[15] $abc$2429$lo16 a_reg[13] open a_reg[10] a_reg[9] a_reg[14]</port>
			<port name="I1">$abc$2429$lo10 $abc$7142$new_new_n138__ $abc$2429$lo11 $abc$2429$lo27 $abc$2429$li20_li20 open open open open $abc$2429$lo15</port>
			<port name="I2">open open open reset $abc$2429$lo15 $abc$2429$lo25 open open open open</port>
			<port name="I3">$abc$2429$li25_li25 open open open open open open open reset open</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">fle[0].out[0]-&gt;clbouts1 open open open open open open open open open fle[0].out[1]-&gt;clbouts2 fle[1].out[1]-&gt;clbouts2 fle[2].out[1]-&gt;clbouts2 fle[3].out[1]-&gt;clbouts2 fle[4].out[1]-&gt;clbouts2 open fle[6].out[1]-&gt;clbouts2 fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open clk_b</port>
		</clocks>
		<block name="$abc$2429$lo25" instance="fle[0]" mode="n2_lut5">
			<inputs>
				<port name="in">open open open clb.I1[4]-&gt;crossbar3 clb.I3[0]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$lo25" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">open open open fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$lo25" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open open open open lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo25" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open open open ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open open open open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[4]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="$abc$2429$lo25" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo25" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo25</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="$abc$2429$lo20" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open open open lut5inter.in[3]-&gt;direct2 open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo20" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open open ble5.in[3]-&gt;direct1 open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="open" instance="lut5[0]" mode="wire" pb_type_num_modes="2">
							<inputs>
								<port name="in">open open open flut5.in[3]-&gt;direct1 open</port>
							</inputs>
							<outputs>
								<port name="out">lut5[0].in[3]-&gt;complete:lut5</port>
							</outputs>
							<clocks />
						</block>
						<block name="$abc$2429$lo20" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo20" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo20</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li15_li15" instance="fle[1]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[0].out[0]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 fle[5].out[0]-&gt;crossbar2 clb.I1[9]-&gt;crossbar3 clb.I0[7]-&gt;crossbar4 clb.I2[3]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li15_li15" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$li15_li15" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2429$li15_li15" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">3 2 4 1 5 0</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2429$li15_li15</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="$abc$2429$lo15" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="$abc$2429$lo15" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">$abc$2429$lo15</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li17_li17" instance="fle[2]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[0].out[0]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 fle[5].out[0]-&gt;crossbar2 clb.I3[8]-&gt;crossbar3 clb.I0[8]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li17_li17" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li17_li17" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$li17_li17" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li17_li17" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li17_li17" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">3 1 2 0 4</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li17_li17</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo17" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo17" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo17</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n136__" instance="fle[3]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[0].out[1]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 clb.I2[4]-&gt;crossbar2 clb.I1[3]-&gt;crossbar3 clb.I0[4]-&gt;crossbar4 clb.I2[5]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n136__" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n136__" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$7142$new_new_n136__" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">3 1 5 4 0 2</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$7142$new_new_n136__</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2429$li10_li10" instance="fle[4]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I3[8]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 fle[7].out[1]-&gt;crossbar2 clb.I1[0]-&gt;crossbar3 clb.I0[9]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2429$li10_li10" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li10_li10" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$2429$li10_li10" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$2429$li10_li10" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li10_li10" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 2 3 1 4</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li10_li10</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$7142$new_new_n139__" instance="fle[5]" mode="n2_lut5">
			<inputs>
				<port name="in">fle[0].out[1]-&gt;crossbar0 fle[3].out[1]-&gt;crossbar1 clb.I0[0]-&gt;crossbar2 clb.I1[1]-&gt;crossbar3 open open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$7142$new_new_n139__" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 open</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$7142$new_new_n154__" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct1 open lut5inter.in[2]-&gt;direct1 lut5inter.in[3]-&gt;direct1 open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n154__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 open ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n154__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 open flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n154__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 open lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 open</port>
									<port_rotation_map name="in">2 open 1 0 open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n154__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
				<block name="$abc$7142$new_new_n139__" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$7142$new_new_n139__" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$7142$new_new_n139__" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$7142$new_new_n139__" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 open</port>
									<port_rotation_map name="in">open 1 2 0 open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$7142$new_new_n139__</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li11_li11" instance="fle[6]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[2]-&gt;crossbar0 fle[5].out[1]-&gt;crossbar1 fle[7].out[1]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I0[3]-&gt;crossbar4 clb.I2[3]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2429$li11_li11" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$2429$li11_li11" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2429$li11_li11" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">2 4 3 1 5 0</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2429$li11_li11</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
		<block name="$abc$2429$li04_li04" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">fle[3].out[1]-&gt;crossbar0 fle[7].out[1]-&gt;crossbar1 clb.I0[0]-&gt;crossbar2 clb.I1[1]-&gt;crossbar3 clb.I0[5]-&gt;crossbar4 clb.I2[3]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li04_li04" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">fle.set[0]-&gt;direct4</port>
					<port name="reset">fle.reset[0]-&gt;direct5</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;direct6</port>
				</inputs>
				<outputs>
					<port name="out">ff[0].Q[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$li04_li04" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2429$li04_li04" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">2 1 3 4 5 0</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2429$li04_li04</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="$abc$2429$lo04" instance="ff[0]" mode="DFFSRE">
					<inputs>
						<port name="D">lut6[0].out[0]-&gt;direct2</port>
						<port name="S">ble6.set[0]-&gt;direct4</port>
						<port name="R">ble6.reset[0]-&gt;direct5</port>
						<port name="SYNC_S">open</port>
						<port name="SYNC_R">open</port>
						<port name="E">ble6.enable[0]-&gt;direct6</port>
					</inputs>
					<outputs>
						<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
					</outputs>
					<clocks>
						<port name="clk">ble6.clk[0]-&gt;direct3</port>
					</clocks>
					<block name="$abc$2429$lo04" instance="DFFSRE[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="D">ff.D[0]-&gt;D_to_D</port>
							<port name="S">ff.S[0]-&gt;S_to_S</port>
							<port name="R">ff.R[0]-&gt;R_to_R</port>
							<port name="E">ff.E[0]-&gt;E_to_E</port>
						</inputs>
						<outputs>
							<port name="Q">$abc$2429$lo04</port>
						</outputs>
						<clocks>
							<port name="C">ff.clk[0]-&gt;clk_to_C</port>
						</clocks>
					</block>
				</block>
			</block>
		</block>
	</block>
	<block name="$abc$2429$li25_li25" instance="clb[11]" mode="default">
		<inputs>
			<port name="I0">$abc$2429$lo20 $abc$2429$lo22 $abc$7142$new_new_n138__ reset $abc$2429$lo26 a_reg[0] a_reg[8] open open open</port>
			<port name="I1">a_reg[6] a_reg[7] $abc$2429$lo25 open $abc$2429$lo13 open open open open $abc$7142$new_new_n158__</port>
			<port name="I2">open open open open open open open a_reg[2] reset open</port>
			<port name="I3">a_reg[11] open open open open open open open open open</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">$true</port>
			<port name="lreset">$true</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">$true</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">open open open fle[3].out[0]-&gt;clbouts1 open open open open open open open open fle[2].out[1]-&gt;clbouts2 open fle[4].out[1]-&gt;clbouts2 fle[5].out[1]-&gt;clbouts2 fle[6].out[1]-&gt;clbouts2 fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open clk_b</port>
		</clocks>
		<block name="open" instance="fle[0]" />
		<block name="open" instance="fle[1]" />
		<block name="$abc$2429$li27_li27" instance="fle[2]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I3[0]-&gt;crossbar0 fle[2].out[1]-&gt;crossbar1 clb.I0[3]-&gt;crossbar2 clb.I1[9]-&gt;crossbar3 open open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$li27_li27" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 open</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li27_li27" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 open</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$li27_li27" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 open</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li27_li27" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li27_li27" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 open</port>
									<port_rotation_map name="in">3 2 0 1 open</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li27_li27</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo27" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo27" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo27</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$lo08" instance="fle[3]" mode="n2_lut5">
			<inputs>
				<port name="in">open fle[3].out[0]-&gt;crossbar1 clb.I2[8]-&gt;crossbar2 clb.I1[0]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">clb.set[0]-&gt;set</port>
				<port name="reset">clb.lreset[0]-&gt;reset</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">clb.enable[0]-&gt;enable</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">lut5inter[0].out[0]-&gt;direct2 open</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">clb.clk[3]-&gt;clks</port>
			</clocks>
			<block name="$abc$2429$lo08" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">open fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">fle.set[0]-&gt;set</port>
					<port name="reset">fle.reset[0]-&gt;reset</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">fle.enable[0]-&gt;enable</port>
				</inputs>
				<outputs>
					<port name="out">ble5[0].out[0]-&gt;direct3 open</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">fle.clk[0]-&gt;direct3</port>
				</clocks>
				<block name="$abc$2429$lo08" instance="ble5[0]" mode="blut5">
					<inputs>
						<port name="in">open lut5inter.in[1]-&gt;direct1 lut5inter.in[2]-&gt;direct1 lut5inter.in[3]-&gt;direct1 lut5inter.in[4]-&gt;direct1</port>
						<port name="cin">open</port>
						<port name="set">lut5inter.set[0]-&gt;set</port>
						<port name="reset">lut5inter.reset[0]-&gt;reset</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">lut5inter.enable[0]-&gt;enable</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">lut5inter.clk[0]-&gt;complete1</port>
					</clocks>
					<block name="$abc$2429$lo08" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">ble5.set[0]-&gt;direct4</port>
							<port name="reset">ble5.reset[0]-&gt;direct5</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">ble5.enable[0]-&gt;direct6</port>
						</inputs>
						<outputs>
							<port name="out">ff[0].Q[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">ble5.clk[0]-&gt;direct3</port>
						</clocks>
						<block name="$abc$2429$li08_li08" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li08_li08" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">open 2 0 3 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li08_li08</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="$abc$2429$lo08" instance="ff[0]" mode="DFFSRE">
							<inputs>
								<port name="D">lut5[0].out[0]-&gt;direct2</port>
								<port name="S">flut5.set[0]-&gt;direct4</port>
								<port name="R">flut5.reset[0]-&gt;direct5</port>
								<port name="SYNC_S">open</port>
								<port name="SYNC_R">open</port>
								<port name="E">flut5.enable[0]-&gt;direct6</port>
							</inputs>
							<outputs>
								<port name="Q">DFFSRE[0].Q[0]-&gt;Q_to_Q</port>
							</outputs>
							<clocks>
								<port name="clk">flut5.clk[0]-&gt;direct3</port>
							</clocks>
							<block name="$abc$2429$lo08" instance="DFFSRE[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="D">ff.D[0]-&gt;D_to_D</port>
									<port name="S">ff.S[0]-&gt;S_to_S</port>
									<port name="R">ff.R[0]-&gt;R_to_R</port>
									<port name="E">ff.E[0]-&gt;E_to_E</port>
								</inputs>
								<outputs>
									<port name="Q">$abc$2429$lo08</port>
								</outputs>
								<clocks>
									<port name="C">ff.clk[0]-&gt;clk_to_C</port>
								</clocks>
							</block>
						</block>
					</block>
				</block>
				<block name="open" instance="ble5[1]" />
			</block>
		</block>
		<block name="$abc$2429$li22_li22" instance="fle[4]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[5]-&gt;crossbar0 clb.I2[8]-&gt;crossbar1 open open clb.I0[1]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2429$li22_li22" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 open open fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li22_li22" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 open open lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$2429$li22_li22" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 open open ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$2429$li22_li22" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 open open flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li22_li22" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 open open lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">1 0 open open 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li22_li22</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li20_li20" instance="fle[5]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[2]-&gt;crossbar0 fle[3].out[0]-&gt;crossbar1 clb.I2[8]-&gt;crossbar2 clb.I1[1]-&gt;crossbar3 clb.I0[0]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2429$li20_li20" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li20_li20" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$2429$li20_li20" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$2429$li20_li20" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li20_li20" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">2 3 0 4 1</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li20_li20</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li13_li13" instance="fle[6]" mode="n2_lut5">
			<inputs>
				<port name="in">clb.I0[3]-&gt;crossbar0 clb.I2[7]-&gt;crossbar1 clb.I0[1]-&gt;crossbar2 clb.I1[4]-&gt;crossbar3 clb.I0[4]-&gt;crossbar4 open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2429$li13_li13" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$abc$2429$li13_li13" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">lut5inter.in[0]-&gt;direct2 lut5inter.in[1]-&gt;direct2 lut5inter.in[2]-&gt;direct2 lut5inter.in[3]-&gt;direct2 lut5inter.in[4]-&gt;direct2</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$abc$2429$li13_li13" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">ble5.in[0]-&gt;direct1 ble5.in[1]-&gt;direct1 ble5.in[2]-&gt;direct1 ble5.in[3]-&gt;direct1 ble5.in[4]-&gt;direct1</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$abc$2429$li13_li13" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">flut5.in[0]-&gt;direct1 flut5.in[1]-&gt;direct1 flut5.in[2]-&gt;direct1 flut5.in[3]-&gt;direct1 flut5.in[4]-&gt;direct1</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$abc$2429$li13_li13" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">lut5.in[0]-&gt;direct:lut5 lut5.in[1]-&gt;direct:lut5 lut5.in[2]-&gt;direct:lut5 lut5.in[3]-&gt;direct:lut5 lut5.in[4]-&gt;direct:lut5</port>
									<port_rotation_map name="in">0 4 3 1 2</port_rotation_map>
								</inputs>
								<outputs>
									<port name="out">$abc$2429$li13_li13</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
		<block name="$abc$2429$li25_li25" instance="fle[7]" mode="n1_lut6">
			<inputs>
				<port name="in">clb.I0[6]-&gt;crossbar0 fle[3].out[0]-&gt;crossbar1 clb.I0[0]-&gt;crossbar2 clb.I1[2]-&gt;crossbar3 clb.I0[2]-&gt;crossbar4 clb.I2[8]-&gt;crossbar5</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open ble6[0].out[0]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$abc$2429$li25_li25" instance="ble6[0]" mode="default">
				<inputs>
					<port name="in">fle.in[0]-&gt;direct1 fle.in[1]-&gt;direct1 fle.in[2]-&gt;direct1 fle.in[3]-&gt;direct1 fle.in[4]-&gt;direct1 fle.in[5]-&gt;direct1</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">lut6[0].out[0]-&gt;mux4</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="$abc$2429$li25_li25" instance="lut6[0]" mode="lut6">
					<inputs>
						<port name="in">ble6.in[0]-&gt;direct1 ble6.in[1]-&gt;direct1 ble6.in[2]-&gt;direct1 ble6.in[3]-&gt;direct1 ble6.in[4]-&gt;direct1 ble6.in[5]-&gt;direct1</port>
					</inputs>
					<outputs>
						<port name="out">lut[0].out[0]-&gt;direct:lut6</port>
					</outputs>
					<clocks />
					<block name="$abc$2429$li25_li25" instance="lut[0]">
						<attributes />
						<parameters />
						<inputs>
							<port name="in">lut6.in[0]-&gt;direct:lut6 lut6.in[1]-&gt;direct:lut6 lut6.in[2]-&gt;direct:lut6 lut6.in[3]-&gt;direct:lut6 lut6.in[4]-&gt;direct:lut6 lut6.in[5]-&gt;direct:lut6</port>
							<port_rotation_map name="in">5 2 3 1 4 0</port_rotation_map>
						</inputs>
						<outputs>
							<port name="out">$abc$2429$li25_li25</port>
						</outputs>
						<clocks />
					</block>
				</block>
				<block name="open" instance="ff[0]" />
			</block>
		</block>
	</block>
	<block name="$true" instance="clb[12]" mode="default">
		<inputs>
			<port name="I0">open open open open open open open open open open</port>
			<port name="I1">open open open open open open open open open open</port>
			<port name="I2">open open open open open open open open open open</port>
			<port name="I3">open open open open open open open open open open</port>
			<port name="sc_in">open</port>
			<port name="cin">open</port>
			<port name="cin_trick">open</port>
			<port name="set">open</port>
			<port name="lreset">open</port>
			<port name="sync_set">open</port>
			<port name="sync_reset">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
			<port name="enable">open</port>
			<port name="reg_in">open</port>
		</inputs>
		<outputs>
			<port name="O">open open open open open open open open open open open open open open open open open fle[7].out[1]-&gt;clbouts2 open open</port>
			<port name="sc_out">open</port>
			<port name="cout">open</port>
			<port name="reg_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open open</port>
		</clocks>
		<block name="open" instance="fle[0]" />
		<block name="open" instance="fle[1]" />
		<block name="open" instance="fle[2]" />
		<block name="open" instance="fle[3]" />
		<block name="open" instance="fle[4]" />
		<block name="open" instance="fle[5]" />
		<block name="open" instance="fle[6]" />
		<block name="$true" instance="fle[7]" mode="n2_lut5">
			<inputs>
				<port name="in">open open open open open open</port>
				<port name="cin">open</port>
				<port name="sc_in">open</port>
				<port name="set">open</port>
				<port name="reset">open</port>
				<port name="sync_set">open</port>
				<port name="sync_reset">open</port>
				<port name="enable">open</port>
				<port name="reg_in">open</port>
			</inputs>
			<outputs>
				<port name="out">open lut5inter[0].out[1]-&gt;direct2</port>
				<port name="cout">open</port>
				<port name="sc_out">open</port>
				<port name="reg_out">open</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="$true" instance="lut5inter[0]" mode="default">
				<inputs>
					<port name="in">open open open open open</port>
					<port name="cin">open</port>
					<port name="set">open</port>
					<port name="reset">open</port>
					<port name="sync_set">open</port>
					<port name="sync_reset">open</port>
					<port name="enable">open</port>
				</inputs>
				<outputs>
					<port name="out">open ble5[1].out[0]-&gt;direct3</port>
					<port name="cout">open</port>
				</outputs>
				<clocks>
					<port name="clk">open</port>
				</clocks>
				<block name="open" instance="ble5[0]" />
				<block name="$true" instance="ble5[1]" mode="blut5">
					<inputs>
						<port name="in">open open open open open</port>
						<port name="cin">open</port>
						<port name="set">open</port>
						<port name="reset">open</port>
						<port name="sync_set">open</port>
						<port name="sync_reset">open</port>
						<port name="enable">open</port>
					</inputs>
					<outputs>
						<port name="out">flut5[0].out[0]-&gt;direct2</port>
						<port name="cout">open</port>
					</outputs>
					<clocks>
						<port name="clk">open</port>
					</clocks>
					<block name="$true" instance="flut5[0]" mode="default">
						<inputs>
							<port name="in">open open open open open</port>
							<port name="set">open</port>
							<port name="reset">open</port>
							<port name="sync_set">open</port>
							<port name="sync_reset">open</port>
							<port name="enable">open</port>
						</inputs>
						<outputs>
							<port name="out">lut5[0].out[0]-&gt;mux5</port>
						</outputs>
						<clocks>
							<port name="clk">open</port>
						</clocks>
						<block name="$true" instance="lut5[0]" mode="lut5">
							<inputs>
								<port name="in">open open open open open</port>
							</inputs>
							<outputs>
								<port name="out">lut[0].out[0]-&gt;direct:lut5</port>
							</outputs>
							<clocks />
							<block name="$true" instance="lut[0]">
								<attributes />
								<parameters />
								<inputs>
									<port name="in">open open open open open</port>
								</inputs>
								<outputs>
									<port name="out">$true</port>
								</outputs>
								<clocks />
							</block>
						</block>
						<block name="open" instance="ff[0]" />
					</block>
				</block>
			</block>
		</block>
	</block>
	<block name="out:compare_done_reg[3]" instance="io[13]" mode="io_output">
		<inputs>
			<port name="f2a_i">compare_done_reg[3]</port>
			<port name="sc_in">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
		</inputs>
		<outputs>
			<port name="a2f_o">open</port>
			<port name="sc_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open open</port>
		</clocks>
		<block name="out:compare_done_reg[3]" instance="io_output[0]" mode="default">
			<inputs>
				<port name="f2a_i">io.f2a_i[0]-&gt;io_output-f2a_i</port>
				<port name="reset">open</port>
			</inputs>
			<outputs />
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="open" instance="ff[0]" />
			<block name="out:compare_done_reg[3]" instance="outpad[0]">
				<attributes />
				<parameters />
				<inputs>
					<port name="outpad">io_output.f2a_i[0]-&gt;mux1</port>
				</inputs>
				<outputs />
				<clocks />
			</block>
		</block>
	</block>
	<block name="out:compare_done_reg[2]" instance="io[14]" mode="io_output">
		<inputs>
			<port name="f2a_i">compare_done_reg[2]</port>
			<port name="sc_in">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
		</inputs>
		<outputs>
			<port name="a2f_o">open</port>
			<port name="sc_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open open</port>
		</clocks>
		<block name="out:compare_done_reg[2]" instance="io_output[0]" mode="default">
			<inputs>
				<port name="f2a_i">io.f2a_i[0]-&gt;io_output-f2a_i</port>
				<port name="reset">open</port>
			</inputs>
			<outputs />
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="open" instance="ff[0]" />
			<block name="out:compare_done_reg[2]" instance="outpad[0]">
				<attributes />
				<parameters />
				<inputs>
					<port name="outpad">io_output.f2a_i[0]-&gt;mux1</port>
				</inputs>
				<outputs />
				<clocks />
			</block>
		</block>
	</block>
	<block name="out:compare_done_reg[1]" instance="io[15]" mode="io_output">
		<inputs>
			<port name="f2a_i">compare_done_reg[1]</port>
			<port name="sc_in">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
		</inputs>
		<outputs>
			<port name="a2f_o">open</port>
			<port name="sc_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open open</port>
		</clocks>
		<block name="out:compare_done_reg[1]" instance="io_output[0]" mode="default">
			<inputs>
				<port name="f2a_i">io.f2a_i[0]-&gt;io_output-f2a_i</port>
				<port name="reset">open</port>
			</inputs>
			<outputs />
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="open" instance="ff[0]" />
			<block name="out:compare_done_reg[1]" instance="outpad[0]">
				<attributes />
				<parameters />
				<inputs>
					<port name="outpad">io_output.f2a_i[0]-&gt;mux1</port>
				</inputs>
				<outputs />
				<clocks />
			</block>
		</block>
	</block>
	<block name="out:compare_done_reg[0]" instance="io[16]" mode="io_output">
		<inputs>
			<port name="f2a_i">compare_done_reg[0]</port>
			<port name="sc_in">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
		</inputs>
		<outputs>
			<port name="a2f_o">open</port>
			<port name="sc_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open open</port>
		</clocks>
		<block name="out:compare_done_reg[0]" instance="io_output[0]" mode="default">
			<inputs>
				<port name="f2a_i">io.f2a_i[0]-&gt;io_output-f2a_i</port>
				<port name="reset">open</port>
			</inputs>
			<outputs />
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="open" instance="ff[0]" />
			<block name="out:compare_done_reg[0]" instance="outpad[0]">
				<attributes />
				<parameters />
				<inputs>
					<port name="outpad">io_output.f2a_i[0]-&gt;mux1</port>
				</inputs>
				<outputs />
				<clocks />
			</block>
		</block>
	</block>
	<block name="clk_a" instance="io[17]" mode="io_input">
		<inputs>
			<port name="f2a_i">open</port>
			<port name="sc_in">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
		</inputs>
		<outputs>
			<port name="a2f_o">io_input[0].a2f_o[0]-&gt;io-a2f_o</port>
			<port name="sc_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open open</port>
		</clocks>
		<block name="clk_a" instance="io_input[0]" mode="default">
			<inputs>
				<port name="reset">open</port>
			</inputs>
			<outputs>
				<port name="a2f_o">inpad[0].inpad[0]-&gt;mux2</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="clk_a" instance="inpad[0]">
				<attributes />
				<parameters />
				<inputs />
				<outputs>
					<port name="inpad">clk_a</port>
				</outputs>
				<clocks />
			</block>
			<block name="open" instance="ff[0]" />
		</block>
	</block>
	<block name="reset" instance="io[18]" mode="io_input">
		<inputs>
			<port name="f2a_i">open</port>
			<port name="sc_in">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
		</inputs>
		<outputs>
			<port name="a2f_o">io_input[0].a2f_o[0]-&gt;io-a2f_o</port>
			<port name="sc_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open open</port>
		</clocks>
		<block name="reset" instance="io_input[0]" mode="default">
			<inputs>
				<port name="reset">open</port>
			</inputs>
			<outputs>
				<port name="a2f_o">inpad[0].inpad[0]-&gt;mux2</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="reset" instance="inpad[0]">
				<attributes />
				<parameters />
				<inputs />
				<outputs>
					<port name="inpad">reset</port>
				</outputs>
				<clocks />
			</block>
			<block name="open" instance="ff[0]" />
		</block>
	</block>
	<block name="clk_b" instance="io[19]" mode="io_input">
		<inputs>
			<port name="f2a_i">open</port>
			<port name="sc_in">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
		</inputs>
		<outputs>
			<port name="a2f_o">io_input[0].a2f_o[0]-&gt;io-a2f_o</port>
			<port name="sc_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open open</port>
		</clocks>
		<block name="clk_b" instance="io_input[0]" mode="default">
			<inputs>
				<port name="reset">open</port>
			</inputs>
			<outputs>
				<port name="a2f_o">inpad[0].inpad[0]-&gt;mux2</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="clk_b" instance="inpad[0]">
				<attributes />
				<parameters />
				<inputs />
				<outputs>
					<port name="inpad">clk_b</port>
				</outputs>
				<clocks />
			</block>
			<block name="open" instance="ff[0]" />
		</block>
	</block>
	<block name="clk_c" instance="io[20]" mode="io_input">
		<inputs>
			<port name="f2a_i">open</port>
			<port name="sc_in">open</port>
			<port name="reset">open</port>
			<port name="scan_reset">open</port>
		</inputs>
		<outputs>
			<port name="a2f_o">io_input[0].a2f_o[0]-&gt;io-a2f_o</port>
			<port name="sc_out">open</port>
		</outputs>
		<clocks>
			<port name="clk">open open open open</port>
		</clocks>
		<block name="clk_c" instance="io_input[0]" mode="default">
			<inputs>
				<port name="reset">open</port>
			</inputs>
			<outputs>
				<port name="a2f_o">inpad[0].inpad[0]-&gt;mux2</port>
			</outputs>
			<clocks>
				<port name="clk">open</port>
			</clocks>
			<block name="clk_c" instance="inpad[0]">
				<attributes />
				<parameters />
				<inputs />
				<outputs>
					<port name="inpad">clk_c</port>
				</outputs>
				<clocks />
			</block>
			<block name="open" instance="ff[0]" />
		</block>
	</block>
</block>
