{
 "cells": [
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "Introducción\n",
    "\n",
    "En la mayoria de los sistemas de altas frecuencias es necesario realizan procesos de hetorodinaje. El componente clave utilizado para hacer esto es el mezclador, que esencialmente multiplica dos señales, en un mezclador hacia frecuencias mayores (en ingles up-converter) la multiplicación de $IF$ con $LO$ y en un mezclador hacia frecuencias menores (en ingles down-converter) la multiplicación de $RF$ con $LO$. \n",
    "\n",
    "\n",
    "En el dominio de la frecuencia, esto equivale a producir dos señales de salida a frecuencias que son la suma y la diferencia de las frecuencias originales, fácilmente verificadas con esta identidad trigonométrica:\n",
    "\n",
    "$$cos(\\alpha) * cos(\\beta) = \\frac{cos(\\alpha + \\beta)}{2}  + \\frac{cos(\\alpha - \\beta)}{2}$$  \n",
    "\n",
    "En la Figura 1, la señal deseada en la radiofrecuencia (RF) de la señal de recepción, llega al mezclador y se combina con una frecuencia de oscilador local (LO), que se ajusta para que la diferencia entre el LO la señal y RF sea una frecuencia intermedia constante (IF). \n",
    "El mezclador también producirá una frecuencia no deseada que es la suma de las frecuencias RF y LO, pero esto se filtra.\n",
    "\n",
    "\n",
    "\n",
    "Considere una aplicación donde la frecuencia recibida es de $880 - 915 MHz$ en pasos de $0.2\\,MHz$, que se mezcla hasta una frecuencia $f_{FI}= 240MHz$. \n",
    "\n",
    "Entonces, $880\\,MHz$ usarían una frecuencia LO de $640\\,MHz$ y $915\\,MHz$ usarían una frecuencia LO de $675\\,MHz$. \n",
    "\n",
    "\n",
    "El desafío en esta aplicación es el problema de la imagen del mezclador. \n",
    "Digamos que el sistema estaba intentando recibir una señal a $880\\,MHz$. Para hacer esto, el LO se sintonizaría a $640\\,MHz$ para producir una señal de FI de $240\\,MHz$. \n",
    "Sin embargo, una señal no deseada a $400\\,MHz$ también produciría una señal de ruido no deseada a $240\\,MHz$, como se muestra en la Figura 2.\n"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "Enfoque de rechazo de imágenes con conversión ascendente\n",
    "\n",
    "Un enfoque que permite mezclar a una frecuencia de FI baja sin el uso de filtros costosos es usar dos mezcladores con dos cambios de fase de 90 grados, como se muestra en la Figura 4.\n",
    "\n",
    "Primero comenzando con señales de la forma (Ecuaciones 2 y 3):\n",
    "\n",
    "La ecuación 4 calcula las salidas en fase (I) y en cuadratura (Q):\n",
    "\n",
    "Ahora la salida en cuadratura tiene algunos cambios de fase (Ecuación 5):\n",
    "\n",
    "Entonces, al agregar la salida, teóricamente solo obtiene la banda lateral deseada y la imagen del mezclador no deseada se elimina por completo (Ecuación 6):\n",
    "\n",
    "Estos cálculos asumen que ambos mezcladores tienen exactamente la misma ganancia y que los cambios de fase son perfectos en 90 grados. En realidad, no serán perfectos y darán lugar a una imagen de mezclador de algún nivel, aunque será mucho menor que la frecuencia deseada.\n",
    "\n",
    "Sin pérdida de generalidad, normalice la ganancia y la fase a la salida en fase (I) y suponga que la salida en cuadratura (Q) tiene algún desequilibrio de ganancia (θ) y un desequilibrio de fase expresado en radianes ( θ ) (Ecuación 7):\n",
    "\n",
    "Entonces, si haces I + Q, obtienes la Ecuación 8:\n",
    "\n",
    "Ahora introduzca una expansión de la serie de Taylor que sea válida si θ es pequeña (Ecuación 9):\n",
    "\n",
    "Y aplique esta expresión en la ecuación 9 a la ecuación 8 para obtener el resultado de la ecuación 10:\n",
    "\n",
    "La señal deseada está en la frecuencia de f IF + f LO en la ecuación 10 y se puede aproximar asumiendo que ε es pequeño (ecuación 11).\n",
    "\n",
    "La banda lateral no deseada son los términos restantes en la frecuencia f RF - f LO y está en la ecuación 12.\n",
    "\n",
    "Ahora considere la magnitud de la banda lateral a la magnitud de la señal deseada y conviértala en potencia para obtener la identidad fundamental (Ecuación 13):\n",
    "\n",
    "Enfoque de rechazo de imágenes con conversión descendente "
   ]
  },
  {
   "cell_type": "code",
   "execution_count": null,
   "metadata": {},
   "outputs": [],
   "source": []
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "P. ¿Qué es un sintetizador PLL?\n",
    "\n",
    "A. Un sintetizador de frecuencia permite al diseñador generar una variedad de frecuencias de salida como múltiplos de una sola frecuencia de referencia. La aplicación principal es la generación de señales de oscilador local (LO) para la conversión ascendente y descendente de señales de RF.\n",
    "\n",
    "El sintetizador funciona en un bucle de bloqueo de fase (PLL), donde un detector de fase / frecuencia (PFD) compara una frecuencia de retroalimentación con una versión dividida de la frecuencia de referencia (Figura 1). Los pulsos de corriente de salida del PFD se filtran e integran para generar un voltaje. Este voltaje impulsa un oscilador externo controlado por voltaje (VCO) para aumentar o disminuir la frecuencia de salida para conducir la salida promedio del PFD hacia cero.\n",
    "\n",
    "La frecuencia se escala mediante el uso de contadores. En el ejemplo que se muestra, se usa un sintetizador ADF4xxx con un filtro externo y VCO. Un contador de referencia de entrada ( R ) reduce la frecuencia de entrada de referencia (13 MHz en este ejemplo) a la frecuencia PFD ( F PFD = F REF / R ); y un contador de retroalimentación ( N ) reduce la frecuencia de salida para compararla con la frecuencia de referencia escalada en el PFD. En equilibrio, las dos frecuencias son iguales y la frecuencia de salida es N × F PFD . El contador de retroalimentación es un tipo de preescalador de módulo dual , con contadores A y B (N = BP + A , donde P es el valor del preescalador).\n",
    "\n",
    "La Figura 2 muestra una aplicación típica en un receptor superheterodino. Los LO de estaciones base y teléfonos son la aplicación más común, pero los sintetizadores también se encuentran en generadores de reloj de baja frecuencia ( ADF4001 ), LAN inalámbricas (5.8 GHz), sistemas de radar y sistemas para evitar colisiones ( ADF4106 ).\n",
    "\n",
    "P. ¿Cuáles son los parámetros clave de rendimiento que deben tenerse en cuenta al seleccionar un sintetizador PLL?\n",
    "\n",
    "R. Los principales son: ruido de fase, derivaciones de referencia y tiempo de bloqueo.\n",
    "\n",
    "Ruido de fase: para una frecuencia portadora a un nivel de potencia dado, el ruido de fase de un sintetizador es la relación entre la potencia de la portadora y la potencia que se encuentra en un ancho de banda de 1 Hz en un desplazamiento de frecuencia definido (generalmente 1 kHz para un sintetizador). Expresado en dBc / Hz, el sintetizador domina el ruido de fase en banda (o cercano); la contribución de ruido del VCO se filtra en paso alto en el circuito cerrado.\n",
    "\n",
    "Espuelas de referencia: estos son artefactos a frecuencias de compensación discretas generadas por los contadores internos y la operación de la bomba de carga a la frecuencia PFD. Estos impulsos se incrementarán por las corrientes ascendentes y descendentes no coincidentes de la bomba de carga, las fugas de la bomba de carga y el desacoplamiento inadecuado de los suministros. Los tonos espurios se mezclarán sobre la señal deseada y disminuirán la sensibilidad del receptor.\n",
    "\n",
    "Tiempo de bloqueo: el tiempo de bloqueo de un PLL es el tiempo que tarda en saltar de una frecuencia especificada a otra frecuencia especificada dentro de una tolerancia de frecuencia determinada. El tamaño del salto normalmente está determinado por el salto máximo que el PLL tendrá que realizar cuando opere en su banda de frecuencia asignada. El tamaño de paso para GSM-900 es de 45 MHz y para GSM-1800 es de 95 MHz. Las tolerancias de frecuencia requeridas son 90 Hz y 180 Hz, respectivamente. El PLL debe completar el paso de frecuencia requerido en menos de 1,5 intervalos de tiempo, donde cada intervalo de tiempo es de 577 µs.\n",
    "\n",
    "P. He seleccionado mi sintetizador en función de la frecuencia de salida requerida. ¿Qué hay de elegir los otros elementos del PLL?\n",
    "\n",
    "A. Referencia de frecuencia: Una referencia buena, de alta calidad y de bajo ruido de fase es crucial para una salida de RF estable de bajo ruido de fase. Una onda cuadrada o una onda sinusoidal recortada disponible de un cristal TCXO ofrece un rendimiento excelente, porque el borde de sincronización más nítido da como resultado una menor fluctuación de fase en la salida del contador R. La familia ADF4206 cuenta con un circuito de oscilador integrado que permite utilizar como referencia cristales de corte AT de bajo costo. Si bien los cristales de AT predecibles cuestan un tercio más que los TCXO, su estabilidad de temperatura es pobre a menos que se implemente un esquema de compensación con un varactor.\n",
    "\n",
    "VCO: El VCO convertirá el voltaje de sintonización aplicado a una frecuencia de salida. La sensibilidad puede variar drásticamente en todo el rango de frecuencia del VCO. Esto puede hacer que el bucle sea inestable (ver filtro de bucle ). En general, cuanto menor sea la sensibilidad de sintonización (Kv) del VCO, mejor será el ruido de fase del VCO. El ruido de fase del sintetizador dominará en desplazamientos más pequeños de la portadora. Más lejos de la portadora, el ruido filtrado de paso alto del VCO comenzará a dominar. La especificación GSM para ruido de fase fuera de banda es –130 dBc / Hz con una desviación de 1 MHz.\n",
    "\n",
    "Filtro de bucle: hay muchos tipos diferentes de filtro de bucle. El más común es el integrador de tercer orden que se muestra en la Figura 3. En general, el ancho de banda del filtro de bucle debe ser 1/10 de la frecuencia PFD (espaciado de canales). El aumento del ancho de banda del bucle reducirá el tiempo de bloqueo, pero el ancho de banda del filtro nunca debe ser superior a PFD / 5, para evitar un aumento significativo del riesgo de inestabilidad.\n",
    "figura 3\n",
    "Figura 3. Un filtro de bucle de tercer orden. El poste R2C3 proporciona atenuación adicional para productos espurios.\n",
    "\n",
    "El ancho de banda de un filtro de bucle se puede duplicar duplicando la frecuencia PFD o la corriente de la bomba de carga. Si el Kv real del VCO es significativamente mayor que el Kv nominal utilizado para diseñar el filtro de bucle, el ancho de banda del bucle será significativamente más amplio de lo esperado. La variación del ancho de banda del bucle con Kv presenta un gran desafío de diseño en los diseños de PLL de banda ancha, donde el Kv puede variar en más del 300%. Aumentar o disminuir la corriente programable de la bomba de carga es la forma más fácil de compensar los cambios en el ancho de banda del circuito causados ​​por la variación en Kv.\n",
    "\n",
    "P. ¿Cómo optimizo el diseño PLL para el ruido de fase?\n",
    "\n",
    "A. Utilice un valor de N bajo: dado que el ruido de fase se multiplica por el PFD (frecuencia de referencia) a una tasa de 20 log N , la reducción de N en un factor de 2 mejorará el ruido de fase del sistema en 3 dB (es decir, duplicando el PFD frecuencia reduce el ruido de fase en 10 log2). Por lo tanto, siempre debe usarse la frecuencia PFD más alta factible.\n",
    "\n",
    "Elija un sintetizador de frecuencia más alta que la requerida: Operando en las mismas condiciones a 900 MHz, el ADF4106 proporcionará un ruido de fase 6 dB mejor que el ADF4111 (consulte la Tabla 1).\n",
    "\n",
    "Utilice la resistencia Rset más baja especificada para el funcionamiento: la reducción de Rset aumenta la corriente de la bomba de carga, lo que reduce el ruido de fase.\n",
    "\n",
    "Tabla 1. La fluctuación de fase integrada depende en gran medida del ruido de fase en banda del sintetizador. Parámetros del sistema: [RF de 900 MHz, PFD de 200 kHz, filtro de bucle de 20 kHz]\n",
    "\n",
    "P. ¿Por qué es importante el ruido de fase?\n",
    "\n",
    "R. El ruido de fase es probablemente la especificación más crucial en la selección de PLL. En una cadena de transmisión , el amplificador de potencia lineal (PA) es el bloque más difícil de diseñar. Un LO de bajo ruido de fase le dará al diseñador un mayor margen de no linealidad en el PA al reducir el error de fase en la conversión ascendente de la señal de banda base.\n",
    "\n",
    "La especificación de error de fase máximo del sistema para receptores / transmisores GSM (Rx / Tx) es de 5 ° rms. Como se puede ver en la Tabla 1, la contribución de error de fase de PA permisible puede ser significativamente mayor cuando se reduce el ruido de fase contribuido por el PLL.\n",
    "\n",
    "En el lado de la recepción, el ruido de fase bajo es crucial para obtener una buena selectividad del receptor (la capacidad del receptor para demodular señales en presencia de interferencias). En el ejemplo de la Figura 4, a la izquierda, la señal de bajo nivel deseada se ve inundada por una señal cercana no deseada que se mezcla con el ruido LO (área de trazos cerrados). En este caso, los filtros no podrán bloquear estas interferencias no deseadas. Para demodular la señal de RF deseada, el lado de transmisión requerirá una mayor potencia de salida o será necesario mejorar el ruido de fase LO.\n",
    "\n",
    "P. ¿Por qué son importantes los niveles de estímulo?\n",
    "\n",
    "R. La mayoría de los estándares de comunicación tendrán especificaciones máximas estrictas sobre el nivel de componentes de frecuencia espuria ( spurs ) que el LO puede generar. En el modo de transmisión , los niveles de derivación deben limitarse para garantizar que no interfieran con los usuarios del mismo sistema o de un sistema cercano. En un receptor , las derivaciones LO pueden reducir significativamente la capacidad de demodular la señal mezclada. La Figura 4 muestra el efecto de la mezcla recíproca donde la señal deseada se inunda de ruido debido a una gran señal no deseada que se mezcla con ruido en el oscilador. El mismo efecto ocurrirá para los componentes de ruido espurio.\n",
    "\n",
    "Un alto nivel de espolones puede afectar indirectamente el tiempo de bloqueo al obligar al diseñador a reducir el ancho de banda del bucle, lo que ralentiza la respuesta, para proporcionar una atenuación suficiente de estos componentes no deseados. Las especificaciones clave del sintetizador para garantizar impulsos de referencia bajos son una fuga baja en la bomba de carga y la coincidencia de las corrientes de la bomba de carga .\n",
    "\n",
    "P. ¿Por qué es importante el tiempo de bloqueo?\n",
    "\n",
    "R. Muchos sistemas utilizan el salto de frecuencia como un medio para proteger la seguridad de los datos, evitar el desvanecimiento de rutas múltiples y evitar interferencias. El tiempo empleado por el PLL para lograr el bloqueo de frecuencia es un tiempo valioso que no se puede utilizar para transmitir o recibir datos; esto reduce la tasa de datos efectiva alcanzable. Actualmente no hay ningún PLL disponible que pueda saltar de frecuencia lo suficientemente rápido para cumplir con los requisitos de temporización del protocolo GSM. En aplicaciones de estación base, se utilizan dos dispositivos PLL separados en paralelo para reducir el número de ranuras desperdiciadas. Mientras que el primero genera el LO para el transmisor, el segundo PLL se mueve al siguiente canal asignado. En este caso, un PLL de asentamiento superrápido (<10 µs) reduciría significativamente la lista de materiales (BOM) y la complejidad del diseño.\n",
    "\n",
    "P. ¿Cómo minimizo el tiempo de bloqueo?\n",
    "\n",
    "A. Aumentando la frecuencia de PFD . La frecuencia PFD determina la velocidad a la que se realiza una comparación entre el VCO / N y la señal de referencia. El aumento de la frecuencia del PFD aumenta la actualización de la bomba de carga y reduce el tiempo de bloqueo. También permite ampliar el ancho de banda del bucle .\n",
    "\n",
    "\n",
    "Ancho de banda de bucle. Cuanto mayor sea el ancho de banda del bucle, más rápido será el tiempo de bloqueo. La compensación es que un ancho de banda de bucle más amplio reducirá la atenuación de productos espurios y aumentará el ruido de fase integrado. El aumento significativo del ancho de banda del bucle (> PFD / 5) puede provocar que el bucle se vuelva inestable y pierda el bloqueo de forma permanente. Un margen de fase de 45 grados produce el transitorio de asentamiento óptimo.\n",
    "\n",
    "Evite sintonizar voltajes cercanos a tierra o Vp. Cuando el voltaje de ajuste está dentro de un voltio de los rieles del suministro de la bomba de carga (Vp), la bomba de carga comienza a operar en una región de saturación. La operación en esta región degradará significativamente el tiempo de asentamiento; también puede resultar en un desajuste entre el salto hacia arriba en la frecuencia y el salto hacia abajo. La operación en esta región de saturación se puede evitar usando el Vp máximo disponible o usando un filtro de bucle activo. El uso de un VCO con un Kv más alto permitirá que Vtune permanezca más cerca de Vp / 2 mientras sigue sintonizando el rango de frecuencia requerido.\n",
    "\n",
    "Elija condensadores de plástico. Algunos condensadores exhiben un efecto de memoria dieléctrica, que puede impedir el tiempo de bloqueo. Para aplicaciones de bloqueo de fase rápida, se recomiendan los condensadores ECHU Panasonic de película plástica.\n",
    "\n",
    "P. ¿Qué factores determinan la frecuencia máxima de PFD que puedo usar?\n",
    "\n",
    "A. Para obtener frecuencias de salida contiguas en pasos de la frecuencia PFD\n",
    "Ecuación 1\n",
    "\n",
    "donde P es el valor del preescalador.\n",
    "\n",
    "El ADF4xxx ofrece selecciones de preescalador tan bajo como 8/9. Esto permite una frecuencia PFD más alta que muchas partes de la competencia, sin violar la regla anterior, lo que permite un diseño PLL de menor ruido de fase. Incluso si no se cumple esta condición, el PLL se bloqueará si B > A y B > 2 en los registros de programación.\n",
    "\n",
    "P. Fractional-N existe desde 1970. ¿Cuáles son sus ventajas para los diseñadores de PLL?\n",
    "\n",
    "A. La resolución a la salida de un PLL N entero está limitada a pasos de la frecuencia PFD. Fractional-N permite que la resolución en la salida PLL se reduzca a pequeñas fracciones de la frecuencia PFD. Es posible generar frecuencias de salida con resoluciones de 100s de Hz, manteniendo una alta frecuencia PFD. Como resultado, el valor N es significativamente menor que para el número entero N. Dado que el ruido en la bomba de carga se multiplica hasta la salida a una tasa de 20 logN, son posibles mejoras significativas en el ruido de fase. Para un sistema GSM900, el ADF4252 fraccional-N ofrece un rendimiento de ruido de fase de –103 dBc / Hz, en comparación con –93 dBc / Hz para el PLL de N entero ADF4106 .\n",
    "\n",
    "También ofrece una ventaja significativa la mejora del tiempo de bloqueo que es posible gracias al N fraccional. La frecuencia PFD ajustada a 20 MHz y el ancho de banda de bucle de 150 kHz permitirán que el sintetizador salte 30 MHz en <30 µs. Las estaciones base actuales requieren 2 bloques PLL para garantizar que los LO puedan cumplir con los requisitos de tiempo para las transmisiones. Con los tiempos de bloqueo ultrarrápidos de N fraccional, los sintetizadores futuros tendrán especificaciones de tiempo de bloqueo que permitirán que los 2 PLL de “ping-pong” sean reemplazados por un solo bloque PLL de N fraccional.\n",
    "\n",
    "P. Si el N fraccional ofrece todas estas ventajas, ¿por qué los PLL de N entero siguen siendo tan populares?\n",
    "\n",
    "A. ¡Niveles falsos! Una división fraccionaria de N por 19.1 consiste en que el divisor de N se divide por diecinueve el 90% del tiempo y por veinte el 10% del tiempo. La división promedio es correcta, pero la división instantánea es incorrecta. Debido a esto, el PFD y la bomba de carga están constantemente tratando de corregir los errores instantáneos de fase. La intensa actividad digital del modulador sigma-delta, que proporciona la función de promediado, crea componentes espurios en la salida. El ruido digital, combinado con imprecisiones en la adaptación de la bomba de carga que trabaja duro, da como resultado niveles falsos mayores que los permitidos por la mayoría de los estándares de comunicaciones. Solo recientemente las partes de N fraccional, como el ADF4252, realizaron las mejoras necesarias en el rendimiento espurio para permitir a los diseñadores considerar su uso en los mercados tradicionales de N entero.\n",
    "\n",
    "P. ¿Qué dispositivos PLL ha lanzado recientemente, en qué se diferencian y dónde los usaría?\n",
    "\n",
    "A. ADF4001 es un PLL de <200 MHz, compatible con pines con la popular serie ADF4110, pero sin el preescalador. Las aplicaciones son generadores de reloj de referencia estables, en los casos en que todos los relojes deben sincronizarse con una única fuente de referencia. Generalmente se utilizan con VCXO (osciladores de cristal controlados por voltaje), que tienen menor ganancia (Kv) y mejor ruido de fase que los VCO.\n",
    "\n",
    "ADF4252 es un dispositivo N fraccional dual con <70 dBc espurios. Ofrece tiempos de bloqueo de <20 µs frente a 250 µs para N entero, con ruido de fase <100 dBc / Hz debido a la alta frecuencia PFD: un producto innovador con una compensación programable por software entre ruido de fase y espuelas .\n",
    "\n",
    "ADF4217L / ADF4218L / ADF4219L son actualizaciones de bajo ruido de fase para LMX2331L / LMX2330L / LMX2370. Consumen solo 7,1 mA, con una mejora de 4 dB en el ruido de fase con respecto a los dispositivos de la competencia. ¡Buenas noticias para los diseñadores de teléfonos móviles!\n",
    "\n",
    "ADF4106 es un sintetizador PLL de 6 GHz. Ideal para equipos WLAN en la banda de frecuencia de 5,4 a 5,8 GHz, es el PLL N entero de menor ruido del mercado.\n",
    "\n",
    "P. ¿Qué herramientas están disponibles para simular el comportamiento del bucle?\n",
    "\n",
    "A. ADIsimPLL es una herramienta de simulación desarrollada con Applied Radio Labs. Consta de modelos extensos para los sintetizadores ADI, así como VCO y TCXO populares. Permite al usuario diseñar filtros de bucle pasivo y activo en muchas configuraciones, simular VCO, PLL y ruido de referencia, y modelar el comportamiento espurio y de asentamiento. Una vez que se completa un diseño, se puede solicitar una placa de evaluación personalizada según el diseño mediante un enlace web interno a Avnet.\n"
   ]
  }
 ],
 "metadata": {
  "kernelspec": {
   "display_name": "Python 3",
   "language": "python",
   "name": "python3"
  },
  "language_info": {
   "codemirror_mode": {
    "name": "ipython",
    "version": 3
   },
   "file_extension": ".py",
   "mimetype": "text/x-python",
   "name": "python",
   "nbconvert_exporter": "python",
   "pygments_lexer": "ipython3",
   "version": "3.7.0"
  },
  "latex_envs": {
   "LaTeX_envs_menu_present": true,
   "autoclose": false,
   "autocomplete": true,
   "bibliofile": "biblio.bib",
   "cite_by": "apalike",
   "current_citInitial": 1,
   "eqLabelWithNumbers": true,
   "eqNumInitial": 1,
   "hotkeys": {
    "equation": "Ctrl-E",
    "itemize": "Ctrl-I"
   },
   "labels_anchors": false,
   "latex_user_defs": false,
   "report_style_numbering": false,
   "user_envs_cfg": false
  }
 },
 "nbformat": 4,
 "nbformat_minor": 2
}
