{"hands_on_practices": [{"introduction": "在深入研究CMOS逻辑门的功能之前，首先必须掌握其最基本的物理构成。这个练习将引导你计算构建标准CMOS与非门（NAND）和或非门（NOR）所需的晶体管总数。通过这个实践，你将理解CMOS设计的一个核心原则：一个N输入的静态逻辑门需要$2N$个晶体管，这是构建更复杂数字电路的基础。[@problem_id:1922013]", "problem": "一位数字电路设计师的任务是使用标准的静态互补金属氧化物半导体（CMOS）技术，为一个新芯片实现两个独立的逻辑门。所需的第一个门是3输入与非门，第二个是3输入或非门。在此制造工艺中，任何N输入逻辑门都由一个由p沟道金属氧化物半导体场效应晶体管（pMOS）构成的上拉网络（PUN）和一个由n沟道金属氧化物半导体场效应晶体管（nMOS）构成的下拉网络（PDN）构成。构建这个3输入与非门和3输入或非门所需的晶体管总数（包括pMOS和nMOS类型）是多少？", "solution": "在静态CMOS逻辑中，每个输入控制着下拉网络（PDN）中的一个nMOS晶体管和上拉网络（PUN）中的一个pMOS晶体管。PUN是PDN的对偶网络：PDN中的串联连接对应于PUN中的并联连接，反之亦然。因此，一个$N$输入静态CMOS门在PDN中使用$N$个nMOS晶体管，在PUN中使用$N$个pMOS晶体管，每个门总共需要$2N$个晶体管。\n\n对于一个3输入与非门，PDN使用3个串联的nMOS晶体管，而PUN使用3个并联的pMOS晶体管。因此，其晶体管数量为\n$$\n2N = 2 \\cdot 3 = 6.\n$$\n对于一个3输入或非门，PDN使用3个并联的nMOS晶体管，而PUN使用3个串联的pMOS晶体管。因此，其晶体管数量为\n$$\n2N = 2 \\cdot 3 = 6.\n$$\n构建这两个门所需的晶体管总数是两者之和：\n$$\n6 + 6 = 12,\n$$\n等效地，\n$$\n4N = 4 \\cdot 3 = 12.\n$$", "answer": "$$\\boxed{12}$$", "id": "1922013"}, {"introduction": "在实际的数字电路设计中，工程师常常需要利用现有的标准元件来构建所需的功能，这要求我们懂得如何正确地配置它们。本练习模拟了一个常见场景：将一个多输入逻辑门配置为输入更少的逻辑门。通过分析处理CMOS与非门（NAND）未使用输入的各种方法，你将学会如何确保电路功能的正确性和可靠性，并避免浮空输入等常见的设计陷阱。[@problem_id:1921961]", "problem": "一名数字系统工程师的任务是，使用一个采用互补金属氧化物半导体（CMOS）技术制造的已有3输入与非门，来实现一个2输入与非逻辑功能。该3输入与非门的输入表示为A、B和C，其输出为Y。目标是使用输入A和B来实现2输入功能，这意味着必须对未使用的输入C进行适当处理，以确保电路的输出为 $Y = \\overline{A \\cdot B}$。\n\n以下是处理未使用输入C的五种建议方法。在此背景下，VDD代表对应逻辑高电平（'1'）的正电源电压，VSS代表对应逻辑低电平（'0'）的地参考。\n\n以下哪些方法对于正确且可靠地将3输入与非门配置为2输入与非门是有效的？\n\nA. 将输入C断开（悬空）。\nB. 将输入C连接到VSS。\nC. 将输入C连接到VDD。\nD. 将输入C连接到输入A。\nE. 将输入C连接到输出Y。\n\n选择所有正确选项。", "solution": "一个3输入与非门实现布尔函数\n$$\nY=\\overline{A B C}.\n$$\n我们希望将其配置为使用输入$A$和$B$的2输入与非门，即实现\n$$\nY=\\overline{A B}.\n$$\n我们使用布尔代数和CMOS的相关考量来分析每种处理未使用输入$C$的建议方法。\n\n首先，回顾将明确使用的标准布尔恒等式：\n- 幺元律：$X \\cdot 1 = X$。\n- 零元律：$X \\cdot 0 = 0$。\n- 幂等律：$X \\cdot X = X$。\n\n选项A：将输入$C$悬空。\n在CMOS中，未连接的门输入实际上具有非常高的阻抗，并呈现为一个易受漏电和噪声拾取影响的容性节点。其逻辑电平变得不确定，这使得$Y=\\overline{A B C}$不可预测且不可靠。此外，悬空输入可能导致静态电流增加和意外翻转。因此，将C悬空不能正确或可靠地实现$Y=\\overline{A B}$。\n\n选项B：将输入$C$连接到$VSS$（逻辑$0$）。\n将$C=0$代入$Y=\\overline{A B C}$得到\n$$\nY=\\overline{A B \\cdot 0}=\\overline{0}=1,\n$$\n这是一个与$A$和$B$无关的常数$1$，通常不等于$\\overline{A B}$。因此，这没有实现2输入与非门的功能。\n\n选项C：将输入$C$连接到$VDD$（逻辑$1$）。\n将$C=1$代入$Y=\\overline{A B C}$得到\n$$\nY=\\overline{A B \\cdot 1}=\\overline{A B},\n$$\n这与所需的2输入与非门功能相匹配。在CMOS的晶体管级，将C接高电平会导通C输入的NMOS管（因此在$A=B=1$时不会阻止下拉），并关断C输入的PMOS管（留下并联的A和B的PMOS管，在A或B至少有一个为0时提供上拉），这与正确的与非门行为一致。此方法有效且可靠。\n\n选项D：将输入$C$连接到输入$A$。\n将$C=A$代入$Y=\\overline{A B C}$得到\n$$\nY=\\overline{A B A}=\\overline{(A A) B}=\\overline{A B},\n$$\n这里使用了幂等律$A A = A$。因此，这也精确地实现了2输入与非门。此方法有效且可靠。\n\n选项E：将输入$C$连接到输出$Y$。\n这将产生函数方程\n$$\nY=\\overline{A B Y}.\n$$\n考虑$A B$的两种情况：\n- 如果$A B=0$，则$Y=\\overline{0 \\cdot Y}=\\overline{0}=1$，这与$\\overline{A B}=1$是一致的。\n- 如果$A B=1$，则$Y=\\overline{1 \\cdot Y}=\\overline{Y}$，这没有布尔不动点，因为它要求$Y=\\overline{Y}$。在实际的CMOS电路中，这形成了一个单位反馈的反相器，它没有稳定的静态工作点；电路可能会振荡或进入亚稳态。因此，这种配置不正确也不可靠。\n\n综上所述，有效的方法是选项C和选项D。", "answer": "$$\\boxed{CD}$$", "id": "1921961"}, {"introduction": "一个可靠的数字系统不仅要求在理想条件下正常工作，还必须能够预测和理解在出现制造缺陷或故障时的行为。这个练习将带你超越理想的布尔逻辑模型，深入到晶体管层面分析一个有缺陷的CMOS或非门（NOR）。通过推导故障模式下的输出，你将更好地理解上拉和下拉网络的工作原理，并接触到高阻态（High-Impedance State）这一重要的电路概念。[@problem_id:1921991]", "problem": "在数字电子学中，故障分析对于设计鲁棒的电路至关重要。考虑一个标准的双输入互补金属氧化物半导体（CMOS）或非门。该门电路由一个上拉网络（PUN）和一个下拉网络（PDN）构成。PUN 由两个串联的 P 型 MOSFET（PMOS）组成，连接在电源（VDD，代表逻辑“1”）和输出 Y 之间。PDN 由两个并联的 N 型 MOSFET（NMOS）组成，连接在输出 Y 和地（VSS，代表逻辑“0”）之间。该门的两个输入标记为 A 和 B。每个输入控制 PUN 中的一个 PMOS 晶体管和 PDN 中的一个 NMOS 晶体管。\n\n- 当栅极输入为逻辑“0”时，PMOS 晶体管导通（ON）；当栅极输入为逻辑“1”时，PMOS 晶体管截止（OFF）。\n- 当栅极输入为逻辑“1”时，NMOS 晶体管导通（ON）；当栅极输入为逻辑“0”时，NMOS 晶体管截止（OFF）。\n\n现在，假设出现了一个制造缺陷。栅极连接到输入 B 的串联 PMOS 晶体管永久性地“开路固定”（stuck-open）。这意味着无论输入 B 的逻辑电平如何，它都表现为一个断开的开关，不能导电。其他三个晶体管（连接到 A 的 PMOS 晶体管和两个 NMOS 晶体管）功能正常。\n\n请确定在所有四种可能的输入 A 和 B 的二进制组合下，输出 Y 的逻辑状态。一个既未连接到 VDD 也未连接到 VSS 的输出，被称为处于高阻态，我们用符号“Z”表示。\n\n以下哪个选项正确表示了输入序列 (A=0, B=0), (A=0, B=1), (A=1, B=0) 和 (A=1, B=1) 对应的输出 Y 序列？\n\nA. (1, 0, 0, 0)\nB. (Z, 0, 0, 0)\nC. (1, Z, 0, 0)\nD. (Z, 0, Z, 0)\nE. (1, 1, 1, 0)", "solution": "问题要求分析一个有故障的双输入 CMOS 或非门的输出行为。双输入或非门德标准结构包括一个上拉网络（PUN），它由两个串联的 PMOS 晶体管（我们称之为 $P_A$ 和 $P_B$）组成；以及一个下拉网络（PDN），它由两个并联的 NMOS 晶体管（$N_A$ 和 $N_B$）组成。输出 Y 从 PUN 和 PDN 之间的节点取出。故障是 PMOS 晶体管 $P_B$（由输入 B 控制）发生“开路固定”故障，意味着它始终不导通。\n\n我们将针对四种可能的输入组合 (A, B) 分别分析 PUN 和 PDN 的状态。\n\n**情况1：A = 0, B = 0**\n*   **上拉网络 (PUN):** PUN 由 $P_A$ 和 $P_B$ 串联而成。\n    *   输入 A 为“0”，使 $P_A$ 导通。\n    *   输入 B 为“0”。正常情况下，这会使 $P_B$ 导通。然而，$P_B$ 存在开路固定故障。\n    *   由于 $P_A$ 和 $P_B$ 是串联的，要形成从 VDD 到输出 Y 的完整通路，需要两者都导通。因为 $P_B$ 开路固定，所以该通路被断开。因此，PUN 处于截止状态，不会将输出连接到 VDD（逻辑“1”）。\n*   **下拉网络 (PDN):** PDN 由 $N_A$ 和 $N_B$ 并联而成。\n    *   输入 A 为“0”，使 $N_A$ 截止。\n    *   输入 B 为“0”，使 $N_B$ 截止。\n    *   由于通往 VSS（地）的两条并联路径都断开，PDN 处于截止状态，不会将输出连接到 VSS（逻辑“0”）。\n*   **输出 Y:** 由于 PUN 和 PDN 都处于截止状态，输出 Y 既未连接到 VDD 也未连接到 VSS。它处于浮空或高阻态。\n    *   因此，对于 (A=0, B=0)，Y = Z。\n\n**情况2：A = 0, B = 1**\n*   **上拉网络 (PUN):**\n    *   输入 A 为“0”，使 $P_A$ 导通。\n    *   输入 B 为“1”，正常情况下会使 $P_B$ 截止。该晶体管也存在开路固定故障，所以它仍然不导通。\n    *   通往 VDD 的串联路径被 $P_B$ 断开。PUN 处于截止状态。\n*   **下拉网络 (PDN):**\n    *   输入 A 为“0”，使 $N_A$ 截止。\n    *   输入 B 为“1”，使 $N_B$ 导通。\n    *   由于 $N_A$ 和 $N_B$ 是并联的，通过 $N_B$ 的路径将输出 Y 连接到 VSS。PDN 处于导通状态。\n*   **输出 Y:** PDN 将输出下拉至 VSS。\n    *   因此，对于 (A=0, B=1)，Y = 0。\n\n**情况3：A = 1, B = 0**\n*   **上拉网络 (PUN):**\n    *   输入 A 为“1”，使 $P_A$ 截止。\n    *   通往 VDD 的串联路径因为 $P_A$ 截止而被断开（即使 $P_B$ 正常工作也是如此）。PUN 处于截止状态。\n*   **下拉网络 (PDN):**\n    *   输入 A 为“1”，使 $N_A$ 导通。\n    *   输入 B 为“0”，使 $N_B$ 截止。\n    *   由于 $N_A$ 和 $N_B$ 是并联的，通过 $N_A$ 的路径将输出 Y 连接到 VSS。PDN 处于导通状态。\n*   **输出 Y:** PDN 将输出下拉至 VSS。\n    *   因此，对于 (A=1, B=0)，Y = 0。\n\n**情况4：A = 1, B = 1**\n*   **上拉网络 (PUN):**\n    *   输入 A 为“1”，使 $P_A$ 截止。\n    *   输入 B 为“1”，会使 $P_B$ 截止（并且它也是开路固定的）。\n    *   通往 VDD 的串联路径被断开。PUN 处于截止状态。\n*   **下拉网络 (PDN):**\n    *   输入 A 为“1”，使 $N_A$ 导通。\n    *   输入 B 为“1”，使 $N_B$ 导通。\n    *   两条并联路径都将输出 Y 连接到 VSS。PDN 处于导通状态。\n*   **输出 Y:** PDN 将输出下拉至 VSS。\n    *   因此，对于 (A=1, B=1)，Y = 0。\n\n**结果总结：**\n对于输入组合 (0,0), (0,1), (1,0) 和 (1,1)，输出 Y 的序列为 (Z, 0, 0, 0)。\n将此序列与给定选项进行比较：\nA. (1, 0, 0, 0) - 这是一个功能正常的或非门的行为。\nB. (Z, 0, 0, 0) - 这与我们推导出的结果相符。\nC. (1, Z, 0, 0) - 错误。\nD. (Z, 0, Z, 0) - 错误。\nE. (1, 1, 1, 0) - 错误。\n\n因此，正确选项是 B。", "answer": "$$\\boxed{B}$$", "id": "1921991"}]}