/******************************************************************************
 * Generated Cpp template for simulation primitives.
 * Author: Benedek Racz
 ******************************************************************************/

#include "NetFlow.h"
#include "sim_types.h"

namespace CPrimitives {

	class X_AND32{

		//Verilog Parameters:
		parameter_string_t LOC;
		//Verilog Ports in definition order:
		NetFlow* O; // OUTPUT
		NetFlow* I0; // INPUT
		NetFlow* I1; // INPUT
		NetFlow* I2; // INPUT
		NetFlow* I3; // INPUT
		NetFlow* I4; // INPUT
		NetFlow* I5; // INPUT
		NetFlow* I6; // INPUT
		NetFlow* I7; // INPUT
		NetFlow* I8; // INPUT
		NetFlow* I9; // INPUT
		NetFlow* I10; // INPUT
		NetFlow* I11; // INPUT
		NetFlow* I12; // INPUT
		NetFlow* I13; // INPUT
		NetFlow* I14; // INPUT
		NetFlow* I15; // INPUT
		NetFlow* I16; // INPUT
		NetFlow* I17; // INPUT
		NetFlow* I18; // INPUT
		NetFlow* I19; // INPUT
		NetFlow* I20; // INPUT
		NetFlow* I21; // INPUT
		NetFlow* I22; // INPUT
		NetFlow* I23; // INPUT
		NetFlow* I24; // INPUT
		NetFlow* I25; // INPUT
		NetFlow* I26; // INPUT
		NetFlow* I27; // INPUT
		NetFlow* I28; // INPUT
		NetFlow* I29; // INPUT
		NetFlow* I30; // INPUT
		NetFlow* I31; // INPUT
		
	
		X_AND32(
			//Verilog Parameters:
			parameter_string_t LOC, // Default: "UNPLACED"
			//Verilog Ports in definition order:
			NetFlow* O, // OUTPUT
			NetFlow* I0, // INPUT
			NetFlow* I1, // INPUT
			NetFlow* I2, // INPUT
			NetFlow* I3, // INPUT
			NetFlow* I4, // INPUT
			NetFlow* I5, // INPUT
			NetFlow* I6, // INPUT
			NetFlow* I7, // INPUT
			NetFlow* I8, // INPUT
			NetFlow* I9, // INPUT
			NetFlow* I10, // INPUT
			NetFlow* I11, // INPUT
			NetFlow* I12, // INPUT
			NetFlow* I13, // INPUT
			NetFlow* I14, // INPUT
			NetFlow* I15, // INPUT
			NetFlow* I16, // INPUT
			NetFlow* I17, // INPUT
			NetFlow* I18, // INPUT
			NetFlow* I19, // INPUT
			NetFlow* I20, // INPUT
			NetFlow* I21, // INPUT
			NetFlow* I22, // INPUT
			NetFlow* I23, // INPUT
			NetFlow* I24, // INPUT
			NetFlow* I25, // INPUT
			NetFlow* I26, // INPUT
			NetFlow* I27, // INPUT
			NetFlow* I28, // INPUT
			NetFlow* I29, // INPUT
			NetFlow* I30, // INPUT
			NetFlow* I31 // INPUT
			){
		
			// Assign parameters and ports: 
			//Verilog Parameters:
			this->LOC = LOC; // Default: "UNPLACED"
			//Verilog Ports in definition order:
			this->O = O; // OUTPUT
			this->I0 = I0; // INPUT
			this->I1 = I1; // INPUT
			this->I2 = I2; // INPUT
			this->I3 = I3; // INPUT
			this->I4 = I4; // INPUT
			this->I5 = I5; // INPUT
			this->I6 = I6; // INPUT
			this->I7 = I7; // INPUT
			this->I8 = I8; // INPUT
			this->I9 = I9; // INPUT
			this->I10 = I10; // INPUT
			this->I11 = I11; // INPUT
			this->I12 = I12; // INPUT
			this->I13 = I13; // INPUT
			this->I14 = I14; // INPUT
			this->I15 = I15; // INPUT
			this->I16 = I16; // INPUT
			this->I17 = I17; // INPUT
			this->I18 = I18; // INPUT
			this->I19 = I19; // INPUT
			this->I20 = I20; // INPUT
			this->I21 = I21; // INPUT
			this->I22 = I22; // INPUT
			this->I23 = I23; // INPUT
			this->I24 = I24; // INPUT
			this->I25 = I25; // INPUT
			this->I26 = I26; // INPUT
			this->I27 = I27; // INPUT
			this->I28 = I28; // INPUT
			this->I29 = I29; // INPUT
			this->I30 = I30; // INPUT
			this->I31 = I31; // INPUT
		
			register_wait_on_event_nets();
		
		}
		
		void register_wait_on_event_nets(){
		// TODO
		}
		void calculate(int time){
		// TODO
		}
	};
	

}
