Fitter report for AUDIO_SYNTHESIZER
Tue May 24 09:58:39 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Optimized GXB Elements
 19. I/O Assignment Warnings
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue May 24 09:58:39 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; AUDIO_SYNTHESIZER                           ;
; Top-level Entity Name           ; TOP                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,052 / 41,910 ( 7 % )                      ;
; Total registers                 ; 4072                                        ;
; Total pins                      ; 80 / 314 ( 25 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,647,624 / 5,662,720 ( 47 % )              ;
; Total RAM Blocks                ; 331 / 553 ( 60 % )                          ;
; Total DSP Blocks                ; 6 / 112 ( 5 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; 16                                    ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.7%      ;
;     Processor 3            ;   2.7%      ;
;     Processor 4            ;   2.7%      ;
;     Processor 5            ;   2.5%      ;
;     Processor 6            ;   2.5%      ;
;     Processor 7            ;   2.5%      ;
;     Processor 8            ;   2.5%      ;
;     Processor 9            ;   2.5%      ;
;     Processor 10           ;   2.5%      ;
;     Processor 11           ;   2.5%      ;
;     Processor 12           ;   2.5%      ;
;     Processor 13           ;   2.5%      ;
;     Processor 14           ;   2.5%      ;
;     Processor 15           ;   2.5%      ;
;     Processor 16           ;   2.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                          ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                        ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; DIVCLK    ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                      ; DIVCLK           ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK    ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                              ; OUTCLK           ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                           ; PORTBDATAOUT     ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                           ; PORTBDATAOUT     ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                           ; PORTBDATAOUT     ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                           ; PORTBDATAOUT     ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                           ; PORTBDATAOUT     ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                           ; PORTBDATAOUT     ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                           ; PORTBDATAOUT     ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                           ; PORTBDATAOUT     ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][0]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult2~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][0]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][1]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult2~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][1]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][1]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][2]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult2~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][2]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][2]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][3]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult2~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][3]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][3]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][4]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult2~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][4]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][4]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][5]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult2~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][5]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][5]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][6]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult2~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][6]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[7][6]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][0]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][1]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][2]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][2]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][3]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][3]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][4]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][4]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][4]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][5]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][5]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][5]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][6]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][6]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][6]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][7]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][7]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][7]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][8]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][8]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][8]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][9]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][9]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][9]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][10]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][10]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][10]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][11]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][11]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][11]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][12]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][12]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][12]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][13]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][13]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[10][13]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[0]                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[1]                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[2]                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[3]                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[4]                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[5]                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[6]                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[7]                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[8]                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[9]                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[10]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[11]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[12]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[13]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[14]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[15]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[16]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[17]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[17]~SCLR_LUT                                                                                                                                                                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[18]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[18]~SCLR_LUT                                                                                                                                                                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[19]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[19]~SCLR_LUT                                                                                                                                                                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[20]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[21]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE|F[22]                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                                ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|av_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_leds_pio:leds_pio|data_out[13]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_leds_pio:leds_pio|data_out[13]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[13]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[13]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator|av_readdata_pre[9]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator|av_readdata_pre[9]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator|wait_latency_counter[0]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:wavetable_audio_synthesizer_0_avl_slave_translator|wait_latency_counter[0]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:wavetable_audio_synthesizer_0_avl_slave_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|count[0]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|count[0]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[1]~DUPLICATE ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[3]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[3]~DUPLICATE             ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[1]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[1]~DUPLICATE             ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[16]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[16]~DUPLICATE            ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[22]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[22]~DUPLICATE            ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|waitrequest            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|waitrequest~DUPLICATE            ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|writedata[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|writedata[1]~DUPLICATE                                                                                                                       ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|D_iw[13]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[0]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[5]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[5]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[8]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[27]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[27]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[28]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[28]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[1]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[19]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[20]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[22]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[30]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|F_pc[6]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_alu_result[14]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_alu_result[14]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_alu_result[15]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_alu_result[15]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_alu_result[16]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_alu_result[16]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_alu_result[18]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_alu_result[18]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[3]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[3]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[7]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|d_writedata[1]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|d_writedata[1]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|d_writedata[6]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|d_writedata[9]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|d_writedata[9]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|d_writedata[19]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|d_writedata[19]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|endofpacketvalue_reg[9]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|endofpacketvalue_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|iROE_reg                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|iROE_reg~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|shift_reg[5]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|shift_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|shift_reg[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|shift_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[5]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[5]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[6]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[6]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[8]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[8]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[11]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[12]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[12]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[15]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[18]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[18]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[27]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[27]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[33]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[33]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[34]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[34]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[39]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[39]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[41]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[41]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[43]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[43]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[44]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[44]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[54]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|internal_counter[54]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|period_halfword_0_register[12]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|period_halfword_0_register[12]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|period_halfword_3_register[13]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|period_halfword_3_register[13]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|period_halfword_3_register[14]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|period_halfword_3_register[14]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[6]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[6]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[7]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[7]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[8]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[8]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|restart_setup_cnt_complete                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|restart_setup_cnt_complete~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_gen:u_condt_gen|start_hold_cnt_en                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_gen:u_condt_gen|start_hold_cnt_en~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|iser[0]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|iser[0]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|nack_det                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|nack_det~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|sda_hold[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|sda_hold[0]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|tfr_cmd_fifo_lvl_rden_dly                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|tfr_cmd_fifo_lvl_rden_dly~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|read_address[0]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|read_address[0]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|write_address[1]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|write_address[1]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|read_address[0]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|read_address[0]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|read_address[1]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|read_address[1]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|write_address[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|write_address[0]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|mst_fsm_state.GEN_START                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|mst_fsm_state.GEN_START~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|mst_fsm_state.RX_BYTE                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|mst_fsm_state.RX_BYTE~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|rx_hold_flag                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|rx_hold_flag~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txshifter:u_txshifter|mst_tx_scl_high_cnt_en                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txshifter:u_txshifter|mst_tx_scl_high_cnt_en~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|KEY[5]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|KEY[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[0][0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[0][0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[0][1]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[0][1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[0][16]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[0][16]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[1][3]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[1][3]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[1][4]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[1][4]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[1][19]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[1][19]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[2][5]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[2][5]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[3][2]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[3][2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[3][7]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[3][7]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[3][11]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[3][11]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[8][4]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|ctrl_reg[8][4]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|TONE[23]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|TONE[23]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|TONE[28]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|TONE[28]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|TONE[29]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|TONE[29]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|TONE[31]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|TONE[31]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[15]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[15]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[24]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[24]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[25]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[25]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[27]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[27]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[30]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[30]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[34]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg_rtl_0_bypass[34]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|play_reg[61][0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|play_reg[61][0]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|play_reg[101][0]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|play_reg[101][0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|play_reg[109][0]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|play_reg[109][0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|play_reg[115][0]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|play_reg[115][0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|play_reg[124][0]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|play_reg[124][0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|a_graycounter_9ub:wrptr_g1p|counter8a1                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|a_graycounter_9ub:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|a_graycounter_9ub:wrptr_g1p|counter8a5                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|a_graycounter_9ub:wrptr_g1p|counter8a5~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|a_graycounter_9ub:wrptr_g1p|parity9                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|a_graycounter_9ub:wrptr_g1p|parity9~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|a_graycounter_dg6:rdptr_g1p|counter5a7                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|a_graycounter_dg6:rdptr_g1p|counter5a7~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|rdptr_g[1]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|rdptr_g[1]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|rdptr_g[4]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|rdptr_g[4]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|wrptr_g[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                                  ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE      ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE      ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE      ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; FPGA_CLK2_50  ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; FPGA_CLK3_50  ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; HDMI_I2C_SCL  ; PIN_U10       ; QSF Assignment ;
; Location ;                ;              ; HDMI_I2C_SDA  ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; HDMI_I2S      ; PIN_T13       ; QSF Assignment ;
; Location ;                ;              ; HDMI_LRCLK    ; PIN_T11       ; QSF Assignment ;
; Location ;                ;              ; HDMI_MCLK     ; PIN_U11       ; QSF Assignment ;
; Location ;                ;              ; HDMI_SCLK     ; PIN_T12       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_CLK   ; PIN_AG5       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_DE    ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[0]  ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[10] ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[11] ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[12] ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[13] ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[14] ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[15] ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[16] ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[17] ; PIN_AH2       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[18] ; PIN_AH4       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[19] ; PIN_AH5       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[1]  ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[20] ; PIN_AH6       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[21] ; PIN_AG6       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[22] ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[23] ; PIN_AE8       ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[2]  ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[3]  ; PIN_Y8        ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[4]  ; PIN_AD11      ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[5]  ; PIN_AD10      ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[6]  ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[7]  ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[8]  ; PIN_AF10      ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_D[9]  ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_HS    ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_INT   ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; HDMI_TX_VS    ; PIN_V13       ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9676 ) ; 0.00 % ( 0 / 9676 )        ; 0.00 % ( 0 / 9676 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9676 ) ; 0.00 % ( 0 / 9676 )        ; 0.00 % ( 0 / 9676 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9459 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 198 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 19 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/dpipe/OneDrive/Audio_Synthesizer/output_files/AUDIO_SYNTHESIZER.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,052 / 41,910        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 3,052                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,724 / 41,910        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,194                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,821                 ;       ;
;         [c] ALMs used for registers                         ; 709                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 710 / 41,910          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 38 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 36                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 502 / 4,191           ; 12 %  ;
;     -- Logic LABs                                           ; 502                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,913                 ;       ;
;     -- 7 input functions                                    ; 246                   ;       ;
;     -- 6 input functions                                    ; 1,392                 ;       ;
;     -- 5 input functions                                    ; 912                   ;       ;
;     -- 4 input functions                                    ; 801                   ;       ;
;     -- <=3 input functions                                  ; 1,562                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 795                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,072                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,804 / 83,820        ; 5 %   ;
;         -- Secondary logic registers                        ; 268 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,945                 ;       ;
;         -- Routing optimization registers                   ; 127                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 80 / 314              ; 25 %  ;
;     -- Clock pins                                           ; 6 / 8                 ; 75 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 331 / 553             ; 60 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,647,624 / 5,662,720 ; 47 %  ;
; Total block memory implementation bits                      ; 3,389,440 / 5,662,720 ; 60 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 6 / 112               ; 5 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.4% / 4.5% / 4.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 17.2% / 17.8% / 16.1% ;       ;
; Maximum fan-out                                             ; 4180                  ;       ;
; Highest non-global fan-out                                  ; 1966                  ;       ;
; Total fan-out                                               ; 42339                 ;       ;
; Average fan-out                                             ; 4.11                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2983 / 41910 ( 7 % )  ; 69 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2983                  ; 69                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3645 / 41910 ( 9 % )  ; 79 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1166                  ; 28                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1785                  ; 36                   ; 0                              ;
;         [c] ALMs used for registers                         ; 694                   ; 15                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 700 / 41910 ( 2 % )   ; 10 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 38 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 36                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 492 / 4191 ( 12 % )   ; 13 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 492                   ; 13                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 4800                  ; 113                  ; 0                              ;
;     -- 7 input functions                                    ; 244                   ; 2                    ; 0                              ;
;     -- 6 input functions                                    ; 1370                  ; 22                   ; 0                              ;
;     -- 5 input functions                                    ; 887                   ; 25                   ; 0                              ;
;     -- 4 input functions                                    ; 788                   ; 13                   ; 0                              ;
;     -- <=3 input functions                                  ; 1511                  ; 51                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 788                   ; 7                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 3719 / 83820 ( 4 % )  ; 85 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 264 / 83820 ( < 1 % ) ; 4 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 3860                  ; 85                   ; 0                              ;
;         -- Routing optimization registers                   ; 123                   ; 4                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 79                    ; 0                    ; 1                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 2647624               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 3389440               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 331 / 553 ( 59 % )    ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 6 / 112 ( 5 % )       ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 4500                  ; 133                  ; 2                              ;
;     -- Registered Input Connections                         ; 3994                  ; 98                   ; 0                              ;
;     -- Output Connections                                   ; 25                    ; 197                  ; 4413                           ;
;     -- Registered Output Connections                        ; 6                     ; 197                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 45758                 ; 925                  ; 4470                           ;
;     -- Registered Connections                               ; 17148                 ; 700                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 34                    ; 202                  ; 4289                           ;
;     -- sld_hub:auto_hub                                     ; 202                   ; 2                    ; 126                            ;
;     -- hard_block:auto_generated_inst                       ; 4289                  ; 126                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 44                    ; 62                   ; 8                              ;
;     -- Output Ports                                         ; 62                    ; 79                   ; 13                             ;
;     -- Bidir Ports                                          ; 17                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 40                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 47                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 52                   ; 2                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 59                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; FPGA_CLK1_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; W24   ; 5B       ; 89           ; 25           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; W21   ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; W20   ; 5B       ; 89           ; 23           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; T8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[1] ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[2] ; AD5   ; 3A       ; 8            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[3] ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[4] ; AF10  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[5] ; AA4   ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[6] ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[7] ; AF21  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[0] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[1] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[2] ; T13   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[3] ; U11   ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[4] ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[5] ; AF4   ; 3B       ; 26           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[6] ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[7] ; D8    ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[0] ; D12   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[1] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[2] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[3] ; AD26  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[4] ; AE24  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[5] ; AH22  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[6] ; T11   ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[7] ; AF20  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[0] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[1] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[2] ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[3] ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[4] ; AH3   ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[5] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[6] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[7] ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[0] ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[1] ; U10   ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[2] ; AA11  ; 3A       ; 8            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[3] ; AE6   ; 3A       ; 8            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[4] ; Y11   ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[5] ; AD4   ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[6] ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[7] ; D11   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[0] ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[1] ; AF7   ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[2] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[3] ; AF11  ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[4] ; AH19  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[5] ; V12   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[6] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[7] ; E8    ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[0]  ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]  ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]  ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]  ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]  ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]  ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]  ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]  ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                       ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------+
; ARDUINO_IO[0]   ; AG13  ; 4A       ; 50           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[10]  ; AF15  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[11]  ; AG16  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[12]  ; AH11  ; 4A       ; 56           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[13]  ; AH12  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[14]  ; AH9   ; 4A       ; 54           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txout:u_txout|data_oe ;
; ARDUINO_IO[15]  ; AG11  ; 4A       ; 56           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txout:u_txout|clk_oe  ;
; ARDUINO_IO[1]   ; AF13  ; 4A       ; 50           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[2]   ; AG10  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[3]   ; AG9   ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[4]   ; U14   ; 4A       ; 52           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[5]   ; U13   ; 4A       ; 52           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[6]   ; AG8   ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[7]   ; AH8   ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[8]   ; AF17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_IO[9]   ; AE15  ; 4A       ; 54           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
; ARDUINO_RESET_N ; AH7   ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 12 / 16 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 24 / 32 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 26 / 68 ( 38 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 4 / 7 ( 57 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 4 / 6 ( 67 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; HEX4[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; HEX3[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; HEX4[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; HEX4[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD5      ; 67         ; 3A             ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; HEX4[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; ARDUINO_IO[9]                   ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; ARDUINO_IO[1]                   ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; ARDUINO_IO[10]                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; ARDUINO_IO[8]                   ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; HEX2[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; HEX0[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; ARDUINO_IO[6]                   ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG9      ; 139        ; 4A             ; ARDUINO_IO[3]                   ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG10     ; 142        ; 4A             ; ARDUINO_IO[2]                   ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; ARDUINO_IO[15]                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; ARDUINO_IO[0]                   ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; ARDUINO_IO[11]                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; ARDUINO_RESET_N                 ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 137        ; 4A             ; ARDUINO_IO[7]                   ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 140        ; 4A             ; ARDUINO_IO[14]                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; ARDUINO_IO[12]                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH12     ; 150        ; 4A             ; ARDUINO_IO[13]                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; HEX1[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; HEX4[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; HEX5[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; HEX4[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U10      ; 62         ; 3A             ; HEX4[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; ARDUINO_IO[5]                   ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ; 138        ; 4A             ; ARDUINO_IO[4]                   ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; HEX4[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                                     ; Removed Component                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; PLL Output Counters                                                                                                     ;                                                                                                                        ;
;  Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                                                                                                                        ;
;   --                                                                                                                    ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;
; Clock enable blocks                                                                                                     ;                                                                                                                        ;
;  Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0             ;                                                                                                                        ;
;   --                                                                                                                    ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0             ;
+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; KEY[0]          ; Incomplete set of assignments ;
; KEY[1]          ; Incomplete set of assignments ;
; SW[0]           ; Incomplete set of assignments ;
; SW[1]           ; Incomplete set of assignments ;
; SW[2]           ; Incomplete set of assignments ;
; SW[3]           ; Incomplete set of assignments ;
; LED[0]          ; Incomplete set of assignments ;
; LED[1]          ; Incomplete set of assignments ;
; LED[2]          ; Incomplete set of assignments ;
; LED[3]          ; Incomplete set of assignments ;
; LED[4]          ; Incomplete set of assignments ;
; LED[5]          ; Incomplete set of assignments ;
; LED[6]          ; Incomplete set of assignments ;
; LED[7]          ; Incomplete set of assignments ;
; HEX0[0]         ; Incomplete set of assignments ;
; HEX0[1]         ; Incomplete set of assignments ;
; HEX0[2]         ; Incomplete set of assignments ;
; HEX0[3]         ; Incomplete set of assignments ;
; HEX0[4]         ; Incomplete set of assignments ;
; HEX0[5]         ; Incomplete set of assignments ;
; HEX0[6]         ; Incomplete set of assignments ;
; HEX0[7]         ; Incomplete set of assignments ;
; HEX1[0]         ; Incomplete set of assignments ;
; HEX1[1]         ; Incomplete set of assignments ;
; HEX1[2]         ; Incomplete set of assignments ;
; HEX1[3]         ; Incomplete set of assignments ;
; HEX1[4]         ; Incomplete set of assignments ;
; HEX1[5]         ; Incomplete set of assignments ;
; HEX1[6]         ; Incomplete set of assignments ;
; HEX1[7]         ; Incomplete set of assignments ;
; HEX2[0]         ; Incomplete set of assignments ;
; HEX2[1]         ; Incomplete set of assignments ;
; HEX2[2]         ; Incomplete set of assignments ;
; HEX2[3]         ; Incomplete set of assignments ;
; HEX2[4]         ; Incomplete set of assignments ;
; HEX2[5]         ; Incomplete set of assignments ;
; HEX2[6]         ; Incomplete set of assignments ;
; HEX2[7]         ; Incomplete set of assignments ;
; HEX3[0]         ; Incomplete set of assignments ;
; HEX3[1]         ; Incomplete set of assignments ;
; HEX3[2]         ; Incomplete set of assignments ;
; HEX3[3]         ; Incomplete set of assignments ;
; HEX3[4]         ; Incomplete set of assignments ;
; HEX3[5]         ; Incomplete set of assignments ;
; HEX3[6]         ; Incomplete set of assignments ;
; HEX3[7]         ; Incomplete set of assignments ;
; HEX4[0]         ; Incomplete set of assignments ;
; HEX4[1]         ; Incomplete set of assignments ;
; HEX4[2]         ; Incomplete set of assignments ;
; HEX4[3]         ; Incomplete set of assignments ;
; HEX4[4]         ; Incomplete set of assignments ;
; HEX4[5]         ; Incomplete set of assignments ;
; HEX4[6]         ; Incomplete set of assignments ;
; HEX4[7]         ; Incomplete set of assignments ;
; HEX5[0]         ; Incomplete set of assignments ;
; HEX5[1]         ; Incomplete set of assignments ;
; HEX5[2]         ; Incomplete set of assignments ;
; HEX5[3]         ; Incomplete set of assignments ;
; HEX5[4]         ; Incomplete set of assignments ;
; HEX5[5]         ; Incomplete set of assignments ;
; HEX5[6]         ; Incomplete set of assignments ;
; HEX5[7]         ; Incomplete set of assignments ;
; ARDUINO_IO[0]   ; Incomplete set of assignments ;
; ARDUINO_IO[1]   ; Incomplete set of assignments ;
; ARDUINO_IO[2]   ; Incomplete set of assignments ;
; ARDUINO_IO[3]   ; Incomplete set of assignments ;
; ARDUINO_IO[4]   ; Incomplete set of assignments ;
; ARDUINO_IO[5]   ; Incomplete set of assignments ;
; ARDUINO_IO[6]   ; Incomplete set of assignments ;
; ARDUINO_IO[7]   ; Incomplete set of assignments ;
; ARDUINO_IO[8]   ; Incomplete set of assignments ;
; ARDUINO_IO[9]   ; Incomplete set of assignments ;
; ARDUINO_IO[10]  ; Incomplete set of assignments ;
; ARDUINO_IO[11]  ; Incomplete set of assignments ;
; ARDUINO_IO[12]  ; Incomplete set of assignments ;
; ARDUINO_IO[13]  ; Incomplete set of assignments ;
; ARDUINO_IO[14]  ; Incomplete set of assignments ;
; ARDUINO_IO[15]  ; Incomplete set of assignments ;
; ARDUINO_RESET_N ; Incomplete set of assignments ;
; FPGA_CLK1_50    ; Incomplete set of assignments ;
; HEX0[0]         ; Missing location assignment   ;
; HEX0[1]         ; Missing location assignment   ;
; HEX0[2]         ; Missing location assignment   ;
; HEX0[3]         ; Missing location assignment   ;
; HEX0[4]         ; Missing location assignment   ;
; HEX0[5]         ; Missing location assignment   ;
; HEX0[6]         ; Missing location assignment   ;
; HEX0[7]         ; Missing location assignment   ;
; HEX1[0]         ; Missing location assignment   ;
; HEX1[1]         ; Missing location assignment   ;
; HEX1[2]         ; Missing location assignment   ;
; HEX1[3]         ; Missing location assignment   ;
; HEX1[4]         ; Missing location assignment   ;
; HEX1[5]         ; Missing location assignment   ;
; HEX1[6]         ; Missing location assignment   ;
; HEX1[7]         ; Missing location assignment   ;
; HEX2[0]         ; Missing location assignment   ;
; HEX2[1]         ; Missing location assignment   ;
; HEX2[2]         ; Missing location assignment   ;
; HEX2[3]         ; Missing location assignment   ;
; HEX2[4]         ; Missing location assignment   ;
; HEX2[5]         ; Missing location assignment   ;
; HEX2[6]         ; Missing location assignment   ;
; HEX2[7]         ; Missing location assignment   ;
; HEX3[0]         ; Missing location assignment   ;
; HEX3[1]         ; Missing location assignment   ;
; HEX3[2]         ; Missing location assignment   ;
; HEX3[3]         ; Missing location assignment   ;
; HEX3[4]         ; Missing location assignment   ;
; HEX3[5]         ; Missing location assignment   ;
; HEX3[6]         ; Missing location assignment   ;
; HEX3[7]         ; Missing location assignment   ;
; HEX4[0]         ; Missing location assignment   ;
; HEX4[1]         ; Missing location assignment   ;
; HEX4[2]         ; Missing location assignment   ;
; HEX4[3]         ; Missing location assignment   ;
; HEX4[4]         ; Missing location assignment   ;
; HEX4[5]         ; Missing location assignment   ;
; HEX4[6]         ; Missing location assignment   ;
; HEX4[7]         ; Missing location assignment   ;
; HEX5[0]         ; Missing location assignment   ;
; HEX5[1]         ; Missing location assignment   ;
; HEX5[2]         ; Missing location assignment   ;
; HEX5[3]         ; Missing location assignment   ;
; HEX5[4]         ; Missing location assignment   ;
; HEX5[5]         ; Missing location assignment   ;
; HEX5[6]         ; Missing location assignment   ;
; HEX5[7]         ; Missing location assignment   ;
+-----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                   ;                            ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                   ; Integer PLL                ;
;     -- PLL Location                                                                                                               ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                    ; none                       ;
;     -- PLL Bandwidth                                                                                                              ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                    ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                                  ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                 ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                          ; 700.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                         ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                          ; 42.857143 MHz              ;
;     -- PLL Freq Max Lock                                                                                                          ; 114.285714 MHz             ;
;     -- PLL Enable                                                                                                                 ; On                         ;
;     -- PLL Fractional Division                                                                                                    ; N/A                        ;
;     -- M Counter                                                                                                                  ; 28                         ;
;     -- N Counter                                                                                                                  ; 2                          ;
;     -- PLL Refclk Select                                                                                                          ;                            ;
;             -- PLL Refclk Select Location                                                                                         ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                 ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                 ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                    ; N/A                        ;
;             -- CORECLKIN source                                                                                                   ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                 ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                  ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                   ; N/A                        ;
;             -- CLKIN(0) source                                                                                                    ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                    ; N/A                        ;
;             -- CLKIN(2) source                                                                                                    ; N/A                        ;
;             -- CLKIN(3) source                                                                                                    ; N/A                        ;
;     -- PLL Output Counter                                                                                                         ;                            ;
;         -- Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                             ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                              ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                             ; On                         ;
;             -- Duty Cycle                                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                                          ; 7                          ;
;             -- C Counter PH Mux PRST                                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                                     ; 1                          ;
;         -- Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                             ; 11.290322 MHz              ;
;             -- Output Clock Location                                                                                              ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                             ; Off                        ;
;             -- Duty Cycle                                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                                          ; 62                         ;
;             -- C Counter PH Mux PRST                                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                                     ; 1                          ;
;                                                                                                                                   ;                            ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------------+
; Compilation Hierarchy Node                                                                                                                  ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                                   ; Library Name          ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------------+
; |TOP                                                                                                                                        ; 3052.0 (0.5)         ; 3723.0 (0.5)                     ; 708.5 (0.0)                                       ; 37.5 (0.0)                       ; 0.0 (0.0)            ; 4913 (1)            ; 4072 (0)                  ; 0 (0)         ; 2647624           ; 331   ; 6          ; 80   ; 0            ; |TOP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; TOP                                                           ; work                  ;
;    |Audio_Synthesizer_SoC:SoC|                                                                                                              ; 2924.5 (0.0)         ; 3569.7 (0.0)                     ; 682.7 (0.0)                                       ; 37.5 (0.0)                       ; 0.0 (0.0)            ; 4704 (0)            ; 3872 (0)                  ; 0 (0)         ; 2639432           ; 330   ; 6          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Audio_Synthesizer_SoC                                         ; Audio_Synthesizer_SoC ;
;       |Audio_Synthesizer_SoC_hex_digits_pio:hex_digits_pio|                                                                                 ; 8.0 (8.0)            ; 9.3 (9.3)                        ; 1.4 (1.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_hex_digits_pio:hex_digits_pio                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Audio_Synthesizer_SoC_hex_digits_pio                          ; Audio_Synthesizer_SoC ;
;       |Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|                                                                                       ; 61.6 (16.1)          ; 77.8 (17.0)                      ; 16.3 (1.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 116 (34)            ; 111 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Audio_Synthesizer_SoC_jtag_uart_0                             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|                                        ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                                                                                 ; Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r                    ; Audio_Synthesizer_SoC ;
;             |scfifo:rfifo|                                                                                                                  ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                    ; scfifo                                                        ; work                  ;
;                |scfifo_3291:auto_generated|                                                                                                 ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                                                         ; scfifo_3291                                                   ; work                  ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                    ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                                                    ; a_dpfifo_5771                                                 ; work                  ;
;                      |a_fefifo_7cf:fifo_state|                                                                                              ; 6.3 (3.3)            ; 7.0 (4.0)                        ; 0.8 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 12 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                            ; a_fefifo_7cf                                                  ; work                  ;
;                         |cntr_vg7:count_usedw|                                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                                                       ; cntr_vg7                                                      ; work                  ;
;                      |altsyncram_7pu1:FIFOram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                                            ; altsyncram_7pu1                                               ; work                  ;
;                      |cntr_jgb:rd_ptr_count|                                                                                                ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                                              ; cntr_jgb                                                      ; work                  ;
;                      |cntr_jgb:wr_ptr|                                                                                                      ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                                                    ; cntr_jgb                                                      ; work                  ;
;          |Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|                                        ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                                                                                 ; Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w                    ; Audio_Synthesizer_SoC ;
;             |scfifo:wfifo|                                                                                                                  ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                    ; scfifo                                                        ; work                  ;
;                |scfifo_3291:auto_generated|                                                                                                 ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                                                         ; scfifo_3291                                                   ; work                  ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                    ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                                                    ; a_dpfifo_5771                                                 ; work                  ;
;                      |a_fefifo_7cf:fifo_state|                                                                                              ; 6.3 (3.3)            ; 6.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                            ; a_fefifo_7cf                                                  ; work                  ;
;                         |cntr_vg7:count_usedw|                                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                                                       ; cntr_vg7                                                      ; work                  ;
;                      |altsyncram_7pu1:FIFOram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                                            ; altsyncram_7pu1                                               ; work                  ;
;                      |cntr_jgb:rd_ptr_count|                                                                                                ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                                              ; cntr_jgb                                                      ; work                  ;
;                      |cntr_jgb:wr_ptr|                                                                                                      ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                                                    ; cntr_jgb                                                      ; work                  ;
;          |alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|                                                            ; 20.7 (20.7)          ; 35.4 (35.4)                      ; 14.7 (14.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 34 (34)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                     ; alt_jtag_atlantic                                             ; work                  ;
;       |Audio_Synthesizer_SoC_leds_pio:leds_pio|                                                                                             ; 6.9 (6.9)            ; 10.9 (10.9)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_leds_pio:leds_pio                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Audio_Synthesizer_SoC_leds_pio                                ; Audio_Synthesizer_SoC ;
;       |Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|                                                                           ; 457.7 (0.0)          ; 484.4 (0.0)                      ; 31.5 (0.0)                                        ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 844 (0)             ; 407 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0                       ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_demux:cmd_demux|                                                                      ; 11.2 (11.2)          ; 13.3 (13.3)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_demux:cmd_demux_001|                                                                  ; 6.2 (6.2)            ; 7.2 (7.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux|                                                                          ; 19.1 (16.3)          ; 26.3 (23.6)                      ; 7.6 (7.6)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 53 (48)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                                                                                       ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                      ; 10.3 (8.1)           ; 12.5 (10.2)                      ; 2.2 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (16)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                      ; 7.7 (5.7)            ; 8.1 (6.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (8)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                      ; 11.3 (9.7)           ; 12.3 (10.6)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (27)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                      ; 16.5 (14.8)          ; 18.3 (16.0)                      ; 1.8 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (51)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_005|                                                                      ; 15.2 (13.0)          ; 15.2 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (39)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_006|                                                                      ; 5.0 (3.0)            ; 5.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (5)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_007|                                                                      ; 5.5 (3.5)            ; 5.5 (3.6)                        ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (5)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_008|                                                                      ; 5.7 (3.7)            ; 5.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (5)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_009|                                                                      ; 5.7 (3.7)            ; 5.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (5)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_010|                                                                      ; 5.5 (3.6)            ; 5.5 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (5)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_011|                                                                      ; 13.3 (11.7)          ; 14.9 (13.2)                      ; 1.7 (1.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (28)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_012|                                                                      ; 10.3 (8.4)           ; 10.3 (8.4)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (23)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_012                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux               ; Audio_Synthesizer_SoC ;
;             |altera_merlin_arbitrator:arb|                                                                                                  ; 1.7 (1.7)            ; 1.9 (1.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                      ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_router:router|                                                                            ; 13.0 (13.0)          ; 14.0 (14.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                                         ; Audio_Synthesizer_SoC_mm_interconnect_0_router                ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_router:router_001|                                                                        ; 12.7 (12.7)          ; 13.5 (13.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                                                                                                                                     ; Audio_Synthesizer_SoC_mm_interconnect_0_router                ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux|                                                                      ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_004|                                                                  ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_005|                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_005                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_006|                                                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_006                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_007|                                                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_009|                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_009                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_010|                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_011|                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_011                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_012|                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux:rsp_demux_012                                                                                                                                                                                                                                                                                                                                                                               ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_demux             ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_mux:rsp_mux|                                                                          ; 50.1 (50.1)          ; 52.6 (52.6)                      ; 4.9 (4.9)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 122 (122)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                                                       ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_mux               ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_mm_interconnect_0_rsp_mux:rsp_mux_001|                                                                      ; 24.2 (24.2)          ; 25.6 (25.6)                      ; 1.9 (1.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_mm_interconnect_0_rsp_mux               ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|                                                                           ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo|                                                                                   ; 5.7 (5.7)            ; 6.0 (6.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|                                                                                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                                ; 3.7 (3.7)            ; 4.4 (4.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                         ; 8.6 (8.6)            ; 8.6 (8.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|                                                                      ; 3.3 (3.3)            ; 3.9 (3.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                                  ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                                  ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|                                                                                  ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|                                                                                  ; 3.6 (3.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|                                                                                  ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_sc_fifo:wavetable_audio_synthesizer_0_avl_slave_agent_rsp_fifo|                                                     ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:wavetable_audio_synthesizer_0_avl_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                         ; Audio_Synthesizer_SoC ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_agent                                    ; Audio_Synthesizer_SoC ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_master_agent                                    ; Audio_Synthesizer_SoC ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                              ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_translator                               ; Audio_Synthesizer_SoC ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                       ; 9.2 (9.2)            ; 9.7 (9.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_master_translator                               ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:hex_digits_pio_s1_agent|                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:i2c_0_csr_agent|                                                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i2c_0_csr_agent                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:leds_pio_s1_agent|                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                     ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:onchip_memory2_0_s1_agent|                                                                              ; 6.0 (3.0)            ; 6.3 (3.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (6)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent                                                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                 ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_burst_uncompressor                              ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:spi_0_spi_control_port_agent|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_0_spi_control_port_agent                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:usb_gpx_s1_agent|                                                                                       ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:usb_irq_s1_agent|                                                                                       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:usb_rst_s1_agent|                                                                                       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_agent:wavetable_audio_synthesizer_0_avl_slave_agent|                                                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:wavetable_audio_synthesizer_0_avl_slave_agent                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                     ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:hex_digits_pio_s1_translator|                                                                      ; 8.1 (8.1)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator                                                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:i2c_0_csr_translator|                                                                              ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_0_csr_translator                                                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                          ; 7.2 (7.2)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:leds_pio_s1_translator|                                                                            ; 7.6 (7.6)            ; 7.9 (7.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                           ; 9.5 (9.5)            ; 9.7 (9.7)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:spi_0_spi_control_port_translator|                                                                 ; 7.1 (7.1)            ; 7.8 (7.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                             ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                             ; 8.9 (8.9)            ; 8.9 (8.9)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 7 (7)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:usb_gpx_s1_translator|                                                                             ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:usb_irq_s1_translator|                                                                             ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:usb_rst_s1_translator|                                                                             ; 4.3 (4.3)            ; 4.4 (4.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_slave_translator:wavetable_audio_synthesizer_0_avl_slave_translator|                                                ; 15.3 (15.3)          ; 15.7 (15.7)                      ; 0.7 (0.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:wavetable_audio_synthesizer_0_avl_slave_translator                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                ; Audio_Synthesizer_SoC ;
;          |altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|                                                                ; 24.3 (24.3)          ; 24.9 (24.9)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_width_adapter                                   ; Audio_Synthesizer_SoC ;
;          |altera_merlin_width_adapter:onchip_memory2_0_s1_rsp_width_adapter|                                                                ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_width_adapter                                   ; Audio_Synthesizer_SoC ;
;       |Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|                                                                                     ; 447.6 (0.0)          ; 525.3 (0.0)                      ; 85.5 (0.0)                                        ; 7.7 (0.0)                        ; 0.0 (0.0)            ; 710 (0)             ; 624 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Audio_Synthesizer_SoC_nios2_gen2_0                            ; Audio_Synthesizer_SoC ;
;          |Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|                                                                                       ; 447.6 (319.8)        ; 525.3 (359.7)                    ; 85.5 (46.7)                                       ; 7.7 (6.8)                        ; 0.0 (0.0)            ; 710 (541)           ; 624 (345)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                              ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu                        ; Audio_Synthesizer_SoC ;
;             |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|                         ; 127.8 (30.4)         ; 165.6 (31.6)                     ; 38.8 (1.2)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 169 (7)             ; 279 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                                                        ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci              ; Audio_Synthesizer_SoC ;
;                |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|  ; 35.9 (0.0)           ; 59.3 (0.0)                       ; 23.7 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                                              ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper    ; Audio_Synthesizer_SoC ;
;                   |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk| ; 4.3 (3.7)            ; 19.4 (17.7)                      ; 15.1 (14.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk     ; Audio_Synthesizer_SoC ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                 ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                       ; work                  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                 ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                       ; work                  ;
;                   |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|       ; 29.9 (29.4)          ; 38.3 (37.0)                      ; 8.7 (7.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck                                                            ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck        ; Audio_Synthesizer_SoC ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                 ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                       ; work                  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                 ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                       ; work                  ;
;                   |sld_virtual_jtag_basic:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_phy|                                           ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_phy                                                                                                ; sld_virtual_jtag_basic                                        ; work                  ;
;                |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg|        ; 5.8 (5.8)            ; 7.0 (7.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                                    ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg       ; Audio_Synthesizer_SoC ;
;                |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_break:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_break|          ; 0.6 (0.6)            ; 12.5 (12.5)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_break:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                                      ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_break        ; Audio_Synthesizer_SoC ;
;                |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_debug:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_debug|          ; 5.1 (4.5)            ; 5.8 (5.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_debug:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                                      ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_debug        ; Audio_Synthesizer_SoC ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_debug:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                  ; altera_std_synchronizer                                       ; work                  ;
;                |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|                ; 49.9 (49.9)          ; 49.3 (49.3)                      ; 0.1 (0.1)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 75 (75)             ; 54 (54)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                                            ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem           ; Audio_Synthesizer_SoC ;
;                   |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram_module   ; Audio_Synthesizer_SoC ;
;                      |altsyncram:the_altsyncram|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                                    ; work                  ;
;                         |altsyncram_qid1:auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                               ; work                  ;
;             |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                                                         ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a_module ; Audio_Synthesizer_SoC ;
;                |altsyncram:the_altsyncram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                               ; altsyncram                                                    ; work                  ;
;                   |altsyncram_msi1:auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                                                ; altsyncram_msi1                                               ; work                  ;
;             |Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                                                         ; Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b_module ; Audio_Synthesizer_SoC ;
;                |altsyncram:the_altsyncram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                               ; altsyncram                                                    ; work                  ;
;                   |altsyncram_msi1:auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                                                ; altsyncram_msi1                                               ; work                  ;
;       |Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|                                                                             ; 90.7 (0.0)           ; 89.0 (0.0)                       ; 0.3 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 4 (0)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Audio_Synthesizer_SoC_onchip_memory2_0                        ; Audio_Synthesizer_SoC ;
;          |altsyncram:the_altsyncram|                                                                                                        ; 90.7 (0.0)           ; 89.0 (0.0)                       ; 0.3 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 4 (0)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                                    ; work                  ;
;             |altsyncram_81p1:auto_generated|                                                                                                ; 90.7 (1.0)           ; 89.0 (1.0)                       ; 0.3 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 4 (4)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                        ; altsyncram_81p1                                               ; work                  ;
;                |decode_tma:decode3|                                                                                                         ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3                                                                                                                                                                                                                                                                                                                                                                     ; decode_tma                                                    ; work                  ;
;                |mux_sib:mux2|                                                                                                               ; 81.7 (81.7)          ; 80.0 (80.0)                      ; 0.3 (0.3)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|mux_sib:mux2                                                                                                                                                                                                                                                                                                                                                                           ; mux_sib                                                       ; work                  ;
;       |Audio_Synthesizer_SoC_pll_0:pll_0|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Audio_Synthesizer_SoC_pll_0                                   ; Audio_Synthesizer_SoC ;
;          |altera_pll:altera_pll_i|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_pll                                                    ; work                  ;
;       |Audio_Synthesizer_SoC_spi_0:spi_0|                                                                                                   ; 50.8 (50.8)          ; 69.3 (69.3)                      ; 18.5 (18.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Audio_Synthesizer_SoC_spi_0                                   ; Audio_Synthesizer_SoC ;
;       |Audio_Synthesizer_SoC_timer_0:timer_0|                                                                                               ; 114.1 (114.1)        ; 138.4 (138.4)                    ; 25.2 (25.2)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 215 (215)           ; 234 (234)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_timer_0                                 ; Audio_Synthesizer_SoC ;
;       |Audio_Synthesizer_SoC_usb_gpx:usb_irq|                                                                                               ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_usb_gpx:usb_irq                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_usb_gpx                                 ; Audio_Synthesizer_SoC ;
;       |Audio_Synthesizer_SoC_usb_rst:usb_rst|                                                                                               ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_usb_rst:usb_rst                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Audio_Synthesizer_SoC_usb_rst                                 ; Audio_Synthesizer_SoC ;
;       |altera_avalon_i2c:i2c_0|                                                                                                             ; 221.0 (1.3)          ; 241.6 (1.4)                      ; 20.6 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 393 (4)             ; 298 (0)                   ; 0 (0)         ; 72                ; 2     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c                                             ; Audio_Synthesizer_SoC ;
;          |altera_avalon_i2c_clk_cnt:u_clk_cnt|                                                                                              ; 30.7 (30.7)          ; 34.3 (34.3)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_i2c_clk_cnt                                     ; Audio_Synthesizer_SoC ;
;          |altera_avalon_i2c_condt_det:u_condt_det|                                                                                          ; 4.3 (4.3)            ; 5.2 (5.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_det:u_condt_det                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c_condt_det                                   ; Audio_Synthesizer_SoC ;
;          |altera_avalon_i2c_condt_gen:u_condt_gen|                                                                                          ; 14.0 (14.0)          ; 15.5 (15.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_gen:u_condt_gen                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c_condt_gen                                   ; Audio_Synthesizer_SoC ;
;          |altera_avalon_i2c_csr:u_csr|                                                                                                      ; 50.7 (50.7)          ; 58.9 (58.9)                      ; 8.2 (8.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_i2c_csr                                         ; Audio_Synthesizer_SoC ;
;          |altera_avalon_i2c_fifo:u_rxfifo|                                                                                                  ; 6.3 (6.3)            ; 7.5 (7.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_fifo                                        ; Audio_Synthesizer_SoC ;
;             |altsyncram:the_dp_ram|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|altsyncram:the_dp_ram                                                                                                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                                    ; work                  ;
;                |altsyncram_bsh1:auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|altsyncram:the_dp_ram|altsyncram_bsh1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                            ; altsyncram_bsh1                                               ; work                  ;
;          |altera_avalon_i2c_fifo:u_txfifo|                                                                                                  ; 8.3 (8.3)            ; 8.5 (8.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_fifo                                        ; Audio_Synthesizer_SoC ;
;             |altsyncram:the_dp_ram|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|altsyncram:the_dp_ram                                                                                                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                                    ; work                  ;
;                |altsyncram_tuh1:auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|altsyncram:the_dp_ram|altsyncram_tuh1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                            ; altsyncram_tuh1                                               ; work                  ;
;          |altera_avalon_i2c_mstfsm:u_mstfsm|                                                                                                ; 19.9 (19.9)          ; 22.3 (22.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_i2c_mstfsm                                      ; Audio_Synthesizer_SoC ;
;          |altera_avalon_i2c_rxshifter:u_rxshifter|                                                                                          ; 21.2 (21.2)          ; 22.6 (22.6)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_rxshifter:u_rxshifter                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c_rxshifter                                   ; Audio_Synthesizer_SoC ;
;          |altera_avalon_i2c_spksupp:u_spksupp|                                                                                              ; 12.5 (12.5)          ; 13.0 (13.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_i2c_spksupp                                     ; Audio_Synthesizer_SoC ;
;          |altera_avalon_i2c_txout:u_txout|                                                                                                  ; 33.3 (33.3)          ; 33.8 (33.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txout:u_txout                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_txout                                       ; Audio_Synthesizer_SoC ;
;          |altera_avalon_i2c_txshifter:u_txshifter|                                                                                          ; 18.4 (18.4)          ; 18.7 (18.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txshifter:u_txshifter                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c_txshifter                                   ; Audio_Synthesizer_SoC ;
;       |altera_reset_controller:rst_controller|                                                                                              ; 3.2 (2.5)            ; 8.5 (5.0)                        ; 5.3 (2.5)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                                       ; Audio_Synthesizer_SoC ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                   ; 0.7 (0.7)            ; 2.0 (2.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                                     ; Audio_Synthesizer_SoC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                       ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                                     ; Audio_Synthesizer_SoC ;
;       |synth_ip:wavetable_audio_synthesizer_0|                                                                                              ; 1458.9 (782.3)       ; 1910.8 (934.4)                   ; 473.7 (156.0)                                     ; 21.8 (3.9)                       ; 0.0 (0.0)            ; 2203 (1226)         ; 2022 (925)                ; 0 (0)         ; 530944            ; 67    ; 6          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; synth_ip                                                      ; Audio_Synthesizer_SoC ;
;          |data_path:DATA_PATH|                                                                                                              ; 676.6 (636.3)        ; 976.5 (930.0)                    ; 317.7 (311.4)                                     ; 17.9 (17.7)                      ; 0.0 (0.0)            ; 977 (913)           ; 1097 (1097)               ; 0 (0)         ; 530944            ; 67    ; 6          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH                                                                                                                                                                                                                                                                                                                                                                                                                                              ; data_path                                                     ; Audio_Synthesizer_SoC ;
;             |altsyncram:amp_reg_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2688              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|altsyncram:amp_reg_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                    ; work                  ;
;                |altsyncram_p5k1:auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2688              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|altsyncram:amp_reg_rtl_0|altsyncram_p5k1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_p5k1                                               ; work                  ;
;             |altsyncram:phase_reg_rtl_0|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|altsyncram:phase_reg_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                    ; work                  ;
;                |altsyncram_v5k1:auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|altsyncram:phase_reg_rtl_0|altsyncram_v5k1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_v5k1                                               ; work                  ;
;             |altsyncram:vel_reg_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 896               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|altsyncram:vel_reg_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                    ; work                  ;
;                |altsyncram_13k1:auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 896               ; 1     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|altsyncram:vel_reg_rtl_0|altsyncram_13k1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_13k1                                               ; work                  ;
;             |f_table:F_TABLE|                                                                                                               ; 40.3 (40.3)          ; 46.5 (46.5)                      ; 6.3 (6.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|f_table:F_TABLE                                                                                                                                                                                                                                                                                                                                                                                                                              ; f_table                                                       ; Audio_Synthesizer_SoC ;
;             |saw_table:SAW_TABLE|                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|saw_table:SAW_TABLE                                                                                                                                                                                                                                                                                                                                                                                                                          ; saw_table                                                     ; Audio_Synthesizer_SoC ;
;                |altsyncram:wave_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|saw_table:SAW_TABLE|altsyncram:wave_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram                                                    ; work                  ;
;                   |altsyncram_7fe1:auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|saw_table:SAW_TABLE|altsyncram:wave_rtl_0|altsyncram_7fe1:auto_generated                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram_7fe1                                               ; work                  ;
;             |sine_table:SINE_TABLE|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|sine_table:SINE_TABLE                                                                                                                                                                                                                                                                                                                                                                                                                        ; sine_table                                                    ; Audio_Synthesizer_SoC ;
;                |altsyncram:wave_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|sine_table:SINE_TABLE|altsyncram:wave_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                  ; altsyncram                                                    ; work                  ;
;                   |altsyncram_pje1:auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|sine_table:SINE_TABLE|altsyncram:wave_rtl_0|altsyncram_pje1:auto_generated                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram_pje1                                               ; work                  ;
;             |square_table:SQUARE_TABLE|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|square_table:SQUARE_TABLE                                                                                                                                                                                                                                                                                                                                                                                                                    ; square_table                                                  ; Audio_Synthesizer_SoC ;
;                |altsyncram:wave_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|square_table:SQUARE_TABLE|altsyncram:wave_rtl_0                                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                                    ; work                  ;
;                   |altsyncram_1se1:auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|square_table:SQUARE_TABLE|altsyncram:wave_rtl_0|altsyncram_1se1:auto_generated                                                                                                                                                                                                                                                                                                                                                               ; altsyncram_1se1                                               ; work                  ;
;             |strange1_table:STRANGE1_TABLE|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange1_table:STRANGE1_TABLE                                                                                                                                                                                                                                                                                                                                                                                                                ; strange1_table                                                ; Audio_Synthesizer_SoC ;
;                |altsyncram:wave_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange1_table:STRANGE1_TABLE|altsyncram:wave_rtl_0                                                                                                                                                                                                                                                                                                                                                                                          ; altsyncram                                                    ; work                  ;
;                   |altsyncram_kve1:auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange1_table:STRANGE1_TABLE|altsyncram:wave_rtl_0|altsyncram_kve1:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; altsyncram_kve1                                               ; work                  ;
;             |strange2_table:STRANGE2_TABLE|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange2_table:STRANGE2_TABLE                                                                                                                                                                                                                                                                                                                                                                                                                ; strange2_table                                                ; Audio_Synthesizer_SoC ;
;                |altsyncram:wave_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange2_table:STRANGE2_TABLE|altsyncram:wave_rtl_0                                                                                                                                                                                                                                                                                                                                                                                          ; altsyncram                                                    ; work                  ;
;                   |altsyncram_61f1:auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange2_table:STRANGE2_TABLE|altsyncram:wave_rtl_0|altsyncram_61f1:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; altsyncram_61f1                                               ; work                  ;
;             |strange3_table:STRANGE3_TABLE|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange3_table:STRANGE3_TABLE                                                                                                                                                                                                                                                                                                                                                                                                                ; strange3_table                                                ; Audio_Synthesizer_SoC ;
;                |altsyncram:wave_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange3_table:STRANGE3_TABLE|altsyncram:wave_rtl_0                                                                                                                                                                                                                                                                                                                                                                                          ; altsyncram                                                    ; work                  ;
;                   |altsyncram_f2f1:auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange3_table:STRANGE3_TABLE|altsyncram:wave_rtl_0|altsyncram_f2f1:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; altsyncram_f2f1                                               ; work                  ;
;             |strange4_table:STRANGE4_TABLE|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange4_table:STRANGE4_TABLE                                                                                                                                                                                                                                                                                                                                                                                                                ; strange4_table                                                ; Audio_Synthesizer_SoC ;
;                |altsyncram:wave_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange4_table:STRANGE4_TABLE|altsyncram:wave_rtl_0                                                                                                                                                                                                                                                                                                                                                                                          ; altsyncram                                                    ; work                  ;
;                   |altsyncram_d1f1:auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 16    ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange4_table:STRANGE4_TABLE|altsyncram:wave_rtl_0|altsyncram_d1f1:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; altsyncram_d1f1                                               ; work                  ;
;             |strange5_table:STRANGE5_TABLE|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange5_table:STRANGE5_TABLE                                                                                                                                                                                                                                                                                                                                                                                                                ; strange5_table                                                ; Audio_Synthesizer_SoC ;
;                |altsyncram:wave_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange5_table:STRANGE5_TABLE|altsyncram:wave_rtl_0                                                                                                                                                                                                                                                                                                                                                                                          ; altsyncram                                                    ; work                  ;
;                   |altsyncram_c2f1:auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 0          ; 0    ; 0            ; |TOP|Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange5_table:STRANGE5_TABLE|altsyncram:wave_rtl_0|altsyncram_c2f1:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; altsyncram_c2f1                                               ; work                  ;
;    |FIFO:AUDIO_fifo|                                                                                                                        ; 31.5 (0.0)           ; 47.0 (0.0)                       ; 15.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 94 (0)                    ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; FIFO                                                          ; work                  ;
;       |dcfifo:dcfifo_component|                                                                                                             ; 31.5 (0.0)           ; 47.0 (0.0)                       ; 15.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 94 (0)                    ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; dcfifo                                                        ; work                  ;
;          |dcfifo_ekl1:auto_generated|                                                                                                       ; 31.5 (3.7)           ; 47.0 (11.0)                      ; 15.5 (7.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (4)              ; 94 (30)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; dcfifo_ekl1                                                   ; work                  ;
;             |a_graycounter_9ub:wrptr_g1p|                                                                                                   ; 9.2 (9.2)            ; 9.5 (9.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|a_graycounter_9ub:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                                                                                    ; a_graycounter_9ub                                             ; work                  ;
;             |a_graycounter_dg6:rdptr_g1p|                                                                                                   ; 10.9 (10.9)          ; 10.9 (10.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|a_graycounter_dg6:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                                                                                    ; a_graycounter_dg6                                             ; work                  ;
;             |alt_synch_pipe_h9l:rs_dgwp|                                                                                                    ; 2.2 (0.0)            ; 6.7 (0.0)                        ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|alt_synch_pipe_h9l:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                                                                                     ; alt_synch_pipe_h9l                                            ; work                  ;
;                |dffpipe_2v8:dffpipe12|                                                                                                      ; 2.2 (2.2)            ; 6.7 (6.7)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|alt_synch_pipe_h9l:rs_dgwp|dffpipe_2v8:dffpipe12                                                                                                                                                                                                                                                                                                                                                                                                               ; dffpipe_2v8                                                   ; work                  ;
;             |alt_synch_pipe_i9l:ws_dgrp|                                                                                                    ; 1.8 (0.0)            ; 5.2 (0.0)                        ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|alt_synch_pipe_i9l:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                                                                                     ; alt_synch_pipe_i9l                                            ; work                  ;
;                |dffpipe_3v8:dffpipe15|                                                                                                      ; 1.8 (1.8)            ; 5.2 (5.2)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|alt_synch_pipe_i9l:ws_dgrp|dffpipe_3v8:dffpipe15                                                                                                                                                                                                                                                                                                                                                                                                               ; dffpipe_3v8                                                   ; work                  ;
;             |altsyncram_eia1:fifo_ram|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|altsyncram_eia1:fifo_ram                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altsyncram_eia1                                               ; work                  ;
;             |cmpr_1v5:rdempty_eq_comp|                                                                                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|cmpr_1v5:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                                                                                                       ; cmpr_1v5                                                      ; work                  ;
;             |cmpr_1v5:wrfull_eq_comp|                                                                                                       ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|cmpr_1v5:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                                                                                        ; cmpr_1v5                                                      ; work                  ;
;    |HexDriver:hex_driver0|                                                                                                                  ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|HexDriver:hex_driver0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; HexDriver                                                     ; work                  ;
;    |HexDriver:hex_driver1|                                                                                                                  ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|HexDriver:hex_driver1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; HexDriver                                                     ; work                  ;
;    |HexDriver:hex_driver3|                                                                                                                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|HexDriver:hex_driver3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; HexDriver                                                     ; work                  ;
;    |HexDriver:hex_driver4|                                                                                                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|HexDriver:hex_driver4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; HexDriver                                                     ; work                  ;
;    |i2s:I2S|                                                                                                                                ; 16.5 (16.5)          ; 17.5 (17.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|i2s:I2S                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; i2s                                                           ; work                  ;
;    |sld_hub:auto_hub|                                                                                                                       ; 69.0 (0.5)           ; 78.5 (0.5)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (1)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_hub                                                       ; altera_sld            ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|     ; 68.5 (0.0)           ; 78.0 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                                  ; alt_sld_fab_with_jtag_input                                   ; altera_sld            ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                               ; 68.5 (0.0)           ; 78.0 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                               ; alt_sld_fab                                                   ; alt_sld_fab           ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                           ; 68.5 (1.2)           ; 78.0 (3.7)                       ; 9.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (1)             ; 89 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                                           ; alt_sld_fab_alt_sld_fab                                       ; alt_sld_fab           ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                                ; 67.3 (0.0)           ; 74.3 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                                               ; alt_sld_fab_alt_sld_fab_sldfabric                             ; alt_sld_fab           ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                            ; 67.3 (45.5)          ; 74.3 (52.0)                      ; 7.0 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (76)            ; 83 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                                  ; sld_jtag_hub                                                  ; work                  ;
;                      |sld_rom_sr:hub_info_reg|                                                                                              ; 11.2 (11.2)          ; 11.5 (11.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                          ; sld_rom_sr                                                    ; work                  ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                            ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                        ; sld_shadow_jsm                                                ; altera_sld            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; KEY[0]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LED[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[9]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[12]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[14]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[15]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_RESET_N ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_CLK1_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[0]                                                                                                          ;                   ;         ;
; KEY[1]                                                                                                          ;                   ;         ;
; SW[0]                                                                                                           ;                   ;         ;
; SW[1]                                                                                                           ;                   ;         ;
; SW[2]                                                                                                           ;                   ;         ;
; SW[3]                                                                                                           ;                   ;         ;
; ARDUINO_IO[0]                                                                                                   ;                   ;         ;
; ARDUINO_IO[1]                                                                                                   ;                   ;         ;
; ARDUINO_IO[2]                                                                                                   ;                   ;         ;
; ARDUINO_IO[3]                                                                                                   ;                   ;         ;
; ARDUINO_IO[4]                                                                                                   ;                   ;         ;
; ARDUINO_IO[5]                                                                                                   ;                   ;         ;
; ARDUINO_IO[6]                                                                                                   ;                   ;         ;
; ARDUINO_IO[7]                                                                                                   ;                   ;         ;
; ARDUINO_IO[8]                                                                                                   ;                   ;         ;
; ARDUINO_IO[9]                                                                                                   ;                   ;         ;
;      - Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_usb_gpx:usb_irq|read_mux_out~2                           ; 0                 ; 0       ;
; ARDUINO_IO[10]                                                                                                  ;                   ;         ;
; ARDUINO_IO[11]                                                                                                  ;                   ;         ;
; ARDUINO_IO[12]                                                                                                  ;                   ;         ;
;      - Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|MISO_reg~0                                   ; 0                 ; 0       ;
; ARDUINO_IO[13]                                                                                                  ;                   ;         ;
; ARDUINO_IO[14]                                                                                                  ;                   ;         ;
;      - Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|sda_doublesync_a~0 ; 1                 ; 0       ;
; ARDUINO_IO[15]                                                                                                  ;                   ;         ;
;      - Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|scl_doublesync_a~0 ; 0                 ; 0       ;
; ARDUINO_RESET_N                                                                                                 ;                   ;         ;
; FPGA_CLK1_50                                                                                                    ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_hex_digits_pio:hex_digits_pio|always0~0                                                                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X15_Y8_N54        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                                                                          ; LABCELL_X10_Y7_N54         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                          ; LABCELL_X13_Y7_N48         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|ac~0                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X16_Y7_N48         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X3_Y1_N9          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y1_N36         ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X2_Y1_N33          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X2_Y1_N30          ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X16_Y7_N6          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X13_Y7_N20              ; 15      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X3_Y1_N6          ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X10_Y7_N53              ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X16_Y7_N15         ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_leds_pio:leds_pio|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y10_N12       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y9_N0          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X18_Y9_N24         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y9_N54         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y9_N12         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y9_N36         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X23_Y9_N51         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X12_Y9_N54         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X12_Y9_N15         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y15_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X22_Y15_N0         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y11_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X18_Y11_N21        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y13_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_007|update_grant~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X22_Y13_N33        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y11_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_008|update_grant~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X22_Y11_N21        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y10_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_009|update_grant~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X18_Y10_N12        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y10_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_010|update_grant~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X22_Y10_N9         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y10_N45        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_011|update_grant~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y10_N12        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y13_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux_012|update_grant~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y13_N48        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X22_Y12_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux|src_data[45]                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X22_Y12_N9         ; 167     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|Audio_Synthesizer_SoC_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y12_N36        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y8_N21        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y9_N57        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y9_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X25_Y9_N21        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y8_N0          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y10_N57       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X13_Y9_N45         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y15_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X13_Y13_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X17_Y8_N45         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X17_Y13_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X19_Y13_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X17_Y11_N45        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X21_Y11_N54       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:wavetable_audio_synthesizer_0_avl_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X23_Y11_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|comb~1                                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X21_Y15_N42       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|m0_write                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X24_Y15_N18        ; 272     ; Read enable                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|rp_valid                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X21_Y15_N39       ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|data_reg[1]~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X19_Y15_N27        ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                       ; FF_X24_Y15_N56             ; 59      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_rsp_width_adapter|always10~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X21_Y15_N15       ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X4_Y5_N47               ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X7_Y6_N36          ; 16      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X4_Y5_N33          ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X7_Y6_N27          ; 37      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X4_Y5_N41               ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[14]~10                    ; MLABCELL_X3_Y4_N39         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[14]~9                     ; MLABCELL_X3_Y4_N18         ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[23]~14                    ; MLABCELL_X3_Y4_N57         ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[23]~15                    ; MLABCELL_X3_Y4_N24         ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~20                    ; LABCELL_X4_Y2_N18          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                                ; LABCELL_X4_Y2_N24          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                      ; LABCELL_X9_Y6_N3           ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_break:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[24]~0                                                                                                                                    ; LABCELL_X4_Y5_N3           ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_break:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[24]~1                                                                                                                                    ; LABCELL_X4_Y4_N54          ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_debug:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest                                                                                                                                           ; FF_X4_Y5_N29               ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                                                 ; LABCELL_X7_Y6_N0           ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[18]~9                                                                                                                                                ; LABCELL_X7_Y6_N42          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[23]~4                                                                                                                                                ; LABCELL_X7_Y6_N24          ; 25      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                             ; LABCELL_X4_Y8_N12          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                                               ; LABCELL_X9_Y6_N24          ; 2       ; Read enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                               ; FF_X16_Y10_N8              ; 34      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X10_Y9_N9          ; 21      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                        ; FF_X16_Y12_N8              ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X4_Y11_N39         ; 64      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                                                                     ; FF_X11_Y9_N59              ; 55      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src1[30]~0                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X7_Y13_N6          ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_src2[13]~0                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X8_Y10_N0         ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X10_Y9_N3          ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                                                                 ; FF_X11_Y9_N17              ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X10_Y9_N36         ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                                                                                               ; FF_X6_Y9_N23               ; 22      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X6_Y9_N15         ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                                                                                                 ; FF_X6_Y13_N11              ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X11_Y10_N57        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X6_Y13_N57        ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                                                                        ; FF_X11_Y9_N14              ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                                                                                            ; FF_X11_Y9_N8               ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X12_Y11_N51        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X12_Y12_N9         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X12_Y11_N21        ; 16      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X9_Y9_N33          ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2116w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N51       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2133w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N18       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2143w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N21       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2153w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N36       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2163w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N39       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2173w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N6        ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2183w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N9        ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2193w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N0        ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2212w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N3        ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2223w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N42       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2233w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N45       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2243w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N12       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2253w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N15       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2263w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N54       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2273w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N48       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|decode_tma:decode3|w_anode2283w[3]                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y17_N57       ; 16      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 4172    ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]                                                                                                                                                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 11      ; Clock                                   ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|always11~0                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X21_Y14_N27       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|always6~0                                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y14_N33        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X16_Y14_N21        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X15_Y14_N0        ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|shift_reg[3]~1                                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y14_N0        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|shift_reg~0                                                                                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X21_Y14_N21       ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X16_Y14_N51        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|transmitting~0                                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y12_N15        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_spi_0:spi_0|write_tx_holding                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X19_Y14_N33        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X10_Y16_N51        ; 78      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X10_Y16_N39        ; 79      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|period_halfword_0_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y17_N15        ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|period_halfword_1_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y17_N42        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|period_halfword_2_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y16_N27        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|period_halfword_3_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y16_N33        ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X11_Y16_N9         ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_timer_0:timer_0|stop_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X10_Y16_N27        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[14]~3                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X22_Y5_N21         ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_det:u_condt_det|mst_arb_lost_reg                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X28_Y5_N14              ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|ctrl_wren~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X23_Y7_N45         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|iser_wren~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X23_Y7_N12         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|scl_high_wren~0                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y6_N51         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|scl_low_wren~0                                                                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y7_N48        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|sda_hold_wren~0                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y7_N42         ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|internal_used[2]~1                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y5_N24        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|internal_used[2]~1                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y7_N54        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|read_address[1]~1                                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X25_Y4_N9         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|Selector3~1                                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y5_N39        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|scl_clear_cnt~0                                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y6_N57        ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|sda_clear_cnt~0                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y5_N57         ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txout:u_txout|clk_oe_nxt_hl                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X23_Y5_N3          ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|put_rxfifo                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y7_N3          ; 6       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|put_txfifo~1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X25_Y7_N27        ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X21_Y9_N44              ; 261     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X21_Y9_N50              ; 1966    ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~10                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y10_N27        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~11                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y10_N54        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~12                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y10_N24        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~14                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y10_N18        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~15                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X35_Y11_N6         ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~16                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y10_N15        ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~17                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y10_N33        ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~18                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y10_N39        ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~19                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y10_N21        ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~2                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y10_N12        ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~3                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y10_N30        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~5                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y10_N36        ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~6                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y10_N0         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~7                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y10_N51        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~8                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y10_N9         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|Decoder1~9                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y10_N57        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|LD_KEY~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y16_N15        ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|TONE[15]~1                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y8_N54         ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|TONE[15]~2                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y8_N57         ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg~53                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y15_N27        ; 5       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|amp_reg~55                                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X34_Y16_N21       ; 45      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1836                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y10_N3         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1837                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N0          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1838                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N18         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1839                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N57        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1840                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y10_N54       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1841                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N24       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1842                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N42       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1843                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N15        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1844                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N27         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1845                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N33         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1846                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N6          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1847                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N9          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1848                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y10_N54        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1849                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N54        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1850                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y10_N57        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1851                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N0         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1852                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N39         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1853                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N48         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1854                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N9          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1855                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N21        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1856                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N27        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1857                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N0        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1858                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N33       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1859                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N54         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1860                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N39         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1861                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N51         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1862                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N18         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1863                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N21         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1864                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N12         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1865                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N18        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1866                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N15         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1867                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N24        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1868                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N3          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1869                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y7_N6          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1870                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X50_Y9_N30         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1871                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N9          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1872                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N51         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1873                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N18         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1874                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X53_Y9_N33         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1875                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X53_Y9_N9          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1876                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N12       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1877                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N45       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1878                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N15       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1879                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N27         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1880                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X51_Y7_N54         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1881                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X51_Y7_N57         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1882                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N54         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1883                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N18       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1884                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N51         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1885                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N51       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1886                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N30         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1887                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N33         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1888                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N15         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1889                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N42         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1890                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y10_N24        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1891                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N30        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1892                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N9        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1893                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N6        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1894                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N48       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1895                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N33        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1896                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N12         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1897                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N15         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1898                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N18         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1899                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N6          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1900                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N39       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1901                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N21         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1902                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N27         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1903                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N57         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1904                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N27       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1905                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N36       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1906                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y10_N18        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1907                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N36         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1908                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N0          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1909                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N33         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1910                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y13_N3        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1911                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N30         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1912                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N33         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1913                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N12         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1914                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N15         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1915                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N30         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1916                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X31_Y7_N0          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1917                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N15         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1918                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N51         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1919                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N51         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1920                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N54       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1921                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N57       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1922                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N21         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1923                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N42         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1924                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N36         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1925                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N36         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1926                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N42         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1927                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N42         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1928                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N45         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1929                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N45         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1930                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N24         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1931                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N48         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1932                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N39         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1933                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N3          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1934                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N54         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1935                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N57         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1936                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y11_N21       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1937                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y10_N6         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1938                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N30         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1939                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N18         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1940                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N6          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1941                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N45         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1942                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N36         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1943                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N48         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1944                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N54         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1945                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N42         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1946                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N0          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1947                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N24         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1948                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N45         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1949                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N33         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1950                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N24         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1951                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N27         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1952                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N36         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1953                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N39         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1954                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N12         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1955                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y8_N57         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1956                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N9          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1957                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N57         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1958                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N6          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1959                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N12         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1960                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y8_N48         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1961                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y8_N54         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1962                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y9_N30         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1963                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y9_N48         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1972                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y12_N51       ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|vel_reg~1974                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X31_Y8_N42         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|state.key_off                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X47_Y12_N44             ; 163     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X70_Y8_N57         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X67_Y8_N36         ; 16      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; JTAG_X0_Y2_N3              ; 175     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; JTAG_X0_Y2_N3              ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; i2s:I2S|LRCLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X61_Y8_N53              ; 50      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; i2s:I2S|SCLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X61_Y8_N20              ; 8       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                                            ; FF_X2_Y2_N14               ; 60      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                                                                                                                                                               ; LABCELL_X1_Y3_N39          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                                                 ; LABCELL_X1_Y3_N24          ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                                                                                                                    ; LABCELL_X2_Y2_N48          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                                                                                                                                                                    ; MLABCELL_X3_Y2_N12         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                                                                                                                                                                      ; LABCELL_X2_Y2_N12          ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~1                                                                                                                                                       ; MLABCELL_X3_Y3_N36         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                                                                                                                         ; LABCELL_X1_Y3_N18          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                                                                                               ; LABCELL_X2_Y3_N51          ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                                                                                                                                                             ; MLABCELL_X3_Y2_N30         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                               ; MLABCELL_X3_Y3_N48         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~1                                                                                                                                          ; LABCELL_X1_Y3_N36          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                 ; FF_X1_Y3_N17               ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                ; FF_X1_Y3_N5                ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                 ; FF_X2_Y2_N32               ; 39      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                 ; FF_X1_Y3_N23               ; 54      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                          ; LABCELL_X2_Y3_N33          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                ; FF_X2_Y3_N38               ; 40      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                                              ; MLABCELL_X3_Y3_N18         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                               ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 4172    ; Global Clock         ; GCLK6            ; --                        ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 11      ; Global Clock         ; GCLK1            ; --                        ;
+----------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; Audio_Synthesizer_SoC:SoC|altera_reset_controller:rst_controller|r_sync_rst ; 1966    ;
+-----------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                       ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                      ; M10K_X14_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                 ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w:the_Audio_Synthesizer_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                      ; M10K_X5_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                 ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_ocimem|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                                                      ; M10K_X5_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                    ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                      ; M10K_X5_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b_module:Audio_Synthesizer_SoC_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                      ; M10K_X5_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_81p1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                       ; AUTO ; Single Port      ; Single Clock ; 131072       ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2097152 ; 131072                      ; 16                          ; --                          ; --                          ; 2097152             ; 256         ; 0     ; Audio_Synthesizer_SoC_onchip_memory2_0.hex                ; M10K_X14_Y20_N0, M10K_X14_Y38_N0, M10K_X14_Y24_N0, M10K_X14_Y27_N0, M10K_X14_Y37_N0, M10K_X26_Y20_N0, M10K_X26_Y23_N0, M10K_X26_Y31_N0, M10K_X14_Y21_N0, M10K_X26_Y24_N0, M10K_X26_Y21_N0, M10K_X14_Y22_N0, M10K_X14_Y29_N0, M10K_X14_Y26_N0, M10K_X26_Y37_N0, M10K_X14_Y23_N0, M10K_X76_Y33_N0, M10K_X41_Y30_N0, M10K_X76_Y24_N0, M10K_X69_Y20_N0, M10K_X76_Y34_N0, M10K_X41_Y29_N0, M10K_X76_Y20_N0, M10K_X49_Y29_N0, M10K_X58_Y34_N0, M10K_X76_Y29_N0, M10K_X49_Y25_N0, M10K_X58_Y27_N0, M10K_X49_Y22_N0, M10K_X49_Y26_N0, M10K_X58_Y22_N0, M10K_X69_Y22_N0, M10K_X76_Y36_N0, M10K_X76_Y35_N0, M10K_X69_Y33_N0, M10K_X76_Y32_N0, M10K_X41_Y31_N0, M10K_X26_Y36_N0, M10K_X49_Y32_N0, M10K_X26_Y27_N0, M10K_X26_Y33_N0, M10K_X76_Y31_N0, M10K_X58_Y32_N0, M10K_X49_Y30_N0, M10K_X69_Y32_N0, M10K_X26_Y28_N0, M10K_X26_Y25_N0, M10K_X58_Y33_N0, M10K_X49_Y24_N0, M10K_X58_Y16_N0, M10K_X76_Y19_N0, M10K_X76_Y15_N0, M10K_X69_Y16_N0, M10K_X38_Y22_N0, M10K_X69_Y15_N0, M10K_X58_Y15_N0, M10K_X38_Y25_N0, M10K_X76_Y23_N0, M10K_X41_Y24_N0, M10K_X76_Y22_N0, M10K_X69_Y18_N0, M10K_X38_Y24_N0, M10K_X26_Y22_N0, M10K_X76_Y18_N0, M10K_X41_Y43_N0, M10K_X38_Y46_N0, M10K_X41_Y45_N0, M10K_X49_Y46_N0, M10K_X49_Y45_N0, M10K_X38_Y42_N0, M10K_X49_Y44_N0, M10K_X49_Y43_N0, M10K_X41_Y33_N0, M10K_X26_Y34_N0, M10K_X49_Y42_N0, M10K_X41_Y46_N0, M10K_X41_Y35_N0, M10K_X38_Y36_N0, M10K_X41_Y39_N0, M10K_X49_Y35_N0, M10K_X41_Y34_N0, M10K_X69_Y34_N0, M10K_X58_Y35_N0, M10K_X38_Y37_N0, M10K_X41_Y37_N0, M10K_X41_Y38_N0, M10K_X58_Y36_N0, M10K_X41_Y41_N0, M10K_X49_Y33_N0, M10K_X41_Y36_N0, M10K_X49_Y41_N0, M10K_X69_Y35_N0, M10K_X69_Y36_N0, M10K_X49_Y34_N0, M10K_X58_Y31_N0, M10K_X41_Y32_N0, M10K_X14_Y18_N0, M10K_X26_Y10_N0, M10K_X38_Y11_N0, M10K_X14_Y15_N0, M10K_X14_Y16_N0, M10K_X14_Y14_N0, M10K_X26_Y11_N0, M10K_X14_Y13_N0, M10K_X26_Y14_N0, M10K_X14_Y11_N0, M10K_X41_Y13_N0, M10K_X14_Y17_N0, M10K_X26_Y15_N0, M10K_X14_Y12_N0, M10K_X38_Y15_N0, M10K_X26_Y19_N0, M10K_X69_Y26_N0, M10K_X58_Y28_N0, M10K_X58_Y30_N0, M10K_X69_Y28_N0, M10K_X49_Y28_N0, M10K_X41_Y28_N0, M10K_X69_Y21_N0, M10K_X38_Y30_N0, M10K_X76_Y25_N0, M10K_X76_Y26_N0, M10K_X58_Y26_N0, M10K_X58_Y29_N0, M10K_X76_Y28_N0, M10K_X69_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y29_N0, M10K_X49_Y18_N0, M10K_X58_Y12_N0, M10K_X41_Y22_N0, M10K_X69_Y29_N0, M10K_X58_Y18_N0, M10K_X38_Y19_N0, M10K_X41_Y12_N0, M10K_X69_Y13_N0, M10K_X69_Y14_N0, M10K_X41_Y14_N0, M10K_X58_Y14_N0, M10K_X58_Y20_N0, M10K_X69_Y30_N0, M10K_X49_Y13_N0, M10K_X49_Y31_N0, M10K_X69_Y31_N0, M10K_X41_Y40_N0, M10K_X49_Y39_N0, M10K_X38_Y26_N0, M10K_X38_Y40_N0, M10K_X14_Y28_N0, M10K_X38_Y32_N0, M10K_X26_Y26_N0, M10K_X5_Y32_N0, M10K_X49_Y40_N0, M10K_X49_Y36_N0, M10K_X49_Y38_N0, M10K_X26_Y39_N0, M10K_X5_Y38_N0, M10K_X26_Y30_N0, M10K_X26_Y40_N0, M10K_X38_Y31_N0, M10K_X69_Y19_N0, M10K_X58_Y23_N0, M10K_X41_Y27_N0, M10K_X58_Y25_N0, M10K_X49_Y23_N0, M10K_X49_Y27_N0, M10K_X38_Y27_N0, M10K_X69_Y23_N0, M10K_X38_Y23_N0, M10K_X49_Y20_N0, M10K_X41_Y25_N0, M10K_X69_Y25_N0, M10K_X41_Y23_N0, M10K_X58_Y24_N0, M10K_X69_Y24_N0, M10K_X41_Y26_N0, M10K_X14_Y41_N0, M10K_X26_Y35_N0, M10K_X5_Y41_N0, M10K_X5_Y33_N0, M10K_X38_Y39_N0, M10K_X38_Y41_N0, M10K_X5_Y36_N0, M10K_X14_Y40_N0, M10K_X14_Y39_N0, M10K_X38_Y34_N0, M10K_X26_Y38_N0, M10K_X5_Y40_N0, M10K_X5_Y39_N0, M10K_X5_Y34_N0, M10K_X26_Y41_N0, M10K_X14_Y33_N0, M10K_X38_Y38_N0, M10K_X14_Y34_N0, M10K_X26_Y44_N0, M10K_X41_Y44_N0, M10K_X26_Y43_N0, M10K_X41_Y42_N0, M10K_X14_Y44_N0, M10K_X14_Y31_N0, M10K_X14_Y43_N0, M10K_X14_Y25_N0, M10K_X14_Y19_N0, M10K_X38_Y44_N0, M10K_X26_Y29_N0, M10K_X14_Y42_N0, M10K_X38_Y33_N0, M10K_X38_Y35_N0, M10K_X38_Y43_N0, M10K_X5_Y45_N0, M10K_X14_Y30_N0, M10K_X26_Y45_N0, M10K_X38_Y45_N0, M10K_X5_Y14_N0, M10K_X14_Y36_N0, M10K_X5_Y35_N0, M10K_X5_Y43_N0, M10K_X14_Y32_N0, M10K_X26_Y32_N0, M10K_X5_Y44_N0, M10K_X5_Y37_N0, M10K_X26_Y42_N0, M10K_X5_Y42_N0, M10K_X14_Y35_N0, M10K_X58_Y21_N0, M10K_X58_Y13_N0, M10K_X76_Y17_N0, M10K_X49_Y15_N0, M10K_X26_Y17_N0, M10K_X41_Y16_N0, M10K_X76_Y16_N0, M10K_X26_Y13_N0, M10K_X58_Y17_N0, M10K_X76_Y21_N0, M10K_X58_Y19_N0, M10K_X41_Y21_N0, M10K_X76_Y14_N0, M10K_X26_Y12_N0, M10K_X26_Y16_N0, M10K_X69_Y17_N0, M10K_X41_Y18_N0, M10K_X49_Y17_N0, M10K_X49_Y19_N0, M10K_X41_Y20_N0, M10K_X49_Y16_N0, M10K_X49_Y14_N0, M10K_X49_Y21_N0, M10K_X41_Y19_N0, M10K_X38_Y18_N0, M10K_X38_Y13_N0, M10K_X41_Y15_N0, M10K_X38_Y17_N0, M10K_X26_Y18_N0, M10K_X38_Y21_N0, M10K_X38_Y20_N0, M10K_X41_Y17_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|altsyncram:the_dp_ram|altsyncram_bsh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32      ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1           ; 0     ; None                                                      ; M10K_X26_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; Audio_Synthesizer_SoC:SoC|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|altsyncram:the_dp_ram|altsyncram_tuh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 10           ; 4            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 40      ; 4                           ; 10                          ; 4                           ; 10                          ; 40                  ; 1           ; 0     ; None                                                      ; M10K_X26_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|altsyncram:amp_reg_rtl_0|altsyncram_p5k1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688    ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1           ; 0     ; None                                                      ; M10K_X38_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage               ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|altsyncram:phase_reg_rtl_0|altsyncram_v5k1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072    ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 2           ; 0     ; None                                                      ; M10K_X38_Y14_N0, M10K_X38_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage               ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|altsyncram:vel_reg_rtl_0|altsyncram_13k1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 7            ; 128          ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 896     ; 128                         ; 7                           ; 128                         ; 7                           ; 896                 ; 1           ; 0     ; None                                                      ; M10K_X38_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage               ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|saw_table:SAW_TABLE|altsyncram:wave_rtl_0|altsyncram_7fe1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; ROM              ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536   ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16          ; 0     ; db/AUDIO_SYNTHESIZER.ram0_saw_table_6633a991.hdl.mif      ; M10K_X69_Y3_N0, M10K_X38_Y10_N0, M10K_X41_Y5_N0, M10K_X69_Y9_N0, M10K_X58_Y6_N0, M10K_X38_Y3_N0, M10K_X76_Y13_N0, M10K_X69_Y5_N0, M10K_X69_Y10_N0, M10K_X38_Y4_N0, M10K_X41_Y11_N0, M10K_X41_Y3_N0, M10K_X76_Y5_N0, M10K_X76_Y11_N0, M10K_X49_Y2_N0, M10K_X69_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|sine_table:SINE_TABLE|altsyncram:wave_rtl_0|altsyncram_pje1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                  ; AUTO ; ROM              ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536   ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16          ; 0     ; db/AUDIO_SYNTHESIZER.ram0_sine_table_5a0738e7.hdl.mif     ; M10K_X69_Y3_N0, M10K_X38_Y10_N0, M10K_X41_Y5_N0, M10K_X69_Y9_N0, M10K_X58_Y6_N0, M10K_X38_Y3_N0, M10K_X76_Y13_N0, M10K_X69_Y5_N0, M10K_X69_Y10_N0, M10K_X38_Y4_N0, M10K_X41_Y11_N0, M10K_X41_Y3_N0, M10K_X76_Y5_N0, M10K_X76_Y11_N0, M10K_X49_Y2_N0, M10K_X69_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|square_table:SQUARE_TABLE|altsyncram:wave_rtl_0|altsyncram_1se1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                              ; AUTO ; ROM              ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536   ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16          ; 0     ; db/AUDIO_SYNTHESIZER.ram0_square_table_451cf50b.hdl.mif   ; M10K_X76_Y6_N0, M10K_X41_Y7_N0, M10K_X49_Y4_N0, M10K_X49_Y11_N0, M10K_X58_Y2_N0, M10K_X41_Y6_N0, M10K_X76_Y9_N0, M10K_X69_Y7_N0, M10K_X76_Y10_N0, M10K_X76_Y12_N0, M10K_X76_Y3_N0, M10K_X38_Y2_N0, M10K_X69_Y12_N0, M10K_X58_Y8_N0, M10K_X76_Y2_N0, M10K_X49_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange1_table:STRANGE1_TABLE|altsyncram:wave_rtl_0|altsyncram_kve1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                          ; AUTO ; ROM              ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536   ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16          ; 0     ; db/AUDIO_SYNTHESIZER.ram0_strange1_table_34836ed8.hdl.mif ; M10K_X76_Y6_N0, M10K_X41_Y7_N0, M10K_X49_Y4_N0, M10K_X49_Y11_N0, M10K_X58_Y2_N0, M10K_X41_Y6_N0, M10K_X76_Y9_N0, M10K_X69_Y7_N0, M10K_X76_Y10_N0, M10K_X76_Y12_N0, M10K_X76_Y3_N0, M10K_X38_Y2_N0, M10K_X69_Y12_N0, M10K_X58_Y8_N0, M10K_X76_Y2_N0, M10K_X49_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange2_table:STRANGE2_TABLE|altsyncram:wave_rtl_0|altsyncram_61f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                          ; AUTO ; ROM              ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536   ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16          ; 0     ; db/AUDIO_SYNTHESIZER.ram0_strange2_table_1c8d9f56.hdl.mif ; M10K_X69_Y6_N0, M10K_X41_Y10_N0, M10K_X49_Y8_N0, M10K_X49_Y5_N0, M10K_X76_Y7_N0, M10K_X58_Y10_N0, M10K_X69_Y4_N0, M10K_X38_Y8_N0, M10K_X58_Y11_N0, M10K_X38_Y5_N0, M10K_X38_Y7_N0, M10K_X49_Y6_N0, M10K_X49_Y12_N0, M10K_X58_Y4_N0, M10K_X69_Y2_N0, M10K_X76_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange3_table:STRANGE3_TABLE|altsyncram:wave_rtl_0|altsyncram_f2f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                          ; AUTO ; ROM              ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536   ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16          ; 0     ; db/AUDIO_SYNTHESIZER.ram0_strange3_table_a6a57d8b.hdl.mif ; M10K_X69_Y6_N0, M10K_X41_Y10_N0, M10K_X49_Y8_N0, M10K_X49_Y5_N0, M10K_X76_Y7_N0, M10K_X58_Y10_N0, M10K_X69_Y4_N0, M10K_X38_Y8_N0, M10K_X58_Y11_N0, M10K_X38_Y5_N0, M10K_X38_Y7_N0, M10K_X49_Y6_N0, M10K_X49_Y12_N0, M10K_X58_Y4_N0, M10K_X69_Y2_N0, M10K_X76_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange4_table:STRANGE4_TABLE|altsyncram:wave_rtl_0|altsyncram_d1f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                          ; AUTO ; ROM              ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536   ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16          ; 0     ; db/AUDIO_SYNTHESIZER.ram0_strange4_table_7d5399df.hdl.mif ; M10K_X58_Y5_N0, M10K_X41_Y4_N0, M10K_X41_Y9_N0, M10K_X49_Y10_N0, M10K_X49_Y7_N0, M10K_X58_Y7_N0, M10K_X76_Y8_N0, M10K_X41_Y1_N0, M10K_X76_Y4_N0, M10K_X49_Y1_N0, M10K_X41_Y8_N0, M10K_X38_Y6_N0, M10K_X69_Y11_N0, M10K_X49_Y3_N0, M10K_X41_Y2_N0, M10K_X58_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|strange5_table:STRANGE5_TABLE|altsyncram:wave_rtl_0|altsyncram_c2f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                          ; AUTO ; ROM              ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536   ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16          ; 0     ; db/AUDIO_SYNTHESIZER.ram0_strange5_table_3638ebaa.hdl.mif ; M10K_X58_Y5_N0, M10K_X41_Y4_N0, M10K_X41_Y9_N0, M10K_X49_Y10_N0, M10K_X49_Y7_N0, M10K_X58_Y7_N0, M10K_X76_Y8_N0, M10K_X41_Y1_N0, M10K_X76_Y4_N0, M10K_X49_Y1_N0, M10K_X41_Y8_N0, M10K_X38_Y6_N0, M10K_X69_Y11_N0, M10K_X49_Y3_N0, M10K_X41_Y2_N0, M10K_X58_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|altsyncram_eia1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192    ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1           ; 0     ; None                                                      ; M10K_X69_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Fitter DSP Block Usage Summary                         ;
+------------------------------------------+-------------+
; Statistic                                ; Number Used ;
+------------------------------------------+-------------+
; Two Independent 18x18                    ; 1           ;
; Independent 18x18 plus 36                ; 1           ;
; Independent 27x27                        ; 4           ;
; Total number of DSP blocks               ; 6           ;
;                                          ;             ;
; Fixed Point Unsigned Multiplier          ; 6           ;
; Fixed Point Dedicated Output Adder Chain ; 1           ;
+------------------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                  ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult4~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X54_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult3~8          ; Independent 27x27         ; DSP_X32_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult2~8          ; Independent 27x27         ; DSP_X54_Y10_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult4~mult_llmac ; Two Independent 18x18     ; DSP_X54_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult1~8          ; Independent 27x27         ; DSP_X54_Y12_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Audio_Synthesizer_SoC:SoC|synth_ip:wavetable_audio_synthesizer_0|data_path:DATA_PATH|Mult0~8          ; Independent 27x27         ; DSP_X32_Y16_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 16,826 / 289,320 ( 6 % )  ;
; C12 interconnects                           ; 266 / 13,420 ( 2 % )      ;
; C2 interconnects                            ; 4,578 / 119,108 ( 4 % )   ;
; C4 interconnects                            ; 2,694 / 56,300 ( 5 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,300 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 2,763 / 84,580 ( 3 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 438 / 12,676 ( 3 % )      ;
; R14/C12 interconnect drivers                ; 520 / 20,720 ( 3 % )      ;
; R3 interconnects                            ; 6,206 / 130,992 ( 5 % )   ;
; R6 interconnects                            ; 9,994 / 266,960 ( 4 % )   ;
; Spine clocks                                ; 11 / 360 ( 3 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 32           ; 0            ; 32           ; 0            ; 0            ; 84        ; 32           ; 0            ; 84        ; 84        ; 0            ; 73           ; 0            ; 0            ; 0            ; 0            ; 73           ; 0            ; 0            ; 0            ; 7            ; 73           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 52           ; 84           ; 52           ; 84           ; 84           ; 0         ; 52           ; 84           ; 0         ; 0         ; 84           ; 11           ; 84           ; 84           ; 84           ; 84           ; 11           ; 84           ; 84           ; 84           ; 77           ; 11           ; 84           ; 84           ; 84           ; 84           ; 84           ; 84           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ARDUINO_RESET_N     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 240.2             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 19.2              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                                                                                                                 ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[29]                                                       ; 1.882             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                 ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[29]                                                       ; 1.861             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[29]                                                       ; 1.627             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                                                                                                        ; 1.499             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[1]                                                        ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 1.298             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                                                                                                        ; 1.282             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                 ; 1.217             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                 ; 1.216             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                ; 1.214             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                ; 1.207             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|DRsize.100                                                   ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                                                       ; 1.204             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                 ; 1.197             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                 ; 1.194             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[7]                                                        ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[6]                                                        ; 1.189             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                 ; 1.183             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                                                                                                                                 ; 1.179             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                ; 1.175             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                                                                                                                 ; 1.164             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                                                                                                                                        ; 1.155             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                                                                                                                        ; 1.150             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                                                                                           ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                                                                           ; 1.142             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[11]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[10]                                                       ; 1.140             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[5]                                                        ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[4]                                                        ; 1.138             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                                                                                                                           ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                           ; 1.137             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                ; 1.132             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                                                                                           ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                                                                                           ; 1.127             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                                                                                                                 ; 1.124             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[15]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[14]                                                       ; 1.123             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                                                                           ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                                                                                                           ; 1.121             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[25]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[24]                                                       ; 1.119             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[9]                                                        ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[8]                                                        ; 1.116             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                                                                              ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                                                                           ; 1.115             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                 ; 1.107             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                                                                                                                        ; 1.098             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                ; 1.093             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                 ; 1.089             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                 ; 1.089             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                 ; 1.089             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                 ; 1.089             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                 ; 1.089             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[12]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[11]                                                       ; 1.086             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[13]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[12]                                                       ; 1.078             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                                                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                           ; 1.077             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                                                                           ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                           ; 1.077             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                                                                                 ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                           ; 1.077             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                                                                                              ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                           ; 1.077             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                                      ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                           ; 1.077             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                           ; 1.077             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                           ; 1.077             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                           ; 1.077             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                 ; 1.077             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[34]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[33]                                                       ; 1.077             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 1.075             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                                                                                                                 ; 1.072             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[37]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[36]                                                       ; 1.071             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                                                                                                          ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                                                                           ; 1.066             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                                                                                                               ; 1.064             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                                                                                                                                                               ; 1.064             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                 ; 1.063             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[14]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[13]                                                       ; 1.063             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                    ; 1.063             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[2]                                                        ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[1]                                                        ; 1.054             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                                                                                                                               ; 1.049             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[27]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[26]                                                       ; 1.049             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                    ; 1.049             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                                                                                                                                 ; 1.048             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[4]                                                        ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[3]                                                        ; 1.047             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[20]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[19]                                                       ; 1.044             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[21]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[20]                                                       ; 1.044             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[28]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[27]                                                       ; 1.044             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                 ; 1.044             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                 ; 1.043             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[3]                                                        ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[2]                                                        ; 1.039             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                                                                                                                      ; 1.038             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                 ; 1.037             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                 ; 1.037             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                                                                                           ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                                                                                                                                           ; 1.033             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                                                                                                                 ; 1.032             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                    ; 1.030             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                                                                                                              ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                                                                              ; 1.024             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[24]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[23]                                                       ; 1.023             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[26]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[25]                                                       ; 1.023             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                                                                                                      ; 1.023             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                                                                                                                                           ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                                                                                           ; 1.016             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 1.007             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[31]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[30]                                                       ; 0.987             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                                                       ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                                                       ; 0.977             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                                                                                                        ; 0.968             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                                                                                                                                               ; 0.964             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; 0.947             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_nios2_oci|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_wrapper|Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck:the_Audio_Synthesizer_SoC_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                                                       ; 0.943             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                                                                                                                               ; 0.937             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                 ; 0.907             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                ; 0.891             ;
; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                                                                                                           ; Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Audio_Synthesizer_SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                                                                                                                                           ; 0.883             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                ; 0.882             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                ; 0.882             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                ; 0.882             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                ; 0.882             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                ; 0.882             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 16 processors
Info (119006): Selected device 5CSEBA6U23I7 for design "AUDIO_SYNTHESIZER"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 48 pins of 80 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 4479 fanout uses global clock CLKCTRL_G6
    Info (11162): Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 11 fanout uses global clock CLKCTRL_G1
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_ekl1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_3v8:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_2v8:dffpipe12|dffe13a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Audio_Synthesizer_SoC/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'Audio_Synthesizer_SoC/synthesis/submodules/Audio_Synthesizer_SoC_nios2_gen2_0_cpu.sdc'
Warning (332060): Node: FPGA_CLK1_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Audio_Synthesizer_SoC:SoC|Audio_Synthesizer_SoC_nios2_gen2_0:nios2_gen2_0|Audio_Synthesizer_SoC_nios2_gen2_0_cpu:cpu|W_alu_result[3] is being clocked by FPGA_CLK1_50
Warning (332060): Node: i2s:I2S|LRCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FIFO:AUDIO_fifo|dcfifo:dcfifo_component|dcfifo_ekl1:auto_generated|altsyncram_eia1:fifo_ram|q_b[27] is being clocked by i2s:I2S|LRCLK
Warning (332060): Node: i2s:I2S|SCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register i2s:I2S|PHASE_COUNTER[2] is being clocked by i2s:I2S|SCLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: SoC|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 44 registers into blocks of type DSP block
    Extra Info (176220): Created 21 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "FPGA_CLK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_I2C_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_I2C_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_I2S" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_LRCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_MCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_DE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:20
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X11_Y11 to location X21_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 2.29 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:10
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 15 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ARDUINO_IO[0] has a permanently disabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[1] has a permanently disabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[2] has a permanently enabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[3] has a permanently enabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[4] has a permanently enabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[5] has a permanently enabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[6] has a permanently enabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[7] has a permanently enabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[8] has a permanently disabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[9] has a permanently disabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[10] has a permanently enabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[11] has a permanently enabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[12] has a permanently disabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_IO[13] has a permanently enabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 24
    Info (169065): Pin ARDUINO_RESET_N has a permanently enabled output enable File: C:/Users/dpipe/OneDrive/Audio_Synthesizer/TOP.sv Line: 27
Info (144001): Generated suppressed messages file C:/Users/dpipe/OneDrive/Audio_Synthesizer/output_files/AUDIO_SYNTHESIZER.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 49 warnings
    Info: Peak virtual memory: 8160 megabytes
    Info: Processing ended: Tue May 24 09:58:41 2022
    Info: Elapsed time: 00:01:18
    Info: Total CPU time (on all processors): 00:10:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/dpipe/OneDrive/Audio_Synthesizer/output_files/AUDIO_SYNTHESIZER.fit.smsg.


