Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Thu Jan 13 17:38:31 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/stereovision2_submodules/fltr_compute_f1/post_route_timing.rpt
| Design       : fltr_compute_f1
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
q1_reg[0]/C                    d_out_tmp_reg[18]/D            2.741         
q1_reg[0]/C                    d_out_tmp_reg[17]/D            2.743         
q1_reg[0]/C                    d_out_tmp_reg[16]/D            2.814         
q1_reg[0]/C                    d_out_tmp_reg[15]/D            2.919         
q1_reg[0]/C                    d_out_tmp_reg[14]/D            2.964         
q1_reg[0]/C                    d_out_tmp_reg[13]/D            3.025         
q1_reg[0]/C                    d_out_tmp_reg[12]/D            3.096         
q1_reg[0]/C                    d_out_tmp_reg[11]/D            3.270         
q1_reg[0]/C                    d_out_tmp_reg[10]/D            3.315         
q1_reg[0]/C                    d_out_tmp_reg[9]/D             3.339         
q1_reg[0]/C                    d_out_tmp_reg[8]/D             3.410         
q1_reg[0]/C                    d_out_tmp_reg[7]/D             3.681         
q1_reg[0]/C                    d_out_tmp_reg[6]/D             3.777         
q1_reg[0]/C                    d_out_tmp_reg[5]/D             3.881         
q1_reg[0]/C                    d_out_tmp_reg[4]/D             3.997         
q1_reg[0]/C                    d_out_tmp_reg[3]/D             4.469         
d_out_tmp_reg[13]/C            dout_reg[10]/D                 9.110         
d_out_tmp_reg[14]/C            dout_reg[11]/D                 9.190         
d_out_tmp_reg[15]/C            dout_reg[12]/D                 9.207         
d_out_tmp_reg[12]/C            dout_reg[9]/D                  9.229         
d_out_tmp_reg[3]/C             dout_reg[0]/D                  9.323         
d_out_tmp_reg[17]/C            dout_reg[14]/D                 9.429         
d_out_tmp_reg[5]/C             dout_reg[2]/D                  9.429         
d_out_tmp_reg[9]/C             dout_reg[6]/D                  9.429         
d_out_tmp_reg[16]/C            dout_reg[13]/D                 9.441         
d_out_tmp_reg[4]/C             dout_reg[1]/D                  9.441         
d_out_tmp_reg[8]/C             dout_reg[5]/D                  9.441         
d_out_tmp_reg[18]/C            dout_reg[15]/D                 9.446         
d_out_tmp_reg[6]/C             dout_reg[3]/D                  9.446         
d_out_tmp_reg[10]/C            dout_reg[7]/D                  9.446         
d_out_tmp_reg[7]/C             dout_reg[4]/D                  9.449         
d_out_tmp_reg[11]/C            dout_reg[8]/D                  9.449         



