<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:18.2918</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.04.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7028441</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 디바이스 및 이의 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE WITH HEAT DISSIPATION MEANS AND FABRICATING METHOD THEREOF</inventionTitleEng><openDate>2025.09.23</openDate><openNumber>10-2025-0139352</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.26</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/367</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스 및 그 제조 방법이 개시된다. 반도체 디바이스는 수직 방향으로 적층된 복수의 다이; 최상단 다이의 상단 표면에 배치된 열 전도성 층; 최하단 다이의 하부 표면에 위치한 베이스 다이; 및 복수의 다이를 통해 수직으로 연장되는 제1 접촉 구조를 포함한다. 제1 접촉 구조는 하나 이상의 제1 채널을 포함한다. 각 제1 채널은 제1 단부가 베이스 다이와 접촉하고 제2 단부가 열 전도성 층과 접촉하는 것을 특징으로 한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2025.09.04</internationOpenDate><internationOpenNumber>WO2025179661</internationOpenNumber><internationalApplicationDate>2024.04.02</internationalApplicationDate><internationalApplicationNumber>PCT/CN2024/085575</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스로서,수직 방향으로 적층된 복수의 다이;최상단 다이의 상단 표면에 배치된 열 전도성 층;최하단 다이의 바닥 표면상에 위치한 베이스 다이; 및상기 복수의 다이를 통해 수직으로 연장되는 제1 접촉 구조를 포함하고,여기서, 상기 제1 접촉 구조는 하나 이상의 제1 채널을 포함하며, 각 제1 채널의 제1 단부는 상기 베이스 다이와 접촉하고 제2 단부는 상기 열 전도성 층과 접촉하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 다이 내부에 수직으로 연장되는 제2 접촉 구조를 더 포함하고,상기 제2 접촉 구조는 하나 이상의 제2 채널을 포함하며, 각 제2 채널은 수직으로 연장되고 상기 열 전도성 층에 접촉하지 않고 상기 베이스 다이와 접촉하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 베이스 다이가 제1 배선 구조 및 제2 배선 구조를 포함하는 배선 구조를 포함하며, 상기 제1 배선 구조는 열을 전달하도록 구성되고 상기 제2 배선 구조는 전자 신호를 전송하도록 구성되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 복수의 다이와 반대편인 상기 베이스 다이의 측상에 있는 인터포저를 더 포함하고,상기 인터포저는 상기 베이스 다이의 반대편인 인터포저의 측상에 볼 그리드 어레이를 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 볼 그리드 어레이는,상기 제1 배선 구조와 연결된 하나 이상의 열 솔더 볼; 및상기 제2 배선 구조와 연결된 하나 이상의 신호 솔더 볼을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서,상기 제1 채널 및 상기 제2 채널 각각은 수직 방향을 따라 연속적인 구조인, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 제2항에 있어서,상기 제2 접촉 구조는 상기 제1 접촉 구조로 둘러싸여 있는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 각 제1 채널의 제1 단부는 제1 측면 치수를 가지며, 상기 각 제1 채널의 제2 단부는 제2 측면 치수를 가지며, 상기 제1 측면 치수는 상기 제2 측면 치수보다 큰, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제2항에 있어서,상기 각 제2 채널은, 상기 베이스 다이와 접촉하는 제1 단부를 가지며, 상기 각 제2 채널의 제1 단부는 제3 측면 치수를 가지며, 상기 제3 측면 치수는 상기 각 제1 채널의 제1 단부의 상기 제1 측면 치수보다 작은, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 측면 치수는 2-3 μm이고, 상기 제3 측면 치수는 2 μm 미만인, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,높은 작동 전력 소비 영역과 낮은 작동 전력 소비 영역을 더 포함하고,상기 높은 작동 전력 소비 영역에서의 상기 제1 채널의 수량이 상기 낮은 작동 전력 소비 영역에서의 상기 제1 채널의 수량보다 큰, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 열 전도성 층의 재료는 20W/mK 이상의 열 전도성을 갖는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 열 전도성 층의 재료는 질화 규소(silicon nitride), 산화 알루미늄(aluminum oxide) 및 탄화 규소(silicon carbide) 중 하나인, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 복수의 다이가 적어도 하나의 메모리 다이를 포함하고, 상기 복수의 다이들은 다이렉트 본딩을 통해 적층되어 있는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 반도체 디바이스로서,수직 방향으로 적층된 복수의 다이;베이스 다이의 바닥 표면에 위치한 인터포저 - 상기 인터포저는 제1 배선 구조 및 제2 배선 구조를 포함하는 배선 구조를 포함함 -; 및상기 복수의 다이를 통해 수직으로 연장되는 제1 접촉 구조 - 상기 제1 접촉 구조는 하나 이상의 제1 채널을 포함하며, 상기 각 제1 채널은 제1 단부가 인터포저와 접촉하고 제2 단부가 최상단 다이의 상단 표면과 접촉하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,복수의 다이 내부에 수직으로 연장되는 제2 접촉 구조를 더 포함하고,상기 제2 접촉 구조는 하나 이상의 제2 채널을 포함하며, 상기 각 제2 채널은 수직으로 연장되고 최상단 다이의 상단 표면과 접촉하지 않고 인터포저와 접촉하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 복수의 다이와는 반대편인 상기 인터포저 측상에 볼 그리드 어레이를 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 볼 그리드 어레이는,상기 제1 배선 구조와 접촉하는 하나 이상의 열 솔더 볼 - 상기 제1 배선 구조는 열을 전달하도록 구성됨 -; 및상기 제2 배선 구조와 접촉하는 하나 이상의 신호 솔더 볼 - 상기 제2 배선 구조는 전자 신호를 전송하도록 구성됨 -을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>19. 제16항에 있어서,상기 제1 채널 및 상기 제2 채널 각각은 수직 방향을 따라 연속적인 구조인, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서,상기 제2 접촉 구조가 상기 제1 접촉 구조로 둘러싸여 있는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>21. 제15항에 있어서,상기 각 제1 채널의 제1 단부는 제1 측면 치수를 가지며, 상기 각 제1 채널의 제2 단부는 제2 측면 치수를 가지며, 상기 제1 측면 치수는 상기 제2 측면 치수보다 큰, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>22. 제16항에 있어서,상기 각 제2 채널은 상기 인터포저와 접촉하는 제1 단부를 갖고, 상기 각 제2 채널의 제1 단부는 제3 측면 치수를 가지며, 상기 제3 측면 치수는 상기 각 제1 채널의 제1 단부의 상기 제1 측면 치수보다 작은, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 제1 측면 치수는 2-3 μm이고, 상기 제3 측면 치수는 2 μm 미만인, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>24. 제15항에 있어서,높은 작동 전력 소비 영역과 낮은 작동 전력 소비 영역을 더 포함하고,상기 높은 작동 전력 소비 영역에서의 제1 채널의 수량이 상기 낮은 작동 전력 소비 영역에서의 제1 채널의 수량보다 큰, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>25. 제15항에 있어서,상기 제1 채널의 재료는 20W/mK 이상의 열 전도성을 갖는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서,상기 제1 채널의 재료는 질화 규소, 산화 알루미늄 및 탄화 규소 중 하나인, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>27. 제15항에 있어서,상기 복수의 다이가 적어도 하나의 메모리 다이를 포함하고, 상기 복수의 다이들은 다이렉트 본딩을 통해 적층되어 있는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>28. 반도체 디바이스를 형성하는 방법으로서,복수의 다이를 수직 방향으로 적층하는 단계;상기 적층된 다이의 제1 표면에 희생층을 배치하고, 상기 희생층에 복수의 제1 홀을 형성하는 단계;상기 복수의 제1 홀을 사용하여 상기 적층된 다이를 통해 수직으로 연장되는 제1 접촉 구조를 형성하는 단계 - 상기 제1 접촉 구조는 하나 이상의 제1 채널을 포함함 -;하이브리드 본딩을 통해 상기 적층된 다이들의 제1 표면에 베이스 다이를 본딩하는 단계;상기 베이스 다이에 인터포저를 본딩하는 단계 - 상기 인터포저는 배선 구조를 포함함 -;상기 각 제1 채널을 상기 배선 구조와 연결하는 단계; 및상기 적층된 다이의 제2 표면에 열 전도성 층을 형성하는 단계 - 상기 제2 표면은 상기 제1 표면과 수직 방향으로 반대이고 상기 열 전도성 층은 각 제1 채널과 물리적으로 연결됨 -을 포함하는 방법.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서,상기 희생층에 복수의 제2 홀을 형성하는 단계;상기 복수의 제2 홀을 사용하여, 상기 적층된 다이 내부에 수직으로 연장되는 제2 접촉 구조를 형성하는 단계 - 상기 제2 접촉 구조는 하나 이상의 제2 채널을 포함함 -; 및상기 열 전도성 층에 물리적으로 접촉하지 않고 상기 각 제2 채널을 상기 인터포저와 연결하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서,상기 적층된 다이와는 반대편의 인터포저의 측상에 볼 그리드 어레이를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>31. 제30항에 있어서,상기 배선 구조는 열을 전달하도록 구성된 제1 배선 구조와 전자 신호를 전송하도록 구성된 제2 배선 구조를 포함하며, 상기 볼 그리드 어레이를 형성하는 단계는,상기 제1 배선 구조와 접촉하는 복수의 열 솔더 볼을 형성하는 단계; 및상기 제2 배선 구조와 접촉하는 복수의 신호 솔더 볼을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>32. 제29항에 있어서,상기 제1 접촉 구조를 형성하는 단계는, 수직 방향을 따라 연속적으로 연장되는 각 제1 채널을 형성하는 단계를 포함하고,상기 제2 접촉 구조를 형성하는 단계는, 수직 방향을 따라 연속적으로 연장되는 각 제2 채널을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>33. 제29항에 있어서,상기 제2 접촉 구조를 형성하는 단계는, 상기 제1 접촉 구조로 둘러싸인 상기 제2 접촉 구조를 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>34. 제29항에 있어서,제1 측면 치수를 갖는 제1 단부와 제2 측면 치수를 갖는 제2 단부를 갖는 각 제1 채널을 형성하는 단계를 더 포함하고,상기 각 제1 채널의 제1 단부는 상기 베이스 다이와 접촉하고, 상기 각 제1 채널의 제2 단부는 상기 열 전도성 층과 접촉하며, 상기 제1 측면 치수는 상기 제2 측면 치수보다 큰, 방법.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서,제3 측면 치수를 가진 제1 단부를 갖는 각 제2 채널을 형성하는 단계를 더 포함하며, 상기 각 제2 채널의 제1 단부는 상기 베이스 다이와 접촉하고 상기 제3 측면 치수는 상기 제1 측면 치수보다 작은, 방법.</claim></claimInfo><claimInfo><claim>36. 제28항에 있어서,상기 열 전도성 층을 형성하는 단계는, 20W/mK 이상의 열 전도성을 갖는 재료를 사용하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>37. 제36항에 있어서,상기 열 전도성 층을 형성하는 단계는 질화 규소, 산화 알루미늄 및 탄화 규소 중 하나를 사용하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>38. 제28항에 있어서,상기 복수의 다이를 적층하는 단계는, 적어도 하나의 메모리 다이를 다이렉트 본딩을 통해 다른 다이와 적층하는 단계를 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>FAN, Dongyu</engName><name>판 동규</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>ZHENG, Hao</engName><name>정 하오</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>GAO, Tingting</engName><name>가오 팅팅</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>FANG, Yuxuan</engName><name>팡 위솬</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country>중국</country><engName>LIU, Lei</engName><name>류 레이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2024.02.26</priorityApplicationDate><priorityApplicationNumber>PCT/CN2024/078561</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.08.26</receiptDate><receiptNumber>1-1-2025-0975615-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.26</receiptDate><receiptNumber>1-1-2025-0976366-20</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.26</receiptDate><receiptNumber>1-1-2025-0976367-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.08.28</receiptDate><receiptNumber>1-5-2025-0146019-06</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257028441.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937cef927a07c26cf497b59f37054fbb29136966045c3548c063d198201a30e7a9c9dff7629bb403afe92cc456721854233e5d179d69e23c7e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd1ab411270a03e3c1aa9757efabbe4e4920c2a54916e47196aa922b6729af87590b179b3b088e06c7b8e728c655d8213847733f421fcba50</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>