* File: SRAM_TopLevel.pex.netlist
* Created: Thu Jan 28 12:41:39 2010
* Program "Calibre xRC"
* Version "v2007.2_34.24"
* 
*.subckt SRAM_TopLevel  CLK_ A2 _A2 VDD! GND! _A4 CLK A4 R_W D7 D6 D5 D4 D3 D2
*+ D1 D0 A0 _A3 A3 _A0 A1 _A1 W7 W6 W5 W4 W3 W2 W1 W0 _W3 _W7 _W6 _W5 _W4 _W2 _W1
+ _W0
* 
mXI18/MM0 clk_gen CLK_ GND! GND! NMOS_VTG L=5e-08 W=8.1e-07 AD=8.1e-14
+ AS=8.1e-14 PD=1.82e-06 PS=1.82e-06
mXI18/MM1 clk_gen CLK_ VDD! VDD! PMOS_VTG L=5e-08 W=2.025e-06 AD=2.025e-13
+ AS=2.025e-13 PD=4.25e-06 PS=4.25e-06
mXI29/MM0 WE R_W GND! GND! NMOS_VTG L=5e-08 W=8.1e-07 AD=8.1e-14 AS=8.1e-14
+ PD=1.82e-06 PS=1.82e-06
mXI29/MM1 WE R_W VDD! VDD! PMOS_VTG L=5e-08 W=2.025e-06 AD=2.025e-13
+ AS=2.025e-13 PD=4.25e-06 PS=4.25e-06
mXI4/XI1/MM7 WL<1> XI4/XI1/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07 AD=1.8e-14
+ AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI1/MM5 XI4/XI1/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI1/MM4 XI4/XI1/net1 A0 XI4/XI1/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI1/MM3 XI4/XI1/net12 _A1 XI4/XI1/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI1/MM2 XI4/XI1/net9 _A2 XI4/XI1/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI1/MM0 XI4/XI1/_out _A3 XI4/XI1/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI1/MM6 WL<1> XI4/XI1/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI1/MM1 XI4/XI1/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI0/MM7 WL<0> XI4/XI0/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07 AD=1.8e-14
+ AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI0/MM5 XI4/XI0/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI0/MM4 XI4/XI0/net1 _A0 XI4/XI0/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI0/MM3 XI4/XI0/net12 _A1 XI4/XI0/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI0/MM2 XI4/XI0/net9 _A2 XI4/XI0/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI0/MM0 XI4/XI0/_out _A3 XI4/XI0/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI0/MM6 WL<0> XI4/XI0/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI0/MM1 XI4/XI0/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI3/MM7 WL<3> XI4/XI3/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07 AD=1.8e-14
+ AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI3/MM5 XI4/XI3/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI3/MM4 XI4/XI3/net1 A0 XI4/XI3/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI3/MM3 XI4/XI3/net12 A1 XI4/XI3/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI3/MM2 XI4/XI3/net9 _A2 XI4/XI3/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI3/MM0 XI4/XI3/_out _A3 XI4/XI3/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI3/MM6 WL<3> XI4/XI3/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI3/MM1 XI4/XI3/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI2/MM7 WL<2> XI4/XI2/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07 AD=1.8e-14
+ AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI2/MM5 XI4/XI2/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI2/MM4 XI4/XI2/net1 _A0 XI4/XI2/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI2/MM3 XI4/XI2/net12 A1 XI4/XI2/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI2/MM2 XI4/XI2/net9 _A2 XI4/XI2/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI2/MM0 XI4/XI2/_out _A3 XI4/XI2/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI2/MM6 WL<2> XI4/XI2/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI2/MM1 XI4/XI2/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI5/MM7 WL<5> XI4/XI5/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07 AD=1.8e-14
+ AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI5/MM5 XI4/XI5/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI5/MM4 XI4/XI5/net1 A0 XI4/XI5/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI5/MM3 XI4/XI5/net12 _A1 XI4/XI5/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI5/MM2 XI4/XI5/net9 A2 XI4/XI5/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI5/MM0 XI4/XI5/_out _A3 XI4/XI5/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI5/MM6 WL<5> XI4/XI5/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI5/MM1 XI4/XI5/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI4/MM7 WL<4> XI4/XI4/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07 AD=1.8e-14
+ AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI4/MM5 XI4/XI4/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI4/MM4 XI4/XI4/net1 _A0 XI4/XI4/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI4/MM3 XI4/XI4/net12 _A1 XI4/XI4/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI4/MM2 XI4/XI4/net9 A2 XI4/XI4/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI4/MM0 XI4/XI4/_out _A3 XI4/XI4/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI4/MM6 WL<4> XI4/XI4/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI4/MM1 XI4/XI4/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI7/MM7 WL<7> XI4/XI7/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07 AD=1.8e-14
+ AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI7/MM5 XI4/XI7/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI7/MM4 XI4/XI7/net1 A0 XI4/XI7/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI7/MM3 XI4/XI7/net12 A1 XI4/XI7/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI7/MM2 XI4/XI7/net9 A2 XI4/XI7/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI7/MM0 XI4/XI7/_out _A3 XI4/XI7/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI7/MM6 WL<7> XI4/XI7/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI7/MM1 XI4/XI7/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI6/MM7 WL<6> XI4/XI6/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07 AD=1.8e-14
+ AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI6/MM5 XI4/XI6/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI6/MM4 XI4/XI6/net1 _A0 XI4/XI6/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI6/MM3 XI4/XI6/net12 A1 XI4/XI6/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI6/MM2 XI4/XI6/net9 A2 XI4/XI6/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI6/MM0 XI4/XI6/_out _A3 XI4/XI6/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI6/MM6 WL<6> XI4/XI6/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI6/MM1 XI4/XI6/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI9/MM7 WL<9> XI4/XI9/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07 AD=1.8e-14
+ AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI9/MM5 XI4/XI9/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI9/MM4 XI4/XI9/net1 A0 XI4/XI9/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI9/MM3 XI4/XI9/net12 _A1 XI4/XI9/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI9/MM2 XI4/XI9/net9 _A2 XI4/XI9/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI9/MM0 XI4/XI9/_out A3 XI4/XI9/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI9/MM6 WL<9> XI4/XI9/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI9/MM1 XI4/XI9/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI8/MM7 WL<8> XI4/XI8/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07 AD=1.8e-14
+ AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI8/MM5 XI4/XI8/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI8/MM4 XI4/XI8/net1 _A0 XI4/XI8/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI8/MM3 XI4/XI8/net12 _A1 XI4/XI8/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI8/MM2 XI4/XI8/net9 _A2 XI4/XI8/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI8/MM0 XI4/XI8/_out A3 XI4/XI8/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI8/MM6 WL<8> XI4/XI8/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI8/MM1 XI4/XI8/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI11/MM7 WL<11> XI4/XI11/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07
+ AD=1.8e-14 AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI11/MM5 XI4/XI11/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI11/MM4 XI4/XI11/net1 A0 XI4/XI11/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI11/MM3 XI4/XI11/net12 A1 XI4/XI11/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI11/MM2 XI4/XI11/net9 _A2 XI4/XI11/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI11/MM0 XI4/XI11/_out A3 XI4/XI11/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI11/MM6 WL<11> XI4/XI11/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI11/MM1 XI4/XI11/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI10/MM7 WL<10> XI4/XI10/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07
+ AD=1.8e-14 AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI10/MM5 XI4/XI10/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI10/MM4 XI4/XI10/net1 _A0 XI4/XI10/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI10/MM3 XI4/XI10/net12 A1 XI4/XI10/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI10/MM2 XI4/XI10/net9 _A2 XI4/XI10/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI10/MM0 XI4/XI10/_out A3 XI4/XI10/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI10/MM6 WL<10> XI4/XI10/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI10/MM1 XI4/XI10/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI13/MM7 WL<13> XI4/XI13/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07
+ AD=1.8e-14 AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI13/MM5 XI4/XI13/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI13/MM4 XI4/XI13/net1 A0 XI4/XI13/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI13/MM3 XI4/XI13/net12 _A1 XI4/XI13/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI13/MM2 XI4/XI13/net9 A2 XI4/XI13/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI13/MM0 XI4/XI13/_out A3 XI4/XI13/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI13/MM6 WL<13> XI4/XI13/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI13/MM1 XI4/XI13/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI12/MM7 WL<12> XI4/XI12/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07
+ AD=1.8e-14 AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI12/MM5 XI4/XI12/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI12/MM4 XI4/XI12/net1 _A0 XI4/XI12/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI12/MM3 XI4/XI12/net12 _A1 XI4/XI12/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI12/MM2 XI4/XI12/net9 A2 XI4/XI12/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI12/MM0 XI4/XI12/_out A3 XI4/XI12/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI12/MM6 WL<12> XI4/XI12/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI12/MM1 XI4/XI12/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI15/MM7 WL<15> XI4/XI15/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07
+ AD=1.8e-14 AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI15/MM5 XI4/XI15/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI15/MM4 XI4/XI15/net1 A0 XI4/XI15/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI15/MM3 XI4/XI15/net12 A1 XI4/XI15/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI15/MM2 XI4/XI15/net9 A2 XI4/XI15/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI15/MM0 XI4/XI15/_out A3 XI4/XI15/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI15/MM6 WL<15> XI4/XI15/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI15/MM1 XI4/XI15/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI4/XI14/MM7 WL<14> XI4/XI14/_out GND! GND! NMOS_VTG L=5e-08 W=1.8e-07
+ AD=1.8e-14 AS=5.04e-14 PD=5.6e-07 PS=1.36e-06
mXI4/XI14/MM5 XI4/XI14/footer clk_gen GND! GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=5.04e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI14/MM4 XI4/XI14/net1 _A0 XI4/XI14/footer GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI14/MM3 XI4/XI14/net12 A1 XI4/XI14/net1 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI14/MM2 XI4/XI14/net9 A2 XI4/XI14/net12 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=7.56e-14 AS=7.56e-14 PD=1.36e-06 PS=1.36e-06
mXI4/XI14/MM0 XI4/XI14/_out A3 XI4/XI14/net9 GND! NMOS_VTG L=5e-08 W=5.4e-07
+ AD=5.4e-14 AS=7.56e-14 PD=1.28e-06 PS=1.36e-06
mXI4/XI14/MM6 WL<14> XI4/XI14/_out VDD! VDD! PMOS_VTG L=5e-08 W=1.98e-06
+ AD=1.98e-13 AS=2.025e-13 PD=4.16e-06 PS=4.26e-06
mXI4/XI14/MM1 XI4/XI14/_out clk_gen VDD! VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=2.025e-13 PD=3.8e-07 PS=4.26e-06
mXI9/XI0<7>/MM1 _d<7> D7 GND! GND! NMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15
+ PD=3.8e-07 PS=3.8e-07
mXI9/XI0<7>/MM0 _d<7> D7 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=2.25e-14
+ AS=2.25e-14 PD=6.5e-07 PS=6.5e-07
mXI9/XI0<6>/MM1 _d<6> D6 GND! GND! NMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15
+ PD=3.8e-07 PS=3.8e-07
mXI9/XI0<6>/MM0 _d<6> D6 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=2.25e-14
+ AS=2.25e-14 PD=6.5e-07 PS=6.5e-07
mXI9/XI0<5>/MM1 _d<5> D5 GND! GND! NMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15
+ PD=3.8e-07 PS=3.8e-07
mXI9/XI0<5>/MM0 _d<5> D5 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=2.25e-14
+ AS=2.25e-14 PD=6.5e-07 PS=6.5e-07
mXI9/XI0<4>/MM1 _d<4> D4 GND! GND! NMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15
+ PD=3.8e-07 PS=3.8e-07
mXI9/XI0<4>/MM0 _d<4> D4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=2.25e-14
+ AS=2.25e-14 PD=6.5e-07 PS=6.5e-07
mXI9/XI0<3>/MM1 _d<3> D3 GND! GND! NMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15
+ PD=3.8e-07 PS=3.8e-07
mXI9/XI0<3>/MM0 _d<3> D3 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=2.25e-14
+ AS=2.25e-14 PD=6.5e-07 PS=6.5e-07
mXI9/XI0<2>/MM1 _d<2> D2 GND! GND! NMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15
+ PD=3.8e-07 PS=3.8e-07
mXI9/XI0<2>/MM0 _d<2> D2 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=2.25e-14
+ AS=2.25e-14 PD=6.5e-07 PS=6.5e-07
mXI9/XI0<1>/MM1 _d<1> D1 GND! GND! NMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15
+ PD=3.8e-07 PS=3.8e-07
mXI9/XI0<1>/MM0 _d<1> D1 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=2.25e-14
+ AS=2.25e-14 PD=6.5e-07 PS=6.5e-07
mXI9/XI0<0>/MM1 _d<0> D0 GND! GND! NMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15
+ PD=3.8e-07 PS=3.8e-07
mXI9/XI0<0>/MM0 _d<0> D0 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=2.25e-14
+ AS=2.25e-14 PD=6.5e-07 PS=6.5e-07
mXI7<7>/MM8 BL_col0<7> clk_gen XI7<7>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<7>/MM2 XI7<7>/net044 _A4 XI7<7>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<7>/MM3 XI7<7>/net14 _d<7> XI7<7>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<7>/MM6 XI7<7>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<7>/MM7 XI7<7>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<7>/MM4 XI7<7>/net9 D7 XI7<7>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<7>/MM5 XI7<7>/net027 _A4 XI7<7>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<7>/MM9 _BL_col0<7> clk_gen XI7<7>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<6>/MM8 BL_col0<6> clk_gen XI7<6>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<6>/MM2 XI7<6>/net044 _A4 XI7<6>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<6>/MM3 XI7<6>/net14 _d<6> XI7<6>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<6>/MM6 XI7<6>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<6>/MM7 XI7<6>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<6>/MM4 XI7<6>/net9 D6 XI7<6>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<6>/MM5 XI7<6>/net027 _A4 XI7<6>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<6>/MM9 _BL_col0<6> clk_gen XI7<6>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<5>/MM8 BL_col0<5> clk_gen XI7<5>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<5>/MM2 XI7<5>/net044 _A4 XI7<5>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<5>/MM3 XI7<5>/net14 _d<5> XI7<5>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<5>/MM6 XI7<5>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<5>/MM7 XI7<5>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<5>/MM4 XI7<5>/net9 D5 XI7<5>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<5>/MM5 XI7<5>/net027 _A4 XI7<5>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<5>/MM9 _BL_col0<5> clk_gen XI7<5>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<4>/MM8 BL_col0<4> clk_gen XI7<4>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<4>/MM2 XI7<4>/net044 _A4 XI7<4>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<4>/MM3 XI7<4>/net14 _d<4> XI7<4>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<4>/MM6 XI7<4>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<4>/MM7 XI7<4>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<4>/MM4 XI7<4>/net9 D4 XI7<4>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<4>/MM5 XI7<4>/net027 _A4 XI7<4>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<4>/MM9 _BL_col0<4> clk_gen XI7<4>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<3>/MM8 BL_col0<3> clk_gen XI7<3>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<3>/MM2 XI7<3>/net044 _A4 XI7<3>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<3>/MM3 XI7<3>/net14 _d<3> XI7<3>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<3>/MM6 XI7<3>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<3>/MM7 XI7<3>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<3>/MM4 XI7<3>/net9 D3 XI7<3>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<3>/MM5 XI7<3>/net027 _A4 XI7<3>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<3>/MM9 _BL_col0<3> clk_gen XI7<3>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<2>/MM8 BL_col0<2> clk_gen XI7<2>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<2>/MM2 XI7<2>/net044 _A4 XI7<2>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<2>/MM3 XI7<2>/net14 _d<2> XI7<2>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<2>/MM6 XI7<2>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<2>/MM7 XI7<2>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<2>/MM4 XI7<2>/net9 D2 XI7<2>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<2>/MM5 XI7<2>/net027 _A4 XI7<2>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<2>/MM9 _BL_col0<2> clk_gen XI7<2>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<1>/MM8 BL_col0<1> clk_gen XI7<1>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<1>/MM2 XI7<1>/net044 _A4 XI7<1>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<1>/MM3 XI7<1>/net14 _d<1> XI7<1>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<1>/MM6 XI7<1>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<1>/MM7 XI7<1>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<1>/MM4 XI7<1>/net9 D1 XI7<1>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<1>/MM5 XI7<1>/net027 _A4 XI7<1>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<1>/MM9 _BL_col0<1> clk_gen XI7<1>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<0>/MM8 BL_col0<0> clk_gen XI7<0>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI7<0>/MM2 XI7<0>/net044 _A4 XI7<0>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<0>/MM3 XI7<0>/net14 _d<0> XI7<0>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<0>/MM6 XI7<0>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<0>/MM7 XI7<0>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<0>/MM4 XI7<0>/net9 D0 XI7<0>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<0>/MM5 XI7<0>/net027 _A4 XI7<0>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI7<0>/MM9 _BL_col0<0> clk_gen XI7<0>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<7>/MM8 BL_col1<7> clk_gen XI8<7>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<7>/MM2 XI8<7>/net044 A4 XI8<7>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<7>/MM3 XI8<7>/net14 _d<7> XI8<7>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<7>/MM6 XI8<7>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<7>/MM7 XI8<7>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<7>/MM4 XI8<7>/net9 D7 XI8<7>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<7>/MM5 XI8<7>/net027 A4 XI8<7>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<7>/MM9 _BL_col1<7> clk_gen XI8<7>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<6>/MM8 BL_col1<6> clk_gen XI8<6>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<6>/MM2 XI8<6>/net044 A4 XI8<6>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<6>/MM3 XI8<6>/net14 _d<6> XI8<6>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<6>/MM6 XI8<6>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<6>/MM7 XI8<6>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<6>/MM4 XI8<6>/net9 D6 XI8<6>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<6>/MM5 XI8<6>/net027 A4 XI8<6>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<6>/MM9 _BL_col1<6> clk_gen XI8<6>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<5>/MM8 BL_col1<5> clk_gen XI8<5>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<5>/MM2 XI8<5>/net044 A4 XI8<5>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<5>/MM3 XI8<5>/net14 _d<5> XI8<5>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<5>/MM6 XI8<5>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<5>/MM7 XI8<5>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<5>/MM4 XI8<5>/net9 D5 XI8<5>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<5>/MM5 XI8<5>/net027 A4 XI8<5>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<5>/MM9 _BL_col1<5> clk_gen XI8<5>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<4>/MM8 BL_col1<4> clk_gen XI8<4>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<4>/MM2 XI8<4>/net044 A4 XI8<4>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<4>/MM3 XI8<4>/net14 _d<4> XI8<4>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<4>/MM6 XI8<4>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<4>/MM7 XI8<4>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<4>/MM4 XI8<4>/net9 D4 XI8<4>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<4>/MM5 XI8<4>/net027 A4 XI8<4>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<4>/MM9 _BL_col1<4> clk_gen XI8<4>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<3>/MM8 BL_col1<3> clk_gen XI8<3>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<3>/MM2 XI8<3>/net044 A4 XI8<3>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<3>/MM3 XI8<3>/net14 _d<3> XI8<3>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<3>/MM6 XI8<3>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<3>/MM7 XI8<3>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<3>/MM4 XI8<3>/net9 D3 XI8<3>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<3>/MM5 XI8<3>/net027 A4 XI8<3>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<3>/MM9 _BL_col1<3> clk_gen XI8<3>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<2>/MM8 BL_col1<2> clk_gen XI8<2>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<2>/MM2 XI8<2>/net044 A4 XI8<2>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<2>/MM3 XI8<2>/net14 _d<2> XI8<2>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<2>/MM6 XI8<2>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<2>/MM7 XI8<2>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<2>/MM4 XI8<2>/net9 D2 XI8<2>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<2>/MM5 XI8<2>/net027 A4 XI8<2>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<2>/MM9 _BL_col1<2> clk_gen XI8<2>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<1>/MM8 BL_col1<1> clk_gen XI8<1>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<1>/MM2 XI8<1>/net044 A4 XI8<1>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<1>/MM3 XI8<1>/net14 _d<1> XI8<1>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<1>/MM6 XI8<1>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<1>/MM7 XI8<1>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<1>/MM4 XI8<1>/net9 D1 XI8<1>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<1>/MM5 XI8<1>/net027 A4 XI8<1>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<1>/MM9 _BL_col1<1> clk_gen XI8<1>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<0>/MM8 BL_col1<0> clk_gen XI8<0>/net044 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI8<0>/MM2 XI8<0>/net044 A4 XI8<0>/net14 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<0>/MM3 XI8<0>/net14 _d<0> XI8<0>/net036 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<0>/MM6 XI8<0>/net036 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<0>/MM7 XI8<0>/net040 WE GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<0>/MM4 XI8<0>/net9 D0 XI8<0>/net040 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<0>/MM5 XI8<0>/net027 A4 XI8<0>/net9 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=5.04e-14 PD=1e-06 PS=1e-06
mXI8<0>/MM9 _BL_col1<0> clk_gen XI8<0>/net027 GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=3.6e-14 AS=5.04e-14 PD=9.2e-07 PS=1e-06
mXI0/XI0<7>/XI4<7>/MM3 XI0/XI0<7>/XI4<7>/net23 XI0/XI0<7>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<7>/XI4<0>/MM1 XI0/XI0<7>/XI4<0>/net5 XI0/XI0<7>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<7>/MM3 XI0/XI1<7>/XI4<7>/net23 XI0/XI1<7>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<0>/MM1 XI0/XI1<7>/XI4<0>/net5 XI0/XI1<7>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<7>/XI4<7>/MM4 XI0/XI0<7>/XI4<7>/net23 XI0/XI0<7>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<7>/XI4<0>/MM2 XI0/XI0<7>/XI4<0>/net5 XI0/XI0<7>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<7>/MM4 XI0/XI1<7>/XI4<7>/net23 XI0/XI1<7>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<0>/MM2 XI0/XI1<7>/XI4<0>/net5 XI0/XI1<7>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<7>/XI4<7>/MM1 XI0/XI0<7>/XI4<7>/net5 XI0/XI0<7>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<6>/MM3 XI0/XI0<7>/XI4<6>/net23 XI0/XI0<7>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<6>/MM1 XI0/XI0<7>/XI4<6>/net5 XI0/XI0<7>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<5>/MM3 XI0/XI0<7>/XI4<5>/net23 XI0/XI0<7>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<5>/MM1 XI0/XI0<7>/XI4<5>/net5 XI0/XI0<7>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<4>/MM3 XI0/XI0<7>/XI4<4>/net23 XI0/XI0<7>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<4>/MM1 XI0/XI0<7>/XI4<4>/net5 XI0/XI0<7>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<3>/MM3 XI0/XI0<7>/XI4<3>/net23 XI0/XI0<7>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<3>/MM1 XI0/XI0<7>/XI4<3>/net5 XI0/XI0<7>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<2>/MM3 XI0/XI0<7>/XI4<2>/net23 XI0/XI0<7>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<2>/MM1 XI0/XI0<7>/XI4<2>/net5 XI0/XI0<7>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<1>/MM3 XI0/XI0<7>/XI4<1>/net23 XI0/XI0<7>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<1>/MM1 XI0/XI0<7>/XI4<1>/net5 XI0/XI0<7>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<0>/MM3 XI0/XI0<7>/XI4<0>/net23 XI0/XI0<7>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<7>/XI4<7>/MM2 XI0/XI0<7>/XI4<7>/net5 XI0/XI0<7>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<6>/MM4 XI0/XI0<7>/XI4<6>/net23 XI0/XI0<7>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<6>/MM2 XI0/XI0<7>/XI4<6>/net5 XI0/XI0<7>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<5>/MM4 XI0/XI0<7>/XI4<5>/net23 XI0/XI0<7>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<5>/MM2 XI0/XI0<7>/XI4<5>/net5 XI0/XI0<7>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<4>/MM4 XI0/XI0<7>/XI4<4>/net23 XI0/XI0<7>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<4>/MM2 XI0/XI0<7>/XI4<4>/net5 XI0/XI0<7>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<3>/MM4 XI0/XI0<7>/XI4<3>/net23 XI0/XI0<7>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<3>/MM2 XI0/XI0<7>/XI4<3>/net5 XI0/XI0<7>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<2>/MM4 XI0/XI0<7>/XI4<2>/net23 XI0/XI0<7>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<2>/MM2 XI0/XI0<7>/XI4<2>/net5 XI0/XI0<7>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<1>/MM4 XI0/XI0<7>/XI4<1>/net23 XI0/XI0<7>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<1>/MM2 XI0/XI0<7>/XI4<1>/net5 XI0/XI0<7>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<0>/MM4 XI0/XI0<7>/XI4<0>/net23 XI0/XI0<7>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<7>/MM6 BL_col0<7> WL<7> XI0/XI0<7>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<7>/XI4<7>/MM5 XI0/XI0<7>/XI4<7>/net5 WL<7> _BL_col0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<6>/MM6 BL_col0<6> WL<7> XI0/XI0<7>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<7>/XI4<6>/MM5 XI0/XI0<7>/XI4<6>/net5 WL<7> _BL_col0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<5>/MM6 BL_col0<5> WL<7> XI0/XI0<7>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<7>/XI4<5>/MM5 XI0/XI0<7>/XI4<5>/net5 WL<7> _BL_col0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<4>/MM6 BL_col0<4> WL<7> XI0/XI0<7>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<7>/XI4<4>/MM5 XI0/XI0<7>/XI4<4>/net5 WL<7> _BL_col0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<3>/MM6 BL_col0<3> WL<7> XI0/XI0<7>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<7>/XI4<3>/MM5 XI0/XI0<7>/XI4<3>/net5 WL<7> _BL_col0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<2>/MM6 BL_col0<2> WL<7> XI0/XI0<7>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<7>/XI4<2>/MM5 XI0/XI0<7>/XI4<2>/net5 WL<7> _BL_col0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<1>/MM6 BL_col0<1> WL<7> XI0/XI0<7>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<7>/XI4<1>/MM5 XI0/XI0<7>/XI4<1>/net5 WL<7> _BL_col0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<7>/XI4<0>/MM6 BL_col0<0> WL<7> XI0/XI0<7>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<7>/XI4<0>/MM5 XI0/XI0<7>/XI4<0>/net5 WL<7> _BL_col0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<7>/MM1 XI0/XI1<7>/XI4<7>/net5 XI0/XI1<7>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<6>/MM3 XI0/XI1<7>/XI4<6>/net23 XI0/XI1<7>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<6>/MM1 XI0/XI1<7>/XI4<6>/net5 XI0/XI1<7>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<5>/MM3 XI0/XI1<7>/XI4<5>/net23 XI0/XI1<7>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<5>/MM1 XI0/XI1<7>/XI4<5>/net5 XI0/XI1<7>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<4>/MM3 XI0/XI1<7>/XI4<4>/net23 XI0/XI1<7>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<4>/MM1 XI0/XI1<7>/XI4<4>/net5 XI0/XI1<7>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<3>/MM3 XI0/XI1<7>/XI4<3>/net23 XI0/XI1<7>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<3>/MM1 XI0/XI1<7>/XI4<3>/net5 XI0/XI1<7>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<2>/MM3 XI0/XI1<7>/XI4<2>/net23 XI0/XI1<7>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<2>/MM1 XI0/XI1<7>/XI4<2>/net5 XI0/XI1<7>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<1>/MM3 XI0/XI1<7>/XI4<1>/net23 XI0/XI1<7>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<1>/MM1 XI0/XI1<7>/XI4<1>/net5 XI0/XI1<7>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<0>/MM3 XI0/XI1<7>/XI4<0>/net23 XI0/XI1<7>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<7>/XI4<7>/MM2 XI0/XI1<7>/XI4<7>/net5 XI0/XI1<7>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<6>/MM4 XI0/XI1<7>/XI4<6>/net23 XI0/XI1<7>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<6>/MM2 XI0/XI1<7>/XI4<6>/net5 XI0/XI1<7>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<5>/MM4 XI0/XI1<7>/XI4<5>/net23 XI0/XI1<7>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<5>/MM2 XI0/XI1<7>/XI4<5>/net5 XI0/XI1<7>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<4>/MM4 XI0/XI1<7>/XI4<4>/net23 XI0/XI1<7>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<4>/MM2 XI0/XI1<7>/XI4<4>/net5 XI0/XI1<7>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<3>/MM4 XI0/XI1<7>/XI4<3>/net23 XI0/XI1<7>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<3>/MM2 XI0/XI1<7>/XI4<3>/net5 XI0/XI1<7>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<2>/MM4 XI0/XI1<7>/XI4<2>/net23 XI0/XI1<7>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<2>/MM2 XI0/XI1<7>/XI4<2>/net5 XI0/XI1<7>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<1>/MM4 XI0/XI1<7>/XI4<1>/net23 XI0/XI1<7>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<1>/MM2 XI0/XI1<7>/XI4<1>/net5 XI0/XI1<7>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<0>/MM4 XI0/XI1<7>/XI4<0>/net23 XI0/XI1<7>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<7>/MM6 BL_col1<7> WL<7> XI0/XI1<7>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<7>/XI4<7>/MM5 XI0/XI1<7>/XI4<7>/net5 WL<7> _BL_col1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<6>/MM6 BL_col1<6> WL<7> XI0/XI1<7>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<7>/XI4<6>/MM5 XI0/XI1<7>/XI4<6>/net5 WL<7> _BL_col1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<5>/MM6 BL_col1<5> WL<7> XI0/XI1<7>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<7>/XI4<5>/MM5 XI0/XI1<7>/XI4<5>/net5 WL<7> _BL_col1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<4>/MM6 BL_col1<4> WL<7> XI0/XI1<7>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<7>/XI4<4>/MM5 XI0/XI1<7>/XI4<4>/net5 WL<7> _BL_col1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<3>/MM6 BL_col1<3> WL<7> XI0/XI1<7>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<7>/XI4<3>/MM5 XI0/XI1<7>/XI4<3>/net5 WL<7> _BL_col1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<2>/MM6 BL_col1<2> WL<7> XI0/XI1<7>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<7>/XI4<2>/MM5 XI0/XI1<7>/XI4<2>/net5 WL<7> _BL_col1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<1>/MM6 BL_col1<1> WL<7> XI0/XI1<7>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<7>/XI4<1>/MM5 XI0/XI1<7>/XI4<1>/net5 WL<7> _BL_col1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<7>/XI4<0>/MM6 BL_col1<0> WL<7> XI0/XI1<7>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<7>/XI4<0>/MM5 XI0/XI1<7>/XI4<0>/net5 WL<7> _BL_col1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<7>/MM3 XI0/XI0<6>/XI4<7>/net23 XI0/XI0<6>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<6>/XI4<0>/MM1 XI0/XI0<6>/XI4<0>/net5 XI0/XI0<6>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<7>/MM3 XI0/XI1<6>/XI4<7>/net23 XI0/XI1<6>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<0>/MM1 XI0/XI1<6>/XI4<0>/net5 XI0/XI1<6>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<6>/XI4<7>/MM4 XI0/XI0<6>/XI4<7>/net23 XI0/XI0<6>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<6>/XI4<0>/MM2 XI0/XI0<6>/XI4<0>/net5 XI0/XI0<6>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<7>/MM4 XI0/XI1<6>/XI4<7>/net23 XI0/XI1<6>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<0>/MM2 XI0/XI1<6>/XI4<0>/net5 XI0/XI1<6>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<6>/XI4<7>/MM1 XI0/XI0<6>/XI4<7>/net5 XI0/XI0<6>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<6>/MM3 XI0/XI0<6>/XI4<6>/net23 XI0/XI0<6>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<6>/MM1 XI0/XI0<6>/XI4<6>/net5 XI0/XI0<6>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<5>/MM3 XI0/XI0<6>/XI4<5>/net23 XI0/XI0<6>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<5>/MM1 XI0/XI0<6>/XI4<5>/net5 XI0/XI0<6>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<4>/MM3 XI0/XI0<6>/XI4<4>/net23 XI0/XI0<6>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<4>/MM1 XI0/XI0<6>/XI4<4>/net5 XI0/XI0<6>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<3>/MM3 XI0/XI0<6>/XI4<3>/net23 XI0/XI0<6>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<3>/MM1 XI0/XI0<6>/XI4<3>/net5 XI0/XI0<6>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<2>/MM3 XI0/XI0<6>/XI4<2>/net23 XI0/XI0<6>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<2>/MM1 XI0/XI0<6>/XI4<2>/net5 XI0/XI0<6>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<1>/MM3 XI0/XI0<6>/XI4<1>/net23 XI0/XI0<6>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<1>/MM1 XI0/XI0<6>/XI4<1>/net5 XI0/XI0<6>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<0>/MM3 XI0/XI0<6>/XI4<0>/net23 XI0/XI0<6>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<6>/XI4<7>/MM2 XI0/XI0<6>/XI4<7>/net5 XI0/XI0<6>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<6>/MM4 XI0/XI0<6>/XI4<6>/net23 XI0/XI0<6>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<6>/MM2 XI0/XI0<6>/XI4<6>/net5 XI0/XI0<6>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<5>/MM4 XI0/XI0<6>/XI4<5>/net23 XI0/XI0<6>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<5>/MM2 XI0/XI0<6>/XI4<5>/net5 XI0/XI0<6>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<4>/MM4 XI0/XI0<6>/XI4<4>/net23 XI0/XI0<6>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<4>/MM2 XI0/XI0<6>/XI4<4>/net5 XI0/XI0<6>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<3>/MM4 XI0/XI0<6>/XI4<3>/net23 XI0/XI0<6>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<3>/MM2 XI0/XI0<6>/XI4<3>/net5 XI0/XI0<6>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<2>/MM4 XI0/XI0<6>/XI4<2>/net23 XI0/XI0<6>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<2>/MM2 XI0/XI0<6>/XI4<2>/net5 XI0/XI0<6>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<1>/MM4 XI0/XI0<6>/XI4<1>/net23 XI0/XI0<6>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<1>/MM2 XI0/XI0<6>/XI4<1>/net5 XI0/XI0<6>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<0>/MM4 XI0/XI0<6>/XI4<0>/net23 XI0/XI0<6>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<7>/MM6 BL_col0<7> WL<6> XI0/XI0<6>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<6>/XI4<7>/MM5 XI0/XI0<6>/XI4<7>/net5 WL<6> _BL_col0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<6>/MM6 BL_col0<6> WL<6> XI0/XI0<6>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<6>/XI4<6>/MM5 XI0/XI0<6>/XI4<6>/net5 WL<6> _BL_col0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<5>/MM6 BL_col0<5> WL<6> XI0/XI0<6>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<6>/XI4<5>/MM5 XI0/XI0<6>/XI4<5>/net5 WL<6> _BL_col0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<4>/MM6 BL_col0<4> WL<6> XI0/XI0<6>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<6>/XI4<4>/MM5 XI0/XI0<6>/XI4<4>/net5 WL<6> _BL_col0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<3>/MM6 BL_col0<3> WL<6> XI0/XI0<6>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<6>/XI4<3>/MM5 XI0/XI0<6>/XI4<3>/net5 WL<6> _BL_col0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<2>/MM6 BL_col0<2> WL<6> XI0/XI0<6>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<6>/XI4<2>/MM5 XI0/XI0<6>/XI4<2>/net5 WL<6> _BL_col0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<1>/MM6 BL_col0<1> WL<6> XI0/XI0<6>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<6>/XI4<1>/MM5 XI0/XI0<6>/XI4<1>/net5 WL<6> _BL_col0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<6>/XI4<0>/MM6 BL_col0<0> WL<6> XI0/XI0<6>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<6>/XI4<0>/MM5 XI0/XI0<6>/XI4<0>/net5 WL<6> _BL_col0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<7>/MM1 XI0/XI1<6>/XI4<7>/net5 XI0/XI1<6>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<6>/MM3 XI0/XI1<6>/XI4<6>/net23 XI0/XI1<6>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<6>/MM1 XI0/XI1<6>/XI4<6>/net5 XI0/XI1<6>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<5>/MM3 XI0/XI1<6>/XI4<5>/net23 XI0/XI1<6>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<5>/MM1 XI0/XI1<6>/XI4<5>/net5 XI0/XI1<6>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<4>/MM3 XI0/XI1<6>/XI4<4>/net23 XI0/XI1<6>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<4>/MM1 XI0/XI1<6>/XI4<4>/net5 XI0/XI1<6>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<3>/MM3 XI0/XI1<6>/XI4<3>/net23 XI0/XI1<6>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<3>/MM1 XI0/XI1<6>/XI4<3>/net5 XI0/XI1<6>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<2>/MM3 XI0/XI1<6>/XI4<2>/net23 XI0/XI1<6>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<2>/MM1 XI0/XI1<6>/XI4<2>/net5 XI0/XI1<6>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<1>/MM3 XI0/XI1<6>/XI4<1>/net23 XI0/XI1<6>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<1>/MM1 XI0/XI1<6>/XI4<1>/net5 XI0/XI1<6>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<0>/MM3 XI0/XI1<6>/XI4<0>/net23 XI0/XI1<6>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<6>/XI4<7>/MM2 XI0/XI1<6>/XI4<7>/net5 XI0/XI1<6>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<6>/MM4 XI0/XI1<6>/XI4<6>/net23 XI0/XI1<6>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<6>/MM2 XI0/XI1<6>/XI4<6>/net5 XI0/XI1<6>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<5>/MM4 XI0/XI1<6>/XI4<5>/net23 XI0/XI1<6>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<5>/MM2 XI0/XI1<6>/XI4<5>/net5 XI0/XI1<6>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<4>/MM4 XI0/XI1<6>/XI4<4>/net23 XI0/XI1<6>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<4>/MM2 XI0/XI1<6>/XI4<4>/net5 XI0/XI1<6>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<3>/MM4 XI0/XI1<6>/XI4<3>/net23 XI0/XI1<6>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<3>/MM2 XI0/XI1<6>/XI4<3>/net5 XI0/XI1<6>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<2>/MM4 XI0/XI1<6>/XI4<2>/net23 XI0/XI1<6>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<2>/MM2 XI0/XI1<6>/XI4<2>/net5 XI0/XI1<6>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<1>/MM4 XI0/XI1<6>/XI4<1>/net23 XI0/XI1<6>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<1>/MM2 XI0/XI1<6>/XI4<1>/net5 XI0/XI1<6>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<0>/MM4 XI0/XI1<6>/XI4<0>/net23 XI0/XI1<6>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<7>/MM6 BL_col1<7> WL<6> XI0/XI1<6>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<6>/XI4<7>/MM5 XI0/XI1<6>/XI4<7>/net5 WL<6> _BL_col1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<6>/MM6 BL_col1<6> WL<6> XI0/XI1<6>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<6>/XI4<6>/MM5 XI0/XI1<6>/XI4<6>/net5 WL<6> _BL_col1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<5>/MM6 BL_col1<5> WL<6> XI0/XI1<6>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<6>/XI4<5>/MM5 XI0/XI1<6>/XI4<5>/net5 WL<6> _BL_col1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<4>/MM6 BL_col1<4> WL<6> XI0/XI1<6>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<6>/XI4<4>/MM5 XI0/XI1<6>/XI4<4>/net5 WL<6> _BL_col1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<3>/MM6 BL_col1<3> WL<6> XI0/XI1<6>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<6>/XI4<3>/MM5 XI0/XI1<6>/XI4<3>/net5 WL<6> _BL_col1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<2>/MM6 BL_col1<2> WL<6> XI0/XI1<6>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<6>/XI4<2>/MM5 XI0/XI1<6>/XI4<2>/net5 WL<6> _BL_col1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<1>/MM6 BL_col1<1> WL<6> XI0/XI1<6>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<6>/XI4<1>/MM5 XI0/XI1<6>/XI4<1>/net5 WL<6> _BL_col1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<6>/XI4<0>/MM6 BL_col1<0> WL<6> XI0/XI1<6>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<6>/XI4<0>/MM5 XI0/XI1<6>/XI4<0>/net5 WL<6> _BL_col1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<7>/MM3 XI0/XI0<5>/XI4<7>/net23 XI0/XI0<5>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<5>/XI4<0>/MM1 XI0/XI0<5>/XI4<0>/net5 XI0/XI0<5>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<7>/MM3 XI0/XI1<5>/XI4<7>/net23 XI0/XI1<5>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<0>/MM1 XI0/XI1<5>/XI4<0>/net5 XI0/XI1<5>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<5>/XI4<7>/MM4 XI0/XI0<5>/XI4<7>/net23 XI0/XI0<5>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<5>/XI4<0>/MM2 XI0/XI0<5>/XI4<0>/net5 XI0/XI0<5>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<7>/MM4 XI0/XI1<5>/XI4<7>/net23 XI0/XI1<5>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<0>/MM2 XI0/XI1<5>/XI4<0>/net5 XI0/XI1<5>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<5>/XI4<7>/MM1 XI0/XI0<5>/XI4<7>/net5 XI0/XI0<5>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<6>/MM3 XI0/XI0<5>/XI4<6>/net23 XI0/XI0<5>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<6>/MM1 XI0/XI0<5>/XI4<6>/net5 XI0/XI0<5>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<5>/MM3 XI0/XI0<5>/XI4<5>/net23 XI0/XI0<5>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<5>/MM1 XI0/XI0<5>/XI4<5>/net5 XI0/XI0<5>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<4>/MM3 XI0/XI0<5>/XI4<4>/net23 XI0/XI0<5>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<4>/MM1 XI0/XI0<5>/XI4<4>/net5 XI0/XI0<5>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<3>/MM3 XI0/XI0<5>/XI4<3>/net23 XI0/XI0<5>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<3>/MM1 XI0/XI0<5>/XI4<3>/net5 XI0/XI0<5>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<2>/MM3 XI0/XI0<5>/XI4<2>/net23 XI0/XI0<5>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<2>/MM1 XI0/XI0<5>/XI4<2>/net5 XI0/XI0<5>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<1>/MM3 XI0/XI0<5>/XI4<1>/net23 XI0/XI0<5>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<1>/MM1 XI0/XI0<5>/XI4<1>/net5 XI0/XI0<5>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<0>/MM3 XI0/XI0<5>/XI4<0>/net23 XI0/XI0<5>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<5>/XI4<7>/MM2 XI0/XI0<5>/XI4<7>/net5 XI0/XI0<5>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<6>/MM4 XI0/XI0<5>/XI4<6>/net23 XI0/XI0<5>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<6>/MM2 XI0/XI0<5>/XI4<6>/net5 XI0/XI0<5>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<5>/MM4 XI0/XI0<5>/XI4<5>/net23 XI0/XI0<5>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<5>/MM2 XI0/XI0<5>/XI4<5>/net5 XI0/XI0<5>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<4>/MM4 XI0/XI0<5>/XI4<4>/net23 XI0/XI0<5>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<4>/MM2 XI0/XI0<5>/XI4<4>/net5 XI0/XI0<5>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<3>/MM4 XI0/XI0<5>/XI4<3>/net23 XI0/XI0<5>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<3>/MM2 XI0/XI0<5>/XI4<3>/net5 XI0/XI0<5>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<2>/MM4 XI0/XI0<5>/XI4<2>/net23 XI0/XI0<5>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<2>/MM2 XI0/XI0<5>/XI4<2>/net5 XI0/XI0<5>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<1>/MM4 XI0/XI0<5>/XI4<1>/net23 XI0/XI0<5>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<1>/MM2 XI0/XI0<5>/XI4<1>/net5 XI0/XI0<5>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<0>/MM4 XI0/XI0<5>/XI4<0>/net23 XI0/XI0<5>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<7>/MM6 BL_col0<7> WL<5> XI0/XI0<5>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<5>/XI4<7>/MM5 XI0/XI0<5>/XI4<7>/net5 WL<5> _BL_col0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<6>/MM6 BL_col0<6> WL<5> XI0/XI0<5>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<5>/XI4<6>/MM5 XI0/XI0<5>/XI4<6>/net5 WL<5> _BL_col0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<5>/MM6 BL_col0<5> WL<5> XI0/XI0<5>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<5>/XI4<5>/MM5 XI0/XI0<5>/XI4<5>/net5 WL<5> _BL_col0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<4>/MM6 BL_col0<4> WL<5> XI0/XI0<5>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<5>/XI4<4>/MM5 XI0/XI0<5>/XI4<4>/net5 WL<5> _BL_col0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<3>/MM6 BL_col0<3> WL<5> XI0/XI0<5>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<5>/XI4<3>/MM5 XI0/XI0<5>/XI4<3>/net5 WL<5> _BL_col0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<2>/MM6 BL_col0<2> WL<5> XI0/XI0<5>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<5>/XI4<2>/MM5 XI0/XI0<5>/XI4<2>/net5 WL<5> _BL_col0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<1>/MM6 BL_col0<1> WL<5> XI0/XI0<5>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<5>/XI4<1>/MM5 XI0/XI0<5>/XI4<1>/net5 WL<5> _BL_col0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<5>/XI4<0>/MM6 BL_col0<0> WL<5> XI0/XI0<5>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<5>/XI4<0>/MM5 XI0/XI0<5>/XI4<0>/net5 WL<5> _BL_col0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<7>/MM1 XI0/XI1<5>/XI4<7>/net5 XI0/XI1<5>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<6>/MM3 XI0/XI1<5>/XI4<6>/net23 XI0/XI1<5>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<6>/MM1 XI0/XI1<5>/XI4<6>/net5 XI0/XI1<5>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<5>/MM3 XI0/XI1<5>/XI4<5>/net23 XI0/XI1<5>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<5>/MM1 XI0/XI1<5>/XI4<5>/net5 XI0/XI1<5>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<4>/MM3 XI0/XI1<5>/XI4<4>/net23 XI0/XI1<5>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<4>/MM1 XI0/XI1<5>/XI4<4>/net5 XI0/XI1<5>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<3>/MM3 XI0/XI1<5>/XI4<3>/net23 XI0/XI1<5>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<3>/MM1 XI0/XI1<5>/XI4<3>/net5 XI0/XI1<5>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<2>/MM3 XI0/XI1<5>/XI4<2>/net23 XI0/XI1<5>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<2>/MM1 XI0/XI1<5>/XI4<2>/net5 XI0/XI1<5>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<1>/MM3 XI0/XI1<5>/XI4<1>/net23 XI0/XI1<5>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<1>/MM1 XI0/XI1<5>/XI4<1>/net5 XI0/XI1<5>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<0>/MM3 XI0/XI1<5>/XI4<0>/net23 XI0/XI1<5>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<5>/XI4<7>/MM2 XI0/XI1<5>/XI4<7>/net5 XI0/XI1<5>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<6>/MM4 XI0/XI1<5>/XI4<6>/net23 XI0/XI1<5>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<6>/MM2 XI0/XI1<5>/XI4<6>/net5 XI0/XI1<5>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<5>/MM4 XI0/XI1<5>/XI4<5>/net23 XI0/XI1<5>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<5>/MM2 XI0/XI1<5>/XI4<5>/net5 XI0/XI1<5>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<4>/MM4 XI0/XI1<5>/XI4<4>/net23 XI0/XI1<5>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<4>/MM2 XI0/XI1<5>/XI4<4>/net5 XI0/XI1<5>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<3>/MM4 XI0/XI1<5>/XI4<3>/net23 XI0/XI1<5>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<3>/MM2 XI0/XI1<5>/XI4<3>/net5 XI0/XI1<5>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<2>/MM4 XI0/XI1<5>/XI4<2>/net23 XI0/XI1<5>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<2>/MM2 XI0/XI1<5>/XI4<2>/net5 XI0/XI1<5>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<1>/MM4 XI0/XI1<5>/XI4<1>/net23 XI0/XI1<5>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<1>/MM2 XI0/XI1<5>/XI4<1>/net5 XI0/XI1<5>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<0>/MM4 XI0/XI1<5>/XI4<0>/net23 XI0/XI1<5>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<7>/MM6 BL_col1<7> WL<5> XI0/XI1<5>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<5>/XI4<7>/MM5 XI0/XI1<5>/XI4<7>/net5 WL<5> _BL_col1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<6>/MM6 BL_col1<6> WL<5> XI0/XI1<5>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<5>/XI4<6>/MM5 XI0/XI1<5>/XI4<6>/net5 WL<5> _BL_col1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<5>/MM6 BL_col1<5> WL<5> XI0/XI1<5>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<5>/XI4<5>/MM5 XI0/XI1<5>/XI4<5>/net5 WL<5> _BL_col1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<4>/MM6 BL_col1<4> WL<5> XI0/XI1<5>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<5>/XI4<4>/MM5 XI0/XI1<5>/XI4<4>/net5 WL<5> _BL_col1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<3>/MM6 BL_col1<3> WL<5> XI0/XI1<5>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<5>/XI4<3>/MM5 XI0/XI1<5>/XI4<3>/net5 WL<5> _BL_col1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<2>/MM6 BL_col1<2> WL<5> XI0/XI1<5>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<5>/XI4<2>/MM5 XI0/XI1<5>/XI4<2>/net5 WL<5> _BL_col1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<1>/MM6 BL_col1<1> WL<5> XI0/XI1<5>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<5>/XI4<1>/MM5 XI0/XI1<5>/XI4<1>/net5 WL<5> _BL_col1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<5>/XI4<0>/MM6 BL_col1<0> WL<5> XI0/XI1<5>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<5>/XI4<0>/MM5 XI0/XI1<5>/XI4<0>/net5 WL<5> _BL_col1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<7>/MM3 XI0/XI0<4>/XI4<7>/net23 XI0/XI0<4>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<4>/XI4<0>/MM1 XI0/XI0<4>/XI4<0>/net5 XI0/XI0<4>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<7>/MM3 XI0/XI1<4>/XI4<7>/net23 XI0/XI1<4>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<0>/MM1 XI0/XI1<4>/XI4<0>/net5 XI0/XI1<4>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<4>/XI4<7>/MM4 XI0/XI0<4>/XI4<7>/net23 XI0/XI0<4>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<4>/XI4<0>/MM2 XI0/XI0<4>/XI4<0>/net5 XI0/XI0<4>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<7>/MM4 XI0/XI1<4>/XI4<7>/net23 XI0/XI1<4>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<0>/MM2 XI0/XI1<4>/XI4<0>/net5 XI0/XI1<4>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<4>/XI4<7>/MM1 XI0/XI0<4>/XI4<7>/net5 XI0/XI0<4>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<6>/MM3 XI0/XI0<4>/XI4<6>/net23 XI0/XI0<4>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<6>/MM1 XI0/XI0<4>/XI4<6>/net5 XI0/XI0<4>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<5>/MM3 XI0/XI0<4>/XI4<5>/net23 XI0/XI0<4>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<5>/MM1 XI0/XI0<4>/XI4<5>/net5 XI0/XI0<4>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<4>/MM3 XI0/XI0<4>/XI4<4>/net23 XI0/XI0<4>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<4>/MM1 XI0/XI0<4>/XI4<4>/net5 XI0/XI0<4>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<3>/MM3 XI0/XI0<4>/XI4<3>/net23 XI0/XI0<4>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<3>/MM1 XI0/XI0<4>/XI4<3>/net5 XI0/XI0<4>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<2>/MM3 XI0/XI0<4>/XI4<2>/net23 XI0/XI0<4>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<2>/MM1 XI0/XI0<4>/XI4<2>/net5 XI0/XI0<4>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<1>/MM3 XI0/XI0<4>/XI4<1>/net23 XI0/XI0<4>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<1>/MM1 XI0/XI0<4>/XI4<1>/net5 XI0/XI0<4>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<0>/MM3 XI0/XI0<4>/XI4<0>/net23 XI0/XI0<4>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<4>/XI4<7>/MM2 XI0/XI0<4>/XI4<7>/net5 XI0/XI0<4>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<6>/MM4 XI0/XI0<4>/XI4<6>/net23 XI0/XI0<4>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<6>/MM2 XI0/XI0<4>/XI4<6>/net5 XI0/XI0<4>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<5>/MM4 XI0/XI0<4>/XI4<5>/net23 XI0/XI0<4>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<5>/MM2 XI0/XI0<4>/XI4<5>/net5 XI0/XI0<4>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<4>/MM4 XI0/XI0<4>/XI4<4>/net23 XI0/XI0<4>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<4>/MM2 XI0/XI0<4>/XI4<4>/net5 XI0/XI0<4>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<3>/MM4 XI0/XI0<4>/XI4<3>/net23 XI0/XI0<4>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<3>/MM2 XI0/XI0<4>/XI4<3>/net5 XI0/XI0<4>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<2>/MM4 XI0/XI0<4>/XI4<2>/net23 XI0/XI0<4>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<2>/MM2 XI0/XI0<4>/XI4<2>/net5 XI0/XI0<4>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<1>/MM4 XI0/XI0<4>/XI4<1>/net23 XI0/XI0<4>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<1>/MM2 XI0/XI0<4>/XI4<1>/net5 XI0/XI0<4>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<0>/MM4 XI0/XI0<4>/XI4<0>/net23 XI0/XI0<4>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<7>/MM6 BL_col0<7> WL<4> XI0/XI0<4>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<4>/XI4<7>/MM5 XI0/XI0<4>/XI4<7>/net5 WL<4> _BL_col0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<6>/MM6 BL_col0<6> WL<4> XI0/XI0<4>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<4>/XI4<6>/MM5 XI0/XI0<4>/XI4<6>/net5 WL<4> _BL_col0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<5>/MM6 BL_col0<5> WL<4> XI0/XI0<4>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<4>/XI4<5>/MM5 XI0/XI0<4>/XI4<5>/net5 WL<4> _BL_col0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<4>/MM6 BL_col0<4> WL<4> XI0/XI0<4>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<4>/XI4<4>/MM5 XI0/XI0<4>/XI4<4>/net5 WL<4> _BL_col0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<3>/MM6 BL_col0<3> WL<4> XI0/XI0<4>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<4>/XI4<3>/MM5 XI0/XI0<4>/XI4<3>/net5 WL<4> _BL_col0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<2>/MM6 BL_col0<2> WL<4> XI0/XI0<4>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<4>/XI4<2>/MM5 XI0/XI0<4>/XI4<2>/net5 WL<4> _BL_col0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<1>/MM6 BL_col0<1> WL<4> XI0/XI0<4>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<4>/XI4<1>/MM5 XI0/XI0<4>/XI4<1>/net5 WL<4> _BL_col0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<4>/XI4<0>/MM6 BL_col0<0> WL<4> XI0/XI0<4>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<4>/XI4<0>/MM5 XI0/XI0<4>/XI4<0>/net5 WL<4> _BL_col0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<7>/MM1 XI0/XI1<4>/XI4<7>/net5 XI0/XI1<4>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<6>/MM3 XI0/XI1<4>/XI4<6>/net23 XI0/XI1<4>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<6>/MM1 XI0/XI1<4>/XI4<6>/net5 XI0/XI1<4>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<5>/MM3 XI0/XI1<4>/XI4<5>/net23 XI0/XI1<4>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<5>/MM1 XI0/XI1<4>/XI4<5>/net5 XI0/XI1<4>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<4>/MM3 XI0/XI1<4>/XI4<4>/net23 XI0/XI1<4>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<4>/MM1 XI0/XI1<4>/XI4<4>/net5 XI0/XI1<4>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<3>/MM3 XI0/XI1<4>/XI4<3>/net23 XI0/XI1<4>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<3>/MM1 XI0/XI1<4>/XI4<3>/net5 XI0/XI1<4>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<2>/MM3 XI0/XI1<4>/XI4<2>/net23 XI0/XI1<4>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<2>/MM1 XI0/XI1<4>/XI4<2>/net5 XI0/XI1<4>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<1>/MM3 XI0/XI1<4>/XI4<1>/net23 XI0/XI1<4>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<1>/MM1 XI0/XI1<4>/XI4<1>/net5 XI0/XI1<4>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<0>/MM3 XI0/XI1<4>/XI4<0>/net23 XI0/XI1<4>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<4>/XI4<7>/MM2 XI0/XI1<4>/XI4<7>/net5 XI0/XI1<4>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<6>/MM4 XI0/XI1<4>/XI4<6>/net23 XI0/XI1<4>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<6>/MM2 XI0/XI1<4>/XI4<6>/net5 XI0/XI1<4>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<5>/MM4 XI0/XI1<4>/XI4<5>/net23 XI0/XI1<4>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<5>/MM2 XI0/XI1<4>/XI4<5>/net5 XI0/XI1<4>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<4>/MM4 XI0/XI1<4>/XI4<4>/net23 XI0/XI1<4>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<4>/MM2 XI0/XI1<4>/XI4<4>/net5 XI0/XI1<4>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<3>/MM4 XI0/XI1<4>/XI4<3>/net23 XI0/XI1<4>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<3>/MM2 XI0/XI1<4>/XI4<3>/net5 XI0/XI1<4>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<2>/MM4 XI0/XI1<4>/XI4<2>/net23 XI0/XI1<4>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<2>/MM2 XI0/XI1<4>/XI4<2>/net5 XI0/XI1<4>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<1>/MM4 XI0/XI1<4>/XI4<1>/net23 XI0/XI1<4>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<1>/MM2 XI0/XI1<4>/XI4<1>/net5 XI0/XI1<4>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<0>/MM4 XI0/XI1<4>/XI4<0>/net23 XI0/XI1<4>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<7>/MM6 BL_col1<7> WL<4> XI0/XI1<4>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<4>/XI4<7>/MM5 XI0/XI1<4>/XI4<7>/net5 WL<4> _BL_col1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<6>/MM6 BL_col1<6> WL<4> XI0/XI1<4>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<4>/XI4<6>/MM5 XI0/XI1<4>/XI4<6>/net5 WL<4> _BL_col1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<5>/MM6 BL_col1<5> WL<4> XI0/XI1<4>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<4>/XI4<5>/MM5 XI0/XI1<4>/XI4<5>/net5 WL<4> _BL_col1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<4>/MM6 BL_col1<4> WL<4> XI0/XI1<4>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<4>/XI4<4>/MM5 XI0/XI1<4>/XI4<4>/net5 WL<4> _BL_col1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<3>/MM6 BL_col1<3> WL<4> XI0/XI1<4>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<4>/XI4<3>/MM5 XI0/XI1<4>/XI4<3>/net5 WL<4> _BL_col1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<2>/MM6 BL_col1<2> WL<4> XI0/XI1<4>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<4>/XI4<2>/MM5 XI0/XI1<4>/XI4<2>/net5 WL<4> _BL_col1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<1>/MM6 BL_col1<1> WL<4> XI0/XI1<4>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<4>/XI4<1>/MM5 XI0/XI1<4>/XI4<1>/net5 WL<4> _BL_col1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<4>/XI4<0>/MM6 BL_col1<0> WL<4> XI0/XI1<4>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<4>/XI4<0>/MM5 XI0/XI1<4>/XI4<0>/net5 WL<4> _BL_col1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<7>/MM3 XI0/XI0<3>/XI4<7>/net23 XI0/XI0<3>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<3>/XI4<0>/MM1 XI0/XI0<3>/XI4<0>/net5 XI0/XI0<3>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<7>/MM3 XI0/XI1<3>/XI4<7>/net23 XI0/XI1<3>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<0>/MM1 XI0/XI1<3>/XI4<0>/net5 XI0/XI1<3>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<3>/XI4<7>/MM4 XI0/XI0<3>/XI4<7>/net23 XI0/XI0<3>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<3>/XI4<0>/MM2 XI0/XI0<3>/XI4<0>/net5 XI0/XI0<3>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<7>/MM4 XI0/XI1<3>/XI4<7>/net23 XI0/XI1<3>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<0>/MM2 XI0/XI1<3>/XI4<0>/net5 XI0/XI1<3>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<3>/XI4<7>/MM1 XI0/XI0<3>/XI4<7>/net5 XI0/XI0<3>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<6>/MM3 XI0/XI0<3>/XI4<6>/net23 XI0/XI0<3>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<6>/MM1 XI0/XI0<3>/XI4<6>/net5 XI0/XI0<3>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<5>/MM3 XI0/XI0<3>/XI4<5>/net23 XI0/XI0<3>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<5>/MM1 XI0/XI0<3>/XI4<5>/net5 XI0/XI0<3>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<4>/MM3 XI0/XI0<3>/XI4<4>/net23 XI0/XI0<3>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<4>/MM1 XI0/XI0<3>/XI4<4>/net5 XI0/XI0<3>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<3>/MM3 XI0/XI0<3>/XI4<3>/net23 XI0/XI0<3>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<3>/MM1 XI0/XI0<3>/XI4<3>/net5 XI0/XI0<3>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<2>/MM3 XI0/XI0<3>/XI4<2>/net23 XI0/XI0<3>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<2>/MM1 XI0/XI0<3>/XI4<2>/net5 XI0/XI0<3>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<1>/MM3 XI0/XI0<3>/XI4<1>/net23 XI0/XI0<3>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<1>/MM1 XI0/XI0<3>/XI4<1>/net5 XI0/XI0<3>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<0>/MM3 XI0/XI0<3>/XI4<0>/net23 XI0/XI0<3>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<3>/XI4<7>/MM2 XI0/XI0<3>/XI4<7>/net5 XI0/XI0<3>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<6>/MM4 XI0/XI0<3>/XI4<6>/net23 XI0/XI0<3>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<6>/MM2 XI0/XI0<3>/XI4<6>/net5 XI0/XI0<3>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<5>/MM4 XI0/XI0<3>/XI4<5>/net23 XI0/XI0<3>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<5>/MM2 XI0/XI0<3>/XI4<5>/net5 XI0/XI0<3>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<4>/MM4 XI0/XI0<3>/XI4<4>/net23 XI0/XI0<3>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<4>/MM2 XI0/XI0<3>/XI4<4>/net5 XI0/XI0<3>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<3>/MM4 XI0/XI0<3>/XI4<3>/net23 XI0/XI0<3>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<3>/MM2 XI0/XI0<3>/XI4<3>/net5 XI0/XI0<3>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<2>/MM4 XI0/XI0<3>/XI4<2>/net23 XI0/XI0<3>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<2>/MM2 XI0/XI0<3>/XI4<2>/net5 XI0/XI0<3>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<1>/MM4 XI0/XI0<3>/XI4<1>/net23 XI0/XI0<3>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<1>/MM2 XI0/XI0<3>/XI4<1>/net5 XI0/XI0<3>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<0>/MM4 XI0/XI0<3>/XI4<0>/net23 XI0/XI0<3>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<7>/MM6 BL_col0<7> WL<3> XI0/XI0<3>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<3>/XI4<7>/MM5 XI0/XI0<3>/XI4<7>/net5 WL<3> _BL_col0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<6>/MM6 BL_col0<6> WL<3> XI0/XI0<3>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<3>/XI4<6>/MM5 XI0/XI0<3>/XI4<6>/net5 WL<3> _BL_col0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<5>/MM6 BL_col0<5> WL<3> XI0/XI0<3>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<3>/XI4<5>/MM5 XI0/XI0<3>/XI4<5>/net5 WL<3> _BL_col0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<4>/MM6 BL_col0<4> WL<3> XI0/XI0<3>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<3>/XI4<4>/MM5 XI0/XI0<3>/XI4<4>/net5 WL<3> _BL_col0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<3>/MM6 BL_col0<3> WL<3> XI0/XI0<3>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<3>/XI4<3>/MM5 XI0/XI0<3>/XI4<3>/net5 WL<3> _BL_col0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<2>/MM6 BL_col0<2> WL<3> XI0/XI0<3>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<3>/XI4<2>/MM5 XI0/XI0<3>/XI4<2>/net5 WL<3> _BL_col0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<1>/MM6 BL_col0<1> WL<3> XI0/XI0<3>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<3>/XI4<1>/MM5 XI0/XI0<3>/XI4<1>/net5 WL<3> _BL_col0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<3>/XI4<0>/MM6 BL_col0<0> WL<3> XI0/XI0<3>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<3>/XI4<0>/MM5 XI0/XI0<3>/XI4<0>/net5 WL<3> _BL_col0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<7>/MM1 XI0/XI1<3>/XI4<7>/net5 XI0/XI1<3>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<6>/MM3 XI0/XI1<3>/XI4<6>/net23 XI0/XI1<3>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<6>/MM1 XI0/XI1<3>/XI4<6>/net5 XI0/XI1<3>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<5>/MM3 XI0/XI1<3>/XI4<5>/net23 XI0/XI1<3>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<5>/MM1 XI0/XI1<3>/XI4<5>/net5 XI0/XI1<3>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<4>/MM3 XI0/XI1<3>/XI4<4>/net23 XI0/XI1<3>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<4>/MM1 XI0/XI1<3>/XI4<4>/net5 XI0/XI1<3>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<3>/MM3 XI0/XI1<3>/XI4<3>/net23 XI0/XI1<3>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<3>/MM1 XI0/XI1<3>/XI4<3>/net5 XI0/XI1<3>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<2>/MM3 XI0/XI1<3>/XI4<2>/net23 XI0/XI1<3>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<2>/MM1 XI0/XI1<3>/XI4<2>/net5 XI0/XI1<3>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<1>/MM3 XI0/XI1<3>/XI4<1>/net23 XI0/XI1<3>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<1>/MM1 XI0/XI1<3>/XI4<1>/net5 XI0/XI1<3>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<0>/MM3 XI0/XI1<3>/XI4<0>/net23 XI0/XI1<3>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<3>/XI4<7>/MM2 XI0/XI1<3>/XI4<7>/net5 XI0/XI1<3>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<6>/MM4 XI0/XI1<3>/XI4<6>/net23 XI0/XI1<3>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<6>/MM2 XI0/XI1<3>/XI4<6>/net5 XI0/XI1<3>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<5>/MM4 XI0/XI1<3>/XI4<5>/net23 XI0/XI1<3>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<5>/MM2 XI0/XI1<3>/XI4<5>/net5 XI0/XI1<3>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<4>/MM4 XI0/XI1<3>/XI4<4>/net23 XI0/XI1<3>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<4>/MM2 XI0/XI1<3>/XI4<4>/net5 XI0/XI1<3>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<3>/MM4 XI0/XI1<3>/XI4<3>/net23 XI0/XI1<3>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<3>/MM2 XI0/XI1<3>/XI4<3>/net5 XI0/XI1<3>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<2>/MM4 XI0/XI1<3>/XI4<2>/net23 XI0/XI1<3>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<2>/MM2 XI0/XI1<3>/XI4<2>/net5 XI0/XI1<3>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<1>/MM4 XI0/XI1<3>/XI4<1>/net23 XI0/XI1<3>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<1>/MM2 XI0/XI1<3>/XI4<1>/net5 XI0/XI1<3>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<0>/MM4 XI0/XI1<3>/XI4<0>/net23 XI0/XI1<3>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<7>/MM6 BL_col1<7> WL<3> XI0/XI1<3>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<3>/XI4<7>/MM5 XI0/XI1<3>/XI4<7>/net5 WL<3> _BL_col1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<6>/MM6 BL_col1<6> WL<3> XI0/XI1<3>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<3>/XI4<6>/MM5 XI0/XI1<3>/XI4<6>/net5 WL<3> _BL_col1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<5>/MM6 BL_col1<5> WL<3> XI0/XI1<3>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<3>/XI4<5>/MM5 XI0/XI1<3>/XI4<5>/net5 WL<3> _BL_col1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<4>/MM6 BL_col1<4> WL<3> XI0/XI1<3>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<3>/XI4<4>/MM5 XI0/XI1<3>/XI4<4>/net5 WL<3> _BL_col1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<3>/MM6 BL_col1<3> WL<3> XI0/XI1<3>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<3>/XI4<3>/MM5 XI0/XI1<3>/XI4<3>/net5 WL<3> _BL_col1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<2>/MM6 BL_col1<2> WL<3> XI0/XI1<3>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<3>/XI4<2>/MM5 XI0/XI1<3>/XI4<2>/net5 WL<3> _BL_col1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<1>/MM6 BL_col1<1> WL<3> XI0/XI1<3>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<3>/XI4<1>/MM5 XI0/XI1<3>/XI4<1>/net5 WL<3> _BL_col1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<3>/XI4<0>/MM6 BL_col1<0> WL<3> XI0/XI1<3>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<3>/XI4<0>/MM5 XI0/XI1<3>/XI4<0>/net5 WL<3> _BL_col1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<7>/MM3 XI0/XI0<2>/XI4<7>/net23 XI0/XI0<2>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<2>/XI4<0>/MM1 XI0/XI0<2>/XI4<0>/net5 XI0/XI0<2>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<7>/MM3 XI0/XI1<2>/XI4<7>/net23 XI0/XI1<2>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<0>/MM1 XI0/XI1<2>/XI4<0>/net5 XI0/XI1<2>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<2>/XI4<7>/MM4 XI0/XI0<2>/XI4<7>/net23 XI0/XI0<2>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<2>/XI4<0>/MM2 XI0/XI0<2>/XI4<0>/net5 XI0/XI0<2>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<7>/MM4 XI0/XI1<2>/XI4<7>/net23 XI0/XI1<2>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<0>/MM2 XI0/XI1<2>/XI4<0>/net5 XI0/XI1<2>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<2>/XI4<7>/MM1 XI0/XI0<2>/XI4<7>/net5 XI0/XI0<2>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<6>/MM3 XI0/XI0<2>/XI4<6>/net23 XI0/XI0<2>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<6>/MM1 XI0/XI0<2>/XI4<6>/net5 XI0/XI0<2>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<5>/MM3 XI0/XI0<2>/XI4<5>/net23 XI0/XI0<2>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<5>/MM1 XI0/XI0<2>/XI4<5>/net5 XI0/XI0<2>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<4>/MM3 XI0/XI0<2>/XI4<4>/net23 XI0/XI0<2>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<4>/MM1 XI0/XI0<2>/XI4<4>/net5 XI0/XI0<2>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<3>/MM3 XI0/XI0<2>/XI4<3>/net23 XI0/XI0<2>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<3>/MM1 XI0/XI0<2>/XI4<3>/net5 XI0/XI0<2>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<2>/MM3 XI0/XI0<2>/XI4<2>/net23 XI0/XI0<2>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<2>/MM1 XI0/XI0<2>/XI4<2>/net5 XI0/XI0<2>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<1>/MM3 XI0/XI0<2>/XI4<1>/net23 XI0/XI0<2>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<1>/MM1 XI0/XI0<2>/XI4<1>/net5 XI0/XI0<2>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<0>/MM3 XI0/XI0<2>/XI4<0>/net23 XI0/XI0<2>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<2>/XI4<7>/MM2 XI0/XI0<2>/XI4<7>/net5 XI0/XI0<2>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<6>/MM4 XI0/XI0<2>/XI4<6>/net23 XI0/XI0<2>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<6>/MM2 XI0/XI0<2>/XI4<6>/net5 XI0/XI0<2>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<5>/MM4 XI0/XI0<2>/XI4<5>/net23 XI0/XI0<2>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<5>/MM2 XI0/XI0<2>/XI4<5>/net5 XI0/XI0<2>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<4>/MM4 XI0/XI0<2>/XI4<4>/net23 XI0/XI0<2>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<4>/MM2 XI0/XI0<2>/XI4<4>/net5 XI0/XI0<2>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<3>/MM4 XI0/XI0<2>/XI4<3>/net23 XI0/XI0<2>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<3>/MM2 XI0/XI0<2>/XI4<3>/net5 XI0/XI0<2>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<2>/MM4 XI0/XI0<2>/XI4<2>/net23 XI0/XI0<2>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<2>/MM2 XI0/XI0<2>/XI4<2>/net5 XI0/XI0<2>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<1>/MM4 XI0/XI0<2>/XI4<1>/net23 XI0/XI0<2>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<1>/MM2 XI0/XI0<2>/XI4<1>/net5 XI0/XI0<2>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<0>/MM4 XI0/XI0<2>/XI4<0>/net23 XI0/XI0<2>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<7>/MM6 BL_col0<7> WL<2> XI0/XI0<2>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<2>/XI4<7>/MM5 XI0/XI0<2>/XI4<7>/net5 WL<2> _BL_col0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<6>/MM6 BL_col0<6> WL<2> XI0/XI0<2>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<2>/XI4<6>/MM5 XI0/XI0<2>/XI4<6>/net5 WL<2> _BL_col0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<5>/MM6 BL_col0<5> WL<2> XI0/XI0<2>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<2>/XI4<5>/MM5 XI0/XI0<2>/XI4<5>/net5 WL<2> _BL_col0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<4>/MM6 BL_col0<4> WL<2> XI0/XI0<2>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<2>/XI4<4>/MM5 XI0/XI0<2>/XI4<4>/net5 WL<2> _BL_col0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<3>/MM6 BL_col0<3> WL<2> XI0/XI0<2>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<2>/XI4<3>/MM5 XI0/XI0<2>/XI4<3>/net5 WL<2> _BL_col0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<2>/MM6 BL_col0<2> WL<2> XI0/XI0<2>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<2>/XI4<2>/MM5 XI0/XI0<2>/XI4<2>/net5 WL<2> _BL_col0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<1>/MM6 BL_col0<1> WL<2> XI0/XI0<2>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<2>/XI4<1>/MM5 XI0/XI0<2>/XI4<1>/net5 WL<2> _BL_col0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<2>/XI4<0>/MM6 BL_col0<0> WL<2> XI0/XI0<2>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<2>/XI4<0>/MM5 XI0/XI0<2>/XI4<0>/net5 WL<2> _BL_col0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<7>/MM1 XI0/XI1<2>/XI4<7>/net5 XI0/XI1<2>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<6>/MM3 XI0/XI1<2>/XI4<6>/net23 XI0/XI1<2>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<6>/MM1 XI0/XI1<2>/XI4<6>/net5 XI0/XI1<2>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<5>/MM3 XI0/XI1<2>/XI4<5>/net23 XI0/XI1<2>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<5>/MM1 XI0/XI1<2>/XI4<5>/net5 XI0/XI1<2>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<4>/MM3 XI0/XI1<2>/XI4<4>/net23 XI0/XI1<2>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<4>/MM1 XI0/XI1<2>/XI4<4>/net5 XI0/XI1<2>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<3>/MM3 XI0/XI1<2>/XI4<3>/net23 XI0/XI1<2>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<3>/MM1 XI0/XI1<2>/XI4<3>/net5 XI0/XI1<2>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<2>/MM3 XI0/XI1<2>/XI4<2>/net23 XI0/XI1<2>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<2>/MM1 XI0/XI1<2>/XI4<2>/net5 XI0/XI1<2>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<1>/MM3 XI0/XI1<2>/XI4<1>/net23 XI0/XI1<2>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<1>/MM1 XI0/XI1<2>/XI4<1>/net5 XI0/XI1<2>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<0>/MM3 XI0/XI1<2>/XI4<0>/net23 XI0/XI1<2>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<2>/XI4<7>/MM2 XI0/XI1<2>/XI4<7>/net5 XI0/XI1<2>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<6>/MM4 XI0/XI1<2>/XI4<6>/net23 XI0/XI1<2>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<6>/MM2 XI0/XI1<2>/XI4<6>/net5 XI0/XI1<2>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<5>/MM4 XI0/XI1<2>/XI4<5>/net23 XI0/XI1<2>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<5>/MM2 XI0/XI1<2>/XI4<5>/net5 XI0/XI1<2>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<4>/MM4 XI0/XI1<2>/XI4<4>/net23 XI0/XI1<2>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<4>/MM2 XI0/XI1<2>/XI4<4>/net5 XI0/XI1<2>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<3>/MM4 XI0/XI1<2>/XI4<3>/net23 XI0/XI1<2>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<3>/MM2 XI0/XI1<2>/XI4<3>/net5 XI0/XI1<2>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<2>/MM4 XI0/XI1<2>/XI4<2>/net23 XI0/XI1<2>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<2>/MM2 XI0/XI1<2>/XI4<2>/net5 XI0/XI1<2>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<1>/MM4 XI0/XI1<2>/XI4<1>/net23 XI0/XI1<2>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<1>/MM2 XI0/XI1<2>/XI4<1>/net5 XI0/XI1<2>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<0>/MM4 XI0/XI1<2>/XI4<0>/net23 XI0/XI1<2>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<7>/MM6 BL_col1<7> WL<2> XI0/XI1<2>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<2>/XI4<7>/MM5 XI0/XI1<2>/XI4<7>/net5 WL<2> _BL_col1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<6>/MM6 BL_col1<6> WL<2> XI0/XI1<2>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<2>/XI4<6>/MM5 XI0/XI1<2>/XI4<6>/net5 WL<2> _BL_col1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<5>/MM6 BL_col1<5> WL<2> XI0/XI1<2>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<2>/XI4<5>/MM5 XI0/XI1<2>/XI4<5>/net5 WL<2> _BL_col1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<4>/MM6 BL_col1<4> WL<2> XI0/XI1<2>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<2>/XI4<4>/MM5 XI0/XI1<2>/XI4<4>/net5 WL<2> _BL_col1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<3>/MM6 BL_col1<3> WL<2> XI0/XI1<2>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<2>/XI4<3>/MM5 XI0/XI1<2>/XI4<3>/net5 WL<2> _BL_col1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<2>/MM6 BL_col1<2> WL<2> XI0/XI1<2>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<2>/XI4<2>/MM5 XI0/XI1<2>/XI4<2>/net5 WL<2> _BL_col1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<1>/MM6 BL_col1<1> WL<2> XI0/XI1<2>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<2>/XI4<1>/MM5 XI0/XI1<2>/XI4<1>/net5 WL<2> _BL_col1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<2>/XI4<0>/MM6 BL_col1<0> WL<2> XI0/XI1<2>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<2>/XI4<0>/MM5 XI0/XI1<2>/XI4<0>/net5 WL<2> _BL_col1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<7>/MM3 XI0/XI0<1>/XI4<7>/net23 XI0/XI0<1>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<1>/XI4<0>/MM1 XI0/XI0<1>/XI4<0>/net5 XI0/XI0<1>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<7>/MM3 XI0/XI1<1>/XI4<7>/net23 XI0/XI1<1>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<0>/MM1 XI0/XI1<1>/XI4<0>/net5 XI0/XI1<1>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<1>/XI4<7>/MM4 XI0/XI0<1>/XI4<7>/net23 XI0/XI0<1>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<1>/XI4<0>/MM2 XI0/XI0<1>/XI4<0>/net5 XI0/XI0<1>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<7>/MM4 XI0/XI1<1>/XI4<7>/net23 XI0/XI1<1>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<0>/MM2 XI0/XI1<1>/XI4<0>/net5 XI0/XI1<1>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<1>/XI4<7>/MM1 XI0/XI0<1>/XI4<7>/net5 XI0/XI0<1>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<6>/MM3 XI0/XI0<1>/XI4<6>/net23 XI0/XI0<1>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<6>/MM1 XI0/XI0<1>/XI4<6>/net5 XI0/XI0<1>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<5>/MM3 XI0/XI0<1>/XI4<5>/net23 XI0/XI0<1>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<5>/MM1 XI0/XI0<1>/XI4<5>/net5 XI0/XI0<1>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<4>/MM3 XI0/XI0<1>/XI4<4>/net23 XI0/XI0<1>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<4>/MM1 XI0/XI0<1>/XI4<4>/net5 XI0/XI0<1>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<3>/MM3 XI0/XI0<1>/XI4<3>/net23 XI0/XI0<1>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<3>/MM1 XI0/XI0<1>/XI4<3>/net5 XI0/XI0<1>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<2>/MM3 XI0/XI0<1>/XI4<2>/net23 XI0/XI0<1>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<2>/MM1 XI0/XI0<1>/XI4<2>/net5 XI0/XI0<1>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<1>/MM3 XI0/XI0<1>/XI4<1>/net23 XI0/XI0<1>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<1>/MM1 XI0/XI0<1>/XI4<1>/net5 XI0/XI0<1>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<0>/MM3 XI0/XI0<1>/XI4<0>/net23 XI0/XI0<1>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<1>/XI4<7>/MM2 XI0/XI0<1>/XI4<7>/net5 XI0/XI0<1>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<6>/MM4 XI0/XI0<1>/XI4<6>/net23 XI0/XI0<1>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<6>/MM2 XI0/XI0<1>/XI4<6>/net5 XI0/XI0<1>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<5>/MM4 XI0/XI0<1>/XI4<5>/net23 XI0/XI0<1>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<5>/MM2 XI0/XI0<1>/XI4<5>/net5 XI0/XI0<1>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<4>/MM4 XI0/XI0<1>/XI4<4>/net23 XI0/XI0<1>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<4>/MM2 XI0/XI0<1>/XI4<4>/net5 XI0/XI0<1>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<3>/MM4 XI0/XI0<1>/XI4<3>/net23 XI0/XI0<1>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<3>/MM2 XI0/XI0<1>/XI4<3>/net5 XI0/XI0<1>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<2>/MM4 XI0/XI0<1>/XI4<2>/net23 XI0/XI0<1>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<2>/MM2 XI0/XI0<1>/XI4<2>/net5 XI0/XI0<1>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<1>/MM4 XI0/XI0<1>/XI4<1>/net23 XI0/XI0<1>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<1>/MM2 XI0/XI0<1>/XI4<1>/net5 XI0/XI0<1>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<0>/MM4 XI0/XI0<1>/XI4<0>/net23 XI0/XI0<1>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<7>/MM6 BL_col0<7> WL<1> XI0/XI0<1>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<1>/XI4<7>/MM5 XI0/XI0<1>/XI4<7>/net5 WL<1> _BL_col0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<6>/MM6 BL_col0<6> WL<1> XI0/XI0<1>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<1>/XI4<6>/MM5 XI0/XI0<1>/XI4<6>/net5 WL<1> _BL_col0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<5>/MM6 BL_col0<5> WL<1> XI0/XI0<1>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<1>/XI4<5>/MM5 XI0/XI0<1>/XI4<5>/net5 WL<1> _BL_col0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<4>/MM6 BL_col0<4> WL<1> XI0/XI0<1>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<1>/XI4<4>/MM5 XI0/XI0<1>/XI4<4>/net5 WL<1> _BL_col0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<3>/MM6 BL_col0<3> WL<1> XI0/XI0<1>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<1>/XI4<3>/MM5 XI0/XI0<1>/XI4<3>/net5 WL<1> _BL_col0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<2>/MM6 BL_col0<2> WL<1> XI0/XI0<1>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<1>/XI4<2>/MM5 XI0/XI0<1>/XI4<2>/net5 WL<1> _BL_col0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<1>/MM6 BL_col0<1> WL<1> XI0/XI0<1>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<1>/XI4<1>/MM5 XI0/XI0<1>/XI4<1>/net5 WL<1> _BL_col0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<1>/XI4<0>/MM6 BL_col0<0> WL<1> XI0/XI0<1>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<1>/XI4<0>/MM5 XI0/XI0<1>/XI4<0>/net5 WL<1> _BL_col0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<7>/MM1 XI0/XI1<1>/XI4<7>/net5 XI0/XI1<1>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<6>/MM3 XI0/XI1<1>/XI4<6>/net23 XI0/XI1<1>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<6>/MM1 XI0/XI1<1>/XI4<6>/net5 XI0/XI1<1>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<5>/MM3 XI0/XI1<1>/XI4<5>/net23 XI0/XI1<1>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<5>/MM1 XI0/XI1<1>/XI4<5>/net5 XI0/XI1<1>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<4>/MM3 XI0/XI1<1>/XI4<4>/net23 XI0/XI1<1>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<4>/MM1 XI0/XI1<1>/XI4<4>/net5 XI0/XI1<1>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<3>/MM3 XI0/XI1<1>/XI4<3>/net23 XI0/XI1<1>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<3>/MM1 XI0/XI1<1>/XI4<3>/net5 XI0/XI1<1>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<2>/MM3 XI0/XI1<1>/XI4<2>/net23 XI0/XI1<1>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<2>/MM1 XI0/XI1<1>/XI4<2>/net5 XI0/XI1<1>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<1>/MM3 XI0/XI1<1>/XI4<1>/net23 XI0/XI1<1>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<1>/MM1 XI0/XI1<1>/XI4<1>/net5 XI0/XI1<1>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<0>/MM3 XI0/XI1<1>/XI4<0>/net23 XI0/XI1<1>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<1>/XI4<7>/MM2 XI0/XI1<1>/XI4<7>/net5 XI0/XI1<1>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<6>/MM4 XI0/XI1<1>/XI4<6>/net23 XI0/XI1<1>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<6>/MM2 XI0/XI1<1>/XI4<6>/net5 XI0/XI1<1>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<5>/MM4 XI0/XI1<1>/XI4<5>/net23 XI0/XI1<1>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<5>/MM2 XI0/XI1<1>/XI4<5>/net5 XI0/XI1<1>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<4>/MM4 XI0/XI1<1>/XI4<4>/net23 XI0/XI1<1>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<4>/MM2 XI0/XI1<1>/XI4<4>/net5 XI0/XI1<1>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<3>/MM4 XI0/XI1<1>/XI4<3>/net23 XI0/XI1<1>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<3>/MM2 XI0/XI1<1>/XI4<3>/net5 XI0/XI1<1>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<2>/MM4 XI0/XI1<1>/XI4<2>/net23 XI0/XI1<1>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<2>/MM2 XI0/XI1<1>/XI4<2>/net5 XI0/XI1<1>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<1>/MM4 XI0/XI1<1>/XI4<1>/net23 XI0/XI1<1>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<1>/MM2 XI0/XI1<1>/XI4<1>/net5 XI0/XI1<1>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<0>/MM4 XI0/XI1<1>/XI4<0>/net23 XI0/XI1<1>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<7>/MM6 BL_col1<7> WL<1> XI0/XI1<1>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<1>/XI4<7>/MM5 XI0/XI1<1>/XI4<7>/net5 WL<1> _BL_col1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<6>/MM6 BL_col1<6> WL<1> XI0/XI1<1>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<1>/XI4<6>/MM5 XI0/XI1<1>/XI4<6>/net5 WL<1> _BL_col1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<5>/MM6 BL_col1<5> WL<1> XI0/XI1<1>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<1>/XI4<5>/MM5 XI0/XI1<1>/XI4<5>/net5 WL<1> _BL_col1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<4>/MM6 BL_col1<4> WL<1> XI0/XI1<1>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<1>/XI4<4>/MM5 XI0/XI1<1>/XI4<4>/net5 WL<1> _BL_col1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<3>/MM6 BL_col1<3> WL<1> XI0/XI1<1>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<1>/XI4<3>/MM5 XI0/XI1<1>/XI4<3>/net5 WL<1> _BL_col1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<2>/MM6 BL_col1<2> WL<1> XI0/XI1<1>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<1>/XI4<2>/MM5 XI0/XI1<1>/XI4<2>/net5 WL<1> _BL_col1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<1>/MM6 BL_col1<1> WL<1> XI0/XI1<1>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<1>/XI4<1>/MM5 XI0/XI1<1>/XI4<1>/net5 WL<1> _BL_col1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<1>/XI4<0>/MM6 BL_col1<0> WL<1> XI0/XI1<1>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<1>/XI4<0>/MM5 XI0/XI1<1>/XI4<0>/net5 WL<1> _BL_col1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<7>/MM3 XI0/XI0<0>/XI4<7>/net23 XI0/XI0<0>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<0>/XI4<0>/MM1 XI0/XI0<0>/XI4<0>/net5 XI0/XI0<0>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<7>/MM3 XI0/XI1<0>/XI4<7>/net23 XI0/XI1<0>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<0>/MM1 XI0/XI1<0>/XI4<0>/net5 XI0/XI1<0>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<0>/XI4<7>/MM4 XI0/XI0<0>/XI4<7>/net23 XI0/XI0<0>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<0>/XI4<0>/MM2 XI0/XI0<0>/XI4<0>/net5 XI0/XI0<0>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<7>/MM4 XI0/XI1<0>/XI4<7>/net23 XI0/XI1<0>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<0>/MM2 XI0/XI1<0>/XI4<0>/net5 XI0/XI1<0>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<0>/XI4<7>/MM1 XI0/XI0<0>/XI4<7>/net5 XI0/XI0<0>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<6>/MM3 XI0/XI0<0>/XI4<6>/net23 XI0/XI0<0>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<6>/MM1 XI0/XI0<0>/XI4<6>/net5 XI0/XI0<0>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<5>/MM3 XI0/XI0<0>/XI4<5>/net23 XI0/XI0<0>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<5>/MM1 XI0/XI0<0>/XI4<5>/net5 XI0/XI0<0>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<4>/MM3 XI0/XI0<0>/XI4<4>/net23 XI0/XI0<0>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<4>/MM1 XI0/XI0<0>/XI4<4>/net5 XI0/XI0<0>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<3>/MM3 XI0/XI0<0>/XI4<3>/net23 XI0/XI0<0>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<3>/MM1 XI0/XI0<0>/XI4<3>/net5 XI0/XI0<0>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<2>/MM3 XI0/XI0<0>/XI4<2>/net23 XI0/XI0<0>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<2>/MM1 XI0/XI0<0>/XI4<2>/net5 XI0/XI0<0>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<1>/MM3 XI0/XI0<0>/XI4<1>/net23 XI0/XI0<0>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<1>/MM1 XI0/XI0<0>/XI4<1>/net5 XI0/XI0<0>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<0>/MM3 XI0/XI0<0>/XI4<0>/net23 XI0/XI0<0>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<0>/XI4<7>/MM2 XI0/XI0<0>/XI4<7>/net5 XI0/XI0<0>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<6>/MM4 XI0/XI0<0>/XI4<6>/net23 XI0/XI0<0>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<6>/MM2 XI0/XI0<0>/XI4<6>/net5 XI0/XI0<0>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<5>/MM4 XI0/XI0<0>/XI4<5>/net23 XI0/XI0<0>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<5>/MM2 XI0/XI0<0>/XI4<5>/net5 XI0/XI0<0>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<4>/MM4 XI0/XI0<0>/XI4<4>/net23 XI0/XI0<0>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<4>/MM2 XI0/XI0<0>/XI4<4>/net5 XI0/XI0<0>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<3>/MM4 XI0/XI0<0>/XI4<3>/net23 XI0/XI0<0>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<3>/MM2 XI0/XI0<0>/XI4<3>/net5 XI0/XI0<0>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<2>/MM4 XI0/XI0<0>/XI4<2>/net23 XI0/XI0<0>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<2>/MM2 XI0/XI0<0>/XI4<2>/net5 XI0/XI0<0>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<1>/MM4 XI0/XI0<0>/XI4<1>/net23 XI0/XI0<0>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<1>/MM2 XI0/XI0<0>/XI4<1>/net5 XI0/XI0<0>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<0>/MM4 XI0/XI0<0>/XI4<0>/net23 XI0/XI0<0>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<7>/MM6 BL_col0<7> WL<0> XI0/XI0<0>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<0>/XI4<7>/MM5 XI0/XI0<0>/XI4<7>/net5 WL<0> _BL_col0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<6>/MM6 BL_col0<6> WL<0> XI0/XI0<0>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<0>/XI4<6>/MM5 XI0/XI0<0>/XI4<6>/net5 WL<0> _BL_col0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<5>/MM6 BL_col0<5> WL<0> XI0/XI0<0>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<0>/XI4<5>/MM5 XI0/XI0<0>/XI4<5>/net5 WL<0> _BL_col0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<4>/MM6 BL_col0<4> WL<0> XI0/XI0<0>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<0>/XI4<4>/MM5 XI0/XI0<0>/XI4<4>/net5 WL<0> _BL_col0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<3>/MM6 BL_col0<3> WL<0> XI0/XI0<0>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<0>/XI4<3>/MM5 XI0/XI0<0>/XI4<3>/net5 WL<0> _BL_col0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<2>/MM6 BL_col0<2> WL<0> XI0/XI0<0>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<0>/XI4<2>/MM5 XI0/XI0<0>/XI4<2>/net5 WL<0> _BL_col0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<1>/MM6 BL_col0<1> WL<0> XI0/XI0<0>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<0>/XI4<1>/MM5 XI0/XI0<0>/XI4<1>/net5 WL<0> _BL_col0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<0>/XI4<0>/MM6 BL_col0<0> WL<0> XI0/XI0<0>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<0>/XI4<0>/MM5 XI0/XI0<0>/XI4<0>/net5 WL<0> _BL_col0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<7>/MM1 XI0/XI1<0>/XI4<7>/net5 XI0/XI1<0>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<6>/MM3 XI0/XI1<0>/XI4<6>/net23 XI0/XI1<0>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<6>/MM1 XI0/XI1<0>/XI4<6>/net5 XI0/XI1<0>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<5>/MM3 XI0/XI1<0>/XI4<5>/net23 XI0/XI1<0>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<5>/MM1 XI0/XI1<0>/XI4<5>/net5 XI0/XI1<0>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<4>/MM3 XI0/XI1<0>/XI4<4>/net23 XI0/XI1<0>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<4>/MM1 XI0/XI1<0>/XI4<4>/net5 XI0/XI1<0>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<3>/MM3 XI0/XI1<0>/XI4<3>/net23 XI0/XI1<0>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<3>/MM1 XI0/XI1<0>/XI4<3>/net5 XI0/XI1<0>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<2>/MM3 XI0/XI1<0>/XI4<2>/net23 XI0/XI1<0>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<2>/MM1 XI0/XI1<0>/XI4<2>/net5 XI0/XI1<0>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<1>/MM3 XI0/XI1<0>/XI4<1>/net23 XI0/XI1<0>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<1>/MM1 XI0/XI1<0>/XI4<1>/net5 XI0/XI1<0>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<0>/MM3 XI0/XI1<0>/XI4<0>/net23 XI0/XI1<0>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<0>/XI4<7>/MM2 XI0/XI1<0>/XI4<7>/net5 XI0/XI1<0>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<6>/MM4 XI0/XI1<0>/XI4<6>/net23 XI0/XI1<0>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<6>/MM2 XI0/XI1<0>/XI4<6>/net5 XI0/XI1<0>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<5>/MM4 XI0/XI1<0>/XI4<5>/net23 XI0/XI1<0>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<5>/MM2 XI0/XI1<0>/XI4<5>/net5 XI0/XI1<0>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<4>/MM4 XI0/XI1<0>/XI4<4>/net23 XI0/XI1<0>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<4>/MM2 XI0/XI1<0>/XI4<4>/net5 XI0/XI1<0>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<3>/MM4 XI0/XI1<0>/XI4<3>/net23 XI0/XI1<0>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<3>/MM2 XI0/XI1<0>/XI4<3>/net5 XI0/XI1<0>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<2>/MM4 XI0/XI1<0>/XI4<2>/net23 XI0/XI1<0>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<2>/MM2 XI0/XI1<0>/XI4<2>/net5 XI0/XI1<0>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<1>/MM4 XI0/XI1<0>/XI4<1>/net23 XI0/XI1<0>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<1>/MM2 XI0/XI1<0>/XI4<1>/net5 XI0/XI1<0>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<0>/MM4 XI0/XI1<0>/XI4<0>/net23 XI0/XI1<0>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<7>/MM6 BL_col1<7> WL<0> XI0/XI1<0>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<0>/XI4<7>/MM5 XI0/XI1<0>/XI4<7>/net5 WL<0> _BL_col1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<6>/MM6 BL_col1<6> WL<0> XI0/XI1<0>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<0>/XI4<6>/MM5 XI0/XI1<0>/XI4<6>/net5 WL<0> _BL_col1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<5>/MM6 BL_col1<5> WL<0> XI0/XI1<0>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<0>/XI4<5>/MM5 XI0/XI1<0>/XI4<5>/net5 WL<0> _BL_col1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<4>/MM6 BL_col1<4> WL<0> XI0/XI1<0>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<0>/XI4<4>/MM5 XI0/XI1<0>/XI4<4>/net5 WL<0> _BL_col1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<3>/MM6 BL_col1<3> WL<0> XI0/XI1<0>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<0>/XI4<3>/MM5 XI0/XI1<0>/XI4<3>/net5 WL<0> _BL_col1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<2>/MM6 BL_col1<2> WL<0> XI0/XI1<0>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<0>/XI4<2>/MM5 XI0/XI1<0>/XI4<2>/net5 WL<0> _BL_col1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<1>/MM6 BL_col1<1> WL<0> XI0/XI1<0>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<0>/XI4<1>/MM5 XI0/XI1<0>/XI4<1>/net5 WL<0> _BL_col1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<0>/XI4<0>/MM6 BL_col1<0> WL<0> XI0/XI1<0>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<0>/XI4<0>/MM5 XI0/XI1<0>/XI4<0>/net5 WL<0> _BL_col1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<7>/MM3 XI0/XI0<15>/XI4<7>/net23 XI0/XI0<15>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<15>/XI4<0>/MM1 XI0/XI0<15>/XI4<0>/net5 XI0/XI0<15>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<7>/MM3 XI0/XI1<15>/XI4<7>/net23 XI0/XI1<15>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<0>/MM1 XI0/XI1<15>/XI4<0>/net5 XI0/XI1<15>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<15>/XI4<7>/MM4 XI0/XI0<15>/XI4<7>/net23 XI0/XI0<15>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<15>/XI4<0>/MM2 XI0/XI0<15>/XI4<0>/net5 XI0/XI0<15>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<7>/MM4 XI0/XI1<15>/XI4<7>/net23 XI0/XI1<15>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<0>/MM2 XI0/XI1<15>/XI4<0>/net5 XI0/XI1<15>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<15>/XI4<7>/MM1 XI0/XI0<15>/XI4<7>/net5 XI0/XI0<15>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<6>/MM3 XI0/XI0<15>/XI4<6>/net23 XI0/XI0<15>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<6>/MM1 XI0/XI0<15>/XI4<6>/net5 XI0/XI0<15>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<5>/MM3 XI0/XI0<15>/XI4<5>/net23 XI0/XI0<15>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<5>/MM1 XI0/XI0<15>/XI4<5>/net5 XI0/XI0<15>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<4>/MM3 XI0/XI0<15>/XI4<4>/net23 XI0/XI0<15>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<4>/MM1 XI0/XI0<15>/XI4<4>/net5 XI0/XI0<15>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<3>/MM3 XI0/XI0<15>/XI4<3>/net23 XI0/XI0<15>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<3>/MM1 XI0/XI0<15>/XI4<3>/net5 XI0/XI0<15>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<2>/MM3 XI0/XI0<15>/XI4<2>/net23 XI0/XI0<15>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<2>/MM1 XI0/XI0<15>/XI4<2>/net5 XI0/XI0<15>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<1>/MM3 XI0/XI0<15>/XI4<1>/net23 XI0/XI0<15>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<1>/MM1 XI0/XI0<15>/XI4<1>/net5 XI0/XI0<15>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<0>/MM3 XI0/XI0<15>/XI4<0>/net23 XI0/XI0<15>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<15>/XI4<7>/MM2 XI0/XI0<15>/XI4<7>/net5 XI0/XI0<15>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<6>/MM4 XI0/XI0<15>/XI4<6>/net23 XI0/XI0<15>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<6>/MM2 XI0/XI0<15>/XI4<6>/net5 XI0/XI0<15>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<5>/MM4 XI0/XI0<15>/XI4<5>/net23 XI0/XI0<15>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<5>/MM2 XI0/XI0<15>/XI4<5>/net5 XI0/XI0<15>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<4>/MM4 XI0/XI0<15>/XI4<4>/net23 XI0/XI0<15>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<4>/MM2 XI0/XI0<15>/XI4<4>/net5 XI0/XI0<15>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<3>/MM4 XI0/XI0<15>/XI4<3>/net23 XI0/XI0<15>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<3>/MM2 XI0/XI0<15>/XI4<3>/net5 XI0/XI0<15>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<2>/MM4 XI0/XI0<15>/XI4<2>/net23 XI0/XI0<15>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<2>/MM2 XI0/XI0<15>/XI4<2>/net5 XI0/XI0<15>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<1>/MM4 XI0/XI0<15>/XI4<1>/net23 XI0/XI0<15>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<1>/MM2 XI0/XI0<15>/XI4<1>/net5 XI0/XI0<15>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<0>/MM4 XI0/XI0<15>/XI4<0>/net23 XI0/XI0<15>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<7>/MM6 BL_col0<7> WL<15> XI0/XI0<15>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<15>/XI4<7>/MM5 XI0/XI0<15>/XI4<7>/net5 WL<15> _BL_col0<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<6>/MM6 BL_col0<6> WL<15> XI0/XI0<15>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<15>/XI4<6>/MM5 XI0/XI0<15>/XI4<6>/net5 WL<15> _BL_col0<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<5>/MM6 BL_col0<5> WL<15> XI0/XI0<15>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<15>/XI4<5>/MM5 XI0/XI0<15>/XI4<5>/net5 WL<15> _BL_col0<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<4>/MM6 BL_col0<4> WL<15> XI0/XI0<15>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<15>/XI4<4>/MM5 XI0/XI0<15>/XI4<4>/net5 WL<15> _BL_col0<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<3>/MM6 BL_col0<3> WL<15> XI0/XI0<15>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<15>/XI4<3>/MM5 XI0/XI0<15>/XI4<3>/net5 WL<15> _BL_col0<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<2>/MM6 BL_col0<2> WL<15> XI0/XI0<15>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<15>/XI4<2>/MM5 XI0/XI0<15>/XI4<2>/net5 WL<15> _BL_col0<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<1>/MM6 BL_col0<1> WL<15> XI0/XI0<15>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<15>/XI4<1>/MM5 XI0/XI0<15>/XI4<1>/net5 WL<15> _BL_col0<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<15>/XI4<0>/MM6 BL_col0<0> WL<15> XI0/XI0<15>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<15>/XI4<0>/MM5 XI0/XI0<15>/XI4<0>/net5 WL<15> _BL_col0<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<7>/MM1 XI0/XI1<15>/XI4<7>/net5 XI0/XI1<15>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<6>/MM3 XI0/XI1<15>/XI4<6>/net23 XI0/XI1<15>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<6>/MM1 XI0/XI1<15>/XI4<6>/net5 XI0/XI1<15>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<5>/MM3 XI0/XI1<15>/XI4<5>/net23 XI0/XI1<15>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<5>/MM1 XI0/XI1<15>/XI4<5>/net5 XI0/XI1<15>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<4>/MM3 XI0/XI1<15>/XI4<4>/net23 XI0/XI1<15>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<4>/MM1 XI0/XI1<15>/XI4<4>/net5 XI0/XI1<15>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<3>/MM3 XI0/XI1<15>/XI4<3>/net23 XI0/XI1<15>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<3>/MM1 XI0/XI1<15>/XI4<3>/net5 XI0/XI1<15>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<2>/MM3 XI0/XI1<15>/XI4<2>/net23 XI0/XI1<15>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<2>/MM1 XI0/XI1<15>/XI4<2>/net5 XI0/XI1<15>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<1>/MM3 XI0/XI1<15>/XI4<1>/net23 XI0/XI1<15>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<1>/MM1 XI0/XI1<15>/XI4<1>/net5 XI0/XI1<15>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<0>/MM3 XI0/XI1<15>/XI4<0>/net23 XI0/XI1<15>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<15>/XI4<7>/MM2 XI0/XI1<15>/XI4<7>/net5 XI0/XI1<15>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<6>/MM4 XI0/XI1<15>/XI4<6>/net23 XI0/XI1<15>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<6>/MM2 XI0/XI1<15>/XI4<6>/net5 XI0/XI1<15>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<5>/MM4 XI0/XI1<15>/XI4<5>/net23 XI0/XI1<15>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<5>/MM2 XI0/XI1<15>/XI4<5>/net5 XI0/XI1<15>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<4>/MM4 XI0/XI1<15>/XI4<4>/net23 XI0/XI1<15>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<4>/MM2 XI0/XI1<15>/XI4<4>/net5 XI0/XI1<15>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<3>/MM4 XI0/XI1<15>/XI4<3>/net23 XI0/XI1<15>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<3>/MM2 XI0/XI1<15>/XI4<3>/net5 XI0/XI1<15>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<2>/MM4 XI0/XI1<15>/XI4<2>/net23 XI0/XI1<15>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<2>/MM2 XI0/XI1<15>/XI4<2>/net5 XI0/XI1<15>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<1>/MM4 XI0/XI1<15>/XI4<1>/net23 XI0/XI1<15>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<1>/MM2 XI0/XI1<15>/XI4<1>/net5 XI0/XI1<15>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<0>/MM4 XI0/XI1<15>/XI4<0>/net23 XI0/XI1<15>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<7>/MM6 BL_col1<7> WL<15> XI0/XI1<15>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<15>/XI4<7>/MM5 XI0/XI1<15>/XI4<7>/net5 WL<15> _BL_col1<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<6>/MM6 BL_col1<6> WL<15> XI0/XI1<15>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<15>/XI4<6>/MM5 XI0/XI1<15>/XI4<6>/net5 WL<15> _BL_col1<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<5>/MM6 BL_col1<5> WL<15> XI0/XI1<15>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<15>/XI4<5>/MM5 XI0/XI1<15>/XI4<5>/net5 WL<15> _BL_col1<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<4>/MM6 BL_col1<4> WL<15> XI0/XI1<15>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<15>/XI4<4>/MM5 XI0/XI1<15>/XI4<4>/net5 WL<15> _BL_col1<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<3>/MM6 BL_col1<3> WL<15> XI0/XI1<15>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<15>/XI4<3>/MM5 XI0/XI1<15>/XI4<3>/net5 WL<15> _BL_col1<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<2>/MM6 BL_col1<2> WL<15> XI0/XI1<15>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<15>/XI4<2>/MM5 XI0/XI1<15>/XI4<2>/net5 WL<15> _BL_col1<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<1>/MM6 BL_col1<1> WL<15> XI0/XI1<15>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<15>/XI4<1>/MM5 XI0/XI1<15>/XI4<1>/net5 WL<15> _BL_col1<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<15>/XI4<0>/MM6 BL_col1<0> WL<15> XI0/XI1<15>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<15>/XI4<0>/MM5 XI0/XI1<15>/XI4<0>/net5 WL<15> _BL_col1<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<7>/MM3 XI0/XI0<14>/XI4<7>/net23 XI0/XI0<14>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<14>/XI4<0>/MM1 XI0/XI0<14>/XI4<0>/net5 XI0/XI0<14>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<7>/MM3 XI0/XI1<14>/XI4<7>/net23 XI0/XI1<14>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<0>/MM1 XI0/XI1<14>/XI4<0>/net5 XI0/XI1<14>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<14>/XI4<7>/MM4 XI0/XI0<14>/XI4<7>/net23 XI0/XI0<14>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<14>/XI4<0>/MM2 XI0/XI0<14>/XI4<0>/net5 XI0/XI0<14>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<7>/MM4 XI0/XI1<14>/XI4<7>/net23 XI0/XI1<14>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<0>/MM2 XI0/XI1<14>/XI4<0>/net5 XI0/XI1<14>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<14>/XI4<7>/MM1 XI0/XI0<14>/XI4<7>/net5 XI0/XI0<14>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<6>/MM3 XI0/XI0<14>/XI4<6>/net23 XI0/XI0<14>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<6>/MM1 XI0/XI0<14>/XI4<6>/net5 XI0/XI0<14>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<5>/MM3 XI0/XI0<14>/XI4<5>/net23 XI0/XI0<14>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<5>/MM1 XI0/XI0<14>/XI4<5>/net5 XI0/XI0<14>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<4>/MM3 XI0/XI0<14>/XI4<4>/net23 XI0/XI0<14>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<4>/MM1 XI0/XI0<14>/XI4<4>/net5 XI0/XI0<14>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<3>/MM3 XI0/XI0<14>/XI4<3>/net23 XI0/XI0<14>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<3>/MM1 XI0/XI0<14>/XI4<3>/net5 XI0/XI0<14>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<2>/MM3 XI0/XI0<14>/XI4<2>/net23 XI0/XI0<14>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<2>/MM1 XI0/XI0<14>/XI4<2>/net5 XI0/XI0<14>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<1>/MM3 XI0/XI0<14>/XI4<1>/net23 XI0/XI0<14>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<1>/MM1 XI0/XI0<14>/XI4<1>/net5 XI0/XI0<14>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<0>/MM3 XI0/XI0<14>/XI4<0>/net23 XI0/XI0<14>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<14>/XI4<7>/MM2 XI0/XI0<14>/XI4<7>/net5 XI0/XI0<14>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<6>/MM4 XI0/XI0<14>/XI4<6>/net23 XI0/XI0<14>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<6>/MM2 XI0/XI0<14>/XI4<6>/net5 XI0/XI0<14>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<5>/MM4 XI0/XI0<14>/XI4<5>/net23 XI0/XI0<14>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<5>/MM2 XI0/XI0<14>/XI4<5>/net5 XI0/XI0<14>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<4>/MM4 XI0/XI0<14>/XI4<4>/net23 XI0/XI0<14>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<4>/MM2 XI0/XI0<14>/XI4<4>/net5 XI0/XI0<14>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<3>/MM4 XI0/XI0<14>/XI4<3>/net23 XI0/XI0<14>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<3>/MM2 XI0/XI0<14>/XI4<3>/net5 XI0/XI0<14>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<2>/MM4 XI0/XI0<14>/XI4<2>/net23 XI0/XI0<14>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<2>/MM2 XI0/XI0<14>/XI4<2>/net5 XI0/XI0<14>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<1>/MM4 XI0/XI0<14>/XI4<1>/net23 XI0/XI0<14>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<1>/MM2 XI0/XI0<14>/XI4<1>/net5 XI0/XI0<14>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<0>/MM4 XI0/XI0<14>/XI4<0>/net23 XI0/XI0<14>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<7>/MM6 BL_col0<7> WL<14> XI0/XI0<14>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<14>/XI4<7>/MM5 XI0/XI0<14>/XI4<7>/net5 WL<14> _BL_col0<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<6>/MM6 BL_col0<6> WL<14> XI0/XI0<14>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<14>/XI4<6>/MM5 XI0/XI0<14>/XI4<6>/net5 WL<14> _BL_col0<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<5>/MM6 BL_col0<5> WL<14> XI0/XI0<14>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<14>/XI4<5>/MM5 XI0/XI0<14>/XI4<5>/net5 WL<14> _BL_col0<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<4>/MM6 BL_col0<4> WL<14> XI0/XI0<14>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<14>/XI4<4>/MM5 XI0/XI0<14>/XI4<4>/net5 WL<14> _BL_col0<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<3>/MM6 BL_col0<3> WL<14> XI0/XI0<14>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<14>/XI4<3>/MM5 XI0/XI0<14>/XI4<3>/net5 WL<14> _BL_col0<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<2>/MM6 BL_col0<2> WL<14> XI0/XI0<14>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<14>/XI4<2>/MM5 XI0/XI0<14>/XI4<2>/net5 WL<14> _BL_col0<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<1>/MM6 BL_col0<1> WL<14> XI0/XI0<14>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<14>/XI4<1>/MM5 XI0/XI0<14>/XI4<1>/net5 WL<14> _BL_col0<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<14>/XI4<0>/MM6 BL_col0<0> WL<14> XI0/XI0<14>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<14>/XI4<0>/MM5 XI0/XI0<14>/XI4<0>/net5 WL<14> _BL_col0<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<7>/MM1 XI0/XI1<14>/XI4<7>/net5 XI0/XI1<14>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<6>/MM3 XI0/XI1<14>/XI4<6>/net23 XI0/XI1<14>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<6>/MM1 XI0/XI1<14>/XI4<6>/net5 XI0/XI1<14>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<5>/MM3 XI0/XI1<14>/XI4<5>/net23 XI0/XI1<14>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<5>/MM1 XI0/XI1<14>/XI4<5>/net5 XI0/XI1<14>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<4>/MM3 XI0/XI1<14>/XI4<4>/net23 XI0/XI1<14>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<4>/MM1 XI0/XI1<14>/XI4<4>/net5 XI0/XI1<14>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<3>/MM3 XI0/XI1<14>/XI4<3>/net23 XI0/XI1<14>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<3>/MM1 XI0/XI1<14>/XI4<3>/net5 XI0/XI1<14>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<2>/MM3 XI0/XI1<14>/XI4<2>/net23 XI0/XI1<14>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<2>/MM1 XI0/XI1<14>/XI4<2>/net5 XI0/XI1<14>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<1>/MM3 XI0/XI1<14>/XI4<1>/net23 XI0/XI1<14>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<1>/MM1 XI0/XI1<14>/XI4<1>/net5 XI0/XI1<14>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<0>/MM3 XI0/XI1<14>/XI4<0>/net23 XI0/XI1<14>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<14>/XI4<7>/MM2 XI0/XI1<14>/XI4<7>/net5 XI0/XI1<14>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<6>/MM4 XI0/XI1<14>/XI4<6>/net23 XI0/XI1<14>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<6>/MM2 XI0/XI1<14>/XI4<6>/net5 XI0/XI1<14>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<5>/MM4 XI0/XI1<14>/XI4<5>/net23 XI0/XI1<14>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<5>/MM2 XI0/XI1<14>/XI4<5>/net5 XI0/XI1<14>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<4>/MM4 XI0/XI1<14>/XI4<4>/net23 XI0/XI1<14>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<4>/MM2 XI0/XI1<14>/XI4<4>/net5 XI0/XI1<14>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<3>/MM4 XI0/XI1<14>/XI4<3>/net23 XI0/XI1<14>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<3>/MM2 XI0/XI1<14>/XI4<3>/net5 XI0/XI1<14>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<2>/MM4 XI0/XI1<14>/XI4<2>/net23 XI0/XI1<14>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<2>/MM2 XI0/XI1<14>/XI4<2>/net5 XI0/XI1<14>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<1>/MM4 XI0/XI1<14>/XI4<1>/net23 XI0/XI1<14>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<1>/MM2 XI0/XI1<14>/XI4<1>/net5 XI0/XI1<14>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<0>/MM4 XI0/XI1<14>/XI4<0>/net23 XI0/XI1<14>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<7>/MM6 BL_col1<7> WL<14> XI0/XI1<14>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<14>/XI4<7>/MM5 XI0/XI1<14>/XI4<7>/net5 WL<14> _BL_col1<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<6>/MM6 BL_col1<6> WL<14> XI0/XI1<14>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<14>/XI4<6>/MM5 XI0/XI1<14>/XI4<6>/net5 WL<14> _BL_col1<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<5>/MM6 BL_col1<5> WL<14> XI0/XI1<14>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<14>/XI4<5>/MM5 XI0/XI1<14>/XI4<5>/net5 WL<14> _BL_col1<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<4>/MM6 BL_col1<4> WL<14> XI0/XI1<14>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<14>/XI4<4>/MM5 XI0/XI1<14>/XI4<4>/net5 WL<14> _BL_col1<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<3>/MM6 BL_col1<3> WL<14> XI0/XI1<14>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<14>/XI4<3>/MM5 XI0/XI1<14>/XI4<3>/net5 WL<14> _BL_col1<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<2>/MM6 BL_col1<2> WL<14> XI0/XI1<14>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<14>/XI4<2>/MM5 XI0/XI1<14>/XI4<2>/net5 WL<14> _BL_col1<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<1>/MM6 BL_col1<1> WL<14> XI0/XI1<14>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<14>/XI4<1>/MM5 XI0/XI1<14>/XI4<1>/net5 WL<14> _BL_col1<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<14>/XI4<0>/MM6 BL_col1<0> WL<14> XI0/XI1<14>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<14>/XI4<0>/MM5 XI0/XI1<14>/XI4<0>/net5 WL<14> _BL_col1<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<7>/MM3 XI0/XI0<13>/XI4<7>/net23 XI0/XI0<13>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<13>/XI4<0>/MM1 XI0/XI0<13>/XI4<0>/net5 XI0/XI0<13>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<7>/MM3 XI0/XI1<13>/XI4<7>/net23 XI0/XI1<13>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<0>/MM1 XI0/XI1<13>/XI4<0>/net5 XI0/XI1<13>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<13>/XI4<7>/MM4 XI0/XI0<13>/XI4<7>/net23 XI0/XI0<13>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<13>/XI4<0>/MM2 XI0/XI0<13>/XI4<0>/net5 XI0/XI0<13>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<7>/MM4 XI0/XI1<13>/XI4<7>/net23 XI0/XI1<13>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<0>/MM2 XI0/XI1<13>/XI4<0>/net5 XI0/XI1<13>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<13>/XI4<7>/MM1 XI0/XI0<13>/XI4<7>/net5 XI0/XI0<13>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<6>/MM3 XI0/XI0<13>/XI4<6>/net23 XI0/XI0<13>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<6>/MM1 XI0/XI0<13>/XI4<6>/net5 XI0/XI0<13>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<5>/MM3 XI0/XI0<13>/XI4<5>/net23 XI0/XI0<13>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<5>/MM1 XI0/XI0<13>/XI4<5>/net5 XI0/XI0<13>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<4>/MM3 XI0/XI0<13>/XI4<4>/net23 XI0/XI0<13>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<4>/MM1 XI0/XI0<13>/XI4<4>/net5 XI0/XI0<13>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<3>/MM3 XI0/XI0<13>/XI4<3>/net23 XI0/XI0<13>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<3>/MM1 XI0/XI0<13>/XI4<3>/net5 XI0/XI0<13>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<2>/MM3 XI0/XI0<13>/XI4<2>/net23 XI0/XI0<13>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<2>/MM1 XI0/XI0<13>/XI4<2>/net5 XI0/XI0<13>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<1>/MM3 XI0/XI0<13>/XI4<1>/net23 XI0/XI0<13>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<1>/MM1 XI0/XI0<13>/XI4<1>/net5 XI0/XI0<13>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<0>/MM3 XI0/XI0<13>/XI4<0>/net23 XI0/XI0<13>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<13>/XI4<7>/MM2 XI0/XI0<13>/XI4<7>/net5 XI0/XI0<13>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<6>/MM4 XI0/XI0<13>/XI4<6>/net23 XI0/XI0<13>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<6>/MM2 XI0/XI0<13>/XI4<6>/net5 XI0/XI0<13>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<5>/MM4 XI0/XI0<13>/XI4<5>/net23 XI0/XI0<13>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<5>/MM2 XI0/XI0<13>/XI4<5>/net5 XI0/XI0<13>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<4>/MM4 XI0/XI0<13>/XI4<4>/net23 XI0/XI0<13>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<4>/MM2 XI0/XI0<13>/XI4<4>/net5 XI0/XI0<13>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<3>/MM4 XI0/XI0<13>/XI4<3>/net23 XI0/XI0<13>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<3>/MM2 XI0/XI0<13>/XI4<3>/net5 XI0/XI0<13>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<2>/MM4 XI0/XI0<13>/XI4<2>/net23 XI0/XI0<13>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<2>/MM2 XI0/XI0<13>/XI4<2>/net5 XI0/XI0<13>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<1>/MM4 XI0/XI0<13>/XI4<1>/net23 XI0/XI0<13>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<1>/MM2 XI0/XI0<13>/XI4<1>/net5 XI0/XI0<13>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<0>/MM4 XI0/XI0<13>/XI4<0>/net23 XI0/XI0<13>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<7>/MM6 BL_col0<7> WL<13> XI0/XI0<13>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<13>/XI4<7>/MM5 XI0/XI0<13>/XI4<7>/net5 WL<13> _BL_col0<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<6>/MM6 BL_col0<6> WL<13> XI0/XI0<13>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<13>/XI4<6>/MM5 XI0/XI0<13>/XI4<6>/net5 WL<13> _BL_col0<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<5>/MM6 BL_col0<5> WL<13> XI0/XI0<13>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<13>/XI4<5>/MM5 XI0/XI0<13>/XI4<5>/net5 WL<13> _BL_col0<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<4>/MM6 BL_col0<4> WL<13> XI0/XI0<13>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<13>/XI4<4>/MM5 XI0/XI0<13>/XI4<4>/net5 WL<13> _BL_col0<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<3>/MM6 BL_col0<3> WL<13> XI0/XI0<13>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<13>/XI4<3>/MM5 XI0/XI0<13>/XI4<3>/net5 WL<13> _BL_col0<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<2>/MM6 BL_col0<2> WL<13> XI0/XI0<13>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<13>/XI4<2>/MM5 XI0/XI0<13>/XI4<2>/net5 WL<13> _BL_col0<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<1>/MM6 BL_col0<1> WL<13> XI0/XI0<13>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<13>/XI4<1>/MM5 XI0/XI0<13>/XI4<1>/net5 WL<13> _BL_col0<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<13>/XI4<0>/MM6 BL_col0<0> WL<13> XI0/XI0<13>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<13>/XI4<0>/MM5 XI0/XI0<13>/XI4<0>/net5 WL<13> _BL_col0<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<7>/MM1 XI0/XI1<13>/XI4<7>/net5 XI0/XI1<13>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<6>/MM3 XI0/XI1<13>/XI4<6>/net23 XI0/XI1<13>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<6>/MM1 XI0/XI1<13>/XI4<6>/net5 XI0/XI1<13>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<5>/MM3 XI0/XI1<13>/XI4<5>/net23 XI0/XI1<13>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<5>/MM1 XI0/XI1<13>/XI4<5>/net5 XI0/XI1<13>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<4>/MM3 XI0/XI1<13>/XI4<4>/net23 XI0/XI1<13>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<4>/MM1 XI0/XI1<13>/XI4<4>/net5 XI0/XI1<13>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<3>/MM3 XI0/XI1<13>/XI4<3>/net23 XI0/XI1<13>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<3>/MM1 XI0/XI1<13>/XI4<3>/net5 XI0/XI1<13>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<2>/MM3 XI0/XI1<13>/XI4<2>/net23 XI0/XI1<13>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<2>/MM1 XI0/XI1<13>/XI4<2>/net5 XI0/XI1<13>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<1>/MM3 XI0/XI1<13>/XI4<1>/net23 XI0/XI1<13>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<1>/MM1 XI0/XI1<13>/XI4<1>/net5 XI0/XI1<13>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<0>/MM3 XI0/XI1<13>/XI4<0>/net23 XI0/XI1<13>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<13>/XI4<7>/MM2 XI0/XI1<13>/XI4<7>/net5 XI0/XI1<13>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<6>/MM4 XI0/XI1<13>/XI4<6>/net23 XI0/XI1<13>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<6>/MM2 XI0/XI1<13>/XI4<6>/net5 XI0/XI1<13>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<5>/MM4 XI0/XI1<13>/XI4<5>/net23 XI0/XI1<13>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<5>/MM2 XI0/XI1<13>/XI4<5>/net5 XI0/XI1<13>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<4>/MM4 XI0/XI1<13>/XI4<4>/net23 XI0/XI1<13>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<4>/MM2 XI0/XI1<13>/XI4<4>/net5 XI0/XI1<13>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<3>/MM4 XI0/XI1<13>/XI4<3>/net23 XI0/XI1<13>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<3>/MM2 XI0/XI1<13>/XI4<3>/net5 XI0/XI1<13>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<2>/MM4 XI0/XI1<13>/XI4<2>/net23 XI0/XI1<13>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<2>/MM2 XI0/XI1<13>/XI4<2>/net5 XI0/XI1<13>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<1>/MM4 XI0/XI1<13>/XI4<1>/net23 XI0/XI1<13>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<1>/MM2 XI0/XI1<13>/XI4<1>/net5 XI0/XI1<13>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<0>/MM4 XI0/XI1<13>/XI4<0>/net23 XI0/XI1<13>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<7>/MM6 BL_col1<7> WL<13> XI0/XI1<13>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<13>/XI4<7>/MM5 XI0/XI1<13>/XI4<7>/net5 WL<13> _BL_col1<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<6>/MM6 BL_col1<6> WL<13> XI0/XI1<13>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<13>/XI4<6>/MM5 XI0/XI1<13>/XI4<6>/net5 WL<13> _BL_col1<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<5>/MM6 BL_col1<5> WL<13> XI0/XI1<13>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<13>/XI4<5>/MM5 XI0/XI1<13>/XI4<5>/net5 WL<13> _BL_col1<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<4>/MM6 BL_col1<4> WL<13> XI0/XI1<13>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<13>/XI4<4>/MM5 XI0/XI1<13>/XI4<4>/net5 WL<13> _BL_col1<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<3>/MM6 BL_col1<3> WL<13> XI0/XI1<13>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<13>/XI4<3>/MM5 XI0/XI1<13>/XI4<3>/net5 WL<13> _BL_col1<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<2>/MM6 BL_col1<2> WL<13> XI0/XI1<13>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<13>/XI4<2>/MM5 XI0/XI1<13>/XI4<2>/net5 WL<13> _BL_col1<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<1>/MM6 BL_col1<1> WL<13> XI0/XI1<13>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<13>/XI4<1>/MM5 XI0/XI1<13>/XI4<1>/net5 WL<13> _BL_col1<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<13>/XI4<0>/MM6 BL_col1<0> WL<13> XI0/XI1<13>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<13>/XI4<0>/MM5 XI0/XI1<13>/XI4<0>/net5 WL<13> _BL_col1<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<7>/MM3 XI0/XI0<12>/XI4<7>/net23 XI0/XI0<12>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<12>/XI4<0>/MM1 XI0/XI0<12>/XI4<0>/net5 XI0/XI0<12>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<7>/MM3 XI0/XI1<12>/XI4<7>/net23 XI0/XI1<12>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<0>/MM1 XI0/XI1<12>/XI4<0>/net5 XI0/XI1<12>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<12>/XI4<7>/MM4 XI0/XI0<12>/XI4<7>/net23 XI0/XI0<12>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<12>/XI4<0>/MM2 XI0/XI0<12>/XI4<0>/net5 XI0/XI0<12>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<7>/MM4 XI0/XI1<12>/XI4<7>/net23 XI0/XI1<12>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<0>/MM2 XI0/XI1<12>/XI4<0>/net5 XI0/XI1<12>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<12>/XI4<7>/MM1 XI0/XI0<12>/XI4<7>/net5 XI0/XI0<12>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<6>/MM3 XI0/XI0<12>/XI4<6>/net23 XI0/XI0<12>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<6>/MM1 XI0/XI0<12>/XI4<6>/net5 XI0/XI0<12>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<5>/MM3 XI0/XI0<12>/XI4<5>/net23 XI0/XI0<12>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<5>/MM1 XI0/XI0<12>/XI4<5>/net5 XI0/XI0<12>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<4>/MM3 XI0/XI0<12>/XI4<4>/net23 XI0/XI0<12>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<4>/MM1 XI0/XI0<12>/XI4<4>/net5 XI0/XI0<12>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<3>/MM3 XI0/XI0<12>/XI4<3>/net23 XI0/XI0<12>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<3>/MM1 XI0/XI0<12>/XI4<3>/net5 XI0/XI0<12>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<2>/MM3 XI0/XI0<12>/XI4<2>/net23 XI0/XI0<12>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<2>/MM1 XI0/XI0<12>/XI4<2>/net5 XI0/XI0<12>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<1>/MM3 XI0/XI0<12>/XI4<1>/net23 XI0/XI0<12>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<1>/MM1 XI0/XI0<12>/XI4<1>/net5 XI0/XI0<12>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<0>/MM3 XI0/XI0<12>/XI4<0>/net23 XI0/XI0<12>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<12>/XI4<7>/MM2 XI0/XI0<12>/XI4<7>/net5 XI0/XI0<12>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<6>/MM4 XI0/XI0<12>/XI4<6>/net23 XI0/XI0<12>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<6>/MM2 XI0/XI0<12>/XI4<6>/net5 XI0/XI0<12>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<5>/MM4 XI0/XI0<12>/XI4<5>/net23 XI0/XI0<12>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<5>/MM2 XI0/XI0<12>/XI4<5>/net5 XI0/XI0<12>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<4>/MM4 XI0/XI0<12>/XI4<4>/net23 XI0/XI0<12>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<4>/MM2 XI0/XI0<12>/XI4<4>/net5 XI0/XI0<12>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<3>/MM4 XI0/XI0<12>/XI4<3>/net23 XI0/XI0<12>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<3>/MM2 XI0/XI0<12>/XI4<3>/net5 XI0/XI0<12>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<2>/MM4 XI0/XI0<12>/XI4<2>/net23 XI0/XI0<12>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<2>/MM2 XI0/XI0<12>/XI4<2>/net5 XI0/XI0<12>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<1>/MM4 XI0/XI0<12>/XI4<1>/net23 XI0/XI0<12>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<1>/MM2 XI0/XI0<12>/XI4<1>/net5 XI0/XI0<12>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<0>/MM4 XI0/XI0<12>/XI4<0>/net23 XI0/XI0<12>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<7>/MM6 BL_col0<7> WL<12> XI0/XI0<12>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<12>/XI4<7>/MM5 XI0/XI0<12>/XI4<7>/net5 WL<12> _BL_col0<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<6>/MM6 BL_col0<6> WL<12> XI0/XI0<12>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<12>/XI4<6>/MM5 XI0/XI0<12>/XI4<6>/net5 WL<12> _BL_col0<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<5>/MM6 BL_col0<5> WL<12> XI0/XI0<12>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<12>/XI4<5>/MM5 XI0/XI0<12>/XI4<5>/net5 WL<12> _BL_col0<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<4>/MM6 BL_col0<4> WL<12> XI0/XI0<12>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<12>/XI4<4>/MM5 XI0/XI0<12>/XI4<4>/net5 WL<12> _BL_col0<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<3>/MM6 BL_col0<3> WL<12> XI0/XI0<12>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<12>/XI4<3>/MM5 XI0/XI0<12>/XI4<3>/net5 WL<12> _BL_col0<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<2>/MM6 BL_col0<2> WL<12> XI0/XI0<12>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<12>/XI4<2>/MM5 XI0/XI0<12>/XI4<2>/net5 WL<12> _BL_col0<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<1>/MM6 BL_col0<1> WL<12> XI0/XI0<12>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<12>/XI4<1>/MM5 XI0/XI0<12>/XI4<1>/net5 WL<12> _BL_col0<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<12>/XI4<0>/MM6 BL_col0<0> WL<12> XI0/XI0<12>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<12>/XI4<0>/MM5 XI0/XI0<12>/XI4<0>/net5 WL<12> _BL_col0<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<7>/MM1 XI0/XI1<12>/XI4<7>/net5 XI0/XI1<12>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<6>/MM3 XI0/XI1<12>/XI4<6>/net23 XI0/XI1<12>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<6>/MM1 XI0/XI1<12>/XI4<6>/net5 XI0/XI1<12>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<5>/MM3 XI0/XI1<12>/XI4<5>/net23 XI0/XI1<12>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<5>/MM1 XI0/XI1<12>/XI4<5>/net5 XI0/XI1<12>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<4>/MM3 XI0/XI1<12>/XI4<4>/net23 XI0/XI1<12>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<4>/MM1 XI0/XI1<12>/XI4<4>/net5 XI0/XI1<12>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<3>/MM3 XI0/XI1<12>/XI4<3>/net23 XI0/XI1<12>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<3>/MM1 XI0/XI1<12>/XI4<3>/net5 XI0/XI1<12>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<2>/MM3 XI0/XI1<12>/XI4<2>/net23 XI0/XI1<12>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<2>/MM1 XI0/XI1<12>/XI4<2>/net5 XI0/XI1<12>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<1>/MM3 XI0/XI1<12>/XI4<1>/net23 XI0/XI1<12>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<1>/MM1 XI0/XI1<12>/XI4<1>/net5 XI0/XI1<12>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<0>/MM3 XI0/XI1<12>/XI4<0>/net23 XI0/XI1<12>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<12>/XI4<7>/MM2 XI0/XI1<12>/XI4<7>/net5 XI0/XI1<12>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<6>/MM4 XI0/XI1<12>/XI4<6>/net23 XI0/XI1<12>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<6>/MM2 XI0/XI1<12>/XI4<6>/net5 XI0/XI1<12>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<5>/MM4 XI0/XI1<12>/XI4<5>/net23 XI0/XI1<12>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<5>/MM2 XI0/XI1<12>/XI4<5>/net5 XI0/XI1<12>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<4>/MM4 XI0/XI1<12>/XI4<4>/net23 XI0/XI1<12>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<4>/MM2 XI0/XI1<12>/XI4<4>/net5 XI0/XI1<12>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<3>/MM4 XI0/XI1<12>/XI4<3>/net23 XI0/XI1<12>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<3>/MM2 XI0/XI1<12>/XI4<3>/net5 XI0/XI1<12>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<2>/MM4 XI0/XI1<12>/XI4<2>/net23 XI0/XI1<12>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<2>/MM2 XI0/XI1<12>/XI4<2>/net5 XI0/XI1<12>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<1>/MM4 XI0/XI1<12>/XI4<1>/net23 XI0/XI1<12>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<1>/MM2 XI0/XI1<12>/XI4<1>/net5 XI0/XI1<12>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<0>/MM4 XI0/XI1<12>/XI4<0>/net23 XI0/XI1<12>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<7>/MM6 BL_col1<7> WL<12> XI0/XI1<12>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<12>/XI4<7>/MM5 XI0/XI1<12>/XI4<7>/net5 WL<12> _BL_col1<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<6>/MM6 BL_col1<6> WL<12> XI0/XI1<12>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<12>/XI4<6>/MM5 XI0/XI1<12>/XI4<6>/net5 WL<12> _BL_col1<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<5>/MM6 BL_col1<5> WL<12> XI0/XI1<12>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<12>/XI4<5>/MM5 XI0/XI1<12>/XI4<5>/net5 WL<12> _BL_col1<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<4>/MM6 BL_col1<4> WL<12> XI0/XI1<12>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<12>/XI4<4>/MM5 XI0/XI1<12>/XI4<4>/net5 WL<12> _BL_col1<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<3>/MM6 BL_col1<3> WL<12> XI0/XI1<12>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<12>/XI4<3>/MM5 XI0/XI1<12>/XI4<3>/net5 WL<12> _BL_col1<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<2>/MM6 BL_col1<2> WL<12> XI0/XI1<12>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<12>/XI4<2>/MM5 XI0/XI1<12>/XI4<2>/net5 WL<12> _BL_col1<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<1>/MM6 BL_col1<1> WL<12> XI0/XI1<12>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<12>/XI4<1>/MM5 XI0/XI1<12>/XI4<1>/net5 WL<12> _BL_col1<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<12>/XI4<0>/MM6 BL_col1<0> WL<12> XI0/XI1<12>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<12>/XI4<0>/MM5 XI0/XI1<12>/XI4<0>/net5 WL<12> _BL_col1<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<7>/MM3 XI0/XI0<11>/XI4<7>/net23 XI0/XI0<11>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<11>/XI4<0>/MM1 XI0/XI0<11>/XI4<0>/net5 XI0/XI0<11>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<7>/MM3 XI0/XI1<11>/XI4<7>/net23 XI0/XI1<11>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<0>/MM1 XI0/XI1<11>/XI4<0>/net5 XI0/XI1<11>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<11>/XI4<7>/MM4 XI0/XI0<11>/XI4<7>/net23 XI0/XI0<11>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<11>/XI4<0>/MM2 XI0/XI0<11>/XI4<0>/net5 XI0/XI0<11>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<7>/MM4 XI0/XI1<11>/XI4<7>/net23 XI0/XI1<11>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<0>/MM2 XI0/XI1<11>/XI4<0>/net5 XI0/XI1<11>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<11>/XI4<7>/MM1 XI0/XI0<11>/XI4<7>/net5 XI0/XI0<11>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<6>/MM3 XI0/XI0<11>/XI4<6>/net23 XI0/XI0<11>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<6>/MM1 XI0/XI0<11>/XI4<6>/net5 XI0/XI0<11>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<5>/MM3 XI0/XI0<11>/XI4<5>/net23 XI0/XI0<11>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<5>/MM1 XI0/XI0<11>/XI4<5>/net5 XI0/XI0<11>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<4>/MM3 XI0/XI0<11>/XI4<4>/net23 XI0/XI0<11>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<4>/MM1 XI0/XI0<11>/XI4<4>/net5 XI0/XI0<11>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<3>/MM3 XI0/XI0<11>/XI4<3>/net23 XI0/XI0<11>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<3>/MM1 XI0/XI0<11>/XI4<3>/net5 XI0/XI0<11>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<2>/MM3 XI0/XI0<11>/XI4<2>/net23 XI0/XI0<11>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<2>/MM1 XI0/XI0<11>/XI4<2>/net5 XI0/XI0<11>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<1>/MM3 XI0/XI0<11>/XI4<1>/net23 XI0/XI0<11>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<1>/MM1 XI0/XI0<11>/XI4<1>/net5 XI0/XI0<11>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<0>/MM3 XI0/XI0<11>/XI4<0>/net23 XI0/XI0<11>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<11>/XI4<7>/MM2 XI0/XI0<11>/XI4<7>/net5 XI0/XI0<11>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<6>/MM4 XI0/XI0<11>/XI4<6>/net23 XI0/XI0<11>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<6>/MM2 XI0/XI0<11>/XI4<6>/net5 XI0/XI0<11>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<5>/MM4 XI0/XI0<11>/XI4<5>/net23 XI0/XI0<11>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<5>/MM2 XI0/XI0<11>/XI4<5>/net5 XI0/XI0<11>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<4>/MM4 XI0/XI0<11>/XI4<4>/net23 XI0/XI0<11>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<4>/MM2 XI0/XI0<11>/XI4<4>/net5 XI0/XI0<11>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<3>/MM4 XI0/XI0<11>/XI4<3>/net23 XI0/XI0<11>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<3>/MM2 XI0/XI0<11>/XI4<3>/net5 XI0/XI0<11>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<2>/MM4 XI0/XI0<11>/XI4<2>/net23 XI0/XI0<11>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<2>/MM2 XI0/XI0<11>/XI4<2>/net5 XI0/XI0<11>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<1>/MM4 XI0/XI0<11>/XI4<1>/net23 XI0/XI0<11>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<1>/MM2 XI0/XI0<11>/XI4<1>/net5 XI0/XI0<11>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<0>/MM4 XI0/XI0<11>/XI4<0>/net23 XI0/XI0<11>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<7>/MM6 BL_col0<7> WL<11> XI0/XI0<11>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<11>/XI4<7>/MM5 XI0/XI0<11>/XI4<7>/net5 WL<11> _BL_col0<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<6>/MM6 BL_col0<6> WL<11> XI0/XI0<11>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<11>/XI4<6>/MM5 XI0/XI0<11>/XI4<6>/net5 WL<11> _BL_col0<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<5>/MM6 BL_col0<5> WL<11> XI0/XI0<11>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<11>/XI4<5>/MM5 XI0/XI0<11>/XI4<5>/net5 WL<11> _BL_col0<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<4>/MM6 BL_col0<4> WL<11> XI0/XI0<11>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<11>/XI4<4>/MM5 XI0/XI0<11>/XI4<4>/net5 WL<11> _BL_col0<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<3>/MM6 BL_col0<3> WL<11> XI0/XI0<11>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<11>/XI4<3>/MM5 XI0/XI0<11>/XI4<3>/net5 WL<11> _BL_col0<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<2>/MM6 BL_col0<2> WL<11> XI0/XI0<11>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<11>/XI4<2>/MM5 XI0/XI0<11>/XI4<2>/net5 WL<11> _BL_col0<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<1>/MM6 BL_col0<1> WL<11> XI0/XI0<11>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<11>/XI4<1>/MM5 XI0/XI0<11>/XI4<1>/net5 WL<11> _BL_col0<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<11>/XI4<0>/MM6 BL_col0<0> WL<11> XI0/XI0<11>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<11>/XI4<0>/MM5 XI0/XI0<11>/XI4<0>/net5 WL<11> _BL_col0<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<7>/MM1 XI0/XI1<11>/XI4<7>/net5 XI0/XI1<11>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<6>/MM3 XI0/XI1<11>/XI4<6>/net23 XI0/XI1<11>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<6>/MM1 XI0/XI1<11>/XI4<6>/net5 XI0/XI1<11>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<5>/MM3 XI0/XI1<11>/XI4<5>/net23 XI0/XI1<11>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<5>/MM1 XI0/XI1<11>/XI4<5>/net5 XI0/XI1<11>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<4>/MM3 XI0/XI1<11>/XI4<4>/net23 XI0/XI1<11>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<4>/MM1 XI0/XI1<11>/XI4<4>/net5 XI0/XI1<11>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<3>/MM3 XI0/XI1<11>/XI4<3>/net23 XI0/XI1<11>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<3>/MM1 XI0/XI1<11>/XI4<3>/net5 XI0/XI1<11>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<2>/MM3 XI0/XI1<11>/XI4<2>/net23 XI0/XI1<11>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<2>/MM1 XI0/XI1<11>/XI4<2>/net5 XI0/XI1<11>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<1>/MM3 XI0/XI1<11>/XI4<1>/net23 XI0/XI1<11>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<1>/MM1 XI0/XI1<11>/XI4<1>/net5 XI0/XI1<11>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<0>/MM3 XI0/XI1<11>/XI4<0>/net23 XI0/XI1<11>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<11>/XI4<7>/MM2 XI0/XI1<11>/XI4<7>/net5 XI0/XI1<11>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<6>/MM4 XI0/XI1<11>/XI4<6>/net23 XI0/XI1<11>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<6>/MM2 XI0/XI1<11>/XI4<6>/net5 XI0/XI1<11>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<5>/MM4 XI0/XI1<11>/XI4<5>/net23 XI0/XI1<11>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<5>/MM2 XI0/XI1<11>/XI4<5>/net5 XI0/XI1<11>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<4>/MM4 XI0/XI1<11>/XI4<4>/net23 XI0/XI1<11>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<4>/MM2 XI0/XI1<11>/XI4<4>/net5 XI0/XI1<11>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<3>/MM4 XI0/XI1<11>/XI4<3>/net23 XI0/XI1<11>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<3>/MM2 XI0/XI1<11>/XI4<3>/net5 XI0/XI1<11>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<2>/MM4 XI0/XI1<11>/XI4<2>/net23 XI0/XI1<11>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<2>/MM2 XI0/XI1<11>/XI4<2>/net5 XI0/XI1<11>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<1>/MM4 XI0/XI1<11>/XI4<1>/net23 XI0/XI1<11>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<1>/MM2 XI0/XI1<11>/XI4<1>/net5 XI0/XI1<11>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<0>/MM4 XI0/XI1<11>/XI4<0>/net23 XI0/XI1<11>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<7>/MM6 BL_col1<7> WL<11> XI0/XI1<11>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<11>/XI4<7>/MM5 XI0/XI1<11>/XI4<7>/net5 WL<11> _BL_col1<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<6>/MM6 BL_col1<6> WL<11> XI0/XI1<11>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<11>/XI4<6>/MM5 XI0/XI1<11>/XI4<6>/net5 WL<11> _BL_col1<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<5>/MM6 BL_col1<5> WL<11> XI0/XI1<11>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<11>/XI4<5>/MM5 XI0/XI1<11>/XI4<5>/net5 WL<11> _BL_col1<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<4>/MM6 BL_col1<4> WL<11> XI0/XI1<11>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<11>/XI4<4>/MM5 XI0/XI1<11>/XI4<4>/net5 WL<11> _BL_col1<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<3>/MM6 BL_col1<3> WL<11> XI0/XI1<11>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<11>/XI4<3>/MM5 XI0/XI1<11>/XI4<3>/net5 WL<11> _BL_col1<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<2>/MM6 BL_col1<2> WL<11> XI0/XI1<11>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<11>/XI4<2>/MM5 XI0/XI1<11>/XI4<2>/net5 WL<11> _BL_col1<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<1>/MM6 BL_col1<1> WL<11> XI0/XI1<11>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<11>/XI4<1>/MM5 XI0/XI1<11>/XI4<1>/net5 WL<11> _BL_col1<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<11>/XI4<0>/MM6 BL_col1<0> WL<11> XI0/XI1<11>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<11>/XI4<0>/MM5 XI0/XI1<11>/XI4<0>/net5 WL<11> _BL_col1<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<7>/MM3 XI0/XI0<10>/XI4<7>/net23 XI0/XI0<10>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<10>/XI4<0>/MM1 XI0/XI0<10>/XI4<0>/net5 XI0/XI0<10>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<7>/MM3 XI0/XI1<10>/XI4<7>/net23 XI0/XI1<10>/XI4<7>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<0>/MM1 XI0/XI1<10>/XI4<0>/net5 XI0/XI1<10>/XI4<0>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<10>/XI4<7>/MM4 XI0/XI0<10>/XI4<7>/net23 XI0/XI0<10>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<10>/XI4<0>/MM2 XI0/XI0<10>/XI4<0>/net5 XI0/XI0<10>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<7>/MM4 XI0/XI1<10>/XI4<7>/net23 XI0/XI1<10>/XI4<7>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<0>/MM2 XI0/XI1<10>/XI4<0>/net5 XI0/XI1<10>/XI4<0>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<10>/XI4<7>/MM1 XI0/XI0<10>/XI4<7>/net5 XI0/XI0<10>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<6>/MM3 XI0/XI0<10>/XI4<6>/net23 XI0/XI0<10>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<6>/MM1 XI0/XI0<10>/XI4<6>/net5 XI0/XI0<10>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<5>/MM3 XI0/XI0<10>/XI4<5>/net23 XI0/XI0<10>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<5>/MM1 XI0/XI0<10>/XI4<5>/net5 XI0/XI0<10>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<4>/MM3 XI0/XI0<10>/XI4<4>/net23 XI0/XI0<10>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<4>/MM1 XI0/XI0<10>/XI4<4>/net5 XI0/XI0<10>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<3>/MM3 XI0/XI0<10>/XI4<3>/net23 XI0/XI0<10>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<3>/MM1 XI0/XI0<10>/XI4<3>/net5 XI0/XI0<10>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<2>/MM3 XI0/XI0<10>/XI4<2>/net23 XI0/XI0<10>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<2>/MM1 XI0/XI0<10>/XI4<2>/net5 XI0/XI0<10>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<1>/MM3 XI0/XI0<10>/XI4<1>/net23 XI0/XI0<10>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<1>/MM1 XI0/XI0<10>/XI4<1>/net5 XI0/XI0<10>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<0>/MM3 XI0/XI0<10>/XI4<0>/net23 XI0/XI0<10>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<10>/XI4<7>/MM2 XI0/XI0<10>/XI4<7>/net5 XI0/XI0<10>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<6>/MM4 XI0/XI0<10>/XI4<6>/net23 XI0/XI0<10>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<6>/MM2 XI0/XI0<10>/XI4<6>/net5 XI0/XI0<10>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<5>/MM4 XI0/XI0<10>/XI4<5>/net23 XI0/XI0<10>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<5>/MM2 XI0/XI0<10>/XI4<5>/net5 XI0/XI0<10>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<4>/MM4 XI0/XI0<10>/XI4<4>/net23 XI0/XI0<10>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<4>/MM2 XI0/XI0<10>/XI4<4>/net5 XI0/XI0<10>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<3>/MM4 XI0/XI0<10>/XI4<3>/net23 XI0/XI0<10>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<3>/MM2 XI0/XI0<10>/XI4<3>/net5 XI0/XI0<10>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<2>/MM4 XI0/XI0<10>/XI4<2>/net23 XI0/XI0<10>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<2>/MM2 XI0/XI0<10>/XI4<2>/net5 XI0/XI0<10>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<1>/MM4 XI0/XI0<10>/XI4<1>/net23 XI0/XI0<10>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<1>/MM2 XI0/XI0<10>/XI4<1>/net5 XI0/XI0<10>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<0>/MM4 XI0/XI0<10>/XI4<0>/net23 XI0/XI0<10>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<7>/MM6 BL_col0<7> WL<10> XI0/XI0<10>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<10>/XI4<7>/MM5 XI0/XI0<10>/XI4<7>/net5 WL<10> _BL_col0<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<6>/MM6 BL_col0<6> WL<10> XI0/XI0<10>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<10>/XI4<6>/MM5 XI0/XI0<10>/XI4<6>/net5 WL<10> _BL_col0<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<5>/MM6 BL_col0<5> WL<10> XI0/XI0<10>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<10>/XI4<5>/MM5 XI0/XI0<10>/XI4<5>/net5 WL<10> _BL_col0<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<4>/MM6 BL_col0<4> WL<10> XI0/XI0<10>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<10>/XI4<4>/MM5 XI0/XI0<10>/XI4<4>/net5 WL<10> _BL_col0<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<3>/MM6 BL_col0<3> WL<10> XI0/XI0<10>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<10>/XI4<3>/MM5 XI0/XI0<10>/XI4<3>/net5 WL<10> _BL_col0<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<2>/MM6 BL_col0<2> WL<10> XI0/XI0<10>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<10>/XI4<2>/MM5 XI0/XI0<10>/XI4<2>/net5 WL<10> _BL_col0<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<1>/MM6 BL_col0<1> WL<10> XI0/XI0<10>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<10>/XI4<1>/MM5 XI0/XI0<10>/XI4<1>/net5 WL<10> _BL_col0<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<10>/XI4<0>/MM6 BL_col0<0> WL<10> XI0/XI0<10>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<10>/XI4<0>/MM5 XI0/XI0<10>/XI4<0>/net5 WL<10> _BL_col0<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<7>/MM1 XI0/XI1<10>/XI4<7>/net5 XI0/XI1<10>/XI4<7>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<6>/MM3 XI0/XI1<10>/XI4<6>/net23 XI0/XI1<10>/XI4<6>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<6>/MM1 XI0/XI1<10>/XI4<6>/net5 XI0/XI1<10>/XI4<6>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<5>/MM3 XI0/XI1<10>/XI4<5>/net23 XI0/XI1<10>/XI4<5>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<5>/MM1 XI0/XI1<10>/XI4<5>/net5 XI0/XI1<10>/XI4<5>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<4>/MM3 XI0/XI1<10>/XI4<4>/net23 XI0/XI1<10>/XI4<4>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<4>/MM1 XI0/XI1<10>/XI4<4>/net5 XI0/XI1<10>/XI4<4>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<3>/MM3 XI0/XI1<10>/XI4<3>/net23 XI0/XI1<10>/XI4<3>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<3>/MM1 XI0/XI1<10>/XI4<3>/net5 XI0/XI1<10>/XI4<3>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<2>/MM3 XI0/XI1<10>/XI4<2>/net23 XI0/XI1<10>/XI4<2>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<2>/MM1 XI0/XI1<10>/XI4<2>/net5 XI0/XI1<10>/XI4<2>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<1>/MM3 XI0/XI1<10>/XI4<1>/net23 XI0/XI1<10>/XI4<1>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<1>/MM1 XI0/XI1<10>/XI4<1>/net5 XI0/XI1<10>/XI4<1>/net23 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<0>/MM3 XI0/XI1<10>/XI4<0>/net23 XI0/XI1<10>/XI4<0>/net5 GND!
+ GND! NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<10>/XI4<7>/MM2 XI0/XI1<10>/XI4<7>/net5 XI0/XI1<10>/XI4<7>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<6>/MM4 XI0/XI1<10>/XI4<6>/net23 XI0/XI1<10>/XI4<6>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<6>/MM2 XI0/XI1<10>/XI4<6>/net5 XI0/XI1<10>/XI4<6>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<5>/MM4 XI0/XI1<10>/XI4<5>/net23 XI0/XI1<10>/XI4<5>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<5>/MM2 XI0/XI1<10>/XI4<5>/net5 XI0/XI1<10>/XI4<5>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<4>/MM4 XI0/XI1<10>/XI4<4>/net23 XI0/XI1<10>/XI4<4>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<4>/MM2 XI0/XI1<10>/XI4<4>/net5 XI0/XI1<10>/XI4<4>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<3>/MM4 XI0/XI1<10>/XI4<3>/net23 XI0/XI1<10>/XI4<3>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<3>/MM2 XI0/XI1<10>/XI4<3>/net5 XI0/XI1<10>/XI4<3>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<2>/MM4 XI0/XI1<10>/XI4<2>/net23 XI0/XI1<10>/XI4<2>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<2>/MM2 XI0/XI1<10>/XI4<2>/net5 XI0/XI1<10>/XI4<2>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<1>/MM4 XI0/XI1<10>/XI4<1>/net23 XI0/XI1<10>/XI4<1>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<1>/MM2 XI0/XI1<10>/XI4<1>/net5 XI0/XI1<10>/XI4<1>/net23 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<0>/MM4 XI0/XI1<10>/XI4<0>/net23 XI0/XI1<10>/XI4<0>/net5 VDD!
+ VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<7>/MM6 BL_col1<7> WL<10> XI0/XI1<10>/XI4<7>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<10>/XI4<7>/MM5 XI0/XI1<10>/XI4<7>/net5 WL<10> _BL_col1<7> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<6>/MM6 BL_col1<6> WL<10> XI0/XI1<10>/XI4<6>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<10>/XI4<6>/MM5 XI0/XI1<10>/XI4<6>/net5 WL<10> _BL_col1<6> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<5>/MM6 BL_col1<5> WL<10> XI0/XI1<10>/XI4<5>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<10>/XI4<5>/MM5 XI0/XI1<10>/XI4<5>/net5 WL<10> _BL_col1<5> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<4>/MM6 BL_col1<4> WL<10> XI0/XI1<10>/XI4<4>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<10>/XI4<4>/MM5 XI0/XI1<10>/XI4<4>/net5 WL<10> _BL_col1<4> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<3>/MM6 BL_col1<3> WL<10> XI0/XI1<10>/XI4<3>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<10>/XI4<3>/MM5 XI0/XI1<10>/XI4<3>/net5 WL<10> _BL_col1<3> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<2>/MM6 BL_col1<2> WL<10> XI0/XI1<10>/XI4<2>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<10>/XI4<2>/MM5 XI0/XI1<10>/XI4<2>/net5 WL<10> _BL_col1<2> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<1>/MM6 BL_col1<1> WL<10> XI0/XI1<10>/XI4<1>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<10>/XI4<1>/MM5 XI0/XI1<10>/XI4<1>/net5 WL<10> _BL_col1<1> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<10>/XI4<0>/MM6 BL_col1<0> WL<10> XI0/XI1<10>/XI4<0>/net23 GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<10>/XI4<0>/MM5 XI0/XI1<10>/XI4<0>/net5 WL<10> _BL_col1<0> GND!
+ NMOS_VTG L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<7>/MM3 XI0/XI0<9>/XI4<7>/net23 XI0/XI0<9>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<9>/XI4<0>/MM1 XI0/XI0<9>/XI4<0>/net5 XI0/XI0<9>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<7>/MM3 XI0/XI1<9>/XI4<7>/net23 XI0/XI1<9>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<0>/MM1 XI0/XI1<9>/XI4<0>/net5 XI0/XI1<9>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<9>/XI4<7>/MM4 XI0/XI0<9>/XI4<7>/net23 XI0/XI0<9>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<9>/XI4<0>/MM2 XI0/XI0<9>/XI4<0>/net5 XI0/XI0<9>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<7>/MM4 XI0/XI1<9>/XI4<7>/net23 XI0/XI1<9>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<0>/MM2 XI0/XI1<9>/XI4<0>/net5 XI0/XI1<9>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<9>/XI4<7>/MM1 XI0/XI0<9>/XI4<7>/net5 XI0/XI0<9>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<6>/MM3 XI0/XI0<9>/XI4<6>/net23 XI0/XI0<9>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<6>/MM1 XI0/XI0<9>/XI4<6>/net5 XI0/XI0<9>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<5>/MM3 XI0/XI0<9>/XI4<5>/net23 XI0/XI0<9>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<5>/MM1 XI0/XI0<9>/XI4<5>/net5 XI0/XI0<9>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<4>/MM3 XI0/XI0<9>/XI4<4>/net23 XI0/XI0<9>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<4>/MM1 XI0/XI0<9>/XI4<4>/net5 XI0/XI0<9>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<3>/MM3 XI0/XI0<9>/XI4<3>/net23 XI0/XI0<9>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<3>/MM1 XI0/XI0<9>/XI4<3>/net5 XI0/XI0<9>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<2>/MM3 XI0/XI0<9>/XI4<2>/net23 XI0/XI0<9>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<2>/MM1 XI0/XI0<9>/XI4<2>/net5 XI0/XI0<9>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<1>/MM3 XI0/XI0<9>/XI4<1>/net23 XI0/XI0<9>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<1>/MM1 XI0/XI0<9>/XI4<1>/net5 XI0/XI0<9>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<0>/MM3 XI0/XI0<9>/XI4<0>/net23 XI0/XI0<9>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<9>/XI4<7>/MM2 XI0/XI0<9>/XI4<7>/net5 XI0/XI0<9>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<6>/MM4 XI0/XI0<9>/XI4<6>/net23 XI0/XI0<9>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<6>/MM2 XI0/XI0<9>/XI4<6>/net5 XI0/XI0<9>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<5>/MM4 XI0/XI0<9>/XI4<5>/net23 XI0/XI0<9>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<5>/MM2 XI0/XI0<9>/XI4<5>/net5 XI0/XI0<9>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<4>/MM4 XI0/XI0<9>/XI4<4>/net23 XI0/XI0<9>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<4>/MM2 XI0/XI0<9>/XI4<4>/net5 XI0/XI0<9>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<3>/MM4 XI0/XI0<9>/XI4<3>/net23 XI0/XI0<9>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<3>/MM2 XI0/XI0<9>/XI4<3>/net5 XI0/XI0<9>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<2>/MM4 XI0/XI0<9>/XI4<2>/net23 XI0/XI0<9>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<2>/MM2 XI0/XI0<9>/XI4<2>/net5 XI0/XI0<9>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<1>/MM4 XI0/XI0<9>/XI4<1>/net23 XI0/XI0<9>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<1>/MM2 XI0/XI0<9>/XI4<1>/net5 XI0/XI0<9>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<0>/MM4 XI0/XI0<9>/XI4<0>/net23 XI0/XI0<9>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<7>/MM6 BL_col0<7> WL<9> XI0/XI0<9>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<9>/XI4<7>/MM5 XI0/XI0<9>/XI4<7>/net5 WL<9> _BL_col0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<6>/MM6 BL_col0<6> WL<9> XI0/XI0<9>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<9>/XI4<6>/MM5 XI0/XI0<9>/XI4<6>/net5 WL<9> _BL_col0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<5>/MM6 BL_col0<5> WL<9> XI0/XI0<9>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<9>/XI4<5>/MM5 XI0/XI0<9>/XI4<5>/net5 WL<9> _BL_col0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<4>/MM6 BL_col0<4> WL<9> XI0/XI0<9>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<9>/XI4<4>/MM5 XI0/XI0<9>/XI4<4>/net5 WL<9> _BL_col0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<3>/MM6 BL_col0<3> WL<9> XI0/XI0<9>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<9>/XI4<3>/MM5 XI0/XI0<9>/XI4<3>/net5 WL<9> _BL_col0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<2>/MM6 BL_col0<2> WL<9> XI0/XI0<9>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<9>/XI4<2>/MM5 XI0/XI0<9>/XI4<2>/net5 WL<9> _BL_col0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<1>/MM6 BL_col0<1> WL<9> XI0/XI0<9>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<9>/XI4<1>/MM5 XI0/XI0<9>/XI4<1>/net5 WL<9> _BL_col0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<9>/XI4<0>/MM6 BL_col0<0> WL<9> XI0/XI0<9>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<9>/XI4<0>/MM5 XI0/XI0<9>/XI4<0>/net5 WL<9> _BL_col0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<7>/MM1 XI0/XI1<9>/XI4<7>/net5 XI0/XI1<9>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<6>/MM3 XI0/XI1<9>/XI4<6>/net23 XI0/XI1<9>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<6>/MM1 XI0/XI1<9>/XI4<6>/net5 XI0/XI1<9>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<5>/MM3 XI0/XI1<9>/XI4<5>/net23 XI0/XI1<9>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<5>/MM1 XI0/XI1<9>/XI4<5>/net5 XI0/XI1<9>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<4>/MM3 XI0/XI1<9>/XI4<4>/net23 XI0/XI1<9>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<4>/MM1 XI0/XI1<9>/XI4<4>/net5 XI0/XI1<9>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<3>/MM3 XI0/XI1<9>/XI4<3>/net23 XI0/XI1<9>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<3>/MM1 XI0/XI1<9>/XI4<3>/net5 XI0/XI1<9>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<2>/MM3 XI0/XI1<9>/XI4<2>/net23 XI0/XI1<9>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<2>/MM1 XI0/XI1<9>/XI4<2>/net5 XI0/XI1<9>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<1>/MM3 XI0/XI1<9>/XI4<1>/net23 XI0/XI1<9>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<1>/MM1 XI0/XI1<9>/XI4<1>/net5 XI0/XI1<9>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<0>/MM3 XI0/XI1<9>/XI4<0>/net23 XI0/XI1<9>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<9>/XI4<7>/MM2 XI0/XI1<9>/XI4<7>/net5 XI0/XI1<9>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<6>/MM4 XI0/XI1<9>/XI4<6>/net23 XI0/XI1<9>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<6>/MM2 XI0/XI1<9>/XI4<6>/net5 XI0/XI1<9>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<5>/MM4 XI0/XI1<9>/XI4<5>/net23 XI0/XI1<9>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<5>/MM2 XI0/XI1<9>/XI4<5>/net5 XI0/XI1<9>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<4>/MM4 XI0/XI1<9>/XI4<4>/net23 XI0/XI1<9>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<4>/MM2 XI0/XI1<9>/XI4<4>/net5 XI0/XI1<9>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<3>/MM4 XI0/XI1<9>/XI4<3>/net23 XI0/XI1<9>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<3>/MM2 XI0/XI1<9>/XI4<3>/net5 XI0/XI1<9>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<2>/MM4 XI0/XI1<9>/XI4<2>/net23 XI0/XI1<9>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<2>/MM2 XI0/XI1<9>/XI4<2>/net5 XI0/XI1<9>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<1>/MM4 XI0/XI1<9>/XI4<1>/net23 XI0/XI1<9>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<1>/MM2 XI0/XI1<9>/XI4<1>/net5 XI0/XI1<9>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<0>/MM4 XI0/XI1<9>/XI4<0>/net23 XI0/XI1<9>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<7>/MM6 BL_col1<7> WL<9> XI0/XI1<9>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<9>/XI4<7>/MM5 XI0/XI1<9>/XI4<7>/net5 WL<9> _BL_col1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<6>/MM6 BL_col1<6> WL<9> XI0/XI1<9>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<9>/XI4<6>/MM5 XI0/XI1<9>/XI4<6>/net5 WL<9> _BL_col1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<5>/MM6 BL_col1<5> WL<9> XI0/XI1<9>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<9>/XI4<5>/MM5 XI0/XI1<9>/XI4<5>/net5 WL<9> _BL_col1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<4>/MM6 BL_col1<4> WL<9> XI0/XI1<9>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<9>/XI4<4>/MM5 XI0/XI1<9>/XI4<4>/net5 WL<9> _BL_col1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<3>/MM6 BL_col1<3> WL<9> XI0/XI1<9>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<9>/XI4<3>/MM5 XI0/XI1<9>/XI4<3>/net5 WL<9> _BL_col1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<2>/MM6 BL_col1<2> WL<9> XI0/XI1<9>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<9>/XI4<2>/MM5 XI0/XI1<9>/XI4<2>/net5 WL<9> _BL_col1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<1>/MM6 BL_col1<1> WL<9> XI0/XI1<9>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<9>/XI4<1>/MM5 XI0/XI1<9>/XI4<1>/net5 WL<9> _BL_col1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<9>/XI4<0>/MM6 BL_col1<0> WL<9> XI0/XI1<9>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<9>/XI4<0>/MM5 XI0/XI1<9>/XI4<0>/net5 WL<9> _BL_col1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<7>/MM3 XI0/XI0<8>/XI4<7>/net23 XI0/XI0<8>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<8>/XI4<0>/MM1 XI0/XI0<8>/XI4<0>/net5 XI0/XI0<8>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<7>/MM3 XI0/XI1<8>/XI4<7>/net23 XI0/XI1<8>/XI4<7>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<0>/MM1 XI0/XI1<8>/XI4<0>/net5 XI0/XI1<8>/XI4<0>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0/XI0<8>/XI4<7>/MM4 XI0/XI0<8>/XI4<7>/net23 XI0/XI0<8>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<8>/XI4<0>/MM2 XI0/XI0<8>/XI4<0>/net5 XI0/XI0<8>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<7>/MM4 XI0/XI1<8>/XI4<7>/net23 XI0/XI1<8>/XI4<7>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<0>/MM2 XI0/XI1<8>/XI4<0>/net5 XI0/XI1<8>/XI4<0>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0/XI0<8>/XI4<7>/MM1 XI0/XI0<8>/XI4<7>/net5 XI0/XI0<8>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<6>/MM3 XI0/XI0<8>/XI4<6>/net23 XI0/XI0<8>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<6>/MM1 XI0/XI0<8>/XI4<6>/net5 XI0/XI0<8>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<5>/MM3 XI0/XI0<8>/XI4<5>/net23 XI0/XI0<8>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<5>/MM1 XI0/XI0<8>/XI4<5>/net5 XI0/XI0<8>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<4>/MM3 XI0/XI0<8>/XI4<4>/net23 XI0/XI0<8>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<4>/MM1 XI0/XI0<8>/XI4<4>/net5 XI0/XI0<8>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<3>/MM3 XI0/XI0<8>/XI4<3>/net23 XI0/XI0<8>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<3>/MM1 XI0/XI0<8>/XI4<3>/net5 XI0/XI0<8>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<2>/MM3 XI0/XI0<8>/XI4<2>/net23 XI0/XI0<8>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<2>/MM1 XI0/XI0<8>/XI4<2>/net5 XI0/XI0<8>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<1>/MM3 XI0/XI0<8>/XI4<1>/net23 XI0/XI0<8>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<1>/MM1 XI0/XI0<8>/XI4<1>/net5 XI0/XI0<8>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<0>/MM3 XI0/XI0<8>/XI4<0>/net23 XI0/XI0<8>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI0<8>/XI4<7>/MM2 XI0/XI0<8>/XI4<7>/net5 XI0/XI0<8>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<6>/MM4 XI0/XI0<8>/XI4<6>/net23 XI0/XI0<8>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<6>/MM2 XI0/XI0<8>/XI4<6>/net5 XI0/XI0<8>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<5>/MM4 XI0/XI0<8>/XI4<5>/net23 XI0/XI0<8>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<5>/MM2 XI0/XI0<8>/XI4<5>/net5 XI0/XI0<8>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<4>/MM4 XI0/XI0<8>/XI4<4>/net23 XI0/XI0<8>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<4>/MM2 XI0/XI0<8>/XI4<4>/net5 XI0/XI0<8>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<3>/MM4 XI0/XI0<8>/XI4<3>/net23 XI0/XI0<8>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<3>/MM2 XI0/XI0<8>/XI4<3>/net5 XI0/XI0<8>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<2>/MM4 XI0/XI0<8>/XI4<2>/net23 XI0/XI0<8>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<2>/MM2 XI0/XI0<8>/XI4<2>/net5 XI0/XI0<8>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<1>/MM4 XI0/XI0<8>/XI4<1>/net23 XI0/XI0<8>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<1>/MM2 XI0/XI0<8>/XI4<1>/net5 XI0/XI0<8>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<0>/MM4 XI0/XI0<8>/XI4<0>/net23 XI0/XI0<8>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<7>/MM6 BL_col0<7> WL<8> XI0/XI0<8>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<8>/XI4<7>/MM5 XI0/XI0<8>/XI4<7>/net5 WL<8> _BL_col0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<6>/MM6 BL_col0<6> WL<8> XI0/XI0<8>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<8>/XI4<6>/MM5 XI0/XI0<8>/XI4<6>/net5 WL<8> _BL_col0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<5>/MM6 BL_col0<5> WL<8> XI0/XI0<8>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<8>/XI4<5>/MM5 XI0/XI0<8>/XI4<5>/net5 WL<8> _BL_col0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<4>/MM6 BL_col0<4> WL<8> XI0/XI0<8>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<8>/XI4<4>/MM5 XI0/XI0<8>/XI4<4>/net5 WL<8> _BL_col0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<3>/MM6 BL_col0<3> WL<8> XI0/XI0<8>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<8>/XI4<3>/MM5 XI0/XI0<8>/XI4<3>/net5 WL<8> _BL_col0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<2>/MM6 BL_col0<2> WL<8> XI0/XI0<8>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<8>/XI4<2>/MM5 XI0/XI0<8>/XI4<2>/net5 WL<8> _BL_col0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<1>/MM6 BL_col0<1> WL<8> XI0/XI0<8>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<8>/XI4<1>/MM5 XI0/XI0<8>/XI4<1>/net5 WL<8> _BL_col0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI0<8>/XI4<0>/MM6 BL_col0<0> WL<8> XI0/XI0<8>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI0<8>/XI4<0>/MM5 XI0/XI0<8>/XI4<0>/net5 WL<8> _BL_col0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<7>/MM1 XI0/XI1<8>/XI4<7>/net5 XI0/XI1<8>/XI4<7>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<6>/MM3 XI0/XI1<8>/XI4<6>/net23 XI0/XI1<8>/XI4<6>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<6>/MM1 XI0/XI1<8>/XI4<6>/net5 XI0/XI1<8>/XI4<6>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<5>/MM3 XI0/XI1<8>/XI4<5>/net23 XI0/XI1<8>/XI4<5>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<5>/MM1 XI0/XI1<8>/XI4<5>/net5 XI0/XI1<8>/XI4<5>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<4>/MM3 XI0/XI1<8>/XI4<4>/net23 XI0/XI1<8>/XI4<4>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<4>/MM1 XI0/XI1<8>/XI4<4>/net5 XI0/XI1<8>/XI4<4>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<3>/MM3 XI0/XI1<8>/XI4<3>/net23 XI0/XI1<8>/XI4<3>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<3>/MM1 XI0/XI1<8>/XI4<3>/net5 XI0/XI1<8>/XI4<3>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<2>/MM3 XI0/XI1<8>/XI4<2>/net23 XI0/XI1<8>/XI4<2>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<2>/MM1 XI0/XI1<8>/XI4<2>/net5 XI0/XI1<8>/XI4<2>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<1>/MM3 XI0/XI1<8>/XI4<1>/net23 XI0/XI1<8>/XI4<1>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<1>/MM1 XI0/XI1<8>/XI4<1>/net5 XI0/XI1<8>/XI4<1>/net23 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<0>/MM3 XI0/XI1<8>/XI4<0>/net23 XI0/XI1<8>/XI4<0>/net5 GND! GND!
+ NMOS_VTG L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0/XI1<8>/XI4<7>/MM2 XI0/XI1<8>/XI4<7>/net5 XI0/XI1<8>/XI4<7>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<6>/MM4 XI0/XI1<8>/XI4<6>/net23 XI0/XI1<8>/XI4<6>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<6>/MM2 XI0/XI1<8>/XI4<6>/net5 XI0/XI1<8>/XI4<6>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<5>/MM4 XI0/XI1<8>/XI4<5>/net23 XI0/XI1<8>/XI4<5>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<5>/MM2 XI0/XI1<8>/XI4<5>/net5 XI0/XI1<8>/XI4<5>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<4>/MM4 XI0/XI1<8>/XI4<4>/net23 XI0/XI1<8>/XI4<4>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<4>/MM2 XI0/XI1<8>/XI4<4>/net5 XI0/XI1<8>/XI4<4>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<3>/MM4 XI0/XI1<8>/XI4<3>/net23 XI0/XI1<8>/XI4<3>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<3>/MM2 XI0/XI1<8>/XI4<3>/net5 XI0/XI1<8>/XI4<3>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<2>/MM4 XI0/XI1<8>/XI4<2>/net23 XI0/XI1<8>/XI4<2>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<2>/MM2 XI0/XI1<8>/XI4<2>/net5 XI0/XI1<8>/XI4<2>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<1>/MM4 XI0/XI1<8>/XI4<1>/net23 XI0/XI1<8>/XI4<1>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<1>/MM2 XI0/XI1<8>/XI4<1>/net5 XI0/XI1<8>/XI4<1>/net23 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<0>/MM4 XI0/XI1<8>/XI4<0>/net23 XI0/XI1<8>/XI4<0>/net5 VDD! VDD!
+ PMOS_VTG L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<7>/MM6 BL_col1<7> WL<8> XI0/XI1<8>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<8>/XI4<7>/MM5 XI0/XI1<8>/XI4<7>/net5 WL<8> _BL_col1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<6>/MM6 BL_col1<6> WL<8> XI0/XI1<8>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<8>/XI4<6>/MM5 XI0/XI1<8>/XI4<6>/net5 WL<8> _BL_col1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<5>/MM6 BL_col1<5> WL<8> XI0/XI1<8>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<8>/XI4<5>/MM5 XI0/XI1<8>/XI4<5>/net5 WL<8> _BL_col1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<4>/MM6 BL_col1<4> WL<8> XI0/XI1<8>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<8>/XI4<4>/MM5 XI0/XI1<8>/XI4<4>/net5 WL<8> _BL_col1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<3>/MM6 BL_col1<3> WL<8> XI0/XI1<8>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<8>/XI4<3>/MM5 XI0/XI1<8>/XI4<3>/net5 WL<8> _BL_col1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<2>/MM6 BL_col1<2> WL<8> XI0/XI1<8>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<8>/XI4<2>/MM5 XI0/XI1<8>/XI4<2>/net5 WL<8> _BL_col1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<1>/MM6 BL_col1<1> WL<8> XI0/XI1<8>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<8>/XI4<1>/MM5 XI0/XI1<8>/XI4<1>/net5 WL<8> _BL_col1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0/XI1<8>/XI4<0>/MM6 BL_col1<0> WL<8> XI0/XI1<8>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0/XI1<8>/XI4<0>/MM5 XI0/XI1<8>/XI4<0>/net5 WL<8> _BL_col1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXSA_mux<7>/MM10 XSA_mux<7>/net45 XSA_mux<7>/out2 GND! GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<7>/MM3 XSA_mux<7>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<7>/MM9 W7 XSA_mux<7>/out1 XSA_mux<7>/net45 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<7>/MM0 XSA_mux<7>/out1 SA_out_col0<7> XSA_mux<7>/net61 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<7>/MM5 XSA_mux<7>/out2 SA_out_col1<7> XSA_mux<7>/net50 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<7>/MM4 XSA_mux<7>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXSA_mux<7>/MM11__2 W7 XSA_mux<7>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<7>/MM2 XSA_mux<7>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<7>/MM11 W7 XSA_mux<7>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<7>/MM1 XSA_mux<7>/out1 SA_out_col0<7> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<7>/MM8__2 W7 XSA_mux<7>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<7>/MM6 XSA_mux<7>/out2 SA_out_col1<7> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<7>/MM8 W7 XSA_mux<7>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<7>/MM7 XSA_mux<7>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXI28<7>/MM10 XI28<7>/net45 XI28<7>/out2 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<7>/MM3 XI28<7>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<7>/MM9 _W7 XI28<7>/out1 XI28<7>/net45 GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<7>/MM0 XI28<7>/out1 _SA_out_col0<7> XI28<7>/net61 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<7>/MM5 XI28<7>/out2 _SA_out_col1<7> XI28<7>/net50 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<7>/MM4 XI28<7>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXI28<7>/MM11__2 _W7 XI28<7>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<7>/MM2 XI28<7>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=3.15e-14
+ AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<7>/MM11 _W7 XI28<7>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<7>/MM1 XI28<7>/out1 _SA_out_col0<7> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<7>/MM8__2 _W7 XI28<7>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<7>/MM6 XI28<7>/out2 _SA_out_col1<7> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<7>/MM8 _W7 XI28<7>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07 AD=9.45e-14
+ AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<7>/MM7 XI28<7>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<6>/MM10 XSA_mux<6>/net45 XSA_mux<6>/out2 GND! GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<6>/MM3 XSA_mux<6>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<6>/MM9 W6 XSA_mux<6>/out1 XSA_mux<6>/net45 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<6>/MM0 XSA_mux<6>/out1 SA_out_col0<6> XSA_mux<6>/net61 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<6>/MM5 XSA_mux<6>/out2 SA_out_col1<6> XSA_mux<6>/net50 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<6>/MM4 XSA_mux<6>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXSA_mux<6>/MM11__2 W6 XSA_mux<6>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<6>/MM2 XSA_mux<6>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<6>/MM11 W6 XSA_mux<6>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<6>/MM1 XSA_mux<6>/out1 SA_out_col0<6> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<6>/MM8__2 W6 XSA_mux<6>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<6>/MM6 XSA_mux<6>/out2 SA_out_col1<6> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<6>/MM8 W6 XSA_mux<6>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<6>/MM7 XSA_mux<6>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXI28<6>/MM10 XI28<6>/net45 XI28<6>/out2 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<6>/MM3 XI28<6>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<6>/MM9 _W6 XI28<6>/out1 XI28<6>/net45 GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<6>/MM0 XI28<6>/out1 _SA_out_col0<6> XI28<6>/net61 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<6>/MM5 XI28<6>/out2 _SA_out_col1<6> XI28<6>/net50 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<6>/MM4 XI28<6>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXI28<6>/MM11__2 _W6 XI28<6>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<6>/MM2 XI28<6>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=3.15e-14
+ AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<6>/MM11 _W6 XI28<6>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<6>/MM1 XI28<6>/out1 _SA_out_col0<6> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<6>/MM8__2 _W6 XI28<6>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<6>/MM6 XI28<6>/out2 _SA_out_col1<6> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<6>/MM8 _W6 XI28<6>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07 AD=9.45e-14
+ AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<6>/MM7 XI28<6>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<5>/MM10 XSA_mux<5>/net45 XSA_mux<5>/out2 GND! GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<5>/MM3 XSA_mux<5>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<5>/MM9 W5 XSA_mux<5>/out1 XSA_mux<5>/net45 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<5>/MM0 XSA_mux<5>/out1 SA_out_col0<5> XSA_mux<5>/net61 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<5>/MM5 XSA_mux<5>/out2 SA_out_col1<5> XSA_mux<5>/net50 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<5>/MM4 XSA_mux<5>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXSA_mux<5>/MM11__2 W5 XSA_mux<5>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<5>/MM2 XSA_mux<5>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<5>/MM11 W5 XSA_mux<5>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<5>/MM1 XSA_mux<5>/out1 SA_out_col0<5> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<5>/MM8__2 W5 XSA_mux<5>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<5>/MM6 XSA_mux<5>/out2 SA_out_col1<5> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<5>/MM8 W5 XSA_mux<5>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<5>/MM7 XSA_mux<5>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXI28<5>/MM10 XI28<5>/net45 XI28<5>/out2 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<5>/MM3 XI28<5>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<5>/MM9 _W5 XI28<5>/out1 XI28<5>/net45 GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<5>/MM0 XI28<5>/out1 _SA_out_col0<5> XI28<5>/net61 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<5>/MM5 XI28<5>/out2 _SA_out_col1<5> XI28<5>/net50 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<5>/MM4 XI28<5>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXI28<5>/MM11__2 _W5 XI28<5>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<5>/MM2 XI28<5>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=3.15e-14
+ AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<5>/MM11 _W5 XI28<5>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<5>/MM1 XI28<5>/out1 _SA_out_col0<5> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<5>/MM8__2 _W5 XI28<5>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<5>/MM6 XI28<5>/out2 _SA_out_col1<5> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<5>/MM8 _W5 XI28<5>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07 AD=9.45e-14
+ AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<5>/MM7 XI28<5>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<4>/MM10 XSA_mux<4>/net45 XSA_mux<4>/out2 GND! GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<4>/MM3 XSA_mux<4>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<4>/MM9 W4 XSA_mux<4>/out1 XSA_mux<4>/net45 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<4>/MM0 XSA_mux<4>/out1 SA_out_col0<4> XSA_mux<4>/net61 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<4>/MM5 XSA_mux<4>/out2 SA_out_col1<4> XSA_mux<4>/net50 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<4>/MM4 XSA_mux<4>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXSA_mux<4>/MM11__2 W4 XSA_mux<4>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<4>/MM2 XSA_mux<4>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<4>/MM11 W4 XSA_mux<4>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<4>/MM1 XSA_mux<4>/out1 SA_out_col0<4> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<4>/MM8__2 W4 XSA_mux<4>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<4>/MM6 XSA_mux<4>/out2 SA_out_col1<4> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<4>/MM8 W4 XSA_mux<4>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<4>/MM7 XSA_mux<4>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXI28<4>/MM10 XI28<4>/net45 XI28<4>/out2 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<4>/MM3 XI28<4>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<4>/MM9 _W4 XI28<4>/out1 XI28<4>/net45 GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<4>/MM0 XI28<4>/out1 _SA_out_col0<4> XI28<4>/net61 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<4>/MM5 XI28<4>/out2 _SA_out_col1<4> XI28<4>/net50 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<4>/MM4 XI28<4>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXI28<4>/MM11__2 _W4 XI28<4>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<4>/MM2 XI28<4>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=3.15e-14
+ AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<4>/MM11 _W4 XI28<4>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<4>/MM1 XI28<4>/out1 _SA_out_col0<4> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<4>/MM8__2 _W4 XI28<4>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<4>/MM6 XI28<4>/out2 _SA_out_col1<4> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<4>/MM8 _W4 XI28<4>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07 AD=9.45e-14
+ AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<4>/MM7 XI28<4>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<3>/MM10 XSA_mux<3>/net45 XSA_mux<3>/out2 GND! GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<3>/MM3 XSA_mux<3>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<3>/MM9 W3 XSA_mux<3>/out1 XSA_mux<3>/net45 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<3>/MM0 XSA_mux<3>/out1 SA_out_col0<3> XSA_mux<3>/net61 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<3>/MM5 XSA_mux<3>/out2 SA_out_col1<3> XSA_mux<3>/net50 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<3>/MM4 XSA_mux<3>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXSA_mux<3>/MM11__2 W3 XSA_mux<3>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<3>/MM2 XSA_mux<3>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<3>/MM11 W3 XSA_mux<3>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<3>/MM1 XSA_mux<3>/out1 SA_out_col0<3> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<3>/MM8__2 W3 XSA_mux<3>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<3>/MM6 XSA_mux<3>/out2 SA_out_col1<3> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<3>/MM8 W3 XSA_mux<3>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<3>/MM7 XSA_mux<3>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXI28<3>/MM10 XI28<3>/net45 XI28<3>/out2 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<3>/MM3 XI28<3>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<3>/MM9 _W3 XI28<3>/out1 XI28<3>/net45 GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<3>/MM0 XI28<3>/out1 _SA_out_col0<3> XI28<3>/net61 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<3>/MM5 XI28<3>/out2 _SA_out_col1<3> XI28<3>/net50 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<3>/MM4 XI28<3>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXI28<3>/MM11__2 _W3 XI28<3>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<3>/MM2 XI28<3>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=3.15e-14
+ AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<3>/MM11 _W3 XI28<3>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<3>/MM1 XI28<3>/out1 _SA_out_col0<3> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<3>/MM8__2 _W3 XI28<3>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<3>/MM6 XI28<3>/out2 _SA_out_col1<3> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<3>/MM8 _W3 XI28<3>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07 AD=9.45e-14
+ AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<3>/MM7 XI28<3>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<2>/MM10 XSA_mux<2>/net45 XSA_mux<2>/out2 GND! GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<2>/MM3 XSA_mux<2>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<2>/MM9 W2 XSA_mux<2>/out1 XSA_mux<2>/net45 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<2>/MM0 XSA_mux<2>/out1 SA_out_col0<2> XSA_mux<2>/net61 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<2>/MM5 XSA_mux<2>/out2 SA_out_col1<2> XSA_mux<2>/net50 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<2>/MM4 XSA_mux<2>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXSA_mux<2>/MM11__2 W2 XSA_mux<2>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<2>/MM2 XSA_mux<2>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<2>/MM11 W2 XSA_mux<2>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<2>/MM1 XSA_mux<2>/out1 SA_out_col0<2> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<2>/MM8__2 W2 XSA_mux<2>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<2>/MM6 XSA_mux<2>/out2 SA_out_col1<2> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<2>/MM8 W2 XSA_mux<2>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<2>/MM7 XSA_mux<2>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXI28<2>/MM10 XI28<2>/net45 XI28<2>/out2 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<2>/MM3 XI28<2>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<2>/MM9 _W2 XI28<2>/out1 XI28<2>/net45 GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<2>/MM0 XI28<2>/out1 _SA_out_col0<2> XI28<2>/net61 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<2>/MM5 XI28<2>/out2 _SA_out_col1<2> XI28<2>/net50 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<2>/MM4 XI28<2>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXI28<2>/MM11__2 _W2 XI28<2>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<2>/MM2 XI28<2>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=3.15e-14
+ AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<2>/MM11 _W2 XI28<2>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<2>/MM1 XI28<2>/out1 _SA_out_col0<2> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<2>/MM8__2 _W2 XI28<2>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<2>/MM6 XI28<2>/out2 _SA_out_col1<2> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<2>/MM8 _W2 XI28<2>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07 AD=9.45e-14
+ AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<2>/MM7 XI28<2>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<1>/MM10 XSA_mux<1>/net45 XSA_mux<1>/out2 GND! GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<1>/MM3 XSA_mux<1>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<1>/MM9 W1 XSA_mux<1>/out1 XSA_mux<1>/net45 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<1>/MM0 XSA_mux<1>/out1 SA_out_col0<1> XSA_mux<1>/net61 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<1>/MM5 XSA_mux<1>/out2 SA_out_col1<1> XSA_mux<1>/net50 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<1>/MM4 XSA_mux<1>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXSA_mux<1>/MM11__2 W1 XSA_mux<1>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<1>/MM2 XSA_mux<1>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<1>/MM11 W1 XSA_mux<1>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<1>/MM1 XSA_mux<1>/out1 SA_out_col0<1> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<1>/MM8__2 W1 XSA_mux<1>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<1>/MM6 XSA_mux<1>/out2 SA_out_col1<1> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<1>/MM8 W1 XSA_mux<1>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<1>/MM7 XSA_mux<1>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXI28<1>/MM10 XI28<1>/net45 XI28<1>/out2 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<1>/MM3 XI28<1>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<1>/MM9 _W1 XI28<1>/out1 XI28<1>/net45 GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<1>/MM0 XI28<1>/out1 _SA_out_col0<1> XI28<1>/net61 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<1>/MM5 XI28<1>/out2 _SA_out_col1<1> XI28<1>/net50 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<1>/MM4 XI28<1>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXI28<1>/MM11__2 _W1 XI28<1>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<1>/MM2 XI28<1>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=3.15e-14
+ AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<1>/MM11 _W1 XI28<1>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<1>/MM1 XI28<1>/out1 _SA_out_col0<1> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<1>/MM8__2 _W1 XI28<1>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<1>/MM6 XI28<1>/out2 _SA_out_col1<1> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<1>/MM8 _W1 XI28<1>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07 AD=9.45e-14
+ AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<1>/MM7 XI28<1>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<0>/MM10 XSA_mux<0>/net45 XSA_mux<0>/out2 GND! GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<0>/MM3 XSA_mux<0>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXSA_mux<0>/MM9 W0 XSA_mux<0>/out1 XSA_mux<0>/net45 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<0>/MM0 XSA_mux<0>/out1 SA_out_col0<0> XSA_mux<0>/net61 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<0>/MM5 XSA_mux<0>/out2 SA_out_col1<0> XSA_mux<0>/net50 GND! NMOS_VTG
+ L=5e-08 W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXSA_mux<0>/MM4 XSA_mux<0>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07
+ AD=5.04e-14 AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXSA_mux<0>/MM11__2 W0 XSA_mux<0>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<0>/MM2 XSA_mux<0>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<0>/MM11 W0 XSA_mux<0>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<0>/MM1 XSA_mux<0>/out1 SA_out_col0<0> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<0>/MM8__2 W0 XSA_mux<0>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<0>/MM6 XSA_mux<0>/out2 SA_out_col1<0> VDD! VDD! PMOS_VTG L=5e-08
+ W=2.25e-07 AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXSA_mux<0>/MM8 W0 XSA_mux<0>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXSA_mux<0>/MM7 XSA_mux<0>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXI28<0>/MM10 XI28<0>/net45 XI28<0>/out2 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<0>/MM3 XI28<0>/net61 _A4 GND! GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=5.04e-14 AS=3.8625e-14 PD=1e-06 PS=9.95e-07
mXI28<0>/MM9 _W0 XI28<0>/out1 XI28<0>/net45 GND! NMOS_VTG L=5e-08 W=3.85e-07
+ AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<0>/MM0 XI28<0>/out1 _SA_out_col0<0> XI28<0>/net61 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<0>/MM5 XI28<0>/out2 _SA_out_col1<0> XI28<0>/net50 GND! NMOS_VTG L=5e-08
+ W=3.85e-07 AD=3.8625e-14 AS=5.04e-14 PD=9.95e-07 PS=1e-06
mXI28<0>/MM4 XI28<0>/net50 A4 GND! GND! NMOS_VTG L=5e-08 W=3.6e-07 AD=5.04e-14
+ AS=4.05e-14 PD=1e-06 PS=9.45e-07
mXI28<0>/MM11__2 _W0 XI28<0>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<0>/MM2 XI28<0>/out1 _A4 VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07 AD=3.15e-14
+ AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<0>/MM11 _W0 XI28<0>/out2 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<0>/MM1 XI28<0>/out1 _SA_out_col0<0> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<0>/MM8__2 _W0 XI28<0>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07
+ AD=9.45e-14 AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<0>/MM6 XI28<0>/out2 _SA_out_col1<0> VDD! VDD! PMOS_VTG L=5e-08 W=2.25e-07
+ AD=3.15e-14 AS=2.53125e-14 PD=7.3e-07 PS=6.75e-07
mXI28<0>/MM8 _W0 XI28<0>/out1 VDD! VDD! PMOS_VTG L=5e-08 W=6.75e-07 AD=9.45e-14
+ AS=7.59375e-14 PD=1.63e-06 PS=1.575e-06
mXI28<0>/MM7 XI28<0>/out2 A4 VDD! VDD! PMOS_VTG L=6.875e-08 W=2.4375e-07
+ AD=3.15e-14 AS=2.35312e-14 PD=7.3e-07 PS=6.75e-07
mXSA_col0<7>/MM2 _SA_out_col0<7> BL_col0<7> XSA_col0<7>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<7>/MM4 XSA_col0<7>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col0<7>/MM3 SA_out_col0<7> _BL_col0<7> XSA_col0<7>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<7>/MM1 _SA_out_col0<7> _SA_out_col0<7> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<7>/MM0 SA_out_col0<7> _SA_out_col0<7> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<6>/MM2 _SA_out_col0<6> BL_col0<6> XSA_col0<6>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<6>/MM4 XSA_col0<6>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col0<6>/MM3 SA_out_col0<6> _BL_col0<6> XSA_col0<6>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<6>/MM1 _SA_out_col0<6> _SA_out_col0<6> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<6>/MM0 SA_out_col0<6> _SA_out_col0<6> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<5>/MM2 _SA_out_col0<5> BL_col0<5> XSA_col0<5>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<5>/MM4 XSA_col0<5>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col0<5>/MM3 SA_out_col0<5> _BL_col0<5> XSA_col0<5>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<5>/MM1 _SA_out_col0<5> _SA_out_col0<5> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<5>/MM0 SA_out_col0<5> _SA_out_col0<5> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<4>/MM2 _SA_out_col0<4> BL_col0<4> XSA_col0<4>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<4>/MM4 XSA_col0<4>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col0<4>/MM3 SA_out_col0<4> _BL_col0<4> XSA_col0<4>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<4>/MM1 _SA_out_col0<4> _SA_out_col0<4> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<4>/MM0 SA_out_col0<4> _SA_out_col0<4> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<3>/MM2 _SA_out_col0<3> BL_col0<3> XSA_col0<3>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<3>/MM4 XSA_col0<3>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col0<3>/MM3 SA_out_col0<3> _BL_col0<3> XSA_col0<3>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<3>/MM1 _SA_out_col0<3> _SA_out_col0<3> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<3>/MM0 SA_out_col0<3> _SA_out_col0<3> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<2>/MM2 _SA_out_col0<2> BL_col0<2> XSA_col0<2>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<2>/MM4 XSA_col0<2>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col0<2>/MM3 SA_out_col0<2> _BL_col0<2> XSA_col0<2>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<2>/MM1 _SA_out_col0<2> _SA_out_col0<2> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<2>/MM0 SA_out_col0<2> _SA_out_col0<2> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<1>/MM2 _SA_out_col0<1> BL_col0<1> XSA_col0<1>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<1>/MM4 XSA_col0<1>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col0<1>/MM3 SA_out_col0<1> _BL_col0<1> XSA_col0<1>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<1>/MM1 _SA_out_col0<1> _SA_out_col0<1> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<1>/MM0 SA_out_col0<1> _SA_out_col0<1> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<0>/MM2 _SA_out_col0<0> BL_col0<0> XSA_col0<0>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<0>/MM4 XSA_col0<0>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col0<0>/MM3 SA_out_col0<0> _BL_col0<0> XSA_col0<0>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col0<0>/MM1 _SA_out_col0<0> _SA_out_col0<0> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col0<0>/MM0 SA_out_col0<0> _SA_out_col0<0> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<7>/MM2 _SA_out_col1<7> BL_col1<7> XSA_col1<7>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<7>/MM4 XSA_col1<7>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col1<7>/MM3 SA_out_col1<7> _BL_col1<7> XSA_col1<7>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<7>/MM1 _SA_out_col1<7> _SA_out_col1<7> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<7>/MM0 SA_out_col1<7> _SA_out_col1<7> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<6>/MM2 _SA_out_col1<6> BL_col1<6> XSA_col1<6>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<6>/MM4 XSA_col1<6>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col1<6>/MM3 SA_out_col1<6> _BL_col1<6> XSA_col1<6>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<6>/MM1 _SA_out_col1<6> _SA_out_col1<6> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<6>/MM0 SA_out_col1<6> _SA_out_col1<6> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<5>/MM2 _SA_out_col1<5> BL_col1<5> XSA_col1<5>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<5>/MM4 XSA_col1<5>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col1<5>/MM3 SA_out_col1<5> _BL_col1<5> XSA_col1<5>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<5>/MM1 _SA_out_col1<5> _SA_out_col1<5> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<5>/MM0 SA_out_col1<5> _SA_out_col1<5> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<4>/MM2 _SA_out_col1<4> BL_col1<4> XSA_col1<4>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<4>/MM4 XSA_col1<4>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col1<4>/MM3 SA_out_col1<4> _BL_col1<4> XSA_col1<4>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<4>/MM1 _SA_out_col1<4> _SA_out_col1<4> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<4>/MM0 SA_out_col1<4> _SA_out_col1<4> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<3>/MM2 _SA_out_col1<3> BL_col1<3> XSA_col1<3>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<3>/MM4 XSA_col1<3>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col1<3>/MM3 SA_out_col1<3> _BL_col1<3> XSA_col1<3>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<3>/MM1 _SA_out_col1<3> _SA_out_col1<3> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<3>/MM0 SA_out_col1<3> _SA_out_col1<3> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<2>/MM2 _SA_out_col1<2> BL_col1<2> XSA_col1<2>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<2>/MM4 XSA_col1<2>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col1<2>/MM3 SA_out_col1<2> _BL_col1<2> XSA_col1<2>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<2>/MM1 _SA_out_col1<2> _SA_out_col1<2> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<2>/MM0 SA_out_col1<2> _SA_out_col1<2> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<1>/MM2 _SA_out_col1<1> BL_col1<1> XSA_col1<1>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<1>/MM4 XSA_col1<1>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col1<1>/MM3 SA_out_col1<1> _BL_col1<1> XSA_col1<1>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<1>/MM1 _SA_out_col1<1> _SA_out_col1<1> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<1>/MM0 SA_out_col1<1> _SA_out_col1<1> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<0>/MM2 _SA_out_col1<0> BL_col1<0> XSA_col1<0>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<0>/MM4 XSA_col1<0>/net033 VDD! GND! GND! NMOS_VTG L=5e-08 W=9e-08
+ AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXSA_col1<0>/MM3 SA_out_col1<0> _BL_col1<0> XSA_col1<0>/net033 GND! NMOS_VTG
+ L=5e-08 W=1.8e-07 AD=1.8e-14 AS=2.52e-14 PD=5.6e-07 PS=6.4e-07
mXSA_col1<0>/MM1 _SA_out_col1<0> _SA_out_col1<0> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXSA_col1<0>/MM0 SA_out_col1<0> _SA_out_col1<0> VDD! VDD! PMOS_VTG L=5e-08
+ W=4.5e-07 AD=4.5e-14 AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<3>/MM1 BL_col0<3> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<3>/MM3 BL_col0<3> CLK _BL_col0<3> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI1<3>/MM0 _BL_col0<3> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<2>/MM1 BL_col0<2> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<2>/MM3 BL_col0<2> CLK _BL_col0<2> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI1<2>/MM0 _BL_col0<2> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<1>/MM1 BL_col0<1> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<1>/MM3 BL_col0<1> CLK _BL_col0<1> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI1<1>/MM0 _BL_col0<1> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<2>/MM1 BL_col1<2> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<2>/MM3 BL_col1<2> CLK _BL_col1<2> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI3<2>/MM0 _BL_col1<2> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<1>/MM1 BL_col1<1> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<1>/MM3 BL_col1<1> CLK _BL_col1<1> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI3<1>/MM0 _BL_col1<1> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<0>/MM1 BL_col1<0> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<0>/MM3 BL_col1<0> CLK _BL_col1<0> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI3<0>/MM0 _BL_col1<0> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<7>/MM1 BL_col0<7> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<7>/MM3 BL_col0<7> CLK _BL_col0<7> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI1<7>/MM0 _BL_col0<7> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<6>/MM1 BL_col0<6> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<6>/MM3 BL_col0<6> CLK _BL_col0<6> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI1<6>/MM0 _BL_col0<6> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<5>/MM1 BL_col0<5> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<5>/MM3 BL_col0<5> CLK _BL_col0<5> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI1<5>/MM0 _BL_col0<5> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<4>/MM1 BL_col0<4> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<4>/MM3 BL_col0<4> CLK _BL_col0<4> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI1<4>/MM0 _BL_col0<4> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<0>/MM1 BL_col0<0> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI1<0>/MM3 BL_col0<0> CLK _BL_col0<0> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI1<0>/MM0 _BL_col0<0> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<7>/MM1 BL_col1<7> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<7>/MM3 BL_col1<7> CLK _BL_col1<7> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI3<7>/MM0 _BL_col1<7> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<6>/MM1 BL_col1<6> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<6>/MM3 BL_col1<6> CLK _BL_col1<6> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI3<6>/MM0 _BL_col1<6> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<5>/MM1 BL_col1<5> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<5>/MM3 BL_col1<5> CLK _BL_col1<5> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI3<5>/MM0 _BL_col1<5> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<4>/MM1 BL_col1<4> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<4>/MM3 BL_col1<4> CLK _BL_col1<4> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI3<4>/MM0 _BL_col1<4> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<3>/MM1 BL_col1<3> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
mXI3<3>/MM3 BL_col1<3> CLK _BL_col1<3> VDD! PMOS_VTG L=5e-08 W=9e-08 AD=9e-15
+ AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI3<3>/MM0 _BL_col1<3> CLK VDD! VDD! PMOS_VTG L=5e-08 W=4.5e-07 AD=4.5e-14
+ AS=6.3e-14 PD=1.1e-06 PS=1.18e-06
c_6 CLK_ 0 0.230086f
c_42 _d<7> 0 0.233103f
c_69 A2 0 0.524561f
c_106 _d<6> 0 0.197685f
c_151 _d<5> 0 0.180231f
c_198 _d<4> 0 0.143524f
c_246 _d<3> 0 0.134901f
c_296 _d<2> 0 0.143348f
c_327 _A2 0 0.485575f
c_1032 VDD! 0 9.93396f
c_1084 _d<1> 0 0.133184f
c_1149 _d<0> 0 0.188189f
c_1844 GND! 0 6.54607f
c_1926 WL<1> 0 0.637177f
c_2010 WL<3> 0 0.640767f
c_2094 WL<5> 0 0.636239f
c_2178 WL<7> 0 0.629151f
c_2263 WL<9> 0 0.625711f
c_2347 WL<11> 0 0.630603f
c_2430 WL<13> 0 0.620838f
c_2507 WL<15> 0 0.625886f
c_2634 clk_gen 0 3.21536f
c_2785 _A4 0 1.75945f
c_2834 CLK 0 1.58364f
c_2991 A4 0 2.1776f
c_3047 WE 0 1.01009f
c_3052 R_W 0 0.23294f
c_3080 D7 0 0.460312f
c_3108 D6 0 0.299951f
c_3135 D5 0 0.285766f
c_3162 D4 0 0.2665f
c_3188 D3 0 0.255401f
c_3236 D2 0 0.235497f
c_3287 D1 0 0.20326f
c_3340 D0 0 0.223892f
c_3415 WL<0> 0 0.626516f
c_3495 WL<2> 0 0.592493f
c_3576 WL<4> 0 0.596179f
c_3657 WL<6> 0 0.594425f
c_3737 WL<8> 0 0.595011f
c_3817 WL<10> 0 0.591026f
c_3897 WL<12> 0 0.595994f
c_3976 WL<14> 0 0.588538f
c_4016 A0 0 0.338539f
c_4039 _A3 0 0.434788f
c_4063 A3 0 0.426747f
c_4105 _A0 0 0.324351f
c_4212 _BL_col0<7> 0 0.180328f
c_4320 _BL_col0<6> 0 0.180215f
c_4428 _BL_col0<5> 0 0.17921f
c_4536 _BL_col0<4> 0 0.180296f
c_4643 _BL_col0<3> 0 0.180857f
c_4749 _BL_col0<2> 0 0.182868f
c_4855 _BL_col0<1> 0 0.182115f
c_4963 _BL_col0<0> 0 0.183536f
c_5072 _BL_col1<7> 0 0.181734f
c_5180 _BL_col1<6> 0 0.180527f
c_5287 _BL_col1<5> 0 0.179701f
c_5393 _BL_col1<4> 0 0.181253f
c_5497 _BL_col1<3> 0 0.182404f
c_5598 _BL_col1<2> 0 0.185512f
c_5697 _BL_col1<1> 0 0.186691f
c_5759 _BL_col1<0> 0 0.214423f
c_5797 A1 0 0.50825f
c_5836 _A1 0 0.509631f
c_5915 BL_col0<7> 0 0.16717f
c_5931 SA_out_col0<7> 0 0.13169f
c_5942 _SA_out_col0<7> 0 0.157496f
c_5983 _SA_out_col1<7> 0 0.19963f
c_6089 BL_col0<6> 0 0.18332f
c_6112 SA_out_col0<6> 0 0.132702f
c_6218 BL_col0<5> 0 0.183391f
c_6236 _SA_out_col0<6> 0 0.148082f
c_6284 SA_out_col1<6> 0 0.171479f
c_6390 BL_col0<4> 0 0.183588f
c_6429 _SA_out_col1<6> 0 0.194514f
c_6535 BL_col0<3> 0 0.18396f
c_6560 SA_out_col0<5> 0 0.117231f
c_6582 _SA_out_col0<5> 0 0.160101f
c_6628 SA_out_col1<5> 0 0.148454f
c_6733 BL_col0<2> 0 0.184664f
c_6765 SA_out_col0<4> 0 0.127428f
c_6788 _SA_out_col0<4> 0 0.15481f
c_6893 BL_col0<1> 0 0.184854f
c_6924 _SA_out_col1<4> 0 0.161341f
c_6955 SA_out_col0<3> 0 0.115177f
c_7060 BL_col0<0> 0 0.184812f
c_7087 _SA_out_col0<3> 0 0.153263f
c_7194 BL_col1<7> 0 0.183f
c_7228 SA_out_col1<3> 0 0.111678f
c_7259 _SA_out_col1<3> 0 0.174036f
c_7298 SA_out_col0<2> 0 0.105702f
c_7404 BL_col1<6> 0 0.182576f
c_7434 _SA_out_col0<2> 0 0.161186f
c_7539 BL_col1<5> 0 0.18413f
c_7572 SA_out_col1<2> 0 0.142753f
c_7600 _SA_out_col1<2> 0 0.177948f
c_7640 SA_out_col0<1> 0 0.121908f
c_7744 BL_col1<4> 0 0.184633f
c_7777 _SA_out_col0<1> 0 0.166971f
c_7880 BL_col1<3> 0 0.186088f
c_7904 SA_out_col1<1> 0 0.158265f
c_7926 _SA_out_col1<1> 0 0.172652f
c_8027 BL_col1<2> 0 0.187082f
c_8068 SA_out_col0<0> 0 0.142023f
c_8111 _SA_out_col0<0> 0 0.200996f
c_8209 BL_col1<1> 0 0.18769f
c_8222 _SA_out_col1<0> 0 0.169985f
c_8317 BL_col1<0> 0 0.190854f
c_8329 SA_out_col1<0> 0 0.227279f
c_8376 SA_out_col1<7> 0 0.109456f
c_8411 _SA_out_col1<5> 0 0.196201f
c_8449 SA_out_col1<4> 0 0.132615f
c_8456 W7 0 0.0618139f
c_8466 W6 0 0.0581219f
c_8477 W5 0 0.0572677f
c_8488 W4 0 0.056534f
c_8499 W3 0 0.0565128f
c_8511 W2 0 0.0569682f
c_8523 W1 0 0.057239f
c_8532 W0 0 0.0606335f
c_8559 _W3 0 0.0602887f
c_8574 _W7 0 0.0719291f
c_8596 _W6 0 0.0668659f
c_8619 _W5 0 0.0673489f
c_8644 _W4 0 0.0677321f
c_8670 _W2 0 0.0591014f
c_8694 _W1 0 0.0667721f
c_8712 _W0 0 0.0593969f
c_8725 XI4/XI1/_out 0 0.212793f
c_8741 XI4/XI0/_out 0 0.218482f
c_8755 XI4/XI3/_out 0 0.217759f
c_8773 XI4/XI2/_out 0 0.210361f
c_8788 XI4/XI5/_out 0 0.214458f
c_8807 XI4/XI4/_out 0 0.212703f
c_8820 XI4/XI7/_out 0 0.216332f
c_8839 XI4/XI6/_out 0 0.210892f
c_8855 XI4/XI9/_out 0 0.212958f
c_8873 XI4/XI8/_out 0 0.213753f
c_8888 XI4/XI11/_out 0 0.215216f
c_8906 XI4/XI10/_out 0 0.21011f
c_8922 XI4/XI13/_out 0 0.204407f
c_8940 XI4/XI12/_out 0 0.212508f
c_8952 XI4/XI15/_out 0 0.207624f
c_8969 XI4/XI14/_out 0 0.208247f
c_8980 XI0/XI0<7>/XI4<7>/net23 0 0.0470274f
c_8991 XI0/XI0<7>/XI4<7>/net5 0 0.060758f
c_9005 XI0/XI0<7>/XI4<6>/net23 0 0.046925f
c_9019 XI0/XI0<7>/XI4<6>/net5 0 0.0531142f
c_9033 XI0/XI0<7>/XI4<5>/net23 0 0.046925f
c_9047 XI0/XI0<7>/XI4<5>/net5 0 0.0531142f
c_9061 XI0/XI0<7>/XI4<4>/net23 0 0.046925f
c_9075 XI0/XI0<7>/XI4<4>/net5 0 0.0531142f
c_9089 XI0/XI0<7>/XI4<3>/net23 0 0.046925f
c_9103 XI0/XI0<7>/XI4<3>/net5 0 0.0531142f
c_9117 XI0/XI0<7>/XI4<2>/net23 0 0.046925f
c_9131 XI0/XI0<7>/XI4<2>/net5 0 0.0531142f
c_9145 XI0/XI0<7>/XI4<1>/net23 0 0.046925f
c_9159 XI0/XI0<7>/XI4<1>/net5 0 0.0531142f
c_9173 XI0/XI0<7>/XI4<0>/net23 0 0.046925f
c_9187 XI0/XI0<7>/XI4<0>/net5 0 0.0531142f
c_9201 XI0/XI1<7>/XI4<7>/net23 0 0.046925f
c_9215 XI0/XI1<7>/XI4<7>/net5 0 0.0531142f
c_9229 XI0/XI1<7>/XI4<6>/net23 0 0.046925f
c_9243 XI0/XI1<7>/XI4<6>/net5 0 0.0531142f
c_9257 XI0/XI1<7>/XI4<5>/net23 0 0.046925f
c_9271 XI0/XI1<7>/XI4<5>/net5 0 0.0531142f
c_9285 XI0/XI1<7>/XI4<4>/net23 0 0.046925f
c_9299 XI0/XI1<7>/XI4<4>/net5 0 0.0531142f
c_9313 XI0/XI1<7>/XI4<3>/net23 0 0.046925f
c_9327 XI0/XI1<7>/XI4<3>/net5 0 0.0531142f
c_9341 XI0/XI1<7>/XI4<2>/net23 0 0.046925f
c_9355 XI0/XI1<7>/XI4<2>/net5 0 0.0531142f
c_9369 XI0/XI1<7>/XI4<1>/net23 0 0.046925f
c_9383 XI0/XI1<7>/XI4<1>/net5 0 0.0531142f
c_9395 XI0/XI1<7>/XI4<0>/net23 0 0.0545792f
c_9407 XI0/XI1<7>/XI4<0>/net5 0 0.0531142f
c_9420 XI0/XI0<6>/XI4<7>/net23 0 0.046933f
c_9433 XI0/XI0<6>/XI4<7>/net5 0 0.0607198f
c_9447 XI0/XI0<6>/XI4<6>/net23 0 0.046925f
c_9461 XI0/XI0<6>/XI4<6>/net5 0 0.0531142f
c_9475 XI0/XI0<6>/XI4<5>/net23 0 0.046925f
c_9489 XI0/XI0<6>/XI4<5>/net5 0 0.0531142f
c_9503 XI0/XI0<6>/XI4<4>/net23 0 0.046925f
c_9517 XI0/XI0<6>/XI4<4>/net5 0 0.0531142f
c_9531 XI0/XI0<6>/XI4<3>/net23 0 0.046925f
c_9545 XI0/XI0<6>/XI4<3>/net5 0 0.0531142f
c_9559 XI0/XI0<6>/XI4<2>/net23 0 0.046925f
c_9573 XI0/XI0<6>/XI4<2>/net5 0 0.0531142f
c_9587 XI0/XI0<6>/XI4<1>/net23 0 0.046925f
c_9601 XI0/XI0<6>/XI4<1>/net5 0 0.0531142f
c_9615 XI0/XI0<6>/XI4<0>/net23 0 0.046925f
c_9629 XI0/XI0<6>/XI4<0>/net5 0 0.0531142f
c_9643 XI0/XI1<6>/XI4<7>/net23 0 0.046925f
c_9657 XI0/XI1<6>/XI4<7>/net5 0 0.0531142f
c_9671 XI0/XI1<6>/XI4<6>/net23 0 0.046925f
c_9685 XI0/XI1<6>/XI4<6>/net5 0 0.0531142f
c_9699 XI0/XI1<6>/XI4<5>/net23 0 0.046925f
c_9713 XI0/XI1<6>/XI4<5>/net5 0 0.0531142f
c_9727 XI0/XI1<6>/XI4<4>/net23 0 0.046925f
c_9741 XI0/XI1<6>/XI4<4>/net5 0 0.0531142f
c_9755 XI0/XI1<6>/XI4<3>/net23 0 0.046925f
c_9769 XI0/XI1<6>/XI4<3>/net5 0 0.0531142f
c_9783 XI0/XI1<6>/XI4<2>/net23 0 0.046925f
c_9797 XI0/XI1<6>/XI4<2>/net5 0 0.0531142f
c_9811 XI0/XI1<6>/XI4<1>/net23 0 0.046925f
c_9825 XI0/XI1<6>/XI4<1>/net5 0 0.0531142f
c_9837 XI0/XI1<6>/XI4<0>/net23 0 0.0545792f
c_9849 XI0/XI1<6>/XI4<0>/net5 0 0.0531142f
c_9860 XI0/XI0<5>/XI4<7>/net23 0 0.0470266f
c_9871 XI0/XI0<5>/XI4<7>/net5 0 0.0607534f
c_9885 XI0/XI0<5>/XI4<6>/net23 0 0.046925f
c_9899 XI0/XI0<5>/XI4<6>/net5 0 0.0531142f
c_9913 XI0/XI0<5>/XI4<5>/net23 0 0.046925f
c_9927 XI0/XI0<5>/XI4<5>/net5 0 0.0531142f
c_9941 XI0/XI0<5>/XI4<4>/net23 0 0.046925f
c_9955 XI0/XI0<5>/XI4<4>/net5 0 0.0531142f
c_9969 XI0/XI0<5>/XI4<3>/net23 0 0.046925f
c_9983 XI0/XI0<5>/XI4<3>/net5 0 0.0531142f
c_9997 XI0/XI0<5>/XI4<2>/net23 0 0.046925f
c_10011 XI0/XI0<5>/XI4<2>/net5 0 0.0531142f
c_10025 XI0/XI0<5>/XI4<1>/net23 0 0.046925f
c_10039 XI0/XI0<5>/XI4<1>/net5 0 0.0531142f
c_10053 XI0/XI0<5>/XI4<0>/net23 0 0.046925f
c_10067 XI0/XI0<5>/XI4<0>/net5 0 0.0531142f
c_10081 XI0/XI1<5>/XI4<7>/net23 0 0.046925f
c_10095 XI0/XI1<5>/XI4<7>/net5 0 0.0531142f
c_10109 XI0/XI1<5>/XI4<6>/net23 0 0.046925f
c_10123 XI0/XI1<5>/XI4<6>/net5 0 0.0531142f
c_10137 XI0/XI1<5>/XI4<5>/net23 0 0.046925f
c_10151 XI0/XI1<5>/XI4<5>/net5 0 0.0531142f
c_10165 XI0/XI1<5>/XI4<4>/net23 0 0.046925f
c_10179 XI0/XI1<5>/XI4<4>/net5 0 0.0531142f
c_10193 XI0/XI1<5>/XI4<3>/net23 0 0.046925f
c_10207 XI0/XI1<5>/XI4<3>/net5 0 0.0531142f
c_10221 XI0/XI1<5>/XI4<2>/net23 0 0.046925f
c_10235 XI0/XI1<5>/XI4<2>/net5 0 0.0531142f
c_10249 XI0/XI1<5>/XI4<1>/net23 0 0.046925f
c_10263 XI0/XI1<5>/XI4<1>/net5 0 0.0531142f
c_10275 XI0/XI1<5>/XI4<0>/net23 0 0.0545792f
c_10287 XI0/XI1<5>/XI4<0>/net5 0 0.0531142f
c_10300 XI0/XI0<4>/XI4<7>/net23 0 0.0469291f
c_10313 XI0/XI0<4>/XI4<7>/net5 0 0.0607198f
c_10327 XI0/XI0<4>/XI4<6>/net23 0 0.046925f
c_10341 XI0/XI0<4>/XI4<6>/net5 0 0.0531142f
c_10355 XI0/XI0<4>/XI4<5>/net23 0 0.046925f
c_10369 XI0/XI0<4>/XI4<5>/net5 0 0.0531142f
c_10383 XI0/XI0<4>/XI4<4>/net23 0 0.046925f
c_10397 XI0/XI0<4>/XI4<4>/net5 0 0.0531142f
c_10411 XI0/XI0<4>/XI4<3>/net23 0 0.046925f
c_10425 XI0/XI0<4>/XI4<3>/net5 0 0.0531142f
c_10439 XI0/XI0<4>/XI4<2>/net23 0 0.046925f
c_10453 XI0/XI0<4>/XI4<2>/net5 0 0.0531142f
c_10467 XI0/XI0<4>/XI4<1>/net23 0 0.046925f
c_10481 XI0/XI0<4>/XI4<1>/net5 0 0.0531142f
c_10495 XI0/XI0<4>/XI4<0>/net23 0 0.046925f
c_10509 XI0/XI0<4>/XI4<0>/net5 0 0.0531142f
c_10523 XI0/XI1<4>/XI4<7>/net23 0 0.046925f
c_10537 XI0/XI1<4>/XI4<7>/net5 0 0.0531142f
c_10551 XI0/XI1<4>/XI4<6>/net23 0 0.046925f
c_10565 XI0/XI1<4>/XI4<6>/net5 0 0.0531142f
c_10579 XI0/XI1<4>/XI4<5>/net23 0 0.046925f
c_10593 XI0/XI1<4>/XI4<5>/net5 0 0.0531142f
c_10607 XI0/XI1<4>/XI4<4>/net23 0 0.046925f
c_10621 XI0/XI1<4>/XI4<4>/net5 0 0.0531142f
c_10635 XI0/XI1<4>/XI4<3>/net23 0 0.046925f
c_10649 XI0/XI1<4>/XI4<3>/net5 0 0.0531142f
c_10663 XI0/XI1<4>/XI4<2>/net23 0 0.046925f
c_10677 XI0/XI1<4>/XI4<2>/net5 0 0.0531142f
c_10691 XI0/XI1<4>/XI4<1>/net23 0 0.046925f
c_10705 XI0/XI1<4>/XI4<1>/net5 0 0.0531142f
c_10717 XI0/XI1<4>/XI4<0>/net23 0 0.0545792f
c_10729 XI0/XI1<4>/XI4<0>/net5 0 0.0531142f
c_10740 XI0/XI0<3>/XI4<7>/net23 0 0.0470266f
c_10751 XI0/XI0<3>/XI4<7>/net5 0 0.0607534f
c_10765 XI0/XI0<3>/XI4<6>/net23 0 0.046925f
c_10779 XI0/XI0<3>/XI4<6>/net5 0 0.0531142f
c_10793 XI0/XI0<3>/XI4<5>/net23 0 0.046925f
c_10807 XI0/XI0<3>/XI4<5>/net5 0 0.0531142f
c_10821 XI0/XI0<3>/XI4<4>/net23 0 0.046925f
c_10835 XI0/XI0<3>/XI4<4>/net5 0 0.0531142f
c_10849 XI0/XI0<3>/XI4<3>/net23 0 0.046925f
c_10863 XI0/XI0<3>/XI4<3>/net5 0 0.0531142f
c_10877 XI0/XI0<3>/XI4<2>/net23 0 0.046925f
c_10891 XI0/XI0<3>/XI4<2>/net5 0 0.0531142f
c_10905 XI0/XI0<3>/XI4<1>/net23 0 0.046925f
c_10919 XI0/XI0<3>/XI4<1>/net5 0 0.0531142f
c_10933 XI0/XI0<3>/XI4<0>/net23 0 0.046925f
c_10947 XI0/XI0<3>/XI4<0>/net5 0 0.0531142f
c_10961 XI0/XI1<3>/XI4<7>/net23 0 0.046925f
c_10975 XI0/XI1<3>/XI4<7>/net5 0 0.0531142f
c_10989 XI0/XI1<3>/XI4<6>/net23 0 0.046925f
c_11003 XI0/XI1<3>/XI4<6>/net5 0 0.0531142f
c_11017 XI0/XI1<3>/XI4<5>/net23 0 0.046925f
c_11031 XI0/XI1<3>/XI4<5>/net5 0 0.0531142f
c_11045 XI0/XI1<3>/XI4<4>/net23 0 0.046925f
c_11059 XI0/XI1<3>/XI4<4>/net5 0 0.0531142f
c_11073 XI0/XI1<3>/XI4<3>/net23 0 0.046925f
c_11087 XI0/XI1<3>/XI4<3>/net5 0 0.0531142f
c_11101 XI0/XI1<3>/XI4<2>/net23 0 0.046925f
c_11115 XI0/XI1<3>/XI4<2>/net5 0 0.0531142f
c_11129 XI0/XI1<3>/XI4<1>/net23 0 0.046925f
c_11143 XI0/XI1<3>/XI4<1>/net5 0 0.0531142f
c_11155 XI0/XI1<3>/XI4<0>/net23 0 0.0545792f
c_11167 XI0/XI1<3>/XI4<0>/net5 0 0.0531142f
c_11180 XI0/XI0<2>/XI4<7>/net23 0 0.0469291f
c_11193 XI0/XI0<2>/XI4<7>/net5 0 0.0607198f
c_11207 XI0/XI0<2>/XI4<6>/net23 0 0.046925f
c_11221 XI0/XI0<2>/XI4<6>/net5 0 0.0531142f
c_11235 XI0/XI0<2>/XI4<5>/net23 0 0.046925f
c_11249 XI0/XI0<2>/XI4<5>/net5 0 0.0531142f
c_11263 XI0/XI0<2>/XI4<4>/net23 0 0.046925f
c_11277 XI0/XI0<2>/XI4<4>/net5 0 0.0531142f
c_11291 XI0/XI0<2>/XI4<3>/net23 0 0.046925f
c_11305 XI0/XI0<2>/XI4<3>/net5 0 0.0531142f
c_11319 XI0/XI0<2>/XI4<2>/net23 0 0.046925f
c_11333 XI0/XI0<2>/XI4<2>/net5 0 0.0531142f
c_11347 XI0/XI0<2>/XI4<1>/net23 0 0.046925f
c_11361 XI0/XI0<2>/XI4<1>/net5 0 0.0531142f
c_11375 XI0/XI0<2>/XI4<0>/net23 0 0.046925f
c_11389 XI0/XI0<2>/XI4<0>/net5 0 0.0531142f
c_11403 XI0/XI1<2>/XI4<7>/net23 0 0.046925f
c_11417 XI0/XI1<2>/XI4<7>/net5 0 0.0531142f
c_11431 XI0/XI1<2>/XI4<6>/net23 0 0.046925f
c_11445 XI0/XI1<2>/XI4<6>/net5 0 0.0531142f
c_11459 XI0/XI1<2>/XI4<5>/net23 0 0.046925f
c_11473 XI0/XI1<2>/XI4<5>/net5 0 0.0531142f
c_11487 XI0/XI1<2>/XI4<4>/net23 0 0.046925f
c_11501 XI0/XI1<2>/XI4<4>/net5 0 0.0531142f
c_11515 XI0/XI1<2>/XI4<3>/net23 0 0.046925f
c_11529 XI0/XI1<2>/XI4<3>/net5 0 0.0531142f
c_11543 XI0/XI1<2>/XI4<2>/net23 0 0.046925f
c_11557 XI0/XI1<2>/XI4<2>/net5 0 0.0531142f
c_11571 XI0/XI1<2>/XI4<1>/net23 0 0.046925f
c_11585 XI0/XI1<2>/XI4<1>/net5 0 0.0531142f
c_11597 XI0/XI1<2>/XI4<0>/net23 0 0.0545792f
c_11609 XI0/XI1<2>/XI4<0>/net5 0 0.0531142f
c_11620 XI0/XI0<1>/XI4<7>/net23 0 0.0470266f
c_11631 XI0/XI0<1>/XI4<7>/net5 0 0.0607534f
c_11645 XI0/XI0<1>/XI4<6>/net23 0 0.046925f
c_11659 XI0/XI0<1>/XI4<6>/net5 0 0.0531142f
c_11673 XI0/XI0<1>/XI4<5>/net23 0 0.046925f
c_11687 XI0/XI0<1>/XI4<5>/net5 0 0.0531142f
c_11701 XI0/XI0<1>/XI4<4>/net23 0 0.046925f
c_11715 XI0/XI0<1>/XI4<4>/net5 0 0.0531142f
c_11729 XI0/XI0<1>/XI4<3>/net23 0 0.046925f
c_11743 XI0/XI0<1>/XI4<3>/net5 0 0.0531142f
c_11757 XI0/XI0<1>/XI4<2>/net23 0 0.046925f
c_11771 XI0/XI0<1>/XI4<2>/net5 0 0.0531142f
c_11785 XI0/XI0<1>/XI4<1>/net23 0 0.046925f
c_11799 XI0/XI0<1>/XI4<1>/net5 0 0.0531142f
c_11813 XI0/XI0<1>/XI4<0>/net23 0 0.046925f
c_11827 XI0/XI0<1>/XI4<0>/net5 0 0.0531142f
c_11841 XI0/XI1<1>/XI4<7>/net23 0 0.046925f
c_11855 XI0/XI1<1>/XI4<7>/net5 0 0.0531142f
c_11869 XI0/XI1<1>/XI4<6>/net23 0 0.046925f
c_11883 XI0/XI1<1>/XI4<6>/net5 0 0.0531142f
c_11897 XI0/XI1<1>/XI4<5>/net23 0 0.046925f
c_11911 XI0/XI1<1>/XI4<5>/net5 0 0.0531142f
c_11925 XI0/XI1<1>/XI4<4>/net23 0 0.046925f
c_11939 XI0/XI1<1>/XI4<4>/net5 0 0.0531142f
c_11953 XI0/XI1<1>/XI4<3>/net23 0 0.046925f
c_11967 XI0/XI1<1>/XI4<3>/net5 0 0.0531142f
c_11981 XI0/XI1<1>/XI4<2>/net23 0 0.046925f
c_11995 XI0/XI1<1>/XI4<2>/net5 0 0.0531142f
c_12009 XI0/XI1<1>/XI4<1>/net23 0 0.046925f
c_12023 XI0/XI1<1>/XI4<1>/net5 0 0.0531142f
c_12035 XI0/XI1<1>/XI4<0>/net23 0 0.0545792f
c_12047 XI0/XI1<1>/XI4<0>/net5 0 0.0531142f
c_12059 XI0/XI0<0>/XI4<7>/net23 0 0.0467789f
c_12071 XI0/XI0<0>/XI4<7>/net5 0 0.0611359f
c_12084 XI0/XI0<0>/XI4<6>/net23 0 0.046789f
c_12097 XI0/XI0<0>/XI4<6>/net5 0 0.0535303f
c_12110 XI0/XI0<0>/XI4<5>/net23 0 0.046789f
c_12123 XI0/XI0<0>/XI4<5>/net5 0 0.0535303f
c_12136 XI0/XI0<0>/XI4<4>/net23 0 0.046789f
c_12149 XI0/XI0<0>/XI4<4>/net5 0 0.0535303f
c_12162 XI0/XI0<0>/XI4<3>/net23 0 0.0467777f
c_12175 XI0/XI0<0>/XI4<3>/net5 0 0.0535303f
c_12188 XI0/XI0<0>/XI4<2>/net23 0 0.046789f
c_12201 XI0/XI0<0>/XI4<2>/net5 0 0.0535303f
c_12214 XI0/XI0<0>/XI4<1>/net23 0 0.0467777f
c_12227 XI0/XI0<0>/XI4<1>/net5 0 0.0535303f
c_12240 XI0/XI0<0>/XI4<0>/net23 0 0.0467777f
c_12253 XI0/XI0<0>/XI4<0>/net5 0 0.0535303f
c_12266 XI0/XI1<0>/XI4<7>/net23 0 0.0468226f
c_12279 XI0/XI1<0>/XI4<7>/net5 0 0.0535303f
c_12292 XI0/XI1<0>/XI4<6>/net23 0 0.0468226f
c_12305 XI0/XI1<0>/XI4<6>/net5 0 0.0535303f
c_12318 XI0/XI1<0>/XI4<5>/net23 0 0.0468226f
c_12331 XI0/XI1<0>/XI4<5>/net5 0 0.0535303f
c_12344 XI0/XI1<0>/XI4<4>/net23 0 0.0468226f
c_12357 XI0/XI1<0>/XI4<4>/net5 0 0.0535303f
c_12370 XI0/XI1<0>/XI4<3>/net23 0 0.0468226f
c_12383 XI0/XI1<0>/XI4<3>/net5 0 0.0535303f
c_12396 XI0/XI1<0>/XI4<2>/net23 0 0.0468226f
c_12409 XI0/XI1<0>/XI4<2>/net5 0 0.0535303f
c_12422 XI0/XI1<0>/XI4<1>/net23 0 0.0468226f
c_12435 XI0/XI1<0>/XI4<1>/net5 0 0.0535303f
c_12446 XI0/XI1<0>/XI4<0>/net23 0 0.0544338f
c_12457 XI0/XI1<0>/XI4<0>/net5 0 0.0535303f
c_12468 XI0/XI0<15>/XI4<7>/net23 0 0.047371f
c_12480 XI0/XI0<15>/XI4<7>/net5 0 0.0614083f
c_12494 XI0/XI0<15>/XI4<6>/net23 0 0.0472831f
c_12509 XI0/XI0<15>/XI4<6>/net5 0 0.0538328f
c_12523 XI0/XI0<15>/XI4<5>/net23 0 0.0472831f
c_12538 XI0/XI0<15>/XI4<5>/net5 0 0.0538328f
c_12552 XI0/XI0<15>/XI4<4>/net23 0 0.0472831f
c_12567 XI0/XI0<15>/XI4<4>/net5 0 0.0538328f
c_12581 XI0/XI0<15>/XI4<3>/net23 0 0.0472831f
c_12596 XI0/XI0<15>/XI4<3>/net5 0 0.0538328f
c_12610 XI0/XI0<15>/XI4<2>/net23 0 0.0472831f
c_12625 XI0/XI0<15>/XI4<2>/net5 0 0.0538328f
c_12639 XI0/XI0<15>/XI4<1>/net23 0 0.0472831f
c_12654 XI0/XI0<15>/XI4<1>/net5 0 0.0538328f
c_12668 XI0/XI0<15>/XI4<0>/net23 0 0.0472831f
c_12683 XI0/XI0<15>/XI4<0>/net5 0 0.0538328f
c_12697 XI0/XI1<15>/XI4<7>/net23 0 0.0472831f
c_12712 XI0/XI1<15>/XI4<7>/net5 0 0.0538328f
c_12726 XI0/XI1<15>/XI4<6>/net23 0 0.0472831f
c_12741 XI0/XI1<15>/XI4<6>/net5 0 0.0538328f
c_12755 XI0/XI1<15>/XI4<5>/net23 0 0.0472831f
c_12770 XI0/XI1<15>/XI4<5>/net5 0 0.0538328f
c_12784 XI0/XI1<15>/XI4<4>/net23 0 0.0472831f
c_12799 XI0/XI1<15>/XI4<4>/net5 0 0.0538328f
c_12813 XI0/XI1<15>/XI4<3>/net23 0 0.0472831f
c_12828 XI0/XI1<15>/XI4<3>/net5 0 0.0538328f
c_12842 XI0/XI1<15>/XI4<2>/net23 0 0.0472831f
c_12857 XI0/XI1<15>/XI4<2>/net5 0 0.0538328f
c_12871 XI0/XI1<15>/XI4<1>/net23 0 0.0472831f
c_12886 XI0/XI1<15>/XI4<1>/net5 0 0.0538328f
c_12898 XI0/XI1<15>/XI4<0>/net23 0 0.0547381f
c_12910 XI0/XI1<15>/XI4<0>/net5 0 0.0538381f
c_12923 XI0/XI0<14>/XI4<7>/net23 0 0.0469262f
c_12936 XI0/XI0<14>/XI4<7>/net5 0 0.0607198f
c_12950 XI0/XI0<14>/XI4<6>/net23 0 0.046925f
c_12964 XI0/XI0<14>/XI4<6>/net5 0 0.0531142f
c_12978 XI0/XI0<14>/XI4<5>/net23 0 0.046925f
c_12992 XI0/XI0<14>/XI4<5>/net5 0 0.0531142f
c_13006 XI0/XI0<14>/XI4<4>/net23 0 0.046925f
c_13020 XI0/XI0<14>/XI4<4>/net5 0 0.0531142f
c_13034 XI0/XI0<14>/XI4<3>/net23 0 0.046925f
c_13048 XI0/XI0<14>/XI4<3>/net5 0 0.0531142f
c_13062 XI0/XI0<14>/XI4<2>/net23 0 0.046925f
c_13076 XI0/XI0<14>/XI4<2>/net5 0 0.0531142f
c_13090 XI0/XI0<14>/XI4<1>/net23 0 0.046925f
c_13104 XI0/XI0<14>/XI4<1>/net5 0 0.0531142f
c_13118 XI0/XI0<14>/XI4<0>/net23 0 0.046925f
c_13132 XI0/XI0<14>/XI4<0>/net5 0 0.0531142f
c_13146 XI0/XI1<14>/XI4<7>/net23 0 0.046925f
c_13160 XI0/XI1<14>/XI4<7>/net5 0 0.0531142f
c_13174 XI0/XI1<14>/XI4<6>/net23 0 0.046925f
c_13188 XI0/XI1<14>/XI4<6>/net5 0 0.0531142f
c_13202 XI0/XI1<14>/XI4<5>/net23 0 0.046925f
c_13216 XI0/XI1<14>/XI4<5>/net5 0 0.0531142f
c_13230 XI0/XI1<14>/XI4<4>/net23 0 0.046925f
c_13244 XI0/XI1<14>/XI4<4>/net5 0 0.0531142f
c_13258 XI0/XI1<14>/XI4<3>/net23 0 0.046925f
c_13272 XI0/XI1<14>/XI4<3>/net5 0 0.0531142f
c_13286 XI0/XI1<14>/XI4<2>/net23 0 0.046925f
c_13300 XI0/XI1<14>/XI4<2>/net5 0 0.0531142f
c_13314 XI0/XI1<14>/XI4<1>/net23 0 0.046925f
c_13328 XI0/XI1<14>/XI4<1>/net5 0 0.0531142f
c_13340 XI0/XI1<14>/XI4<0>/net23 0 0.0545792f
c_13352 XI0/XI1<14>/XI4<0>/net5 0 0.0531142f
c_13363 XI0/XI0<13>/XI4<7>/net23 0 0.0470265f
c_13374 XI0/XI0<13>/XI4<7>/net5 0 0.0607512f
c_13388 XI0/XI0<13>/XI4<6>/net23 0 0.046925f
c_13402 XI0/XI0<13>/XI4<6>/net5 0 0.0531142f
c_13416 XI0/XI0<13>/XI4<5>/net23 0 0.046925f
c_13430 XI0/XI0<13>/XI4<5>/net5 0 0.0531142f
c_13444 XI0/XI0<13>/XI4<4>/net23 0 0.046925f
c_13458 XI0/XI0<13>/XI4<4>/net5 0 0.0531142f
c_13472 XI0/XI0<13>/XI4<3>/net23 0 0.046925f
c_13486 XI0/XI0<13>/XI4<3>/net5 0 0.0531142f
c_13500 XI0/XI0<13>/XI4<2>/net23 0 0.046925f
c_13514 XI0/XI0<13>/XI4<2>/net5 0 0.0531142f
c_13528 XI0/XI0<13>/XI4<1>/net23 0 0.046925f
c_13542 XI0/XI0<13>/XI4<1>/net5 0 0.0531142f
c_13556 XI0/XI0<13>/XI4<0>/net23 0 0.046925f
c_13570 XI0/XI0<13>/XI4<0>/net5 0 0.0531142f
c_13584 XI0/XI1<13>/XI4<7>/net23 0 0.046925f
c_13598 XI0/XI1<13>/XI4<7>/net5 0 0.0531142f
c_13612 XI0/XI1<13>/XI4<6>/net23 0 0.046925f
c_13626 XI0/XI1<13>/XI4<6>/net5 0 0.0531142f
c_13640 XI0/XI1<13>/XI4<5>/net23 0 0.046925f
c_13654 XI0/XI1<13>/XI4<5>/net5 0 0.0531142f
c_13668 XI0/XI1<13>/XI4<4>/net23 0 0.046925f
c_13682 XI0/XI1<13>/XI4<4>/net5 0 0.0531142f
c_13696 XI0/XI1<13>/XI4<3>/net23 0 0.046925f
c_13710 XI0/XI1<13>/XI4<3>/net5 0 0.0531142f
c_13724 XI0/XI1<13>/XI4<2>/net23 0 0.046925f
c_13738 XI0/XI1<13>/XI4<2>/net5 0 0.0531142f
c_13752 XI0/XI1<13>/XI4<1>/net23 0 0.046925f
c_13766 XI0/XI1<13>/XI4<1>/net5 0 0.0531142f
c_13778 XI0/XI1<13>/XI4<0>/net23 0 0.0545792f
c_13790 XI0/XI1<13>/XI4<0>/net5 0 0.0531142f
c_13803 XI0/XI0<12>/XI4<7>/net23 0 0.0469262f
c_13816 XI0/XI0<12>/XI4<7>/net5 0 0.0607198f
c_13830 XI0/XI0<12>/XI4<6>/net23 0 0.046925f
c_13844 XI0/XI0<12>/XI4<6>/net5 0 0.0531142f
c_13858 XI0/XI0<12>/XI4<5>/net23 0 0.046925f
c_13872 XI0/XI0<12>/XI4<5>/net5 0 0.0531142f
c_13886 XI0/XI0<12>/XI4<4>/net23 0 0.046925f
c_13900 XI0/XI0<12>/XI4<4>/net5 0 0.0531142f
c_13914 XI0/XI0<12>/XI4<3>/net23 0 0.046925f
c_13928 XI0/XI0<12>/XI4<3>/net5 0 0.0531142f
c_13942 XI0/XI0<12>/XI4<2>/net23 0 0.046925f
c_13956 XI0/XI0<12>/XI4<2>/net5 0 0.0531142f
c_13970 XI0/XI0<12>/XI4<1>/net23 0 0.046925f
c_13984 XI0/XI0<12>/XI4<1>/net5 0 0.0531142f
c_13998 XI0/XI0<12>/XI4<0>/net23 0 0.046925f
c_14012 XI0/XI0<12>/XI4<0>/net5 0 0.0531142f
c_14026 XI0/XI1<12>/XI4<7>/net23 0 0.046925f
c_14040 XI0/XI1<12>/XI4<7>/net5 0 0.0531142f
c_14054 XI0/XI1<12>/XI4<6>/net23 0 0.046925f
c_14068 XI0/XI1<12>/XI4<6>/net5 0 0.0531142f
c_14082 XI0/XI1<12>/XI4<5>/net23 0 0.046925f
c_14096 XI0/XI1<12>/XI4<5>/net5 0 0.0531142f
c_14110 XI0/XI1<12>/XI4<4>/net23 0 0.046925f
c_14124 XI0/XI1<12>/XI4<4>/net5 0 0.0531142f
c_14138 XI0/XI1<12>/XI4<3>/net23 0 0.046925f
c_14152 XI0/XI1<12>/XI4<3>/net5 0 0.0531142f
c_14166 XI0/XI1<12>/XI4<2>/net23 0 0.046925f
c_14180 XI0/XI1<12>/XI4<2>/net5 0 0.0531142f
c_14194 XI0/XI1<12>/XI4<1>/net23 0 0.046925f
c_14208 XI0/XI1<12>/XI4<1>/net5 0 0.0531142f
c_14220 XI0/XI1<12>/XI4<0>/net23 0 0.0545792f
c_14232 XI0/XI1<12>/XI4<0>/net5 0 0.0531142f
c_14243 XI0/XI0<11>/XI4<7>/net23 0 0.0470265f
c_14254 XI0/XI0<11>/XI4<7>/net5 0 0.0607512f
c_14268 XI0/XI0<11>/XI4<6>/net23 0 0.046925f
c_14282 XI0/XI0<11>/XI4<6>/net5 0 0.0531142f
c_14296 XI0/XI0<11>/XI4<5>/net23 0 0.046925f
c_14310 XI0/XI0<11>/XI4<5>/net5 0 0.0531142f
c_14324 XI0/XI0<11>/XI4<4>/net23 0 0.046925f
c_14338 XI0/XI0<11>/XI4<4>/net5 0 0.0531142f
c_14352 XI0/XI0<11>/XI4<3>/net23 0 0.046925f
c_14366 XI0/XI0<11>/XI4<3>/net5 0 0.0531142f
c_14380 XI0/XI0<11>/XI4<2>/net23 0 0.046925f
c_14394 XI0/XI0<11>/XI4<2>/net5 0 0.0531142f
c_14408 XI0/XI0<11>/XI4<1>/net23 0 0.046925f
c_14422 XI0/XI0<11>/XI4<1>/net5 0 0.0531142f
c_14436 XI0/XI0<11>/XI4<0>/net23 0 0.046925f
c_14450 XI0/XI0<11>/XI4<0>/net5 0 0.0531142f
c_14464 XI0/XI1<11>/XI4<7>/net23 0 0.046925f
c_14478 XI0/XI1<11>/XI4<7>/net5 0 0.0531142f
c_14492 XI0/XI1<11>/XI4<6>/net23 0 0.046925f
c_14506 XI0/XI1<11>/XI4<6>/net5 0 0.0531142f
c_14520 XI0/XI1<11>/XI4<5>/net23 0 0.046925f
c_14534 XI0/XI1<11>/XI4<5>/net5 0 0.0531142f
c_14548 XI0/XI1<11>/XI4<4>/net23 0 0.046925f
c_14562 XI0/XI1<11>/XI4<4>/net5 0 0.0531142f
c_14576 XI0/XI1<11>/XI4<3>/net23 0 0.046925f
c_14590 XI0/XI1<11>/XI4<3>/net5 0 0.0531142f
c_14604 XI0/XI1<11>/XI4<2>/net23 0 0.046925f
c_14618 XI0/XI1<11>/XI4<2>/net5 0 0.0531142f
c_14632 XI0/XI1<11>/XI4<1>/net23 0 0.046925f
c_14646 XI0/XI1<11>/XI4<1>/net5 0 0.0531142f
c_14658 XI0/XI1<11>/XI4<0>/net23 0 0.0545792f
c_14670 XI0/XI1<11>/XI4<0>/net5 0 0.0531142f
c_14683 XI0/XI0<10>/XI4<7>/net23 0 0.0469262f
c_14696 XI0/XI0<10>/XI4<7>/net5 0 0.0607198f
c_14710 XI0/XI0<10>/XI4<6>/net23 0 0.046925f
c_14724 XI0/XI0<10>/XI4<6>/net5 0 0.0531142f
c_14738 XI0/XI0<10>/XI4<5>/net23 0 0.046925f
c_14752 XI0/XI0<10>/XI4<5>/net5 0 0.0531142f
c_14766 XI0/XI0<10>/XI4<4>/net23 0 0.046925f
c_14780 XI0/XI0<10>/XI4<4>/net5 0 0.0531142f
c_14794 XI0/XI0<10>/XI4<3>/net23 0 0.046925f
c_14808 XI0/XI0<10>/XI4<3>/net5 0 0.0531142f
c_14822 XI0/XI0<10>/XI4<2>/net23 0 0.046925f
c_14836 XI0/XI0<10>/XI4<2>/net5 0 0.0531142f
c_14850 XI0/XI0<10>/XI4<1>/net23 0 0.046925f
c_14864 XI0/XI0<10>/XI4<1>/net5 0 0.0531142f
c_14878 XI0/XI0<10>/XI4<0>/net23 0 0.046925f
c_14892 XI0/XI0<10>/XI4<0>/net5 0 0.0531142f
c_14906 XI0/XI1<10>/XI4<7>/net23 0 0.046925f
c_14920 XI0/XI1<10>/XI4<7>/net5 0 0.0531142f
c_14934 XI0/XI1<10>/XI4<6>/net23 0 0.046925f
c_14948 XI0/XI1<10>/XI4<6>/net5 0 0.0531142f
c_14962 XI0/XI1<10>/XI4<5>/net23 0 0.046925f
c_14976 XI0/XI1<10>/XI4<5>/net5 0 0.0531142f
c_14990 XI0/XI1<10>/XI4<4>/net23 0 0.046925f
c_15004 XI0/XI1<10>/XI4<4>/net5 0 0.0531142f
c_15018 XI0/XI1<10>/XI4<3>/net23 0 0.046925f
c_15032 XI0/XI1<10>/XI4<3>/net5 0 0.0531142f
c_15046 XI0/XI1<10>/XI4<2>/net23 0 0.046925f
c_15060 XI0/XI1<10>/XI4<2>/net5 0 0.0531142f
c_15074 XI0/XI1<10>/XI4<1>/net23 0 0.046925f
c_15088 XI0/XI1<10>/XI4<1>/net5 0 0.0531142f
c_15100 XI0/XI1<10>/XI4<0>/net23 0 0.0545792f
c_15112 XI0/XI1<10>/XI4<0>/net5 0 0.0531142f
c_15123 XI0/XI0<9>/XI4<7>/net23 0 0.0470265f
c_15134 XI0/XI0<9>/XI4<7>/net5 0 0.0607512f
c_15148 XI0/XI0<9>/XI4<6>/net23 0 0.046925f
c_15162 XI0/XI0<9>/XI4<6>/net5 0 0.0531142f
c_15176 XI0/XI0<9>/XI4<5>/net23 0 0.046925f
c_15190 XI0/XI0<9>/XI4<5>/net5 0 0.0531142f
c_15204 XI0/XI0<9>/XI4<4>/net23 0 0.046925f
c_15218 XI0/XI0<9>/XI4<4>/net5 0 0.0531142f
c_15232 XI0/XI0<9>/XI4<3>/net23 0 0.046925f
c_15246 XI0/XI0<9>/XI4<3>/net5 0 0.0531142f
c_15260 XI0/XI0<9>/XI4<2>/net23 0 0.046925f
c_15274 XI0/XI0<9>/XI4<2>/net5 0 0.0531142f
c_15288 XI0/XI0<9>/XI4<1>/net23 0 0.046925f
c_15302 XI0/XI0<9>/XI4<1>/net5 0 0.0531142f
c_15316 XI0/XI0<9>/XI4<0>/net23 0 0.046925f
c_15330 XI0/XI0<9>/XI4<0>/net5 0 0.0531142f
c_15344 XI0/XI1<9>/XI4<7>/net23 0 0.046925f
c_15358 XI0/XI1<9>/XI4<7>/net5 0 0.0531142f
c_15372 XI0/XI1<9>/XI4<6>/net23 0 0.046925f
c_15386 XI0/XI1<9>/XI4<6>/net5 0 0.0531142f
c_15400 XI0/XI1<9>/XI4<5>/net23 0 0.046925f
c_15414 XI0/XI1<9>/XI4<5>/net5 0 0.0531142f
c_15428 XI0/XI1<9>/XI4<4>/net23 0 0.046925f
c_15442 XI0/XI1<9>/XI4<4>/net5 0 0.0531142f
c_15456 XI0/XI1<9>/XI4<3>/net23 0 0.046925f
c_15470 XI0/XI1<9>/XI4<3>/net5 0 0.0531142f
c_15484 XI0/XI1<9>/XI4<2>/net23 0 0.046925f
c_15498 XI0/XI1<9>/XI4<2>/net5 0 0.0531142f
c_15512 XI0/XI1<9>/XI4<1>/net23 0 0.046925f
c_15526 XI0/XI1<9>/XI4<1>/net5 0 0.0531142f
c_15538 XI0/XI1<9>/XI4<0>/net23 0 0.0545792f
c_15550 XI0/XI1<9>/XI4<0>/net5 0 0.0531142f
c_15563 XI0/XI0<8>/XI4<7>/net23 0 0.0469272f
c_15576 XI0/XI0<8>/XI4<7>/net5 0 0.0607198f
c_15590 XI0/XI0<8>/XI4<6>/net23 0 0.046925f
c_15604 XI0/XI0<8>/XI4<6>/net5 0 0.0531142f
c_15618 XI0/XI0<8>/XI4<5>/net23 0 0.046925f
c_15632 XI0/XI0<8>/XI4<5>/net5 0 0.0531142f
c_15646 XI0/XI0<8>/XI4<4>/net23 0 0.046925f
c_15660 XI0/XI0<8>/XI4<4>/net5 0 0.0531142f
c_15674 XI0/XI0<8>/XI4<3>/net23 0 0.046925f
c_15688 XI0/XI0<8>/XI4<3>/net5 0 0.0531142f
c_15702 XI0/XI0<8>/XI4<2>/net23 0 0.046925f
c_15716 XI0/XI0<8>/XI4<2>/net5 0 0.0531142f
c_15730 XI0/XI0<8>/XI4<1>/net23 0 0.046925f
c_15744 XI0/XI0<8>/XI4<1>/net5 0 0.0531142f
c_15758 XI0/XI0<8>/XI4<0>/net23 0 0.046925f
c_15772 XI0/XI0<8>/XI4<0>/net5 0 0.0531142f
c_15786 XI0/XI1<8>/XI4<7>/net23 0 0.046925f
c_15800 XI0/XI1<8>/XI4<7>/net5 0 0.0531142f
c_15814 XI0/XI1<8>/XI4<6>/net23 0 0.046925f
c_15828 XI0/XI1<8>/XI4<6>/net5 0 0.0531142f
c_15842 XI0/XI1<8>/XI4<5>/net23 0 0.046925f
c_15856 XI0/XI1<8>/XI4<5>/net5 0 0.0531142f
c_15870 XI0/XI1<8>/XI4<4>/net23 0 0.046925f
c_15884 XI0/XI1<8>/XI4<4>/net5 0 0.0531142f
c_15898 XI0/XI1<8>/XI4<3>/net23 0 0.046925f
c_15912 XI0/XI1<8>/XI4<3>/net5 0 0.0531142f
c_15926 XI0/XI1<8>/XI4<2>/net23 0 0.046925f
c_15940 XI0/XI1<8>/XI4<2>/net5 0 0.0531142f
c_15954 XI0/XI1<8>/XI4<1>/net23 0 0.046925f
c_15968 XI0/XI1<8>/XI4<1>/net5 0 0.0531142f
c_15980 XI0/XI1<8>/XI4<0>/net23 0 0.0545792f
c_15992 XI0/XI1<8>/XI4<0>/net5 0 0.0531142f
c_16003 XSA_mux<7>/out1 0 0.19103f
c_16017 XSA_mux<7>/out2 0 0.184687f
c_16031 XI28<7>/out1 0 0.182538f
c_16046 XI28<7>/out2 0 0.172448f
c_16060 XSA_mux<6>/out1 0 0.186206f
c_16077 XSA_mux<6>/out2 0 0.182797f
c_16094 XI28<6>/out1 0 0.178154f
c_16113 XI28<6>/out2 0 0.172824f
c_16128 XSA_mux<5>/out1 0 0.182524f
c_16148 XSA_mux<5>/out2 0 0.177535f
c_16167 XI28<5>/out1 0 0.177778f
c_16189 XI28<5>/out2 0 0.173032f
c_16206 XSA_mux<4>/out1 0 0.184929f
c_16227 XSA_mux<4>/out2 0 0.176985f
c_16248 XI28<4>/out1 0 0.178452f
c_16271 XI28<4>/out2 0 0.168253f
c_16289 XSA_mux<3>/out1 0 0.184276f
c_16310 XSA_mux<3>/out2 0 0.174572f
c_16331 XI28<3>/out1 0 0.174945f
c_16355 XI28<3>/out2 0 0.166555f
c_16373 XSA_mux<2>/out1 0 0.183933f
c_16393 XSA_mux<2>/out2 0 0.174074f
c_16413 XI28<2>/out1 0 0.17901f
c_16437 XI28<2>/out2 0 0.170674f
c_16454 XSA_mux<1>/out1 0 0.183084f
c_16472 XSA_mux<1>/out2 0 0.175328f
c_16490 XI28<1>/out1 0 0.176587f
c_16510 XI28<1>/out2 0 0.168975f
c_16523 XSA_mux<0>/out1 0 0.187696f
c_16537 XSA_mux<0>/out2 0 0.175154f
c_16552 XI28<0>/out1 0 0.178987f
c_16569 XI28<0>/out2 0 0.176215f
c_16579 XSA_col0<7>/net033 0 0.011386f
c_16590 XSA_col0<6>/net033 0 0.0112955f
c_16601 XSA_col0<5>/net033 0 0.0112955f
c_16612 XSA_col0<4>/net033 0 0.0112946f
c_16623 XSA_col0<3>/net033 0 0.0112946f
c_16634 XSA_col0<2>/net033 0 0.0112946f
c_16645 XSA_col0<1>/net033 0 0.0112946f
c_16656 XSA_col0<0>/net033 0 0.0112954f
c_16667 XSA_col1<7>/net033 0 0.0112946f
c_16678 XSA_col1<6>/net033 0 0.0112946f
c_16689 XSA_col1<5>/net033 0 0.0112946f
c_16700 XSA_col1<4>/net033 0 0.0112946f
c_16711 XSA_col1<3>/net033 0 0.0112957f
c_16722 XSA_col1<2>/net033 0 0.0112952f
c_16733 XSA_col1<1>/net033 0 0.0112965f
c_16743 XSA_col1<0>/net033 0 0.0113734f
*
.include "SRAM_TopLevel.pex.netlist.SRAM_TOPLEVEL.pxi"
*
*.ends
*
*
