

================================================================
== Vitis HLS Report for 'cordiccart2pol'
================================================================
* Date:           Tue Oct 19 19:06:34 2021

* Version:        2021.1 (Build 3247384 on Thu Jun 10 19:36:33 MDT 2021)
* Project:        cordiccart2pol
* Solution:       cordic_optimized2 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.238 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       30|       30|  0.300 us|  0.300 us|   31|   31|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_49_1  |       16|       16|         2|          1|          1|    16|       yes|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    1|       -|      -|    -|
|Expression       |        -|    -|       0|   3518|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|    -|     182|    296|    -|
|Memory           |        0|    -|      13|      5|    -|
|Multiplexer      |        -|    -|       -|    147|    -|
|Register         |        -|    -|    1012|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|    1|    1207|   3966|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|   ~0|       1|      7|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+
    |            Instance            |            Module           | BRAM_18K| DSP|  FF | LUT | URAM|
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+
    |control_s_axi_U                 |control_s_axi                |        0|   0|  182|  296|    0|
    |fcmp_32ns_32ns_1_2_no_dsp_1_U3  |fcmp_32ns_32ns_1_2_no_dsp_1  |        0|   0|    0|    0|    0|
    |fpext_32ns_64_2_no_dsp_1_U1     |fpext_32ns_64_2_no_dsp_1     |        0|   0|    0|    0|    0|
    |fpext_32ns_64_2_no_dsp_1_U2     |fpext_32ns_64_2_no_dsp_1     |        0|   0|    0|    0|    0|
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+
    |Total                           |                             |        0|   0|  182|  296|    0|
    +--------------------------------+-----------------------------+---------+----+-----+-----+-----+

    * DSP: 
    +----------------------------+-------------------------+-----------+
    |          Instance          |          Module         | Expression|
    +----------------------------+-------------------------+-----------+
    |mul_mul_16s_13ns_30_4_1_U4  |mul_mul_16s_13ns_30_4_1  |    i0 * i1|
    +----------------------------+-------------------------+-----------+

    * Memory: 
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+
    |   Memory   |  Module  | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+
    |angles_V_U  |angles_V  |        0|  13|   5|    0|    20|   13|     1|          260|
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+
    |Total       |          |        0|  13|   5|    0|    20|   13|     1|          260|
    +------------+----------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------+----------+----+---+-----+------------+------------+
    |        Variable Name       | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +----------------------------+----------+----+---+-----+------------+------------+
    |add_ln1002_fu_1324_p2       |         +|   0|  0|   23|          16|           6|
    |add_ln1011_1_fu_1424_p2     |         +|   0|  0|   39|          32|           6|
    |add_ln1011_fu_1357_p2       |         +|   0|  0|   39|          32|           6|
    |add_ln1017_1_fu_1555_p2     |         +|   0|  0|    8|           8|           8|
    |add_ln1017_fu_1503_p2       |         +|   0|  0|    8|           8|           8|
    |add_ln590_1_fu_556_p2       |         +|   0|  0|   12|          12|           5|
    |add_ln590_fu_372_p2         |         +|   0|  0|   12|          12|           5|
    |add_ln712_1_fu_950_p2       |         +|   0|  0|   23|          16|          16|
    |add_ln712_fu_932_p2         |         +|   0|  0|   23|          16|          16|
    |add_ln870_fu_890_p2         |         +|   0|  0|   13|           5|           1|
    |lsb_index_1_fu_1257_p2      |         +|   0|  0|   39|          32|           6|
    |lsb_index_fu_1073_p2        |         +|   0|  0|   39|          32|           6|
    |m_3_fu_1397_p2              |         +|   0|  0|   71|          64|          64|
    |m_6_fu_1464_p2              |         +|   0|  0|   71|          64|          64|
    |theta_fixed_V_1_fu_981_p2   |         +|   0|  0|   23|          16|          16|
    |F2_1_fu_544_p2              |         -|   0|  0|   12|          11|          12|
    |F2_fu_360_p2                |         -|   0|  0|   12|          11|          12|
    |man_V_1_fu_347_p2           |         -|   0|  0|   61|           1|          54|
    |man_V_4_fu_531_p2           |         -|   0|  0|   61|           1|          54|
    |sub_ln1000_1_fu_1278_p2     |         -|   0|  0|   13|           4|           5|
    |sub_ln1000_fu_1182_p2       |         -|   0|  0|   14|           4|           6|
    |sub_ln1012_1_fu_1439_p2     |         -|   0|  0|   39|           5|          32|
    |sub_ln1012_fu_1372_p2       |         -|   0|  0|   39|           5|          32|
    |sub_ln1017_1_fu_1550_p2     |         -|   0|  0|    8|           2|           8|
    |sub_ln1017_fu_1498_p2       |         -|   0|  0|    8|           3|           8|
    |sub_ln590_1_fu_562_p2       |         -|   0|  0|   12|           4|          12|
    |sub_ln590_fu_378_p2         |         -|   0|  0|   12|           4|          12|
    |sub_ln712_1_fu_847_p2       |         -|   0|  0|   23|           1|          16|
    |sub_ln712_2_fu_938_p2       |         -|   0|  0|   23|          16|          16|
    |sub_ln712_4_fu_944_p2       |         -|   0|  0|   23|          16|          16|
    |sub_ln712_fu_853_p2         |         -|   0|  0|   23|           1|          16|
    |sub_ln997_1_fu_1159_p2      |         -|   0|  0|   39|           5|          32|
    |sub_ln997_fu_1067_p2        |         -|   0|  0|   39|           6|          32|
    |theta_fixed_V_2_fu_987_p2   |         -|   0|  0|   23|          16|          16|
    |tmp_V_2_fu_1119_p2          |         -|   0|  0|   23|           1|          16|
    |tmp_V_fu_1032_p2            |         -|   0|  0|   36|           1|          29|
    |and_ln1002_1_fu_1244_p2     |       and|   0|  0|    2|           1|           1|
    |and_ln1002_fu_1208_p2       |       and|   0|  0|   32|          32|          32|
    |and_ln33_fu_733_p2          |       and|   0|  0|    2|           1|           1|
    |and_ln590_1_fu_657_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln590_fu_473_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln591_1_fu_632_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln591_fu_448_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln594_1_fu_755_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_2_fu_669_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_3_fu_782_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln594_fu_485_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln612_1_fu_695_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln612_fu_511_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln999_fu_1318_p2        |       and|   0|  0|    2|           1|           1|
    |p_Result_5_fu_1293_p2       |       and|   0|  0|   16|          16|          16|
    |tobool34_i_i766_fu_1348_p2  |       and|   0|  0|    2|           1|           1|
    |ashr_ln595_1_fu_773_p2      |      ashr|   0|  0|  161|          54|          54|
    |ashr_ln595_fu_746_p2        |      ashr|   0|  0|  161|          54|          54|
    |r_1_fu_920_p2               |      ashr|   0|  0|   35|          16|          16|
    |r_2_fu_926_p2               |      ashr|   0|  0|   35|          16|          16|
    |icmp_ln1000_fu_1298_p2      |      icmp|   0|  0|   13|          16|           1|
    |icmp_ln1002_fu_1213_p2      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1011_1_fu_1342_p2    |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1011_fu_1232_p2      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln1057_fu_884_p2       |      icmp|   0|  0|   10|           5|           6|
    |icmp_ln33_1_fu_721_p2       |      icmp|   0|  0|   15|          23|           1|
    |icmp_ln33_fu_715_p2         |      icmp|   0|  0|   11|           8|           2|
    |icmp_ln580_1_fu_327_p2      |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln580_fu_291_p2        |      icmp|   0|  0|   28|          63|           1|
    |icmp_ln590_1_fu_550_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln590_fu_366_p2        |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln591_1_fu_576_p2      |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln591_fu_392_p2        |      icmp|   0|  0|   12|          12|           4|
    |icmp_ln594_1_fu_586_p2      |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln594_fu_402_p2        |      icmp|   0|  0|   12|          12|           6|
    |icmp_ln612_1_fu_602_p2      |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln612_fu_418_p2        |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln988_1_fu_1105_p2     |      icmp|   0|  0|   13|          16|           1|
    |icmp_ln988_fu_1020_p2       |      icmp|   0|  0|   17|          30|           1|
    |icmp_ln999_1_fu_1272_p2     |      icmp|   0|  0|   17|          31|           1|
    |icmp_ln999_fu_1177_p2       |      icmp|   0|  0|   17|          31|           1|
    |lshr_ln1000_1_fu_1287_p2    |      lshr|   0|  0|   35|           2|          16|
    |lshr_ln1000_fu_1191_p2      |      lshr|   0|  0|  100|           2|          32|
    |lshr_ln1011_1_fu_1433_p2    |      lshr|   0|  0|  182|          64|          64|
    |lshr_ln1011_fu_1366_p2      |      lshr|   0|  0|  182|          64|          64|
    |a_1_fu_1336_p2              |        or|   0|  0|    2|           1|           1|
    |or_ln1002_1_fu_1202_p2      |        or|   0|  0|   32|          32|          32|
    |or_ln33_fu_727_p2           |        or|   0|  0|    2|           1|           1|
    |or_ln590_1_fu_683_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln590_fu_499_p2          |        or|   0|  0|    2|           1|           1|
    |or_ln591_1_fu_646_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln591_fu_462_p2          |        or|   0|  0|    2|           1|           1|
    |m_2_fu_1387_p3              |    select|   0|  0|   64|           1|          64|
    |m_5_fu_1454_p3              |    select|   0|  0|   64|           1|          64|
    |man_V_2_fu_353_p3           |    select|   0|  0|   54|           1|          54|
    |man_V_5_fu_537_p3           |    select|   0|  0|   54|           1|          54|
    |r                           |    select|   0|  0|   32|           1|           1|
    |select_ln1011_fu_1249_p3    |    select|   0|  0|    2|           1|           1|
    |select_ln33_fu_793_p3       |    select|   0|  0|   15|           1|          14|
    |select_ln591_1_fu_638_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln591_fu_454_p3      |    select|   0|  0|   16|           1|          16|
    |select_ln594_1_fu_759_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln594_2_fu_675_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln594_3_fu_786_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln594_fu_491_p3      |    select|   0|  0|   16|           1|          16|
    |select_ln597_1_fu_619_p3    |    select|   0|  0|    2|           1|           2|
    |select_ln597_fu_435_p3      |    select|   0|  0|    2|           1|           2|
    |select_ln612_1_fu_834_p3    |    select|   0|  0|   16|           1|          16|
    |select_ln612_fu_813_p3      |    select|   0|  0|   16|           1|          16|
    |select_ln996_1_fu_1543_p3   |    select|   0|  0|    7|           1|           7|
    |select_ln996_fu_1491_p3     |    select|   0|  0|    7|           1|           7|
    |select_ln999_fu_1237_p3     |    select|   0|  0|    2|           1|           1|
    |sh_amt_1_fu_568_p3          |    select|   0|  0|   12|           1|          12|
    |sh_amt_fu_384_p3            |    select|   0|  0|   12|           1|          12|
    |theta                       |    select|   0|  0|   32|           1|           1|
    |theta_fixed_V_3_fu_993_p3   |    select|   0|  0|   16|           1|          16|
    |tmp_V_4_fu_1038_p3          |    select|   0|  0|   29|           1|          29|
    |tmp_V_5_fu_1125_p3          |    select|   0|  0|   16|           1|          16|
    |x_new_fu_964_p3             |    select|   0|  0|   16|           1|          16|
    |x_val_V_1_fu_866_p3         |    select|   0|  0|   16|           1|          16|
    |x_val_V_fu_819_p3           |    select|   0|  0|   16|           1|           1|
    |y_new_fu_956_p3             |    select|   0|  0|   16|           1|          16|
    |y_val_V_2_fu_859_p3         |    select|   0|  0|   16|           1|          16|
    |y_val_V_fu_840_p3           |    select|   0|  0|   16|           1|           1|
    |shl_ln1002_fu_1197_p2       |       shl|   0|  0|  100|           1|          32|
    |shl_ln1012_1_fu_1448_p2     |       shl|   0|  0|  182|          64|          64|
    |shl_ln1012_fu_1381_p2       |       shl|   0|  0|  182|          64|          64|
    |shl_ln613_1_fu_829_p2       |       shl|   0|  0|   35|          16|          16|
    |shl_ln613_fu_808_p2         |       shl|   0|  0|   35|          16|          16|
    |ap_enable_pp0               |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp0_iter1     |       xor|   0|  0|    2|           2|           1|
    |xor_ln1002_1_fu_1312_p2     |       xor|   0|  0|    2|           1|           2|
    |xor_ln1002_fu_1226_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln580_1_fu_627_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln580_fu_443_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln590_1_fu_689_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln590_fu_505_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln591_1_fu_651_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln591_fu_467_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln594_1_fu_663_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln594_fu_479_p2         |       xor|   0|  0|    2|           1|           2|
    +----------------------------+----------+----+---+-----+------------+------------+
    |Total                       |          |   0|  0| 3518|        1531|        1900|
    +----------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +---------------------------------+----+-----------+-----+-----------+
    |               Name              | LUT| Input Size| Bits| Total Bits|
    +---------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                        |  65|         16|    1|         16|
    |ap_enable_reg_pp0_iter1          |  14|          3|    1|          3|
    |ap_sig_allocacmp_r_V_1_load_1    |   9|          2|   16|         32|
    |ap_sig_allocacmp_y_val_V_1_load  |   9|          2|   16|         32|
    |grp_load_fu_250_p1               |  14|          3|   16|         48|
    |i_V_fu_194                       |   9|          2|    5|         10|
    |r_V_1_fu_186                     |   9|          2|   16|         32|
    |theta_fixed_V_fu_190             |   9|          2|   16|         32|
    |y_val_V_1_fu_182                 |   9|          2|   16|         32|
    +---------------------------------+----+-----------+-----+-----------+
    |Total                            | 147|         34|  103|        237|
    +---------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |and_ln33_reg_1756         |   1|   0|    1|          0|
    |and_ln590_1_reg_1741      |   1|   0|    1|          0|
    |and_ln590_reg_1706        |   1|   0|    1|          0|
    |and_ln612_1_reg_1751      |   1|   0|    1|          0|
    |and_ln612_reg_1716        |   1|   0|    1|          0|
    |ap_CS_fsm                 |  15|   0|   15|          0|
    |ap_enable_reg_pp0_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1   |   1|   0|    1|          0|
    |exp_tmp_1_reg_1669        |  11|   0|   11|          0|
    |exp_tmp_reg_1647          |  11|   0|   11|          0|
    |i_V_fu_194                |   5|   0|    5|          0|
    |icmp_ln1011_1_reg_1925    |   1|   0|    1|          0|
    |icmp_ln1011_reg_1915      |   1|   0|    1|          0|
    |icmp_ln580_1_reg_1679     |   1|   0|    1|          0|
    |icmp_ln580_reg_1657       |   1|   0|    1|          0|
    |icmp_ln594_1_reg_1736     |   1|   0|    1|          0|
    |icmp_ln594_reg_1701       |   1|   0|    1|          0|
    |icmp_ln988_1_reg_1876     |   1|   0|    1|          0|
    |icmp_ln988_reg_1821       |   1|   0|    1|          0|
    |lsb_index_reg_1848        |  32|   0|   32|          0|
    |m_9_reg_1935              |  63|   0|   63|          0|
    |m_reg_1945                |  63|   0|   63|          0|
    |man_V_2_reg_1686          |  54|   0|   54|          0|
    |man_V_5_reg_1721          |  54|   0|   54|          0|
    |p_Result_11_reg_1664      |   1|   0|    1|          0|
    |p_Result_13_reg_1826      |   1|   0|    1|          0|
    |p_Result_15_reg_1865      |   1|   0|    1|          0|
    |p_Result_17_reg_1881      |   1|   0|    1|          0|
    |p_Result_7_reg_1950       |   1|   0|    1|          0|
    |p_Result_9_reg_1642       |   1|   0|    1|          0|
    |p_Result_s_reg_1940       |   1|   0|    1|          0|
    |r_V_1_fu_186              |  16|   0|   16|          0|
    |select_ln1011_reg_1920    |   1|   0|    1|          0|
    |select_ln594_1_reg_1768   |  16|   0|   16|          0|
    |select_ln594_2_reg_1746   |  16|   0|   16|          0|
    |select_ln594_3_reg_1778   |  16|   0|   16|          0|
    |select_ln594_reg_1711     |  16|   0|   16|          0|
    |sext_ln590_1_reg_1773     |  32|   0|   32|          0|
    |sext_ln590_reg_1763       |  32|   0|   32|          0|
    |sext_ln990_reg_1836       |  32|   0|   32|          0|
    |sh_amt_1_reg_1726         |  12|   0|   12|          0|
    |sh_amt_reg_1691           |  12|   0|   12|          0|
    |sub_ln997_1_reg_1893      |  32|   0|   32|          0|
    |sub_ln997_reg_1842        |  32|   0|   32|          0|
    |theta_fixed_V_fu_190      |  16|   0|   16|          0|
    |tmp_11_reg_1855           |  31|   0|   31|          0|
    |tmp_18_reg_1796           |   1|   0|    1|          0|
    |tmp_V_4_reg_1831          |  29|   0|   29|          0|
    |tmp_V_5_reg_1886          |  16|   0|   16|          0|
    |tobool34_i_i766_reg_1930  |   1|   0|    1|          0|
    |trunc_ln1000_1_reg_1905   |   5|   0|    5|          0|
    |trunc_ln1000_reg_1860     |   6|   0|    6|          0|
    |trunc_ln574_1_reg_1674    |  52|   0|   52|          0|
    |trunc_ln574_reg_1652      |  52|   0|   52|          0|
    |trunc_ln592_1_reg_1731    |  16|   0|   16|          0|
    |trunc_ln592_reg_1696      |  16|   0|   16|          0|
    |trunc_ln996_1_reg_1910    |   8|   0|    8|          0|
    |trunc_ln996_reg_1871      |   8|   0|    8|          0|
    |trunc_ln997_reg_1900      |  16|   0|   16|          0|
    |x_new_reg_1811            |  16|   0|   16|          0|
    |x_read_reg_1636           |  32|   0|   32|          0|
    |x_val_V_1_reg_1788        |  16|   0|   16|          0|
    |y_new_reg_1806            |  16|   0|   16|          0|
    |y_read_reg_1629           |  32|   0|   32|          0|
    |y_val_V_1_fu_182          |  16|   0|   16|          0|
    |y_val_V_2_reg_1783        |  16|   0|   16|          0|
    +--------------------------+----+----+-----+-----------+
    |Total                     |1012|   0| 1012|          0|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+--------------+----------------+--------------+
|       RTL Ports       | Dir | Bits|   Protocol   |  Source Object |    C Type    |
+-----------------------+-----+-----+--------------+----------------+--------------+
|s_axi_control_AWVALID  |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_AWREADY  |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_AWADDR   |   in|    6|         s_axi|         control|       pointer|
|s_axi_control_WVALID   |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_WREADY   |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_WDATA    |   in|   32|         s_axi|         control|       pointer|
|s_axi_control_WSTRB    |   in|    4|         s_axi|         control|       pointer|
|s_axi_control_ARVALID  |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_ARREADY  |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_ARADDR   |   in|    6|         s_axi|         control|       pointer|
|s_axi_control_RVALID   |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_RREADY   |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_RDATA    |  out|   32|         s_axi|         control|       pointer|
|s_axi_control_RRESP    |  out|    2|         s_axi|         control|       pointer|
|s_axi_control_BVALID   |  out|    1|         s_axi|         control|       pointer|
|s_axi_control_BREADY   |   in|    1|         s_axi|         control|       pointer|
|s_axi_control_BRESP    |  out|    2|         s_axi|         control|       pointer|
|ap_clk                 |   in|    1|  ap_ctrl_none|  cordiccart2pol|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_none|  cordiccart2pol|  return value|
+-----------------------+-----+-----+--------------+----------------+--------------+

