---
## Metadata
tags : 
 - Note_done Note_WIP Informatique
 - 
source : UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Processeur_
1. [[5.4 - Architecture MIPS]]
2. [[5.4.6 - Jeu d’instructions (MIPS)]]
3. [[5.4.6.3.6 - Instructions de type-I (MIPS)]]
4. [[5.4.6.8 - Instruction de contrôle de flux (MIPS)]]

**Introduction**
Lorsqu’elles sont associées au test d'une condition, les instructions de saut deviennent des branchements conditionnels. Le branchement est effectué ou non selon le résultat du test.
\
Le jeu d'instructions MIPS supporte quelques instructions permettant d'effectuer des branchements sur base des conditions suivantes
1. égalité ou non-égalité de 2 registres
2. comparaison d'un registre avec 0

Ces instructions sont de type-I et effectuent des branchements relatifs.

# Définition
Un branchement relatif est effectué en ajoutant au registre `PC` incrémenté de 4 la valeur immédiate (`offset`) de l'instruction après décalage de 2 vers la gauche et extension signée : $$PC\leftarrow PC+4+\text{s-ext}\left({\color{orange}\text{offset}}\| 0^2\right)$$
_Remarque_ :
1. Déplacements compris entre -131 072 $(-2^{17})$ et 131 068 $(2^{17})$ 
2. Une décalage de $2(\times 4)$ assure que le `PC` reste un multiple de 4 

## Comportement du branchement conditionnel 
Une instruction de branchement conditionnel aura le comportement suivant :
1. Si la condition est vraie alors $$PC\leftarrow PC+4+\text{s-ext}\left({\color{orange}\text{offset}}\| 0^2\right)$$
2. Sinon $$PC\leftarrow PC+4$$

## Liste des instructions MIPS de branchement conditionnel 
| Instruction en langage d’assemblage MIPS                   | Description                                                              | Opcode   | rt      |
| ---------------------------------------------------------- | ------------------------------------------------------------------------ | -------- | ------- |
| Branch on Equal `BEQ  rs, rt, offset`                      | $\text{if }GPR\left[rs\right]=GPR\left[rt\right]\text{ then branch}$     | `000100` |         |
| Branch on Not Equal `BNE  rs, rt, offset`                  | $\text{if }GPR\left[rs\right]\neq GPR\left[rt\right]\text{ then branch}$ | `000101` |         |
| Branch on Greater than or Equal to Zero `BGEZ  rs, offset` | $\text{if }GPR\left[rs\right]\ge 0\text{ then branch}$                   | `000001` | `00100` |
| Branch on Greater Than Zero `BGTZ  rs, offset`             | $\text{if }GPR\left[rs\right]> 0\text{ then branch}$                     | `000111` |         |
| Branch on Less than or Equal to Zero `BLEZ  rs, offset`    | $\text{if }GPR\left[rs\right]\le 0\text{ then branch}$                   | `000110` |         |
| Branch on Less Than Zero `BLTZ  rs, offset`                | $\text{if }GPR\left[rs\right]< 0\text{ then branch}$                     | `000001` | `00000` |
_Remarque_ :
1. `BGEZ` et `BLTZ` ont le même OpCode et sont distinguées sur base des bits 20:16 (`rt`)

### Comment l’assembleur détermine-t-il la valeur immédiate (offset) de l’instruction BGTZ ?
On connaît que l’instruction `BGTZ` est $$PC\leftarrow PC+4+\text{s-ext}\left({\color{orange}\text{offset}}\| 0^2\right)$$ Et le comportement de `BGTZ` est $$\text{if }GPR\left[rs\right]> 0\text{ then branch}$$ i.e. tant que le contenu du registre est supérieur à zéro, la boucle continue. 
Par conséquent, l’offset est déjà déterminé par la présence du nombre stocké dans contenu registre 

#### Exemple
Le programme suivant effectue 1 itération d’une boucle.
1. une variable dans le registre `t0` est initialisée à la valeur 2
2. à chaque itération, la variable est décrémenté 
3. la boucle continue tant que `t0 > 0`

**Illustration** : ![[IMG_4687.jpeg]]
Hypothèses : l’étiquette `main` est situé à l'adresse 0 et l’étiquette `loop` à l'adresse 4.
\
Ici, on doit faire 1 itération, donc l’offset est $$4=\underbrace{\color{orange}1111111111111110}_{-2}\ ||\ \color{red}00$$  _Pourquoi -2 ?_ 
Car on souhaite retourner l’adresse 4 i.e. retourner à l’étiquette `loop`. Donc le `PC` doit valoir 4 i.e. $$4\leftarrow 8+4+\text{s-ext}\left({\color{orange}\text{offset}}\| 0^2\right)$$ i.e. $$4\leftarrow 8+4+(-2.4)=4$$

##### Fonctionnement du circuit logique du processeur et de la banque de mémoire avec une instruction `BGTZ` 
**Initialisation** : ![[IMG_4724.jpeg]] 
**Étape 1** : ![[IMG_4725.jpeg]]
Le processeur exécute l’instruction `li` (Load Immediate) dont la syntaxe est `li  rdest, imm` et son comportement est $$GPR\left[{\color{red}rd}\right]\leftarrow \color{blue}\text{imm}$$ i.e. stocke la valeur immédiate dans le registre `rdest` i.e `t0` 
**Étape 2** : ![[IMG_4726.jpeg]] Le processeur exécute l’instruction `adddi` (Add Immediate) dont la syntaxe est `addi  rt, rs, imm` et son comportement est $$GPR[rt]\leftarrow GPR[rs]+ \text{s-ext}(\text{imm})$$ i.e. on fait une opération d’addition avec l’extension signée de la valeur immédiate et le contenu du registre `rs` et le résultat obtenu sera stocké dans le registre `rt` 
**Étape 3** : ![[IMG_4727.jpeg]]
Le processeur exécute l’instruction `bgtz` (Branch on Greater Than Zero) dont la syntaxe est `bgtz  rs, offset` et son comportement est $$\text{if }GPR\left[rs\right]> 0\text{ then branch}$$ si la condition est vrai alors $$PC\leftarrow PC+4+\text{s-ext}\left({\color{orange}\text{offset}}\| 0^2\right)$$ Ici, dans le contenu de `rs` i.e. `t0` qui contient la valeur 2 et donc la condition est vraie. Par conséquent, le `PC` subit la modification suivante $$8+4+ (-2.4)=4$$ 
**Étape 4** : ![[IMG_4728.jpeg]]
Le processeur exécute l’instruction `adddi` (Add Immediate) dont la syntaxe est `addi  rt, rs, imm` et son comportement est $$GPR[rt]\leftarrow GPR[rs]+ \text{s-ext}(\text{imm})$$ i.e. on fait une opération d’addition avec l’extension signée de la valeur immédiate et le contenu du registre `rs` et le résultat obtenu sera stocké dans le registre `rt` 

**Étape 5** : ![[IMG_4729.jpeg]]
Le processeur exécute l’instruction `bgtz` (Branch on Greater Than Zero) dont la syntaxe est `bgtz  rs, offset` et son comportement est $$\text{if }GPR\left[rs\right]> 0\text{ then branch}$$ Comme le registre `t0` contient la valeur 0 et que donc on a $0>0$. Par conséquent la condition est fausse et le `PC` subit la modification suivante : $$PC\leftarrow PC+4$$
**Étape 6** : ![[IMG_4730.jpeg]]
