V 51
K 326956347600 fd15ce
Y 0
D 0 0 1700 1100
Z 1
i 71
N 49
J 450 230 2
J 410 230 5
J 410 350 5
J 450 350 2
J 90 30 1
J 410 30 3
J 450 470 2
J 450 590 2
J 450 710 2
J 450 830 2
J 450 950 2
J 410 950 3
J 410 830 5
J 410 710 5
J 410 590 5
J 410 470 5
S 2 1
S 6 2
S 5 6
L 100 30 10 0 3 0 1 0 CLR
S 2 3
S 16 7
S 15 8
S 14 9
S 13 10
S 12 11
S 13 12
S 14 13
S 15 14
S 16 15
S 3 16
S 3 4
N 47
J 450 260 2
J 390 260 5
J 450 380 2
J 390 380 5
J 450 620 2
J 450 740 2
J 450 860 2
J 450 980 2
J 390 980 3
J 390 860 5
J 390 740 5
J 390 620 5
J 90 50 1
J 390 50 3
J 390 500 5
J 450 500 2
S 2 1
S 14 2
S 12 5
S 11 6
S 10 7
S 9 8
S 10 9
S 11 10
S 12 11
S 15 12
S 13 14
L 100 50 10 0 3 0 1 0 C
S 2 4
S 4 15
S 15 16
S 4 3
N 48
J 450 280 2
J 370 280 5
J 450 400 2
J 370 400 5
J 450 1000 2
J 370 1000 3
J 450 880 2
J 370 880 5
J 450 760 2
J 370 760 5
J 450 640 2
J 370 640 5
J 450 520 2
J 370 520 5
J 370 70 3
J 90 70 1
S 2 1
S 15 2
S 6 5
S 8 6
S 8 7
S 10 8
S 10 9
S 12 10
S 12 11
S 14 12
S 14 13
S 4 14
S 2 4
S 16 15
L 100 70 10 0 3 0 1 0 CE
S 4 3
I 31 virtex:FDCE 1 450 820 0 1 '
L 530 830 10 0 3 0 1 0 Q1
C 51 7 4 0
C 46 6 1 0
C 49 10 6 0
C 48 7 2 0
C 47 7 3 0
I 33 virtex:FDCE 1 450 700 0 1 '
L 530 710 10 0 3 0 1 0 Q2
C 47 6 3 0
C 48 9 2 0
C 49 9 6 0
C 46 5 1 0
C 51 8 4 0
I 34 virtex:FDCE 1 450 580 0 1 '
L 530 590 10 0 3 0 1 0 Q3
C 47 5 3 0
C 48 11 2 0
C 49 8 6 0
C 46 16 1 0
C 51 9 4 0
I 35 virtex:FDCE 1 450 460 0 1 '
L 530 470 10 0 3 0 1 0 Q4
C 47 16 3 0
C 48 13 2 0
C 49 7 6 0
C 46 11 1 0
C 51 10 4 0
I 32 virtex:FDCE 1 450 940 0 1 '
L 530 950 10 0 3 0 1 0 Q0
C 47 8 3 0
C 48 5 2 0
C 49 11 6 0
C 46 7 1 0
C 51 6 4 0
T 1575 75 30 0 3 JRG
Q 14 0 0
T 1560 30 10 0 3 A
T 1560 50 10 0 3 1
T 1360 70 10 0 3 Clock Enable & Asynchronous Clr
T 30 1060 10 0 3 drawn by KS
T 30 1050 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 1320 50 10 0 3 22nd March 2001
I 30 virtex:FDCE 1 450 340 0 1 '
L 530 350 10 0 3 0 1 0 Q5
C 51 3 4 0
C 46 3 1 0
C 49 4 6 0
C 48 3 2 0
C 47 3 3 0
I 67 virtex:FDCE 1 450 220 0 1 '
L 530 230 10 0 3 0 1 0 Q6
C 47 1 3 0
C 48 1 2 0
C 49 1 6 0
C 46 1 1 0
C 51 2 4 0
N 51
J 770 300 9
J 570 300 2
J 570 420 2
J 770 420 11
J 770 540 11
J 570 1020 2
J 570 900 2
J 570 780 2
J 570 660 2
J 570 540 2
J 770 660 11
J 770 780 11
J 770 900 11
J 770 1020 11
J 770 1035 9
J 875 1035 7
B 1 4
S 3 4
L 730 420 10 0 3 0 1 0 Q5
B 4 5
S 6 14
L 730 1020 10 0 3 0 1 0 Q0
B 14 15
B 13 14
B 12 13
B 11 12
B 5 11
S 10 5
L 730 540 10 0 3 0 1 0 Q4
S 9 11
L 730 660 10 0 3 0 1 0 Q3
S 8 12
L 730 780 10 0 3 0 1 0 Q2
S 7 13
L 730 900 10 0 3 0 1 0 Q1
S 2 1
L 730 300 10 0 3 0 1 0 Q6
B 15 16
L 805 1045 10 0 3 0 1 0 Q[6:0]
N 46
J 450 300 2
J 250 300 11
J 450 420 2
J 250 420 11
J 450 780 2
J 450 900 2
J 450 1020 2
J 250 1020 9
J 250 900 11
J 250 780 11
J 450 540 2
J 90 90 7
J 250 90 9
J 250 540 11
J 250 660 11
J 450 660 2
S 2 1
L 260 300 10 0 3 0 1 0 D6
S 4 3
L 260 420 10 0 3 0 1 0 D5
S 15 16
L 260 660 10 0 3 0 1 0 D3
B 14 15
B 4 14
B 2 4
S 14 11
L 260 540 10 0 3 0 1 0 D4
B 15 10
B 10 9
B 9 8
S 8 7
L 260 1020 10 0 3 0 1 0 D0
S 9 6
L 260 900 10 0 3 0 1 0 D1
S 10 5
L 260 780 10 0 3 0 1 0 D2
B 13 2
B 12 13
L 90 100 10 0 3 0 1 0 D[6:0]
T 1360 100 10 0 3 VIRTEX Family FD7CE Macro
I 50 virtex:BSHEETL 1 1260 0 0 1 '
T 1360 80 10 0 3 7-Bit Data Register w/
E
