<stg><name>convert_hex_to_binar.1</name>


<trans_list>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="2" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %p_read_1 = call i8 @_ssdm_op_Read.ap_auto.i8(i8 %p_read4)

]]></Node>
<StgValue><ssdm name="p_read_1"/></StgValue>
</operation>

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %p_read_2 = call i8 @_ssdm_op_Read.ap_auto.i8(i8 %p_read3)

]]></Node>
<StgValue><ssdm name="p_read_2"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %p_read_3 = call i8 @_ssdm_op_Read.ap_auto.i8(i8 %p_read2)

]]></Node>
<StgValue><ssdm name="p_read_3"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %p_read_4 = call i8 @_ssdm_op_Read.ap_auto.i8(i8 %p_read1)

]]></Node>
<StgValue><ssdm name="p_read_4"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4  %p_read_5 = call i8 @_ssdm_op_Read.ap_auto.i8(i8 %p_read)

]]></Node>
<StgValue><ssdm name="p_read_5"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:5  %icmp_ln94 = icmp eq i8 %p_read_5, 48

]]></Node>
<StgValue><ssdm name="icmp_ln94"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:6  br i1 %icmp_ln94, label %._crit_edge.0, label %1

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="14" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln95 = icmp eq i8 %p_read_5, 49

]]></Node>
<StgValue><ssdm name="icmp_ln95"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="15" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln95, label %._crit_edge.0, label %2

]]></Node>
<StgValue><ssdm name="br_ln95"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="17" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln96 = icmp eq i8 %p_read_5, 50

]]></Node>
<StgValue><ssdm name="icmp_ln96"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln96, label %._crit_edge.0, label %3

]]></Node>
<StgValue><ssdm name="br_ln96"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln97 = icmp eq i8 %p_read_5, 51

]]></Node>
<StgValue><ssdm name="icmp_ln97"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln97, label %._crit_edge.0, label %4

]]></Node>
<StgValue><ssdm name="br_ln97"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln98 = icmp eq i8 %p_read_5, 52

]]></Node>
<StgValue><ssdm name="icmp_ln98"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln98, label %._crit_edge.0, label %5

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln99 = icmp eq i8 %p_read_5, 53

]]></Node>
<StgValue><ssdm name="icmp_ln99"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln99, label %._crit_edge.0, label %6

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln100 = icmp eq i8 %p_read_5, 54

]]></Node>
<StgValue><ssdm name="icmp_ln100"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln100, label %._crit_edge.0, label %7

]]></Node>
<StgValue><ssdm name="br_ln100"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln101 = icmp eq i8 %p_read_5, 55

]]></Node>
<StgValue><ssdm name="icmp_ln101"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln101, label %._crit_edge.0, label %8

]]></Node>
<StgValue><ssdm name="br_ln101"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln102 = icmp eq i8 %p_read_5, 56

]]></Node>
<StgValue><ssdm name="icmp_ln102"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln102, label %._crit_edge.0, label %9

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln103 = icmp eq i8 %p_read_5, 57

]]></Node>
<StgValue><ssdm name="icmp_ln103"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln103, label %._crit_edge.0, label %10

]]></Node>
<StgValue><ssdm name="br_ln103"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln104 = icmp eq i8 %p_read_5, 97

]]></Node>
<StgValue><ssdm name="icmp_ln104"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln104, label %._crit_edge.0, label %11

]]></Node>
<StgValue><ssdm name="br_ln104"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln105 = icmp eq i8 %p_read_5, 98

]]></Node>
<StgValue><ssdm name="icmp_ln105"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln105, label %._crit_edge.0, label %12

]]></Node>
<StgValue><ssdm name="br_ln105"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln106 = icmp eq i8 %p_read_5, 99

]]></Node>
<StgValue><ssdm name="icmp_ln106"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln106, label %._crit_edge.0, label %13

]]></Node>
<StgValue><ssdm name="br_ln106"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
<literal name="icmp_ln105" val="0"/>
<literal name="icmp_ln106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln107 = icmp eq i8 %p_read_5, 100

]]></Node>
<StgValue><ssdm name="icmp_ln107"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
<literal name="icmp_ln105" val="0"/>
<literal name="icmp_ln106" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %icmp_ln107, label %._crit_edge.0, label %14

]]></Node>
<StgValue><ssdm name="br_ln107"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
<literal name="icmp_ln105" val="0"/>
<literal name="icmp_ln106" val="0"/>
<literal name="icmp_ln107" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln108 = icmp eq i8 %p_read_5, 101

]]></Node>
<StgValue><ssdm name="icmp_ln108"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
<literal name="icmp_ln105" val="0"/>
<literal name="icmp_ln106" val="0"/>
<literal name="icmp_ln107" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %icmp_ln109 = icmp eq i8 %p_read_5, 102

]]></Node>
<StgValue><ssdm name="icmp_ln109"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
<literal name="icmp_ln105" val="0"/>
<literal name="icmp_ln106" val="0"/>
<literal name="icmp_ln107" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %or_ln108 = or i1 %icmp_ln108, %icmp_ln109

]]></Node>
<StgValue><ssdm name="or_ln108"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
<literal name="icmp_ln105" val="0"/>
<literal name="icmp_ln106" val="0"/>
<literal name="icmp_ln107" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
:3  %select_ln108 = select i1 %icmp_ln108, i5 -16, i5 -15

]]></Node>
<StgValue><ssdm name="select_ln108"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln94" val="0"/>
<literal name="icmp_ln95" val="0"/>
<literal name="icmp_ln96" val="0"/>
<literal name="icmp_ln97" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln99" val="0"/>
<literal name="icmp_ln100" val="0"/>
<literal name="icmp_ln101" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="icmp_ln103" val="0"/>
<literal name="icmp_ln104" val="0"/>
<literal name="icmp_ln105" val="0"/>
<literal name="icmp_ln106" val="0"/>
<literal name="icmp_ln107" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="0" op_0_bw="0">
<![CDATA[
:4  br label %._crit_edge.0

]]></Node>
<StgValue><ssdm name="br_ln108"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0">
<![CDATA[
._crit_edge.0:0  %write_flag3_15 = phi i1 [ true, %0 ], [ true, %1 ], [ true, %2 ], [ true, %3 ], [ true, %4 ], [ true, %5 ], [ true, %6 ], [ true, %7 ], [ true, %8 ], [ true, %9 ], [ true, %10 ], [ true, %11 ], [ true, %12 ], [ true, %13 ], [ %or_ln108, %14 ]

]]></Node>
<StgValue><ssdm name="write_flag3_15"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="5" op_0_bw="5" op_1_bw="0" op_2_bw="5" op_3_bw="0" op_4_bw="5" op_5_bw="0" op_6_bw="5" op_7_bw="0" op_8_bw="5" op_9_bw="0" op_10_bw="5" op_11_bw="0" op_12_bw="5" op_13_bw="0" op_14_bw="5" op_15_bw="0" op_16_bw="5" op_17_bw="0" op_18_bw="5" op_19_bw="0" op_20_bw="5" op_21_bw="0" op_22_bw="5" op_23_bw="0" op_24_bw="5" op_25_bw="0" op_26_bw="5" op_27_bw="0" op_28_bw="5" op_29_bw="0">
<![CDATA[
._crit_edge.0:1  %bin_1_15 = phi i5 [ -16, %0 ], [ -16, %1 ], [ -16, %2 ], [ -16, %3 ], [ -15, %4 ], [ -15, %5 ], [ -15, %6 ], [ -15, %7 ], [ -16, %8 ], [ -16, %9 ], [ -16, %10 ], [ -16, %11 ], [ -15, %12 ], [ -15, %13 ], [ -15, %14 ]

]]></Node>
<StgValue><ssdm name="bin_1_15"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="61" bw="5" op_0_bw="5" op_1_bw="0" op_2_bw="5" op_3_bw="0" op_4_bw="5" op_5_bw="0" op_6_bw="5" op_7_bw="0" op_8_bw="5" op_9_bw="0" op_10_bw="5" op_11_bw="0" op_12_bw="5" op_13_bw="0" op_14_bw="5" op_15_bw="0" op_16_bw="5" op_17_bw="0" op_18_bw="5" op_19_bw="0" op_20_bw="5" op_21_bw="0" op_22_bw="5" op_23_bw="0" op_24_bw="5" op_25_bw="0" op_26_bw="5" op_27_bw="0" op_28_bw="5" op_29_bw="0">
<![CDATA[
._crit_edge.0:2  %bin_0_15 = phi i5 [ -16, %0 ], [ -16, %1 ], [ -16, %2 ], [ -16, %3 ], [ -16, %4 ], [ -16, %5 ], [ -16, %6 ], [ -16, %7 ], [ -15, %8 ], [ -15, %9 ], [ -15, %10 ], [ -15, %11 ], [ -15, %12 ], [ -15, %13 ], [ -15, %14 ]

]]></Node>
<StgValue><ssdm name="bin_0_15"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="62" bw="5" op_0_bw="5" op_1_bw="0" op_2_bw="5" op_3_bw="0" op_4_bw="5" op_5_bw="0" op_6_bw="5" op_7_bw="0" op_8_bw="5" op_9_bw="0" op_10_bw="5" op_11_bw="0" op_12_bw="5" op_13_bw="0" op_14_bw="5" op_15_bw="0" op_16_bw="5" op_17_bw="0" op_18_bw="5" op_19_bw="0" op_20_bw="5" op_21_bw="0" op_22_bw="5" op_23_bw="0" op_24_bw="5" op_25_bw="0" op_26_bw="5" op_27_bw="0" op_28_bw="5" op_29_bw="0">
<![CDATA[
._crit_edge.0:3  %bin_2_15 = phi i5 [ -16, %0 ], [ -16, %1 ], [ -15, %2 ], [ -15, %3 ], [ -16, %4 ], [ -16, %5 ], [ -15, %6 ], [ -15, %7 ], [ -16, %8 ], [ -16, %9 ], [ -15, %10 ], [ -15, %11 ], [ -16, %12 ], [ -16, %13 ], [ -15, %14 ]

]]></Node>
<StgValue><ssdm name="bin_2_15"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="63" bw="5" op_0_bw="5" op_1_bw="0" op_2_bw="5" op_3_bw="0" op_4_bw="5" op_5_bw="0" op_6_bw="5" op_7_bw="0" op_8_bw="5" op_9_bw="0" op_10_bw="5" op_11_bw="0" op_12_bw="5" op_13_bw="0" op_14_bw="5" op_15_bw="0" op_16_bw="5" op_17_bw="0" op_18_bw="5" op_19_bw="0" op_20_bw="5" op_21_bw="0" op_22_bw="5" op_23_bw="0" op_24_bw="5" op_25_bw="0" op_26_bw="5" op_27_bw="0" op_28_bw="5" op_29_bw="0">
<![CDATA[
._crit_edge.0:4  %bin_3_15 = phi i5 [ -16, %0 ], [ -15, %1 ], [ -16, %2 ], [ -15, %3 ], [ -16, %4 ], [ -15, %5 ], [ -16, %6 ], [ -15, %7 ], [ -16, %8 ], [ -15, %9 ], [ -16, %10 ], [ -15, %11 ], [ -16, %12 ], [ -15, %13 ], [ %select_ln108, %14 ]

]]></Node>
<StgValue><ssdm name="bin_3_15"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="64" bw="6" op_0_bw="5">
<![CDATA[
._crit_edge.0:5  %sext_ln111 = sext i5 %bin_1_15 to i6

]]></Node>
<StgValue><ssdm name="sext_ln111"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="65" bw="6" op_0_bw="5">
<![CDATA[
._crit_edge.0:6  %sext_ln111_1 = sext i5 %bin_0_15 to i6

]]></Node>
<StgValue><ssdm name="sext_ln111_1"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="66" bw="6" op_0_bw="5">
<![CDATA[
._crit_edge.0:7  %sext_ln111_2 = sext i5 %bin_2_15 to i6

]]></Node>
<StgValue><ssdm name="sext_ln111_2"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="67" bw="6" op_0_bw="5">
<![CDATA[
._crit_edge.0:8  %sext_ln111_3 = sext i5 %bin_3_15 to i6

]]></Node>
<StgValue><ssdm name="sext_ln111_3"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="68" bw="8" op_0_bw="6">
<![CDATA[
._crit_edge.0:9  %zext_ln111 = zext i6 %sext_ln111 to i8

]]></Node>
<StgValue><ssdm name="zext_ln111"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="69" bw="8" op_0_bw="6">
<![CDATA[
._crit_edge.0:10  %zext_ln111_1 = zext i6 %sext_ln111_1 to i8

]]></Node>
<StgValue><ssdm name="zext_ln111_1"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="70" bw="8" op_0_bw="6">
<![CDATA[
._crit_edge.0:11  %zext_ln111_2 = zext i6 %sext_ln111_2 to i8

]]></Node>
<StgValue><ssdm name="zext_ln111_2"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="71" bw="8" op_0_bw="6">
<![CDATA[
._crit_edge.0:12  %zext_ln111_3 = zext i6 %sext_ln111_3 to i8

]]></Node>
<StgValue><ssdm name="zext_ln111_3"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="72" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge.0:13  %select_ln111 = select i1 %write_flag3_15, i8 %zext_ln111_1, i8 %p_read_4

]]></Node>
<StgValue><ssdm name="select_ln111"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="73" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge.0:14  %select_ln111_1 = select i1 %write_flag3_15, i8 %zext_ln111, i8 %p_read_3

]]></Node>
<StgValue><ssdm name="select_ln111_1"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="74" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge.0:15  %select_ln111_2 = select i1 %write_flag3_15, i8 %zext_ln111_2, i8 %p_read_2

]]></Node>
<StgValue><ssdm name="select_ln111_2"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="75" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge.0:16  %select_ln111_3 = select i1 %write_flag3_15, i8 %zext_ln111_3, i8 %p_read_1

]]></Node>
<StgValue><ssdm name="select_ln111_3"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="76" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
._crit_edge.0:17  %mrv = insertvalue { i8, i8, i8, i8 } undef, i8 %select_ln111, 0

]]></Node>
<StgValue><ssdm name="mrv"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="77" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
._crit_edge.0:18  %mrv_1 = insertvalue { i8, i8, i8, i8 } %mrv, i8 %select_ln111_1, 1

]]></Node>
<StgValue><ssdm name="mrv_1"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="78" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
._crit_edge.0:19  %mrv_2 = insertvalue { i8, i8, i8, i8 } %mrv_1, i8 %select_ln111_2, 2

]]></Node>
<StgValue><ssdm name="mrv_2"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="79" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
._crit_edge.0:20  %mrv_3 = insertvalue { i8, i8, i8, i8 } %mrv_2, i8 %select_ln111_3, 3

]]></Node>
<StgValue><ssdm name="mrv_3"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="80" bw="0" op_0_bw="32">
<![CDATA[
._crit_edge.0:21  ret { i8, i8, i8, i8 } %mrv_3

]]></Node>
<StgValue><ssdm name="ret_ln111"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
