# FPGA
Verilog - модули.

- папка 3-Phase_Sine_inverter
> Top.v - реализация трехфазного синусоедального напряжения частотой 50 Гц. 
функцией "мертвого времени", выходы A_p, A_n, B_p, B_n, C_p, C_n.
Заведены сигналы "Сброс", "Авария" - при срабатывании выходы ШИМ отключатся.  
- В папке Calc - имеется шаблон расчета SINE.
- В папке 3-Phase_induction motor_control - реализовано скалярное управление преобразователем частоты. ШИМ SVPWM - (Векторная широтно-импульсная модуляция)
	Top.v - главный файл проекта, управление осущесвляется передачей по UART частоты: 1Hz - 1....50Hz - 50, 9600; 
- папка ADC128S022 - пример работы с 8 канальным 12-разрядным АЦП по шине SPI и передача дынных с канала IN0  по UART. Cкорость обмена UART - 9600;
> файл верхнего уровня ADC128S022.v, Mathcad файл пример проверки преобразования АЦП.
- папка PID_ADC_PWM_control реализован пример ПИ регулятора с выводом PWM. В примере используется АЦП для реализации ОС с объекта RC - цепь. Система поддерживает 1.4В на выходе RC (апериодическое звено первого порядка) объекта управления. parameter reg [15:0] set - задает желаемую уставку.
- папка FIR - ФНЧ verilog/matlab
- FMS - пример конечного автомата verilog
- папка ADC128S022 - пример работы с АЦП и выбор каналов verilog
- папка NIOS - embadded processor пример "софтового процессора" работа с PIO
- папка SDRAM_Controller - пример embadded processor тест и работа с SDRAM
- папка Vector_control_ system - модули для построения векторной системы управления на FPGA.
	> - Папка MMS - модуль формирователя способа модуляции (ФСМ). ФСМ модель взята с бесплатной среды моделирования Simulation In Technic 	и переписан на Verilog для синтеза в FPGA. Математика в FPGA использует числа с фиксированной запятой. ФСМ был синтезирован в 	   FPGA и проверен на математической моделе, приведены снимики экрана моделирования. 
	> - Папка PWM - модуль ШИМ трехфазный с защитой от сквозных токов.
	> - Папка dq_to_ABC - преобразование координат из системы dq в систему ABC, модуль проверен на работоспособность в FPGA приведены скрины тестов модуля загруженного в FPGA и мат. модели.
	> - Папка ABC_to_dq - преобразование координат из системы ABC в систему dq, модуль проверен на работоспособность в FPGA приведены скрины тестов модуля загруженного в FPGA и мат. модели.