标题title
像素驱动电路、驱动方法及显示面板
摘要abst
本公开涉及显示技术领域，提出一种像素驱动电路、驱动方法及显示面板。该像素驱动电路包括：驱动电路，连接第一节点、第三节点和第六节点，用于根据第一节点的控制电压利用第三节点向第三节点提供驱动电流；第一补偿电路，连接第三节点、第二节点、第一栅极驱动信号端；第一耦合电路，连接于第一节点和第二节点之间；第二耦合电路，连接于第二节点和第五节点之间；控制电路，连接第二节点、第一电压端、第一使能信号端；数据写入电路，连接第五节点、数据信号端；稳压电路，连接第五节点、参考电压端、第二使能信号端；第一复位电路，连接第一节点、第一初始信号端，用于响应至少一控制信号将第一初始信号端的信号传输到第一节点。
权利要求书clms
1.一种像素驱动电路，其特征在于，包括：驱动电路，连接第一节点、第三节点和第六节点，用于根据所述第一节点的控制电压利用所述第三节点向所述第六节点提供驱动电流；第一补偿电路，连接所述第三节点、第二节点、第一栅极驱动信号端，用于响应所述第一栅极驱动信号端的信号以导通所述第二节点和所述第三节点；第一耦合电路，连接于所述第一节点和所述第二节点之间；第二耦合电路，连接于所述第二节点和第五节点之间；控制电路，连接所述第二节点、第一电压端、第一使能信号端，用于响应所述第一使能信号端的信号将所述第一电压端的电压信号传输至所述第二节点；数据写入电路，连接所述第五节点、数据信号端，用于响应至少一控制信号将所述数据信号端的信号传输到所述第五节点；稳压电路，连接所述第五节点、参考电压端、第二使能信号端，用于响应所述第二使能信号端的信号将所述参考电压端的信号传输到所述第五节点；第一复位电路，连接所述第一节点、第一初始信号端，用于响应至少一控制信号将所述第一初始信号端的信号传输到所述第一节点。2.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入电路还连接所述第一栅极驱动信号端，用于响应所述第一栅极驱动信号端的信号将所述数据信号端的信号传输到所述第五节点，所述数据写入电路的导通电平与所述第一补偿电路的导通电平极性相反；所述第一复位电路还连接所述第一使能信号端，用于响应所述第一使能信号端的信号将所述第一初始信号端的信号传输到所述第一节点，所述第一复位电路的导通电平与所述控制电路的导通电平极性相反。3.根据权利要求2所述的像素驱动电路，其特征在于，所述驱动电路包括驱动晶体管，所述驱动晶体管的栅极连接所述第一节点，第一极连接所述第三节点，第二极连接所述第六节点；所述第一补偿电路包括第四晶体管，所述第四晶体管的栅极连接所述第一栅极驱动信号端，第一极连接所述第二节点，第二极连接所述第三节点；所述控制电路包括第五晶体管，所述第五晶体管的栅极连接所述第一使能信号端，第一极连接所述第一电压端，第二极连接所述第二节点；所述数据写入电路包括第六晶体管，所述第六晶体管的栅极连接所述第一栅极驱动信号端，第一极连接所述数据信号端，第二极连接所述第五节点；所述稳压电路包括第八晶体管，所述第八晶体管的栅极连接所述第二使能信号端，第一极连接所述参考电压端，第二极连接所述第五节点；所述第一复位电路包括第一晶体管，所述第一晶体管的栅极连接所述第一使能信号端，第一极连接所述第一初始信号端，第二极连接所述第一节点。4.根据权利要求3所述的像素驱动电路，其特征在于，所述驱动晶体管、所述第四晶体管、所述第五晶体管为P型晶体管，所述第六晶体管、所述第八晶体管、所述第一晶体管为N型晶体管。5.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：第二补偿电路，连接所述第一节点、所述第二节点、第二栅极驱动信号端，用于响应所述第二栅极驱动信号端的信号以导通所述第一节点和第二节点。6.根据权利要求5所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：第二复位电路，连接所述第六节点、第二初始信号端，用于响应至少一个控制信号将所述第二初始信号端的信号传输至所述第六节点。7.根据权利要求6所述的像素驱动电路，其特征在于，所述第二复位电路的导通电平与所述控制电路的导通电平极性相反，所述第二复位电路还连接所述第一使能信号端，用于响应所述第一使能信号端的信号将所述第二初始信号端的信号传输到所述第六节点；或，所述第二复位电路的导通电平与所述第一补偿电路的导通电平极性相反，所述第二复位电路还连接所述第一栅极驱动信号端，用于响应所述第一栅极驱动信号端的信号将所述第二初始信号端的信号传输到所述第六节点；或，所述第二复位电路的导通电平与所述稳压电路的导通电平极性相同，所述第二复位电路还连接所述第二使能信号端，用于响应所述第二使能信号端的信号将所述第二初始信号端的信号传输到所述第六节点；或，所述第二复位电路的导通电平与所述第二补偿电路的导通电平极性相同，所述第二复位电路还连接所述第二栅极驱动信号端，用于响应所述第二栅极驱动信号端的信号将所述第二初始信号端的信号传输到所述第六节点。8.根据权利要求6所述的像素驱动电路，其特征在于，所述第二初始信号端共用所述第一初始信号端。9.根据权利要求5所述的像素驱动电路，其特征在于，所述第二补偿电路包括第七晶体管，所述第七晶体管的栅极连接所述第二栅极动信号端，第一极连接所述第二节点，第二极连接所述第一节点。10.根据权利要求7所述的像素驱动电路，其特征在于，所述第二复位电路包括第二晶体管，所述第二晶体管的第一极连接所述第二初始信号端，第二极连接所述第六节点；当所述第二复位电路的导通电平与所述控制电路的导通电平极性相反时，所述第二晶体管的栅极连接所述第一使能信号端；当所述第二复位电路的导通电平与所述第一补偿电路的导通电平极性相反时，所述第二晶体管的栅极连接所述第一栅极驱动信号端；当所述第二复位电路的导通电平与所述稳压电路的导通电平极性相同时，所述第二晶体管的栅极连接所述第二使能信号端；当所述第二复位电路的导通电平与所述第二补偿电路的导通电平极性相同时，所述第二晶体管的栅极连接所述第二栅极驱动信号端。11.根据权利要求10所述的像素驱动电路，其特征在于，所述第二晶体管为P型晶体管或为N型晶体管。12.一种像素驱动电路驱动方法，用于驱动权利要求1-11任一项所述的像素驱动电路，其特征在于，所述驱动方法包括：在初始化阶段，利用控制电路将第一电压端的信号传输到第二节点；在阈值补偿阶段，利用稳压电路连接参考电压端和第五节点，利用第一补偿电路导通第二节点和第三节点，利用第一复位电路将第一初始信号端的信号传输到第一节点以导通驱动电路；在数据写入阶段，利用数据写入电路将数据信号端的信号传输到第五节点，利用第一复位电路将第一初始信号端的信号传输到第一节点；在发光阶段，利用第一补偿电路导通第二节点和第三节点，利用控制电路将第一电压端的信号传输到第二节点。13.一种像素驱动电路驱动方法，用于驱动权利要求6所述的像素驱动电路，其特征在于，所述驱动方法包括：在初始化阶段，利用控制电路将第一电压端的信号传输至第二节点，利用第二补偿电路导通第二节点和第一节点，以向所述第二节点写入第一电压端的信号；在阈值补偿阶段，利用稳压电路连接参考电压端和第五节点，利用第一补偿电路导通第二节点和第三节点，利用第一复位电路将第一初始信号端的信号传输到第一节点以导通驱动电路，利用第二复位电路将所述第一初始信号端的信号传输至第六节点以对第六节点进行复位；在数据写入阶段，利用数据写入电路将数据信号端的信号传输到第五节点，利用第一复位电路将第一初始信号端的信号传输到第一节点；在发光阶段，利用第一补偿电路导通第二节点和第三节点，利用控制电路将第一电压端的信号传输到第二节点。14.一种显示面板，其特征在于，包括权利要求1-11任一项所述的像素驱动电路。
说明书desc
技术领域本公开涉及显示技术领域，具体而言，涉及一种像素驱动电路、驱动方法及显示面板。背景技术显示面板通常通过像素驱动电路向发光单元提供驱动电流，以驱动发光单元发光，在相关技术中，像素驱动电路输出的驱动电流和电源线的电压相关。然而，显示面板上不同位置的电源线具有不同的压降，从而导致显示面板显示不均匀。尤其在大尺寸显示面板中，例如在车载应用中，上述显示不均尤为明显。需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。发明内容本公开的目的在于克服上述现有技术的不足，提供一种像素驱动电路、驱动方法及显示面板。根据本公开的一个方面，提供一种像素驱动电路，包括：驱动电路，连接第一节点、第三节点和第六节点，用于根据所述第一节点的控制电压利用所述第三节点向所述第六节点提供驱动电流；第一补偿电路，连接所述第三节点、第二节点、第一栅极驱动信号端，用于响应所述第一栅极驱动信号端的信号以导通所述第二节点和所述第三节点；第一耦合电路，连接于所述第一节点和所述第二节点之间；第二耦合电路，连接于所述第二节点和第五节点之间；控制电路，连接所述第二节点、第一电压端、第一使能信号端，用于响应所述第一使能信号端的信号将所述第一电压端的电压信号传输至所述第二节点；数据写入电路，连接所述第五节点、数据信号端，用于响应至少一控制信号将所述数据信号端的信号传输到所述第五节点；稳压电路，连接所述第五节点、参考电压端、第二使能信号端，用于响应所述第二使能信号端的信号将所述参考电压端的信号传输到所述第五节点；第一复位电路，连接所述第一节点、第一初始信号端，用于响应至少一控制信号将所述第一初始信号端的信号传输到所述第一节点。根据本公开的另一个方面，还提供一种像素驱动电路驱动方法，用于驱动本公开任意实施例所述的像素驱动电路，所述驱动方法包括：在初始化阶段，利用控制电路将第一电压端的信号传输到第二节点；在阈值补偿阶段，利用稳压电路连接参考电压端和第五节点，利用第一补偿电路导通第二节点和第三节点，利用第一复位电路将第一初始信号端的信号传输到第一节点以导通驱动电路；在数据写入阶段，利用数据写入电路将数据信号端的信号传输到第五节点，利用第一复位电路将第一初始信号端的信号传输到第一节点；在发光阶段，利用第一补偿电路导通第二节点和第三节点，利用控制电路将第一电压端的信号传输到第二节点。根据本公开的另一个方面，还提供一种像素驱动电路驱动方法，用于驱动本公开实施例所述的像素驱动电路，所述驱动方法包括：在初始化阶段，利用控制电路将第一电压端的信号传输至第二节点，利用第二补偿电路导通第二节点和第一节点，以向所述第二节点写入第一电压端的信号；在阈值补偿阶段，利用稳压电路连接参考电压端和第五节点，利用第一补偿电路导通第二节点和第三节点，利用第一复位电路将第一初始信号端的信号传输到第一节点以导通驱动电路，利用第二复位电路将所述第一初始信号端的信号传输至第六节点以对第六节点进行复位；在数据写入阶段，利用数据写入电路将数据信号端的信号传输到第五节点，利用第一复位电路将第一初始信号端的信号传输到第一节点；在发光阶段，利用第一补偿电路导通第二节点和第三节点，利用控制电路将第一电压端的信号传输到第二节点。根据本公开的另一个方面，还提供一种显示面板，包括本公开任意实施例所述的像素驱动电路。本公开提供的像素驱动电路，不仅能够补偿驱动电路的阈值电压，还可以补偿驱动电路的驱动电压，使得在发光阶段所提供的驱动电流与驱动电压和阈值电压均无关，由此可消除驱动电路的线路损耗对发光效果的影响，能够解决大显示屏下因为电源线损耗而造成的显示不均的问题。同时，通过所设置的第一耦合电路，可维持第一节点和第二节点的压差稳定，从而消除电路的漏电影响，使得电路能够在低刷新频率下维持电压稳定，从而使用本公开提供的像素驱动电路也能够提高低频驱动场景下的显示效果。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本公开像素驱动电路一种示例性的结构示意图；图2为本公开图1中像素驱动电路各节点的时序图；图3为本公开像素驱动电路在初始化阶段的等效电路图；图4为为本公开像素驱动电路在阈值补偿阶段的等效电路图；图5为本公开像素驱动电路在数据写入阶段的等效电路图；图6为本公开像素驱动电路在发光阶段的等效电路图；图7为本公开像素驱动电路另一种示例性的结构示意图；图8为本公开像素驱动电路又一种示例性的结构示意图；图9为本公开像素驱动电路又一种示例性的结构示意图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。显示面板通常通过像素驱动电路向发光单元提供驱动电流，以驱动发光单元发光，在相关技术中，像素驱动电路输出的驱动电流和电源线的电压相关。然而，显示面板上不同位置的电源线具有不同的压降，从而导致显示面板显示不均匀。尤其在大尺寸显示面板中，例如在NB、车载应用中，上述显示不均尤为明显。为了解决上述问题，本公开提供了一种像素驱动电路，如图1所示，为本公开像素驱动电路一种示例性的结构示意图。其中，该像素驱动电路包括：驱动电路1，连接第一节点N1、第三节点N3和第六节点N6，用于根据第一节点N1的控制电压利用第三节点N3向第三节点N3提供驱动电流；第一补偿电路2，连接第三节点N3、第二节点N2、第一栅极驱动信号端Gate1，用于响应第一栅极驱动信号端Gate1的信号以导通第二节点N2和第三节点N3；第一耦合电路3，连接于第一节点N1和第二节点N2之间；第二耦合电路4，连接于第二节点N2和第五节点N5之间；控制电路5，连接第二节点N2、第一电压端Vdd、第一使能信号端EM1，用于响应第一使能信号端EM1的信号将第一电压端Vdd的电压信号传输至第二节点N2；数据写入电路6，连接第五节点N5、数据信号端Vdata，用于响应至少一控制信号将数据信号端Vdata的信号传输到第五节点N5；稳压电路7，连接第五节点N5、参考电压端Vref、第二使能信号端EM2，用于响应第二使能信号端EM2的信号将参考电压端Vref的信号传输到第五节点N5；第一复位电路8，连接第一节点N1、第一初始信号端Vinit，用于响应至少一控制信号将第一初始信号端Vinit的信号传输到第一节点N1。其中，本示例性实施例中，如图1所示，第六节点N6可以连接一发光单元OLED，发光单元OLED的另一端可以连接第二电压端Vss。第一电压端Vdd可以为提供驱动电压的高电平端，第二电压端Vss可以为低电平端。第一电压端Vdd的电压可以由显示面板中的电源线提供。本示例性实施例提供的像素驱动电路的驱动方法可以包括四个阶段：初始化阶段、阈值补偿阶段、数据写入阶段和发光阶段，其中，在初始化阶段，可以利用控制电路5将第一电压端Vdd的信号传输到第二节点N2。在阈值补偿阶段，第一复位电路8可以将第一初始信号传输至第一节点N1，稳压电路7可以将参考电压信号传输至第五节点N5，第一耦合电路3可以将第一节点N1的第一初始信号耦合至第二节点N2，从而向第二节点写入与Vdd、Vinit相关的电压，第二节点N2的电压随后因漏电影响开始下降，当第二节点N2的电压下降到Vinit-Vth时，一方面补偿掉预先写入的第一电压信号，另一方面，驱动电路1关闭，驱动电路1的阈值电压被存储至第二节点N2。在数据写入阶段，第一复位电路8可以向第一节点N1提供第一初始信号端Vinit的电压，数据写入电路6可以将数据信号端Vdata的电压写入第五节点N5，第二耦合电路4可以将第五节点N5的电压耦合至第二节点N2，使得第二节点N2被写入与Vref、Vdata、Vth和Vinit相关的电压。在发光阶段，控制电路5可以导通第一电压端Vdd和第二节点N2，第一补偿电路2可以导通第二节点N2和第三节点N3，驱动电路在第一耦合电路3的作用下导通，从而将第一电压端Vdd和第二电压端Vss连通；同时，在第一耦合电路3的作用下，第一节点N1和第二节点N2可以维持数据写入阶段的电压，使得驱动电路向第六节点N6提供的驱动电流与第一电压端Vdd的电压和驱动电路的阈值电压Vth无关，第六节点N6连接的发光单元被驱动发光，即利用该像素驱动电路的显示面板不会因为电源线自身压降而造成显示不均匀。在初始化阶段，初始信号端可以向第一节点N1输入关断驱动电路的电压，以避免发光单元异常发光。如图1所示，第一耦合电路3和第二耦合电路4串联在第一节点N1和第五节点N5之间，其公共连接端连接第二节点N2，第一耦合电路3可用于存储第一节点N1和第二节点N2上的电荷，第二耦合电路4可用于存储第二节点N2上的电荷。第一耦合电路3可以将第一节点N1的电压耦合到第二节点N2；第二耦合电路4可以将第五节点N5的电压耦合到第二节点N2。同时，所设置的第一耦合电路3可以维持第一节点N1和第二节点N2的压差稳定，从而消除电路的漏电影响，使得电路能够在低刷新频率下维持电压稳定，从而使用本公开提供的像素驱动电路也能够提高低频驱动场景下的显示效果。如图1所示，本示例性实施例中，数据写入电路6还可以连接第一栅极驱动信号端Gate1，用于响应第一栅极驱动信号端Gate1的信号将数据信号端Vdata的信号传输到第五节点N5，数据写入电路6的导通电平与第一补偿电路2的导通电平极性相反；第一复位电路8还可以连接第一使能信号端EM1，用于响应第一使能信号端EM1的信号将第一初始信号端Vinit的信号传输到第一节点N1，第一复位电路8的导通电平与控制电路5的导通电平极性相反。其中，数据写入电路6和第一补偿电路2共用第一栅极驱动信号端Gate1，第一复位电路8和控制电路5共用第一使能信号端EM1，从而，利用该像素驱动电路的显示面板具有更加简单的结构。应该理解的是，在其他示例性实施例中，数据写入电路6的导通电平和第一补偿电路2的导通电平可以极性相同，数据写入电路6的控制端可以连接与第一栅极驱动信号端Gate1极性相反的信号端；同理，第一复位电路8的导通电平和控制电路5的导通电平可以极性相同，第一复位电路8的控制端可以连接与第一使能信号端EM1极性相反的信号端。本示例性实施例中，可通过为数据写入电路6和第一补偿电路2设置不同类型的晶体管实现数据写入电路6和第一补偿电路2的导通电平极性相反，例如，为数据写入电路6配置N型晶体管，为第一补偿电路2配置P型晶体管。当然，还可以通过其他的电路实现第一复位电路8和第一补偿电路2的导通电平极性相反，例如，为第一补偿电路2配置反相电路等，此处不作限定。第一复位电路8和控制电路5的设置方法类似，此处不再赘述。如图1所示，本示例性实施例中的驱动电路1、第一补偿电路2、控制电路5、数据写入电路6、稳压电路7和第一复位电路8可通过晶体管来实现。示例性的，驱动电路1可以包括驱动晶体管T3，驱动晶体管T3的栅极连接第一节点N1，第一极连接第三节点N3，第二极连接第六节点N6；第一补偿电路2可以包括第四晶体管T4，第四晶体管T4的栅极连接第一栅极驱动信号端Gate1，第一极连接第二节点N2，第二极连接第三节点N3；控制电路5可以包括第五晶体管T5，第五晶体管T5的栅极连接第一使能信号端EM1，第一极连接第一电压端Vdd，第二极连接第二节点N2；数据写入电路6可以包括第六晶体管T6，第六晶体管T6的栅极连接第一栅极驱动信号端Gate1，第一极连接数据信号端Vdata，第二极连接第五节点N5；稳压电路7可以包括第八晶体管T8，第八晶体管T8的栅极连接第二使能信号端EM2，第一极连接参考电压端Vref，第二极连接第五节点N5；第一复位电路8可以包括第一晶体管T1，第一晶体管T1的栅极连接第一使能信号端EM1，第一极连接第一初始信号端Vinit，第二极连接第一节点N1。其中的驱动晶体管T3、第四晶体管T4、第五晶体管T5可以为P型晶体管，第一晶体管T1、第六晶体管T6和第八晶体管T8可以为N型晶体管。具体而言，第一晶体管T1、第六晶体管T6可以为N型氧化物薄膜晶体管，可以减少第一节点N1、第二节点N2和第五节点N5的漏电影响，这样有助于保证驱动电路1的上述主要节点在低刷新频率下的电压稳定。第四晶体管T4和第六晶体管T6为不同类型的晶体管，可以实现数据写入电路6和第一补偿电路2共用第一栅极驱动信号端Gate1且保证数据写入电路6的导通电平和第一补偿电路2的导通电平极性相反。同样地，第一晶体管T1和第五晶体管T5为不同类型的晶体管，可以实现第一复位电路8和控制电路5共用第一使能信号端EM1且保证第一复位电路8的导通电平与控制电路5的导通电平极性相反。本示例性实施例中，第一耦合电路3可以包括第一电容C1，第二耦合电路4可以包括第二电容C2，第二电容C2可根据第五节点N5导通的参考电压端Vref电压维持第二节点N2的电压稳定；第一电容C1可以维持第一节点N1和第二节点N2的压差稳定，可对第一节点N1和第二节点N2形成漏电补充，如图1所示，第一节点N1与驱动晶体管T3的栅极等电位，第二节点N2与驱动晶体管T3的源极等电位，因而第一电容C1可以保证驱动电晶体管的栅源电压的稳定。应当理解的是，在其他示例性实施例中，驱动电路1、第一补偿电路2、控制电路5、数据写入电路6、稳压电路7和第一复位电路8、第一耦合电路3和第二耦合电路4还可以通过其他的电路结构实现，例如，第一耦合电路3和第二耦合电路4均可以包括并联设置的多个电容，本公开对于第一耦合电路3和第二耦合电路4的具体结构不作限定；再例如，驱动电路还可以包括多个并联的驱动晶体管，多个并联的驱动晶体管可以在相同栅极电压作用下输出更大的驱动电流。如图1所示，本示例性实施例中的像素驱动电路还可以包括：第二补偿电路10，连接第一节点N1、第二节点N2、第二栅极驱动信号端Gate2，用于响应第二栅极驱动信号端Gate2的信号以导通第一节点N1和第二节点N2。其中，第二补偿电路10连接在第一耦合电路3的两端，其可以在初始化阶段，响应第二栅极驱动信号端Gate2的信号控制，将第一节点N1和第二节点N2导通，从而将传输至第二节点N2的第一电压信号写入第一节点N1，进而关断驱动晶体管，以避免发光单元异常发光。同时，将第二补偿电路10并联设置在第一耦合电路3的两端，其可以对第二节点N2形成漏电补充，具体而言，当第一电压端Vdd向第二节点N2漏电时，第二节点N2通过第二补偿电路10向第一节点N1漏电，第一节点N1向第一初始信号端Vinit漏电，实现第一节点N1和第二节点N2漏电补充，使得第一节点N1和第二节点N2的压差稳定，有助于消除或降低发光阶段的漏电影响。如图1所示，本示例性实施例中，第二补偿电路10可以包括第七晶体管T7，第七晶体管T7的栅极连接第二栅极驱动信号端Gate2，第一极连接第二节点N2，第二极连接第一节点N1，用于响应第二栅极驱动信号端Gate2的信号以导通第一节点N1和第二节点N2。第七晶体管T7可以为P型晶体管，第二节点N2可以通过第七晶体管T7向第一节点N1漏电，形成对第二节点的漏电补充。应当理解的是，在其他示例性实施例中，第二补偿电路10还可以为其他结构。如图1所示，本示例性实施例中的像素驱动电路还可以包括：第二复位电路9，第二复位电路9连接第六节点N6、第二初始信号端Vinit2，用于响应至少一个控制信号将第二初始信号端Vinit2的信号传输至第六节点N6。第二复位电路9可以将第二初始信号端Vinit2的信号传输至第六节点N6，从而对连接在第六节点N6的发光单元进行复位。同时，在阈值补偿阶段，第二节点N2经由第四晶体管T4、驱动晶体管T3和第二晶体管T2形成的漏电路径向第二初始信号端Vinit2漏电，使得第二节点N2的电压降低直至驱动晶体管T3关闭，补偿掉第一电压信号。第二初始信号端Vinit2可以共用第一初始信号端Vinit，即第一复位电路8和第二复位电路9使用相同的初始信号对第一节点N1和第六节点N6进行复位。第二复位电路9还可以连接第一使能信号端EM1，此工况下，第二复位电路9的导通电平与控制电路5的导通电平极性相反，第二复位电路9用于响应第一使能信号端EM1的信号将第二初始信号端的信号传输到第六节点N6。如图1所示，第二复位电路9可以包括第二晶体管T2，第二晶体管T2的栅极连接第一使能信号端EM1，第二晶体管T2的第一极连接第二初始信号端Vinit2，第二极连接第六节点N6。如图1所示，本示例性实施例中，第二晶体管T2可以为N型晶体管，具体而言，第二晶体管T2可以为N型氧化物薄膜晶体管，例如，第二晶体管T2的沟道区可以由氧化铟镓锌形成，N型氧化物薄膜晶体管具有较小的漏电流，从而可以降低发光阶段第六节点N6通过第二晶体管T2的漏电流。应当理解的是，在其他示例性实施例中，第二晶体管T2还可以采用其他类型的晶体管，例如，第二晶体管T2还可以为P型低温多晶硅薄膜晶体管，这样设置的好处在于，可通过第二晶体管T2增加对主电路的漏电，有助于降低主电路的驱动电流，这样可以提高显示对比度。如图2所示，为本公开图1中像素驱动电路各节点的时序图，其中，Gate1表示第一栅极驱动信号端Gate1的时序；Gate2表示第二栅极驱动信号端Gate2的时序；EM1表示第一使能信号端EM1的时序；EM2表示第二使能信号端EM2的时序；Data表示数据信号端Vdata的时序。该像素驱动电路的驱动方法可以包括四个时段：初始化阶段t1，阈值补偿阶段t2、数据写入阶段t3，发光阶段t4。下面结合时序图对本示例性实施例的像素驱动电路的驱动方法进行具体介绍。在初始化阶段t1，第一栅极驱动信号端Gate1、第二栅极驱动信号端Gate2和第一使能信号端EM1均输出低电平，第二使能信号端EM2输出高电平，如图3所示，为本公开像素驱动电路在初始化阶段的等效电路图，其中，第一晶体管T1、第二晶体管T2和第六晶体管T6关闭，第四晶体管T4、第五晶体管T5、第七晶体管T7和第八晶体管T8导通，第五晶体管T5将第一电压端Vdd的信号写入第二节点N2，在第七晶体管T7的导通作用下，第一节点N1、第二节点N2和第三节点N3的电压相同均为第一电压端Vdd的电压，此时，对于驱动晶体管T3，VGS＝VN1-VN3＝0，驱动晶体管T3关闭。第八晶体管T8打开，参考电压Vref写入第五节点N5。在阈值补偿阶段t2，第一栅极驱动信号端Gate1输出低电平，第二栅极驱动信号端Gate2、第一使能信号端EM1和第二使能信号端EM2均输出高电平，如图4所示，为本公开像素驱动电路在阈值补偿阶段的等效电路图，其中，第一晶体管T1、第二晶体管T2、第四晶体管T4和第八晶体管T8导通，第五晶体管T5、第六晶体管T6和第七晶体管T7关闭，此时，第一节点N1和第六节点N6初始化，第一节点N1的初始化电位为Vinit；第八晶体管T8将参考电压Vref写入第五节点N5，数据写入阶段第五节点N5在该参考电压的基础上写入数据电压。在第一电容C1和第二电容C2分压后，第二节点N2的电位由Vdd变为：Vdd+*)此时：VGS＝Vinit-Vdd-*)＝*)其中的C1、C2设计可以相等，此时VGS＜Vth，驱动晶体管T3打开，初始信号Vinit电位写入到第二节点N2，第二节点N2随后因漏电影响电位开始下降，当第二节点N2的电位下降至Vinit-Vth时，驱动晶体管T3关闭，像素驱动电路完成对第一电压信号Vdd的补偿，同时，像素电路获取到驱动晶体管T3的阈值电压，并写入到第一电容C1的两端。在数据写入阶段t3，第一栅极驱动信号端Gate1、第二栅极驱动信号端Gate2、第一使能信号端EM1输出高电平，第二使能信号端EM2均输出低电平，如图5所示，为本公开像素驱动电路在数据写入阶段的等效电路图，其中，第一晶体管T1、第二晶体管T2和第六晶体管T6导通，第四晶体管T4、第五晶体管T5、第七晶体管T7和第八晶体管T8关闭，此时，第一节点N1和第六节点N6电位维持Vinit；第二晶体管T2将数据信号端Vdata的数据信号Vdata写入第五节点N5。第五节点N5电位变化为：，第二节点N2电位由于第一电容C1和第二电容C2的分压作用变为：Vinit-Vth+*)。在发光阶段，第一栅极驱动信号端Gate1、第一使能信号端EM1和第二使能信号端EM2均输出低电平，第二栅极驱动信号端Gate2输出高电平，如图6所示，为本公开像素驱动电路在发光阶段的等效电路图，其中，第四晶体管T4和第五晶体管T5导通，第一晶体管T1、第二晶体管T2、第六晶体管T6导通、第七晶体管T7和第八晶体管T8关闭，驱动晶体管T3在第一节点N1的电压下导通，此时，与第六节点N6连接的OLED发光。驱动晶体管T3此时的VGS为：VGS＝VN1-VN3＝Vinit-由电流公式：I＝1/2k2 将式中的VGS代入式，可得到驱动电流为：I＝1/2k2可见，电流公式仅与Vdata、Vref以及C1、C2相关，和第一电压端Vdd的电压没有关系，实现了阈值电压和驱动电压的补偿，从而驱动电路中不同位置的驱动电压不再受到电源线自身的压降影响。并且需要注意的是，因为在数据写入前，参考电压端与第五节点之间形成等电位没有电流，因此，即使Vref线有电阻，显示面板不同位置也不会发生IR压降，即参考电压Vref不会造成显示不均。并且，本像素驱动电路的驱动时序简单，使用两组不同类型的栅极驱动信号即可满足设计，现有的LTPS驱动架构即可满足需求，不需要增加特殊波形设计。应当理解的是，在其他示例性实施例中，第二初始信号端和第一初始信号端也可以进行差异化设置，如图7所示，为本公开像素驱动电路另一种示例性的结构示意图，第二初始信号端Vinit2可共用第二电压端Vss，此时，第一复位电路8使用第一初始信号对第一节点N1进行复位，第二复位电路9使用第二电压端Vss的信号对第六节点N6进行复位。在此基础上，第二复位电路9还可以连接第一栅极驱动信号端Gate1，此工况下，第二复位电路9的导通电平与第一补偿电路2的导通电平极性相反，第二复位电路9用于响应第一栅极驱动信号端Gate1的信号将第二初始信号端的信号传输到第六节点N6。如图7所示，第二复位电路9可以包括N型的第二晶体管T2，第二晶体管T2的栅极连接第一栅极驱动信号端Gate1，第一极连接第二初始信号端Vinit2，第二极连接第六节点N6。该像素驱动电路驱动方法同样可以包括四个阶段：初始化阶段t1、阈值补偿阶段t2，数据写入阶段t3、发光阶段t4。且该像素驱动电路中各个节点的时序可以与图2所示时序图相同。如图8所示，为本公开像素驱动电路又一种示例性的结构示意图，第二复位电路9还可以连接第二栅极驱动信号端Gate2，此工况下，第二复位电路9的导通电平与第二补偿电路10的导通电平极性相同，第二复位电路9用于响应第二栅极驱动信号端Gate2的信号将第二初始信号端的信号传输到第六节点N6。如图8所示，第二复位电路9可以包括第二晶体管T2，第二晶体管T2的栅极连接第二栅极驱动信号端Gate2，第一极连接第二初始信号端Vinit2，第二极连接第六节点N6。该像素驱动电路驱动方法同样可以包括四个阶段：初始化阶段t1、阈值补偿阶段t2，数据写入阶段t3、发光阶段t4。且该像素驱动电路中各个节点的时序可以与图2所示时序图相同。如图9所示，为本公开像素驱动电路又一种示例性的结构示意图，第二复位电路9还可以连接第二使能信号端EM2，此工况下，第二复位电路9的导通电平与稳压电路7的导通电平极性相同，第二复位电路9用于响应第二使能信号端EM2的信号将第二初始信号端的信号传输到第六节点N6。如图9所示，第二复位电路9可以包括第二晶体管T2，第二晶体管T2的栅极连接第二使能信号端EM2，第一极连接第二初始信号端Vinit2，第二极连接第六节点N6。该像素驱动电路驱动方法同样可以包括四个阶段：初始化阶段t1、阈值补偿阶段t2，数据写入阶段t3、发光阶段t4。且该像素驱动电路中各个节点的时序可以与图2所示时序图相同。应该理解的是，在其他示例性实施例中，第二晶体管T2的栅极还可以连接其他的控制信号，第二晶体管T2可以在发光阶段以外的其他任意阶段对第六节点进行复位。该像素驱动电路驱动方法在上述内容中已经做出详细说明，此处不再赘述。本公开一实施例还提供一种显示面板，该显示面板括上述的像素驱动电路。该显示面板可应用于车载终端、平板电脑、电视等显示装置。本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
