<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:33:46.3346</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.08.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7007229</applicationNumber><claimCount>24</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>부트스트랩 커패시터가 없는 하이 사이드 N-타입 전력 트랜지스터 게이트 구동 기법들</inventionTitle><inventionTitleEng>HIGH-SIDE N-TYPE POWER TRANSISTOR GATE DRIVING TECHNIQUES WITHOUT A BOOTSTRAP CAPACITOR</inventionTitleEng><openDate>2025.05.23</openDate><openNumber>10-2025-0072599</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.05</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 17/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 17/687</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H02M 1/08</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H02M 3/158</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 인버팅 벅-부스트 컨버터 또는 벅 컨버터와 같은, 스위칭 모드 전력 공급기(SMPS) 회로에서 하이 사이드 트랜지스터의 게이트를 구동하기 위한 기법들 및 장치. 하이 사이드 트랜지스터의 게이트 전압을 풀 다운하기 위한 하나의 예시적인 기법은 다중 스텝 접근법을 수반하며, 여기서 게이트 전압은 초기에 방전되어 전압 레벨을 낮추고, 일단 게이트 전압이 소정 레벨 미만으로 떨어지면, 보조 스위치가 뒤를 이어 하이 사이드 트랜지스터를 완전히 턴 오프시킬 수 있다. 일 예시적인 SMPS 회로는 대체적으로 하이 사이드 트랜지스터, 하이 사이드 트랜지스터의 게이트에 커플링된 출력을 갖는 풀다운 게이트 드라이버, 풀다운 게이트 드라이버의 입력에 커플링된 출력을 갖는 펄스 생성기, 및 하이 사이드 트랜지스터의 게이트와 소스 사이에 커플링된 제1 스위치를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.03.28</internationOpenDate><internationOpenNumber>WO2024064517</internationOpenNumber><internationalApplicationDate>2023.08.31</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/073222</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 스위칭 모드 전력 공급기(switched-mode power supply, SMPS) 회로로서,하이 사이드 트랜지스터;상기 하이 사이드 트랜지스터의 게이트에 커플링된 출력을 갖는 풀다운 게이트 드라이버;상기 풀다운 게이트 드라이버의 입력에 커플링된 출력을 갖는 펄스 생성기; 및상기 하이 사이드 트랜지스터의 상기 게이트와 소스 사이에 커플링된 제1 스위치를 포함하는, SMPS 회로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 펄스 생성기의 입력에 커플링된 출력을 갖는 제1 레벨 시프터를 추가로 포함하는, SMPS 회로.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 레벨 시프터의 출력은 상기 제1 스위치의 제어 입력에 추가로 커플링되는, SMPS 회로.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 하이 사이드 트랜지스터의 상기 게이트와 상기 소스 사이에 커플링된 제2 스위치; 및상기 제2 스위치의 제어 입력에 커플링된 출력을 갖는 제어 로직을 추가로 포함하는, SMPS 회로.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제어 로직은, 상기 SMPS 회로가 불연속 전도 모드(discontinuous conduction mode, DCM)에 있거나, 상기 하이 사이드 트랜지스터의 소스가 고-임피던스 상태에 있거나, 또는 상기 SMPS 회로가 디스에이블되는 것 중 적어도 하나일 때, 상기 제2 스위치를 폐쇄하도록 구성되는, SMPS 회로.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서,상기 SMPS 회로는 상기 하이 사이드 트랜지스터를 포함하는 인버팅 벅-부스트 컨버터(inverting buck-boost converter)를 포함하고;상기 인버팅 벅-부스트 컨버터는, 상기 하이 사이드 트랜지스터의 드레인에 커플링된 입력 전압 노드; 출력 전압 노드; 및 스위칭 노드에서 상기 하이 사이드 트랜지스터의 소스에 커플링된 드레인을 갖고, 상기 출력 전압 노드에 커플링된 소스를 갖는 로우 사이드 트랜지스터를 추가로 포함하고;상기 SMPS 회로는, 상기 출력 전압 노드와 플로팅 전력 공급 레일 사이에 커플링된 전압 소스를 추가로 포함하고;상기 제1 레벨 시프터, 상기 펄스 생성기, 및 상기 풀다운 게이트 드라이버 각각은 상기 플로팅 전력 공급 레일에 커플링된 제1 전력 공급 입력 및 상기 출력 전압 노드에 커플링된 제2 전력 공급 입력을 갖는, SMPS 회로.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 SMPS 회로는,상기 하이 사이드 트랜지스터의 게이트에 커플링된 출력을 갖는 풀업 게이트 드라이버; 및상기 풀업 게이트 드라이버의 입력에 커플링된 출력을 갖는 제2 레벨 시프터를 추가로 포함하고, 상기 제2 레벨 시프터 및 상기 풀업 게이트 드라이버 각각은 상기 입력 전압 노드에 기준을 두는 전력 공급 레일에 커플링된 제1 전력 공급 입력 및 상기 입력 전압 노드에 커플링된 제2 전력 공급 입력을 갖는, SMPS 회로.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 펄스 생성기는, 상기 입력 전압 노드의 입력 전압으로부터 상기 출력 전압 노드의 출력 전압으로의 상기 하이 사이드 트랜지스터의 게이트에서의 게이트 전압의 전이보다 더 큰 폭을 갖는 펄스를 출력하도록 구성되는, SMPS 회로.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 상기 SMPS 회로는 상기 플로팅 전력 공급 레일과 상기 스위칭 노드 사이에 선택적으로 커플링되는 부트스트랩 커패시터가 없는, SMPS 회로.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서, 상기 제1 스위치는 백-투-백 n-채널 트랜지스터들로서 구현되어, 상기 하이 사이드 트랜지스터의 게이트 전압이 상기 플로팅 전력 레일의 전압보다 적어도, 상기 백-투-백 n-채널 트랜지스터들 중 하나의 임계 전압만큼 낮을 때, 상기 제1 스위치가 폐쇄되도록 구성되게 하는, SMPS 회로.</claim></claimInfo><claimInfo><claim>11. 제6항에 있어서, 상기 풀다운 게이트 드라이버의 트랜지스터 바디 입력에 커플링된 출력을 갖는 깊은 n-웰 바이어스 회로를 추가로 포함하는, SMPS 회로.</claim></claimInfo><claimInfo><claim>12. 제2항에 있어서,상기 SMPS 회로는, 상기 하이 사이드 트랜지스터를 포함하는 그리고 상기 하이 사이드 트랜지스터의 드레인에 커플링된 입력 전압 노드를 갖는 벅 컨버터를 포함하고;상기 제1 레벨 시프터, 상기 펄스 생성기, 및 상기 풀다운 게이트 드라이버 각각은 상기 입력 전압 노드에 커플링된 제1 전력 공급기 입력 및 상기 SMPS 회로의 기준 전위 노드에 커플링된 제2 전력 공급기 입력을 갖는, SMPS 회로.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 SMPS 회로는,상기 하이 사이드 트랜지스터의 게이트에 커플링된 출력을 갖는 풀업 게이트 드라이버; 및상기 풀업 게이트 드라이버의 입력에 커플링된 출력을 갖는 제2 레벨 시프터를 추가로 포함하고, 상기 제2 레벨 시프터 및 상기 풀업 게이트 드라이버 각각은 상기 입력 전압 노드에 기준을 두는 전력 공급 레일에 커플링된 제1 전력 공급 입력 및 상기 입력 전압 노드에 커플링된 제2 전력 공급 입력을 갖는, SMPS 회로.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 제1 스위치는 백-투-백 n-채널 트랜지스터들로서 구현되어, 상기 하이 사이드 트랜지스터의 게이트 전압이 상기 입력 전압 노드의 전압보다 적어도, 상기 백-투-백 n-채널 트랜지스터들 중 하나의 임계 전압만큼 낮을 때, 상기 제1 스위치가 폐쇄되도록 구성되게 하는, SMPS 회로.</claim></claimInfo><claimInfo><claim>15. 제2항에 있어서, 상기 펄스 생성기는 상기 제1 레벨 시프터로부터의 출력 신호의 상승 에지에 기초하여 트리거링된 펄스를 출력하도록 구성된 원샷 펄스 생성기를 포함하는, SMPS 회로.</claim></claimInfo><claimInfo><claim>16. 제1항의 SMPS 회로의 적어도 일부분을 포함하는 전력 관리 집적 회로(power management integrated circuit, PMIC).</claim></claimInfo><claimInfo><claim>17. 전력을 공급하는 방법으로서,스위칭 모드 전력 공급기(SMPS) 회로 내의 하이 사이드 트랜지스터의 게이트 전압을 풀 다운하는 단계; 및상기 게이트 전압이 특정 전압 레벨로 풀 다운될 때, 제1 스위치를 폐쇄하여 상기 하이 사이드 트랜지스터의 게이트 및 소스를 효과적으로 단락시켜 상기 하이 사이드 트랜지스터를 턴 오프시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 풀 다운하는 단계는, 풀다운 게이트 드라이버에서 n-타입 트랜지스터를 턴 온시키기 위한 펄스를 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 SMPS 회로는 인버팅 벅-부스트 컨버터를 포함하고, 상기 풀다운 게이트 드라이버는 상기 인버팅 벅-부스트 컨버터의 출력 전압에 기준을 두는, 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 펄스는 펄스 생성기로부터 생성되고;상기 펄스 생성기 및 상기 풀다운 게이트 드라이버는 플로팅 전압에서 플로팅 전력 공급원으로부터 전력을 수신하고;상기 플로팅 전력 공급원은 상기 인버팅 벅-부스트 컨버터의 출력 전압에 기준을 두고;상기 특정 전압 레벨은 상기 플로팅 전력 공급원의 플로팅 전압보다 더 낮은 트랜지스터 임계 전압인, 방법.</claim></claimInfo><claimInfo><claim>21. 제18항에 있어서, 상기 SMPS 회로는 벅 컨버터를 포함하고, 상기 풀다운 게이트 드라이버는 상기 벅 컨버터에 대한 기준 전위에 기준을 두는, 방법.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서,상기 펄스는 펄스 생성기로부터 생성되고;상기 펄스 생성기 및 상기 풀다운 게이트 드라이버는 입력 전압에서 입력 전압원으로부터 전력을 수신하고;상기 입력 전압원은 상기 벅 컨버터에 대한 상기 기준 전위에 기준을 두고;상기 특정 전압 레벨은 상기 입력 전압원의 입력 전압보다 더 낮은 트랜지스터 임계 전압인, 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 레벨 시프터로부터 제어 신호를 수신하는 단계를 추가로 포함하고, 상기 펄스 생성기는 원샷 펄스 생성기를 포함하고, 상기 생성하는 단계는 상기 레벨 시프터로부터의 상기 제어 신호의 상승 에지에 기초하여 상기 펄스의 생성을 트리거링하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제17항에 있어서,상기 SMPS 회로가 불연속 전도 모드(DCM)에 있거나, 상기 하이 사이드 트랜지스터의 소스가 고-임피던스 상태에 있거나, 또는 상기 SMPS 회로가 디스에이블된다고 결정하는 단계; 및상기 결정에 기초하여, 제2 스위치를 폐쇄하여 상기 게이트를 상기 하이 사이드 트랜지스터의 소스에 단락시키는 단계를 추가로 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리포...</address><code> </code><country>대한민국</country><engName>KWAK, Taewoo</engName><name>곽, 태우</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리포...</address><code> </code><country>미국</country><engName>RUTKOWSKI, Joseph Dale</engName><name>루트코우스키, 조셉 데일</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.22</priorityApplicationDate><priorityApplicationNumber>17/934,487</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.03.05</receiptDate><receiptNumber>1-1-2025-0245551-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.04.25</receiptDate><receiptNumber>1-5-2025-0069643-36</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257007229.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ebcc81bc5cc1a2d899f64649aa9270b7631ea31b122c2d6d1d1efdd89ee8db00e06a6912dd8e9ab5f78c82e5084336f21d4d41293a715004</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf517d5eb0fc83a09223de94c6bbab50d0df94ec764293c58b3843c11ae9b1afaa73a9a79528e4f1c33ba6336d49b93942b32e44e34c4047c3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>