headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
STがグローバルシャッター方式イメージセンサーを開発（EE Times Japan）,https://news.yahoo.co.jp/articles/3ff16136746044886bfa3a8c872d17d31b44c7da,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000057-it_eetimes-000-1-view.jpg?exp=10800,2024-07-24T09:13:55+09:00,2024-07-24T09:13:55+09:00,EE Times Japan,it_eetimes,EE Times Japan,803,\n（写真：EE Times Japan）\nSTマイクロエレクトロニクスは2024年7月、グローバルシャッター方式のCMOSイメージセンサー「ST BrightSense」および、同製品を用いた開発エコシステムを発表した。FA機器やスキャナー、家庭用／産業用ロボット、VR／AR（仮想現実／拡張現実）機器、人流／交通モニター機器、医療機器などの用途に向ける。\nST BrightSenseの外観［クリックで拡大］ 出所：ST\nST BrightSenseは、裏面照射型ピクセル技術を用いている。このため、画像の鮮明度が高く、バーコードなど精細な画像を読み取ることができる。また、感度が高く低照度の利用環境でも、高速に画像を取得できるという。さらに、自動露出や補正、キャリブレーションといった画像処理機能を搭載しながら、3D積層構造を採用したことで、極めて小さいダイ面積を実現した。MIPI-CSI-2インタフェースも備えている。\n\n ST BrightSense製品ファミリーとして既に、解像度が0.38Mピクセル～1.5Mピクセルのモノクロセンサー「VD55G0」「VD55G1」「VD56G3」および、1.5Mピクセルのカラーセンサー「VD66GY」を供給している。\n\n 開発エコシステムは、イメージセンサーとレンズホルダー、レンズ、プラグアンドプレイ型フレキシブルコネクターを搭載した評価用カメラモジュールが含まれており、イメージセンサーを応用したシステムの開発を迅速に行うことができる。カメラモジュールは最小5mm2と小さく、さまざまなレンズオプションが用意されている。マイクロプロセッサ「STM32MP2」などとの統合をサポートするPCベースのGUIやLinuxドライバーといったソフトウェアツールは、STのウェブサイトより無償でダウンロードできる。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000057-it_eetimes-000-1-view.jpg?pri=l&w=640&h=334&exp=10800'],"['https://news.yahoo.co.jp/articles/3ff16136746044886bfa3a8c872d17d31b44c7da/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/18/l_tm_240718stm01_w290.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240724-057&utm_term=it_eetimes-sci&utm_content=img']"
強誘電体結晶で電気抵抗スイッチング特性を実現（EE Times Japan）,https://news.yahoo.co.jp/articles/12f8b7f3d1c86830d40bc165f40edb7140c51fc1,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000056-it_eetimes-000-1-view.jpg?exp=10800,2024-07-24T09:13:19+09:00,2024-07-24T09:13:19+09:00,EE Times Japan,it_eetimes,EE Times Japan,955,\n（写真：EE Times Japan）\n東京大学大学院工学系研究科の李海寧大学院生と木島健特任研究員、山原弘靖特任准教授、田畑仁教授および、関宗俊准教授らによる研究グループは2024年7月、酸化物結晶バッファ層とスピンコート法を用い、シリコン基板上に大面積の強誘電体結晶薄膜を作製することに成功したと発表した。作製した薄膜に「ちょうど良い」酸素欠陥量を導入したことで、極めて安定した電気抵抗スイッチング特性を実現した。AIデバイスなど、さまざまな強誘電体機能デバイスの開発に応用できる可能性がある。\n左はSrRuO3/Pt/ZrO2/Si基板上に形成したPZT薄膜の断面透過電子顕微鏡像。右上は電気抵抗スイッチング特性。右下は酸素欠陥の変位により発生する電界や印加する電圧および、PZTの分極による内部電界［クリックで拡大］ 出所：東京大学\n研究グループは、作製したチタン酸ジルコン酸鉛（PZT）の単結晶薄膜が、安定した電気抵抗スイッチング特性を示すことを確認した。しかも、2V以下の低電圧で発現し、電圧の掃引を100回以上繰り返しても消失しないことが分かった。これまでは、スパッタリング法やパルスレーザー堆積法（PLD法）を用い、薄膜を作製していた。しかし、これらの方法だと電気抵抗スイッチングは観測されなかったという。\n\n 研究グループは、酸素欠陥の挙動に基づく理論的なモデルを用い、実験結果を解析した。これにより、スピンコートで作製した薄膜に存在する酸素欠陥の電圧印加による変位と、それに伴う局所分極と内部電場の発生によって、スイッチング特性が引き起こされることを確認した。バッファ層とスピンコート法を組み合わせた手法を用いたことで、電気抵抗スイッチングを引き起こすのに「ちょうど良い」酸素欠陥量となることが分かった。\n\n これに対し、スパッタリング法やPLD法で作製した薄膜では、電気抵抗スイッチングが起こらなかった。その理由は結晶性が極めて高く、酸素欠陥量が極限まで抑えられているためだという。また、バッファ層を用いずにスピンコート法で作製した結晶性の低い薄膜でも、欠陥濃度が高く電流のリークが大きすぎるため、電気抵抗スイッチングは観測されなかった。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000056-it_eetimes-000-1-view.jpg?pri=l&w=640&h=334&exp=10800'],"['https://news.yahoo.co.jp/articles/12f8b7f3d1c86830d40bc165f40edb7140c51fc1/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/22/l_tm_240722tokyo01.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240724-056&utm_term=it_eetimes-sci&utm_content=img']"
ニデックの24年度Q1決算は過去最高、精密小型モータが好調（EE Times Japan）,https://news.yahoo.co.jp/articles/d4ec81fd91a4b327d2829a2b076b446eead36bf2,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000060-it_eetimes-000-1-view.jpg?exp=10800,2024-07-24T11:35:08+09:00,2024-07-24T11:35:08+09:00,EE Times Japan,it_eetimes,EE Times Japan,2421,\n2024年度第1四半期の決算概要［クリックで拡大］ 出所：ニデック\nニデックは2024年7月23日、2025年3月期（2024年度）第1四半期（2024年4～6月）決算を発表した。2024年度第1四半期の売上高は、前年同期比14.8％増の6481億6600万円。営業利益は同0.1％増の602億5900万円、純利益は同12.5％減の560億4400万円だった。なお、今回の決算から、ニデックPSAイーモーターズ（以下、NPe）の連結子会社化に伴う影響を含んでいる。\n製品グループ別の四半期業績推移（2022年度第1四半期～2024年度第1四半期）［クリックで拡大］ 出所：ニデック\n2024年度通期の業績予想は、2024年度第1四半期の増収増益（NPeの連結子会社化を含む）を考慮し、期初予想から上方修正した。売上高は前年比6.5％増の2兆5000億円、営業利益が同47.6％増の2400億円、純利益が同48.1％増の1850億円になる見込みだ。\n「精密小型モータ」が大幅成長、ニアライン用途が好調で\n2024年度第1四半期業績を製品分野別で見ると、「精密小型モータ」は、売上高が前年同期比25.2％増の1185億円、営業利益が同121.3％増の131億円だった。HDD用モーターでは、ニアライン用途を中心とした高付加価値製品の需要が増加した。また、その他小型モーターでは、AI（人工知能）サーバ向け水冷システムの急激な需要拡大に伴う水冷モジュール事業の垂直立ち上げによる量産化が成長を後押しした。\n\n ニデックの社長兼CEO（最高経営責任者）の岸田光哉氏は、精密小型モーター分野における今後の戦略について「AIサーバ向けの需要は、爆発的に伸び続けるだろう」と予想した上で、「水冷モジュールだけでなく、HDD用のスピンドルモーターや空調向けモーター、半導体チップセットの検査装置や搬送ロボットなど、多種多様な製品の提供を通じて、AIサーバ向け需要の拡大に貢献していく」と語った。\n\n 「車載」の売上高は、ADAS（先進運転支援システム）や自動運転など、自動車の電動化の流れに伴い増加している電動ブレーキブースター用モーターの需要を取り込んだことで、前年同期比20.4％増の1656億円。営業利益は、EVトラクションモーター事業において、2023年度中に戦略転換を行い、不採算機種の受注制限や原価低減、固定費の大幅削減を断行したことの他、NPeの連結子会社化に伴う影響もあり、同26.9％増の140億円となった。\n\n 岸田氏は、EVトラクションモーター事業について「2023年度の方向転換の効果が着実に現れてきた」と述べ、今後の再成長に向けた施策として「ニデック本体は広州汽車との取引を行い、中国で展開していたトラクション事業はNPeが担当する。また、NPeの赤字幅を確実に削減し、2024年度第3四半期以降の黒字化を目指す」と語った。\n\n 「家電・商業・産業用」の売上高は、AIデータセンターの建設ラッシュに伴う発電機需要の急増の影響を受け、前年同期比11.2％増の2656億円となった。一方で、営業利益は、収益改善に向けた欧州を中心とする分散拠点の合理化推進に伴う一時的なコスト増により、同14.1％減の266億円となった。「機器装置」の売上高は、NPeの連結子会社化による影響や液晶ガラス基板搬送用ロボットの増収により、同7.6％増の755億円。営業利益は、高収益の半導体検査装置の売り上げ減少や工作機械関連各社の生産体制集約などの影響を受け、同27.8％減の81億円となった。\n「5本柱」で、2030年までに売上高10兆円を目指す\n岸田氏は、中期戦略目標として「2030年度までに、自律成長による売上高7兆円と新規M&Aによる売上高3兆円を合わせた売上高10兆円を目指す」と発表。目標達成に向けた注力領域として「より良い生活の追求 Better Life」「サステナブル・インフラとエネルギーの追求」「AI社会を支える」「産業の生産効率化」「モビリティイノベーション」の5つを紹介した。\n\n 「より良い生活の追求 Better Life」では、生活家電や商業設備（空調／エレベーター）など生活の質の向上や安心／安全／健康の追求に貢献する技術を提供する。「サステナブル・インフラとエネルギーの追求」では、発電機やエネルギー貯蔵システム（BESS）などの技術で世界のインフラ維持に貢献する。\n\n 「AI社会を支える」では、データセンターや半導体検査／ウエハー搬送ロボットなど、今後さらなる増加が見込まれるAI関連分野での需要へ先回りで対応する。「産業の生産効率化」では、工作機械やプレス機、精密減速機などによって、モノづくりの省人化／無人化、高精度化をけん引する。「モビリティイノベーション」では、車載部品や電動バイクなど、環境に配慮した移動体の電動化／自動化の拡大に寄与する。\n\n 岸田氏は、成長に向けた重点地域としてインドを挙げ、インド国内の15カ所目の拠点として、エアコンの需要拡大が見込まれるインドのスリシティーに、空調用モーター南部新工場を設置すると発表した。2024年8月中の建屋完成、同年第3四半期のサンプル出荷、第4四半期中の量産開始を目指している。また、既存の14拠点に関しても、北部と南部の2つの集合拠点に分けた上で、現地での営業／開発を強化する方針を示した。\n\n 加えて、同社は2024年7月23日、ソフトウェア開発の強化に向けて、インドTata Elxsiと協力覚書（MOU）を締結したと発表した。今後のインドおよびその他市場向けのソフトウェア開発やニデック製品のローカライズ検討、ソフトウェア開発拠点の設立などを視野に入れたものだ。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000060-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/d4ec81fd91a4b327d2829a2b076b446eead36bf2/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/24/l_sh240723_nidec006.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240724-060&utm_term=it_eetimes-ind&utm_content=img']"
A4サイズのナノシートを1分で成膜　「金魚すくい」にヒント（EE Times Japan）,https://news.yahoo.co.jp/articles/2c5aa6691ce45dd80af67442778ffc057a85abfc,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000054-it_eetimes-000-1-view.jpg?exp=10800,2024-07-24T09:12:11+09:00,2024-07-24T09:12:11+09:00,EE Times Japan,it_eetimes,EE Times Japan,887,\n（写真：EE Times Japan）\n名古屋大学未来材料・システム研究所の長田実教授らの研究グループは2024年7月、酸化物や酸化グラフェン、窒化ホウ素といった2次元物質（ナノシート）を高速かつ大面積に成膜する方法（自発集積転写法）を開発したと発表した。操作は簡便で水面へのインク滴下と基板転写のみで成膜が完了する。専門的な知識や技術は必要なく、わずか1分程度で、ウエハーサイズやA4サイズのナノシート膜が作製できる。\n自発集積転写法によるナノシート膜の成膜プロセス［クリックで拡大］ 出所：名古屋大学\nナノシートは、高い電子・イオン移動度、高誘電性、透明性、高熱耐性といった機能を有し、エレクトロニクスやエネルギー分野での応用が期待されている。ただ、高品質で大面積のナノシート薄膜を作製する技術は、まだ確立されていないという。\n\n 研究グループはこれまで、酸化物や酸化グラフェン、窒化ホウ素といったナノシートインクを用いた成膜技術の研究を行ってきた。この中で、純水の入ったビーカーにナノシートインクを数滴滴下すれば、水面で流氷が並ぶように、ナノシートが自発的に並び、約15秒という短時間でナノシート緻密膜が形成される現象を発見した。\n\n 自発集積現象と呼ぶこの現象を用いて形成したナノシート緻密膜を、金魚すくいや紙すきの要領で基板に転写すれば、大面積のナノシート膜を短時間で作製できる。なお、インクにナノシートのコロイド水溶液（濃度0.36wt.％）とエタノールが1対1の混合溶液を用いれば、効率的なナノシートの配列制御を実現できるという。\n\n 水面へのインク滴下と基板転写の操作に要する時間は約1分と短く、膜厚1～2nmのナノシート単層膜を形成できる。この作業を繰り返し行えば、透明導電膜や誘電体膜などとして機能する多層膜を作製することも可能。短時間で成膜が完了するため、100層や200層といった多層厚膜も作製できるという。多層膜をNaCl水溶液に浸して基板から剥がせは、ナノシート自立膜を作製することができる。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000054-it_eetimes-000-1-view.jpg?pri=l&w=640&h=334&exp=10800'],"['https://news.yahoo.co.jp/articles/2c5aa6691ce45dd80af67442778ffc057a85abfc/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/23/l_tm_240723nagoya01.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240724-054&utm_term=it_eetimes-sci&utm_content=img']"
ソフトバンクGに買収されたAI新興Graphcore、会見詳報（EE Times Japan）,https://news.yahoo.co.jp/articles/d099f2fefc2b4d03a8400bdc340831c233c644f3,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000058-it_eetimes-000-1-view.jpg?exp=10800,2024-07-24T09:14:38+09:00,2024-07-24T09:14:38+09:00,EE Times Japan,it_eetimes,EE Times Japan,2790,"\n（写真：EE Times Japan）\n英国のAI（人工知能）チップ新興メーカーGraphcoreが2024年7月11日（英国時間）、ソフトバンクグループ（以下、ソフトバンクG）に買収されたことを発表。同日記者会見を行った。本稿ではGraphcoreの今後の組織体制や目指す方向性、中国撤退の理由、ソフトバンクGと開発中の新製品に関する情報など、同会見で語られた内容を伝える。\nGraphcoreの最新製品「Bow IPU」は2022年に発売された［クリックで拡大］ 出所：Graphcore\n非公開の買収価格、一部報道の5億米ドルは「不正確」\nGraphcoreは、現在Wikipediaに記載されている5億米ドルという数字が正しくないと認めたこと以外は、取引額について明らかにしていない。米国EE Timesの情報筋がこの取引を4億米ドルと評価したのが正しければ、投資家にとって投資利益率がかなり低くなることになる。ここ数カ月で、複数の投資家がGraphcoreの株式の評価を下げたり、損金処理したりしているにもかかわらず、GraphcoreのCEO（最高経営責任者）を務めるNigel Toon氏は、同社の投資家全員が取引条件に満足していると述べている。\n\n 同氏は、「当社の投資家は今回の取引と結果を全面的に支持している。これは、Graphcoreの従業員にとっても素晴らしい結果だ」と述べている。\n\n Toon氏は、譲渡制限付き株式ユニット（RSU）を保有するGraphcoreの元従業員は何も受け取れないといううわさが事実であると認めた上で、「取引の仕組み上、元従業員は今後参加しないことになる」と述べた。\n\n 同氏は、「その点については申し訳なく思っているが、私がいえることは、Graphcoreの現在の従業員全員と今後当社で働く人々にとって、これは素晴らしい結果であるということだ」と述べている。\n中国撤退の理由や今後の組織の形\nToon氏は、GraphcoreがソフトバンクGとの買収交渉に「かなり長い期間」取り組んできたと説明し、この期間に、「中国での“先進的な”活動から撤退する猶予を得た」と付け加えた。これには、中国に大きな可能性があるにもかかわらず、中国オフィスを閉鎖したことも含まれる。\n\n 同氏は、「（中国からの撤退は）ソフトバンクGとの機会に集中するために選択したことだ。（比較的小規模な企業である）当社には選択が必要で、当社が下した選択は、米国の輸出制限が原因で非常に困難になっていた中国での活動を閉鎖することだった」と述べている。\n\n この取引は、英国の新旧政権の両方による規制審査を通過し、英国の競争市場庁（CMA）の承認も受けている。規制プロセスでは、ソフトバンクGがGraphcoreの本社を英国に維持するという拘束力のある保証は求められなかったが、Toon氏は、「ソフトバンクGは非常に明確にGraphcoreを英国に維持する意図を持っている」と述べている。\n\n Graphcoreの英国、ポーランド、台湾各拠点の現従業員は、ソフトバンクGの下で雇用が維持される。Toon氏によると、ソフトバンクGはGraphcoreにさらに投資し、英国のチームを拡大する計画だという。\n\n Graphcoreの共同創業者であるNigel Toon氏とSimon Knowles氏は、それぞれCEO（最高経営責任者）とCTO（最高技術責任者）のポジションを維持し、同社の取締役にとどまる。現在の投資家の取締役は退任し、ソフトバンクGの新たな取締役が就任する。\nソフトバンクGと開発中の新製品、『近日中に発表』\nGraphcoreは、これまで3世代のIPU（Intelligence Processing Unit）チップを開発してきた。2022年に発売した最新の第3世代チップは、TSMCと連携して開発した3D Wafer on Wafer技術を適用して構築した初のプロセッサだ。2020年に発売した第2世代IPUと同じマイクロアーキテクチャで、40％の性能向上を達成した。\n\n Graphcoreは、既存のIPU顧客のサポートを継続するという。Toon氏は、「当社はすでにソフトバンクGと新製品の開発を進めており、詳細は""近日中""に発表する」と述べている。\n\n 同氏は、「当社は、かなり前から次世代製品の開発に取り組んでいる。次世代製品は当社がこれまでに開発したものがベースとなるが、製品の規模と完成度の点ではるかに進歩したものになる見込みだ。そしてもちろん、それを支えるためにはるかに多くの資本を利用できるようになる」と述べている。\n「人工超知能」の実現に向け\nソフトバンクGの会長兼CEOである孫正義氏は2024年6月の年次総会で、同社の将来に向けたビジョンを発表し、その中で、自身のライフワークはASI（人工超知能）を実現することだとはっきりと自覚したと語っていた。孫氏は、ASIを人間の1万倍の知能を持つシステムと定義し、AGI（汎用人工知能）を搭載したロボットのネットワークになり得ると明言した。しかし、ソフトバンクGがこれをどのように実現するかについての詳細は明らかにしなかった。\n\n 同氏はその際、米国のロボット工学大手のBoston Dynamicsと英国の自動運転のスタートアップ企業であるWayve、英国の半導体IP（Intellectual Property）大手のArmなど、ソフトバンクGのポートフォリオ企業をソリューションの一部として紹介した。買収が完了した今、Graphcoreがこの計画の一端を担うことは明らかだ。\n\n また、Graphcoreは、最大500兆パラメータのモデルのサポートに向け、8192個のチップで10EFLOPS（エクサフロップス）を実現する商用AIスーパーコンピュータ「Good Computer」を発表した。発表の際、Graphcoreはこのシステムを「超知能」、つまり「人間の脳の能力を超えられるシステム」と表現していた。Toon氏は、「このアイデアはソフトバンクGのASIビジョンに合致しているため、このコンセプトは今後も継続される」と述べている。\n\n 同氏は、「今回の提携が素晴らしい理由の1つに、当社が掲げる野心とソフトバンクGの野心がぴったりと一致していることがある。当社は、非常に壮大なビジョンの実現の一端を担っている。それがどのようなもので、どのように実現されるかは、今後時間をかけて明らかになるだろう」と述べている。\n\n※米国EE Timesの記事を査読、編集しました。\nEE Times Japan",['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000058-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/d099f2fefc2b4d03a8400bdc340831c233c644f3/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/17/l_jn20240717sg002.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240724-058&utm_term=it_eetimes-sci&utm_content=img']"
過熱するHBM開発競争、SK hynixは製品化を前倒し（EE Times Japan）,https://news.yahoo.co.jp/articles/5458f3f25f963b00c976df5aeadcbb2697495860,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000059-it_eetimes-000-1-view.jpg?exp=10800,2024-07-24T09:15:33+09:00,2024-07-24T09:15:33+09:00,EE Times Japan,it_eetimes,EE Times Japan,3258,\n（写真：EE Times Japan）\nSK hynixは、AI（人工知能）に不可欠なHBM（広帯域幅メモリ）市場において、同社が引き続き優位性を確保していく考えであることを示すロードマップを公開した。一方で業界専門家は米国EE Timesの取材に対し、「SK hynixは、同社のライバルであるSamsung Electronics（以下、Samsung）やMicron Technology（以下、Micron）に対してリードを維持してきたが、今後はより厳しい競争に直面することになるだろう」と語っている。\nSK hynixのHBM製品のロードマップ［クリックで拡大］ 出所：SK hynix\nSK hynixは、2024年5月21～22日にベルギー・アントワープで開催された「ITF World 2024」において、次世代HBMである「HBM4」製品を、2025年に発表予定だと明かした。同社はまた、同イベントで披露したプレゼンテーションスライドで、NVIDIAのGPU「Grace Hopper GH200」にパッケージ化された2つのHBM3Eモジュールを示した（下図）。SK hynixのDRAM／NAND技術開発部門担当シニアバイスプレジデントを務めるIlsup Jin氏は、同イベントの中で、「当社のHBM4は、予想よりも早く提供できる見込みだ。2025年には提供できるだろう」と語った。\nSKが先行だが、Samsung、Micronも開発を加速\nSemiAnalysisのチーフアナリストであるDylan Patel氏は、2024年初頭のEE Timesの取材の中で、「SK hynixは、HBM市場において大きなシェアを確保していて、HBM3では85％超、HBM全体では70％超を占めている」と説明していた。世界的な研究開発機関imecのCMOS技術担当シニアバイスプレジデントを務めるSri Samavedam氏によると、この分野の競争はさらに熾烈を極めていく見込みだという。\n\n Samavedam氏はEE Timesの取材に応じ、「SK hynixはアーリーアダプターとして先行している。一方でMicronも後を追っていて、2023年には非常に競争力のあるHBM製品を発表し、2024年にはHBM3E製品も発表している」と述べる。\n\n Micronは2024年2月に、HBM3Eの量産を発表した。これは、NVIDIAが同年第2四半期に出荷を開始する「H200 Tensorコア GPU」に搭載されるという。\n\n 先進パッケージング技術は、HBMを広く普及させる上で非常に重要だ。Korean Economic Daily（韓国経済新聞）が報じたところによると、Samsungは、2024年にはHBM向け3Dパッケージングサービスを提供し、2025年には自社開発のHBM4の提供を開始する予定だという。\n\n Samsungは、この報道に関してはコメントを拒否している。代わりにSamsungは、EE Timesの取材に応じ、2024年第2四半期までに12層の「HBM3E」製品を発表予定だと明かした。同社はHBM供給能力と技術競争力の強化を表明している。\nHBMの供給、今後の課題になる可能性\nHBMの供給は、今後AIモデル／サービスを拡充していく上で障害となってくる可能性がある。\n\n Samavedam氏は、「問題になっているのは、業界では現在、DRAMメーカーがSK hynixとSamsung、Micronの3社しか残っていないという点だ。HBMには先進パッケージングとインターポーザも必要だが、それに対応できるメーカーは多くない。基本的に、HBM／インターポーザのCoWoS（Chip on Wafer on Substrate、コワース）パッケージングに関しては、TSMCが優位性を確立している。将来的には、例えばIntel Foundryが先進パッケージングを進展させることで、もう少し競争が活発化することを期待している」と述べる。\n\n SK hynixは2024年4月、TSMCとの間で、次世代HBMを共同開発／製造し、HBMでロジックインテグレーションを強化していく契約を締結した。この時SK hynixは、「HBM4の開発を推進し、2026年の生産開始を目指す」と述べていたが、今回、Jin氏は、これより1年前倒しとなる2025年にHBM4を実現するとした。\n\n SK hynixは、限られたスペースに追加機能を組み込めるよう、HBM4のベースダイにTSMCの先進ロジックプロセスを適用する予定だという。これによりSK hynixは、幅広い性能／電力効率要件に合わせてHBMをカスタマイズできるようになる。\n\n Intelはここしばらくの間、HBM製品の生産を行ってきたという。\n\n 同社はEE Timesの取材に応じ、「われわれは、全ての大手HBMベンダーと協業している。先進パッケージングは、Intel Foundryのシステムファウンドリーサービスにおける重要な柱となる。われわれは、自社だけでなくあらゆるファウンドリーのタイルを統合するという点で、TSMCとは少し異なっている」と述べている。\n「プロセッサインメモリ」への期待\nHBMのさらなる性能向上を実現する代替案としては、メモリをよりプロセッサに近づけて配置することでエネルギー消費量削減を実現するというものがある。\n\n データ通信のエネルギーコストは非常に高く、距離とともに指数関数的に増大する。Samavedam氏によれば、理想的なのは、より多くのメモリを、プロセッサにできるだけ近づけて配置することだという。\n\n 「プロセッサの中には、非常にローカルなレジスターファイルがある。これを1倍のエネルギーと考えると、L2／L3キャッシュのような（プロセッサ上部の）SRAMキャッシュを使用すれば、エネルギーは約100倍になる。さらに、HBMにデータをフェッチしなければならない場合、エネルギーは500倍になる。エネルギーの観点からみると、メモリをプロセッサのすぐ近くに移動させるに越したことはないのだ」（Samavedam氏）\n\n AIを実行するデータセンターのエネルギー消費量は、重要な問題となっている。\n\n Jin氏は、イベントで行ったプレゼンの中で、「より多くのデータを高速かつ高い効率で処理するという要望が高まっている。これは、メモリ業界にとって重要なテーマだ」と述べる。\n\n 同氏が披露したスライドは、データ使用量の増加による環境への影響を浮き彫りにしている。それによると、全世界のデータセンターのエネルギー消費量は年間1兆kWhに達する見込みで、これは韓国全体の年間消費電力量の4倍に相当するという。\n\n Samavedam氏によれば、AIアプリケーションには、大量のエネルギーを消費するデータの往復移動が必要だという。\n\n 「モデルはますます複雑化している。最近では数十億から1兆以上という膨大なパラメータが必要となっている。それらをメモリ領域に格納し、頻繁にアクセスする必要がある。『データアクセス、データ帯域幅、データ容量』。AIのトレーニングや推論が本格化する今後10年ほどの間に、これらが問題化していくだろう」（Samavedam氏）\n\n Jin氏は「プロセッサインメモリ」のような技術革新に期待を寄せている。\n\n 「エコシステムがこの新しいソリューションを採用する準備ができていないため、時間はかかるだろうが、将来のAIやビッグデータ計算のための非常に強力な候補になることは間違いないだろう」（同氏）\n\n※米国EE Timesの記事を翻訳、編集しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000059-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/5458f3f25f963b00c976df5aeadcbb2697495860/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/12/l_jn20240712hbm001.png#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240724-059&utm_term=it_eetimes-sci&utm_content=img']"
チップレット設計期間をどう短縮するのか　米新興が提案（EE Times Japan）,https://news.yahoo.co.jp/articles/258aa0a642ce33957a3b8dc01881378777a32663,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000055-it_eetimes-000-1-view.jpg?exp=10800,2024-07-24T09:12:52+09:00,2024-07-24T09:12:52+09:00,EE Times Japan,it_eetimes,EE Times Japan,2858,\n（写真：EE Times Japan）\nチップレット技術を手掛ける米国のスタートアップBaya Systems（以下、Baya）はステルスモードから脱し、チップレットに関する技術の詳細を明らかにした。\nBaya Systemsのソフトウェアプラットフォーム「WeavePro」の概要［クリックで拡大］ 出所：Baya Systems\nBayaのCCO（最高商務責任者）を務めるNandan Nayampally氏は、米国EE Timesとのブリーフィングで、「SoC（System on Chip）とチップレットのシステム設計、ソフトウェア開発の複雑さが爆発的に増大する中、チップレットの分析、設計、展開を加速する必要性も高まっている」と語った。\n\n 同氏は、「Bayaのより広範な課題は、われわれが現在“インテリジェントコンピューティング”と呼んでいるヘテロジニアスコンピューティング環境において、AI（人工知能）ワークロードが直面するデータ移動のボトルネックに取り組むことだ」と述べた。\n\n Nayampally氏によると、より複雑なメモリ階層と処理ソリューションが結合されるとしても、データ移動を削減するには、より統合的なシステムが必要だという。同氏は、「チップレットは解決策を提供するが、標準化されていても、チップレットとSoC両方のソフトウェア開発が複雑になるため、エンドツーエンドのワークフローをサポートするツールが必要になる」と付け加えた。\n\n Nayampally氏は、「チップレットの利点を十分に活用するには、特にシステムの大型化に伴って多くの課題が生じる。性能を保証できることが必須だが、これらの異なる処理要素間で、それをどのように行うのかが問題だ」と述べる。\n\n 同氏は、「市場投入までの時間は短縮されているにもかかわらず、コストと消費電力も考慮しなければならない。Bayaは、マルチチップまたはマルチクラスタシステムと、より複雑なさまざまな処理要素を組み合わせた展開において、分析と設計、開発を加速させるアプローチをとっている」と述べている。\nチップレット設計を加速するプラットフォーム\nNayampally氏によると、同社のアルゴリズム駆動型システムアーキテクチャプラットフォーム「WeaverPro」とスケーラブルなIP（Intellectual Property）およびキャッシュファブリックである「Weave IP」と組み合わせることで、データ駆動型の設計と最適化を通じてチップレットアーキテクチャを構築するための全てのステップをまとめることができるという。「ファブリックは多層構造で設計されており、実際にプロトコルに依存しないトランスポートが可能で、その上にプロトコルが効率的に積み重ねられている」と同氏は説明している。\n\n Nayampally氏によると、全てを並列化するのではなく、必要に応じて一般的なワイヤや特殊な専用ワイヤを使用することで、コスト、ロジック、電力に対処できるという。\n\n BayaのWeaverPro基本ソフトウェアプラットフォームには、効率的なメモリおよびキャッシュアーキテクチャの迅速な設計、フリーフォームキャッシュおよびメモリ階層の解析、ワークロードシミュレーションおよびグローバルシステムアーキテクチャの最適化、チップレットパーティションをサポートする「Cache Studio」が含まれる。\n\n 一方、「Fabric Studio」は、データ駆動型の最適なオンダイファブリックマイクロアーキテクチャの設計、設計パラメータと性能の静的解析と最適化、物理特性を考慮した設計の生成に使用できる。\n「モジュール化」で再利用を促進\nNayampally氏は、「チップレットは最終的に、システムのニーズに応じて高度にカスタマイズされるが、特にAIの時代における当社の目標は、アーキテクチャの観点から実装に至るまでのチップレットのワークフローをサポートするモジュール式のツールセットを提供することだ。EDAベンダーはその一部を備えているが、多くはまだ用意されていない」と述べている。\n\n Bayaのプラットフォームはモジュール式であるため、顧客がチップレットアーキテクチャの構築に同プラットフォームを使用すればするほど、要素を再利用して設計と展開をスピードアップできるという。\n\n 同氏は、「このプラットフォームは将来性があり、マルチチップレットやパッケージに対応しているが、ほとんどの顧客はまだそこに到達していない」と付け加えた。\n\n チップレットは新しい概念ではないが、ここ数年、半導体メーカーが「ムーアの法則」の物理的限界に対抗するためにチップレットに注目しており、解決すべき新たな課題が生まれている。\n\n 米国の半導体市場調査会社であるObjective Analysisの主席アナリストを務めるJim Handy氏によると、チップレットの概念は、1980年代のマルチチップモジュール（MCM）にさかのぼるが、他の構成ではさらに以前から存在していたという。Xilinxは、約6年前にチップレットを製造環境に導入している。同氏はEE Timesに対し、「このアイデアは大きな反響を呼び、主要プロセッサメーカーはサーバプロセッサの有効ダイサイズを拡張するためにこのアプローチを採用している。こうした取り組みにより、歩留まりと製造可能性が向上してコストが削減され、同アプローチをますます幅広い用途に使用できるようになると予想される」と述べている。\nチップレット設計の簡易化を目指すスタートアップ\nチップレット展開の簡易化を目指しているスタートアップはBayaだけではない。米スタートアップEliyanの高性能チップレット相互接続は、標準的な有機基板上で同種および異種アーキテクチャを接続するコスト効率の高い方法に対する重要なニーズに対応している。同社の「Bunch of Wires（BoW）」チップレットシステムは、高度なパッケージング技術を使用したダイツーダイの実装と同等の帯域幅と電力効率、レイテンシを実現できる。\n\n 過去5年間のチップレットの普及によって、ベストプラクティスの需要が高まり、正式な規格の開発につながった。「Universal Chiplet Interconnect Express（UCIe） 1.0」仕様は、2022 年春にリリースされた。同仕様は、ダイツーダイI/O物理層、ダイツーダイプロトコル、業界標準規格である「PCI Express（PCIe）」および「Compute Express Link（CXL）」を活用したソフトウェアスタックモデルをカバーしている。\n\n※米国EE Timesの記事を翻訳、編集しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240724-00000055-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/258aa0a642ce33957a3b8dc01881378777a32663/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/23/l_mm240723_baya01_w490.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240724-055&utm_term=it_eetimes-sci&utm_content=img']"
