#ifndef REGISTERS_H
#define REGISTERS_H

#define ATTRCON_ADDR	0x3c0
#define MISC_ADDR		0x3c2
#define VGAENABLE_ADDR	0x3c3
#define SEQ_ADDR		0x3c4
#define GRACON_ADDR		0x3ce
#define CRTC_ADDR		0x3d4
#define STATUS_ADDR		0x3da

typedef struct
{
	unsigned port;
	unsigned char index;
	unsigned char value;
} Register;

const Register vga_256x240_chained[] =
{
	{ 0x3c2, 0x0, 0xe3},
	{ 0x3d4, 0x0, 0x5f},
	{ 0x3d4, 0x1, 0x3f},
	{ 0x3d4, 0x2, 0x40},
	{ 0x3d4, 0x3, 0x82},
	{ 0x3d4, 0x4, 0x4e}, //
	{ 0x3d4, 0x5, 0x96}, //
	{ 0x3d4, 0x6, 0x0d}, //
	{ 0x3d4, 0x7, 0x3e}, //
	{ 0x3d4, 0x8, 0x0},
	{ 0x3d4, 0x9, 0x41}, //
	{ 0x3d4, 0x10, 0xea}, //
	{ 0x3d4, 0x11, 0xac},
	{ 0x3d4, 0x12, 0xdf}, //
	{ 0x3d4, 0x13, 0x20},
	{ 0x3d4, 0x14, 0x40},
	{ 0x3d4, 0x15, 0xe7}, //
	{ 0x3d4, 0x16, 0x06},
	{ 0x3d4, 0x17, 0xa3},
	{ 0x3c4, 0x1, 0x1},
	{ 0x3c4, 0x4, 0xe},
	{ 0x3ce, 0x5, 0x40},
	{ 0x3ce, 0x6, 0x5},
	{ 0x3c0, 0x10, 0x41},
	{ 0x3c0, 0x13, 0x0}
};

const Register vga_256x224_chained[] =
{
	{ 0x3c2, 0x0, 0xe3},
	{ 0x3d4, 0x0, 0x5f},
	{ 0x3d4, 0x1, 0x3f},
	{ 0x3d4, 0x2, 0x40},
	{ 0x3d4, 0x3, 0x82},
	{ 0x3d4, 0x4, 0x4a},
	{ 0x3d4, 0x5, 0x9a},
	{ 0x3d4, 0x6, 0x0b}, //
	{ 0x3d4, 0x7, 0x3e}, //
	{ 0x3d4, 0x8, 0x0},
	{ 0x3d4, 0x9, 0x41}, //
	{ 0x3d4, 0x10, 0xda}, //
	{ 0x3d4, 0x11, 0x9c}, //
	{ 0x3d4, 0x12, 0xbf}, //
	{ 0x3d4, 0x13, 0x20},
	{ 0x3d4, 0x14, 0x40},
	{ 0x3d4, 0x15, 0xc7}, //
	{ 0x3d4, 0x16, 0x04}, //
	{ 0x3d4, 0x17, 0xa3},
	{ 0x3c4, 0x1, 0x1},
	{ 0x3c4, 0x4, 0xe},
	{ 0x3ce, 0x5, 0x40},
	{ 0x3ce, 0x6, 0x5},
	{ 0x3c0, 0x10, 0x41},
	{ 0x3c0, 0x13, 0x0}
};

const Register vga_planar_320x240[] =
	{
	{ 0x3c2, 0x0, 0xe3},
	{ 0x3d4, 0x0, 0x5f},
	{ 0x3d4, 0x1, 0x4f},
	{ 0x3d4, 0x2, 0x50},
	{ 0x3d4, 0x3, 0x82},
	{ 0x3d4, 0x4, 0x54},
	{ 0x3d4, 0x5, 0x80},
	{ 0x3d4, 0x6, 0xd},
	{ 0x3d4, 0x7, 0x3e},
	{ 0x3d4, 0x8, 0x0},
	{ 0x3d4, 0x9, 0x41},
	{ 0x3d4, 0x10, 0xea},
	{ 0x3d4, 0x11, 0xac},
	{ 0x3d4, 0x12, 0xdf},
	{ 0x3d4, 0x13, 0x28},
	{ 0x3d4, 0x14, 0x0},
	{ 0x3d4, 0x15, 0xe7},
	{ 0x3d4, 0x16, 0x6},
	{ 0x3d4, 0x17, 0xe3},
	{ 0x3c4, 0x1, 0x1},
	{ 0x3c4, 0x4, 0x6},
	{ 0x3ce, 0x5, 0x40},
	{ 0x3ce, 0x6, 0x5},
	{ 0x3c0, 0x10, 0x41},
	{ 0x3c0, 0x13, 0x0}
};

const Register vga_planar_360x400[] =
	{
	{ 0x3c2, 0x0, 0x67},
	{ 0x3d4, 0x0, 0x6b},
	{ 0x3d4, 0x1, 0x59},
	{ 0x3d4, 0x2, 0x5a},
	{ 0x3d4, 0x3, 0x8e},
	{ 0x3d4, 0x4, 0x5e},
	{ 0x3d4, 0x5, 0x8a},
	{ 0x3d4, 0x6, 0xbf},
	{ 0x3d4, 0x7, 0x1f},
	{ 0x3d4, 0x8, 0x0},
	{ 0x3d4, 0x9, 0x40},
	{ 0x3d4, 0x10, 0x9c},
	{ 0x3d4, 0x11, 0x8e},
	{ 0x3d4, 0x12, 0x8f},
	{ 0x3d4, 0x13, 0x2d},
	{ 0x3d4, 0x14, 0x0},
	{ 0x3d4, 0x15, 0x96},
	{ 0x3d4, 0x16, 0xb9},
	{ 0x3d4, 0x17, 0xe3},
	{ 0x3c4, 0x1, 0x1},
	{ 0x3c4, 0x4, 0x6},
	{ 0x3ce, 0x5, 0x40},
	{ 0x3ce, 0x6, 0x5},
	{ 0x3c0, 0x10, 0x41},
	{ 0x3c0, 0x13, 0x0}
};

const Register vga_planar_360x270[] =
	{
	{ 0x3c2, 0x0, 0xe7},
	{ 0x3d4, 0x0, 0x6b},
	{ 0x3d4, 0x1, 0x59},
	{ 0x3d4, 0x2, 0x5a},
	{ 0x3d4, 0x3, 0x8e},
	{ 0x3d4, 0x4, 0x5e},
	{ 0x3d4, 0x5, 0x8a},
	{ 0x3d4, 0x6, 0x30},
	{ 0x3d4, 0x7, 0xf0},
	{ 0x3d4, 0x8, 0x0},
	{ 0x3d4, 0x9, 0x61},
	{ 0x3d4, 0x10, 0x20},
	{ 0x3d4, 0x11, 0xa9},
	{ 0x3d4, 0x12, 0x1b},
	{ 0x3d4, 0x13, 0x2d},
	{ 0x3d4, 0x14, 0x0},
	{ 0x3d4, 0x15, 0x1f},
	{ 0x3d4, 0x16, 0x2f},
	{ 0x3d4, 0x17, 0xe3},
	{ 0x3c4, 0x1, 0x1},
	{ 0x3c4, 0x4, 0x6},
	{ 0x3ce, 0x5, 0x40},
	{ 0x3ce, 0x6, 0x5},
	{ 0x3c0, 0x10, 0x41},
	{ 0x3c0, 0x13, 0x0}
};

const Register vga_planar_376x564[] =
	{
	{ 0x3c2, 0x0, 0xe7},
	{ 0x3d4, 0x0, 0x6e},
	{ 0x3d4, 0x1, 0x5d},
	{ 0x3d4, 0x2, 0x5e},
	{ 0x3d4, 0x3, 0x91},
	{ 0x3d4, 0x4, 0x62},
	{ 0x3d4, 0x5, 0x8f},
	{ 0x3d4, 0x6, 0x62},
	{ 0x3d4, 0x7, 0xf0},
	{ 0x3d4, 0x8, 0x0},
	{ 0x3d4, 0x9, 0x60},
	{ 0x3d4, 0x10, 0x37},
	{ 0x3d4, 0x11, 0x89},
	{ 0x3d4, 0x12, 0x33},
	{ 0x3d4, 0x13, 0x2f},
	{ 0x3d4, 0x14, 0x0},
	{ 0x3d4, 0x15, 0x3c},
	{ 0x3d4, 0x16, 0x5c},
	{ 0x3d4, 0x17, 0xe3},
	{ 0x3c4, 0x1, 0x1},
	{ 0x3c4, 0x4, 0x6},
	{ 0x3ce, 0x5, 0x40},
	{ 0x3ce, 0x6, 0x5},
	{ 0x3c0, 0x10, 0x41},
	{ 0x3c0, 0x13, 0x0}
};

// Special SVGA mode
const Register vga_planar_640x400_special[] =
	{
	{ 0x3c2, 0x0, 0x6b},
	{ 0x3d4, 0x0, 0xad},
	{ 0x3d4, 0x1, 0x9f},
	{ 0x3d4, 0x2, 0x9f},
	{ 0x3d4, 0x3, 0x89},
	{ 0x3d4, 0x4, 0xa0},
	{ 0x3d4, 0x5, 0x6},
	{ 0x3d4, 0x6, 0xbf},
	{ 0x3d4, 0x7, 0x1f},
	{ 0x3d4, 0x8, 0x0},
	{ 0x3d4, 0x9, 0x60},
	{ 0x3d4, 0x10, 0x9c},
	{ 0x3d4, 0x11, 0x8e},
	{ 0x3d4, 0x12, 0x8f},
	{ 0x3d4, 0x13, 0x50},
	{ 0x3d4, 0x14, 0x0},
	{ 0x3d4, 0x15, 0x96},
	{ 0x3d4, 0x16, 0xb9},
	{ 0x3d4, 0x17, 0xe3},
	{ 0x3c4, 0x1, 0x1},
	{ 0x3c4, 0x3, 0x0},
	{ 0x3c4, 0x4, 0x6},
	{ 0x3ce, 0x5, 0x40},
	{ 0x3ce, 0x6, 0x5},
	{ 0x3c0, 0x10, 0x41},
	{ 0x3c0, 0x11, 0x1},
	{ 0x3c0, 0x13, 0x0}
};

#endif
