Implementaci贸n de un sistema de verificaci贸n de contrase帽a en FPGA con Quartus y Verilog

 Descripci贸n

Este proyecto implemete un sistema de verificaci贸n de contrase帽a con 4 switches secuenciados.

锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (Ejemplo: Cyclone IV, MAX10)

Cable de programaci贸n JTAG

 Estructura del Proyecto

/gates_project

 Password.v         # M贸dulo principal con compuertas l贸gicas

 Password.qpf       # Archivo del proyecto en Quartus

 Password.qsf       # Archivo de configuraci贸n del FPGA

 README.md       # Este archivo