TimeQuest Timing Analyzer report for STM_MASTER
Mon Dec 03 08:09:05 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'state.st_IDLE'
 13. Slow 1200mV 85C Model Setup: 'i_CLK'
 14. Slow 1200mV 85C Model Setup: 'state.st_SND_DATA'
 15. Slow 1200mV 85C Model Setup: 'state.st_CLOSE_COM'
 16. Slow 1200mV 85C Model Setup: 'i_BT_A'
 17. Slow 1200mV 85C Model Hold: 'i_BT_A'
 18. Slow 1200mV 85C Model Hold: 'i_CLK'
 19. Slow 1200mV 85C Model Hold: 'state.st_IDLE'
 20. Slow 1200mV 85C Model Hold: 'state.st_CLOSE_COM'
 21. Slow 1200mV 85C Model Hold: 'state.st_SND_DATA'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLK'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'i_BT_A'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'state.st_SND_DATA'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'state.st_IDLE'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'state.st_CLOSE_COM'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'state.st_READ_SW'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 85C Model Metastability Report
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'state.st_IDLE'
 40. Slow 1200mV 0C Model Setup: 'i_CLK'
 41. Slow 1200mV 0C Model Setup: 'state.st_SND_DATA'
 42. Slow 1200mV 0C Model Setup: 'state.st_CLOSE_COM'
 43. Slow 1200mV 0C Model Setup: 'i_BT_A'
 44. Slow 1200mV 0C Model Hold: 'i_BT_A'
 45. Slow 1200mV 0C Model Hold: 'i_CLK'
 46. Slow 1200mV 0C Model Hold: 'state.st_IDLE'
 47. Slow 1200mV 0C Model Hold: 'state.st_CLOSE_COM'
 48. Slow 1200mV 0C Model Hold: 'state.st_SND_DATA'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLK'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'i_BT_A'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'state.st_IDLE'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'state.st_SND_DATA'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'state.st_CLOSE_COM'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'state.st_READ_SW'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Slow 1200mV 0C Model Metastability Report
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'state.st_IDLE'
 66. Fast 1200mV 0C Model Setup: 'i_CLK'
 67. Fast 1200mV 0C Model Setup: 'state.st_SND_DATA'
 68. Fast 1200mV 0C Model Setup: 'state.st_CLOSE_COM'
 69. Fast 1200mV 0C Model Setup: 'i_BT_A'
 70. Fast 1200mV 0C Model Hold: 'i_BT_A'
 71. Fast 1200mV 0C Model Hold: 'i_CLK'
 72. Fast 1200mV 0C Model Hold: 'state.st_IDLE'
 73. Fast 1200mV 0C Model Hold: 'state.st_CLOSE_COM'
 74. Fast 1200mV 0C Model Hold: 'state.st_SND_DATA'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLK'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'i_BT_A'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'state.st_READ_SW'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'state.st_IDLE'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'state.st_SND_DATA'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'state.st_CLOSE_COM'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Fast 1200mV 0C Model Metastability Report
 86. Multicorner Timing Analysis Summary
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Board Trace Model Assignments
 92. Input Transition Times
 93. Slow Corner Signal Integrity Metrics
 94. Fast Corner Signal Integrity Metrics
 95. Setup Transfers
 96. Hold Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; STM_MASTER                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; i_BT_A             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_BT_A }             ;
; i_CLK              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLK }              ;
; state.st_CLOSE_COM ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.st_CLOSE_COM } ;
; state.st_IDLE      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.st_IDLE }      ;
; state.st_READ_SW   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.st_READ_SW }   ;
; state.st_SND_DATA  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.st_SND_DATA }  ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                 ;
+-------------+-----------------+--------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name         ; Note                                                          ;
+-------------+-----------------+--------------------+---------------------------------------------------------------+
; INF MHz     ; 249.75 MHz      ; i_BT_A             ; limit due to hold check                                       ;
; 446.43 MHz  ; 250.0 MHz       ; i_CLK              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1278.77 MHz ; 1179.25 MHz     ; state.st_SND_DATA  ; limit due to hold check                                       ;
; 2066.12 MHz ; 1004.02 MHz     ; state.st_CLOSE_COM ; limit due to hold check                                       ;
+-------------+-----------------+--------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------+
; Slow 1200mV 85C Model Setup Summary         ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; state.st_IDLE      ; -1.244 ; -3.045        ;
; i_CLK              ; -1.240 ; -5.144        ;
; state.st_SND_DATA  ; 0.109  ; 0.000         ;
; state.st_CLOSE_COM ; 0.258  ; 0.000         ;
; i_BT_A             ; 1.208  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; i_BT_A             ; -2.264 ; -4.496        ;
; i_CLK              ; -1.170 ; -4.372        ;
; state.st_IDLE      ; -0.484 ; -0.694        ;
; state.st_CLOSE_COM ; -0.411 ; -0.799        ;
; state.st_SND_DATA  ; -0.394 ; -0.748        ;
+--------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------+--------+---------------------+
; Clock              ; Slack  ; End Point TNS       ;
+--------------------+--------+---------------------+
; i_CLK              ; -3.000 ; -8.000              ;
; i_BT_A             ; -3.000 ; -3.000              ;
; state.st_SND_DATA  ; 0.392  ; 0.000               ;
; state.st_IDLE      ; 0.395  ; 0.000               ;
; state.st_CLOSE_COM ; 0.426  ; 0.000               ;
; state.st_READ_SW   ; 0.459  ; 0.000               ;
+--------------------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.st_IDLE'                                                                                    ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; -1.244 ; state.st_START_COM ; o_ENABLE$latch      ; i_CLK              ; state.st_IDLE ; 0.500        ; -0.189     ; 0.658      ;
; -0.909 ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; 0.500        ; 2.941      ; 3.446      ;
; -0.892 ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; 0.500        ; 2.941      ; 3.431      ;
; -0.143 ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; 1.000        ; 2.941      ; 3.180      ;
; -0.091 ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; 1.000        ; 2.941      ; 3.130      ;
; 0.148  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; 0.500        ; 1.122      ; 1.072      ;
; 0.746  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; 1.000        ; 1.122      ; 0.974      ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CLK'                                                                                         ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -1.240 ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK              ; i_CLK       ; 1.000        ; -0.269     ; 1.966      ;
; -1.164 ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; 0.500        ; 2.497      ; 4.136      ;
; -1.051 ; state.st_START_COM ; state.st_START_COM ; i_CLK              ; i_CLK       ; 1.000        ; -0.092     ; 1.954      ;
; -1.029 ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK              ; i_CLK       ; 1.000        ; -0.269     ; 1.755      ;
; -1.007 ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; 0.500        ; 2.497      ; 3.979      ;
; -0.975 ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; 0.500        ; 2.674      ; 4.124      ;
; -0.964 ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; 0.500        ; 2.497      ; 3.936      ;
; -0.907 ; state.st_START_COM ; state.st_READ_SW   ; i_CLK              ; i_CLK       ; 1.000        ; -0.269     ; 1.633      ;
; -0.907 ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; 1.000        ; 2.497      ; 4.379      ;
; -0.817 ; state.st_START_COM ; state.st_IDLE      ; i_CLK              ; i_CLK       ; 1.000        ; -0.269     ; 1.543      ;
; -0.776 ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; 1.000        ; 2.497      ; 4.248      ;
; -0.763 ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; 1.000        ; 2.497      ; 4.235      ;
; -0.725 ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; 1.000        ; 2.674      ; 4.374      ;
; -0.444 ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 2.497      ; 3.635      ;
; -0.315 ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 2.497      ; 3.506      ;
; -0.291 ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 2.497      ; 3.472      ;
; -0.284 ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 2.497      ; 3.475      ;
; -0.262 ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 2.674      ; 3.630      ;
; -0.215 ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; 0.500        ; 2.497      ; 3.396      ;
; -0.196 ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 2.497      ; 3.387      ;
; -0.163 ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 2.497      ; 3.354      ;
; -0.131 ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 2.497      ; 3.312      ;
; -0.130 ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 2.674      ; 3.498      ;
; -0.113 ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 2.497      ; 3.304      ;
; -0.111 ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 2.497      ; 3.302      ;
; -0.109 ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 2.674      ; 3.467      ;
; -0.104 ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 2.497      ; 3.295      ;
; -0.066 ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 2.497      ; 3.247      ;
; -0.066 ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 2.497      ; 3.247      ;
; -0.032 ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; 0.500        ; 2.674      ; 3.390      ;
; -0.013 ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; 0.500        ; 2.497      ; 3.194      ;
; -0.013 ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; 0.500        ; 2.497      ; 3.194      ;
; 0.024  ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 2.497      ; 3.667      ;
; 0.041  ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; 0.500        ; 2.497      ; 3.140      ;
; 0.104  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 2.497      ; 3.587      ;
; 0.157  ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 2.497      ; 3.524      ;
; 0.213  ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 2.674      ; 3.655      ;
; 0.235  ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 2.497      ; 3.456      ;
; 0.240  ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; 1.000        ; 2.497      ; 3.441      ;
; 0.259  ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; 0.500        ; 2.497      ; 2.713      ;
; 0.264  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 2.497      ; 3.427      ;
; 0.267  ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 2.497      ; 3.424      ;
; 0.286  ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 2.674      ; 3.582      ;
; 0.343  ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 2.497      ; 3.348      ;
; 0.343  ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 2.497      ; 3.348      ;
; 0.343  ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 2.497      ; 3.348      ;
; 0.346  ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 2.674      ; 3.512      ;
; 0.368  ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 2.497      ; 3.313      ;
; 0.402  ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 2.497      ; 3.279      ;
; 0.402  ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 2.497      ; 3.279      ;
; 0.423  ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; 1.000        ; 2.674      ; 3.435      ;
; 0.442  ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; 1.000        ; 2.497      ; 3.239      ;
; 0.442  ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; 1.000        ; 2.497      ; 3.239      ;
; 0.496  ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; 1.000        ; 2.497      ; 3.185      ;
; 0.649  ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; 1.000        ; 2.497      ; 2.823      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.st_SND_DATA'                                                                                    ;
+-------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node              ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; 0.109 ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; 0.500        ; 0.870      ; 0.701      ;
; 0.307 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; 0.500        ; 1.019      ; 0.812      ;
; 0.534 ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; 1.000        ; 0.870      ; 0.776      ;
; 0.723 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; 1.000        ; 1.019      ; 0.896      ;
+-------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.st_CLOSE_COM'                                                                                   ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; 0.258 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.500        ; 1.124      ; 0.974      ;
; 0.323 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.500        ; 1.035      ; 0.812      ;
; 0.660 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 1.000        ; 1.124      ; 1.072      ;
; 0.739 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 1.000        ; 1.035      ; 0.896      ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_BT_A'                                                                      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 1.208 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; 0.500        ; 5.048      ; 3.446      ;
; 1.225 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; 0.500        ; 5.048      ; 3.431      ;
; 1.974 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; 1.000        ; 5.048      ; 3.180      ;
; 2.026 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; 1.000        ; 5.048      ; 3.130      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_BT_A'                                                                        ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -2.264 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; 0.000        ; 5.238      ; 2.974      ;
; -2.232 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; 0.000        ; 5.238      ; 3.006      ;
; -1.502 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; -0.500       ; 5.238      ; 3.256      ;
; -1.491 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; -0.500       ; 5.238      ; 3.267      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CLK'                                                                                          ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -1.170 ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; 0.000        ; 2.766      ; 1.982      ;
; -1.088 ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; 0.000        ; 2.581      ; 1.879      ;
; -1.082 ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; 0.000        ; 2.581      ; 1.885      ;
; -0.991 ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; 0.000        ; 2.581      ; 1.976      ;
; -0.721 ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; -0.500       ; 2.766      ; 1.931      ;
; -0.660 ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; -0.500       ; 2.581      ; 1.807      ;
; -0.657 ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; -0.500       ; 2.581      ; 1.810      ;
; -0.535 ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; -0.500       ; 2.581      ; 1.932      ;
; -0.114 ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 2.766      ; 3.038      ;
; -0.051 ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 2.766      ; 3.091      ;
; -0.050 ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 2.581      ; 2.907      ;
; -0.047 ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 2.581      ; 2.910      ;
; -0.045 ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 2.581      ; 2.922      ;
; -0.041 ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; 0.000        ; 2.581      ; 2.737      ;
; -0.009 ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 2.766      ; 3.133      ;
; 0.042  ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 2.581      ; 3.009      ;
; 0.060  ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; 0.000        ; 2.581      ; 3.027      ;
; 0.061  ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 2.581      ; 3.028      ;
; 0.073  ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 2.581      ; 3.030      ;
; 0.073  ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 2.581      ; 3.030      ;
; 0.076  ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 2.581      ; 3.033      ;
; 0.076  ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 2.581      ; 3.033      ;
; 0.078  ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 2.581      ; 3.045      ;
; 0.183  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 2.581      ; 3.140      ;
; 0.193  ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 2.581      ; 3.150      ;
; 0.320  ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 2.766      ; 2.972      ;
; 0.347  ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; -0.500       ; 2.581      ; 2.625      ;
; 0.390  ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 2.581      ; 2.847      ;
; 0.393  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 2.581      ; 2.850      ;
; 0.409  ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 2.766      ; 3.051      ;
; 0.410  ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 2.581      ; 2.877      ;
; 0.431  ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 2.766      ; 3.073      ;
; 0.473  ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; -0.500       ; 2.581      ; 2.940      ;
; 0.513  ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 2.581      ; 2.970      ;
; 0.513  ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 2.581      ; 2.970      ;
; 0.516  ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 2.581      ; 2.973      ;
; 0.516  ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 2.581      ; 2.973      ;
; 0.533  ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 2.581      ; 3.000      ;
; 0.533  ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 2.581      ; 3.000      ;
; 0.534  ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 2.581      ; 3.001      ;
; 0.608  ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 2.581      ; 3.065      ;
; 0.615  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 2.581      ; 3.072      ;
; 1.010  ; state.st_START_COM ; state.st_START_COM ; i_CLK              ; i_CLK       ; 0.000        ; 0.092      ; 1.259      ;
; 1.133  ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; 0.000        ; 2.766      ; 4.096      ;
; 1.209  ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK              ; i_CLK       ; 0.000        ; -0.093     ; 1.273      ;
; 1.214  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK              ; i_CLK       ; 0.000        ; -0.093     ; 1.278      ;
; 1.215  ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; 0.000        ; 2.581      ; 3.993      ;
; 1.221  ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; 0.000        ; 2.581      ; 3.999      ;
; 1.312  ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; 0.000        ; 2.581      ; 4.090      ;
; 1.332  ; state.st_START_COM ; state.st_READ_SW   ; i_CLK              ; i_CLK       ; 0.000        ; -0.093     ; 1.396      ;
; 1.332  ; state.st_START_COM ; state.st_IDLE      ; i_CLK              ; i_CLK       ; 0.000        ; -0.093     ; 1.396      ;
; 1.376  ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; -0.500       ; 2.766      ; 3.839      ;
; 1.437  ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; -0.500       ; 2.581      ; 3.715      ;
; 1.440  ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; -0.500       ; 2.581      ; 3.718      ;
; 1.562  ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; -0.500       ; 2.581      ; 3.840      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.st_IDLE'                                                                                     ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; -0.484 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; 0.000        ; 1.168      ; 0.893      ;
; -0.121 ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; 0.000        ; 3.065      ; 2.974      ;
; -0.089 ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; 0.000        ; 3.065      ; 3.006      ;
; 0.104  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; -0.500       ; 1.168      ; 0.981      ;
; 0.661  ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; -0.500       ; 3.065      ; 3.256      ;
; 0.672  ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; -0.500       ; 3.065      ; 3.267      ;
; 1.001  ; state.st_START_COM ; o_ENABLE$latch      ; i_CLK              ; state.st_IDLE ; -0.500       ; 0.050      ; 0.581      ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.st_CLOSE_COM'                                                                                     ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; -0.411 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.000        ; 1.079      ; 0.867      ;
; -0.388 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.000        ; 1.170      ; 0.981      ;
; 0.002  ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; -0.500       ; 1.079      ; 0.780      ;
; 0.024  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; -0.500       ; 1.170      ; 0.893      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.st_SND_DATA'                                                                                      ;
+--------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node              ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; -0.394 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; 0.000        ; 1.062      ; 0.867      ;
; -0.354 ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; 0.000        ; 0.907      ; 0.752      ;
; 0.019  ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; -0.500       ; 1.062      ; 0.780      ;
; 0.076  ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; -0.500       ; 0.907      ; 0.682      ;
+--------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_CLOSE_COM          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_IDLE               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_READ_SW            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_SND_DATA           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_START_COM          ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_CLOSE_COM          ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_IDLE               ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_READ_SW            ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_SND_DATA           ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_START_COM          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_CLOSE_COM|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_IDLE|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_READ_SW|clk        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_SND_DATA|clk       ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_START_COM|clk      ;
; 0.416  ; 0.600        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_START_COM          ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_CLOSE_COM          ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_IDLE               ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_READ_SW            ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_SND_DATA           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_START_COM|clk      ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_CLOSE_COM|clk      ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_IDLE|clk           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_READ_SW|clk        ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_SND_DATA|clk       ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_BT_A'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_BT_A ; Rise       ; i_BT_A                      ;
; 0.186  ; 0.186        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; Selector0~1clkctrl|inclk[0] ;
; 0.186  ; 0.186        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; Selector0~1clkctrl|outclk   ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; Selector0~1|datac           ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; o_DATA[9]$latch             ;
; 0.212  ; 0.212        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; o_DATA[10]$latch|datac      ;
; 0.212  ; 0.212        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; o_DATA[9]$latch|datac       ;
; 0.213  ; 0.213        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; Selector0~1|combout         ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; o_DATA[10]$latch            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; i_BT_A~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; i_BT_A~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; i_BT_A~input|i              ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; i_BT_A~input|o              ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; Selector0~1|combout         ;
; 0.781  ; 0.781        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; o_DATA[10]$latch            ;
; 0.782  ; 0.782        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; o_DATA[10]$latch|datac      ;
; 0.782  ; 0.782        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; o_DATA[9]$latch|datac       ;
; 0.784  ; 0.784        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; o_DATA[9]$latch             ;
; 0.787  ; 0.787        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; Selector0~1|datac           ;
; 0.807  ; 0.807        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; Selector0~1clkctrl|inclk[0] ;
; 0.807  ; 0.807        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; Selector0~1clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.st_SND_DATA'                                                         ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; o_ENABLE_START$latch|datad ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; o_ENABLE_P2S$latch|datad   ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Fall       ; o_ENABLE_START$latch       ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr2~0|datac            ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr3~0|datac            ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr2~0|combout          ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr3~0|combout          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Fall       ; o_ENABLE_P2S$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; state.st_SND_DATA|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; state.st_SND_DATA|q        ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Fall       ; o_ENABLE_P2S$latch         ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr2~0|combout          ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr3~0|combout          ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr2~0|datac            ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr3~0|datac            ;
; 0.584 ; 0.584        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Fall       ; o_ENABLE_START$latch       ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; o_ENABLE_P2S$latch|datad   ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; o_ENABLE_START$latch|datad ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.st_IDLE'                                                           ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|inclk[0]  ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|outclk    ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch|datac    ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch          ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_DATA[9]$latch              ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; o_DATA[10]$latch|datac       ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; o_DATA[9]$latch|datac        ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; Selector0~1|combout          ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_DATA[10]$latch             ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; state.st_START_COM~0|datac   ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; state.st_START_COM~0|combout ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; Selector0~1|datad            ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; WideOr1~0|dataa              ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; WideOr1~0|combout            ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; o_ENABLE$latch|datac         ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_ENABLE$latch               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; state.st_IDLE|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; state.st_IDLE|q              ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_ENABLE$latch               ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; o_ENABLE$latch|datac         ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; WideOr1~0|combout            ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; WideOr1~0|dataa              ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; Selector0~1|datad            ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; state.st_START_COM~0|combout ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; state.st_START_COM~0|datac   ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; Selector0~1|combout          ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_DATA[10]$latch             ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; o_DATA[10]$latch|datac       ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; o_DATA[9]$latch|datac        ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_DATA[9]$latch              ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch          ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch|datac    ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|inclk[0]  ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|outclk    ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.st_CLOSE_COM'                                                           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; state.st_START_COM~0|combout ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|datad              ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; o_ENABLE_P2S$latch|datad     ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; state.st_START_COM~0|datad   ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch          ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch|datac    ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|combout            ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_P2S$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; state.st_CLOSE_COM|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; state.st_CLOSE_COM|q         ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_P2S$latch           ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|combout            ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch|datac    ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch          ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; state.st_START_COM~0|datad   ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; o_ENABLE_P2S$latch|datad     ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|datad              ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; state.st_START_COM~0|combout ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.st_READ_SW'                                                                ;
+-------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[3]$latch|datad             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[1]$latch|datad             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[2]$latch|datad             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[4]$latch|datad             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[5]$latch|datad             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[6]$latch|datad             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[7]$latch|datad             ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[0]$latch|datad             ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[3]$latch                   ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[1]$latch                   ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[2]$latch                   ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[4]$latch                   ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[5]$latch                   ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[6]$latch                   ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[7]$latch                   ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[0]$latch                   ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|inclk[0] ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; state.st_READ_SW|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; state.st_READ_SW|q                ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|inclk[0] ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|outclk   ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[1]$latch                   ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[0]$latch                   ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[2]$latch                   ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[3]$latch                   ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[4]$latch                   ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[5]$latch                   ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[6]$latch                   ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[7]$latch                   ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[1]$latch|datad             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[0]$latch|datad             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[2]$latch|datad             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[3]$latch|datad             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[4]$latch|datad             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[5]$latch|datad             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[6]$latch|datad             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[7]$latch|datad             ;
+-------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; i_BT_A        ; i_BT_A           ; -0.994 ; -0.728 ; Rise       ; i_BT_A           ;
; i_BT_B        ; i_BT_A           ; 1.041  ; 1.552  ; Rise       ; i_BT_A           ;
; i_BT_A        ; i_CLK            ; 1.624  ; 1.867  ; Fall       ; i_CLK            ;
; i_BT_B        ; i_CLK            ; 3.582  ; 4.054  ; Fall       ; i_CLK            ;
; i_BT_C        ; i_CLK            ; 3.103  ; 3.476  ; Fall       ; i_CLK            ;
; i_CTRL_P2S    ; i_CLK            ; 1.810  ; 1.943  ; Fall       ; i_CLK            ;
; i_CTRL_START  ; i_CLK            ; 1.309  ; 1.476  ; Fall       ; i_CLK            ;
; i_CTRL_STOP   ; i_CLK            ; 3.297  ; 3.682  ; Fall       ; i_CLK            ;
; i_BT_A        ; state.st_IDLE    ; 1.113  ; 1.379  ; Rise       ; state.st_IDLE    ;
; i_BT_B        ; state.st_IDLE    ; 3.148  ; 3.659  ; Rise       ; state.st_IDLE    ;
; i_DATA_SW[*]  ; state.st_READ_SW ; 2.462  ; 2.926  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[0] ; state.st_READ_SW ; 2.176  ; 2.594  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[1] ; state.st_READ_SW ; 2.029  ; 2.476  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[2] ; state.st_READ_SW ; 2.011  ; 2.476  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[3] ; state.st_READ_SW ; 2.322  ; 2.779  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[4] ; state.st_READ_SW ; 2.012  ; 2.446  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[5] ; state.st_READ_SW ; 1.996  ; 2.443  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[6] ; state.st_READ_SW ; 1.999  ; 2.458  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[7] ; state.st_READ_SW ; 2.462  ; 2.926  ; Fall       ; state.st_READ_SW ;
+---------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; i_BT_A        ; i_BT_A           ; 2.264  ; 1.982  ; Rise       ; i_BT_A           ;
; i_BT_B        ; i_BT_A           ; 0.223  ; -0.267 ; Rise       ; i_BT_A           ;
; i_BT_A        ; i_CLK            ; 0.113  ; 0.001  ; Fall       ; i_CLK            ;
; i_BT_B        ; i_CLK            ; -2.794 ; -3.274 ; Fall       ; i_CLK            ;
; i_BT_C        ; i_CLK            ; -1.966 ; -2.335 ; Fall       ; i_CLK            ;
; i_CTRL_P2S    ; i_CLK            ; -0.692 ; -0.856 ; Fall       ; i_CLK            ;
; i_CTRL_START  ; i_CLK            ; 0.183  ; -0.044 ; Fall       ; i_CLK            ;
; i_CTRL_STOP   ; i_CLK            ; -1.590 ; -1.982 ; Fall       ; i_CLK            ;
; i_BT_A        ; state.st_IDLE    ; 0.091  ; -0.191 ; Rise       ; state.st_IDLE    ;
; i_BT_B        ; state.st_IDLE    ; -1.950 ; -2.440 ; Rise       ; state.st_IDLE    ;
; i_DATA_SW[*]  ; state.st_READ_SW ; -1.024 ; -1.460 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[0] ; state.st_READ_SW ; -1.182 ; -1.579 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[1] ; state.st_READ_SW ; -1.024 ; -1.460 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[2] ; state.st_READ_SW ; -1.165 ; -1.617 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[3] ; state.st_READ_SW ; -1.462 ; -1.907 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[4] ; state.st_READ_SW ; -1.164 ; -1.588 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[5] ; state.st_READ_SW ; -1.151 ; -1.586 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[6] ; state.st_READ_SW ; -1.154 ; -1.601 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[7] ; state.st_READ_SW ; -1.481 ; -1.932 ; Fall       ; state.st_READ_SW ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+----------------+--------------------+-------+-------+------------+--------------------+
; Data Port      ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------+--------------------+-------+-------+------------+--------------------+
; o_DATA[*]      ; i_BT_A             ; 8.284 ; 8.207 ; Rise       ; i_BT_A             ;
;  o_DATA[9]     ; i_BT_A             ; 8.097 ; 8.037 ; Rise       ; i_BT_A             ;
;  o_DATA[10]    ; i_BT_A             ; 8.284 ; 8.207 ; Rise       ; i_BT_A             ;
; o_ENABLE_P2S   ; state.st_CLOSE_COM ; 4.246 ; 4.190 ; Fall       ; state.st_CLOSE_COM ;
; o_ENABLE_STOP  ; state.st_CLOSE_COM ; 3.736 ; 3.671 ; Fall       ; state.st_CLOSE_COM ;
; o_DATA[*]      ; state.st_IDLE      ; 6.111 ; 6.034 ; Rise       ; state.st_IDLE      ;
;  o_DATA[9]     ; state.st_IDLE      ; 5.924 ; 5.864 ; Rise       ; state.st_IDLE      ;
;  o_DATA[10]    ; state.st_IDLE      ; 6.111 ; 6.034 ; Rise       ; state.st_IDLE      ;
; o_ENABLE       ; state.st_IDLE      ; 5.466 ; 5.397 ; Rise       ; state.st_IDLE      ;
; o_ENABLE_STOP  ; state.st_IDLE      ; 3.734 ; 3.669 ; Rise       ; state.st_IDLE      ;
; o_DATA[*]      ; state.st_READ_SW   ; 5.678 ; 5.594 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[0]     ; state.st_READ_SW   ; 5.678 ; 5.594 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[1]     ; state.st_READ_SW   ; 5.460 ; 5.381 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[2]     ; state.st_READ_SW   ; 5.185 ; 5.119 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[3]     ; state.st_READ_SW   ; 5.523 ; 5.456 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[4]     ; state.st_READ_SW   ; 5.249 ; 5.185 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[5]     ; state.st_READ_SW   ; 5.491 ; 5.420 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[6]     ; state.st_READ_SW   ; 5.238 ; 5.168 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[7]     ; state.st_READ_SW   ; 5.206 ; 5.145 ; Fall       ; state.st_READ_SW   ;
; o_ENABLE_P2S   ; state.st_SND_DATA  ; 4.229 ; 4.173 ; Fall       ; state.st_SND_DATA  ;
; o_ENABLE_START ; state.st_SND_DATA  ; 3.449 ; 3.386 ; Fall       ; state.st_SND_DATA  ;
+----------------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+----------------+--------------------+-------+-------+------------+--------------------+
; Data Port      ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------+--------------------+-------+-------+------------+--------------------+
; o_DATA[*]      ; i_BT_A             ; 7.875 ; 7.815 ; Rise       ; i_BT_A             ;
;  o_DATA[9]     ; i_BT_A             ; 7.875 ; 7.815 ; Rise       ; i_BT_A             ;
;  o_DATA[10]    ; i_BT_A             ; 8.054 ; 7.979 ; Rise       ; i_BT_A             ;
; o_ENABLE_P2S   ; state.st_CLOSE_COM ; 4.159 ; 4.103 ; Fall       ; state.st_CLOSE_COM ;
; o_ENABLE_STOP  ; state.st_CLOSE_COM ; 3.670 ; 3.605 ; Fall       ; state.st_CLOSE_COM ;
; o_DATA[*]      ; state.st_IDLE      ; 5.768 ; 5.708 ; Rise       ; state.st_IDLE      ;
;  o_DATA[9]     ; state.st_IDLE      ; 5.768 ; 5.708 ; Rise       ; state.st_IDLE      ;
;  o_DATA[10]    ; state.st_IDLE      ; 5.947 ; 5.872 ; Rise       ; state.st_IDLE      ;
; o_ENABLE       ; state.st_IDLE      ; 5.292 ; 5.224 ; Rise       ; state.st_IDLE      ;
; o_ENABLE_STOP  ; state.st_IDLE      ; 3.668 ; 3.603 ; Rise       ; state.st_IDLE      ;
; o_DATA[*]      ; state.st_READ_SW   ; 5.059 ; 4.993 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[0]     ; state.st_READ_SW   ; 5.533 ; 5.450 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[1]     ; state.st_READ_SW   ; 5.323 ; 5.245 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[2]     ; state.st_READ_SW   ; 5.059 ; 4.993 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[3]     ; state.st_READ_SW   ; 5.383 ; 5.317 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[4]     ; state.st_READ_SW   ; 5.122 ; 5.058 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[5]     ; state.st_READ_SW   ; 5.353 ; 5.284 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[6]     ; state.st_READ_SW   ; 5.109 ; 5.040 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[7]     ; state.st_READ_SW   ; 5.079 ; 5.019 ; Fall       ; state.st_READ_SW   ;
; o_ENABLE_P2S   ; state.st_SND_DATA  ; 4.143 ; 4.087 ; Fall       ; state.st_SND_DATA  ;
; o_ENABLE_START ; state.st_SND_DATA  ; 3.392 ; 3.330 ; Fall       ; state.st_SND_DATA  ;
+----------------+--------------------+-------+-------+------------+--------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                  ;
+-------------+-----------------+--------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name         ; Note                                                          ;
+-------------+-----------------+--------------------+---------------------------------------------------------------+
; INF MHz     ; 250.0 MHz       ; i_BT_A             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 478.7 MHz   ; 250.0 MHz       ; i_CLK              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1424.5 MHz  ; 1319.26 MHz     ; state.st_SND_DATA  ; limit due to hold check                                       ;
; 2136.75 MHz ; 1141.55 MHz     ; state.st_CLOSE_COM ; limit due to hold check                                       ;
+-------------+-----------------+--------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; state.st_IDLE      ; -1.152 ; -2.810        ;
; i_CLK              ; -1.089 ; -4.327        ;
; state.st_SND_DATA  ; 0.149  ; 0.000         ;
; state.st_CLOSE_COM ; 0.266  ; 0.000         ;
; i_BT_A             ; 1.097  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; i_BT_A             ; -1.972 ; -3.934        ;
; i_CLK              ; -1.184 ; -4.239        ;
; state.st_IDLE      ; -0.447 ; -0.461        ;
; state.st_CLOSE_COM ; -0.364 ; -0.725        ;
; state.st_SND_DATA  ; -0.353 ; -0.665        ;
+--------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; i_CLK              ; -3.000 ; -8.000             ;
; i_BT_A             ; -3.000 ; -3.000             ;
; state.st_IDLE      ; 0.375  ; 0.000              ;
; state.st_SND_DATA  ; 0.410  ; 0.000              ;
; state.st_CLOSE_COM ; 0.452  ; 0.000              ;
; state.st_READ_SW   ; 0.468  ; 0.000              ;
+--------------------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.st_IDLE'                                                                                     ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; -1.152 ; state.st_START_COM ; o_ENABLE$latch      ; i_CLK              ; state.st_IDLE ; 0.500        ; -0.262     ; 0.587      ;
; -0.847 ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; 0.500        ; 2.602      ; 3.139      ;
; -0.811 ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; 0.500        ; 2.602      ; 3.105      ;
; -0.096 ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; 1.000        ; 2.602      ; 2.888      ;
; -0.076 ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; 1.000        ; 2.602      ; 2.870      ;
; 0.212  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; 0.500        ; 1.031      ; 0.954      ;
; 0.775  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; 1.000        ; 1.031      ; 0.891      ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CLK'                                                                                          ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -1.089 ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK              ; i_CLK       ; 1.000        ; -0.300     ; 1.784      ;
; -0.979 ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; 0.500        ; 2.316      ; 3.770      ;
; -0.873 ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK              ; i_CLK       ; 1.000        ; -0.300     ; 1.568      ;
; -0.862 ; state.st_START_COM ; state.st_START_COM ; i_CLK              ; i_CLK       ; 1.000        ; -0.082     ; 1.775      ;
; -0.816 ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; 0.500        ; 2.316      ; 3.607      ;
; -0.783 ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; 0.500        ; 2.316      ; 3.574      ;
; -0.776 ; state.st_START_COM ; state.st_READ_SW   ; i_CLK              ; i_CLK       ; 1.000        ; -0.300     ; 1.471      ;
; -0.752 ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; 0.500        ; 2.534      ; 3.761      ;
; -0.694 ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; 1.000        ; 2.316      ; 3.985      ;
; -0.687 ; state.st_START_COM ; state.st_IDLE      ; i_CLK              ; i_CLK       ; 1.000        ; -0.300     ; 1.382      ;
; -0.579 ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; 1.000        ; 2.316      ; 3.870      ;
; -0.575 ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; 1.000        ; 2.316      ; 3.866      ;
; -0.471 ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; 1.000        ; 2.534      ; 3.980      ;
; -0.287 ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 2.316      ; 3.278      ;
; -0.242 ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 2.316      ; 3.233      ;
; -0.175 ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 2.316      ; 3.156      ;
; -0.139 ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 2.316      ; 3.130      ;
; -0.117 ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; 0.500        ; 2.316      ; 3.098      ;
; -0.105 ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 2.316      ; 3.096      ;
; -0.064 ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 2.534      ; 3.273      ;
; -0.035 ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 2.316      ; 3.026      ;
; -0.027 ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 2.316      ; 3.008      ;
; -0.026 ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 2.316      ; 3.017      ;
; -0.015 ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 2.534      ; 3.224      ;
; 0.010  ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 2.316      ; 2.981      ;
; 0.015  ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 2.316      ; 2.966      ;
; 0.016  ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 2.316      ; 2.965      ;
; 0.016  ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 2.316      ; 2.975      ;
; 0.048  ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 2.534      ; 3.151      ;
; 0.059  ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; 0.500        ; 2.316      ; 2.922      ;
; 0.060  ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; 0.500        ; 2.316      ; 2.921      ;
; 0.117  ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; 0.500        ; 2.534      ; 3.082      ;
; 0.118  ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; 0.500        ; 2.316      ; 2.863      ;
; 0.158  ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 2.316      ; 3.333      ;
; 0.257  ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; 0.500        ; 2.316      ; 2.534      ;
; 0.275  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 2.316      ; 3.216      ;
; 0.304  ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 2.316      ; 3.177      ;
; 0.374  ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 2.316      ; 3.117      ;
; 0.385  ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 2.534      ; 3.324      ;
; 0.400  ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; 1.000        ; 2.316      ; 3.081      ;
; 0.423  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 2.316      ; 3.068      ;
; 0.426  ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 2.316      ; 3.065      ;
; 0.471  ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 2.316      ; 3.020      ;
; 0.479  ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 2.316      ; 3.012      ;
; 0.481  ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 2.316      ; 3.010      ;
; 0.498  ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 2.534      ; 3.211      ;
; 0.520  ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 2.316      ; 2.961      ;
; 0.520  ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 2.316      ; 2.961      ;
; 0.521  ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 2.316      ; 2.960      ;
; 0.531  ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 2.534      ; 3.168      ;
; 0.567  ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; 1.000        ; 2.316      ; 2.914      ;
; 0.568  ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; 1.000        ; 2.316      ; 2.913      ;
; 0.625  ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; 1.000        ; 2.534      ; 3.074      ;
; 0.629  ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; 1.000        ; 2.316      ; 2.852      ;
; 0.671  ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; 1.000        ; 2.316      ; 2.620      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.st_SND_DATA'                                                                                     ;
+-------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node              ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; 0.149 ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; 0.500        ; 0.776      ; 0.629      ;
; 0.318 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; 0.500        ; 0.911      ; 0.728      ;
; 0.581 ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; 1.000        ; 0.776      ; 0.697      ;
; 0.747 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; 1.000        ; 0.911      ; 0.799      ;
+-------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.st_CLOSE_COM'                                                                                    ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; 0.266 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.500        ; 1.012      ; 0.891      ;
; 0.327 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.500        ; 0.920      ; 0.728      ;
; 0.703 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 1.000        ; 1.012      ; 0.954      ;
; 0.756 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 1.000        ; 0.920      ; 0.799      ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_BT_A'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 1.097 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; 0.500        ; 4.536      ; 3.139      ;
; 1.133 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; 0.500        ; 4.536      ; 3.105      ;
; 1.848 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; 1.000        ; 4.536      ; 2.888      ;
; 1.868 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; 1.000        ; 4.536      ; 2.870      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_BT_A'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -1.972 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; 0.000        ; 4.703      ; 2.731      ;
; -1.962 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; 0.000        ; 4.702      ; 2.740      ;
; -1.271 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; -0.500       ; 4.703      ; 2.952      ;
; -1.240 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; -0.500       ; 4.702      ; 2.982      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CLK'                                                                                           ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -1.184 ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; 0.000        ; 2.616      ; 1.786      ;
; -1.048 ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; 0.000        ; 2.389      ; 1.695      ;
; -1.036 ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; 0.000        ; 2.389      ; 1.707      ;
; -0.943 ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; 0.000        ; 2.389      ; 1.800      ;
; -0.731 ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; -0.500       ; 2.616      ; 1.739      ;
; -0.629 ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; -0.500       ; 2.389      ; 1.614      ;
; -0.623 ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; -0.500       ; 2.389      ; 1.620      ;
; -0.512 ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; -0.500       ; 2.389      ; 1.731      ;
; -0.223 ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 2.616      ; 2.747      ;
; -0.178 ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 2.616      ; 2.782      ;
; -0.161 ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 2.616      ; 2.799      ;
; -0.124 ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 2.389      ; 2.609      ;
; -0.119 ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 2.389      ; 2.614      ;
; -0.115 ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 2.389      ; 2.628      ;
; -0.042 ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 2.389      ; 2.701      ;
; -0.028 ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; 0.000        ; 2.389      ; 2.545      ;
; -0.021 ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 2.389      ; 2.712      ;
; -0.020 ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 2.389      ; 2.713      ;
; -0.016 ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 2.389      ; 2.717      ;
; -0.015 ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 2.389      ; 2.718      ;
; -0.011 ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 2.389      ; 2.732      ;
; -0.008 ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 2.389      ; 2.735      ;
; -0.005 ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; 0.000        ; 2.389      ; 2.738      ;
; 0.072  ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 2.389      ; 2.805      ;
; 0.077  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 2.389      ; 2.810      ;
; 0.223  ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 2.616      ; 2.693      ;
; 0.322  ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 2.616      ; 2.782      ;
; 0.348  ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 2.616      ; 2.808      ;
; 0.380  ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; -0.500       ; 2.389      ; 2.453      ;
; 0.380  ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 2.389      ; 2.613      ;
; 0.388  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 2.389      ; 2.621      ;
; 0.401  ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 2.389      ; 2.644      ;
; 0.439  ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; -0.500       ; 2.389      ; 2.682      ;
; 0.478  ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 2.389      ; 2.721      ;
; 0.481  ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 2.389      ; 2.714      ;
; 0.482  ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 2.389      ; 2.715      ;
; 0.489  ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 2.389      ; 2.722      ;
; 0.490  ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 2.389      ; 2.723      ;
; 0.496  ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 2.389      ; 2.739      ;
; 0.504  ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 2.389      ; 2.747      ;
; 0.571  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 2.389      ; 2.804      ;
; 0.586  ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 2.389      ; 2.819      ;
; 0.919  ; state.st_START_COM ; state.st_START_COM ; i_CLK              ; i_CLK       ; 0.000        ; 0.082      ; 1.145      ;
; 0.926  ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; 0.000        ; 2.616      ; 3.726      ;
; 1.062  ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; 0.000        ; 2.389      ; 3.635      ;
; 1.074  ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; 0.000        ; 2.389      ; 3.647      ;
; 1.151  ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK              ; i_CLK       ; 0.000        ; -0.145     ; 1.150      ;
; 1.166  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK              ; i_CLK       ; 0.000        ; -0.145     ; 1.165      ;
; 1.167  ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; 0.000        ; 2.389      ; 3.740      ;
; 1.193  ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; -0.500       ; 2.616      ; 3.493      ;
; 1.267  ; state.st_START_COM ; state.st_READ_SW   ; i_CLK              ; i_CLK       ; 0.000        ; -0.145     ; 1.266      ;
; 1.268  ; state.st_START_COM ; state.st_IDLE      ; i_CLK              ; i_CLK       ; 0.000        ; -0.145     ; 1.267      ;
; 1.295  ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; -0.500       ; 2.389      ; 3.368      ;
; 1.301  ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; -0.500       ; 2.389      ; 3.374      ;
; 1.412  ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; -0.500       ; 2.389      ; 3.485      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.st_IDLE'                                                                                      ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; -0.447 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; 0.000        ; 1.076      ; 0.819      ;
; -0.012 ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; 0.000        ; 2.713      ; 2.731      ;
; -0.002 ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; 0.000        ; 2.712      ; 2.740      ;
; 0.106  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; -0.500       ; 1.076      ; 0.872      ;
; 0.709  ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; -0.500       ; 2.713      ; 2.952      ;
; 0.740  ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; -0.500       ; 2.712      ; 2.982      ;
; 1.049  ; state.st_START_COM ; o_ENABLE$latch      ; i_CLK              ; state.st_IDLE ; -0.500       ; -0.052     ; 0.527      ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.st_CLOSE_COM'                                                                                      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; -0.364 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.000        ; 1.056      ; 0.872      ;
; -0.361 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.000        ; 0.956      ; 0.775      ;
; 0.062  ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; -0.500       ; 0.956      ; 0.698      ;
; 0.083  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; -0.500       ; 1.056      ; 0.819      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.st_SND_DATA'                                                                                       ;
+--------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node              ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; -0.353 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; 0.000        ; 0.948      ; 0.775      ;
; -0.312 ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; 0.000        ; 0.809      ; 0.677      ;
; 0.070  ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; -0.500       ; 0.948      ; 0.698      ;
; 0.121  ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; -0.500       ; 0.809      ; 0.610      ;
+--------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_CLOSE_COM          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_IDLE               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_READ_SW            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_SND_DATA           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_START_COM          ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_START_COM          ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_CLOSE_COM          ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_IDLE               ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_READ_SW            ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_SND_DATA           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_START_COM|clk      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_CLOSE_COM|clk      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_IDLE|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_READ_SW|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_SND_DATA|clk       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_CLOSE_COM          ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_IDLE               ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_READ_SW            ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_SND_DATA           ;
; 0.466  ; 0.650        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_START_COM          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_CLOSE_COM|clk      ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_IDLE|clk           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_READ_SW|clk        ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_SND_DATA|clk       ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|o               ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_START_COM|clk      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_BT_A'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_BT_A ; Rise       ; i_BT_A                      ;
; 0.188  ; 0.188        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; Selector0~1clkctrl|inclk[0] ;
; 0.188  ; 0.188        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; Selector0~1clkctrl|outclk   ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; o_DATA[9]$latch             ;
; 0.199  ; 0.199        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; o_DATA[10]$latch            ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; o_DATA[10]$latch|datac      ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; o_DATA[9]$latch|datac       ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; Selector0~1|datac           ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; Selector0~1|combout         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; i_BT_A~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; i_BT_A~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; i_BT_A~input|i              ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; i_BT_A~input|o              ;
; 0.751  ; 0.751        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; Selector0~1|combout         ;
; 0.751  ; 0.751        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; Selector0~1|datac           ;
; 0.795  ; 0.795        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; o_DATA[10]$latch|datac      ;
; 0.795  ; 0.795        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; o_DATA[9]$latch|datac       ;
; 0.797  ; 0.797        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; o_DATA[10]$latch            ;
; 0.800  ; 0.800        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; o_DATA[9]$latch             ;
; 0.807  ; 0.807        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; Selector0~1clkctrl|inclk[0] ;
; 0.807  ; 0.807        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; Selector0~1clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.st_IDLE'                                                            ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|inclk[0]  ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|outclk    ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_DATA[9]$latch              ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_DATA[10]$latch             ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; o_DATA[10]$latch|datac       ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; o_DATA[9]$latch|datac        ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; Selector0~1|combout          ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; Selector0~1|datad            ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; state.st_START_COM~0|datac   ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch|datac    ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch          ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; state.st_START_COM~0|combout ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_ENABLE$latch               ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; o_ENABLE$latch|datac         ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; WideOr1~0|dataa              ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; WideOr1~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; state.st_IDLE|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; state.st_IDLE|q              ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; WideOr1~0|combout            ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; WideOr1~0|dataa              ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; o_ENABLE$latch|datac         ;
; 0.517 ; 0.517        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_ENABLE$latch               ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; state.st_START_COM~0|combout ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch          ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch|datac    ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; state.st_START_COM~0|datac   ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; Selector0~1|datad            ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; Selector0~1|combout          ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; o_DATA[10]$latch|datac       ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; o_DATA[9]$latch|datac        ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_DATA[10]$latch             ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_DATA[9]$latch              ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|inclk[0]  ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|outclk    ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.st_SND_DATA'                                                          ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; o_ENABLE_START$latch|datad ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; o_ENABLE_P2S$latch|datad   ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr2~0|datac            ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr3~0|datac            ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr2~0|combout          ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr3~0|combout          ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Fall       ; o_ENABLE_START$latch       ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Fall       ; o_ENABLE_P2S$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; state.st_SND_DATA|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; state.st_SND_DATA|q        ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Fall       ; o_ENABLE_P2S$latch         ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Fall       ; o_ENABLE_START$latch       ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr2~0|combout          ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr3~0|combout          ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr2~0|datac            ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr3~0|datac            ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; o_ENABLE_P2S$latch|datad   ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; o_ENABLE_START$latch|datad ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.st_CLOSE_COM'                                                            ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; state.st_START_COM~0|combout ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch          ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch|datac    ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|datad              ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; state.st_START_COM~0|datad   ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; o_ENABLE_P2S$latch|datad     ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|combout            ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_P2S$latch           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; state.st_CLOSE_COM|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; state.st_CLOSE_COM|q         ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_P2S$latch           ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|combout            ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; o_ENABLE_P2S$latch|datad     ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; state.st_START_COM~0|datad   ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|datad              ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch          ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch|datac    ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; state.st_START_COM~0|combout ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.st_READ_SW'                                                                 ;
+-------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[1]$latch                   ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[2]$latch                   ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[4]$latch                   ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[5]$latch                   ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[6]$latch                   ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[7]$latch                   ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[0]$latch                   ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[3]$latch                   ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|inclk[0] ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|outclk   ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[1]$latch|datad             ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[2]$latch|datad             ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[4]$latch|datad             ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[5]$latch|datad             ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[6]$latch|datad             ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[7]$latch|datad             ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[0]$latch|datad             ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[3]$latch|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; state.st_READ_SW|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; state.st_READ_SW|q                ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[0]$latch|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[1]$latch|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[2]$latch|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[3]$latch|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[4]$latch|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[5]$latch|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[6]$latch|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[7]$latch|datad             ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|inclk[0] ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|outclk   ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[0]$latch                   ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[1]$latch                   ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[2]$latch                   ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[3]$latch                   ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[4]$latch                   ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[5]$latch                   ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[6]$latch                   ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[7]$latch                   ;
+-------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; i_BT_A        ; i_BT_A           ; -0.868 ; -0.617 ; Rise       ; i_BT_A           ;
; i_BT_B        ; i_BT_A           ; 0.938  ; 1.319  ; Rise       ; i_BT_A           ;
; i_BT_A        ; i_CLK            ; 1.439  ; 1.654  ; Fall       ; i_CLK            ;
; i_BT_B        ; i_CLK            ; 3.130  ; 3.513  ; Fall       ; i_CLK            ;
; i_BT_C        ; i_CLK            ; 2.689  ; 3.001  ; Fall       ; i_CLK            ;
; i_CTRL_P2S    ; i_CLK            ; 1.609  ; 1.835  ; Fall       ; i_CLK            ;
; i_CTRL_START  ; i_CLK            ; 1.164  ; 1.405  ; Fall       ; i_CLK            ;
; i_CTRL_STOP   ; i_CLK            ; 2.883  ; 3.172  ; Fall       ; i_CLK            ;
; i_BT_A        ; state.st_IDLE    ; 1.066  ; 1.317  ; Rise       ; state.st_IDLE    ;
; i_BT_B        ; state.st_IDLE    ; 2.872  ; 3.253  ; Rise       ; state.st_IDLE    ;
; i_DATA_SW[*]  ; state.st_READ_SW ; 2.236  ; 2.602  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[0] ; state.st_READ_SW ; 1.963  ; 2.307  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[1] ; state.st_READ_SW ; 1.828  ; 2.204  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[2] ; state.st_READ_SW ; 1.820  ; 2.203  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[3] ; state.st_READ_SW ; 2.103  ; 2.477  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[4] ; state.st_READ_SW ; 1.819  ; 2.174  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[5] ; state.st_READ_SW ; 1.801  ; 2.172  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[6] ; state.st_READ_SW ; 1.813  ; 2.186  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[7] ; state.st_READ_SW ; 2.236  ; 2.602  ; Fall       ; state.st_READ_SW ;
+---------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; i_BT_A        ; i_BT_A           ; 1.972  ; 1.751  ; Rise       ; i_BT_A           ;
; i_BT_B        ; i_BT_A           ; 0.187  ; -0.179 ; Rise       ; i_BT_A           ;
; i_BT_A        ; i_CLK            ; 0.080  ; -0.012 ; Fall       ; i_CLK            ;
; i_BT_B        ; i_CLK            ; -2.357 ; -2.750 ; Fall       ; i_CLK            ;
; i_BT_C        ; i_CLK            ; -1.673 ; -1.972 ; Fall       ; i_CLK            ;
; i_CTRL_P2S    ; i_CLK            ; -0.654 ; -0.786 ; Fall       ; i_CLK            ;
; i_CTRL_START  ; i_CLK            ; 0.166  ; -0.068 ; Fall       ; i_CLK            ;
; i_CTRL_STOP   ; i_CLK            ; -1.328 ; -1.656 ; Fall       ; i_CLK            ;
; i_BT_A        ; state.st_IDLE    ; -0.018 ; -0.239 ; Rise       ; state.st_IDLE    ;
; i_BT_B        ; state.st_IDLE    ; -1.803 ; -2.169 ; Rise       ; state.st_IDLE    ;
; i_DATA_SW[*]  ; state.st_READ_SW ; -0.940 ; -1.307 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[0] ; state.st_READ_SW ; -1.074 ; -1.402 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[1] ; state.st_READ_SW ; -0.940 ; -1.307 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[2] ; state.st_READ_SW ; -1.066 ; -1.439 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[3] ; state.st_READ_SW ; -1.334 ; -1.699 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[4] ; state.st_READ_SW ; -1.060 ; -1.408 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[5] ; state.st_READ_SW ; -1.047 ; -1.410 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[6] ; state.st_READ_SW ; -1.059 ; -1.423 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[7] ; state.st_READ_SW ; -1.364 ; -1.722 ; Fall       ; state.st_READ_SW ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+----------------+--------------------+-------+-------+------------+--------------------+
; Data Port      ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------+--------------------+-------+-------+------------+--------------------+
; o_DATA[*]      ; i_BT_A             ; 7.685 ; 7.568 ; Rise       ; i_BT_A             ;
;  o_DATA[9]     ; i_BT_A             ; 7.507 ; 7.419 ; Rise       ; i_BT_A             ;
;  o_DATA[10]    ; i_BT_A             ; 7.685 ; 7.568 ; Rise       ; i_BT_A             ;
; o_ENABLE_P2S   ; state.st_CLOSE_COM ; 4.045 ; 3.946 ; Fall       ; state.st_CLOSE_COM ;
; o_ENABLE_STOP  ; state.st_CLOSE_COM ; 3.587 ; 3.507 ; Fall       ; state.st_CLOSE_COM ;
; o_DATA[*]      ; state.st_IDLE      ; 5.695 ; 5.578 ; Rise       ; state.st_IDLE      ;
;  o_DATA[9]     ; state.st_IDLE      ; 5.517 ; 5.429 ; Rise       ; state.st_IDLE      ;
;  o_DATA[10]    ; state.st_IDLE      ; 5.695 ; 5.578 ; Rise       ; state.st_IDLE      ;
; o_ENABLE       ; state.st_IDLE      ; 5.186 ; 5.081 ; Rise       ; state.st_IDLE      ;
; o_ENABLE_STOP  ; state.st_IDLE      ; 3.607 ; 3.527 ; Rise       ; state.st_IDLE      ;
; o_DATA[*]      ; state.st_READ_SW   ; 5.291 ; 5.191 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[0]     ; state.st_READ_SW   ; 5.291 ; 5.191 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[1]     ; state.st_READ_SW   ; 5.094 ; 5.011 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[2]     ; state.st_READ_SW   ; 4.839 ; 4.756 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[3]     ; state.st_READ_SW   ; 5.145 ; 5.060 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[4]     ; state.st_READ_SW   ; 4.898 ; 4.817 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[5]     ; state.st_READ_SW   ; 5.124 ; 5.051 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[6]     ; state.st_READ_SW   ; 4.888 ; 4.799 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[7]     ; state.st_READ_SW   ; 4.856 ; 4.781 ; Fall       ; state.st_READ_SW   ;
; o_ENABLE_P2S   ; state.st_SND_DATA  ; 4.037 ; 3.938 ; Fall       ; state.st_SND_DATA  ;
; o_ENABLE_START ; state.st_SND_DATA  ; 3.313 ; 3.236 ; Fall       ; state.st_SND_DATA  ;
+----------------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+----------------+--------------------+-------+-------+------------+--------------------+
; Data Port      ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------+--------------------+-------+-------+------------+--------------------+
; o_DATA[*]      ; i_BT_A             ; 7.312 ; 7.225 ; Rise       ; i_BT_A             ;
;  o_DATA[9]     ; i_BT_A             ; 7.312 ; 7.225 ; Rise       ; i_BT_A             ;
;  o_DATA[10]    ; i_BT_A             ; 7.481 ; 7.367 ; Rise       ; i_BT_A             ;
; o_ENABLE_P2S   ; state.st_CLOSE_COM ; 3.969 ; 3.872 ; Fall       ; state.st_CLOSE_COM ;
; o_ENABLE_STOP  ; state.st_CLOSE_COM ; 3.525 ; 3.446 ; Fall       ; state.st_CLOSE_COM ;
; o_DATA[*]      ; state.st_IDLE      ; 5.378 ; 5.291 ; Rise       ; state.st_IDLE      ;
;  o_DATA[9]     ; state.st_IDLE      ; 5.378 ; 5.291 ; Rise       ; state.st_IDLE      ;
;  o_DATA[10]    ; state.st_IDLE      ; 5.547 ; 5.433 ; Rise       ; state.st_IDLE      ;
; o_ENABLE       ; state.st_IDLE      ; 5.033 ; 4.930 ; Rise       ; state.st_IDLE      ;
; o_ENABLE_STOP  ; state.st_IDLE      ; 3.544 ; 3.465 ; Rise       ; state.st_IDLE      ;
; o_DATA[*]      ; state.st_READ_SW   ; 4.729 ; 4.647 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[0]     ; state.st_READ_SW   ; 5.163 ; 5.065 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[1]     ; state.st_READ_SW   ; 4.975 ; 4.893 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[2]     ; state.st_READ_SW   ; 4.729 ; 4.647 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[3]     ; state.st_READ_SW   ; 5.022 ; 4.939 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[4]     ; state.st_READ_SW   ; 4.786 ; 4.706 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[5]     ; state.st_READ_SW   ; 5.004 ; 4.931 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[6]     ; state.st_READ_SW   ; 4.776 ; 4.689 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[7]     ; state.st_READ_SW   ; 4.746 ; 4.671 ; Fall       ; state.st_READ_SW   ;
; o_ENABLE_P2S   ; state.st_SND_DATA  ; 3.960 ; 3.863 ; Fall       ; state.st_SND_DATA  ;
; o_ENABLE_START ; state.st_SND_DATA  ; 3.263 ; 3.186 ; Fall       ; state.st_SND_DATA  ;
+----------------+--------------------+-------+-------+------------+--------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------+
; Fast 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; state.st_IDLE      ; -0.737 ; -1.808        ;
; i_CLK              ; -0.150 ; -0.314        ;
; state.st_SND_DATA  ; 0.280  ; 0.000         ;
; state.st_CLOSE_COM ; 0.373  ; 0.000         ;
; i_BT_A             ; 0.656  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; i_BT_A             ; -1.379 ; -2.724        ;
; i_CLK              ; -1.018 ; -4.343        ;
; state.st_IDLE      ; -0.254 ; -0.594        ;
; state.st_CLOSE_COM ; -0.232 ; -0.424        ;
; state.st_SND_DATA  ; -0.214 ; -0.411        ;
+--------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; i_CLK              ; -3.000 ; -8.395             ;
; i_BT_A             ; -3.000 ; -3.000             ;
; state.st_READ_SW   ; 0.393  ; 0.000              ;
; state.st_IDLE      ; 0.405  ; 0.000              ;
; state.st_SND_DATA  ; 0.423  ; 0.000              ;
; state.st_CLOSE_COM ; 0.424  ; 0.000              ;
+--------------------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.st_IDLE'                                                                                     ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; -0.737 ; state.st_START_COM ; o_ENABLE$latch      ; i_CLK              ; state.st_IDLE ; 0.500        ; -0.365     ; 0.360      ;
; -0.538 ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; 0.500        ; 1.732      ; 2.257      ;
; -0.533 ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; 0.500        ; 1.732      ; 2.253      ;
; 0.268  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; 0.500        ; 0.591      ; 0.599      ;
; 0.440  ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; 1.000        ; 1.732      ; 1.780      ;
; 0.488  ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; 1.000        ; 1.732      ; 1.731      ;
; 0.843  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; 1.000        ; 0.591      ; 0.524      ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CLK'                                                                                          ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -0.150 ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK              ; i_CLK       ; 1.000        ; -0.087     ; 1.050      ;
; -0.112 ; state.st_START_COM ; state.st_START_COM ; i_CLK              ; i_CLK       ; 1.000        ; -0.053     ; 1.046      ;
; -0.080 ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; 0.500        ; 1.753      ; 2.300      ;
; -0.051 ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK              ; i_CLK       ; 1.000        ; -0.086     ; 0.952      ;
; -0.048 ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; 1.000        ; 1.753      ; 2.768      ;
; -0.042 ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; 0.500        ; 1.787      ; 2.296      ;
; -0.008 ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; 1.000        ; 1.787      ; 2.762      ;
; -0.001 ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; 0.500        ; 1.754      ; 2.222      ;
; 0.021  ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; 0.500        ; 1.754      ; 2.200      ;
; 0.031  ; state.st_START_COM ; state.st_READ_SW   ; i_CLK              ; i_CLK       ; 1.000        ; -0.086     ; 0.870      ;
; 0.046  ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; 1.000        ; 1.754      ; 2.675      ;
; 0.066  ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; 1.000        ; 1.754      ; 2.655      ;
; 0.070  ; state.st_START_COM ; state.st_IDLE      ; i_CLK              ; i_CLK       ; 1.000        ; -0.086     ; 0.831      ;
; 0.339  ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 1.753      ; 2.006      ;
; 0.375  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 1.753      ; 1.970      ;
; 0.379  ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 1.787      ; 2.000      ;
; 0.409  ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 1.753      ; 1.926      ;
; 0.413  ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 1.787      ; 1.966      ;
; 0.433  ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 1.754      ; 1.913      ;
; 0.446  ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; 0.500        ; 1.753      ; 1.889      ;
; 0.449  ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 1.787      ; 1.920      ;
; 0.481  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 1.754      ; 1.865      ;
; 0.491  ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; 0.500        ; 1.787      ; 1.878      ;
; 0.503  ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 1.754      ; 1.833      ;
; 0.519  ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 1.754      ; 1.827      ;
; 0.531  ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 1.754      ; 1.815      ;
; 0.549  ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; 0.500        ; 1.754      ; 1.797      ;
; 0.549  ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; 0.500        ; 1.754      ; 1.797      ;
; 0.562  ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 1.754      ; 1.774      ;
; 0.562  ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; 0.500        ; 1.754      ; 1.774      ;
; 0.596  ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; 0.500        ; 1.754      ; 1.740      ;
; 0.596  ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; 0.500        ; 1.754      ; 1.740      ;
; 0.599  ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; 0.500        ; 1.754      ; 1.737      ;
; 0.689  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 1.753      ; 2.156      ;
; 0.729  ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 1.787      ; 2.150      ;
; 0.732  ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 1.787      ; 2.137      ;
; 0.771  ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; 0.500        ; 1.754      ; 1.450      ;
; 0.783  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 1.754      ; 2.063      ;
; 0.783  ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; 1.000        ; 1.753      ; 2.052      ;
; 0.813  ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 1.753      ; 2.022      ;
; 0.820  ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 1.753      ; 2.025      ;
; 0.828  ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; 1.000        ; 1.787      ; 2.041      ;
; 0.852  ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; 1.000        ; 1.754      ; 1.869      ;
; 0.857  ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 1.754      ; 1.989      ;
; 0.865  ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 1.787      ; 2.014      ;
; 0.925  ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 1.754      ; 1.911      ;
; 0.933  ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; 1.000        ; 1.754      ; 1.903      ;
; 0.933  ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; 1.000        ; 1.754      ; 1.903      ;
; 0.936  ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; 1.000        ; 1.754      ; 1.900      ;
; 0.950  ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; 1.000        ; 1.754      ; 1.896      ;
; 0.963  ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 1.754      ; 1.873      ;
; 0.963  ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; 1.000        ; 1.754      ; 1.873      ;
; 0.970  ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 1.754      ; 1.876      ;
; 0.970  ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 1.754      ; 1.876      ;
; 0.973  ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; 1.000        ; 1.754      ; 1.873      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.st_SND_DATA'                                                                                     ;
+-------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node              ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; 0.280 ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; 0.500        ; 0.478      ; 0.381      ;
; 0.406 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; 0.500        ; 0.569      ; 0.441      ;
; 0.743 ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; 1.000        ; 0.478      ; 0.418      ;
; 0.850 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; 1.000        ; 0.569      ; 0.497      ;
+-------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.st_CLOSE_COM'                                                                                    ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; 0.373 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.500        ; 0.611      ; 0.524      ;
; 0.423 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.500        ; 0.586      ; 0.441      ;
; 0.798 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 1.000        ; 0.611      ; 0.599      ;
; 0.867 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 1.000        ; 0.586      ; 0.497      ;
+-------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_BT_A'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.656 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; 0.500        ; 2.916      ; 2.257      ;
; 0.661 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; 0.500        ; 2.916      ; 2.253      ;
; 1.634 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; 1.000        ; 2.916      ; 1.780      ;
; 1.682 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; 1.000        ; 2.916      ; 1.731      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_BT_A'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -1.379 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; 0.000        ; 3.025      ; 1.646      ;
; -1.345 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; 0.000        ; 3.026      ; 1.681      ;
; -0.397 ; i_BT_A    ; o_DATA[9]$latch  ; i_BT_A       ; i_BT_A      ; -0.500       ; 3.026      ; 2.149      ;
; -0.384 ; i_BT_A    ; o_DATA[10]$latch ; i_BT_A       ; i_BT_A      ; -0.500       ; 3.025      ; 2.161      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CLK'                                                                                           ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -1.018 ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; 0.000        ; 1.804      ; 1.005      ;
; -0.999 ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; 0.000        ; 1.805      ; 1.025      ;
; -0.989 ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; 0.000        ; 1.840      ; 1.070      ;
; -0.975 ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; 0.000        ; 1.805      ; 1.049      ;
; -0.527 ; state.st_IDLE      ; state.st_CLOSE_COM ; state.st_IDLE      ; i_CLK       ; -0.500       ; 1.805      ; 0.997      ;
; -0.524 ; state.st_IDLE      ; state.st_SND_DATA  ; state.st_IDLE      ; i_CLK       ; -0.500       ; 1.804      ; 0.999      ;
; -0.496 ; state.st_IDLE      ; state.st_START_COM ; state.st_IDLE      ; i_CLK       ; -0.500       ; 1.840      ; 1.063      ;
; -0.458 ; state.st_IDLE      ; state.st_READ_SW   ; state.st_IDLE      ; i_CLK       ; -0.500       ; 1.805      ; 1.066      ;
; -0.418 ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 1.805      ; 1.596      ;
; -0.402 ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 1.805      ; 1.612      ;
; -0.386 ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 1.805      ; 1.638      ;
; -0.362 ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 1.805      ; 1.652      ;
; -0.362 ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 1.805      ; 1.652      ;
; -0.347 ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 1.840      ; 1.702      ;
; -0.346 ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 1.805      ; 1.668      ;
; -0.346 ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 1.805      ; 1.668      ;
; -0.330 ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 1.805      ; 1.694      ;
; -0.330 ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 1.805      ; 1.694      ;
; -0.326 ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 1.840      ; 1.733      ;
; -0.325 ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 1.840      ; 1.724      ;
; -0.311 ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; 0.000        ; 1.804      ; 1.702      ;
; -0.292 ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; 0.000        ; 1.805      ; 1.732      ;
; -0.290 ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; 0.000        ; 1.804      ; 1.733      ;
; -0.283 ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; 0.000        ; 1.804      ; 1.730      ;
; -0.109 ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; 0.000        ; 1.805      ; 1.820      ;
; -0.026 ; i_BT_A             ; state.st_IDLE      ; i_BT_A             ; i_CLK       ; -0.500       ; 1.805      ; 1.403      ;
; -0.005 ; state.st_SND_DATA  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 1.805      ; 1.509      ;
; -0.004 ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 1.805      ; 1.510      ;
; 0.005  ; state.st_READ_SW   ; state.st_CLOSE_COM ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 1.805      ; 1.529      ;
; 0.051  ; state.st_SND_DATA  ; state.st_READ_SW   ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 1.805      ; 1.565      ;
; 0.051  ; state.st_SND_DATA  ; state.st_IDLE      ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 1.805      ; 1.565      ;
; 0.052  ; state.st_CLOSE_COM ; state.st_READ_SW   ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 1.805      ; 1.566      ;
; 0.052  ; state.st_CLOSE_COM ; state.st_IDLE      ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 1.805      ; 1.566      ;
; 0.061  ; state.st_READ_SW   ; state.st_READ_SW   ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 1.805      ; 1.585      ;
; 0.061  ; state.st_READ_SW   ; state.st_IDLE      ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 1.805      ; 1.585      ;
; 0.072  ; state.st_SND_DATA  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 1.840      ; 1.621      ;
; 0.073  ; state.st_CLOSE_COM ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 1.840      ; 1.622      ;
; 0.082  ; state.st_READ_SW   ; state.st_START_COM ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 1.840      ; 1.641      ;
; 0.085  ; state.st_IDLE      ; state.st_IDLE      ; state.st_IDLE      ; i_CLK       ; -0.500       ; 1.805      ; 1.609      ;
; 0.114  ; state.st_SND_DATA  ; state.st_SND_DATA  ; state.st_SND_DATA  ; i_CLK       ; -0.500       ; 1.804      ; 1.627      ;
; 0.115  ; state.st_CLOSE_COM ; state.st_SND_DATA  ; state.st_CLOSE_COM ; i_CLK       ; -0.500       ; 1.804      ; 1.628      ;
; 0.124  ; state.st_READ_SW   ; state.st_SND_DATA  ; state.st_READ_SW   ; i_CLK       ; -0.500       ; 1.804      ; 1.647      ;
; 0.531  ; state.st_START_COM ; state.st_START_COM ; i_CLK              ; i_CLK       ; 0.000        ; 0.053      ; 0.668      ;
; 0.576  ; state.st_START_COM ; state.st_CLOSE_COM ; i_CLK              ; i_CLK       ; 0.000        ; 0.018      ; 0.678      ;
; 0.581  ; state.st_START_COM ; state.st_SND_DATA  ; i_CLK              ; i_CLK       ; 0.000        ; 0.017      ; 0.682      ;
; 0.604  ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; 0.000        ; 1.804      ; 2.532      ;
; 0.623  ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; 0.000        ; 1.805      ; 2.552      ;
; 0.632  ; state.st_START_COM ; state.st_READ_SW   ; i_CLK              ; i_CLK       ; 0.000        ; 0.018      ; 0.734      ;
; 0.632  ; state.st_START_COM ; state.st_IDLE      ; i_CLK              ; i_CLK       ; 0.000        ; 0.018      ; 0.734      ;
; 0.633  ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; 0.000        ; 1.840      ; 2.597      ;
; 0.647  ; i_BT_A             ; state.st_CLOSE_COM ; i_BT_A             ; i_CLK       ; -0.500       ; 1.805      ; 2.076      ;
; 0.647  ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; 0.000        ; 1.805      ; 2.576      ;
; 0.650  ; i_BT_A             ; state.st_SND_DATA  ; i_BT_A             ; i_CLK       ; -0.500       ; 1.804      ; 2.078      ;
; 0.678  ; i_BT_A             ; state.st_START_COM ; i_BT_A             ; i_CLK       ; -0.500       ; 1.840      ; 2.142      ;
; 0.716  ; i_BT_A             ; state.st_READ_SW   ; i_BT_A             ; i_CLK       ; -0.500       ; 1.805      ; 2.145      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.st_IDLE'                                                                                      ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+
; -0.254 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; 0.000        ; 0.617      ; 0.478      ;
; -0.187 ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; 0.000        ; 1.803      ; 1.646      ;
; -0.153 ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; 0.000        ; 1.804      ; 1.681      ;
; 0.318  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_IDLE ; -0.500       ; 0.617      ; 0.550      ;
; 0.815  ; i_BT_A             ; o_DATA[9]$latch     ; i_BT_A             ; state.st_IDLE ; -0.500       ; 1.804      ; 2.149      ;
; 0.828  ; i_BT_A             ; o_DATA[10]$latch    ; i_BT_A             ; state.st_IDLE ; -0.500       ; 1.803      ; 2.161      ;
; 1.010  ; state.st_START_COM ; o_ENABLE$latch      ; i_CLK              ; state.st_IDLE ; -0.500       ; -0.228     ; 0.312      ;
+--------+--------------------+---------------------+--------------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.st_CLOSE_COM'                                                                                      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+
; -0.232 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.000        ; 0.609      ; 0.482      ;
; -0.192 ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0.000        ; 0.637      ; 0.550      ;
; 0.209  ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch  ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; -0.500       ; 0.609      ; 0.423      ;
; 0.236  ; state.st_CLOSE_COM ; o_ENABLE_STOP$latch ; state.st_CLOSE_COM ; state.st_CLOSE_COM ; -0.500       ; 0.637      ; 0.478      ;
+--------+--------------------+---------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.st_SND_DATA'                                                                                       ;
+--------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node              ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+
; -0.214 ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; 0.000        ; 0.591      ; 0.482      ;
; -0.197 ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; 0.000        ; 0.498      ; 0.406      ;
; 0.227  ; state.st_CLOSE_COM ; o_ENABLE_P2S$latch   ; state.st_CLOSE_COM ; state.st_SND_DATA ; -0.500       ; 0.591      ; 0.423      ;
; 0.267  ; state.st_SND_DATA  ; o_ENABLE_START$latch ; state.st_SND_DATA  ; state.st_SND_DATA ; -0.500       ; 0.498      ; 0.370      ;
+--------+--------------------+----------------------+--------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_CLOSE_COM          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_IDLE               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_READ_SW            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_SND_DATA           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; state.st_START_COM          ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_CLOSE_COM          ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_IDLE               ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_READ_SW            ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_SND_DATA           ;
; 0.010  ; 0.226        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; state.st_START_COM          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_CLOSE_COM|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_IDLE|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_READ_SW|clk        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_SND_DATA|clk       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.232  ; 0.232        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; state.st_START_COM|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.585  ; 0.769        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_START_COM          ;
; 0.696  ; 0.880        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_SND_DATA           ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_CLOSE_COM          ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_IDLE               ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; state.st_READ_SW            ;
; 0.764  ; 0.764        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_START_COM|clk      ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_SND_DATA|clk       ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_CLOSE_COM|clk      ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_IDLE|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; state.st_READ_SW|clk        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_BT_A'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_BT_A ; Rise       ; i_BT_A                      ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; Selector0~1|datac           ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; Selector0~1|combout         ;
; 0.055  ; 0.055        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; Selector0~1clkctrl|inclk[0] ;
; 0.055  ; 0.055        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; Selector0~1clkctrl|outclk   ;
; 0.089  ; 0.089        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; o_DATA[10]$latch|datac      ;
; 0.089  ; 0.089        ; 0.000          ; High Pulse Width ; i_BT_A ; Fall       ; o_DATA[9]$latch|datac       ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; o_DATA[10]$latch            ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; o_DATA[9]$latch             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; i_BT_A~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; i_BT_A~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Rise       ; i_BT_A~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; i_BT_A~input|o              ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; o_DATA[10]$latch            ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; o_DATA[9]$latch             ;
; 0.909  ; 0.909        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; o_DATA[10]$latch|datac      ;
; 0.910  ; 0.910        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; o_DATA[9]$latch|datac       ;
; 0.942  ; 0.942        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; Selector0~1clkctrl|inclk[0] ;
; 0.942  ; 0.942        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; Selector0~1clkctrl|outclk   ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; i_BT_A ; Fall       ; Selector0~1|combout         ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; i_BT_A ; Rise       ; Selector0~1|datac           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.st_READ_SW'                                                                 ;
+-------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[5]$latch|datad             ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[0]$latch|datad             ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[1]$latch|datad             ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[2]$latch|datad             ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[3]$latch|datad             ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[4]$latch|datad             ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[6]$latch|datad             ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; o_DATA[7]$latch|datad             ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[5]$latch                   ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[0]$latch                   ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[1]$latch                   ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[2]$latch                   ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[3]$latch                   ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[4]$latch                   ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[6]$latch                   ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Fall       ; o_DATA[7]$latch                   ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|inclk[0] ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; state.st_READ_SW|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Rise       ; state.st_READ_SW|q                ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|inclk[0] ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; state.st_READ_SW~clkctrl|outclk   ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[1]$latch                   ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[3]$latch                   ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[4]$latch                   ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[6]$latch                   ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[0]$latch                   ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[2]$latch                   ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[5]$latch                   ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; state.st_READ_SW ; Fall       ; o_DATA[7]$latch                   ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[1]$latch|datad             ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[3]$latch|datad             ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[4]$latch|datad             ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[6]$latch|datad             ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[0]$latch|datad             ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[2]$latch|datad             ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[5]$latch|datad             ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; state.st_READ_SW ; Rise       ; o_DATA[7]$latch|datad             ;
+-------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.st_IDLE'                                                            ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; WideOr1~0|combout            ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; WideOr1~0|dataa              ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch|datac    ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch          ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; state.st_START_COM~0|combout ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; state.st_START_COM~0|datac   ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; Selector0~1|combout          ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_DATA[10]$latch             ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_DATA[9]$latch              ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; o_DATA[10]$latch|datac       ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; o_DATA[9]$latch|datac        ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; Selector0~1|datad            ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; o_ENABLE$latch|datac         ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_ENABLE$latch               ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|inclk[0]  ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; state.st_IDLE|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; state.st_IDLE|q              ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|inclk[0]  ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; Selector0~1clkctrl|outclk    ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_ENABLE$latch               ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; o_ENABLE$latch|datac         ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; Selector0~1|datad            ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; o_DATA[9]$latch|datac        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Fall       ; o_DATA[10]$latch|datac       ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; Selector0~1|combout          ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_DATA[9]$latch              ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Rise       ; o_DATA[10]$latch             ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; state.st_START_COM~0|datac   ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; state.st_START_COM~0|combout ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch          ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; o_ENABLE_STOP$latch|datac    ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; state.st_IDLE ; Rise       ; WideOr1~0|dataa              ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; state.st_IDLE ; Fall       ; WideOr1~0|combout            ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.st_SND_DATA'                                                          ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; o_ENABLE_P2S$latch|datad   ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Fall       ; o_ENABLE_P2S$latch         ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; o_ENABLE_START$latch|datad ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Fall       ; o_ENABLE_START$latch       ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr2~0|combout          ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr3~0|combout          ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr2~0|datac            ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; WideOr3~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; state.st_SND_DATA|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Rise       ; state.st_SND_DATA|q        ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr2~0|datac            ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr3~0|datac            ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr2~0|combout          ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; WideOr3~0|combout          ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Fall       ; o_ENABLE_START$latch       ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; o_ENABLE_START$latch|datad ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; state.st_SND_DATA ; Fall       ; o_ENABLE_P2S$latch         ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; state.st_SND_DATA ; Rise       ; o_ENABLE_P2S$latch|datad   ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.st_CLOSE_COM'                                                            ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------------------+
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; o_ENABLE_P2S$latch|datad     ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_P2S$latch           ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; state.st_START_COM~0|combout ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|datad              ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; state.st_START_COM~0|datad   ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|combout            ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch          ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; state.st_CLOSE_COM|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Rise       ; state.st_CLOSE_COM|q         ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch|datac    ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_STOP$latch          ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|combout            ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; WideOr3~0|datad              ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; state.st_START_COM~0|datad   ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; state.st_START_COM~0|combout ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; state.st_CLOSE_COM ; Fall       ; o_ENABLE_P2S$latch           ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; state.st_CLOSE_COM ; Rise       ; o_ENABLE_P2S$latch|datad     ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; i_BT_A        ; i_BT_A           ; -0.654 ; -0.176 ; Rise       ; i_BT_A           ;
; i_BT_B        ; i_BT_A           ; 0.504  ; 1.220  ; Rise       ; i_BT_A           ;
; i_BT_A        ; i_CLK            ; 0.540  ; 1.008  ; Fall       ; i_CLK            ;
; i_BT_B        ; i_CLK            ; 1.695  ; 2.332  ; Fall       ; i_CLK            ;
; i_BT_C        ; i_CLK            ; 1.405  ; 1.962  ; Fall       ; i_CLK            ;
; i_CTRL_P2S    ; i_CLK            ; 0.723  ; 0.920  ; Fall       ; i_CLK            ;
; i_CTRL_START  ; i_CLK            ; 0.434  ; 0.681  ; Fall       ; i_CLK            ;
; i_CTRL_STOP   ; i_CLK            ; 1.482  ; 2.127  ; Fall       ; i_CLK            ;
; i_BT_A        ; state.st_IDLE    ; 0.530  ; 1.008  ; Rise       ; state.st_IDLE    ;
; i_BT_B        ; state.st_IDLE    ; 1.688  ; 2.404  ; Rise       ; state.st_IDLE    ;
; i_DATA_SW[*]  ; state.st_READ_SW ; 1.321  ; 1.959  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[0] ; state.st_READ_SW ; 1.157  ; 1.751  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[1] ; state.st_READ_SW ; 1.094  ; 1.688  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[2] ; state.st_READ_SW ; 1.072  ; 1.669  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[3] ; state.st_READ_SW ; 1.226  ; 1.869  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[4] ; state.st_READ_SW ; 1.050  ; 1.649  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[5] ; state.st_READ_SW ; 1.053  ; 1.659  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[6] ; state.st_READ_SW ; 1.062  ; 1.671  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[7] ; state.st_READ_SW ; 1.321  ; 1.959  ; Fall       ; state.st_READ_SW ;
+---------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; i_BT_A        ; i_BT_A           ; 1.379  ; 0.877  ; Rise       ; i_BT_A           ;
; i_BT_B        ; i_BT_A           ; 0.198  ; -0.503 ; Rise       ; i_BT_A           ;
; i_BT_A        ; i_CLK            ; 0.486  ; 0.069  ; Fall       ; i_CLK            ;
; i_BT_B        ; i_CLK            ; -1.279 ; -1.914 ; Fall       ; i_CLK            ;
; i_BT_C        ; i_CLK            ; -0.739 ; -1.300 ; Fall       ; i_CLK            ;
; i_CTRL_P2S    ; i_CLK            ; -0.078 ; -0.466 ; Fall       ; i_CLK            ;
; i_CTRL_START  ; i_CLK            ; 0.435  ; 0.072  ; Fall       ; i_CLK            ;
; i_CTRL_STOP   ; i_CLK            ; -0.551 ; -1.117 ; Fall       ; i_CLK            ;
; i_BT_A        ; state.st_IDLE    ; 0.157  ; -0.345 ; Rise       ; state.st_IDLE    ;
; i_BT_B        ; state.st_IDLE    ; -1.024 ; -1.725 ; Rise       ; state.st_IDLE    ;
; i_DATA_SW[*]  ; state.st_READ_SW ; -0.532 ; -1.117 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[0] ; state.st_READ_SW ; -0.602 ; -1.178 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[1] ; state.st_READ_SW ; -0.532 ; -1.117 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[2] ; state.st_READ_SW ; -0.603 ; -1.192 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[3] ; state.st_READ_SW ; -0.750 ; -1.384 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[4] ; state.st_READ_SW ; -0.580 ; -1.171 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[5] ; state.st_READ_SW ; -0.584 ; -1.182 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[6] ; state.st_READ_SW ; -0.593 ; -1.193 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[7] ; state.st_READ_SW ; -0.772 ; -1.400 ; Fall       ; state.st_READ_SW ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+----------------+--------------------+-------+-------+------------+--------------------+
; Data Port      ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------+--------------------+-------+-------+------------+--------------------+
; o_DATA[*]      ; i_BT_A             ; 4.852 ; 4.900 ; Rise       ; i_BT_A             ;
;  o_DATA[9]     ; i_BT_A             ; 4.761 ; 4.798 ; Rise       ; i_BT_A             ;
;  o_DATA[10]    ; i_BT_A             ; 4.852 ; 4.900 ; Rise       ; i_BT_A             ;
; o_ENABLE_P2S   ; state.st_CLOSE_COM ; 2.512 ; 2.579 ; Fall       ; state.st_CLOSE_COM ;
; o_ENABLE_STOP  ; state.st_CLOSE_COM ; 2.202 ; 2.215 ; Fall       ; state.st_CLOSE_COM ;
; o_DATA[*]      ; state.st_IDLE      ; 3.630 ; 3.678 ; Rise       ; state.st_IDLE      ;
;  o_DATA[9]     ; state.st_IDLE      ; 3.539 ; 3.576 ; Rise       ; state.st_IDLE      ;
;  o_DATA[10]    ; state.st_IDLE      ; 3.630 ; 3.678 ; Rise       ; state.st_IDLE      ;
; o_ENABLE       ; state.st_IDLE      ; 3.217 ; 3.239 ; Rise       ; state.st_IDLE      ;
; o_ENABLE_STOP  ; state.st_IDLE      ; 2.182 ; 2.195 ; Rise       ; state.st_IDLE      ;
; o_DATA[*]      ; state.st_READ_SW   ; 3.391 ; 3.420 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[0]     ; state.st_READ_SW   ; 3.391 ; 3.420 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[1]     ; state.st_READ_SW   ; 3.288 ; 3.312 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[2]     ; state.st_READ_SW   ; 3.122 ; 3.133 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[3]     ; state.st_READ_SW   ; 3.318 ; 3.344 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[4]     ; state.st_READ_SW   ; 3.165 ; 3.179 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[5]     ; state.st_READ_SW   ; 3.316 ; 3.347 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[6]     ; state.st_READ_SW   ; 3.152 ; 3.164 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[7]     ; state.st_READ_SW   ; 3.143 ; 3.157 ; Fall       ; state.st_READ_SW   ;
; o_ENABLE_P2S   ; state.st_SND_DATA  ; 2.494 ; 2.561 ; Fall       ; state.st_SND_DATA  ;
; o_ENABLE_START ; state.st_SND_DATA  ; 2.044 ; 2.056 ; Fall       ; state.st_SND_DATA  ;
+----------------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+----------------+--------------------+-------+-------+------------+--------------------+
; Data Port      ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------+--------------------+-------+-------+------------+--------------------+
; o_DATA[*]      ; i_BT_A             ; 4.634 ; 4.669 ; Rise       ; i_BT_A             ;
;  o_DATA[9]     ; i_BT_A             ; 4.634 ; 4.669 ; Rise       ; i_BT_A             ;
;  o_DATA[10]    ; i_BT_A             ; 4.723 ; 4.768 ; Rise       ; i_BT_A             ;
; o_ENABLE_P2S   ; state.st_CLOSE_COM ; 2.466 ; 2.530 ; Fall       ; state.st_CLOSE_COM ;
; o_ENABLE_STOP  ; state.st_CLOSE_COM ; 2.166 ; 2.178 ; Fall       ; state.st_CLOSE_COM ;
; o_DATA[*]      ; state.st_IDLE      ; 3.450 ; 3.485 ; Rise       ; state.st_IDLE      ;
;  o_DATA[9]     ; state.st_IDLE      ; 3.450 ; 3.485 ; Rise       ; state.st_IDLE      ;
;  o_DATA[10]    ; state.st_IDLE      ; 3.539 ; 3.584 ; Rise       ; state.st_IDLE      ;
; o_ENABLE       ; state.st_IDLE      ; 3.119 ; 3.140 ; Rise       ; state.st_IDLE      ;
; o_ENABLE_STOP  ; state.st_IDLE      ; 2.146 ; 2.158 ; Rise       ; state.st_IDLE      ;
; o_DATA[*]      ; state.st_READ_SW   ; 3.050 ; 3.059 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[0]     ; state.st_READ_SW   ; 3.309 ; 3.337 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[1]     ; state.st_READ_SW   ; 3.209 ; 3.233 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[2]     ; state.st_READ_SW   ; 3.050 ; 3.059 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[3]     ; state.st_READ_SW   ; 3.238 ; 3.263 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[4]     ; state.st_READ_SW   ; 3.091 ; 3.104 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[5]     ; state.st_READ_SW   ; 3.237 ; 3.266 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[6]     ; state.st_READ_SW   ; 3.079 ; 3.089 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[7]     ; state.st_READ_SW   ; 3.070 ; 3.084 ; Fall       ; state.st_READ_SW   ;
; o_ENABLE_P2S   ; state.st_SND_DATA  ; 2.449 ; 2.513 ; Fall       ; state.st_SND_DATA  ;
; o_ENABLE_START ; state.st_SND_DATA  ; 2.014 ; 2.025 ; Fall       ; state.st_SND_DATA  ;
+----------------+--------------------+-------+-------+------------+--------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+---------------------+--------+---------+----------+---------+---------------------+
; Clock               ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -1.244 ; -2.264  ; N/A      ; N/A     ; -3.000              ;
;  i_BT_A             ; 0.656  ; -2.264  ; N/A      ; N/A     ; -3.000              ;
;  i_CLK              ; -1.240 ; -1.184  ; N/A      ; N/A     ; -3.000              ;
;  state.st_CLOSE_COM ; 0.258  ; -0.411  ; N/A      ; N/A     ; 0.424               ;
;  state.st_IDLE      ; -1.244 ; -0.484  ; N/A      ; N/A     ; 0.375               ;
;  state.st_READ_SW   ; N/A    ; N/A     ; N/A      ; N/A     ; 0.393               ;
;  state.st_SND_DATA  ; 0.109  ; -0.394  ; N/A      ; N/A     ; 0.392               ;
; Design-wide TNS     ; -8.189 ; -11.109 ; 0.0      ; 0.0     ; -11.395             ;
;  i_BT_A             ; 0.000  ; -4.496  ; N/A      ; N/A     ; -3.000              ;
;  i_CLK              ; -5.144 ; -4.372  ; N/A      ; N/A     ; -8.395              ;
;  state.st_CLOSE_COM ; 0.000  ; -0.799  ; N/A      ; N/A     ; 0.000               ;
;  state.st_IDLE      ; -3.045 ; -0.694  ; N/A      ; N/A     ; 0.000               ;
;  state.st_READ_SW   ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  state.st_SND_DATA  ; 0.000  ; -0.748  ; N/A      ; N/A     ; 0.000               ;
+---------------------+--------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; i_BT_A        ; i_BT_A           ; -0.654 ; -0.176 ; Rise       ; i_BT_A           ;
; i_BT_B        ; i_BT_A           ; 1.041  ; 1.552  ; Rise       ; i_BT_A           ;
; i_BT_A        ; i_CLK            ; 1.624  ; 1.867  ; Fall       ; i_CLK            ;
; i_BT_B        ; i_CLK            ; 3.582  ; 4.054  ; Fall       ; i_CLK            ;
; i_BT_C        ; i_CLK            ; 3.103  ; 3.476  ; Fall       ; i_CLK            ;
; i_CTRL_P2S    ; i_CLK            ; 1.810  ; 1.943  ; Fall       ; i_CLK            ;
; i_CTRL_START  ; i_CLK            ; 1.309  ; 1.476  ; Fall       ; i_CLK            ;
; i_CTRL_STOP   ; i_CLK            ; 3.297  ; 3.682  ; Fall       ; i_CLK            ;
; i_BT_A        ; state.st_IDLE    ; 1.113  ; 1.379  ; Rise       ; state.st_IDLE    ;
; i_BT_B        ; state.st_IDLE    ; 3.148  ; 3.659  ; Rise       ; state.st_IDLE    ;
; i_DATA_SW[*]  ; state.st_READ_SW ; 2.462  ; 2.926  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[0] ; state.st_READ_SW ; 2.176  ; 2.594  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[1] ; state.st_READ_SW ; 2.029  ; 2.476  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[2] ; state.st_READ_SW ; 2.011  ; 2.476  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[3] ; state.st_READ_SW ; 2.322  ; 2.779  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[4] ; state.st_READ_SW ; 2.012  ; 2.446  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[5] ; state.st_READ_SW ; 1.996  ; 2.443  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[6] ; state.st_READ_SW ; 1.999  ; 2.458  ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[7] ; state.st_READ_SW ; 2.462  ; 2.926  ; Fall       ; state.st_READ_SW ;
+---------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+---------------+------------------+--------+--------+------------+------------------+
; Data Port     ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+---------------+------------------+--------+--------+------------+------------------+
; i_BT_A        ; i_BT_A           ; 2.264  ; 1.982  ; Rise       ; i_BT_A           ;
; i_BT_B        ; i_BT_A           ; 0.223  ; -0.179 ; Rise       ; i_BT_A           ;
; i_BT_A        ; i_CLK            ; 0.486  ; 0.069  ; Fall       ; i_CLK            ;
; i_BT_B        ; i_CLK            ; -1.279 ; -1.914 ; Fall       ; i_CLK            ;
; i_BT_C        ; i_CLK            ; -0.739 ; -1.300 ; Fall       ; i_CLK            ;
; i_CTRL_P2S    ; i_CLK            ; -0.078 ; -0.466 ; Fall       ; i_CLK            ;
; i_CTRL_START  ; i_CLK            ; 0.435  ; 0.072  ; Fall       ; i_CLK            ;
; i_CTRL_STOP   ; i_CLK            ; -0.551 ; -1.117 ; Fall       ; i_CLK            ;
; i_BT_A        ; state.st_IDLE    ; 0.157  ; -0.191 ; Rise       ; state.st_IDLE    ;
; i_BT_B        ; state.st_IDLE    ; -1.024 ; -1.725 ; Rise       ; state.st_IDLE    ;
; i_DATA_SW[*]  ; state.st_READ_SW ; -0.532 ; -1.117 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[0] ; state.st_READ_SW ; -0.602 ; -1.178 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[1] ; state.st_READ_SW ; -0.532 ; -1.117 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[2] ; state.st_READ_SW ; -0.603 ; -1.192 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[3] ; state.st_READ_SW ; -0.750 ; -1.384 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[4] ; state.st_READ_SW ; -0.580 ; -1.171 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[5] ; state.st_READ_SW ; -0.584 ; -1.182 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[6] ; state.st_READ_SW ; -0.593 ; -1.193 ; Fall       ; state.st_READ_SW ;
;  i_DATA_SW[7] ; state.st_READ_SW ; -0.772 ; -1.400 ; Fall       ; state.st_READ_SW ;
+---------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+----------------+--------------------+-------+-------+------------+--------------------+
; Data Port      ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------+--------------------+-------+-------+------------+--------------------+
; o_DATA[*]      ; i_BT_A             ; 8.284 ; 8.207 ; Rise       ; i_BT_A             ;
;  o_DATA[9]     ; i_BT_A             ; 8.097 ; 8.037 ; Rise       ; i_BT_A             ;
;  o_DATA[10]    ; i_BT_A             ; 8.284 ; 8.207 ; Rise       ; i_BT_A             ;
; o_ENABLE_P2S   ; state.st_CLOSE_COM ; 4.246 ; 4.190 ; Fall       ; state.st_CLOSE_COM ;
; o_ENABLE_STOP  ; state.st_CLOSE_COM ; 3.736 ; 3.671 ; Fall       ; state.st_CLOSE_COM ;
; o_DATA[*]      ; state.st_IDLE      ; 6.111 ; 6.034 ; Rise       ; state.st_IDLE      ;
;  o_DATA[9]     ; state.st_IDLE      ; 5.924 ; 5.864 ; Rise       ; state.st_IDLE      ;
;  o_DATA[10]    ; state.st_IDLE      ; 6.111 ; 6.034 ; Rise       ; state.st_IDLE      ;
; o_ENABLE       ; state.st_IDLE      ; 5.466 ; 5.397 ; Rise       ; state.st_IDLE      ;
; o_ENABLE_STOP  ; state.st_IDLE      ; 3.734 ; 3.669 ; Rise       ; state.st_IDLE      ;
; o_DATA[*]      ; state.st_READ_SW   ; 5.678 ; 5.594 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[0]     ; state.st_READ_SW   ; 5.678 ; 5.594 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[1]     ; state.st_READ_SW   ; 5.460 ; 5.381 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[2]     ; state.st_READ_SW   ; 5.185 ; 5.119 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[3]     ; state.st_READ_SW   ; 5.523 ; 5.456 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[4]     ; state.st_READ_SW   ; 5.249 ; 5.185 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[5]     ; state.st_READ_SW   ; 5.491 ; 5.420 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[6]     ; state.st_READ_SW   ; 5.238 ; 5.168 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[7]     ; state.st_READ_SW   ; 5.206 ; 5.145 ; Fall       ; state.st_READ_SW   ;
; o_ENABLE_P2S   ; state.st_SND_DATA  ; 4.229 ; 4.173 ; Fall       ; state.st_SND_DATA  ;
; o_ENABLE_START ; state.st_SND_DATA  ; 3.449 ; 3.386 ; Fall       ; state.st_SND_DATA  ;
+----------------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+----------------+--------------------+-------+-------+------------+--------------------+
; Data Port      ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+----------------+--------------------+-------+-------+------------+--------------------+
; o_DATA[*]      ; i_BT_A             ; 4.634 ; 4.669 ; Rise       ; i_BT_A             ;
;  o_DATA[9]     ; i_BT_A             ; 4.634 ; 4.669 ; Rise       ; i_BT_A             ;
;  o_DATA[10]    ; i_BT_A             ; 4.723 ; 4.768 ; Rise       ; i_BT_A             ;
; o_ENABLE_P2S   ; state.st_CLOSE_COM ; 2.466 ; 2.530 ; Fall       ; state.st_CLOSE_COM ;
; o_ENABLE_STOP  ; state.st_CLOSE_COM ; 2.166 ; 2.178 ; Fall       ; state.st_CLOSE_COM ;
; o_DATA[*]      ; state.st_IDLE      ; 3.450 ; 3.485 ; Rise       ; state.st_IDLE      ;
;  o_DATA[9]     ; state.st_IDLE      ; 3.450 ; 3.485 ; Rise       ; state.st_IDLE      ;
;  o_DATA[10]    ; state.st_IDLE      ; 3.539 ; 3.584 ; Rise       ; state.st_IDLE      ;
; o_ENABLE       ; state.st_IDLE      ; 3.119 ; 3.140 ; Rise       ; state.st_IDLE      ;
; o_ENABLE_STOP  ; state.st_IDLE      ; 2.146 ; 2.158 ; Rise       ; state.st_IDLE      ;
; o_DATA[*]      ; state.st_READ_SW   ; 3.050 ; 3.059 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[0]     ; state.st_READ_SW   ; 3.309 ; 3.337 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[1]     ; state.st_READ_SW   ; 3.209 ; 3.233 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[2]     ; state.st_READ_SW   ; 3.050 ; 3.059 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[3]     ; state.st_READ_SW   ; 3.238 ; 3.263 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[4]     ; state.st_READ_SW   ; 3.091 ; 3.104 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[5]     ; state.st_READ_SW   ; 3.237 ; 3.266 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[6]     ; state.st_READ_SW   ; 3.079 ; 3.089 ; Fall       ; state.st_READ_SW   ;
;  o_DATA[7]     ; state.st_READ_SW   ; 3.070 ; 3.084 ; Fall       ; state.st_READ_SW   ;
; o_ENABLE_P2S   ; state.st_SND_DATA  ; 2.449 ; 2.513 ; Fall       ; state.st_SND_DATA  ;
; o_ENABLE_START ; state.st_SND_DATA  ; 2.014 ; 2.025 ; Fall       ; state.st_SND_DATA  ;
+----------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_ENABLE_START ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ENABLE_P2S   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ENABLE_STOP  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ENABLE       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_RST                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CTRL_START            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CTRL_P2S              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CTRL_STOP             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_BT_C                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_BT_A                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_BT_B                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA_SW[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA_SW[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA_SW[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA_SW[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA_SW[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA_SW[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA_SW[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA_SW[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_ENABLE_START ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ENABLE_P2S   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ENABLE_STOP  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_ENABLE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_ENABLE_START ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ENABLE_P2S   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ENABLE_STOP  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_ENABLE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; i_BT_A             ; i_BT_A             ; 2        ; 2        ; 0        ; 0        ;
; i_BT_A             ; i_CLK              ; 0        ; 0        ; 8        ; 8        ;
; i_CLK              ; i_CLK              ; 0        ; 0        ; 0        ; 14       ;
; state.st_CLOSE_COM ; i_CLK              ; 0        ; 0        ; 18       ; 18       ;
; state.st_IDLE      ; i_CLK              ; 0        ; 0        ; 13       ; 13       ;
; state.st_READ_SW   ; i_CLK              ; 0        ; 0        ; 18       ; 18       ;
; state.st_SND_DATA  ; i_CLK              ; 0        ; 0        ; 19       ; 19       ;
; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0        ; 0        ; 2        ; 2        ;
; i_BT_A             ; state.st_IDLE      ; 2        ; 2        ; 0        ; 0        ;
; i_CLK              ; state.st_IDLE      ; 0        ; 1        ; 0        ; 0        ;
; state.st_CLOSE_COM ; state.st_IDLE      ; 1        ; 1        ; 0        ; 0        ;
; state.st_CLOSE_COM ; state.st_SND_DATA  ; 0        ; 0        ; 1        ; 1        ;
; state.st_SND_DATA  ; state.st_SND_DATA  ; 0        ; 0        ; 1        ; 1        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; i_BT_A             ; i_BT_A             ; 2        ; 2        ; 0        ; 0        ;
; i_BT_A             ; i_CLK              ; 0        ; 0        ; 8        ; 8        ;
; i_CLK              ; i_CLK              ; 0        ; 0        ; 0        ; 14       ;
; state.st_CLOSE_COM ; i_CLK              ; 0        ; 0        ; 18       ; 18       ;
; state.st_IDLE      ; i_CLK              ; 0        ; 0        ; 13       ; 13       ;
; state.st_READ_SW   ; i_CLK              ; 0        ; 0        ; 18       ; 18       ;
; state.st_SND_DATA  ; i_CLK              ; 0        ; 0        ; 19       ; 19       ;
; state.st_CLOSE_COM ; state.st_CLOSE_COM ; 0        ; 0        ; 2        ; 2        ;
; i_BT_A             ; state.st_IDLE      ; 2        ; 2        ; 0        ; 0        ;
; i_CLK              ; state.st_IDLE      ; 0        ; 1        ; 0        ; 0        ;
; state.st_CLOSE_COM ; state.st_IDLE      ; 1        ; 1        ; 0        ; 0        ;
; state.st_CLOSE_COM ; state.st_SND_DATA  ; 0        ; 0        ; 1        ; 1        ;
; state.st_SND_DATA  ; state.st_SND_DATA  ; 0        ; 0        ; 1        ; 1        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 30    ; 30   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Dec 03 08:09:02 2018
Info: Command: quartus_sta STM_MASTER -c STM_MASTER
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'STM_MASTER.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLK i_CLK
    Info (332105): create_clock -period 1.000 -name state.st_READ_SW state.st_READ_SW
    Info (332105): create_clock -period 1.000 -name i_BT_A i_BT_A
    Info (332105): create_clock -period 1.000 -name state.st_SND_DATA state.st_SND_DATA
    Info (332105): create_clock -period 1.000 -name state.st_CLOSE_COM state.st_CLOSE_COM
    Info (332105): create_clock -period 1.000 -name state.st_IDLE state.st_IDLE
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.244
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.244              -3.045 state.st_IDLE 
    Info (332119):    -1.240              -5.144 i_CLK 
    Info (332119):     0.109               0.000 state.st_SND_DATA 
    Info (332119):     0.258               0.000 state.st_CLOSE_COM 
    Info (332119):     1.208               0.000 i_BT_A 
Info (332146): Worst-case hold slack is -2.264
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.264              -4.496 i_BT_A 
    Info (332119):    -1.170              -4.372 i_CLK 
    Info (332119):    -0.484              -0.694 state.st_IDLE 
    Info (332119):    -0.411              -0.799 state.st_CLOSE_COM 
    Info (332119):    -0.394              -0.748 state.st_SND_DATA 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -8.000 i_CLK 
    Info (332119):    -3.000              -3.000 i_BT_A 
    Info (332119):     0.392               0.000 state.st_SND_DATA 
    Info (332119):     0.395               0.000 state.st_IDLE 
    Info (332119):     0.426               0.000 state.st_CLOSE_COM 
    Info (332119):     0.459               0.000 state.st_READ_SW 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.152              -2.810 state.st_IDLE 
    Info (332119):    -1.089              -4.327 i_CLK 
    Info (332119):     0.149               0.000 state.st_SND_DATA 
    Info (332119):     0.266               0.000 state.st_CLOSE_COM 
    Info (332119):     1.097               0.000 i_BT_A 
Info (332146): Worst-case hold slack is -1.972
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.972              -3.934 i_BT_A 
    Info (332119):    -1.184              -4.239 i_CLK 
    Info (332119):    -0.447              -0.461 state.st_IDLE 
    Info (332119):    -0.364              -0.725 state.st_CLOSE_COM 
    Info (332119):    -0.353              -0.665 state.st_SND_DATA 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -8.000 i_CLK 
    Info (332119):    -3.000              -3.000 i_BT_A 
    Info (332119):     0.375               0.000 state.st_IDLE 
    Info (332119):     0.410               0.000 state.st_SND_DATA 
    Info (332119):     0.452               0.000 state.st_CLOSE_COM 
    Info (332119):     0.468               0.000 state.st_READ_SW 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.737
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.737              -1.808 state.st_IDLE 
    Info (332119):    -0.150              -0.314 i_CLK 
    Info (332119):     0.280               0.000 state.st_SND_DATA 
    Info (332119):     0.373               0.000 state.st_CLOSE_COM 
    Info (332119):     0.656               0.000 i_BT_A 
Info (332146): Worst-case hold slack is -1.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.379              -2.724 i_BT_A 
    Info (332119):    -1.018              -4.343 i_CLK 
    Info (332119):    -0.254              -0.594 state.st_IDLE 
    Info (332119):    -0.232              -0.424 state.st_CLOSE_COM 
    Info (332119):    -0.214              -0.411 state.st_SND_DATA 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -8.395 i_CLK 
    Info (332119):    -3.000              -3.000 i_BT_A 
    Info (332119):     0.393               0.000 state.st_READ_SW 
    Info (332119):     0.405               0.000 state.st_IDLE 
    Info (332119):     0.423               0.000 state.st_SND_DATA 
    Info (332119):     0.424               0.000 state.st_CLOSE_COM 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4699 megabytes
    Info: Processing ended: Mon Dec 03 08:09:05 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


