Classic Timing Analyzer report for multiplier
Tue Jan 10 08:38:17 2012
Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clock'
  6. Clock Hold: 'clock'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                  ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------+--------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                      ; To                       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------+--------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 6.551 ns                         ; b[0]                      ; np_register:inst16|inst2 ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 20.847 ns                        ; np_register:inst16|inst   ; p_input[7]               ; clock      ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 21.274 ns                        ; b[0]                      ; p_input[7]               ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 4.443 ns                         ; b[1]                      ; np_register:inst16|inst6 ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 154.08 MHz ( period = 6.490 ns ) ; np_register:inst16|inst7  ; np_register:inst16|inst3 ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; state_machine:inst1|inst2 ; np_register:inst16|inst  ; clock      ; clock    ; 23           ;
; Total number of failed paths ;                                          ;               ;                                  ;                           ;                          ;            ;          ; 23           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------+--------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C20F400C7       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                       ;
+-------+------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                      ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 154.08 MHz ( period = 6.490 ns )               ; np_register:inst16|inst7  ; np_register:inst16|inst3  ; clock      ; clock    ; None                        ; None                      ; 4.262 ns                ;
; N/A   ; 161.34 MHz ( period = 6.198 ns )               ; np_register:inst16|inst   ; np_register:inst16|inst2  ; clock      ; clock    ; None                        ; None                      ; 3.970 ns                ;
; N/A   ; 161.86 MHz ( period = 6.178 ns )               ; np_register:inst16|inst7  ; np_register:inst16|inst2  ; clock      ; clock    ; None                        ; None                      ; 3.950 ns                ;
; N/A   ; 162.76 MHz ( period = 6.144 ns )               ; np_register:inst16|inst8  ; np_register:inst16|inst3  ; clock      ; clock    ; None                        ; None                      ; 3.916 ns                ;
; N/A   ; 164.99 MHz ( period = 6.061 ns )               ; np_register:inst16|inst3  ; np_register:inst16|inst2  ; clock      ; clock    ; None                        ; None                      ; 3.833 ns                ;
; N/A   ; 169.69 MHz ( period = 5.893 ns )               ; np_register:inst16|inst8  ; np_register:inst16|inst2  ; clock      ; clock    ; None                        ; None                      ; 3.665 ns                ;
; N/A   ; 171.17 MHz ( period = 5.842 ns )               ; np_register:inst16|inst2  ; np_register:inst16|inst2  ; clock      ; clock    ; None                        ; None                      ; 3.614 ns                ;
; N/A   ; 174.83 MHz ( period = 5.720 ns )               ; np_register:inst16|inst   ; np_register:inst16|inst   ; clock      ; clock    ; None                        ; None                      ; 3.492 ns                ;
; N/A   ; 175.56 MHz ( period = 5.696 ns )               ; np_register:inst16|inst   ; np_register:inst16|inst3  ; clock      ; clock    ; None                        ; None                      ; 3.468 ns                ;
; N/A   ; 181.46 MHz ( period = 5.511 ns )               ; np_register:inst16|inst2  ; np_register:inst16|inst3  ; clock      ; clock    ; None                        ; None                      ; 3.283 ns                ;
; N/A   ; 183.89 MHz ( period = 5.438 ns )               ; np_register:inst16|inst2  ; np_register:inst16|inst   ; clock      ; clock    ; None                        ; None                      ; 3.210 ns                ;
; N/A   ; 184.06 MHz ( period = 5.433 ns )               ; np_register:inst16|inst8  ; np_register:inst16|inst   ; clock      ; clock    ; None                        ; None                      ; 3.205 ns                ;
; N/A   ; 189.07 MHz ( period = 5.289 ns )               ; np_register:inst16|inst7  ; np_register:inst16|inst   ; clock      ; clock    ; None                        ; None                      ; 3.061 ns                ;
; N/A   ; 191.35 MHz ( period = 5.226 ns )               ; np_register:inst16|inst3  ; np_register:inst16|inst   ; clock      ; clock    ; None                        ; None                      ; 2.998 ns                ;
; N/A   ; 191.83 MHz ( period = 5.213 ns )               ; np_register:inst16|inst8  ; np_register:inst16|inst4  ; clock      ; clock    ; None                        ; None                      ; 2.985 ns                ;
; N/A   ; 199.68 MHz ( period = 5.008 ns )               ; np_register:inst16|inst3  ; np_register:inst16|inst4  ; clock      ; clock    ; None                        ; None                      ; 2.780 ns                ;
; N/A   ; 203.25 MHz ( period = 4.920 ns )               ; np_register:inst16|inst7  ; np_register:inst16|inst4  ; clock      ; clock    ; None                        ; None                      ; 2.692 ns                ;
; N/A   ; 203.87 MHz ( period = 4.905 ns )               ; np_register:inst16|inst3  ; np_register:inst16|inst3  ; clock      ; clock    ; None                        ; None                      ; 2.677 ns                ;
; N/A   ; 208.42 MHz ( period = 4.798 ns )               ; np_register:inst16|inst6  ; np_register:inst16|inst7  ; clock      ; clock    ; None                        ; None                      ; 2.570 ns                ;
; N/A   ; 210.61 MHz ( period = 4.748 ns )               ; np_register:inst16|inst   ; np_register:inst16|inst4  ; clock      ; clock    ; None                        ; None                      ; 2.520 ns                ;
; N/A   ; 222.17 MHz ( period = 4.501 ns )               ; np_register:inst16|inst7  ; np_register:inst16|inst8  ; clock      ; clock    ; None                        ; None                      ; 2.273 ns                ;
; N/A   ; 319.39 MHz ( period = 3.131 ns )               ; np_register:inst16|inst5  ; np_register:inst16|inst6  ; clock      ; clock    ; None                        ; None                      ; 0.903 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; np_register:inst16|inst4  ; np_register:inst16|inst5  ; clock      ; clock    ; None                        ; None                      ; 0.735 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; state_machine:inst1|inst1 ; inst28                    ; clock      ; clock    ; None                        ; None                      ; 1.669 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; state_machine:inst1|inst2 ; inst28                    ; clock      ; clock    ; None                        ; None                      ; 1.503 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; state_machine:inst1|inst  ; inst28                    ; clock      ; clock    ; None                        ; None                      ; 1.405 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; state_machine:inst1|inst1 ; state_machine:inst1|inst2 ; clock      ; clock    ; None                        ; None                      ; 1.098 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; state_machine:inst1|inst1 ; state_machine:inst1|inst1 ; clock      ; clock    ; None                        ; None                      ; 1.083 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; state_machine:inst1|inst2 ; state_machine:inst1|inst2 ; clock      ; clock    ; None                        ; None                      ; 0.952 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; inst28                    ; state_machine:inst1|inst  ; clock      ; clock    ; None                        ; None                      ; 0.911 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; inst28                    ; inst28                    ; clock      ; clock    ; None                        ; None                      ; 0.907 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; state_machine:inst1|inst  ; state_machine:inst1|inst1 ; clock      ; clock    ; None                        ; None                      ; 0.870 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; state_machine:inst1|inst  ; state_machine:inst1|inst2 ; clock      ; clock    ; None                        ; None                      ; 0.863 ns                ;
; N/A   ; Restricted to 320.10 MHz ( period = 3.124 ns ) ; state_machine:inst1|inst  ; state_machine:inst1|inst  ; clock      ; clock    ; None                        ; None                      ; 0.850 ns                ;
+-------+------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                          ;
+------------------------------------------+---------------------------+--------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                      ; To                       ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+---------------------------+--------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst2 ; np_register:inst16|inst  ; clock      ; clock    ; None                       ; None                       ; 1.509 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst2 ; np_register:inst16|inst5 ; clock      ; clock    ; None                       ; None                       ; 1.672 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst2 ; np_register:inst16|inst4 ; clock      ; clock    ; None                       ; None                       ; 1.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst1 ; np_register:inst16|inst  ; clock      ; clock    ; None                       ; None                       ; 1.723 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst2 ; np_register:inst16|inst6 ; clock      ; clock    ; None                       ; None                       ; 1.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst  ; np_register:inst16|inst5 ; clock      ; clock    ; None                       ; None                       ; 1.777 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst  ; np_register:inst16|inst4 ; clock      ; clock    ; None                       ; None                       ; 1.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst  ; np_register:inst16|inst6 ; clock      ; clock    ; None                       ; None                       ; 1.836 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst1 ; np_register:inst16|inst5 ; clock      ; clock    ; None                       ; None                       ; 1.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst1 ; np_register:inst16|inst4 ; clock      ; clock    ; None                       ; None                       ; 1.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst2 ; np_register:inst16|inst8 ; clock      ; clock    ; None                       ; None                       ; 1.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst1 ; np_register:inst16|inst6 ; clock      ; clock    ; None                       ; None                       ; 1.949 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst1 ; np_register:inst16|inst8 ; clock      ; clock    ; None                       ; None                       ; 2.056 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst1 ; np_register:inst16|inst2 ; clock      ; clock    ; None                       ; None                       ; 2.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst2 ; np_register:inst16|inst2 ; clock      ; clock    ; None                       ; None                       ; 2.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst2 ; np_register:inst16|inst3 ; clock      ; clock    ; None                       ; None                       ; 2.475 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst1 ; np_register:inst16|inst3 ; clock      ; clock    ; None                       ; None                       ; 2.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst1 ; np_register:inst16|inst7 ; clock      ; clock    ; None                       ; None                       ; 3.251 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst2 ; np_register:inst16|inst7 ; clock      ; clock    ; None                       ; None                       ; 3.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; state_machine:inst1|inst  ; np_register:inst16|inst7 ; clock      ; clock    ; None                       ; None                       ; 3.550 ns                 ;
; Not operational: Clock Skew > Data Delay ; np_register:inst16|inst4  ; np_register:inst16|inst5 ; clock      ; clock    ; None                       ; None                       ; 0.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; np_register:inst16|inst5  ; np_register:inst16|inst6 ; clock      ; clock    ; None                       ; None                       ; 0.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; np_register:inst16|inst7  ; np_register:inst16|inst4 ; clock      ; clock    ; None                       ; None                       ; 1.736 ns                 ;
+------------------------------------------+---------------------------+--------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------+
; tsu                                                                             ;
+-------+--------------+------------+-------+--------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                       ; To Clock ;
+-------+--------------+------------+-------+--------------------------+----------+
; N/A   ; None         ; 6.551 ns   ; b[0]  ; np_register:inst16|inst2 ; clock    ;
; N/A   ; None         ; 6.324 ns   ; b[0]  ; np_register:inst16|inst3 ; clock    ;
; N/A   ; None         ; 6.284 ns   ; a[0]  ; np_register:inst16|inst2 ; clock    ;
; N/A   ; None         ; 6.147 ns   ; b[0]  ; np_register:inst16|inst  ; clock    ;
; N/A   ; None         ; 6.057 ns   ; a[0]  ; np_register:inst16|inst3 ; clock    ;
; N/A   ; None         ; 5.880 ns   ; a[0]  ; np_register:inst16|inst  ; clock    ;
; N/A   ; None         ; 5.842 ns   ; b[0]  ; np_register:inst16|inst7 ; clock    ;
; N/A   ; None         ; 5.575 ns   ; a[0]  ; np_register:inst16|inst7 ; clock    ;
; N/A   ; None         ; 5.030 ns   ; b[0]  ; np_register:inst16|inst4 ; clock    ;
; N/A   ; None         ; 4.539 ns   ; start ; inst28                   ; clock    ;
; N/A   ; None         ; 4.515 ns   ; a[2]  ; np_register:inst16|inst2 ; clock    ;
; N/A   ; None         ; 4.490 ns   ; a[0]  ; np_register:inst16|inst4 ; clock    ;
; N/A   ; None         ; 4.284 ns   ; a[2]  ; np_register:inst16|inst3 ; clock    ;
; N/A   ; None         ; 4.149 ns   ; b[0]  ; np_register:inst16|inst5 ; clock    ;
; N/A   ; None         ; 4.111 ns   ; a[2]  ; np_register:inst16|inst  ; clock    ;
; N/A   ; None         ; 3.882 ns   ; a[0]  ; np_register:inst16|inst5 ; clock    ;
; N/A   ; None         ; 3.875 ns   ; b[3]  ; np_register:inst16|inst2 ; clock    ;
; N/A   ; None         ; 3.869 ns   ; a[2]  ; np_register:inst16|inst7 ; clock    ;
; N/A   ; None         ; 3.694 ns   ; b[0]  ; np_register:inst16|inst6 ; clock    ;
; N/A   ; None         ; 3.688 ns   ; a[1]  ; np_register:inst16|inst2 ; clock    ;
; N/A   ; None         ; 3.644 ns   ; b[3]  ; np_register:inst16|inst3 ; clock    ;
; N/A   ; None         ; 3.506 ns   ; a[2]  ; np_register:inst16|inst4 ; clock    ;
; N/A   ; None         ; 3.471 ns   ; b[3]  ; np_register:inst16|inst  ; clock    ;
; N/A   ; None         ; 3.464 ns   ; b[1]  ; np_register:inst16|inst2 ; clock    ;
; N/A   ; None         ; 3.457 ns   ; a[1]  ; np_register:inst16|inst3 ; clock    ;
; N/A   ; None         ; 3.427 ns   ; a[0]  ; np_register:inst16|inst6 ; clock    ;
; N/A   ; None         ; 3.376 ns   ; b[2]  ; np_register:inst16|inst2 ; clock    ;
; N/A   ; None         ; 3.284 ns   ; a[1]  ; np_register:inst16|inst  ; clock    ;
; N/A   ; None         ; 3.237 ns   ; b[1]  ; np_register:inst16|inst3 ; clock    ;
; N/A   ; None         ; 3.229 ns   ; b[3]  ; np_register:inst16|inst7 ; clock    ;
; N/A   ; None         ; 3.145 ns   ; b[2]  ; np_register:inst16|inst3 ; clock    ;
; N/A   ; None         ; 3.060 ns   ; b[1]  ; np_register:inst16|inst  ; clock    ;
; N/A   ; None         ; 3.042 ns   ; a[1]  ; np_register:inst16|inst7 ; clock    ;
; N/A   ; None         ; 2.972 ns   ; b[2]  ; np_register:inst16|inst  ; clock    ;
; N/A   ; None         ; 2.866 ns   ; b[3]  ; np_register:inst16|inst4 ; clock    ;
; N/A   ; None         ; 2.755 ns   ; b[1]  ; np_register:inst16|inst7 ; clock    ;
; N/A   ; None         ; 2.730 ns   ; b[2]  ; np_register:inst16|inst7 ; clock    ;
; N/A   ; None         ; 2.679 ns   ; a[1]  ; np_register:inst16|inst4 ; clock    ;
; N/A   ; None         ; 2.417 ns   ; a[3]  ; np_register:inst16|inst2 ; clock    ;
; N/A   ; None         ; 2.367 ns   ; b[2]  ; np_register:inst16|inst4 ; clock    ;
; N/A   ; None         ; 2.186 ns   ; a[3]  ; np_register:inst16|inst3 ; clock    ;
; N/A   ; None         ; 2.113 ns   ; a[2]  ; np_register:inst16|inst5 ; clock    ;
; N/A   ; None         ; 2.013 ns   ; a[3]  ; np_register:inst16|inst  ; clock    ;
; N/A   ; None         ; 1.771 ns   ; a[3]  ; np_register:inst16|inst7 ; clock    ;
; N/A   ; None         ; 1.670 ns   ; b[1]  ; np_register:inst16|inst4 ; clock    ;
; N/A   ; None         ; 1.578 ns   ; a[2]  ; np_register:inst16|inst6 ; clock    ;
; N/A   ; None         ; 1.473 ns   ; b[3]  ; np_register:inst16|inst5 ; clock    ;
; N/A   ; None         ; 1.408 ns   ; a[3]  ; np_register:inst16|inst4 ; clock    ;
; N/A   ; None         ; 1.286 ns   ; a[1]  ; np_register:inst16|inst5 ; clock    ;
; N/A   ; None         ; 1.062 ns   ; b[1]  ; np_register:inst16|inst5 ; clock    ;
; N/A   ; None         ; 0.974 ns   ; b[2]  ; np_register:inst16|inst5 ; clock    ;
; N/A   ; None         ; 0.751 ns   ; a[1]  ; np_register:inst16|inst6 ; clock    ;
; N/A   ; None         ; 0.687 ns   ; b[3]  ; np_register:inst16|inst6 ; clock    ;
; N/A   ; None         ; 0.607 ns   ; b[1]  ; np_register:inst16|inst6 ; clock    ;
; N/A   ; None         ; 0.188 ns   ; b[2]  ; np_register:inst16|inst6 ; clock    ;
; N/A   ; None         ; 0.015 ns   ; a[3]  ; np_register:inst16|inst5 ; clock    ;
; N/A   ; None         ; -0.524 ns  ; a[3]  ; np_register:inst16|inst6 ; clock    ;
+-------+--------------+------------+-------+--------------------------+----------+


+------------------------------------------------------------------------------------------+
; tco                                                                                      ;
+-------+--------------+------------+---------------------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From                      ; To          ; From Clock ;
+-------+--------------+------------+---------------------------+-------------+------------+
; N/A   ; None         ; 20.847 ns  ; np_register:inst16|inst   ; p_input[8]  ; clock      ;
; N/A   ; None         ; 20.847 ns  ; np_register:inst16|inst   ; p_input[7]  ; clock      ;
; N/A   ; None         ; 20.622 ns  ; np_register:inst16|inst   ; data_out[8] ; clock      ;
; N/A   ; None         ; 20.622 ns  ; np_register:inst16|inst   ; data_out[7] ; clock      ;
; N/A   ; None         ; 20.565 ns  ; np_register:inst16|inst2  ; p_input[8]  ; clock      ;
; N/A   ; None         ; 20.565 ns  ; np_register:inst16|inst2  ; p_input[7]  ; clock      ;
; N/A   ; None         ; 20.560 ns  ; np_register:inst16|inst8  ; p_input[8]  ; clock      ;
; N/A   ; None         ; 20.560 ns  ; np_register:inst16|inst8  ; p_input[7]  ; clock      ;
; N/A   ; None         ; 20.436 ns  ; np_register:inst16|inst7  ; data_out[5] ; clock      ;
; N/A   ; None         ; 20.416 ns  ; np_register:inst16|inst7  ; p_input[8]  ; clock      ;
; N/A   ; None         ; 20.416 ns  ; np_register:inst16|inst7  ; p_input[7]  ; clock      ;
; N/A   ; None         ; 20.353 ns  ; np_register:inst16|inst3  ; p_input[8]  ; clock      ;
; N/A   ; None         ; 20.353 ns  ; np_register:inst16|inst3  ; p_input[7]  ; clock      ;
; N/A   ; None         ; 20.340 ns  ; np_register:inst16|inst2  ; data_out[8] ; clock      ;
; N/A   ; None         ; 20.340 ns  ; np_register:inst16|inst2  ; data_out[7] ; clock      ;
; N/A   ; None         ; 20.335 ns  ; np_register:inst16|inst8  ; data_out[8] ; clock      ;
; N/A   ; None         ; 20.335 ns  ; np_register:inst16|inst8  ; data_out[7] ; clock      ;
; N/A   ; None         ; 20.191 ns  ; np_register:inst16|inst7  ; data_out[8] ; clock      ;
; N/A   ; None         ; 20.191 ns  ; np_register:inst16|inst7  ; data_out[7] ; clock      ;
; N/A   ; None         ; 20.128 ns  ; np_register:inst16|inst3  ; data_out[8] ; clock      ;
; N/A   ; None         ; 20.128 ns  ; np_register:inst16|inst3  ; data_out[7] ; clock      ;
; N/A   ; None         ; 20.090 ns  ; np_register:inst16|inst8  ; data_out[5] ; clock      ;
; N/A   ; None         ; 19.773 ns  ; np_register:inst16|inst8  ; data_out[4] ; clock      ;
; N/A   ; None         ; 19.711 ns  ; np_register:inst16|inst   ; p_input[6]  ; clock      ;
; N/A   ; None         ; 19.697 ns  ; np_register:inst16|inst7  ; p_input[5]  ; clock      ;
; N/A   ; None         ; 19.691 ns  ; np_register:inst16|inst7  ; p_input[6]  ; clock      ;
; N/A   ; None         ; 19.642 ns  ; np_register:inst16|inst   ; data_out[5] ; clock      ;
; N/A   ; None         ; 19.574 ns  ; np_register:inst16|inst3  ; p_input[6]  ; clock      ;
; N/A   ; None         ; 19.568 ns  ; np_register:inst16|inst3  ; data_out[4] ; clock      ;
; N/A   ; None         ; 19.480 ns  ; np_register:inst16|inst7  ; data_out[4] ; clock      ;
; N/A   ; None         ; 19.457 ns  ; np_register:inst16|inst2  ; data_out[5] ; clock      ;
; N/A   ; None         ; 19.406 ns  ; np_register:inst16|inst8  ; p_input[6]  ; clock      ;
; N/A   ; None         ; 19.355 ns  ; np_register:inst16|inst2  ; p_input[6]  ; clock      ;
; N/A   ; None         ; 19.351 ns  ; np_register:inst16|inst8  ; p_input[5]  ; clock      ;
; N/A   ; None         ; 19.308 ns  ; np_register:inst16|inst   ; data_out[4] ; clock      ;
; N/A   ; None         ; 19.194 ns  ; np_register:inst16|inst7  ; p_input[0]  ; clock      ;
; N/A   ; None         ; 18.903 ns  ; np_register:inst16|inst   ; p_input[5]  ; clock      ;
; N/A   ; None         ; 18.851 ns  ; np_register:inst16|inst3  ; data_out[5] ; clock      ;
; N/A   ; None         ; 18.749 ns  ; np_register:inst16|inst8  ; p_input[4]  ; clock      ;
; N/A   ; None         ; 18.748 ns  ; np_register:inst16|inst5  ; p_input[2]  ; clock      ;
; N/A   ; None         ; 18.718 ns  ; np_register:inst16|inst2  ; p_input[5]  ; clock      ;
; N/A   ; None         ; 18.544 ns  ; np_register:inst16|inst3  ; p_input[4]  ; clock      ;
; N/A   ; None         ; 18.456 ns  ; np_register:inst16|inst7  ; p_input[4]  ; clock      ;
; N/A   ; None         ; 18.335 ns  ; np_register:inst16|inst   ; data_out[6] ; clock      ;
; N/A   ; None         ; 18.315 ns  ; np_register:inst16|inst7  ; data_out[6] ; clock      ;
; N/A   ; None         ; 18.284 ns  ; np_register:inst16|inst   ; p_input[4]  ; clock      ;
; N/A   ; None         ; 18.198 ns  ; np_register:inst16|inst3  ; data_out[6] ; clock      ;
; N/A   ; None         ; 18.112 ns  ; np_register:inst16|inst3  ; p_input[5]  ; clock      ;
; N/A   ; None         ; 18.030 ns  ; np_register:inst16|inst8  ; data_out[6] ; clock      ;
; N/A   ; None         ; 17.979 ns  ; np_register:inst16|inst2  ; data_out[6] ; clock      ;
; N/A   ; None         ; 17.489 ns  ; np_register:inst16|inst7  ; data[1]     ; clock      ;
; N/A   ; None         ; 17.242 ns  ; np_register:inst16|inst2  ; data[6]     ; clock      ;
; N/A   ; None         ; 16.908 ns  ; np_register:inst16|inst7  ; data_out[0] ; clock      ;
; N/A   ; None         ; 16.862 ns  ; np_register:inst16|inst6  ; data[2]     ; clock      ;
; N/A   ; None         ; 16.855 ns  ; np_register:inst16|inst6  ; data_out[1] ; clock      ;
; N/A   ; None         ; 16.849 ns  ; np_register:inst16|inst5  ; data_out[2] ; clock      ;
; N/A   ; None         ; 16.849 ns  ; np_register:inst16|inst5  ; data[3]     ; clock      ;
; N/A   ; None         ; 16.559 ns  ; np_register:inst16|inst4  ; data[4]     ; clock      ;
; N/A   ; None         ; 16.551 ns  ; np_register:inst16|inst4  ; data_out[3] ; clock      ;
; N/A   ; None         ; 16.484 ns  ; np_register:inst16|inst4  ; p_input[3]  ; clock      ;
; N/A   ; None         ; 16.334 ns  ; np_register:inst16|inst   ; data[8]     ; clock      ;
; N/A   ; None         ; 16.334 ns  ; np_register:inst16|inst   ; data[7]     ; clock      ;
; N/A   ; None         ; 16.331 ns  ; np_register:inst16|inst6  ; p_input[1]  ; clock      ;
; N/A   ; None         ; 15.405 ns  ; np_register:inst16|inst8  ; data[0]     ; clock      ;
; N/A   ; None         ; 15.385 ns  ; np_register:inst16|inst3  ; data[5]     ; clock      ;
; N/A   ; None         ; 10.895 ns  ; state_machine:inst1|inst2 ; p_input[2]  ; clock      ;
; N/A   ; None         ; 10.791 ns  ; state_machine:inst1|inst1 ; p_input[2]  ; clock      ;
; N/A   ; None         ; 10.671 ns  ; state_machine:inst1|inst2 ; p_load      ; clock      ;
; N/A   ; None         ; 10.567 ns  ; state_machine:inst1|inst1 ; p_load      ; clock      ;
; N/A   ; None         ; 10.366 ns  ; state_machine:inst1|inst  ; p_input[2]  ; clock      ;
; N/A   ; None         ; 9.913 ns   ; state_machine:inst1|inst  ; p_load      ; clock      ;
; N/A   ; None         ; 9.811 ns   ; state_machine:inst1|inst1 ; p_input[8]  ; clock      ;
; N/A   ; None         ; 9.811 ns   ; state_machine:inst1|inst1 ; p_input[7]  ; clock      ;
; N/A   ; None         ; 9.787 ns   ; inst28                    ; p_load      ; clock      ;
; N/A   ; None         ; 9.669 ns   ; state_machine:inst1|inst1 ; p_input[0]  ; clock      ;
; N/A   ; None         ; 9.563 ns   ; state_machine:inst1|inst2 ; p_input[8]  ; clock      ;
; N/A   ; None         ; 9.563 ns   ; state_machine:inst1|inst2 ; p_input[7]  ; clock      ;
; N/A   ; None         ; 9.517 ns   ; state_machine:inst1|inst2 ; p_input[0]  ; clock      ;
; N/A   ; None         ; 8.909 ns   ; state_machine:inst1|inst2 ; Las         ; clock      ;
; N/A   ; None         ; 8.821 ns   ; state_machine:inst1|inst2 ; p_input[4]  ; clock      ;
; N/A   ; None         ; 8.809 ns   ; state_machine:inst1|inst2 ; p_input[3]  ; clock      ;
; N/A   ; None         ; 8.805 ns   ; state_machine:inst1|inst1 ; Las         ; clock      ;
; N/A   ; None         ; 8.785 ns   ; state_machine:inst1|inst1 ; p_input[5]  ; clock      ;
; N/A   ; None         ; 8.717 ns   ; state_machine:inst1|inst1 ; p_input[4]  ; clock      ;
; N/A   ; None         ; 8.705 ns   ; state_machine:inst1|inst1 ; p_input[3]  ; clock      ;
; N/A   ; None         ; 8.633 ns   ; state_machine:inst1|inst2 ; p_input[6]  ; clock      ;
; N/A   ; None         ; 8.602 ns   ; state_machine:inst1|inst2 ; p_input[5]  ; clock      ;
; N/A   ; None         ; 8.533 ns   ; state_machine:inst1|inst1 ; p_input[6]  ; clock      ;
; N/A   ; None         ; 8.245 ns   ; state_machine:inst1|inst  ; p_input[4]  ; clock      ;
; N/A   ; None         ; 8.225 ns   ; state_machine:inst1|inst  ; p_input[3]  ; clock      ;
; N/A   ; None         ; 8.116 ns   ; state_machine:inst1|inst1 ; p_input[1]  ; clock      ;
; N/A   ; None         ; 8.003 ns   ; state_machine:inst1|inst  ; p_input[1]  ; clock      ;
; N/A   ; None         ; 7.898 ns   ; state_machine:inst1|inst2 ; p_input[1]  ; clock      ;
; N/A   ; None         ; 7.843 ns   ; state_machine:inst1|inst1 ; sm_start    ; clock      ;
; N/A   ; None         ; 7.830 ns   ; state_machine:inst1|inst1 ; complete    ; clock      ;
; N/A   ; None         ; 7.676 ns   ; state_machine:inst1|inst2 ; sm_start    ; clock      ;
; N/A   ; None         ; 7.669 ns   ; state_machine:inst1|inst1 ; Li          ; clock      ;
; N/A   ; None         ; 7.664 ns   ; state_machine:inst1|inst2 ; complete    ; clock      ;
; N/A   ; None         ; 7.575 ns   ; state_machine:inst1|inst  ; sm_start    ; clock      ;
; N/A   ; None         ; 7.566 ns   ; state_machine:inst1|inst  ; complete    ; clock      ;
; N/A   ; None         ; 7.556 ns   ; state_machine:inst1|inst  ; Li          ; clock      ;
; N/A   ; None         ; 7.451 ns   ; state_machine:inst1|inst2 ; Li          ; clock      ;
; N/A   ; None         ; 6.349 ns   ; inst28                    ; Enable      ; clock      ;
+-------+--------------+------------+---------------------------+-------------+------------+


+-----------------------------------------------------------------------+
; tpd                                                                   ;
+-------+-------------------+-----------------+-------+-----------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To              ;
+-------+-------------------+-----------------+-------+-----------------+
; N/A   ; None              ; 21.274 ns       ; b[0]  ; p_input[8]      ;
; N/A   ; None              ; 21.274 ns       ; b[0]  ; p_input[7]      ;
; N/A   ; None              ; 21.049 ns       ; b[0]  ; data_out[8]     ;
; N/A   ; None              ; 21.049 ns       ; b[0]  ; data_out[7]     ;
; N/A   ; None              ; 21.007 ns       ; a[0]  ; p_input[8]      ;
; N/A   ; None              ; 21.007 ns       ; a[0]  ; p_input[7]      ;
; N/A   ; None              ; 20.782 ns       ; a[0]  ; data_out[8]     ;
; N/A   ; None              ; 20.782 ns       ; a[0]  ; data_out[7]     ;
; N/A   ; None              ; 20.270 ns       ; b[0]  ; data_out[5]     ;
; N/A   ; None              ; 20.064 ns       ; b[0]  ; p_input[6]      ;
; N/A   ; None              ; 20.003 ns       ; a[0]  ; data_out[5]     ;
; N/A   ; None              ; 19.797 ns       ; a[0]  ; p_input[6]      ;
; N/A   ; None              ; 19.590 ns       ; b[0]  ; data_out[4]     ;
; N/A   ; None              ; 19.531 ns       ; b[0]  ; p_input[5]      ;
; N/A   ; None              ; 19.345 ns       ; b[0]  ; p_input[2]      ;
; N/A   ; None              ; 19.264 ns       ; a[0]  ; p_input[5]      ;
; N/A   ; None              ; 19.238 ns       ; a[2]  ; p_input[8]      ;
; N/A   ; None              ; 19.238 ns       ; a[2]  ; p_input[7]      ;
; N/A   ; None              ; 19.078 ns       ; a[0]  ; p_input[2]      ;
; N/A   ; None              ; 19.050 ns       ; a[0]  ; data_out[4]     ;
; N/A   ; None              ; 19.013 ns       ; a[2]  ; data_out[8]     ;
; N/A   ; None              ; 19.013 ns       ; a[2]  ; data_out[7]     ;
; N/A   ; None              ; 18.688 ns       ; b[0]  ; data_out[6]     ;
; N/A   ; None              ; 18.598 ns       ; b[3]  ; p_input[8]      ;
; N/A   ; None              ; 18.598 ns       ; b[3]  ; p_input[7]      ;
; N/A   ; None              ; 18.566 ns       ; b[0]  ; p_input[4]      ;
; N/A   ; None              ; 18.421 ns       ; a[0]  ; data_out[6]     ;
; N/A   ; None              ; 18.411 ns       ; a[1]  ; p_input[8]      ;
; N/A   ; None              ; 18.411 ns       ; a[1]  ; p_input[7]      ;
; N/A   ; None              ; 18.373 ns       ; b[3]  ; data_out[8]     ;
; N/A   ; None              ; 18.373 ns       ; b[3]  ; data_out[7]     ;
; N/A   ; None              ; 18.230 ns       ; a[2]  ; data_out[5]     ;
; N/A   ; None              ; 18.187 ns       ; b[1]  ; p_input[8]      ;
; N/A   ; None              ; 18.187 ns       ; b[1]  ; p_input[7]      ;
; N/A   ; None              ; 18.186 ns       ; a[1]  ; data_out[8]     ;
; N/A   ; None              ; 18.186 ns       ; a[1]  ; data_out[7]     ;
; N/A   ; None              ; 18.099 ns       ; b[2]  ; p_input[8]      ;
; N/A   ; None              ; 18.099 ns       ; b[2]  ; p_input[7]      ;
; N/A   ; None              ; 18.066 ns       ; a[2]  ; data_out[4]     ;
; N/A   ; None              ; 18.028 ns       ; a[2]  ; p_input[6]      ;
; N/A   ; None              ; 18.026 ns       ; a[0]  ; p_input[4]      ;
; N/A   ; None              ; 17.962 ns       ; b[1]  ; data_out[8]     ;
; N/A   ; None              ; 17.962 ns       ; b[1]  ; data_out[7]     ;
; N/A   ; None              ; 17.874 ns       ; b[2]  ; data_out[8]     ;
; N/A   ; None              ; 17.874 ns       ; b[2]  ; data_out[7]     ;
; N/A   ; None              ; 17.711 ns       ; b[0]  ; p_input[3]      ;
; N/A   ; None              ; 17.590 ns       ; b[3]  ; data_out[5]     ;
; N/A   ; None              ; 17.491 ns       ; a[2]  ; p_input[5]      ;
; N/A   ; None              ; 17.444 ns       ; a[0]  ; p_input[3]      ;
; N/A   ; None              ; 17.426 ns       ; b[3]  ; data_out[4]     ;
; N/A   ; None              ; 17.403 ns       ; a[1]  ; data_out[5]     ;
; N/A   ; None              ; 17.388 ns       ; b[3]  ; p_input[6]      ;
; N/A   ; None              ; 17.375 ns       ; b[0]  ; p_input[1]      ;
; N/A   ; None              ; 17.239 ns       ; a[1]  ; data_out[4]     ;
; N/A   ; None              ; 17.229 ns       ; a[2]  ; p_input[2]      ;
; N/A   ; None              ; 17.201 ns       ; a[1]  ; p_input[6]      ;
; N/A   ; None              ; 17.183 ns       ; b[1]  ; data_out[5]     ;
; N/A   ; None              ; 17.140 ns       ; a[3]  ; p_input[8]      ;
; N/A   ; None              ; 17.140 ns       ; a[3]  ; p_input[7]      ;
; N/A   ; None              ; 17.108 ns       ; a[0]  ; p_input[1]      ;
; N/A   ; None              ; 17.091 ns       ; b[2]  ; data_out[5]     ;
; N/A   ; None              ; 17.042 ns       ; a[2]  ; p_input[4]      ;
; N/A   ; None              ; 16.977 ns       ; b[1]  ; p_input[6]      ;
; N/A   ; None              ; 16.927 ns       ; b[2]  ; data_out[4]     ;
; N/A   ; None              ; 16.915 ns       ; a[3]  ; data_out[8]     ;
; N/A   ; None              ; 16.915 ns       ; a[3]  ; data_out[7]     ;
; N/A   ; None              ; 16.889 ns       ; b[2]  ; p_input[6]      ;
; N/A   ; None              ; 16.851 ns       ; b[3]  ; p_input[5]      ;
; N/A   ; None              ; 16.664 ns       ; a[1]  ; p_input[5]      ;
; N/A   ; None              ; 16.652 ns       ; a[2]  ; data_out[6]     ;
; N/A   ; None              ; 16.522 ns       ; b[0]  ; multiplier[2]   ;
; N/A   ; None              ; 16.444 ns       ; b[1]  ; p_input[5]      ;
; N/A   ; None              ; 16.402 ns       ; b[3]  ; p_input[4]      ;
; N/A   ; None              ; 16.402 ns       ; a[1]  ; p_input[2]      ;
; N/A   ; None              ; 16.352 ns       ; b[2]  ; p_input[5]      ;
; N/A   ; None              ; 16.338 ns       ; b[3]  ; p_input[2]      ;
; N/A   ; None              ; 16.258 ns       ; b[1]  ; p_input[2]      ;
; N/A   ; None              ; 16.255 ns       ; a[0]  ; multiplier[2]   ;
; N/A   ; None              ; 16.243 ns       ; b[0]  ; multiplicand[2] ;
; N/A   ; None              ; 16.230 ns       ; b[1]  ; data_out[4]     ;
; N/A   ; None              ; 16.215 ns       ; a[1]  ; p_input[4]      ;
; N/A   ; None              ; 16.134 ns       ; b[0]  ; multiplier[0]   ;
; N/A   ; None              ; 16.132 ns       ; a[3]  ; data_out[5]     ;
; N/A   ; None              ; 16.012 ns       ; b[3]  ; data_out[6]     ;
; N/A   ; None              ; 15.976 ns       ; a[0]  ; multiplicand[2] ;
; N/A   ; None              ; 15.968 ns       ; a[3]  ; data_out[4]     ;
; N/A   ; None              ; 15.930 ns       ; a[3]  ; p_input[6]      ;
; N/A   ; None              ; 15.903 ns       ; b[2]  ; p_input[4]      ;
; N/A   ; None              ; 15.883 ns       ; b[0]  ; multiplicand[1] ;
; N/A   ; None              ; 15.867 ns       ; a[0]  ; multiplier[0]   ;
; N/A   ; None              ; 15.839 ns       ; b[2]  ; p_input[2]      ;
; N/A   ; None              ; 15.825 ns       ; a[1]  ; data_out[6]     ;
; N/A   ; None              ; 15.675 ns       ; a[2]  ; p_input[3]      ;
; N/A   ; None              ; 15.616 ns       ; a[0]  ; multiplicand[1] ;
; N/A   ; None              ; 15.601 ns       ; b[1]  ; data_out[6]     ;
; N/A   ; None              ; 15.596 ns       ; b[0]  ; multiplier[1]   ;
; N/A   ; None              ; 15.513 ns       ; b[2]  ; data_out[6]     ;
; N/A   ; None              ; 15.402 ns       ; a[2]  ; p_input[1]      ;
; N/A   ; None              ; 15.393 ns       ; a[3]  ; p_input[5]      ;
; N/A   ; None              ; 15.329 ns       ; a[0]  ; multiplier[1]   ;
; N/A   ; None              ; 15.297 ns       ; b[0]  ; multiplicand[0] ;
; N/A   ; None              ; 15.206 ns       ; b[1]  ; p_input[4]      ;
; N/A   ; None              ; 15.127 ns       ; a[3]  ; p_input[2]      ;
; N/A   ; None              ; 15.120 ns       ; b[0]  ; multiplier[3]   ;
; N/A   ; None              ; 15.035 ns       ; b[3]  ; p_input[3]      ;
; N/A   ; None              ; 14.944 ns       ; a[3]  ; p_input[4]      ;
; N/A   ; None              ; 14.853 ns       ; a[0]  ; multiplier[3]   ;
; N/A   ; None              ; 14.848 ns       ; a[1]  ; p_input[3]      ;
; N/A   ; None              ; 14.762 ns       ; b[3]  ; p_input[1]      ;
; N/A   ; None              ; 14.757 ns       ; a[0]  ; multiplicand[0] ;
; N/A   ; None              ; 14.624 ns       ; b[1]  ; p_input[3]      ;
; N/A   ; None              ; 14.599 ns       ; b[0]  ; multiplicand[3] ;
; N/A   ; None              ; 14.575 ns       ; a[1]  ; p_input[1]      ;
; N/A   ; None              ; 14.554 ns       ; a[3]  ; data_out[6]     ;
; N/A   ; None              ; 14.536 ns       ; b[2]  ; p_input[3]      ;
; N/A   ; None              ; 14.486 ns       ; a[2]  ; multiplier[2]   ;
; N/A   ; None              ; 14.332 ns       ; a[0]  ; multiplicand[3] ;
; N/A   ; None              ; 14.288 ns       ; b[1]  ; p_input[1]      ;
; N/A   ; None              ; 14.263 ns       ; b[2]  ; p_input[1]      ;
; N/A   ; None              ; 14.203 ns       ; a[2]  ; multiplicand[2] ;
; N/A   ; None              ; 14.161 ns       ; a[2]  ; multiplier[0]   ;
; N/A   ; None              ; 13.847 ns       ; a[2]  ; multiplicand[1] ;
; N/A   ; None              ; 13.846 ns       ; b[3]  ; multiplier[2]   ;
; N/A   ; None              ; 13.773 ns       ; a[2]  ; multiplicand[0] ;
; N/A   ; None              ; 13.659 ns       ; a[1]  ; multiplier[2]   ;
; N/A   ; None              ; 13.577 ns       ; a[3]  ; p_input[3]      ;
; N/A   ; None              ; 13.563 ns       ; b[3]  ; multiplicand[2] ;
; N/A   ; None              ; 13.521 ns       ; b[3]  ; multiplier[0]   ;
; N/A   ; None              ; 13.480 ns       ; a[2]  ; multiplier[1]   ;
; N/A   ; None              ; 13.435 ns       ; b[1]  ; multiplier[2]   ;
; N/A   ; None              ; 13.376 ns       ; a[1]  ; multiplicand[2] ;
; N/A   ; None              ; 13.347 ns       ; b[2]  ; multiplier[2]   ;
; N/A   ; None              ; 13.334 ns       ; a[1]  ; multiplier[0]   ;
; N/A   ; None              ; 13.304 ns       ; a[3]  ; p_input[1]      ;
; N/A   ; None              ; 13.207 ns       ; b[3]  ; multiplicand[1] ;
; N/A   ; None              ; 13.174 ns       ; a[2]  ; multiplier[3]   ;
; N/A   ; None              ; 13.156 ns       ; b[1]  ; multiplicand[2] ;
; N/A   ; None              ; 13.133 ns       ; b[3]  ; multiplicand[0] ;
; N/A   ; None              ; 13.064 ns       ; b[2]  ; multiplicand[2] ;
; N/A   ; None              ; 13.047 ns       ; b[1]  ; multiplier[0]   ;
; N/A   ; None              ; 13.022 ns       ; b[2]  ; multiplier[0]   ;
; N/A   ; None              ; 13.020 ns       ; a[1]  ; multiplicand[1] ;
; N/A   ; None              ; 12.946 ns       ; a[1]  ; multiplicand[0] ;
; N/A   ; None              ; 12.796 ns       ; b[1]  ; multiplicand[1] ;
; N/A   ; None              ; 12.708 ns       ; b[2]  ; multiplicand[1] ;
; N/A   ; None              ; 12.653 ns       ; a[1]  ; multiplier[1]   ;
; N/A   ; None              ; 12.650 ns       ; a[2]  ; multiplicand[3] ;
; N/A   ; None              ; 12.634 ns       ; b[2]  ; multiplicand[0] ;
; N/A   ; None              ; 12.589 ns       ; b[3]  ; multiplier[1]   ;
; N/A   ; None              ; 12.534 ns       ; b[3]  ; multiplier[3]   ;
; N/A   ; None              ; 12.509 ns       ; b[1]  ; multiplier[1]   ;
; N/A   ; None              ; 12.388 ns       ; a[3]  ; multiplier[2]   ;
; N/A   ; None              ; 12.347 ns       ; a[1]  ; multiplier[3]   ;
; N/A   ; None              ; 12.105 ns       ; a[3]  ; multiplicand[2] ;
; N/A   ; None              ; 12.090 ns       ; b[2]  ; multiplier[1]   ;
; N/A   ; None              ; 12.063 ns       ; a[3]  ; multiplier[0]   ;
; N/A   ; None              ; 12.035 ns       ; b[2]  ; multiplier[3]   ;
; N/A   ; None              ; 12.033 ns       ; b[1]  ; multiplier[3]   ;
; N/A   ; None              ; 12.010 ns       ; b[3]  ; multiplicand[3] ;
; N/A   ; None              ; 11.937 ns       ; b[1]  ; multiplicand[0] ;
; N/A   ; None              ; 11.823 ns       ; a[1]  ; multiplicand[3] ;
; N/A   ; None              ; 11.749 ns       ; a[3]  ; multiplicand[1] ;
; N/A   ; None              ; 11.675 ns       ; a[3]  ; multiplicand[0] ;
; N/A   ; None              ; 11.512 ns       ; b[1]  ; multiplicand[3] ;
; N/A   ; None              ; 11.511 ns       ; b[2]  ; multiplicand[3] ;
; N/A   ; None              ; 11.378 ns       ; a[3]  ; multiplier[1]   ;
; N/A   ; None              ; 11.076 ns       ; a[3]  ; multiplier[3]   ;
; N/A   ; None              ; 10.552 ns       ; a[3]  ; multiplicand[3] ;
; N/A   ; None              ; 8.674 ns        ; clock ; p_load          ;
+-------+-------------------+-----------------+-------+-----------------+


+---------------------------------------------------------------------------------------+
; th                                                                                    ;
+---------------+-------------+-----------+-------+--------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                       ; To Clock ;
+---------------+-------------+-----------+-------+--------------------------+----------+
; N/A           ; None        ; 4.443 ns  ; b[1]  ; np_register:inst16|inst6 ; clock    ;
; N/A           ; None        ; 3.901 ns  ; a[1]  ; np_register:inst16|inst6 ; clock    ;
; N/A           ; None        ; 3.819 ns  ; a[1]  ; np_register:inst16|inst  ; clock    ;
; N/A           ; None        ; 3.798 ns  ; b[2]  ; np_register:inst16|inst5 ; clock    ;
; N/A           ; None        ; 3.662 ns  ; a[1]  ; np_register:inst16|inst2 ; clock    ;
; N/A           ; None        ; 3.588 ns  ; b[3]  ; np_register:inst16|inst4 ; clock    ;
; N/A           ; None        ; 3.511 ns  ; a[2]  ; np_register:inst16|inst5 ; clock    ;
; N/A           ; None        ; 3.467 ns  ; a[3]  ; np_register:inst16|inst4 ; clock    ;
; N/A           ; None        ; 3.342 ns  ; b[1]  ; np_register:inst16|inst  ; clock    ;
; N/A           ; None        ; 3.185 ns  ; b[1]  ; np_register:inst16|inst2 ; clock    ;
; N/A           ; None        ; 2.814 ns  ; a[3]  ; np_register:inst16|inst6 ; clock    ;
; N/A           ; None        ; 2.675 ns  ; a[1]  ; np_register:inst16|inst4 ; clock    ;
; N/A           ; None        ; 2.665 ns  ; b[2]  ; np_register:inst16|inst4 ; clock    ;
; N/A           ; None        ; 2.664 ns  ; b[2]  ; np_register:inst16|inst  ; clock    ;
; N/A           ; None        ; 2.620 ns  ; b[1]  ; np_register:inst16|inst4 ; clock    ;
; N/A           ; None        ; 2.516 ns  ; b[2]  ; np_register:inst16|inst6 ; clock    ;
; N/A           ; None        ; 2.476 ns  ; a[1]  ; np_register:inst16|inst3 ; clock    ;
; N/A           ; None        ; 2.382 ns  ; a[2]  ; np_register:inst16|inst6 ; clock    ;
; N/A           ; None        ; 2.377 ns  ; a[2]  ; np_register:inst16|inst  ; clock    ;
; N/A           ; None        ; 2.306 ns  ; b[2]  ; np_register:inst16|inst2 ; clock    ;
; N/A           ; None        ; 2.284 ns  ; a[2]  ; np_register:inst16|inst4 ; clock    ;
; N/A           ; None        ; 2.214 ns  ; b[3]  ; np_register:inst16|inst3 ; clock    ;
; N/A           ; None        ; 2.161 ns  ; a[1]  ; np_register:inst16|inst5 ; clock    ;
; N/A           ; None        ; 2.161 ns  ; b[3]  ; np_register:inst16|inst  ; clock    ;
; N/A           ; None        ; 2.112 ns  ; a[3]  ; np_register:inst16|inst5 ; clock    ;
; N/A           ; None        ; 2.094 ns  ; a[3]  ; np_register:inst16|inst3 ; clock    ;
; N/A           ; None        ; 2.041 ns  ; a[3]  ; np_register:inst16|inst  ; clock    ;
; N/A           ; None        ; 2.023 ns  ; b[3]  ; np_register:inst16|inst6 ; clock    ;
; N/A           ; None        ; 2.019 ns  ; a[2]  ; np_register:inst16|inst2 ; clock    ;
; N/A           ; None        ; 2.016 ns  ; b[1]  ; np_register:inst16|inst5 ; clock    ;
; N/A           ; None        ; 1.999 ns  ; b[1]  ; np_register:inst16|inst3 ; clock    ;
; N/A           ; None        ; 1.888 ns  ; b[2]  ; np_register:inst16|inst3 ; clock    ;
; N/A           ; None        ; 1.670 ns  ; b[3]  ; np_register:inst16|inst2 ; clock    ;
; N/A           ; None        ; 1.601 ns  ; a[2]  ; np_register:inst16|inst3 ; clock    ;
; N/A           ; None        ; 1.562 ns  ; b[3]  ; np_register:inst16|inst5 ; clock    ;
; N/A           ; None        ; 1.550 ns  ; a[3]  ; np_register:inst16|inst2 ; clock    ;
; N/A           ; None        ; 0.419 ns  ; a[3]  ; np_register:inst16|inst7 ; clock    ;
; N/A           ; None        ; 0.405 ns  ; a[1]  ; np_register:inst16|inst7 ; clock    ;
; N/A           ; None        ; 0.368 ns  ; b[2]  ; np_register:inst16|inst7 ; clock    ;
; N/A           ; None        ; 0.323 ns  ; b[1]  ; np_register:inst16|inst7 ; clock    ;
; N/A           ; None        ; 0.086 ns  ; b[0]  ; np_register:inst16|inst7 ; clock    ;
; N/A           ; None        ; 0.019 ns  ; a[0]  ; np_register:inst16|inst6 ; clock    ;
; N/A           ; None        ; -0.013 ns ; a[2]  ; np_register:inst16|inst7 ; clock    ;
; N/A           ; None        ; -0.077 ns ; a[0]  ; np_register:inst16|inst7 ; clock    ;
; N/A           ; None        ; -0.131 ns ; b[3]  ; np_register:inst16|inst7 ; clock    ;
; N/A           ; None        ; -0.253 ns ; a[0]  ; np_register:inst16|inst4 ; clock    ;
; N/A           ; None        ; -0.626 ns ; a[0]  ; np_register:inst16|inst3 ; clock    ;
; N/A           ; None        ; -0.672 ns ; a[0]  ; np_register:inst16|inst  ; clock    ;
; N/A           ; None        ; -0.721 ns ; b[0]  ; np_register:inst16|inst4 ; clock    ;
; N/A           ; None        ; -0.767 ns ; a[0]  ; np_register:inst16|inst5 ; clock    ;
; N/A           ; None        ; -0.808 ns ; b[0]  ; np_register:inst16|inst6 ; clock    ;
; N/A           ; None        ; -0.893 ns ; b[0]  ; np_register:inst16|inst3 ; clock    ;
; N/A           ; None        ; -0.939 ns ; b[0]  ; np_register:inst16|inst  ; clock    ;
; N/A           ; None        ; -1.381 ns ; a[0]  ; np_register:inst16|inst2 ; clock    ;
; N/A           ; None        ; -1.594 ns ; b[0]  ; np_register:inst16|inst5 ; clock    ;
; N/A           ; None        ; -1.648 ns ; b[0]  ; np_register:inst16|inst2 ; clock    ;
; N/A           ; None        ; -4.493 ns ; start ; inst28                   ; clock    ;
+---------------+-------------+-----------+-------+--------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Tue Jan 10 08:38:14 2012
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off multiplier -c multiplier --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 7 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "inst43" as buffer
    Info: Detected gated clock "state_machine:inst1|inst65" as buffer
    Info: Detected gated clock "state_machine:inst1|inst12" as buffer
    Info: Detected ripple clock "state_machine:inst1|inst1" as buffer
    Info: Detected ripple clock "state_machine:inst1|inst2" as buffer
    Info: Detected ripple clock "inst28" as buffer
    Info: Detected ripple clock "state_machine:inst1|inst" as buffer
Info: Clock "clock" has Internal fmax of 154.08 MHz between source register "np_register:inst16|inst7" and destination register "np_register:inst16|inst3" (period= 6.49 ns)
    Info: + Longest register to register delay is 4.262 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X41_Y30_N9; Fanout = 11; REG Node = 'np_register:inst16|inst7'
        Info: 2: + IC(1.095 ns) + CELL(0.101 ns) = 1.196 ns; Loc. = LC_X41_Y30_N0; Fanout = 3; COMB Node = 'add_subt_select:inst21|inst14~293'
        Info: 3: + IC(0.985 ns) + CELL(0.258 ns) = 2.439 ns; Loc. = LC_X41_Y30_N3; Fanout = 1; COMB Node = 'add_subt_select:inst21|inst15~253'
        Info: 4: + IC(0.373 ns) + CELL(0.101 ns) = 2.913 ns; Loc. = LC_X41_Y30_N1; Fanout = 2; COMB Node = 'add_subt_select:inst21|inst15~254'
        Info: 5: + IC(0.161 ns) + CELL(0.101 ns) = 3.175 ns; Loc. = LC_X41_Y30_N2; Fanout = 2; COMB Node = 'input_select:inst9|inst15'
        Info: 6: + IC(0.985 ns) + CELL(0.102 ns) = 4.262 ns; Loc. = LC_X41_Y30_N4; Fanout = 6; REG Node = 'np_register:inst16|inst3'
        Info: Total cell delay = 0.663 ns ( 15.56 % )
        Info: Total interconnect delay = 3.599 ns ( 84.44 % )
    Info: - Smallest clock skew is -1.997 ns
        Info: + Shortest clock path from clock "clock" to destination register is 10.068 ns
            Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_K6; Fanout = 5; CLK Node = 'clock'
            Info: 2: + IC(1.355 ns) + CELL(0.258 ns) = 2.912 ns; Loc. = LC_X40_Y30_N9; Fanout = 9; COMB Node = 'inst43'
            Info: 3: + IC(6.527 ns) + CELL(0.629 ns) = 10.068 ns; Loc. = LC_X41_Y30_N4; Fanout = 6; REG Node = 'np_register:inst16|inst3'
            Info: Total cell delay = 2.186 ns ( 21.71 % )
            Info: Total interconnect delay = 7.882 ns ( 78.29 % )
        Info: - Longest clock path from clock "clock" to source register is 12.065 ns
            Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_K6; Fanout = 5; CLK Node = 'clock'
            Info: 2: + IC(0.829 ns) + CELL(0.827 ns) = 2.955 ns; Loc. = LC_X39_Y30_N4; Fanout = 11; REG Node = 'state_machine:inst1|inst2'
            Info: 3: + IC(0.529 ns) + CELL(0.258 ns) = 3.742 ns; Loc. = LC_X39_Y30_N1; Fanout = 9; COMB Node = 'state_machine:inst1|inst12'
            Info: 4: + IC(0.645 ns) + CELL(0.522 ns) = 4.909 ns; Loc. = LC_X40_Y30_N9; Fanout = 9; COMB Node = 'inst43'
            Info: 5: + IC(6.527 ns) + CELL(0.629 ns) = 12.065 ns; Loc. = LC_X41_Y30_N9; Fanout = 11; REG Node = 'np_register:inst16|inst7'
            Info: Total cell delay = 3.535 ns ( 29.30 % )
            Info: Total interconnect delay = 8.530 ns ( 70.70 % )
    Info: + Micro clock to output delay of source is 0.198 ns
    Info: + Micro setup delay of destination is 0.033 ns
Warning: Circuit may not operate. Detected 23 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "state_machine:inst1|inst2" and destination pin or register "np_register:inst16|inst" for clock "clock" (Hold time is 7.614 ns)
    Info: + Largest clock skew is 9.308 ns
        Info: + Longest clock path from clock "clock" to destination register is 12.065 ns
            Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_K6; Fanout = 5; CLK Node = 'clock'
            Info: 2: + IC(0.829 ns) + CELL(0.827 ns) = 2.955 ns; Loc. = LC_X39_Y30_N4; Fanout = 11; REG Node = 'state_machine:inst1|inst2'
            Info: 3: + IC(0.529 ns) + CELL(0.258 ns) = 3.742 ns; Loc. = LC_X39_Y30_N1; Fanout = 9; COMB Node = 'state_machine:inst1|inst12'
            Info: 4: + IC(0.645 ns) + CELL(0.522 ns) = 4.909 ns; Loc. = LC_X40_Y30_N9; Fanout = 9; COMB Node = 'inst43'
            Info: 5: + IC(6.527 ns) + CELL(0.629 ns) = 12.065 ns; Loc. = LC_X42_Y30_N6; Fanout = 13; REG Node = 'np_register:inst16|inst'
            Info: Total cell delay = 3.535 ns ( 29.30 % )
            Info: Total interconnect delay = 8.530 ns ( 70.70 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.757 ns
            Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_K6; Fanout = 5; CLK Node = 'clock'
            Info: 2: + IC(0.829 ns) + CELL(0.629 ns) = 2.757 ns; Loc. = LC_X39_Y30_N4; Fanout = 11; REG Node = 'state_machine:inst1|inst2'
            Info: Total cell delay = 1.928 ns ( 69.93 % )
            Info: Total interconnect delay = 0.829 ns ( 30.07 % )
    Info: - Micro clock to output delay of source is 0.198 ns
    Info: - Shortest register to register delay is 1.509 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X39_Y30_N4; Fanout = 11; REG Node = 'state_machine:inst1|inst2'
        Info: 2: + IC(1.086 ns) + CELL(0.423 ns) = 1.509 ns; Loc. = LC_X42_Y30_N6; Fanout = 13; REG Node = 'np_register:inst16|inst'
        Info: Total cell delay = 0.423 ns ( 28.03 % )
        Info: Total interconnect delay = 1.086 ns ( 71.97 % )
    Info: + Micro hold delay of destination is 0.013 ns
Info: tsu for register "np_register:inst16|inst2" (data pin = "b[0]", clock pin = "clock") is 6.551 ns
    Info: + Longest pin to register delay is 16.586 ns
        Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_E4; Fanout = 4; PIN Node = 'b[0]'
        Info: 2: + IC(7.459 ns) + CELL(0.522 ns) = 9.280 ns; Loc. = LC_X41_Y31_N0; Fanout = 1; COMB Node = 'bit_flips:inst|inst26~570'
        Info: 3: + IC(0.367 ns) + CELL(0.390 ns) = 10.037 ns; Loc. = LC_X41_Y31_N5; Fanout = 1; COMB Node = 'bit_flips:inst|inst26~571'
        Info: 4: + IC(0.366 ns) + CELL(0.390 ns) = 10.793 ns; Loc. = LC_X41_Y31_N3; Fanout = 10; COMB Node = 'bit_flips:inst|inst26~572'
        Info: 5: + IC(1.490 ns) + CELL(0.258 ns) = 12.541 ns; Loc. = LC_X43_Y30_N4; Fanout = 5; COMB Node = 'bit_flips:inst|busmux:inst42|lpm_mux:$00000|mux_6fc:auto_generated|result_node[2]~141'
        Info: 6: + IC(0.375 ns) + CELL(0.390 ns) = 13.306 ns; Loc. = LC_X43_Y30_N8; Fanout = 3; COMB Node = 'adder:inst17|CLAadder:inst2|Pout'
        Info: 7: + IC(1.025 ns) + CELL(0.101 ns) = 14.432 ns; Loc. = LC_X41_Y30_N8; Fanout = 1; COMB Node = 'add_subt_select:inst21|inst14~295'
        Info: 8: + IC(0.653 ns) + CELL(0.258 ns) = 15.343 ns; Loc. = LC_X42_Y30_N1; Fanout = 2; COMB Node = 'add_subt_select:inst21|inst14~298'
        Info: 9: + IC(0.648 ns) + CELL(0.101 ns) = 16.092 ns; Loc. = LC_X43_Y30_N7; Fanout = 2; COMB Node = 'input_select:inst9|inst16'
        Info: 10: + IC(0.392 ns) + CELL(0.102 ns) = 16.586 ns; Loc. = LC_X43_Y30_N8; Fanout = 6; REG Node = 'np_register:inst16|inst2'
        Info: Total cell delay = 3.811 ns ( 22.98 % )
        Info: Total interconnect delay = 12.775 ns ( 77.02 % )
    Info: + Micro setup delay of destination is 0.033 ns
    Info: - Shortest clock path from clock "clock" to destination register is 10.068 ns
        Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_K6; Fanout = 5; CLK Node = 'clock'
        Info: 2: + IC(1.355 ns) + CELL(0.258 ns) = 2.912 ns; Loc. = LC_X40_Y30_N9; Fanout = 9; COMB Node = 'inst43'
        Info: 3: + IC(6.527 ns) + CELL(0.629 ns) = 10.068 ns; Loc. = LC_X43_Y30_N8; Fanout = 6; REG Node = 'np_register:inst16|inst2'
        Info: Total cell delay = 2.186 ns ( 21.71 % )
        Info: Total interconnect delay = 7.882 ns ( 78.29 % )
Info: tco from clock "clock" to destination pin "p_input[8]" through register "np_register:inst16|inst" is 20.847 ns
    Info: + Longest clock path from clock "clock" to source register is 12.065 ns
        Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_K6; Fanout = 5; CLK Node = 'clock'
        Info: 2: + IC(0.829 ns) + CELL(0.827 ns) = 2.955 ns; Loc. = LC_X39_Y30_N4; Fanout = 11; REG Node = 'state_machine:inst1|inst2'
        Info: 3: + IC(0.529 ns) + CELL(0.258 ns) = 3.742 ns; Loc. = LC_X39_Y30_N1; Fanout = 9; COMB Node = 'state_machine:inst1|inst12'
        Info: 4: + IC(0.645 ns) + CELL(0.522 ns) = 4.909 ns; Loc. = LC_X40_Y30_N9; Fanout = 9; COMB Node = 'inst43'
        Info: 5: + IC(6.527 ns) + CELL(0.629 ns) = 12.065 ns; Loc. = LC_X42_Y30_N6; Fanout = 13; REG Node = 'np_register:inst16|inst'
        Info: Total cell delay = 3.535 ns ( 29.30 % )
        Info: Total interconnect delay = 8.530 ns ( 70.70 % )
    Info: + Micro clock to output delay of source is 0.198 ns
    Info: + Longest register to pin delay is 8.584 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X42_Y30_N6; Fanout = 13; REG Node = 'np_register:inst16|inst'
        Info: 2: + IC(1.066 ns) + CELL(0.101 ns) = 1.167 ns; Loc. = LC_X43_Y30_N3; Fanout = 1; COMB Node = 'adder:inst17|logic:inst|C3~52'
        Info: 3: + IC(0.967 ns) + CELL(0.522 ns) = 2.656 ns; Loc. = LC_X42_Y30_N4; Fanout = 1; COMB Node = 'add_subt_select:inst21|inst11~49'
        Info: 4: + IC(0.301 ns) + CELL(0.101 ns) = 3.058 ns; Loc. = LC_X42_Y30_N5; Fanout = 4; COMB Node = 'add_subt_select:inst21|inst11~51'
        Info: 5: + IC(0.161 ns) + CELL(0.101 ns) = 3.320 ns; Loc. = LC_X42_Y30_N6; Fanout = 2; COMB Node = 'input_select:inst9|inst17'
        Info: 6: + IC(3.385 ns) + CELL(1.879 ns) = 8.584 ns; Loc. = PIN_D17; Fanout = 0; PIN Node = 'p_input[8]'
        Info: Total cell delay = 2.704 ns ( 31.50 % )
        Info: Total interconnect delay = 5.880 ns ( 68.50 % )
Info: Longest tpd from source pin "b[0]" to destination pin "p_input[8]" is 21.274 ns
    Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_E4; Fanout = 4; PIN Node = 'b[0]'
    Info: 2: + IC(7.459 ns) + CELL(0.522 ns) = 9.280 ns; Loc. = LC_X41_Y31_N0; Fanout = 1; COMB Node = 'bit_flips:inst|inst26~570'
    Info: 3: + IC(0.367 ns) + CELL(0.390 ns) = 10.037 ns; Loc. = LC_X41_Y31_N5; Fanout = 1; COMB Node = 'bit_flips:inst|inst26~571'
    Info: 4: + IC(0.366 ns) + CELL(0.390 ns) = 10.793 ns; Loc. = LC_X41_Y31_N3; Fanout = 10; COMB Node = 'bit_flips:inst|inst26~572'
    Info: 5: + IC(1.490 ns) + CELL(0.258 ns) = 12.541 ns; Loc. = LC_X43_Y30_N4; Fanout = 5; COMB Node = 'bit_flips:inst|busmux:inst42|lpm_mux:$00000|mux_6fc:auto_generated|result_node[2]~141'
    Info: 6: + IC(0.375 ns) + CELL(0.390 ns) = 13.306 ns; Loc. = LC_X43_Y30_N8; Fanout = 3; COMB Node = 'adder:inst17|CLAadder:inst2|Pout'
    Info: 7: + IC(0.997 ns) + CELL(0.390 ns) = 14.693 ns; Loc. = LC_X42_Y30_N7; Fanout = 1; COMB Node = 'adder:inst17|logic:inst|C3~53'
    Info: 8: + IC(0.395 ns) + CELL(0.258 ns) = 15.346 ns; Loc. = LC_X42_Y30_N4; Fanout = 1; COMB Node = 'add_subt_select:inst21|inst11~49'
    Info: 9: + IC(0.301 ns) + CELL(0.101 ns) = 15.748 ns; Loc. = LC_X42_Y30_N5; Fanout = 4; COMB Node = 'add_subt_select:inst21|inst11~51'
    Info: 10: + IC(0.161 ns) + CELL(0.101 ns) = 16.010 ns; Loc. = LC_X42_Y30_N6; Fanout = 2; COMB Node = 'input_select:inst9|inst17'
    Info: 11: + IC(3.385 ns) + CELL(1.879 ns) = 21.274 ns; Loc. = PIN_D17; Fanout = 0; PIN Node = 'p_input[8]'
    Info: Total cell delay = 5.978 ns ( 28.10 % )
    Info: Total interconnect delay = 15.296 ns ( 71.90 % )
Info: th for register "np_register:inst16|inst6" (data pin = "b[1]", clock pin = "clock") is 4.443 ns
    Info: + Longest clock path from clock "clock" to destination register is 12.065 ns
        Info: 1: + IC(0.000 ns) + CELL(1.299 ns) = 1.299 ns; Loc. = PIN_K6; Fanout = 5; CLK Node = 'clock'
        Info: 2: + IC(0.829 ns) + CELL(0.827 ns) = 2.955 ns; Loc. = LC_X39_Y30_N4; Fanout = 11; REG Node = 'state_machine:inst1|inst2'
        Info: 3: + IC(0.529 ns) + CELL(0.258 ns) = 3.742 ns; Loc. = LC_X39_Y30_N1; Fanout = 9; COMB Node = 'state_machine:inst1|inst12'
        Info: 4: + IC(0.645 ns) + CELL(0.522 ns) = 4.909 ns; Loc. = LC_X40_Y30_N9; Fanout = 9; COMB Node = 'inst43'
        Info: 5: + IC(6.527 ns) + CELL(0.629 ns) = 12.065 ns; Loc. = LC_X40_Y30_N2; Fanout = 3; REG Node = 'np_register:inst16|inst6'
        Info: Total cell delay = 3.535 ns ( 29.30 % )
        Info: Total interconnect delay = 8.530 ns ( 70.70 % )
    Info: + Micro hold delay of destination is 0.013 ns
    Info: - Shortest pin to register delay is 7.635 ns
        Info: 1: + IC(0.000 ns) + CELL(1.305 ns) = 1.305 ns; Loc. = PIN_F12; Fanout = 7; PIN Node = 'b[1]'
        Info: 2: + IC(4.488 ns) + CELL(0.101 ns) = 5.894 ns; Loc. = LC_X40_Y31_N2; Fanout = 3; COMB Node = 'bit_flips:inst|busmux:inst41|lpm_mux:$00000|mux_6fc:auto_generated|result_node[2]~49'
        Info: 3: + IC(1.088 ns) + CELL(0.653 ns) = 7.635 ns; Loc. = LC_X40_Y30_N2; Fanout = 3; REG Node = 'np_register:inst16|inst6'
        Info: Total cell delay = 2.059 ns ( 26.97 % )
        Info: Total interconnect delay = 5.576 ns ( 73.03 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 122 megabytes
    Info: Processing ended: Tue Jan 10 08:38:17 2012
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


