# 3.5：信頼性劣化の実測評価と設計対策（0.18μmプロセス）

---

## ✅ 本節の目的

半導体デバイスは、長期間の使用や高温環境の中で**信頼性劣化**にさらされます。  
本節では、0.18μmプロセス世代における代表的な**信頼性劣化モード**と、**設計上の考慮点・試験方法・寿命予測**について解説します。

---

## ✅ 1. 信頼性劣化とは何か？

MOSトランジスタや配線は、**電圧・温度・電流密度**などのストレスにより徐々に劣化します。  
この劣化は、**長期的な動作変化や回路故障**の原因となり、特に**車載・産業用途**では厳密な保証が求められます。

---

## ✅ 2. 主な劣化メカニズムとその影響

| 劣化モード | 内容 | 主な影響 | 対象 |
|------------|------|----------|------|
| **HCI（Hot Carrier Injection）** | 高エネルギーキャリアが酸化膜に注入 | Vth変化、Id低下 | NMOS（高速動作部） |
| **NBTI（Negative Bias Temp Instability）** | 高温・負バイアス条件でPMOSが劣化 | Vth上昇、遅延増加 | PMOS（常時ON部） |
| **TDDB（Time Dependent Dielectric Breakdown）** | 酸化膜の長期劣化による絶縁破壊 | ゲートリーク、短絡 | 全MOS（特に高電圧） |
| **EM（Electro Migration）** | 電流による金属原子の移動 | 配線断線、信号エラー | メタルライン（特にAl） |

---

## ✅ 3. 実測評価方法（Accelerated Stress Test）

| 試験項目 | 条件 | 対象 |
|----------|------|------|
| **HCI試験** | 高Vds印加、数時間〜数十時間 | NMOS |
| **NBTI試験** | -Vgs印加、125℃環境、1000時間 | PMOS |
| **TDDB試験** | ゲートに高電圧印加、絶縁破壊時間を測定 | ゲート酸化膜 |
| **EM試験** | 高電流密度で配線断線を確認 | Metal配線 |

📝 劣化前後で **Id–Vg特性の変化**を測定し、ΔVth, ΔId を評価します。

---

## ✅ 4. 設計上の対策

🔹 **トランジスタ設計：**

- HCI対策：高速信号ラインでのVds抑制、I/O領域とのトランジスタ分離
- NBTI対策：PMOSのDuty制御、ゲートバイアス最適化
- TDDB対策：ゲート酸化膜厚に応じた電圧制限

🔹 **レイアウト設計：**

- EM対策：**配線幅の増加**、複数Viaによる電流拡散
- コーナー配置回避：局所電界集中を避ける
- 高電圧デバイス：専用ルールでの配置・保護設計

---

## ✅ 5. 寿命設計の実務対応（Lifetime Design）

- **HCIモデル**：log(Id) vs. stress time → 時間スケールで劣化を推定  
- **TDDBモデル**：Weibull統計解析 → 絶縁破壊確率と寿命予測

🛠️ 車載用途や10年保証製品では、**安全率（例：1.5倍）を加味した設計**が求められます。

---

## ✅ 6. 教育・演習活用のヒント

| 内容 | 演習例 |
|------|--------|
| ΔVthの測定 | SPICEシミュレーションにより、劣化前後のId–Vg特性比較 |
| 寿命予測 | Weibullプロットを作成し、保証電圧や寿命を算出 |
| 配線劣化 | EM対策として、配線幅の違いによる寿命比較設計 |

---

## ✅ まとめ：信頼性劣化と設計

| 要点 | 内容 |
|------|------|
| **信頼性は設計要素の一部** | 長寿命を実現するには初期からの考慮が必要 |
| **HCI, NBTI, TDDB, EM** | 主要4劣化モード。それぞれ対策と評価手法がある |
| **実測とモデル化が鍵** | SPICEとの連携、モデルベース設計が重要 |

📌 信頼性設計の理解は、**高信頼・長寿命製品**において不可欠であり、  
特に **車載・産業・医療用途**では、設計初期から組み込むべき必須テーマです。
