Partition Merge report for DRFM
Fri Sep 08 09:40:01 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Fri Sep 08 09:40:01 2017       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; DRFM                                        ;
; Top-level Entity Name              ; PWM                                         ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 4,777                                       ;
;     Total combinational functions  ; 1,988                                       ;
;     Dedicated logic registers      ; 4,003                                       ;
; Total registers                    ; 4003                                        ;
; Total pins                         ; 114                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 350,208                                     ;
; Embedded Multiplier 9-bit elements ; 4                                           ;
; Total PLLs                         ; 1                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                                                                  ; Details ;
+-----------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Controller:my_Controller|Address_counter[0]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[0]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[0]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[0]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[10]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[10]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[10]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[10]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[11]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[11]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[11]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[11]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[12]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[12]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[12]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[12]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[13]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[13]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[13]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[13]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[14]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[14]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[14]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[14]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[15]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[15]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[15]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[15]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[16]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[16]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[16]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[16]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[17]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[17]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[17]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[17]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[18]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[18]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[18]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[18]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[19]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[19]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[19]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[19]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[1]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[1]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[1]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[1]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[20]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[20]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[20]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[20]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[21]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[21]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[21]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[21]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[22]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[22]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[22]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[22]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[23]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[23]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[23]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[23]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[24]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[24]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[24]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[24]                                                                                                       ; N/A     ;
; Controller:my_Controller|Address_counter[2]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[2]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[2]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[2]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[3]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[3]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[3]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[3]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[4]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[4]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[4]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[4]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[5]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[5]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[5]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[5]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[6]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[6]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[6]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[6]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[7]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[7]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[7]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[7]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[8]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[8]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[8]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[8]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[9]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[9]                                                                                                        ; N/A     ;
; Controller:my_Controller|Address_counter[9]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Address_counter[9]                                                                                                        ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[0]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[0]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[0]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[0]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[10]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[10] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[10]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[10] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[11]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[11] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[11]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[11] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[12]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[12] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[12]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[12] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[13]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[13] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[13]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[13] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[14]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[14] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[14]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[14] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[15]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[15] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[15]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[15] ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[16]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[16]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[1]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[1]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[1]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[1]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[2]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[2]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[2]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[2]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[3]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[3]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[3]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[3]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[4]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[4]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[4]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[4]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[5]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[5]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[5]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[5]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[6]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[6]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[6]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[6]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[7]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[7]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[7]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[7]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[8]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[8]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[8]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[8]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[9]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[9]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|sin[9]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|q_a[9]  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|arbiter_ready                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Subtractor:my_Subtractor|output_ready                                                                  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|arbiter_ready                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Subtractor:my_Subtractor|output_ready                                                                  ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[0]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[0]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[0]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[0]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[10]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[10]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[10]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[10]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[11]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[11]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[11]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[11]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[12]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[12]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[12]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[12]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[13]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[13]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[13]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[13]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[14]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[14]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[14]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[14]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[15]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[15]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[15]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[15]                                    ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[1]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[1]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[1]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[1]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[2]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[2]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[2]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[2]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[3]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[3]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[3]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[3]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[4]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[4]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[4]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[4]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[5]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[5]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[5]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[5]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[6]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[6]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[6]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[6]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[7]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[7]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[7]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[7]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[8]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[8]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[8]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[8]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[9]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[9]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|data_in[9]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|q_b[9]                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[0]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[0]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[10]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[10]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[11]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[11]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[12]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[12]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[13]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[13]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[14]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[14]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[15]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[15]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[16]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[16]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[17]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[17]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[18]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[18]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[19]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[19]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[1]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[1]                                                                                      ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[1]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[1]                                                                                      ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[20]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[20]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[21]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[21]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[22]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[22]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[23]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[23]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[24]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[24]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[25]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[25]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[26]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[26]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[27]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[27]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[28]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[28]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[29]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[29]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[2]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[2]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[30]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[30]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[31]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[31]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[3]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[3]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[4]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[4]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[5]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[5]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[6]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[6]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[7]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[7]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[8]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[8]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[9]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|shifted_output[9]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[0]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[0]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[0]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[0]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[10]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[10]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[10]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[10]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[11]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[11]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[11]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[11]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[12]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[12]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[12]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[12]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[13]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[13]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[13]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[13]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[14]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[14]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[14]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[14]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[15]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[15]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[15]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[15]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[16]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[16]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[16]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[16]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[17]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[17]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[17]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[17]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[18]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[18]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[18]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[18]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[19]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[19]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[19]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[19]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[1]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[1]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[1]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[1]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[20]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[20]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[20]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[20]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[21]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[21]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[21]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[21]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[22]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[22]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[22]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[22]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[23]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[23]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[23]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[23]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[24]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[24]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[24]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[24]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[25]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[25]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[25]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[25]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[26]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[26]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[26]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[26]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[27]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[27]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[27]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[27]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[28]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[28]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[28]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[28]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[29]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[29]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[29]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[29]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[2]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[2]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[2]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[2]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[30]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[30]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[30]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[30]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[31]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[31]~_wirecell                                      ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[31]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[31]~_wirecell                                      ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[3]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[3]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[3]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[3]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[4]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[4]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[4]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[4]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[5]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[5]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[5]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[5]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[6]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[6]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[6]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[6]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[7]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[7]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[7]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[7]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[8]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[8]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[8]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[8]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[9]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[9]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_i_shited[9]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|i_shited_val[9]                                                 ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[0]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[0]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[0]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[0]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[10]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[10]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[10]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[10]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[11]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[11]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[11]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[11]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[12]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[12]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[12]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[12]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[13]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[13]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[13]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[13]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[14]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[14]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[14]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[14]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[15]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[15]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[15]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[15]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[16]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[16]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[16]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[16]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[17]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[17]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[17]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[17]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[18]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[18]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[18]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[18]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[19]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[19]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[19]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[19]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[1]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[1]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[1]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[1]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[20]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[20]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[20]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[20]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[21]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[21]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[21]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[21]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[22]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[22]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[22]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[22]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[23]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[23]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[23]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[23]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[24]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[24]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[24]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[24]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[25]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[25]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[25]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[25]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[26]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[26]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[26]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[26]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[27]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[27]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[27]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[27]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[28]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[28]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[28]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[28]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[29]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[29]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[29]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[29]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[2]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[2]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[2]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[2]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[30]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[30]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[30]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[30]                                               ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[31]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[31]~_wirecell                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[31]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[31]~_wirecell                                     ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[3]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[3]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[3]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[3]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[4]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[4]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[4]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[4]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[5]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[5]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[5]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[5]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[6]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[6]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[6]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[6]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[7]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[7]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[7]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[7]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[8]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[8]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[8]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[8]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[9]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[9]                                                ; N/A     ;
; Controller:my_Controller|Arbiter:my_Arbiter|u_q_shifted[9]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Arbiter:my_Arbiter|Frequency_Shifter:my_Frequency_Shifter|q_shifted_val[9]                                                ; N/A     ;
; Controller:my_Controller|Read_Read                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_Read                                                                                                                 ; N/A     ;
; Controller:my_Controller|Read_Read                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_Read                                                                                                                 ; N/A     ;
; Controller:my_Controller|Read_ReadDataValid                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadDataValid~0                                                                                                      ; N/A     ;
; Controller:my_Controller|Read_ReadDataValid                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadDataValid~0                                                                                                      ; N/A     ;
; Controller:my_Controller|Read_ReadData[0]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[0]~0                                                                                                        ; N/A     ;
; Controller:my_Controller|Read_ReadData[0]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[0]~0                                                                                                        ; N/A     ;
; Controller:my_Controller|Read_ReadData[10]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[10]~1                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[10]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[10]~1                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[11]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[11]~2                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[11]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[11]~2                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[12]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[12]~3                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[12]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[12]~3                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[13]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[13]~4                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[13]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[13]~4                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[14]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[14]~5                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[14]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[14]~5                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[15]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[15]~6                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[15]                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[15]~6                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[1]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[1]~7                                                                                                        ; N/A     ;
; Controller:my_Controller|Read_ReadData[1]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[1]~7                                                                                                        ; N/A     ;
; Controller:my_Controller|Read_ReadData[2]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[2]~8                                                                                                        ; N/A     ;
; Controller:my_Controller|Read_ReadData[2]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[2]~8                                                                                                        ; N/A     ;
; Controller:my_Controller|Read_ReadData[3]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[3]~9                                                                                                        ; N/A     ;
; Controller:my_Controller|Read_ReadData[3]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[3]~9                                                                                                        ; N/A     ;
; Controller:my_Controller|Read_ReadData[4]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[4]~10                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[4]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[4]~10                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[5]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[5]~11                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[5]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[5]~11                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[6]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[6]~12                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[6]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[6]~12                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[7]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[7]~13                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[7]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[7]~13                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[8]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[8]~14                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[8]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[8]~14                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[9]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[9]~15                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_ReadData[9]                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_ReadData[9]~15                                                                                                       ; N/A     ;
; Controller:my_Controller|Read_WaitRequest                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_WaitRequest~0                                                                                                        ; N/A     ;
; Controller:my_Controller|Read_WaitRequest                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|Read_WaitRequest~0                                                                                                        ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[0]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[0]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[10]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[10]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[11]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[11]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[12]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[12]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[13]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[13]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[14]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[14]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[15]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[15]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[16]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[16]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[17]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[17]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[18]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[18]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[19]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[19]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[1]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[1]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[20]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[20]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[21]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[21]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[22]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[22]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[23]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[23]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[24]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[24]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[25]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[25]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[26]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[26]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[27]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[27]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[28]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[28]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[29]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[29]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[2]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[2]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[30]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[30]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[31]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[31]                                                            ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[3]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[3]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[4]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[4]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[5]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[5]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[6]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[6]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[7]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[7]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[8]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[8]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[9]                                                             ; N/A     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|doppler_shift[9]                                                             ; N/A     ;
; Controller:my_Controller|data_out[0]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[24]      ; N/A     ;
; Controller:my_Controller|data_out[0]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[24]      ; N/A     ;
; Controller:my_Controller|data_out[1]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[25]      ; N/A     ;
; Controller:my_Controller|data_out[1]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[25]      ; N/A     ;
; Controller:my_Controller|data_out[2]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[26]      ; N/A     ;
; Controller:my_Controller|data_out[2]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[26]      ; N/A     ;
; Controller:my_Controller|data_out[3]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[27]      ; N/A     ;
; Controller:my_Controller|data_out[3]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[27]      ; N/A     ;
; Controller:my_Controller|data_out[4]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[28]      ; N/A     ;
; Controller:my_Controller|data_out[4]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[28]      ; N/A     ;
; Controller:my_Controller|data_out[5]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[29]      ; N/A     ;
; Controller:my_Controller|data_out[5]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[29]      ; N/A     ;
; Controller:my_Controller|data_out[6]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[30]      ; N/A     ;
; Controller:my_Controller|data_out[6]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[30]      ; N/A     ;
; Controller:my_Controller|data_out[7]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[31]      ; N/A     ;
; Controller:my_Controller|data_out[7]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|q_b[31]      ; N/A     ;
; Controller:my_Controller|rdaddress[0]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[0]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[0]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[0]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[10]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[10]                                                                                                             ; N/A     ;
; Controller:my_Controller|rdaddress[10]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[10]                                                                                                             ; N/A     ;
; Controller:my_Controller|rdaddress[1]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[1]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[1]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[1]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[2]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[2]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[2]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[2]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[3]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[3]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[3]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[3]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[4]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[4]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[4]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[4]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[5]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[5]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[5]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[5]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[6]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[6]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[6]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[6]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[7]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[7]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[7]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[7]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[8]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[8]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[8]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[8]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[9]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[9]                                                                                                              ; N/A     ;
; Controller:my_Controller|rdaddress[9]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|rdaddress[9]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[0]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[0]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[0]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[0]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[10]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[10]                                                                                                             ; N/A     ;
; Controller:my_Controller|wraddress[10]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[10]                                                                                                             ; N/A     ;
; Controller:my_Controller|wraddress[1]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[1]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[1]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[1]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[2]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[2]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[2]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[2]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[3]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[3]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[3]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[3]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[4]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[4]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[4]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[4]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[5]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[5]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[5]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[5]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[6]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[6]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[6]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[6]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[7]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[7]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[7]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[7]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[8]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[8]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[8]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[8]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[9]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[9]                                                                                                              ; N/A     ;
; Controller:my_Controller|wraddress[9]                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Controller:my_Controller|wraddress[9]                                                                                                              ; N/A     ;
; request                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; request                                                                                                                                            ; N/A     ;
; request                                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; request                                                                                                                                            ; N/A     ;
; PLL:my_PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]           ; post-fitting  ; connected ; Top                            ; post-synthesis    ; PLL:my_PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|gnd                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
; auto_signaltap_0|vcc                                                                    ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                ; N/A     ;
+-----------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 985    ; 196              ; 3617                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total combinational functions               ; 679    ; 178              ; 1131                           ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 235    ; 83               ; 664                            ; 0                              ;
;     -- 3 input functions                    ; 237    ; 52               ; 343                            ; 0                              ;
;     -- <=2 input functions                  ; 207    ; 43               ; 124                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;                                ;
;     -- normal mode                          ; 524    ; 170              ; 1049                           ; 0                              ;
;     -- arithmetic mode                      ; 155    ; 8                ; 82                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total registers                             ; 720    ; 106              ; 3177                           ; 0                              ;
;     -- Dedicated logic registers            ; 720    ; 106              ; 3177                           ; 0                              ;
;     -- I/O registers                        ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 114    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4      ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 107520 ; 0                ; 242688                         ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0      ; 0                ; 0                              ; 1                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 880    ; 154              ; 4538                           ; 1                              ;
;     -- Registered Input Connections         ; 788    ; 116              ; 3681                           ; 0                              ;
;     -- Output Connections                   ; 2106   ; 400              ; 35                             ; 3032                           ;
;     -- Registered Output Connections        ; 322    ; 400              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 7580   ; 1324             ; 18609                          ; 3034                           ;
;     -- Registered Connections               ; 3754   ; 994              ; 14848                          ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 198    ; 156              ; 1865                           ; 767                            ;
;     -- sld_hub:auto_hub                     ; 156    ; 20               ; 378                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1865   ; 378              ; 64                             ; 2266                           ;
;     -- hard_block:auto_generated_inst       ; 767    ; 0                ; 2266                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 38     ; 78               ; 780                            ; 1                              ;
;     -- Output Ports                         ; 326    ; 95               ; 489                            ; 4                              ;
;     -- Bidir Ports                          ; 16     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 480                            ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 48               ; 475                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 2                ; 80                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 37               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 55               ; 241                            ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 60               ; 255                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 55               ; 477                            ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                ; Partition ; Type          ; Location ; Status                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Arduino_IO[0]                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Arduino_IO[0]                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Arduino_IO[0]~output                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; Arduino_IO[1]                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Arduino_IO[1]                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Arduino_IO[1]~output                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; Arduino_IO[2]                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Arduino_IO[2]                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Arduino_IO[2]~output                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[0]                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[0]                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[0]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[10]                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[10]                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[10]~output                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[11]                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[11]                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[11]~output                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[12]                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[12]                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[12]~output                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[13]                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[13]                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[13]~output                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[14]                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[14]                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[14]~output                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[15]                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[15]                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[15]~output                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[1]                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[1]                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[1]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[2]                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[2]                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[2]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[3]                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[3]                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[3]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[4]                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[4]                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[4]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[5]                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[5]                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[5]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[6]                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[6]                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[6]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[7]                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[7]                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[7]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[8]                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[8]                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[8]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; BP_DRAM_Data[9]                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- BP_DRAM_Data[9]                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- BP_DRAM_Data[9]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; CLK                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLK                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLK~input                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; LED[0]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[0]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[0]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; LED[1]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[1]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[1]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; LED[2]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[2]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[2]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; LED[3]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[3]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[3]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; LED[4]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[4]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[4]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; LED[5]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[5]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[5]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; LED[6]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[6]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[6]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; LED[7]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[7]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[7]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; LED[8]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[8]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[8]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; LED[9]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[9]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[9]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[0]                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[0]                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[0]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[10]                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[10]                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[10]~output                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[11]                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[11]                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[11]~output                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[12]                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[12]                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[12]~output                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[1]                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[1]                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[1]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[2]                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[2]                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[2]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[3]                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[3]                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[3]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[4]                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[4]                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[4]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[5]                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[5]                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[5]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[6]                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[6]                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[6]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[7]                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[7]                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[7]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[8]                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[8]                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[8]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_ADDR[9]                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_ADDR[9]                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_ADDR[9]~output                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_Bank_Address[0]                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_Bank_Address[0]                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_Bank_Address[0]~output                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_Bank_Address[1]                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_Bank_Address[1]                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_Bank_Address[1]~output                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_Chip_Select                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_Chip_Select                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_Chip_Select~output                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_Clock_Enable                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_Clock_Enable                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_Clock_Enable~output                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_Column_Address_Strobe                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_Column_Address_Strobe                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_Column_Address_Strobe~output                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_Data_Mask[0]                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_Data_Mask[0]                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_Data_Mask[0]~output                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_Data_Mask[1]                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_Data_Mask[1]                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_Data_Mask[1]~output                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_Row_Address_Strobe                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_Row_Address_Strobe                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_Row_Address_Strobe~output                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; OP_DRAM_Write_Enable                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OP_DRAM_Write_Enable                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OP_DRAM_Write_Enable~output                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SDRAM_Clock                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SDRAM_Clock                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SDRAM_Clock~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS0[0]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS0[0]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS0[0]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS0[1]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS0[1]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS0[1]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS0[2]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS0[2]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS0[2]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS0[3]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS0[3]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS0[3]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS0[4]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS0[4]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS0[4]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS0[5]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS0[5]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS0[5]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS0[6]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS0[6]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS0[6]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS0[7]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS0[7]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS0[7]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS1[0]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS1[0]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS1[0]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS1[1]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS1[1]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS1[1]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS1[2]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS1[2]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS1[2]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS1[3]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS1[3]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS1[3]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS1[4]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS1[4]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS1[4]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS1[5]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS1[5]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS1[5]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS1[6]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS1[6]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS1[6]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS1[7]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS1[7]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS1[7]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS2[0]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS2[0]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS2[0]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS2[1]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS2[1]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS2[1]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS2[2]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS2[2]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS2[2]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS2[3]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS2[3]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS2[3]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS2[4]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS2[4]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS2[4]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS2[5]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS2[5]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS2[5]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS2[6]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS2[6]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS2[6]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS2[7]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS2[7]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS2[7]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS3[0]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS3[0]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS3[0]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS3[1]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS3[1]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS3[1]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS3[2]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS3[2]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS3[2]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS3[3]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS3[3]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS3[3]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS3[4]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS3[4]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS3[4]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS3[5]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS3[5]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS3[5]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS3[6]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS3[6]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS3[6]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS3[7]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS3[7]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS3[7]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS4[0]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS4[0]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS4[0]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS4[1]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS4[1]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS4[1]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS4[2]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS4[2]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS4[2]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS4[3]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS4[3]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS4[3]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS4[4]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS4[4]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS4[4]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS4[5]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS4[5]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS4[5]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS4[6]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS4[6]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS4[6]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS4[7]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS4[7]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS4[7]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS5[0]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS5[0]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS5[0]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS5[1]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS5[1]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS5[1]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS5[2]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS5[2]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS5[2]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS5[3]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS5[3]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS5[3]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS5[4]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS5[4]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS5[4]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS5[5]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS5[5]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS5[5]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS5[6]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS5[6]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS5[6]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SS5[7]                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SS5[7]                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SS5[7]~output                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; TDO                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- TDO                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- TDO~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.my_Controller_my_VirtualJTAG_MM_Write_virtual_jtag_0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; out                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- out                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- out~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_0_                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_10_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_11_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_12_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_13_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_14_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_15_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_16_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_17_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_18_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_19_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_1_                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_20_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_21_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_22_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_23_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_24_                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_2_                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_3_                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_4_                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_5_                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_6_                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_7_                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_8_                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Address_counter_9_                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_Read                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadDataValid                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_0_                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_10_                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_11_                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_12_                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_13_                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_14_                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_15_                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_1_                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_2_                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_3_                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_4_                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_5_                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_6_                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_7_                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_8_                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_ReadData_9_                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_Read_WaitRequest                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_data_out_0_                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_data_out_1_                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_data_out_2_                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_data_out_3_                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_data_out_4_                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_data_out_5_                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_data_out_6_                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_data_out_7_                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_arbiter_ready                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_0_                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_10_                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_11_                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_12_                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_13_                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_14_                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_15_                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_1_                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_2_                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_3_                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_4_                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_5_                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_6_                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_7_                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_8_                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_data_in_9_                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_0_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_10_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_11_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_12_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_13_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_14_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_15_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_16_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_1_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_2_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_3_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_4_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_5_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_6_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_7_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_8_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_my_NCO_sin_9_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_0_                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_10_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_11_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_12_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_13_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_14_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_15_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_16_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_17_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_18_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_19_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_1_                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_20_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_21_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_22_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_23_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_24_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_25_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_26_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_27_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_28_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_29_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_2_                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_30_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_31_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_3_                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_4_                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_5_                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_6_                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_7_                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_8_                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_shifted_output_9_                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_0_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_10_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_11_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_12_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_13_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_14_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_15_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_16_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_17_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_18_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_19_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_1_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_20_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_21_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_22_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_23_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_24_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_25_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_26_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_27_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_28_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_29_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_2_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_30_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_31_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_3_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_4_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_5_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_6_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_7_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_8_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_i_shited_9_                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_0_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_10_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_11_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_12_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_13_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_14_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_15_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_16_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_17_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_18_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_19_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_1_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_20_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_21_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_22_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_23_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_24_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_25_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_26_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_27_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_28_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_29_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_2_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_30_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_31_                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_3_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_4_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_5_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_6_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_7_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_8_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_Arbiter_u_q_shifted_9_                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_0_                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_10_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_11_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_12_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_13_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_14_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_15_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_16_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_17_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_18_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_19_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_1_                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_20_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_21_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_22_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_23_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_24_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_25_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_26_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_27_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_28_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_29_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_2_                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_30_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_31_                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_3_                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_4_                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_5_                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_6_                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_7_                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_8_                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_my_VirtualJTAG_MM_Write_doppler_shift_9_                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_0_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_10_                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_1_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_2_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_3_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_4_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_5_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_6_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_7_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_8_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_rdaddress_9_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_0_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_10_                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_1_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_2_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_3_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_4_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_5_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_6_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_7_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_8_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.my_Controller_wraddress_9_                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; pre_syn.bp.request                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
; reset_n                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- reset_n                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- reset_n~input                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                     ;           ;               ;          ;                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                      ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 4,777                                                                         ;
;                                             ;                                                                               ;
; Total combinational functions               ; 1988                                                                          ;
; Logic element usage by number of LUT inputs ;                                                                               ;
;     -- 4 input functions                    ; 982                                                                           ;
;     -- 3 input functions                    ; 632                                                                           ;
;     -- <=2 input functions                  ; 374                                                                           ;
;                                             ;                                                                               ;
; Logic elements by mode                      ;                                                                               ;
;     -- normal mode                          ; 1743                                                                          ;
;     -- arithmetic mode                      ; 245                                                                           ;
;                                             ;                                                                               ;
; Total registers                             ; 4003                                                                          ;
;     -- Dedicated logic registers            ; 4003                                                                          ;
;     -- I/O registers                        ; 0                                                                             ;
;                                             ;                                                                               ;
; I/O pins                                    ; 114                                                                           ;
; Total memory bits                           ; 350208                                                                        ;
;                                             ;                                                                               ;
; Embedded Multiplier 9-bit elements          ; 4                                                                             ;
;                                             ;                                                                               ;
; Total PLLs                                  ; 1                                                                             ;
;     -- PLLs                                 ; 1                                                                             ;
;                                             ;                                                                               ;
; Maximum fan-out node                        ; PLL:my_PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 2958                                                                          ;
; Total fan-out                               ; 24516                                                                         ;
; Average fan-out                             ; 3.76                                                                          ;
+---------------------------------------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------+
; Controller:my_Controller|Arbiter:my_Arbiter|NCO:my_NCO|Sine_LUT:my_Sine_LUT|altsyncram:altsyncram_component|altsyncram_bm22:auto_generated|ALTSYNCRAM                                                 ; AUTO ; True Dual Port   ; 4096         ; 16           ; 4096         ; 16           ; 65536  ; ./Matlab_scripts/sin.mif ;
; Controller:my_Controller|FIFO:my_FIFO|scfifo:scfifo_component|scfifo_8d21:auto_generated|a_dpfifo_fj21:dpfifo|altsyncram_g2m1:FIFOram|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; 128          ; 64           ; 128          ; 64           ; 8192   ; None                     ;
; Controller:my_Controller|RAMRAMAM:my_RAM|altsyncram:altsyncram_component|altsyncram_tpn1:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 2048         ; 16           ; 2048         ; 16           ; 32768  ; None                     ;
; Controller:my_Controller|VirtualJTAG_MM_Write:my_VirtualJTAG_MM_Write|altsyncram:altsyncram_component|altsyncram_sgl1:auto_generated|ALTSYNCRAM                                                       ; M9K  ; Simple Dual Port ; 8192         ; 1            ; 512          ; 16           ; 8192   ; None                     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_go14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 1024         ; 237          ; 1024         ; 237          ; 242688 ; None                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 2           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri Sep 08 09:39:59 2017
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DRFM -c DRFM --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 507 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 10 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/user/Google Drive/Masters/EEE5132Z -- FPGA/Workspace/DRFM/DRFM_Source/DRFM.v Line: 2
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/user/Google Drive/Masters/EEE5132Z -- FPGA/Workspace/DRFM/DRFM_Source/DRFM.v Line: 2
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/user/Google Drive/Masters/EEE5132Z -- FPGA/Workspace/DRFM/DRFM_Source/DRFM.v Line: 2
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/user/Google Drive/Masters/EEE5132Z -- FPGA/Workspace/DRFM/DRFM_Source/DRFM.v Line: 2
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/user/Google Drive/Masters/EEE5132Z -- FPGA/Workspace/DRFM/DRFM_Source/DRFM.v Line: 2
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/user/Google Drive/Masters/EEE5132Z -- FPGA/Workspace/DRFM/DRFM_Source/DRFM.v Line: 2
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/user/Google Drive/Masters/EEE5132Z -- FPGA/Workspace/DRFM/DRFM_Source/DRFM.v Line: 2
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/user/Google Drive/Masters/EEE5132Z -- FPGA/Workspace/DRFM/DRFM_Source/DRFM.v Line: 2
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/user/Google Drive/Masters/EEE5132Z -- FPGA/Workspace/DRFM/DRFM_Source/DRFM.v Line: 2
    Warning (15610): No output dependent on input pin "reset_n" File: C:/Users/user/Google Drive/Masters/EEE5132Z -- FPGA/Workspace/DRFM/DRFM_Source/DRFM.v Line: 3
Info (21057): Implemented 5301 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 15 input pins
    Info (21059): Implemented 87 output pins
    Info (21060): Implemented 16 bidirectional pins
    Info (21061): Implemented 4899 logic cells
    Info (21064): Implemented 278 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 4 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 563 megabytes
    Info: Processing ended: Fri Sep 08 09:40:01 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


