# Protocolos de comunicación - Niveles lógicos digitales

## Interfaz de nivel TTL

![](https://img.wiki-power.com/d/wiki-media/img/20220505152445.png)

TTL (Transistor-Transistor Logic) se basa en una estructura de transistor y su fuente de alimentación estándar es de 5V. Debido a que hay una gran brecha entre 2.4V y 5V, las fluctuaciones de voltaje aumentan el consumo de energía del sistema, por lo que se comprime para formar el nivel LVTTL (Low Voltage Transistor-Transistor Logic), que se divide en 3.3V y 2.5V LVTTL.

Características del nivel (LV) TTL:

- Los circuitos TTL utilizan componentes controlados por corriente, lo que les da una velocidad rápida y un corto tiempo de retardo de transmisión (5-10 ns), pero consumen mucha energía.
- El nivel TTL generalmente tiene una sobrecarga bastante grave, por lo que se puede colocar una resistencia de 22Ω / 33Ω en serie en el extremo de inicio.
- Cuando el pin de entrada del nivel TTL está en el aire, se considera internamente como un nivel alto. Si se necesita una resistencia de pull-down, se debe conectar una resistencia de menos de 1k.
- La velocidad de la interfaz del nivel TTL generalmente se limita a 30 MHz o menos. Debido a que la entrada del BJT tiene una capacidad de entrada del orden de varios pF (formando un LPF), si la señal de entrada supera una cierta frecuencia, la señal se perderá.
- Su capacidad de conducción generalmente es de varias decenas de mA. El voltaje de señal de trabajo normalmente es alto. Si se acerca a un circuito ECL con un voltaje de señal más bajo, se producirá un problema de interferencia notable.

## Interfaz de nivel CMOS

![](https://img.wiki-power.com/d/wiki-media/img/20220505154222.png)

CMOS (Complementary Metal Oxide Semiconductor) se basa en una estructura compuesta por NMOS y PMOS, y su fuente de alimentación estándar es de 5V. Al igual que TTL, CMOS también ha derivado el estándar de nivel LVCMOS, y debido a que la tensión de conducción de MOS es más baja que la de los transistores bipolares, LVCMOS puede comunicarse con voltajes más bajos que LVTTL. LVCMOS tiene estándares de 3.3V, 2.5V, 1.8V, 1.5V y 1.2V.

Características del nivel (LV) CMOS:

- Los circuitos CMOS utilizan componentes controlados por voltaje, lo que les da una velocidad lenta y un largo tiempo de retardo de transmisión (25-50 ns), pero consumen poca energía. Sin embargo, en frecuencias de conversión altas, la serie CMOS consume más energía que TTL.
- La interfaz CMOS tiene una mayor tolerancia al ruido que la interfaz TTL, y su impedancia de entrada es mucho mayor que la de TTL. En condiciones normales, el consumo de energía y la capacidad de anti-interferencia de CMOS son mucho mejores que los de TTL.
- La estructura CMOS tiene una estructura de silicio controlable parásita. Cuando la entrada o el pin de entrada superan un cierto valor de VCC (como 0.7V en algunos chips) y la corriente es lo suficientemente grande, puede causar un efecto de bloqueo, lo que resulta en la quema del chip.
- La impedancia de entrada del circuito CMOS es muy alta, por lo que su capacidad de acoplamiento capacitivo puede ser muy pequeña y no se requieren capacitores electrolíticos grandes. Debido a que la capacidad de conducción del circuito CMOS suele ser débil, es necesario convertirlo a TTL antes de conducir el circuito ECL. Además, al diseñar un circuito de interfaz CMOS, es importante evitar una carga capacitiva excesiva, ya que esto ralentizará el tiempo de subida y aumentará el consumo de energía del dispositivo de conducción (ya que la carga capacitiva no consume energía).

## Comparación de los estándares de nivel

Los circuitos digitales tienen un estándar de doble umbral. Aunque solo se representan dos estados, 0 y 1, en el circuito real, se acuerda mediante un estándar de doble umbral qué voltaje es 0 y qué voltaje es 1.

|            | $VCC$ | $V_{OH}$         | $V_{IH}$         | $V_{IL}$         | $V_{OL}$         | $GND$ |
| :--------- | :---- | :--------------- | :--------------- | :--------------- | :--------------- | :---- |
| 5V TTL     | 5.0   | 2.4              | 2.0              | 0.8              | 0.4              | 0.0   |
| 3.3V LVTTL | 3.3   | 2.4              | 1.5              | 0.8              | 0.4              | 0.0   |
| 5V CMOS    | 5.0   | 4.5（0.9\*VCC）  | 3.5（0.7\*VCC）  | 1.5（0.3\*VCC）  | 0.5（0.1\*VCC）  | 0.0   |
| 3.3V CMOS  | 3.3   | 2.97（0.9\*VCC） | 2.31（0.7\*VCC） | 0.99（0.3\*VCC） | 0.33（0.1\*VCC） | 0.0   |
| 2.5V CMOS  | 2.5   | 2.0              | 1.7              | 0.7              | 0.4              | 0.0   |
| 1.8V CMOS  | 1.8   | 1.35             | 1.17             | 0.63             | 0.45             | 0.0   |

## Comunicación en serie y en paralelo

Los bits de datos pueden transmitirse en forma paralela o en serie. En la comunicación en paralelo, los bits de datos se envían simultáneamente, cada uno a través de una línea separada. La siguiente imagen muestra la transmisión en paralelo de la letra `C` en binario (01000011):

![](https://img.wiki-power.com/d/wiki-media/img/20211109095630.png)

En la comunicación en serie, los bits se envían uno a uno a través de una sola línea. La siguiente imagen muestra la transmisión en serie de la letra `C`:

![](https://img.wiki-power.com/d/wiki-media/img/20211109095718.png)

## Referencias y agradecimientos

- 《Analog Engineer’s Pocket Reference》
- [一文了解 SPI 总线工作原理、优缺点和应用案例](http://news.eeworld.com.cn/qrs/ic470019.html)
- [[FPGA13][电路]接口电平标准](https://zhenhuizhang.tk/post/fpga13jie-kou-dian-ping-biao-zhun/)

> Dirección original del artículo: <https://wiki-power.com/>  
> Este artículo está protegido por la licencia [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh). Si desea reproducirlo, por favor indique la fuente.

> Este post está traducido usando ChatGPT, por favor [**feedback**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) si hay alguna omisión.
