Verilog HDL：
设计文件：create project -> xc7a35tcpg236-1 -> design sources-add sources -> verilog -> run synthesis -> schematic（对比电路图与预期）
仿真： simulation sources-add sources -> module_sim（无输入输出端口、别忘了调用刚设计好的模块，即模块实例化） -> run simulation
（注：实现循环赋值的仿真语句：always #5 ...）
（仿真需要用clk时：always #5 clk=~clk，模仿高低电平）
综合：Run Synthesis
实现：Run Implementation
约束文件（管脚分配）：Run Synthesis -> Open Synthesized Design -> layout-IO planning -> I/O ports（管脚标号+电压标准）（注意input/output）
（别忘了下方Scalar ports的电压标准）（开发板上有LED 灯编号，涉及数码管编号需查阅《Vivado设计流程》）
下载程序：Generate Bitstream -> Open Hardware Manager -> Open hardware target -> Server -> program device

资源分析：Implementation -> Report Utilization -> Utilization -> Summary
能耗分析：Implementation -> Report Power -> Power -> Summary


Block Design：
封装IP核：(simulation sources)run synthesis -> cancel -> settings-IP-packager -> tools-create and package IP -> compatibility-add family 
explicitly(all families and parts except artix7) -> customization parameters-width -> review and packaging-package IP -> succesfully

调用IP核：将压缩包放入IPCore并解压 -> settings-IP-repository -> + ->apply -> IP Catalog ->User Repository-User IP ->(开始调用) -> 
create block design -> + (加入门级元件)-> 右击空白create port（加入输入输出） -> 连线 -> create HDL wrapper -> verilog文件构建成功
（后续）综合、仿真、传入比特流同上
（写完仿真想重新打开连线图：Flow -> open Block Design ）


