# 4.3.24 OPA 特性

表 4-47-1 OPA 特性  

<table><tr><td>符号</td><td>参数</td><td>条件</td><td>最小值</td><td>典型值</td><td>最大值</td><td>单位</td></tr><tr><td>VDDA</td><td>供电电压</td><td></td><td>2.4</td><td>3.3</td><td>3.6</td><td>V</td></tr><tr><td>CMIR</td><td>共模输入电压</td><td></td><td>0</td><td></td><td>VDDA</td><td>V</td></tr><tr><td>OSW(3)</td><td>输出摆幅</td><td></td><td>0</td><td></td><td>VDDA</td><td>V</td></tr><tr><td>VOFFSET</td><td>输入失调电压</td><td></td><td></td><td>±2.5</td><td>±10</td><td>mV</td></tr><tr><td>ILOAD</td><td>驱动电流</td><td></td><td></td><td></td><td>600</td><td>uA</td></tr><tr><td>IDDOPAMP</td><td>消耗电流</td><td>无负载,静态模式</td><td></td><td>195</td><td></td><td>uA</td></tr><tr><td>CMRR(1)</td><td>共模抑制比</td><td>@1kHz</td><td></td><td>96</td><td></td><td>dB</td></tr><tr><td>PSRR(1)</td><td>电源抑制比</td><td>@1kHz</td><td></td><td>86</td><td></td><td>dB</td></tr><tr><td>AV(1)</td><td>开环增益</td><td>CLOAD=5pF</td><td></td><td>136</td><td></td><td>dB</td></tr><tr><td>GBW(1)</td><td>单位增益带宽</td><td>CLOAD=5pF</td><td></td><td>19</td><td></td><td>MHz</td></tr><tr><td>PM(1)</td><td>相位裕度</td><td>CLOAD=5pF</td><td></td><td>93</td><td></td><td>°</td></tr><tr><td>SR(1)</td><td>压摆率</td><td>CLOAD=5pF</td><td></td><td>8</td><td></td><td>V/us</td></tr><tr><td>tWAKUP(1)</td><td>关闭到唤醒建立时间,0.1%</td><td>输入VDDA/2, CLOAD=50pF, RLOAD=4kΩ</td><td></td><td></td><td>0.5</td><td>us</td></tr><tr><td>RLOAD</td><td>电阻性负载</td><td></td><td>4</td><td></td><td></td><td>kΩ</td></tr><tr><td>CLOAD</td><td>电容性负载</td><td></td><td></td><td></td><td>50</td><td>pF</td></tr><tr><td rowspan="2">VOHSAT(2)</td><td rowspan="2">高饱和输出电压</td><td>RLOAD=4kΩ,输入VDDA</td><td>VDDA-300</td><td>VDDA-150</td><td></td><td rowspan="2">mV</td></tr><tr><td>RLOAD=20kΩ,输入VDDA</td><td>VDDA-50</td><td>VDDA-30</td><td></td></tr><tr><td rowspan="2">VOLSAT(2)</td><td rowspan="2">低饱和输出电压</td><td>RLOAD=4kΩ,输入0</td><td></td><td>3</td><td>10</td><td rowspan="2">mV</td></tr><tr><td>RLOAD=20kΩ,输入0</td><td></td><td>3</td><td>10</td></tr><tr><td rowspan="2">EN(1)</td><td rowspan="2">等效输入电压噪声</td><td>RLOAD=4kΩ, @1kHz</td><td></td><td>83</td><td></td><td rowspan="2">nV/√Hz</td></tr><tr><td>RLOAD=4kΩ, @10kHz</td><td></td><td>42</td><td></td></tr></table>

注：1.来源仿真非实测。  
2.负载电流会限制饱和输出电压。  
3.当PE7、PE8、PE14、PE15引脚用于运放输出时，其输出摆幅受限： $V _ { D D A } = 3 . \ 3 V$ 时， $0 { \leqslant } 0 _ { s w } { \leqslant } 2 V _ { o }$

表 4-47-2 OPA 特性（高速模式）  

<table><tr><td>符号</td><td>参数</td><td>条件</td><td>最小值</td><td>典型值</td><td>最大值</td><td>单位</td></tr><tr><td>VDDA</td><td>供电电压</td><td></td><td>2.4</td><td>3.3</td><td>3.6</td><td>V</td></tr><tr><td>CMIR</td><td>共模输入电压</td><td></td><td>0</td><td></td><td>VDDA</td><td>V</td></tr><tr><td>OSW(3)</td><td>输出摆幅</td><td></td><td>0</td><td></td><td>VDDA</td><td>V</td></tr><tr><td>VIOFFSET</td><td>输入失调电压</td><td></td><td></td><td>±2.5</td><td>±10</td><td>mV</td></tr><tr><td>ILOAD</td><td>驱动电流</td><td></td><td></td><td></td><td>600</td><td>uA</td></tr><tr><td>IDDOPAMP</td><td>消耗电流</td><td>无负载,静态模式</td><td></td><td>770</td><td></td><td>uA</td></tr><tr><td>CMRR(1)</td><td>共模抑制比</td><td>@1kHz</td><td></td><td>96</td><td></td><td>dB</td></tr><tr><td>PSRR(1)</td><td>电源抑制比</td><td>@1kHz</td><td></td><td>86</td><td></td><td>dB</td></tr><tr><td>AV(1)</td><td>开环增益</td><td>CLOAD=5pF</td><td></td><td>136</td><td></td><td>dB</td></tr><tr><td>GBW(1)</td><td>单位增益带宽</td><td>CLOAD=5pF</td><td></td><td>53</td><td></td><td>MHz</td></tr><tr><td>PM(1)</td><td>相位裕度</td><td>CLOAD=5pF</td><td></td><td>93</td><td></td><td>°</td></tr><tr><td>SR(1)</td><td>压摆率</td><td>CLOAD=5pF</td><td></td><td>16</td><td></td><td>V/us</td></tr><tr><td>tWAKUP(1)</td><td>关闭到唤醒建立时间,0.1%</td><td>输入VDDA/2, CLOAD=50pF, RLOAD=4kΩ</td><td></td><td></td><td>0.5</td><td>us</td></tr><tr><td>RLOAD</td><td>电阻性负载</td><td></td><td>4</td><td></td><td></td><td>kΩ</td></tr><tr><td>CLOAD</td><td>电容性负载</td><td></td><td></td><td></td><td>30</td><td>pF</td></tr><tr><td rowspan="2">VOHSAT(2)</td><td rowspan="2">高饱和输出电压</td><td>RLOAD=4kΩ,输入VDDA</td><td>VDDA-300</td><td>VDDA-150</td><td></td><td rowspan="2">mV</td></tr><tr><td>RLOAD=20kΩ,输入VDDA</td><td>VDDA-50</td><td>VDDA-30</td><td></td></tr><tr><td rowspan="2">VOLSAT(2)</td><td rowspan="2">低饱和输出电压</td><td>RLOAD=4kΩ,输入0</td><td></td><td>3</td><td>10</td><td rowspan="2">mV</td></tr><tr><td>RLOAD=20kΩ,输入0</td><td></td><td>3</td><td>10</td></tr><tr><td rowspan="2">EN(1)</td><td rowspan="2">等效输入电压噪声</td><td>RLOAD=4kΩ, @1kHz</td><td></td><td>83</td><td></td><td rowspan="2">nV/√Hz</td></tr><tr><td>RLOAD=4kΩ, @10kHz</td><td></td><td>42</td><td></td></tr></table>

注：1.来源仿真非实测。  
2.负载电流会限制饱和输出电压。  
3.当PE7、PE8、PE14、PE15引脚用于运放输出时，其输出摆幅受限： $V _ { D D A } = 3 . \ 3 V$ 时， $0 { \leqslant } 0 _ { s w } { \leqslant } 2 V _ { o }$

