[*]
[*] GTKWave Analyzer v3.3.116 (w)1999-2023 BSI
[*] Fri Jul 26 08:01:39 2024
[*]
[dumpfile] "/home/sean/github/RTLDesignSherpa/val/unit_axi/local_sim_build/test_axi_wr_noscale-8-32-32-64-1/axi_wr_upscale.fst"
[dumpfile_mtime] "Fri Jul 26 07:14:13 2024"
[dumpfile_size] 12564
[savefile] "/home/sean/github/RTLDesignSherpa/val/unit_axi/GTKW/axi_wr_upscale.gtkw"
[timestart] 0
[size] 1582 1450
[pos] -1 -1
*-13.047805 22000 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] axi_wr_upscale.
[sst_width] 278
[signals_width] 340
[sst_expanded] 1
[sst_vpaned_height] 986
@200
-Master Side
@28
axi_wr_upscale.aclk
@200
-AW Master
@28
axi_wr_upscale.s_axi_awvalid
axi_wr_upscale.s_axi_awready
@22
axi_wr_upscale.s_axi_awid[7:0]
axi_wr_upscale.s_axi_awaddr[31:0]
@28
axi_wr_upscale.s_axi_awsize[2:0]
axi_wr_upscale.s_axi_awburst[1:0]
@22
axi_wr_upscale.s_axi_awcache[3:0]
axi_wr_upscale.s_axi_awlen[7:0]
@28
axi_wr_upscale.s_axi_awlock
axi_wr_upscale.s_axi_awprot[2:0]
@22
axi_wr_upscale.s_axi_awqos[3:0]
axi_wr_upscale.s_axi_awregion[3:0]
@28
axi_wr_upscale.s_axi_awuser
@200
-W master
@28
axi_wr_upscale.s_axi_wvalid
axi_wr_upscale.s_axi_wready
@22
axi_wr_upscale.r_s_axi_wdata[63:0]
@28
axi_wr_upscale.s_axi_wlast
axi_wr_upscale.s_axi_wuser
@200
-B Master
@28
axi_wr_upscale.s_axi_bvalid
axi_wr_upscale.s_axi_bready
@22
axi_wr_upscale.s_axi_bid[7:0]
@28
axi_wr_upscale.s_axi_bresp[1:0]
axi_wr_upscale.s_axi_buser
@200
-slave side
-AW Slave
@28
axi_wr_upscale.m_axi_awvalid
axi_wr_upscale.m_axi_awready
@22
axi_wr_upscale.m_axi_awaddr[31:0]
@28
axi_wr_upscale.m_axi_awsize[2:0]
axi_wr_upscale.m_axi_awburst[1:0]
@22
axi_wr_upscale.m_axi_awcache[3:0]
axi_wr_upscale.m_axi_awid[7:0]
axi_wr_upscale.m_axi_awlen[7:0]
@28
axi_wr_upscale.m_axi_awlock
axi_wr_upscale.m_axi_awprot[2:0]
@22
axi_wr_upscale.m_axi_awqos[3:0]
axi_wr_upscale.m_axi_awregion[3:0]
@28
axi_wr_upscale.m_axi_awuser
@200
-W Slave
@28
axi_wr_upscale.m_axi_wvalid
axi_wr_upscale.m_axi_wready
@22
axi_wr_upscale.m_axi_wdata[63:0]
@c00022
axi_wr_upscale.m_axi_wstrb[7:0]
@28
(0)axi_wr_upscale.m_axi_wstrb[7:0]
(1)axi_wr_upscale.m_axi_wstrb[7:0]
(2)axi_wr_upscale.m_axi_wstrb[7:0]
(3)axi_wr_upscale.m_axi_wstrb[7:0]
(4)axi_wr_upscale.m_axi_wstrb[7:0]
(5)axi_wr_upscale.m_axi_wstrb[7:0]
(6)axi_wr_upscale.m_axi_wstrb[7:0]
(7)axi_wr_upscale.m_axi_wstrb[7:0]
@1401200
-group_end
@28
axi_wr_upscale.m_axi_wlast
@200
-B Slave
@28
axi_wr_upscale.m_axi_bvalid
axi_wr_upscale.m_axi_bready
axi_wr_upscale.m_axi_bresp[1:0]
axi_wr_upscale.m_axi_buser
axi_wr_upscale.m_axi_wuser
@22
axi_wr_upscale.m_axi_bid[7:0]
@200
-Internals
@22
axi_wr_upscale.r_accum_count_dn[7:0]
axi_wr_upscale.r_accum_count_up[7:0]
@23
axi_wr_upscale.r_length_count[7:0]
@200
-slave queues
@28
axi_wr_upscale.r_s_axi_awvalid
axi_wr_upscale.r_s_axi_awready
axi_wr_upscale.r_s_axi_wvalid
axi_wr_upscale.r_s_axi_wready
axi_wr_upscale.r_s_axi_bvalid
axi_wr_upscale.r_s_axi_bready
@200
-master queues
@28
axi_wr_upscale.r_m_axi_awvalid
axi_wr_upscale.r_m_axi_awready
axi_wr_upscale.r_m_axi_wvalid
axi_wr_upscale.r_m_axi_wready
axi_wr_upscale.r_m_axi_bvalid
axi_wr_upscale.r_m_axi_bready
[pattern_trace] 1
[pattern_trace] 0
