Timing Analyzer report for UART
Fri Apr  5 14:40:16 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 15. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 25. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 26. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 35. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 36. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; UART                                                   ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 220.31 MHz ; 220.31 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -3.539 ; -285.044        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.384 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.071 ; -54.790            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 1.034 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -154.630                      ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.539 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 4.023      ;
; -3.539 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 4.023      ;
; -3.499 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.983      ;
; -3.499 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.983      ;
; -3.417 ; uart_tx:uart_instance|baud_cnt[16]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.903      ;
; -3.417 ; uart_tx:uart_instance|baud_cnt[16]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.903      ;
; -3.409 ; uart_tx:uart_instance|baud_cnt[14]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.893      ;
; -3.409 ; uart_tx:uart_instance|baud_cnt[14]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.893      ;
; -3.383 ; uart_tx:uart_instance|baud_cnt[13]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.867      ;
; -3.383 ; uart_tx:uart_instance|baud_cnt[13]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.867      ;
; -3.348 ; uart_tx:uart_instance|bit_cnt[27]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 4.256      ;
; -3.331 ; uart_tx:uart_instance|bit_cnt[29]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 4.239      ;
; -3.319 ; uart_tx:uart_instance|baud_cnt[5]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.803      ;
; -3.319 ; uart_tx:uart_instance|baud_cnt[5]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.803      ;
; -3.291 ; uart_tx:uart_instance|bit_cnt[19]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 4.632      ;
; -3.254 ; uart_tx:uart_instance|bit_cnt[28]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 4.595      ;
; -3.246 ; uart_tx:uart_instance|baud_cnt[19]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.732      ;
; -3.246 ; uart_tx:uart_instance|baud_cnt[19]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.732      ;
; -3.238 ; uart_tx:uart_instance|baud_cnt[21]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.724      ;
; -3.238 ; uart_tx:uart_instance|baud_cnt[21]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.724      ;
; -3.211 ; uart_tx:uart_instance|bit_cnt[31]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 4.552      ;
; -3.208 ; uart_tx:uart_instance|baud_cnt[3]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.692      ;
; -3.208 ; uart_tx:uart_instance|baud_cnt[3]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.692      ;
; -3.208 ; uart_tx:uart_instance|baud_cnt[7]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.692      ;
; -3.208 ; uart_tx:uart_instance|baud_cnt[7]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.692      ;
; -3.206 ; uart_tx:uart_instance|baud_cnt[15]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.690      ;
; -3.206 ; uart_tx:uart_instance|baud_cnt[15]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.690      ;
; -3.188 ; uart_tx:uart_instance|bit_cnt[17]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 4.096      ;
; -3.171 ; uart_tx:uart_instance|bit_cnt[30]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 4.512      ;
; -3.160 ; uart_tx:uart_instance|baud_cnt[17]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.646      ;
; -3.160 ; uart_tx:uart_instance|baud_cnt[17]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.646      ;
; -3.154 ; uart_tx:uart_instance|baud_cnt[18]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.640      ;
; -3.154 ; uart_tx:uart_instance|baud_cnt[18]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.640      ;
; -3.152 ; uart_tx:uart_instance|baud_cnt[2]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.636      ;
; -3.152 ; uart_tx:uart_instance|baud_cnt[2]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.636      ;
; -3.149 ; uart_tx:uart_instance|bit_cnt[20]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 4.490      ;
; -3.135 ; uart_tx:uart_instance|baud_cnt[4]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.619      ;
; -3.135 ; uart_tx:uart_instance|baud_cnt[4]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.619      ;
; -3.131 ; uart_tx:uart_instance|baud_cnt[9]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.049      ;
; -3.131 ; uart_tx:uart_instance|baud_cnt[9]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.049      ;
; -3.127 ; uart_tx:uart_instance|baud_cnt[24]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.613      ;
; -3.127 ; uart_tx:uart_instance|baud_cnt[8]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.045      ;
; -3.127 ; uart_tx:uart_instance|baud_cnt[24]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.613      ;
; -3.127 ; uart_tx:uart_instance|baud_cnt[8]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.045      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[12]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[10]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[11]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[14]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[13]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.122 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[15]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 4.023      ;
; -3.113 ; uart_tx:uart_instance|bit_cnt[9]       ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.342      ; 4.453      ;
; -3.090 ; uart_tx:uart_instance|bit_cnt[18]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 4.431      ;
; -3.090 ; uart_tx:uart_instance|baud_cnt[6]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.574      ;
; -3.090 ; uart_tx:uart_instance|baud_cnt[6]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.514     ; 3.574      ;
; -3.088 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.604      ;
; -3.088 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.604      ;
; -3.088 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.604      ;
; -3.088 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.604      ;
; -3.088 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.604      ;
; -3.088 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.604      ;
; -3.085 ; uart_tx:uart_instance|baud_cnt[20]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.571      ;
; -3.085 ; uart_tx:uart_instance|baud_cnt[20]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.571      ;
; -3.083 ; uart_tx:uart_instance|baud_cnt[29]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.569      ;
; -3.083 ; uart_tx:uart_instance|baud_cnt[29]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.569      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[12]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[10]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[11]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[14]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[13]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[15]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.983      ;
; -3.082 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.598      ;
; -3.082 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.598      ;
; -3.082 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.598      ;
; -3.082 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.598      ;
; -3.082 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.598      ;
; -3.082 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.482     ; 3.598      ;
; -3.058 ; uart_tx:uart_instance|bit_cnt[22]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 3.966      ;
; -3.051 ; uart_tx:uart_instance|bit_cnt[26]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 3.959      ;
; -3.034 ; uart_tx:uart_instance|baud_cnt[31]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.520      ;
; -3.034 ; uart_tx:uart_instance|baud_cnt[31]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.520      ;
; -3.027 ; debouncer:debouncer_key1|wait_count[3] ; debouncer:debouncer_key1|wait_count[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.945      ;
; -3.027 ; debouncer:debouncer_key1|wait_count[3] ; debouncer:debouncer_key1|wait_count[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.945      ;
; -3.027 ; debouncer:debouncer_key1|wait_count[3] ; debouncer:debouncer_key1|wait_count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.945      ;
; -3.027 ; debouncer:debouncer_key1|wait_count[3] ; debouncer:debouncer_key1|wait_count[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.945      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; uart_tx:uart_instance|rs232_tx          ; uart_tx:uart_instance|rs232_tx          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.669      ;
; 0.386 ; debouncer:debouncer_key1|slow_clk       ; debouncer:debouncer_key1|slow_clk       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; debouncer:debouncer_key0|slow_clk       ; debouncer:debouncer_key0|slow_clk       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.402 ; uart_tx:uart_instance|bit_cnt[0]        ; uart_tx:uart_instance|bit_cnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:uart_instance|state             ; uart_tx:uart_instance|state             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; uart_tx:uart_instance|bit_cnt[1]        ; uart_tx:uart_instance|bit_cnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.674      ;
; 0.426 ; debouncer:debouncer_key0|wait_count[18] ; debouncer:debouncer_key0|wait_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.709      ;
; 0.442 ; debouncer:debouncer_key1|wait_count[18] ; debouncer:debouncer_key1|wait_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.709      ;
; 0.541 ; uart_tx:uart_instance|bit_cnt[21]       ; uart_tx:uart_instance|bit_cnt[22]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.240      ;
; 0.541 ; uart_tx:uart_instance|baud_cnt[9]       ; uart_tx:uart_instance|baud_cnt[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.514      ; 1.241      ;
; 0.543 ; uart_tx:uart_instance|bit_cnt[25]       ; uart_tx:uart_instance|bit_cnt[26]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.242      ;
; 0.554 ; uart_tx:uart_instance|bit_cnt[16]       ; uart_tx:uart_instance|bit_cnt[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.253      ;
; 0.556 ; uart_tx:uart_instance|bit_cnt[28]       ; uart_tx:uart_instance|bit_cnt[29]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.255      ;
; 0.559 ; uart_tx:uart_instance|baud_cnt[8]       ; uart_tx:uart_instance|baud_cnt[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.514      ; 1.259      ;
; 0.560 ; debouncer:debouncer_key1|wait_count[1]  ; debouncer:debouncer_key1|wait_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.482      ; 1.228      ;
; 0.560 ; uart_tx:uart_instance|bit_cnt[20]       ; uart_tx:uart_instance|bit_cnt[22]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.259      ;
; 0.561 ; uart_tx:uart_instance|bit_cnt[24]       ; uart_tx:uart_instance|bit_cnt[26]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.260      ;
; 0.568 ; debouncer:debouncer_key1|wait_count[6]  ; debouncer:debouncer_key1|wait_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.482      ; 1.236      ;
; 0.627 ; debouncer:debouncer_key1|wait_count[2]  ; debouncer:debouncer_key1|wait_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.910      ;
; 0.628 ; debouncer:debouncer_key1|wait_count[7]  ; debouncer:debouncer_key1|wait_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.911      ;
; 0.638 ; uart_tx:uart_instance|baud_cnt[3]       ; uart_tx:uart_instance|baud_cnt[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.921      ;
; 0.638 ; uart_tx:uart_instance|baud_cnt[5]       ; uart_tx:uart_instance|baud_cnt[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.921      ;
; 0.638 ; uart_tx:uart_instance|baud_cnt[13]      ; uart_tx:uart_instance|baud_cnt[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.921      ;
; 0.638 ; uart_tx:uart_instance|baud_cnt[15]      ; uart_tx:uart_instance|baud_cnt[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.921      ;
; 0.638 ; uart_tx:uart_instance|baud_cnt[19]      ; uart_tx:uart_instance|baud_cnt[19]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; uart_tx:uart_instance|baud_cnt[21]      ; uart_tx:uart_instance|baud_cnt[21]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; uart_tx:uart_instance|baud_cnt[29]      ; uart_tx:uart_instance|baud_cnt[29]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.922      ;
; 0.639 ; uart_tx:uart_instance|baud_cnt[1]       ; uart_tx:uart_instance|baud_cnt[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; uart_tx:uart_instance|baud_cnt[11]      ; uart_tx:uart_instance|baud_cnt[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; uart_tx:uart_instance|baud_cnt[17]      ; uart_tx:uart_instance|baud_cnt[17]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.923      ;
; 0.639 ; uart_tx:uart_instance|baud_cnt[27]      ; uart_tx:uart_instance|baud_cnt[27]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.923      ;
; 0.639 ; uart_tx:uart_instance|bit_cnt[29]       ; uart_tx:uart_instance|bit_cnt[29]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.922      ;
; 0.640 ; uart_tx:uart_instance|bit_cnt[27]       ; uart_tx:uart_instance|bit_cnt[27]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; uart_tx:uart_instance|baud_cnt[31]      ; uart_tx:uart_instance|baud_cnt[31]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.924      ;
; 0.640 ; uart_tx:uart_instance|baud_cnt[22]      ; uart_tx:uart_instance|baud_cnt[22]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.924      ;
; 0.640 ; debouncer:debouncer_key0|wait_count[6]  ; debouncer:debouncer_key0|wait_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.906      ;
; 0.640 ; debouncer:debouncer_key0|wait_count[8]  ; debouncer:debouncer_key0|wait_count[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.906      ;
; 0.640 ; uart_tx:uart_instance|bit_cnt[17]       ; uart_tx:uart_instance|bit_cnt[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.641 ; uart_tx:uart_instance|baud_cnt[7]       ; uart_tx:uart_instance|baud_cnt[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; uart_tx:uart_instance|baud_cnt[6]       ; uart_tx:uart_instance|baud_cnt[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; uart_tx:uart_instance|baud_cnt[23]      ; uart_tx:uart_instance|baud_cnt[23]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; uart_tx:uart_instance|baud_cnt[25]      ; uart_tx:uart_instance|baud_cnt[25]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; debouncer:debouncer_key1|wait_count[6]  ; debouncer:debouncer_key1|wait_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.907      ;
; 0.641 ; debouncer:debouncer_key1|wait_count[14] ; debouncer:debouncer_key1|wait_count[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; debouncer:debouncer_key1|wait_count[4]  ; debouncer:debouncer_key1|wait_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.907      ;
; 0.641 ; debouncer:debouncer_key1|wait_count[10] ; debouncer:debouncer_key1|wait_count[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; debouncer:debouncer_key0|wait_count[4]  ; debouncer:debouncer_key0|wait_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.907      ;
; 0.641 ; uart_tx:uart_instance|bit_cnt[22]       ; uart_tx:uart_instance|bit_cnt[22]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; uart_tx:uart_instance|baud_cnt[16]      ; uart_tx:uart_instance|baud_cnt[16]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.926      ;
; 0.643 ; uart_tx:uart_instance|baud_cnt[2]       ; uart_tx:uart_instance|baud_cnt[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; uart_tx:uart_instance|baud_cnt[14]      ; uart_tx:uart_instance|baud_cnt[14]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; uart_tx:uart_instance|baud_cnt[18]      ; uart_tx:uart_instance|baud_cnt[18]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; uart_tx:uart_instance|baud_cnt[20]      ; uart_tx:uart_instance|baud_cnt[20]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; debouncer:debouncer_key0|wait_count[16] ; debouncer:debouncer_key0|wait_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.926      ;
; 0.644 ; uart_tx:uart_instance|baud_cnt[12]      ; uart_tx:uart_instance|baud_cnt[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.927      ;
; 0.644 ; uart_tx:uart_instance|baud_cnt[4]       ; uart_tx:uart_instance|baud_cnt[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.927      ;
; 0.644 ; uart_tx:uart_instance|baud_cnt[30]      ; uart_tx:uart_instance|baud_cnt[30]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; uart_tx:uart_instance|baud_cnt[24]      ; uart_tx:uart_instance|baud_cnt[24]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; uart_tx:uart_instance|baud_cnt[26]      ; uart_tx:uart_instance|baud_cnt[26]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; uart_tx:uart_instance|baud_cnt[28]      ; uart_tx:uart_instance|baud_cnt[28]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; debouncer:debouncer_key1|wait_count[9]  ; debouncer:debouncer_key1|wait_count[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; debouncer:debouncer_key1|wait_count[15] ; debouncer:debouncer_key1|wait_count[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; debouncer:debouncer_key0|wait_count[2]  ; debouncer:debouncer_key0|wait_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; uart_tx:uart_instance|baud_cnt[10]      ; uart_tx:uart_instance|baud_cnt[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.927      ;
; 0.645 ; debouncer:debouncer_key1|wait_count[11] ; debouncer:debouncer_key1|wait_count[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; debouncer:debouncer_key1|wait_count[16] ; debouncer:debouncer_key1|wait_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; debouncer:debouncer_key0|wait_count[7]  ; debouncer:debouncer_key0|wait_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.645 ; uart_tx:uart_instance|bit_cnt[26]       ; uart_tx:uart_instance|bit_cnt[26]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.928      ;
; 0.646 ; debouncer:debouncer_key1|wait_count[5]  ; debouncer:debouncer_key1|wait_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.912      ;
; 0.646 ; debouncer:debouncer_key1|wait_count[13] ; debouncer:debouncer_key1|wait_count[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.913      ;
; 0.646 ; debouncer:debouncer_key0|wait_count[5]  ; debouncer:debouncer_key0|wait_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.912      ;
; 0.646 ; debouncer:debouncer_key0|wait_count[17] ; debouncer:debouncer_key0|wait_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.929      ;
; 0.647 ; debouncer:debouncer_key0|wait_count[1]  ; debouncer:debouncer_key0|wait_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.913      ;
; 0.648 ; debouncer:debouncer_key1|wait_count[1]  ; debouncer:debouncer_key1|wait_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.914      ;
; 0.648 ; debouncer:debouncer_key1|wait_count[17] ; debouncer:debouncer_key1|wait_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.654 ; debouncer:debouncer_key1|wait_count[0]  ; debouncer:debouncer_key1|wait_count[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.937      ;
; 0.655 ; uart_tx:uart_instance|bit_cnt[15]       ; uart_tx:uart_instance|bit_cnt[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; uart_tx:uart_instance|bit_cnt[13]       ; uart_tx:uart_instance|bit_cnt[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; uart_tx:uart_instance|bit_cnt[5]        ; uart_tx:uart_instance|bit_cnt[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; debouncer:debouncer_key1|wait_count[8]  ; debouncer:debouncer_key1|wait_count[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; debouncer:debouncer_key1|wait_count[12] ; debouncer:debouncer_key1|wait_count[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; debouncer:debouncer_key0|wait_count[0]  ; debouncer:debouncer_key0|wait_count[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.937      ;
; 0.656 ; uart_tx:uart_instance|bit_cnt[19]       ; uart_tx:uart_instance|bit_cnt[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_tx:uart_instance|bit_cnt[21]       ; uart_tx:uart_instance|bit_cnt[21]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_tx:uart_instance|bit_cnt[11]       ; uart_tx:uart_instance|bit_cnt[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.658 ; uart_tx:uart_instance|bit_cnt[31]       ; uart_tx:uart_instance|bit_cnt[31]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_tx:uart_instance|bit_cnt[9]        ; uart_tx:uart_instance|bit_cnt[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_tx:uart_instance|bit_cnt[7]        ; uart_tx:uart_instance|bit_cnt[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_tx:uart_instance|bit_cnt[6]        ; uart_tx:uart_instance|bit_cnt[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_tx:uart_instance|baud_cnt[9]       ; uart_tx:uart_instance|baud_cnt[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; uart_tx:uart_instance|bit_cnt[25]       ; uart_tx:uart_instance|bit_cnt[25]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; uart_tx:uart_instance|bit_cnt[23]       ; uart_tx:uart_instance|bit_cnt[23]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; uart_tx:uart_instance|bit_cnt[16]       ; uart_tx:uart_instance|bit_cnt[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; uart_tx:uart_instance|bit_cnt[14]       ; uart_tx:uart_instance|bit_cnt[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; uart_tx:uart_instance|bit_cnt[2]        ; uart_tx:uart_instance|bit_cnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; uart_tx:uart_instance|bit_cnt[20]       ; uart_tx:uart_instance|bit_cnt[20]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; uart_tx:uart_instance|bit_cnt[18]       ; uart_tx:uart_instance|bit_cnt[18]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; uart_tx:uart_instance|bit_cnt[12]       ; uart_tx:uart_instance|bit_cnt[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; uart_tx:uart_instance|bit_cnt[10]       ; uart_tx:uart_instance|bit_cnt[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; uart_tx:uart_instance|bit_cnt[8]        ; uart_tx:uart_instance|bit_cnt[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                                    ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[19]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[30]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[31]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[28]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[25]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[24]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[23]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[21]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[20]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[18]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.071 ; reset     ; uart_tx:uart_instance|bit_cnt[16]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.988      ;
; -1.028 ; reset     ; uart_tx:uart_instance|baud_cnt[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 1.941      ;
; -1.028 ; reset     ; uart_tx:uart_instance|baud_cnt[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 1.941      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[8]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.719 ; reset     ; uart_tx:uart_instance|bit_cnt[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 1.637      ;
; -0.707 ; reset     ; uart_tx:uart_instance|bit_flag     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 2.035      ;
; -0.697 ; reset     ; uart_tx:uart_instance|r_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.613      ;
; -0.697 ; reset     ; uart_tx:uart_instance|r_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 1.613      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.680 ; reset     ; uart_tx:uart_instance|baud_cnt[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.329      ; 2.007      ;
; -0.655 ; reset     ; uart_tx:uart_instance|bit_cnt[17]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 1.988      ;
; -0.655 ; reset     ; uart_tx:uart_instance|bit_cnt[29]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 1.988      ;
; -0.655 ; reset     ; uart_tx:uart_instance|bit_cnt[27]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 1.988      ;
; -0.655 ; reset     ; uart_tx:uart_instance|bit_cnt[26]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 1.988      ;
; -0.655 ; reset     ; uart_tx:uart_instance|bit_cnt[22]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 1.988      ;
; -0.642 ; reset     ; uart_tx:uart_instance|r_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.947      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.611 ; reset     ; uart_tx:uart_instance|baud_cnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 1.941      ;
; -0.607 ; reset     ; uart_tx:uart_instance|rs232_tx     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.342      ; 1.947      ;
; -0.607 ; reset     ; uart_tx:uart_instance|done_sig     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.342      ; 1.947      ;
; -0.570 ; reset     ; uart_tx:uart_instance|bit_cnt[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.487      ;
; -0.570 ; reset     ; uart_tx:uart_instance|bit_cnt[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.487      ;
; -0.570 ; reset     ; uart_tx:uart_instance|bit_cnt[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.487      ;
; -0.570 ; reset     ; uart_tx:uart_instance|state        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 1.487      ;
; -0.532 ; reset     ; uart_tx:uart_instance|r_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 1.865      ;
; -0.532 ; reset     ; uart_tx:uart_instance|r_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 1.865      ;
; -0.532 ; reset     ; uart_tx:uart_instance|r_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 1.865      ;
; -0.532 ; reset     ; uart_tx:uart_instance|r_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 1.865      ;
; -0.532 ; reset     ; uart_tx:uart_instance|r_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 1.865      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                                    ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.034 ; reset     ; uart_tx:uart_instance|r_data[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.733      ;
; 1.034 ; reset     ; uart_tx:uart_instance|r_data[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.733      ;
; 1.034 ; reset     ; uart_tx:uart_instance|r_data[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.733      ;
; 1.034 ; reset     ; uart_tx:uart_instance|r_data[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.733      ;
; 1.034 ; reset     ; uart_tx:uart_instance|r_data[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.733      ;
; 1.069 ; reset     ; uart_tx:uart_instance|bit_cnt[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.336      ;
; 1.069 ; reset     ; uart_tx:uart_instance|bit_cnt[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.336      ;
; 1.069 ; reset     ; uart_tx:uart_instance|bit_cnt[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.336      ;
; 1.069 ; reset     ; uart_tx:uart_instance|state        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.336      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.101 ; reset     ; uart_tx:uart_instance|baud_cnt[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.797      ;
; 1.104 ; reset     ; uart_tx:uart_instance|rs232_tx     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.522      ; 1.812      ;
; 1.104 ; reset     ; uart_tx:uart_instance|done_sig     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.522      ; 1.812      ;
; 1.138 ; reset     ; uart_tx:uart_instance|bit_cnt[17]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.837      ;
; 1.138 ; reset     ; uart_tx:uart_instance|bit_cnt[29]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.837      ;
; 1.138 ; reset     ; uart_tx:uart_instance|bit_cnt[27]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.837      ;
; 1.138 ; reset     ; uart_tx:uart_instance|bit_cnt[26]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.837      ;
; 1.138 ; reset     ; uart_tx:uart_instance|bit_cnt[22]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.837      ;
; 1.141 ; reset     ; uart_tx:uart_instance|r_data[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.485      ; 1.812      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.166 ; reset     ; uart_tx:uart_instance|baud_cnt[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.860      ;
; 1.181 ; reset     ; uart_tx:uart_instance|bit_flag     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.876      ;
; 1.224 ; reset     ; uart_tx:uart_instance|r_data[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.490      ;
; 1.224 ; reset     ; uart_tx:uart_instance|r_data[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.490      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[15]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[14]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[13]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[12]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[11]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[10]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; reset     ; uart_tx:uart_instance|bit_cnt[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.535 ; reset     ; uart_tx:uart_instance|baud_cnt[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.797      ;
; 1.535 ; reset     ; uart_tx:uart_instance|baud_cnt[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.797      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[19]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[30]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[31]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[28]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[25]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[24]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[23]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[21]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[20]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[18]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
; 1.571 ; reset     ; uart_tx:uart_instance|bit_cnt[16]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.837      ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 240.85 MHz ; 240.85 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -3.152 ; -250.124       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.338 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.871 ; -41.904           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.930 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -154.630                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.152 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.679      ;
; -3.152 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.679      ;
; -3.121 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.648      ;
; -3.121 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.648      ;
; -3.044 ; uart_tx:uart_instance|baud_cnt[16]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.573      ;
; -3.044 ; uart_tx:uart_instance|baud_cnt[16]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.573      ;
; -3.043 ; uart_tx:uart_instance|baud_cnt[14]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.570      ;
; -3.043 ; uart_tx:uart_instance|baud_cnt[14]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.570      ;
; -3.024 ; uart_tx:uart_instance|baud_cnt[13]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.551      ;
; -3.024 ; uart_tx:uart_instance|baud_cnt[13]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.551      ;
; -2.978 ; uart_tx:uart_instance|bit_cnt[29]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.896      ;
; -2.958 ; uart_tx:uart_instance|baud_cnt[5]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.485      ;
; -2.958 ; uart_tx:uart_instance|baud_cnt[5]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.485      ;
; -2.941 ; uart_tx:uart_instance|bit_cnt[27]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.859      ;
; -2.924 ; uart_tx:uart_instance|bit_cnt[19]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.318      ; 4.241      ;
; -2.900 ; uart_tx:uart_instance|bit_cnt[28]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.318      ; 4.217      ;
; -2.892 ; uart_tx:uart_instance|baud_cnt[19]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.421      ;
; -2.892 ; uart_tx:uart_instance|baud_cnt[19]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.421      ;
; -2.889 ; uart_tx:uart_instance|baud_cnt[3]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.416      ;
; -2.889 ; uart_tx:uart_instance|baud_cnt[3]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.416      ;
; -2.887 ; uart_tx:uart_instance|baud_cnt[21]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.416      ;
; -2.887 ; uart_tx:uart_instance|baud_cnt[21]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.416      ;
; -2.865 ; uart_tx:uart_instance|baud_cnt[15]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.392      ;
; -2.865 ; uart_tx:uart_instance|baud_cnt[15]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.392      ;
; -2.864 ; uart_tx:uart_instance|baud_cnt[7]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.391      ;
; -2.864 ; uart_tx:uart_instance|baud_cnt[7]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.391      ;
; -2.856 ; uart_tx:uart_instance|bit_cnt[31]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.318      ; 4.173      ;
; -2.847 ; uart_tx:uart_instance|bit_cnt[17]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.765      ;
; -2.823 ; uart_tx:uart_instance|bit_cnt[30]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.318      ; 4.140      ;
; -2.818 ; uart_tx:uart_instance|baud_cnt[4]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.345      ;
; -2.818 ; uart_tx:uart_instance|baud_cnt[4]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.345      ;
; -2.817 ; uart_tx:uart_instance|baud_cnt[17]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; uart_tx:uart_instance|baud_cnt[17]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.346      ;
; -2.816 ; uart_tx:uart_instance|baud_cnt[2]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.343      ;
; -2.816 ; uart_tx:uart_instance|baud_cnt[2]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.343      ;
; -2.814 ; uart_tx:uart_instance|baud_cnt[18]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.343      ;
; -2.814 ; uart_tx:uart_instance|baud_cnt[18]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.343      ;
; -2.780 ; uart_tx:uart_instance|baud_cnt[9]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.707      ;
; -2.780 ; uart_tx:uart_instance|baud_cnt[9]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.707      ;
; -2.780 ; uart_tx:uart_instance|baud_cnt[6]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.307      ;
; -2.780 ; uart_tx:uart_instance|baud_cnt[6]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.472     ; 3.307      ;
; -2.776 ; uart_tx:uart_instance|baud_cnt[8]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.703      ;
; -2.776 ; uart_tx:uart_instance|baud_cnt[8]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.703      ;
; -2.774 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.334      ;
; -2.774 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.334      ;
; -2.774 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.334      ;
; -2.774 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.334      ;
; -2.774 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.334      ;
; -2.774 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.334      ;
; -2.772 ; uart_tx:uart_instance|baud_cnt[24]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.301      ;
; -2.772 ; uart_tx:uart_instance|baud_cnt[24]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.301      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[12]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[10]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[11]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[14]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[13]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.768 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[15]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.679      ;
; -2.764 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.324      ;
; -2.764 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.324      ;
; -2.764 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.324      ;
; -2.764 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.324      ;
; -2.764 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.324      ;
; -2.764 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.439     ; 3.324      ;
; -2.763 ; uart_tx:uart_instance|bit_cnt[20]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.318      ; 4.080      ;
; -2.756 ; uart_tx:uart_instance|baud_cnt[20]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.285      ;
; -2.756 ; uart_tx:uart_instance|baud_cnt[20]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.285      ;
; -2.743 ; uart_tx:uart_instance|bit_cnt[18]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.318      ; 4.060      ;
; -2.738 ; uart_tx:uart_instance|baud_cnt[29]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.267      ;
; -2.738 ; uart_tx:uart_instance|baud_cnt[29]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.267      ;
; -2.737 ; uart_tx:uart_instance|bit_cnt[9]       ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.317      ; 4.053      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[12]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[10]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[11]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[14]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[13]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.737 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[15]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 3.648      ;
; -2.699 ; debouncer:debouncer_key1|wait_count[3] ; debouncer:debouncer_key1|wait_count[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; debouncer:debouncer_key1|wait_count[3] ; debouncer:debouncer_key1|wait_count[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; debouncer:debouncer_key1|wait_count[3] ; debouncer:debouncer_key1|wait_count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; debouncer:debouncer_key1|wait_count[3] ; debouncer:debouncer_key1|wait_count[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; debouncer:debouncer_key1|wait_count[3] ; debouncer:debouncer_key1|wait_count[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.699 ; debouncer:debouncer_key1|wait_count[3] ; debouncer:debouncer_key1|wait_count[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.626      ;
; -2.692 ; uart_tx:uart_instance|baud_cnt[31]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.221      ;
; -2.692 ; uart_tx:uart_instance|baud_cnt[31]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.221      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; uart_tx:uart_instance|rs232_tx          ; uart_tx:uart_instance|rs232_tx          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; debouncer:debouncer_key1|slow_clk       ; debouncer:debouncer_key1|slow_clk       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.340 ; debouncer:debouncer_key0|slow_clk       ; debouncer:debouncer_key0|slow_clk       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.597      ;
; 0.354 ; uart_tx:uart_instance|bit_cnt[0]        ; uart_tx:uart_instance|bit_cnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:uart_instance|state             ; uart_tx:uart_instance|state             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; uart_tx:uart_instance|bit_cnt[1]        ; uart_tx:uart_instance|bit_cnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.608      ;
; 0.386 ; debouncer:debouncer_key0|wait_count[18] ; debouncer:debouncer_key0|wait_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.643      ;
; 0.400 ; debouncer:debouncer_key1|wait_count[18] ; debouncer:debouncer_key1|wait_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.643      ;
; 0.486 ; uart_tx:uart_instance|bit_cnt[21]       ; uart_tx:uart_instance|bit_cnt[22]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.128      ;
; 0.489 ; uart_tx:uart_instance|baud_cnt[9]       ; uart_tx:uart_instance|baud_cnt[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 1.132      ;
; 0.491 ; uart_tx:uart_instance|bit_cnt[25]       ; uart_tx:uart_instance|bit_cnt[26]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.133      ;
; 0.492 ; uart_tx:uart_instance|bit_cnt[16]       ; uart_tx:uart_instance|bit_cnt[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.134      ;
; 0.494 ; uart_tx:uart_instance|bit_cnt[28]       ; uart_tx:uart_instance|bit_cnt[29]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.136      ;
; 0.503 ; uart_tx:uart_instance|baud_cnt[8]       ; uart_tx:uart_instance|baud_cnt[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 1.146      ;
; 0.504 ; uart_tx:uart_instance|bit_cnt[20]       ; uart_tx:uart_instance|bit_cnt[22]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.146      ;
; 0.505 ; uart_tx:uart_instance|bit_cnt[24]       ; uart_tx:uart_instance|bit_cnt[26]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.147      ;
; 0.507 ; debouncer:debouncer_key1|wait_count[6]  ; debouncer:debouncer_key1|wait_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.439      ; 1.117      ;
; 0.509 ; debouncer:debouncer_key1|wait_count[1]  ; debouncer:debouncer_key1|wait_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.439      ; 1.119      ;
; 0.574 ; debouncer:debouncer_key1|wait_count[2]  ; debouncer:debouncer_key1|wait_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.832      ;
; 0.574 ; debouncer:debouncer_key1|wait_count[7]  ; debouncer:debouncer_key1|wait_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.832      ;
; 0.582 ; uart_tx:uart_instance|baud_cnt[3]       ; uart_tx:uart_instance|baud_cnt[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.841      ;
; 0.582 ; uart_tx:uart_instance|baud_cnt[13]      ; uart_tx:uart_instance|baud_cnt[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.841      ;
; 0.582 ; uart_tx:uart_instance|baud_cnt[15]      ; uart_tx:uart_instance|baud_cnt[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.841      ;
; 0.583 ; uart_tx:uart_instance|baud_cnt[5]       ; uart_tx:uart_instance|baud_cnt[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; uart_tx:uart_instance|baud_cnt[11]      ; uart_tx:uart_instance|baud_cnt[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; uart_tx:uart_instance|baud_cnt[19]      ; uart_tx:uart_instance|baud_cnt[19]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; uart_tx:uart_instance|baud_cnt[21]      ; uart_tx:uart_instance|baud_cnt[21]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; uart_tx:uart_instance|baud_cnt[29]      ; uart_tx:uart_instance|baud_cnt[29]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; debouncer:debouncer_key0|wait_count[8]  ; debouncer:debouncer_key0|wait_count[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; uart_tx:uart_instance|bit_cnt[29]       ; uart_tx:uart_instance|bit_cnt[29]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.842      ;
; 0.584 ; uart_tx:uart_instance|bit_cnt[27]       ; uart_tx:uart_instance|bit_cnt[27]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.584 ; uart_tx:uart_instance|baud_cnt[31]      ; uart_tx:uart_instance|baud_cnt[31]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.584 ; uart_tx:uart_instance|baud_cnt[6]       ; uart_tx:uart_instance|baud_cnt[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.584 ; uart_tx:uart_instance|baud_cnt[27]      ; uart_tx:uart_instance|baud_cnt[27]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.584 ; debouncer:debouncer_key0|wait_count[6]  ; debouncer:debouncer_key0|wait_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; uart_tx:uart_instance|baud_cnt[1]       ; uart_tx:uart_instance|baud_cnt[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.585 ; uart_tx:uart_instance|baud_cnt[17]      ; uart_tx:uart_instance|baud_cnt[17]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.585 ; uart_tx:uart_instance|baud_cnt[22]      ; uart_tx:uart_instance|baud_cnt[22]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.585 ; debouncer:debouncer_key1|wait_count[6]  ; debouncer:debouncer_key1|wait_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; uart_tx:uart_instance|bit_cnt[22]       ; uart_tx:uart_instance|bit_cnt[22]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.585 ; uart_tx:uart_instance|bit_cnt[15]       ; uart_tx:uart_instance|bit_cnt[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.226      ;
; 0.585 ; uart_tx:uart_instance|bit_cnt[17]       ; uart_tx:uart_instance|bit_cnt[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.586 ; uart_tx:uart_instance|baud_cnt[7]       ; uart_tx:uart_instance|baud_cnt[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.845      ;
; 0.586 ; debouncer:debouncer_key1|wait_count[4]  ; debouncer:debouncer_key1|wait_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; debouncer:debouncer_key0|wait_count[4]  ; debouncer:debouncer_key0|wait_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; uart_tx:uart_instance|baud_cnt[2]       ; uart_tx:uart_instance|baud_cnt[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; uart_tx:uart_instance|baud_cnt[14]      ; uart_tx:uart_instance|baud_cnt[14]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; uart_tx:uart_instance|baud_cnt[16]      ; uart_tx:uart_instance|baud_cnt[16]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; uart_tx:uart_instance|baud_cnt[23]      ; uart_tx:uart_instance|baud_cnt[23]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; uart_tx:uart_instance|baud_cnt[25]      ; uart_tx:uart_instance|baud_cnt[25]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; debouncer:debouncer_key1|wait_count[14] ; debouncer:debouncer_key1|wait_count[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; debouncer:debouncer_key1|wait_count[10] ; debouncer:debouncer_key1|wait_count[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; uart_tx:uart_instance|baud_cnt[12]      ; uart_tx:uart_instance|baud_cnt[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; uart_tx:uart_instance|baud_cnt[4]       ; uart_tx:uart_instance|baud_cnt[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; uart_tx:uart_instance|baud_cnt[9]       ; uart_tx:uart_instance|baud_cnt[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 1.231      ;
; 0.588 ; uart_tx:uart_instance|baud_cnt[18]      ; uart_tx:uart_instance|baud_cnt[18]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; uart_tx:uart_instance|baud_cnt[20]      ; uart_tx:uart_instance|baud_cnt[20]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; uart_tx:uart_instance|baud_cnt[30]      ; uart_tx:uart_instance|baud_cnt[30]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; debouncer:debouncer_key1|wait_count[15] ; debouncer:debouncer_key1|wait_count[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; uart_tx:uart_instance|baud_cnt[10]      ; uart_tx:uart_instance|baud_cnt[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.589 ; uart_tx:uart_instance|baud_cnt[24]      ; uart_tx:uart_instance|baud_cnt[24]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; uart_tx:uart_instance|baud_cnt[26]      ; uart_tx:uart_instance|baud_cnt[26]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; uart_tx:uart_instance|baud_cnt[28]      ; uart_tx:uart_instance|baud_cnt[28]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; debouncer:debouncer_key1|wait_count[9]  ; debouncer:debouncer_key1|wait_count[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; debouncer:debouncer_key0|wait_count[2]  ; debouncer:debouncer_key0|wait_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; debouncer:debouncer_key0|wait_count[7]  ; debouncer:debouncer_key0|wait_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; uart_tx:uart_instance|bit_cnt[26]       ; uart_tx:uart_instance|bit_cnt[26]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.590 ; uart_tx:uart_instance|bit_cnt[25]       ; uart_tx:uart_instance|bit_cnt[27]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.232      ;
; 0.590 ; debouncer:debouncer_key1|wait_count[11] ; debouncer:debouncer_key1|wait_count[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; debouncer:debouncer_key1|wait_count[5]  ; debouncer:debouncer_key1|wait_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; debouncer:debouncer_key0|wait_count[5]  ; debouncer:debouncer_key0|wait_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; debouncer:debouncer_key0|wait_count[16] ; debouncer:debouncer_key0|wait_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.847      ;
; 0.591 ; debouncer:debouncer_key1|wait_count[1]  ; debouncer:debouncer_key1|wait_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; debouncer:debouncer_key1|wait_count[13] ; debouncer:debouncer_key1|wait_count[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; debouncer:debouncer_key1|wait_count[16] ; debouncer:debouncer_key1|wait_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; debouncer:debouncer_key0|wait_count[1]  ; debouncer:debouncer_key0|wait_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.592 ; debouncer:debouncer_key0|wait_count[17] ; debouncer:debouncer_key0|wait_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.849      ;
; 0.593 ; debouncer:debouncer_key1|wait_count[17] ; debouncer:debouncer_key1|wait_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.836      ;
; 0.596 ; uart_tx:uart_instance|bit_cnt[19]       ; uart_tx:uart_instance|bit_cnt[22]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.238      ;
; 0.598 ; uart_tx:uart_instance|bit_cnt[15]       ; uart_tx:uart_instance|bit_cnt[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; uart_tx:uart_instance|bit_cnt[13]       ; uart_tx:uart_instance|bit_cnt[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; debouncer:debouncer_key1|wait_count[8]  ; debouncer:debouncer_key1|wait_count[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; debouncer:debouncer_key1|wait_count[0]  ; debouncer:debouncer_key1|wait_count[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.856      ;
; 0.598 ; debouncer:debouncer_key0|wait_count[0]  ; debouncer:debouncer_key0|wait_count[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.856      ;
; 0.599 ; uart_tx:uart_instance|bit_cnt[19]       ; uart_tx:uart_instance|bit_cnt[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_tx:uart_instance|bit_cnt[21]       ; uart_tx:uart_instance|bit_cnt[21]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_tx:uart_instance|bit_cnt[11]       ; uart_tx:uart_instance|bit_cnt[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_tx:uart_instance|bit_cnt[5]        ; uart_tx:uart_instance|bit_cnt[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; debouncer:debouncer_key1|wait_count[12] ; debouncer:debouncer_key1|wait_count[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_tx:uart_instance|baud_cnt[9]       ; uart_tx:uart_instance|baud_cnt[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 1.242      ;
; 0.600 ; uart_tx:uart_instance|bit_cnt[31]       ; uart_tx:uart_instance|bit_cnt[31]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_tx:uart_instance|bit_cnt[6]        ; uart_tx:uart_instance|bit_cnt[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; uart_tx:uart_instance|bit_cnt[23]       ; uart_tx:uart_instance|bit_cnt[26]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.243      ;
; 0.602 ; uart_tx:uart_instance|bit_cnt[9]        ; uart_tx:uart_instance|bit_cnt[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_tx:uart_instance|bit_cnt[7]        ; uart_tx:uart_instance|bit_cnt[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_tx:uart_instance|baud_cnt[9]       ; uart_tx:uart_instance|baud_cnt[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_tx:uart_instance|baud_cnt[8]       ; uart_tx:uart_instance|baud_cnt[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.472      ; 1.245      ;
; 0.603 ; uart_tx:uart_instance|bit_cnt[25]       ; uart_tx:uart_instance|bit_cnt[25]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_tx:uart_instance|bit_cnt[23]       ; uart_tx:uart_instance|bit_cnt[23]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_tx:uart_instance|bit_cnt[16]       ; uart_tx:uart_instance|bit_cnt[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                     ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[19]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[30]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[31]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[28]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[25]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[24]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[23]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[21]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[20]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[18]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.871 ; reset     ; uart_tx:uart_instance|bit_cnt[16]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.798      ;
; -0.839 ; reset     ; uart_tx:uart_instance|baud_cnt[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 1.763      ;
; -0.839 ; reset     ; uart_tx:uart_instance|baud_cnt[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 1.763      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[8]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.537 ; reset     ; uart_tx:uart_instance|bit_cnt[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.465      ;
; -0.535 ; reset     ; uart_tx:uart_instance|r_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.461      ;
; -0.535 ; reset     ; uart_tx:uart_instance|r_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.461      ;
; -0.529 ; reset     ; uart_tx:uart_instance|bit_flag     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 1.836      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.516 ; reset     ; uart_tx:uart_instance|baud_cnt[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 1.822      ;
; -0.491 ; reset     ; uart_tx:uart_instance|r_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.282      ; 1.772      ;
; -0.488 ; reset     ; uart_tx:uart_instance|bit_cnt[17]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.798      ;
; -0.488 ; reset     ; uart_tx:uart_instance|bit_cnt[29]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.798      ;
; -0.488 ; reset     ; uart_tx:uart_instance|bit_cnt[27]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.798      ;
; -0.488 ; reset     ; uart_tx:uart_instance|bit_cnt[26]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.798      ;
; -0.488 ; reset     ; uart_tx:uart_instance|bit_cnt[22]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.798      ;
; -0.455 ; reset     ; uart_tx:uart_instance|rs232_tx     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.318      ; 1.772      ;
; -0.455 ; reset     ; uart_tx:uart_instance|done_sig     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.318      ; 1.772      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.455 ; reset     ; uart_tx:uart_instance|baud_cnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 1.763      ;
; -0.407 ; reset     ; uart_tx:uart_instance|bit_cnt[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.334      ;
; -0.407 ; reset     ; uart_tx:uart_instance|bit_cnt[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.334      ;
; -0.407 ; reset     ; uart_tx:uart_instance|bit_cnt[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.334      ;
; -0.407 ; reset     ; uart_tx:uart_instance|state        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.334      ;
; -0.394 ; reset     ; uart_tx:uart_instance|r_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.704      ;
; -0.394 ; reset     ; uart_tx:uart_instance|r_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.704      ;
; -0.394 ; reset     ; uart_tx:uart_instance|r_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.704      ;
; -0.394 ; reset     ; uart_tx:uart_instance|r_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.704      ;
; -0.394 ; reset     ; uart_tx:uart_instance|r_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.704      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                                     ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.930 ; reset     ; uart_tx:uart_instance|r_data[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.571      ;
; 0.930 ; reset     ; uart_tx:uart_instance|r_data[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.571      ;
; 0.930 ; reset     ; uart_tx:uart_instance|r_data[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.571      ;
; 0.930 ; reset     ; uart_tx:uart_instance|r_data[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.571      ;
; 0.930 ; reset     ; uart_tx:uart_instance|r_data[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.571      ;
; 0.973 ; reset     ; uart_tx:uart_instance|bit_cnt[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.973 ; reset     ; uart_tx:uart_instance|bit_cnt[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.973 ; reset     ; uart_tx:uart_instance|bit_cnt[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.973 ; reset     ; uart_tx:uart_instance|state        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.996 ; reset     ; uart_tx:uart_instance|rs232_tx     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.645      ;
; 0.996 ; reset     ; uart_tx:uart_instance|done_sig     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.478      ; 1.645      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.002 ; reset     ; uart_tx:uart_instance|baud_cnt[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.642      ;
; 1.033 ; reset     ; uart_tx:uart_instance|r_data[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.441      ; 1.645      ;
; 1.037 ; reset     ; uart_tx:uart_instance|bit_cnt[17]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.679      ;
; 1.037 ; reset     ; uart_tx:uart_instance|bit_cnt[29]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.679      ;
; 1.037 ; reset     ; uart_tx:uart_instance|bit_cnt[27]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.679      ;
; 1.037 ; reset     ; uart_tx:uart_instance|bit_cnt[26]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.679      ;
; 1.037 ; reset     ; uart_tx:uart_instance|bit_cnt[22]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.679      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.059 ; reset     ; uart_tx:uart_instance|baud_cnt[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.697      ;
; 1.080 ; reset     ; uart_tx:uart_instance|bit_flag     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.719      ;
; 1.117 ; reset     ; uart_tx:uart_instance|r_data[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.359      ;
; 1.117 ; reset     ; uart_tx:uart_instance|r_data[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.359      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[15]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[14]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[13]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[12]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[11]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[10]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.123 ; reset     ; uart_tx:uart_instance|bit_cnt[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.367      ;
; 1.402 ; reset     ; uart_tx:uart_instance|baud_cnt[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.642      ;
; 1.402 ; reset     ; uart_tx:uart_instance|baud_cnt[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.642      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[19]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[30]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[31]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[28]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[25]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[24]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[23]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[21]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[20]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[18]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
; 1.436 ; reset     ; uart_tx:uart_instance|bit_cnt[16]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.679      ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.138 ; -77.486        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.174 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.064 ; -0.804            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.479 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -129.704                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.138 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.879      ;
; -1.138 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.879      ;
; -1.124 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.865      ;
; -1.124 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.865      ;
; -1.083 ; uart_tx:uart_instance|bit_cnt[27]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.025      ;
; -1.083 ; uart_tx:uart_instance|baud_cnt[14]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.824      ;
; -1.083 ; uart_tx:uart_instance|baud_cnt[14]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.824      ;
; -1.069 ; uart_tx:uart_instance|baud_cnt[13]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.810      ;
; -1.069 ; uart_tx:uart_instance|baud_cnt[13]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.810      ;
; -1.066 ; uart_tx:uart_instance|bit_cnt[29]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.008      ;
; -1.061 ; uart_tx:uart_instance|baud_cnt[16]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.805      ;
; -1.061 ; uart_tx:uart_instance|baud_cnt[16]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.805      ;
; -1.053 ; uart_tx:uart_instance|bit_cnt[19]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 2.198      ;
; -1.036 ; uart_tx:uart_instance|bit_cnt[28]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 2.181      ;
; -1.029 ; uart_tx:uart_instance|baud_cnt[5]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.770      ;
; -1.029 ; uart_tx:uart_instance|baud_cnt[5]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.770      ;
; -1.017 ; uart_tx:uart_instance|baud_cnt[3]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.758      ;
; -1.017 ; uart_tx:uart_instance|baud_cnt[3]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.758      ;
; -1.015 ; uart_tx:uart_instance|bit_cnt[31]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 2.160      ;
; -0.999 ; uart_tx:uart_instance|baud_cnt[4]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.740      ;
; -0.999 ; uart_tx:uart_instance|baud_cnt[4]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.740      ;
; -0.997 ; uart_tx:uart_instance|bit_cnt[30]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 2.142      ;
; -0.994 ; uart_tx:uart_instance|bit_cnt[17]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.936      ;
; -0.990 ; uart_tx:uart_instance|baud_cnt[19]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.734      ;
; -0.990 ; uart_tx:uart_instance|baud_cnt[19]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.734      ;
; -0.990 ; uart_tx:uart_instance|baud_cnt[21]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.734      ;
; -0.990 ; uart_tx:uart_instance|baud_cnt[21]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.734      ;
; -0.981 ; uart_tx:uart_instance|baud_cnt[7]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.722      ;
; -0.981 ; uart_tx:uart_instance|baud_cnt[7]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.722      ;
; -0.980 ; uart_tx:uart_instance|bit_cnt[20]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 2.125      ;
; -0.979 ; uart_tx:uart_instance|baud_cnt[6]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.720      ;
; -0.979 ; uart_tx:uart_instance|baud_cnt[6]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.720      ;
; -0.966 ; uart_tx:uart_instance|bit_cnt[1]       ; uart_tx:uart_instance|bit_cnt[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.912      ;
; -0.965 ; uart_tx:uart_instance|baud_cnt[15]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.706      ;
; -0.965 ; uart_tx:uart_instance|baud_cnt[15]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.706      ;
; -0.962 ; uart_tx:uart_instance|bit_cnt[1]       ; uart_tx:uart_instance|bit_cnt[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.908      ;
; -0.962 ; uart_tx:uart_instance|bit_cnt[9]       ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 2.106      ;
; -0.952 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.708      ;
; -0.952 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.708      ;
; -0.952 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.708      ;
; -0.952 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.708      ;
; -0.952 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.708      ;
; -0.952 ; debouncer:debouncer_key1|wait_count[7] ; debouncer:debouncer_key1|wait_count[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.708      ;
; -0.952 ; uart_tx:uart_instance|bit_cnt[18]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 2.097      ;
; -0.952 ; uart_tx:uart_instance|baud_cnt[18]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.696      ;
; -0.952 ; uart_tx:uart_instance|baud_cnt[18]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.696      ;
; -0.951 ; uart_tx:uart_instance|baud_cnt[8]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.897      ;
; -0.951 ; uart_tx:uart_instance|baud_cnt[8]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.897      ;
; -0.949 ; uart_tx:uart_instance|baud_cnt[9]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.895      ;
; -0.949 ; uart_tx:uart_instance|baud_cnt[9]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.895      ;
; -0.949 ; uart_tx:uart_instance|bit_cnt[26]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.891      ;
; -0.949 ; uart_tx:uart_instance|bit_cnt[22]      ; uart_tx:uart_instance|rs232_tx         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.891      ;
; -0.948 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.704      ;
; -0.948 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.704      ;
; -0.948 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.704      ;
; -0.948 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.704      ;
; -0.948 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.704      ;
; -0.948 ; debouncer:debouncer_key1|wait_count[0] ; debouncer:debouncer_key1|wait_count[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.704      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[12]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[10]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[11]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[14]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[13]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.942 ; uart_tx:uart_instance|baud_cnt[11]     ; uart_tx:uart_instance|baud_cnt[15]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.879      ;
; -0.939 ; uart_tx:uart_instance|baud_cnt[24]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.683      ;
; -0.939 ; uart_tx:uart_instance|baud_cnt[24]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.683      ;
; -0.939 ; uart_tx:uart_instance|baud_cnt[2]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.680      ;
; -0.939 ; uart_tx:uart_instance|baud_cnt[2]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.680      ;
; -0.935 ; uart_tx:uart_instance|baud_cnt[17]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.679      ;
; -0.935 ; uart_tx:uart_instance|baud_cnt[17]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.679      ;
; -0.934 ; uart_tx:uart_instance|baud_cnt[0]      ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.675      ;
; -0.934 ; uart_tx:uart_instance|baud_cnt[0]      ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.675      ;
; -0.929 ; uart_tx:uart_instance|baud_cnt[29]     ; uart_tx:uart_instance|baud_cnt[8]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.673      ;
; -0.929 ; uart_tx:uart_instance|baud_cnt[29]     ; uart_tx:uart_instance|baud_cnt[9]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.673      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[12]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[10]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[11]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[14]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[13]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.928 ; uart_tx:uart_instance|baud_cnt[1]      ; uart_tx:uart_instance|baud_cnt[15]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.865      ;
; -0.927 ; uart_tx:uart_instance|bit_cnt[27]      ; uart_tx:uart_instance|bit_cnt[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.669      ;
; -0.926 ; uart_tx:uart_instance|bit_cnt[27]      ; uart_tx:uart_instance|bit_cnt[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.668      ;
; -0.926 ; uart_tx:uart_instance|bit_cnt[27]      ; uart_tx:uart_instance|bit_cnt[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.668      ;
; -0.924 ; uart_tx:uart_instance|bit_cnt[0]       ; uart_tx:uart_instance|bit_cnt[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.870      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; uart_tx:uart_instance|rs232_tx          ; uart_tx:uart_instance|rs232_tx          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; debouncer:debouncer_key1|slow_clk       ; debouncer:debouncer_key1|slow_clk       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; debouncer:debouncer_key0|slow_clk       ; debouncer:debouncer_key0|slow_clk       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; uart_tx:uart_instance|bit_cnt[0]        ; uart_tx:uart_instance|bit_cnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:uart_instance|state             ; uart_tx:uart_instance|state             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; uart_tx:uart_instance|bit_cnt[1]        ; uart_tx:uart_instance|bit_cnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.192 ; debouncer:debouncer_key0|wait_count[18] ; debouncer:debouncer_key0|wait_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.325      ;
; 0.199 ; debouncer:debouncer_key1|wait_count[18] ; debouncer:debouncer_key1|wait_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.325      ;
; 0.245 ; uart_tx:uart_instance|baud_cnt[9]       ; uart_tx:uart_instance|baud_cnt[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.575      ;
; 0.246 ; uart_tx:uart_instance|bit_cnt[21]       ; uart_tx:uart_instance|bit_cnt[22]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.574      ;
; 0.247 ; uart_tx:uart_instance|bit_cnt[25]       ; uart_tx:uart_instance|bit_cnt[26]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.575      ;
; 0.253 ; debouncer:debouncer_key1|wait_count[1]  ; debouncer:debouncer_key1|wait_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.568      ;
; 0.256 ; uart_tx:uart_instance|bit_cnt[16]       ; uart_tx:uart_instance|bit_cnt[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.584      ;
; 0.257 ; uart_tx:uart_instance|baud_cnt[8]       ; uart_tx:uart_instance|baud_cnt[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.587      ;
; 0.258 ; uart_tx:uart_instance|bit_cnt[28]       ; uart_tx:uart_instance|bit_cnt[29]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.586      ;
; 0.260 ; uart_tx:uart_instance|bit_cnt[20]       ; uart_tx:uart_instance|bit_cnt[22]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.588      ;
; 0.260 ; uart_tx:uart_instance|bit_cnt[24]       ; uart_tx:uart_instance|bit_cnt[26]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.588      ;
; 0.261 ; debouncer:debouncer_key1|wait_count[6]  ; debouncer:debouncer_key1|wait_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.231      ; 0.576      ;
; 0.285 ; debouncer:debouncer_key1|wait_count[7]  ; debouncer:debouncer_key1|wait_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.418      ;
; 0.286 ; debouncer:debouncer_key1|wait_count[2]  ; debouncer:debouncer_key1|wait_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.419      ;
; 0.289 ; uart_tx:uart_instance|baud_cnt[15]      ; uart_tx:uart_instance|baud_cnt[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.423      ;
; 0.290 ; uart_tx:uart_instance|baud_cnt[3]       ; uart_tx:uart_instance|baud_cnt[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.424      ;
; 0.290 ; uart_tx:uart_instance|baud_cnt[5]       ; uart_tx:uart_instance|baud_cnt[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.424      ;
; 0.290 ; uart_tx:uart_instance|baud_cnt[13]      ; uart_tx:uart_instance|baud_cnt[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.424      ;
; 0.291 ; uart_tx:uart_instance|baud_cnt[31]      ; uart_tx:uart_instance|baud_cnt[31]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.424      ;
; 0.291 ; uart_tx:uart_instance|baud_cnt[7]       ; uart_tx:uart_instance|baud_cnt[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; uart_tx:uart_instance|baud_cnt[1]       ; uart_tx:uart_instance|baud_cnt[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; uart_tx:uart_instance|baud_cnt[6]       ; uart_tx:uart_instance|baud_cnt[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; uart_tx:uart_instance|baud_cnt[11]      ; uart_tx:uart_instance|baud_cnt[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; debouncer:debouncer_key1|wait_count[10] ; debouncer:debouncer_key1|wait_count[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; debouncer:debouncer_key0|wait_count[8]  ; debouncer:debouncer_key0|wait_count[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.416      ;
; 0.292 ; uart_tx:uart_instance|bit_cnt[27]       ; uart_tx:uart_instance|bit_cnt[27]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; uart_tx:uart_instance|baud_cnt[2]       ; uart_tx:uart_instance|baud_cnt[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; uart_tx:uart_instance|baud_cnt[14]      ; uart_tx:uart_instance|baud_cnt[14]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; uart_tx:uart_instance|baud_cnt[17]      ; uart_tx:uart_instance|baud_cnt[17]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; uart_tx:uart_instance|baud_cnt[19]      ; uart_tx:uart_instance|baud_cnt[19]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; uart_tx:uart_instance|baud_cnt[21]      ; uart_tx:uart_instance|baud_cnt[21]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; uart_tx:uart_instance|baud_cnt[27]      ; uart_tx:uart_instance|baud_cnt[27]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; uart_tx:uart_instance|baud_cnt[29]      ; uart_tx:uart_instance|baud_cnt[29]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; debouncer:debouncer_key1|wait_count[6]  ; debouncer:debouncer_key1|wait_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; debouncer:debouncer_key1|wait_count[9]  ; debouncer:debouncer_key1|wait_count[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; debouncer:debouncer_key0|wait_count[6]  ; debouncer:debouncer_key0|wait_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; uart_tx:uart_instance|bit_cnt[17]       ; uart_tx:uart_instance|bit_cnt[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; uart_tx:uart_instance|bit_cnt[29]       ; uart_tx:uart_instance|bit_cnt[29]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; uart_tx:uart_instance|baud_cnt[12]      ; uart_tx:uart_instance|baud_cnt[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; uart_tx:uart_instance|baud_cnt[4]       ; uart_tx:uart_instance|baud_cnt[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; uart_tx:uart_instance|baud_cnt[16]      ; uart_tx:uart_instance|baud_cnt[16]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; uart_tx:uart_instance|baud_cnt[22]      ; uart_tx:uart_instance|baud_cnt[22]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; uart_tx:uart_instance|baud_cnt[23]      ; uart_tx:uart_instance|baud_cnt[23]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; uart_tx:uart_instance|baud_cnt[25]      ; uart_tx:uart_instance|baud_cnt[25]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; debouncer:debouncer_key1|wait_count[14] ; debouncer:debouncer_key1|wait_count[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; debouncer:debouncer_key1|wait_count[4]  ; debouncer:debouncer_key1|wait_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; debouncer:debouncer_key1|wait_count[15] ; debouncer:debouncer_key1|wait_count[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; debouncer:debouncer_key0|wait_count[4]  ; debouncer:debouncer_key0|wait_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; debouncer:debouncer_key0|wait_count[7]  ; debouncer:debouncer_key0|wait_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; debouncer:debouncer_key0|wait_count[16] ; debouncer:debouncer_key0|wait_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; uart_tx:uart_instance|baud_cnt[10]      ; uart_tx:uart_instance|baud_cnt[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; uart_tx:uart_instance|bit_cnt[22]       ; uart_tx:uart_instance|bit_cnt[22]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.294 ; uart_tx:uart_instance|baud_cnt[18]      ; uart_tx:uart_instance|baud_cnt[18]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; uart_tx:uart_instance|baud_cnt[20]      ; uart_tx:uart_instance|baud_cnt[20]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; uart_tx:uart_instance|baud_cnt[30]      ; uart_tx:uart_instance|baud_cnt[30]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; uart_tx:uart_instance|baud_cnt[24]      ; uart_tx:uart_instance|baud_cnt[24]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; debouncer:debouncer_key1|wait_count[11] ; debouncer:debouncer_key1|wait_count[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; debouncer:debouncer_key1|wait_count[13] ; debouncer:debouncer_key1|wait_count[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; debouncer:debouncer_key1|wait_count[16] ; debouncer:debouncer_key1|wait_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; debouncer:debouncer_key0|wait_count[1]  ; debouncer:debouncer_key0|wait_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; debouncer:debouncer_key0|wait_count[2]  ; debouncer:debouncer_key0|wait_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; debouncer:debouncer_key0|wait_count[17] ; debouncer:debouncer_key0|wait_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; uart_tx:uart_instance|baud_cnt[26]      ; uart_tx:uart_instance|baud_cnt[26]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; uart_tx:uart_instance|baud_cnt[28]      ; uart_tx:uart_instance|baud_cnt[28]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; debouncer:debouncer_key1|wait_count[1]  ; debouncer:debouncer_key1|wait_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; debouncer:debouncer_key1|wait_count[5]  ; debouncer:debouncer_key1|wait_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; debouncer:debouncer_key1|wait_count[17] ; debouncer:debouncer_key1|wait_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.295 ; debouncer:debouncer_key0|wait_count[5]  ; debouncer:debouncer_key0|wait_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:uart_instance|bit_cnt[26]       ; uart_tx:uart_instance|bit_cnt[26]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.428      ;
; 0.298 ; uart_tx:uart_instance|bit_cnt[15]       ; uart_tx:uart_instance|bit_cnt[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.423      ;
; 0.298 ; debouncer:debouncer_key1|wait_count[0]  ; debouncer:debouncer_key1|wait_count[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.431      ;
; 0.298 ; debouncer:debouncer_key0|wait_count[0]  ; debouncer:debouncer_key0|wait_count[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.431      ;
; 0.299 ; uart_tx:uart_instance|bit_cnt[31]       ; uart_tx:uart_instance|bit_cnt[31]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_tx:uart_instance|bit_cnt[13]       ; uart_tx:uart_instance|bit_cnt[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_tx:uart_instance|bit_cnt[5]        ; uart_tx:uart_instance|bit_cnt[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; debouncer:debouncer_key1|wait_count[8]  ; debouncer:debouncer_key1|wait_count[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; debouncer:debouncer_key1|wait_count[12] ; debouncer:debouncer_key1|wait_count[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; uart_tx:uart_instance|bit_cnt[19]       ; uart_tx:uart_instance|bit_cnt[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:uart_instance|bit_cnt[21]       ; uart_tx:uart_instance|bit_cnt[21]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:uart_instance|bit_cnt[11]       ; uart_tx:uart_instance|bit_cnt[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:uart_instance|bit_cnt[7]        ; uart_tx:uart_instance|bit_cnt[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:uart_instance|bit_cnt[6]        ; uart_tx:uart_instance|bit_cnt[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; uart_tx:uart_instance|bit_cnt[25]       ; uart_tx:uart_instance|bit_cnt[25]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:uart_instance|bit_cnt[23]       ; uart_tx:uart_instance|bit_cnt[23]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:uart_instance|bit_cnt[16]       ; uart_tx:uart_instance|bit_cnt[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:uart_instance|bit_cnt[14]       ; uart_tx:uart_instance|bit_cnt[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:uart_instance|bit_cnt[9]        ; uart_tx:uart_instance|bit_cnt[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:uart_instance|bit_cnt[8]        ; uart_tx:uart_instance|bit_cnt[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:uart_instance|bit_cnt[2]        ; uart_tx:uart_instance|bit_cnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:uart_instance|baud_cnt[8]       ; uart_tx:uart_instance|baud_cnt[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:uart_instance|baud_cnt[9]       ; uart_tx:uart_instance|baud_cnt[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; uart_tx:uart_instance|bit_cnt[30]       ; uart_tx:uart_instance|bit_cnt[30]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_tx:uart_instance|bit_cnt[24]       ; uart_tx:uart_instance|bit_cnt[24]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_tx:uart_instance|bit_cnt[20]       ; uart_tx:uart_instance|bit_cnt[20]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                     ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[19]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[30]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[31]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[28]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[25]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[24]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[23]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[21]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[20]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[18]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reset     ; uart_tx:uart_instance|bit_cnt[16]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.010      ;
; -0.050 ; reset     ; uart_tx:uart_instance|baud_cnt[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 0.992      ;
; -0.050 ; reset     ; uart_tx:uart_instance|baud_cnt[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 0.992      ;
; 0.096  ; reset     ; uart_tx:uart_instance|bit_flag     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.041      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.109  ; reset     ; uart_tx:uart_instance|baud_cnt[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.027      ;
; 0.131  ; reset     ; uart_tx:uart_instance|bit_cnt[17]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.010      ;
; 0.131  ; reset     ; uart_tx:uart_instance|bit_cnt[29]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.010      ;
; 0.131  ; reset     ; uart_tx:uart_instance|bit_cnt[27]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.010      ;
; 0.131  ; reset     ; uart_tx:uart_instance|bit_cnt[26]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.010      ;
; 0.131  ; reset     ; uart_tx:uart_instance|bit_cnt[22]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.010      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[14]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[8]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.132  ; reset     ; uart_tx:uart_instance|bit_cnt[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 0.815      ;
; 0.142  ; reset     ; uart_tx:uart_instance|r_data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.802      ;
; 0.142  ; reset     ; uart_tx:uart_instance|r_data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 0.802      ;
; 0.142  ; reset     ; uart_tx:uart_instance|r_data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.142      ; 0.987      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.146  ; reset     ; uart_tx:uart_instance|baud_cnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 0.992      ;
; 0.158  ; reset     ; uart_tx:uart_instance|rs232_tx     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 0.987      ;
; 0.158  ; reset     ; uart_tx:uart_instance|done_sig     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 0.987      ;
; 0.205  ; reset     ; uart_tx:uart_instance|r_data[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 0.937      ;
; 0.205  ; reset     ; uart_tx:uart_instance|r_data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 0.937      ;
; 0.205  ; reset     ; uart_tx:uart_instance|r_data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 0.937      ;
; 0.205  ; reset     ; uart_tx:uart_instance|r_data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 0.937      ;
; 0.205  ; reset     ; uart_tx:uart_instance|r_data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 0.937      ;
; 0.210  ; reset     ; uart_tx:uart_instance|bit_cnt[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 0.735      ;
; 0.210  ; reset     ; uart_tx:uart_instance|bit_cnt[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 0.735      ;
; 0.210  ; reset     ; uart_tx:uart_instance|bit_cnt[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 0.735      ;
; 0.210  ; reset     ; uart_tx:uart_instance|state        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 0.735      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                                     ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.479 ; reset     ; uart_tx:uart_instance|r_data[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.809      ;
; 0.479 ; reset     ; uart_tx:uart_instance|r_data[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.809      ;
; 0.479 ; reset     ; uart_tx:uart_instance|r_data[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.809      ;
; 0.479 ; reset     ; uart_tx:uart_instance|r_data[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.809      ;
; 0.479 ; reset     ; uart_tx:uart_instance|r_data[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.246      ; 0.809      ;
; 0.507 ; reset     ; uart_tx:uart_instance|bit_cnt[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; reset     ; uart_tx:uart_instance|bit_cnt[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; reset     ; uart_tx:uart_instance|bit_cnt[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; reset     ; uart_tx:uart_instance|state        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.518 ; reset     ; uart_tx:uart_instance|rs232_tx     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.249      ; 0.851      ;
; 0.518 ; reset     ; uart_tx:uart_instance|done_sig     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.249      ; 0.851      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.523 ; reset     ; uart_tx:uart_instance|baud_cnt[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.850      ;
; 0.532 ; reset     ; uart_tx:uart_instance|bit_cnt[17]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.861      ;
; 0.532 ; reset     ; uart_tx:uart_instance|bit_cnt[29]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.861      ;
; 0.532 ; reset     ; uart_tx:uart_instance|bit_cnt[27]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.861      ;
; 0.532 ; reset     ; uart_tx:uart_instance|bit_cnt[26]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.861      ;
; 0.532 ; reset     ; uart_tx:uart_instance|bit_cnt[22]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.861      ;
; 0.534 ; reset     ; uart_tx:uart_instance|r_data[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.851      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.550 ; reset     ; uart_tx:uart_instance|baud_cnt[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.874      ;
; 0.559 ; reset     ; uart_tx:uart_instance|bit_flag     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.884      ;
; 0.571 ; reset     ; uart_tx:uart_instance|r_data[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.696      ;
; 0.571 ; reset     ; uart_tx:uart_instance|r_data[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.696      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[15]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[14]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[13]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[12]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[11]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[10]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.574 ; reset     ; uart_tx:uart_instance|bit_cnt[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.701      ;
; 0.728 ; reset     ; uart_tx:uart_instance|baud_cnt[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.850      ;
; 0.728 ; reset     ; uart_tx:uart_instance|baud_cnt[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.850      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[19]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[30]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[31]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[28]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[25]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[24]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[23]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[21]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[20]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[18]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; reset     ; uart_tx:uart_instance|bit_cnt[16]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.861      ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.539   ; 0.174 ; -1.071   ; 0.479   ; -3.000              ;
;  CLOCK_50        ; -3.539   ; 0.174 ; -1.071   ; 0.479   ; -3.000              ;
; Design-wide TNS  ; -285.044 ; 0.0   ; -54.79   ; 0.0     ; -154.63             ;
;  CLOCK_50        ; -285.044 ; 0.000 ; -54.790  ; 0.000   ; -154.630            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 3706     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 3706     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 76       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 76       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Fri Apr  5 14:40:15 2024
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.539            -285.044 CLOCK_50 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.071
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.071             -54.790 CLOCK_50 
Info (332146): Worst-case removal slack is 1.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.034               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -154.630 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.152            -250.124 CLOCK_50 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.871
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.871             -41.904 CLOCK_50 
Info (332146): Worst-case removal slack is 0.930
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.930               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -154.630 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.138
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.138             -77.486 CLOCK_50 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.174               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.064
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.064              -0.804 CLOCK_50 
Info (332146): Worst-case removal slack is 0.479
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.479               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -129.704 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4879 megabytes
    Info: Processing ended: Fri Apr  5 14:40:16 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


