// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module TPmeta(
  input         clock,
  input         reset,
  input         io_req_valid,
  input  [5:0]  io_req_bits_hartid,
  input  [31:0] io_req_bits_set,
  input  [3:0]  io_req_bits_way,
  input         io_req_bits_wmode,
  input  [41:0] io_req_bits_rawData_0,
  input  [41:0] io_req_bits_rawData_1,
  input  [41:0] io_req_bits_rawData_2,
  output        io_resp_valid,
  output [5:0]  io_resp_bits_hartid,
  output [41:0] io_resp_bits_rawData_0,
  output [41:0] io_resp_bits_rawData_1,
  output [41:0] io_resp_bits_rawData_2
);

  wire [41:0]       _tpDataTable_io_r_resp_data_0_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_0_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_0_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_0_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_1_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_1_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_1_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_1_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_2_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_2_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_2_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_2_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_3_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_3_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_3_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_3_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_4_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_4_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_4_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_4_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_5_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_5_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_5_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_5_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_6_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_6_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_6_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_6_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_7_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_7_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_7_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_7_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_8_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_8_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_8_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_8_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_9_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_9_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_9_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_9_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_10_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_10_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_10_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_10_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_11_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_11_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_11_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_11_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_12_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_12_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_12_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_12_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_13_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_13_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_13_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_13_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_14_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_14_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_14_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_14_hartid;
  wire [41:0]       _tpDataTable_io_r_resp_data_15_rawData_0;
  wire [41:0]       _tpDataTable_io_r_resp_data_15_rawData_1;
  wire [41:0]       _tpDataTable_io_r_resp_data_15_rawData_2;
  wire [5:0]        _tpDataTable_io_r_resp_data_15_hartid;
  wire              readReqValid = io_req_valid & ~io_req_bits_wmode;
  reg               readReqValidReg;
  reg  [5:0]        readReqReg_hartid;
  reg  [3:0]        readReqReg_way;
  reg  [41:0]       rdata_rawData_0;
  reg  [41:0]       rdata_rawData_1;
  reg  [41:0]       rdata_rawData_2;
  reg  [5:0]        rdata_hartid;
  reg               io_resp_valid_REG;
  reg  [5:0]        io_resp_valid_REG_1_hartid;
  reg  [5:0]        io_resp_bits_hartid_REG_hartid;
  always @(posedge clock or posedge reset) begin
    if (reset)
      readReqValidReg <= 1'h0;
    else
      readReqValidReg <= readReqValid;
  end // always @(posedge, posedge)
  wire [15:0][41:0] _GEN =
    {{_tpDataTable_io_r_resp_data_15_rawData_0},
     {_tpDataTable_io_r_resp_data_14_rawData_0},
     {_tpDataTable_io_r_resp_data_13_rawData_0},
     {_tpDataTable_io_r_resp_data_12_rawData_0},
     {_tpDataTable_io_r_resp_data_11_rawData_0},
     {_tpDataTable_io_r_resp_data_10_rawData_0},
     {_tpDataTable_io_r_resp_data_9_rawData_0},
     {_tpDataTable_io_r_resp_data_8_rawData_0},
     {_tpDataTable_io_r_resp_data_7_rawData_0},
     {_tpDataTable_io_r_resp_data_6_rawData_0},
     {_tpDataTable_io_r_resp_data_5_rawData_0},
     {_tpDataTable_io_r_resp_data_4_rawData_0},
     {_tpDataTable_io_r_resp_data_3_rawData_0},
     {_tpDataTable_io_r_resp_data_2_rawData_0},
     {_tpDataTable_io_r_resp_data_1_rawData_0},
     {_tpDataTable_io_r_resp_data_0_rawData_0}};
  wire [15:0][41:0] _GEN_0 =
    {{_tpDataTable_io_r_resp_data_15_rawData_1},
     {_tpDataTable_io_r_resp_data_14_rawData_1},
     {_tpDataTable_io_r_resp_data_13_rawData_1},
     {_tpDataTable_io_r_resp_data_12_rawData_1},
     {_tpDataTable_io_r_resp_data_11_rawData_1},
     {_tpDataTable_io_r_resp_data_10_rawData_1},
     {_tpDataTable_io_r_resp_data_9_rawData_1},
     {_tpDataTable_io_r_resp_data_8_rawData_1},
     {_tpDataTable_io_r_resp_data_7_rawData_1},
     {_tpDataTable_io_r_resp_data_6_rawData_1},
     {_tpDataTable_io_r_resp_data_5_rawData_1},
     {_tpDataTable_io_r_resp_data_4_rawData_1},
     {_tpDataTable_io_r_resp_data_3_rawData_1},
     {_tpDataTable_io_r_resp_data_2_rawData_1},
     {_tpDataTable_io_r_resp_data_1_rawData_1},
     {_tpDataTable_io_r_resp_data_0_rawData_1}};
  wire [15:0][41:0] _GEN_1 =
    {{_tpDataTable_io_r_resp_data_15_rawData_2},
     {_tpDataTable_io_r_resp_data_14_rawData_2},
     {_tpDataTable_io_r_resp_data_13_rawData_2},
     {_tpDataTable_io_r_resp_data_12_rawData_2},
     {_tpDataTable_io_r_resp_data_11_rawData_2},
     {_tpDataTable_io_r_resp_data_10_rawData_2},
     {_tpDataTable_io_r_resp_data_9_rawData_2},
     {_tpDataTable_io_r_resp_data_8_rawData_2},
     {_tpDataTable_io_r_resp_data_7_rawData_2},
     {_tpDataTable_io_r_resp_data_6_rawData_2},
     {_tpDataTable_io_r_resp_data_5_rawData_2},
     {_tpDataTable_io_r_resp_data_4_rawData_2},
     {_tpDataTable_io_r_resp_data_3_rawData_2},
     {_tpDataTable_io_r_resp_data_2_rawData_2},
     {_tpDataTable_io_r_resp_data_1_rawData_2},
     {_tpDataTable_io_r_resp_data_0_rawData_2}};
  wire [15:0][5:0]  _GEN_2 =
    {{_tpDataTable_io_r_resp_data_15_hartid},
     {_tpDataTable_io_r_resp_data_14_hartid},
     {_tpDataTable_io_r_resp_data_13_hartid},
     {_tpDataTable_io_r_resp_data_12_hartid},
     {_tpDataTable_io_r_resp_data_11_hartid},
     {_tpDataTable_io_r_resp_data_10_hartid},
     {_tpDataTable_io_r_resp_data_9_hartid},
     {_tpDataTable_io_r_resp_data_8_hartid},
     {_tpDataTable_io_r_resp_data_7_hartid},
     {_tpDataTable_io_r_resp_data_6_hartid},
     {_tpDataTable_io_r_resp_data_5_hartid},
     {_tpDataTable_io_r_resp_data_4_hartid},
     {_tpDataTable_io_r_resp_data_3_hartid},
     {_tpDataTable_io_r_resp_data_2_hartid},
     {_tpDataTable_io_r_resp_data_1_hartid},
     {_tpDataTable_io_r_resp_data_0_hartid}};
  always @(posedge clock) begin
    if (readReqValid) begin
      readReqReg_hartid <= io_req_bits_hartid;
      readReqReg_way <= io_req_bits_way;
    end
    if (readReqValidReg) begin
      rdata_rawData_0 <= _GEN[readReqReg_way];
      rdata_rawData_1 <= _GEN_0[readReqReg_way];
      rdata_rawData_2 <= _GEN_1[readReqReg_way];
      rdata_hartid <= _GEN_2[readReqReg_way];
    end
    io_resp_valid_REG <= readReqValidReg;
    io_resp_valid_REG_1_hartid <= readReqReg_hartid;
    io_resp_bits_hartid_REG_hartid <= readReqReg_hartid;
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:14];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [3:0] i = 4'h0; i < 4'hF; i += 4'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        readReqValidReg = _RANDOM[4'h0][0];
        readReqReg_hartid = _RANDOM[4'h0][6:1];
        readReqReg_way = _RANDOM[4'h1][10:7];
        rdata_rawData_0 = {_RANDOM[4'h5][31:10], _RANDOM[4'h6][19:0]};
        rdata_rawData_1 = {_RANDOM[4'h6][31:20], _RANDOM[4'h7][29:0]};
        rdata_rawData_2 = {_RANDOM[4'h7][31:30], _RANDOM[4'h8], _RANDOM[4'h9][7:0]};
        rdata_hartid = _RANDOM[4'h9][13:8];
        io_resp_valid_REG = _RANDOM[4'h9][14];
        io_resp_valid_REG_1_hartid = _RANDOM[4'h9][20:15];
        io_resp_bits_hartid_REG_hartid = _RANDOM[4'hE][29:24];
      `endif // RANDOMIZE_REG_INIT
      if (reset)
        readReqValidReg = 1'h0;
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  SRAMTemplate_154 tpDataTable (
    .clock                           (clock),
    .io_r_req_valid                  (readReqValid),
    .io_r_req_bits_setIdx            (io_req_bits_set[9:0]),
    .io_r_resp_data_0_rawData_0      (_tpDataTable_io_r_resp_data_0_rawData_0),
    .io_r_resp_data_0_rawData_1      (_tpDataTable_io_r_resp_data_0_rawData_1),
    .io_r_resp_data_0_rawData_2      (_tpDataTable_io_r_resp_data_0_rawData_2),
    .io_r_resp_data_0_hartid         (_tpDataTable_io_r_resp_data_0_hartid),
    .io_r_resp_data_1_rawData_0      (_tpDataTable_io_r_resp_data_1_rawData_0),
    .io_r_resp_data_1_rawData_1      (_tpDataTable_io_r_resp_data_1_rawData_1),
    .io_r_resp_data_1_rawData_2      (_tpDataTable_io_r_resp_data_1_rawData_2),
    .io_r_resp_data_1_hartid         (_tpDataTable_io_r_resp_data_1_hartid),
    .io_r_resp_data_2_rawData_0      (_tpDataTable_io_r_resp_data_2_rawData_0),
    .io_r_resp_data_2_rawData_1      (_tpDataTable_io_r_resp_data_2_rawData_1),
    .io_r_resp_data_2_rawData_2      (_tpDataTable_io_r_resp_data_2_rawData_2),
    .io_r_resp_data_2_hartid         (_tpDataTable_io_r_resp_data_2_hartid),
    .io_r_resp_data_3_rawData_0      (_tpDataTable_io_r_resp_data_3_rawData_0),
    .io_r_resp_data_3_rawData_1      (_tpDataTable_io_r_resp_data_3_rawData_1),
    .io_r_resp_data_3_rawData_2      (_tpDataTable_io_r_resp_data_3_rawData_2),
    .io_r_resp_data_3_hartid         (_tpDataTable_io_r_resp_data_3_hartid),
    .io_r_resp_data_4_rawData_0      (_tpDataTable_io_r_resp_data_4_rawData_0),
    .io_r_resp_data_4_rawData_1      (_tpDataTable_io_r_resp_data_4_rawData_1),
    .io_r_resp_data_4_rawData_2      (_tpDataTable_io_r_resp_data_4_rawData_2),
    .io_r_resp_data_4_hartid         (_tpDataTable_io_r_resp_data_4_hartid),
    .io_r_resp_data_5_rawData_0      (_tpDataTable_io_r_resp_data_5_rawData_0),
    .io_r_resp_data_5_rawData_1      (_tpDataTable_io_r_resp_data_5_rawData_1),
    .io_r_resp_data_5_rawData_2      (_tpDataTable_io_r_resp_data_5_rawData_2),
    .io_r_resp_data_5_hartid         (_tpDataTable_io_r_resp_data_5_hartid),
    .io_r_resp_data_6_rawData_0      (_tpDataTable_io_r_resp_data_6_rawData_0),
    .io_r_resp_data_6_rawData_1      (_tpDataTable_io_r_resp_data_6_rawData_1),
    .io_r_resp_data_6_rawData_2      (_tpDataTable_io_r_resp_data_6_rawData_2),
    .io_r_resp_data_6_hartid         (_tpDataTable_io_r_resp_data_6_hartid),
    .io_r_resp_data_7_rawData_0      (_tpDataTable_io_r_resp_data_7_rawData_0),
    .io_r_resp_data_7_rawData_1      (_tpDataTable_io_r_resp_data_7_rawData_1),
    .io_r_resp_data_7_rawData_2      (_tpDataTable_io_r_resp_data_7_rawData_2),
    .io_r_resp_data_7_hartid         (_tpDataTable_io_r_resp_data_7_hartid),
    .io_r_resp_data_8_rawData_0      (_tpDataTable_io_r_resp_data_8_rawData_0),
    .io_r_resp_data_8_rawData_1      (_tpDataTable_io_r_resp_data_8_rawData_1),
    .io_r_resp_data_8_rawData_2      (_tpDataTable_io_r_resp_data_8_rawData_2),
    .io_r_resp_data_8_hartid         (_tpDataTable_io_r_resp_data_8_hartid),
    .io_r_resp_data_9_rawData_0      (_tpDataTable_io_r_resp_data_9_rawData_0),
    .io_r_resp_data_9_rawData_1      (_tpDataTable_io_r_resp_data_9_rawData_1),
    .io_r_resp_data_9_rawData_2      (_tpDataTable_io_r_resp_data_9_rawData_2),
    .io_r_resp_data_9_hartid         (_tpDataTable_io_r_resp_data_9_hartid),
    .io_r_resp_data_10_rawData_0     (_tpDataTable_io_r_resp_data_10_rawData_0),
    .io_r_resp_data_10_rawData_1     (_tpDataTable_io_r_resp_data_10_rawData_1),
    .io_r_resp_data_10_rawData_2     (_tpDataTable_io_r_resp_data_10_rawData_2),
    .io_r_resp_data_10_hartid        (_tpDataTable_io_r_resp_data_10_hartid),
    .io_r_resp_data_11_rawData_0     (_tpDataTable_io_r_resp_data_11_rawData_0),
    .io_r_resp_data_11_rawData_1     (_tpDataTable_io_r_resp_data_11_rawData_1),
    .io_r_resp_data_11_rawData_2     (_tpDataTable_io_r_resp_data_11_rawData_2),
    .io_r_resp_data_11_hartid        (_tpDataTable_io_r_resp_data_11_hartid),
    .io_r_resp_data_12_rawData_0     (_tpDataTable_io_r_resp_data_12_rawData_0),
    .io_r_resp_data_12_rawData_1     (_tpDataTable_io_r_resp_data_12_rawData_1),
    .io_r_resp_data_12_rawData_2     (_tpDataTable_io_r_resp_data_12_rawData_2),
    .io_r_resp_data_12_hartid        (_tpDataTable_io_r_resp_data_12_hartid),
    .io_r_resp_data_13_rawData_0     (_tpDataTable_io_r_resp_data_13_rawData_0),
    .io_r_resp_data_13_rawData_1     (_tpDataTable_io_r_resp_data_13_rawData_1),
    .io_r_resp_data_13_rawData_2     (_tpDataTable_io_r_resp_data_13_rawData_2),
    .io_r_resp_data_13_hartid        (_tpDataTable_io_r_resp_data_13_hartid),
    .io_r_resp_data_14_rawData_0     (_tpDataTable_io_r_resp_data_14_rawData_0),
    .io_r_resp_data_14_rawData_1     (_tpDataTable_io_r_resp_data_14_rawData_1),
    .io_r_resp_data_14_rawData_2     (_tpDataTable_io_r_resp_data_14_rawData_2),
    .io_r_resp_data_14_hartid        (_tpDataTable_io_r_resp_data_14_hartid),
    .io_r_resp_data_15_rawData_0     (_tpDataTable_io_r_resp_data_15_rawData_0),
    .io_r_resp_data_15_rawData_1     (_tpDataTable_io_r_resp_data_15_rawData_1),
    .io_r_resp_data_15_rawData_2     (_tpDataTable_io_r_resp_data_15_rawData_2),
    .io_r_resp_data_15_hartid        (_tpDataTable_io_r_resp_data_15_hartid),
    .io_w_req_valid                  (io_req_valid & io_req_bits_wmode),
    .io_w_req_bits_setIdx            (io_req_bits_set[9:0]),
    .io_w_req_bits_data_0_rawData_0  (io_req_bits_rawData_0),
    .io_w_req_bits_data_0_rawData_1  (io_req_bits_rawData_1),
    .io_w_req_bits_data_0_rawData_2  (io_req_bits_rawData_2),
    .io_w_req_bits_data_0_hartid     (io_req_bits_hartid),
    .io_w_req_bits_data_1_rawData_0  (io_req_bits_rawData_0),
    .io_w_req_bits_data_1_rawData_1  (io_req_bits_rawData_1),
    .io_w_req_bits_data_1_rawData_2  (io_req_bits_rawData_2),
    .io_w_req_bits_data_1_hartid     (io_req_bits_hartid),
    .io_w_req_bits_data_2_rawData_0  (io_req_bits_rawData_0),
    .io_w_req_bits_data_2_rawData_1  (io_req_bits_rawData_1),
    .io_w_req_bits_data_2_rawData_2  (io_req_bits_rawData_2),
    .io_w_req_bits_data_2_hartid     (io_req_bits_hartid),
    .io_w_req_bits_data_3_rawData_0  (io_req_bits_rawData_0),
    .io_w_req_bits_data_3_rawData_1  (io_req_bits_rawData_1),
    .io_w_req_bits_data_3_rawData_2  (io_req_bits_rawData_2),
    .io_w_req_bits_data_3_hartid     (io_req_bits_hartid),
    .io_w_req_bits_data_4_rawData_0  (io_req_bits_rawData_0),
    .io_w_req_bits_data_4_rawData_1  (io_req_bits_rawData_1),
    .io_w_req_bits_data_4_rawData_2  (io_req_bits_rawData_2),
    .io_w_req_bits_data_4_hartid     (io_req_bits_hartid),
    .io_w_req_bits_data_5_rawData_0  (io_req_bits_rawData_0),
    .io_w_req_bits_data_5_rawData_1  (io_req_bits_rawData_1),
    .io_w_req_bits_data_5_rawData_2  (io_req_bits_rawData_2),
    .io_w_req_bits_data_5_hartid     (io_req_bits_hartid),
    .io_w_req_bits_data_6_rawData_0  (io_req_bits_rawData_0),
    .io_w_req_bits_data_6_rawData_1  (io_req_bits_rawData_1),
    .io_w_req_bits_data_6_rawData_2  (io_req_bits_rawData_2),
    .io_w_req_bits_data_6_hartid     (io_req_bits_hartid),
    .io_w_req_bits_data_7_rawData_0  (io_req_bits_rawData_0),
    .io_w_req_bits_data_7_rawData_1  (io_req_bits_rawData_1),
    .io_w_req_bits_data_7_rawData_2  (io_req_bits_rawData_2),
    .io_w_req_bits_data_7_hartid     (io_req_bits_hartid),
    .io_w_req_bits_data_8_rawData_0  (io_req_bits_rawData_0),
    .io_w_req_bits_data_8_rawData_1  (io_req_bits_rawData_1),
    .io_w_req_bits_data_8_rawData_2  (io_req_bits_rawData_2),
    .io_w_req_bits_data_8_hartid     (io_req_bits_hartid),
    .io_w_req_bits_data_9_rawData_0  (io_req_bits_rawData_0),
    .io_w_req_bits_data_9_rawData_1  (io_req_bits_rawData_1),
    .io_w_req_bits_data_9_rawData_2  (io_req_bits_rawData_2),
    .io_w_req_bits_data_9_hartid     (io_req_bits_hartid),
    .io_w_req_bits_data_10_rawData_0 (io_req_bits_rawData_0),
    .io_w_req_bits_data_10_rawData_1 (io_req_bits_rawData_1),
    .io_w_req_bits_data_10_rawData_2 (io_req_bits_rawData_2),
    .io_w_req_bits_data_10_hartid    (io_req_bits_hartid),
    .io_w_req_bits_data_11_rawData_0 (io_req_bits_rawData_0),
    .io_w_req_bits_data_11_rawData_1 (io_req_bits_rawData_1),
    .io_w_req_bits_data_11_rawData_2 (io_req_bits_rawData_2),
    .io_w_req_bits_data_11_hartid    (io_req_bits_hartid),
    .io_w_req_bits_data_12_rawData_0 (io_req_bits_rawData_0),
    .io_w_req_bits_data_12_rawData_1 (io_req_bits_rawData_1),
    .io_w_req_bits_data_12_rawData_2 (io_req_bits_rawData_2),
    .io_w_req_bits_data_12_hartid    (io_req_bits_hartid),
    .io_w_req_bits_data_13_rawData_0 (io_req_bits_rawData_0),
    .io_w_req_bits_data_13_rawData_1 (io_req_bits_rawData_1),
    .io_w_req_bits_data_13_rawData_2 (io_req_bits_rawData_2),
    .io_w_req_bits_data_13_hartid    (io_req_bits_hartid),
    .io_w_req_bits_data_14_rawData_0 (io_req_bits_rawData_0),
    .io_w_req_bits_data_14_rawData_1 (io_req_bits_rawData_1),
    .io_w_req_bits_data_14_rawData_2 (io_req_bits_rawData_2),
    .io_w_req_bits_data_14_hartid    (io_req_bits_hartid),
    .io_w_req_bits_data_15_rawData_0 (io_req_bits_rawData_0),
    .io_w_req_bits_data_15_rawData_1 (io_req_bits_rawData_1),
    .io_w_req_bits_data_15_rawData_2 (io_req_bits_rawData_2),
    .io_w_req_bits_data_15_hartid    (io_req_bits_hartid),
    .io_w_req_bits_waymask           (16'h1 << io_req_bits_way)
  );
  assign io_resp_valid = io_resp_valid_REG & rdata_hartid == io_resp_valid_REG_1_hartid;
  assign io_resp_bits_hartid = io_resp_bits_hartid_REG_hartid;
  assign io_resp_bits_rawData_0 = rdata_rawData_0;
  assign io_resp_bits_rawData_1 = rdata_rawData_1;
  assign io_resp_bits_rawData_2 = rdata_rawData_2;
endmodule

