

================================================================
== Vivado HLS Report for 'dense_out'
================================================================
* Date:           Mon Aug  5 22:50:10 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn
* Solution:       d3_fp1
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    17.393|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |  405|  405|  405|  405|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        +---------------------+----------+-----+-----+-----+-----+---------+
        |                     |          |  Latency  |  Interval | Pipeline|
        |       Instance      |  Module  | min | max | min | max |   Type  |
        +---------------------+----------+-----+-----+-----+-----+---------+
        |grp_soft_max_fu_637  |soft_max  |  252|  252|  252|  252|   none  |
        +---------------------+----------+-----+-----+-----+-----+---------+

        * Loop: 
        +----------------+-----+-----+----------+-----------+-----------+------+----------+
        |                |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |    Loop Name   | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------+-----+-----+----------+-----------+-----------+------+----------+
        |- Dense_3_Loop  |  135|  135|       127|          1|          1|    10|    yes   |
        +----------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|     26|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|    161|   11814|  24594|    -|
|Memory           |        0|      -|    1056|    160|    0|
|Multiplexer      |        -|      -|       -|    284|    -|
|Register         |        0|      -|    3164|    256|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|    161|   16034|  25320|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|     73|      15|     47|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+----------------------+---------+-------+-----+------+-----+
    |          Instance         |        Module        | BRAM_18K| DSP48E|  FF |  LUT | URAM|
    +---------------------------+----------------------+---------+-------+-----+------+-----+
    |cnn_fadd_32ns_32ncud_U46   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U47   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U48   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U49   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U50   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U51   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U52   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U53   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U54   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U55   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U56   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U57   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U58   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U59   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U60   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U61   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U62   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U63   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U64   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U65   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U66   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U67   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U68   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U69   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U70   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U71   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U72   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U73   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U74   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U75   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fadd_32ns_32ncud_U76   |cnn_fadd_32ns_32ncud  |        0|      2|  227|   403|    0|
    |cnn_fmul_32ns_32ndEe_U77   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U78   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U79   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U80   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U81   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U82   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U83   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U84   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U85   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U86   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U87   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U88   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U89   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U90   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U91   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U92   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U93   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U94   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U95   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U96   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U97   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U98   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U99   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U100  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U101  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U102  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U103  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U104  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U105  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |cnn_fmul_32ns_32ndEe_U106  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|   320|    0|
    |grp_soft_max_fu_637        |soft_max              |        0|      9|  937|  2501|    0|
    +---------------------------+----------------------+---------+-------+-----+------+-----+
    |Total                      |                      |        0|    161|11814| 24594|    0|
    +---------------------------+----------------------+---------+-------+-----+------+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |         Memory         |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |dense_array_U           |dense_out_dense_aRg6  |        0|  64|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_14_U  |dense_out_dense_oAem  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_15_U  |dense_out_dense_oBew  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_16_U  |dense_out_dense_oCeG  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_17_U  |dense_out_dense_oDeQ  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_18_U  |dense_out_dense_oEe0  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_19_U  |dense_out_dense_oFfa  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_20_U  |dense_out_dense_oGfk  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_21_U  |dense_out_dense_oHfu  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_22_U  |dense_out_dense_oIfE  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_23_U  |dense_out_dense_oJfO  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_24_U  |dense_out_dense_oKfY  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_25_U  |dense_out_dense_oLf8  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_26_U  |dense_out_dense_oMgi  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_27_U  |dense_out_dense_oNgs  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_28_U  |dense_out_dense_oOgC  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_29_U  |dense_out_dense_oPgM  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_bias_U        |dense_out_dense_oQgW  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_0_U   |dense_out_dense_omb6  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_1_U   |dense_out_dense_oncg  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_2_U   |dense_out_dense_oocq  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_3_U   |dense_out_dense_opcA  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_4_U   |dense_out_dense_oqcK  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_5_U   |dense_out_dense_orcU  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_6_U   |dense_out_dense_osc4  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_7_U   |dense_out_dense_otde  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_8_U   |dense_out_dense_oudo  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_9_U   |dense_out_dense_ovdy  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_10_U  |dense_out_dense_owdI  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_11_U  |dense_out_dense_oxdS  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_12_U  |dense_out_dense_oyd2  |        0|  32|   5|    0|    10|   32|     1|          320|
    |dense_out_weights_13_U  |dense_out_dense_ozec  |        0|  32|   5|    0|    10|   32|     1|          320|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                   |                      |        0|1056| 160|    0|   320| 1024|    32|        10240|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |d_fu_927_p2              |     +    |      0|  0|  13|           4|           1|
    |icmp_ln31_fu_921_p2      |   icmp   |      0|  0|   9|           4|           4|
    |ap_enable_pp0            |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1  |    xor   |      0|  0|   2|           2|           1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |Total                    |          |      0|  0|  26|          11|           8|
    +-------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------+----+-----------+-----+-----------+
    |            Name           | LUT| Input Size| Bits| Total Bits|
    +---------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                  |  97|         20|    1|         20|
    |ap_enable_reg_pp0_iter1    |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter126  |   9|          2|    1|          2|
    |d_0_reg_626                |   9|          2|    4|          8|
    |dense_2_out_address0       |  65|         16|    5|         80|
    |dense_2_out_address1       |  65|         16|    5|         80|
    |dense_array_address0       |  15|          3|    4|         12|
    |dense_array_ce0            |  15|          3|    1|          3|
    +---------------------------+----+-----------+-----+-----------+
    |Total                      | 284|         64|   22|        207|
    +---------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+-----+-----+-----------+
    |               Name               | FF | LUT | Bits| Const Bits|
    +----------------------------------+----+-----+-----+-----------+
    |ap_CS_fsm                         |  19|    0|   19|          0|
    |ap_enable_reg_pp0_iter0           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter10          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter100         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter101         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter102         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter103         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter104         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter105         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter106         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter107         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter108         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter109         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter11          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter110         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter111         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter112         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter113         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter114         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter115         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter116         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter117         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter118         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter119         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter12          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter120         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter121         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter122         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter123         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter124         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter125         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter126         |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter13          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter14          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter15          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter16          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter17          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter18          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter19          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter20          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter21          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter22          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter23          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter24          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter25          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter26          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter27          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter28          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter29          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter30          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter31          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter32          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter33          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter34          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter35          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter36          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter37          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter38          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter39          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter4           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter40          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter41          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter42          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter43          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter44          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter45          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter46          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter47          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter48          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter49          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter5           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter50          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter51          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter52          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter53          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter54          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter55          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter56          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter57          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter58          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter59          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter6           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter60          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter61          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter62          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter63          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter64          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter65          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter66          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter67          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter68          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter69          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter7           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter70          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter71          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter72          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter73          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter74          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter75          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter76          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter77          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter78          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter79          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter8           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter80          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter81          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter82          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter83          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter84          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter85          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter86          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter87          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter88          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter89          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter9           |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter90          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter91          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter92          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter93          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter94          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter95          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter96          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter97          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter98          |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter99          |   1|    0|    1|          0|
    |d_0_reg_626                       |   4|    0|    4|          0|
    |dense_2_out_load_10_reg_988       |  32|    0|   32|          0|
    |dense_2_out_load_11_reg_993       |  32|    0|   32|          0|
    |dense_2_out_load_12_reg_998       |  32|    0|   32|          0|
    |dense_2_out_load_13_reg_1003      |  32|    0|   32|          0|
    |dense_2_out_load_14_reg_1008      |  32|    0|   32|          0|
    |dense_2_out_load_15_reg_1013      |  32|    0|   32|          0|
    |dense_2_out_load_16_reg_1018      |  32|    0|   32|          0|
    |dense_2_out_load_17_reg_1023      |  32|    0|   32|          0|
    |dense_2_out_load_18_reg_1028      |  32|    0|   32|          0|
    |dense_2_out_load_19_reg_1033      |  32|    0|   32|          0|
    |dense_2_out_load_1_reg_943        |  32|    0|   32|          0|
    |dense_2_out_load_20_reg_1038      |  32|    0|   32|          0|
    |dense_2_out_load_21_reg_1043      |  32|    0|   32|          0|
    |dense_2_out_load_22_reg_1048      |  32|    0|   32|          0|
    |dense_2_out_load_23_reg_1053      |  32|    0|   32|          0|
    |dense_2_out_load_24_reg_1058      |  32|    0|   32|          0|
    |dense_2_out_load_25_reg_1063      |  32|    0|   32|          0|
    |dense_2_out_load_26_reg_1068      |  32|    0|   32|          0|
    |dense_2_out_load_27_reg_1073      |  32|    0|   32|          0|
    |dense_2_out_load_28_reg_1078      |  32|    0|   32|          0|
    |dense_2_out_load_29_reg_1083      |  32|    0|   32|          0|
    |dense_2_out_load_2_reg_948        |  32|    0|   32|          0|
    |dense_2_out_load_3_reg_953        |  32|    0|   32|          0|
    |dense_2_out_load_4_reg_958        |  32|    0|   32|          0|
    |dense_2_out_load_5_reg_963        |  32|    0|   32|          0|
    |dense_2_out_load_6_reg_968        |  32|    0|   32|          0|
    |dense_2_out_load_7_reg_973        |  32|    0|   32|          0|
    |dense_2_out_load_8_reg_978        |  32|    0|   32|          0|
    |dense_2_out_load_9_reg_983        |  32|    0|   32|          0|
    |dense_2_out_load_reg_938          |  32|    0|   32|          0|
    |grp_soft_max_fu_637_ap_start_reg  |   1|    0|    1|          0|
    |icmp_ln31_reg_1088                |   1|    0|    1|          0|
    |tmp_4_10_reg_1362                 |  32|    0|   32|          0|
    |tmp_4_11_reg_1382                 |  32|    0|   32|          0|
    |tmp_4_12_reg_1402                 |  32|    0|   32|          0|
    |tmp_4_13_reg_1422                 |  32|    0|   32|          0|
    |tmp_4_14_reg_1442                 |  32|    0|   32|          0|
    |tmp_4_15_reg_1462                 |  32|    0|   32|          0|
    |tmp_4_16_reg_1482                 |  32|    0|   32|          0|
    |tmp_4_17_reg_1502                 |  32|    0|   32|          0|
    |tmp_4_18_reg_1522                 |  32|    0|   32|          0|
    |tmp_4_19_reg_1542                 |  32|    0|   32|          0|
    |tmp_4_1_reg_1162                  |  32|    0|   32|          0|
    |tmp_4_20_reg_1562                 |  32|    0|   32|          0|
    |tmp_4_21_reg_1582                 |  32|    0|   32|          0|
    |tmp_4_22_reg_1602                 |  32|    0|   32|          0|
    |tmp_4_23_reg_1622                 |  32|    0|   32|          0|
    |tmp_4_24_reg_1642                 |  32|    0|   32|          0|
    |tmp_4_25_reg_1662                 |  32|    0|   32|          0|
    |tmp_4_26_reg_1682                 |  32|    0|   32|          0|
    |tmp_4_27_reg_1702                 |  32|    0|   32|          0|
    |tmp_4_28_reg_1722                 |  32|    0|   32|          0|
    |tmp_4_2_reg_1182                  |  32|    0|   32|          0|
    |tmp_4_3_reg_1202                  |  32|    0|   32|          0|
    |tmp_4_4_reg_1222                  |  32|    0|   32|          0|
    |tmp_4_5_reg_1242                  |  32|    0|   32|          0|
    |tmp_4_6_reg_1262                  |  32|    0|   32|          0|
    |tmp_4_7_reg_1282                  |  32|    0|   32|          0|
    |tmp_4_8_reg_1302                  |  32|    0|   32|          0|
    |tmp_4_9_reg_1322                  |  32|    0|   32|          0|
    |tmp_4_reg_1142                    |  32|    0|   32|          0|
    |tmp_4_s_reg_1342                  |  32|    0|   32|          0|
    |w_sum_10_reg_1357                 |  32|    0|   32|          0|
    |w_sum_11_reg_1377                 |  32|    0|   32|          0|
    |w_sum_12_reg_1397                 |  32|    0|   32|          0|
    |w_sum_13_reg_1417                 |  32|    0|   32|          0|
    |w_sum_14_reg_1437                 |  32|    0|   32|          0|
    |w_sum_15_reg_1457                 |  32|    0|   32|          0|
    |w_sum_16_reg_1477                 |  32|    0|   32|          0|
    |w_sum_17_reg_1497                 |  32|    0|   32|          0|
    |w_sum_18_reg_1517                 |  32|    0|   32|          0|
    |w_sum_19_reg_1537                 |  32|    0|   32|          0|
    |w_sum_1_reg_1177                  |  32|    0|   32|          0|
    |w_sum_20_reg_1557                 |  32|    0|   32|          0|
    |w_sum_21_reg_1577                 |  32|    0|   32|          0|
    |w_sum_22_reg_1597                 |  32|    0|   32|          0|
    |w_sum_23_reg_1617                 |  32|    0|   32|          0|
    |w_sum_24_reg_1637                 |  32|    0|   32|          0|
    |w_sum_25_reg_1657                 |  32|    0|   32|          0|
    |w_sum_26_reg_1677                 |  32|    0|   32|          0|
    |w_sum_27_reg_1697                 |  32|    0|   32|          0|
    |w_sum_28_reg_1717                 |  32|    0|   32|          0|
    |w_sum_29_reg_1727                 |  32|    0|   32|          0|
    |w_sum_2_reg_1197                  |  32|    0|   32|          0|
    |w_sum_3_reg_1217                  |  32|    0|   32|          0|
    |w_sum_4_reg_1237                  |  32|    0|   32|          0|
    |w_sum_5_reg_1257                  |  32|    0|   32|          0|
    |w_sum_6_reg_1277                  |  32|    0|   32|          0|
    |w_sum_7_reg_1297                  |  32|    0|   32|          0|
    |w_sum_8_reg_1317                  |  32|    0|   32|          0|
    |w_sum_9_reg_1337                  |  32|    0|   32|          0|
    |w_sum_s_reg_1157                  |  32|    0|   32|          0|
    |zext_ln38_reg_1097                |   4|    0|   64|         60|
    |icmp_ln31_reg_1088                |  64|  128|    1|          0|
    |zext_ln38_reg_1097                |  64|  128|   64|         60|
    +----------------------------------+----+-----+-----+-----------+
    |Total                             |3164|  256| 3161|        120|
    +----------------------------------+----+-----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+----------------------+-----+-----+------------+--------------+--------------+
|ap_clk                |  in |    1| ap_ctrl_hs |   dense_out  | return value |
|ap_rst                |  in |    1| ap_ctrl_hs |   dense_out  | return value |
|ap_start              |  in |    1| ap_ctrl_hs |   dense_out  | return value |
|ap_done               | out |    1| ap_ctrl_hs |   dense_out  | return value |
|ap_idle               | out |    1| ap_ctrl_hs |   dense_out  | return value |
|ap_ready              | out |    1| ap_ctrl_hs |   dense_out  | return value |
|prediction_Addr_A     | out |   32|    bram    |  prediction  |     array    |
|prediction_EN_A       | out |    1|    bram    |  prediction  |     array    |
|prediction_WEN_A      | out |    4|    bram    |  prediction  |     array    |
|prediction_Din_A      | out |   32|    bram    |  prediction  |     array    |
|prediction_Dout_A     |  in |   32|    bram    |  prediction  |     array    |
|dense_2_out_address0  | out |    5|  ap_memory |  dense_2_out |     array    |
|dense_2_out_ce0       | out |    1|  ap_memory |  dense_2_out |     array    |
|dense_2_out_q0        |  in |   32|  ap_memory |  dense_2_out |     array    |
|dense_2_out_address1  | out |    5|  ap_memory |  dense_2_out |     array    |
|dense_2_out_ce1       | out |    1|  ap_memory |  dense_2_out |     array    |
|dense_2_out_q1        |  in |   32|  ap_memory |  dense_2_out |     array    |
+----------------------+-----+-----+------------+--------------+--------------+

