% !Mode:: "TeX:UTF-8"
\documentclass[14pt]{extreport}

\usepackage{fix-cm}
%\usepackage[cp1251]{inputenc}
\usepackage[utf8]{inputenx}
\usepackage[russian]{babel}
%\usepackage{pscyr}
%\usepackage[T1]{fontenc} %cm-super
%\usepackage{type1cm}
\usepackage{indentfirst}
\usepackage{graphicx}
\usepackage{amsthm}
\usepackage{amssymb}
\usepackage{amsmath}
\usepackage{dsfont}
\usepackage{lscape}
\usepackage{makecell}
\usepackage{multirow}
\usepackage{hhline}
\usepackage{xspace}
\usepackage[numbers,compress,sort]{natbib}
\usepackage{setspace} % интервалы межстрочные
\pagestyle{plain} \onehalfspacing

%\usepackage[left=3cm,right=2cm,
%top=2cm,bottom=0.5cm,bindingoffset=0cm,  a4paper]{geometry} % поля

\textheight 25.7cm % 29.7-2-2
\textwidth 17cm % 21-2.5-1.5
\hoffset 0.46cm %2.5-2.54 слева 3 см
\voffset -0.54cm %2-2.54 сверху 2 см
\oddsidemargin 0cm \headheight 0cm \headsep 0cm \topmargin 0cm

\usepackage{ccaption} % заменяем для рисунков ':' после номера рисунка на другой символ
\captiondelim{. } % разделитель точка и пробел


\newtheorem{theorem}{Теорема}
\newtheorem{lemma}{Лемма}
\newtheorem{utv}{Утверждение}
\newtheorem*{sld}{Следствие}

% добавил ненужный комментарий

\newcommand{\LRU}{\textsf{LRU}\xspace}
\newcommand{\FIFO}{\textsf{FIFO}\xspace}
\newcommand{\PseudoLRU}{\textsf{Pseudo-LRU}\xspace}
\newcommand{\MRU}{\textsf{MRU}\xspace}

\newcommand{\lemmatext}[2]{
\noindent\textbf{Лемма~{#1}}. \textit{#2}
}

\newcommand{\theoremtext}[2]{
\noindent\textbf{Теорема~{#1}}. \textit{#2}
}

\newcommand{\theoremtextwname}[3]{
\noindent\textbf{Теорема~{#1}}~(#2). \textit{#3}
}

\begin{document}

\thispagestyle{empty}

\begin{singlespace}
\begin{center}
%МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ\\ РОССИЙСКОЙ ФЕДЕРАЦИИ\\[0.5cm]
%
МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ\\ ИМЕНИ М.~В.~ЛОМОНОСОВА\\[0.5cm]

ФАКУЛЬТЕТ ВЫЧИСЛИТЕЛЬНОЙ МАТЕМАТИКИ\\ И КИБЕРНЕТИКИ\\[1cm]
\end{center}

\begin{flushright}
На правах рукописи\\[2cm]
\end{flushright}

\begin{center}
Корныхин Евгений Валерьевич\\[1cm]
\textbf{%\renewcommand{\baselinestretch}{1.8}
%\fontsize{28pt}{50pt} \selectfont
\huge{%\textsc{исследование и разработка методов генерации программ
%для тестирования
%модулей управления памяти микропроцессоров}}\\[0.5cm]}
\textsc{нацеленное построение программ
для тестирования
подсистемы управления памяти микропроцессоров}}\\[0.5cm]}
%\huge{\textsc{ микропроцессоров}}}\\[1.5cm]

Специальность 05.13.11 -- математическое и программное обеспечение
вычислительных машин, комплексов и компьютерных сетей\\[1.5cm]


Диссертация на соискание ученой степени\\
кандидата физико-математических наук
\end{center}

\vspace{0.7cm}

\begin{flushright} Научный руководитель:\\
д.ф-м.н. Петренко Александр Константинович
\end{flushright}

\vspace{1.5cm}

\begin{center}
Москва -- 2010
\end{center}


\end{singlespace}

\pagebreak

\tableofcontents

%%! определение LRU не "на списках", а "на перестановках"! + аналогичные

%%! определиться "последовательность инициализирующих" или "инициализирующая посл-ть"

%%! надо как-то написать, что предлагаемые ограничения недолго разрешаются --
%%      иначе непонятно, зачем это всё, если оно плохо считается

%%! написать, В чем недостаток применения методов типа Монте-Карло для получения
%%  тестовых программ -- ведь их закодировать проще (не поддаются архитектуры, такие вот они вычурные?)
%% (тестовый шаблон может задавать очень маленькую область решений в многомерном
%% пространстве -> мала вероятность в него попасть)

%%! там, где в формулах разъехался "w-1", заменить на "w{-}1"

%%%%! не ВЕРШИНЫ АВТОМАТА, а СОСТОЯНИЯ ! не ДУГИ АВТОМАТА, а ПЕРЕХОДЫ !

\include{theorems}

\addcontentsline{toc}{chapter}{Введение}
\chapter*{Введение}

\section*{Актуальность}
%А) микропроцессоры сложные -> в них есть ошибки
Современные микропроцессоры --- это сложные системы, поэтому вероятность появления ошибки как при проектировании микропроцессора, так и при его производстве становится всё выше. При этом <<цена ошибки>> в готовом микропроцессоре велика (как минимум, это означает перевыпуск микропроцессора заново). Поэтому актуально развитие методов верификации микропроцессоров.

Вероятность ошибки выше там, где выше сложность. К числу наиболее сложных механизмов современных процессоров, использующих конвейеры и многоуровневые буфера типа кэш-памяти, относится механизм доступа к памяти.
%по этой причине в качестве темы диссертации была выбрана тема тестирования ПОДСИСТЕМ УПРАВЛЕНИЯ ПАМЯТИ.


%Б) история вопроса

%В) основная доля ошибок на этапе разработки моделей (design'а)
Современные технологии проектирования микропроцессоров представляют собой средства разработки \emph{модели (design) на специальных языках} типа VHDL или Verilog~\cite{VerilogDesign}. Эти технологии позволяют в конечном итоге построить так называемые <<синтезируемые модели>>, из которых автоматически получаются фотошаблоны, необходимые для производства. Основная доля ошибок появляется именно на этапе разработки моделей (design), поэтому основные усилия по их выявлению или даже предотвращению их появления, также приходятся на фазу разработки моделей. Поэтому данная работа также нацелена на выявление ошибок в моделях микропроцессоров.

%Г) модульное и системное тестирование ->
% интересные ситуации нельзя создать инструкциями
Тестирование на модели бывает \emph{модульным} (unit-level verification) и \emph{системным} (core-level verification, full-chip level verification)~\cite{UnitCoreLevel}. Модульное тестирование модели микропроцессора предполагает генерацию тестовых воздействий на входы отдельных модулей, блоков, микропроцессора, описанных на одном из языков типа VHDL, Verilog, и проверку выходов таких блоков. В рамках системного тестирования проверяется работа всего микропроцессора в целом --- тестом здесь является некоторая тестовая программа (программа на машинном языке), которая загружается в память и выполняется микропроцессором (речь все время идет о некоторой программной модели микропроцессора). Поскольку размер и сложность отдельного блока всегда меньше, размера и сложности микропроцессора в целом, потенциально качество модульного тестирования может быть выше, чем системного. Однако для достижения высокого качества тестирования как число модульных тестов, так и совокупная трудоемкость их изготовления, являются очень большими. Это вынуждает часть проверок проводить на модульном уровне, а другую часть на системном.

Сложность микропроцессора определяет количество системных тестов. Если выделить различные аспекты функционирования микропроцессора (конвейер, буферы подсистемы управления памяти), то особое функционирование возникает при различных комбинациях этих аспектов. Это означает, что количество тестов должно быть не меньше произведения количества разных аспектов. Количество инструкций измеряется сотнями, а цепочек инструкций, соответственно, порядками сотен, плюс если учесть возможные аспекты в конвейере, в кэш-памяти, количество тестов получается очень большим. Для избежания проблемы такого <<взрывного>> характера количества тестов, их объединяют в классы эквивалентности --- \emph{тестовые ситуации}.

При этом есть проблема покрытия всех потенциально интересных тестовых ситуаций. Нет никаких прямых способов создать многие из таких ситуаций нет. Например, интересно, как происходит доступ в память, когда соответствующий адрес имеется в кэш-памяти или не имеется. Или еще более тонкий анализ --- адрес имеется/или не имеется в кэш-памяти второго уровня. Среди инструкций процессора нет таких, которые были бы предназначены специально для создания таких ситуаций. Эти ситуации создаются \emph{динамически} в ходе выполнения программ.


%Д) схема системного тестирования, показать здесь смежные вопросы
% (вопросы построения оракула, покрытия и др.)
Рассмотрим традиционную схему системного тестирования, известные подходы к автоматизации построения тестов и выявим проблемы, которые мешают строить более эффективные тесты.

Микропроцессор рассматривается как черный (или серый) ящик. Входными тестовыми данными является некоторая программа, которая загружается в память. Результатом прогона теста является либо финальное состояние памяти (возможно, включая состояние регистров) или (в случае <<серого ящика>>) трасса изменения значений ячеек памяти или регистров.
В этой общей схеме тестирования пока не упомянуты:
\begin{itemize}
	\item	генератор тестов (или набор уже готовых тестов);
	\item	подсистема проверки корректности полученного результата --- тестового оракула, или арбитра;
	\item	перечень <<интересных>> ситуаций, которые надо воспроизвести в ходе выполнения тестов;
	\item	некая система мониторинга, которая фиксирует прохождение <<интересных>> ситуаций --- оценивает полноту покрытия.
\end{itemize}

Тестовый оракул, или арбитр, строится по схеме с использованием <<эталонной>> модели (simulation-based verification)~\cite{SimulationBased}. Каждая тестовая программа выполняется на двух моделях --- на тестируемой (design) и на <<эталонной>>. Потом состояния памяти или трассы изменения состояния памяти для тестируемой и эталонной моделей сравниваются. Если оракул признает, что трассы не эквивалентны, это свидетельствует о наличии ошибки в тестируемой системе (или эталонной, но это происходит реже). Как правило, эталонная модель пишется на одном из языков программирования (например, Си или Си++) и не загромождается деталями.  На этом основании считается, что такая модель существенно проще тестируемой, в ней с меньшей вероятностью встречаются ошибки, именно поэтому к ней можно относиться как к <<эталонной>>.

% критика этого подхода: он не позволяет проверить модули, работающие за счет внешних воздействий - For example, fast interrupt request (FIQ), interrupt request (IRQ), data abort exception (Dabort) and prefetch abort exception (Pabort) of ARM7. Это пишут в статье "Automatic Verification of External Interrupt Behaviors for Microprocessor Design", авторы Fu-Ching Yang, Wen-Kai Huang, Ing-Jer Huang.


Методы автоматической генерации тестов можно разделить на псевдослучайные/комбинаторные (pseudo-random) и целенаправленные (что не отменяет возможности использования уже готовых тестов)~\cite{HoPhD}. В случае псевдослучайной генерации инструкции, их порядок и аргументы выбираются случайным образом или перебираются некоторым комбинаторным способом. Целенаправленная генерация начинается с задания некоторого шаблона тестовой программы, который определяет набор инструкций, их последовательность и аргументы. В рамках целенаправленной генерации порядок инструкций и их аргументы должны быть подобраны таким образом, чтобы каждый новый тест покрывал новые, еще не покрытые тестовые ситуации. Целенаправленную генерацию можно реализовать как выполнение массовой генерации комбинаторных тестов с последующей фильтрацией, с тем чтобы оставлять только те тесты, которые дают дополнительное покрытие. Однако  уже для достаточно коротких шаблонов (длиной 3-4 инструкции) перебор становится слишком большим.

Целенаправленная генерация тестов дает по тесту на каждую ситуацию. Набор тестов, которые покрывают все ситуации, называют нацеленными тестами (нацеленными на эти ситуации). Набор ситуаций конечен, следовательно и набор нацеленных тестов конечен. Вопрос
%(это и есть основная тема исследования)
, как систематическим образом строить тестовые программы, чтобы в совокупности они воспроизвели все заданные <<интересные>> ситуации.


Перечень (конечный) <<интересных>> ситуаций и мониторинг. В совокупности две эти возможности задают метрику и механизм оценки полноты тестирования. Мониторинг организовать относительно легко, поскольку мы работаем не с реальным процессором, а с его моделями. Как построить перечень «интересных» ситуаций» --- вопрос открытый --- это одно из направлений моей работы.

%Е) нацеленное/ненацеленное тестирование

\section*{Цель работы}
%Ж) формулирование цели работы - исследование методов построения нацеленных тестов-программ (на память)
%Целью исследования является разработка методов целенаправленной генерации системных тестов, которые, в свою очередь, должны предлагать и адекватные методы задания метрики и оценки полноты покрытия в соответствии с предложенными метриками.

Целью диссертационной работы является разработка методов целенаправленной генерации системных тестов. Методы должны предполагать адекватные метрики покрытия.

Для достижения этой цели были поставлены следующие задачи:
\begin{enumerate}
	\item проанализировать описанные в научной литературе методы целенаправленной генерации системных тестов;
	\item выделить среди них методы и подходы, дающие возможность генерации тестов для реальных подсистем управления памяти;
	\item предложить методы целенаправленной генерации системных тестов для подсистем управления памяти, если таких методов нет.
\end{enumerate}

\chapter{обзорная --- придумать другое название}

\section{Подсистемы управления памяти}\label{section:cache}

Подсистема управления (механизмами) памяти (MMU, Memory Management Unit) ---
логически связанный набор модулей микропроцессора, который выполняет
функции обращения к памяти~\cite{MMU}. Практически ни один
микропроцессор не обходится без MMU.

Основными функциями MMU являются:
\begin{enumerate}
  \item \emph{трансляция адресов}: преобразование логических адресов в физические;
  \item \emph{организация виртуальной памяти};
  \item \emph{организация защиты} адресного пространства процесса от других процессов;
  \item \emph{организация кэширования данных оперативной памяти} (иногда эту функцию включают в MMU~\cite{vorobyev},~иногда --- нет~\cite{thompson}).
\end{enumerate}

Согласно этим функциям MMU в число модулей, которыми она управляет, включаются:
\begin{itemize}
  \item кэш-память (кэш-память данных и кэш-память инструкций)  первого уровня, второго уровня (возможно, и третьего уровня);
  \item TLB (Translation Lookaside Buffer) -- буфер, задающий
  соответствие некоторых страниц виртуальной памяти кадрам
  физической памяти;
  \item таблица страниц -- различным образом организованное полное соответствие всех страниц виртуальной памяти кадрам физической памяти;
  \item сегментные регистры -- содержат логические адреса начала сегментов;
  \item различные другие буферы.
\end{itemize}

%Организация кэширования в MMU отличается от организации кэширования
%программных систем (баз данных, операционных систем) тем, что в микропроцессорах
%применяется довольно ограниченный набор стратегий вытеснения. Наиболее часто применяются
%стратегии вытеснения \LRU, \FIFO и \PseudoLRU. Это связано с особыми требованиями
%к эффективности реализации алгоритмов вытеснения в микропроцессорах (вся реализация
%алгоритма вытеснения должна располагаться на кристалле и не давать большой проигрыш по времени).

Кэш-память хранит набор блоков данных (кэш-строк). Каждому блоку данных соответствует адрес (физический или виртуальный), все такие адреса разные. Возможно, что блоки данных, кроме адреса, снабжаются другой служебной информацией (например, флаги).

Кэш-память призвана ускорить доступ к данным, хранящимся в оперативной памяти. Если во время доступа данные по нужному адресу нашлись в кэш-памяти, то обращение в оперативную память не производится. Чтобы нужные данные оказались в кэш-памяти, они должны быть туда помещены. Чтобы при этом кэш-память не увеличивалась в размерах (что чревато понижением ее эффективности), начиная с некоторого ее размера, перед добавлением блока новых данных из кэш-памяти удаляется один из находящихся в ней блоков данных (этот процесс называется \emph{вытеснением}), добавление происходит на место вытесненного блока данных.

Функциональность кэш-памяти определяется в виде набора \emph{стратегий} (policy):
\begin{itemize}
	\item \emph{стратегия кэширования (write policy)} (встречается также прямая транскрипция англоязычного термина, как <<политика записи>>)
		\begin{itemize}
		\item при некэшируемом обращении (uncached) кэш-память не используется;
		\item при кэшируемом обращении со сквозной записью (write-through) инструкция сохранения данных в памяти изменяет соответствующий блок данных как в кэш-памяти, так и в оперативной памяти;
		\item при кэшируемом обращении с обратной записью (write-back) инструкция сохранения данных в памяти изменяет соответствующий блок данных только в кэш-памяти, а изменение данных в оперативной памяти откладывается;
		\end{itemize}
	\item \emph{стратегия вытеснения (replacement policy)} (встречается также прямая транскрипция англоязычного термина, как <<политика замещения>>) --- правило определения вытесняемого блока данных; примеры --- согласно \LRU (Least Recently Used) вытесняется блок данных, к которому дольше остальных не было обращений, согласно \FIFO (First-In First-Out) вытесняется блок данных, добавленный в кэш-память позже остальных;
	\item \emph{стратегия чтения (read architecture)}~\cite{IntelCache}:
		\begin{itemize}
			\item при сквозном доступе (look-through) запрос сначала производится только в кэш-память и при неуспехе производится еще один запрос, на этот раз в оперативную память или другие уровни кэш-памяти;
			\item при побочном доступе (look-aside) одновременно отправляются запросы во все уровни кэш-памяти и в оперативную память;
		\end{itemize}
	\item \emph{стратегия помещения данных}~\cite{Kasperski_EffectiveMemory} определяет, надо ли (и когда) при промахе помещать данные из оперативной памяти в кэш-память; микропроцессоры Intel Pentium и AMD всегда помещают такие данные в кэш-память;
	\item \emph{включающая/исключающая организация}:
		\begin{itemize}
		\item включающая организация (inclusive) предполагает при промахе в одном уровне кэш-памяти добавлять нужные данные и во все более быстрые уровни кэш-памяти; этой архитектуре следуют микропроцессоры AMD K6, Pentium II, Pentium III~\cite{Kasperski_EffectiveMemory};
		\item исключающая организация (exclusive) обеспечивает, что один и тот же блок данных не хранится в нескольких уровнях кэш-памяти одновременно; ей следует микропроцессор AMD Athlon~\cite{Kasperski_EffectiveMemory}.
		\end{itemize}
\end{itemize}

Блоки данных кэш-памяти организованы в \emph{секции} и \emph{наборы} (см.рис.~\ref{fig:cache_model}). Один набор образуют блоки, которые определяют вытеснение друг друга. Т.е. блоки, не входящие в набор вытесняющих данных, не могут быть вытеснены. Какой набор будет задействован для данного адреса, определяется только на основе этого адреса. Номер соответствующего набора является функцией адреса. В каждом наборе одинаковое количество блоков данных. Каждый такой блок относится к одной из секций. Деление блоков по секциям сделано лишь для ускорения поиска данных. А именно, поиск данных в блоках набора идет одновременно во всех секциях.

\begin{figure}[h] \center
  \includegraphics[width=0.7\textwidth]{1.review/cache}\\
  \caption{Схема кэш-памяти и адреса данных}\label{fig:cache_model}
\end{figure}

По структуре выделяют следующие три типа кэш-памяти:
\begin{itemize}
   \item \emph{полностью ассоциативная} кэш-память;
   \item кэш-память \emph{прямого доступа};
   \item \emph{наборно-ассоциативная} кэш-память.
\end{itemize}
Тип определяется по количеству секций ($W$) и количеству наборов ($R$). Количество секций называют ещё \emph{ассоциативностью} кэш-памяти. Кэш-память является полностью ассоциативной, если $R = 1$. В такой кэш-памяти поиск адреса осуществляется одновременно во всех блоках данных. Кэш-память является кэш-памятью прямого доступа, если $W = 1$. В такой кэш-памяти вытесняемый блок определяется однозначно (поскольку каждый набор состоит всего из одного блока). И кэш-память является наборно-ассоциативной, если $R > 1$ и $W > 1$.

%Наборно-ассоциативная кэш-память обладает лучшими показателями эффект hit ratio + ссылка! (вероятность попадания слова в кэшпамять)

Целью разработки практически любой кэш-памяти является нахождение баланса между сложностью ее реализации, вероятностью промаха (miss ratio) и временем обращения. В идеальной кэш-памяти промахи не должны происходить вовсе. Разработчики предложили ряд идей для уменьшения вероятности промаха (здесь перечислены лишь некоторые):
\begin{itemize}
	\item больше уровней;
	\item больше секций;
	\item <<пакетная>> кэш-память --- при обращении даже к одному байту считывается вся кэш-строка целиком;
	\item конвейеризация (в том числе, конвейерно-пакетная кэш-память) --- конвейеризуются как обращения в память, так и обращения в кэш-память так, что возможно обращение в кэш-память до окончания предыдущего обращения;
	\item буферы записи (store buffers) позволяют на некоторое время откладывать фактическую запись в кэш-память и/или оперативную память, осуществляя эту операцию по мере освобождения кэш-контроллера, внутренней или системной шины; Pentium-III содержит буфер записи из 12 строк~\cite{Kasperski_EffectiveMemory};	
	%во время сквозного (write-trough) обращения сохранение данных происходит в кэш-памяти и в буфере записи (вместо оперативной памяти), затем кэш-память продолжает работать, а из буфера записи данные в своем темпе переносятся в оперативную память; тот же буфер записи используется для операций загрузки данных, что еще ускоряет выполнение загрузки;
	\item буфер упорядочивая записи к памяти (memory order buffer) расположен между конвейером и кэш-памятью; целью буфера является отслеживание обращений к памяти и их переупорядочивание (например, независимые load и store можно переставлять местами); размеры буферов --- 12, 16~\cite{MOBs};
	\item механизм программной/аппаратной предвыборки с интеллектуальным алгоритмом упреждающей загрузки в кэш-память;
	\item victim buffers содержат несколько последних вытесненных строк; если к этим строкам происходят обращения и они есть в victim buffers, то данные берутся оттуда и обращения к другим буферам не осуществляются; размер этого буфера варьируется в пределах 1-5 строк~\cite{HennesyPatterson};
	\item псевдоассоциативность\cite{HennesyPatterson}: для кэш-промаха обращение в кэш-память осуществляется так же, как и для кэш-памяти прямого отображения; для кэш-промаха вместо обращения к другим уровням кэш-памяти осуществляется еще одно обращение в тот же уровень (например, в набор, номер которого отличается лишь инвертированием самого старшего бита);
\end{itemize}

%(отсюда будут и требования на программы и сложность состояния)

%еще есть reducing hit time! -- Hennessy Patterson (около fig.5.28)

%Увеличенный внутренний кэш (отдельный для команд и для данных) повысил производительность за счет уменьшения времени обращения к памяти и ускорения доступа к недавно использованным командам и данным.

%ускорение трансляции адреса:
%* дополнительная буферизация последних трансляций

%Каждый адрес может быть разделен на два битовых поля: поле
%\emph{тега адреса} и поле \emph{сет адреса}. Один набор составляют
%адреса с одинаковым сетом. Кэш-память организована таким образом,
%что для каждого сета хранится всегда одно и то же количество адресов
%(равное количеству секций $W$). Адреса всех данных в кэш-памяти
%различные. Отсюда следует, что теги адресов одного набора разные. В
%кэш-памяти представлены все наборы, возможные в рамках битового поля
%сета адреса.
%
%Инструкции обращения в память бывают двух видов: инструкции загрузки
%данных из памяти по данному адресу и инструкции сохранения данных в
%памяти по данному адресу. При выполнении этих инструкций может быть
%задействована кэш-память. Если данные по требуемому адресу
%присутствуют в кэш-памяти, операция проводится с нею. Такая ситуация
%называется \emph{кэш-попаданием}. Если данные по требуемому адресу
%не присутствуют в кэш-памяти, осуществляется подгрузка данных в
%кэш-память и совершение операции. Такая ситуация называется
%\emph{кэш-промахом}. В этом случае если кэш-память полностью
%заполнена, некоторые данные должны быть \emph{вытеснены} из
%кэш-памяти и на их место будут загружены данные по требуемому
%адресу. \emph{Стратегия вытеснения} (или \emph{политика замещения})
%-- это правило, по которому определяются вытесняемые данные.
%Например, могут быть вытеснены данные, которые дольше всего не были
%нужны (такая стратегия называется \LRU), или данные, которые были
%внесены в кэш-память раньше остальных (такая стратегия называется
%\FIFO).


\section{Известные методы построения нацеленных тестов}

Речь идет о методах построения тестов (тестовых программ), нацеленных на достижение некоторого покрытия. Нельзя говорить о нацеленных тестах, не сказав, на покрытие чего они нацелены. Здесь есть следующие возможности (критерии покрытия):
\begin{itemize}
	\item покрытие по структуре функциональных требований (к разрабатываемому микропроцессору);
	\item покрытие по структуре <<кода>> (под <<кодом>> понимается исходный текст <<синтезируемой модели>> (design'а), который готовят разработчики микропроцессора);
	\item покрытие по модели ошибок (чаще всего под <<ошибкой>> понимается <<замыкание-в-0>> или <<замыкание-в-1>> какого-нибудь вентиля в схеме микропроцессора).
\end{itemize}

Предложенные в научной литературе методы построения нацеленных тестов делятся на два класса в зависимости от того, происходит ли явное выделение элементов покрытия и построение теста только для каждого элемента в отдельности. Сначала будет рассмотрен \emph{класс методов без выделения элементов покрытия} (без выделения тестовых случаев, test case'в). В этих методах после генерации теста проверяется, увеличивает ли он покрытие (соответствует ли он тестовому случаю, который еще не встречался среди построенных тестов). Если тест не увеличивает покрытие, он далее игнорируется. Другой класс методов (\emph{методов с выделением тестовых случаев}), наоборот, предполагает явное выделение тестовых случаев и построение для них тестов. Зачастую, выделение тестовых случаев происходит вручную. Они записываются на некотором языке. А затем некоторый генератор строит тест (или набор тестов) для каждого такого тестового случая. Альтернативой является автоматическое выделение тестовых случаев на основе некоторой модели.

\subsection{Методы без выделения тестовых случаев}

\begin{figure}[h] \center
  \includegraphics[width=0.45\textwidth]{1.review/methods1}\\
  \caption{Схема методов без выделения тестовых случаев}\label{fig:methods1}
\end{figure}

Схематично эти методы изображены на рисунке~\ref{fig:methods1}. В них чередуются этапы генерации тестов и их фильтрации по факту неувеличения покрытия. В каждом методе определяется своя процедура (массовой) генерации тестов. Процедура фильтрации основана на выбранном критерии покрытия (покрыта ли новая ошибка, покрыто ли новое требование, покрыт ли новая часть кода).

Наиболее очевидный метод генерации тестов --- (псевдо)случайная генерация. Этот метод подходит при любом критерии покрытия.

% авторы статьи, год статьи
% что тестировали ("тесты для такой-то подсистемы")
% из чего состоят тесты ("тесты состояли из .....")
% какое покрытие рассматривали ("тесты нацеливались на ...")
% каким способом генерировали тесты

В статье Д.Вуда, Г.Гибсона и Р.Каца из Университета в Беркли 1990 года описан метод генерации тестов~\cite{Berkeley89}, который использовался для верификации реализации протокола когерентности кэшей микропроцессоров SPUR, разрабатываемых также в Беркли. Тесты нацеливались на различные случаи взаимодействия микропроцессоров. Авторы отметили, что явное построение тестов для каждого отдельного случая взаимодействия микропроцессоров является тяжелой задачей. Вместо этого они предложили генерировать случайным образом программы для каждого микропроцессора в отдельности, аккуратно выбирая адреса ячеек памяти в инструкциях этих программ (чтобы в кэш-памяти разных микропроцессоров оказывались одни и те же <<адреса>> данных). Происходит это следующим образом. Разработчики design'а пишут набор <<скриптов>>. Каждый скрипт состоит из двух программ: <<действия>> и <<проверки>>. В <<действии>> совершается некоторое тестовое воздействие, в <<проверке>> анализируется корректность изменения состояния микропроцессора в ответ на тестовое воздействие. Например, в <<действии>> происходит запись некоторого заданного значения по некоторому заданному адресу, а в <<проверке>> происходит считывание значения по этому адресу и проверка равенства этого значения записанному ранее. Затем генератор в случайном порядке выбирает <<действия>> и <<проверки>>, составляя тестовые программы.

Еще две статьи по случайной генерации тестов для верификации блокировок в конвейере и арифметических алгоритмов (Maur88, Shal87 в статье Berkeley89)...............

П.Мишра и Н.Дутт в 2002 году предложили использовать model checking~\cite{ModelChecking} для генерации тестов~\cite{MishraDutt02}. Тесты нацелены на верификацию конвейеров. Покрытие измерялось по ситуациям на стадии конвейера и функциональные блоки. Генерацию тестов предлагалось делать следующим образом. Вручную подготавливается описание архитектуры на языке EXPRESSION~\cite{EXPRESSION}. Затем вручную (на языке SMV~\cite{SMV}) подготавливаются предикаты, выражающие ситуации в конвейере. После этого автоматически модель конвейера на EXPRESSION транслируется на SMV, для предикатов составляется их отрицание и модель вместе с ним подаются на вход инструмента SMV. Если инструмент доказывает выполнение поданного ему свойства в модели конвейера, значит в ней исходный предикат не выполнен (хотя должен бы) --- обнаружена ошибка. Если инструмент находит контрпример, то этот контрпример также автоматически транслируется в последовательность инструкций, т.е. тестовую программу. Полученная тестовая программа запускается на симуляторе (он автоматически получен по модели на EXPRESSION) с целью измерения покрытия. Если полученное покрытие недостаточно, надо вручную проанализировать его и построить дополнительные предикаты, и на них вновь провести всю эту схему. И так до тех пор, пока не будет получено нужное покрытие.

В 2003 году исследователями из Politecnico di Torino был предложен метод генерации тестовых программ с использованием генетических алгоритмов~\cite{microGP}. Тесты нацеливались на ошибки <<замыкания-в-0>> и <<замыкания-в-1>> вентилей схемы (stuck-at faults). Терминология генетических алгоритмов была определена следующим образом: хромосова --- ациклический орграф, вершинам которого приписаны инструкции (собственно, ген --- вершина этого орграфа), мутация предполагает добавление, удаление или модификацию содержимого вершин, кросс-овер понимается в виде замены подграфов, функция отбора линейно зависит от количества обнаруживаемых хромосомой замыканий.

\subsection{Методы с выделением тестовых случаев}

\begin{figure}[h] \center
  \includegraphics[width=0.45\textwidth]{1.review/methods2}\\
  \caption{Схема методов с выделением тестовых случаев}\label{fig:methods2}
\end{figure}

%Б) методы, которые выделяют элементы модели в виде шаблонов
Схематично эти методы изображены на рисунке~\ref{fig:methods2}. В каждом методе явно определяется критерий покрытия на основе некоторой модели (набор test case'в). Элементы покрытия (отдельные test case'ы) могут быть выделены как вручную, так и специальными алгоритмами на основе модели. Затем для каждого test case'а генерируется тест (тестовая программа) или набор тестов.

С математической точки зрения эти методы можно было бы свести к предыдущим (без выделения отдельных test case'в), например, для выбранного test case'а генерировать тестовые программы до тех пор, пока он не будет покрыт. Однако такая реализация была бы крайне неэффективной.% %..... Подход Model-Based Testing~\cite{link!........}, поэтому составляется модель..........

Некоторые работы предлагают отдельные методы для построения test case'в по моделям и отдельные методы для построения тестов для test case'в, и такие методы будут рассмотрены далее. Обычно test case'ы представляются в виде \emph{шаблонов тестов}, заготовок, параметризованных текстов программ. Выбором значений параметров по шаблону теста строятся уже искомые тестовые программы. Но всё же начнется обзор с методов, где этапы выделения test case'в и построения по ним программ сильно связаны.

% авторы статьи, год статьи
% что тестировали ("тесты для такой-то подсистемы")
% из чего состоят тесты ("тесты состояли из .....")
% какая модель микропроцессора используется (автоматы, графы, деревья инструкций)
% какое покрытие рассматривали ("тесты нацеливались на ...", что такое test case)
% каким способом генерировали тесты

П.Мишра и Н.Дутт в 2004 году предложили использовать model checking~\cite{ModelChecking} для генерации тестов~\cite{MishraDutt04}. Тесты нацелены на верификацию конвейера. Согласно подходу model-based testing, для конвейера составляется модель. Она представляет собой орграф. Его вершинами являются стадии конвейера, запоминающие устройства (например, кэш-память первого уровня), инструкции и их аргументы. Дуги соответствуют отношениям использования и порядка. На основе модели автоматически выделяются test case'ы. Для вершин и дуг графа в статье определен набор ситуаций --- эти ситуации и составляют test case. Генерация тестов происходит следующим образом. Вручную готовится модель конвейера на языке EXPRESSION~\cite{EXPRESSION}. По ней автоматически строится графовая модель. Из этой модели выделяются test case'ы, строится его отрицание, оно транслируется в формулу на языке SMV~\cite{SMV}. Эта формула и сгенерированная по модели конвейера на EXPRESSION модель на SMV подаются на вход инструменту SMV. Если доказано выполнение формулы, значит обнаружена ошибка. Если выполнение формулы не доказано, инструмент строит контрпример, подтверждающий исходный test case. Контрпример транслируется в тестовую программу и весь процесс продолжается для следующего test case'а. В дальнейших работах были предложены методы декомпозиции свойств и моделей и использование bounded model checking~\cite{Mishra09}.

Однако П.Мишра и Н.Дутт продолжили исследования, поскольку SMV (и другие современные инструменты model checking) не позволяют работать более чем модельными примерами конвейеров. В работе 2005 года они опубликовали метод генерации тестов для верификации конвейеров уже без использования model checking~\cite{MishraDutt05}. Графовая модель конвейера осталась той же. Ее вершинами являются стадии, запоминающие устройства, инструкции и их аргументы. Дуги соответствуют отношениям использования и порядка. В статье были выделены 4 вида ошибок в конвейерах (чтение после записи в регистр дает другое значение, неверное вычисление операции, ошибки в активизации стадий конвейера, эффект <<параллельного>> исполнения инструкций) и требования на тестовые программы (test case'ы), на которых ошибки этих видов могут возникать. В статье описаны алгоритмы построения тестовых программ для каждого вида ошибок. Покрытие определяется на основе ситуаций в конвейере, которые определяют предложенные 4 вида ошибок. Суммируя вышесказанное, генерацию тестов предлагается делать следующим образом. Вручную готовится графовая модель конвейера и подается на вход алгоритма генерации программ для каждого вида ошибок. В этом алгоритме выделяются характерные последовательности инструкций и  дополняется до полных последовательностей инструкций (вставляются несущественные инструкции для заполнения промежутков, вычисляются нужные значения параметров и добавляются инструкции их инициализации).

В статье исследователей из Университета Карнеги-Меллон предложена методика построения тестовых программ для верификации подсистемы предсказания ветвлений~\cite{Branches99}. Методика была апробирована на микропроцессоре PowerPC 640. В этом микропроцессоре предсказание ветвлений выполняется с использованием двух кэшей. Для каждого из них авторы предлагают строить модели в виде конечных автоматов. Критерий покрытия определяется на основе этих автоматов (а именно, покрытие переходов). Авторы отмечают, что им удалось на тестах получить 100\% покрытие переходов автоматов. Предложенная ими методика построения тестов включает следующие шаги. Сначала подготавливаются модель подсистемы предсказаний ветвлений (набор конечных автоматов). Затем подготавливается набор программ для покрытия каждого отдельного перехода автомата. Затем надо реализовать и выполнить алгоритм, выбирающий некоторое множество путей в построенных конечных автоматах. И, наконец, выполнить (независимый от модели) алгоритм, который для выбранных путей и программ для отдельных переходов построит программы для каждого пути. Авторы отмечают, что эта методика применима в том числе для тестирования механизмов динамического переименования регистров и блокировок в конвейере.

\paragraph{методы выделения шаблонов на основе моделей}

Часто шаблоны тестов строятся вручную. Это позволяет достаточно точно выразить требования к тестовым программам.

Ш.Ур и Й.Ядин в 1999 году предложили метод построения шаблонов тестов для верификации конвейеров на основе моделей~\cite{UrFSM}. В качестве моделей они предложили использовать конечные автоматы. Для определения автомата вводится набор переменных, состояние автомата представляется значениями этих переменных. Переход в автомате соответствует изменению значений переменных на очередном такте. Для компактного задания автомата в статье использован язык SMV~\cite{SMV}. Покрытие также строится на основе конечного автомата. А именно, элементом покрытия является путь, включающий изменение выделенного подмножества переменных (изменение полного набора переменных потребовало бы слишком большого количества тестов). Вручную надо построить модель конвейера (на SMV) и выбрать подмножество переменных. Выбор путей и построение тестовых программ будет выполнено автоматически. А именно, каждый выбранный путь будет преобразован в тестовый шаблон, а каждый построенный тестовый шаблон будет передан инструменту Genesys~\cite{Genesys} (о нём пойдет речь чуть позже), который построит тестовую программу.

%строим модель: переменные, они изменяются на каждом такте: есть init - начальные значения, есть next - значения переменных "на следующем такте". Получается, что на каждом такте изменяется значение каждой переменной. Иными словами получается конечный автомат, состояние которого есть вектор значений переменных. Может быть очень большой, но конечный автомат. Задается он, конечно же, не матрицей смежности, а функциями, которые строят новые значения переменных по старым. Далее выбираются некоторые переменные и покрытие строится только по тем переходам в автомате, где изменяются значения этих переменных?

К.Кохно и Н.Мацумото в 2001 году предложили свой метод построения тестовых шаблонов на основе модели конвейера~\cite{mVpGen}. Модель представляет собой конечный автомат. Состояниями автомата являются состояния конвейера (кортеж состояний стадий конвейера). Переходы между состояниями соответствуют изменению состояния конвейера на очередном такте. Переходы параметризованы инструкцией, поступающей на вход конвейера. Test case определяется как множество состояний автомата. Авторами выделены 3 вида test case'в (конфликты по данным, структурные конфликты, комбинации конфликтов по данным и структурных конфликтов) и алгоритмы определения множеств состояний автомата, представляющих каждый вид test case'в. Покрытие определяется на всех состояниях автомата, которые относятся к какому-либо виду test case'в. Элемент покрытия --- это одно состояние автомата. Пометки переходов пути из начального состояния в него дают последовательность (типов) инструкций тестового шаблона. Построение тестов осуществляется следующим образом. Вручную описывается <<поведенческая спецификация>> конвейера. На ее основе определяется структура автомата (явно автомат не строится, поскольку он имел бы слишком большие размеры). Затем определяется набор test case'в (состояний автомата). Для каждого test case'а строится тестовый шаблон, исходя из пути в автомате от начального состояния к состоянию test case'а. Тестовые шаблоны представляют собой последовательность типов инструкций с простейшими зависимостями между их аргументами (некоторые инструкции могут иметь одинаковые аргументы). Произвольным выбором инструкций соответствующих типов и аргументов тестовый шаблон преобразуется в тестовую программу.

А.Камкин в 2008 году предложил комбинаторный метод построения шаблонов тестов на основе модели микропроцессора~\cite{MicroTESK}. Модель представляет собой список (классов) инструкций, в котором для каждой инструкции указаны аргументы и \emph{тестовые ситуации} (ограничения на аргументы инструкции и состояние микропроцессора перед исполнением инструкции) и список зависимостей (зависимости по аргументам (например, две инструкции используют один и тот же регистр), зависимости по адресам (одинаковые или разные виртуальные/физические адреса)). Покрытие строится на основе модели. Элемент покрытия --- тестовый шаблон --- представляет собой последовательность инструкций некоторой длины с выбранными для них зависимостями и тестовыми ситуациями. Построение тестов осуществляется по следующей схеме: на основе модели комбинаторным образом строится множество шаблонов (т.е. перебираются все возможные последовательности (классов) инструкций с зависимостями и тестовыми ситуациями), для каждого шаблона выбираются аргументы (конкретные регистры), затем удовлетворяются зависимости по аргументам (а именно, зависимая инструкция получает значения аргументов инструкции, от которой она зависит), затем удовлетворяются зависимости по адресам, строится подпрограммы подготовки инструкций (поместить нужные значения в регистры, в кэш-память и т.п.) и, наконец, подпрограммы подготовки объединяются в единую инициализирующую программу. Методика предполагает ручное написание компонентов генератора тестов, осуществляющих отдельные этапы генерации, а именно, написание компонентов, удовлетворяющих зависимости, компонентов, строящих подпрограммы подготовки и др. В работе отмечается успешное применение методики для тестирования подсистемы управления памятью и конвейеров некоторых микропроцессоров архитектуры MIPS64~\cite{mips64_II}.

\paragraph{методы построения теста по шаблону}

Тестовые шаблоны --- это абстрактное представление тестовых программ. Обычно структура тестовых шаблонов повторяет структуру будущих тестовых программ. А именно, в тестовом шаблоне задана последовательность инструкций или типов инструкций (явно или неявно), свойства аргументов инструкций. В тестовом шаблоне могут быть заданы его динамические свойства (ограничения на состояния микропроцессора). В тестовой программе должна быть соблюдена последовательность инструкций и свойства аргументов, заданные в его тестовом шаблоне.

В литературе выделяются следующие методы построения тестовых программ по шаблонам:
\begin{enumerate}
	\item ручное написание генератора тестов~\cite{MicroTESK};
	\item псевдослучайное дополнение шаблона до теста;
	\item использование генетических алгоритмов;
	\item использование разрешения ограничений (constraints satisfaction)~\cite{CLPusingECLiPSe}.
\end{enumerate}

Довольно много работ следует методу \emph{псевдослучайного дополнения} тестового шаблона до программы~\cite{SEGUE1, SEGUE2, PA-RISC, TSE, Theo, mVpGen}. В этом методе тестовый шаблон представляется в виде текста с вставками переменных. Задано множество значений для каждой переменной. Тестовая программа представляет собой тот же текст, но вместо переменных подставлено псевдослучайное значение из их множеств значений. Иными словами, построение теста заключается в наборе псевдослучайных текстуальных подстановках. Некоторые инструменты позволяют управлять псевдослучайным выбором с помощью указания вероятностей выбора некоторых значений. Авторы статей отмечают невысокую трудоемкостью и возможность тонкой настройки на получение нужных тестов.

В статье~\cite{GeneticTemplates} предложен метод дополнения тестового шаблона до программы \emph{с использованием генетического алгоритма}. Вручную готовится набор <<макросов>> --- тестовых шаблонов. От тестовых программ их отличает лишь присутствие переменных на месте аргументов инструкций. Затем для каждого макроса с помощью генетического алгоритма ищутся значения аргументов, максимизирующих количество обнаруживаемых <<замыканий>> вентилей (<<замыканий-в-1>> и <<замыканий-в-0>>). В этом генетическом алгоритме хромосомой является кортеж значений переменных, функцией отбора является количество обнаруживаемых <<замыканий>> вентилей. Авторы советуют, чтобы в макросах как минимум встретились все инструкции.

%! еще ATPG ? Politectico di Milano \cite{toATPG}

Другой класс статей и инструментов следует методу, основанному на разрешении ограничений (constraints satisfaction~\cite{CLPusingECLiPSe})~\cite{GenesysPro, GenesysPro2004Innovations, DeepTrans, RAVEN, MAATG}. Как и прежде, тестовый шаблон содержит в себе два рода информации: параметрическую (шаблон --- это набор параметров, на значениях которых заданы отношения) и текстуальную (шаблон --- это будущий текст программы). В этом методе из тестового шаблона извлекается набор параметров, их множества значений и отношения на них. На этой основе строится система <<ограничений>> (constraints) на значения параметров. Ограничение --- есть ни что иное, как отношение, предикат. Разрешить ограничения --- значит подобрать значения параметров, на которых ограничение является истинным. Итак, разрешив выделенные для тестового шаблона ограничения, получаются значения параметров тестового шаблона. На заключительном этапе строится текст программы по вычисленным значениям параметров. Существование ряда эффективных процедур разрешения ограничений~\cite{CLPusingECLiPSe, SMT} определило и эффективное использование разрешения ограничений для построения тестовых программ.

Представленные методы обладают общими чертами: во всех них из тестового шаблона выделяется набор параметров, зачем (различными способами) параметры получают некоторые значения и эти значения подставляются в тестовый шаблон. Методы, основанные на разрешении ограничений, позволяют задать в шаблонах более чётко допустимое множество значений параметров. Поэтому с помощью этих методов можно построить тестовые программы, нацеленные на более сложные ситуации поведения.

\section{Анализ существующих методов построения нацеленных тестов}

Проанализируем представленные в литературе методы генерации нацеленных тестов на предмет построения программ для тестирования подсистемы управления памяти. Грубо говоря, для тестирование корректности реализации кэширования и трансляции адресов. Для этого различные цепочки инструкций будут создавать специальные ситуации в модулях, образующих подсистему управления памяти.

Анализ будем проводить по следующим критериям:
\begin{itemize}
	\item применимость для ситуаций на подсистему управления памяти (как минимум, возможность составления тестовых программ с инструкциями обращения к памяти);
	\item масштабируемость по длине программы: работает ли метод для программ из 10-15 зависимых инструкций, что дает возможность тестировать подсистему управления памяти в ситуациях, нацеленных на различные буферы, размер которых (см.раздел~\ref{section:cache}) варьируется от 4-16 строк;
	\item масштабируемость по размеру кэш-памяти;
	\item возможность нацеливания на функциональность.
\end{itemize}

Методы без выделения тестовых шаблонов:
\begin{itemize}
	\item метод, описанный в работе \cite{Berkeley89}, имеет узкую специализацию и не подходит для <<памяти>>;
	\item метод, описанный в работе \cite{MishraDutt02}, не масштабируем на реальные микропроцессоры, о чем говорят и сами авторы;
	\item метод, описанный в работе \cite{microGP}, предназначен для получения тестов, нацеленных на единичные замыкания схемы (stuck-at faults).
\end{itemize}

Метод с выделением тестовых шаблонов:
\begin{itemize}
		\item применение model checking~\cite{MishraDutt04} сталкивается с проблемами масштабирования, авторам приходится придумывать нетривиальные декомпозиции, чтобы повысить допустимый размер design'а;
		\item методы, описанные в работах~\cite{MishraDutt05, Branches99}, обладают узкой специализацией и не применимы для тестирования памяти;
		\item ручные методы написания генераторов тестов по шаблонам не масштабируемы по длине программы (количество зависимостей растет в геометрической прогрессии от длины шаблонов);
		\item методы псевдослучайного дополнения шаблонов не применимы для тестирования памяти, поскольку шаблоны включают в себя информацию о ситуациях в кэш-памяти, логика работы которого  не выражается в виде статических текстов с параметрами;
		\item применение методов, основанных на генетических алгоритмах, возможно, но надо чётко понимать, какая функция максимизируется, что неочевидно, ведь для данного шаблона надо построить всего одну тестовую программу --- произвольная тестовая программа может либо соответствовать шаблону, либо не соответствовать ему, других вариантов нет; кроме того, длина хромосомы может получиться слишком большой (в нее войдут начальное состояние микропроцессора и значения аргументов  инструкций --- их размер большой), что может послужить причиной плохой сходимости метода при <<глобальной>> функции отбора (включающей все гены хромосомы).
		\item методы, основанные на разрешении ограничений, были применены к реальным подсистемам управления памяти (например, в PowerPC~\cite{GenesysPro}).
\end{itemize}

%остаются constraints.

%метод построения шаблонов любой - все ли подходят для памяти?

Рассмотрим детальнее инструменты и методы, использующие разрешение ограничений, на предмет извлечения из них достаточных для воспроизведения описаний методов. Публикации по инструменту Genesys-Pro~\cite{GenesysPro, GenesysPro2004Innovations, GenesysSolver} оставляют достаточно много важных пробелов. Непонятно, каким образом происходит разрешение ограничений с массивами (а без таких ограничений не выразить ситуации в различных буферах данных). Этот инструмент не распространяется компанией IBM. По инструменту RAVEN публикаций в открытой научной печати с описанием, допустимым для возможности воспроизведения инструмента, нет вовсе~\cite{RAVEN} --- эти подробности являются коммерческой тайной. Инструмент MAATG является академической разработкой, по нему в открытой научной печати есть всего одна работа~\cite{MAATG} и та не описывает то, как выделялись ограничения.

Таким образом, перспективными для построения нацеленных (на <<память>>) тестов являются  методы, включающие выделение отдельных тестовых шаблонов, а в качестве методов построения тестовой программы по тестовому шаблону --- разрешение ограничений. В этом классе методов нет открытых для науки методов.

%В) анализ: основываться будем на втором классе (почему он лучше? - для памяти подходит!)

%статья (1996)
%I’m Done Simulating;Now What? Verification Coverage Analysis and CorrectnessChecking of the DECchip 21164 Alpha microprocessor.
%описывает основные виды функциональной верификации:
%* assertions в RTL
%* самопроверяющиеся тесты
%* сравнение с эталоном
%
%В ней указываются методы псевдослучайно генерации тестов:
%
%W. Anderson, "Logical Verification of the NVAX CPU Chip
%Design," Digital Technical Journal, vol. 4, no. 3 (Summer 1992):
%38-46.
%-------------
%SEGUE - инженеры составляют набор шаблонов программ, которые вызывают разные события. В этих шаблонах вместо инструкций могут указываться лишь типы инструкций, вместо аргументов некий "произвольный аргумент".
%Шаблон верхнего уровня указывает, с какими вероятностями должны встречаться шаблоны нижнего уровня (которые писали для возникновения событий).
%Демоны моделируют псевдослучайное поведение среды, в которой работает микропроцессор.
%-------------
%
%4. A. Ahi, G. Burroughs, A. Gore, S. LaMar, C-Y. Lin, and A.
%Wiemann, "Design Verification of the HP 9000 Series 700 PARISC
%Workstations," Hewlett-Packard Journal (August 1992):
%34-42.
%-----
%похожее, но в HP
%-----
%
%5. D. Wood, G. Gibson, and R. Katz, "Verifying a Multiprocessor Cache Controller Using Random Test Generation," IEEE Design and Test of Computers (August 1990): 13-25.
%------------
%"модель" -- all multiprocessor interaction cases
%архитектура SPUR
%-----------
%
%тесты из одной инструкции (1982!):
%D. Bhandarkar, "Architecture Management for Ensuring Software Compatibility in the VAX Family of Computers," IEEE Computer (February 1982): 87-93.
%
%random test generation for check pipeline interlocks and arithmetic algorithms
%[TBD!] Maurer, Design Verification of the WE32106 Math Accelerator Unit
%[TBD!] Shalem Carmon, Testing the Design of the NS32532 Microprocessor
%
%S. Taylor et al. “Functional verification of a multiple-issue, out-of-order, superscalar Alpha processor - the DEC Alpha 21264 microprocessor.” In Proc. DAC, 1998, pp. 638–643.
%----
%SEGUE - но на следующем микропропессоре
%------
%
%2009:Yingpan Wu, Lixin Yu, Wei Zhuang, Jianyong Wang, "A Coverage-Driven Constraint Random-Based Functional Verification Method of Pipeline Unit," icis, pp.1049-1054, 2009 Eigth IEEE/ACIS International Conference on Computer and Information Science (icis 2009), 2009
%
%
%Mishra, Dutt:
%Generation of effective test programs for the self-test of a processor has been studied by several researchers ([2] [18] [20] [21]).
%
%Ur and Yadin [23] presented a method for generation of assembler test programs that systematically probe the micro-architecture of a PowerPC processor.
%
%Iwashita et al. [3] use a FSM based processor modeling to automatically generate test programs.
%
%================
%Alpha 21164 (21264): I’m Done Simulating;Now What? Verification Coverage Analysis and CorrectnessChecking of the DECchip 21164 Alpha microprocessor.
%NVAX: W. Anderson, "Logical Verification of the NVAX CPU Chip Design," Digital Technical Journal, vol. 4, no. 3 (Summer 1992):38-46.
%HP 9000 Series 700 PARISC:  4. A. Ahi, G. Burroughs, A. Gore, S. LaMar, C-Y. Lin, and A. Wiemann, "Design Verification of the HP 9000 Series 700 PARISC Workstations," Hewlett-Packard Journal (August 1992): 34-42.
%PowerPC, VLIW: что-то Genesys 2005
%Intel использует тесты: http://www.cs.rice.edu/~vardi/comp607/bentley.pdf


\section{Уточненная постановка задачи}

Тем самым надо решить следующие задачи:
\begin{enumerate}
	\item предложить методы описания моделей подсистемы управления памяти;
	\item предложить структуру и метод построения шаблонов на основе моделей;
	\item предложить метод построения тестовой программы по шаблону.
\end{enumerate}
% думаю, формально ставить эти задачи нет смысла


\include{theor}

\include{experiments}

\include{epilogue}


\pagebreak
\appendix
% \include{appendix/tables}
%TODO!!! \include{appendix/proofs}

\pagebreak
%%%%\bibliographystyle{plain}
%%%%\bibliographystyle{gost71u}
\addcontentsline{toc}{chapter}{Литература}
\bibliographystyle{gost780s}
\bibliography{thesis}

%% привести оформление в соответствие с требованием: что-то всё время пропадает!

%%! добавить \cite{Pex}, \cite{symbolic_execution}

%%! вписать название препринта и номер тома

\end{document}
