# 存储器层次结构

## 存储器技术概要

### 存储器层次：cathe 和内存

在存储器层次结构中，顶端：快贵小→底端：慢廉大。<u>为解决什么问题而产生？</u>

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109105135421.png" alt="image-20250109105135421" style="zoom:80%;" />

- **L1～L3**：高速缓存 cache 通常集成在 CPU 中，采用**静态随机访问存储器（SRAM）**集成电路；由双稳态触发器制造，每 B 由 6~8 个晶体管组成，硬件规模较大。

- **L4**：**内存**，采用**动态随机访问存储器（DRAM）**集成电路。使用电容保存电荷，进而存储数据。每 B 仅使用 1 个晶体管，硬件规模远远小于 SRAM（密度大于 SRAM）。由于电荷只能短暂留存，需需要周期性地将一行上的数据读出后重新写入，完成**刷新**。

  > 移动设备中的 LPDDR9 内存，全称为第五代低功耗双数据速率同步 DRAM。

SRAM、DRAM 在断电后很快丢失数据，称为**易失性存储器（volatil memoy）**。

### 存储器层次：辅存

- **L5**：**二级存储器或辅存**（内存则称为一级存储器或主存），过去常使用**磁盘**，由一个覆盖着磁性材料的金属/玻璃**盘片**保存数据。**读写磁头**紧挨着盘片，磁头中的电磁线圈通过感应磁性材料的磁场方向进行读取通过扭转磁性材料的磁场方向进行写入。每个盘片由数万条**磁道**组成，每个磁道又被分为几千个**扇区**。

  现在个人设备中更多使用**闪存（flash）**闪存是一种集成电路制造的**电可擦除可编程只读存储器（EFPROM）**，与磁盘相比速度更快、更坚固、功耗更低，但<u>写入次数过多会产生损耗</u>。

  > 机械硬盘属于磁盘，而U盘、固态硬盘都属于闪存，一些系统还会使用光驱或网络服务器作为更低一级的辅存。

磁盘和闪存断电后不丢失数据，称为**非易失性存储器（nonvolatile memory）**。

### 局部性原理

>  循环和顺序控制流在程序中广泛存在。

程序正在执行某条指令。

- 如果这条指令位于循环体中，那么这条指令很可能不久后被再次访问——时间局部性；
- 如果在循环体或顺序指令流中，那么将要执行的指令往往地址相近——空间局部性；

时间局部性与空间局部性统称为**局部性原理**。<u>数据是否和指令一样满足局部性原理？</u>

程序在某一时间真正需要的指令/数据往往只占整个程序内存空间的一小部分，并且程序在使用一个指令/数据字的时候，即将使用的指令/数据通常在内存中相近的位置。

因此，可以将内存中的一小块放入更小、更快的上级存储器——**cache** 中，让 CPU 快速取用数据。

> cache 集成在 CPU 中，且容量远远小于内存，到 CPU 的电路更短、更简单，从而更快。

## 高速缓存 cathe

### 访存性能概念：命中与缺失

**访存**即访问内存，分为读取内存和写入内存。**访存指令** = MEM-reg 数据传送指令 = L-S 指令，即 `lw` 和 `sw` 指令。

CPU 访问内存时，都会优先询问 cache 是否保存着所需数据。

如果访问数据在 cache 中，就称为一次 **cache 命中（hit）**；但是这种预测不会永远满足，例如程序跳转到很远的距离之外，cache 并不包含所需数据。CPU 则需要访问慢得多的内存，此时产生一次 **cache 缺失（miss）**。

命中/缺失占<u>访存次数</u>的比例叫做**命中率（hitrae）**、**缺失率（missrate）**，CPU访问内存数据，要么在 cache 中访问命中，要么缺失，因此：

![image-20250109111944334](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109111944334.png)

### 访存阻塞周期数

CPU 访问 cache 的时间称为**命中时间（hit time）**，通常只有 1T。

CPU 访问内存比访问 cache 多出来的时间称为**缺失代价（miss penalty）**，长达数百 T。

>  注意：访问内存比直接访问 cache 多出来的<u>额外开销</u>，才是缺失代价。

例如，CPU 判断命中并从 cache 取得数据需要 1T，判断缺失并从主存取得数据需要要 101T。缺失代价为他们的<u>差值 100T</u>，**不包括**无论如何都要花费的判定是否命中的时间 1T。

> 定义一个程序的 L-S 指令数目为访存次数 MAC（memory access count）；
>
> 定义程序中 L-S 指令占总指令数的比重为访存率 MAR（memory access rate）。

为了评价存储器性能，我们将程序执行的周期数 cycles 分为 CPU 执行周期数 + 访存阻塞周期数两部分，其中：

![image-20250109112411693](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109112411693.png)

### 直接映射：块号

内存和 cache 被划分为一些大小相同的块，内存中的块数远大于 cache 中的块数。

假设 cache 拥有 8 个块（编号 0～7），内存拥有 256 个块（编号 0～255）。

CPU 访问的内存地址是内存中的 24 号块、35 号块，<u>那么，访问的内存块分别应放入几号 cache 块中？</u>

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109112715749.png" alt="image-20250109112715749" style="zoom:67%;" />

32 位地址支持 4GB 内存，此时内存拥有 1G 即 $2^{30}$ 个块（一个块对应四个字节，即一个字），假设 cache 拥有 1K（1024），即 $2^{10}$ 个块：

对访存地址 `0000 0000 0000 0000 0000 0000 0011 1100` 和 `0000 1111 1111 1111 1111 0000 0100 0000` ，<u>二进制块号分别为多少？分别应放入几号 cache 块中？</u>

> 最低的两位不参与指定其为内存的哪一块（块内偏移），因此高 30 位为内存的块号。第一个为 $15 \div 1024 = 15 $ ；第二个为 $67107856 \div 1024 = 16$。

![image-20250109114216080](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109114216080.png)

注意是**内存块号**。

### 直接映射：内存地址字段

根据上面的分析，我们可以将**内存地址**分为 3 段：

1. cache 块号之前；
2. cache 块号；
3. cache 块号之后。

cache 块号之后的 2 位用于指定访问块中具体哪个字节，称为**块内（字节）偏移**。

cache 块号用于决定放入哪个 cache 块，相当于一个标签，称为**索引位（index）**。一个 $2^n$ 块的 cache，对 $2^n$ 个索引号，内存块号的低 n 位来表示。

但是，cache 为了确定一个块具体是哪个内存块（因为索引只知道它是哪个 cathe 块而已）；除了索引位，还需要索引位之前的高位地址。这个高位地址结合索引号，可以唯一标记一个内存块，故称为标记位（tag）。

### 直接映射硬件、有效位

![image-20250109115554214](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109115554214.png)

假设计算机刚刚切换运行程序。此时，cache 中的所有数据都是上个程序的数据，对新程序而言是无效数据，**cache 清零后也是无效数据**。只有新程序自己从内存取到 cache 的数据才是真正有效有用的数据。

因此，cache 中需要添加一位有效位（valid），仅当有效位为 1 且标记位对应时 cache 才能访问。

### 直接映射：cache 位数计算

处理器访存读写的数据通常为一个 32 位字，一字一块根本不能利用空间局部性。一个有 16KB 数据的 cache，块大小为 4 个字，地址为 32 位。

<u>该 cache 总共需要多少字节？</u>

cache 总容量是实际数据容量的多少倍？

### 直接映射：访存序列示例

图中有四次命中，产生了一次替换。

![image-20250109123017175](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109123017175.png)

### 直接映射：缺失分类 3C 模型块大小与缺失率

根据产生原因，缺失分为以下三类：

1. 首次访问 cache 中没有的块必然产生的缺失，称为**冷启动强制缺失（compulsory miss)**；
2. 由于 cache 容量不能容纳程序执行需要的所有块缺失率，部分块被替换后再次调入 cache，称为**容量缺失（capacity miss）**；
3. 多个内存块竞争映射到同一个 cache 块导致仍需使用的块被替换，称为**冲突碰撞缺失（conflict miss）**。

三种原因导致的缺失统称为 3C 模型。

适当增加块大小（同时也会减少块数）可以更好利用<u>空间局部性，显著减少强制缺失</u>。加大容量可以改善容量缺失。但是随着块数不断减少，则会因为竞争替换过于频繁，增加冲突碰撞缺失并且更大的块意味着传输一块数据的时间更长，<u>缺失代价上升</u>。

### 直接映射：缺失处理和写策略

cache 访问缺失处理的步骤为：IF

1. 将 PC + 4 - 4（即当前指令的地址）写回 PC，并阻塞处理器；
2. 访问内存，将内存块写入cache
   ③再次访问cache并命中