<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:36.2036</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7026343</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치, 표시 장치, 표시 모듈, 및 전자 기기, 그리고 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE, DISPLAY DEVICE, DISPLAY MODULE, ELECTRONIC APPARATUS, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.09.29</openDate><openNumber>10-2025-0141722</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.06</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 점유 면적이 작은 반도체 장치를 제공한다. 제 1 트랜지스터, 제 2 트랜지스터, 및 제 1 절연층을 갖는 반도체 장치이다. 제 1 트랜지스터는 제 1 도전층과, 제 1 도전층 위에 제 1 개구를 갖는 제 2 절연층과, 제 1 도전층 위, 제 1 개구 내, 및 제 2 절연층 위에 제공되는 제 1 산화물층과, 제 1 산화물층 위의 제 2 도전층과, 제 3 도전층을 갖는다. 제 2 트랜지스터는 제 2 절연층 위의 제 2 산화물층과, 제 2 산화물층 위에 중첩되는 제 4 도전층 및 제 5 도전층과, 제 6 도전층을 갖는다. 제 2 산화물층은 제 4 도전층과 중첩되는 영역과 제 5 도전층과 중첩되는 제 5 영역 사이에 제 1 영역을 갖는다. 제 1 절연층은 제 1 도전층 위의 제 2 개구와 제 1 영역 위의 제 3 개구를 갖는다. 제 3 도전층은 제 2 개구 내에 위치한다. 제 6 도전층은 제 3 개구 내에 위치한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.08.08</internationOpenDate><internationOpenNumber>WO2024161267</internationOpenNumber><internationalApplicationDate>2024.01.29</internationalApplicationDate><internationalApplicationNumber>PCT/IB2024/050781</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층을 갖고,상기 제 1 트랜지스터는 제 1 도전층과, 상기 제 1 도전층 위의 제 2 절연층과, 상기 제 1 도전층 위 및 상기 제 2 절연층 위의 제 1 산화물층과, 상기 제 1 산화물층 위의 제 2 도전층과, 상기 제 1 산화물층 위의 제 3 절연층과, 상기 제 3 절연층 위의 제 3 도전층을 갖고,상기 제 2 절연층은 상기 제 1 도전층과 중첩되는 제 1 개구를 갖고,상기 제 1 산화물층은 상기 제 1 도전층 위에서 상기 제 1 도전층과 중첩되는 제 1 영역과, 상기 제 2 절연층의 상기 제 1 개구의 측면을 덮는 제 2 영역과, 상기 제 2 절연층 위에 위치하고, 상기 제 2 도전층으로 상면이 덮이는 제 3 영역을 갖고,상기 제 3 절연층 및 상기 제 3 도전층은 각각 상기 제 2 절연층의 상기 제 1 개구의 내측에 위치하는 영역을 갖고,상기 제 2 트랜지스터는 상기 제 2 절연층 위의 제 2 산화물층과, 상기 제 2 산화물층 위의 제 4 도전층 및 제 5 도전층과, 상기 제 2 산화물층 위의 제 4 절연층과, 상기 제 4 절연층 위의 제 6 도전층을 갖고,상기 제 2 산화물층은 상기 제 4 도전층과 중첩되는 제 4 영역과, 상기 제 5 도전층과 중첩되는 제 5 영역과, 상기 제 3 영역과 상기 제 4 영역 사이에 위치하는 제 6 영역을 갖고,상기 제 1 절연층은 상기 제 2 도전층 위, 상기 제 4 도전층 위, 및 상기 제 5 도전층 위에 위치하고,상기 제 1 절연층은 상기 제 1 도전층과 중첩되는 제 2 개구와 상기 제 6 영역과 중첩되는 제 3 개구를 갖고,상기 제 3 절연층 및 상기 제 3 도전층은 각각 상기 제 2 개구의 내측에 위치하는 영역을 갖고,상기 제 4 절연층 및 상기 제 6 도전층은 각각 상기 제 1 절연층의 상기 제 3 개구의 내측에 위치하는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 산화물층의 상기 제 1 영역에서의 막 두께는 상기 제 1 산화물층의 상기 제 3 영역에서의 막 두께의 0.7배 이상 1.3배 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 2 절연층 위에 제 5 절연층과 제 6 절연층을 갖고,상기 제 5 절연층은 상기 제 1 개구와 상면 형상이 일치하거나 실질적으로 일치하는 제 4 개구를 갖고,상기 제 1 산화물층은 상기 제 5 절연층 위에 위치하는 영역과 상기 제 5 절연층의 상기 제 4 개구의 측면을 덮는 영역을 갖고,상기 제 5 절연층의 측단부는 상기 제 1 산화물층의 측단부와 일치하거나 실질적으로 일치하는 영역을 갖고,상기 제 3 절연층 및 상기 제 3 도전층은 각각 상기 제 5 절연층의 상기 제 4 개구의 내측에 위치하는 영역을 갖고,상기 제 2 산화물층은 상기 제 6 절연층 위에 위치하고,상기 제 6 절연층의 측단부는 상기 제 2 산화물층의 측단부와 일치하거나 실질적으로 일치하는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제 2 절연층은 질화 실리콘막, 질화산화 실리콘막, 및 산화 하프늄막 중 하나 이상을 갖고,상기 제 5 절연층 및 상기 제 6 절연층은 모두 산화 실리콘막 및 산화질화 실리콘막에서 선택되는 한쪽을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 3 항에 있어서,상기 제 2 절연층은 질화 실리콘막 및 질화산화 실리콘막 중 어느 한쪽과, 상기 질화 실리콘막 및 상기 질화산화 실리콘막 중 어느 한쪽의 위층의 산화 하프늄막을 갖고,상기 제 5 절연층 및 상기 제 6 절연층은 모두 산화 실리콘막 및 산화질화 실리콘막에서 선택되는 한쪽을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제 1 절연층이 갖는 상기 제 2 개구의 측벽은 상기 제 2 절연층이 갖는 상기 제 1 개구의 측벽보다 외측에 위치하는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 제 2 도전층은 상기 제 1 도전층과 중첩되는 영역에 제 4 개구를 갖고,상기 제 3 절연층 및 상기 제 3 도전층은 각각 상기 제 4 개구의 내측에 제공되는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 2 도전층이 갖는 상기 제 4 개구의 측벽은 상기 제 2 절연층이 갖는 상기 제 1 개구의 측벽보다 외측에 위치하는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 제 1 도전층은 오목부를 갖고,상기 제 1 산화물층의 적어도 일부는 상기 오목부 내에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 제 1 산화물층의 상기 제 1 영역은 상기 제 1 도전층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서,상기 제 2 도전층은 상기 제 1 산화물층의 상기 제 3 영역의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서,상기 제 2 트랜지스터는 제 7 도전층을 갖고,상기 제 2 산화물층은 상기 제 2 절연층을 사이에 두고 상기 제 7 도전층과 적어도 일부가 중첩되도록 배치되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 표시 장치로서,제 1 항 내지 제 12 항 중 어느 한 항에 기재된 반도체 장치와, 발광 소자를 갖고,상기 발광 소자의 발광 휘도는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 적어도 한쪽에 의하여 제어되는, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 표시 장치로서,제 1 항 내지 제 12 항 중 어느 한 항에 기재된 반도체 장치와, 발광 소자를 갖고,상기 반도체 장치는 채널 형성 영역에 실리콘을 갖는 제 3 트랜지스터를 갖고,상기 발광 소자의 발광 휘도는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 적어도 한쪽에 의하여 제어되고,상기 제 3 트랜지스터를 포함하는 제 1 층과, 상기 제 1 층 위에 위치하고 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터를 포함하는 제 2 층과, 상기 제 2 층 위에 위치하고 상기 발광 소자를 포함하는 제 3 층을 갖는, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 표시 모듈로서,제 1 항 내지 제 12 항 중 어느 한 항에 기재된 반도체 장치와, 발광 소자와, 커넥터 및 집적 회로 중 적어도 한쪽을 갖고,상기 발광 소자의 발광 휘도는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 적어도 한쪽에 의하여 제어되는, 표시 모듈.</claim></claimInfo><claimInfo><claim>16. 전자 기기로서,제 1 항 내지 제 12 항 중 어느 한 항에 기재된 반도체 장치와, 발광 소자와, 커넥터 및 집적 회로 중 적어도 한쪽과, 하우징, 배터리, 카메라, 스피커, 및 마이크로폰 중 적어도 하나를 갖고,상기 발광 소자의 발광 휘도는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 적어도 한쪽에 의하여 제어되는, 전자 기기.</claim></claimInfo><claimInfo><claim>17. 반도체 장치의 제작 방법으로서,제 1 도전층 및 제 2 도전층을 형성하고,상기 제 1 도전층 위 및 상기 제 2 도전층 위에 제 1 절연층을 형성하고,상기 제 1 절연층의 일부를 제거함으로써 상기 제 1 절연층에서 상기 제 1 도전층과 중첩되는 영역에 제 1 개구를 형성하고,상기 제 1 도전층에서 상기 제 1 절연층으로 덮이지 않은 영역의 하프 에칭을 수행하고,상기 제 1 도전층 위, 상기 제 2 도전층 위, 및 상기 제 1 절연층 위에 제 1 산화물층을 형성하고,상기 제 1 산화물층은 상기 제 1 절연층의 상기 제 1 개구의 측면을 덮는 영역을 갖고,상기 제 1 산화물층 위에 제 3 도전층을 형성하고,상기 제 3 도전층의 일부를 제거함으로써 제 4 도전층 및 제 5 도전층을 형성하고,상기 제 4 도전층을 마스크로서 사용하여 상기 제 1 산화물층의 일부를 제거함으로써 제 2 산화물층을 형성하고,상기 제 5 도전층을 마스크로서 사용하여 상기 제 1 산화물층의 일부를 제거함으로써 제 3 산화물층을 형성하고,상기 제 2 산화물층 위 및 상기 제 3 산화물층 위에 제 2 절연층을 형성하고,상기 제 2 절연층의 일부를 제거함으로써 상기 제 2 절연층에 제 2 개구 및 제 3 개구를 형성하고,상기 제 4 도전층에서 상기 제 2 절연층 중 상기 제 2 개구와 중첩되는 영역을 제거하고,상기 제 5 도전층에서 상기 제 2 절연층 중 상기 제 3 개구와 중첩되는 영역을 제거함으로써 제 6 도전층 및 제 7 도전층을 형성하고,상기 제 2 산화물층 위, 상기 제 3 산화물층 위, 및 상기 제 2 절연층 위에 제 3 절연층을 형성하고,상기 제 3 절연층은 상기 제 2 절연층의 상기 제 2 개구의 측면을 덮는 영역과 상기 제 2 절연층의 상기 제 3 개구의 측면을 덮는 영역을 갖고,상기 제 3 절연층 위에 제 8 도전층을 형성하고,화학적 기계 연마로 상기 제 8 도전층의 일부를 제거함으로써 상기 제 2 산화물층 위의 제 9 도전층과 상기 제 3 산화물층 위의 제 10 도전층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 제 1 도전층에서 상기 제 1 절연층으로 덮이지 않은 영역에서 수행되는 상기 하프 에칭으로 상기 제 1 도전층에 오목부가 형성되고,상기 제 1 산화물층은 상기 오목부 내에 형성되는 영역을 갖는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>19. 제 17 항에 있어서,상기 제 4 도전층에서 상기 제 2 절연층 중 상기 제 2 개구와 중첩되는 영역을 제거함으로써 상기 제 4 도전층에 제 4 개구가 제공되고,상기 제 3 절연층은 상기 제 4 도전층의 상기 제 4 개구의 측면을 덮는 영역을 갖는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>20. 제 17 항에 있어서,상기 제 3 도전층은 원자층 퇴적법으로 형성되는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 도...</address><code> </code><country>일본</country><engName>KUNITAKE, Hitoshi</engName><name>구니따께, 히또시</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country>일본</country><engName>MURAKAWA, Tsutomu</engName><name>무라까와, 쯔또무</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country>일본</country><engName>KURATA, Motomu</engName><name>구라따, 모또무</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 가와사...</address><code> </code><country>일본</country><engName>SAWAI, Hiromi</engName><name>사와이, 히로미</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003339</code><country>대한민국</country><engName>Yoon Sun Keun</engName><name>윤선근</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.02.03</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-015403</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.08.06</receiptDate><receiptNumber>1-1-2025-0893840-92</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.09.05</receiptDate><receiptNumber>1-5-2025-0151602-22</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257026343.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93613bf347a40b894aef6a438be2110a7e1911d4456e31acba48537bfae2e7108b519fa77c58cf0a375b52ce806475c27dd3fa9f0dc5839c7b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf966aa17855841d97371379af2f4e6e45235c14fdb3a34c05fc8cff956df0f1d7c3579076744ccc3d13285186c0486d87fb30c8140e0754d3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>