

## üìù **Plan du Rapport Global du D√©monstrateur**

---

### **1. Introduction g√©n√©rale**

Ce document a pour objectif de pr√©senter en d√©tail le fonctionnement du d√©monstrateur d‚Äôerreurs con√ßu autour de la transmission d‚Äôimages via un syst√®me √©metteur-canal-r√©cepteur. Ce projet a √©t√© impl√©ment√© sur des cartes FPGA Nexys 4 bas√©es sur des puces Artix-7, en exploitant des modules PMOD, notamment l‚Äô√©cran RGB OLED, pour la visualisation des r√©sultats.

L‚Äôarchitecture repose sur la transmission d‚Äôune image depuis un √©metteur vers un r√©cepteur en passant par un canal de communication pouvant introduire des erreurs. L‚Äôimage est tout d‚Äôabord affich√©e sur le PMOD OLED. Par la suite, un codage de vitterbi est appliqu√© √† l‚Äôimage avant sa transmission. Apr√®s le passage par un canal bruit√© (mod√©lis√© par un code vhdl de SNR ), l‚Äôimage est d√©cod√©e √† l‚Äôaide de l‚Äôalgorithme de Viterbi, puis de nouveau affich√©e pour visualiser l‚Äôeffet de la correction d‚Äôerreurs sur notre PMOD.

La communication s√©rie entre les diff√©rents composants (√©metteur, canal, r√©cepteur) est assur√©e via UART. L‚Äôensemble du syst√®me est compos√© des modules VHDL pour le traitement temps r√©el (affichage, encodage, d√©codage) et des scripts Python pour l'envoi d'image et le pilotage des transferts. Ce travail a √©t√© r√©alis√© dans le cadre du projet de d√©monstration d‚Äôun syst√®me de transmission avec d√©tection et correction d‚Äôerreurs.



### **2. Architecture globale du d√©monstrateur**

#### **Figure sch√©matique globale du syst√®me**

Le d√©monstrateur repose sur une architecture en trois parties principales r√©parties sur trois plateformes FPGA Nexys 4, chacune connect√©e √† un PC. La communication entre les diff√©rentes cartes se fait via l‚Äôinterface UART. L‚Äôimage transmise traverse successivement les √©tapes d‚Äô√©mission, de bruitage (canal) et de r√©ception avec correction d‚Äôerreurs, chacune √©tant visualisable √† l‚Äô√©cran PMOD OLED connect√© √† chaque carte.

![Description de l'image](images/Screenshot 2025-05-07 at 15.53.45.png)



#### **Description globale de l‚Äôarchitecture**

Le d√©monstrateur a pour objectif de repr√©senter une cha√Æne de communication num√©rique avec visualisation de l'effet des erreurs de transmission et de leur correction sur une image.

* **√âmetteur (FPGA 1)**
  Le premier FPGA re√ßoit une image depuis un PC via UART. Cette image est d‚Äôabord affich√©e sur un √©cran OLED connect√© √† la carte pour visualiser la version originale. Ensuite, elle est encod√©e √† l‚Äôaide d‚Äôun **codeur convolutif** (type Viterbi) et transmise √† la deuxi√®me carte FPGA par liaison s√©rie.

* **Canal de transmission bruit√© (FPGA 2 / PC 2)**
  La deuxi√®me carte FPGA (ou le PC associ√©) re√ßoit les donn√©es encod√©es, puis applique un **bruit gaussien** avec un SNR contr√¥lable pour simuler un canal de transmission r√©el (bruit blanc additif). L‚Äôimage bruit√©e est ensuite affich√©e pour montrer les erreurs introduites, puis transmise √† la troisi√®me carte.

* **R√©cepteur (FPGA 3)**
  La troisi√®me carte re√ßoit les donn√©es bruit√©es. Un **d√©codeur Viterbi** permet de corriger les erreurs induites par le canal. L‚Äôimage finale d√©cod√©e est affich√©e √† l‚Äô√©cran OLED, ce qui permet de comparer visuellement l‚Äôimage originale, bruit√©e et corrig√©e.


#### **Communication UART entre les blocs**

Les √©changes de donn√©es entre les diff√©rentes cartes FPGA et entre FPGA/PC sont r√©alis√©s via des interfaces UART, impl√©ment√©es en VHDL. Ces liaisons s√©rie permettent un transfert de donn√©es simple, synchrone et efficace, facilitant le test et la validation de chaque √©tage ind√©pendamment. L‚Äôensemble de l‚Äôarchitecture est modulaire, ce qui permet de tester s√©par√©ment l‚Äô√©mission, le canal et la r√©ception.






### **3. Fonctionnalit√© globale du d√©monstrateur**

* Description du **flux de donn√©es** de bout en bout :

  1. Lecture image
  2. Envoi UART
  3. Ajout de bruit
  4. D√©codage
  5. Affichage image sur PMOD RGB OLED
* Mise en ≈ìuvre r√©elle sur les cartes Nexys A7

---

### **4. Description des modules VHDL**

#### 4.1 Modules principaux

* `bitmap.vhd` : Lecture des donn√©es d'image
* `image_display.vhd` : Envoi vers l‚ÄôOLED (affichage)
* `uart_tx.vhd` / `uart_rc.vhd` : Transmission s√©rie UART
* `encoder.vhd` : Codage (ex: convolutionnel)
* `viterbi_decoder.vhd` : D√©codage


ici on doit citer quand on va utiliser deux uart rx, et quand on va utiliser les deux uart tx


#### 4.2 Modules de testbench

* Objectif des testbenchs
* Ce qui a √©t√© simul√© :

  * UART
  * Affichage image
  * Encodeur/d√©codeur (1 bit, puis 8 bits)
* Limitations visualis√©es (latence, erreurs, limites de correction)


on a tester la transmissions des bits pour la ram
---

### **5. Simulations**

* R√©sultats des TB :

  * UART : validit√© des trames
  * OLED : synchronisation des pixels
  * Encodeur : bits de sortie corrects
  * Viterbi : r√©cup√©ration de l‚Äôimage
* Capture des formes d‚Äôondes pertinentes (si disponible)
* R√©sum√© des performances simul√©es

---

### **6. Description fonctionnelle des √©tapes**

#### 6.1 √âtape 1 ‚Äì Affichage de l‚Äôimage sur PMOD RGB OLED

* Fichiers utilis√©s : `bitmap.vhd`, `image_display.vhd`, `uart_rc.vhd`, `uart_tx.vhd`
* Envoi image ‚Üí r√©ception via UART ‚Üí affichage OLED
* Top-level int√©gr√© sur la carte Nexys A7

#### 6.2 √âtape 2 ‚Äì Transmission de l‚Äôimage entre trois PC (UART)

* R√¥le des 3 PC :

  * PC1 = √âmetteur
  * PC2 = Canal (relai + bruit)
  * PC3 = R√©cepteur
* Scripts Python pour g√©rer l‚ÄôUART :

  * Configuration ports s√©rie
  * Lecture/envoi/stockage
* Test de bout en bout avec affichage final

#### 6.3 √âtape 3 ‚Äì Transmission avec bruit, encodage et d√©codage

* **Ajout de l‚Äôencodeur VHDL dans l‚Äô√©metteur**
* **Canal** : bruit simul√© via script Python ou PC interm√©daire
* **D√©codage par Viterbi sur le FPGA du r√©cepteur**
* **Affichage final de l‚Äôimage d√©bruit√©e sur OLED**

---

### **7. R√¥le des scripts Python**

* Connexion UART entre les PC
* Envoi et r√©ception de l‚Äôimage en trames
* Ajout du bruit contr√¥l√© (SNR configurable)
* Utilis√©s pour la simulation du canal entre FPGA ou PC

---

### **8. R√©sultats et observations**

* Affichage r√©ussi avec et sans bruit
* R√©cup√©ration correcte de l‚Äôimage apr√®s d√©codage
* Comparaison visuelle entre image brute et image d√©bruit√©e
* Cas 1 bit vs 8 bits : observations (qualit√©, fiabilit√©)

---

### **9. Conclusion**

* Synth√®se du fonctionnement complet du d√©monstrateur
* Int√©gration hardware/software r√©ussie
* Perspectives : am√©lioration du d√©bit, autre type de codage, compression, etc.

---

IL faut ecrire la remarque  sur taux d'erreur binanire 
