# MISIRI Core - NÃºcleo de Procesamiento RISC de 32 bits

MISIRI es un nÃºcleo de propÃ³sito general basado en arquitectura RISC monociclo de 32 bits, diseÃ±ado desde cero para ser modular, determinista y fÃ¡cil de verificar, con un pipeline simple de 3 etapas. EstÃ¡ inspirado en arquitecturas RV32I y proyectos previos como SARABI, pero con un set de instrucciones minimalista y controlado completamente desde `decode` y `control_unit`.

---

## ğŸ§± Pipeline MISIRI v1

3 etapas deterministas:

â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ IF â”‚ ---> â”‚ ID â”‚ ---> â”‚ EX / WB â”‚
â”‚ Fetch â”‚ â”‚ Decode â”‚ â”‚ Execute â”‚
â”‚ PC â”‚ â”‚ Reg Read â”‚ â”‚ ALU / LSU â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜


### ğŸ”¹ ETAPA IF (Instruction Fetch)
- Mantener PC
- Leer instrucciÃ³n desde memoria
- Calcular PC + 4
- SeÃ±ales principales: `pc_if`, `instr_if`, `pc_next`, `if_valid`

### ğŸ”¹ ETAPA ID (Decode / Register Read)
- Decodificar instrucciÃ³n RV32I
- Leer registros `rs1` y `rs2`
- Generar seÃ±ales de control
- Entradas: `instr_id`, `pc_id`
- Salidas de control clave:
  - `alu_op`
  - `alu_src_a`
  - `alu_src_b`
  - `reg_write`
  - `mem_read`
  - `mem_write`
  - `wb_sel`
  - `branch_type`
  - `imm_type`

### ğŸ”¹ ETAPA EX / WB (Execute / Writeback)
- Ejecutar ALU
- Acceder a memoria (Load/Store Unit)
- Escribir resultados
- SeÃ±ales: `alu_result`, `mem_data`, `wb_data`

### ğŸ” FilosofÃ­a
- Sin forwarding complejo
- Stalls explÃ­citos
- Todo controlado desde `decode` y `control_unit`
- Determinista y fÃ¡cil de migrar a ASIC

---

## ğŸ“‹ Tabla de Decode RV32I (MISIRI v1)

Campos de instrucciÃ³n:

| Campo  | Bits  |
|--------|-------|
| opcode | [6:0] |
| rd     | [11:7]|
| funct3 | [14:12]|
| rs1    | [19:15]|
| rs2    | [24:20]|
| funct7 | [31:25]|

### SeÃ±ales de control

| SeÃ±al        | DescripciÃ³n                              |
|--------------|------------------------------------------|
| `alu_op`     | OperaciÃ³n de la ALU                       |
| `alu_src_a`  | SelecciÃ³n fuente A: PC o rs1             |
| `alu_src_b`  | SelecciÃ³n fuente B: rs2 o inmediato      |
| `reg_write`  | Habilita escritura en rd                  |
| `mem_read`   | Habilita lectura desde memoria           |
| `mem_write`  | Habilita escritura a memoria             |
| `wb_sel`     | SelecciÃ³n de writeback: ALU / MEM / PC+4|
| `branch_type`| Tipo de branch                            |
| `imm_type`   | Tipo de inmediato                         |

---

### ğŸ§® Tabla de Decode principal

| InstrucciÃ³n | Opcode   | alu_op | srcA | srcB | regW | memR | memW | wb_sel | branch | imm_type |
|-------------|----------|--------|------|------|------|------|------|--------|--------|----------|
| ADD         | 0110011  | ADD    | rs1  | rs2  | 1    | 0    | 0    | ALU    | NONE   | â€”        |
| SUB         | 0110011  | SUB    | rs1  | rs2  | 1    | 0    | 0    | ALU    | NONE   | â€”        |
| ADDI        | 0010011  | ADD    | rs1  | imm  | 1    | 0    | 0    | ALU    | NONE   | IMM_I    |
| LW          | 0000011  | ADD    | rs1  | imm  | 1    | 1    | 0    | MEM    | NONE   | IMM_I    |
| SW          | 0100011  | ADD    | rs1  | imm  | 0    | 0    | 1    | â€”      | NONE   | IMM_S    |
| BEQ         | 1100011  | SUB    | rs1  | rs2  | 0    | 0    | 0    | â€”      | BEQ    | IMM_B    |
| JAL         | 1101111  | ADD    | PC   | imm  | 1    | 0    | 0    | PC+4   | JUMP   | IMM_J    |

---

### ğŸ“Œ Tipos de inmediato (`imm_type`)
- `IMM_I` â†’ ADDI, LW  
- `IMM_S` â†’ SW  
- `IMM_B` â†’ BEQ  
- `IMM_J` â†’ JAL  
- `IMM_U` â†’ LUI (para futuras versiones)

---

## ğŸ›  Mini Programa de Prueba

Este programa estÃ¡ cargado en la memoria de instrucciones (`imem`) para validar la ejecuciÃ³n de operaciones bÃ¡sicas, branch y jumps:

| Index | InstrucciÃ³n           | DescripciÃ³n                      |
|-------|----------------------|----------------------------------|
| 0     | `ADDI x1, x0, 5`     | x1 = 5                           |
| 1     | `ADDI x2, x0, 10`    | x2 = 10                          |
| 2     | `ADD x3, x1, x2`     | x3 = 15                          |
| 3     | `ADDI x4, x0, -3`    | x4 = -3                          |
| 4     | `SLT x5, x4, x1`     | x5 = 1 si x4 < x1, else 0       |
| 5     | `JAL x0, 8`          | Salta a instr index 7            |
| 6     | `ADDI x6, x0, 1`     | Se saltarÃ¡                       |
| 7     | `ADDI x7, x0, 2`     | x7 = 2                           |
| 8     | `ADD x8, x6, x7`     | x8 = x6 + x7 = 2                 |
| resto | NOP                  | No operaciÃ³n                     |

---

## ğŸ”§ VerificaciÃ³n

- SimulaciÃ³n con Verilog (ModelSim / Vivado)  
- Vector de prueba de instrucciones manual  
- VerificaciÃ³n flanco a flanco de seÃ±ales: `pc_out`, `instr_out`, `imm_ext`, `alu_result`  
- Test de branching y jumps  
- ValidaciÃ³n de immediatos generados (`imm_gen`)  

---

## ğŸš€ FilosofÃ­a de diseÃ±o

- NÃºcleo determinista y fÃ¡cil de verificar  
- Pipeline simple de 3 etapas  
- Sin forwarding complejo, stalls explÃ­citos  
- Modular y escalable, preparado para extensiones futuras (FPU, cache, interrupciones)  
- Ideal para implementaciÃ³n FPGA o ASIC  

---

## ğŸ“„ Licencia

- Creative Commons BY-NC-ND 4.0  
- Prohibido uso comercial  
- No se permiten derivados ni implementaciones sin autorizaciÃ³n  
- AtribuciÃ³n obligatoria al autor  

Â© 2025 David Alexander RamÃ­rez DÃ­az  
Todos los derechos reservados
