
///////////////////////////////////
// Efinity Synthesis Started 
// May 04, 2024 18:37:21
///////////////////////////////////

[EFX-0202 ERROR] Net 'mst_num_bytes[7]' has multiple drivers. (C:\FPGA\EFINIX\UDP\RTL\udp_i2c_control.sv:60)

///////////////////////////////////
// Efinity Synthesis Started 
// May 04, 2024 19:00:57
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 05, 2024 00:31:26
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 05, 2024 11:22:41
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 05, 2024 17:52:20
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 05, 2024 19:02:35
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 05, 2024 19:48:02
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 05, 2024 20:37:37
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 14:04:19
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 14:15:02
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 14:31:42
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 15:22:59
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 15:39:30
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 15:59:53
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 16:54:27
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 17:58:18
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 18:19:36
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 18:38:22
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 19:11:11
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 20:24:03
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 21:04:03
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 22:23:52
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 22:34:34
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 22:59:17
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 06, 2024 23:01:49
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 08, 2024 23:42:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 12, 2024 15:41:01
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 12, 2024 16:07:30
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 12, 2024 16:36:33
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 12, 2024 17:01:39
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 12, 2024 20:14:22
///////////////////////////////////

[EFX-0010 VERI-ERROR] instantiating unknown module 'arp_tx' (VERI-1063) (C:\FPGA\EFINIX\UDP\RTL\udp_top.v:227)
[EFX-0021 ERROR] Verific elaboration of module 'udp_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// May 12, 2024 20:30:07
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 13:55:41
///////////////////////////////////

[EFX-0010 VERI-ERROR] net 'MDC_0' is constantly driven from multiple places (VDB-1000) (C:\FPGA\EFINIX\UDP\RTL\udp_top.v:119)
[EFX-0010 VERI-ERROR] found another driver here (VDB-1001) (C:\FPGA\EFINIX\UDP\RTL\udp_top.v:175)
[EFX-0021 ERROR] Verific elaboration of module 'udp_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 13:58:18
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 14:11:44
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 14:26:55
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 14:50:29
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 15:14:55
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 17:28:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 18:49:01
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 19:52:15
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 20:33:47
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 22:32:03
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 19, 2024 23:03:05
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 25, 2024 11:45:24
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 25, 2024 12:48:49
///////////////////////////////////

[EFX-0010 VERI-ERROR] port 'PLL_RCLK_1' is not defined (VERI-1171) (C:\FPGA\EFINIX\UDP\RTL\udp_top.v:47)
[EFX-0010 VERI-ERROR] port 'PLL_RCLK_1_90' is not defined (VERI-1171) (C:\FPGA\EFINIX\UDP\RTL\udp_top.v:48)
[EFX-0010 VERI-ERROR] port 'RSTN_1' is not defined (VERI-1171) (C:\FPGA\EFINIX\UDP\RTL\udp_top.v:66)
[EFX-0010 VERI-ERROR] module 'udp_top' is ignored due to previous errors (VERI-1072) (C:\FPGA\EFINIX\UDP\RTL\udp_top.v:360)

///////////////////////////////////
// Efinity Synthesis Started 
// May 25, 2024 12:54:17
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 25, 2024 13:39:36
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 25, 2024 14:51:47
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 25, 2024 16:45:29
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 25, 2024 17:26:36
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 26, 2024 22:19:44
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// May 26, 2024 22:58:55
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 02, 2024 19:25:09
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 09, 2024 11:17:54
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 16, 2024 20:43:12
///////////////////////////////////

[EFX-0010 VERI-ERROR] instantiating unknown module 'udp_i2c_cnt' (VERI-1063) (C:\FPGA\EFINIX\UDP\RTL\udp_top.v:166)
[EFX-0021 ERROR] Verific elaboration of module 'udp_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// Jun 16, 2024 20:44:29
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 16, 2024 21:14:35
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 16, 2024 22:30:08
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 16, 2024 23:22:13
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 16, 2024 23:51:18
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 22, 2024 23:36:28
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 22, 2024 23:59:33
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 23, 2024 12:00:50
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 23, 2024 14:59:24
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 23, 2024 17:46:16
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jun 30, 2024 23:43:46
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jul 06, 2024 15:39:55
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jul 06, 2024 17:40:22
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Jul 06, 2024 18:59:36
///////////////////////////////////

