# Coprocessador de Imagens com Interface HPS‚ÄìFPGA (Problema 2 ‚Äì Sistemas Digitais 2025.2)

Este projeto foi desenvolvido como parte do Problema 2 da disciplina **Sistemas Digitais (TEC499)** da **Universidade Estadual de Feira de Santana (UEFS)**. O objetivo central foi compreender e aplicar os conceitos de **programa√ß√£o em Assembly e integra√ß√£o software‚Äìhardware**, por meio da **implementa√ß√£o de uma biblioteca de controle (API)** e de uma **aplica√ß√£o em linguagem C** destinada ao gerenciamento de um **coprocessador gr√°fico** em uma plataforma **DE1-SoC**.

O trabalho d√° continuidade ao **coprocessador de processamento de imagens** desenvolvido no Problema 1, originalmente publicado no GitHub por uma colega de equipe, e mantido como base estrutural deste projeto. Entretanto, foram realizadas **adapta√ß√µes e aprimoramentos** no c√≥digo e na arquitetura para atender aos novos requisitos das etapas 2 e 3, incluindo:
- Constru√ß√£o de uma **API em Assembly** respons√°vel por gerenciar o repert√≥rio de instru√ß√µes da ISA do coprocessador;
- Integra√ß√£o entre **HPS (Hard Processor System)** e **FPGA** para comunica√ß√£o e transfer√™ncia de dados;
- Implementa√ß√£o de uma aplica√ß√£o em **linguagem C**, capaz de carregar imagens no formato **BITMAP**, executar opera√ß√µes de **zoom in/out** e enviar comandos de controle ao hardware.

O projeto explora de forma pr√°tica os princ√≠pios de **mapeamento de mem√≥ria ARM**, **link-edi√ß√£o entre m√≥dulos Assembly e C**, e **intera√ß√£o entre software e hardware reconfigur√°vel**, resultando em um sistema embarcado funcional de **redimensionamento de imagens em escala de cinza**.

Este reposit√≥rio cont√©m os c√≥digos-fonte comentados, a documenta√ß√£o t√©cnica e os scripts de compila√ß√£o utilizados para a execu√ß√£o e valida√ß√£o do sistema.

---

## Modifica√ß√µes no Coprocessador Verilog (Evolu√ß√£o do Problema 1)

O **coprocessador original (Problema 1)** apresentava uma estrutura **monol√≠tica**, na qual cada algoritmo de redimensionamento realizava **todas as etapas do fluxo de processamento** ‚Äî leitura da imagem, c√°lculo e escrita ‚Äî de forma **aut√¥noma**.  
Essa abordagem funcionava corretamente para um sistema totalmente em FPGA, mas dificultava a **an√°lise modular** e inviabilizava a **integra√ß√£o com o HPS**, j√° que as mem√≥rias eram fixas e n√£o havia controle externo sobre a escrita.

O **coprocessador revisado (Problema 2)** foi reestruturado com foco em **clareza, modulariza√ß√£o e interoperabilidade**.  
As principais diferen√ßas est√£o resumidas a seguir:

| Aspecto | Coprocessador do Problema 1 | Coprocessador do Problema 2 |
|----------|------------------------------|------------------------------|
| **Organiza√ß√£o dos algoritmos** | Cada algoritmo (Replica√ß√£o, Decima√ß√£o, etc.) realizava leitura, processamento e escrita internamente. | Algoritmos transformados em m√≥dulos puramente funcionais ‚Äî apenas processam pixels ‚Äî para facilitar an√°lise e depura√ß√£o. |
| **Controle de fluxo** | A Unidade de Controle coordenava todo o processo, mas sem distinguir leitura, processamento e escrita. | Introdu√ß√£o de um m√≥dulo **`ControladorRedimensionamento`** para coordenar opera√ß√µes e monitorar o progresso dos algoritmos. |
| **Controle de escrita** | Escrita direta e fixa em mem√≥ria, embutida na l√≥gica dos algoritmos. | Cria√ß√£o de uma **FSM exclusiva para controle de escrita**, isolada da FSM principal, permitindo grava√ß√£o controlada pelo HPS. |
| **Mem√≥ria de imagem** | ROM de 1 porta (somente leitura) com imagem sintetizada. | **RAM dual-port de 76 800 pixels**, permitindo leitura e escrita simult√¢neas e recebimento de imagens externas. |
| **Integra√ß√£o com HPS** | Inexistente ‚Äî opera√ß√£o aut√¥noma em FPGA. | Preparada para integra√ß√£o HPS‚ÄìFPGA, com **comunica√ß√£o via PIOs** e utiliza√ß√£o da ponte do projeto **`my_first_fpga-hps_base`**. |
| **Flexibilidade e expans√£o** | Estrutura fixa, sem interface de controle externo. | Arquitetura modular, escal√°vel e apta a receber comandos e dados do processador ARM. |

Em s√≠ntese, o novo coprocessador manteve o **n√∫cleo funcional original** (FSM principal e algoritmos), mas incorporou **m√≥dulos auxiliares de controle e mem√≥ria** que possibilitam sua integra√ß√£o ao sistema h√≠brido **HPS‚ÄìFPGA**, tornando o projeto mais **organizado, flex√≠vel e interoper√°vel**.

As principais altera√ß√µes estruturais se concentraram em dois pontos:
- **Cria√ß√£o de um m√≥dulo `ControladorRedimensionamento`**, respons√°vel por coordenar a leitura, o processamento e a escrita, tarefa anteriormente atribuida aos pr√≥prios algoritmos de redimensionamento;
- **Implementa√ß√£o de uma FSM de controle de escrita** e **substitui√ß√£o da ROM por uma RAM dual-port**, etapas fundamentais para preparar o sistema para comunica√ß√£o com o HPS. 

Os pr√≥ximos t√≥picos abordar√£o com mais detalhamento as principais mudan√ßas feitas no circuito.

### üîπ 1. Algoritmos

O coprocessador desenvolvido no **Problema 1** possu√≠a uma estrutura na qual **cada algoritmo de redimensionamento** ‚Äî *Replica√ß√£o*, *Decima√ß√£o*, *Vizinho Mais Pr√≥ximo* e *M√©dia de Blocos* ‚Äî era respons√°vel por **todo o fluxo de execu√ß√£o**, incluindo **leitura da imagem**, **processamento** e **escrita dos pixels de sa√≠da**.  
Essa abordagem funcionava corretamente, mas dificultava a depura√ß√£o e a an√°lise visual do comportamento interno do sistema, j√° que a l√≥gica de controle estava embutida em cada m√≥dulo.

No **Problema 2**, essa arquitetura foi **reorganizada** com foco em **clareza e modularidade**, permitindo observar e testar separadamente cada parte do fluxo de processamento.  
Os algoritmos foram **separados em m√≥dulos individuais**, n√£o para alterar seu funcionamento, mas para **facilitar o entendimento e o acompanhamento das opera√ß√µes internas** no Verilog.  

---

### üîπ 2. Controlador de Redimensionamento

O m√≥dulo **`ControladorRedimensionamento`** foi introduzido para centralizar o controle das opera√ß√µes internas do coprocessador, coordenando a leitura de pixels, o processamento em cada algoritmo e a escrita dos resultados na mem√≥ria.  

A l√≥gica de funcionamento segue a sequ√™ncia abaixo:

1. **Inicializa√ß√£o**  
   O controlador √© ativado atrav√©s do sinal `start`. Nesse instante, ele reinicia contadores internos de coordenadas (`x_orig`, `y_orig`, `x_dest`, `y_dest`) e seleciona o algoritmo ativo de acordo com o comando recebido.

2. **Leitura e Processamento**  
   Em cada ciclo de clock, o controlador solicita um pixel da mem√≥ria de origem (`mem1_addr`) e o envia para o m√≥dulo do algoritmo correspondente (`pixel_in`).  
   Quando o algoritmo sinaliza que o processamento foi conclu√≠do (`ready = 1`), o controlador armazena o valor resultante (`pixel_out`).

3. **Escrita do Resultado**  
   O controlador habilita o sinal `we = 1` e grava o resultado no endere√ßo de destino (`mem2_addr`), incrementando os contadores at√© o fim do processamento da imagem.

4. **Finaliza√ß√£o**  
   Ap√≥s o processamento completo, o sinal `done_redim` √© ativado, informando √† FSM principal que a opera√ß√£o foi conclu√≠da e que os dados podem ser exibidos via VGA.

> üí° **Importante:**  
> O `ControladorRedimensionamento` **n√£o substitui a FSM principal da Unidade de Controle**.  
> Ele funciona como uma **camada intermedi√°ria**, permitindo que o controle global (inicializa√ß√£o, opera√ß√£o e exibi√ß√£o) continue sob responsabilidade da FSM original, preservando a estrutura base do Problema 1.

---

### üîπ 3. FSM de Controle de Escrita

Para permitir o recebimento de dados externos e armazenamento din√¢mico da imagem na mem√≥ria, foi criada uma **FSM dedicada √† escrita**.  
Essa FSM √© **independente da FSM original**, atuando como um componente auxiliar que apenas gerencia a grava√ß√£o dos pixels enviados pelo processador.

| Estado | Descri√ß√£o |
|---------|------------|
| **IDLE_WRITE** | Estado inicial. Aguarda o sinal `SolicitaEscrita = 1` indicando o in√≠cio da transfer√™ncia. |
| **WRITE** | Ativa o sinal de escrita (`we = 1`) e grava o valor de `dados_pixel_hps` no endere√ßo corrente (`addr_in_hps`). Incrementa o contador de endere√ßos a cada ciclo. |
| **WAIT_WRITE** | Ap√≥s todos os pixels serem recebidos, desativa a escrita (`we = 0`), gera o sinal `done_write` e retorna ao estado inicial. |

Essa FSM foi criada separadamente para **minimizar altera√ß√µes na Unidade de Controle original**.  
Ela prepara o sistema para lidar com imagens externas, mas sem alterar a estrutura principal do coprocessador.

---

### üîπ 4. Substitui√ß√£o da Mem√≥ria ROM por RAM Dual-Port

No projeto anterior, a imagem era armazenada em uma **ROM de 1 porta** com 19 200 palavras, utilizada apenas para leitura.  
Para permitir opera√ß√µes de escrita e leitura simult√¢neas, essa mem√≥ria foi substitu√≠da por uma **RAM dual-port** com **76 800 posi√ß√µes de 8 bits**.

| Caracter√≠stica | ROM (Problema 1) | RAM Dual-Port (Problema 2) |
|----------------|------------------|-----------------------------|
| Tipo de acesso | Somente leitura | Leitura e escrita |
| Portas de acesso | 1 | 2 (independentes) |
| Capacidade | 19 200 pixels | 76 800 pixels |
| Fonte dos dados | Imagem fixa sintetizada | Dados enviados pelo HPS |
| Controle de endere√ßos | Interno aos algoritmos | Externo, via FSM de escrita e controlador |

A **porta A** √© utilizada para escrita (entrada de dados externos) e a **porta B** para leitura (acesso da l√≥gica de processamento).  
Essa altera√ß√£o foi um **passo essencial para permitir a futura comunica√ß√£o bidirecional com o HPS**, sem bloqueios entre leitura e escrita.

---

## Integra√ß√£o HPS‚ÄìFPGA

Ap√≥s a reorganiza√ß√£o da arquitetura do coprocessador, foram iniciadas as **etapas de integra√ß√£o entre o HPS e a FPGA**.  
Essas etapas envolvem a cria√ß√£o de uma ponte de comunica√ß√£o e o mapeamento de sinais no *Platform Designer* do Quartus.

---

### üîπ 1. Projeto Base: *my_first_fpga-hps_base*

A integra√ß√£o foi desenvolvida a partir do projeto de refer√™ncia **`my_first_fpga-hps_base`**, disponibilizado pela Intel.  
Esse projeto serve como **base oficial para comunica√ß√£o HPS‚ÄìFPGA**, fornecendo automaticamente toda a estrutura de interconex√£o entre o **ARM Cortex-A9** e a **l√≥gica program√°vel da FPGA**, incluindo:

- **Controlador DDR3** totalmente configurado e sincronizado;  
- **Barramentos AXI e Avalon-MM** j√° instanciados e mapeados;  
- **Ponte Lightweight HPS‚ÄìFPGA** para troca de dados em n√≠vel de registradores;  
- **Gerenciamento de clock e reset compartilhado** entre HPS e FPGA;  
- **Interfaces Ethernet, USB, UART, SPI, SDIO e GPIO** prontas para uso.

Esses componentes s√£o extremamente complexos de implementar manualmente, exigindo m√∫ltiplos n√≠veis de sincroniza√ß√£o de barramentos, dom√≠nio de clock e protocolos de reset ‚Äî tarefas que o *my_first_fpga-hps_base* j√° resolve automaticamente.  

Nosso coprocessador foi **instanciado dentro desse projeto**, aproveitando sua infraestrutura e permitindo que os sinais necess√°rios √† comunica√ß√£o fossem facilmente conectados ao HPS.

---

### üîπ 2. Conex√£o via PIOs no Platform Designer

A comunica√ß√£o entre o **HPS** e o **coprocessador** foi realizada utilizando **PIOs (Parallel Input/Output)** configurados no **Platform Designer** do Quartus.  
Os PIOs foram usados para criar **registradores mapeados em mem√≥ria**, acess√≠veis tanto pelo software (HPS) quanto pela l√≥gica Verilog.

Principais PIOs criados:
- `pio_instruction` ‚Äì para envio de instru√ß√µes e dados de controle do HPS;  
- `pio_start` ‚Äì sinal de ativa√ß√£o do processamento;  
- `pio_done` e `pio_donewrite` ‚Äì sinais de status de conclus√£o de escrita e redimensionamento.

Esses sinais foram mapeados no barramento Lightweight do HPS e conectados √† nossa **Unidade de Controle** dentro do m√≥dulo `ghrd_top.v`.

---

### üîπ 3. Adapta√ß√£o do Arquivo `ghrd_top.v`

O arquivo **`ghrd_top.v`** (Gerador de Hardware de Refer√™ncia da Intel) foi adaptado para **instanciar o nosso coprocessador** dentro da estrutura do projeto de refer√™ncia.  
Al√©m das conex√µes padr√£o do HPS (mem√≥ria DDR3, interfaces de I/O e clock), adicionamos a inst√¢ncia da **`UnidadeControle`** e os **PIOs criados no Platform Designer**, conectando-os diretamente aos sinais internos da FPGA.

Essas modifica√ß√µes permitiram:
- Controlar o coprocessador diretamente a partir do HPS via registradores mapeados;  
- Sincronizar os sinais `start`, `done` e `done_write` entre software e hardware;  
- Executar instru√ß√µes enviadas pelo HPS em tempo real, atrav√©s da ponte Lightweight.

---

### üîπ 4. Resultado da Integra√ß√£o

A partir dessa estrutura, o HPS passou a ser capaz de:
- Enviar comandos e par√¢metros para o coprocessador (via `pio_instruction` e `pio_start`);  
- Monitorar o progresso das opera√ß√µes (`done` e `done_write`);  
- Carregar imagens na mem√≥ria RAM dual-port atrav√©s da FSM de escrita;  
- Receber o resultado processado exibido na sa√≠da VGA da FPGA.

Essa integra√ß√£o utiliza a infraestrutura Intel existente para comunica√ß√£o h√≠brida, garantindo **compatibilidade, estabilidade e redu√ß√£o de complexidade de implementa√ß√£o**, al√©m de manter a **modularidade e escalabilidade** do sistema.

---

**Resumo:**  
As modifica√ß√µes internas (FSM, RAM dual-port e controlador) foram **etapas preparat√≥rias**, enquanto a integra√ß√£o via *my_first_fpga-hps_base* e os PIOs do Quartus **estabelecem a ponte real entre o HPS e a FPGA**, consolidando o sistema como uma solu√ß√£o h√≠brida e funcional de processamento de imagens.
