## Как работает CPU

### Class RISC pipeline

В 80-х годах 20 века был экспрементальный и научный компьютер, систему интуркций которого решили продумать
и сделать процессор, который будет выполнять быстро требуемые вычисления. При этом хотелось сделать инструкции очень простыми и переложив все сложности на компилятор, а процессор оставить легким и легко декодируемым.

Так придумали классический конвеер исполнения инструкций – _RISC_ – reduced instruction set computer (эти идеи наследует, например, ARM).

![risc](https://github.com/kristinadriam/hse-notes/blob/main/second-year/caos/images/risc.png?raw=true)

__Главная идея:__ распилить инструкцию на 4 части и выполнять эти части параллельно
разными частями процессора. Тогда в каждый момент времени будут исполняться несколько инструкций в разных стадиях.

Но иногда у такого подхода возникает проблема – две подряд идущие инструкции зависят по данным (например,
одна пишет что-то в регистр, а другая читает это что-то из этого регистра) – _hazards_ – опасности. Что же делать?

Один из способов – перед записью явно передать данные в следующую инструкцию (_forwarding_). Но если
процессор попроще и такой опции нет, то придется добавлять задержки (aka пустые инструкции) между стадиями – _stall_.

P.S. Инструкции в RISK занимают одинаковое количество байт, чтобы их можно было легко укладывать в конвейр.

### Real life

Про устройство разных процессоров часто нет явного описания, но есть слухи, например:

- [Документация от Агнера Фога](https://agner.org/optimize/#manuals)
- [Про микроархитектуру](https://agner.org/optimize/microarchitecture.pdf)

### Out-of-order execution

В x86 инструкции занимают разное количество байт => по идее RISC любой современный процессор распили их на одинакового размера _микрооперации_.

__Пример (выдуманный):__

#### µops

```c
// ISA instructions → µops (names made up)

add %eax, x         → µload  x, %tmp1
                      µadd   %eax, %tmp1
                      µstore %tmp1, x

```

После этого можно начинать исполнять независящие друг от друга операции заранее. Например, сходить в память за данными до того, как прибавлять к этому регистру что-либо.

```c
mov mem1, %eax
imul $5, %eax
add mem2, %eax  // fetch started before imul
mov %eax, mem3
```

#### Register renaming

Чего нам не хватает, так это регистров, которых очень мало. Часто инструкции оперируют с одним и тем же регистром, 
из-за чего непонятно, зависят они друг от друга или нет.

```c
movl mem1, %eax
imull $6, %eax
movl %eax, mem2

movl mem3, %eax  // old value of eax dropped
addl $2, %eax
movl %eax, mem4  // eax retirement
```

Идея: в каждый момент, когда происходит запись в логический регистр, занимать новый временный физический регистр.

### Branch prediction (предсказание переходов)

Одна из самых сложных операций для процессора – условный переход; Хотим предсказывать, произойдет ли условный переход, а если произойдет, то куда.

Predict whether branch is T (taken) or NT (not taken).

#### Loop vs conditional

```c
loop:
    ...
    jz loop   // T

    ...
    jz else   // NT
    ...
else:
```

Простейшая логика: если адрес перехода = переходу назад, то T, иначе – NT.
Правы в 50% времени.

#### Saturating counter

Заведем таблицу со статистикой, чтобы понять, какие переходы чаще происходят.

Store state for every branch: T ↔ Weak T ↔ Weak NT ↔ NT

#### Return prediction

A Last-In-First-Out buffer, called the return stack buffer, remembers the return address every time a call instruction is executed, and it uses this for predicting where the corresponding return will go. This mechanism makes sure that return instructions are correctly predicted when the same subroutine is called from several different locations.

See PDF for better methods.

### Pipeline (конвейер)

![pipeline](https://github.com/kristinadriam/hse-notes/blob/main/second-year/caos/images/pipeline.png?raw=true)

#### Keywords

- µop cache
- execution unit
- micro-op fusion (e.g. memory write: address calculation + data transfer)
- macro-op fusion (e.g. cmp + jz)
- stack engine (special handling of esp/rsp)

#### µop stages

- queued in ROB (reorder buffer)
- executing
- retirement (register writeback etc.)
