# Лабораторная работа 3

Анализ временных диаграмм и разработка testbench.

Прочитайте формы сигналов моделирования, чтобы определить, что делает схема, а затем реализуйте её и testbench для проверки правильности выполнения схемы.

## Часть 1
Это комбинационная схема.

![alt text](pic/Part_1.png)

## Часть 2
Это комбинационная схема.

![alt text](pic/Part_2.png)

## Часть 3
Это комбинационная схема.

![alt text](pic/Part_3_1.png)
![alt text](pic/Part_3_2.png)

## Часть 4
Это последовательная схема.

![alt text](pic/Part_4_1.png)
![alt text](pic/Part_4_2.png)

## Часть 5
Это последовательная схема.

![alt text](pic/Part_5.png)

## Часть 6
Это последовательная схема. Схема состоит из комбинационной логики и одного бита памяти (т.е. одного триггера). Выход триггера передается через wire *state*.

![alt text](pic/Part_6.png)