Fitter report for orga
Sun Jun 18 19:25:05 2023
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing
 32. Advanced Data - General
 33. Advanced Data - Placement Preparation
 34. Advanced Data - Placement
 35. Advanced Data - Routing
 36. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 18 19:25:05 2023   ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name                      ; orga                                    ;
; Top-level Entity Name              ; CPU                                     ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C20F484C8                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 501 / 18,752 ( 3 % )                    ;
;     Total combinational functions  ; 472 / 18,752 ( 3 % )                    ;
;     Dedicated logic registers      ; 93 / 18,752 ( < 1 % )                   ;
; Total registers                    ; 93                                      ;
; Total pins                         ; 109 / 315 ( 35 % )                      ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                     ;
; Embedded Multiplier 9-bit elements ; 2 / 52 ( 4 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C20F484C8                   ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 676 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 676 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 676     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Hp/Desktop/New folder/orga.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 501 / 18,752 ( 3 % )  ;
;     -- Combinational with no register       ; 408                   ;
;     -- Register only                        ; 29                    ;
;     -- Combinational with a register        ; 64                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 187                   ;
;     -- 3 input functions                    ; 226                   ;
;     -- <=2 input functions                  ; 59                    ;
;     -- Register only                        ; 29                    ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 268                   ;
;     -- arithmetic mode                      ; 204                   ;
;                                             ;                       ;
; Total registers*                            ; 93 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 93 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 36 / 1,172 ( 3 % )    ;
; User inserted logic elements                ; 0                     ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 109 / 315 ( 35 % )    ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )        ;
; Global signals                              ; 1                     ;
; M4Ks                                        ; 0 / 52 ( 0 % )        ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )         ;
; Global clocks                               ; 1 / 16 ( 6 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 1%          ;
; Peak interconnect usage (total/H/V)         ; 4% / 6% / 3%          ;
; Maximum fan-out node                        ; clock~clkctrl         ;
; Maximum fan-out                             ; 93                    ;
; Highest non-global fan-out signal           ; MBR[0]~reg0           ;
; Highest non-global fan-out                  ; 25                    ;
; Total fan-out                               ; 1970                  ;
; Average fan-out                             ; 2.81                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; MemData[0]  ; B7    ; 3        ; 11           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[10] ; R2    ; 1        ; 0            ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[11] ; T5    ; 1        ; 0            ; 6            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[12] ; A8    ; 3        ; 13           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[13] ; AB9   ; 8        ; 18           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[14] ; AA9   ; 8        ; 18           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[15] ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[1]  ; W7    ; 8        ; 9            ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[2]  ; H3    ; 2        ; 0            ; 19           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[3]  ; R1    ; 1        ; 0            ; 8            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[4]  ; M5    ; 1        ; 0            ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[5]  ; T1    ; 1        ; 0            ; 8            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[6]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[7]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[8]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MemData[9]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clock       ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AC[0]      ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[10]     ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[11]     ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[12]     ; N22   ; 6        ; 50           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[13]     ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[14]     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[15]     ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[1]      ; AA8   ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[2]      ; B16   ; 4        ; 33           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[3]      ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[4]      ; F12   ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[5]      ; P2    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[6]      ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[7]      ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[8]      ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; AC[9]      ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[0]      ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[10]     ; U2    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[11]     ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[12]     ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[13]     ; T2    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[14]     ; F11   ; 3        ; 18           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[15]     ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[1]      ; E9    ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[2]      ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[3]      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[4]      ; V8    ; 8        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[5]      ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[6]      ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[7]      ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[8]      ; AA6   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; IR[9]      ; U1    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[0]     ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[10]    ; U8    ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[1]     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[2]     ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[3]     ; F9    ; 3        ; 11           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[4]     ; V1    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[5]     ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[6]     ; V9    ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[7]     ; P8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[8]     ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MAR[9]     ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[0]     ; K22   ; 5        ; 50           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[10]    ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[11]    ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[12]    ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[13]    ; W9    ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[14]    ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[15]    ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[1]     ; P1    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[2]     ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[3]     ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[4]     ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[5]     ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[6]     ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[7]     ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[8]     ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MBR[9]     ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[0]  ; M6    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[10] ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[11] ; M18   ; 6        ; 50           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[12] ; AB8   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[13] ; R9    ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[15] ; U9    ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[1]  ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[2]  ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[3]  ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[4]  ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[5]  ; P9    ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[6]  ; H11   ; 3        ; 20           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[7]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[8]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MemOut[9]  ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[0]      ; W8    ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[10]     ; E8    ; 3        ; 11           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[1]      ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[2]      ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[3]      ; F8    ; 3        ; 9            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[4]      ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[5]      ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[6]      ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[7]      ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[8]      ; D8    ; 3        ; 9            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; PC[9]      ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; SR[0]      ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; SR[1]      ; E7    ; 3        ; 5            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; SR[2]      ; D21   ; 5        ; 50           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; SR[3]      ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; rd         ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wr         ; F10   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 26 / 41 ( 63 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 33 ( 45 % ) ; 3.3V          ; --           ;
; 3        ; 24 / 43 ( 56 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 5 / 36 ( 14 % )  ; 3.3V          ; --           ;
; 7        ; 8 / 40 ( 20 % )  ; 3.3V          ; --           ;
; 8        ; 30 / 43 ( 70 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; MemOut[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; MemData[12]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; IR[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; MBR[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; AC[11]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; IR[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; MemData[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; AC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; MemData[14]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; AC[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; MBR[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; MBR[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; MBR[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; MemOut[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; MemOut[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; MemOut[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; MemData[13]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; AC[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; MBR[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; AC[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; AC[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; MemData[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 303        ; 3        ; PC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 297        ; 3        ; AC[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; AC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; MBR[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; AC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; MAR[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 296        ; 3        ; rd                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; MAR[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 309        ; 3        ; PC[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 302        ; 3        ; MemOut[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; SR[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; PC[9]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 21         ; 2        ; PC[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; SR[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 308        ; 3        ; PC[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 3        ; IR[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; PC[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 23         ; 2        ; MAR[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; PC[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 307        ; 3        ; MAR[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 295        ; 3        ; wr                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; IR[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; AC[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; IR[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 2        ; IR[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 27         ; 2        ; MemData[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; MAR[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; MBR[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; MemOut[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; PC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 30         ; 2        ; IR[12]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; IR[11]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; MBR[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 38         ; 2        ; MemData[15]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; MemOut[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; MemData[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 44         ; 1        ; MemOut[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; MemOut[11]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ; 201        ; 6        ; MBR[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; MemData[9]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 46         ; 1        ; MemData[7]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 51         ; 1        ; IR[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 52         ; 1        ; MBR[14]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; AC[10]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; AC[15]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 200        ; 6        ; AC[12]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 47         ; 1        ; MBR[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 48         ; 1        ; AC[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 50         ; 1        ; AC[9]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; PC[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 56         ; 1        ; PC[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; MAR[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 94         ; 8        ; MemOut[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; MemData[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 58         ; 1        ; MemData[10]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; IR[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 64         ; 1        ; IR[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 54         ; 1        ; MAR[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 53         ; 1        ; MAR[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 109        ; 8        ; MemOut[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 108        ; 8        ; MemOut[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 116        ; 8        ; MBR[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; SR[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; MemData[5]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 60         ; 1        ; IR[13]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; MemData[11]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; IR[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 131        ; 7        ; MBR[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; IR[9]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 62         ; 1        ; IR[10]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 70         ; 1        ; MemOut[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; MAR[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U9       ; 106        ; 8        ; MemOut[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 107        ; 8        ; MemOut[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; MBR[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; MAR[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; IR[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 101        ; 8        ; MAR[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; MemOut[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; MemData[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 100        ; 8        ; PC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ; 105        ; 8        ; MBR[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; AC[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; SR[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; MemData[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; MBR[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                    ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; |CPU                                   ; 501 (152)   ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 109  ; 0            ; 408 (64)     ; 29 (29)           ; 64 (59)          ; |CPU                                                                                                                   ; work         ;
;    |lpm_divide:Div0|                   ; 349 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 344 (0)      ; 0 (0)             ; 5 (0)            ; |CPU|lpm_divide:Div0                                                                                                   ; work         ;
;       |lpm_divide_rto:auto_generated|  ; 349 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 344 (0)      ; 0 (0)             ; 5 (0)            ; |CPU|lpm_divide:Div0|lpm_divide_rto:auto_generated                                                                     ; work         ;
;          |abs_divider_8dg:divider|     ; 349 (32)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 344 (32)     ; 0 (0)             ; 5 (0)            ; |CPU|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider                                             ; work         ;
;             |alt_u_div_s5f:divider|    ; 285 (282)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (282)    ; 0 (0)             ; 0 (0)            ; |CPU|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider                       ; work         ;
;                |add_sub_lkc:add_sub_0| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |CPU|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_lkc:add_sub_0 ; work         ;
;                |add_sub_mkc:add_sub_1| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |CPU|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1 ; work         ;
;             |lpm_abs_2s9:my_abs_den|   ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |CPU|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den                      ; work         ;
;             |lpm_abs_2s9:my_abs_num|   ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |CPU|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num                      ; work         ;
;    |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU|lpm_mult:Mult0                                                                                                    ; work         ;
;       |mult_5o01:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU|lpm_mult:Mult0|mult_5o01:auto_generated                                                                           ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; MemOut[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; MemOut[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; rd          ; Output   ; --            ; --            ; --                    ; --  ;
; wr          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; IR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; IR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; IR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; IR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; IR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; IR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; IR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; IR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; IR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; IR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; IR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; IR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; IR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; IR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; IR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; IR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; MBR[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; AC[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; AC[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; AC[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; AC[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; AC[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; AC[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; AC[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; AC[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; AC[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; AC[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; AC[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; AC[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; AC[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; AC[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; AC[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; AC[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; SR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; SR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; SR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; SR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; clock       ; Input    ; 0             ; 0             ; --                    ; --  ;
; MemData[0]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[1]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[2]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[3]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[4]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[5]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[6]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[7]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[8]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[9]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[10] ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[11] ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[12] ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[13] ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[14] ; Input    ; 6             ; 6             ; --                    ; --  ;
; MemData[15] ; Input    ; 0             ; 0             ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------+
; Pad To Core Delay Chain Fanout                         ;
+--------------------------+-------------------+---------+
; Source Pin / Fanout      ; Pad To Core Index ; Setting ;
+--------------------------+-------------------+---------+
; clock                    ;                   ;         ;
; MemData[0]               ;                   ;         ;
;      - MBR[0]~16         ; 1                 ; 6       ;
;      - IR[0]~reg0feeder  ; 1                 ; 6       ;
; MemData[1]               ;                   ;         ;
;      - IR[1]~reg0        ; 1                 ; 6       ;
;      - MBR[1]~17         ; 1                 ; 6       ;
; MemData[2]               ;                   ;         ;
;      - MBR[2]~18         ; 0                 ; 6       ;
;      - IR[2]~reg0feeder  ; 0                 ; 6       ;
; MemData[3]               ;                   ;         ;
;      - MBR[3]~19         ; 0                 ; 6       ;
;      - IR[3]~reg0feeder  ; 0                 ; 6       ;
; MemData[4]               ;                   ;         ;
;      - MBR[4]~20         ; 1                 ; 6       ;
;      - IR[4]~reg0feeder  ; 1                 ; 6       ;
; MemData[5]               ;                   ;         ;
;      - IR[5]~reg0        ; 1                 ; 6       ;
;      - MBR[5]~21         ; 1                 ; 6       ;
; MemData[6]               ;                   ;         ;
;      - IR[6]~reg0        ; 1                 ; 6       ;
;      - MBR[6]~22         ; 1                 ; 6       ;
; MemData[7]               ;                   ;         ;
;      - IR[7]~reg0        ; 1                 ; 6       ;
;      - MBR[7]~23         ; 1                 ; 6       ;
; MemData[8]               ;                   ;         ;
;      - MBR[8]~24         ; 0                 ; 6       ;
;      - IR[8]~reg0feeder  ; 0                 ; 6       ;
; MemData[9]               ;                   ;         ;
;      - IR[9]~reg0        ; 1                 ; 6       ;
;      - MBR[9]~25         ; 1                 ; 6       ;
; MemData[10]              ;                   ;         ;
;      - MBR[10]~26        ; 1                 ; 6       ;
;      - IR[10]~reg0feeder ; 1                 ; 6       ;
; MemData[11]              ;                   ;         ;
;      - IR[11]~reg0       ; 0                 ; 6       ;
;      - MBR~30            ; 0                 ; 6       ;
; MemData[12]              ;                   ;         ;
;      - IR[12]~reg0       ; 0                 ; 6       ;
;      - MBR~31            ; 0                 ; 6       ;
; MemData[13]              ;                   ;         ;
;      - IR[13]~reg0       ; 0                 ; 6       ;
;      - MBR~32            ; 0                 ; 6       ;
; MemData[14]              ;                   ;         ;
;      - IR[14]~reg0       ; 0                 ; 6       ;
;      - MBR~33            ; 0                 ; 6       ;
; MemData[15]              ;                   ;         ;
+--------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                           ;
+--------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name         ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; AC[0]~101    ; LCCOMB_X19_Y13_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MAR[10]~11   ; LCCOMB_X11_Y13_N30 ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MBR[0]~29    ; LCCOMB_X18_Y13_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MBR[10]~27   ; LCCOMB_X18_Y13_N22 ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; MemOut[0]~32 ; LCCOMB_X19_Y13_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PC[7]~13     ; LCCOMB_X18_Y13_N4  ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Selector46~1 ; LCCOMB_X18_Y13_N30 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock        ; PIN_M1             ; 93      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; state.001    ; LCFF_X18_Y13_N27   ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; state.011    ; LCFF_X18_Y13_N31   ; 18      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+--------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_M1   ; 93      ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; MBR[0]~reg0                                                                                                              ; 25      ;
; AC[6]~97                                                                                                                 ; 24      ;
; AC[6]~96                                                                                                                 ; 24      ;
; MBR[15]~reg0                                                                                                             ; 22      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~59                  ; 22      ;
; AC[15]~reg0                                                                                                              ; 21      ;
; state.001                                                                                                                ; 18      ;
; state.011                                                                                                                ; 18      ;
; IR[11]~reg0                                                                                                              ; 18      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~31                  ; 18      ;
; Equal2~0                                                                                                                 ; 17      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30 ; 17      ;
; AC[0]~101                                                                                                                ; 16      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[221]                     ; 16      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[187]                     ; 16      ;
; MBR[0]~29                                                                                                                ; 16      ;
; MBR[10]~27                                                                                                               ; 16      ;
; MemOut[0]~32                                                                                                             ; 16      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28 ; 16      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~33                  ; 16      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|diff_signs                                         ; 15      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[204]                     ; 15      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26 ; 15      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[136]                     ; 14      ;
; state.010                                                                                                                ; 14      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~24 ; 14      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~39                  ; 14      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~37                  ; 14      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~35                  ; 14      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[170]                     ; 13      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22 ; 13      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[153]                     ; 12      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~20  ; 12      ;
; MAR[10]~11                                                                                                               ; 11      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[85]                      ; 11      ;
; PC[7]~13                                                                                                                 ; 11      ;
; IR[12]~reg0                                                                                                              ; 11      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~18   ; 11      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~45                  ; 11      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~43                  ; 11      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~41                  ; 11      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[119]                     ; 10      ;
; IR[14]~reg0                                                                                                              ; 10      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~16   ; 10      ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[102]                     ; 9       ;
; IR[13]~reg0                                                                                                              ; 9       ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~14   ; 9       ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~12   ; 8       ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~51                  ; 8       ;
; lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~49                  ; 8       ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                   ;
+------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_5o01:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 955 / 54,004 ( 2 % )   ;
; C16 interconnects          ; 11 / 2,100 ( < 1 % )   ;
; C4 interconnects           ; 663 / 36,000 ( 2 % )   ;
; Direct links               ; 159 / 54,004 ( < 1 % ) ;
; Global clocks              ; 1 / 16 ( 6 % )         ;
; Local interconnects        ; 187 / 18,752 ( < 1 % ) ;
; R24 interconnects          ; 41 / 1,900 ( 2 % )     ;
; R4 interconnects           ; 1,027 / 46,920 ( 2 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.92) ; Number of LABs  (Total = 36) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 26                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.83) ; Number of LABs  (Total = 36) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 14                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. load                       ; 3                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.72) ; Number of LABs  (Total = 36) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 15                           ;
; 17                                           ; 6                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.17) ; Number of LABs  (Total = 36) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 4                            ;
; 2                                                ; 1                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 0                            ;
; 6                                                ; 1                            ;
; 7                                                ; 0                            ;
; 8                                                ; 4                            ;
; 9                                                ; 3                            ;
; 10                                               ; 0                            ;
; 11                                               ; 7                            ;
; 12                                               ; 1                            ;
; 13                                               ; 0                            ;
; 14                                               ; 0                            ;
; 15                                               ; 3                            ;
; 16                                               ; 10                           ;
; 17                                               ; 1                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 22.14) ; Number of LABs  (Total = 36) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 4                            ;
; 30                                           ; 4                            ;
; 31                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                               ;
+------------------------------------------------------------------+------------------+
; Name                                                             ; Value            ;
+------------------------------------------------------------------+------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff               ;
; Mid Wire Use - Fit Attempt 1                                     ; 2                ;
; Mid Slack - Fit Attempt 1                                        ; -83117           ;
; Internal Atom Count - Fit Attempt 1                              ; 566              ;
; LE/ALM Count - Fit Attempt 1                                     ; 502              ;
; LAB Count - Fit Attempt 1                                        ; 37               ;
; Outputs per Lab - Fit Attempt 1                                  ; 10.865           ;
; Inputs per LAB - Fit Attempt 1                                   ; 21.162           ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.378            ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:33;1:4         ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:23;1:7;2:5;3:2 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:23;1:7;2:5;3:2 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:37             ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:23;1:14        ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:23;1:14        ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:23;1:10;2:4    ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:23;1:8;2:6     ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:23;1:14        ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:29;1:8         ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:37             ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:33;1:4         ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 0:1;1:30;2:3;3:3 ;
; LEs in Chains - Fit Attempt 1                                    ; 223              ;
; LEs in Long Chains - Fit Attempt 1                               ; 34               ;
; LABs with Chains - Fit Attempt 1                                 ; 20               ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                ;
; Time - Fit Attempt 1                                             ; 0                ;
+------------------------------------------------------------------+------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 1      ;
; Early Slack - Fit Attempt 1         ; -73607 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 2      ;
; Mid Slack - Fit Attempt 1           ; -71864 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 2      ;
; Mid Slack - Fit Attempt 1           ; -71864 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 2      ;
; Late Slack - Fit Attempt 1          ; -71864 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 1      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.031  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -64737      ;
; Early Wire Use - Fit Attempt 1      ; 2           ;
; Peak Regional Wire - Fit Attempt 1  ; 4           ;
; Mid Slack - Fit Attempt 1           ; -66637      ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 2           ;
; Time - Fit Attempt 1                ; 0           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.063       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Sun Jun 18 19:25:02 2023
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off orga -c orga
Info: Selected device EP2C20F484C8 for design "orga"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C8 is compatible
    Info: Device EP2C15AF484I8 is compatible
    Info: Device EP2C20F484I8 is compatible
    Info: Device EP2C20AF484I8 is compatible
    Info: Device EP2C35F484C8 is compatible
    Info: Device EP2C35F484I8 is compatible
    Info: Device EP2C50F484C8 is compatible
    Info: Device EP2C50F484I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Warning: No exact pin location assignment(s) for 109 pins of 109 total pins
    Info: Pin MemOut[0] not assigned to an exact location on the device
    Info: Pin MemOut[1] not assigned to an exact location on the device
    Info: Pin MemOut[2] not assigned to an exact location on the device
    Info: Pin MemOut[3] not assigned to an exact location on the device
    Info: Pin MemOut[4] not assigned to an exact location on the device
    Info: Pin MemOut[5] not assigned to an exact location on the device
    Info: Pin MemOut[6] not assigned to an exact location on the device
    Info: Pin MemOut[7] not assigned to an exact location on the device
    Info: Pin MemOut[8] not assigned to an exact location on the device
    Info: Pin MemOut[9] not assigned to an exact location on the device
    Info: Pin MemOut[10] not assigned to an exact location on the device
    Info: Pin MemOut[11] not assigned to an exact location on the device
    Info: Pin MemOut[12] not assigned to an exact location on the device
    Info: Pin MemOut[13] not assigned to an exact location on the device
    Info: Pin MemOut[14] not assigned to an exact location on the device
    Info: Pin MemOut[15] not assigned to an exact location on the device
    Info: Pin rd not assigned to an exact location on the device
    Info: Pin wr not assigned to an exact location on the device
    Info: Pin PC[0] not assigned to an exact location on the device
    Info: Pin PC[1] not assigned to an exact location on the device
    Info: Pin PC[2] not assigned to an exact location on the device
    Info: Pin PC[3] not assigned to an exact location on the device
    Info: Pin PC[4] not assigned to an exact location on the device
    Info: Pin PC[5] not assigned to an exact location on the device
    Info: Pin PC[6] not assigned to an exact location on the device
    Info: Pin PC[7] not assigned to an exact location on the device
    Info: Pin PC[8] not assigned to an exact location on the device
    Info: Pin PC[9] not assigned to an exact location on the device
    Info: Pin PC[10] not assigned to an exact location on the device
    Info: Pin IR[0] not assigned to an exact location on the device
    Info: Pin IR[1] not assigned to an exact location on the device
    Info: Pin IR[2] not assigned to an exact location on the device
    Info: Pin IR[3] not assigned to an exact location on the device
    Info: Pin IR[4] not assigned to an exact location on the device
    Info: Pin IR[5] not assigned to an exact location on the device
    Info: Pin IR[6] not assigned to an exact location on the device
    Info: Pin IR[7] not assigned to an exact location on the device
    Info: Pin IR[8] not assigned to an exact location on the device
    Info: Pin IR[9] not assigned to an exact location on the device
    Info: Pin IR[10] not assigned to an exact location on the device
    Info: Pin IR[11] not assigned to an exact location on the device
    Info: Pin IR[12] not assigned to an exact location on the device
    Info: Pin IR[13] not assigned to an exact location on the device
    Info: Pin IR[14] not assigned to an exact location on the device
    Info: Pin IR[15] not assigned to an exact location on the device
    Info: Pin MBR[0] not assigned to an exact location on the device
    Info: Pin MBR[1] not assigned to an exact location on the device
    Info: Pin MBR[2] not assigned to an exact location on the device
    Info: Pin MBR[3] not assigned to an exact location on the device
    Info: Pin MBR[4] not assigned to an exact location on the device
    Info: Pin MBR[5] not assigned to an exact location on the device
    Info: Pin MBR[6] not assigned to an exact location on the device
    Info: Pin MBR[7] not assigned to an exact location on the device
    Info: Pin MBR[8] not assigned to an exact location on the device
    Info: Pin MBR[9] not assigned to an exact location on the device
    Info: Pin MBR[10] not assigned to an exact location on the device
    Info: Pin MBR[11] not assigned to an exact location on the device
    Info: Pin MBR[12] not assigned to an exact location on the device
    Info: Pin MBR[13] not assigned to an exact location on the device
    Info: Pin MBR[14] not assigned to an exact location on the device
    Info: Pin MBR[15] not assigned to an exact location on the device
    Info: Pin AC[0] not assigned to an exact location on the device
    Info: Pin AC[1] not assigned to an exact location on the device
    Info: Pin AC[2] not assigned to an exact location on the device
    Info: Pin AC[3] not assigned to an exact location on the device
    Info: Pin AC[4] not assigned to an exact location on the device
    Info: Pin AC[5] not assigned to an exact location on the device
    Info: Pin AC[6] not assigned to an exact location on the device
    Info: Pin AC[7] not assigned to an exact location on the device
    Info: Pin AC[8] not assigned to an exact location on the device
    Info: Pin AC[9] not assigned to an exact location on the device
    Info: Pin AC[10] not assigned to an exact location on the device
    Info: Pin AC[11] not assigned to an exact location on the device
    Info: Pin AC[12] not assigned to an exact location on the device
    Info: Pin AC[13] not assigned to an exact location on the device
    Info: Pin AC[14] not assigned to an exact location on the device
    Info: Pin AC[15] not assigned to an exact location on the device
    Info: Pin MAR[0] not assigned to an exact location on the device
    Info: Pin MAR[1] not assigned to an exact location on the device
    Info: Pin MAR[2] not assigned to an exact location on the device
    Info: Pin MAR[3] not assigned to an exact location on the device
    Info: Pin MAR[4] not assigned to an exact location on the device
    Info: Pin MAR[5] not assigned to an exact location on the device
    Info: Pin MAR[6] not assigned to an exact location on the device
    Info: Pin MAR[7] not assigned to an exact location on the device
    Info: Pin MAR[8] not assigned to an exact location on the device
    Info: Pin MAR[9] not assigned to an exact location on the device
    Info: Pin MAR[10] not assigned to an exact location on the device
    Info: Pin SR[0] not assigned to an exact location on the device
    Info: Pin SR[1] not assigned to an exact location on the device
    Info: Pin SR[2] not assigned to an exact location on the device
    Info: Pin SR[3] not assigned to an exact location on the device
    Info: Pin clock not assigned to an exact location on the device
    Info: Pin MemData[0] not assigned to an exact location on the device
    Info: Pin MemData[1] not assigned to an exact location on the device
    Info: Pin MemData[2] not assigned to an exact location on the device
    Info: Pin MemData[3] not assigned to an exact location on the device
    Info: Pin MemData[4] not assigned to an exact location on the device
    Info: Pin MemData[5] not assigned to an exact location on the device
    Info: Pin MemData[6] not assigned to an exact location on the device
    Info: Pin MemData[7] not assigned to an exact location on the device
    Info: Pin MemData[8] not assigned to an exact location on the device
    Info: Pin MemData[9] not assigned to an exact location on the device
    Info: Pin MemData[10] not assigned to an exact location on the device
    Info: Pin MemData[11] not assigned to an exact location on the device
    Info: Pin MemData[12] not assigned to an exact location on the device
    Info: Pin MemData[13] not assigned to an exact location on the device
    Info: Pin MemData[14] not assigned to an exact location on the device
    Info: Pin MemData[15] not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clock (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 108 (unused VREF, 3.3V VCCIO, 16 input, 92 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  40 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Slack time is -71.659 ns between source register "MBR[1]~reg0" and destination register "AC[5]~reg0"
    Info: + Largest register to register requirement is 0.736 ns
    Info:   Shortest clock path from clock "clock" to destination register is 2.842 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.254 ns) + CELL(0.000 ns) = 1.108 ns; Loc. = Unassigned; Fanout = 93; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.068 ns) + CELL(0.666 ns) = 2.842 ns; Loc. = Unassigned; Fanout = 33; REG Node = 'AC[5]~reg0'
        Info: Total cell delay = 1.520 ns ( 53.48 % )
        Info: Total interconnect delay = 1.322 ns ( 46.52 % )
    Info:   Longest clock path from clock "clock" to destination register is 2.842 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.254 ns) + CELL(0.000 ns) = 1.108 ns; Loc. = Unassigned; Fanout = 93; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.068 ns) + CELL(0.666 ns) = 2.842 ns; Loc. = Unassigned; Fanout = 33; REG Node = 'AC[5]~reg0'
        Info: Total cell delay = 1.520 ns ( 53.48 % )
        Info: Total interconnect delay = 1.322 ns ( 46.52 % )
    Info:   Shortest clock path from clock "clock" to source register is 2.842 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.254 ns) + CELL(0.000 ns) = 1.108 ns; Loc. = Unassigned; Fanout = 93; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.068 ns) + CELL(0.666 ns) = 2.842 ns; Loc. = Unassigned; Fanout = 37; REG Node = 'MBR[1]~reg0'
        Info: Total cell delay = 1.520 ns ( 53.48 % )
        Info: Total interconnect delay = 1.322 ns ( 46.52 % )
    Info:   Longest clock path from clock "clock" to source register is 2.842 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.254 ns) + CELL(0.000 ns) = 1.108 ns; Loc. = Unassigned; Fanout = 93; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.068 ns) + CELL(0.666 ns) = 2.842 ns; Loc. = Unassigned; Fanout = 37; REG Node = 'MBR[1]~reg0'
        Info: Total cell delay = 1.520 ns ( 53.48 % )
        Info: Total interconnect delay = 1.322 ns ( 46.52 % )
    Info:   Micro clock to output delay of source is 0.304 ns
    Info:   Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 72.395 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 37; REG Node = 'MBR[1]~reg0'
        Info: 2: + IC(1.762 ns) + CELL(0.621 ns) = 2.383 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~32'
        Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 2.469 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~34'
        Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 2.555 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~36'
        Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 2.641 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~38'
        Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 2.727 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~40'
        Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 2.813 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~42'
        Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 2.899 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~44'
        Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 2.985 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~46'
        Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 3.071 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~48'
        Info: 11: + IC(0.000 ns) + CELL(0.086 ns) = 3.157 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~50'
        Info: 12: + IC(0.000 ns) + CELL(0.086 ns) = 3.243 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~52'
        Info: 13: + IC(0.000 ns) + CELL(0.506 ns) = 3.749 ns; Loc. = Unassigned; Fanout = 9; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~53'
        Info: 14: + IC(0.912 ns) + CELL(0.206 ns) = 4.867 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[136]~0'
        Info: 15: + IC(0.605 ns) + CELL(0.206 ns) = 5.678 ns; Loc. = Unassigned; Fanout = 15; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[136]'
        Info: 16: + IC(0.605 ns) + CELL(0.206 ns) = 6.489 ns; Loc. = Unassigned; Fanout = 12; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[85]'
        Info: 17: + IC(0.605 ns) + CELL(0.206 ns) = 7.300 ns; Loc. = Unassigned; Fanout = 8; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[34]'
        Info: 18: + IC(0.187 ns) + CELL(0.624 ns) = 8.111 ns; Loc. = Unassigned; Fanout = 6; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[1]'
        Info: 19: + IC(0.441 ns) + CELL(0.370 ns) = 8.922 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[0]~512'
        Info: 20: + IC(0.160 ns) + CELL(0.651 ns) = 9.733 ns; Loc. = Unassigned; Fanout = 4; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1|carry_eqn[1]~4'
        Info: 21: + IC(0.605 ns) + CELL(0.206 ns) = 10.544 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[16]~514'
        Info: 22: + IC(0.605 ns) + CELL(0.596 ns) = 11.745 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_2_result_int[1]~3'
        Info: 23: + IC(0.000 ns) + CELL(0.086 ns) = 11.831 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_2_result_int[2]~5'
        Info: 24: + IC(0.000 ns) + CELL(0.506 ns) = 12.337 ns; Loc. = Unassigned; Fanout = 6; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_2_result_int[3]~6'
        Info: 25: + IC(0.605 ns) + CELL(0.206 ns) = 13.148 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[32]~517'
        Info: 26: + IC(1.319 ns) + CELL(0.596 ns) = 15.063 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_3_result_int[1]~3'
        Info: 27: + IC(0.000 ns) + CELL(0.086 ns) = 15.149 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_3_result_int[2]~5'
        Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 15.235 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_3_result_int[3]~7'
        Info: 29: + IC(0.000 ns) + CELL(0.506 ns) = 15.741 ns; Loc. = Unassigned; Fanout = 7; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_3_result_int[4]~8'
        Info: 30: + IC(0.605 ns) + CELL(0.206 ns) = 16.552 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[48]~521'
        Info: 31: + IC(0.605 ns) + CELL(0.596 ns) = 17.753 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[1]~3'
        Info: 32: + IC(0.000 ns) + CELL(0.086 ns) = 17.839 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[2]~5'
        Info: 33: + IC(0.000 ns) + CELL(0.086 ns) = 17.925 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[3]~7'
        Info: 34: + IC(0.000 ns) + CELL(0.086 ns) = 18.011 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[4]~9'
        Info: 35: + IC(0.000 ns) + CELL(0.506 ns) = 18.517 ns; Loc. = Unassigned; Fanout = 8; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[5]~10'
        Info: 36: + IC(0.605 ns) + CELL(0.206 ns) = 19.328 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[64]~526'
        Info: 37: + IC(0.912 ns) + CELL(0.596 ns) = 20.836 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[1]~3'
        Info: 38: + IC(0.000 ns) + CELL(0.086 ns) = 20.922 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[2]~5'
        Info: 39: + IC(0.000 ns) + CELL(0.086 ns) = 21.008 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[3]~7'
        Info: 40: + IC(0.000 ns) + CELL(0.086 ns) = 21.094 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[4]~9'
        Info: 41: + IC(0.000 ns) + CELL(0.086 ns) = 21.180 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[5]~11'
        Info: 42: + IC(0.000 ns) + CELL(0.506 ns) = 21.686 ns; Loc. = Unassigned; Fanout = 9; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~12'
        Info: 43: + IC(0.605 ns) + CELL(0.206 ns) = 22.497 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[80]~532'
        Info: 44: + IC(2.395 ns) + CELL(0.596 ns) = 25.488 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[1]~3'
        Info: 45: + IC(0.000 ns) + CELL(0.086 ns) = 25.574 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[2]~5'
        Info: 46: + IC(0.000 ns) + CELL(0.086 ns) = 25.660 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[3]~7'
        Info: 47: + IC(0.000 ns) + CELL(0.086 ns) = 25.746 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[4]~9'
        Info: 48: + IC(0.000 ns) + CELL(0.086 ns) = 25.832 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[5]~11'
        Info: 49: + IC(0.000 ns) + CELL(0.086 ns) = 25.918 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[6]~13'
        Info: 50: + IC(0.000 ns) + CELL(0.506 ns) = 26.424 ns; Loc. = Unassigned; Fanout = 10; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~14'
        Info: 51: + IC(0.605 ns) + CELL(0.206 ns) = 27.235 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[96]~539'
        Info: 52: + IC(0.912 ns) + CELL(0.596 ns) = 28.743 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[1]~3'
        Info: 53: + IC(0.000 ns) + CELL(0.086 ns) = 28.829 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[2]~5'
        Info: 54: + IC(0.000 ns) + CELL(0.086 ns) = 28.915 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[3]~7'
        Info: 55: + IC(0.000 ns) + CELL(0.086 ns) = 29.001 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[4]~9'
        Info: 56: + IC(0.000 ns) + CELL(0.086 ns) = 29.087 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[5]~11'
        Info: 57: + IC(0.000 ns) + CELL(0.086 ns) = 29.173 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[6]~13'
        Info: 58: + IC(0.000 ns) + CELL(0.086 ns) = 29.259 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[7]~15'
        Info: 59: + IC(0.000 ns) + CELL(0.506 ns) = 29.765 ns; Loc. = Unassigned; Fanout = 11; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~16'
        Info: 60: + IC(0.605 ns) + CELL(0.206 ns) = 30.576 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[112]~547'
        Info: 61: + IC(0.912 ns) + CELL(0.596 ns) = 32.084 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[1]~3'
        Info: 62: + IC(0.000 ns) + CELL(0.086 ns) = 32.170 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[2]~5'
        Info: 63: + IC(0.000 ns) + CELL(0.086 ns) = 32.256 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[3]~7'
        Info: 64: + IC(0.000 ns) + CELL(0.086 ns) = 32.342 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[4]~9'
        Info: 65: + IC(0.000 ns) + CELL(0.086 ns) = 32.428 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[5]~11'
        Info: 66: + IC(0.000 ns) + CELL(0.086 ns) = 32.514 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[6]~13'
        Info: 67: + IC(0.000 ns) + CELL(0.086 ns) = 32.600 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[7]~15'
        Info: 68: + IC(0.000 ns) + CELL(0.086 ns) = 32.686 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[8]~17'
        Info: 69: + IC(0.000 ns) + CELL(0.506 ns) = 33.192 ns; Loc. = Unassigned; Fanout = 12; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~18'
        Info: 70: + IC(0.605 ns) + CELL(0.206 ns) = 34.003 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[128]~556'
        Info: 71: + IC(0.912 ns) + CELL(0.596 ns) = 35.511 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[1]~3'
        Info: 72: + IC(0.000 ns) + CELL(0.086 ns) = 35.597 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[2]~5'
        Info: 73: + IC(0.000 ns) + CELL(0.086 ns) = 35.683 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[3]~7'
        Info: 74: + IC(0.000 ns) + CELL(0.086 ns) = 35.769 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[4]~9'
        Info: 75: + IC(0.000 ns) + CELL(0.086 ns) = 35.855 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[5]~11'
        Info: 76: + IC(0.000 ns) + CELL(0.086 ns) = 35.941 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[6]~13'
        Info: 77: + IC(0.000 ns) + CELL(0.086 ns) = 36.027 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[7]~15'
        Info: 78: + IC(0.000 ns) + CELL(0.086 ns) = 36.113 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[8]~17'
        Info: 79: + IC(0.000 ns) + CELL(0.086 ns) = 36.199 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[9]~19'
        Info: 80: + IC(0.000 ns) + CELL(0.506 ns) = 36.705 ns; Loc. = Unassigned; Fanout = 13; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~20'
        Info: 81: + IC(1.329 ns) + CELL(0.206 ns) = 38.240 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[144]~566'
        Info: 82: + IC(1.318 ns) + CELL(0.596 ns) = 40.154 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[1]~3'
        Info: 83: + IC(0.000 ns) + CELL(0.086 ns) = 40.240 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[2]~5'
        Info: 84: + IC(0.000 ns) + CELL(0.086 ns) = 40.326 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[3]~7'
        Info: 85: + IC(0.000 ns) + CELL(0.086 ns) = 40.412 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[4]~9'
        Info: 86: + IC(0.000 ns) + CELL(0.086 ns) = 40.498 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[5]~11'
        Info: 87: + IC(0.000 ns) + CELL(0.086 ns) = 40.584 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[6]~13'
        Info: 88: + IC(0.000 ns) + CELL(0.086 ns) = 40.670 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[7]~15'
        Info: 89: + IC(0.000 ns) + CELL(0.086 ns) = 40.756 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[8]~17'
        Info: 90: + IC(0.000 ns) + CELL(0.086 ns) = 40.842 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[9]~19'
        Info: 91: + IC(0.000 ns) + CELL(0.086 ns) = 40.928 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[10]~21'
        Info: 92: + IC(0.000 ns) + CELL(0.506 ns) = 41.434 ns; Loc. = Unassigned; Fanout = 14; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22'
        Info: 93: + IC(1.318 ns) + CELL(0.206 ns) = 42.958 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[160]~577'
        Info: 94: + IC(0.912 ns) + CELL(0.596 ns) = 44.466 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[1]~3'
        Info: 95: + IC(0.000 ns) + CELL(0.086 ns) = 44.552 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[2]~5'
        Info: 96: + IC(0.000 ns) + CELL(0.086 ns) = 44.638 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[3]~7'
        Info: 97: + IC(0.000 ns) + CELL(0.086 ns) = 44.724 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[4]~9'
        Info: 98: + IC(0.000 ns) + CELL(0.086 ns) = 44.810 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[5]~11'
        Info: 99: + IC(0.000 ns) + CELL(0.086 ns) = 44.896 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[6]~13'
        Info: 100: + IC(0.000 ns) + CELL(0.086 ns) = 44.982 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[7]~15'
        Info: 101: + IC(0.000 ns) + CELL(0.086 ns) = 45.068 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[8]~17'
        Info: 102: + IC(0.000 ns) + CELL(0.086 ns) = 45.154 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[9]~19'
        Info: 103: + IC(0.000 ns) + CELL(0.086 ns) = 45.240 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[10]~21'
        Info: 104: + IC(0.000 ns) + CELL(0.086 ns) = 45.326 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[11]~23'
        Info: 105: + IC(0.000 ns) + CELL(0.506 ns) = 45.832 ns; Loc. = Unassigned; Fanout = 15; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~24'
        Info: 106: + IC(1.290 ns) + CELL(0.206 ns) = 47.328 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[176]~589'
        Info: 107: + IC(0.912 ns) + CELL(0.596 ns) = 48.836 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[1]~3'
        Info: 108: + IC(0.000 ns) + CELL(0.086 ns) = 48.922 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[2]~5'
        Info: 109: + IC(0.000 ns) + CELL(0.086 ns) = 49.008 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[3]~7'
        Info: 110: + IC(0.000 ns) + CELL(0.086 ns) = 49.094 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[4]~9'
        Info: 111: + IC(0.000 ns) + CELL(0.086 ns) = 49.180 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[5]~11'
        Info: 112: + IC(0.000 ns) + CELL(0.086 ns) = 49.266 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[6]~13'
        Info: 113: + IC(0.000 ns) + CELL(0.086 ns) = 49.352 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[7]~15'
        Info: 114: + IC(0.000 ns) + CELL(0.086 ns) = 49.438 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[8]~17'
        Info: 115: + IC(0.000 ns) + CELL(0.086 ns) = 49.524 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[9]~19'
        Info: 116: + IC(0.000 ns) + CELL(0.086 ns) = 49.610 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[10]~21'
        Info: 117: + IC(0.000 ns) + CELL(0.086 ns) = 49.696 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[11]~23'
        Info: 118: + IC(0.000 ns) + CELL(0.086 ns) = 49.782 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[12]~25'
        Info: 119: + IC(0.000 ns) + CELL(0.506 ns) = 50.288 ns; Loc. = Unassigned; Fanout = 16; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26'
        Info: 120: + IC(1.318 ns) + CELL(0.206 ns) = 51.812 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[192]~602'
        Info: 121: + IC(0.912 ns) + CELL(0.596 ns) = 53.320 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[1]~3'
        Info: 122: + IC(0.000 ns) + CELL(0.086 ns) = 53.406 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[2]~5'
        Info: 123: + IC(0.000 ns) + CELL(0.086 ns) = 53.492 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[3]~7'
        Info: 124: + IC(0.000 ns) + CELL(0.086 ns) = 53.578 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[4]~9'
        Info: 125: + IC(0.000 ns) + CELL(0.086 ns) = 53.664 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[5]~11'
        Info: 126: + IC(0.000 ns) + CELL(0.086 ns) = 53.750 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[6]~13'
        Info: 127: + IC(0.000 ns) + CELL(0.086 ns) = 53.836 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[7]~15'
        Info: 128: + IC(0.000 ns) + CELL(0.086 ns) = 53.922 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[8]~17'
        Info: 129: + IC(0.000 ns) + CELL(0.086 ns) = 54.008 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[9]~19'
        Info: 130: + IC(0.000 ns) + CELL(0.086 ns) = 54.094 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[10]~21'
        Info: 131: + IC(0.000 ns) + CELL(0.086 ns) = 54.180 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[11]~23'
        Info: 132: + IC(0.000 ns) + CELL(0.086 ns) = 54.266 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[12]~25'
        Info: 133: + IC(0.000 ns) + CELL(0.086 ns) = 54.352 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[13]~27'
        Info: 134: + IC(0.000 ns) + CELL(0.506 ns) = 54.858 ns; Loc. = Unassigned; Fanout = 17; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28'
        Info: 135: + IC(1.319 ns) + CELL(0.206 ns) = 56.383 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[210]~614'
        Info: 136: + IC(1.318 ns) + CELL(0.596 ns) = 58.297 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[3]~7'
        Info: 137: + IC(0.000 ns) + CELL(0.086 ns) = 58.383 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[4]~9'
        Info: 138: + IC(0.000 ns) + CELL(0.086 ns) = 58.469 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[5]~11'
        Info: 139: + IC(0.000 ns) + CELL(0.086 ns) = 58.555 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[6]~13'
        Info: 140: + IC(0.000 ns) + CELL(0.086 ns) = 58.641 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[7]~15'
        Info: 141: + IC(0.000 ns) + CELL(0.086 ns) = 58.727 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[8]~17'
        Info: 142: + IC(0.000 ns) + CELL(0.086 ns) = 58.813 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[9]~19'
        Info: 143: + IC(0.000 ns) + CELL(0.086 ns) = 58.899 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[10]~21'
        Info: 144: + IC(0.000 ns) + CELL(0.086 ns) = 58.985 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[11]~23'
        Info: 145: + IC(0.000 ns) + CELL(0.086 ns) = 59.071 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[12]~25'
        Info: 146: + IC(0.000 ns) + CELL(0.086 ns) = 59.157 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[13]~27'
        Info: 147: + IC(0.000 ns) + CELL(0.086 ns) = 59.243 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[14]~29'
        Info: 148: + IC(0.000 ns) + CELL(0.506 ns) = 59.749 ns; Loc. = Unassigned; Fanout = 18; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30'
        Info: 149: + IC(1.319 ns) + CELL(0.206 ns) = 61.274 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[224]~631'
        Info: 150: + IC(0.605 ns) + CELL(0.596 ns) = 62.475 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[1]~3'
        Info: 151: + IC(0.000 ns) + CELL(0.086 ns) = 62.561 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[2]~5'
        Info: 152: + IC(0.000 ns) + CELL(0.086 ns) = 62.647 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[3]~7'
        Info: 153: + IC(0.000 ns) + CELL(0.086 ns) = 62.733 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[4]~9'
        Info: 154: + IC(0.000 ns) + CELL(0.086 ns) = 62.819 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[5]~11'
        Info: 155: + IC(0.000 ns) + CELL(0.086 ns) = 62.905 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[6]~13'
        Info: 156: + IC(0.000 ns) + CELL(0.086 ns) = 62.991 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[7]~15'
        Info: 157: + IC(0.107 ns) + CELL(0.086 ns) = 63.184 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[8]~17'
        Info: 158: + IC(0.000 ns) + CELL(0.086 ns) = 63.270 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[9]~19'
        Info: 159: + IC(0.000 ns) + CELL(0.086 ns) = 63.356 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[10]~21'
        Info: 160: + IC(0.000 ns) + CELL(0.086 ns) = 63.442 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[11]~23'
        Info: 161: + IC(0.000 ns) + CELL(0.086 ns) = 63.528 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[12]~25'
        Info: 162: + IC(0.000 ns) + CELL(0.086 ns) = 63.614 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[13]~27'
        Info: 163: + IC(0.000 ns) + CELL(0.086 ns) = 63.700 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[14]~29'
        Info: 164: + IC(0.000 ns) + CELL(0.086 ns) = 63.786 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[15]~31'
        Info: 165: + IC(0.000 ns) + CELL(0.506 ns) = 64.292 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~32'
        Info: 166: + IC(2.335 ns) + CELL(0.621 ns) = 67.248 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~46'
        Info: 167: + IC(0.000 ns) + CELL(0.086 ns) = 67.334 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~48'
        Info: 168: + IC(0.000 ns) + CELL(0.086 ns) = 67.420 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~50'
        Info: 169: + IC(0.000 ns) + CELL(0.086 ns) = 67.506 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~52'
        Info: 170: + IC(0.000 ns) + CELL(0.086 ns) = 67.592 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~54'
        Info: 171: + IC(0.000 ns) + CELL(0.506 ns) = 68.098 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~55'
        Info: 172: + IC(1.922 ns) + CELL(0.650 ns) = 70.670 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|quotient[5]~22'
        Info: 173: + IC(0.187 ns) + CELL(0.623 ns) = 71.480 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'AC~110'
        Info: 174: + IC(0.441 ns) + CELL(0.366 ns) = 72.287 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'AC~111'
        Info: 175: + IC(0.000 ns) + CELL(0.108 ns) = 72.395 ns; Loc. = Unassigned; Fanout = 33; REG Node = 'AC[5]~reg0'
        Info: Total cell delay = 34.844 ns ( 48.13 % )
        Info: Total interconnect delay = 37.551 ns ( 51.87 % )
Info: Estimated most critical path is register to register delay of 72.395 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X16_Y14; Fanout = 37; REG Node = 'MBR[1]~reg0'
    Info: 2: + IC(1.762 ns) + CELL(0.621 ns) = 2.383 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~32'
    Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 2.469 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~34'
    Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 2.555 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~36'
    Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 2.641 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~38'
    Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 2.727 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~40'
    Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 2.813 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~42'
    Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 2.899 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~44'
    Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 2.985 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~46'
    Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 3.071 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~48'
    Info: 11: + IC(0.000 ns) + CELL(0.086 ns) = 3.157 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~50'
    Info: 12: + IC(0.000 ns) + CELL(0.086 ns) = 3.243 ns; Loc. = LAB_X12_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~52'
    Info: 13: + IC(0.000 ns) + CELL(0.506 ns) = 3.749 ns; Loc. = LAB_X12_Y12; Fanout = 9; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~53'
    Info: 14: + IC(0.912 ns) + CELL(0.206 ns) = 4.867 ns; Loc. = LAB_X13_Y12; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[136]~0'
    Info: 15: + IC(0.605 ns) + CELL(0.206 ns) = 5.678 ns; Loc. = LAB_X13_Y12; Fanout = 15; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[136]'
    Info: 16: + IC(0.605 ns) + CELL(0.206 ns) = 6.489 ns; Loc. = LAB_X13_Y12; Fanout = 12; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[85]'
    Info: 17: + IC(0.605 ns) + CELL(0.206 ns) = 7.300 ns; Loc. = LAB_X13_Y12; Fanout = 8; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[34]'
    Info: 18: + IC(0.187 ns) + CELL(0.624 ns) = 8.111 ns; Loc. = LAB_X13_Y12; Fanout = 6; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[1]'
    Info: 19: + IC(0.441 ns) + CELL(0.370 ns) = 8.922 ns; Loc. = LAB_X13_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[0]~512'
    Info: 20: + IC(0.160 ns) + CELL(0.651 ns) = 9.733 ns; Loc. = LAB_X13_Y12; Fanout = 4; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1|carry_eqn[1]~4'
    Info: 21: + IC(0.605 ns) + CELL(0.206 ns) = 10.544 ns; Loc. = LAB_X13_Y12; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[16]~514'
    Info: 22: + IC(0.605 ns) + CELL(0.596 ns) = 11.745 ns; Loc. = LAB_X13_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_2_result_int[1]~3'
    Info: 23: + IC(0.000 ns) + CELL(0.086 ns) = 11.831 ns; Loc. = LAB_X13_Y12; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_2_result_int[2]~5'
    Info: 24: + IC(0.000 ns) + CELL(0.506 ns) = 12.337 ns; Loc. = LAB_X13_Y12; Fanout = 6; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_2_result_int[3]~6'
    Info: 25: + IC(0.605 ns) + CELL(0.206 ns) = 13.148 ns; Loc. = LAB_X13_Y12; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[32]~517'
    Info: 26: + IC(1.319 ns) + CELL(0.596 ns) = 15.063 ns; Loc. = LAB_X13_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_3_result_int[1]~3'
    Info: 27: + IC(0.000 ns) + CELL(0.086 ns) = 15.149 ns; Loc. = LAB_X13_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_3_result_int[2]~5'
    Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 15.235 ns; Loc. = LAB_X13_Y13; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_3_result_int[3]~7'
    Info: 29: + IC(0.000 ns) + CELL(0.506 ns) = 15.741 ns; Loc. = LAB_X13_Y13; Fanout = 7; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_3_result_int[4]~8'
    Info: 30: + IC(0.605 ns) + CELL(0.206 ns) = 16.552 ns; Loc. = LAB_X13_Y13; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[48]~521'
    Info: 31: + IC(0.605 ns) + CELL(0.596 ns) = 17.753 ns; Loc. = LAB_X13_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[1]~3'
    Info: 32: + IC(0.000 ns) + CELL(0.086 ns) = 17.839 ns; Loc. = LAB_X13_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[2]~5'
    Info: 33: + IC(0.000 ns) + CELL(0.086 ns) = 17.925 ns; Loc. = LAB_X13_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[3]~7'
    Info: 34: + IC(0.000 ns) + CELL(0.086 ns) = 18.011 ns; Loc. = LAB_X13_Y13; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[4]~9'
    Info: 35: + IC(0.000 ns) + CELL(0.506 ns) = 18.517 ns; Loc. = LAB_X13_Y13; Fanout = 8; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[5]~10'
    Info: 36: + IC(0.605 ns) + CELL(0.206 ns) = 19.328 ns; Loc. = LAB_X13_Y13; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[64]~526'
    Info: 37: + IC(0.912 ns) + CELL(0.596 ns) = 20.836 ns; Loc. = LAB_X12_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[1]~3'
    Info: 38: + IC(0.000 ns) + CELL(0.086 ns) = 20.922 ns; Loc. = LAB_X12_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[2]~5'
    Info: 39: + IC(0.000 ns) + CELL(0.086 ns) = 21.008 ns; Loc. = LAB_X12_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[3]~7'
    Info: 40: + IC(0.000 ns) + CELL(0.086 ns) = 21.094 ns; Loc. = LAB_X12_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[4]~9'
    Info: 41: + IC(0.000 ns) + CELL(0.086 ns) = 21.180 ns; Loc. = LAB_X12_Y13; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[5]~11'
    Info: 42: + IC(0.000 ns) + CELL(0.506 ns) = 21.686 ns; Loc. = LAB_X12_Y13; Fanout = 9; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~12'
    Info: 43: + IC(0.605 ns) + CELL(0.206 ns) = 22.497 ns; Loc. = LAB_X12_Y13; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[80]~532'
    Info: 44: + IC(2.395 ns) + CELL(0.596 ns) = 25.488 ns; Loc. = LAB_X36_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[1]~3'
    Info: 45: + IC(0.000 ns) + CELL(0.086 ns) = 25.574 ns; Loc. = LAB_X36_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[2]~5'
    Info: 46: + IC(0.000 ns) + CELL(0.086 ns) = 25.660 ns; Loc. = LAB_X36_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[3]~7'
    Info: 47: + IC(0.000 ns) + CELL(0.086 ns) = 25.746 ns; Loc. = LAB_X36_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[4]~9'
    Info: 48: + IC(0.000 ns) + CELL(0.086 ns) = 25.832 ns; Loc. = LAB_X36_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[5]~11'
    Info: 49: + IC(0.000 ns) + CELL(0.086 ns) = 25.918 ns; Loc. = LAB_X36_Y12; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[6]~13'
    Info: 50: + IC(0.000 ns) + CELL(0.506 ns) = 26.424 ns; Loc. = LAB_X36_Y12; Fanout = 10; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~14'
    Info: 51: + IC(0.605 ns) + CELL(0.206 ns) = 27.235 ns; Loc. = LAB_X36_Y12; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[96]~539'
    Info: 52: + IC(0.912 ns) + CELL(0.596 ns) = 28.743 ns; Loc. = LAB_X35_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[1]~3'
    Info: 53: + IC(0.000 ns) + CELL(0.086 ns) = 28.829 ns; Loc. = LAB_X35_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[2]~5'
    Info: 54: + IC(0.000 ns) + CELL(0.086 ns) = 28.915 ns; Loc. = LAB_X35_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[3]~7'
    Info: 55: + IC(0.000 ns) + CELL(0.086 ns) = 29.001 ns; Loc. = LAB_X35_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[4]~9'
    Info: 56: + IC(0.000 ns) + CELL(0.086 ns) = 29.087 ns; Loc. = LAB_X35_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[5]~11'
    Info: 57: + IC(0.000 ns) + CELL(0.086 ns) = 29.173 ns; Loc. = LAB_X35_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[6]~13'
    Info: 58: + IC(0.000 ns) + CELL(0.086 ns) = 29.259 ns; Loc. = LAB_X35_Y12; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[7]~15'
    Info: 59: + IC(0.000 ns) + CELL(0.506 ns) = 29.765 ns; Loc. = LAB_X35_Y12; Fanout = 11; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~16'
    Info: 60: + IC(0.605 ns) + CELL(0.206 ns) = 30.576 ns; Loc. = LAB_X35_Y12; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[112]~547'
    Info: 61: + IC(0.912 ns) + CELL(0.596 ns) = 32.084 ns; Loc. = LAB_X34_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[1]~3'
    Info: 62: + IC(0.000 ns) + CELL(0.086 ns) = 32.170 ns; Loc. = LAB_X34_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[2]~5'
    Info: 63: + IC(0.000 ns) + CELL(0.086 ns) = 32.256 ns; Loc. = LAB_X34_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[3]~7'
    Info: 64: + IC(0.000 ns) + CELL(0.086 ns) = 32.342 ns; Loc. = LAB_X34_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[4]~9'
    Info: 65: + IC(0.000 ns) + CELL(0.086 ns) = 32.428 ns; Loc. = LAB_X34_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[5]~11'
    Info: 66: + IC(0.000 ns) + CELL(0.086 ns) = 32.514 ns; Loc. = LAB_X34_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[6]~13'
    Info: 67: + IC(0.000 ns) + CELL(0.086 ns) = 32.600 ns; Loc. = LAB_X34_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[7]~15'
    Info: 68: + IC(0.000 ns) + CELL(0.086 ns) = 32.686 ns; Loc. = LAB_X34_Y12; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[8]~17'
    Info: 69: + IC(0.000 ns) + CELL(0.506 ns) = 33.192 ns; Loc. = LAB_X34_Y12; Fanout = 12; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~18'
    Info: 70: + IC(0.605 ns) + CELL(0.206 ns) = 34.003 ns; Loc. = LAB_X34_Y12; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[128]~556'
    Info: 71: + IC(0.912 ns) + CELL(0.596 ns) = 35.511 ns; Loc. = LAB_X33_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[1]~3'
    Info: 72: + IC(0.000 ns) + CELL(0.086 ns) = 35.597 ns; Loc. = LAB_X33_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[2]~5'
    Info: 73: + IC(0.000 ns) + CELL(0.086 ns) = 35.683 ns; Loc. = LAB_X33_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[3]~7'
    Info: 74: + IC(0.000 ns) + CELL(0.086 ns) = 35.769 ns; Loc. = LAB_X33_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[4]~9'
    Info: 75: + IC(0.000 ns) + CELL(0.086 ns) = 35.855 ns; Loc. = LAB_X33_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[5]~11'
    Info: 76: + IC(0.000 ns) + CELL(0.086 ns) = 35.941 ns; Loc. = LAB_X33_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[6]~13'
    Info: 77: + IC(0.000 ns) + CELL(0.086 ns) = 36.027 ns; Loc. = LAB_X33_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[7]~15'
    Info: 78: + IC(0.000 ns) + CELL(0.086 ns) = 36.113 ns; Loc. = LAB_X33_Y12; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[8]~17'
    Info: 79: + IC(0.000 ns) + CELL(0.086 ns) = 36.199 ns; Loc. = LAB_X33_Y12; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[9]~19'
    Info: 80: + IC(0.000 ns) + CELL(0.506 ns) = 36.705 ns; Loc. = LAB_X33_Y12; Fanout = 13; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~20'
    Info: 81: + IC(1.329 ns) + CELL(0.206 ns) = 38.240 ns; Loc. = LAB_X34_Y14; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[144]~566'
    Info: 82: + IC(1.318 ns) + CELL(0.596 ns) = 40.154 ns; Loc. = LAB_X33_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[1]~3'
    Info: 83: + IC(0.000 ns) + CELL(0.086 ns) = 40.240 ns; Loc. = LAB_X33_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[2]~5'
    Info: 84: + IC(0.000 ns) + CELL(0.086 ns) = 40.326 ns; Loc. = LAB_X33_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[3]~7'
    Info: 85: + IC(0.000 ns) + CELL(0.086 ns) = 40.412 ns; Loc. = LAB_X33_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[4]~9'
    Info: 86: + IC(0.000 ns) + CELL(0.086 ns) = 40.498 ns; Loc. = LAB_X33_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[5]~11'
    Info: 87: + IC(0.000 ns) + CELL(0.086 ns) = 40.584 ns; Loc. = LAB_X33_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[6]~13'
    Info: 88: + IC(0.000 ns) + CELL(0.086 ns) = 40.670 ns; Loc. = LAB_X33_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[7]~15'
    Info: 89: + IC(0.000 ns) + CELL(0.086 ns) = 40.756 ns; Loc. = LAB_X33_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[8]~17'
    Info: 90: + IC(0.000 ns) + CELL(0.086 ns) = 40.842 ns; Loc. = LAB_X33_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[9]~19'
    Info: 91: + IC(0.000 ns) + CELL(0.086 ns) = 40.928 ns; Loc. = LAB_X33_Y13; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[10]~21'
    Info: 92: + IC(0.000 ns) + CELL(0.506 ns) = 41.434 ns; Loc. = LAB_X33_Y13; Fanout = 14; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22'
    Info: 93: + IC(1.318 ns) + CELL(0.206 ns) = 42.958 ns; Loc. = LAB_X32_Y14; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[160]~577'
    Info: 94: + IC(0.912 ns) + CELL(0.596 ns) = 44.466 ns; Loc. = LAB_X33_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[1]~3'
    Info: 95: + IC(0.000 ns) + CELL(0.086 ns) = 44.552 ns; Loc. = LAB_X33_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[2]~5'
    Info: 96: + IC(0.000 ns) + CELL(0.086 ns) = 44.638 ns; Loc. = LAB_X33_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[3]~7'
    Info: 97: + IC(0.000 ns) + CELL(0.086 ns) = 44.724 ns; Loc. = LAB_X33_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[4]~9'
    Info: 98: + IC(0.000 ns) + CELL(0.086 ns) = 44.810 ns; Loc. = LAB_X33_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[5]~11'
    Info: 99: + IC(0.000 ns) + CELL(0.086 ns) = 44.896 ns; Loc. = LAB_X33_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[6]~13'
    Info: 100: + IC(0.000 ns) + CELL(0.086 ns) = 44.982 ns; Loc. = LAB_X33_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[7]~15'
    Info: 101: + IC(0.000 ns) + CELL(0.086 ns) = 45.068 ns; Loc. = LAB_X33_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[8]~17'
    Info: 102: + IC(0.000 ns) + CELL(0.086 ns) = 45.154 ns; Loc. = LAB_X33_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[9]~19'
    Info: 103: + IC(0.000 ns) + CELL(0.086 ns) = 45.240 ns; Loc. = LAB_X33_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[10]~21'
    Info: 104: + IC(0.000 ns) + CELL(0.086 ns) = 45.326 ns; Loc. = LAB_X33_Y14; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[11]~23'
    Info: 105: + IC(0.000 ns) + CELL(0.506 ns) = 45.832 ns; Loc. = LAB_X33_Y14; Fanout = 15; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~24'
    Info: 106: + IC(1.290 ns) + CELL(0.206 ns) = 47.328 ns; Loc. = LAB_X35_Y14; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[176]~589'
    Info: 107: + IC(0.912 ns) + CELL(0.596 ns) = 48.836 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[1]~3'
    Info: 108: + IC(0.000 ns) + CELL(0.086 ns) = 48.922 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[2]~5'
    Info: 109: + IC(0.000 ns) + CELL(0.086 ns) = 49.008 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[3]~7'
    Info: 110: + IC(0.000 ns) + CELL(0.086 ns) = 49.094 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[4]~9'
    Info: 111: + IC(0.000 ns) + CELL(0.086 ns) = 49.180 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[5]~11'
    Info: 112: + IC(0.000 ns) + CELL(0.086 ns) = 49.266 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[6]~13'
    Info: 113: + IC(0.000 ns) + CELL(0.086 ns) = 49.352 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[7]~15'
    Info: 114: + IC(0.000 ns) + CELL(0.086 ns) = 49.438 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[8]~17'
    Info: 115: + IC(0.000 ns) + CELL(0.086 ns) = 49.524 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[9]~19'
    Info: 116: + IC(0.000 ns) + CELL(0.086 ns) = 49.610 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[10]~21'
    Info: 117: + IC(0.000 ns) + CELL(0.086 ns) = 49.696 ns; Loc. = LAB_X36_Y14; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[11]~23'
    Info: 118: + IC(0.000 ns) + CELL(0.086 ns) = 49.782 ns; Loc. = LAB_X36_Y14; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[12]~25'
    Info: 119: + IC(0.000 ns) + CELL(0.506 ns) = 50.288 ns; Loc. = LAB_X36_Y14; Fanout = 16; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26'
    Info: 120: + IC(1.318 ns) + CELL(0.206 ns) = 51.812 ns; Loc. = LAB_X35_Y15; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[192]~602'
    Info: 121: + IC(0.912 ns) + CELL(0.596 ns) = 53.320 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[1]~3'
    Info: 122: + IC(0.000 ns) + CELL(0.086 ns) = 53.406 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[2]~5'
    Info: 123: + IC(0.000 ns) + CELL(0.086 ns) = 53.492 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[3]~7'
    Info: 124: + IC(0.000 ns) + CELL(0.086 ns) = 53.578 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[4]~9'
    Info: 125: + IC(0.000 ns) + CELL(0.086 ns) = 53.664 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[5]~11'
    Info: 126: + IC(0.000 ns) + CELL(0.086 ns) = 53.750 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[6]~13'
    Info: 127: + IC(0.000 ns) + CELL(0.086 ns) = 53.836 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[7]~15'
    Info: 128: + IC(0.000 ns) + CELL(0.086 ns) = 53.922 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[8]~17'
    Info: 129: + IC(0.000 ns) + CELL(0.086 ns) = 54.008 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[9]~19'
    Info: 130: + IC(0.000 ns) + CELL(0.086 ns) = 54.094 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[10]~21'
    Info: 131: + IC(0.000 ns) + CELL(0.086 ns) = 54.180 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[11]~23'
    Info: 132: + IC(0.000 ns) + CELL(0.086 ns) = 54.266 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[12]~25'
    Info: 133: + IC(0.000 ns) + CELL(0.086 ns) = 54.352 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[13]~27'
    Info: 134: + IC(0.000 ns) + CELL(0.506 ns) = 54.858 ns; Loc. = LAB_X36_Y15; Fanout = 17; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28'
    Info: 135: + IC(1.319 ns) + CELL(0.206 ns) = 56.383 ns; Loc. = LAB_X35_Y14; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[210]~614'
    Info: 136: + IC(1.318 ns) + CELL(0.596 ns) = 58.297 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[3]~7'
    Info: 137: + IC(0.000 ns) + CELL(0.086 ns) = 58.383 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[4]~9'
    Info: 138: + IC(0.000 ns) + CELL(0.086 ns) = 58.469 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[5]~11'
    Info: 139: + IC(0.000 ns) + CELL(0.086 ns) = 58.555 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[6]~13'
    Info: 140: + IC(0.000 ns) + CELL(0.086 ns) = 58.641 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[7]~15'
    Info: 141: + IC(0.000 ns) + CELL(0.086 ns) = 58.727 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[8]~17'
    Info: 142: + IC(0.000 ns) + CELL(0.086 ns) = 58.813 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[9]~19'
    Info: 143: + IC(0.000 ns) + CELL(0.086 ns) = 58.899 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[10]~21'
    Info: 144: + IC(0.000 ns) + CELL(0.086 ns) = 58.985 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[11]~23'
    Info: 145: + IC(0.000 ns) + CELL(0.086 ns) = 59.071 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[12]~25'
    Info: 146: + IC(0.000 ns) + CELL(0.086 ns) = 59.157 ns; Loc. = LAB_X34_Y15; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[13]~27'
    Info: 147: + IC(0.000 ns) + CELL(0.086 ns) = 59.243 ns; Loc. = LAB_X34_Y15; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[14]~29'
    Info: 148: + IC(0.000 ns) + CELL(0.506 ns) = 59.749 ns; Loc. = LAB_X34_Y15; Fanout = 18; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30'
    Info: 149: + IC(1.319 ns) + CELL(0.206 ns) = 61.274 ns; Loc. = LAB_X33_Y16; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|StageOut[224]~631'
    Info: 150: + IC(0.605 ns) + CELL(0.596 ns) = 62.475 ns; Loc. = LAB_X33_Y16; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[1]~3'
    Info: 151: + IC(0.000 ns) + CELL(0.086 ns) = 62.561 ns; Loc. = LAB_X33_Y16; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[2]~5'
    Info: 152: + IC(0.000 ns) + CELL(0.086 ns) = 62.647 ns; Loc. = LAB_X33_Y16; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[3]~7'
    Info: 153: + IC(0.000 ns) + CELL(0.086 ns) = 62.733 ns; Loc. = LAB_X33_Y16; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[4]~9'
    Info: 154: + IC(0.000 ns) + CELL(0.086 ns) = 62.819 ns; Loc. = LAB_X33_Y16; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[5]~11'
    Info: 155: + IC(0.000 ns) + CELL(0.086 ns) = 62.905 ns; Loc. = LAB_X33_Y16; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[6]~13'
    Info: 156: + IC(0.000 ns) + CELL(0.086 ns) = 62.991 ns; Loc. = LAB_X33_Y16; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[7]~15'
    Info: 157: + IC(0.107 ns) + CELL(0.086 ns) = 63.184 ns; Loc. = LAB_X33_Y15; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[8]~17'
    Info: 158: + IC(0.000 ns) + CELL(0.086 ns) = 63.270 ns; Loc. = LAB_X33_Y15; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[9]~19'
    Info: 159: + IC(0.000 ns) + CELL(0.086 ns) = 63.356 ns; Loc. = LAB_X33_Y15; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[10]~21'
    Info: 160: + IC(0.000 ns) + CELL(0.086 ns) = 63.442 ns; Loc. = LAB_X33_Y15; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[11]~23'
    Info: 161: + IC(0.000 ns) + CELL(0.086 ns) = 63.528 ns; Loc. = LAB_X33_Y15; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[12]~25'
    Info: 162: + IC(0.000 ns) + CELL(0.086 ns) = 63.614 ns; Loc. = LAB_X33_Y15; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[13]~27'
    Info: 163: + IC(0.000 ns) + CELL(0.086 ns) = 63.700 ns; Loc. = LAB_X33_Y15; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[14]~29'
    Info: 164: + IC(0.000 ns) + CELL(0.086 ns) = 63.786 ns; Loc. = LAB_X33_Y15; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[15]~31'
    Info: 165: + IC(0.000 ns) + CELL(0.506 ns) = 64.292 ns; Loc. = LAB_X33_Y15; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~32'
    Info: 166: + IC(2.335 ns) + CELL(0.621 ns) = 67.248 ns; Loc. = LAB_X20_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~46'
    Info: 167: + IC(0.000 ns) + CELL(0.086 ns) = 67.334 ns; Loc. = LAB_X20_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~48'
    Info: 168: + IC(0.000 ns) + CELL(0.086 ns) = 67.420 ns; Loc. = LAB_X20_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~50'
    Info: 169: + IC(0.000 ns) + CELL(0.086 ns) = 67.506 ns; Loc. = LAB_X20_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~52'
    Info: 170: + IC(0.000 ns) + CELL(0.086 ns) = 67.592 ns; Loc. = LAB_X20_Y13; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~54'
    Info: 171: + IC(0.000 ns) + CELL(0.506 ns) = 68.098 ns; Loc. = LAB_X20_Y13; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|op_1~55'
    Info: 172: + IC(1.922 ns) + CELL(0.650 ns) = 70.670 ns; Loc. = LAB_X32_Y14; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|quotient[5]~22'
    Info: 173: + IC(0.187 ns) + CELL(0.623 ns) = 71.480 ns; Loc. = LAB_X32_Y14; Fanout = 1; COMB Node = 'AC~110'
    Info: 174: + IC(0.441 ns) + CELL(0.366 ns) = 72.287 ns; Loc. = LAB_X32_Y14; Fanout = 1; COMB Node = 'AC~111'
    Info: 175: + IC(0.000 ns) + CELL(0.108 ns) = 72.395 ns; Loc. = LAB_X32_Y14; Fanout = 33; REG Node = 'AC[5]~reg0'
    Info: Total cell delay = 34.844 ns ( 48.13 % )
    Info: Total interconnect delay = 37.551 ns ( 51.87 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 1% of the available device resources
    Info: Peak interconnect usage is 4% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 92 output pins without output pin load capacitance assignment
    Info: Pin "MemOut[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MemOut[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "rd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PC[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AC[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Following 4 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin SR[0] has GND driving its datain port
    Info: Pin SR[1] has GND driving its datain port
    Info: Pin SR[2] has GND driving its datain port
    Info: Pin SR[3] has GND driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 282 megabytes
    Info: Processing ended: Sun Jun 18 19:25:06 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


