module D_latchsr(set_n,reset_n,d,g,q,q_n);
input set_n,reset_n,d,g;
output q, q_n;
reg q,q_n;
always@(set_n,reset_n,d,g,q,q_n)
begin
if(set_n==0) begin q=1; q_n=0; end 
else if(reset_n==0) begin q=0; q_n=1; end
else if(g==0) begin q=q; q_n=q_n; end
else begin q=d; q_n=!d; end
end
endmodule
