# Verilogによる4ビット除算器

このリポジトリは、Verilogで実装した4ビット除算器を含んでいます。この設計には、シミュレーションと検証のためのテストベンチも含まれています。

## 目次
- [概要](#概要)
- [プロジェクト構成](#プロジェクト構成)
- [設計の説明](#設計の説明)
- [実行方法](#実行方法)
- [シミュレーション結果](#シミュレーション結果)
- [ライセンス](#ライセンス)

## 概要
4ビットの除算器は、2つの4ビットのバイナリ入力（被除数と除数）を受け取り、商（4ビット）と余り（4ビット）の2つの出力を生成します。このデザインは基本的な論理ゲートを使用し、Verilogで構造的に実装されています。プロジェクトには以下の内容が含まれています：
- 4ビット除算器のVerilogコード
- 除算器のシミュレーション用テストベンチ
- 正常に動作することを確認するシミュレーション結果

## プロジェクト構成


## 設計の説明

この4ビット除算器は組み合わせ論理回路として実装されています。2つの4ビット入力を受け取り、1つは被除数（`Dividend`）、もう1つは除数（`Divisor`）です。出力として、4ビットの商（`Quotient`）と余り（`Remainder`）を生成します。基本的なビットシフトと減算を使用して除算を行います。
```
git clone https://github.com/yourusername/4bit_divider.git
cd 4bit_divider
```

## Simulation 
comming soon
