TimeQuest Timing Analyzer report for mySeventhProject
Fri May 14 17:30:50 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mySeventhProject                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 284.58 MHz ; 200.0 MHz       ; clk        ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.514 ; -120.655      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -171.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.514 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[0]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[1]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[2]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[3]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[4]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[5]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[6]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.550      ;
; -2.514 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[7]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.550      ;
; -2.432 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[0]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[1]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[2]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[3]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[4]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[5]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[6]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[7]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.468      ;
; -2.420 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|state.SendAddrA_r                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.455      ;
; -2.419 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|state.SendAddrB_w                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.454      ;
; -2.418 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|state.CheckFlag                                                       ; clk          ; clk         ; 1.000        ; -0.001     ; 3.453      ;
; -2.418 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|state.SendAddrB_r                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.453      ;
; -2.416 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|state.Compare                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.451      ;
; -2.414 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|state.Waiting                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.449      ;
; -2.338 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|state.SendAddrA_r                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.373      ;
; -2.337 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|state.SendAddrB_w                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.372      ;
; -2.336 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|state.CheckFlag                                                       ; clk          ; clk         ; 1.000        ; -0.001     ; 3.371      ;
; -2.336 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|state.SendAddrB_r                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.371      ;
; -2.334 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|state.Compare                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.332 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|state.Waiting                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.367      ;
; -2.321 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[0]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[1]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[2]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[3]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[4]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[5]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[6]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[7]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.357      ;
; -2.293 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|count[0]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.329      ;
; -2.293 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|count[1]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.329      ;
; -2.293 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|count[2]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.329      ;
; -2.293 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|count[3]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.329      ;
; -2.293 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|count[4]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.329      ;
; -2.293 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|count[5]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.329      ;
; -2.293 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|count[6]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.329      ;
; -2.293 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|count[7]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.329      ;
; -2.241 ; Sort_255:b2v_inst|dataB[1]                                                                                       ; Sort_255:b2v_inst|count[0]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.277      ;
; -2.241 ; Sort_255:b2v_inst|dataB[1]                                                                                       ; Sort_255:b2v_inst|count[1]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.277      ;
; -2.241 ; Sort_255:b2v_inst|dataB[1]                                                                                       ; Sort_255:b2v_inst|count[2]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.277      ;
; -2.241 ; Sort_255:b2v_inst|dataB[1]                                                                                       ; Sort_255:b2v_inst|count[3]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.277      ;
; -2.241 ; Sort_255:b2v_inst|dataB[1]                                                                                       ; Sort_255:b2v_inst|count[4]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.277      ;
; -2.241 ; Sort_255:b2v_inst|dataB[1]                                                                                       ; Sort_255:b2v_inst|count[5]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.277      ;
; -2.241 ; Sort_255:b2v_inst|dataB[1]                                                                                       ; Sort_255:b2v_inst|count[6]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.277      ;
; -2.241 ; Sort_255:b2v_inst|dataB[1]                                                                                       ; Sort_255:b2v_inst|count[7]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.277      ;
; -2.227 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|state.SendAddrA_r                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.262      ;
; -2.226 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|state.SendAddrB_w                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.261      ;
; -2.225 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|state.CheckFlag                                                       ; clk          ; clk         ; 1.000        ; -0.001     ; 3.260      ;
; -2.225 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|state.SendAddrB_r                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.260      ;
; -2.223 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|state.Compare                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.258      ;
; -2.221 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|state.Waiting                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.256      ;
; -2.199 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|state.SendAddrA_r                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.234      ;
; -2.198 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|state.SendAddrB_w                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.233      ;
; -2.197 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|state.CheckFlag                                                       ; clk          ; clk         ; 1.000        ; -0.001     ; 3.232      ;
; -2.197 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|state.SendAddrB_r                                                     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.232      ;
; -2.195 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|state.Compare                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.230      ;
; -2.193 ; Sort_255:b2v_inst|dataA[1]                                                                                       ; Sort_255:b2v_inst|state.Waiting                                                         ; clk          ; clk         ; 1.000        ; -0.001     ; 3.228      ;
; -2.170 ; Sort_255:b2v_inst|dataB[2]                                                                                       ; Sort_255:b2v_inst|count[0]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.206      ;
; -2.170 ; Sort_255:b2v_inst|dataB[2]                                                                                       ; Sort_255:b2v_inst|count[1]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.206      ;
; -2.170 ; Sort_255:b2v_inst|dataB[2]                                                                                       ; Sort_255:b2v_inst|count[2]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.206      ;
; -2.170 ; Sort_255:b2v_inst|dataB[2]                                                                                       ; Sort_255:b2v_inst|count[3]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.206      ;
; -2.170 ; Sort_255:b2v_inst|dataB[2]                                                                                       ; Sort_255:b2v_inst|count[4]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.206      ;
; -2.170 ; Sort_255:b2v_inst|dataB[2]                                                                                       ; Sort_255:b2v_inst|count[5]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.206      ;
; -2.170 ; Sort_255:b2v_inst|dataB[2]                                                                                       ; Sort_255:b2v_inst|count[6]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.206      ;
; -2.170 ; Sort_255:b2v_inst|dataB[2]                                                                                       ; Sort_255:b2v_inst|count[7]                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.206      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
; -2.164 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 3.103      ;
+--------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Sort_255:b2v_inst|Flag                                                                  ; Sort_255:b2v_inst|Flag                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sort_255:b2v_inst|state.GetB                                                            ; Sort_255:b2v_inst|state.GetB                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|state.GetA                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|delay                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|delay                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.670 ; Sort_255:b2v_inst|state.GetB                                                            ; Sort_255:b2v_inst|state.Compare                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.678 ; Sort_255:b2v_inst|state.SendAddrA_w                                                     ; Sort_255:b2v_inst|state.WriteA                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.778 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|state.GetA                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.800 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|Flag                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; Sort_255:b2v_inst|state.SendAddrB_r                                                     ; Sort_255:b2v_inst|state.GetB                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.806 ; Sort_255:b2v_inst|state.WriteA                                                          ; Sort_255:b2v_inst|state.CheckLoop                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.811 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.821 ; Sort_255:b2v_inst|count[4]                                                              ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.824 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.826 ; Sort_255:b2v_inst|count[7]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.850 ; Sort_255:b2v_inst|count[5]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.116      ;
; 0.853 ; Sort_255:b2v_inst|count[6]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.119      ;
; 0.867 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.CheckLoop                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 0.876 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.Waiting                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.142      ;
; 0.879 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.CheckFlag                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.145      ;
; 0.883 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.SendAddrB_r                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.149      ;
; 0.884 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.SendAddrB_w                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.150      ;
; 0.885 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.SendAddrA_r                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.151      ;
; 0.916 ; Sort_255:b2v_inst|state.SendAddrB_w                                                     ; Sort_255:b2v_inst|state.WriteB                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.184      ;
; 0.918 ; Sort_255:b2v_inst|state.SendAddrA_r                                                     ; Sort_255:b2v_inst|state.GetA                                                                                    ; clk          ; clk         ; 0.000        ; 0.002      ; 1.186      ;
; 0.978 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|state.GetB                                                                                    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.242      ;
; 0.992 ; Sort_255:b2v_inst|count[3]                                                              ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 1.044 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.Compare                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.310      ;
; 1.047 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.SendAddrB_w                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.313      ;
; 1.111 ; Sort_255:b2v_inst|state.WriteB                                                          ; Sort_255:b2v_inst|state.SendAddrA_w                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.375      ;
; 1.190 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.456      ;
; 1.194 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.204 ; Sort_255:b2v_inst|count[4]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.207 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.210 ; Sort_255:b2v_inst|state.GetB                                                            ; Sort_255:b2v_inst|delay                                                                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.478      ;
; 1.238 ; Sort_255:b2v_inst|count[5]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.504      ;
; 1.239 ; Sort_255:b2v_inst|count[6]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.261 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.265 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.275 ; Sort_255:b2v_inst|count[4]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.278 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.286 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.Waiting                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.552      ;
; 1.288 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.Compare                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.290 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.CheckFlag                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.556      ;
; 1.290 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.SendAddrB_r                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.556      ;
; 1.292 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.SendAddrA_r                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.558      ;
; 1.297 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|state.SendAddrB_r                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.561      ;
; 1.309 ; Sort_255:b2v_inst|count[5]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.575      ;
; 1.326 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; Sort_255:b2v_inst|dataB[7]                                                                                      ; clk          ; clk         ; 0.000        ; -0.024     ; 1.568      ;
; 1.332 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.598      ;
; 1.336 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.602      ;
; 1.346 ; Sort_255:b2v_inst|count[4]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.612      ;
; 1.349 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.615      ;
; 1.375 ; Sort_255:b2v_inst|count[3]                                                              ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.391 ; Sort_255:b2v_inst|dataA[7]                                                              ; Sort_255:b2v_inst|Flag                                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.656      ;
; 1.392 ; Sort_255:b2v_inst|dataB[1]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.674      ;
; 1.393 ; Sort_255:b2v_inst|dataB[5]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.675      ;
; 1.394 ; Sort_255:b2v_inst|dataB[2]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.676      ;
; 1.398 ; Sort_255:b2v_inst|dataB[3]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.680      ;
; 1.398 ; Sort_255:b2v_inst|dataA[7]                                                              ; Sort_255:b2v_inst|state.CheckLoop                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.663      ;
; 1.403 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.669      ;
; 1.407 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.673      ;
; 1.408 ; Sort_255:b2v_inst|dataB[6]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.690      ;
; 1.420 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.422 ; Sort_255:b2v_inst|dataB[7]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 0.000        ; 0.049      ; 1.705      ;
; 1.446 ; Sort_255:b2v_inst|count[3]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.712      ;
; 1.474 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.740      ;
; 1.478 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.744      ;
; 1.491 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.757      ;
; 1.497 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.762      ;
; 1.497 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.762      ;
; 1.499 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.764      ;
; 1.500 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.765      ;
; 1.502 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.767      ;
; 1.517 ; Sort_255:b2v_inst|count[3]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.783      ;
; 1.545 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.811      ;
; 1.549 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.557 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2] ; Sort_255:b2v_inst|dataA[2]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.800      ;
; 1.559 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1] ; Sort_255:b2v_inst|dataB[1]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.802      ;
; 1.560 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2] ; Sort_255:b2v_inst|dataB[2]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.803      ;
; 1.560 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; Sort_255:b2v_inst|dataA[7]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.803      ;
; 1.561 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1] ; Sort_255:b2v_inst|dataA[1]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.804      ;
; 1.565 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4] ; Sort_255:b2v_inst|dataB[4]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.808      ;
; 1.568 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4] ; Sort_255:b2v_inst|dataA[4]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.811      ;
; 1.572 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3] ; Sort_255:b2v_inst|dataA[3]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.815      ;
; 1.573 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3] ; Sort_255:b2v_inst|dataB[3]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.816      ;
; 1.588 ; Sort_255:b2v_inst|count[3]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.854      ;
; 1.599 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0] ; Sort_255:b2v_inst|dataA[0]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.842      ;
; 1.599 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0] ; Sort_255:b2v_inst|dataB[0]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.842      ;
; 1.599 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; Sort_255:b2v_inst|dataB[6]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.842      ;
; 1.600 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6] ; Sort_255:b2v_inst|dataA[6]                                                                                      ; clk          ; clk         ; 0.000        ; -0.023     ; 1.843      ;
; 1.603 ; Sort_255:b2v_inst|state.WriteA                                                          ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg      ; clk          ; clk         ; 0.000        ; 0.050      ; 1.887      ;
; 1.619 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.884      ;
; 1.619 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.884      ;
; 1.620 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.621 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.886      ;
; 1.622 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.887      ;
; 1.624 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.889      ;
; 1.638 ; Sort_255:b2v_inst|dataB[0]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.920      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|Flag                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|Flag                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[6]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[6]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[7]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[7]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[6]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[6]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[7]                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Address_A[*]    ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  Address_A[0]   ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
;  Address_A[1]   ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
;  Address_A[2]   ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  Address_A[3]   ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  Address_A[4]   ; clk        ; 3.564 ; 3.564 ; Rise       ; clk             ;
;  Address_A[5]   ; clk        ; 3.546 ; 3.546 ; Rise       ; clk             ;
;  Address_A[6]   ; clk        ; 3.514 ; 3.514 ; Rise       ; clk             ;
;  Address_A[7]   ; clk        ; 3.571 ; 3.571 ; Rise       ; clk             ;
; Address_B[*]    ; clk        ; 5.539 ; 5.539 ; Rise       ; clk             ;
;  Address_B[0]   ; clk        ; 5.042 ; 5.042 ; Rise       ; clk             ;
;  Address_B[1]   ; clk        ; 5.243 ; 5.243 ; Rise       ; clk             ;
;  Address_B[2]   ; clk        ; 5.539 ; 5.539 ; Rise       ; clk             ;
;  Address_B[3]   ; clk        ; 5.290 ; 5.290 ; Rise       ; clk             ;
;  Address_B[4]   ; clk        ; 5.291 ; 5.291 ; Rise       ; clk             ;
;  Address_B[5]   ; clk        ; 5.432 ; 5.432 ; Rise       ; clk             ;
;  Address_B[6]   ; clk        ; 5.463 ; 5.463 ; Rise       ; clk             ;
;  Address_B[7]   ; clk        ; 5.471 ; 5.471 ; Rise       ; clk             ;
; EXT_Address[*]  ; clk        ; 4.991 ; 4.991 ; Rise       ; clk             ;
;  EXT_Address[0] ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  EXT_Address[1] ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  EXT_Address[2] ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  EXT_Address[3] ; clk        ; 4.898 ; 4.898 ; Rise       ; clk             ;
;  EXT_Address[4] ; clk        ; 4.991 ; 4.991 ; Rise       ; clk             ;
;  EXT_Address[5] ; clk        ; 4.891 ; 4.891 ; Rise       ; clk             ;
;  EXT_Address[6] ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  EXT_Address[7] ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
; launch          ; clk        ; 4.623 ; 4.623 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; Address_A[*]    ; clk        ; -3.284 ; -3.284 ; Rise       ; clk             ;
;  Address_A[0]   ; clk        ; -3.305 ; -3.305 ; Rise       ; clk             ;
;  Address_A[1]   ; clk        ; -3.289 ; -3.289 ; Rise       ; clk             ;
;  Address_A[2]   ; clk        ; -3.358 ; -3.358 ; Rise       ; clk             ;
;  Address_A[3]   ; clk        ; -3.308 ; -3.308 ; Rise       ; clk             ;
;  Address_A[4]   ; clk        ; -3.334 ; -3.334 ; Rise       ; clk             ;
;  Address_A[5]   ; clk        ; -3.316 ; -3.316 ; Rise       ; clk             ;
;  Address_A[6]   ; clk        ; -3.284 ; -3.284 ; Rise       ; clk             ;
;  Address_A[7]   ; clk        ; -3.341 ; -3.341 ; Rise       ; clk             ;
; Address_B[*]    ; clk        ; -4.804 ; -4.804 ; Rise       ; clk             ;
;  Address_B[0]   ; clk        ; -4.804 ; -4.804 ; Rise       ; clk             ;
;  Address_B[1]   ; clk        ; -5.005 ; -5.005 ; Rise       ; clk             ;
;  Address_B[2]   ; clk        ; -5.301 ; -5.301 ; Rise       ; clk             ;
;  Address_B[3]   ; clk        ; -5.052 ; -5.052 ; Rise       ; clk             ;
;  Address_B[4]   ; clk        ; -5.053 ; -5.053 ; Rise       ; clk             ;
;  Address_B[5]   ; clk        ; -5.194 ; -5.194 ; Rise       ; clk             ;
;  Address_B[6]   ; clk        ; -5.225 ; -5.225 ; Rise       ; clk             ;
;  Address_B[7]   ; clk        ; -5.233 ; -5.233 ; Rise       ; clk             ;
; EXT_Address[*]  ; clk        ; -4.555 ; -4.555 ; Rise       ; clk             ;
;  EXT_Address[0] ; clk        ; -4.628 ; -4.628 ; Rise       ; clk             ;
;  EXT_Address[1] ; clk        ; -4.619 ; -4.619 ; Rise       ; clk             ;
;  EXT_Address[2] ; clk        ; -4.555 ; -4.555 ; Rise       ; clk             ;
;  EXT_Address[3] ; clk        ; -4.629 ; -4.629 ; Rise       ; clk             ;
;  EXT_Address[4] ; clk        ; -4.722 ; -4.722 ; Rise       ; clk             ;
;  EXT_Address[5] ; clk        ; -4.622 ; -4.622 ; Rise       ; clk             ;
;  EXT_Address[6] ; clk        ; -4.574 ; -4.574 ; Rise       ; clk             ;
;  EXT_Address[7] ; clk        ; -4.601 ; -4.601 ; Rise       ; clk             ;
; launch          ; clk        ; -4.387 ; -4.387 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Complete  ; clk        ; 8.029 ; 8.029 ; Rise       ; clk             ;
; Data[*]   ; clk        ; 7.264 ; 7.264 ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 6.951 ; 6.951 ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 7.220 ; 7.220 ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 7.243 ; 7.243 ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 7.177 ; 7.177 ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 6.947 ; 6.947 ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 7.264 ; 7.264 ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 6.992 ; 6.992 ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 6.911 ; 6.911 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Complete  ; clk        ; 8.029 ; 8.029 ; Rise       ; clk             ;
; Data[*]   ; clk        ; 6.911 ; 6.911 ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 6.951 ; 6.951 ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 7.220 ; 7.220 ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 7.243 ; 7.243 ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 7.177 ; 7.177 ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 6.947 ; 6.947 ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 7.264 ; 7.264 ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 6.992 ; 6.992 ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 6.911 ; 6.911 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.460 ; -33.896       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -171.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg1  ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg2  ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg3  ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg4  ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg5  ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg6  ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg7  ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                         ; clk          ; clk         ; 1.000        ; -0.018     ; 1.960      ;
; -0.661 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.694      ;
; -0.661 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.694      ;
; -0.661 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.694      ;
; -0.661 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.694      ;
; -0.661 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.694      ;
; -0.661 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.694      ;
; -0.661 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.694      ;
; -0.661 ; Sort_255:b2v_inst|dataB[0]                                                                                       ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.694      ;
; -0.615 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.648      ;
; -0.615 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.648      ;
; -0.615 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.648      ;
; -0.615 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.648      ;
; -0.615 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.648      ;
; -0.615 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.648      ;
; -0.615 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.648      ;
; -0.615 ; Sort_255:b2v_inst|dataA[2]                                                                                       ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.648      ;
; -0.565 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.598      ;
; -0.565 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.598      ;
; -0.565 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.598      ;
; -0.565 ; Sort_255:b2v_inst|dataA[0]                                                                                       ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.598      ;
+--------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Sort_255:b2v_inst|Flag                                                                  ; Sort_255:b2v_inst|Flag                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sort_255:b2v_inst|state.GetB                                                            ; Sort_255:b2v_inst|state.GetB                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|state.GetA                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|delay                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|delay                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.325 ; Sort_255:b2v_inst|state.GetB                                                            ; Sort_255:b2v_inst|state.Compare                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.336 ; Sort_255:b2v_inst|state.SendAddrA_w                                                     ; Sort_255:b2v_inst|state.WriteA                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.360 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|state.GetA                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|Flag                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; Sort_255:b2v_inst|state.WriteA                                                          ; Sort_255:b2v_inst|state.CheckLoop                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Sort_255:b2v_inst|state.SendAddrB_r                                                     ; Sort_255:b2v_inst|state.GetB                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.372 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Sort_255:b2v_inst|count[4]                                                              ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Sort_255:b2v_inst|count[7]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.381 ; Sort_255:b2v_inst|count[5]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; Sort_255:b2v_inst|count[6]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.CheckLoop                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.398 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.Waiting                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.401 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.SendAddrB_r                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.553      ;
; 0.402 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.SendAddrB_w                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.403 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.SendAddrA_r                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.414 ; Sort_255:b2v_inst|state.SendAddrB_w                                                     ; Sort_255:b2v_inst|state.WriteB                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.567      ;
; 0.415 ; Sort_255:b2v_inst|state.SendAddrA_r                                                     ; Sort_255:b2v_inst|state.GetA                                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.568      ;
; 0.428 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.CheckFlag                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.445 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|state.GetB                                                                                    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.596      ;
; 0.446 ; Sort_255:b2v_inst|count[3]                                                              ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.598      ;
; 0.466 ; Sort_255:b2v_inst|state.CheckLoop                                                       ; Sort_255:b2v_inst|state.Compare                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.478 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.SendAddrB_w                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.499 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.510 ; Sort_255:b2v_inst|count[4]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.521 ; Sort_255:b2v_inst|count[5]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; Sort_255:b2v_inst|count[6]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.674      ;
; 0.534 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.540 ; Sort_255:b2v_inst|state.GetB                                                            ; Sort_255:b2v_inst|delay                                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.693      ;
; 0.543 ; Sort_255:b2v_inst|state.WriteB                                                          ; Sort_255:b2v_inst|state.SendAddrA_w                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.694      ;
; 0.545 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; Sort_255:b2v_inst|count[4]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.556 ; Sort_255:b2v_inst|count[5]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.569 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.Waiting                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.Compare                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.SendAddrB_r                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.573 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.CheckFlag                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; Sort_255:b2v_inst|state.Compare                                                         ; Sort_255:b2v_inst|state.SendAddrA_r                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.580 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; Sort_255:b2v_inst|count[4]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.584 ; Sort_255:b2v_inst|count[3]                                                              ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.592 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|state.SendAddrB_r                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.743      ;
; 0.604 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.615 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.767      ;
; 0.618 ; Sort_255:b2v_inst|dataA[7]                                                              ; Sort_255:b2v_inst|Flag                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; Sort_255:b2v_inst|dataB[1]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.812      ;
; 0.619 ; Sort_255:b2v_inst|count[3]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; Sort_255:b2v_inst|dataB[5]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.816      ;
; 0.623 ; Sort_255:b2v_inst|dataB[2]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.816      ;
; 0.625 ; Sort_255:b2v_inst|dataB[3]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.818      ;
; 0.625 ; Sort_255:b2v_inst|dataA[7]                                                              ; Sort_255:b2v_inst|state.CheckLoop                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.777      ;
; 0.629 ; Sort_255:b2v_inst|dataB[6]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg6 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.822      ;
; 0.639 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.641 ; Sort_255:b2v_inst|dataB[7]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg7 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.834      ;
; 0.641 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.650 ; Sort_255:b2v_inst|count[2]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.654 ; Sort_255:b2v_inst|count[3]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.662 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.665 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.665 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; Sort_255:b2v_inst|dataB[7]                                                                                      ; clk          ; clk         ; 0.000        ; -0.038     ; 0.780      ;
; 0.674 ; Sort_255:b2v_inst|count[1]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.689 ; Sort_255:b2v_inst|count[3]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.709 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.861      ;
; 0.710 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.710 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; Sort_255:b2v_inst|count[0]                                                              ; Sort_255:b2v_inst|count[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.863      ;
; 0.712 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.864      ;
; 0.712 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.864      ;
; 0.723 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.724 ; Sort_255:b2v_inst|state.GetA                                                            ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.876      ;
; 0.730 ; Sort_255:b2v_inst|state.WriteA                                                          ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.924      ;
; 0.733 ; Sort_255:b2v_inst|dataB[0]                                                              ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.926      ;
; 0.765 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2] ; Sort_255:b2v_inst|dataA[2]                                                                                      ; clk          ; clk         ; 0.000        ; -0.038     ; 0.879      ;
; 0.767 ; Sort_255:b2v_inst|state.CheckFlag                                                       ; Sort_255:b2v_inst|state.Waiting                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1] ; Sort_255:b2v_inst|dataB[1]                                                                                      ; clk          ; clk         ; 0.000        ; -0.038     ; 0.882      ;
; 0.769 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2] ; Sort_255:b2v_inst|dataB[2]                                                                                      ; clk          ; clk         ; 0.000        ; -0.038     ; 0.883      ;
; 0.769 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7] ; Sort_255:b2v_inst|dataA[7]                                                                                      ; clk          ; clk         ; 0.000        ; -0.038     ; 0.883      ;
; 0.770 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4] ; Sort_255:b2v_inst|dataB[4]                                                                                      ; clk          ; clk         ; 0.000        ; -0.038     ; 0.884      ;
; 0.770 ; Sort_255:b2v_inst|state.WriteA                                                          ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.770 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.771 ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1] ; Sort_255:b2v_inst|dataA[1]                                                                                      ; clk          ; clk         ; 0.000        ; -0.038     ; 0.885      ;
; 0.771 ; Sort_255:b2v_inst|state.SendAddrA_w                                                     ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg5 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.771 ; Sort_255:b2v_inst|delay                                                                 ; Sort_255:b2v_inst|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM_255:b2v_inst3|altsyncram:altsyncram_component|altsyncram_k4c1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|Flag                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|Flag                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[6]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[6]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|count[7]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|count[7]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[6]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[6]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Sort_255:b2v_inst|dataA[7]                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Address_A[*]    ; clk        ; 2.001 ; 2.001 ; Rise       ; clk             ;
;  Address_A[0]   ; clk        ; 1.946 ; 1.946 ; Rise       ; clk             ;
;  Address_A[1]   ; clk        ; 1.926 ; 1.926 ; Rise       ; clk             ;
;  Address_A[2]   ; clk        ; 2.001 ; 2.001 ; Rise       ; clk             ;
;  Address_A[3]   ; clk        ; 1.950 ; 1.950 ; Rise       ; clk             ;
;  Address_A[4]   ; clk        ; 1.961 ; 1.961 ; Rise       ; clk             ;
;  Address_A[5]   ; clk        ; 1.953 ; 1.953 ; Rise       ; clk             ;
;  Address_A[6]   ; clk        ; 1.923 ; 1.923 ; Rise       ; clk             ;
;  Address_A[7]   ; clk        ; 1.969 ; 1.969 ; Rise       ; clk             ;
; Address_B[*]    ; clk        ; 2.826 ; 2.826 ; Rise       ; clk             ;
;  Address_B[0]   ; clk        ; 2.569 ; 2.569 ; Rise       ; clk             ;
;  Address_B[1]   ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
;  Address_B[2]   ; clk        ; 2.826 ; 2.826 ; Rise       ; clk             ;
;  Address_B[3]   ; clk        ; 2.705 ; 2.705 ; Rise       ; clk             ;
;  Address_B[4]   ; clk        ; 2.691 ; 2.691 ; Rise       ; clk             ;
;  Address_B[5]   ; clk        ; 2.769 ; 2.769 ; Rise       ; clk             ;
;  Address_B[6]   ; clk        ; 2.774 ; 2.774 ; Rise       ; clk             ;
;  Address_B[7]   ; clk        ; 2.780 ; 2.780 ; Rise       ; clk             ;
; EXT_Address[*]  ; clk        ; 2.544 ; 2.544 ; Rise       ; clk             ;
;  EXT_Address[0] ; clk        ; 2.507 ; 2.507 ; Rise       ; clk             ;
;  EXT_Address[1] ; clk        ; 2.510 ; 2.510 ; Rise       ; clk             ;
;  EXT_Address[2] ; clk        ; 2.462 ; 2.462 ; Rise       ; clk             ;
;  EXT_Address[3] ; clk        ; 2.507 ; 2.507 ; Rise       ; clk             ;
;  EXT_Address[4] ; clk        ; 2.544 ; 2.544 ; Rise       ; clk             ;
;  EXT_Address[5] ; clk        ; 2.519 ; 2.519 ; Rise       ; clk             ;
;  EXT_Address[6] ; clk        ; 2.463 ; 2.463 ; Rise       ; clk             ;
;  EXT_Address[7] ; clk        ; 2.502 ; 2.502 ; Rise       ; clk             ;
; launch          ; clk        ; 2.363 ; 2.363 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; Address_A[*]    ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  Address_A[0]   ; clk        ; -1.826 ; -1.826 ; Rise       ; clk             ;
;  Address_A[1]   ; clk        ; -1.806 ; -1.806 ; Rise       ; clk             ;
;  Address_A[2]   ; clk        ; -1.881 ; -1.881 ; Rise       ; clk             ;
;  Address_A[3]   ; clk        ; -1.830 ; -1.830 ; Rise       ; clk             ;
;  Address_A[4]   ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  Address_A[5]   ; clk        ; -1.833 ; -1.833 ; Rise       ; clk             ;
;  Address_A[6]   ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  Address_A[7]   ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
; Address_B[*]    ; clk        ; -2.445 ; -2.445 ; Rise       ; clk             ;
;  Address_B[0]   ; clk        ; -2.445 ; -2.445 ; Rise       ; clk             ;
;  Address_B[1]   ; clk        ; -2.532 ; -2.532 ; Rise       ; clk             ;
;  Address_B[2]   ; clk        ; -2.702 ; -2.702 ; Rise       ; clk             ;
;  Address_B[3]   ; clk        ; -2.581 ; -2.581 ; Rise       ; clk             ;
;  Address_B[4]   ; clk        ; -2.567 ; -2.567 ; Rise       ; clk             ;
;  Address_B[5]   ; clk        ; -2.645 ; -2.645 ; Rise       ; clk             ;
;  Address_B[6]   ; clk        ; -2.650 ; -2.650 ; Rise       ; clk             ;
;  Address_B[7]   ; clk        ; -2.656 ; -2.656 ; Rise       ; clk             ;
; EXT_Address[*]  ; clk        ; -2.323 ; -2.323 ; Rise       ; clk             ;
;  EXT_Address[0] ; clk        ; -2.368 ; -2.368 ; Rise       ; clk             ;
;  EXT_Address[1] ; clk        ; -2.371 ; -2.371 ; Rise       ; clk             ;
;  EXT_Address[2] ; clk        ; -2.323 ; -2.323 ; Rise       ; clk             ;
;  EXT_Address[3] ; clk        ; -2.368 ; -2.368 ; Rise       ; clk             ;
;  EXT_Address[4] ; clk        ; -2.405 ; -2.405 ; Rise       ; clk             ;
;  EXT_Address[5] ; clk        ; -2.380 ; -2.380 ; Rise       ; clk             ;
;  EXT_Address[6] ; clk        ; -2.324 ; -2.324 ; Rise       ; clk             ;
;  EXT_Address[7] ; clk        ; -2.363 ; -2.363 ; Rise       ; clk             ;
; launch          ; clk        ; -2.238 ; -2.238 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Complete  ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
; Data[*]   ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 3.884 ; 3.884 ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 3.888 ; 3.888 ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Complete  ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
; Data[*]   ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 3.884 ; 3.884 ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 3.888 ; 3.888 ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.514   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -2.514   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -120.655 ; 0.0   ; 0.0      ; 0.0     ; -171.38             ;
;  clk             ; -120.655 ; 0.000 ; N/A      ; N/A     ; -171.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Address_A[*]    ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  Address_A[0]   ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
;  Address_A[1]   ; clk        ; 3.519 ; 3.519 ; Rise       ; clk             ;
;  Address_A[2]   ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  Address_A[3]   ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  Address_A[4]   ; clk        ; 3.564 ; 3.564 ; Rise       ; clk             ;
;  Address_A[5]   ; clk        ; 3.546 ; 3.546 ; Rise       ; clk             ;
;  Address_A[6]   ; clk        ; 3.514 ; 3.514 ; Rise       ; clk             ;
;  Address_A[7]   ; clk        ; 3.571 ; 3.571 ; Rise       ; clk             ;
; Address_B[*]    ; clk        ; 5.539 ; 5.539 ; Rise       ; clk             ;
;  Address_B[0]   ; clk        ; 5.042 ; 5.042 ; Rise       ; clk             ;
;  Address_B[1]   ; clk        ; 5.243 ; 5.243 ; Rise       ; clk             ;
;  Address_B[2]   ; clk        ; 5.539 ; 5.539 ; Rise       ; clk             ;
;  Address_B[3]   ; clk        ; 5.290 ; 5.290 ; Rise       ; clk             ;
;  Address_B[4]   ; clk        ; 5.291 ; 5.291 ; Rise       ; clk             ;
;  Address_B[5]   ; clk        ; 5.432 ; 5.432 ; Rise       ; clk             ;
;  Address_B[6]   ; clk        ; 5.463 ; 5.463 ; Rise       ; clk             ;
;  Address_B[7]   ; clk        ; 5.471 ; 5.471 ; Rise       ; clk             ;
; EXT_Address[*]  ; clk        ; 4.991 ; 4.991 ; Rise       ; clk             ;
;  EXT_Address[0] ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  EXT_Address[1] ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  EXT_Address[2] ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  EXT_Address[3] ; clk        ; 4.898 ; 4.898 ; Rise       ; clk             ;
;  EXT_Address[4] ; clk        ; 4.991 ; 4.991 ; Rise       ; clk             ;
;  EXT_Address[5] ; clk        ; 4.891 ; 4.891 ; Rise       ; clk             ;
;  EXT_Address[6] ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  EXT_Address[7] ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
; launch          ; clk        ; 4.623 ; 4.623 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; Address_A[*]    ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  Address_A[0]   ; clk        ; -1.826 ; -1.826 ; Rise       ; clk             ;
;  Address_A[1]   ; clk        ; -1.806 ; -1.806 ; Rise       ; clk             ;
;  Address_A[2]   ; clk        ; -1.881 ; -1.881 ; Rise       ; clk             ;
;  Address_A[3]   ; clk        ; -1.830 ; -1.830 ; Rise       ; clk             ;
;  Address_A[4]   ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  Address_A[5]   ; clk        ; -1.833 ; -1.833 ; Rise       ; clk             ;
;  Address_A[6]   ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  Address_A[7]   ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
; Address_B[*]    ; clk        ; -2.445 ; -2.445 ; Rise       ; clk             ;
;  Address_B[0]   ; clk        ; -2.445 ; -2.445 ; Rise       ; clk             ;
;  Address_B[1]   ; clk        ; -2.532 ; -2.532 ; Rise       ; clk             ;
;  Address_B[2]   ; clk        ; -2.702 ; -2.702 ; Rise       ; clk             ;
;  Address_B[3]   ; clk        ; -2.581 ; -2.581 ; Rise       ; clk             ;
;  Address_B[4]   ; clk        ; -2.567 ; -2.567 ; Rise       ; clk             ;
;  Address_B[5]   ; clk        ; -2.645 ; -2.645 ; Rise       ; clk             ;
;  Address_B[6]   ; clk        ; -2.650 ; -2.650 ; Rise       ; clk             ;
;  Address_B[7]   ; clk        ; -2.656 ; -2.656 ; Rise       ; clk             ;
; EXT_Address[*]  ; clk        ; -2.323 ; -2.323 ; Rise       ; clk             ;
;  EXT_Address[0] ; clk        ; -2.368 ; -2.368 ; Rise       ; clk             ;
;  EXT_Address[1] ; clk        ; -2.371 ; -2.371 ; Rise       ; clk             ;
;  EXT_Address[2] ; clk        ; -2.323 ; -2.323 ; Rise       ; clk             ;
;  EXT_Address[3] ; clk        ; -2.368 ; -2.368 ; Rise       ; clk             ;
;  EXT_Address[4] ; clk        ; -2.405 ; -2.405 ; Rise       ; clk             ;
;  EXT_Address[5] ; clk        ; -2.380 ; -2.380 ; Rise       ; clk             ;
;  EXT_Address[6] ; clk        ; -2.324 ; -2.324 ; Rise       ; clk             ;
;  EXT_Address[7] ; clk        ; -2.363 ; -2.363 ; Rise       ; clk             ;
; launch          ; clk        ; -2.238 ; -2.238 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Complete  ; clk        ; 8.029 ; 8.029 ; Rise       ; clk             ;
; Data[*]   ; clk        ; 7.264 ; 7.264 ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 6.951 ; 6.951 ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 7.220 ; 7.220 ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 7.243 ; 7.243 ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 7.177 ; 7.177 ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 6.947 ; 6.947 ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 7.264 ; 7.264 ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 6.992 ; 6.992 ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 6.911 ; 6.911 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Complete  ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
; Data[*]   ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 3.884 ; 3.884 ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 3.888 ; 3.888 ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 3.919 ; 3.919 ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 757      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 757      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 83    ; 83   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 14 17:30:49 2021
Info: Command: quartus_sta mySeventhProject -c mySeventhProject
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mySeventhProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.514
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.514      -120.655 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -171.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -33.896 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -171.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Fri May 14 17:30:50 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


