/*
 *  TOPPERS/ASP Kernel
 *      Toyohashi Open Platform for Embedded Real-Time Systems/
 *      Advanced Standard Profile Kernel
 * 
 *  Copyright (C) 2013-2018 by Embedded and Real-Time Systems Laboratory
 *              Graduate School of Information Science, Nagoya Univ., JAPAN
 * 
 *  上記著作権者は，以下の(1)〜(4)の条件を満たす場合に限り，本ソフトウェ
 *  ア（本ソフトウェアを改変したものを含む．以下同じ）を使用・複製・改
 *  変・再配布（以下，利用と呼ぶ）することを無償で許諾する．
 *  (1) 本ソフトウェアをソースコードの形で利用する場合には，上記の著作
 *      権表示，この利用条件および下記の無保証規定が，そのままの形でソー
 *      スコード中に含まれていること．
 *  (2) 本ソフトウェアを，ライブラリ形式など，他のソフトウェア開発に使
 *      用できる形で再配布する場合には，再配布に伴うドキュメント（利用
 *      者マニュアルなど）に，上記の著作権表示，この利用条件および下記
 *      の無保証規定を掲載すること．
 *  (3) 本ソフトウェアを，機器に組み込むなど，他のソフトウェア開発に使
 *      用できない形で再配布する場合には，次のいずれかの条件を満たすこ
 *      と．
 *    (a) 再配布に伴うドキュメント（利用者マニュアルなど）に，上記の著
 *        作権表示，この利用条件および下記の無保証規定を掲載すること．
 *    (b) 再配布の形態を，別に定める方法によって，TOPPERSプロジェクトに
 *        報告すること．
 *  (4) 本ソフトウェアの利用により直接的または間接的に生じるいかなる損
 *      害からも，上記著作権者およびTOPPERSプロジェクトを免責すること．
 *      また，本ソフトウェアのユーザまたはエンドユーザからのいかなる理
 *      由に基づく請求からも，上記著作権者およびTOPPERSプロジェクトを
 *      免責すること．
 * 
 *  本ソフトウェアは，無保証で提供されているものである．上記著作権者お
 *  よびTOPPERSプロジェクトは，本ソフトウェアに関して，特定の使用目的
 *  に対する適合性も含めて，いかなる保証も行わない．また，本ソフトウェ
 *  アの利用により直接的または間接的に生じたいかなる損害に関しても，そ
 *  の責任を負わない．
 * 
 */

/*
 *		ターゲット依存モジュール（Renesas Starter Kit+ for RX65N-2MB用）
 */

#include "kernel_impl.h"
#include "kernel/memory.h"
#include "task.h"
#include "gr_rose.h"

/*
 *  ハードウェア固有の初期化ルーチン
 *  クロック回路の初期化を行う。
 */
void
hardware_init_hook(void)
{
#if FREQ_MAIN_CLOCK == 12000000 && FREQ_PCLK_BCD == 60000000 && FREQ_CMTW0 == 7500000 && FREQ_CMTW1 == 7500000
	/* Set ROM to two wait cycles before changing to high speed mode */
	sil_wrb_mem((void *)SYSTEM_ROMWT_ADDR, 0x2);
	while(sil_reb_mem((void *)SYSTEM_ROMWT_ADDR) == 0);

	/* Enable ROM cache for no-wait access */
	sil_wrh_mem((void *)FLASH_ROMCE_ADDR, 0x1);

	/*
	 *  クロック設定.
	 *  メインクロック: 12MHz,
	 *  ソースはPLL回路に設定: 12 * 20 = 240MHz,
	 *  ICLK(システムクロック): PLL / 2 = 120MHz,
	 *  FCLK(FlashIFクロック): PLL / 4 = 60MHz,
	 *  BCLK(外部バスクロック): PLL / 2 = 120MHz,
	 *  PCLKA(周辺モジュールクロックA): PLL / 2 = 120MHz,
	 *  PCLKB/C/D(周辺モジュールクロックB/C/D): PLL / 4 = 60MHz,
	 *  UCLK(USBクロック): PLL / 5 = 48MHz.
	 *  CMTW0/1の周波数: PCLKB / 8 = 7.5MHz.
	 *
	 *  References:
	 *  [1] 9.8 クロックソース切り替え, page 324.
	 */

	/* PRCRで書込み許可 */
	sil_wrh_mem((void *)SYSTEM_PRCR_ADDR,
			SYSTEM_PRCR_PRKEY_BITS | SYSTEM_PRCR_PRC0_BIT | SYSTEM_PRCR_PRC1_BIT);

	/* 1. 内部リセット解除後、MOFCR レジスタの MODRV2[1:0] ビットでドライブ能力を設定 */
	sil_wrb_mem((void *)SYSTEM_MOFCR_ADDR, 0x20);

	/* 2. MOSCWTCR.MSTS[7:0] ビットでメインクロック発振器の発振待機時間を設定 */
	/* NOTE: exact tMAINOSC is unknown (assume MAX) */
	sil_wrb_mem((void *)SYSTEM_MOSCWTCR_ADDR, 0x53);

	/* 3. MOSCCR レジスタの MOSTP ビットでメインクロック発振器を動作に設定 */
	sil_wrb_mem((void *)SYSTEM_MOSCCR_ADDR, 0x0);
	/* MOSTP ビットまたは MOFCR.MOFXIN ビットの書き換えを行う場合は、書き込みの完了を待ってから、後続の命令を実行するようにしてください */
	while((sil_reb_mem((void *)SYSTEM_MOSCCR_ADDR) & SYSTEM_MOSCCR_MOSTP_BIT) != 0);

	/* 4. PLLCR レジスタで周波数逓倍率を設定（PLL クロックソースの初期設定はメインクロック発振器） */
	sil_wrh_mem((void *)SYSTEM_PLLCR_ADDR, (0x27 << SYSTEM_PLLCR_STC_SHIFT));

	/* 5. PLLCR2 レジスタの PLL 停止制御ビットで PLL 動作を選択 */
	sil_wrb_mem((void *)SYSTEM_PLLCR2_ADDR, 0x0);

	/* 6. OSCOVFSR レジスタの PLOVF フラグで PLL クロックが安定したことを確認 */
	while((sil_reb_mem((void *)SYSTEM_OSCOVFSR_ADDR) & SYSTEM_OSCOVFSR_PLOVF_BIT) == 0);

	/* 7. SCKCR、SCKCR2 レジスタでクロックソース切り替え後の分周比を設定 */
	sil_wrw_mem((void *)SYSTEM_SCKCR_ADDR, (0x2 << SYSTEM_SCKCR_PCLKD_SHIFT) |
			(0x2 << SYSTEM_SCKCR_PCLKC_SHIFT) | (0x2 << SYSTEM_SCKCR_PCLKB_SHIFT) |
			(0x1 << SYSTEM_SCKCR_PCLKA_SHIFT) | (0x1 << SYSTEM_SCKCR_BCK_SHIFT) |
			(0x1 << SYSTEM_SCKCR_PSTOP0_SHIFT) | (0x1 << SYSTEM_SCKCR_PSTOP1_SHIFT) |
			(0x1 << SYSTEM_SCKCR_ICK_SHIFT) | (0x2 << SYSTEM_SCKCR_FCK_SHIFT));
	sil_wrh_mem((void *)SYSTEM_SCKCR2_ADDR, (0x4 << SYSTEM_SCKCR2_UCK_SHIFT) | 0x1);
	while(sil_reh_mem((void *)SYSTEM_SCKCR2_ADDR) == 0);

	/* 8. SCKCR3 レジスタの CKSEL[2:0] ビットで LOCO クロックから PLL クロックに変更 */
	sil_wrh_mem((void *)SYSTEM_SCKCR3_ADDR, (0x4 << SYSTEM_SCKCR3_CKSEL_SHIFT));
	while(sil_reh_mem((void *)SYSTEM_SCKCR3_ADDR) == 0);

	/* PRCRで書込み禁止 */
	sil_wrh_mem((void *)SYSTEM_PRCR_ADDR, SYSTEM_PRCR_PRKEY_BITS);

	/* Set CMTW0/1.CMWCR.CTS to match FREQ_CMTW0/1 */
	sil_wrh_mem((void *)CMTW0_CMWCR_ADDR, (0x0 << CMTWn_CMWCR_CKS_SHIFT));
	sil_wrh_mem((void *)CMTW1_CMWCR_ADDR, (0x0 << CMTWn_CMWCR_CKS_SHIFT));

#else
#error Must modify code above if target frequencies are changed.
#endif
}

/*
 *  本コンパイラではweak definitionの機能が無いため,
 *  特に必要な処理はないが, 必ず呼び出すこととする.
 */
void
software_init_hook(void)
{
}

/*
 *  ターゲット依存の初期化
 */
void
target_initialize(void)
{
	/*
	 *  プロセッサ依存の初期化
	 */
	prc_initialize();

	/*
	 * SCI1用ポート設定
	 */

	/* ポートP30をRXD1に, ポートP26をTXD1 */
	sil_wrb_mem((void *)PORT2_PMR_ADDR, sil_reb_mem((void *)PORT2_PMR_ADDR) | (1 << 6));
	sil_wrb_mem((void *)PORT3_PMR_ADDR, sil_reb_mem((void *)PORT3_PMR_ADDR) | (1 << 0));

	/* ポートP25をRXD3に, ポートP23をTXD3(ESP用) */
	sil_wrb_mem((void *)PORT2_PMR_ADDR, sil_reb_mem((void *)PORT2_PMR_ADDR) | (1 << 5));
	sil_wrb_mem((void *)PORT2_PMR_ADDR, sil_reb_mem((void *)PORT2_PMR_ADDR) | (1 << 3));

	/* プルアップ制御レジスタ(PCR)の設定 P25(RXD3)を入力プルアップ抵抗有効にする */
	sil_wrb_mem((void *)(PORT2_PCR_ADDR),
					sil_reb_mem((void *)(PORT2_PCR_ADDR)) | PORTn_PDR_B5_BIT);

	/* データディレクションレジスタ(PDR)の設定 P30(RXD1)を入力ポートにする */
	sil_wrb_mem((void *)(PORT3_PDR_ADDR),
					sil_reb_mem((void *)(PORT3_PDR_ADDR)) & ~PORTn_PDR_B0_BIT);

	/* データディレクションレジスタ(PDR)の設定 P26(TXD1)を出力ポートにする */
	sil_wrb_mem((void *)(PORT2_PDR_ADDR),
					sil_reb_mem((void *)(PORT2_PDR_ADDR)) | PORTn_PDR_B6_BIT);

	/* データディレクションレジスタ(PDR)の設定 P25(RXD3)を入力ポートにする */
	sil_wrb_mem((void *)(PORT2_PDR_ADDR),
					sil_reb_mem((void *)(PORT2_PDR_ADDR)) & ~PORTn_PDR_B5_BIT);

	/* データディレクションレジスタ(PDR)の設定 P23(TXD3)を出力ポートにする */
	sil_wrb_mem((void *)(PORT2_PDR_ADDR),
					sil_reb_mem((void *)(PORT2_PDR_ADDR)) | PORTn_PDR_B3_BIT);

	/* P24(ESP_EN)をLowにする */
	sil_wrb_mem((void *)(PORT2_PODR_ADDR),
					sil_reb_mem((void *)(PORT2_PODR_ADDR)) & ~PORTn_PODR_B4_BIT);

	/* P27(ESP_IO0)をHighにする(実行モード) */
	sil_wrb_mem((void *)(PORT2_PODR_ADDR),
					sil_reb_mem((void *)(PORT2_PODR_ADDR)) | PORTn_PODR_B7_BIT);

	/* P31(ESP_IO15)をLowにする(実行モード) */
	sil_wrb_mem((void *)(PORT3_PODR_ADDR),
					sil_reb_mem((void *)(PORT3_PODR_ADDR)) & ~PORTn_PODR_B1_BIT);

	/* データディレクションレジスタ(PDR)の設定 P24(ESP_EN)を出力ポートにする */
	sil_wrb_mem((void *)(PORT2_PDR_ADDR),
					sil_reb_mem((void *)(PORT2_PDR_ADDR)) | PORTn_PDR_B4_BIT);

	/* データディレクションレジスタ(PDR)の設定 P27(ESP_IO0)を出力ポートにする */
	sil_wrb_mem((void *)(PORT2_PDR_ADDR),
					sil_reb_mem((void *)(PORT2_PDR_ADDR)) | PORTn_PDR_B7_BIT);

	/* データディレクションレジスタ(PDR)の設定 P31(ESP_IO15)を出力ポートにする */
	sil_wrb_mem((void *)(PORT3_PDR_ADDR),
					sil_reb_mem((void *)(PORT3_PDR_ADDR)) | PORTn_PDR_B1_BIT);

	/* 書き込みプロテクトレジスタの設定 PFSWEビットへの書き込みを許可 */
	sil_wrb_mem((void *)(MPC_PWPR_ADDR), 0x00);
	/* 書き込みプロテクトレジスタの設定 PxxFSレジスタへの書き込みを許可 */
	sil_wrb_mem((void *)(MPC_PWPR_ADDR), MPC_PWPR_PFSWE_BIT);

	/* 端子機能制御レジスタ P30をRXD1とする */
	sil_wrb_mem((void *)(MPC_P30PFS_ADDR), 0x0a);
	/* 端子機能制御レジスタ P26をTXD1とする */
	sil_wrb_mem((void *)(MPC_P26PFS_ADDR), 0x0a);

	/* 端子機能制御レジスタ P25をRXD3とする */
	sil_wrb_mem((void *)(MPC_P25PFS_ADDR), 0x0a);
	/* 端子機能制御レジスタ P23をTXD3とする */
	sil_wrb_mem((void *)(MPC_P23PFS_ADDR), 0x0a);

	/* 書き込みプロテクトレジスタの設定 書き込みを禁止 */
	sil_wrb_mem((void *)(MPC_PWPR_ADDR), MPC_PWPR_B0WI_BIT);
}

/*
 *  ターゲット依存の終了処理
 */
void
target_exit(void)
{
	while (true);
}

/*
 *  セクション初期化ブロック（手動メモリ配置用）
 */
#if defined(TOPPERS_ML_MANUAL)

const uint_t _kernel_tnum_datasec = 1;

const DATASECINIB _kernel_datasecinib_table[1] = {
	{__sectop("R"), __secend("R"), __sectop("D")}
};

const uint_t _kernel_tnum_bsssec = 2;

const BSSSECINIB _kernel_bsssecinib_table[2] = {
		{__sectop("B"), __secend("B")},
		{__sectop("B_SHARED"), __secend("B_SHARED")}
};

#endif
