# ECP5_HDMI_USART_SPI_I2C_Embarcatech

![Yosys](https://img.shields.io/badge/Synthesis-Yosys-blue?logo=yosys) ![NextPNR](https://img.shields.io/badge/Place%20%26%20Route-NextPNR-green) ![License](https://img.shields.io/badge/License-MIT-yellow) ![FPGA](https://img.shields.io/badge/FPGA-Lattice%20ECP5-orange)

### IntegraÃ§Ã£o de Interfaces Sensoriais e GeraÃ§Ã£o de VÃ­deo em FPGA na Plataforma Colorlight i9 (Lattice ECP5)

Este projeto foi desenvolvido no Ã¢mbito do programa **ResidÃªncia TecnolÃ³gica EmbarcaTech (TIC 37 - IFMA)** e tem como objetivo a criaÃ§Ã£o de um **sistema embarcado reconfigurÃ¡vel** capaz de adquirir dados sensoriais, processÃ¡-los em hardware e exibi-los em tempo real via **HDMI**, utilizando a FPGA **Colorlight i9** (baseada no **Lattice ECP5 LFE5U-45F**).

---

## ğŸ§  VisÃ£o Geral do Projeto

O sistema integra trÃªs subsistemas principais:

1. **AquisiÃ§Ã£o Sensorial (IÂ²C/SPI)**

   * Leitura de sensores digitais via barramentos seriais.
   * VersÃ£o inicial: ADXL345 (acelerÃ´metro, via IÂ²C).
   * VersÃ£o final (protÃ³tipo fÃ­sico): BMP280 (pressÃ£o e temperatura, via SPI).

2. **TransmissÃ£o Serial (UART)**

   * ComunicaÃ§Ã£o assÃ­ncrona com padrÃ£o **16x oversampling**.
   * Utilizada para depuraÃ§Ã£o e envio de dados via **USART TX**.

3. **RenderizaÃ§Ã£o de VÃ­deo HDMI (720p@60Hz)**

   * GeraÃ§Ã£o de sinais de vÃ­deo com sincronizaÃ§Ã£o **VESA 1280Ã—720@60Hz**.
   * CodificaÃ§Ã£o **TMDS (8b/10b)** para transmissÃ£o diferencial.
   * Utiliza **PLL (EHXPLLL)** para gerar clocks de atÃ© **371,25 MHz**.
   * SerializaÃ§Ã£o dos sinais com registradores **ODDR**.

---

## âš™ï¸ Arquitetura e Metodologia

O projeto foi desenvolvido integralmente em **SystemVerilog**, com design modular e FSMs para controle dos protocolos seriais e de vÃ­deo.

AlÃ©m disso, o subsistema de renderizaÃ§Ã£o HDMI baseia-se no repositÃ³rio **[Project F - FPGA Graphics](https://github.com/projf/projf-explore/tree/main/graphics/fpga-graphics)**, adaptado para integrar o pipeline de vÃ­deo e o controle TMDS no contexto da FPGA Colorlight i9.

| MÃ³dulo                           | FunÃ§Ã£o Principal        | Destaques TÃ©cnicos                                                   |
| -------------------------------- | ----------------------- | -------------------------------------------------------------------- |
| **I2C Master**                   | ComunicaÃ§Ã£o com ADXL345 | FSM de 10 estados, emulaÃ§Ã£o de open-drain (tri-state).               |
| **SPI Master**                   | ComunicaÃ§Ã£o com BMP280  | Leitura dos 24 coeficientes de calibraÃ§Ã£o e compensaÃ§Ã£o em hardware. |
| **UART TX**                      | TransmissÃ£o assÃ­ncrona  | Oversampling 16x, precisÃ£o temporal aprimorada.                      |
| **HDMI Renderer / TMDS Encoder** | GeraÃ§Ã£o de vÃ­deo 720p   | CodificaÃ§Ã£o 8b/10b e double-buffering entre domÃ­nios de clock.       |
| **PLL (EHXPLLL)**                | GeraÃ§Ã£o de clocks       | Produz 74.25 MHz (pixel) e 371.25 MHz (serial).                      |

---

## ğŸ§© Ferramentas Utilizadas

| Tipo          | Ferramenta             | DescriÃ§Ã£o                                     |
| ------------- | ---------------------- | --------------------------------------------- |
| SÃ­ntese       | **Yosys**              | GeraÃ§Ã£o de netlist a partir do SystemVerilog. |
| Place & Route | **NextPNR**            | Mapeamento para o dispositivo Lattice ECP5.   |
| Bitstream     | **Project Trellis**    | GeraÃ§Ã£o final do arquivo `.bit` para a FPGA.  |
| SimulaÃ§Ã£o     | **GTKWave / iverilog** | Testbench e depuraÃ§Ã£o dos mÃ³dulos FSM.        |

---

## ğŸ’¡ AdaptaÃ§Ãµes e VersÃ£o Final (ProtÃ³tipo Demonstrado)

Durante os testes prÃ¡ticos, foi identificada a dificuldade de emular corretamente o **dreno aberto (open-drain)** do IÂ²C no ECP5.
Assim, a versÃ£o final do hardware apresentado utilizou:

* **Protocolo SPI** (em vez de IÂ²C);
* **Sensor BMP280** (substituindo o ADXL345);
* **LÃ³gica de compensaÃ§Ã£o** implementada em hardware para cÃ¡lculo de pressÃ£o e temperatura em tempo real.

---

## ğŸ§ª Resultados

* ComunicaÃ§Ã£o SPI validada com o sensor BMP280.
* GeraÃ§Ã£o estÃ¡vel de vÃ­deo HDMI a **720p@60Hz** com codificaÃ§Ã£o TMDS funcional.
* Clock de serializaÃ§Ã£o atingindo **742.5 Mbps** sem transceptores SERDES dedicados.
* ComunicaÃ§Ã£o UART TX funcional via oversampling 16x.
* SincronizaÃ§Ã£o entre domÃ­nios de clock (CDC) com **double-buffering**.

---

## ğŸ“ Estrutura do RepositÃ³rio

```
ECP5_HDMI_USART_SPI_I2C_Embarcatech/
â”œâ”€â”€ src/                  # CÃ³digos-fonte em SystemVerilog
â”‚   â”œâ”€â”€ i2c_master.sv
â”‚   â”œâ”€â”€ spi_master.sv
â”‚   â”œâ”€â”€ uart_tx.sv
â”‚   â”œâ”€â”€ renderer_720p.sv
â”‚   â”œâ”€â”€ tmds_encoder.sv
â”‚   â”œâ”€â”€ pll_config.sv
â”‚   â””â”€â”€ top.sv
â”œâ”€â”€ constraints/          # Arquivos .lpf (mapeamento de pinos)
â”œâ”€â”€ sim/                  # Testbenches e scripts de simulaÃ§Ã£o
â”œâ”€â”€ build/                # Scripts para sÃ­ntese e bitstream
â””â”€â”€ README.md
```

---

## ğŸ§° Requisitos de Hardware

* FPGA: **Colorlight i9 (Lattice ECP5 LFE5U-45F-6BG381C)**
* Sensor: **ADXL345** (IÂ²C) ou **BMP280** (SPI)
* SaÃ­da de vÃ­deo: **HDMI (720p@60Hz)**
* Interface serial: **UART (115200 bps)**

---

## ğŸš€ Como Rodar o Projeto

1. **Clone o repositÃ³rio:**

   ```bash
   git clone https://github.com/heavymsv/ECP5_HDMI_USART_SPI_I2C_Embarcatech.git
   cd ECP5_HDMI_USART_SPI_I2C_Embarcatech
   ```

2. **Sintetize o projeto:**

   ```bash
   yosys -p "synth_ecp5 -top top -json top.json" src/*.sv
   ```

3. **Execute o Place & Route:**

   ```bash
   nextpnr-ecp5 --json top.json --lpf constraints/colorlight_i9.lpf --textcfg top.config --85k
   ```

4. **Gere o bitstream:**

   ```bash
   ecppack top.config top.bit
   ```

5. **Carregue na FPGA:**

   ```bash
   openFPGALoader -b colorlight-i9 top.bit
   ```

---

## ğŸ“Š Futuras ExtensÃµes

* ImplementaÃ§Ã£o do **Receptor UART (RX)** para comunicaÃ§Ã£o bidirecional.
* RenderizaÃ§Ã£o de texto via **Character ROM em BRAM**.
* Suporte a resoluÃ§Ãµes superiores (1080p) com pipelining otimizado.

---

## ğŸ‘¥ Autores

* **Agnes de Oliveira Freire**
* **Antonio Sergio Castro de Carvalho Jr**
* **Matheus Santos Vieira**
* **Valmir Linhares de Sousa de Mesquita**

ResidÃªncia TecnolÃ³gica **EmbarcaTech TIC 37 â€“ IFMA**

---

## ğŸ“œ LicenÃ§a

Este projeto Ã© distribuÃ­do sob a licenÃ§a **MIT**.
Consulte o arquivo `LICENSE` para mais detalhes.

---

## ğŸ“š ReferÃªncias Principais

* [Analog Devices â€“ ADXL345 Datasheet](https://www.analog.com/en/products/adxl345.html)
* [Project F â€“ FPGA Graphics](https://github.com/projf/projf-explore/tree/main/graphics/fpga-graphics)
* [Project F â€“ ECP5 FPGA Clock Generation](https://projectf.io/posts/ecp5-fpga-clock/)
* [Colorlight i9 Tools â€“ GitHub](https://github.com/kittennbfive/Colorlight-i9-tools)
* [Yosys Open Source Synthesis Suite](https://github.com/YosysHQ/yosys)
* [NextPNR â€“ Open Source Place & Route](https://github.com/YosysHQ/nextpnr)

---

> ğŸ§© *â€œCompreender o domÃ­nio de clock, as primitivas de hardware e o controle de protocolos seriais Ã© essencial para o sucesso em projetos FPGA.â€*
