TimeQuest Timing Analyzer report for de0_memory
Sun Jun 02 22:24:36 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; de0_memory                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; de0_memory.sdc ; OK     ; Sun Jun 02 22:24:35 2024 ;
+----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 225.58 MHz ; 225.58 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 15.567 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.233 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.576 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.367      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.708 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.226      ;
; 15.717 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[1] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.232      ;
; 15.717 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[2] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.232      ;
; 15.717 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[3] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.232      ;
; 15.717 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[4] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.232      ;
; 15.717 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[5] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.232      ;
; 15.717 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[6] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.232      ;
; 15.717 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[7] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.232      ;
; 15.717 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[8] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.232      ;
; 15.828 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[1] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.121      ;
; 15.828 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[2] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.121      ;
; 15.828 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[3] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.121      ;
; 15.828 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[4] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.121      ;
; 15.828 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[5] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.121      ;
; 15.828 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[6] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.121      ;
; 15.828 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[7] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.121      ;
; 15.828 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[8] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.121      ;
; 15.835 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[1] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.114      ;
; 15.835 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[2] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.114      ;
; 15.835 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[3] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.114      ;
; 15.835 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[4] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.114      ;
; 15.835 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[5] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.114      ;
; 15.835 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[6] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.114      ;
; 15.835 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[7] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.114      ;
; 15.835 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[8] ; clk          ; clk         ; 20.000       ; -0.046     ; 4.114      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.851 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.083      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.869 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.065      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.871 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.063      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
; 15.884 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.061     ; 4.050      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                     ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.233 ; Mem_Controller:u_Mem_Controller|wdata[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.376      ; 0.796      ;
; 0.233 ; Mem_Controller:u_Mem_Controller|wdata[6] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.376      ; 0.796      ;
; 0.236 ; Mem_Controller:u_Mem_Controller|wdata[4] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.376      ; 0.799      ;
; 0.236 ; Mem_Controller:u_Mem_Controller|wdata[5] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.376      ; 0.799      ;
; 0.260 ; Mem_Controller:u_Mem_Controller|wdata[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.376      ; 0.823      ;
; 0.358 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; Mem_Controller:u_Mem_Controller|waddr[1] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Mem_Controller:u_Mem_Controller|waddr[2] ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[2]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[3]             ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.368 ; Mem_Controller:u_Mem_Controller|wdata[3] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.376      ; 0.931      ;
; 0.377 ; uart_rx:u_uart_rx|data_buffer[2]         ; Mem_Controller:u_Mem_Controller|wdata[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.596      ;
; 0.377 ; uart_rx:u_uart_rx|data_buffer[3]         ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.596      ;
; 0.378 ; uart_rx:u_uart_rx|data_buffer[4]         ; Mem_Controller:u_Mem_Controller|wdata[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.378 ; uart_rx:u_uart_rx|data_buffer[5]         ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.380 ; uart_rx:u_uart_rx|data_buffer[3]         ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.599      ;
; 0.381 ; uart_rx:u_uart_rx|data_buffer[4]         ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; uart_rx:u_uart_rx|data_buffer[2]         ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; uart_rx:u_uart_rx|data_buffer[5]         ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.601      ;
; 0.394 ; uart_rx:u_uart_rx|data_buffer[8]         ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.399 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.617      ;
; 0.399 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.617      ;
; 0.400 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.618      ;
; 0.403 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.621      ;
; 0.404 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.622      ;
; 0.406 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.624      ;
; 0.413 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.631      ;
; 0.448 ; Mem_Controller:u_Mem_Controller|wdata[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.023      ;
; 0.466 ; Mem_Controller:u_Mem_Controller|wdata[7] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.041      ;
; 0.474 ; uart_rx:u_uart_rx|uart_rxd_d3            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.692      ;
; 0.479 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; uart_rx:u_uart_rx|data_buffer[6]         ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.481 ; uart_rx:u_uart_rx|data_buffer[7]         ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.700      ;
; 0.488 ; uart_rx:u_uart_rx|data_buffer[6]         ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.707      ;
; 0.488 ; uart_rx:u_uart_rx|data_buffer[7]         ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.707      ;
; 0.499 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.717      ;
; 0.528 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.746      ;
; 0.559 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.561 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.564 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.571 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; uart_rx:u_uart_rx|cnt_rx_div[12]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.579 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.579 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.579 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.580 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.581 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.582 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.583 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.584 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.802      ;
; 0.589 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.807      ;
; 0.593 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.811      ;
; 0.595 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.813      ;
; 0.608 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.826      ;
; 0.609 ; Mem_Controller:u_Mem_Controller|raddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.180      ;
; 0.614 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.832      ;
; 0.629 ; Mem_Controller:u_Mem_Controller|raddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.200      ;
; 0.633 ; Mem_Controller:u_Mem_Controller|waddr[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.204      ;
; 0.698 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.352      ; 1.209      ;
; 0.698 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.352      ; 1.209      ;
; 0.698 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.352      ; 1.209      ;
; 0.698 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.352      ; 1.209      ;
; 0.698 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.352      ; 1.209      ;
; 0.698 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.352      ; 1.209      ;
; 0.698 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.352      ; 1.209      ;
; 0.698 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.352      ; 1.209      ;
; 0.702 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.920      ;
; 0.742 ; Mem_Controller:u_Mem_Controller|wen      ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.384      ; 1.313      ;
; 0.764 ; Mem_Controller:u_Mem_Controller|waddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.335      ;
; 0.765 ; Mem_Controller:u_Mem_Controller|waddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.336      ;
; 0.807 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.025      ;
; 0.833 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.835 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.838 ; uart_rx:u_uart_rx|uart_rxd_d1            ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.059      ;
; 0.851 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.854 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.072      ;
; 0.854 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.072      ;
; 0.855 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.073      ;
; 0.856 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.074      ;
; 0.859 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.867 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.085      ;
; 0.868 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.086      ;
; 0.869 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.087      ;
; 0.870 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.870 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.872 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.061      ; 1.090      ;
; 0.887 ; Mem_Controller:u_Mem_Controller|waddr[1] ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.105      ;
; 0.889 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.107      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[0]                                                                                  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[1]                                                                                  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[2]                                                                                  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[3]                                                                                  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[4]                                                                                  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[5]                                                                                  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[6]                                                                                  ;
; 9.582 ; 9.812        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[7]                                                                                  ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[1]                                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[3]                                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|clear                                                                                        ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|ren                                                                                          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[0]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[7]                                                                                     ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wen                                                                                          ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|rx_en                                                                                                      ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                                                                                                   ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                                                                                                ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ;
; 9.688 ; 9.872        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                                  ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[1]|clk                                                                                                ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[2]|clk                                                                                                ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[3]|clk                                                                                                ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[4]|clk                                                                                                ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[5]|clk                                                                                                ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[6]|clk                                                                                                ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[1]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[2]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[3]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[4]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[5]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[6]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[7]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[8]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[9]|clk                                                                                                 ;
; 9.847 ; 9.847        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_ram_dual_16x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|clear|clk                                                                                                   ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[0]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[1]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|ren|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[0]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[1]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[2]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[0]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[7]|clk                                                                                                ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wen|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[0]|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[1]|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[2]|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[3]|clk                                                                                                     ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[0]|clk                                                                                                  ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[10]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[11]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[12]|clk                                                                                                 ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[1]|clk                                                                                                  ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[2]|clk                                                                                                  ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[3]|clk                                                                                                  ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[4]|clk                                                                                                  ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[5]|clk                                                                                                  ;
; 9.849 ; 9.849        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[6]|clk                                                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; push_read ; clk        ; 2.390 ; 2.861 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; 2.125 ; 2.603 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; push_read ; clk        ; -1.796 ; -2.213 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; -1.746 ; -2.210 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 8.661 ; 8.645 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 8.510 ; 8.449 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 8.462 ; 8.504 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 8.661 ; 8.571 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 8.637 ; 8.566 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 8.569 ; 8.554 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 8.647 ; 8.504 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 8.596 ; 8.645 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 8.731 ; 8.701 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 8.215 ; 8.117 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 8.102 ; 8.146 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 8.134 ; 8.103 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 8.199 ; 8.119 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 8.177 ; 8.114 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 8.731 ; 8.701 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 8.267 ; 8.267 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 7.801 ; 7.716 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 7.801 ; 7.716 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 7.819 ; 7.747 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 7.988 ; 7.838 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 7.895 ; 7.830 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 7.892 ; 7.897 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 7.888 ; 7.902 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 7.853 ; 7.923 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 7.677 ; 7.606 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 7.692 ; 7.607 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 7.677 ; 7.619 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 7.683 ; 7.632 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 7.678 ; 7.610 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 7.691 ; 7.606 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 8.200 ; 8.182 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 7.740 ; 7.781 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 248.08 MHz ; 248.08 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 15.969 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.229 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.573 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 15.969 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.971      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.067 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.873      ;
; 16.114 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[1] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.841      ;
; 16.114 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[2] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.841      ;
; 16.114 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[3] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.841      ;
; 16.114 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[4] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.841      ;
; 16.114 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[5] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.841      ;
; 16.114 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[6] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.841      ;
; 16.114 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[7] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.841      ;
; 16.114 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[8] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.841      ;
; 16.212 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[1] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.743      ;
; 16.212 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[2] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.743      ;
; 16.212 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[3] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.743      ;
; 16.212 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[4] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.743      ;
; 16.212 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[5] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.743      ;
; 16.212 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[6] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.743      ;
; 16.212 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[7] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.743      ;
; 16.212 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|data_buffer[8] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.743      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.256 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.684      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.264 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.676      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.273 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.667      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.275 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.055     ; 3.665      ;
; 16.276 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[1] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.679      ;
; 16.276 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[2] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.679      ;
; 16.276 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[3] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.679      ;
; 16.276 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[4] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.679      ;
; 16.276 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[5] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.679      ;
; 16.276 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[6] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.679      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.229 ; Mem_Controller:u_Mem_Controller|wdata[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.337      ; 0.735      ;
; 0.230 ; Mem_Controller:u_Mem_Controller|wdata[6] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.337      ; 0.736      ;
; 0.232 ; Mem_Controller:u_Mem_Controller|wdata[4] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.337      ; 0.738      ;
; 0.232 ; Mem_Controller:u_Mem_Controller|wdata[5] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.337      ; 0.738      ;
; 0.254 ; Mem_Controller:u_Mem_Controller|wdata[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.337      ; 0.760      ;
; 0.312 ; Mem_Controller:u_Mem_Controller|waddr[1] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Mem_Controller:u_Mem_Controller|waddr[2] ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_bit[2]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_bit[3]             ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.336 ; uart_rx:u_uart_rx|data_buffer[2]         ; Mem_Controller:u_Mem_Controller|wdata[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.535      ;
; 0.336 ; uart_rx:u_uart_rx|data_buffer[3]         ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.535      ;
; 0.337 ; uart_rx:u_uart_rx|data_buffer[4]         ; Mem_Controller:u_Mem_Controller|wdata[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.536      ;
; 0.337 ; uart_rx:u_uart_rx|data_buffer[5]         ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.536      ;
; 0.345 ; uart_rx:u_uart_rx|data_buffer[3]         ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; uart_rx:u_uart_rx|data_buffer[4]         ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; uart_rx:u_uart_rx|data_buffer[2]         ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; uart_rx:u_uart_rx|data_buffer[5]         ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.352 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.551      ;
; 0.353 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.552      ;
; 0.355 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.355 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.357 ; Mem_Controller:u_Mem_Controller|wdata[3] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.337      ; 0.863      ;
; 0.357 ; uart_rx:u_uart_rx|data_buffer[8]         ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.361 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.560      ;
; 0.365 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.564      ;
; 0.368 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.567      ;
; 0.420 ; uart_rx:u_uart_rx|uart_rxd_d3            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.619      ;
; 0.425 ; Mem_Controller:u_Mem_Controller|wdata[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.350      ; 0.944      ;
; 0.425 ; uart_rx:u_uart_rx|data_buffer[6]         ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.624      ;
; 0.426 ; uart_rx:u_uart_rx|data_buffer[7]         ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.625      ;
; 0.432 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.439 ; uart_rx:u_uart_rx|data_buffer[6]         ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; uart_rx:u_uart_rx|data_buffer[7]         ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.638      ;
; 0.442 ; Mem_Controller:u_Mem_Controller|wdata[7] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.350      ; 0.961      ;
; 0.449 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.648      ;
; 0.474 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.673      ;
; 0.501 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.504 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.512 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; uart_rx:u_uart_rx|cnt_rx_div[12]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.516 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.519 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.523 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.525 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.724      ;
; 0.525 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.724      ;
; 0.530 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.534 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.539 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.738      ;
; 0.548 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.747      ;
; 0.576 ; Mem_Controller:u_Mem_Controller|raddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.346      ; 1.091      ;
; 0.592 ; Mem_Controller:u_Mem_Controller|raddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.346      ; 1.107      ;
; 0.597 ; Mem_Controller:u_Mem_Controller|waddr[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.346      ; 1.112      ;
; 0.636 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.318      ; 1.096      ;
; 0.636 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.318      ; 1.096      ;
; 0.636 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.318      ; 1.096      ;
; 0.636 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.318      ; 1.096      ;
; 0.636 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.318      ; 1.096      ;
; 0.636 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.318      ; 1.096      ;
; 0.636 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.318      ; 1.096      ;
; 0.636 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.318      ; 1.096      ;
; 0.639 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.838      ;
; 0.683 ; Mem_Controller:u_Mem_Controller|wen      ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.346      ; 1.198      ;
; 0.715 ; Mem_Controller:u_Mem_Controller|waddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.346      ; 1.230      ;
; 0.715 ; Mem_Controller:u_Mem_Controller|waddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.346      ; 1.230      ;
; 0.715 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.914      ;
; 0.746 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.749 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.754 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.761 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.763 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.766 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.768 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.772 ; uart_rx:u_uart_rx|uart_rxd_d1            ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 0.974      ;
; 0.772 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.776 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.776 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.779 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.801 ; Mem_Controller:u_Mem_Controller|waddr[1] ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.000      ;
; 0.804 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.003      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 9.573 ; 9.803        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.574 ; 9.804        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.574 ; 9.804        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.576 ; 9.806        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[0]                                                                                  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[1]                                                                                  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[2]                                                                                  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[3]                                                                                  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[4]                                                                                  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[5]                                                                                  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[6]                                                                                  ;
; 9.578 ; 9.808        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[7]                                                                                  ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[1]                                                                                     ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[3]                                                                                     ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|clear                                                                                        ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|ren                                                                                          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[0]                                                                                     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[7]                                                                                     ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wen                                                                                          ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|rx_en                                                                                                      ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                                                                                                   ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                                                                                                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ;
; 9.683 ; 9.867        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ;
; 9.686 ; 9.870        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                                  ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[1]|clk                                                                                                ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[2]|clk                                                                                                ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[3]|clk                                                                                                ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[4]|clk                                                                                                ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[5]|clk                                                                                                ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[6]|clk                                                                                                ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_ram_dual_16x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[1]|clk                                                                                                 ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[2]|clk                                                                                                 ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[3]|clk                                                                                                 ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[4]|clk                                                                                                 ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[5]|clk                                                                                                 ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[6]|clk                                                                                                 ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[7]|clk                                                                                                 ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[8]|clk                                                                                                 ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[9]|clk                                                                                                 ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|clear|clk                                                                                                   ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[0]|clk                                                                                                ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[1]|clk                                                                                                ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|ren|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[0]|clk                                                                                                ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[1]|clk                                                                                                ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[2]|clk                                                                                                ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[0]|clk                                                                                                ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[7]|clk                                                                                                ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wen|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[0]|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[1]|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[2]|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[3]|clk                                                                                                     ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|rx_en|clk                                                                                                          ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|start_en|clk                                                                                                       ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|uart_rxd_d1|clk                                                                                                    ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|uart_rxd_d2|clk                                                                                                    ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|uart_rxd_d3|clk                                                                                                    ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[0]|clk                                                                                                  ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[10]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[11]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[12]|clk                                                                                                 ;
; 9.846 ; 9.846        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[1]|clk                                                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; push_read ; clk        ; 2.083 ; 2.443 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; 1.850 ; 2.222 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; push_read ; clk        ; -1.555 ; -1.875 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; -1.514 ; -1.875 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 8.045 ; 8.054 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 7.944 ; 7.824 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 7.953 ; 7.870 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 8.045 ; 7.973 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 8.030 ; 7.961 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 8.025 ; 7.935 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 8.034 ; 7.952 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 7.979 ; 8.054 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 8.124 ; 8.080 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 7.652 ; 7.552 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 7.612 ; 7.545 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 7.619 ; 7.534 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 7.639 ; 7.549 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 7.623 ; 7.536 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 8.124 ; 8.080 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 7.653 ; 7.709 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 7.336 ; 7.215 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 7.336 ; 7.215 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 7.350 ; 7.241 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 7.419 ; 7.343 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 7.418 ; 7.319 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 7.430 ; 7.323 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 7.427 ; 7.304 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 7.355 ; 7.441 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 7.218 ; 7.116 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 7.231 ; 7.125 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 7.221 ; 7.116 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 7.235 ; 7.133 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 7.223 ; 7.127 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 7.218 ; 7.134 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 7.699 ; 7.643 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 7.225 ; 7.319 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 17.418 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.099 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.378 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.418 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.535      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.545 ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.408      ;
; 17.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[1] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.399      ;
; 17.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[2] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.399      ;
; 17.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[3] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.399      ;
; 17.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[4] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.399      ;
; 17.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[5] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.399      ;
; 17.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[6] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.399      ;
; 17.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[7] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.399      ;
; 17.567 ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; uart_rx:u_uart_rx|data_buffer[8] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.399      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.585 ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.368      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.591 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.362      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.600 ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.353      ;
; 17.614 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[1] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.352      ;
; 17.614 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[2] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.352      ;
; 17.614 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[3] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.352      ;
; 17.614 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[4] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.352      ;
; 17.614 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[5] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.352      ;
; 17.614 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[6] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.352      ;
; 17.614 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[7] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.352      ;
; 17.614 ; uart_rx:u_uart_rx|cnt_rx_div[10] ; uart_rx:u_uart_rx|data_buffer[8] ; clk          ; clk         ; 20.000       ; -0.021     ; 2.352      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[11] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.627 ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; uart_rx:u_uart_rx|cnt_rx_div[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.326      ;
; 17.654 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[12] ; clk          ; clk         ; 20.000       ; -0.034     ; 2.299      ;
; 17.654 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[3]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.299      ;
; 17.654 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[0]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.299      ;
; 17.654 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[1]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.299      ;
; 17.654 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[2]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.299      ;
; 17.654 ; uart_rx:u_uart_rx|cnt_rx_div[5]  ; uart_rx:u_uart_rx|cnt_rx_div[4]  ; clk          ; clk         ; 20.000       ; -0.034     ; 2.299      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.099 ; Mem_Controller:u_Mem_Controller|wdata[6] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.420      ;
; 0.101 ; Mem_Controller:u_Mem_Controller|wdata[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.422      ;
; 0.101 ; Mem_Controller:u_Mem_Controller|wdata[4] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.422      ;
; 0.102 ; Mem_Controller:u_Mem_Controller|wdata[5] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.423      ;
; 0.113 ; Mem_Controller:u_Mem_Controller|wdata[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.434      ;
; 0.185 ; Mem_Controller:u_Mem_Controller|wdata[3] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.217      ; 0.506      ;
; 0.188 ; Mem_Controller:u_Mem_Controller|waddr[1] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Mem_Controller:u_Mem_Controller|waddr[2] ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|cnt_bit[2]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|cnt_bit[3]             ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.198 ; uart_rx:u_uart_rx|data_buffer[3]         ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; uart_rx:u_uart_rx|data_buffer[5]         ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; uart_rx:u_uart_rx|data_buffer[4]         ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.201 ; uart_rx:u_uart_rx|data_buffer[2]         ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.320      ;
; 0.202 ; uart_rx:u_uart_rx|data_buffer[2]         ; Mem_Controller:u_Mem_Controller|wdata[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.321      ;
; 0.203 ; uart_rx:u_uart_rx|data_buffer[3]         ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.322      ;
; 0.203 ; uart_rx:u_uart_rx|data_buffer[4]         ; Mem_Controller:u_Mem_Controller|wdata[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.322      ;
; 0.204 ; uart_rx:u_uart_rx|data_buffer[5]         ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.323      ;
; 0.206 ; uart_rx:u_uart_rx|data_buffer[8]         ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.211 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.330      ;
; 0.212 ; Mem_Controller:u_Mem_Controller|raddr[0] ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.331      ;
; 0.212 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.331      ;
; 0.216 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.335      ;
; 0.218 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.337      ;
; 0.220 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.339      ;
; 0.227 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.346      ;
; 0.229 ; Mem_Controller:u_Mem_Controller|wdata[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.559      ;
; 0.238 ; Mem_Controller:u_Mem_Controller|wdata[7] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.568      ;
; 0.253 ; uart_rx:u_uart_rx|uart_rxd_d3            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.372      ;
; 0.254 ; uart_rx:u_uart_rx|data_buffer[9]         ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.257 ; uart_rx:u_uart_rx|data_buffer[6]         ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.376      ;
; 0.257 ; uart_rx:u_uart_rx|data_buffer[7]         ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.376      ;
; 0.260 ; uart_rx:u_uart_rx|data_buffer[6]         ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.379      ;
; 0.261 ; uart_rx:u_uart_rx|data_buffer[7]         ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.380      ;
; 0.265 ; Mem_Controller:u_Mem_Controller|raddr[1] ; Mem_Controller:u_Mem_Controller|clear                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.276 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.395      ;
; 0.300 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.418      ;
; 0.301 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.419      ;
; 0.303 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.421      ;
; 0.307 ; uart_rx:u_uart_rx|cnt_rx_div[12]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.425      ;
; 0.308 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.426      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.430      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.430      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.431      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.431      ;
; 0.313 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.431      ;
; 0.313 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.314 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.432      ;
; 0.314 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.432      ;
; 0.314 ; uart_rx:u_uart_rx|start_en               ; uart_rx:u_uart_rx|rx_en                                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.433      ;
; 0.315 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.434      ;
; 0.315 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.434      ;
; 0.319 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.437      ;
; 0.321 ; uart_rx:u_uart_rx|rx_en                  ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.440      ;
; 0.324 ; Mem_Controller:u_Mem_Controller|raddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.654      ;
; 0.325 ; Mem_Controller:u_Mem_Controller|clear    ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.444      ;
; 0.333 ; uart_rx:u_uart_rx|uart_rxd_d2            ; uart_rx:u_uart_rx|start_en                                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.452      ;
; 0.334 ; Mem_Controller:u_Mem_Controller|raddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.664      ;
; 0.339 ; Mem_Controller:u_Mem_Controller|waddr[2] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.667      ;
; 0.367 ; Mem_Controller:u_Mem_Controller|waddr[0] ; Mem_Controller:u_Mem_Controller|wen                                                                                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.486      ;
; 0.409 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.207      ; 0.706      ;
; 0.409 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.207      ; 0.706      ;
; 0.409 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.207      ; 0.706      ;
; 0.409 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.207      ; 0.706      ;
; 0.409 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.207      ; 0.706      ;
; 0.409 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.207      ; 0.706      ;
; 0.409 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.207      ; 0.706      ;
; 0.409 ; Mem_Controller:u_Mem_Controller|ren      ; Mem_Controller:u_Mem_Controller|fnd_data[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.207      ; 0.706      ;
; 0.411 ; Mem_Controller:u_Mem_Controller|wen      ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.224      ; 0.739      ;
; 0.414 ; Mem_Controller:u_Mem_Controller|waddr[0] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.742      ;
; 0.418 ; Mem_Controller:u_Mem_Controller|waddr[1] ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.746      ;
; 0.425 ; uart_rx:u_uart_rx|cnt_bit[0]             ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.544      ;
; 0.433 ; uart_rx:u_uart_rx|uart_rxd_d1            ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.554      ;
; 0.449 ; uart_rx:u_uart_rx|cnt_rx_div[1]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.567      ;
; 0.450 ; uart_rx:u_uart_rx|cnt_rx_div[7]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.568      ;
; 0.461 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.579      ;
; 0.461 ; uart_rx:u_uart_rx|cnt_rx_div[5]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.579      ;
; 0.462 ; uart_rx:u_uart_rx|cnt_rx_div[11]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.580      ;
; 0.462 ; uart_rx:u_uart_rx|cnt_rx_div[3]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.580      ;
; 0.462 ; uart_rx:u_uart_rx|cnt_rx_div[9]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.580      ;
; 0.464 ; uart_rx:u_uart_rx|cnt_rx_div[8]          ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.582      ;
; 0.466 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.584      ;
; 0.466 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.584      ;
; 0.469 ; uart_rx:u_uart_rx|cnt_rx_div[0]          ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.587      ;
; 0.469 ; uart_rx:u_uart_rx|cnt_rx_div[2]          ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.587      ;
; 0.470 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.588      ;
; 0.471 ; Mem_Controller:u_Mem_Controller|waddr[1] ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.472 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.590      ;
; 0.472 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.590      ;
; 0.473 ; uart_rx:u_uart_rx|cnt_rx_div[4]          ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.591      ;
; 0.475 ; uart_rx:u_uart_rx|cnt_rx_div[6]          ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.593      ;
; 0.475 ; uart_rx:u_uart_rx|cnt_rx_div[10]         ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ; clk          ; clk         ; 0.000        ; 0.034      ; 0.593      ;
; 0.476 ; uart_rx:u_uart_rx|cnt_bit[1]             ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.595      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 9.378 ; 9.608        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.378 ; 9.608        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[0]                                                                                  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[1]                                                                                  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[2]                                                                                  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[3]                                                                                  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[4]                                                                                  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[5]                                                                                  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[6]                                                                                  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|fnd_data[7]                                                                                  ;
; 9.379 ; 9.609        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.380 ; 9.610        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ram_dual_16x8:u_ram_dual_16x8|altsyncram:altsyncram_component|altsyncram_vtn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[1]                                                                                     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[2]                                                                                     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[3]                                                                                     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[4]                                                                                     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[5]                                                                                     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[6]                                                                                     ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[1]                                                                                             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[2]                                                                                             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[3]                                                                                             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[4]                                                                                             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[5]                                                                                             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[6]                                                                                             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[7]                                                                                             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[8]                                                                                             ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[9]                                                                                             ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|clear                                                                                        ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[0]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|raddr[1]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|ren                                                                                          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[0]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[1]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|waddr[2]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[0]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wdata[7]                                                                                     ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Mem_Controller:u_Mem_Controller|wen                                                                                          ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                                                                                                 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                                                                                                 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                                                                                                 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                                                                                                 ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[10]                                                                                             ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[11]                                                                                             ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[12]                                                                                             ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[4]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[5]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[6]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[7]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[8]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[9]                                                                                              ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|rx_en                                                                                                      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                                                                                                   ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                                                                                                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                                                                                                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                                                                                                ;
; 9.618 ; 9.618        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                                  ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[1]|clk                                                                                                ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[2]|clk                                                                                                ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[3]|clk                                                                                                ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[4]|clk                                                                                                ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[5]|clk                                                                                                ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[6]|clk                                                                                                ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_ram_dual_16x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[1]|clk                                                                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[2]|clk                                                                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[3]|clk                                                                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[4]|clk                                                                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[5]|clk                                                                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[6]|clk                                                                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[7]|clk                                                                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[8]|clk                                                                                                 ;
; 9.622 ; 9.622        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|data_buffer[9]|clk                                                                                                 ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|clear|clk                                                                                                   ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[0]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|raddr[1]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|ren|clk                                                                                                     ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[0]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[1]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|waddr[2]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[0]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wdata[7]|clk                                                                                                ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_Mem_Controller|wen|clk                                                                                                     ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[0]|clk                                                                                                     ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[1]|clk                                                                                                     ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[2]|clk                                                                                                     ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_bit[3]|clk                                                                                                     ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[0]|clk                                                                                                  ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[10]|clk                                                                                                 ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[11]|clk                                                                                                 ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[12]|clk                                                                                                 ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[1]|clk                                                                                                  ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[2]|clk                                                                                                  ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[3]|clk                                                                                                  ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[4]|clk                                                                                                  ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[5]|clk                                                                                                  ;
; 9.624 ; 9.624        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_uart_rx|cnt_rx_div[6]|clk                                                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; push_read ; clk        ; 1.335 ; 1.982 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; 1.207 ; 1.823 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; push_read ; clk        ; -1.002 ; -1.611 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; -0.990 ; -1.598 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 5.215 ; 5.209 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 5.106 ; 5.130 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 5.078 ; 5.161 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 5.202 ; 5.209 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 5.194 ; 5.204 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 5.146 ; 5.197 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 5.193 ; 5.161 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 5.215 ; 5.182 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 5.229 ; 5.320 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 4.903 ; 4.929 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 4.886 ; 4.939 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 4.888 ; 4.910 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 4.910 ; 4.935 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 4.897 ; 4.929 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 5.229 ; 5.320 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 4.994 ; 4.925 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 4.580 ; 4.601 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 4.580 ; 4.601 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 4.590 ; 4.614 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 4.739 ; 4.676 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 4.647 ; 4.673 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 4.641 ; 4.759 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 4.637 ; 4.756 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 4.684 ; 4.653 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 4.489 ; 4.530 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 4.489 ; 4.532 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 4.490 ; 4.530 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 4.491 ; 4.594 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 4.497 ; 4.538 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 4.583 ; 4.534 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 4.812 ; 4.918 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 4.588 ; 4.534 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 15.567 ; 0.099 ; N/A      ; N/A     ; 9.378               ;
;  clk             ; 15.567 ; 0.099 ; N/A      ; N/A     ; 9.378               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; push_read ; clk        ; 2.390 ; 2.861 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; 2.125 ; 2.603 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; push_read ; clk        ; -1.002 ; -1.611 ; Rise       ; clk             ;
; uart_rxd  ; clk        ; -0.990 ; -1.598 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 8.661 ; 8.645 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 8.510 ; 8.449 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 8.462 ; 8.504 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 8.661 ; 8.571 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 8.637 ; 8.566 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 8.569 ; 8.554 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 8.647 ; 8.504 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 8.596 ; 8.645 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 8.731 ; 8.701 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 8.215 ; 8.117 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 8.102 ; 8.146 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 8.134 ; 8.103 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 8.199 ; 8.119 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 8.177 ; 8.114 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 8.731 ; 8.701 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 8.267 ; 8.267 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; fnd_30_out[*]  ; clk        ; 4.580 ; 4.601 ; Rise       ; clk             ;
;  fnd_30_out[0] ; clk        ; 4.580 ; 4.601 ; Rise       ; clk             ;
;  fnd_30_out[1] ; clk        ; 4.590 ; 4.614 ; Rise       ; clk             ;
;  fnd_30_out[2] ; clk        ; 4.739 ; 4.676 ; Rise       ; clk             ;
;  fnd_30_out[3] ; clk        ; 4.647 ; 4.673 ; Rise       ; clk             ;
;  fnd_30_out[4] ; clk        ; 4.641 ; 4.759 ; Rise       ; clk             ;
;  fnd_30_out[5] ; clk        ; 4.637 ; 4.756 ; Rise       ; clk             ;
;  fnd_30_out[6] ; clk        ; 4.684 ; 4.653 ; Rise       ; clk             ;
; fnd_74_out[*]  ; clk        ; 4.489 ; 4.530 ; Rise       ; clk             ;
;  fnd_74_out[0] ; clk        ; 4.489 ; 4.532 ; Rise       ; clk             ;
;  fnd_74_out[1] ; clk        ; 4.490 ; 4.530 ; Rise       ; clk             ;
;  fnd_74_out[2] ; clk        ; 4.491 ; 4.594 ; Rise       ; clk             ;
;  fnd_74_out[3] ; clk        ; 4.497 ; 4.538 ; Rise       ; clk             ;
;  fnd_74_out[4] ; clk        ; 4.583 ; 4.534 ; Rise       ; clk             ;
;  fnd_74_out[5] ; clk        ; 4.812 ; 4.918 ; Rise       ; clk             ;
;  fnd_74_out[6] ; clk        ; 4.588 ; 4.534 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fnd_30_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; push_read               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rxd                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fnd_30_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fnd_30_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 667      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 667      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 56    ; 56   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Jun 02 22:24:34 2024
Info: Command: quartus_sta de0_memory -c de0_memory
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'de0_memory.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 15.567
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.567               0.000 clk 
Info (332146): Worst-case hold slack is 0.233
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.233               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.576
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.576               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 15.969
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.969               0.000 clk 
Info (332146): Worst-case hold slack is 0.229
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.229               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.573
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.573               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.418               0.000 clk 
Info (332146): Worst-case hold slack is 0.099
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.099               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.378
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.378               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4674 megabytes
    Info: Processing ended: Sun Jun 02 22:24:36 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


