TimeQuest Timing Analyzer report for BoardTest
Wed Apr 18 21:53:19 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; BoardTest                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C8T144C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 16.65 MHz  ; 16.65 MHz       ; clk                             ;      ;
; 354.74 MHz ; 354.74 MHz      ; clk_div:U_1HzClkDivider|clk_out ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -59.049 ; -990.627      ;
; clk_div:U_1HzClkDivider|clk_out ; -1.819  ; -9.925        ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -323.969      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -13.356       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                      ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -59.049 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 60.120     ;
; -58.964 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 60.035     ;
; -58.963 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 60.034     ;
; -58.879 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.950     ;
; -58.878 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.949     ;
; -58.843 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.914     ;
; -58.793 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.864     ;
; -58.773 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.844     ;
; -58.757 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.828     ;
; -58.708 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.779     ;
; -58.688 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.759     ;
; -58.687 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.758     ;
; -58.672 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.743     ;
; -58.622 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.693     ;
; -58.603 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.674     ;
; -58.602 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.673     ;
; -58.601 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.672     ;
; -58.586 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.657     ;
; -58.586 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.657     ;
; -58.567 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.638     ;
; -58.517 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.588     ;
; -58.516 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.587     ;
; -58.515 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.586     ;
; -58.500 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.571     ;
; -58.481 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.552     ;
; -58.456 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.527     ;
; -58.432 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.503     ;
; -58.431 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.502     ;
; -58.430 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.501     ;
; -58.429 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.500     ;
; -58.396 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.467     ;
; -58.395 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.466     ;
; -58.370 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.441     ;
; -58.346 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.417     ;
; -58.345 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.416     ;
; -58.344 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.415     ;
; -58.310 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.381     ;
; -58.310 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.381     ;
; -58.309 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.380     ;
; -58.309 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.380     ;
; -58.260 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.331     ;
; -58.259 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.330     ;
; -58.224 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.295     ;
; -58.224 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.295     ;
; -58.223 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.294     ;
; -58.223 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.294     ;
; -58.180 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.251     ;
; -58.174 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.245     ;
; -58.173 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.244     ;
; -58.138 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.209     ;
; -58.138 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.209     ;
; -58.094 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.165     ;
; -58.088 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.159     ;
; -58.087 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.158     ;
; -58.052 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.123     ;
; -58.052 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.123     ;
; -58.033 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.104     ;
; -58.008 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.079     ;
; -57.966 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.037     ;
; -57.947 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 59.018     ;
; -57.943 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 59.014     ;
; -57.922 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.993     ;
; -57.897 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.968     ;
; -57.861 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.932     ;
; -57.858 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.929     ;
; -57.836 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.907     ;
; -57.822 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.893     ;
; -57.811 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.882     ;
; -57.775 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.846     ;
; -57.773 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.844     ;
; -57.737 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.808     ;
; -57.736 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.807     ;
; -57.725 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.796     ;
; -57.689 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.760     ;
; -57.687 ; rangefinder:U_Ranger_Top|edgebegin[19] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.758     ;
; -57.651 ; rangefinder:U_Ranger_Top|edgebegin[20] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.722     ;
; -57.639 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.710     ;
; -57.602 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.673     ;
; -57.601 ; rangefinder:U_Ranger_Top|edgebegin[19] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.672     ;
; -57.566 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.637     ;
; -57.565 ; rangefinder:U_Ranger_Top|edgebegin[20] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.636     ;
; -57.553 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.624     ;
; -57.546 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.617     ;
; -57.480 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.551     ;
; -57.479 ; rangefinder:U_Ranger_Top|edgebegin[21] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.550     ;
; -57.460 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.531     ;
; -57.411 ; rangefinder:U_Ranger_Top|edgebegin[19] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.482     ;
; -57.393 ; rangefinder:U_Ranger_Top|edgebegin[21] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.464     ;
; -57.375 ; rangefinder:U_Ranger_Top|edgebegin[20] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.446     ;
; -57.374 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.445     ;
; -57.350 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.421     ;
; -57.325 ; rangefinder:U_Ranger_Top|edgebegin[19] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.396     ;
; -57.310 ; rangefinder:U_Ranger_Top|edgebegin[22] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.381     ;
; -57.289 ; rangefinder:U_Ranger_Top|edgebegin[20] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.360     ;
; -57.288 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.359     ;
; -57.239 ; rangefinder:U_Ranger_Top|edgebegin[19] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.310     ;
; -57.224 ; rangefinder:U_Ranger_Top|edgebegin[22] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.295     ;
; -57.203 ; rangefinder:U_Ranger_Top|edgebegin[21] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.031      ; 58.274     ;
; -57.203 ; rangefinder:U_Ranger_Top|edgebegin[20] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.274     ;
; -57.203 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.031      ; 58.274     ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.819 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.859      ;
; -1.629 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.669      ;
; -1.543 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.583      ;
; -1.495 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.535      ;
; -1.464 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.504      ;
; -1.457 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.497      ;
; -1.424 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.464      ;
; -1.371 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.411      ;
; -1.305 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.345      ;
; -1.285 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.325      ;
; -1.284 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.324      ;
; -1.274 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.314      ;
; -1.234 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.274      ;
; -1.219 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.259      ;
; -1.188 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.228      ;
; -1.166 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.206      ;
; -1.148 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.188      ;
; -1.102 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.142      ;
; -1.094 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.134      ;
; -1.062 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.102      ;
; -1.041 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.081      ;
; -1.016 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.056      ;
; -1.008 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.048      ;
; -0.976 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.016      ;
; -0.976 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.016      ;
; -0.930 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.970      ;
; -0.922 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.962      ;
; -0.808 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.848      ;
; -0.740 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.780      ;
; -0.511 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.551      ;
; -0.496 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.536      ;
; -0.496 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.536      ;
; -0.452 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.492      ;
; -0.452 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.492      ;
; -0.443 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.483      ;
; -0.013 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.053      ;
; 0.235  ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:Motor_1|pulsecount[0]                     ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|LED                        ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.745 ; SPI_Slave:U_PICSPI_Slave|SSELr[0]                   ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.748 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.753 ; motor_pwm:Motor_1|clockcount[6]                     ; motor_pwm:Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.758 ; rangefinder:U_Ranger_Top|count[23]                  ; rangefinder:U_Ranger_Top|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.763 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.773 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.773 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.909 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.911 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                   ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.217      ;
; 0.933 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.239      ;
; 0.934 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.240      ;
; 0.956 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_1|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.956 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.993 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.298      ;
; 1.037 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.042 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.349      ;
; 1.095 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.400      ;
; 1.141 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.447      ;
; 1.145 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.450      ;
; 1.158 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.166 ; rangefinder:U_Ranger_Top|count[12]                  ; rangefinder:U_Ranger_Top|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.172 ; motor_pwm:Motor_1|pulsecount[10]                    ; motor_pwm:Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.176 ; rangefinder:U_Ranger_Top|count[5]                   ; rangefinder:U_Ranger_Top|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; motor_pwm:Motor_1|pulsecount[1]                     ; motor_pwm:Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; rangefinder:U_Ranger_Top|count[3]                   ; rangefinder:U_Ranger_Top|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; rangefinder:U_Ranger_Top|count[7]                   ; rangefinder:U_Ranger_Top|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:Motor_1|clockcount[5]                     ; motor_pwm:Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:Motor_1|clockcount[4]                     ; motor_pwm:Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:Motor_1|clockcount[0]                     ; motor_pwm:Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:Motor_1|clockcount[2]                     ; motor_pwm:Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; rangefinder:U_Ranger_Top|count[0]                   ; rangefinder:U_Ranger_Top|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; rangefinder:U_Ranger_Top|count[21]                  ; rangefinder:U_Ranger_Top|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.184 ; rangefinder:U_Ranger_Top|count[13]                  ; rangefinder:U_Ranger_Top|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.185 ; motor_pwm:Motor_1|pulsecount[2]                     ; motor_pwm:Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; rangefinder:U_Ranger_Top|count[9]                   ; rangefinder:U_Ranger_Top|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; motor_pwm:Motor_1|pulsecount[5]                     ; motor_pwm:Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.190 ; rangefinder:U_Ranger_Top|count[11]                  ; rangefinder:U_Ranger_Top|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.191 ; rangefinder:U_Ranger_Top|count[10]                  ; rangefinder:U_Ranger_Top|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.194 ; motor_pwm:Motor_1|pulsecount[3]                     ; motor_pwm:Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.198 ; rangefinder:U_Ranger_Top|count[14]                  ; rangefinder:U_Ranger_Top|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.504      ;
; 1.199 ; rangefinder:U_Ranger_Top|count[16]                  ; rangefinder:U_Ranger_Top|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.203 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; rangefinder:U_Ranger_Top|count[19]                  ; rangefinder:U_Ranger_Top|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.212 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                    ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.221 ; motor_pwm:Motor_1|pulsecount[7]                     ; motor_pwm:Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; motor_pwm:Motor_1|pulsecount[4]                     ; motor_pwm:Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.224 ; motor_pwm:Motor_1|clockcount[1]                     ; motor_pwm:Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.224 ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; rangefinder:U_Ranger_Top|count[22]                  ; rangefinder:U_Ranger_Top|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:Motor_1|pulsecount[9]                     ; motor_pwm:Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:Motor_1|clockcount[3]                     ; motor_pwm:Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; rangefinder:U_Ranger_Top|count[1]                   ; rangefinder:U_Ranger_Top|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; rangefinder:U_Ranger_Top|count[2]                   ; rangefinder:U_Ranger_Top|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; rangefinder:U_Ranger_Top|count[20]                  ; rangefinder:U_Ranger_Top|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; rangefinder:U_Ranger_Top|count[4]                   ; rangefinder:U_Ranger_Top|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; motor_pwm:Motor_1|pulsecount[11]                    ; motor_pwm:Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; rangefinder:U_Ranger_Top|count[6]                   ; rangefinder:U_Ranger_Top|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.535      ;
; 1.233 ; rangefinder:U_Ranger_Top|count[8]                   ; rangefinder:U_Ranger_Top|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.242 ; rangefinder:U_Ranger_Top|count[15]                  ; rangefinder:U_Ranger_Top|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.548      ;
; 1.243 ; rangefinder:U_Ranger_Top|count[18]                  ; rangefinder:U_Ranger_Top|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.243 ; rangefinder:U_Ranger_Top|count[17]                  ; rangefinder:U_Ranger_Top|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.259 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.565      ;
; 1.261 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.567      ;
; 1.265 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.571      ;
; 1.265 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.571      ;
; 1.265 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.571      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.747 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.053      ;
; 1.177 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.186 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.492      ;
; 1.230 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.536      ;
; 1.245 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.551      ;
; 1.474 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.780      ;
; 1.542 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.848      ;
; 1.656 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.962      ;
; 1.664 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.970      ;
; 1.710 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.016      ;
; 1.710 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.016      ;
; 1.742 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.048      ;
; 1.750 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.056      ;
; 1.775 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.081      ;
; 1.796 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.102      ;
; 1.828 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.134      ;
; 1.836 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.142      ;
; 1.882 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.188      ;
; 1.900 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.206      ;
; 1.922 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.228      ;
; 1.953 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.259      ;
; 1.968 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.274      ;
; 2.008 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.314      ;
; 2.018 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.324      ;
; 2.019 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.325      ;
; 2.039 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.345      ;
; 2.105 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.411      ;
; 2.158 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.464      ;
; 2.191 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.497      ;
; 2.198 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.504      ;
; 2.229 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.535      ;
; 2.277 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.583      ;
; 2.363 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.669      ;
; 2.553 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.859      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.906 ; 5.906 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.397 ; 5.397 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.662 ; 4.662 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.311 ; 4.311 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 5.033 ; 5.033 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 5.397 ; 5.397 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.298 ; 6.298 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 4.986 ; 4.986 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 4.470 ; 4.470 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 8.318 ; 8.318 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 8.318 ; 8.318 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 7.537 ; 7.537 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 7.832 ; 7.832 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.121 ; 8.121 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.499 ; 8.499 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -4.230 ; -4.230 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -3.849 ; -3.849 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -3.884 ; -3.884 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -3.914 ; -3.914 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -3.857 ; -3.857 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -3.849 ; -3.849 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -3.988 ; -3.988 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -4.302 ; -4.302 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -4.238 ; -4.238 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -3.863 ; -3.863 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -5.465 ; -5.465 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -5.477 ; -5.477 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -4.720 ; -4.720 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -4.204 ; -4.204 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -4.016 ; -4.016 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -6.030 ; -6.030 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -6.300 ; -6.300 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -6.030 ; -6.030 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -6.234 ; -6.234 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -6.788 ; -6.788 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -5.007 ; -5.007 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.948  ; 9.948  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.925  ; 9.925  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.948  ; 9.948  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.553  ; 9.553  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.925  ; 9.925  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.883  ; 9.883  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 9.599  ; 9.599  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.754  ; 8.754  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.744  ; 9.744  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.883  ; 9.883  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.029  ; 8.029  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 7.666  ; 7.666  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 7.684  ; 7.684  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 7.639  ; 7.639  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 12.087 ; 12.087 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 11.433 ; 11.433 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 10.255 ; 10.255 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 10.343 ; 10.343 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 10.596 ; 10.596 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.635 ; 10.635 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 10.311 ; 10.311 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 12.087 ; 12.087 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 11.452 ; 11.452 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.936  ; 8.936  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 7.299  ; 7.299  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 8.781  ; 8.781  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.834  ; 8.834  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 9.007  ; 9.007  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.553 ; 9.553 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.925 ; 9.925 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.948 ; 9.948 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.553 ; 9.553 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.925 ; 9.925 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.754 ; 8.754 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 9.599 ; 9.599 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.754 ; 8.754 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.744 ; 9.744 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.883 ; 9.883 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.029 ; 8.029 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 7.666 ; 7.666 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 7.684 ; 7.684 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 7.639 ; 7.639 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.580 ; 7.580 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 7.981 ; 7.981 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 8.201 ; 8.201 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 8.197 ; 8.197 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 8.191 ; 8.191 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.580 ; 7.580 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 7.593 ; 7.593 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 8.819 ; 8.819 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.962 ; 7.962 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.680 ; 8.680 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 7.299 ; 7.299 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 8.781 ; 8.781 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.834 ; 8.834 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 9.007 ; 9.007 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.202 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.202 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.212 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.216 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.216 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.566 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.576 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.576 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.576 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.915 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 7.915 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 7.925 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 7.929 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 7.929 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.279 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.289 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.289 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.289 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.202     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.202     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.212     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.216     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.216     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.566     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.576     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.576     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.576     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.915     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 7.915     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 7.925     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 7.929     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 7.929     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.279     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.289     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.289     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.289     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -18.618 ; -209.737      ;
; clk_div:U_1HzClkDivider|clk_out ; 0.045   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -218.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -9.000        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -18.618 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.672     ;
; -18.585 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.639     ;
; -18.583 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.637     ;
; -18.551 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.605     ;
; -18.550 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.604     ;
; -18.529 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.583     ;
; -18.516 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.570     ;
; -18.494 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.548     ;
; -18.489 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.543     ;
; -18.482 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.536     ;
; -18.460 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.514     ;
; -18.456 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.510     ;
; -18.454 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.508     ;
; -18.447 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.501     ;
; -18.425 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.479     ;
; -18.425 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.479     ;
; -18.422 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.476     ;
; -18.421 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.475     ;
; -18.419 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.473     ;
; -18.400 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.454     ;
; -18.390 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.444     ;
; -18.387 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.441     ;
; -18.386 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.440     ;
; -18.384 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.438     ;
; -18.373 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.427     ;
; -18.365 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.419     ;
; -18.353 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.407     ;
; -18.352 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.406     ;
; -18.351 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.405     ;
; -18.349 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.403     ;
; -18.338 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.392     ;
; -18.331 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.385     ;
; -18.330 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.384     ;
; -18.318 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.372     ;
; -18.317 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.371     ;
; -18.316 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.370     ;
; -18.296 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.350     ;
; -18.296 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.350     ;
; -18.295 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.349     ;
; -18.295 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.349     ;
; -18.283 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.337     ;
; -18.282 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.336     ;
; -18.261 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.315     ;
; -18.261 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.315     ;
; -18.260 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.314     ;
; -18.260 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.314     ;
; -18.248 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.302     ;
; -18.247 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.301     ;
; -18.244 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.298     ;
; -18.226 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.280     ;
; -18.226 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.280     ;
; -18.213 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.267     ;
; -18.212 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.266     ;
; -18.211 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.265     ;
; -18.209 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.263     ;
; -18.191 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.245     ;
; -18.191 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.245     ;
; -18.178 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.232     ;
; -18.174 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.228     ;
; -18.166 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.220     ;
; -18.156 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.210     ;
; -18.144 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.198     ;
; -18.139 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.193     ;
; -18.132 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.186     ;
; -18.131 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.185     ;
; -18.122 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.176     ;
; -18.118 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.172     ;
; -18.104 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.158     ;
; -18.097 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.151     ;
; -18.096 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.150     ;
; -18.084 ; rangefinder:U_Ranger_Top|edgebegin[19] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.138     ;
; -18.083 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.137     ;
; -18.075 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.129     ;
; -18.063 ; rangefinder:U_Ranger_Top|edgebegin[20] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.117     ;
; -18.061 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.115     ;
; -18.053 ; rangefinder:U_Ranger_Top|edgebegin[13] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.107     ;
; -18.049 ; rangefinder:U_Ranger_Top|edgebegin[19] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.103     ;
; -18.048 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.102     ;
; -18.028 ; rangefinder:U_Ranger_Top|edgebegin[20] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.082     ;
; -18.026 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.080     ;
; -18.018 ; rangefinder:U_Ranger_Top|edgebegin[14] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.072     ;
; -18.013 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.067     ;
; -18.005 ; rangefinder:U_Ranger_Top|edgebegin[21] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.059     ;
; -18.003 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.057     ;
; -17.978 ; rangefinder:U_Ranger_Top|edgebegin[17] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.032     ;
; -17.970 ; rangefinder:U_Ranger_Top|edgebegin[21] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.024     ;
; -17.968 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.022     ;
; -17.966 ; rangefinder:U_Ranger_Top|edgebegin[15] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 19.020     ;
; -17.955 ; rangefinder:U_Ranger_Top|edgebegin[19] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 19.009     ;
; -17.945 ; rangefinder:U_Ranger_Top|edgebegin[22] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 18.999     ;
; -17.934 ; rangefinder:U_Ranger_Top|edgebegin[20] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 18.988     ;
; -17.933 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 18.987     ;
; -17.920 ; rangefinder:U_Ranger_Top|edgebegin[19] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 18.974     ;
; -17.910 ; rangefinder:U_Ranger_Top|edgebegin[22] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 18.964     ;
; -17.899 ; rangefinder:U_Ranger_Top|edgebegin[20] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 18.953     ;
; -17.898 ; rangefinder:U_Ranger_Top|edgebegin[18] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 18.952     ;
; -17.888 ; rangefinder:U_Ranger_Top|edgebegin[16] ; BLED_Orange[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 18.942     ;
; -17.885 ; rangefinder:U_Ranger_Top|edgebegin[19] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 18.939     ;
; -17.876 ; rangefinder:U_Ranger_Top|edgebegin[21] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 18.930     ;
; -17.864 ; rangefinder:U_Ranger_Top|edgebegin[20] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 18.918     ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.045 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.987      ;
; 0.139 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.893      ;
; 0.145 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.887      ;
; 0.169 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.863      ;
; 0.171 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.861      ;
; 0.174 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.858      ;
; 0.209 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.823      ;
; 0.217 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.815      ;
; 0.239 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.793      ;
; 0.244 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.788      ;
; 0.263 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.769      ;
; 0.265 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.767      ;
; 0.274 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.758      ;
; 0.274 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.758      ;
; 0.279 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.753      ;
; 0.298 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.734      ;
; 0.300 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.732      ;
; 0.309 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.723      ;
; 0.311 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.721      ;
; 0.323 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.709      ;
; 0.333 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.699      ;
; 0.344 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.688      ;
; 0.346 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.686      ;
; 0.368 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.664      ;
; 0.368 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.664      ;
; 0.379 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.653      ;
; 0.381 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.651      ;
; 0.419 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.613      ;
; 0.438 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.594      ;
; 0.502 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.530      ;
; 0.508 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.524      ;
; 0.514 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.518      ;
; 0.516 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.516      ;
; 0.519 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.513      ;
; 0.618 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.414      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:Motor_1|pulsecount[0]                     ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|LED                        ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; motor_pwm:Motor_1|clockcount[6]                     ; motor_pwm:Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_Slave:U_PICSPI_Slave|SSELr[0]                   ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; rangefinder:U_Ranger_Top|count[23]                  ; rangefinder:U_Ranger_Top|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.256 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.300 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.452      ;
; 0.307 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_1|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.307 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.318 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.472      ;
; 0.323 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.329 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.482      ;
; 0.332 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                   ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.348 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.499      ;
; 0.355 ; rangefinder:U_Ranger_Top|count[12]                  ; rangefinder:U_Ranger_Top|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; rangefinder:U_Ranger_Top|count[5]                   ; rangefinder:U_Ranger_Top|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; rangefinder:U_Ranger_Top|count[7]                   ; rangefinder:U_Ranger_Top|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; motor_pwm:Motor_1|pulsecount[10]                    ; motor_pwm:Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; rangefinder:U_Ranger_Top|count[0]                   ; rangefinder:U_Ranger_Top|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rangefinder:U_Ranger_Top|count[3]                   ; rangefinder:U_Ranger_Top|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:Motor_1|clockcount[5]                     ; motor_pwm:Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:Motor_1|clockcount[4]                     ; motor_pwm:Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:Motor_1|pulsecount[1]                     ; motor_pwm:Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; rangefinder:U_Ranger_Top|count[21]                  ; rangefinder:U_Ranger_Top|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; rangefinder:U_Ranger_Top|count[13]                  ; rangefinder:U_Ranger_Top|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; motor_pwm:Motor_1|clockcount[0]                     ; motor_pwm:Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; motor_pwm:Motor_1|clockcount[2]                     ; motor_pwm:Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; motor_pwm:Motor_1|pulsecount[2]                     ; motor_pwm:Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; rangefinder:U_Ranger_Top|count[9]                   ; rangefinder:U_Ranger_Top|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; motor_pwm:Motor_1|pulsecount[5]                     ; motor_pwm:Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; rangefinder:U_Ranger_Top|count[11]                  ; rangefinder:U_Ranger_Top|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; rangefinder:U_Ranger_Top|count[10]                  ; rangefinder:U_Ranger_Top|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; motor_pwm:Motor_1|pulsecount[3]                     ; motor_pwm:Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; motor_pwm:Motor_1|pulsecount[7]                     ; motor_pwm:Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:Motor_1|pulsecount[4]                     ; motor_pwm:Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.520      ;
; 0.371 ; rangefinder:U_Ranger_Top|count[22]                  ; rangefinder:U_Ranger_Top|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rangefinder:U_Ranger_Top|count[16]                  ; rangefinder:U_Ranger_Top|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rangefinder:U_Ranger_Top|count[14]                  ; rangefinder:U_Ranger_Top|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; rangefinder:U_Ranger_Top|count[1]                   ; rangefinder:U_Ranger_Top|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rangefinder:U_Ranger_Top|count[2]                   ; rangefinder:U_Ranger_Top|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; rangefinder:U_Ranger_Top|count[4]                   ; rangefinder:U_Ranger_Top|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; rangefinder:U_Ranger_Top|count[20]                  ; rangefinder:U_Ranger_Top|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; motor_pwm:Motor_1|pulsecount[9]                     ; motor_pwm:Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; motor_pwm:Motor_1|clockcount[1]                     ; motor_pwm:Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; motor_pwm:Motor_1|pulsecount[11]                    ; motor_pwm:Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rangefinder:U_Ranger_Top|count[6]                   ; rangefinder:U_Ranger_Top|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; motor_pwm:Motor_1|clockcount[3]                     ; motor_pwm:Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rangefinder:U_Ranger_Top|count[19]                  ; rangefinder:U_Ranger_Top|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; rangefinder:U_Ranger_Top|count[8]                   ; rangefinder:U_Ranger_Top|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; rangefinder:U_Ranger_Top|count[15]                  ; rangefinder:U_Ranger_Top|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; rangefinder:U_Ranger_Top|count[18]                  ; rangefinder:U_Ranger_Top|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; rangefinder:U_Ranger_Top|count[17]                  ; rangefinder:U_Ranger_Top|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.531      ;
; 0.386 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.398 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.413 ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.415 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                    ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.567      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.262 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.414      ;
; 0.361 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.518      ;
; 0.372 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.442 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.594      ;
; 0.461 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.613      ;
; 0.499 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.653      ;
; 0.512 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.664      ;
; 0.534 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.688      ;
; 0.547 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.699      ;
; 0.557 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.709      ;
; 0.569 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.580 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.734      ;
; 0.601 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.753      ;
; 0.606 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.758      ;
; 0.615 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.767      ;
; 0.617 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.769      ;
; 0.636 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.788      ;
; 0.641 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.793      ;
; 0.663 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.815      ;
; 0.671 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.823      ;
; 0.706 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.858      ;
; 0.709 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.861      ;
; 0.711 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.863      ;
; 0.735 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.887      ;
; 0.741 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.893      ;
; 0.835 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.987      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.425 ; 2.425 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 2.318 ; 2.318 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.232 ; 2.232 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.243 ; 2.243 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.108 ; 2.108 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.006 ; 2.006 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.089 ; 2.089 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.120 ; 2.120 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.213 ; 2.213 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.318 ; 2.318 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.630 ; 2.630 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.586 ; 2.586 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 2.210 ; 2.210 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 2.014 ; 2.014 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 2.005 ; 2.005 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 3.246 ; 3.246 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 3.246 ; 3.246 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 2.987 ; 2.987 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 3.145 ; 3.145 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 3.209 ; 3.209 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 3.420 ; 3.420 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -1.893 ; -1.893 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -1.792 ; -1.792 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -1.820 ; -1.820 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.778 ; -1.778 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.957 ; -1.957 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.897 ; -1.897 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.342 ; -2.342 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.306 ; -2.306 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -2.090 ; -2.090 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -1.885 ; -1.885 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.437 ; -2.437 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.579 ; -2.579 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.437 ; -2.437 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.535 ; -2.535 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.657 ; -2.657 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.265 ; -2.265 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.285 ; 4.285 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.270 ; 4.270 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.285 ; 4.285 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.169 ; 4.169 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.281 ; 4.281 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.245 ; 4.245 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.184 ; 4.184 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.953 ; 3.953 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.220 ; 4.220 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.245 ; 4.245 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.698 ; 3.698 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.581 ; 3.581 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.600 ; 3.600 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.565 ; 3.565 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.853 ; 4.853 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.665 ; 4.665 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.304 ; 4.304 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.328 ; 4.328 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.420 ; 4.420 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.393 ; 4.393 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.343 ; 4.343 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.853 ; 4.853 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.653 ; 4.653 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.953 ; 3.953 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.474 ; 3.474 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.971 ; 3.971 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.996 ; 3.996 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.888 ; 3.888 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.169 ; 4.169 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.270 ; 4.270 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.285 ; 4.285 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.169 ; 4.169 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.281 ; 4.281 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.953 ; 3.953 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.184 ; 4.184 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.953 ; 3.953 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.220 ; 4.220 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.245 ; 4.245 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.698 ; 3.698 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.581 ; 3.581 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.600 ; 3.600 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.565 ; 3.565 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.586 ; 3.586 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.718 ; 3.718 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 3.738 ; 3.738 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.734 ; 3.734 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.729 ; 3.729 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.586 ; 3.586 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.597 ; 3.597 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.945 ; 3.945 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.707 ; 3.707 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.923 ; 3.923 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.474 ; 3.474 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.971 ; 3.971 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.996 ; 3.996 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.888 ; 3.888 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.711 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.711 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.721 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.720 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.720 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.815 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.825 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.825 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.825 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.647 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.647 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.657 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.656 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.656 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.751 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.761 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.761 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.761 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.711     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.711     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.721     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.720     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.720     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.815     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.825     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.825     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.825     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.647     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.647     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.657     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.656     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.656     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.751     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.761     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.761     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.761     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -59.049   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -59.049   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; -1.819    ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -1000.552 ; 0.0   ; 0.0      ; 0.0     ; -337.325            ;
;  clk                             ; -990.627  ; 0.000 ; N/A      ; N/A     ; -323.969            ;
;  clk_div:U_1HzClkDivider|clk_out ; -9.925    ; 0.000 ; N/A      ; N/A     ; -13.356             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.906 ; 5.906 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.397 ; 5.397 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.662 ; 4.662 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.311 ; 4.311 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 5.033 ; 5.033 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 5.397 ; 5.397 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.298 ; 6.298 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 4.986 ; 4.986 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 4.470 ; 4.470 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 8.318 ; 8.318 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 8.318 ; 8.318 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 7.537 ; 7.537 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 7.832 ; 7.832 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.121 ; 8.121 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.499 ; 8.499 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -1.893 ; -1.893 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -1.792 ; -1.792 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -1.820 ; -1.820 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.778 ; -1.778 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.841 ; -1.841 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.957 ; -1.957 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.897 ; -1.897 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.342 ; -2.342 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.306 ; -2.306 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -2.090 ; -2.090 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -1.885 ; -1.885 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.437 ; -2.437 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.579 ; -2.579 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.437 ; -2.437 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.535 ; -2.535 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.657 ; -2.657 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.265 ; -2.265 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.948  ; 9.948  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.925  ; 9.925  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.948  ; 9.948  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.553  ; 9.553  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.925  ; 9.925  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.883  ; 9.883  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 9.599  ; 9.599  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.754  ; 8.754  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.744  ; 9.744  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.883  ; 9.883  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.029  ; 8.029  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 7.666  ; 7.666  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 7.684  ; 7.684  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 7.639  ; 7.639  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 12.087 ; 12.087 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 11.433 ; 11.433 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 10.255 ; 10.255 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 10.343 ; 10.343 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 10.596 ; 10.596 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.635 ; 10.635 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 10.311 ; 10.311 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 12.087 ; 12.087 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 11.452 ; 11.452 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.936  ; 8.936  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 7.299  ; 7.299  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 8.781  ; 8.781  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.834  ; 8.834  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 9.007  ; 9.007  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.169 ; 4.169 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.270 ; 4.270 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.285 ; 4.285 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.169 ; 4.169 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.281 ; 4.281 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.953 ; 3.953 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.184 ; 4.184 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.953 ; 3.953 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.220 ; 4.220 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.245 ; 4.245 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.698 ; 3.698 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.581 ; 3.581 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.600 ; 3.600 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.565 ; 3.565 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.586 ; 3.586 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.718 ; 3.718 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 3.738 ; 3.738 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.734 ; 3.734 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.729 ; 3.729 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.586 ; 3.586 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.597 ; 3.597 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.945 ; 3.945 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.707 ; 3.707 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.923 ; 3.923 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.474 ; 3.474 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.971 ; 3.971 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.996 ; 3.996 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.888 ; 3.888 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk                             ; 32           ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 37           ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk                             ; 32           ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 37           ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 198   ; 198  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 106   ; 106  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 18 21:53:06 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -59.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -59.049      -990.627 clk 
    Info (332119):    -1.819        -9.925 clk_div:U_1HzClkDivider|clk_out 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
    Info (332119):     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -323.969 clk 
    Info (332119):    -0.742       -13.356 clk_div:U_1HzClkDivider|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 38 output pins without output pin load capacitance assignment
    Info (306007): Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.618
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.618      -209.737 clk 
    Info (332119):     0.045         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -218.380 clk 
    Info (332119):    -0.500        -9.000 clk_div:U_1HzClkDivider|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 281 megabytes
    Info: Processing ended: Wed Apr 18 21:53:19 2012
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:07


