#! /opt/homebrew/Cellar/icarus-verilog/12.0/bin/vvp
:ivl_version "12.0 (stable)";
:ivl_delay_selection "TYPICAL";
:vpi_time_precision - 12;
:vpi_module "/opt/homebrew/Cellar/icarus-verilog/12.0/lib/ivl/system.vpi";
:vpi_module "/opt/homebrew/Cellar/icarus-verilog/12.0/lib/ivl/vhdl_sys.vpi";
:vpi_module "/opt/homebrew/Cellar/icarus-verilog/12.0/lib/ivl/vhdl_textio.vpi";
:vpi_module "/opt/homebrew/Cellar/icarus-verilog/12.0/lib/ivl/v2005_math.vpi";
:vpi_module "/opt/homebrew/Cellar/icarus-verilog/12.0/lib/ivl/va_math.vpi";
:vpi_module "/opt/homebrew/Cellar/icarus-verilog/12.0/lib/ivl/v2009.vpi";
S_0x14ce0c730 .scope package, "$unit" "$unit" 2 1;
 .timescale 0 0;
S_0x14ce0dd70 .scope module, "tb_resnet_block_full" "tb_resnet_block_full" 3 18;
 .timescale -9 -12;
P_0x14ce04b10 .param/l "C" 0 3 24, +C4<00000000000000000000000000010000>;
P_0x14ce04b50 .param/l "CLK_PERIOD" 0 3 20, +C4<00000000000000000000000000001010>;
P_0x14ce04b90 .param/l "H" 0 3 25, +C4<00000000000000000000000000001110>;
P_0x14ce04bd0 .param/l "K" 0 3 26, +C4<00000000000000000000000000000011>;
P_0x14ce04c10 .param/l "TIMEOUT" 0 3 21, +C4<00000000000011110100001001000000>;
P_0x14ce04c50 .param/l "TOTAL" 0 3 27, +C4<000000000000000000000000000000000000000000000000000000000000000000000000000000000000110001000000>;
P_0x14ce04c90 .param/l "W" 0 3 25, +C4<00000000000000000000000000001110>;
v0x6000016385a0_0 .var/s "acc", 31 0;
v0x600001638630_0 .var/i "c_in", 31 0;
v0x6000016386c0_0 .var/i "c_out", 31 0;
v0x600001638750_0 .var "clk", 0 0;
v0x6000016387e0 .array/s "conv1_bias", 15 0, 31 0;
v0x600001638870_0 .var/i "conv1_errors", 31 0;
v0x600001638900 .array/s "conv1_expected", 3135 0, 7 0;
v0x600001638990 .array/s "conv1_out", 3135 0, 7 0;
v0x600001638a20 .array/s "conv1_weight", 2303 0, 7 0;
v0x600001638ab0 .array/s "conv2_bias", 15 0, 31 0;
v0x600001638b40_0 .var/i "conv2_errors", 31 0;
v0x600001638bd0 .array/s "conv2_expected", 3135 0, 7 0;
v0x600001638c60 .array/s "conv2_out", 3135 0, 7 0;
v0x600001638cf0 .array/s "conv2_weight", 2303 0, 7 0;
v0x600001638d80 .array/s "final_out", 3135 0, 7 0;
v0x600001638e10_0 .var/i "h", 31 0;
v0x600001638ea0_0 .var/i "h_in", 31 0;
v0x600001638f30_0 .var/i "i", 31 0;
v0x600001638fc0_0 .var/i "idx", 31 0;
v0x600001639050 .array/s "input_mem", 3135 0, 7 0;
v0x6000016390e0_0 .var/s "input_val", 7 0;
v0x600001639170_0 .var/i "kh", 31 0;
v0x600001639200_0 .var/i "kw", 31 0;
v0x600001639290_0 .var/i "output_errors", 31 0;
v0x600001639320 .array/s "output_expected", 3135 0, 7 0;
v0x6000016393b0_0 .var/s "residual_acc", 15 0;
v0x600001639440_0 .var/i "residual_errors", 31 0;
v0x6000016394d0 .array/s "residual_expected", 3135 0, 7 0;
v0x600001639560 .array/s "residual_out", 3135 0, 7 0;
v0x6000016395f0_0 .var/i "total_cycles", 31 0;
v0x600001639680_0 .var/i "w", 31 0;
v0x600001639710_0 .var/i "w_idx", 31 0;
v0x6000016397a0_0 .var/i "w_in", 31 0;
v0x600001639830_0 .var/s "weight_val", 7 0;
S_0x14ce0e130 .scope function.vec4.u8, "get_padded" "get_padded" 3 64, 3 64 0, S_0x14ce0dd70;
 .timescale -9 -12;
v0x600001638000_0 .var/i "c", 31 0;
v0x600001638090_0 .var/i "col", 31 0;
; Variable get_padded is vec4 return value of scope S_0x14ce0e130
v0x6000016381b0_0 .var/i "row", 31 0;
v0x600001638240_0 .var/i "use_conv1_out", 31 0;
TD_tb_resnet_block_full.get_padded ;
    %load/vec4 v0x6000016381b0_0;
    %cmpi/s 0, 0, 32;
    %flag_inv 5; GE is !LT
    %flag_get/vec4 5;
    %jmp/0 T_0.4, 5;
    %load/vec4 v0x6000016381b0_0;
    %cmpi/s 14, 0, 32;
    %flag_get/vec4 5;
    %and;
T_0.4;
    %flag_set/vec4 10;
    %flag_get/vec4 10;
    %jmp/0 T_0.3, 10;
    %pushi/vec4 0, 0, 32;
    %load/vec4 v0x600001638090_0;
    %cmp/s;
    %flag_get/vec4 4;
    %flag_get/vec4 5;
    %or;
    %and;
T_0.3;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_0.2, 9;
    %load/vec4 v0x600001638090_0;
    %cmpi/s 14, 0, 32;
    %flag_get/vec4 5;
    %and;
T_0.2;
    %flag_set/vec4 8;
    %jmp/0xz  T_0.0, 8;
    %load/vec4 v0x600001638000_0;
    %muli 14, 0, 32;
    %muli 14, 0, 32;
    %load/vec4 v0x6000016381b0_0;
    %muli 14, 0, 32;
    %add;
    %load/vec4 v0x600001638090_0;
    %add;
    %store/vec4 v0x600001638fc0_0, 0, 32;
    %load/vec4 v0x600001638240_0;
    %cmpi/ne 0, 0, 32;
    %jmp/0xz  T_0.5, 4;
    %ix/getv/s 4, v0x600001638fc0_0;
    %load/vec4a v0x600001638990, 4;
    %ret/vec4 0, 0, 8;  Assign to get_padded (store_vec4_to_lval)
    %jmp T_0.6;
T_0.5 ;
    %ix/getv/s 4, v0x600001638fc0_0;
    %load/vec4a v0x600001639050, 4;
    %ret/vec4 0, 0, 8;  Assign to get_padded (store_vec4_to_lval)
T_0.6 ;
    %jmp T_0.1;
T_0.0 ;
    %pushi/vec4 0, 0, 8;
    %ret/vec4 0, 0, 8;  Assign to get_padded (store_vec4_to_lval)
T_0.1 ;
    %end;
S_0x14ce0e2b0 .scope function.vec4.u8, "requant" "requant" 3 81, 3 81 0, S_0x14ce0dd70;
 .timescale -9 -12;
v0x6000016382d0_0 .var/i "relu", 31 0;
; Variable requant is vec4 return value of scope S_0x14ce0e2b0
v0x6000016383f0_0 .var/i "shift", 31 0;
v0x600001638480_0 .var/s "shifted", 31 0;
v0x600001638510_0 .var/s "val", 31 0;
TD_tb_resnet_block_full.requant ;
    %load/vec4 v0x600001638510_0;
    %load/vec4 v0x6000016383f0_0;
    %ix/vec4 4;
    %shiftr/s 4;
    %store/vec4 v0x600001638480_0, 0, 32;
    %load/vec4 v0x600001638480_0;
    %cmpi/s 127, 0, 32;
    %flag_or 5, 4; GT is !LE
    %flag_inv 5;
    %jmp/0xz  T_1.7, 5;
    %pushi/vec4 127, 0, 32;
    %store/vec4 v0x600001638480_0, 0, 32;
T_1.7 ;
    %load/vec4 v0x600001638480_0;
    %cmpi/s 4294967168, 0, 32;
    %jmp/0xz  T_1.9, 5;
    %pushi/vec4 4294967168, 0, 32;
    %store/vec4 v0x600001638480_0, 0, 32;
T_1.9 ;
    %load/vec4 v0x6000016382d0_0;
    %cmpi/ne 0, 0, 32;
    %flag_get/vec4 4;
    %jmp/0 T_1.13, 4;
    %load/vec4 v0x600001638480_0;
    %cmpi/s 0, 0, 32;
    %flag_get/vec4 5;
    %and;
T_1.13;
    %flag_set/vec4 8;
    %jmp/0xz  T_1.11, 8;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638480_0, 0, 32;
T_1.11 ;
    %load/vec4 v0x600001638480_0;
    %parti/s 8, 0, 2;
    %ret/vec4 0, 0, 8;  Assign to requant (store_vec4_to_lval)
    %end;
    .scope S_0x14ce0dd70;
T_2 ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v0x600001638750_0, 0, 1;
    %end;
    .thread T_2, $init;
    .scope S_0x14ce0dd70;
T_3 ;
    %delay 5000, 0;
    %load/vec4 v0x600001638750_0;
    %inv;
    %store/vec4 v0x600001638750_0, 0, 1;
    %jmp T_3;
    .thread T_3;
    .scope S_0x14ce0dd70;
T_4 ;
    %vpi_call/w 3 96 "$display", "\000" {0 0 0};
    %vpi_call/w 3 97 "$display", "\342\225\224\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\227" {0 0 0};
    %vpi_call/w 3 98 "$display", "\342\225\221      Phase F Test 2: ResNet Basic Block                         \342\225\221" {0 0 0};
    %vpi_call/w 3 99 "$display", "\342\225\221      Conv1 \342\206\222 ReLU \342\206\222 Conv2 \342\206\222 (+Residual) \342\206\222 ReLU                  \342\225\221" {0 0 0};
    %vpi_call/w 3 100 "$display", "\342\225\232\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\235" {0 0 0};
    %vpi_call/w 3 101 "$display", "\000" {0 0 0};
    %vpi_call/w 3 104 "$display", "[LOAD] Loading weights and expected outputs..." {0 0 0};
    %vpi_call/w 3 105 "$readmemh", "tests/realistic/phase_f/test_vectors/test2_input.hex", v0x600001639050 {0 0 0};
    %vpi_call/w 3 106 "$readmemh", "tests/realistic/phase_f/test_vectors/test2_conv1_weight.hex", v0x600001638a20 {0 0 0};
    %vpi_call/w 3 107 "$readmemh", "tests/realistic/phase_f/test_vectors/test2_conv1_bias.hex", v0x6000016387e0 {0 0 0};
    %vpi_call/w 3 108 "$readmemh", "tests/realistic/phase_f/test_vectors/test2_conv2_weight.hex", v0x600001638cf0 {0 0 0};
    %vpi_call/w 3 109 "$readmemh", "tests/realistic/phase_f/test_vectors/test2_conv2_bias.hex", v0x600001638ab0 {0 0 0};
    %vpi_call/w 3 111 "$readmemh", "tests/realistic/phase_f/test_vectors/test2_conv1_out.hex", v0x600001638900 {0 0 0};
    %vpi_call/w 3 112 "$readmemh", "tests/realistic/phase_f/test_vectors/test2_conv2_out.hex", v0x600001638bd0 {0 0 0};
    %vpi_call/w 3 113 "$readmemh", "tests/realistic/phase_f/test_vectors/test2_residual_add.hex", v0x6000016394d0 {0 0 0};
    %vpi_call/w 3 114 "$readmemh", "tests/realistic/phase_f/test_vectors/test2_output.hex", v0x600001639320 {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x6000016395f0_0, 0, 32;
    %vpi_call/w 3 121 "$display", "\000" {0 0 0};
    %vpi_call/w 3 122 "$display", "[CONV1] (%0d, %0d, %0d) \342\206\222 (%0d, %0d, %0d) + ReLU", P_0x14ce04b10, P_0x14ce04b90, P_0x14ce04c90, P_0x14ce04b10, P_0x14ce04b90, P_0x14ce04c90 {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x6000016386c0_0, 0, 32;
T_4.0 ;
    %load/vec4 v0x6000016386c0_0;
    %cmpi/s 16, 0, 32;
    %jmp/0xz T_4.1, 5;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638e10_0, 0, 32;
T_4.2 ;
    %load/vec4 v0x600001638e10_0;
    %cmpi/s 14, 0, 32;
    %jmp/0xz T_4.3, 5;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001639680_0, 0, 32;
T_4.4 ;
    %load/vec4 v0x600001639680_0;
    %cmpi/s 14, 0, 32;
    %jmp/0xz T_4.5, 5;
    %ix/getv/s 4, v0x6000016386c0_0;
    %load/vec4a v0x6000016387e0, 4;
    %store/vec4 v0x6000016385a0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638630_0, 0, 32;
T_4.6 ;
    %load/vec4 v0x600001638630_0;
    %cmpi/s 16, 0, 32;
    %jmp/0xz T_4.7, 5;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001639170_0, 0, 32;
T_4.8 ;
    %load/vec4 v0x600001639170_0;
    %cmpi/s 3, 0, 32;
    %jmp/0xz T_4.9, 5;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001639200_0, 0, 32;
T_4.10 ;
    %load/vec4 v0x600001639200_0;
    %cmpi/s 3, 0, 32;
    %jmp/0xz T_4.11, 5;
    %load/vec4 v0x600001638e10_0;
    %load/vec4 v0x600001639170_0;
    %add;
    %subi 1, 0, 32;
    %store/vec4 v0x600001638ea0_0, 0, 32;
    %load/vec4 v0x600001639680_0;
    %load/vec4 v0x600001639200_0;
    %add;
    %subi 1, 0, 32;
    %store/vec4 v0x6000016397a0_0, 0, 32;
    %load/vec4 v0x600001638630_0;
    %load/vec4 v0x600001638ea0_0;
    %load/vec4 v0x6000016397a0_0;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638240_0, 0, 32;
    %store/vec4 v0x600001638090_0, 0, 32;
    %store/vec4 v0x6000016381b0_0, 0, 32;
    %store/vec4 v0x600001638000_0, 0, 32;
    %callf/vec4 TD_tb_resnet_block_full.get_padded, S_0x14ce0e130;
    %store/vec4 v0x6000016390e0_0, 0, 8;
    %load/vec4 v0x6000016386c0_0;
    %muli 16, 0, 32;
    %muli 3, 0, 32;
    %muli 3, 0, 32;
    %load/vec4 v0x600001638630_0;
    %muli 3, 0, 32;
    %muli 3, 0, 32;
    %add;
    %load/vec4 v0x600001639170_0;
    %muli 3, 0, 32;
    %add;
    %load/vec4 v0x600001639200_0;
    %add;
    %store/vec4 v0x600001639710_0, 0, 32;
    %ix/getv/s 4, v0x600001639710_0;
    %load/vec4a v0x600001638a20, 4;
    %store/vec4 v0x600001639830_0, 0, 8;
    %load/vec4 v0x6000016385a0_0;
    %load/vec4 v0x6000016390e0_0;
    %pad/s 32;
    %load/vec4 v0x600001639830_0;
    %pad/s 32;
    %mul;
    %add;
    %store/vec4 v0x6000016385a0_0, 0, 32;
    %load/vec4 v0x600001639200_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001639200_0, 0, 32;
    %jmp T_4.10;
T_4.11 ;
    %load/vec4 v0x600001639170_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001639170_0, 0, 32;
    %jmp T_4.8;
T_4.9 ;
    %load/vec4 v0x600001638630_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638630_0, 0, 32;
    %jmp T_4.6;
T_4.7 ;
    %load/vec4 v0x6000016386c0_0;
    %muli 14, 0, 32;
    %muli 14, 0, 32;
    %load/vec4 v0x600001638e10_0;
    %muli 14, 0, 32;
    %add;
    %load/vec4 v0x600001639680_0;
    %add;
    %store/vec4 v0x600001638fc0_0, 0, 32;
    %load/vec4 v0x6000016385a0_0;
    %pushi/vec4 8, 0, 32;
    %pushi/vec4 1, 0, 32;
    %store/vec4 v0x6000016382d0_0, 0, 32;
    %store/vec4 v0x6000016383f0_0, 0, 32;
    %store/vec4 v0x600001638510_0, 0, 32;
    %callf/vec4 TD_tb_resnet_block_full.requant, S_0x14ce0e2b0;
    %ix/getv/s 4, v0x600001638fc0_0;
    %store/vec4a v0x600001638990, 4, 0;
    %load/vec4 v0x6000016395f0_0;
    %addi 144, 0, 32;
    %store/vec4 v0x6000016395f0_0, 0, 32;
    %load/vec4 v0x600001639680_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001639680_0, 0, 32;
    %jmp T_4.4;
T_4.5 ;
    %load/vec4 v0x600001638e10_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638e10_0, 0, 32;
    %jmp T_4.2;
T_4.3 ;
    %load/vec4 v0x6000016386c0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x6000016386c0_0, 0, 32;
    %jmp T_4.0;
T_4.1 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638870_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
T_4.12 ;
    %load/vec4 v0x600001638f30_0;
    %pad/s 96;
    %cmpi/s 3136, 0, 96;
    %jmp/0xz T_4.13, 5;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001638990, 4;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001638900, 4;
    %cmp/ne;
    %jmp/0xz  T_4.14, 6;
    %load/vec4 v0x600001638870_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638870_0, 0, 32;
    %load/vec4 v0x600001638870_0;
    %cmpi/s 3, 0, 32;
    %flag_or 5, 4;
    %jmp/0xz  T_4.16, 5;
    %vpi_call/w 3 155 "$display", "  Conv1 error[%0d]: got %0d, expected %0d", v0x600001638f30_0, &A<v0x600001638990, v0x600001638f30_0 >, &A<v0x600001638900, v0x600001638f30_0 > {0 0 0};
T_4.16 ;
T_4.14 ;
    %load/vec4 v0x600001638f30_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
    %jmp T_4.12;
T_4.13 ;
    %vpi_call/w 3 158 "$display", "  Errors: %0d", v0x600001638870_0 {0 0 0};
    %vpi_call/w 3 163 "$display", "\000" {0 0 0};
    %vpi_call/w 3 164 "$display", "[CONV2] (%0d, %0d, %0d) \342\206\222 (%0d, %0d, %0d) (no ReLU)", P_0x14ce04b10, P_0x14ce04b90, P_0x14ce04c90, P_0x14ce04b10, P_0x14ce04b90, P_0x14ce04c90 {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x6000016386c0_0, 0, 32;
T_4.18 ;
    %load/vec4 v0x6000016386c0_0;
    %cmpi/s 16, 0, 32;
    %jmp/0xz T_4.19, 5;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638e10_0, 0, 32;
T_4.20 ;
    %load/vec4 v0x600001638e10_0;
    %cmpi/s 14, 0, 32;
    %jmp/0xz T_4.21, 5;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001639680_0, 0, 32;
T_4.22 ;
    %load/vec4 v0x600001639680_0;
    %cmpi/s 14, 0, 32;
    %jmp/0xz T_4.23, 5;
    %ix/getv/s 4, v0x6000016386c0_0;
    %load/vec4a v0x600001638ab0, 4;
    %store/vec4 v0x6000016385a0_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638630_0, 0, 32;
T_4.24 ;
    %load/vec4 v0x600001638630_0;
    %cmpi/s 16, 0, 32;
    %jmp/0xz T_4.25, 5;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001639170_0, 0, 32;
T_4.26 ;
    %load/vec4 v0x600001639170_0;
    %cmpi/s 3, 0, 32;
    %jmp/0xz T_4.27, 5;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001639200_0, 0, 32;
T_4.28 ;
    %load/vec4 v0x600001639200_0;
    %cmpi/s 3, 0, 32;
    %jmp/0xz T_4.29, 5;
    %load/vec4 v0x600001638e10_0;
    %load/vec4 v0x600001639170_0;
    %add;
    %subi 1, 0, 32;
    %store/vec4 v0x600001638ea0_0, 0, 32;
    %load/vec4 v0x600001639680_0;
    %load/vec4 v0x600001639200_0;
    %add;
    %subi 1, 0, 32;
    %store/vec4 v0x6000016397a0_0, 0, 32;
    %load/vec4 v0x600001638630_0;
    %load/vec4 v0x600001638ea0_0;
    %load/vec4 v0x6000016397a0_0;
    %pushi/vec4 1, 0, 32;
    %store/vec4 v0x600001638240_0, 0, 32;
    %store/vec4 v0x600001638090_0, 0, 32;
    %store/vec4 v0x6000016381b0_0, 0, 32;
    %store/vec4 v0x600001638000_0, 0, 32;
    %callf/vec4 TD_tb_resnet_block_full.get_padded, S_0x14ce0e130;
    %store/vec4 v0x6000016390e0_0, 0, 8;
    %load/vec4 v0x6000016386c0_0;
    %muli 16, 0, 32;
    %muli 3, 0, 32;
    %muli 3, 0, 32;
    %load/vec4 v0x600001638630_0;
    %muli 3, 0, 32;
    %muli 3, 0, 32;
    %add;
    %load/vec4 v0x600001639170_0;
    %muli 3, 0, 32;
    %add;
    %load/vec4 v0x600001639200_0;
    %add;
    %store/vec4 v0x600001639710_0, 0, 32;
    %ix/getv/s 4, v0x600001639710_0;
    %load/vec4a v0x600001638cf0, 4;
    %store/vec4 v0x600001639830_0, 0, 8;
    %load/vec4 v0x6000016385a0_0;
    %load/vec4 v0x6000016390e0_0;
    %pad/s 32;
    %load/vec4 v0x600001639830_0;
    %pad/s 32;
    %mul;
    %add;
    %store/vec4 v0x6000016385a0_0, 0, 32;
    %load/vec4 v0x600001639200_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001639200_0, 0, 32;
    %jmp T_4.28;
T_4.29 ;
    %load/vec4 v0x600001639170_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001639170_0, 0, 32;
    %jmp T_4.26;
T_4.27 ;
    %load/vec4 v0x600001638630_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638630_0, 0, 32;
    %jmp T_4.24;
T_4.25 ;
    %load/vec4 v0x6000016386c0_0;
    %muli 14, 0, 32;
    %muli 14, 0, 32;
    %load/vec4 v0x600001638e10_0;
    %muli 14, 0, 32;
    %add;
    %load/vec4 v0x600001639680_0;
    %add;
    %store/vec4 v0x600001638fc0_0, 0, 32;
    %load/vec4 v0x6000016385a0_0;
    %pushi/vec4 8, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x6000016382d0_0, 0, 32;
    %store/vec4 v0x6000016383f0_0, 0, 32;
    %store/vec4 v0x600001638510_0, 0, 32;
    %callf/vec4 TD_tb_resnet_block_full.requant, S_0x14ce0e2b0;
    %ix/getv/s 4, v0x600001638fc0_0;
    %store/vec4a v0x600001638c60, 4, 0;
    %load/vec4 v0x6000016395f0_0;
    %addi 144, 0, 32;
    %store/vec4 v0x6000016395f0_0, 0, 32;
    %load/vec4 v0x600001639680_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001639680_0, 0, 32;
    %jmp T_4.22;
T_4.23 ;
    %load/vec4 v0x600001638e10_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638e10_0, 0, 32;
    %jmp T_4.20;
T_4.21 ;
    %load/vec4 v0x6000016386c0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x6000016386c0_0, 0, 32;
    %jmp T_4.18;
T_4.19 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638b40_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
T_4.30 ;
    %load/vec4 v0x600001638f30_0;
    %pad/s 96;
    %cmpi/s 3136, 0, 96;
    %jmp/0xz T_4.31, 5;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001638c60, 4;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001638bd0, 4;
    %cmp/ne;
    %jmp/0xz  T_4.32, 6;
    %load/vec4 v0x600001638b40_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638b40_0, 0, 32;
    %load/vec4 v0x600001638b40_0;
    %cmpi/s 3, 0, 32;
    %flag_or 5, 4;
    %jmp/0xz  T_4.34, 5;
    %vpi_call/w 3 196 "$display", "  Conv2 error[%0d]: got %0d, expected %0d", v0x600001638f30_0, &A<v0x600001638c60, v0x600001638f30_0 >, &A<v0x600001638bd0, v0x600001638f30_0 > {0 0 0};
T_4.34 ;
T_4.32 ;
    %load/vec4 v0x600001638f30_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
    %jmp T_4.30;
T_4.31 ;
    %vpi_call/w 3 199 "$display", "  Errors: %0d", v0x600001638b40_0 {0 0 0};
    %vpi_call/w 3 204 "$display", "\000" {0 0 0};
    %vpi_call/w 3 205 "$display", "[RESIDUAL] Conv2 + Input (INT16 accumulate, clip to INT8)" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
T_4.36 ;
    %load/vec4 v0x600001638f30_0;
    %pad/s 96;
    %cmpi/s 3136, 0, 96;
    %jmp/0xz T_4.37, 5;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001638c60, 4;
    %pad/s 16;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001639050, 4;
    %pad/s 16;
    %add;
    %store/vec4 v0x6000016393b0_0, 0, 16;
    %load/vec4 v0x6000016393b0_0;
    %pad/s 32;
    %cmpi/s 127, 0, 32;
    %flag_or 5, 4; GT is !LE
    %flag_inv 5;
    %jmp/0xz  T_4.38, 5;
    %pushi/vec4 127, 0, 8;
    %ix/getv/s 4, v0x600001638f30_0;
    %store/vec4a v0x600001639560, 4, 0;
    %jmp T_4.39;
T_4.38 ;
    %load/vec4 v0x6000016393b0_0;
    %pad/s 32;
    %cmpi/s 4294967168, 0, 32;
    %jmp/0xz  T_4.40, 5;
    %pushi/vec4 128, 0, 8;
    %ix/getv/s 4, v0x600001638f30_0;
    %store/vec4a v0x600001639560, 4, 0;
    %jmp T_4.41;
T_4.40 ;
    %load/vec4 v0x6000016393b0_0;
    %parti/s 8, 0, 2;
    %ix/getv/s 4, v0x600001638f30_0;
    %store/vec4a v0x600001639560, 4, 0;
T_4.41 ;
T_4.39 ;
    %load/vec4 v0x600001638f30_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
    %jmp T_4.36;
T_4.37 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001639440_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
T_4.42 ;
    %load/vec4 v0x600001638f30_0;
    %pad/s 96;
    %cmpi/s 3136, 0, 96;
    %jmp/0xz T_4.43, 5;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001639560, 4;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x6000016394d0, 4;
    %cmp/ne;
    %jmp/0xz  T_4.44, 6;
    %load/vec4 v0x600001639440_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001639440_0, 0, 32;
    %load/vec4 v0x600001639440_0;
    %cmpi/s 3, 0, 32;
    %flag_or 5, 4;
    %jmp/0xz  T_4.46, 5;
    %vpi_call/w 3 224 "$display", "  Residual error[%0d]: got %0d, expected %0d", v0x600001638f30_0, &A<v0x600001639560, v0x600001638f30_0 >, &A<v0x6000016394d0, v0x600001638f30_0 > {0 0 0};
T_4.46 ;
T_4.44 ;
    %load/vec4 v0x600001638f30_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
    %jmp T_4.42;
T_4.43 ;
    %vpi_call/w 3 227 "$display", "  Errors: %0d", v0x600001639440_0 {0 0 0};
    %vpi_call/w 3 232 "$display", "\000" {0 0 0};
    %vpi_call/w 3 233 "$display", "[OUTPUT] Final ReLU" {0 0 0};
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
T_4.48 ;
    %load/vec4 v0x600001638f30_0;
    %pad/s 96;
    %cmpi/s 3136, 0, 96;
    %jmp/0xz T_4.49, 5;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001639560, 4;
    %pad/s 32;
    %cmpi/s 0, 0, 32;
    %jmp/0xz  T_4.50, 5;
    %pushi/vec4 0, 0, 8;
    %ix/getv/s 4, v0x600001638f30_0;
    %store/vec4a v0x600001638d80, 4, 0;
    %jmp T_4.51;
T_4.50 ;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001639560, 4;
    %ix/getv/s 4, v0x600001638f30_0;
    %store/vec4a v0x600001638d80, 4, 0;
T_4.51 ;
    %load/vec4 v0x600001638f30_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
    %jmp T_4.48;
T_4.49 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001639290_0, 0, 32;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
T_4.52 ;
    %load/vec4 v0x600001638f30_0;
    %pad/s 96;
    %cmpi/s 3136, 0, 96;
    %jmp/0xz T_4.53, 5;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001638d80, 4;
    %ix/getv/s 4, v0x600001638f30_0;
    %load/vec4a v0x600001639320, 4;
    %cmp/ne;
    %jmp/0xz  T_4.54, 6;
    %load/vec4 v0x600001639290_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001639290_0, 0, 32;
    %load/vec4 v0x600001639290_0;
    %cmpi/s 3, 0, 32;
    %flag_or 5, 4;
    %jmp/0xz  T_4.56, 5;
    %vpi_call/w 3 247 "$display", "  Output error[%0d]: got %0d, expected %0d", v0x600001638f30_0, &A<v0x600001638d80, v0x600001638f30_0 >, &A<v0x600001639320, v0x600001638f30_0 > {0 0 0};
T_4.56 ;
T_4.54 ;
    %load/vec4 v0x600001638f30_0;
    %addi 1, 0, 32;
    %store/vec4 v0x600001638f30_0, 0, 32;
    %jmp T_4.52;
T_4.53 ;
    %vpi_call/w 3 250 "$display", "  Errors: %0d", v0x600001639290_0 {0 0 0};
    %vpi_call/w 3 253 "$display", "\000" {0 0 0};
    %vpi_call/w 3 254 "$display", "\342\225\224\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\227" {0 0 0};
    %vpi_call/w 3 255 "$display", "\342\225\221                      TEST SUMMARY                                \342\225\221" {0 0 0};
    %vpi_call/w 3 256 "$display", "\342\225\240\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\243" {0 0 0};
    %vpi_call/w 3 257 "$display", "\342\225\221  Input:     (%0d, %0d, %0d) = %0d elements                       \342\225\221", P_0x14ce04b10, P_0x14ce04b90, P_0x14ce04c90, P_0x14ce04c50 {0 0 0};
    %vpi_call/w 3 258 "$display", "\342\225\221  Conv1 errors:     %0d                                           \342\225\221", v0x600001638870_0 {0 0 0};
    %vpi_call/w 3 259 "$display", "\342\225\221  Conv2 errors:     %0d                                           \342\225\221", v0x600001638b40_0 {0 0 0};
    %vpi_call/w 3 260 "$display", "\342\225\221  Residual errors:  %0d                                           \342\225\221", v0x600001639440_0 {0 0 0};
    %vpi_call/w 3 261 "$display", "\342\225\221  Output errors:    %0d                                           \342\225\221", v0x600001639290_0 {0 0 0};
    %vpi_call/w 3 262 "$display", "\342\225\221  Total cycles:     %0d                                       \342\225\221", v0x6000016395f0_0 {0 0 0};
    %vpi_call/w 3 263 "$display", "\342\225\240\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\243" {0 0 0};
    %load/vec4 v0x600001638870_0;
    %cmpi/e 0, 0, 32;
    %flag_get/vec4 4;
    %jmp/0 T_4.62, 4;
    %load/vec4 v0x600001638b40_0;
    %pushi/vec4 0, 0, 32;
    %cmp/e;
    %flag_get/vec4 4;
    %and;
T_4.62;
    %flag_set/vec4 10;
    %flag_get/vec4 10;
    %jmp/0 T_4.61, 10;
    %load/vec4 v0x600001639440_0;
    %pushi/vec4 0, 0, 32;
    %cmp/e;
    %flag_get/vec4 4;
    %and;
T_4.61;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_4.60, 9;
    %load/vec4 v0x600001639290_0;
    %pushi/vec4 0, 0, 32;
    %cmp/e;
    %flag_get/vec4 4;
    %and;
T_4.60;
    %flag_set/vec4 8;
    %jmp/0xz  T_4.58, 8;
    %vpi_call/w 3 266 "$display", "\342\225\221  \342\234\223 PASSED: ResNet basic block verified                         \342\225\221" {0 0 0};
    %vpi_call/w 3 267 "$display", "\342\225\232\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\235" {0 0 0};
    %vpi_call/w 3 268 "$display", "\000" {0 0 0};
    %vpi_call/w 3 269 "$display", ">>> PHASE_F_RESNET_BLOCK TEST PASSED! <<<" {0 0 0};
    %jmp T_4.59;
T_4.58 ;
    %vpi_call/w 3 271 "$display", "\342\225\221  \342\234\227 FAILED                                                       \342\225\221" {0 0 0};
    %vpi_call/w 3 272 "$display", "\342\225\232\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\220\342\225\235" {0 0 0};
    %vpi_call/w 3 273 "$display", "\000" {0 0 0};
    %vpi_call/w 3 274 "$display", ">>> PHASE_F_RESNET_BLOCK TEST FAILED! <<<" {0 0 0};
T_4.59 ;
    %vpi_call/w 3 277 "$display", "\000" {0 0 0};
    %vpi_call/w 3 278 "$finish" {0 0 0};
    %end;
    .thread T_4;
    .scope S_0x14ce0dd70;
T_5 ;
    %delay 1410065408, 2;
    %vpi_call/w 3 283 "$display", "ERROR: Timeout!" {0 0 0};
    %vpi_call/w 3 284 "$finish" {0 0 0};
    %end;
    .thread T_5;
# The file index is used to find the file name in the following table.
:file_names 4;
    "N/A";
    "<interactive>";
    "-";
    "tests/realistic/phase_f/tb_resnet_block_full.v";
