//
// This file contains an 'Intel Peripheral Driver' and is
// licensed for Intel CPUs and chipsets under the terms of your
// license agreement with Intel or your vendor.  This file may
// be modified by the user, subject to additional terms of the
// license agreement
//
/**

Copyright (c)  1999 - 2016 Intel Corporation. All rights reserved
This software and associated documentation (if any) is furnished
under a license and may only be used or copied in accordance
with the terms of the license. Except as permitted by such
license, no part of this software or documentation may be
reproduced, stored in a retrieval system, or transmitted in any
form or by any means without the express written consent of
Intel Corporation.


  @file IioPciePortInfo.c

  This file provides required platform data structure for PCIE.

**/


#include "IioRegs.h"
#include "IioPlatformData.h"

INTEL_DMI_PCIE_INFO PcieInfoDefaults = {

    // PortInfo[NUMBER_PORTS_PER_SOCKET];
    //
    // Do not reorder these... entry #0, #1, #3, & #7 need to be the bifurcation table of root ports
    //
    {
        // DMI/PCIE 0
        { PCIE_PORT_0_DEV, PCIE_PORT_0_FUNC, PCIE_PORT_0_DFX_DEV, PCIE_PORT_0_DFX_FUNC, PCIE_PORT_0_DFX_DEV, PCIE_PORT_0_DFX_FUNC, PCIE_PORT_0_LINK_SEL, PCIE_PORT_0_SUPER_CLUSTER_PORT },

        //IOU2
        { PCIE_PORT_1A_DEV, PCIE_PORT_1A_FUNC, PCIE_PORT_1A_DFX_DEV, PCIE_PORT_1A_DFX_FUNC, PCIE_PORT_1A_DFX_DEV, PCIE_PORT_1A_DFX_FUNC, PCIE_PORT_1A_LINK_SEL, PCIE_PORT_1A_SUPER_CLUSTER_PORT },
        { PCIE_PORT_1B_DEV, PCIE_PORT_1B_FUNC, PCIE_PORT_1B_DFX_DEV, PCIE_PORT_1B_DFX_FUNC, PCIE_PORT_1A_DFX_DEV, PCIE_PORT_1A_DFX_FUNC, PCIE_PORT_1B_LINK_SEL, PCIE_PORT_1B_SUPER_CLUSTER_PORT },
        { PCIE_PORT_1C_DEV, PCIE_PORT_1C_FUNC, PCIE_PORT_1C_DFX_DEV, PCIE_PORT_1C_DFX_FUNC, PCIE_PORT_1A_DFX_DEV, PCIE_PORT_1A_DFX_FUNC, PCIE_PORT_1C_LINK_SEL, PCIE_PORT_1C_SUPER_CLUSTER_PORT },
        { PCIE_PORT_1D_DEV, PCIE_PORT_1D_FUNC, PCIE_PORT_1D_DFX_DEV, PCIE_PORT_1D_DFX_FUNC, PCIE_PORT_1A_DFX_DEV, PCIE_PORT_1A_DFX_FUNC, PCIE_PORT_1D_LINK_SEL, PCIE_PORT_1D_SUPER_CLUSTER_PORT },

        //IOU0
        { PCIE_PORT_2A_DEV, PCIE_PORT_2A_FUNC, PCIE_PORT_2A_DFX_DEV, PCIE_PORT_2A_DFX_FUNC, PCIE_PORT_2A_DFX_DEV, PCIE_PORT_2A_DFX_FUNC, PCIE_PORT_2A_LINK_SEL, PCIE_PORT_2A_SUPER_CLUSTER_PORT },
        { PCIE_PORT_2B_DEV, PCIE_PORT_2B_FUNC, PCIE_PORT_2B_DFX_DEV, PCIE_PORT_2B_DFX_FUNC, PCIE_PORT_2A_DFX_DEV, PCIE_PORT_2A_DFX_FUNC, PCIE_PORT_2B_LINK_SEL, PCIE_PORT_2B_SUPER_CLUSTER_PORT },
        { PCIE_PORT_2C_DEV, PCIE_PORT_2C_FUNC, PCIE_PORT_2C_DFX_DEV, PCIE_PORT_2C_DFX_FUNC, PCIE_PORT_2A_DFX_DEV, PCIE_PORT_2A_DFX_FUNC, PCIE_PORT_2C_LINK_SEL, PCIE_PORT_2C_SUPER_CLUSTER_PORT },
        { PCIE_PORT_2D_DEV, PCIE_PORT_2D_FUNC, PCIE_PORT_2D_DFX_DEV, PCIE_PORT_2D_DFX_FUNC, PCIE_PORT_2A_DFX_DEV, PCIE_PORT_2A_DFX_FUNC, PCIE_PORT_2D_LINK_SEL, PCIE_PORT_2D_SUPER_CLUSTER_PORT },

        //IOU1
        { PCIE_PORT_3A_DEV, PCIE_PORT_3A_FUNC, PCIE_PORT_3A_DFX_DEV, PCIE_PORT_3A_DFX_FUNC, PCIE_PORT_3A_DFX_DEV, PCIE_PORT_3A_DFX_FUNC, PCIE_PORT_3A_LINK_SEL, PCIE_PORT_3A_SUPER_CLUSTER_PORT },
        { PCIE_PORT_3B_DEV, PCIE_PORT_3B_FUNC, PCIE_PORT_3B_DFX_DEV, PCIE_PORT_3B_DFX_FUNC, PCIE_PORT_3A_DFX_DEV, PCIE_PORT_3A_DFX_FUNC, PCIE_PORT_3B_LINK_SEL, PCIE_PORT_3B_SUPER_CLUSTER_PORT },
        { PCIE_PORT_3C_DEV, PCIE_PORT_3C_FUNC, PCIE_PORT_3C_DFX_DEV, PCIE_PORT_3C_DFX_FUNC, PCIE_PORT_3A_DFX_DEV, PCIE_PORT_3A_DFX_FUNC, PCIE_PORT_3C_LINK_SEL, PCIE_PORT_3C_SUPER_CLUSTER_PORT },
        { PCIE_PORT_3D_DEV, PCIE_PORT_3D_FUNC, PCIE_PORT_3D_DFX_DEV, PCIE_PORT_3D_DFX_FUNC, PCIE_PORT_3A_DFX_DEV, PCIE_PORT_3A_DFX_FUNC, PCIE_PORT_3D_LINK_SEL, PCIE_PORT_3D_SUPER_CLUSTER_PORT },

        //MCP0
        { PCIE_PORT_4A_DEV, PCIE_PORT_4A_FUNC, PCIE_PORT_4A_DFX_DEV, PCIE_PORT_4A_DFX_FUNC, PCIE_PORT_4A_DFX_DEV, PCIE_PORT_4A_DFX_FUNC, PCIE_PORT_4A_LINK_SEL, PCIE_PORT_4A_SUPER_CLUSTER_PORT },
        { PCIE_PORT_4B_DEV, PCIE_PORT_4B_FUNC, PCIE_PORT_4B_DFX_DEV, PCIE_PORT_4B_DFX_FUNC, PCIE_PORT_4A_DFX_DEV, PCIE_PORT_4A_DFX_FUNC, PCIE_PORT_4B_LINK_SEL, PCIE_PORT_4B_SUPER_CLUSTER_PORT },
        { PCIE_PORT_4C_DEV, PCIE_PORT_4C_FUNC, PCIE_PORT_4C_DFX_DEV, PCIE_PORT_4C_DFX_FUNC, PCIE_PORT_4A_DFX_DEV, PCIE_PORT_4A_DFX_FUNC, PCIE_PORT_4C_LINK_SEL, PCIE_PORT_4C_SUPER_CLUSTER_PORT },
        { PCIE_PORT_4D_DEV, PCIE_PORT_4D_FUNC, PCIE_PORT_4D_DFX_DEV, PCIE_PORT_4D_DFX_FUNC, PCIE_PORT_4A_DFX_DEV, PCIE_PORT_4A_DFX_FUNC, PCIE_PORT_4D_LINK_SEL, PCIE_PORT_4D_SUPER_CLUSTER_PORT },

        //MCP1
        { PCIE_PORT_5A_DEV, PCIE_PORT_5A_FUNC, PCIE_PORT_5A_DFX_DEV, PCIE_PORT_5A_DFX_FUNC, PCIE_PORT_5A_DFX_DEV, PCIE_PORT_5A_DFX_FUNC, PCIE_PORT_5A_LINK_SEL, PCIE_PORT_5A_SUPER_CLUSTER_PORT },
        { PCIE_PORT_5B_DEV, PCIE_PORT_5B_FUNC, PCIE_PORT_5B_DFX_DEV, PCIE_PORT_5B_DFX_FUNC, PCIE_PORT_5A_DFX_DEV, PCIE_PORT_5A_DFX_FUNC, PCIE_PORT_5B_LINK_SEL, PCIE_PORT_5B_SUPER_CLUSTER_PORT },
        { PCIE_PORT_5C_DEV, PCIE_PORT_5C_FUNC, PCIE_PORT_5C_DFX_DEV, PCIE_PORT_5C_DFX_FUNC, PCIE_PORT_5A_DFX_DEV, PCIE_PORT_5A_DFX_FUNC, PCIE_PORT_5C_LINK_SEL, PCIE_PORT_5C_SUPER_CLUSTER_PORT },
        { PCIE_PORT_5D_DEV, PCIE_PORT_5D_FUNC, PCIE_PORT_5D_DFX_DEV, PCIE_PORT_5D_DFX_FUNC, PCIE_PORT_5A_DFX_DEV, PCIE_PORT_5A_DFX_FUNC, PCIE_PORT_5D_LINK_SEL, PCIE_PORT_5D_SUPER_CLUSTER_PORT }
    }
};

const CHAR* IioPortLabel[] = { "0","1a", "1b", "1c", "1d","2a", "2b", "2c", "2d","3a", "3b", "3c", "3d","4a", "4b", "4c", "4d","5a", "5b", "5c", "5d","N/A"};
