<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:13.3413</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2016.11.10</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7028777</applicationNumber><claimCount>4</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR  DEVICE OR DISPLAY DEVICE HAVING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.09.15</openDate><openNumber>10-2025-0135902</openNumber><originalApplicationDate>2016.11.10</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7002262</originalApplicationNumber><originalExaminationRequestDate>2025.08.28</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.28</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247002262</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명에 의하여 산화물 반도체막을 가지는 트랜지스터의 전기 특성의 편차를 억제한다. 본 발명은 제 1 게이트 전극; 제 1 게이트 전극 위의 제 1 절연막; 제 1 절연막 위의 산화물 반도체막; 산화물 반도체막 위의 소스 전극; 산화물 반도체막 위의 드레인 전극; 산화물 반도체막, 소스 전극, 및 드레인 전극 위의 제 2 절연막; 및 제 2 절연막 위의 제 2 게이트 전극을 가진다. 제 1 절연막은 제 1 개구부를 가진다. 제 1 절연막 위에는 제 1 개구부를 통하여 제 1 게이트 전극과 전기적으로 접속되는 접속 전극이 형성된다. 제 2 절연막은 접속 전극에 도달하는 제 2 개구부를 가진다. 제 2 게이트 전극은 산화물 도전막, 및 산화물 도전막 위의 금속막을 가진다. 접속 전극과 제 2 게이트 전극은 금속막을 사용하여 전기적으로 접속된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2017.05.26</internationOpenDate><internationOpenNumber>WO2017085595</internationOpenNumber><internationalApplicationDate>2016.11.10</internationalApplicationDate><internationalApplicationNumber>PCT/IB2016/056761</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 트랜지스터 제조 방법으로서:제 1 게이트 전극을 형성하는 단계;상기 제 1 게이트 전극 위에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 위에 산화물 반도체막을 형성하는 단계;상기 산화물 반도체막 위에 제 1 절연막을 형성하는 단계;산소 가스를 포함하는 분위기에서 In-Ga-Zn 금속 산화물 타깃을 사용하는 스퍼터링법에 의해 상기 제 1 절연막 위에 제 1 산화막을 형성하는 단계;상기 제 1 산화막을 가공함으로써 섬 형상의 제 2 산화막을 형성하는 단계; 및150℃ 이상 350℃ 이하의 온도에서 상기 섬 형상의 제 2 산화막에 가열 처리를 실시하는 단계를 포함하고,상기 제 1 산화막을 형성하기 위한 성막 가스 내의 상기 산소 가스의 비율은 10% 이상 100% 이하이고,상기 섬 형상의 제 2 산화막은 상기 제 1 게이트 전극과 중첩되는, 트랜지스터 제조 방법.</claim></claimInfo><claimInfo><claim>2. 트랜지스터 제조 방법으로서:제 1 게이트 전극을 형성하는 단계;상기 제 1 게이트 전극 위에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 위에 산화물 반도체막을 형성하는 단계;상기 산화물 반도체막 위에 제 1 절연막을 형성하는 단계;산소 가스를 포함하는 분위기에서 In-Ga-Zn 금속 산화물 타깃을 사용하는 스퍼터링법에 의해 상기 제 1 절연막 위에 제 1 산화막을 형성하는 단계;상기 제 1 산화막을 가공함으로써 섬 형상의 제 2 산화막을 형성하는 단계; 및150℃ 이상 350℃ 이하의 온도에서 상기 섬 형상의 제 2 산화막에 가열 처리를 실시하는 단계를 포함하고,상기 제 1 산화막을 형성하기 위한 성막 가스 내의 상기 산소 가스의 비율은 10% 이상 100% 이하이고,상기 제 1 산화막을 형성할 때 상기 제 1 절연막 내로 산소가 첨가되고,상기 섬 형상의 제 2 산화막은 상기 제 1 게이트 전극과 중첩되는, 트랜지스터 제조 방법.</claim></claimInfo><claimInfo><claim>3. 트랜지스터 제조 방법으로서:제 1 게이트 전극을 형성하는 단계;상기 제 1 게이트 전극 위에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 위에 산화물 반도체막을 형성하는 단계;상기 산화물 반도체막 위에 제 1 절연막을 형성하는 단계;산소 가스를 포함하는 분위기에서 In-Ga-Zn 금속 산화물 타깃을 사용하는 스퍼터링법에 의해 상기 제 1 절연막 위에 제 1 산화막을 형성하는 단계;상기 제 1 산화막을 가공함으로써 섬 형상의 제 2 산화막을 형성하는 단계; 및150℃ 이상 350℃ 이하의 온도에서 상기 섬 형상의 제 2 산화막에 가열 처리를 실시하는 단계를 포함하고,상기 제 1 산화막을 형성하기 위한 성막 가스 내의 상기 산소 가스의 비율은 10% 이상 100% 이하이고,상기 섬 형상의 제 2 산화막은 상기 제 1 게이트 전극과 중첩되고,채널 길이 방향에서 상기 섬 형상의 제 2 산화막의 길이는 상기 제 1 게이트 전극의 길이보다 작은, 트랜지스터 제조 방법.</claim></claimInfo><claimInfo><claim>4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 섬 형상의 제 2 산화막은 제 2 게이트 전극이 되는, 트랜지스터 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>OIKAWA, Yoshiaki</engName><name>오이카와 요시아키</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>OHSAWA, Nobuharu</engName><name>오사와 노부하루</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진쵸우 마사미</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>NAKAZAWA, Yasutaka</engName><name>나카자와 야스타카</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2015.11.20</priorityApplicationDate><priorityApplicationNumber>JP-P-2015-227399</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.08.28</receiptDate><receiptNumber>1-1-2025-0987471-74</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257028777.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932c822fdd36411db276a46f4ff5d292122e562200934673f302182bccc09e81cfc849d5d6773ad6162f7f8d6cd1b8efb3f38012ac18d17876</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf71e156f1879efb96b1dae8af7e32a90cc0756396c5540ca06a4ada2e11b352339da574c090be7e53a46083239ff87c495634e00fb37c3049</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>