TimeQuest Timing Analyzer report for proj-final
Mon Apr 03 21:47:06 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; proj-final                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 509.42 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -0.963 ; -6.112             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -21.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.963 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.896      ;
; -0.950 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.883      ;
; -0.785 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.718      ;
; -0.785 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.718      ;
; -0.785 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.718      ;
; -0.785 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.718      ;
; -0.700 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.633      ;
; -0.653 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.586      ;
; -0.650 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.583      ;
; -0.650 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.583      ;
; -0.650 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.583      ;
; -0.650 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.583      ;
; -0.621 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.554      ;
; -0.537 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.470      ;
; -0.537 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.470      ;
; -0.537 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.470      ;
; -0.537 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.470      ;
; -0.516 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.450      ;
; -0.386 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.320      ;
; -0.374 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.308      ;
; -0.347 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.281      ;
; -0.343 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.276      ;
; -0.338 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.272      ;
; -0.338 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.271      ;
; -0.245 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.179      ;
; -0.244 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.178      ;
; -0.238 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.172      ;
; -0.188 ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.121      ;
; -0.133 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.066      ;
; -0.130 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.063      ;
; -0.123 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.056      ;
; -0.111 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.044      ;
; -0.086 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.019      ;
; -0.073 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.007      ;
; -0.073 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.007      ;
; -0.073 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.007      ;
; -0.058 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.991      ;
; -0.054 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.987      ;
; -0.048 ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.981      ;
; -0.035 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.969      ;
; -0.035 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.968      ;
; -0.028 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.962      ;
; -0.001 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.934      ;
; 0.065  ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.868      ;
; 0.067  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.867      ;
; 0.067  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.867      ;
; 0.069  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.865      ;
; 0.070  ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.863      ;
; 0.073  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.861      ;
; 0.231  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.703      ;
; 0.234  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.700      ;
; 0.274  ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.275  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.659      ;
; 0.296  ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.637      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                               ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.379 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.597      ;
; 0.381 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.599      ;
; 0.543 ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.762      ;
; 0.545 ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.764      ;
; 0.548 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.767      ;
; 0.549 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.768      ;
; 0.552 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.771      ;
; 0.554 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.773      ;
; 0.572 ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.582 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.801      ;
; 0.593 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.812      ;
; 0.625 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.843      ;
; 0.650 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.869      ;
; 0.652 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.871      ;
; 0.654 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.873      ;
; 0.659 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.878      ;
; 0.662 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.881      ;
; 0.682 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.901      ;
; 0.685 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.904      ;
; 0.693 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.912      ;
; 0.698 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.917      ;
; 0.713 ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.932      ;
; 0.729 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.948      ;
; 0.841 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.060      ;
; 0.845 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.064      ;
; 0.847 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.066      ;
; 0.875 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.094      ;
; 0.942 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.161      ;
; 0.948 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.167      ;
; 0.951 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.170      ;
; 0.952 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.171      ;
; 0.973 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.192      ;
; 1.080 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.299      ;
; 1.179 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.398      ;
; 1.234 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.453      ;
; 1.234 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.453      ;
; 1.234 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.453      ;
; 1.234 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.453      ;
; 1.234 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.453      ;
; 1.268 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.487      ;
; 1.337 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.556      ;
; 1.337 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.556      ;
; 1.337 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.556      ;
; 1.337 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.556      ;
; 1.446 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.665      ;
; 1.446 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.665      ;
; 1.446 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.665      ;
; 1.446 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.665      ;
; 1.448 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.667      ;
; 1.452 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.671      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; inst6                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; inst6                                           ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; inst6                                           ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 0.419 ; 0.552 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 1.080 ; 1.492 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 1.602 ; 2.024 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 0.825 ; 0.969 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; 0.345  ; 0.226  ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -0.728 ; -1.117 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.938 ; -1.338 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -0.200 ; -0.311 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S[*]        ; CLK        ; 5.465 ; 5.486 ; Rise       ; CLK             ;
;  S[0]       ; CLK        ; 5.129 ; 5.127 ; Rise       ; CLK             ;
;  S[1]       ; CLK        ; 5.383 ; 5.405 ; Rise       ; CLK             ;
;  S[2]       ; CLK        ; 5.225 ; 5.247 ; Rise       ; CLK             ;
;  S[3]       ; CLK        ; 5.465 ; 5.486 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 6.685 ; 6.851 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 5.502 ; 5.526 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 6.685 ; 6.851 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 5.532 ; 5.556 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 5.495 ; 5.549 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 5.512 ; 5.477 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 5.512 ; 5.477 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 5.472 ; 5.437 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 5.451 ; 5.415 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 5.451 ; 5.415 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 5.640 ; 5.655 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 5.640 ; 5.655 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 5.551 ; 5.536 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 5.521 ; 5.506 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 5.630 ; 5.645 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 5.537 ; 5.585 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 5.529 ; 5.585 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 5.438 ; 5.429 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 5.519 ; 5.575 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 5.537 ; 5.558 ; Rise       ; CLK             ;
; comp        ; CLK        ; 5.246 ; 5.276 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S[*]        ; CLK        ; 5.030 ; 5.026 ; Rise       ; CLK             ;
;  S[0]       ; CLK        ; 5.030 ; 5.026 ; Rise       ; CLK             ;
;  S[1]       ; CLK        ; 5.279 ; 5.300 ; Rise       ; CLK             ;
;  S[2]       ; CLK        ; 5.126 ; 5.147 ; Rise       ; CLK             ;
;  S[3]       ; CLK        ; 5.356 ; 5.376 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 5.385 ; 5.414 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 5.392 ; 5.414 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 6.575 ; 6.739 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 5.422 ; 5.444 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 5.385 ; 5.436 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 5.336 ; 5.300 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 5.396 ; 5.360 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 5.356 ; 5.320 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 5.336 ; 5.300 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 5.336 ; 5.300 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 5.407 ; 5.391 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 5.526 ; 5.540 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 5.437 ; 5.421 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 5.407 ; 5.391 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 5.516 ; 5.530 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 5.328 ; 5.317 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 5.419 ; 5.471 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 5.328 ; 5.317 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 5.409 ; 5.461 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 5.427 ; 5.446 ; Rise       ; CLK             ;
; comp        ; CLK        ; 5.147 ; 5.175 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 562.11 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.779 ; -4.224            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -21.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.779 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.719      ;
; -0.764 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.704      ;
; -0.607 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.547      ;
; -0.607 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.547      ;
; -0.607 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.547      ;
; -0.607 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.547      ;
; -0.533 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.473      ;
; -0.492 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.432      ;
; -0.492 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.432      ;
; -0.492 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.432      ;
; -0.492 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.432      ;
; -0.468 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.408      ;
; -0.457 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.397      ;
; -0.388 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.328      ;
; -0.388 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.328      ;
; -0.388 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.328      ;
; -0.388 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.328      ;
; -0.360 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.300      ;
; -0.244 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.184      ;
; -0.229 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.169      ;
; -0.211 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.151      ;
; -0.202 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.142      ;
; -0.200 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.140      ;
; -0.192 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.132      ;
; -0.116 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.056      ;
; -0.116 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.056      ;
; -0.108 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.048      ;
; -0.051 ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.991      ;
; -0.005 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.945      ;
; -0.003 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.943      ;
; -0.001 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.941      ;
; 0.014  ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.926      ;
; 0.037  ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.903      ;
; 0.042  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.898      ;
; 0.043  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.897      ;
; 0.047  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.893      ;
; 0.055  ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.885      ;
; 0.057  ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.883      ;
; 0.068  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.872      ;
; 0.070  ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.870      ;
; 0.076  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.864      ;
; 0.082  ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.858      ;
; 0.106  ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.834      ;
; 0.159  ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.781      ;
; 0.163  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.777      ;
; 0.163  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.777      ;
; 0.165  ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.775      ;
; 0.173  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.767      ;
; 0.177  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.763      ;
; 0.309  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.631      ;
; 0.311  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.629      ;
; 0.357  ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.378  ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.562      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.337 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.536      ;
; 0.339 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.488 ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.687      ;
; 0.492 ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.691      ;
; 0.498 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.697      ;
; 0.504 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.704      ;
; 0.512 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.514 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.713      ;
; 0.523 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.722      ;
; 0.527 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.726      ;
; 0.559 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.758      ;
; 0.577 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.776      ;
; 0.586 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.785      ;
; 0.588 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.787      ;
; 0.599 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.798      ;
; 0.602 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.801      ;
; 0.624 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.823      ;
; 0.628 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.827      ;
; 0.630 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.829      ;
; 0.635 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.834      ;
; 0.650 ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.849      ;
; 0.676 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.875      ;
; 0.770 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.969      ;
; 0.770 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.970      ;
; 0.790 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.989      ;
; 0.841 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.040      ;
; 0.851 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.050      ;
; 0.854 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.053      ;
; 0.861 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.060      ;
; 0.904 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.103      ;
; 0.989 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.188      ;
; 1.069 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.268      ;
; 1.107 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.306      ;
; 1.115 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.314      ;
; 1.115 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.314      ;
; 1.115 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.314      ;
; 1.115 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.314      ;
; 1.142 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.341      ;
; 1.209 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.408      ;
; 1.209 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.408      ;
; 1.209 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.408      ;
; 1.209 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.408      ;
; 1.303 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.502      ;
; 1.303 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.502      ;
; 1.303 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.502      ;
; 1.303 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.502      ;
; 1.315 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.514      ;
; 1.319 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.518      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; inst6                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; inst6                                           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; inst6                                           ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 0.402 ; 0.549 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 0.883 ; 1.221 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 1.344 ; 1.692 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 0.744 ; 0.947 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; 0.299  ; 0.152  ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -0.573 ; -0.895 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.758 ; -1.089 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -0.172 ; -0.350 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S[*]        ; CLK        ; 5.203 ; 5.203 ; Rise       ; CLK             ;
;  S[0]       ; CLK        ; 4.888 ; 4.872 ; Rise       ; CLK             ;
;  S[1]       ; CLK        ; 5.133 ; 5.132 ; Rise       ; CLK             ;
;  S[2]       ; CLK        ; 4.986 ; 4.994 ; Rise       ; CLK             ;
;  S[3]       ; CLK        ; 5.203 ; 5.203 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 6.421 ; 6.560 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 5.239 ; 5.251 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 6.421 ; 6.560 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 5.269 ; 5.281 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 5.231 ; 5.257 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 5.247 ; 5.177 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 5.247 ; 5.177 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 5.207 ; 5.137 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 5.187 ; 5.119 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 5.187 ; 5.119 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 5.372 ; 5.361 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 5.372 ; 5.361 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 5.283 ; 5.242 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 5.253 ; 5.212 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 5.362 ; 5.351 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 5.274 ; 5.294 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 5.265 ; 5.294 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 5.175 ; 5.156 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 5.255 ; 5.284 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 5.274 ; 5.285 ; Rise       ; CLK             ;
; comp        ; CLK        ; 5.005 ; 5.020 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S[*]        ; CLK        ; 4.800 ; 4.784 ; Rise       ; CLK             ;
;  S[0]       ; CLK        ; 4.800 ; 4.784 ; Rise       ; CLK             ;
;  S[1]       ; CLK        ; 5.041 ; 5.039 ; Rise       ; CLK             ;
;  S[2]       ; CLK        ; 4.898 ; 4.906 ; Rise       ; CLK             ;
;  S[3]       ; CLK        ; 5.107 ; 5.106 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 5.133 ; 5.152 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 5.140 ; 5.152 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 6.323 ; 6.460 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 5.170 ; 5.182 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 5.133 ; 5.158 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 5.085 ; 5.017 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 5.144 ; 5.075 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 5.104 ; 5.035 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 5.085 ; 5.017 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 5.085 ; 5.017 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 5.151 ; 5.110 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 5.270 ; 5.259 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 5.181 ; 5.140 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 5.151 ; 5.110 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 5.260 ; 5.249 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 5.077 ; 5.057 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 5.167 ; 5.194 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 5.077 ; 5.057 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 5.157 ; 5.184 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 5.176 ; 5.186 ; Rise       ; CLK             ;
; comp        ; CLK        ; 4.917 ; 4.931 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.086 ; -0.086            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -22.005                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.086 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.037      ;
; -0.086 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.037      ;
; 0.009  ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.942      ;
; 0.009  ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.942      ;
; 0.009  ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.942      ;
; 0.009  ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.942      ;
; 0.055  ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.896      ;
; 0.080  ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.871      ;
; 0.090  ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.861      ;
; 0.094  ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.857      ;
; 0.138  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.813      ;
; 0.156  ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.795      ;
; 0.156  ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.795      ;
; 0.156  ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.795      ;
; 0.156  ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.795      ;
; 0.217  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.734      ;
; 0.223  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.728      ;
; 0.245  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.706      ;
; 0.252  ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.699      ;
; 0.254  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.697      ;
; 0.255  ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.696      ;
; 0.306  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.645      ;
; 0.307  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.644      ;
; 0.308  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.643      ;
; 0.333  ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.618      ;
; 0.361  ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.590      ;
; 0.364  ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.587      ;
; 0.366  ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.585      ;
; 0.366  ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.585      ;
; 0.388  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.563      ;
; 0.388  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.563      ;
; 0.393  ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.558      ;
; 0.398  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.553      ;
; 0.407  ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.544      ;
; 0.411  ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.540      ;
; 0.415  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.536      ;
; 0.419  ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.532      ;
; 0.422  ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.529      ;
; 0.423  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.528      ;
; 0.438  ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.513      ;
; 0.473  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.478      ;
; 0.476  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.475      ;
; 0.477  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.474      ;
; 0.478  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.473      ;
; 0.490  ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.461      ;
; 0.496  ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.455      ;
; 0.569  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.382      ;
; 0.572  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.379      ;
; 0.592  ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.601  ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.350      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.199 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.320      ;
; 0.283 ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.403      ;
; 0.285 ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.405      ;
; 0.285 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.405      ;
; 0.287 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.407      ;
; 0.290 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.410      ;
; 0.291 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.411      ;
; 0.296 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.416      ;
; 0.305 ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.311 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.431      ;
; 0.316 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.436      ;
; 0.336 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.456      ;
; 0.339 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.459      ;
; 0.342 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.462      ;
; 0.347 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.467      ;
; 0.349 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.469      ;
; 0.349 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.469      ;
; 0.352 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.472      ;
; 0.359 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.479      ;
; 0.363 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.483      ;
; 0.364 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.484      ;
; 0.376 ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.496      ;
; 0.378 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.498      ;
; 0.436 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.556      ;
; 0.454 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.576      ;
; 0.464 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.491 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.611      ;
; 0.501 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.621      ;
; 0.505 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.625      ;
; 0.506 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.511 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.631      ;
; 0.567 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.687      ;
; 0.623 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.743      ;
; 0.644 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.764      ;
; 0.662 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.782      ;
; 0.663 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.783      ;
; 0.663 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.783      ;
; 0.663 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.783      ;
; 0.663 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.783      ;
; 0.717 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.837      ;
; 0.717 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.837      ;
; 0.717 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.837      ;
; 0.717 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.837      ;
; 0.766 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.886      ;
; 0.767 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.887      ;
; 0.777 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.897      ;
; 0.777 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.897      ;
; 0.777 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.897      ;
; 0.777 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.897      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; inst6                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; inst6                                           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; inst6                                           ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 0.226 ; 0.542 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 0.585 ; 1.136 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 0.887 ; 1.464 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 0.447 ; 0.751 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; 0.189  ; -0.100 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -0.386 ; -0.925 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.515 ; -1.076 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -0.100 ; -0.367 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S[*]        ; CLK        ; 3.316 ; 3.349 ; Rise       ; CLK             ;
;  S[0]       ; CLK        ; 3.058 ; 3.113 ; Rise       ; CLK             ;
;  S[1]       ; CLK        ; 3.278 ; 3.303 ; Rise       ; CLK             ;
;  S[2]       ; CLK        ; 3.188 ; 3.205 ; Rise       ; CLK             ;
;  S[3]       ; CLK        ; 3.316 ; 3.349 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 4.146 ; 4.332 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 3.345 ; 3.377 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 4.146 ; 4.332 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 3.375 ; 3.407 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 3.344 ; 3.385 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 3.275 ; 3.320 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 3.275 ; 3.320 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 3.235 ; 3.280 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 3.225 ; 3.269 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 3.225 ; 3.269 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 3.421 ; 3.460 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 3.421 ; 3.460 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 3.303 ; 3.378 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 3.273 ; 3.348 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 3.411 ; 3.450 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 3.381 ; 3.416 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 3.371 ; 3.416 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 3.253 ; 3.321 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 3.361 ; 3.406 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 3.381 ; 3.413 ; Rise       ; CLK             ;
; comp        ; CLK        ; 3.206 ; 3.224 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S[*]        ; CLK        ; 3.001 ; 3.054 ; Rise       ; CLK             ;
;  S[0]       ; CLK        ; 3.001 ; 3.054 ; Rise       ; CLK             ;
;  S[1]       ; CLK        ; 3.218 ; 3.241 ; Rise       ; CLK             ;
;  S[2]       ; CLK        ; 3.131 ; 3.147 ; Rise       ; CLK             ;
;  S[3]       ; CLK        ; 3.253 ; 3.284 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 3.280 ; 3.311 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 3.280 ; 3.311 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 4.082 ; 4.265 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 3.310 ; 3.341 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 3.280 ; 3.319 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 3.158 ; 3.200 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 3.208 ; 3.251 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 3.168 ; 3.211 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 3.158 ; 3.200 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 3.158 ; 3.200 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 3.207 ; 3.280 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 3.355 ; 3.392 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 3.237 ; 3.310 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 3.207 ; 3.280 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 3.345 ; 3.382 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 3.189 ; 3.255 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 3.306 ; 3.349 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 3.189 ; 3.255 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 3.296 ; 3.339 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 3.317 ; 3.347 ; Rise       ; CLK             ;
; comp        ; CLK        ; 3.148 ; 3.165 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.963 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -0.963 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -6.112 ; 0.0   ; 0.0      ; 0.0     ; -22.005             ;
;  CLK             ; -6.112 ; 0.000 ; N/A      ; N/A     ; -22.005             ;
+------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 0.419 ; 0.552 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 1.080 ; 1.492 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 1.602 ; 2.024 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 0.825 ; 0.969 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; 0.345  ; 0.226  ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -0.386 ; -0.895 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.515 ; -1.076 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -0.100 ; -0.311 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S[*]        ; CLK        ; 5.465 ; 5.486 ; Rise       ; CLK             ;
;  S[0]       ; CLK        ; 5.129 ; 5.127 ; Rise       ; CLK             ;
;  S[1]       ; CLK        ; 5.383 ; 5.405 ; Rise       ; CLK             ;
;  S[2]       ; CLK        ; 5.225 ; 5.247 ; Rise       ; CLK             ;
;  S[3]       ; CLK        ; 5.465 ; 5.486 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 6.685 ; 6.851 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 5.502 ; 5.526 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 6.685 ; 6.851 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 5.532 ; 5.556 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 5.495 ; 5.549 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 5.512 ; 5.477 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 5.512 ; 5.477 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 5.472 ; 5.437 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 5.451 ; 5.415 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 5.451 ; 5.415 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 5.640 ; 5.655 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 5.640 ; 5.655 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 5.551 ; 5.536 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 5.521 ; 5.506 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 5.630 ; 5.645 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 5.537 ; 5.585 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 5.529 ; 5.585 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 5.438 ; 5.429 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 5.519 ; 5.575 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 5.537 ; 5.558 ; Rise       ; CLK             ;
; comp        ; CLK        ; 5.246 ; 5.276 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S[*]        ; CLK        ; 3.001 ; 3.054 ; Rise       ; CLK             ;
;  S[0]       ; CLK        ; 3.001 ; 3.054 ; Rise       ; CLK             ;
;  S[1]       ; CLK        ; 3.218 ; 3.241 ; Rise       ; CLK             ;
;  S[2]       ; CLK        ; 3.131 ; 3.147 ; Rise       ; CLK             ;
;  S[3]       ; CLK        ; 3.253 ; 3.284 ; Rise       ; CLK             ;
; SAIDAD[*]   ; CLK        ; 3.280 ; 3.311 ; Rise       ; CLK             ;
;  SAIDAD[0]  ; CLK        ; 3.280 ; 3.311 ; Rise       ; CLK             ;
;  SAIDAD[3]  ; CLK        ; 4.082 ; 4.265 ; Rise       ; CLK             ;
;  SAIDAD[4]  ; CLK        ; 3.310 ; 3.341 ; Rise       ; CLK             ;
;  SAIDAD[5]  ; CLK        ; 3.280 ; 3.319 ; Rise       ; CLK             ;
; SAIDAE[*]   ; CLK        ; 3.158 ; 3.200 ; Rise       ; CLK             ;
;  SAIDAE[0]  ; CLK        ; 3.208 ; 3.251 ; Rise       ; CLK             ;
;  SAIDAE[3]  ; CLK        ; 3.168 ; 3.211 ; Rise       ; CLK             ;
;  SAIDAE[4]  ; CLK        ; 3.158 ; 3.200 ; Rise       ; CLK             ;
;  SAIDAE[5]  ; CLK        ; 3.158 ; 3.200 ; Rise       ; CLK             ;
; SAIDAMD[*]  ; CLK        ; 3.207 ; 3.280 ; Rise       ; CLK             ;
;  SAIDAMD[0] ; CLK        ; 3.355 ; 3.392 ; Rise       ; CLK             ;
;  SAIDAMD[3] ; CLK        ; 3.237 ; 3.310 ; Rise       ; CLK             ;
;  SAIDAMD[4] ; CLK        ; 3.207 ; 3.280 ; Rise       ; CLK             ;
;  SAIDAMD[5] ; CLK        ; 3.345 ; 3.382 ; Rise       ; CLK             ;
; SAIDAME[*]  ; CLK        ; 3.189 ; 3.255 ; Rise       ; CLK             ;
;  SAIDAME[0] ; CLK        ; 3.306 ; 3.349 ; Rise       ; CLK             ;
;  SAIDAME[3] ; CLK        ; 3.189 ; 3.255 ; Rise       ; CLK             ;
;  SAIDAME[4] ; CLK        ; 3.296 ; 3.339 ; Rise       ; CLK             ;
;  SAIDAME[5] ; CLK        ; 3.317 ; 3.347 ; Rise       ; CLK             ;
; comp        ; CLK        ; 3.148 ; 3.165 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; comp          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAD[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAE[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAMD[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SAIDAME[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; change_pass             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_inc                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_seleciona           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_troca               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; comp          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; SAIDAD[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; SAIDAD[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; SAIDAD[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; SAIDAMD[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; SAIDAMD[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; SAIDAME[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; comp          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SAIDAD[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SAIDAD[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAD[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAD[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SAIDAD[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAD[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAE[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAE[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAE[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAMD[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAMD[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SAIDAMD[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SAIDAMD[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAMD[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAMD[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAME[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAME[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAME[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAME[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SAIDAME[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SAIDAME[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SAIDAME[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 60       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 60       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Apr 03 21:47:02 2023
Info: Command: quartus_sta proj-final -c proj-final
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proj-final.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.963
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.963              -6.112 CLK 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.779              -4.224 CLK 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.086
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.086              -0.086 CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -22.005 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4648 megabytes
    Info: Processing ended: Mon Apr 03 21:47:06 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


