---
redirect_from: /_posts/2018-07-03-%E8%AE%A1%E6%95%B0-%E8%AF%91%E7%A0%81-%E6%98%BE%E7%A4%BA%E7%BB%BC%E5%90%88%E5%AE%9E%E9%AA%8C/
title: 计数、译码、显示综合实验
tags: 数字电路与逻辑设计
---

## 预习报告

### 内容一

使用实验箱上 74LS160 实现一个 60 进制计数器，使用 LED「0-1」显示器检查计数结果，逻辑分析仪观察并记录十进制计数器和六进制计数器 $Q_3\dots Q_0$ 和 CP 的时序图，并在 7 段数码管上显示计数结果。

#### 原理

#### 用 Proteus 设计电路，并运行仿真

![K49IVYeMhz3oJvQ8cZjy12Lfig](https://i.loli.net/2020/12/01/UX9jtqDPbzS7NYy.png)

如图，十进制计数器 $Q_0\dots Q_3$ 对应波形 $A_0\dots A_3$，六进制计数器 $Q_0\dots Q_3$ 对应波形$A_4\dots A_7$。可以发现其变化符合预期。
