and r0, r1, 12
sub r0, r0, r2, lsl 9
add r1, r3, r0
mvn r0, r2, ror 1
add r1, r1, r0, lsr 31
rsb r3, r3, r1, lsl 1
