#Substrate Graph
# noVertices
40
# noArcs
108
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 261 261 1
2 230 230 1
3 125 125 0
4 805 805 1
5 400 400 1
6 400 400 1
7 150 150 0
8 418 418 1
9 279 279 1
10 547 547 1
11 100 100 0
12 137 137 1
13 150 150 0
14 125 125 0
15 100 100 0
16 125 125 0
17 37 37 0
18 199 199 1
19 124 124 1
20 137 137 1
21 125 125 0
22 100 100 0
23 125 125 0
24 125 125 0
25 243 243 1
26 479 479 1
27 279 279 1
28 261 261 1
29 368 368 1
30 150 150 0
31 25 25 0
32 125 125 0
33 355 355 1
34 125 125 0
35 124 124 1
36 230 230 1
37 125 125 0
38 125 125 0
39 150 150 0
# Arcs: idS idT delay bandwidth
0 1 2 75
0 2 2 75
4 5 2 125
4 6 7 125
4 7 2 75
4 8 1 125
4 9 1 93
4 10 7 187
4 11 2 75
12 13 1 75
12 10 1 62
14 15 1 50
14 6 6 75
8 4 1 125
8 9 1 93
8 5 2 125
8 16 3 75
18 19 2 62
18 20 2 62
18 21 1 75
21 22 2 50
21 18 1 75
23 24 1 50
23 25 15 75
24 25 15 75
24 23 1 50
19 2 1 62
19 18 2 62
2 0 2 75
2 19 1 62
2 26 1 93
13 12 1 75
13 10 1 75
9 4 1 93
9 8 1 93
9 10 7 93
25 24 15 75
25 27 1 93
25 23 15 75
27 10 2 93
27 28 8 93
27 25 1 93
28 29 1 93
28 27 8 93
28 30 1 75
16 15 1 50
16 8 3 75
11 4 2 75
11 31 3 25
15 14 1 50
15 16 1 50
32 33 43 75
32 34 1 50
35 33 4 62
35 36 2 62
34 32 1 50
34 20 43 75
17 10 8 37
37 5 10 75
37 38 1 50
6 38 6 75
6 4 7 125
6 14 6 75
6 29 8 125
38 37 1 50
38 6 6 75
29 6 8 125
29 39 11 75
29 28 1 93
29 30 1 75
30 28 1 75
30 29 1 75
5 37 10 75
5 7 1 75
5 4 2 125
5 8 2 125
7 5 1 75
7 4 2 75
3 22 1 50
3 26 1 75
22 3 1 50
22 21 2 50
39 36 2 75
39 29 11 75
31 11 3 25
36 35 2 62
36 39 2 75
36 26 4 93
33 1 1 93
33 35 4 62
33 32 43 75
33 26 1 125
20 34 43 75
20 18 2 62
26 1 1 93
26 33 1 125
26 3 1 75
26 2 1 93
26 36 4 93
1 33 1 93
1 0 2 75
1 26 1 93
10 4 7 187
10 12 1 62
10 13 1 75
10 9 7 93
10 27 2 93
10 17 8 37
