<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:00.400</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.02.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0023136</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>밸런스드 정적 랜덤 액세스 메모리(SRAM)</inventionTitle><inventionTitleEng>BALANCED STATIC RANDOM-ACCESS MEMORY (SRAM)</inventionTitleEng><openDate>2025.09.30</openDate><openNumber>10-2025-0142765</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 10/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 11/419</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서에서의 실시예들은 4개의 n형 금속 산화물 반도체 전계 효과 트랜지스터(nMOSFET)와 4개의 p형 MOSFET을 갖는 밸런스드 8 트랜지스터(8T) 정적 랜덤 액세스 메모리(SRAM) 셀에 관한 것이다. nMOS 기록 포트 및 2개의 pMOS 판독 포트는 상보형 전계 효과 트랜지스터(CFET) 공정으로 최적화되어 고밀도를 달성한다. 셀은 1R1W(1-read 1-write), 2R1W(2-read 1-write), 3R1W(3-read 1-write), 및 4R1W(4-read 1-write) 및 적절한 Vt(전압 임계값) 타겟팅을 갖춘 싱글/듀얼 포트 SRAM을 포함하는 다양한 포트 구성으로 재구성할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서, 교차 결합되며, 제1 및 제2 p형 트랜지스터 영역과 제1 및 제2 n형 트랜지스터 영역 내의 트랜지스터를 포함하는 제1 및 제2 인버터 - 상기 제1 및 제2 p형 트랜지스터 영역은 제1 레벨에 있고 상기 제1 및 제2 n형 트랜지스터 영역은 제2 레벨에 있음 - 와, 상기 제1 및 제2 p형 트랜지스터 영역과 상기 제1 및 제2 n형 트랜지스터 영역 내의 비트 라인 액세스 트랜지스터를 포함하며, 상기 제1 인버터는, 상기 제2 n형 트랜지스터 영역 내의 n형 트랜지스터와 직렬 결합된 상기 제1 p형 트랜지스터 영역 내의 p형 트랜지스터를 포함하고, 상기 제2 인버터는, 상기 제1 n형 트랜지스터 영역 내의 n형 트랜지스터와 직렬로 결합된 상기 제2 p형 트랜지스터 영역 내의 p형 트랜지스터를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 인버터의 출력 노드 및 상기 제2 인버터의 입력 노드에 결합된 제1 노드와, 상기 제1 인버터의 입력 노드 및 상기 제2 인버터의 출력 노드에 결합된 제2 노드와, 상기 비트 라인 액세스 트랜지스터는 상기 제1 및 제2 노드에 제각기 결합된 제1 및 제2 p형 비트 라인 액세스 트랜지스터와, 상기 제1 및 제2 노드에 제각기 결합된 제1 및 제2 n형 비트 라인 액세스 트랜지스터를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 p형 비트 라인 액세스 트랜지스터는 상기 제1 p형 트랜지스터 영역 내에 있고, 상기 제2 p형 비트 라인 액세스 트랜지스터는 상기 제2 p형 트랜지스터 영역 내에 있으며, 상기 제1 n형 비트 라인 액세스 트랜지스터는 상기 제1 n형 트랜지스터 영역 내에 있고, 상기 제2 n형 비트 라인 액세스 트랜지스터는 상기 제2 n형 트랜지스터 영역 내에 있는, 장치.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 제1 및 제2 n형 비트 라인 액세스 트랜지스터의 제어 게이트에 결합된 제어 라인과, 상기 제1 및 제2 p형 비트 라인 액세스 트랜지스터의 제어 게이트에 결합된 개개의 제어 라인을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서, 상기 제1 및 제2 n형 비트 라인 액세스 트랜지스터의 제어 게이트에 결합된 제어 라인과, 상기 제1 및 제2 p형 비트 라인 액세스 트랜지스터의 제어 게이트에 결합된 제어 라인을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서, 상기 제1 및 제2 n형 비트 라인 액세스 트랜지스터의 제어 게이트에 결합된 개개의 제어 라인과, 상기 제1 및 제2 p형 비트 라인 액세스 트랜지스터의 제어 게이트에 결합된 개개의 제어 라인을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 장치는 상기 제1 및 제2 p형 비트 라인 액세스 트랜지스터를 통한 판독 동작과 상기 제1 및 제2 n형 비트 라인 액세스 트랜지스터를 통한 기록 동작을 지원하도록 구성된 정적 랜덤 액세스 메모리(SRAM) 셀인, 장치.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 장치는 1R1W(1-read 1-write), 2R1W(2-read 1-write), 3R1W(3-read 1-write), 및 4R1W(4-read 1-write)를 포함하는 다양한 포트 구성에 대해 재구성 가능한 정적 랜덤 액세스 메모리(SRAM) 셀인, 장치.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 인버터의 상기 p형 트랜지스터의 제어 게이트를 상기 제1 인버터의 상기 n형 트랜지스터의 제어 게이트에 결합하는 비아와, 상기 제2 인버터의 상기 p형 트랜지스터의 제어 게이트를 상기 제2 인버터의 상기 n형 트랜지스터의 제어 게이트에 결합하는 비아를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 레벨은 상기 제2 레벨 아래에 있는, 장치.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 및 제2 인버터와 상기 비트 라인 액세스 트랜지스터를 포함하는 상보형 전계 효과 트랜지스터(CFET) 디바이스를 더 포함하며, 상기 CFET 디바이스는 집적 회로, 시스템 온 칩(System on Chip), 시스템 인 패키지(System in Package) 또는 컴퓨팅 디바이스 중 적어도 하나에 제공되는, 장치.</claim></claimInfo><claimInfo><claim>12. 메모리 셀로서, 상기 메모리 셀의 제1 레벨에 있는 하나 이상의 p형 트랜지스터 영역과, 상기 메모리 셀의 상기 제1 레벨 위 또는 아래의 제2 레벨에 있는 하나 이상의 n형 트랜지스터 영역과, 상기 하나 이상의 p형 트랜지스터 영역과 상기 하나 이상의 n형 트랜지스터 영역에 걸쳐 분포된 제1 및 제2 인버터를 포함하되, 상기 제1 인버터는, 상기 제1 레벨과 상기 제2 레벨 사이에서 연장되어 상기 제1 인버터의 p형 트랜지스터의 제어 게이트를 상기 제1 인버터의 n형 트랜지스터의 제어 게이트에 결합하는 제1 비아를 포함하고, 상기 제2 인버터는, 상기 제1 레벨과 상기 제2 레벨 사이에서 연장되어 상기 제2 인버터의 p형 트랜지스터의 제어 게이트를 상기 제2 인버터의 n형 트랜지스터의 제어 게이트에 결합하는 제2 비아를 포함하는, 메모리 셀.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 하나 이상의 p형 트랜지스터 영역은, 상기 제1 인버터의 상기 p형 및 n형 트랜지스터의 상기 제어 게이트에 결합된 제1 p형 비트 라인 액세스 트랜지스터와, 상기 제2 인버터의 상기 p형 및 n형 트랜지스터의 상기 제어 게이트에 결합된 제2 p형 비트 라인 액세스 트랜지스터를 포함하는, 메모리 셀.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 하나 이상의 n형 트랜지스터 영역은, 상기 제1 인버터의 상기 p형 및 n형 트랜지스터의 상기 제어 게이트에 결합된 제1 n형 비트 라인 액세스 트랜지스터와, 상기 제2 인버터의 상기 p형 및 n형 트랜지스터의 상기 제어 게이트에 결합된 제2 n형 비트 라인 액세스 트랜지스터를 포함하는, 메모리 셀.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서, 상기 하나 이상의 p형 트랜지스터 영역은 판독 동작을 지원하도록 구성된 제1 및 제2 비트 라인 액세스 트랜지스터를 포함하고, 상기 하나 이상의 n형 트랜지스터 영역은 기록 동작을 지원하도록 구성된 제1 및 제2 비트 라인 액세스 트랜지스터를 포함하는, 메모리 셀.</claim></claimInfo><claimInfo><claim>16. 시스템으로서, 명령어를 저장하는 메모리와, 상기 명령어를 실행하여 정적 랜덤 액세스 메모리(SRAM) 셀에서 판독 및 기록 동작을 수행하는 프로세서를 포함하되, 상기 SRAM 셀은 하나 이상의 p형 트랜지스터 영역과 하나 이상의 n형 트랜지스터 영역에 걸쳐 분포된 제1 및 제2 인버터를 포함하고, 상기 하나 이상의 p형 트랜지스터 영역은 SRAM 셀의 제1 레벨에 있고, 상기 하나 이상의 n형 트랜지스터 영역은 상기 메모리 셀의 상기 제1 레벨 위 또는 아래의 제2 레벨에 있으며, 상기 판독 동작은 p형 비트 라인 액세스 트랜지스터를 통해 수행되고, 상기 기록 동작은 n형 비트 라인 액세스 트랜지스터를 통해 수행되는, 시스템.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 SRAM 셀은 8개의 트랜지스터 셀이고 1R1W(1-read 1-write), 2R1W(2-read 1-write), 3R1W(3-read 1-write), 및 4R1W(4-read 1-write)를 포함하는 다양한 포트 구성에 대해 재구성 가능한, 시스템.</claim></claimInfo><claimInfo><claim>18. 제16항 또는 제17항에 있어서, 상기 판독 및 기록 동작에서, 상기 프로세서는 상기 명령어를 실행하여 상기 n형 비트 라인 액세스 트랜지스터에 공통 제어 게이트 전압을 제공하고 상기 p형 비트 라인 액세스 트랜지스터에 개별적인 제어 게이트 전압을 제공하는, 시스템.</claim></claimInfo><claimInfo><claim>19. 제16항 또는 제17항에 있어서, 상기 판독 및 기록 동작에서, 상기 프로세서는 상기 명령어를 실행하여 상기 n형 비트 라인 액세스 트랜지스터에 공통 제어 게이트 전압을 제공하고 상기 p형 비트 라인 액세스 트랜지스터에 공통 제어 게이트 전압을 제공하는, 시스템.</claim></claimInfo><claimInfo><claim>20. 제16항 또는 제17항에 있어서, 상기 판독 및 기록 동작에서, 상기 프로세서는 상기 명령어를 실행하여 상기 n형 비트 라인 액세스 트랜지스터에 개별적인 제어 게이트 전압을 제공하고 상기 p형 비트 라인 액세스 트랜지스터에 개별적인 제어 게이트 전압을 제공하는, 시스템.</claim></claimInfo><claimInfo><claim>21. 정적 랜덤 액세스 메모리(SRAM) 셀을 작동시키는 방법으로서, p형 비트 라인 액세스 트랜지스터를 통해 하나 이상의 판독 동작을 수행하는 단계와, 제1 및 제2 n형 비트 라인 액세스 트랜지스터를 통해 하나 이상의 기록 동작을 수행하는 단계를 포함하되, 상기 SRAM 셀은 하나 이상의 p형 트랜지스터 영역과 하나 이상의 n형 트랜지스터 영역에 걸쳐 분포된 제1 및 제2 인버터를 포함하고, 상기 하나 이상의 p형 트랜지스터 영역은 SRAM 셀의 제1 레벨에 있고, 상기 하나 이상의 n형 트랜지스터 영역은 상기 메모리 셀의 상기 제1 레벨 위 또는 아래의 제2 레벨에 있는, 방법.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 상기 판독 및 기록 동작에서, 상기 프로세서는 상기 명령어를 실행하여 상기 n형 비트 라인 액세스 트랜지스터에 공통 제어 게이트 전압을 제공하고 상기 p형 비트 라인 액세스 트랜지스터에 개별적인 제어 게이트 전압을 제공하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제21항에 있어서, 상기 판독 및 기록 동작에서, 상기 프로세서는 상기 명령어를 실행하여 상기 n형 비트 라인 액세스 트랜지스터에 공통 제어 게이트 전압을 제공하고 상기 p형 비트 라인 액세스 트랜지스터에 공통 제어 게이트 전압을 제공하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제21항에 있어서, 상기 판독 및 기록 동작에서, 상기 프로세서는 상기 명령어를 실행하여 상기 n형 비트 라인 액세스 트랜지스터에 개별적인 제어 게이트 전압을 제공하고 상기 p형 비트 라인 액세스 트랜지스터에 개별적인 제어 게이트 전압을 제공하는, 방법.</claim></claimInfo><claimInfo><claim>25. 실행될 경우, 컴퓨터로 하여금 제21항 또는 제22항의 방법을 구현하도록 하는 머신 판독가능한 명령어를 포함하는, 머신 판독가능 저장 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 오리건주 ***** ...</address><code> </code><country>미국</country><engName>AUGUSTINE, Charles</engName><name>어거스틴 찰스</name></inventorInfo><inventorInfo><address>미국 노스캐롤라이나주 *...</address><code> </code><country>인도</country><engName>GHOSH, Amlan</engName><name>고쉬 암란</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 힐...</address><code> </code><country>미국</country><engName>SUBRAMANIAM, Seenivasan</engName><name>수브라마니암 세니바산</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 포...</address><code> </code><country>미국</country><engName>MORROW, Patrick</engName><name>모로 패트릭</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 티가...</address><code> </code><country>미국</country><engName>KHELLAH, Muhammad M.</engName><name>켈라 무하마드 엠</name></inventorInfo><inventorInfo><address>미국 텍사스주 *****...</address><code> </code><country>미국</country><engName>MERCHANT, Feroze</engName><name>머찬트 페로즈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.03.22</priorityApplicationDate><priorityApplicationNumber>PCT/US2024/021233</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.06.28</priorityApplicationDate><priorityApplicationNumber>18/759,335</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.02.21</receiptDate><receiptNumber>1-1-2025-0205699-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.02.24</receiptDate><receiptNumber>9-1-2025-9002214-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2025.06.04</receiptDate><receiptNumber>1-1-2025-0622472-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250023136.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d776c9acbce09a4a9e86d8acdd0f56041b141e808371c0f98a10e71bb33b92b3ca3d2943a2e84f02da6697acce50c67d107f9d02cba2c76f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf41278d8e0c9c5e5f11403e0577311c0157fa54f97d6a024423629367ddae5bec27afa5ac162a877dc1e8e38495946adab29318a1d275e8bb</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>