Fitter report for Bombeador
Tue Jun 26 21:30:40 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jun 26 21:30:40 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Bombeador                                       ;
; Top-level Entity Name              ; Bombeador                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 643 / 33,216 ( 2 % )                            ;
;     Total combinational functions  ; 637 / 33,216 ( 2 % )                            ;
;     Dedicated logic registers      ; 259 / 33,216 ( < 1 % )                          ;
; Total registers                    ; 259                                             ;
; Total pins                         ; 98 / 475 ( 21 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 995 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 995 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 992     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/output_files/Bombeador.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 643 / 33,216 ( 2 % )   ;
;     -- Combinational with no register       ; 384                    ;
;     -- Register only                        ; 6                      ;
;     -- Combinational with a register        ; 253                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 345                    ;
;     -- 3 input functions                    ; 48                     ;
;     -- <=2 input functions                  ; 244                    ;
;     -- Register only                        ; 6                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 467                    ;
;     -- arithmetic mode                      ; 170                    ;
;                                             ;                        ;
; Total registers*                            ; 259 / 34,593 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 259 / 33,216 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 48 / 2,076 ( 2 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 98 / 475 ( 21 % )      ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )         ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 4 / 16 ( 25 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%           ;
; Maximum fan-out                             ; 224                    ;
; Highest non-global fan-out                  ; 154                    ;
; Total fan-out                               ; 3007                   ;
; Average fan-out                             ; 2.99                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 643 / 33216 ( 2 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 384                   ; 0                              ;
;     -- Register only                        ; 6                     ; 0                              ;
;     -- Combinational with a register        ; 253                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 345                   ; 0                              ;
;     -- 3 input functions                    ; 48                    ; 0                              ;
;     -- <=2 input functions                  ; 244                   ; 0                              ;
;     -- Register only                        ; 6                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 467                   ; 0                              ;
;     -- arithmetic mode                      ; 170                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 259                   ; 0                              ;
;     -- Dedicated logic registers            ; 259 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 48 / 2076 ( 2 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 98                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3007                  ; 0                              ;
;     -- Registered Connections               ; 699                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 15                    ; 0                              ;
;     -- Output Ports                         ; 83                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ENTER      ; G26   ; 5        ; 65           ; 27           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TEMPO      ; V2    ; 1        ; 0            ; 12           ; 3           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; blue       ; N25   ; 5        ; 65           ; 19           ; 0           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock_ini  ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; code[0]    ; AD13  ; 8        ; 33           ; 0            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; code[1]    ; AC13  ; 8        ; 33           ; 0            ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; code[2]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; code[3]    ; B13   ; 4        ; 31           ; 36           ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; control    ; P23   ; 6        ; 65           ; 18           ; 0           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; enter_code ; N23   ; 5        ; 65           ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; green      ; N26   ; 5        ; 65           ; 19           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; orange     ; P25   ; 6        ; 65           ; 19           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; purple     ; AE14  ; 7        ; 33           ; 0            ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; red        ; AF14  ; 7        ; 33           ; 0            ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset      ; V1    ; 1        ; 0            ; 12           ; 2           ; 154                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Apitador          ; D25   ; 5        ; 65           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERD[0]     ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERD[1]     ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERD[2]     ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERD[3]     ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERD[4]     ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERD[5]     ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERD[6]     ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERD[7]     ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[0]    ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[10]   ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[11]   ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[12]   ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[13]   ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[14]   ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[15]   ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[16]   ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[17]   ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[1]    ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[2]    ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[3]    ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[4]    ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[5]    ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[6]    ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[7]    ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[8]    ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LUZES_VERME[9]    ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[0]    ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[10]   ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[11]   ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[12]   ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[13]   ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[14]   ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[15]   ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[16]   ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[17]   ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[18]   ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[19]   ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[1]    ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[20]   ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[21]   ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[22]   ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[23]   ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[24]   ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[25]   ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[26]   ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[27]   ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[28]   ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[29]   ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[2]    ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[30]   ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[31]   ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[32]   ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[33]   ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[34]   ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[35]   ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[36]   ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[37]   ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[38]   ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[39]   ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[3]    ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[40]   ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[41]   ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[4]    ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[5]    ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[6]    ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[7]    ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[8]    ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Saida_final[9]    ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display2[0] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display2[1] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display2[2] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display2[3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display2[4] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display2[5] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display2[6] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display[0]  ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display[1]  ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display[2]  ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display[3]  ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display[4]  ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display[5]  ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Zerar_display[6]  ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 19 / 64 ( 30 % ) ; 3.3V          ; --           ;
; 2        ; 14 / 59 ( 24 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 58 ( 2 % )   ; 3.3V          ; --           ;
; 5        ; 5 / 65 ( 8 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 59 ( 41 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 13 / 56 ( 23 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LUZES_VERME[7]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LUZES_VERME[9]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LUZES_VERD[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; Zerar_display2[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; Zerar_display2[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; Saida_final[33]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; Saida_final[32]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; Zerar_display[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LUZES_VERME[15]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; Saida_final[41]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; Zerar_display2[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; Saida_final[36]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; Saida_final[37]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; Zerar_display[4]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; code[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LUZES_VERME[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LUZES_VERME[10]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LUZES_VERME[14]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; Saida_final[39]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; Saida_final[38]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; Zerar_display[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LUZES_VERME[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; code[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LUZES_VERME[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LUZES_VERME[11]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LUZES_VERME[13]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LUZES_VERME[12]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; Zerar_display[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LUZES_VERME[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LUZES_VERME[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; purple                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LUZES_VERME[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LUZES_VERD[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LUZES_VERME[17]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; Zerar_display[6]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LUZES_VERME[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; red                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LUZES_VERD[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LUZES_VERME[16]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; code[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; code[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; Apitador                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; ENTER                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; Saida_final[26]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; Saida_final[27]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; Saida_final[24]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; Saida_final[23]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; Saida_final[25]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; Saida_final[17]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; Saida_final[16]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; Saida_final[14]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; Saida_final[15]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clock_ini                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; Saida_final[21]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; enter_code                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; blue                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; green                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; Saida_final[18]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; Saida_final[19]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; Saida_final[12]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; Saida_final[11]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; Saida_final[22]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; control                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; orange                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; Saida_final[20]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; Saida_final[7]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; Saida_final[8]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; Saida_final[9]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; Saida_final[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; Saida_final[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; Saida_final[13]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; Saida_final[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; Saida_final[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; Saida_final[10]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; Saida_final[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; Saida_final[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; Saida_final[6]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LUZES_VERD[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LUZES_VERD[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; Saida_final[29]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; TEMPO                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; Zerar_display[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; Zerar_display[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LUZES_VERD[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; Zerar_display2[6]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; Zerar_display2[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; Saida_final[40]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LUZES_VERD[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; Zerar_display2[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; Saida_final[28]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LUZES_VERME[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LUZES_VERD[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; Zerar_display2[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; Saida_final[34]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; Saida_final[35]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; Saida_final[30]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; Saida_final[31]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                       ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
; |Bombeador                                     ; 643 (222)   ; 259 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 98   ; 0            ; 384 (120)    ; 6 (3)             ; 253 (99)         ; |Bombeador                                                                ; work         ;
;    |Contador_Sincrono_Dividido:Contador_final| ; 224 (92)    ; 61 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (72)     ; 1 (0)             ; 63 (20)          ; |Bombeador|Contador_Sincrono_Dividido:Contador_final                      ; work         ;
;       |Divisor_Freq:Divisor|                   ; 99 (99)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 1 (1)             ; 41 (41)          ; |Bombeador|Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor ; work         ;
;       |display_7:MINUTOS2|                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS2   ; work         ;
;       |display_7:MINUTOS|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS    ; work         ;
;       |display_7:SEGUNDOS2|                    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS2  ; work         ;
;       |display_7:SEGUNDOS|                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |Bombeador|Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS   ; work         ;
;    |Definir_TIME:DEFINIR_TEMPO|                ; 77 (25)     ; 54 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (9)       ; 1 (0)             ; 53 (16)          ; |Bombeador|Definir_TIME:DEFINIR_TEMPO                                     ; work         ;
;       |Divisor_Freq:DIV|                       ; 52 (52)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 37 (37)          ; |Bombeador|Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV                    ; work         ;
;    |display_7:Display_code|                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Bombeador|display_7:Display_code                                         ; work         ;
;    |luzes:Luzes_def|                           ; 119 (0)     ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 1 (0)             ; 41 (0)           ; |Bombeador|luzes:Luzes_def                                                ; work         ;
;       |Divisor_Freq:Um_Seg|                    ; 119 (119)   ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 1 (1)             ; 41 (41)          ; |Bombeador|luzes:Luzes_def|Divisor_Freq:Um_Seg                            ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Apitador          ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERD[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERD[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERD[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERD[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERD[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERD[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERD[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERD[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; LUZES_VERME[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; Zerar_display2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[32]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[33]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[34]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[35]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[36]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[37]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[38]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[39]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[40]   ; Output   ; --            ; --            ; --                    ; --  ;
; Saida_final[41]   ; Output   ; --            ; --            ; --                    ; --  ;
; clock_ini         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; code[1]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; code[0]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; code[3]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; code[2]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; control           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; red               ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; blue              ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; green             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; orange            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; purple            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENTER             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; enter_code        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; reset             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; TEMPO             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; clock_ini                                                       ;                   ;         ;
; code[1]                                                         ;                   ;         ;
; code[0]                                                         ;                   ;         ;
; code[3]                                                         ;                   ;         ;
; code[2]                                                         ;                   ;         ;
; control                                                         ;                   ;         ;
;      - tentativa                                                ; 0                 ; 6       ;
;      - defuse~2                                                 ; 0                 ; 6       ;
;      - defuse~7                                                 ; 0                 ; 6       ;
;      - detonate~4                                               ; 0                 ; 6       ;
;      - detonate~12                                              ; 0                 ; 6       ;
;      - attempt[31]~0                                            ; 0                 ; 6       ;
;      - Zerar_display[5]~3                                       ; 0                 ; 6       ;
;      - Zerar_display[5]~7                                       ; 0                 ; 6       ;
;      - Zerar_display[5]~12                                      ; 0                 ; 6       ;
;      - Zerar_display~15                                         ; 0                 ; 6       ;
;      - Zerar_display[5]~17                                      ; 0                 ; 6       ;
;      - sel_fios[0]~7                                            ; 0                 ; 6       ;
;      - sel_fios~8                                               ; 0                 ; 6       ;
;      - sel_fios[0]~9                                            ; 0                 ; 6       ;
;      - sel_fios[0]~11                                           ; 0                 ; 6       ;
;      - again[0]~1                                               ; 0                 ; 6       ;
;      - again[0]~5                                               ; 0                 ; 6       ;
;      - Zerar_display[5]~24                                      ; 0                 ; 6       ;
; red                                                             ;                   ;         ;
; blue                                                            ;                   ;         ;
; green                                                           ;                   ;         ;
; orange                                                          ;                   ;         ;
; purple                                                          ;                   ;         ;
; ENTER                                                           ;                   ;         ;
;      - process_0~5                                              ; 1                 ; 6       ;
;      - process_0~6                                              ; 1                 ; 6       ;
;      - detonate~4                                               ; 1                 ; 6       ;
;      - Zerar_display2~0                                         ; 1                 ; 6       ;
;      - Zerar_display2~4                                         ; 1                 ; 6       ;
;      - tempcode[3]~0                                            ; 1                 ; 6       ;
;      - sel_fios[0]~12                                           ; 1                 ; 6       ;
;      - primeira_vez~0                                           ; 1                 ; 6       ;
;      - defuse~9                                                 ; 1                 ; 6       ;
;      - detonate~15                                              ; 1                 ; 6       ;
;      - sel_fios~16                                              ; 1                 ; 6       ;
;      - Saida_final~63                                           ; 1                 ; 6       ;
; enter_code                                                      ;                   ;         ;
;      - LUZES_VERD~0                                             ; 1                 ; 6       ;
;      - tempcode[3]~0                                            ; 1                 ; 6       ;
; reset                                                           ;                   ;         ;
;      - Zerar_display2[0]~reg0                                   ; 0                 ; 6       ;
;      - Zerar_display[0]~reg0                                    ; 0                 ; 6       ;
;      - Saida_final[0]~reg0                                      ; 0                 ; 6       ;
;      - Saida_final[7]~reg0                                      ; 0                 ; 6       ;
;      - Saida_final[14]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[21]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[28]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[35]~reg0                                     ; 0                 ; 6       ;
;      - tempcode[0]                                              ; 0                 ; 6       ;
;      - tempcode[1]                                              ; 0                 ; 6       ;
;      - tempcode[2]                                              ; 0                 ; 6       ;
;      - tempcode[3]                                              ; 0                 ; 6       ;
;      - LUZES_VERD[0]~reg0                                       ; 0                 ; 6       ;
;      - LUZES_VERD[1]~reg0                                       ; 0                 ; 6       ;
;      - LUZES_VERD[2]~reg0                                       ; 0                 ; 6       ;
;      - LUZES_VERD[3]~reg0                                       ; 0                 ; 6       ;
;      - LUZES_VERD[4]~reg0                                       ; 0                 ; 6       ;
;      - LUZES_VERD[5]~reg0                                       ; 0                 ; 6       ;
;      - LUZES_VERD[6]~reg0                                       ; 0                 ; 6       ;
;      - LUZES_VERD[7]~reg0                                       ; 0                 ; 6       ;
;      - LUZES_VERME[17]~reg0                                     ; 0                 ; 6       ;
;      - attempt[0]                                               ; 0                 ; 6       ;
;      - attempt[1]                                               ; 0                 ; 6       ;
;      - attempt[2]                                               ; 0                 ; 6       ;
;      - attempt[3]                                               ; 0                 ; 6       ;
;      - attempt[4]                                               ; 0                 ; 6       ;
;      - attempt[5]                                               ; 0                 ; 6       ;
;      - attempt[6]                                               ; 0                 ; 6       ;
;      - attempt[7]                                               ; 0                 ; 6       ;
;      - attempt[8]                                               ; 0                 ; 6       ;
;      - attempt[9]                                               ; 0                 ; 6       ;
;      - attempt[10]                                              ; 0                 ; 6       ;
;      - attempt[11]                                              ; 0                 ; 6       ;
;      - attempt[12]                                              ; 0                 ; 6       ;
;      - attempt[13]                                              ; 0                 ; 6       ;
;      - attempt[14]                                              ; 0                 ; 6       ;
;      - attempt[15]                                              ; 0                 ; 6       ;
;      - attempt[16]                                              ; 0                 ; 6       ;
;      - attempt[17]                                              ; 0                 ; 6       ;
;      - attempt[18]                                              ; 0                 ; 6       ;
;      - attempt[19]                                              ; 0                 ; 6       ;
;      - attempt[20]                                              ; 0                 ; 6       ;
;      - attempt[21]                                              ; 0                 ; 6       ;
;      - attempt[22]                                              ; 0                 ; 6       ;
;      - attempt[23]                                              ; 0                 ; 6       ;
;      - attempt[24]                                              ; 0                 ; 6       ;
;      - attempt[25]                                              ; 0                 ; 6       ;
;      - attempt[26]                                              ; 0                 ; 6       ;
;      - attempt[27]                                              ; 0                 ; 6       ;
;      - attempt[28]                                              ; 0                 ; 6       ;
;      - attempt[29]                                              ; 0                 ; 6       ;
;      - attempt[30]                                              ; 0                 ; 6       ;
;      - attempt[31]                                              ; 0                 ; 6       ;
;      - detonate                                                 ; 0                 ; 6       ;
;      - defuse                                                   ; 0                 ; 6       ;
;      - again[0]                                                 ; 0                 ; 6       ;
;      - aux                                                      ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|para           ; 0                 ; 6       ;
;      - tentativa                                                ; 0                 ; 6       ;
;      - Zerar_display[1]~reg0                                    ; 0                 ; 6       ;
;      - Zerar_display[6]~reg0                                    ; 0                 ; 6       ;
;      - Zerar_display[3]~reg0                                    ; 0                 ; 6       ;
;      - Zerar_display[4]~reg0                                    ; 0                 ; 6       ;
;      - Zerar_display[5]~reg0                                    ; 0                 ; 6       ;
;      - Zerar_display2[1]~reg0                                   ; 0                 ; 6       ;
;      - Zerar_display2[2]~reg0                                   ; 0                 ; 6       ;
;      - Zerar_display2[3]~reg0                                   ; 0                 ; 6       ;
;      - Zerar_display2[4]~reg0                                   ; 0                 ; 6       ;
;      - Zerar_display2[5]~reg0                                   ; 0                 ; 6       ;
;      - Zerar_display2[6]~reg0                                   ; 0                 ; 6       ;
;      - Saida_final[1]~reg0                                      ; 0                 ; 6       ;
;      - Saida_final[2]~reg0                                      ; 0                 ; 6       ;
;      - Saida_final[3]~reg0                                      ; 0                 ; 6       ;
;      - Saida_final[4]~reg0                                      ; 0                 ; 6       ;
;      - Saida_final[5]~reg0                                      ; 0                 ; 6       ;
;      - Saida_final[6]~reg0                                      ; 0                 ; 6       ;
;      - Saida_final[8]~reg0                                      ; 0                 ; 6       ;
;      - Saida_final[9]~reg0                                      ; 0                 ; 6       ;
;      - Saida_final[10]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[11]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[12]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[13]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[15]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[16]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[17]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[18]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[19]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[20]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[22]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[23]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[24]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[25]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[26]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[27]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[38]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[40]~reg0                                     ; 0                 ; 6       ;
;      - Saida_final[41]~reg0                                     ; 0                 ; 6       ;
;      - primeira_vez                                             ; 0                 ; 6       ;
;      - Controle_time[0]                                         ; 0                 ; 6       ;
;      - sel_fios_luzes[1]                                        ; 0                 ; 6       ;
;      - sel_fios_luzes[0]                                        ; 0                 ; 6       ;
;      - sel_fios[0]~13                                           ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|aux            ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|A[0]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[0]~2         ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|A[1]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[1]~7         ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|A[2]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[2]~12        ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|A[3]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[3]~17        ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|B[0]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|B[0]~2         ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|B[1]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|B[1]~7         ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|B[2]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|B[2]~12        ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|B[3]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|B[3]~17        ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|C[0]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|C[0]~2         ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|C[1]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|C[1]~7         ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|C[2]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|C[2]~12        ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|C[3]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|C[3]~17        ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|D[0]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|D[0]~2         ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|D[1]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|D[1]~7         ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|D[2]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|D[2]~12        ; 0                 ; 6       ;
;      - Definir_TIME:DEFINIR_TEMPO|D[3]                          ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|D[3]~17        ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|aumentar_x16   ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[0]~0         ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[3]~25        ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[0]~1         ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[1]~6         ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[2]~11        ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[3]~16        ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|B[0]~1         ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|B[1]~6         ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|B[2]~11        ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|B[3]~16        ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|C[0]~1         ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|C[1]~6         ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|C[2]~11        ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|C[3]~16        ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|D[0]~1         ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|D[1]~6         ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|D[2]~11        ; 0                 ; 6       ;
;      - Contador_Sincrono_Dividido:Contador_final|D[3]~16        ; 0                 ; 6       ;
; TEMPO                                                           ;                   ;         ;
;      - Contador_Sincrono_Dividido:Contador_final|process_0~0    ; 1                 ; 0       ;
;      - Definir_TIME:DEFINIR_TEMPO|A[0]                          ; 1                 ; 0       ;
;      - Definir_TIME:DEFINIR_TEMPO|A[1]                          ; 1                 ; 0       ;
;      - Definir_TIME:DEFINIR_TEMPO|A[2]                          ; 1                 ; 0       ;
;      - Definir_TIME:DEFINIR_TEMPO|A[3]                          ; 1                 ; 0       ;
;      - Contador_Sincrono_Dividido:Contador_final|aux~0          ; 1                 ; 0       ;
;      - Contador_Sincrono_Dividido:Contador_final|A[3]~25        ; 0                 ; 0       ;
;      - Definir_TIME:DEFINIR_TEMPO|B[0]~0                        ; 1                 ; 0       ;
;      - Definir_TIME:DEFINIR_TEMPO|C[0]~1                        ; 1                 ; 0       ;
;      - Definir_TIME:DEFINIR_TEMPO|D[0]~0                        ; 1                 ; 0       ;
;      - Contador_Sincrono_Dividido:Contador_final|aumentar_x16~2 ; 1                 ; 0       ;
+-----------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Contador_Sincrono_Dividido:Contador_final|A[0]~0                            ; LCCOMB_X34_Y11_N0  ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|A[3]~25                           ; LCCOMB_X34_Y11_N20 ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|COUT         ; LCFF_X33_Y7_N23    ; 18      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|COUT         ; LCFF_X33_Y7_N23    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan0~5  ; LCCOMB_X28_Y8_N30  ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan1~2  ; LCCOMB_X29_Y9_N6   ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan2~2  ; LCCOMB_X27_Y9_N28  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[0]~32 ; LCCOMB_X29_Y9_N4   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[1]~12 ; LCCOMB_X27_Y9_N2   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[9]~33 ; LCCOMB_X29_Y9_N10  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|para                              ; LCFF_X34_Y10_N17   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|B[0]~0                                           ; LCCOMB_X35_Y11_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|C[0]~1                                           ; LCCOMB_X35_Y11_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|D[0]~0                                           ; LCCOMB_X35_Y11_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|COUT                            ; LCFF_X1_Y18_N13    ; 16      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|D~0                             ; LCCOMB_X18_Y26_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan0~1                     ; LCCOMB_X19_Y26_N26 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan1~2                     ; LCCOMB_X18_Y26_N24 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan2~2                     ; LCCOMB_X17_Y26_N30 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[9]~12                    ; LCCOMB_X17_Y26_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[9]~12                    ; LCCOMB_X16_Y26_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Equal0~0                                                                    ; LCCOMB_X28_Y8_N22  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LUZES_VERME~0                                                               ; LCCOMB_X34_Y8_N0   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Saida_final~4                                                               ; LCCOMB_X34_Y8_N16  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TEMPO                                                                       ; PIN_V2             ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Zerar_display[5]~14                                                         ; LCCOMB_X31_Y8_N20  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; attempt[31]~0                                                               ; LCCOMB_X34_Y9_N10  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clock_ini                                                                   ; PIN_N2             ; 224     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; control                                                                     ; PIN_P23            ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan0~2                             ; LCCOMB_X33_Y5_N2   ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan1~2                             ; LCCOMB_X33_Y6_N8   ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan2~2                             ; LCCOMB_X34_Y6_N28  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[3]~13                            ; LCCOMB_X34_Y5_N10  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[6]~4                             ; LCCOMB_X34_Y5_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~6                                ; LCCOMB_X34_Y5_N16  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[0]~12                            ; LCCOMB_X33_Y6_N6   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[4]~12                            ; LCCOMB_X34_Y6_N4   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[1]~33                            ; LCCOMB_X34_Y5_N4   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; process_0~5                                                                 ; LCCOMB_X34_Y7_N6   ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                                                                       ; PIN_V1             ; 154     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sel_fios[0]~13                                                              ; LCCOMB_X33_Y8_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sel_fios[1]                                                                 ; LCFF_X32_Y8_N15    ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; tempcode[3]~0                                                               ; LCCOMB_X34_Y7_N8   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                              ;
+---------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Contador_Sincrono_Dividido:Contador_final|A[3]~25                   ; LCCOMB_X34_Y11_N20 ; 16      ; Global Clock         ; GCLK14           ; --                        ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|COUT ; LCFF_X33_Y7_N23    ; 18      ; Global Clock         ; GCLK12           ; --                        ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|COUT                    ; LCFF_X1_Y18_N13    ; 16      ; Global Clock         ; GCLK1            ; --                        ;
; clock_ini                                                           ; PIN_N2             ; 224     ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; reset                                                                       ; 154     ;
; process_0~5                                                                 ; 56      ;
; defuse~9                                                                    ; 43      ;
; detonate~15                                                                 ; 36      ;
; attempt[31]~0                                                               ; 33      ;
; LUZES_VERME~1                                                               ; 31      ;
; LUZES_VERME~0                                                               ; 30      ;
; sel_fios[1]                                                                 ; 27      ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan0~2                             ; 25      ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan0~5  ; 22      ;
; sel_fios[0]                                                                 ; 19      ;
; LUZES_VERME[17]~reg0                                                        ; 19      ;
; control                                                                     ; 18      ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan0~1                     ; 18      ;
; Contador_Sincrono_Dividido:Contador_final|A[3]~25                           ; 17      ;
; Contador_Sincrono_Dividido:Contador_final|A[0]~0                            ; 16      ;
; blue                                                                        ; 14      ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan1~2  ; 14      ;
; sel_fios_luzes[0]                                                           ; 14      ;
; sel_fios_luzes[1]                                                           ; 14      ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan1~2                             ; 14      ;
; Contador_Sincrono_Dividido:Contador_final|para                              ; 14      ;
; red                                                                         ; 13      ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan2~2                     ; 13      ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan1~2                     ; 13      ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan2~2  ; 13      ;
; Contador_Sincrono_Dividido:Contador_final|B[1]~7                            ; 13      ;
; Contador_Sincrono_Dividido:Contador_final|B[0]~2                            ; 13      ;
; Contador_Sincrono_Dividido:Contador_final|A[0]~2                            ; 13      ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan2~2                             ; 13      ;
; ENTER                                                                       ; 12      ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~2                            ; 12      ;
; Contador_Sincrono_Dividido:Contador_final|C[1]~7                            ; 12      ;
; Contador_Sincrono_Dividido:Contador_final|C[0]~2                            ; 12      ;
; Saida_final~4                                                               ; 12      ;
; aux                                                                         ; 12      ;
; TEMPO                                                                       ; 11      ;
; purple                                                                      ; 11      ;
; green                                                                       ; 11      ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|D~0                             ; 11      ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[6]~11                            ; 11      ;
; Contador_Sincrono_Dividido:Contador_final|D[1]~7                            ; 11      ;
; Contador_Sincrono_Dividido:Contador_final|C[3]~17                           ; 11      ;
; Contador_Sincrono_Dividido:Contador_final|C[2]~12                           ; 11      ;
; Contador_Sincrono_Dividido:Contador_final|B[3]~17                           ; 11      ;
; Contador_Sincrono_Dividido:Contador_final|B[2]~12                           ; 11      ;
; Contador_Sincrono_Dividido:Contador_final|A[2]~12                           ; 11      ;
; Contador_Sincrono_Dividido:Contador_final|A[1]~7                            ; 11      ;
; detonate~13                                                                 ; 11      ;
; again[0]                                                                    ; 11      ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[9]~33 ; 10      ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[0]~32 ; 10      ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[1]~33                            ; 10      ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[9]~12                    ; 10      ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[9]~12                    ; 10      ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[1]~12 ; 10      ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[4]~12                            ; 10      ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[0]~12                            ; 10      ;
; Contador_Sincrono_Dividido:Contador_final|D[2]~12                           ; 10      ;
; Contador_Sincrono_Dividido:Contador_final|A[3]~17                           ; 10      ;
; process_0~1                                                                 ; 10      ;
; orange                                                                      ; 9       ;
; code[2]                                                                     ; 9       ;
; code[3]                                                                     ; 9       ;
; code[0]                                                                     ; 9       ;
; code[1]                                                                     ; 9       ;
; Equal0~0                                                                    ; 9       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[6]~16                            ; 9       ;
; Contador_Sincrono_Dividido:Contador_final|D[3]~17                           ; 9       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[6]~4                             ; 8       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS|Equal15~0      ; 8       ;
; Controle_time[0]                                                            ; 8       ;
; Zerar_display[5]~8                                                          ; 8       ;
; Definir_TIME:DEFINIR_TEMPO|C[1]                                             ; 7       ;
; Definir_TIME:DEFINIR_TEMPO|C[0]                                             ; 7       ;
; Definir_TIME:DEFINIR_TEMPO|B[0]                                             ; 7       ;
; Definir_TIME:DEFINIR_TEMPO|A[1]                                             ; 7       ;
; Definir_TIME:DEFINIR_TEMPO|A[0]                                             ; 7       ;
; tentativa                                                                   ; 7       ;
; sel_fios~15                                                                 ; 6       ;
; Definir_TIME:DEFINIR_TEMPO|D[0]                                             ; 6       ;
; Definir_TIME:DEFINIR_TEMPO|C[2]                                             ; 6       ;
; Definir_TIME:DEFINIR_TEMPO|B[3]                                             ; 6       ;
; Definir_TIME:DEFINIR_TEMPO|B[2]                                             ; 6       ;
; Definir_TIME:DEFINIR_TEMPO|B[1]                                             ; 6       ;
; Definir_TIME:DEFINIR_TEMPO|A[2]                                             ; 6       ;
; Contador_Sincrono_Dividido:Contador_final|Equal2~0                          ; 6       ;
; Zerar_display[5]~17                                                         ; 6       ;
; Zerar_display[5]~14                                                         ; 6       ;
; Zerar_display[5]~7                                                          ; 6       ;
; process_0~6                                                                 ; 6       ;
; again[0]~0                                                                  ; 6       ;
; Saida_final[38]~reg0                                                        ; 6       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[9]    ; 5       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[8]    ; 5       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[7]    ; 5       ;
; Definir_TIME:DEFINIR_TEMPO|D[3]                                             ; 5       ;
; Definir_TIME:DEFINIR_TEMPO|D[2]                                             ; 5       ;
; Definir_TIME:DEFINIR_TEMPO|D[1]                                             ; 5       ;
; Definir_TIME:DEFINIR_TEMPO|C[3]                                             ; 5       ;
; Definir_TIME:DEFINIR_TEMPO|A[3]                                             ; 5       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS2|Equal15~0      ; 5       ;
; Contador_Sincrono_Dividido:Contador_final|Equal3~0                          ; 5       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[9]                               ; 5       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[8]                               ; 5       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[7]                               ; 5       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[6]                               ; 5       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[5]                               ; 5       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[4]                               ; 5       ;
; process_0~4                                                                 ; 5       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan0~3  ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[6]    ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[5]    ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[4]    ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[3]    ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[2]    ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[1]    ; 4       ;
; Definir_TIME:DEFINIR_TEMPO|D[0]~0                                           ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|C[0]~24                           ; 4       ;
; Definir_TIME:DEFINIR_TEMPO|C[0]~1                                           ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|aumentar_x16~0                    ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~25                           ; 4       ;
; Definir_TIME:DEFINIR_TEMPO|B[0]~0                                           ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|para~2                            ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~24                           ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|aumentar_x16                      ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|aux                               ; 4       ;
; tempcode[3]~0                                                               ; 4       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[3]                               ; 4       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[2]                               ; 4       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[1]                               ; 4       ;
; Zerar_display2~7                                                            ; 4       ;
; Zerar_display~15                                                            ; 4       ;
; Equal6~1                                                                    ; 4       ;
; detonate                                                                    ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[0]    ; 4       ;
; Add0~2                                                                      ; 4       ;
; Add0~0                                                                      ; 4       ;
; Contador_Sincrono_Dividido:Contador_final|D[3]~16                           ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|D[2]~11                           ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|D[1]~6                            ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~1                            ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|C[3]~16                           ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|C[2]~11                           ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|C[1]~6                            ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|C[0]~1                            ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|B[3]~16                           ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|B[2]~11                           ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|B[1]~6                            ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|B[0]~1                            ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|A[3]~16                           ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|A[2]~11                           ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|A[1]~6                            ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|A[0]~1                            ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|B[0]~28                           ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan0~4  ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~27                           ; 3       ;
; Definir_TIME:DEFINIR_TEMPO|Equal0~0                                         ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|Equal3~1                          ; 3       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Equal1~0                                ; 3       ;
; Contador_Sincrono_Dividido:Contador_final|para~0                            ; 3       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[0]                               ; 3       ;
; process_0~8                                                                 ; 3       ;
; Zerar_display[5]~11                                                         ; 3       ;
; primeira_vez                                                                ; 3       ;
; Zerar_display[5]~6                                                          ; 3       ;
; Zerar_display[5]~2                                                          ; 3       ;
; Equal4~4                                                                    ; 3       ;
; process_0~7                                                                 ; 3       ;
; detonate~5                                                                  ; 3       ;
; defuse~7                                                                    ; 3       ;
; Equal3~1                                                                    ; 3       ;
; Equal3~0                                                                    ; 3       ;
; defuse                                                                      ; 3       ;
; Saida_final[40]~reg0                                                        ; 3       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[9]                       ; 3       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[8]                       ; 3       ;
; enter_code                                                                  ; 2       ;
; sel_fios~16                                                                 ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan0~0                     ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan3~2                     ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|D                               ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan3~2  ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Equal1~0                                         ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|D            ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0[3]~13                            ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Equal1~1                                ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|process_0~0                             ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~6                                ; 2       ;
; defuse~8                                                                    ; 2       ;
; sel_fios[0]~13                                                              ; 2       ;
; sel_fios[0]~7                                                               ; 2       ;
; sel_fios[0]~6                                                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan3~2                             ; 2       ;
; Zerar_display2~4                                                            ; 2       ;
; Zerar_display~16                                                            ; 2       ;
; Zerar_display[5]~12                                                         ; 2       ;
; Equal4~9                                                                    ; 2       ;
; Zerar_display[5]~3                                                          ; 2       ;
; Equal4~8                                                                    ; 2       ;
; Equal4~7                                                                    ; 2       ;
; Equal4~6                                                                    ; 2       ;
; Equal4~5                                                                    ; 2       ;
; Equal3~2                                                                    ; 2       ;
; defuse~3                                                                    ; 2       ;
; process_0~3                                                                 ; 2       ;
; process_0~2                                                                 ; 2       ;
; process_0~0                                                                 ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|D                                       ; 2       ;
; Saida_final[41]~reg0                                                        ; 2       ;
; Saida_final[27]~reg0                                                        ; 2       ;
; Saida_final[26]~reg0                                                        ; 2       ;
; Saida_final[25]~reg0                                                        ; 2       ;
; Saida_final[24]~reg0                                                        ; 2       ;
; Saida_final[23]~reg0                                                        ; 2       ;
; Saida_final[22]~reg0                                                        ; 2       ;
; Saida_final[21]~reg0                                                        ; 2       ;
; Saida_final[20]~reg0                                                        ; 2       ;
; Saida_final[19]~reg0                                                        ; 2       ;
; Saida_final[18]~reg0                                                        ; 2       ;
; Saida_final[17]~reg0                                                        ; 2       ;
; Saida_final[16]~reg0                                                        ; 2       ;
; Saida_final[15]~reg0                                                        ; 2       ;
; Saida_final[14]~reg0                                                        ; 2       ;
; Saida_final[13]~reg0                                                        ; 2       ;
; Saida_final[12]~reg0                                                        ; 2       ;
; Saida_final[11]~reg0                                                        ; 2       ;
; Saida_final[10]~reg0                                                        ; 2       ;
; Saida_final[9]~reg0                                                         ; 2       ;
; Saida_final[8]~reg0                                                         ; 2       ;
; Saida_final[7]~reg0                                                         ; 2       ;
; Saida_final[6]~reg0                                                         ; 2       ;
; Saida_final[5]~reg0                                                         ; 2       ;
; Saida_final[4]~reg0                                                         ; 2       ;
; Saida_final[3]~reg0                                                         ; 2       ;
; Saida_final[2]~reg0                                                         ; 2       ;
; Saida_final[1]~reg0                                                         ; 2       ;
; Saida_final[0]~reg0                                                         ; 2       ;
; Zerar_display2[6]~reg0                                                      ; 2       ;
; Zerar_display2[1]~reg0                                                      ; 2       ;
; Zerar_display2[0]~reg0                                                      ; 2       ;
; Zerar_display[6]~reg0                                                       ; 2       ;
; LUZES_VERD[0]~reg0                                                          ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|COUT                                    ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[9]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[8]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[7]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[6]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[5]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[4]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[3]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[2]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[1]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[0]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[7]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[6]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[5]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[4]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[9]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[8]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[7]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[6]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[5]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[4]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[3]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[2]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[1]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[0]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[9]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[8]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[7]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[6]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[5]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[4]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[3]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[2]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[1]                       ; 2       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[0]                       ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[9]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[8]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[7]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[6]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[5]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[4]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[3]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[2]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[1]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[0]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[9]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[8]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[7]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[6]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[5]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[4]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[3]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[2]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[1]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[0]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[9]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[8]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[7]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[6]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[5]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[4]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[3]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[2]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[1]    ; 2       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[0]    ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[9]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[8]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[7]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[6]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[5]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[4]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[3]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[2]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[1]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[0]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[9]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[8]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[7]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[6]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[5]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[4]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[3]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[2]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[1]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[0]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[9]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[8]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[7]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[6]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[5]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[4]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[3]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[2]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[1]                               ; 2       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count1[0]                               ; 2       ;
; Add0~62                                                                     ; 2       ;
; Add0~60                                                                     ; 2       ;
; Add0~58                                                                     ; 2       ;
; Add0~56                                                                     ; 2       ;
; Add0~54                                                                     ; 2       ;
; Add0~52                                                                     ; 2       ;
; Add0~50                                                                     ; 2       ;
; Add0~48                                                                     ; 2       ;
; Add0~46                                                                     ; 2       ;
; Add0~44                                                                     ; 2       ;
; Add0~42                                                                     ; 2       ;
; Add0~40                                                                     ; 2       ;
; Add0~38                                                                     ; 2       ;
; Add0~36                                                                     ; 2       ;
; Add0~34                                                                     ; 2       ;
; Add0~32                                                                     ; 2       ;
; Add0~30                                                                     ; 2       ;
; Add0~28                                                                     ; 2       ;
; Add0~26                                                                     ; 2       ;
; Add0~24                                                                     ; 2       ;
; Add0~22                                                                     ; 2       ;
; Add0~20                                                                     ; 2       ;
; Add0~18                                                                     ; 2       ;
; Add0~16                                                                     ; 2       ;
; Add0~14                                                                     ; 2       ;
; Add0~12                                                                     ; 2       ;
; Add0~10                                                                     ; 2       ;
; Add0~8                                                                      ; 2       ;
; Add0~6                                                                      ; 2       ;
; Add0~4                                                                      ; 2       ;
; LUZES_VERD[7]~reg0feeder                                                    ; 1       ;
; LUZES_VERD[6]~reg0feeder                                                    ; 1       ;
; LUZES_VERD[5]~reg0feeder                                                    ; 1       ;
; LUZES_VERD[4]~reg0feeder                                                    ; 1       ;
; LUZES_VERD[3]~reg0feeder                                                    ; 1       ;
; LUZES_VERD[2]~reg0feeder                                                    ; 1       ;
; LUZES_VERD[1]~reg0feeder                                                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|D[0]~3                                           ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|B[0]~3                                           ; 1       ;
; Saida_final[35]~90                                                          ; 1       ;
; Saida_final[38]~88                                                          ; 1       ;
; Zerar_display[5]~25                                                         ; 1       ;
; Zerar_display[5]~24                                                         ; 1       ;
; Saida_final~63                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|D~3          ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~36                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~35                               ; 1       ;
; Zerar_display~23                                                            ; 1       ;
; detonate~14                                                                 ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|D~1                             ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan2~1                     ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan2~0                     ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan1~1                     ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan1~0                     ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan3~1                     ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|LessThan3~0                     ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[9]~14 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~31      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~30      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~27      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~26      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~23      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~22      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~19      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~18      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~15      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~14      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~11      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~10      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~7       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~6       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~3       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~2       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0~5     ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0~4     ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0~3     ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0~2     ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0~1     ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|D~2          ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan3~1  ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan3~0  ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan2~1  ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan2~0  ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan0~2  ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan1~1  ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|LessThan1~0  ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|aumentar_x16~3                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|aumentar_x16~2                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|aumentar_x16~1                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Add3~0                                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[3]~19                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Add0~0                            ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|D~2                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[2]~14                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS2|S[1]~6         ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|D~1                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[1]~9                            ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Equal2~0                                         ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~4                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~26                           ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|C~2                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[3]~19                           ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Add2~1                                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[2]~14                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[2]~26                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Add1~0                            ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Add2~0                                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[1]~9                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[1]~25                           ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|C~0                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[0]~4                            ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Add1~0                                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[3]~19                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[3]~27                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Add2~0                            ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|B~2                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[2]~14                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS2|S[1]~8        ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|B~1                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[1]~9                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[1]~26                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS2|S[1]~7        ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[0]~4                            ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|A~1                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[3]~19                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Add3~0                            ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Add0~1                                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[2]~14                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS|S[1]~6         ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Add0~0                                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[1]~9                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS|Equal15~1      ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|A~0                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[0]~4                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|aux~0                             ; 1       ;
; sel_fios_luzes~1                                                            ; 1       ;
; sel_fios_luzes~0                                                            ; 1       ;
; Controle_time~0                                                             ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[1]~14                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~34                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~33                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~32                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~31                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~30                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~29                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~28                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~27                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~26                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~25                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~24                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~23                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~22                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~21                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~20                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~19                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~18                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~17                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~15                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~14                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~12                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~10                               ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~9                                ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~8                                ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~7                                ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count0~5                                ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[3]~18                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[3]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[2]~13                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[2]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[1]~8                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[1]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~3                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[3]~18                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[3]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[2]~13                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[2]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[1]~8                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[1]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[0]~3                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[3]~18                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[3]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[2]~13                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[2]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[1]~8                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[1]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[0]~3                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|B[0]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[3]~18                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[3]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[2]~13                           ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[2]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[1]~8                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[1]~_emulated                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[0]~3                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|A[0]~_emulated                    ; 1       ;
; primeira_vez~0                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|COUT         ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|para~1                            ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|process_0~0                       ; 1       ;
; again[0]~6                                                                  ; 1       ;
; again[0]~5                                                                  ; 1       ;
; again[0]~4                                                                  ; 1       ;
; process_0~9                                                                 ; 1       ;
; again[0]~3                                                                  ; 1       ;
; again[0]~2                                                                  ; 1       ;
; again[0]~1                                                                  ; 1       ;
; sel_fios~14                                                                 ; 1       ;
; sel_fios[0]~12                                                              ; 1       ;
; sel_fios[0]~11                                                              ; 1       ;
; sel_fios[0]~10                                                              ; 1       ;
; sel_fios[0]~9                                                               ; 1       ;
; sel_fios~8                                                                  ; 1       ;
; sel_fios[0]~5                                                               ; 1       ;
; sel_fios[0]~4                                                               ; 1       ;
; tentativa~0                                                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|D~2                                     ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|D~1                                     ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|D~0                                     ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan3~1                             ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan3~0                             ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan2~1                             ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan2~0                             ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan0~1                             ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan0~0                             ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan1~1                             ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|LessThan1~0                             ; 1       ;
; Saida_final~62                                                              ; 1       ;
; Saida_final~61                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS2|S[6]~5         ; 1       ;
; Saida_final~60                                                              ; 1       ;
; Saida_final~59                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS2|S[5]~4         ; 1       ;
; Saida_final~58                                                              ; 1       ;
; Saida_final~57                                                              ; 1       ;
; Saida_final~56                                                              ; 1       ;
; Saida_final~55                                                              ; 1       ;
; Saida_final~54                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS2|S[3]~3         ; 1       ;
; Saida_final~53                                                              ; 1       ;
; Saida_final~52                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS2|S[2]~2         ; 1       ;
; Saida_final~51                                                              ; 1       ;
; Saida_final~50                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS2|S[1]~1         ; 1       ;
; Saida_final~49                                                              ; 1       ;
; Saida_final~48                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS2|S[0]~0         ; 1       ;
; Saida_final~47                                                              ; 1       ;
; Saida_final~46                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS|S[6]~6          ; 1       ;
; Saida_final~45                                                              ; 1       ;
; Saida_final~44                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS|S[5]~5          ; 1       ;
; Saida_final~43                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS|S[4]~4          ; 1       ;
; Saida_final~42                                                              ; 1       ;
; Saida_final~41                                                              ; 1       ;
; Saida_final~40                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS|S[3]~3          ; 1       ;
; Saida_final~39                                                              ; 1       ;
; Saida_final~38                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS|S[2]~2          ; 1       ;
; Saida_final~37                                                              ; 1       ;
; Saida_final~36                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS|S[1]~1          ; 1       ;
; Saida_final~35                                                              ; 1       ;
; Saida_final~34                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:MINUTOS|S[0]~0          ; 1       ;
; Saida_final~33                                                              ; 1       ;
; Saida_final~32                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS2|S[6]~6        ; 1       ;
; Saida_final~31                                                              ; 1       ;
; Saida_final~30                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS2|S[5]~5        ; 1       ;
; Saida_final~29                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS2|S[4]~4        ; 1       ;
; Saida_final~28                                                              ; 1       ;
; Saida_final~27                                                              ; 1       ;
; Saida_final~26                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS2|S[3]~3        ; 1       ;
; Saida_final~25                                                              ; 1       ;
; Saida_final~24                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS2|S[2]~2        ; 1       ;
; Saida_final~23                                                              ; 1       ;
; Saida_final~22                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS2|S[1]~1        ; 1       ;
; Saida_final~21                                                              ; 1       ;
; Saida_final~20                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS2|S[0]~0        ; 1       ;
; Saida_final~19                                                              ; 1       ;
; Saida_final~18                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS|S[6]~5         ; 1       ;
; Saida_final~17                                                              ; 1       ;
; Saida_final~16                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS|S[5]~4         ; 1       ;
; Saida_final~15                                                              ; 1       ;
; Saida_final~14                                                              ; 1       ;
; Saida_final~13                                                              ; 1       ;
; Saida_final~12                                                              ; 1       ;
; Saida_final~11                                                              ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS|S[3]~3         ; 1       ;
; Saida_final~10                                                              ; 1       ;
; Saida_final~9                                                               ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS|S[2]~2         ; 1       ;
; Saida_final~8                                                               ; 1       ;
; Saida_final~7                                                               ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS|S[1]~1         ; 1       ;
; Saida_final~6                                                               ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|display_7:SEGUNDOS|S[0]~0         ; 1       ;
; Saida_final~5                                                               ; 1       ;
; Zerar_display2[6]~14                                                        ; 1       ;
; display_7:Display_code|S[6]~3                                               ; 1       ;
; Zerar_display2~13                                                           ; 1       ;
; Zerar_display2~12                                                           ; 1       ;
; Zerar_display2~11                                                           ; 1       ;
; Zerar_display2~10                                                           ; 1       ;
; Zerar_display2~9                                                            ; 1       ;
; display_7:Display_code|S[3]~2                                               ; 1       ;
; Zerar_display2~8                                                            ; 1       ;
; display_7:Display_code|S[2]~1                                               ; 1       ;
; Zerar_display2~6                                                            ; 1       ;
; Zerar_display2~5                                                            ; 1       ;
; Zerar_display2~3                                                            ; 1       ;
; Zerar_display2~2                                                            ; 1       ;
; display_7:Display_code|S[0]~0                                               ; 1       ;
; Zerar_display2~1                                                            ; 1       ;
; Zerar_display2~0                                                            ; 1       ;
; Zerar_display~22                                                            ; 1       ;
; Zerar_display~21                                                            ; 1       ;
; Zerar_display~20                                                            ; 1       ;
; Zerar_display~19                                                            ; 1       ;
; Zerar_display~18                                                            ; 1       ;
; Equal5~0                                                                    ; 1       ;
; Zerar_display[5]~13                                                         ; 1       ;
; Zerar_display[5]~10                                                         ; 1       ;
; Zerar_display~9                                                             ; 1       ;
; Zerar_display[5]~5                                                          ; 1       ;
; Zerar_display[5]~4                                                          ; 1       ;
; LUZES_VERME~3                                                               ; 1       ;
; LUZES_VERME~2                                                               ; 1       ;
; LUZES_VERD~0                                                                ; 1       ;
; Equal6~0                                                                    ; 1       ;
; attempt[31]                                                                 ; 1       ;
; attempt[30]                                                                 ; 1       ;
; attempt[29]                                                                 ; 1       ;
; attempt[28]                                                                 ; 1       ;
; attempt[27]                                                                 ; 1       ;
; attempt[18]                                                                 ; 1       ;
; attempt[19]                                                                 ; 1       ;
; attempt[20]                                                                 ; 1       ;
; attempt[21]                                                                 ; 1       ;
; attempt[22]                                                                 ; 1       ;
; attempt[23]                                                                 ; 1       ;
; attempt[24]                                                                 ; 1       ;
; attempt[25]                                                                 ; 1       ;
; attempt[26]                                                                 ; 1       ;
; Equal4~3                                                                    ; 1       ;
; attempt[17]                                                                 ; 1       ;
; attempt[16]                                                                 ; 1       ;
; attempt[15]                                                                 ; 1       ;
; attempt[14]                                                                 ; 1       ;
; Equal4~2                                                                    ; 1       ;
; attempt[13]                                                                 ; 1       ;
; attempt[12]                                                                 ; 1       ;
; attempt[11]                                                                 ; 1       ;
; attempt[10]                                                                 ; 1       ;
; Equal4~1                                                                    ; 1       ;
; attempt[9]                                                                  ; 1       ;
; attempt[8]                                                                  ; 1       ;
; attempt[7]                                                                  ; 1       ;
; attempt[6]                                                                  ; 1       ;
; Equal4~0                                                                    ; 1       ;
; attempt[5]                                                                  ; 1       ;
; attempt[4]                                                                  ; 1       ;
; attempt[3]                                                                  ; 1       ;
; attempt[0]                                                                  ; 1       ;
; attempt[1]                                                                  ; 1       ;
; attempt[2]                                                                  ; 1       ;
; detonate~12                                                                 ; 1       ;
; detonate~11                                                                 ; 1       ;
; detonate~10                                                                 ; 1       ;
; detonate~9                                                                  ; 1       ;
; detonate~8                                                                  ; 1       ;
; detonate~7                                                                  ; 1       ;
; detonate~6                                                                  ; 1       ;
; detonate~4                                                                  ; 1       ;
; defuse~6                                                                    ; 1       ;
; defuse~5                                                                    ; 1       ;
; defuse~4                                                                    ; 1       ;
; defuse~2                                                                    ; 1       ;
; tempcode[3]                                                                 ; 1       ;
; tempcode[2]                                                                 ; 1       ;
; tempcode[1]                                                                 ; 1       ;
; tempcode[0]                                                                 ; 1       ;
; Saida_final[35]~reg0                                                        ; 1       ;
; Saida_final[28]~reg0                                                        ; 1       ;
; Zerar_display2[5]~reg0                                                      ; 1       ;
; Zerar_display2[4]~reg0                                                      ; 1       ;
; Zerar_display2[3]~reg0                                                      ; 1       ;
; Zerar_display2[2]~reg0                                                      ; 1       ;
; Zerar_display[5]~reg0                                                       ; 1       ;
; Zerar_display[4]~reg0                                                       ; 1       ;
; Zerar_display[3]~reg0                                                       ; 1       ;
; Zerar_display[1]~reg0                                                       ; 1       ;
; Zerar_display[0]~reg0                                                       ; 1       ;
; LUZES_VERD[7]~reg0                                                          ; 1       ;
; LUZES_VERD[6]~reg0                                                          ; 1       ;
; LUZES_VERD[5]~reg0                                                          ; 1       ;
; LUZES_VERD[4]~reg0                                                          ; 1       ;
; LUZES_VERD[3]~reg0                                                          ; 1       ;
; LUZES_VERD[2]~reg0                                                          ; 1       ;
; LUZES_VERD[1]~reg0                                                          ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[9]~29                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[8]~28                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[8]~27                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[7]~26                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[7]~25                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[6]~24                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[6]~23                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[5]~22                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[5]~21                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[4]~20                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[4]~19                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[3]~18                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[3]~17                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[2]~16                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[2]~15                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[1]~14                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[1]~13                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[0]~11                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count2[0]~10                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[9]~16                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[8]~15                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[8]~14                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[7]~13                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[7]~12                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[6]~11                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[6]~10                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[5]~9                     ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[5]~8                     ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[4]~7                     ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count0[4]~6                     ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[9]~28                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[8]~27                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[8]~26                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[7]~25                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[7]~24                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[6]~23                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[6]~22                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[5]~21                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[5]~20                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[4]~19                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[4]~18                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[3]~17                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[3]~16                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[2]~15                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[2]~14                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[1]~13                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[1]~12                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[0]~11                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count1[0]~10                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[9]~29                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[8]~28                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[8]~27                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[7]~26                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[7]~25                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[6]~24                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[6]~23                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[5]~22                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[5]~21                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[4]~20                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[4]~19                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[3]~18                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[3]~17                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[2]~16                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[2]~15                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[1]~14                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[1]~13                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[0]~11                    ; 1       ;
; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|count3[0]~10                    ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[9]~31 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[8]~30 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[8]~29 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[7]~28 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[7]~27 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[6]~26 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[6]~25 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[5]~24 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[5]~23 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[4]~22 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[4]~21 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[3]~20 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[3]~19 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[2]~18 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[2]~17 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[1]~16 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[1]~15 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[0]~13 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count3[0]~12 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[9]~29 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[8]~28 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[8]~27 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[7]~26 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[7]~25 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[6]~24 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[6]~23 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[5]~22 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[5]~21 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[4]~20 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[4]~19 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[3]~18 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[3]~17 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[2]~16 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[2]~15 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[1]~14 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[1]~13 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[0]~11 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count2[0]~10 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~18      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~16      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~28      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~17      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~16      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~15      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~14      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~25      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~24      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~15      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~14      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~13      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~12      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~21      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~20      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~13      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~12      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~11      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~10      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~17      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~16      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~11      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~10      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~9       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~8       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~13      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~12      ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~9       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~8       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~7       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~6       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~9       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~8       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~7       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~6       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~5       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~4       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~5       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~4       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~5       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~4       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~3       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~2       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~1       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add1~0       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count0[0]~0  ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~1       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add0~0       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~3       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~2       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~1       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|Add2~0       ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[9]~30 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[8]~29 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[8]~28 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[7]~27 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[7]~26 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[6]~25 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[6]~24 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[5]~23 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[5]~22 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[4]~21 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[4]~20 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[3]~19 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[3]~18 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[2]~17 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[2]~16 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[1]~15 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[1]~14 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[0]~13 ; 1       ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|count1[0]~12 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[9]~31                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[8]~30                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[8]~29                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[7]~28                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[7]~27                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[6]~26                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[6]~25                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[5]~24                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[5]~23                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[4]~22                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[4]~21                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[3]~20                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[3]~19                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[2]~18                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[2]~17                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[1]~16                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[1]~15                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[0]~13                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count3[0]~12                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[9]~29                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[8]~28                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[8]~27                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[7]~26                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[7]~25                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[6]~24                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[6]~23                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[5]~22                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[5]~21                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[4]~20                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[4]~19                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[3]~18                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[3]~17                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[2]~16                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[2]~15                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[1]~14                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[1]~13                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[0]~11                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|count2[0]~10                            ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add0~16                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add3~10                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add2~18                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add1~14                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add0~15                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add0~14                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add3~9                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add3~8                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add1~13                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add1~12                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add2~17                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add2~16                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add0~13                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add0~12                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add3~7                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add3~6                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add2~15                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add2~14                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add1~11                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add1~10                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add0~11                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add0~10                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add3~5                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add3~4                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add1~9                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add1~8                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add2~13                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add2~12                                 ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add0~9                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add0~8                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add3~3                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add3~2                                  ; 1       ;
; luzes:Luzes_def|Divisor_Freq:Um_Seg|Add2~11                                 ; 1       ;
+-----------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 802 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 33 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 342 / 60,840 ( < 1 % ) ;
; Direct links                ; 250 / 94,460 ( < 1 % ) ;
; Global clocks               ; 4 / 16 ( 25 % )        ;
; Local interconnects         ; 423 / 33,216 ( 1 % )   ;
; R24 interconnects           ; 77 / 3,091 ( 2 % )     ;
; R4 interconnects            ; 510 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.40) ; Number of LABs  (Total = 48) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 5                            ;
; 15                                          ; 3                            ;
; 16                                          ; 28                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.67) ; Number of LABs  (Total = 48) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 15                           ;
; 1 Clock                            ; 32                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 7                            ;
; 2 Async. clears                    ; 2                            ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.75) ; Number of LABs  (Total = 48) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 5                            ;
; 21                                           ; 4                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 5                            ;
; 25                                           ; 2                            ;
; 26                                           ; 3                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.58) ; Number of LABs  (Total = 48) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 8                            ;
; 2                                               ; 4                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 4                            ;
; 8                                               ; 4                            ;
; 9                                               ; 6                            ;
; 10                                              ; 3                            ;
; 11                                              ; 3                            ;
; 12                                              ; 3                            ;
; 13                                              ; 4                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.00) ; Number of LABs  (Total = 48) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 6                            ;
; 5                                            ; 4                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                ; Destination Clock(s)                                                ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+-------------------+
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|COUT,Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|COUT,TEMPO,I/O ; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|COUT ; 11.9              ;
; I/O                                                                                                                            ; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|COUT ; 1.6               ;
; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|COUT,I/O                                                        ; Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|COUT ; 1.2               ;
; I/O                                                                                                                            ; Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|COUT                    ; 1.1               ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                           ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
; Source Register                                          ; Destination Register                                     ; Delay Added in ns ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
; TEMPO                                                    ; Contador_Sincrono_Dividido:Contador_final|aumentar_x16   ; 1.148             ;
; Contador_Sincrono_Dividido:Contador_final|aux            ; Contador_Sincrono_Dividido:Contador_final|D[1]~_emulated ; 1.054             ;
; reset                                                    ; Contador_Sincrono_Dividido:Contador_final|D[1]~_emulated ; 1.054             ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~_emulated ; Contador_Sincrono_Dividido:Contador_final|D[1]~_emulated ; 0.812             ;
; Contador_Sincrono_Dividido:Contador_final|D[0]~1         ; Contador_Sincrono_Dividido:Contador_final|D[1]~_emulated ; 0.812             ;
; Definir_TIME:DEFINIR_TEMPO|D[0]                          ; Contador_Sincrono_Dividido:Contador_final|D[1]~_emulated ; 0.812             ;
; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.794             ;
; Contador_Sincrono_Dividido:Contador_final|C[0]~1         ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.794             ;
; Definir_TIME:DEFINIR_TEMPO|C[0]                          ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.794             ;
; Contador_Sincrono_Dividido:Contador_final|C[3]~_emulated ; Contador_Sincrono_Dividido:Contador_final|C[3]~_emulated ; 0.721             ;
; Contador_Sincrono_Dividido:Contador_final|C[3]~16        ; Contador_Sincrono_Dividido:Contador_final|C[3]~_emulated ; 0.721             ;
; Definir_TIME:DEFINIR_TEMPO|C[3]                          ; Contador_Sincrono_Dividido:Contador_final|C[3]~_emulated ; 0.721             ;
; Contador_Sincrono_Dividido:Contador_final|D[1]~_emulated ; Contador_Sincrono_Dividido:Contador_final|D[1]~_emulated ; 0.680             ;
; Contador_Sincrono_Dividido:Contador_final|D[1]~6         ; Contador_Sincrono_Dividido:Contador_final|D[1]~_emulated ; 0.680             ;
; Definir_TIME:DEFINIR_TEMPO|D[1]                          ; Contador_Sincrono_Dividido:Contador_final|D[1]~_emulated ; 0.680             ;
; Contador_Sincrono_Dividido:Contador_final|A[2]~_emulated ; Contador_Sincrono_Dividido:Contador_final|A[2]~_emulated ; 0.580             ;
; Contador_Sincrono_Dividido:Contador_final|A[2]~11        ; Contador_Sincrono_Dividido:Contador_final|A[2]~_emulated ; 0.580             ;
; Definir_TIME:DEFINIR_TEMPO|A[2]                          ; Contador_Sincrono_Dividido:Contador_final|A[2]~_emulated ; 0.580             ;
; Contador_Sincrono_Dividido:Contador_final|A[0]~_emulated ; Contador_Sincrono_Dividido:Contador_final|A[0]~_emulated ; 0.547             ;
; Contador_Sincrono_Dividido:Contador_final|A[0]~1         ; Contador_Sincrono_Dividido:Contador_final|A[0]~_emulated ; 0.547             ;
; Definir_TIME:DEFINIR_TEMPO|A[0]                          ; Contador_Sincrono_Dividido:Contador_final|A[0]~_emulated ; 0.547             ;
; Contador_Sincrono_Dividido:Contador_final|A[1]~_emulated ; Contador_Sincrono_Dividido:Contador_final|A[1]~_emulated ; 0.525             ;
; Contador_Sincrono_Dividido:Contador_final|A[1]~6         ; Contador_Sincrono_Dividido:Contador_final|A[1]~_emulated ; 0.525             ;
; Definir_TIME:DEFINIR_TEMPO|A[1]                          ; Contador_Sincrono_Dividido:Contador_final|A[1]~_emulated ; 0.525             ;
; Contador_Sincrono_Dividido:Contador_final|B[3]~_emulated ; Contador_Sincrono_Dividido:Contador_final|B[3]~_emulated ; 0.490             ;
; Definir_TIME:DEFINIR_TEMPO|B[3]                          ; Contador_Sincrono_Dividido:Contador_final|B[3]~_emulated ; 0.490             ;
; Contador_Sincrono_Dividido:Contador_final|B[3]~16        ; Contador_Sincrono_Dividido:Contador_final|B[3]~_emulated ; 0.490             ;
; Contador_Sincrono_Dividido:Contador_final|B[2]~_emulated ; Contador_Sincrono_Dividido:Contador_final|B[2]~_emulated ; 0.475             ;
; Contador_Sincrono_Dividido:Contador_final|B[2]~11        ; Contador_Sincrono_Dividido:Contador_final|B[2]~_emulated ; 0.475             ;
; Definir_TIME:DEFINIR_TEMPO|B[2]                          ; Contador_Sincrono_Dividido:Contador_final|B[2]~_emulated ; 0.475             ;
; Contador_Sincrono_Dividido:Contador_final|B[1]~_emulated ; Contador_Sincrono_Dividido:Contador_final|B[1]~_emulated ; 0.471             ;
; Contador_Sincrono_Dividido:Contador_final|B[1]~6         ; Contador_Sincrono_Dividido:Contador_final|B[1]~_emulated ; 0.471             ;
; Definir_TIME:DEFINIR_TEMPO|B[1]                          ; Contador_Sincrono_Dividido:Contador_final|B[1]~_emulated ; 0.471             ;
; Contador_Sincrono_Dividido:Contador_final|B[0]~_emulated ; Contador_Sincrono_Dividido:Contador_final|B[0]~_emulated ; 0.465             ;
; Contador_Sincrono_Dividido:Contador_final|B[0]~1         ; Contador_Sincrono_Dividido:Contador_final|B[0]~_emulated ; 0.465             ;
; Definir_TIME:DEFINIR_TEMPO|B[0]                          ; Contador_Sincrono_Dividido:Contador_final|B[0]~_emulated ; 0.465             ;
; Contador_Sincrono_Dividido:Contador_final|C[2]~_emulated ; Contador_Sincrono_Dividido:Contador_final|C[2]~_emulated ; 0.438             ;
; Contador_Sincrono_Dividido:Contador_final|C[2]~11        ; Contador_Sincrono_Dividido:Contador_final|C[2]~_emulated ; 0.438             ;
; Definir_TIME:DEFINIR_TEMPO|C[2]                          ; Contador_Sincrono_Dividido:Contador_final|C[2]~_emulated ; 0.438             ;
; Contador_Sincrono_Dividido:Contador_final|A[3]~16        ; Contador_Sincrono_Dividido:Contador_final|A[3]~_emulated ; 0.294             ;
; Contador_Sincrono_Dividido:Contador_final|A[3]~_emulated ; Contador_Sincrono_Dividido:Contador_final|A[3]~_emulated ; 0.294             ;
; Definir_TIME:DEFINIR_TEMPO|A[3]                          ; Contador_Sincrono_Dividido:Contador_final|A[3]~_emulated ; 0.294             ;
; Contador_Sincrono_Dividido:Contador_final|D[2]~_emulated ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.205             ;
; Contador_Sincrono_Dividido:Contador_final|C[1]~_emulated ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.205             ;
; Contador_Sincrono_Dividido:Contador_final|D[2]~11        ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.205             ;
; Contador_Sincrono_Dividido:Contador_final|C[1]~6         ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.205             ;
; Contador_Sincrono_Dividido:Contador_final|D[3]~_emulated ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.205             ;
; Definir_TIME:DEFINIR_TEMPO|D[2]                          ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.205             ;
; Definir_TIME:DEFINIR_TEMPO|C[1]                          ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.205             ;
; Definir_TIME:DEFINIR_TEMPO|D[3]                          ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.205             ;
; Contador_Sincrono_Dividido:Contador_final|D[3]~16        ; Contador_Sincrono_Dividido:Contador_final|C[0]~_emulated ; 0.205             ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
Note: This table only shows the top 51 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "Bombeador"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Bombeador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock_ini (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node Contador_Sincrono_Dividido:Contador_final|Divisor_Freq:Divisor|COUT 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|aux
Info (176353): Automatically promoted node Contador_Sincrono_Dividido:Contador_final|A[3]~25 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|A[0]~0
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|A[0]~2
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|A[1]~7
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|A[2]~12
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|A[3]~17
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|B[0]~2
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|B[1]~7
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|B[2]~12
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|B[3]~17
        Info (176357): Destination node Contador_Sincrono_Dividido:Contador_final|C[0]~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Definir_TIME:DEFINIR_TEMPO|Divisor_Freq:DIV|COUT 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X33_Y0 to location X43_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.03 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 83 output pins without output pin load capacitance assignment
    Info (306007): Pin "Apitador" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LUZES_VERME[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zerar_display2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[36]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[37]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[38]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[39]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[40]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Saida_final[41]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/output_files/Bombeador.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4902 megabytes
    Info: Processing ended: Tue Jun 26 21:30:40 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Aluno/Desktop/André Dalla Costa e Matheus Lindino/KABUUUM/output_files/Bombeador.fit.smsg.


