Fitter report for ls
Fri Nov 19 17:09:58 2021
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 19 17:09:58 2021       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; ls                                          ;
; Top-level Entity Name              ; ls                                          ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50SAE144C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 19,662 / 49,760 ( 40 % )                    ;
;     Total combinational functions  ; 19,589 / 49,760 ( 39 % )                    ;
;     Dedicated logic registers      ; 5,256 / 49,760 ( 11 % )                     ;
; Total registers                    ; 5268                                        ;
; Total pins                         ; 22 / 101 ( 22 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 14 / 288 ( 5 % )                            ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50SAE144C8G                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.7%      ;
;     Processor 3            ;  13.2%      ;
;     Processor 4            ;  12.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 24933 ) ; 0.00 % ( 0 / 24933 )       ; 0.00 % ( 0 / 24933 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 24933 ) ; 0.00 % ( 0 / 24933 )       ; 0.00 % ( 0 / 24933 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 24913 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 20 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/git/open-fpga/FpgaProjects/LogicSlice/output_files/ls.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 19,662 / 49,760 ( 40 % ) ;
;     -- Combinational with no register       ; 14406                    ;
;     -- Register only                        ; 73                       ;
;     -- Combinational with a register        ; 5183                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 13178                    ;
;     -- 3 input functions                    ; 3121                     ;
;     -- <=2 input functions                  ; 3290                     ;
;     -- Register only                        ; 73                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 16570                    ;
;     -- arithmetic mode                      ; 3019                     ;
;                                             ;                          ;
; Total registers*                            ; 5,268 / 50,226 ( 10 % )  ;
;     -- Dedicated logic registers            ; 5,256 / 49,760 ( 11 % )  ;
;     -- I/O registers                        ; 12 / 466 ( 3 % )         ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 1,426 / 3,110 ( 46 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 22 / 101 ( 22 % )        ;
;     -- Clock pins                           ; 1 / 6 ( 17 % )           ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )          ;
;                                             ;                          ;
; M9Ks                                        ; 0 / 182 ( 0 % )          ;
; UFM blocks                                  ; 0 / 1 ( 0 % )            ;
; ADC blocks                                  ; 0 / 1 ( 0 % )            ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 14 / 288 ( 5 % )         ;
; PLLs                                        ; 1 / 1 ( 100 % )          ;
; Global signals                              ; 4                        ;
;     -- Global clocks                        ; 4 / 20 ( 20 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Remote update blocks                        ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 11.4% / 10.4% / 12.8%    ;
; Peak interconnect usage (total/H/V)         ; 41.1% / 38.4% / 45.1%    ;
; Maximum fan-out                             ; 4536                     ;
; Highest non-global fan-out                  ; 974                      ;
; Total fan-out                               ; 80158                    ;
; Average fan-out                             ; 3.21                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 19662 / 49760 ( 40 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 14406                  ; 0                              ;
;     -- Register only                        ; 73                     ; 0                              ;
;     -- Combinational with a register        ; 5183                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 13178                  ; 0                              ;
;     -- 3 input functions                    ; 3121                   ; 0                              ;
;     -- <=2 input functions                  ; 3290                   ; 0                              ;
;     -- Register only                        ; 73                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 16570                  ; 0                              ;
;     -- arithmetic mode                      ; 3019                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 5268                   ; 0                              ;
;     -- Dedicated logic registers            ; 5256 / 49760 ( 11 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 24                     ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1426 / 3110 ( 46 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 22                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 14 / 288 ( 5 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; PLL                                         ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )         ; 3 / 24 ( 12 % )                ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry       ; 6 / 500 ( 1 % )        ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 741                    ; 1                              ;
;     -- Registered Input Connections         ; 720                    ; 0                              ;
;     -- Output Connections                   ; 1                      ; 741                            ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 80417                  ; 754                            ;
;     -- Registered Connections               ; 31692                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 742                            ;
;     -- hard_block:auto_generated_inst       ; 742                    ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 14                     ; 1                              ;
;     -- Output Ports                         ; 8                      ; 3                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ec0_clk ; 110   ; 7        ; 74           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ec0_dt  ; 106   ; 6        ; 78           ; 49           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ec0_sw  ; 105   ; 6        ; 78           ; 49           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ec1_clk ; 117   ; 7        ; 56           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ec1_dt  ; 116   ; 7        ; 58           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ec1_sw  ; 111   ; 7        ; 74           ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ec2_clk ; 93    ; 6        ; 78           ; 31           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ec2_dt  ; 118   ; 7        ; 56           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ec2_sw  ; 119   ; 7        ; 46           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; in[0]   ; 100   ; 6        ; 78           ; 37           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; in[1]   ; 99    ; 6        ; 78           ; 37           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; in[2]   ; 102   ; 6        ; 78           ; 37           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; in[3]   ; 101   ; 6        ; 78           ; 37           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; osc     ; 26    ; 2        ; 0            ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; blue_p.n  ; 125   ; 8        ; 31           ; 39           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue_p.p  ; 126   ; 8        ; 29           ; 39           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clk_p.n   ; 120   ; 7        ; 46           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clk_p.p   ; 124   ; 8        ; 31           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green_p.n ; 127   ; 8        ; 26           ; 39           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green_p.p ; 129   ; 8        ; 26           ; 39           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_p.n   ; 131   ; 8        ; 26           ; 39           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_p.p   ; 132   ; 8        ; 26           ; 39           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; 16       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; 17       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; 18       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; 19       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; 124      ; DIFFIO_RX_T42n, DIFFOUT_T42n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; clk_p.p             ; Dual Purpose Pin ;
; 125      ; DEV_OE                                             ; Use as regular IO              ; blue_p.n            ; Dual Purpose Pin ;
; 128      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; 130      ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; 136      ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; 138      ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 8 ( 0 % )    ; 2.5V          ; --           ;
; 1B       ; 4 / 9 ( 44 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 11 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 7 / 15 ( 47 % )  ; 2.5V          ; --           ;
; 7        ; 7 / 7 ( 100 % )  ; 2.5V          ; --           ;
; 8        ; 11 / 17 ( 65 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; 1        ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 2        ;            ; --       ; VCCA6                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 6        ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 8        ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 9        ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 10       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 13       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 15       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 16       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 17       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 19       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 20       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 21       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 23       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 24       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 25       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 26       ; 58         ; 2        ; osc                                            ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 28       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 29       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 30       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 31       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 32       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 34       ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 36       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 37       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 38       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 39       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 40       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 41       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 42       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 43       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 44       ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 45       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 46       ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 47       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 49       ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 50       ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 51       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 52       ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 53       ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 54       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 55       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 57       ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 58       ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 59       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 60       ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 61       ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 62       ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 63       ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 64       ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 65       ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 66       ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 67       ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 68       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 69       ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 70       ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 71       ;            ; --       ; VCCA5                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 72       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 73       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 74       ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 80       ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 81       ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 82       ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 83       ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 89       ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 90       ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 91       ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 92       ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 93       ; 330        ; 6        ; ec2_clk                                        ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 96       ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 97       ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 98       ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 348        ; 6        ; in[1]                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 349        ; 6        ; in[0]                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 350        ; 6        ; in[3]                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ; 351        ; 6        ; in[2]                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 103      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 105      ; 384        ; 6        ; ec0_sw                                         ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 386        ; 6        ; ec0_dt                                         ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 108      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 109      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 110      ; 388        ; 7        ; ec0_clk                                        ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 390        ; 7        ; ec1_sw                                         ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 112      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 113      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 114      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 115      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 116      ; 423        ; 7        ; ec1_dt                                         ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 117      ; 428        ; 7        ; ec1_clk                                        ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 430        ; 7        ; ec2_dt                                         ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 448        ; 7        ; ec2_sw                                         ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 450        ; 7        ; clk_p.n                                        ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 121      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 122      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 123      ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 124      ; 474        ; 8        ; clk_p.p                                        ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 476        ; 8        ; blue_p.n                                       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 479        ; 8        ; blue_p.p                                       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 481        ; 8        ; green_p.n                                      ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 129      ; 483        ; 8        ; green_p.p                                      ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 130      ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 131      ; 484        ; 8        ; red_p.n                                        ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 132      ; 486        ; 8        ; red_p.p                                        ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 134      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 135      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 136      ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 137      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 138      ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 140      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 141      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 142      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 143      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 144      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                        ;
+-------------------------------+------------------------------------------------------------------------------------+
; Name                          ; pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------+
; SDC pin name                  ; pll_hdmi_inst|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                             ;
; Compensate clock              ; clock0                                                                             ;
; Compensated input/output pins ; --                                                                                 ;
; Switchover type               ; --                                                                                 ;
; Input frequency 0             ; 100.0 MHz                                                                          ;
; Input frequency 1             ; --                                                                                 ;
; Nominal PFD frequency         ; 100.0 MHz                                                                          ;
; Nominal VCO frequency         ; 400.0 MHz                                                                          ;
; VCO post scale K counter      ; 2                                                                                  ;
; VCO frequency control         ; Auto                                                                               ;
; VCO phase shift step          ; 312 ps                                                                             ;
; VCO multiply                  ; --                                                                                 ;
; VCO divide                    ; --                                                                                 ;
; Freq min lock                 ; 75.01 MHz                                                                          ;
; Freq max lock                 ; 162.55 MHz                                                                         ;
; M VCO Tap                     ; 0                                                                                  ;
; M Initial                     ; 1                                                                                  ;
; M value                       ; 4                                                                                  ;
; N value                       ; 1                                                                                  ;
; Charge pump current           ; setting 1                                                                          ;
; Loop filter resistance        ; setting 28                                                                         ;
; Loop filter capacitance       ; setting 0                                                                          ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                                                ;
; Bandwidth type                ; Medium                                                                             ;
; Real time reconfigurable      ; Off                                                                                ;
; Scan chain MIF file           ; --                                                                                 ;
; Preserve PLL counter order    ; Off                                                                                ;
; PLL location                  ; PLL_1                                                                              ;
; Inclk0 signal                 ; osc                                                                                ;
; Inclk1 signal                 ; --                                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                                      ;
; Inclk1 signal type            ; --                                                                                 ;
+-------------------------------+------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Name                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                              ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 4    ; 1   ; 400.0 MHz        ; 0 (0 ps)    ; 45.00 (312 ps)   ; 50/50      ; C0      ; Bypass        ; --         ; --            ; 1       ; 0       ; pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 4    ; 5   ; 80.0 MHz         ; 0 (0 ps)    ; 9.00 (312 ps)    ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[1] ;
; pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 2    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 22.50 (312 ps)   ; 50/50      ; C2      ; 2             ; 1/1 Even   ; --            ; 1       ; 0       ; pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[2] ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; clk_p.n   ; Incomplete set of assignments ;
; clk_p.p   ; Incomplete set of assignments ;
; red_p.n   ; Incomplete set of assignments ;
; red_p.p   ; Incomplete set of assignments ;
; green_p.n ; Incomplete set of assignments ;
; green_p.p ; Incomplete set of assignments ;
; blue_p.n  ; Incomplete set of assignments ;
; blue_p.p  ; Incomplete set of assignments ;
; ec1_sw    ; Incomplete set of assignments ;
; osc       ; Incomplete set of assignments ;
; ec2_sw    ; Incomplete set of assignments ;
; ec0_dt    ; Incomplete set of assignments ;
; ec0_clk   ; Incomplete set of assignments ;
; ec0_sw    ; Incomplete set of assignments ;
; ec1_dt    ; Incomplete set of assignments ;
; ec1_clk   ; Incomplete set of assignments ;
; in[1]     ; Incomplete set of assignments ;
; ec2_dt    ; Incomplete set of assignments ;
; ec2_clk   ; Incomplete set of assignments ;
; in[0]     ; Incomplete set of assignments ;
; in[3]     ; Incomplete set of assignments ;
; in[2]     ; Incomplete set of assignments ;
+-----------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                 ; Entity Name         ; Library Name ;
+-----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |ls                                                                   ; 19662 (45)  ; 5256 (8)                  ; 12 (12)       ; 0           ; 0    ; 1          ; 14           ; 0       ; 7         ; 22   ; 0            ; 14406 (37)   ; 73 (8)            ; 5183 (1)         ; 0          ; |ls                                                                                                                                                 ; ls                  ; work         ;
;    |channel:channel_0|                                                ; 1970 (1970) ; 1132 (1132)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 837 (837)    ; 7 (7)             ; 1126 (1126)      ; 0          ; |ls|channel:channel_0                                                                                                                               ; channel             ; work         ;
;    |channel:channel_1|                                                ; 1880 (1880) ; 1132 (1132)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 748 (748)    ; 6 (6)             ; 1126 (1126)      ; 0          ; |ls|channel:channel_1                                                                                                                               ; channel             ; work         ;
;    |channel:channel_2|                                                ; 1890 (1890) ; 1132 (1132)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 757 (757)    ; 3 (3)             ; 1130 (1130)      ; 0          ; |ls|channel:channel_2                                                                                                                               ; channel             ; work         ;
;    |channel:channel_3|                                                ; 1892 (1892) ; 1132 (1132)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 759 (759)    ; 14 (14)           ; 1119 (1119)      ; 0          ; |ls|channel:channel_3                                                                                                                               ; channel             ; work         ;
;    |counter_smp:counter_smp_inst|                                     ; 16 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |ls|counter_smp:counter_smp_inst                                                                                                                    ; counter_smp         ; work         ;
;       |lpm_counter:LPM_COUNTER_component|                             ; 16 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |ls|counter_smp:counter_smp_inst|lpm_counter:LPM_COUNTER_component                                                                                  ; lpm_counter         ; work         ;
;          |cntr_i5h:auto_generated|                                    ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; 0          ; |ls|counter_smp:counter_smp_inst|lpm_counter:LPM_COUNTER_component|cntr_i5h:auto_generated                                                          ; cntr_i5h            ; work         ;
;    |debouncer:debouncer_clk0|                                         ; 43 (43)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 33 (33)          ; 0          ; |ls|debouncer:debouncer_clk0                                                                                                                        ; debouncer           ; work         ;
;    |debouncer:debouncer_clk1|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |ls|debouncer:debouncer_clk1                                                                                                                        ; debouncer           ; work         ;
;    |debouncer:debouncer_clk2|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |ls|debouncer:debouncer_clk2                                                                                                                        ; debouncer           ; work         ;
;    |debouncer:debouncer_dt0|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |ls|debouncer:debouncer_dt0                                                                                                                         ; debouncer           ; work         ;
;    |debouncer:debouncer_dt1|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |ls|debouncer:debouncer_dt1                                                                                                                         ; debouncer           ; work         ;
;    |debouncer:debouncer_dt2|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |ls|debouncer:debouncer_dt2                                                                                                                         ; debouncer           ; work         ;
;    |debouncer:debouncer_sw0|                                          ; 42 (42)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 33 (33)          ; 0          ; |ls|debouncer:debouncer_sw0                                                                                                                         ; debouncer           ; work         ;
;    |debouncer:debouncer_sw2|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |ls|debouncer:debouncer_sw2                                                                                                                         ; debouncer           ; work         ;
;    |display_data:display_data_inst|                                   ; 5933 (2545) ; 317 (317)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 14           ; 0       ; 7         ; 0    ; 0            ; 5614 (2229)  ; 9 (9)             ; 310 (302)        ; 0          ; |ls|display_data:display_data_inst                                                                                                                  ; display_data        ; work         ;
;       |lpm_divide:Div0|                                               ; 1054 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1054 (0)     ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div0                                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_7vl:auto_generated|                              ; 1054 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1054 (0)     ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div0|lpm_divide_7vl:auto_generated                                                                    ; lpm_divide_7vl      ; work         ;
;             |sign_div_unsign_9nh:divider|                             ; 1054 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1054 (0)     ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div0|lpm_divide_7vl:auto_generated|sign_div_unsign_9nh:divider                                        ; sign_div_unsign_9nh ; work         ;
;                |alt_u_div_ske:divider|                                ; 1054 (1054) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1054 (1054)  ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div0|lpm_divide_7vl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_ske:divider                  ; alt_u_div_ske       ; work         ;
;       |lpm_divide:Div10|                                              ; 122 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div10                                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_avl:auto_generated|                              ; 122 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div10|lpm_divide_avl:auto_generated                                                                   ; lpm_divide_avl      ; work         ;
;             |sign_div_unsign_cnh:divider|                             ; 122 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div10|lpm_divide_avl:auto_generated|sign_div_unsign_cnh:divider                                       ; sign_div_unsign_cnh ; work         ;
;                |alt_u_div_2le:divider|                                ; 122 (122)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (122)    ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div10|lpm_divide_avl:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_2le:divider                 ; alt_u_div_2le       ; work         ;
;       |lpm_divide:Div11|                                              ; 223 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div11                                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_stl:auto_generated|                              ; 223 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div11|lpm_divide_stl:auto_generated                                                                   ; lpm_divide_stl      ; work         ;
;             |sign_div_unsign_ulh:divider|                             ; 223 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div11|lpm_divide_stl:auto_generated|sign_div_unsign_ulh:divider                                       ; sign_div_unsign_ulh ; work         ;
;                |alt_u_div_6ie:divider|                                ; 223 (223)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (223)    ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div11|lpm_divide_stl:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_6ie:divider                 ; alt_u_div_6ie       ; work         ;
;       |lpm_divide:Div12|                                              ; 212 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div12                                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_jtl:auto_generated|                              ; 212 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div12|lpm_divide_jtl:auto_generated                                                                   ; lpm_divide_jtl      ; work         ;
;             |sign_div_unsign_llh:divider|                             ; 212 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div12|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider                                       ; sign_div_unsign_llh ; work         ;
;                |alt_u_div_khe:divider|                                ; 212 (212)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (212)    ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div12|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider|alt_u_div_khe:divider                 ; alt_u_div_khe       ; work         ;
;       |lpm_divide:Div1|                                               ; 223 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div1                                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_6vl:auto_generated|                              ; 223 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div1|lpm_divide_6vl:auto_generated                                                                    ; lpm_divide_6vl      ; work         ;
;             |sign_div_unsign_8nh:divider|                             ; 223 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div1|lpm_divide_6vl:auto_generated|sign_div_unsign_8nh:divider                                        ; sign_div_unsign_8nh ; work         ;
;                |alt_u_div_qke:divider|                                ; 223 (223)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (223)    ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div1|lpm_divide_6vl:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_qke:divider                  ; alt_u_div_qke       ; work         ;
;       |lpm_divide:Div2|                                               ; 125 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div2                                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_avl:auto_generated|                              ; 125 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div2|lpm_divide_avl:auto_generated                                                                    ; lpm_divide_avl      ; work         ;
;             |sign_div_unsign_cnh:divider|                             ; 125 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div2|lpm_divide_avl:auto_generated|sign_div_unsign_cnh:divider                                        ; sign_div_unsign_cnh ; work         ;
;                |alt_u_div_2le:divider|                                ; 125 (125)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (124)    ; 0 (0)             ; 1 (1)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div2|lpm_divide_avl:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_2le:divider                  ; alt_u_div_2le       ; work         ;
;       |lpm_divide:Div3|                                               ; 233 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 231 (0)      ; 0 (0)             ; 2 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div3                                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_stl:auto_generated|                              ; 233 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 231 (0)      ; 0 (0)             ; 2 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div3|lpm_divide_stl:auto_generated                                                                    ; lpm_divide_stl      ; work         ;
;             |sign_div_unsign_ulh:divider|                             ; 233 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 231 (0)      ; 0 (0)             ; 2 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div3|lpm_divide_stl:auto_generated|sign_div_unsign_ulh:divider                                        ; sign_div_unsign_ulh ; work         ;
;                |alt_u_div_6ie:divider|                                ; 233 (233)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 231 (231)    ; 0 (0)             ; 2 (2)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div3|lpm_divide_stl:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_6ie:divider                  ; alt_u_div_6ie       ; work         ;
;       |lpm_divide:Div4|                                               ; 212 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div4                                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_jtl:auto_generated|                              ; 212 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div4|lpm_divide_jtl:auto_generated                                                                    ; lpm_divide_jtl      ; work         ;
;             |sign_div_unsign_llh:divider|                             ; 212 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div4|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider                                        ; sign_div_unsign_llh ; work         ;
;                |alt_u_div_khe:divider|                                ; 212 (212)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (212)    ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div4|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider|alt_u_div_khe:divider                  ; alt_u_div_khe       ; work         ;
;       |lpm_divide:Div5|                                               ; 216 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div5                                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_6vl:auto_generated|                              ; 216 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div5|lpm_divide_6vl:auto_generated                                                                    ; lpm_divide_6vl      ; work         ;
;             |sign_div_unsign_8nh:divider|                             ; 216 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div5|lpm_divide_6vl:auto_generated|sign_div_unsign_8nh:divider                                        ; sign_div_unsign_8nh ; work         ;
;                |alt_u_div_qke:divider|                                ; 216 (216)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (216)    ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div5|lpm_divide_6vl:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_qke:divider                  ; alt_u_div_qke       ; work         ;
;       |lpm_divide:Div6|                                               ; 122 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div6                                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_avl:auto_generated|                              ; 122 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div6|lpm_divide_avl:auto_generated                                                                    ; lpm_divide_avl      ; work         ;
;             |sign_div_unsign_cnh:divider|                             ; 122 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div6|lpm_divide_avl:auto_generated|sign_div_unsign_cnh:divider                                        ; sign_div_unsign_cnh ; work         ;
;                |alt_u_div_2le:divider|                                ; 122 (122)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (122)    ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div6|lpm_divide_avl:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_2le:divider                  ; alt_u_div_2le       ; work         ;
;       |lpm_divide:Div7|                                               ; 223 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (0)      ; 0 (0)             ; 5 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div7                                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_stl:auto_generated|                              ; 223 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (0)      ; 0 (0)             ; 5 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div7|lpm_divide_stl:auto_generated                                                                    ; lpm_divide_stl      ; work         ;
;             |sign_div_unsign_ulh:divider|                             ; 223 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (0)      ; 0 (0)             ; 5 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div7|lpm_divide_stl:auto_generated|sign_div_unsign_ulh:divider                                        ; sign_div_unsign_ulh ; work         ;
;                |alt_u_div_6ie:divider|                                ; 223 (223)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (218)    ; 0 (0)             ; 5 (5)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div7|lpm_divide_stl:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_6ie:divider                  ; alt_u_div_6ie       ; work         ;
;       |lpm_divide:Div8|                                               ; 212 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div8                                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_jtl:auto_generated|                              ; 212 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div8|lpm_divide_jtl:auto_generated                                                                    ; lpm_divide_jtl      ; work         ;
;             |sign_div_unsign_llh:divider|                             ; 212 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div8|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider                                        ; sign_div_unsign_llh ; work         ;
;                |alt_u_div_khe:divider|                                ; 212 (212)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (212)    ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div8|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider|alt_u_div_khe:divider                  ; alt_u_div_khe       ; work         ;
;       |lpm_divide:Div9|                                               ; 216 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div9                                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_6vl:auto_generated|                              ; 216 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div9|lpm_divide_6vl:auto_generated                                                                    ; lpm_divide_6vl      ; work         ;
;             |sign_div_unsign_8nh:divider|                             ; 216 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div9|lpm_divide_6vl:auto_generated|sign_div_unsign_8nh:divider                                        ; sign_div_unsign_8nh ; work         ;
;                |alt_u_div_qke:divider|                                ; 216 (216)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (216)    ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_divide:Div9|lpm_divide_6vl:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_qke:divider                  ; alt_u_div_qke       ; work         ;
;       |lpm_mult:Mult0|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult0                                                                                                   ; lpm_mult            ; work         ;
;          |mult_ons:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult0|mult_ons:auto_generated                                                                           ; mult_ons            ; work         ;
;       |lpm_mult:Mult1|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult1                                                                                                   ; lpm_mult            ; work         ;
;          |mult_4qs:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult1|mult_4qs:auto_generated                                                                           ; mult_4qs            ; work         ;
;       |lpm_mult:Mult2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult2                                                                                                   ; lpm_mult            ; work         ;
;          |mult_2qs:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult2|mult_2qs:auto_generated                                                                           ; mult_2qs            ; work         ;
;       |lpm_mult:Mult3|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult3                                                                                                   ; lpm_mult            ; work         ;
;          |mult_4qs:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult3|mult_4qs:auto_generated                                                                           ; mult_4qs            ; work         ;
;       |lpm_mult:Mult4|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult4                                                                                                   ; lpm_mult            ; work         ;
;          |mult_2qs:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult4|mult_2qs:auto_generated                                                                           ; mult_2qs            ; work         ;
;       |lpm_mult:Mult5|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult5                                                                                                   ; lpm_mult            ; work         ;
;          |mult_4qs:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult5|mult_4qs:auto_generated                                                                           ; mult_4qs            ; work         ;
;       |lpm_mult:Mult6|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult6                                                                                                   ; lpm_mult            ; work         ;
;          |mult_2qs:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|display_data:display_data_inst|lpm_mult:Mult6|mult_2qs:auto_generated                                                                           ; mult_2qs            ; work         ;
;    |encoder:encoder_curs|                                             ; 25 (25)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 11 (11)          ; 0          ; |ls|encoder:encoder_curs                                                                                                                            ; encoder             ; work         ;
;    |encoder:encoder_scan|                                             ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 14 (14)          ; 0          ; |ls|encoder:encoder_scan                                                                                                                            ; encoder             ; work         ;
;    |encoder:encoder_sync[0]|                                          ; 25 (25)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 2 (2)             ; 10 (10)          ; 0          ; |ls|encoder:encoder_sync[0]                                                                                                                         ; encoder             ; work         ;
;    |encoder:encoder_sync[1]|                                          ; 23 (23)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 12 (12)          ; 0          ; |ls|encoder:encoder_sync[1]                                                                                                                         ; encoder             ; work         ;
;    |encoder:encoder_sync[2]|                                          ; 22 (22)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 12 (12)          ; 0          ; |ls|encoder:encoder_sync[2]                                                                                                                         ; encoder             ; work         ;
;    |encoder:encoder_sync[3]|                                          ; 22 (22)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 12 (12)          ; 0          ; |ls|encoder:encoder_sync[3]                                                                                                                         ; encoder             ; work         ;
;    |hdmi:hdmi_inst|                                                   ; 253 (2)     ; 68 (2)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 15 (1)            ; 53 (1)           ; 0          ; |ls|hdmi:hdmi_inst                                                                                                                                  ; hdmi                ; work         ;
;       |sync:sync_inst|                                                ; 51 (51)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 23 (23)          ; 0          ; |ls|hdmi:hdmi_inst|sync:sync_inst                                                                                                                   ; sync                ; work         ;
;       |tmds_encoder:tmds_encoder_blue|                                ; 60 (60)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 5 (5)             ; 9 (9)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_encoder:tmds_encoder_blue                                                                                                   ; tmds_encoder        ; work         ;
;       |tmds_encoder:tmds_encoder_green|                               ; 73 (73)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 4 (4)             ; 10 (10)          ; 0          ; |ls|hdmi:hdmi_inst|tmds_encoder:tmds_encoder_green                                                                                                  ; tmds_encoder        ; work         ;
;       |tmds_encoder:tmds_encoder_red|                                 ; 49 (49)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 5 (5)             ; 7 (7)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_encoder:tmds_encoder_red                                                                                                    ; tmds_encoder        ; work         ;
;       |tmds_serial:tmds_serial_blue|                                  ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_blue                                                                                                     ; tmds_serial         ; work         ;
;          |ddio:ddio_inst_inv|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_blue|ddio:ddio_inst_inv                                                                                  ; ddio                ; ddio         ;
;             |altera_gpio_lite:ddio_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_blue|ddio:ddio_inst_inv|altera_gpio_lite:ddio_inst                                                       ; altera_gpio_lite    ; ddio         ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_blue|ddio:ddio_inst_inv|altera_gpio_lite:ddio_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i  ; altgpio_one_bit     ; ddio         ;
;          |ddio:ddio_inst|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_blue|ddio:ddio_inst                                                                                      ; ddio                ; ddio         ;
;             |altera_gpio_lite:ddio_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_blue|ddio:ddio_inst|altera_gpio_lite:ddio_inst                                                           ; altera_gpio_lite    ; ddio         ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_blue|ddio:ddio_inst|altera_gpio_lite:ddio_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i      ; altgpio_one_bit     ; ddio         ;
;       |tmds_serial:tmds_serial_green|                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_green                                                                                                    ; tmds_serial         ; work         ;
;          |ddio:ddio_inst_inv|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_green|ddio:ddio_inst_inv                                                                                 ; ddio                ; ddio         ;
;             |altera_gpio_lite:ddio_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_green|ddio:ddio_inst_inv|altera_gpio_lite:ddio_inst                                                      ; altera_gpio_lite    ; ddio         ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_green|ddio:ddio_inst_inv|altera_gpio_lite:ddio_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i ; altgpio_one_bit     ; ddio         ;
;          |ddio:ddio_inst|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_green|ddio:ddio_inst                                                                                     ; ddio                ; ddio         ;
;             |altera_gpio_lite:ddio_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_green|ddio:ddio_inst|altera_gpio_lite:ddio_inst                                                          ; altera_gpio_lite    ; ddio         ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_green|ddio:ddio_inst|altera_gpio_lite:ddio_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i     ; altgpio_one_bit     ; ddio         ;
;       |tmds_serial:tmds_serial_red|                                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_red                                                                                                      ; tmds_serial         ; work         ;
;          |ddio:ddio_inst_inv|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_red|ddio:ddio_inst_inv                                                                                   ; ddio                ; ddio         ;
;             |altera_gpio_lite:ddio_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_red|ddio:ddio_inst_inv|altera_gpio_lite:ddio_inst                                                        ; altera_gpio_lite    ; ddio         ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_red|ddio:ddio_inst_inv|altera_gpio_lite:ddio_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i   ; altgpio_one_bit     ; ddio         ;
;          |ddio:ddio_inst|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_red|ddio:ddio_inst                                                                                       ; ddio                ; ddio         ;
;             |altera_gpio_lite:ddio_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_red|ddio:ddio_inst|altera_gpio_lite:ddio_inst                                                            ; altera_gpio_lite    ; ddio         ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|hdmi:hdmi_inst|tmds_serial:tmds_serial_red|ddio:ddio_inst|altera_gpio_lite:ddio_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i       ; altgpio_one_bit     ; ddio         ;
;    |pll_hdmi:pll_hdmi_inst|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|pll_hdmi:pll_hdmi_inst                                                                                                                          ; pll_hdmi            ; work         ;
;       |altpll:altpll_component|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|pll_hdmi:pll_hdmi_inst|altpll:altpll_component                                                                                                  ; altpll              ; work         ;
;          |pll_hdmi_altpll:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ls|pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated                                                                   ; pll_hdmi_altpll     ; work         ;
;    |wave:wave_0|                                                      ; 1419 (1419) ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1367 (1367)  ; 0 (0)             ; 52 (52)          ; 0          ; |ls|wave:wave_0                                                                                                                                     ; wave                ; work         ;
;    |wave:wave_1|                                                      ; 1381 (1381) ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1340 (1340)  ; 1 (1)             ; 40 (40)          ; 0          ; |ls|wave:wave_1                                                                                                                                     ; wave                ; work         ;
;    |wave:wave_2|                                                      ; 1382 (1382) ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1340 (1340)  ; 1 (1)             ; 41 (41)          ; 0          ; |ls|wave:wave_2                                                                                                                                     ; wave                ; work         ;
;    |wave:wave_3|                                                      ; 1382 (1382) ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1340 (1340)  ; 0 (0)             ; 42 (42)          ; 0          ; |ls|wave:wave_3                                                                                                                                     ; wave                ; work         ;
+-----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+-----------+----------+---------------+---------------+-----------------------+----------+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+----------+------+
; clk_p.n   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; clk_p.p   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; red_p.n   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; red_p.p   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; green_p.n ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; green_p.p ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; blue_p.n  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; blue_p.p  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ec1_sw    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; osc       ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ec2_sw    ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; ec0_dt    ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; ec0_clk   ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; ec0_sw    ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; ec1_dt    ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; ec1_clk   ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; in[1]     ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; ec2_dt    ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; ec2_clk   ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; in[0]     ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; in[3]     ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; in[2]     ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
+-----------+----------+---------------+---------------+-----------------------+----------+------+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; ec1_sw                                     ;                   ;         ;
; osc                                        ;                   ;         ;
; ec2_sw                                     ;                   ;         ;
;      - debouncer:debouncer_sw2|out         ; 0                 ; 6       ;
; ec0_dt                                     ;                   ;         ;
;      - debouncer:debouncer_dt0|out~feeder  ; 0                 ; 6       ;
; ec0_clk                                    ;                   ;         ;
;      - debouncer:debouncer_clk0|out~feeder ; 1                 ; 6       ;
; ec0_sw                                     ;                   ;         ;
;      - debouncer:debouncer_sw0|out         ; 1                 ; 6       ;
; ec1_dt                                     ;                   ;         ;
;      - debouncer:debouncer_dt1|out         ; 1                 ; 6       ;
; ec1_clk                                    ;                   ;         ;
;      - debouncer:debouncer_clk1|out        ; 0                 ; 6       ;
; in[1]                                      ;                   ;         ;
;      - in_tmp[1]                           ; 0                 ; 6       ;
; ec2_dt                                     ;                   ;         ;
;      - debouncer:debouncer_dt2|out         ; 0                 ; 6       ;
; ec2_clk                                    ;                   ;         ;
;      - debouncer:debouncer_clk2|out~feeder ; 0                 ; 6       ;
; in[0]                                      ;                   ;         ;
;      - in_tmp[0]~feeder                    ; 0                 ; 6       ;
; in[3]                                      ;                   ;         ;
;      - in_tmp[3]~feeder                    ; 0                 ; 6       ;
; in[2]                                      ;                   ;         ;
;      - in_tmp[2]~feeder                    ; 1                 ; 6       ;
+--------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; channel:channel_0|ch[755]~323                                                                  ; LCCOMB_X55_Y13_N6  ; 41      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; channel:channel_0|hi~2                                                                         ; LCCOMB_X49_Y13_N2  ; 62      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_0|i[15]~42                                                                     ; LCCOMB_X46_Y13_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_0|low~1                                                                        ; LCCOMB_X45_Y9_N30  ; 58      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_1|ch[755]~321                                                                  ; LCCOMB_X20_Y24_N28 ; 42      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; channel:channel_1|hi~1                                                                         ; LCCOMB_X43_Y13_N30 ; 62      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_1|i[11]~42                                                                     ; LCCOMB_X44_Y13_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_1|low~1                                                                        ; LCCOMB_X45_Y17_N18 ; 58      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_2|hi~1                                                                         ; LCCOMB_X45_Y11_N30 ; 62      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_2|i[22]~32                                                                     ; LCCOMB_X55_Y27_N0  ; 39      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; channel:channel_2|i[22]~43                                                                     ; LCCOMB_X49_Y11_N22 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_2|low~1                                                                        ; LCCOMB_X47_Y11_N30 ; 58      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_3|ch[755]~321                                                                  ; LCCOMB_X31_Y15_N28 ; 42      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; channel:channel_3|hi~2                                                                         ; LCCOMB_X37_Y11_N30 ; 62      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_3|i[19]~42                                                                     ; LCCOMB_X36_Y14_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel:channel_3|low~2                                                                        ; LCCOMB_X41_Y14_N30 ; 58      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_clk0|st[0]                                                                 ; FF_X27_Y17_N21     ; 39      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_clk0|st~5                                                                  ; LCCOMB_X27_Y17_N14 ; 33      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_sw0|st[0]                                                                  ; FF_X37_Y18_N1      ; 35      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_sw0|st~3                                                                   ; LCCOMB_X37_Y18_N2  ; 33      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|LessThan2~18                                                    ; LCCOMB_X36_Y19_N22 ; 17      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|emi.sel_channel[0]                                              ; FF_X34_Y19_N9      ; 29      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|emi.sel_channel[1]                                              ; FF_X31_Y23_N17     ; 28      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|emi.sel_channel[1]~0                                            ; LCCOMB_X34_Y19_N12 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|emi.sel_channel[2]                                              ; FF_X31_Y23_N7      ; 28      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|emi.sel_channel[3]                                              ; FF_X31_Y23_N29     ; 27      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|emi.set_curs[5]~6                                               ; LCCOMB_X40_Y16_N2  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|set_string~13                                                   ; LCCOMB_X29_Y22_N6  ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|set_string~21                                                   ; LCCOMB_X31_Y22_N18 ; 15      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|set_string~26                                                   ; LCCOMB_X31_Y28_N24 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|set_string~29                                                   ; LCCOMB_X31_Y20_N6  ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|set_string~32                                                   ; LCCOMB_X31_Y20_N2  ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|set_string~39                                                   ; LCCOMB_X31_Y21_N10 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|set_string~41                                                   ; LCCOMB_X30_Y21_N4  ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|set_string~42                                                   ; LCCOMB_X27_Y23_N6  ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|set_string~8                                                    ; LCCOMB_X27_Y23_N14 ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_ch0.nchar[3]~0                                              ; LCCOMB_X29_Y27_N22 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_ch0.row[0]~5                                                ; LCCOMB_X27_Y23_N16 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_ch1.nchar[3]~0                                              ; LCCOMB_X27_Y23_N28 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_ch1.row[0]~9                                                ; LCCOMB_X27_Y23_N10 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_ch2.nchar[3]~0                                              ; LCCOMB_X29_Y23_N28 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_ch2.row[0]~6                                                ; LCCOMB_X29_Y23_N22 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_ch3.nchar[3]~0                                              ; LCCOMB_X31_Y26_N2  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_ch3.row[0]~5                                                ; LCCOMB_X34_Y25_N10 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_curs_val.nchar[0]~0                                         ; LCCOMB_X39_Y30_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_curs_val.row[3]~6                                           ; LCCOMB_X39_Y30_N18 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_first_curs.g[0]~2                                           ; LCCOMB_X34_Y21_N0  ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_first_curs.nchar[0]~0                                       ; LCCOMB_X32_Y32_N0  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_first_curs.row[3]~6                                         ; LCCOMB_X32_Y32_N14 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_ns.nchar[3]~0                                               ; LCCOMB_X32_Y18_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_ns.row[3]~14                                                ; LCCOMB_X32_Y18_N28 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_title.nchar[0]~0                                            ; LCCOMB_X34_Y23_N8  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_title.row[0]~13                                             ; LCCOMB_X34_Y23_N0  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_tm.nchar[3]~0                                               ; LCCOMB_X34_Y28_N26 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_tm.row[1]~12                                                ; LCCOMB_X31_Y28_N18 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_tm_val.nchar[0]~0                                           ; LCCOMB_X65_Y43_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display_data:display_data_inst|str_tm_val.row[3]~6                                             ; LCCOMB_X65_Y43_N0  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_curs|Equal0~0                                                                  ; LCCOMB_X35_Y20_N26 ; 11      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_curs|data[6]~38                                                                ; LCCOMB_X35_Y20_N22 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_scan|Equal0~0                                                                  ; LCCOMB_X41_Y16_N2  ; 11      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_scan|data[6]~32                                                                ; LCCOMB_X40_Y16_N6  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_sync[0]|Equal0~0                                                               ; LCCOMB_X52_Y13_N12 ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_sync[0]|data[0]~37                                                             ; LCCOMB_X52_Y13_N26 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_sync[1]|Equal0~0                                                               ; LCCOMB_X25_Y24_N24 ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_sync[1]|data[0]~37                                                             ; LCCOMB_X25_Y24_N18 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_sync[2]|Equal0~0                                                               ; LCCOMB_X40_Y23_N0  ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_sync[2]|data[0]~37                                                             ; LCCOMB_X52_Y23_N2  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_sync[3]|Equal0~0                                                               ; LCCOMB_X40_Y23_N4  ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; encoder:encoder_sync[3]|data[0]~37                                                             ; LCCOMB_X32_Y16_N30 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi_inst|sync:sync_inst|Equal0~3                                                         ; LCCOMB_X31_Y21_N4  ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi_inst|sync:sync_inst|s.de                                                             ; FF_X29_Y22_N9      ; 41      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi_inst|sync:sync_inst|x[10]                                                            ; FF_X36_Y18_N29     ; 20      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi_inst|tmds_serial:tmds_serial_blue|i[3]                                               ; FF_X27_Y37_N11     ; 11      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; osc                                                                                            ; PIN_26             ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 11      ; Clock                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 702     ; Clock                   ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 16      ; Clock                   ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; sync_in[0]                                                                                     ; FF_X71_Y19_N25     ; 972     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; sync_in[1]                                                                                     ; FF_X45_Y20_N5      ; 970     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; sync_in[2]                                                                                     ; FF_X74_Y17_N9      ; 974     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; sync_in[3]                                                                                     ; FF_X40_Y15_N5      ; 971     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; w_clk_smp                                                                                      ; LCCOMB_X43_Y8_N2   ; 4536    ; Clock                   ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; wave:wave_0|green~2                                                                            ; LCCOMB_X24_Y26_N8  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; wave:wave_0|i[19]~0                                                                            ; LCCOMB_X52_Y18_N0  ; 22      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; wave:wave_0|st[0]                                                                              ; FF_X36_Y24_N1      ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; wave:wave_1|i[6]~0                                                                             ; LCCOMB_X32_Y17_N0  ; 22      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; wave:wave_1|red~2                                                                              ; LCCOMB_X14_Y26_N24 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; wave:wave_1|st[0]                                                                              ; FF_X14_Y26_N31     ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; wave:wave_2|green~2                                                                            ; LCCOMB_X25_Y22_N2  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; wave:wave_2|i[20]~0                                                                            ; LCCOMB_X50_Y21_N10 ; 22      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; wave:wave_2|st[0]                                                                              ; FF_X31_Y22_N1      ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; wave:wave_3|i[1]~0                                                                             ; LCCOMB_X29_Y12_N28 ; 22      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; wave:wave_3|red~3                                                                              ; LCCOMB_X26_Y22_N12 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; wave:wave_3|st[0]                                                                              ; FF_X29_Y19_N1      ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1            ; 11      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1            ; 702     ; 44                                   ; Global Clock         ; GCLK19           ; --                        ;
; pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1            ; 16      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; w_clk_smp                                                                                      ; LCCOMB_X43_Y8_N2 ; 4536    ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; sync_in[2]                             ; 974     ;
; sync_in[0]                             ; 972     ;
; sync_in[3]                             ; 971     ;
; sync_in[1]                             ; 970     ;
; display_data:display_data_inst|Add0~18 ; 720     ;
+----------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 7           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 7           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 14          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 7           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; display_data:display_data_inst|lpm_mult:Mult1|mult_4qs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    display_data:display_data_inst|lpm_mult:Mult1|mult_4qs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y28_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; display_data:display_data_inst|lpm_mult:Mult2|mult_2qs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    display_data:display_data_inst|lpm_mult:Mult2|mult_2qs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y25_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; display_data:display_data_inst|lpm_mult:Mult5|mult_4qs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    display_data:display_data_inst|lpm_mult:Mult5|mult_4qs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y38_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; display_data:display_data_inst|lpm_mult:Mult6|mult_2qs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    display_data:display_data_inst|lpm_mult:Mult6|mult_2qs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y37_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; display_data:display_data_inst|lpm_mult:Mult3|mult_4qs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    display_data:display_data_inst|lpm_mult:Mult3|mult_4qs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y30_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; display_data:display_data_inst|lpm_mult:Mult4|mult_2qs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    display_data:display_data_inst|lpm_mult:Mult4|mult_2qs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y29_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; display_data:display_data_inst|lpm_mult:Mult0|mult_ons:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    display_data:display_data_inst|lpm_mult:Mult0|mult_ons:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 27,524 / 148,641 ( 19 % ) ;
; C16 interconnects     ; 217 / 5,382 ( 4 % )       ;
; C4 interconnects      ; 14,284 / 106,704 ( 13 % ) ;
; Direct links          ; 3,520 / 148,641 ( 2 % )   ;
; Global clocks         ; 4 / 20 ( 20 % )           ;
; Local interconnects   ; 10,942 / 49,760 ( 22 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 312 / 5,406 ( 6 % )       ;
; R4 interconnects      ; 15,732 / 147,764 ( 11 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.79) ; Number of LABs  (Total = 1426) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 60                             ;
; 2                                           ; 23                             ;
; 3                                           ; 12                             ;
; 4                                           ; 12                             ;
; 5                                           ; 14                             ;
; 6                                           ; 11                             ;
; 7                                           ; 22                             ;
; 8                                           ; 17                             ;
; 9                                           ; 21                             ;
; 10                                          ; 34                             ;
; 11                                          ; 28                             ;
; 12                                          ; 30                             ;
; 13                                          ; 37                             ;
; 14                                          ; 80                             ;
; 15                                          ; 152                            ;
; 16                                          ; 873                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.78) ; Number of LABs  (Total = 1426) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 935                            ;
; 1 Clock enable                     ; 120                            ;
; 1 Sync. clear                      ; 20                             ;
; 1 Sync. load                       ; 12                             ;
; 2 Clock enables                    ; 4                              ;
; 2 Clocks                           ; 18                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.09) ; Number of LABs  (Total = 1426) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 34                             ;
; 2                                            ; 37                             ;
; 3                                            ; 20                             ;
; 4                                            ; 23                             ;
; 5                                            ; 15                             ;
; 6                                            ; 10                             ;
; 7                                            ; 14                             ;
; 8                                            ; 15                             ;
; 9                                            ; 19                             ;
; 10                                           ; 20                             ;
; 11                                           ; 16                             ;
; 12                                           ; 29                             ;
; 13                                           ; 32                             ;
; 14                                           ; 43                             ;
; 15                                           ; 114                            ;
; 16                                           ; 215                            ;
; 17                                           ; 57                             ;
; 18                                           ; 45                             ;
; 19                                           ; 67                             ;
; 20                                           ; 79                             ;
; 21                                           ; 129                            ;
; 22                                           ; 125                            ;
; 23                                           ; 101                            ;
; 24                                           ; 87                             ;
; 25                                           ; 23                             ;
; 26                                           ; 10                             ;
; 27                                           ; 11                             ;
; 28                                           ; 8                              ;
; 29                                           ; 0                              ;
; 30                                           ; 7                              ;
; 31                                           ; 11                             ;
; 32                                           ; 9                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.48) ; Number of LABs  (Total = 1426) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 97                             ;
; 2                                               ; 115                            ;
; 3                                               ; 112                            ;
; 4                                               ; 121                            ;
; 5                                               ; 114                            ;
; 6                                               ; 116                            ;
; 7                                               ; 116                            ;
; 8                                               ; 87                             ;
; 9                                               ; 93                             ;
; 10                                              ; 85                             ;
; 11                                              ; 61                             ;
; 12                                              ; 67                             ;
; 13                                              ; 47                             ;
; 14                                              ; 43                             ;
; 15                                              ; 46                             ;
; 16                                              ; 103                            ;
; 17                                              ; 1                              ;
; 18                                              ; 0                              ;
; 19                                              ; 0                              ;
; 20                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 18.37) ; Number of LABs  (Total = 1426) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 20                             ;
; 3                                            ; 23                             ;
; 4                                            ; 58                             ;
; 5                                            ; 14                             ;
; 6                                            ; 20                             ;
; 7                                            ; 24                             ;
; 8                                            ; 22                             ;
; 9                                            ; 25                             ;
; 10                                           ; 40                             ;
; 11                                           ; 35                             ;
; 12                                           ; 37                             ;
; 13                                           ; 38                             ;
; 14                                           ; 36                             ;
; 15                                           ; 44                             ;
; 16                                           ; 86                             ;
; 17                                           ; 98                             ;
; 18                                           ; 89                             ;
; 19                                           ; 72                             ;
; 20                                           ; 64                             ;
; 21                                           ; 89                             ;
; 22                                           ; 73                             ;
; 23                                           ; 74                             ;
; 24                                           ; 55                             ;
; 25                                           ; 49                             ;
; 26                                           ; 44                             ;
; 27                                           ; 29                             ;
; 28                                           ; 34                             ;
; 29                                           ; 14                             ;
; 30                                           ; 18                             ;
; 31                                           ; 17                             ;
; 32                                           ; 23                             ;
; 33                                           ; 14                             ;
; 34                                           ; 18                             ;
; 35                                           ; 19                             ;
; 36                                           ; 4                              ;
; 37                                           ; 6                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 22        ; 6            ; 22        ; 0            ; 0            ; 22        ; 22        ; 0            ; 22        ; 22        ; 0            ; 8            ; 0            ; 0            ; 14           ; 0            ; 8            ; 14           ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 16           ; 0         ; 22           ; 22           ; 0         ; 0         ; 22           ; 0         ; 0         ; 22           ; 14           ; 22           ; 22           ; 8            ; 22           ; 14           ; 8            ; 22           ; 22           ; 22           ; 14           ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; clk_p.n            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_p.p            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_p.n            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_p.p            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_p.n          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_p.p          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_p.n           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_p.p           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ec1_sw             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; osc                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ec2_sw             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ec0_dt             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ec0_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ec0_sw             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ec1_dt             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ec1_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ec2_dt             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ec2_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                     ; Destination Clock(s)                                      ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------+
; pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[1],pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[2] ; pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[2] ; 367.1             ;
; pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[1]                                                           ; pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[2] ; 168.4             ;
+---------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                     ;
+---------------------------------------------------+---------------------------+-------------------+
; Source Register                                   ; Destination Register      ; Delay Added in ns ;
+---------------------------------------------------+---------------------------+-------------------+
; encoder:encoder_sync[0]|data[3]                   ; channel:channel_0|max[3]  ; 5.482             ;
; encoder:encoder_sync[0]|data[2]                   ; channel:channel_0|max[2]  ; 5.465             ;
; encoder:encoder_sync[0]|data[7]                   ; channel:channel_0|max[7]  ; 5.144             ;
; encoder:encoder_sync[0]|data[6]                   ; channel:channel_0|max[6]  ; 5.142             ;
; encoder:encoder_sync[0]|data[8]                   ; channel:channel_0|max[8]  ; 5.070             ;
; encoder:encoder_sync[1]|data[7]                   ; channel:channel_1|max[7]  ; 5.068             ;
; encoder:encoder_sync[1]|data[6]                   ; channel:channel_1|max[6]  ; 5.067             ;
; encoder:encoder_sync[1]|data[9]                   ; channel:channel_1|max[9]  ; 5.059             ;
; encoder:encoder_sync[1]|data[8]                   ; channel:channel_1|max[8]  ; 5.035             ;
; encoder:encoder_sync[1]|data[5]                   ; channel:channel_1|max[5]  ; 4.971             ;
; encoder:encoder_sync[0]|data[9]                   ; channel:channel_0|max[9]  ; 4.959             ;
; encoder:encoder_sync[0]|data[1]                   ; channel:channel_0|max[1]  ; 4.954             ;
; encoder:encoder_sync[1]|data[0]                   ; channel:channel_1|max[0]  ; 4.937             ;
; encoder:encoder_sync[0]|data[4]                   ; channel:channel_0|max[4]  ; 4.885             ;
; encoder:encoder_sync[3]|data[3]                   ; channel:channel_3|max[3]  ; 4.874             ;
; encoder:encoder_sync[3]|data[4]                   ; channel:channel_3|max[4]  ; 4.860             ;
; encoder:encoder_sync[3]|data[5]                   ; channel:channel_3|max[5]  ; 4.858             ;
; encoder:encoder_sync[1]|data[4]                   ; channel:channel_1|max[4]  ; 4.820             ;
; encoder:encoder_sync[1]|data[2]                   ; channel:channel_1|max[2]  ; 4.818             ;
; encoder:encoder_sync[1]|data[3]                   ; channel:channel_1|max[3]  ; 4.794             ;
; encoder:encoder_sync[2]|data[2]                   ; channel:channel_2|max[2]  ; 4.764             ;
; encoder:encoder_sync[3]|data[8]                   ; channel:channel_3|max[8]  ; 4.759             ;
; encoder:encoder_sync[3]|data[7]                   ; channel:channel_3|max[7]  ; 4.757             ;
; encoder:encoder_sync[3]|data[6]                   ; channel:channel_3|max[6]  ; 4.756             ;
; encoder:encoder_sync[0]|data[0]                   ; channel:channel_0|max[0]  ; 4.728             ;
; encoder:encoder_sync[2]|data[9]                   ; channel:channel_2|max[9]  ; 4.727             ;
; encoder:encoder_sync[1]|data[1]                   ; channel:channel_1|max[1]  ; 4.719             ;
; encoder:encoder_sync[0]|data[5]                   ; channel:channel_0|max[5]  ; 4.718             ;
; encoder:encoder_sync[3]|data[9]                   ; channel:channel_3|max[9]  ; 4.718             ;
; encoder:encoder_sync[2]|data[8]                   ; channel:channel_2|max[8]  ; 4.680             ;
; display_data:display_data_inst|emi.sel_channel[3] ; channel:channel_3|max[8]  ; 4.671             ;
; display_data:display_data_inst|emi.sel_channel[1] ; channel:channel_1|max[7]  ; 4.598             ;
; encoder:encoder_sync[2]|data[3]                   ; channel:channel_2|max[3]  ; 4.559             ;
; encoder:encoder_sync[2]|data[0]                   ; channel:channel_2|max[0]  ; 4.524             ;
; encoder:encoder_sync[3]|data[2]                   ; channel:channel_3|max[2]  ; 4.501             ;
; encoder:encoder_sync[3]|data[1]                   ; channel:channel_3|max[1]  ; 4.499             ;
; display_data:display_data_inst|emi.sel_channel[2] ; channel:channel_2|max[8]  ; 4.476             ;
; encoder:encoder_sync[2]|data[5]                   ; channel:channel_2|max[5]  ; 4.443             ;
; encoder:encoder_sync[2]|data[4]                   ; channel:channel_2|max[4]  ; 4.401             ;
; encoder:encoder_sync[3]|data[0]                   ; channel:channel_3|max[0]  ; 4.362             ;
; encoder:encoder_sync[2]|data[1]                   ; channel:channel_2|max[1]  ; 4.342             ;
; display_data:display_data_inst|emi.sel_channel[0] ; channel:channel_0|max[6]  ; 4.324             ;
; encoder:encoder_sync[2]|data[6]                   ; channel:channel_2|max[6]  ; 3.877             ;
; channel:channel_1|max[0]                          ; channel:channel_1|max[0]  ; 3.639             ;
; channel:channel_0|max[2]                          ; channel:channel_0|max[2]  ; 3.622             ;
; channel:channel_1|max[1]                          ; channel:channel_1|max[1]  ; 3.608             ;
; channel:channel_0|max[3]                          ; channel:channel_0|max[3]  ; 3.587             ;
; channel:channel_2|max[0]                          ; channel:channel_2|max[0]  ; 3.577             ;
; channel:channel_2|max[3]                          ; channel:channel_2|max[3]  ; 3.554             ;
; channel:channel_0|max[1]                          ; channel:channel_0|max[1]  ; 3.551             ;
; channel:channel_0|max[0]                          ; channel:channel_0|max[0]  ; 3.535             ;
; channel:channel_2|max[2]                          ; channel:channel_2|max[2]  ; 3.515             ;
; channel:channel_1|max[6]                          ; channel:channel_1|max[6]  ; 3.509             ;
; channel:channel_1|max[7]                          ; channel:channel_1|max[7]  ; 3.503             ;
; channel:channel_0|max[6]                          ; channel:channel_0|max[6]  ; 3.491             ;
; encoder:encoder_sync[2]|data[7]                   ; channel:channel_2|max[7]  ; 3.469             ;
; channel:channel_0|max[7]                          ; channel:channel_0|max[7]  ; 3.463             ;
; channel:channel_1|max[2]                          ; channel:channel_1|max[2]  ; 3.448             ;
; channel:channel_1|max[5]                          ; channel:channel_1|max[5]  ; 3.441             ;
; channel:channel_2|max[1]                          ; channel:channel_2|max[1]  ; 3.437             ;
; channel:channel_3|max[1]                          ; channel:channel_3|max[1]  ; 3.434             ;
; channel:channel_1|max[8]                          ; channel:channel_1|max[8]  ; 3.432             ;
; channel:channel_1|max[3]                          ; channel:channel_1|max[3]  ; 3.430             ;
; channel:channel_2|max[8]                          ; channel:channel_2|max[8]  ; 3.426             ;
; channel:channel_0|max[4]                          ; channel:channel_0|max[4]  ; 3.398             ;
; channel:channel_3|max[3]                          ; channel:channel_3|max[3]  ; 3.393             ;
; channel:channel_1|max[4]                          ; channel:channel_1|max[4]  ; 3.371             ;
; channel:channel_3|max[6]                          ; channel:channel_3|max[6]  ; 3.343             ;
; channel:channel_3|max[2]                          ; channel:channel_3|max[2]  ; 3.341             ;
; channel:channel_3|max[7]                          ; channel:channel_3|max[7]  ; 3.324             ;
; channel:channel_3|max[5]                          ; channel:channel_3|max[5]  ; 3.275             ;
; channel:channel_3|max[4]                          ; channel:channel_3|max[4]  ; 3.272             ;
; channel:channel_3|max[8]                          ; channel:channel_3|max[8]  ; 3.270             ;
; channel:channel_3|max[0]                          ; channel:channel_3|max[0]  ; 3.262             ;
; channel:channel_0|max[8]                          ; channel:channel_0|max[8]  ; 3.247             ;
; channel:channel_0|max[5]                          ; channel:channel_0|max[5]  ; 3.191             ;
; encoder:encoder_scan|data[8]                      ; channel:channel_1|low[60] ; 3.189             ;
; encoder:encoder_scan|data[9]                      ; channel:channel_1|low[60] ; 3.189             ;
; encoder:encoder_scan|data[7]                      ; channel:channel_1|low[60] ; 3.189             ;
; encoder:encoder_scan|data[5]                      ; channel:channel_1|low[60] ; 3.189             ;
; encoder:encoder_scan|data[4]                      ; channel:channel_1|low[60] ; 3.189             ;
; encoder:encoder_scan|data[3]                      ; channel:channel_1|low[60] ; 3.189             ;
; encoder:encoder_scan|data[6]                      ; channel:channel_1|low[60] ; 3.189             ;
; channel:channel_2|max[4]                          ; channel:channel_2|max[4]  ; 3.186             ;
; channel:channel_2|max[5]                          ; channel:channel_2|max[5]  ; 3.174             ;
; channel:channel_2|max[9]                          ; channel:channel_2|max[9]  ; 3.102             ;
; channel:channel_1|max[9]                          ; channel:channel_1|max[9]  ; 3.060             ;
; encoder:encoder_scan|data[2]                      ; channel:channel_1|low[60] ; 2.981             ;
; encoder:encoder_scan|data[1]                      ; channel:channel_1|low[60] ; 2.981             ;
; encoder:encoder_scan|data[0]                      ; channel:channel_1|low[60] ; 2.981             ;
; channel:channel_0|max[9]                          ; channel:channel_0|max[9]  ; 2.973             ;
; channel:channel_3|max[9]                          ; channel:channel_3|max[9]  ; 2.897             ;
; channel:channel_2|max[6]                          ; channel:channel_2|max[6]  ; 2.832             ;
; channel:channel_2|max[7]                          ; channel:channel_2|max[7]  ; 2.118             ;
; channel:channel_3|i[30]                           ; channel:channel_3|i[31]   ; 1.397             ;
; channel:channel_3|i[29]                           ; channel:channel_3|i[31]   ; 1.397             ;
; channel:channel_3|i[28]                           ; channel:channel_3|i[31]   ; 1.397             ;
; channel:channel_3|i[27]                           ; channel:channel_3|i[31]   ; 1.397             ;
; channel:channel_3|i[26]                           ; channel:channel_3|i[31]   ; 1.397             ;
; channel:channel_3|i[25]                           ; channel:channel_3|i[31]   ; 1.397             ;
+---------------------------------------------------+---------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50SAE144C8G for design "ls"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/git/open-fpga/FpgaProjects/LogicSlice/db/pll_hdmi_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[0] port File: C:/git/open-fpga/FpgaProjects/LogicSlice/db/pll_hdmi_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[1] port File: C:/git/open-fpga/FpgaProjects/LogicSlice/db/pll_hdmi_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[2] port File: C:/git/open-fpga/FpgaProjects/LogicSlice/db/pll_hdmi_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M50SAE144C8GES is compatible
    Info (176445): Device 10M40SAE144C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location 16
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location 17
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location 18
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location 19
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location 128
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location 130
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location 136
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location 138
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332104): Reading SDC File: 'ls.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_hdmi_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_hdmi_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll_hdmi_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[2]} {pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000          osc
    Info (332111):    2.500 pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   12.500 pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    5.000 pll_hdmi_inst|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/git/open-fpga/FpgaProjects/LogicSlice/db/pll_hdmi_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: C:/git/open-fpga/FpgaProjects/LogicSlice/db/pll_hdmi_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node pll_hdmi:pll_hdmi_inst|altpll:altpll_component|pll_hdmi_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1) File: C:/git/open-fpga/FpgaProjects/LogicSlice/db/pll_hdmi_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node w_clk_smp  File: C:/git/open-fpga/FpgaProjects/LogicSlice/ls.sv Line: 24
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:49
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X56_Y22 to location X66_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:32
Info (11888): Total time spent on timing analysis during the Fitter is 18.58 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:16
Info (144001): Generated suppressed messages file C:/git/open-fpga/FpgaProjects/LogicSlice/output_files/ls.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5842 megabytes
    Info: Processing ended: Fri Nov 19 17:10:01 2021
    Info: Elapsed time: 00:02:12
    Info: Total CPU time (on all processors): 00:04:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/git/open-fpga/FpgaProjects/LogicSlice/output_files/ls.fit.smsg.


