# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 28
attribute \dynports 1
attribute \top 1
attribute \src "dut.sv:1.1-26.10"
module \sp_read_first
  parameter \ABITS 4
  parameter \WIDTH 8
  attribute \src "dut.sv:19.2-25.5"
  wire width 4 $0$memwr$\mem$dut.sv:22$1_ADDR[3:0]$3
  attribute \src "dut.sv:19.2-25.5"
  wire width 8 $0$memwr$\mem$dut.sv:22$1_DATA[7:0]$4
  attribute \src "dut.sv:19.2-25.5"
  wire width 8 $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5
  attribute \src "dut.sv:24.15-24.18"
  wire width 8 $memrd$\mem$dut.sv:24$9_DATA
  attribute \src "dut.sv:8.20-8.26"
  wire width 4 input 4 \addr_a
  attribute \src "dut.sv:6.8-6.11"
  wire input 1 \clk
  attribute \init 8'00000000
  attribute \src "dut.sv:10.25-10.32"
  wire width 8 output 6 \rdata_a
  attribute \src "dut.sv:7.16-7.22"
  wire input 3 \rden_a
  attribute \src "dut.sv:9.20-9.27"
  wire width 8 input 5 \wdata_a
  attribute \src "dut.sv:7.8-7.14"
  wire input 2 \wren_a
  attribute \src "dut.sv:12.18-12.21"
  memory width 8 size 16 \mem
  attribute \src "dut.sv:19.2-25.5"
  cell $dffe $auto$ff.cc:266:slice$27
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 8
    connect \CLK \clk
    connect \D $memrd$\mem$dut.sv:24$9_DATA
    connect \EN \rden_a
    connect \Q \rdata_a
  end
  attribute \src "dut.sv:22.4-22.26"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$26
    parameter \ABITS 4
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\mem"
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \WIDTH 8
    connect \ADDR $0$memwr$\mem$dut.sv:22$1_ADDR[3:0]$3
    connect \CLK \clk
    connect \DATA $0$memwr$\mem$dut.sv:22$1_DATA[7:0]$4
    connect \EN { $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] }
  end
  attribute \src "dut.sv:24.15-24.18"
  cell $memrd $memrd$\mem$dut.sv:24$9
    parameter \ABITS 4
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\mem"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr_a
    connect \CLK 1'x
    connect \DATA $memrd$\mem$dut.sv:24$9_DATA
    connect \EN 1'x
  end
  attribute \full_case 1
  attribute \src "dut.sv:21.7-21.13|dut.sv:21.3-22.27"
  cell $mux $procmux$12
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S \wren_a
    connect \Y $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7]
  end
  attribute \full_case 1
  attribute \src "dut.sv:21.7-21.13|dut.sv:21.3-22.27"
  cell $mux $procmux$15
    parameter \WIDTH 8
    connect \A 8'x
    connect \B \wdata_a
    connect \S \wren_a
    connect \Y $0$memwr$\mem$dut.sv:22$1_DATA[7:0]$4
  end
  attribute \full_case 1
  attribute \src "dut.sv:21.7-21.13|dut.sv:21.3-22.27"
  cell $mux $procmux$18
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \addr_a
    connect \S \wren_a
    connect \Y $0$memwr$\mem$dut.sv:22$1_ADDR[3:0]$3
  end
  connect $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [6:0] { $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] $0$memwr$\mem$dut.sv:22$1_EN[7:0]$5 [7] }
end
