{"hands_on_practices": [{"introduction": "理解门传播延迟的第一步是能够计算信号通过一个简单组合逻辑电路所需的时间。这个练习将引导你完成一个基本但至关重要的任务：沿着一条特定的信号路径，累加路径上每个逻辑门的延迟，从而确定从输入变化到输出稳定所需总传播延迟。掌握这项技能是进行更复杂时序分析的基础。[@problem_id:1939407]", "problem": "在设计一个专用的高速数据路径仲裁器时，一个关键控制信号 $F$ 是基于四个输入 $A$、$B$、$C$ 和 $D$ 生成的。该逻辑关系由布尔表达式 $F = (A+B) \\cdot (C+D)$ 定义。该电路由一个标准双输入逻辑门网络实现。根据所使用的工艺库，任何双输入或门的传播延迟为 $t_{p,\\text{OR}} = 1.35$ 纳秒 (ns)，任何双输入与门的传播延迟为 $t_{p,\\text{AND}} = 0.95$ ns。\n\n为了进行正确的时序分析，确定输入信号的变化影响到最终输出所需的时间是至关重要的。计算从输入信号 $B$ 改变其状态的时刻起，到输出 $F$ 保证稳定并反映这一变化为止的总传播延迟，单位为纳秒 (ns)。", "solution": "给定布尔函数 $F=(A+B)\\cdot(C+D)$，该函数使用双输入门实现。设中间节点定义为 $X=A+B$（双输入或门）和 $Y=C+D$（双输入或门），最终输出为 $F=X\\cdot Y$（双输入与门）。\n\n从一个输入到输出的传播延迟是沿着从该输入到输出的一条敏感路径上所有门延迟的总和。为了使输入 $B$ 的变化能影响到 $F$，其路径为\n$$B \\rightarrow X=A+B \\rightarrow F=X\\cdot Y.$$\n这条路径穿过一个或门，然后是一个与门。\n\n为了让 $B$ 的变化能反映到 $F$ 上，与门的另一个输入必须处于非控制值。由于与门 (AND) 的控制值为 $0$，我们要求 $Y=C+D=1$ 在转换期间保持稳定；这使得该路径被敏感化，从而 $X$ 的变化能够传播到 $F$。\n\n因此，从 $B$ 到 $F$ 的总传播延迟是生成 $X$ 的或门和生成 $F$ 的与门的传播延迟之和：\n$$t_{B\\to F}=t_{p,\\text{OR}}+t_{p,\\text{AND}}.$$\n代入给定值，\n$$t_{B\\to F}=1.35+0.95=2.30.$$\n要求的单位是纳秒，所以数值为 $2.30$。", "answer": "$$\\boxed{2.30}$$", "id": "1939407"}, {"introduction": "在真实的元器件中，逻辑门的上升延迟 ($t_{pLH}$) 和下降延迟 ($t_{pHL}$) 往往是不同的，这种非对称性会对信号的完整性产生显著影响。本练习探讨了一个实际场景，一个逻辑脉冲通过一个与门，你将计算输出脉冲的宽度如何因非对称延迟而发生改变。通过这个实践，你将更深入地理解为什么在高速数字电路设计中必须考虑脉冲失真问题。[@problem_id:1939384]", "problem": "在一个数字信号处理单元的设计中，使用了一个双输入与门来控制一个数据脉冲的通过。该门的一个输入端，标记为 `A`，连接到一个静态“使能”信号，该信号保持在恒定的逻辑“1”状态。另一个输入端 `B` 接收一个单一的矩形脉冲。输入端 `B` 的脉冲初始为逻辑“0”，在 $t = 50.15$ ns 的精确时刻跳变为逻辑“1”，并在 $t = 200.65$ ns 时跳变回逻辑“0”。\n\n该与门并非理想器件，其输出跳变表现出不同的传播延迟。低到高传播延迟（$t_{pLH}$）指定为 $15.52$ ns，高到低传播延迟（$t_{pHL}$）指定为 $10.81$ ns。\n\n计算该与门输出保持在逻辑“1”状态的总持续时间。你的答案应以纳秒（ns）为单位，并四舍五入到三位有效数字。", "solution": "设输出表示为 $Y(t)$，脉冲输入表示为 $B(t)$。对于一个 $A=1$ 的与门，其输出会跟随输入 $B$，但会受到该门的传播延迟的影响。\n\n当输入 $B$ 在时刻 $t_{rB}$ 从低电平跳变为高电平时，输出在以下时刻从低电平跳变为高电平：\n$$\nt_{rY} = t_{rB} + t_{pLH}.\n$$\n当输入 $B$ 在时刻 $t_{fB}$ 从高电平跳变为低电平时，输出在以下时刻从高电平跳变为低电平：\n$$\nt_{fY} = t_{fB} + t_{pHL}.\n$$\n因此，输出保持高电平的持续时间为\n$$\nT_{YH} = t_{fY} - t_{rY} = (t_{fB} - t_{rB}) + (t_{pHL} - t_{pLH}).\n$$\n已知 $t_{rB} = 50.15\\,\\mathrm{ns}$，$t_{fB} = 200.65\\,\\mathrm{ns}$，$t_{pLH} = 15.52\\,\\mathrm{ns}$ 和 $t_{pHL} = 10.81\\,\\mathrm{ns}$，计算：\n$$\nt_{fB} - t_{rB} = 200.65\\,\\mathrm{ns} - 50.15\\,\\mathrm{ns} = 150.50\\,\\mathrm{ns},\n$$\n$$\nt_{pHL} - t_{pLH} = 10.81\\,\\mathrm{ns} - 15.52\\,\\mathrm{ns} = -4.71\\,\\mathrm{ns}.\n$$\n因此，\n$$\nT_{YH} = 150.50\\,\\mathrm{ns} + (-4.71\\,\\mathrm{ns}) = 145.79\\,\\mathrm{ns}.\n$$\n四舍五入到三位有效数字，结果为 $146\\,\\mathrm{ns}$。", "answer": "$$\\boxed{146}$$", "id": "1939384"}, {"introduction": "传播延迟最直接和最棘手的后果之一是产生时序竞争，即通常所说的“毛刺” (glitch)。本练习将展示在一个标准的“与或” (Sum-of-Products) 逻辑电路中，由于不同信号路径的延迟不相等，即使逻辑功能本身是正确的，输出端也可能出现短暂的错误脉冲。通过计算这个毛刺的持续时间，你将学会如何量化这种不希望出现的行为，这是诊断和消除时序问题的关键一步。[@problem_id:1939414]", "problem": "一个数字逻辑电路被设计用于实现布尔函数 $F(A, B, C) = AB + \\bar{A}C$。该电路由一个标准的二级“积之和”结构构成：补数 $\\bar{A}$ 由一个输入为 $A$ 的非门生成。两个独立的双输入与门的输出计算乘积项（$AB$ 和 $\\bar{A}C$），然后它们的输出被送入一个双输入或门以产生最终输出 $F$。\n\n这些门的传播延迟如下：\n- 非门: $t_{p,\\text{NOT}} = 2.1 \\text{ ns}$\n- 双输入与门: $t_{p,\\text{AND}} = 3.5 \\text{ ns}$\n- 双输入或门: $t_{p,\\text{OR}} = 4.2 \\text{ ns}$\n\n考虑一种情况，其中输入 $B$ 和 $C$ 稳定保持在逻辑 '1'。在时间 $t=0$ 时，输入 $A$ 从逻辑 '1' 跃变到逻辑 '0'。由于信号路径上的传播延迟不同，一个暂时的、不希望出现的脉冲，称为静态冒险或毛刺，会出现在输出 $F$ 上。\n\n计算这个毛刺的时间宽度。以纳秒（ns）为单位表示您的最终答案，并四舍五入到两位有效数字。", "solution": "我们分析在 $B=1$ 和 $C=1$ 保持不变的情况下，从输入 $A$ 到或门的两条信号路径。设门的传播延迟分别用符号 $t_{\\text{NOT}}$、$t_{\\text{AND}}$ 和 $t_{\\text{OR}}$ 表示。\n\n在 $t=0$ 之前，$A=1$，所以 $AB=1$ 且 $\\bar{A}C=0$，因此 $F=1$。在 $t=0$ 时，$A$ 发生 $1 \\to 0$ 的跃变。\n\n路径1（项 $AB$）：输入 $A$ 直接驱动一个与 $B=1$ 相连的双输入与门。在经过与门的延迟后，乘积 $AB$ 在或门的输入端发生 $1 \\to 0$ 的跃变\n$$\nt_{AB,\\text{OR-in}}=t_{\\text{AND}}.\n$$\n包括或门在内，输出 $F$ 上相应的下降沿会出现在\n$$\nt_{\\text{fall at }F}=t_{\\text{AND}}+t_{\\text{OR}}.\n$$\n\n路径2（项 $\\bar{A}C$）：输入 $A$ 首先通过非门，因此在 $t_{\\text{NOT}}$ 延迟后 $\\bar{A}$ 变为 $1$，然后与 $C=1$ 相连的双输入与门在或门的输入端产生 $\\bar{A}C$ 的 $0 \\to 1$ 跃变，这需要再经过一个 $t_{\\text{AND}}$ 的延迟：\n$$\nt_{\\bar{A}C,\\text{OR-in}}=t_{\\text{NOT}}+t_{\\text{AND}}.\n$$\n包括或门在内，输出 $F$ 上相应的上升沿会出现在\n$$\nt_{\\text{rise at }F}=t_{\\text{NOT}}+t_{\\text{AND}}+t_{\\text{OR}}.\n$$\n\n在时间 $t_{\\text{AND}}$ 和 $t_{\\text{NOT}}+t_{\\text{AND}}$ 之间，或门输入端的两个乘积项都为 $0$，因此其输入端的逻辑或值在此时间区间内为 $0$，区间长度为\n$$\n\\Delta t_{\\text{OR-in}}=\\left(t_{\\text{NOT}}+t_{\\text{AND}}\\right)-t_{\\text{AND}}=t_{\\text{NOT}}.\n$$\n或门对下降沿和上升沿都增加了相同的延迟 $t_{\\text{OR}}$，这会将毛刺在时间上平移，但不会改变其持续时间。因此，输出 $F$ 上的毛刺宽度为\n$$\n\\Delta t=t_{\\text{NOT}}.\n$$\n\n代入给定的数值 $t_{\\text{NOT}}=2.1\\ \\text{ns}$ 并四舍五入到两位有效数字，得到\n$$\n\\Delta t=2.1\\ \\text{ns}.\n$$", "answer": "$$\\boxed{2.1}$$", "id": "1939414"}]}