{"patent_id": "10-2022-0036321", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0138356", "출원번호": "10-2022-0036321", "발명의 명칭": "메모리 장치 및 그 동작 방법", "출원인": "에스케이하이닉스 주식회사", "발명자": "탁재일"}}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 워드라인들과 연결된 복수의 메모리 셀들을 포함하는 메모리 블록;상기 복수의 워드라인들 중에서 선택 워드라인에 리드 전압을 인가하고, 상기 선택 워드라인과 다른 비선택 워드라인들 중에서 상기 선택 워드라인과 인접한 타겟 워드라인들에 제1 패스 전압을 인가하는 리드 동작을 수행하는 주변 회로; 및상기 리드 전압을 리드 전압 변화량에 따라 감소시키고, 상기 리드 전압이 감소하는 시점에 상기 제1 패스 전압을 상기 리드 전압 변화량보다 작은 패스 전압 변화량에 따라 감소시키는 제어 로직;을 포함하는 메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 제어 로직은,상기 비선택 워드라인들 중에서 상기 타겟 워드라인들과 다른 워드라인들에 제2 패스 전압을 인가하고, 상기 리드 전압이 감소하는 시점에 상기 제2 패스 전압의 레벨을 유지하도록 상기 주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 제어 로직은,상기 리드 동작을 수행하기 전에, 상기 선택 워드라인, 상기 타겟 워드라인들 및 상기 다른 워드라인들에 오버차지 전압을 인가하도록 상기 주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 제어 로직은,상기 오버차지 전압의 레벨이 기준 레벨에 도달할 때까지 상기 오버차지 전압의 레벨을 상승시키고,상기 오버차지 전압의 레벨이 상기 기준 레벨에 도달하면, 상기 기준 레벨 및 상기 리드 전압 변화량의 차이만큼 감소한 레벨을 갖는 상기 리드 전압을 상기 선택 워드라인에 인가하고, 상기 기준 레벨 및 상기 패스 전압변화량의 차이만큼 감소된 레벨을 갖는 상기 제1 패스 전압을 상기 타겟 워드라인들에 인가하는 메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 제어 로직은,제1 전압 레벨을 갖는 상기 리드 전압을 상기 선택 워드라인에 인가함으로써 상기 복수의 메모리 셀들 중 상기선택 워드라인에 연결된 선택 메모리 셀들의 상태를 센싱한 이후에, 상기 리드 전압 변화량에 따라 상기 제1 전압 레벨에서 제2 전압 레벨이 되도록 상기 리드 전압을 감소시키고, 상기 리드 전압이 감소하는 시점에 상기 제공개특허 10-2023-0138356-3-1 패스 전압을 상기 패스 전압 변화량에 따라 감소시키는 동작 제어부;를 포함하는 메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 제1 전압 레벨은 복수의 프로그램 상태들 중에서 제1 프로그램 상태를 센싱하는 전압 레벨이고, 상기 제2전압 레벨은 상기 복수의 프로그램 상태들 중에서 상기 제1 프로그램 상태보다 낮은 제2 프로그램 상태를 센싱하는 전압 레벨인 메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 제어 로직은,복수의 기준 시간들 각각에 대응되는 상기 리드 전압 변화량의 값 및 상기 패스 전압 변화량의 값을 포함하는전압 정보를 저장하는 테이블 저장부;를 포함하는 메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 제어 로직은,상기 복수의 기준 시간들 중에서 제1 기준 시간에 도달하면, 상기 제1 기준 시간에 대응되는 상기 리드 전압 변화량의 제1 값에 따라 상기 리드 전압을 감소시키고, 상기 리드 전압이 감소하는 시점에 상기 제1 기준 시간에대응되는 상기 패스 전압 변화량의 제1 값에 따라 상기 제1 패스 전압을 감소시키고,상기 복수의 기준 시간들 중에서 상기 제1 기준 시간 이후의 제2 기준 시간에 도달하면, 상기 제2 기준 시간에대응되는 상기 리드 전압 변화량의 제2 값에 따라 상기 리드 전압을 감소시키고, 상기 리드 전압이 감소하는 시점에 상기 제2 기준 시간에 대응되는 상기 패스 전압 변화량의 제2 값에 따라 상기 제1 패스 전압을 감소시키는메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 패스 전압 변화량의 제1 값은 상기 리드 전압 변화량의 제1 값에 제1 비율 값을 곱한 값이고, 상기 패스전압 변화량의 제2 값은 상기 리드 전압 변화량의 제2 값에 제2 비율 값을 곱한 값인 메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 제1 비율 값은, 상기 제2 비율 값과 같거나 큰 값인 메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9항에 있어서,공개특허 10-2023-0138356-4-상기 제1 비율 값은, 상기 제2 비율 값과 같거나 작은 값인 메모리 장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제7항에 있어서,상기 제어 로직은,상기 복수의 기준 시간들 중 어느 하나의 기준 시간에 도달할 때마다, 상기 어느 하나의 기준 시간에 대응되는상기 리드 전압 변화량의 값에 따라 상기 리드 전압을 감소시키고, 상기 리드 전압이 감소하는 시점에 상기 어느 하나의 기준 시간에 대응되는 상기 패스 전압 변화량의 값에 따라 상기 제1 패스 전압을 감소시키는 메모리장치."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "메모리 장치에 포함된 메모리 블록에 연결된 복수의 워드라인들 중 선택 워드라인에 리드 전압을 인가하고, 비선택 워드라인들에 패스 전압들을 인가하는 단계;제1 전압 변화량에 따라 상기 리드 전압을 하강시키는 단계; 및상기 리드 전압이 하강될 때, 상기 제1 전압 변화량보다 작은 제2 전압 변화량에 따라 상기 비선택 워드라인들중 상기 선택 워드라인과 인접한 타겟 워드라인에 인가되는 패스 전압을 하강시키는 단계;를 포함하는 메모리장치의 동작 방법."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 리드 전압이 하강될 때, 상기 비선택 워드라인들 중에서 상기 타겟 워드라인들과 다른 워드라인들에 인가되는 패스 전압의 레벨을 유지하는 단계;를 더 포함하는 메모리 장치의 동작 방법."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서, 상기 리드 전압 및 상기 패스 전압들을 인가하기 전에, 상기 선택 워드라인, 상기 타겟 워드라인들 및 상기 다른 워드라인들에 오버차지 전압을 인가하는 단계;를 더 포함하는 메모리 장치의 동작 방법."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 리드 전압 및 상기 패스 전압들을 인가하는 단계는,상기 오버차지 전압의 레벨이 기준 레벨에 도달할 때까지 상기 오버차지 전압의 레벨을 상승시키는 단계; 및상기 오버차지 전압의 레벨이 상기 기준 레벨에 도달하면, 상기 기준 레벨 및 상기 리드 전압 변화량의 차이만큼 하강된 레벨을 갖는 상기 리드 전압을 상기 선택 워드라인에 인가하고, 상기 기준 레벨 및 상기 패스 전압변화량의 차이만큼 하강된 레벨을 갖는 상기 패스 전압을 상기 타겟 워드라인들에 인가하는 단계;를 포함하는메모리 장치의 동작 방법."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "공개특허 10-2023-0138356-5-제13항에 있어서,제1 전압 레벨을 갖는 상기 리드 전압을 상기 선택 워드라인에 인가함으로써 상기 메모리 블록에 포함된 복수의메모리 셀들 중 상기 선택 워드라인에 연결된 선택 메모리 셀들의 상태를 센싱하는 단계;를 더 포함하고, 상기 리드 전압을 하강시키는 단계는,상기 선택 메모리 셀들의 상태가 센싱된 이후에 상기 제1 전압 변화량에 따라 상기 제1 전압 레벨에서 제2 전압레벨이 되도록 상기 리드 전압을 하강시키는 메모리 장치의 동작 방법."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서,상기 제1 전압 레벨은 복수의 프로그램 상태들 중에서 제1 프로그램 상태를 센싱하는 전압 레벨이고, 상기 제2전압 레벨은 상기 복수의 프로그램 상태들 중에서 상기 제1 프로그램 상태보다 낮은 제2 프로그램 상태를 센싱하는 전압 레벨인 메모리 장치의 동작 방법."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제13항에 있어서,상기 제1 전압 변화량에 1 보다 작은 비율 값을 곱한 값을 상기 제2 전압 변화량으로 결정하는 단계;를 더 포함하는 메모리 장치의 동작 방법."}
{"patent_id": "10-2022-0036321", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제13항에 있어서,상기 리드 전압이 하강된 시점에서 기준 시간이 경과하면, 상기 제1 전압 변화량에 따라 상기 리드 전압을 하강시키고, 상기 제2 전압 변화량에 따라 상기 타겟 워드라인에 인가되는 패스 전압을 하강시키는 단계;를 더 포함하는 메모리 장치의 동작 방법."}
{"patent_id": "10-2022-0036321", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 기술에 따른 메모리 장치는 복수의 워드라인들과 연결된 복수의 메모리 셀들을 포함하는 메모리 블록, 복수의 워드라인들 중에서 선택 워드라인에 리드 전압을 인가하고, 선택 워드라인과 다른 비선택 워드라인들 중에서 선 택 워드라인과 인접한 타겟 워드라인들에 제1 패스 전압을 인가하는 리드 동작을 수행하는 주변 회로, 및 리드 전압을 리드 전압 변화량에 따라 감소시키고, 리드 전압이 감소하는 시점에 제1 패스 전압을 리드 전압 변화량보 다 작은 패스 전압 변화량에 따라 감소시키는 제어 로직을 포함한다."}
{"patent_id": "10-2022-0036321", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 전자 장치에 관한 것으로, 보다 구체적으로 본 개시는 메모리 장치 및 그 동작 방법에 관한 것이다."}
{"patent_id": "10-2022-0036321", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치 는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치 는 휘발성 메모리 장치(Volatile Memory)와 비휘발성 메모리 장치(Non Volatile Memory)로 구분된다. 휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸 되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM) 등이 있다. 비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다. 리드 동작은 메모리 장치에 저장된 데이터를 리드하는 동작이다. 구체적으로, 리드 동작은 선택 워드라인에 리 드 전압을 인가하고 비선택 워드라인에 패스 전압을 인가하는 동작이다. 리드 동작의 동작 시간을 감소시키기"}
{"patent_id": "10-2022-0036321", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "위해 워드라인에 인가되는 전압의 레벨을 정확하고 빠르게 제어하는 기술이 요구되고 있다. 발명의 내용"}
{"patent_id": "10-2022-0036321", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 실시 예에 따르면, 리드 동작의 동작 시간을 감소할 수 있는 메모리 장치 및 그 동작 방법을 제공한 다."}
{"patent_id": "10-2022-0036321", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 실시 예에 따른 메모리 장치는 복수의 워드라인들과 연결된 복수의 메모리 셀들을 포함하는 메모 리 블록, 복수의 워드라인들 중에서 선택 워드라인에 리드 전압을 인가하고, 선택 워드라인과 다른 비선택 워드 라인들 중에서 선택 워드라인과 인접한 타겟 워드라인들에 제1 패스 전압을 인가하는 리드 동작을 수행하는 주 변 회로, 및 리드 전압을 리드 전압 변화량에 따라 감소시키고, 리드 전압이 감소하는 시점에 제1 패스 전압을 리드 전압 변화량보다 작은 패스 전압 변화량에 따라 감소시키는 제어 로직을 포함할 수 있다. 본 개시의 일 실시 예에 따른 메모리 장치의 동작 방법은 메모리 장치에 포함된 메모리 블록에 연결된 복수의 워드라인들 중 선택 워드라인에 리드 전압을 인가하고, 비선택 워드라인들에 패스 전압들을 인가하는 단계, 제1 전압 변화량에 따라 리드 전압을 하강시키는 단계, 및 리드 전압이 하강될 때, 제1 전압 변화량보다 작은 제2 전압 변화량에 따라 비선택 워드라인들 중 선택 워드라인과 인접한 타겟 워드라인에 인가되는 패스 전압을 하강 시키는 단계를 포함할 수 있다."}
{"patent_id": "10-2022-0036321", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 실시 예에 따르면, 리드 동작의 동작 시간을 감소할 수 있는 메모리 장치 및 그 동작 방법을 제공할 수 있다. 또한, 리드 전압이 특정한 레벨에 도달하는 시간을 감축시킬 수 있다."}
{"patent_id": "10-2022-0036321", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따 른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다. 도 1은 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다. 도 1을 참조하면, 메모리 시스템은 호스트의 요청에 응답하여 동작할 수 있다. 구체적으로, 메모리 시 스템은 호스트로부터 수신된 요청에 대응되는 동작을 수행할 수 있다. 예를 들어, 메모리 시스템은 호스트로부터 데이터 및 데이터의 저장 요청이 수신되면, 메모리 시스템 내부에 데이터를 저장할 수 있 다. 다른 예를 들어, 메모리 시스템은 호스트로부터 데이터의 리드 요청이 수신되면, 메모리 시스템 내부에 저장된 데이터를 호스트로 제공할 수 있다. 이를 위해, 메모리 시스템은 호스트와 다 양한 통신 방식을 통해 연결될 수 있다. 메모리 시스템은 통신 규격 또는 데이터의 저장 방식에 따라 다양한 종류의 스토리지 장치 중 어느 하나로 구현될 수 있다. 예를 들어, 메모리 시스템은 SSD(Solid State Disk), MMC(Multi Media Card), eMMC(embedded MMC), RS-MMC(Reduced-Size MMC), micro-MMC 형태의 스토리지 장치, SD(Secure Digital), mini-SD, micro-SD 형태의 스토리지 장치, USB(universal serial bus) 스토리지 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 형태의 스토리지 장치, PCI(peripheral component interconnection) 형태의 스토리지 장치, PCI-E(PCI express) 형태의 스토리지 장치, NAS(Network Attached Storage), 무선 네트워크 스토리지 장치 중 어느 하나로 구현될 수 있다. 여기서, 열거한 예시들은 일 실시 예일 뿐이며, 이에 제한되지 아니하고 메모리 시스템은 다양한 스토리지 장치로 구현될 수 있다. 호스트는 데스크탑 컴퓨터, 랩탑 컴퓨터, 스마트폰, 게임기, TV(Television), 태블릿 컴퓨터, 게임기, 셋톱 박스, 세탁기, 로봇, 냉장고, 인공지능 스피커, 웨어러블 장치(wearable device), CPU(Central Processing Unit), APU(Accelerated Processing Unit), GPU(Graphic Processor Unit), NPU(Neural Processing Unit) 등과 같은 다양한 전자 장치 중 하나일 수 있다. 호스트는 메모리 시스템으로 데이터, 논리 어드레스 또는 다양한 요청을 전송하거나, 또는 메모리 시스템으로부터 데이터를 수신할 수 있다. 메모리 시스템은 호스트의 주기억 장치 또는 보조 기억 장치로 이용될 수 있다. 메모리 시스템은 호스트의 내부 또는 호스트의 외부에 위치할 수 있다. 메모리 시스템은 메모리 장치 및 메모리 컨트롤러를 포함할 수 있다. 여기서, 메모리 장치 는 하나 또는 복수일 수 있다. 메모리 장치 및 메모리 컨트롤러는 채널을 통해 서로 연결될 수 있다. 메모리 장치 및 메모리 컨트롤러는 채널을 통해 커맨드, 어드레스 또는 데이터 등을 송수신할 수 있 다. 메모리 장치는 데이터를 저장할 수 있다. 이를 위해, 메모리 장치는 다양한 종류의 반도체 메모리 장 치로 구현될 수 있다. 예를 들어, 메모리 장치는 낸드 플래시 메모리(NAND flash memory) 장치, 수직형 낸 드 플래시 메모리(Vertical NAND flash memory) 장치, 노아 플래시 메모리(NOR flash memory) 장치, SRAM(Static Random Access Memory, Static RAM) 장치, DRAM(Dynamic RAM) 장치, SDRAM(Synchronous Dynamic RAM) 장치, DDR(Double Data Rate) SDRAM 장치, LPDDR(Low Power DDR) SDRAM 장치, GDRAM(Graphics DRAM) 장 치, RDRAM(Rambus Dynamic RAM) 장치, 강유전체 메모리(Ferro electric RAM, FeRAM) 장치, 자기저항 메모리 (magnetoresistive RAM, MRAM) 장치, 상변화 메모리(Phase Change Memory, PCM) 장치, 스핀주입 자화반전 메모 리(Spin Transfer Torque Magnetoresistive RAM, STT-RAM) 장치, 저항성 메모리(Resistive RAM, ReRAM) 장치 등 중에서 하나로 구현될 수 있다. 이하에서는 설명의 편의를 위해, 메모리 장치가 낸드 플래시 메모리 장 치인 경우를 가정하여 설명한다. 메모리 장치는 적어도 하나의 메모리 블록을 포함할 수 있다. 메모리 블록은 복수의 페이지들을 포함할 수 있다. 하나의 페이지는 복수의 메모리 셀들을 포함할 수 있다. 즉, 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 여기서, 메모리 셀은 데이터를 저장하는 최소 단위를 나타낼 수 있다. 일 실시 예에서, 메모리 셀은 컨트롤 게이트, 절연층 및 플로팅 게이트를 포함하는 트랜지스터로 구현될 수 있다. 예를 들어, 메모리 셀의 컨 트롤 게이트에 프로그램 전압이 인가되면 터널링(Tunneling) 현상을 통해 메모리 셀의 플로팅 게이트에 전자가 저장될 수 있다. 이 경우, 플로팅 게이트에 저장된 전자의 양에 따라 메모리 셀의 문턱 전압이 달라질 수 있다. 메모리 셀의 문턱 전압은 서로 다른 전압 범위를 갖는 복수의 프로그램 상태들 중 하나의 프로그램 상태에 속할 수 있다. 메모리 셀의 프로그램 상태는 메모리 셀에 저장된 데이터의 값을 나타낼 수 있다. 메모리 컨트롤러는 메모리 장치의 전반적인 동작을 제어할 수 있다. 예를 들어, 메모리 컨트롤러 는 데이터를 저장하는 프로그램 동작, 저장된 데이터를 요청하는 리드 동작 또는 저장된 데이터를 삭제하 는 이레이즈 동작을 수행하도록 메모리 장치를 제어할 수 있다. 일 실시 예에서, 메모리 컨트롤러는 호스트로부터 수신된 요청에 따라 프로그램 동작, 리드 동작 또는 이레이즈 동작 등을 수행하도록 메모리 장치를 제어할 수 있다. 예를 들어, 메모리 컨트롤러는 호스 트로부터 데이터의 저장 요청, 데이터의 리드 요청, 또는 데이터의 삭제 요청을 수신하면, 저장 요청, 리드 요청 또는 삭제 요청에 대응되는 커맨드를 생성할 수 있다. 그리고, 메모리 컨트롤러는 호스트로부터 논리 어드레스를 수신하면, 논리 어드레스를 물리 어드레스로 변환할 수 있다. 여기서, 물리 어드레스는 메모리 장치에 포함된 메모리 블록 또는 페이지를 나타내는 고유의 식별자일 수 있다. 메모리 컨트롤러는 커 맨드와 함께 물리 어드레스를 메모리 장치로 전송할 수 있다. 일 실시 예에서 프로그램 동작의 경우, 메모리 컨트롤러는 프로그램 커맨드, 어드레스 및 데이터를 메모리 장치에 제공할 수 있다. 여기서 어드레스는 물리 어드레스를 나타낼 수 있다. 메모리 장치는 메모리 컨트롤러로부터 프로그램 커맨드, 어드레스 및 데이터가 수신되면, 어드레스에 의해 선택된 페이지에 페이 지 데이터를 저장하는 프로그램 동작을 수행할 수 있다. 일 실시 예에서 리드 동작의 경우, 메모리 컨트롤러는 리드 커맨드 및 어드레스를 메모리 장치에 제 공할 수 있다. 메모리 장치는 메모리 컨트롤러로부터 리드 커맨드 및 어드레스를 수신하면, 어드레스 에 의해 선택된 페이지에 저장된 페이지 데이터를 메모리 컨트롤러로 제공하는 리드 동작을 수행할 수 있 다. 일 실시 예에서 이레이즈 동작의 경우, 메모리 컨트롤러는 이레이즈 커맨드 및 어드레스를 메모리 장치 에 제공할 수 있다. 메모리 장치는 메모리 컨트롤러로부터 이레이즈 커맨드 및 어드레스를 수신 하면, 어드레스에 의해 선택된 메모리 블록에 저장된 페이지 데이터들을 삭제하는 이레이즈 동작을 수행할 수 있다. 다른 실시 예에서, 메모리 컨트롤러는 호스트의 요청과 무관하게 자체적으로 프로그램 동작, 리드 동 작 또는 이레이즈 동작 등을 수행하도록 메모리 장치를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(20 0)는 웨어 레벨링(wear leveling), 리드 리클레임(read reclaim) 또는 가비지 컬렉션(garbage collection)을 수행하도록 메모리 장치를 제어할 수 있다. 이를 위해, 메모리 컨트롤러는 자체적으로 커맨드, 어드 레스 및 데이터를 생성하고, 메모리 장치에 전송할 수 있다. 메모리 장치는 다양한 데이터 저장 방식에 따라 데이터를 저장할 수 있다. 예를 들어, 데이터 저장 방식은 SLC(Single-Level Cell) 방식, MLC(Multi-Level Cell) 방식, TLC(Triple-Level Cell) 방식, QLC(Quad-Level Cell) 방식 등일 수 있다. SLC 방식은 1개의 메모리 셀에 1비트를 저장하는 방식이다. MLC 방식은 1개의 메모리 셀에 2비트를 저장하는 방식이다. TLC 방식은 1개의 메모리 셀에 3비트를 저장하는 방식이다. QLC 방식은 1개의 메모리 셀에 4비트를 저장하는 방식이다. SLC 방식의 경우, 하나의 메모리 셀은 메모리 셀의 문턱 전압에 따라 2개의 프로그램 상태들 중 하나의 프로그 램 상태를 가질 수 있다. 여기서, 2개의 프로그램 상태들 각각은 '1' 및 '0'과 같이 2개의 이진화된 값들 중 하 나를 나타낼 수 있다. 즉, 하나의 메모리 셀은 2개의 이진화된 값들 중 하나의 값을 저장할 수 있다. 이 경우, 2개의 프로그램 상태를 구별하기 위해 필요한 리드 전압의 레벨은 1개일 수 있다. MLC 방식의 경우, 하나의 메모리 셀은 메모리 셀의 문턱 전압에 따라 4개의 프로그램 상태들 중 하나의 프로그 램 상태를 가질 수 있다. 여기서, 4개의 프로그램 상태들 각각은 '11', '10', '01' 및 '00'과 같이 4개의 이진 화된 값들 중 하나를 나타낼 수 있다. 즉, 하나의 메모리 셀은 4개의 이진화된 값들 중 하나의 값을 저장할 수 있다. 이 경우, 4개의 프로그램 상태를 구별하기 위해 필요한 리드 전압의 레벨은 3개일 수 있다. 이와 유사한 방식으로 TLC 방식의 경우, 하나의 메모리 셀은 문턱 전압에 따라 8개의 프로그램 상태들 중 하나 의 프로그램 상태를 가지며, 8개의 프로그램 상태들 각각은 '111' 내지 '000'과 같은 8개의 이진화된 값들 중 하나의 값에 대응될 수 있다. 이 경우, 8개의 프로그램 상태를 구별하기 위해 필요한 리드 전압의 레벨은 7개일 수 있다. QLC 방식의 경우, 하나의 메모리 셀은 문턱 전압에 따라 16개의 프로그램 상태들 중 하나의 프로그램 상태를 가지며, 16개의 프로그램 상태들 각각은 '1111' 내지 '0000'과 같은 16개의 이진화된 값들 중 하나의 값 에 대응될 수 있다. 이 경우, 16개의 프로그램 상태를 구별하기 위해 필요한 리드 전압의 레벨은 15개일 수 있 다. 메모리 장치는 메모리 셀에 저장된 데이터를 리드하는 리드 동작을 수행할 수 있다. 리드 동작은 선택 워 드라인에 리드 전압을 인가하고, 비선택 워드라인들에 패스 전압을 인가하는 동작일 수 있다. 패스 전압은 리드 동작 동안 비선택 메모리 셀들의 채널을 턴온시키는 전압일 수 있다. 메모리 장치는 언더 드라이브 방식에 따라 리드 동작을 수행할 수 있다. 언더 드라이브 방식은 리드 동작 동안 리드 전압의 레벨을 단계적으로 감소시키는 방식일 수 있다. 예를 들어, 언더 드라이브 방식은 미리 설정 된 복수의 레벨들 중 가장 높은 레벨에서 다음으로 높은 레벨이 되도록 리드 전압을 단계적으로 감소시키는 방 식일 수 있다. 여기서, 언더 드라이브 방식에 따라 리드되는 메모리 셀은 MLC, TLC, QLC 등의 방식으로 데이터 를 저장하고 있는 메모리 셀일 수 있다. 메모리 장치는 리드 전압이 감소될 때, 선택 워드라인과 인접한 타겟 워드라인에 인가되는 패스 전압을 함 께 감소시킬 수 있다. 즉, 메모리 장치는 리드 전압이 감소되는 시점에 동기화하여 타겟 워드라인에 인가 되는 패스 전압을 함께 감소시킬 수 있다. 이때, 패스 전압의 패스 전압 변화량은 리드 전압의 리드 전압 변화 량 보다 더 작은 것일 수 있다. 이상과 같은 본 개시의 일 실시 예에 따르면, 리드 동작의 동작 시간을 감소시 키는 메모리 장치를 제공할 수 있다. 이하에서는 첨부된 도면을 참조하여 본 개시의 실시 예에 대해 구체 적으로 설명하도록 한다. 도 2는 일 실시 예에 따른 메모리 장치의 구조를 설명하기 위한 도면이다. 도 2를 참조하면, 메모리 장치는 메모리 셀 어레이, 주변 회로 및 제어 로직을 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 각각의 메모리 블록은 동일한 구 조로 구성될 수 있다. 이하에서는 설명의 편의를 위해, 복수의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모 리 블록(BLKz)에 대해 설명하도록 한다. 메모리 블록(BLKz)은 복수의 페이지들을 포함할 수 있다. 각각의 페이지는 메모리 셀들을 포함할 수 있다. 즉, 메모리 블록(BLKz)은 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들은 2차원의 평면 상에 배치되거 나, 3차원의 수직 구조로 배치될 수 있다. 여기서, 메모리 셀은 반도체 메모리 소자일 수 있다. 일 실시 예에서, 메모리 셀은 비휘발성 메모리 소자일 수 있다. 메모리 블록(BLKz)은 로우 라인(RL)을 통해 주변 회로의 어드레스 디코더에 연결될 수 있다. 여기서, 로우 라인(RL)은 복수의 워드라인들을 포함할 수 있다. 즉, 메모리 블록(BLKz)은 복수의 워드라인들과 연결될 수 있다. 여기서, 메모리 블록(BLKz) 내 하나의 페이지는 하나의 워드라인과 연결될 수 있다. 즉, 하나의 페이 지에 포함된 메모리 셀들은 하나의 워드라인과 공통적으로 연결될 수 있다. 한편, 메모리 블록(BLKz)에 포함된 페이지들 각각은 비트 라인들(BL1~BLm)과 연결될 수 있다. 비트 라인들(BL1~BLm)은 주변 회로의 페이지 버 퍼들(PB1~PBm)과 각각 연결될 수 있다. 메모리 블록(BLKz)의 상세한 구조는 도 3을 참조하여 설명하도록 한다. 주변 회로는 제어 로직의 제어에 응답하여 동작할 수 있다. 주변 회로는 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행할 수 있다. 주변 회로는 어드레스 디코더, 전압 생성부, 읽기 및 쓰기 회로, 데이터 입출력 회로 및 센싱 회로를 포함할 수 있다. 어드레스 디코더는 로우 라인(RL)을 통해 메모리 셀 어레이에 연결될 수 있다. 예를 들어, 도 2 및 도 3을 참조하여, 로우 라인(RL)은 드레인 선택 라인(DSL), 복수의 워드 라인들(WL1~WL16), 소스 선택 라인 (SSL) 및 소스 라인(SL)을 포함할 수 있다. 예시적으로, 어드레스 디코더는 로우 디코더, 컬럼 디코더, 어 드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다. 어드레스 디코더는 제어 로직의 제어에 응답하여 동작할 수 있다. 예를 들어, 어드레스 디코더 는 제어 로직으로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더는 수신된 어드레스(ADDR) 에 포함된 블록 어드레스 및 페이지 어드레스를 디코딩할 수 있다. 여기서, 블록 어드레스는 특정한 메모리 블 록을 나타낼 수 있다. 페이지 어드레스는 특정한 페이지 또는 특정한 워드라인을 나타낼 수 있다. 즉, 블록 어 드레스에 따라 특정한 메모리 블록이 선택되고, 페이지 어드레스에 따라 특정한 페이지 또는 특정한 워드라인이 선택될 수 있다. 어드레스 디코더는 선택된 메모리 블록, 또는 선택된 메모리 블록 내의 선택된 페이지에 동작 전압(Vop)을 인가할 수 있다. 동작 전압(Vop)은 전압 생성부로부터 제공받을 수 있다. 전압 생성부는 메모리 장치에 공급되는 외부 전원을 이용하여 다양한 종류의 동작 전압(Vop)을 생성 할 수 있다. 여기서, 외부 전원은 메모리 시스템에 포함된 예비 전원이거나, 또는 호스트의 전원일 수 있다. 동작 전압(Vop)은 프로그램 동작에 사용되는 전압, 리드 동작에 사용되는 전압, 이레이즈 동작에 사용되 는 전압 중 하나를 포함할 수 있다. 프로그램 동작에 사용되는 전압은 프로그램 전압, 프로그램 패스 전압, 검증 전압 및 검증 패스 전압을 포함할 수 있다. 리드 동작에 사용되는 전압은 리드 전압, 제1 패스 전압, 제2 패 스 전압을 포함할 수 있다. 이레이즈 동작에 사용되는 전압은 제1 및 제2 이레이즈 전압을 포함할 수 있다. 전 압 생성부는 제어 로직의 제어에 응답하여 동작할 수 있다. 예를 들어, 전압 생성부는 제어 로 직으로부터 동작 신호(OPSIG)가 수신되면, 동작 신호(OPSIG)에 대응되는 동작 전압(Vop)을 어드레스 디코 더로 전달할 수 있다. 읽기 및 쓰기 회로는 복수의 페이지 버퍼들(PB1~PBm)을 포함할 수 있다. 복수의 페이지 버퍼들(PB1~PBm) 각각은 복수의 비트 라인들(BL1~BLm) 중 대응되는 비트 라인을 통해 메모리 셀 어레이와 연결될 수 있다. 예를 들어, 제1 페이지 버퍼(PB1)는 제1 비트 라인(BL1)을 통해 복수의 메모리 블록들(BLK1~BLKz) 각각에 포함 된 메모리 셀들 중 제1 컬럼을 나타내는 메모리 셀들과 공통으로 연결될 수 있다. 복수의 페이지 버퍼들 (PB1~PBm) 각각은 데이터(DATA)를 임시 저장할 수 있다. 이를 위해, 복수의 페이지 버퍼들(PB1~PBm) 각각은 래 치 회로 등의 다양한 메모리 소자로 구현될 수 있다. 읽기 및 쓰기 회로는 제어 로직의 제어에 응답하여 동작할 수 있다. 일 실시 예에서, 읽기 및 쓰기 회로는 제어 로직으로부터 수신된 버퍼 제어 신호(PBSIGNALS)에 대응되는 동작을 수행할 수 있다. 예 를 들어, 읽기 및 쓰기 회로는 버퍼 제어 신호(PBSIGNALS)에 따라 복수의 비트 라인들(BL1~BLm) 각각에 데 이터(DATA)에 대응되는 전압을 인가하거나, 또는 복수의 비트 라인들(BL1~BLm) 각각의 전압을 센싱하여 데이터 (DATA)를 리드할 수 있다. 이와 같이, 복수의 페이지 버퍼들(PB1~PBm)에 임시 저장된 데이터(DATA)를 메모리 셀 어레이의 특정한 영역에 저장하거나, 또는 메모리 셀 어레이의 특정한 영역에 저장된 데이터(DATA)를 리드하여 복수의 페이지 버퍼들(PB1~PBm)에 임시 저장할 수 있다. 여기서, 특정한 영역은 페이지 어드레스가 나 타내는 페이지일 수 있다. 데이터 입출력 회로는 데이터 라인(DL)을 통해 읽기 및 쓰기 회로에 연결될 수 있다. 데이터 입출력 회로는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들을 포함할 수 있다. 데이터 입출력 회로 는 제어 로직의 제어 신호에 응답하여 동작할 수 있다. 예를 들어, 데이터 입출력 회로는 제어 로직의 제어 신호가 수신되면, 데이터 입출력 회로에 임시 저장된 데이터(DATA)를 데이터 라인(DL)을 통해 읽기 및 쓰기 회로로 출력하거나, 또는 데이터 입출력 회로에 임시 저장된 데이터(DATA)를 채널 을 통해 메모리 컨트롤러로 출력할 수 있다. 센싱 회로는 제어 로직으로부터 수신된 허용 비트 신호(VRYBIT)에 응답하여 기준 전압을 생성할 수 있다. 센싱 회로는 읽기 및 쓰기 회로로부터 수신된 센싱 전압(VPB)과 기준 전압을 비교한 결과에 따 라, 패스 신호(PASS) 또는 페일 신호(FAIL)를 제어 로직으로 출력할 수 있다. 여기서, 패스 신호(PASS)는 프로그램 펄스 동작의 성공 또는 리드 동작의 성공을 나타낼 수 있다. 페일 신호(FAIL)는 프로그램 펄스 동작의 실패 또는 리드 동작의 실패를 나타낼 수 있다. 제어 로직은 메모리 장치의 전반적인 동작을 제어할 수 있다. 제어 로직은 메모리 컨트롤러 로부터 수신된 커맨드(CMD) 및 어드레스(ADDR)에 따라 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수 행하도록 주변 회로를 제어할 수 있다. 여기서, 커맨드(CMD)는 프로그램 커맨드, 리드 커맨드, 또는 이레 이즈 커맨드일 수 있다. 이를 위해, 제어 로직은 주변 회로와 연결될 수 있다. 예를 들어, 제어 로직 은 어드레스 디코더, 전압 생성부, 읽기 및 쓰기 회로, 데이터 입출력 회로 및 센싱 회로에 연결될 수 있다. 일 실시 예에서, 제어 로직은 메모리 컨트롤러로부터 프로그램 커맨드 및 어드레스(ADDR)가 수신되면, 어드레스(ADDR)에 대응되는 선택 페이지에 데이터(DATA)를 저장하는 프로그램 동작을 수행하도록 주 변 회로를 제어할 수 있다. 여기서, 데이터(DATA)는 하나 이상의 페이지 데이터를 포함할 수 있다. 예를 들어, TLC 방식의 경우, 데이터(DATA)는 LSB(least significant bit) 페이지 데이터, CSB(central significant bit) 페이지 데이터 및 MSB(most significant bit) 페이지 데이터를 포함할 수 있다. 다른 예를 들어, MLC 방 식의 경우, 데이터(DATA)는 LSB 페이지 데이터, 및 MSB 페이지 데이터를 포함할 수 있다. 일 실시 예에서, 제어 로직은 ISPP(Incremental Step Pulse Program) 방식에 따라 프로그램 동작을 수행 하도록 주변 회로를 제어할 수 있다. 예를 들어, ISPP 방식에 따른 프로그램 동작은 복수의 프로그램 루프 들을 포함할 수 있다. 각 프로그램 루프는 순차적으로 수행되는 프로그램 펄스 동작 및 프로그램 검증 동작을 포함할 수 있다. 프로그램 펄스 동작은 문턱 전압을 변경하기 위해 선택 페이지에 프로그램 전압이 인가되는 동 작이다. 프로그램 검증 동작은 프로그램 펄스 동작의 성공 또는 실패를 검증하기 위해 선택 페이지에 검증 전압 이 인가되는 동작이다. 검증 동작의 결과가 프로그램 펄스 동작의 성공을 나타내면, 제어 로직은 프로그램동작을 종료할 수 있다. 검증 동작의 결과가 프로그램 펄스 동작의 실패를 나타내면, 제어 로직은 프로그 램 전압의 레벨이 상승된 다음 프로그램 루프를 수행하도록 주변 회로를 제어할 수 있다. 일 실시 예에서, 제어 로직은 메모리 컨트롤러로부터 리드 커맨드 및 어드레스(ADDR)가 수신되면, 어 드레스(ADDR)에 대응되는 선택 페이지에 저장된 데이터(DATA)를 리드하는 리드 동작을 수행하도록 주변 회로 를 제어할 수 있다. 그리고, 제어 로직은 선택 페이지로부터 리드된 데이터(DATA)를 메모리 컨트롤러 로 전송하도록 주변 회로를 제어할 수 있다. 예를 들어, 제어 로직은 메모리 컨트롤러로부터 리드 커맨드 및 어드레스(ADDR)가 수신되면, 어드레 스(ADDR)에 대응되는 메모리 블록(BLKz)의 선택 페이지에 리드 전압을 인가하고, 메모리 블록(BLKz)의 비선택 페이지들에 패스 전압을 인가하도록 주변 회로를 제어할 수 있다. 그리고, 제어 로직은 리드된 페이 지 데이터를 메모리 컨트롤러로 전송하도록 주변 회로를 제어할 수 있다. 한편, 메모리 블록들(BLK1~BLKz) 중 일부는 시스템 메모리 블록 또는 캠 블록일 수 있다. 시스템 메모리 블록 또는 캠 블록은 메모리 장치의 동작과 관련된 정보를 저장할 수 있다. 예를 들어, 메모리 장치의 동 작과 관련된 정보는 프로그램 전압의 디폴트 레벨, 리드 전압의 디폴트 레벨, 배드 블록에 대한 정보, 페일 비 트 수 등을 포함할 수 있다. 제어 로직은 리드 동작 동안, 선택 워드라인 및 비선택 워드라인에 단계적으로 전압을 인가할 수 있다. 구 체적으로, 제어 로직은 리드 동작 동안, 리드 전압을 리드 전압 변화량에 따라 감소시킬 수 있다. 또한, 제어 로직은 리드 전압이 감소하는 시점에 제1 패스 전압을 패스 전압 변화량에 따라 감소시킬 수 있다. 여기서, 패스 전압 변화량은 리드 전압 변화량보다 작은 것일 수 있다. 리드 전압은 선택 워드라인에 인가되는 전압이고, 제1 패스 전압은 비선택 워드라인들 중 선택 워드라인과 인접한 타겟 워드라인에 인가되는 전압일 수 있다. 제어 로직은 리드 전압이 감소하는 시점에 제2 패스 전압을 유지할 수 있다. 여기서, 제2 패스 전압은 비 선택 워드라인들 중 타겟 워드라인과 다른 워드라인들에 인가되는 전압일 수 있다. 일 실시 예에서, 제어 로직은 동작 제어부 및 테이블 저장부를 포함할 수 있다. 동작 제어부는 리드 동작을 수행하도록 주변 회로를 제어할 수 있다. 구체적으로, 동작 제어부 는 복수의 워드라인들 중에서 선택 워드라인에 리드 전압을 인가하고, 선택 워드라인과 다른 비선택 워드라인들 중에서 선택 워드라인과 인접한 타겟 워드라인들에 제1 패스 전압을 인가하는 리드 동작을 수행하도록 주변 회 로를 제어할 수 있다. 여기서, 복수의 워드라인들은 하나의 메모리 블록(BLKz)에 연결된 것일 수 있다. 선 택 워드라인은 복수의 워드라인들 중에서 어드레스(ADDR)에 의해 선택된 워드라인일 수 있다. 비선택 워드라인 은 복수의 워드라인들 중에서 어드레스(ADDR)에 의해 선택되지 않은 워드라인일 수 있다. 테이블 저장부는 복수의 기준 시간들 각각에 대응되는 리드 전압 변화량의 값 및 패스 전압 변화량의 값을 포함하는 전압 정보를 저장할 수 있다. 예를 들어, 전압 정보는 제1 기준 시간에 대응되는 리드 전압 변화량의 제1 값, 제1 기준 시간에 대응되는 패스 전압 변화량의 제1 값, 제2 기준 시간에 대응되는 리드 전압 변화량의 제2 값, 제2 기준 시간에 대응되는 패스 전압 변화량의 제2 값 등의 정보를 포함할 수 있다. 여기서, 기준 시간 은 미리 설정된 시간 또는 시점이거나, 시간 구간일 수 있다. 일 실시 예에서, 동작 제어부는 리드 전압 및 패스 전압들을 인가하는 타이밍을 제어할 수 있다. 동작 제 어부는 리드 전압의 레벨 및 패스 전압의 레벨을 제어할 수 있다. 동작 제어부는 리드 전압을 리드 전압 변화량에 따라 감소시키고, 리드 전압이 감소하는 시점에 제1 패스 전압을 리드 전압 변화량보다 작은 패스 전압 변화량에 따라 감소시킬 수 있다. 즉, 동작 제어부는 같은 시점에 리드 전압 및 제1 패스 전압을 감소시키도록 주변 회로를 제어할 수 있다. 일 실시 예에서, 동작 제어부는 리드 전압이 감소할 때마다 제1 패스 전압을 감소시키도록 주변 회로를 제어할 수 있다. 일 실시 예에서, 동작 제어부는 제1 전압 레벨을 갖는 리드 전압을 선택 워드라인에 인가함으로써 선택 워 드라인에 연결된 선택 메모리 셀들의 상태를 센싱할 수 있다. 구체적으로, 동작 제어부는 선택 워드라인에 제1 전압 레벨을 갖는 리드 전압을 인가하고, 비선택 워드라인들 중 타겟 워드라인에 제1 패스 전압을 인가하고, 다른 워드라인에 제2 패스 전압을 인가하도록 주변 회로를 제어할 수 있다. 그리고, 동작 제어 부는 제1 전압 레벨을 기초로 복수의 메모리 셀들 중 선택 워드라인에 연결된 선택 메모리 셀들의 상태를 센싱한 결과를 주변 회로로부터 수신할 수 있다. 센싱한 결과는 선택 워드라인에 연결된 선택 메모리 셀들중에서 제1 전압 레벨 이상의 문턱 전압을 갖는 메모리 셀 또는 제1 전압 레벨 미만의 문턱 전압을 갖는 메모리 셀에 대한 정보를 포함할 수 있다. 여기서, 제1 전압 레벨은 프로그램 상태에 대응될 수 있다. 동작 제어부는 선택 메모리 셀들의 상태를 센싱한 이후에, 리드 전압 변화량에 따라 제1 전압 레벨에서 제 2 전압 레벨이 되도록 리드 전압을 감소시킬 수 있다. 동작 제어부는 리드 전압이 감소하는 시점에 제1 패 스 전압을 패스 전압 변화량에 따라 감소시킬 수 있다. 여기서, 제1 전압 레벨은 제2 전압 레벨 보다 높은 전압 레벨일 수 있다. 동작 제어부는 리드 전압이 감소하는 시점에 제2 패스 전압을 유지하도록 주변 회로(12 0)를 제어할 수 있다. 그리고, 동작 제어부는 제2 전압 레벨을 기초로 선택 워드라인에 연결된 선택 메모 리 셀들의 상태를 센싱할 수 있다. 도 3은 일 실시 예에 따른 메모리 블록의 구조를 설명하기 위한 도면이다. 도 3을 참조하면, 메모리 블록(BLKz)은 복수의 워드라인들(WL1~WL16)과 연결된 복수의 메모리 셀들(MC1~MC16)을 포함할 수 있다. 메모리 블록(BLKz)은 복수의 스트링들을 포함할 수 있다. 복수의 스트링들은 서로 동일하게 구 성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예로 들어 설명하도록 한다. 스트링(ST)의 어느 하나의 단은 복수의 비트 라인들(BL1~BLm) 중 어느 하나의 비트 라인에 연결될 수 있다. 예 를 들어, 스트링(ST)의 어느 하나의 단은 제1 비트 라인(BL1)에 연결될 수 있다. 스트링(ST)의 다른 하나의 단 은 소스 라인(SL)에 연결될 수 있다. 여기서, 하나의 소스 라인(SL)은 복수의 스트링들에 공통으로 연결되며, 하나의 비트 라인은 하나의 스트링에 연결될 수 있다. 스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(MC1~MC16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 일 실시 예에서, 스트링 (ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으 며, 메모리 셀들(MC1~MC16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다. 소스 셀렉트 트랜지스터(SST)들의 게이트는 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스 터(DST)의 게이트는 드레인 셀렉트 라인(DSL)에 연결될 수 있다. 소스 셀렉트 트랜지스터(SST)의 소스는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인은 제1 비트 라인(BL1)에 연결될 수 있다. 복수의 메모리 셀들(MC1~MC16)의 게이트는 복수의 워드 라인(WL1~WL16)에 하나씩 연결될 수 있다. 복수의 메모 리 셀들(MC1~MC16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 이들과 직렬로 연결될 수 있다. 메모리 블록(BLKz)은 복수의 페이지들을 포함할 수 있다. 하나의 페이지(PG)는 동일한 워드 라인에 공통으로 연 결되는 메모리 셀들의 그룹으로 정의될 수 있다. 여기서, 페이지(PG)는 프로그램 동작이 또는 리드 동작이 수행 되는 단위에 대응되는 메모리 셀들의 집합일 수 있다. 메모리 블록(BLKz)은 이레이즈 동작이 수행되는 단위에 대응되는 메모리 셀들의 집합일 수 있다. 페이지(PG)는 페이지 데이터를 저장할 수 있다. 페이지 데이터의 개수는 메모리 셀에 저장되는 데이터의 비트 수에 따라 결정될 수 있다. 예를 들어, SLC 방식의 경우, 하나의 페이지(PG)에는 1개의 페이지 데이터가 저장될 수 있다. 다른 예를 들어, MLC 방식의 경우, 하나의 페이지(PG)에는 2개의 페이지 데이터가 저장될 수 있다. 다 른 예를 들어, TLC 방식의 경우, 하나의 페이지(PG)에는 3개의 페이지 데이터가 저장될 수 있다. 도 4a 및 4b는 일 실시 예에 따른 메모리 셀들의 문턱 전압 분포를 설명하기 위한 도면이다. 도 4a를 참조하면, MLC 방식을 통해 프로그램된 메모리 셀들 각각은 제1 문턱 전압 분포에 따른 문턱 전압 을 가질 수 있다. 이 경우, 메모리 셀들 각각은 복수의 프로그램 상태들(P0~P3) 중 문턱 전압에 대응되는 하나 의 프로그램 상태를 가질 수 있다. 복수의 프로그램 상태들(P0~P3)은 제0 프로그램 상태(P0) 내지 제3 프로그램 상태(P3)를 포함할 수 있다. 복수의 프로그램 상태들(P0~P3) 중에서 제3 프로그램 상태(P3)가 가장 높은 상태이 고, 제0 프로그램 상태(P0)가 가장 낮은 상태일 수 있다. 여기서, 제0 프로그램 상태(P0)은 이레이즈 동작을 수 행한 결과로 되돌아가는 이레이즈 상태일 수 있다. 도 4b를 참조하면, TLC 방식을 통해 프로그램된 메모리 셀들 각각은 제2 문턱 전압 분포에 따른 문턱 전압 을 가질 수 있다. 메모리 셀들 각각은 복수의 프로그램 상태들(P0~P7) 중 문턱 전압에 대응되는 하나의 프로그램 상태를 가질 수 있다. 복수의 프로그램 상태들(P0~P7)은 제0 프로그램 상태(P0) 내지 제7 프로그램 상태(P 7)를 포함할 수 있다. 복수의 프로그램 상태들(P0~P7) 중에서 제7 프로그램 상태(P7)가 가장 높은 상태이고, 제 0 프로그램 상태(P0)가 가장 낮은 상태일 수 있다. 여기서, 제0 프로그램 상태(P0)은 이레이즈 동작을 수행한 결과로 되돌아가는 이레이즈 상태일 수 있다. 일 실시 예에서 MLC 방식의 경우, 메모리 장치는 제1 전압 레벨(R1) 내지 제3 전압 레벨(R3)의 리드 전압 을 선택 워드라인에 인가함으로써 선택 워드라인에 연결된 메모리 셀들 각각의 프로그램 상태를 식별할 수 있다. 예를 들어, 메모리 장치는 리드 전압을 단계적으로 감소시키면서 메모리 셀들 각각의 프로그램 상태 를 식별할 수 있다. 즉, 복수의 프로그램 상태들 중 더 높은 프로그램 상태를 먼저 센싱하도록 리드 전압을 단 계적으로 감소시킬 수 있다. 또한, 메모리 장치는 리드 전압의 전압 레벨이 감소될 때마다 타겟 워드라인 들에 인가되는 제1 패스 전압의 전압 레벨을 감소시킬 수 있다. 타겟 워드라인은 선택 워드라인과 인접한 워드 라인일 수 있다. 구체적으로, 제어 로직은 메모리 블록(BLKz)에 연결된 복수의 워드라인들 중 선택 워드라인에 제3 전압 레 벨(R3)의 리드 전압을 인가하고, 비선택 워드라인들에 패스 전압을 인가하도록 주변 회로를 제어할 수 있 다. 이때, 제3 전압 레벨(R3) 보다 낮은 레벨의 문턱 전압을 갖는 메모리 셀이 턴온될 수 있다. 즉, 제3 전압 레벨(R3) 보다 낮은 레벨의 문턱 전압을 갖는 메모리 셀에는 전류가 흐를 수 있는 채널이 형성될 수 있다. 한편, 제3 전압 레벨(R3) 보다 높은 레벨의 문턱 전압을 갖는 메모리 셀은 턴오프될 수 있다. 즉, 제3 전압 레 벨(R3) 보다 높은 레벨의 문턱 전압을 갖는 메모리 셀에는 채널이 형성되지 않을 수 있다. 이 경우, 제어 로직 은 턴오프된 메모리 셀이 제3 프로그램 상태(P3)를 갖는 것으로 식별할 수 있다. 그리고, 제어 로직은 메모리 블록(BLKz)에 연결된 복수의 워드라인들 중 선택 워드라인에 제2 전압 레벨 (R2)의 리드 전압을 인가하고, 비선택 워드라인들에 패스 전압을 인가하도록 주변 회로를 제어할 수 있다. 이때, 제어 로직은 리드 전압의 전압 레벨을 제3 전압 레벨(R3)에서 제2 전압 레벨(R2)로 감소시킬 수 있 다. 또한, 제어 로직은 리드 전압이 감소할 때, 비선택 워드라인들 중 타겟 워드라인들에 인가되는 제1 패 스 전압의 레벨을 감소시킬 수 있다. 그리고, 제어 로직은 리드 전압 및 제1 패스 전압의 전압 레벨이 감 소할 때, 비선택 워드라인들 중 타겟 워드라인들 외의 다른 워드라인들에 인가되는 제2 패스 전압의 레벨을 유 지할 수 있다. 이 경우, 메모리 장치는 제3 프로그램 상태(P3)를 갖는 메모리 셀들을 제외한 나머지 메모 리 셀들 중에서, 턴오프된 메모리 셀이 제2 프로그램 상태(P2)를 갖는 것으로 식별할 수 있다. 그리고, 제어 로직은 메모리 블록(BLKz)에 연결된 복수의 워드라인들 중 선택 워드라인에 제1 전압 레벨 (R1)의 리드 전압을 인가하고, 비선택 워드라인들에 패스 전압을 인가하도록 주변 회로를 제어할 수 있다. 이때, 제어 로직은 리드 전압의 전압 레벨을 제2 전압 레벨(R2)에서 제1 전압 레벨(R1)로 감소시킬 수 있 다. 또한, 제어 로직은 리드 전압이 감소할 때, 비선택 워드라인들 중 타겟 워드라인들에 인가되는 제1 패 스 전압의 레벨을 감소시킬 수 있다. 그리고, 제어 로직은 리드 전압 및 제1 패스 전압의 전압 레벨이 감 소할 때, 제2 패스 전압의 레벨을 유지할 수 있다. 이 경우, 제어 로직은 제3 프로그램 상태(P3) 또는 제2 프로그램 상태(P2)를 갖는 메모리 셀들을 제외한 나머지 메모리 셀들 중에서, 턴오프된 메모리 셀이 제1 프로그 램 상태(P1)를 갖는 것으로 식별할 수 있다. 또한, 제어 로직은 턴온된 메모리 셀이 제0 프로그램 상태 (P0)를 갖는 것으로 식별할 수 있다. 이와 유사한 방식에 따라 TLC 방식인 경우에도, 메모리 장치는 제1 전압 레벨(R1) 내지 제7 전압 레벨(R 7)의 리드 전압을 선택 워드라인에 인가함으로써 선택 워드라인에 연결된 메모리 셀들 각각의 프로그램 상태를 식별할 수 있다. 도 5a 및 5b는 일 실시 예에 따른 워드라인에 인가되는 전압을 설명하기 위한 도면이다. 여기서, 도 5a의 표 는 리드 동작시 선택 워드라인(Sel_WL)에 인가되는 리드 전압(VR) 및 비선택 워드라인들(Unsel_WLs)에 인 가되는 패스 전압(VRpass1, VRpass2)을 나타낸 것이다. 도 5b는 선택 워드라인(Sel_WL) 및 비선택 워드라인들 (Unsel_WLs)과 연결된 메모리 블록을 나타낸 것이다. 도 5a 및 도 5b를 참조하면, 제어 로직은 리드 커맨드 및 어드레스(ADDR)가 메모리 컨트롤러로부터 수신되면, 어드레스(ADDR)에 따라 선택 워드라인(Sel_WL) 및 비선택 워드라인들(Unsel_WLs)을 결정할 수 있다. 선택 워드라인(Sel_WL)은 메모리 블록에 연결된 복수의 워드라인들(WL1~WLz) 중에서 어드레스(ADDR)가 나 타내는 워드라인일 수 있다. 비선택 워드라인들(Unsel_WLs)은 메모리 블록에 연결된 복수의 워드라인들(WL1~WLz) 중에서 선택 워드라인(Sel_WL)을 제외한 워드라인들일 수 있다. 예를 들어, 선택 워드라인(Sel_WL)이 제n 워드라인(WLn)인 경우, 비선택 워드라인들(Unsel_WLs)은 제1 워드라인(WL1) 내지 제n-1 워드라인(WLn-1) 및 제n+1 워드라인(WLn+1) 내지 제z 워드라인(WLz)을 포함할 수 있다. 이때, 제어 로직은 비선택 워드라인들(Unsel_WLs) 중에서 선택 워드라인(Sel_WL)과 인접한 제n+1 워드라인 (WLn+1) 및 제n-1 워드라인(WLn-1)을 타겟 워드라인(WLn+1, WLn-1)으로 결정할 수 있다. 또한, 제어 로직(13 0)은 비선택 워드라인들(Unsel_WLs) 중에서 타겟 워드라인(WLn+1, WLn-1)을 제외한 나머지 워드라인들을 다른 워드라인들(Other WLs)로 결정할 수 있다. 타겟 워드라인(WLn+1, WLn-1)에 연결된 메모리 셀들(MCn+1, MCn-1)은 선택 워드라인(WLn)에 연결된 메모리 셀 (MCn)과 서로 최인접 위치 관계에 있을 수 있다. 최인접 위치 관계는 메모리 셀들 사이의 거리가 가장 가까운 것을 나타낸다. 이에 따라, 타겟 워드라인(WLn+1, WLn-1)에 인가되는 패스 전압의 레벨에 의해 선택 워드라인 (WLn)에 연결된 메모리 셀(MCn)의 문턱 전압 또는 선택 워드라인(WLn) 그 자체에 영향을 줄 수 있다. 그리고, 제어 로직은 리드 동작을 수행하도록 주변 회로를 제어할 수 있다. 예를 들어, 리드 동작은 제n 워드라인(WLn)에 리드 전압(VR)을 인가하고, 비선택 워드라인들(Unsel_WLs) 중에서 선택 워드라인(Sel_WL) 과 인접한 타겟 워드라인(WLn+1, WLn-1)에 제1 패스 전압(VRpass1)을 인가하고, 비선택 워드라인들(Unsel_WLs) 중에서 다른 워드라인들(Other WLs)에 제2 패스 전압(VRpass2)을 인가하는 동작일 수 있다. 일 실시 예에서, 제어 로직은 리드 전압 변화량에 따라 제1 전압 레벨에서 제2 전압 레벨이 되도록 리드 전압(VR)의 전압 레벨을 감소시키고, 리드 전압(VR)의 전압 레벨이 감소하는 시점에 제1 패스 전압(VRpass1)의 전압 레벨을 패스 전압 변화량에 따라 감소시킬 수 있다. 여기서, 제1 전압 레벨은 제2 전압 레벨 보다 높은 레 벨일 수 있다. 일 실시 예에서, 제1 전압 레벨은 복수의 프로그램 상태들 중에서 제1 프로그램 상태를 센싱하는 전압 레벨이고, 제2 전압 레벨은 복수의 프로그램 상태들 중에서 제1 프로그램 상태보다 낮은 제2 프로그램 상 태를 센싱하는 전압 레벨일 수 있다. 구체적으로, 제어 로직은 리드 동작 동안, 복수의 전압 레벨들 중에서 하나의 레벨이 되도록 리드 전압 (VR)의 전압 레벨을 단계적으로 감소시킬 수 있다. 복수의 전압 레벨들 각각은 복수의 프로그램 상태 중 하나의 프로그램 상태를 리드하기 위해 미리 설정된 레벨일 수 있다. 즉, 제어 로직은 단계별 리드 전압 변화량에 따라 리드 전압(VR)의 전압 레벨을 감소시킬 수 있다. 여기서 단계는 기준 시간에 따라 구별될 수 있다. 제어 로직은 리드 동작 동안, 리드 전압(VR)의 전압 레벨이 감소할 때, 제1 패스 전압(VRpass1)의 전압 레 벨을 감소시킬 수 있다. 즉, 제어 로직은 단계별 패스 전압 변화량에 따라 제1 패스 전압(VRpass1)의 전압 레벨을 감소시킬 수 있다. 여기서, 패스 전압 변화량은 리드 전압 변화량 보다 작은 값을 가질 수 있다. 일 실 시 예에서, 제어 로직은 리드 동작 동안, 리드 전압(VR)의 전압 레벨이 감소할 때마다, 제1 패스 전압 (VRpass1)의 전압 레벨을 감소시킬 수 있다. 한편, 제어 로직은 리드 동작 동안, 리드 전압(VR)의 전압 레 벨이 감소할 때, 제2 패스 전압(VRpass2)의 전압 레벨을 유지할 수 있다. 일 실시 예에서, 제어 로직은 복수의 기준 시간들 중 어느 하나의 기준 시간에 도달할 때마다, 어느 하나 의 기준 시간에 대응되는 리드 전압 변화량의 값에 따라 리드 전압(VR)의 전압 레벨을 감소시킬 수 있다. 또한, 제어 로직은 리드 전압(VR)이 감소하는 시점에 어느 하나의 기준 시간에 대응되는 패스 전압 변화량의 값 에 따라 제1 패스 전압(VRpass1)의 전압 레벨을 감소시킬 수 있다. 일 실시 예에서, 제어 로직은 복수의 기준 시간들 중에서 제1 기준 시간에 도달하면, 제1 기준 시간에 대 응되는 리드 전압 변화량의 제1 값에 따라 리드 전압(VR)의 전압 레벨을 감소시킬 수 있다. 또한, 제어 로직 은 리드 전압(VR)의 전압 레벨이 감소하는 시점에 제1 기준 시간에 대응되는 패스 전압 변화량의 제1 값에 따라 제1 패스 전압(VRpass1)의 전압 레벨을 감소시킬 수 있다. 리드 전압(VR)이 감소하는 시점은 제1 기준 시 간일 수 있다. 일 실시 예에서, 패스 전압 변화량의 제1 값은 리드 전압 변화량의 제1 값에 제1 비율 값을 곱한 값일 수 있다. 그리고, 제어 로직은 제1 기준 시간 이후의 제2 기준 시간에 도달하면, 제2 기준 시간에 대응되는 리드 전 압 변화량의 제2 값에 따라 리드 전압(VR)의 전압 레벨을 감소시킬 수 있다. 또한, 제어 로직은 리드 전압 (VR)이 감소하는 시점에 제2 기준 시간에 대응되는 패스 전압 변화량의 제2 값에 따라 제1 패스 전압(VRpass1) 의 전압 레벨을 감소시킬 수 있다. 리드 전압(VR)이 감소하는 시점은 제2 기준 시간일 수 있다. 일 실시 예에서, 패스 전압 변화량의 제2 값은 리드 전압 변화량의 제2 값에 제2 비율 값을 곱한 값일 수 있다. 일 실시 예에서, 제1 비율 값은 제2 비율 값과 같거나 큰 값일 수 있다. 다른 일 실시 예에서, 제1 비율 값은 제2 비율 값과 같거나 작은 값일 수 있다. 한편, 도 5b에서 하나의 페이지(PG1~PGz)에는 제1 비트라인(BL1)에 연결된 메모리 셀들(MC1~MCz) 중 하나의 메 모리 셀이 포함된 것으로 도시하였으나, 이는 설명의 편의를 위한 것일 뿐 하나의 페이지(PG1~PGz)에는 2이상의 메모리 셀들이 포함되는 것으로 변형되어 실시될 수 있다. 도 6a 및 6b는 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다. 도 6a 및 도 6b를 참조하면, 일 실시 예에 따른 메모리 장치는 전압의 레벨 정보를 저장할 수 있다. 예를 들어, 레벨 정보는 테이블 저장부에 저장될 수 있다. 다른 예를 들어, 레벨 정보는 메모리 장치의 캠 블록에 저장될 수 있다. 일 실시 예에 따른 메모리 장치는 리드 커맨드가 수신되면, 레벨 정보를 이용하여 메모리 블록에 연결된 워드라인들 각각에 대응되는 전압을 인가함으로써 데이터를 리드할 수 있다. 예를 들어, 레벨 정보는 도 6a와 같은 형태로 저장될 수 있고, 레벨 정보를 이용해 동작을 수행할 경우에 센싱되는 실제 전 압의 레벨은 도 6b의 그래프와 같이 나타날 수 있다. 여기서, 도 6a 및 도 6b는 MLC 방식에 따라 저장된 데이터 를 리드하는 실시 예를 예시로 한 것이다. 레벨 정보는 복수의 시간 구간들(T1~T4) 각각에 대응되는 전압의 레벨에 대한 정보를 포함할 수 있다. 예를 들 어, MLC 방식인 경우에 복수의 시간 구간들(T1~T4)은 제1 시간 구간(T1) 내지 제4 시간 구간(T4)을 포함할 수 있다. 이 경우, 제1 시간 구간(T1)은 오버차지 동작이 수행되는 시간 구간일 수 있다. 제2 시간 구간(T2) 내지 제4 시간 구간(T4)은 리드 동작이 수행되는 시간 구간일 수 있다. 오버차지 동작은 리드 동작에서 인가되는 전 압보다 같거나 높은 레벨의 전압을 인가하는 동작일 수 있다. 한편, 레벨 정보는 그래프, 테이블 등의 다양한 형태의 데이터로 저장될 수 있다. 일 실시 예에서, 레벨 정보는 제2 시간 구간(T2) 내지 제4 시간 구간(T4) 각각 동안에 인가되는 리드 전압(VR) 의 전압 레벨(r1, r2, r3), 제1 패스 전압(VRpass1)의 전압 레벨(p11, p12, p13), 제2 패스 전압(VRpass2)의 전압 레벨(p21, p22, p23)에 대한 정보를 포함할 수 있다. 일 실시 예에서 레벨 정보는 제1 시간 구간(T1) 동안 에 인가되는 오버차지 전압의 피크 레벨(r0, p10, p20)에 대한 정보를 더 포함할 수 있다. 오버차지 전압은 제1 시간 구간(T1) 동안에 선택 워드라인(Sel_WL), 타겟 워드라인, 나머지 워드라인들에 인가되는 전압일 수 있다. 피크 레벨들(r0, p10, p20)은 제1 피크 레벨(r0), 제2 피크 레벨(p10), 제3 피크 레벨(p20)을 포함할 수 있다. 일 예를 들어, 제1 피크 레벨(r0), 제2 피크 레벨(p10), 제3 피크 레벨(p20)은 모두 같은 레벨일 수 있다. 다른 예를 들어, 제1 피크 레벨(r0), 제2 피크 레벨(p10), 제3 피크 레벨(p20)은 모두 다른 레벨일 수 있다. 다른 예 를 들어, 제1 피크 레벨(r0), 제2 피크 레벨(p10), 제3 피크 레벨(p20)은 적어도 2개가 같은 레벨일 수 있다. 리드 전압(VR)의 전압 레벨(r1, r2, r3)은 제1 전압 레벨(r1), 제2 전압 레벨(r2), 제3 전압 레벨(r3)을 포함 할 수 있다. 리드 전압(VR)의 제1 전압 레벨(r1)은 제2 시간 구간(T2) 동안에 선택 워드라인(Sel_WL)에 인가되 는 리드 전압(VR)의 크기를 나타낼 수 있다. 리드 전압(VR)의 제2 전압 레벨(r2)은 제2 시간 구간(T2) 이후의 제3 시간 구간(T3) 동안에 선택 워드라인(Sel_WL)에 인가되는 리드 전압(VR)의 크기를 나타낼 수 있다. 리드 전 압(VR)의 제3 전압 레벨(r3)은 제3 시간 구간(T3) 이후의 제4 시간 구간(T4) 동안에 선택 워드라인(Sel_WL)에 인가되는 리드 전압(VR)의 크기를 나타낼 수 있다. 리드 전압(VR)의 제1 전압 레벨(r1)은 오버차지 전압의 제1 피크 레벨(r0) 보다 작을 수 있다. 리드 전압(VR)의 제2 전압 레벨(r2)은 제1 전압 레벨(r1) 보다 작을 수 있다. 리드 전압(VR)의 제3 전압 레벨(r3)은 제2 전압 레 벨(r2) 보다 작을 수 있다. 즉, 리드 전압(VR)의 전압 레벨들(r1, r2, r3)은 제1 전압 레벨(r1), 제2 전압 레벨 (r2), 제3 전압 레벨(r3)과 같이 단계적으로 감소할 수 있다. 이 경우, 메모리 장치는 제2 시간 구간(T2) 동안에 제1 전압 레벨(r1)을 갖는 리드 전압(VR)을 이용해 상대적으로 큰 레벨의 문턱 전압을 갖는 메모리 셀들 을 센싱할 수 있다. 메모리 장치는 제3 시간 구간(T3) 동안에 제2 전압 레벨(r2)을 갖는 리드 전압(VR)을 이용해 상대적으로 중간 레벨의 문턱 전압을 갖는 메모리 셀들을 센싱할 수 있다. 메모리 장치는 제4 시간 구간(T4) 동안에 제3 전압 레벨(r3)을 갖는 리드 전압(VR)을 이용해 상대적으로 작은 레벨의 문턱 전압을 갖는 메모리 셀들을 센싱할 수 있다. 제1 패스 전압(VRpass1)의 전압 레벨(p11, p12, p13)은 제1 전압 레벨(p11), 제2 전압 레벨(p12), 제3 전압 레 벨(p13)을 포함할 수 있다. 제1 패스 전압(VRpass1)의 제1 전압 레벨(p11)은 제2 시간 구간(T2) 동안에 타겟 워 드라인에 인가되는 제1 패스 전압(VRpass1)의 크기를 나타낼 수 있다. 제2 전압 레벨(p12)은 제3 시간 구간(T3) 동안에 타겟 워드라인에 인가되는 제1 패스 전압(VRpass1)의 크기를 나타낼 수 있다. 제3 전압 레벨(p13)은 제4시간 구간(T4) 동안에 타겟 워드라인에 인가되는 제1 패스 전압(VRpass1)의 크기를 나타낼 수 있다. 제1 패스 전압(VRpass1)의 제1 전압 레벨(p11)은 오버차지 전압의 제2 피크 레벨(p10) 보다 작을 수 있다. 제1 패스 전압(VRpass1)의 제2 전압 레벨(p12)은 제1 전압 레벨(p11) 보다 작을 수 있다. 제1 패스 전압(VRpass1) 의 제3 전압 레벨(p13)은 제2 전압 레벨(p12) 보다 작을 수 있다. 즉, 제1 패스 전압(VRpass1)의 전압 레벨들 (p11, p12, p13)은 제1 전압 레벨(p11), 제2 전압 레벨(p12), 제3 전압 레벨(p13)과 같이 단계적으로 감소할 수 있다. 다만, 이는 일 실시 예일 뿐이며, 제1 전압 레벨(p11), 제2 전압 레벨(p12), 제3 전압 레벨(p13) 중 적어도 2개는 서로 동일한 레벨인 것으로 변형되어 실시될 수 있다. 일 실시 예에서, 리드 전압 변화량의 값(dr1, dr2, dr3)에 따라 제1 패스 전압(VRpass1)의 패스 전압 변화량의 값(dp1, dp2, dp3)이 결정될 수 있다. 리드 전압 변화량의 값(dr1, dr2, dr3)은 제1 값(dr1), 제2 값(dr2), 제3 값(dr3)을 포함할 수 있다. 구체적으 로, 리드 전압 변화량의 제1 값(dr1)은 제1 시점(t1)에 오버차지 전압의 제1 피크 레벨(r0) 및 리드 전압(VR)의 제1 전압 레벨(r1)의 차이이고, 패스 전압 변화량의 제1 값(dp1)은 제1 시점(t1)에 오버차지 전압의 제2 피크 레벨(p10) 및 제1 패스 전압(VRpass1)의 제1 전압 레벨(p11)의 차이일 수 있다. 리드 전압 변화량의 제2 값 (dr2)은 제2 시점(t2)에 리드 전압(VR)의 제1 전압 레벨(r1) 및 제2 전압 레벨(r2)의 차이이며, 패스 전압 변화 량의 제2 값(dp2)은 제2 시점(t2)에 제1 패스 전압(VRpass1)의 제1 전압 레벨(p11) 및 제2 전압 레벨(p12)의 차이일 수 있다. 리드 전압 변화량의 제3 값(dr3)은 제3 시점(t3)에 리드 전압(VR)의 제2 전압 레벨(r2) 및 제3 전압 레벨(r3)의 차이이고, 패스 전압 변화량의 제3 값(dp3)은 제3 시점(t3)에 제1 패스 전압(VRpass1)의 제2 전압 레벨(p12) 및 제3 전압 레벨(p13)의 차이일 수 있다. 제2 패스 전압(VRpass2)의 전압 레벨(p21, p22, p23)은 제1 전압 레벨(p21), 제2 전압 레벨(p22), 제3 전압 레 벨(p23)을 포함할 수 있다. 제2 패스 전압(VRpass2)의 제1 전압 레벨(p21)은 제2 시간 구간(T2) 동안에 비선택 워드라인들(Unsel_WLs) 중 타겟 워드라인과 다른 워드라인들(Other_WLs)에 인가되는 제2 패스 전압(VRpass2)의 크기를 나타낼 수 있다. 제2 전압 레벨(p22)은 제3 시간 구간(T3) 동안에 비선택 워드라인들(Unsel_WLs) 중 타 겟 워드라인과 다른 워드라인들(Other_WLs)에 인가되는 제2 패스 전압(VRpass2)의 크기를 나타낼 수 있다. 제3 전압 레벨(p23)은 제4 시간 구간(T4) 동안에 비선택 워드라인들(Unsel_WLs) 중 타겟 워드라인과 다른 워드라인 들(Other_WLs)에 인가되는 제2 패스 전압(VRpass2)의 크기를 나타낼 수 있다. 제2 패스 전압(VRpass2)의 제1 전압 레벨(p21)은 오버차지 전압의 제3 피크 레벨(p20)과 같거나 또는 제3 피크 레벨(p20) 보다 작을 수 있다. 제2 패스 전압(VRpass2)의 제2 전압 레벨(p22)은 제1 전압 레벨(p21)과 같은 레 벨일 수 있다. 제2 패스 전압(VRpass2)의 제3 전압 레벨(p23)은 제2 전압 레벨(p22)과 같은 레벨일 수 있다. 즉, 제2 패스 전압(VRpass2)의 전압 레벨들(p21, p22, p23)은 제1 전압 레벨(p21), 제2 전압 레벨(p22), 제3 전압 레벨(p23)과 같이 같은 레벨로 유지될 수 있다. 구체적인 일 실시 예에 따른 제어 로직은 리드 커맨드 및 어드레스(ADDR)가 수신되면, 레벨 정보를 이용하 여 동작을 수행할 수 있다. 여기서, 어드레스(ADDR)는 제n 워드라인(WLn) 또는 제n 워드라인(WLn)과 연결된 제n 페이지를 나타내는 것을 가정하도록 한다. 이 경우, 제어 로직은 어드레스(ADDR)가 나타내는 제n 워드라인(WLn)을 선택 워드라인(Sel_WL)으로 결정할 수 있다. 또한, 제어 로직은 비선택 워드라인들(Unsel_WLs) 중에서 제n 워드라인(WLn)과 인접한 제n+1 워 드라인(WLn+1) 및 제n-1 워드라인(WLn-1)을 타겟 워드라인(WLn+1, WLn-1)으로 결정할 수 있다. 또한, 제어 로직 은 비선택 워드라인들(Unsel_WLs) 중에서 타겟 워드라인(WLn+1, WLn-1)을 제외한 나머지 워드라인들을 다 른 워드라인들(Other WLs)으로 결정할 수 있다. 여기서, 비선택 워드라인들(Unsel_WLs)은 메모리 블록에 포함된 복수의 워드라인들 중 선택 워드라인(Sel_WL)을 제외한 워드라인들을 포함할 수 있다. 제0 시점(t0)에, 제어 로직은 선택 워드라인(Sel_WL), 타겟 워드라인들(WLn+1, WLn-1) 및 다른 워드라인들 (Other WLs)에 오버차지 전압을 인가하는 오버차지 동작을 수행하도록 주변 회로를 제어할 수 있다. 여기 서, 오버차지 전압은 리드 동작을 수행하기 전에 인가되는 전압일 수 있다. 제어 로직은 오버차지 전압의 전압 레벨이 피크 레벨(r0, p10, p20)에 도달할 때까지 오버차지 전압의 전 압 레벨을 상승시킬 수 있다. 오버차지 전압은 워드라인에 인가되는 전압의 레벨이 목표하는 레벨에 빠르게 도 달시키기 위해 리드 동작 이전에 인가되는 전압이며, 리드 동작의 동작 시간을 줄이는 효과가 있다. 예를 들어, 오버차지 동작이 수행되는 시간 구간은 제1 시간 구간(T1)이며, 리드 동작이 수행되는 시간 구간은 제2 내지 제 4 시간 구간(T2~T4)을 포함할 수 있다.일 실시 예에서, 선택 워드라인(Sel_WL)에 인가되는 오버차지 전압의 피크 레벨(r0), 타겟 워드라인들(WLn+1, WLn-1)에 인가되는 오버차지 전압의 피크 레벨(p10) 및 다른 워드라인들(Other WLs)에 인가되는 오버차지 전압 의 피크 레벨(p20)은 서로 같은 전압 레벨일 수 있다. 이때, 피크 레벨은 메모리 셀의 채널을 턴온시키는 전압 레벨일 수 있다. 예를 들어, 피크 레벨은 리드 동작 동안 유지되는 제2 패스 전압(VRpass2)의 전압 레벨일 수 있다. 다만 이는 일 실시 예일 뿐이며, 선택 워드라인(Sel_WL)에 인가되는 오버차지 전압의 피크 레벨(r0), 타 겟 워드라인들(WLn+1, WLn-1)에 인가되는 오버차지 전압의 피크 레벨(p10) 및 다른 워드라인들(Other WLs)에 인 가되는 오버차지 전압의 피크 레벨(p20) 중 적어도 2개는 서로 다른 전압 레벨일 수 있다. 제1 시점(t1)에, 제어 로직은 리드 동작을 수행하도록 주변 회로를 제어할 수 있다. 일 실시 예에서, 제1 시점(t1)은 오버차지 전압의 레벨이 기준 레벨에 도달한 시점 또는 그 이후의 시점일 수 있다. 예를 들어, 도 6b를 참조하면, 일 실시 예에서, 제어 로직은 선택 워드라인(Sel_WL)에 인가되는 오버차지 전압의 레벨 이 기준 레벨에 도달할 때까지 선택 워드라인(Sel_WL)에 인가되는 오버차지 전압의 레벨을 상승시킬 수 있다. 이때, 기준 레벨은 피크 레벨(r0)일 수 있다. 제어 로직은 오버차지 전압의 레벨이 기준 레벨에 도달하면 리드 동작을 수행하도록 주변 회로를 제어할 수 있다. 일 실시 예에서, 제1 시점(t1)에 제어 로직은 리드 전압(VR)을 선택 워드라인(Sel_WL)에 인가하고, 제1 패 스 전압(VRpass1)을 타겟 워드라인들(WLn+1, WLn-1)에 인가하고, 제2 패스 전압(VRpass2)을 다른 워드라인들 (Other WLs)에 인가하도록 주변 회로를 제어할 수 있다. 일 실시 예에서, 리드 전압(VR), 제1 패스 전압 (VRpass1), 제2 패스 전압(VRpass2)은 오버차지 전압의 전압 레벨이 감소된 전압일 수 있다. 일 실시 예에서, 제어 로직은 제2 시간 구간(T2)이 시작되는 제1 시점(t1)에, 리드 전압 변화량의 제1 값 (dr1)에 따라 감소된 제1 전압 레벨(r1)을 갖는 리드 전압(VR)을 선택 워드라인(Sel_WL)에 인가하도록 주변 회 로를 제어할 수 있다. 리드 전압 변화량의 제1 값(dr1)은 오버차지 전압의 제1 피크 레벨(r0) 및 리드 전 압(VR)의 제1 전압 레벨(r1)의 차이를 나타내는 미리 설정된 값일 수 있다. 이 경우, 제어 로직은 패스 전 압 변화량의 제1 값(dp1)에 따라 감소된 제1 전압 레벨(p11)을 갖는 제1 패스 전압(VRpass1)을 타겟 워드라인들 (WLn+1, WLn-1)에 인가하도록 주변 회로를 제어할 수 있다. 리드 전압 변화량의 제1 값(dp1)은 오버차지 전압의 제2 피크 레벨(p10) 및 제1 패스 전압(VRpass1)의 제1 전압 레벨(p11)의 차이를 나타내는 미리 설정된 값일 수 있다. 제1 시점(t1) 이후, 선택 워드라인(Sel_WL)의 전압 레벨은 리드 전압 변화량의 제1 값(dr1)에 따라 감소되어 제 1 전압 레벨(r1)로 유지될 수 있다. 이 경우, 타겟 워드라인들(WLn+1, WLn-1)의 전압 레벨은 패스 전압 변화량 의 제1 값(dp1)에 따라 감소되어 제1 전압 레벨(p11)로 유지될 수 있다. 다른 워드라인들(Other WLs)의 전압 레 벨은 제1 전압 레벨(p21)로 유지될 수 있다. 일 실시 예에서, 패스 전압 변화량의 제1 값(dp1)은 리드 전압 변 화량의 제1 값(dr1) 보다 작은 것일 수 있다. 다른 실시 예에서, 패스 전압 변화량의 제1 값(dp1)은 리드 전압 변화량의 제1 값(dr1)과 같은 것일 수 있다. 그리고, 제어 로직은은 선택 워드라인(Sel_WL)에 연결된 선택 메모리 셀들 중 제1 전압 레벨(r1)에 대응되는 프로그램 상태를 갖는 메모리 셀들을 센싱할 수 있다. 예를 들어, MLC의 경우, 제1 전압 레벨(r1)에 대응되는 프로그램 상태는 도 4a에 도시된 제3 프로그램 상태(P3)일 수 있다. 제2 시점(t2)에, 제어 로직은 리드 전압 변화량의 제2 값(dr2)에 따라 리드 전압(VR)을 감소시킬 수 있다. 제어 로직은 리드 전압(VR)이 감소할 때, 패스 전압 변화량의 제2 값(dp2)에 따라 제1 패스 전압(VRpass 1)을 감소시킬 수 있다. 제2 시점(t2) 이후, 선택 워드라인(Sel_WL)의 전압 레벨은 리드 전압 변화량의 제2 값(dr2)에 따라 감소되어 제 2 전압 레벨(r2)을 유지할 수 있다. 이 경우, 타겟 워드라인들(WLn+1, WLn-1)의 전압 레벨은 패스 전압 변화량 의 제2 값(dp2)에 따라 감소되어 제2 전압 레벨(p12)로 유지될 수 있다. 다른 워드라인들(Other WLs)의 전압 레 벨은 제2 전압 레벨(p22)로 유지될 수 있다. 일 실시 예에서, 패스 전압 변화량의 제2 값(dp2)은 리드 전압 변 화량의 제2 값(dr2) 보다 작은 것일 수 있다. 다른 실시 예에서, 패스 전압 변화량의 제2 값(dp2)은 리드 전압 변화량의 제2 값(dr2)과 같은 것일 수 있다. 그리고, 제어 로직은은 선택 워드라인(Sel_WL)에 연결된 선택 메모리 셀들 중 제2 전압 레벨(r2)에 대응되는 프로그램 상태를 갖는 메모리 셀들을 센싱할 수 있다. 예를 들어, MLC 방식의 경우, 제2 전압 레벨(r2)에 대응되는 프로그램 상태는 도 4a에 도시된 제2 프로그램 상태(P 2)일 수 있다. 제3 시점(t3)에, 제어 로직은 리드 전압 변화량의 제3 값(dr3)에 따라 리드 전압(VR)을 감소시킬 수 있다. 제어 로직은 리드 전압(VR)이 감소할 때, 패스 전압 변화량의 제3 값(dp3)에 따라 제1 패스 전압(VRpass1)을 감소시킬 수 있다. 제3 시점(t3) 이후, 선택 워드라인(Sel_WL)의 전압 레벨은 리드 전압 변화량의 제3 값(dr3)에 따라 감소되어 제 3 전압 레벨(r3)을 유지할 수 있다. 이 경우, 타겟 워드라인들(WLn+1, WLn-1)의 전압 레벨은 패스 전압 변화량 의 제3 값(dp3)에 따라 감소되어 제3 전압 레벨(p13)로 유지될 수 있다. 다른 워드라인들(Other WLs)의 전압 레 벨은 제3 전압 레벨(p23)로 유지될 수 있다. 일 실시 예에서, 패스 전압 변화량의 제3 값(dp3)은 리드 전압 변 화량의 제3 값(dr3) 보다 작은 것일 수 있다. 다른 실시 예에서, 패스 전압 변화량의 제3 값(dp3)은 리드 전압 변화량의 제3 값(dr3)과 같은 것일 수 있다. 그리고, 제어 로직은은 선택 워드라인(Sel_WL)에 연결된 선택 메모리 셀들 중 제3 전압 레벨(r3)에 대응되는 프로그램 상태를 갖는 메모리 셀들을 센싱할 수 있다. 예를 들어, MLC 방식의 경우, 제3 전압 레벨(r3)에 대응되는 프로그램 상태는 도 4a에 도시된 제1 프로그램 상태(P1) 또는 제0 프로그램 상태(P0)일 수 있다. 한편, 도 6b를 참조하면 제1 시점(t1) 이후에 리드 전압(VR)의 레벨이 기준 레벨(r0)에서 제1 전압 레벨(r1)으 로 변경될 때까지의 시간, 제2 시점(t2) 이후에 리드 전압(VR)의 레벨이 제1 전압 레벨(r1)에서 제2 전압 레벨 (r2)으로 변경될 때까지의 시간, 제3 시점(t3) 이후에 리드 전압(VR)의 레벨이 제2 전압 레벨(r2)에서 제3 전압 레벨(r3)으로 변경될 때까지의 시간은 리드 동작의 동작 시간을 늦추는 지연 시간에 해당할 수 있다. 본 개시의 일 실시 예에 따르면, 선택 워드라인(Sel_WL)에 인접한 타겟 워드라인들(WLn+1, WLn-1)에 인가되는 제1 패스 전 압(VRpass1)의 레벨을 동기화된 시점에 함께 감소시키므로 이러한 지연 시간을 감소시키는 효과가 있다. 일 실시 예에 따르면, 제1 패스 전압(VRpass1)은 하한 레벨(ref)보다 높은 레벨의 전압 레벨을 가질 수 있다. 이때, 하한 레벨은 메모리 셀의 채널이 턴온될 수 있는 레벨이며 미리 설정된 것일 수 있다. 예를 들어, 제어 로직은 제1 패스 전압(VRpass1)의 레벨 및 패스 전압 변화량의 값의 차이가 하한 레벨(ref) 이하로 판단될 경우, 하한 레벨(ref)을 갖도록 제1 패스 전압(VRpass1)을 조정할 수 있다. 도 7은 일 실시 예에 따른 전압 변화량을 설명하기 위한 도면이다. 도 7을 참조하면, 테이블 저장부는 제1 전압 정보를 저장할 수 있다. 제1 전압 정보는 리드 전 압(VR)의 레벨 변화량 및 제1 패스 전압(VRpass1)의 레벨 변화량에 대한 정보를 포함할 수 있다. 예를 들어, 제 1 전압 정보는 복수의 기준 시간들(t1~t3) 각각에 대응되는 리드 전압 변화량의 값(dr1~dr3) 및 패스 전압 변화량의 값(dp1~dp3)을 포함할 수 있다. 일 실시 예에서, 제1 전압 정보는 제1 기준 시간(t1)에 대응되는 리드 전압 변화량의 제1 값(dr1), 제2 기 준 시간(t2)에 대응되는 리드 전압 변화량의 제2 값(dr2), 제3 기준 시간(t3)에 대응되는 리드 전압 변화량의 제3 값(dr3)을 포함할 수 있다. 일 실시 예에서, 제1 전압 정보는 제1 기준 시간(t1)에 대응되는 패스 전 압 변화량의 제1 값(dp1), 제2 기준 시간(t2)에 대응되는 패스 전압 변화량의 제2 값(dp2), 제3 기준 시간(t3) 에 대응되는 패스 전압 변화량의 제3 값(dp3)을 포함할 수 있다. 이 경우, 동작 제어부는 제1 기준 시간(t1)에, 리드 전압 변화량의 제1 값(dr1)에 따라 리드 전압(VR)을 감소시키고, 패스 전압 변화량의 제1 값(dp1)에 따라 제1 패스 전압(VRpass1)을 감소시킬 수 있다. 이후 동작 제어부는 제2 기준 시간(t2)에, 리드 전압 변화량의 제2 값(dr2)에 따라 리드 전압(VR)을 감소시키고, 패 스 전압 변화량의 제2 값(dp2)에 따라 제1 패스 전압(VRpass1)을 감소시킬 수 있다. 이후 동작 제어부는 제3 기준 시간(t3)에, 리드 전압 변화량의 제3 값(dr3)에 따라 리드 전압(VR)을 감소시키고, 패스 전압 변화량 의 제3 값(dp3)에 따라 제1 패스 전압(VRpass1)을 감소시킬 수 있다. 일 실시 예에서, 패스 전압 변화량의 제1 값(dp1)은 리드 전압 변화량의 제1 값(dr1) 보다 작을 수 있다. 패스 전압 변화량의 제2 값(dp2)은 리드 전압 변화량의 제2 값(dr2) 보다 작을 수 있다. 패스 전압 변화량의 제3 값 (dp3)은 리드 전압 변화량의 제3 값(dr3) 보다 작을 수 있다. 다른 일 실시 예에서, 패스 전압 변화량의 제1 값(dp1)은 리드 전압 변화량의 제1 값(dr1) 과 같을 수 있다. 패 스 전압 변화량의 제2 값(dp2)은 리드 전압 변화량의 제2 값(dr2) 과 같을 수 있다. 패스 전압 변화량의 제3 값 (dp3)은 리드 전압 변화량의 제3 값(dr3)과 같을 수 있다. 한편, 제1 전압 정보는 리드 전압 변화량의 값(dr1, dr2, dr3) 대신 리드 전압(VR)의 전압 레벨(r1, r2, r3)을 포함하도록 변형되어 실시될 수 있다. 그리고, 제1 전압 정보는 패스 전압 변화량의 제2 값(dp2) 대 신 제1 패스 전압(VRpass1)의 전압 레벨(p11, p12, p13)을 포함하도록 변형되어 실시될 수 있다. 한편, 상술한 제1 전압 정보에 포함된 값들의 개수는 MLC, TLC, QLC 등의 방식에 따라 다양하게 변형되어 실시될 수 있다. 도 8a 내지 도 8e는 일 실시 예에 따른 전압 변화량을 설명하기 위한 도면이다. 도 8a 내지 도 8e를 참조하면, 테이블 저장부는 제2 전압 정보를 저장할 수 있다. 예를 들어, 제2 전 압 정보는 복수의 기준 시간들(t1~t3) 각각에 대응되는 리드 전압 변화량의 값(dr1~dr3) 및 패스 전압 변 화량의 값(dp1~dp3)을 포함할 수 있다. 일 실시 예에서, 제2 전압 정보는 제1 기준 시간(t1)에 대응되는 리드 전압 변화량의 제1 값(dr1), 제1 기 준 시간(t1)에 대응되는 패스 전압 변화량의 제1 값(dp1), 제2 기준 시간(t2)에 대응되는 리드 전압 변화량의 제2 값(dr2), 제2 기준 시간(t2)에 대응되는 패스 전압 변화량의 제2 값(dp2), 제3 기준 시간(t3)에 대응되는 리드 전압 변화량의 제3 값(dr3), 제3 기준 시간(t3)에 대응되는 패스 전압 변화량의 제3 값(dp3)을 포함할 수 있다. 일 실시 예에서, 제2 전압 정보는 복수의 기준 시간들(t1~t3) 각각에 대응되는 리드 전압 변화량의 값 (dr1~dr3) 및 비율 값(w1~w3)을 포함할 수 있다. 이 경우, 패스 전압 변화량의 값(dp1~dp3)은 리드 전압 변화량 의 값(dr1~dr3)에 비율 값(w1~w3)을 곱한 값을 통해 결정될 수 있다. 각 비율 값(w1~w3)은 0보다 크고 1보다 작 은 값일 수 있다. 각 비율 값(w1~w3)은 미리 설정된 것일 수 있다. 일 실시 예에 따르면, 도 8a 및 도 8b와 같이, 제1 비율 값(w1), 제2 비율 값(w2) 및 제3 비율 값(w3)은 서로 동일한 값일 수 있다. 이 경우, 제1 그래프와 같이, 제1 기준 시간(t1)에 리드 전압 변화량의 제1 값(dr 1)에 따라 리드 전압(VR)이 감소될 경우, 제1 기준 시간(t1)에 제1 비율 값(w1)과 리드 전압 변화량의 제1 값 (dr1)을 곱한 패스 전압 변화량의 제1 값(dp1)에 따라 제1 패스 전압(VRpass1)이 감소될 수 있다. 이와 같은 방 식으로 다음 기준 시간(t2, t3) 각각에 감소되는 제1 패스 전압(VRpass1)의 레벨이 결정될 수 있다. 일 실시 예에 따르면, 도 8a 및 도 8c와 같이, 제1 비율 값(w1)은 제2 비율 값(w2) 보다 크고, 제2 비율 값(w 2)은 제3 비율 값(w3) 보다 큰 값으로 설정될 수 있다. 일 실시 예에 따르면, 도 8a 및 도 8d와 같이, 제3 비율 값(w3)은 제2 비율 값(w2) 보다 크고, 제2 비율 값(w2)은 제1 비율 값(w1) 보다 큰 값으로 설정될 수 있다. 일 실시 예에 따르면, 도 8a 및 도 8e와 같이, 복수의 비율 값들(w1~w3) 중 적어도 2개는 서로 같은 값일 수 있 다. 예를 들어, 제1 비율 값(w1)은 제2 비율 값(w2) 보다 크고, 제2 비율 값(w2)은 제3 비율 값(w3)과 같은 값 으로 설정될 수 있다. 다른 예를 들어, 제1 비율 값(w1)은 제2 비율 값(w2)과 같고, 제2 비율 값(w2)은 제3 비 율 값(w3) 보다 큰 값으로 설정될 수 있다. 도 9는 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다. 도 9를 참조하면, 메모리 장치의 동작 방법은 메모리 장치에 포함된 메모리 블록에 연결된 복수의 워 드라인들(WL1~WLz) 중 선택 워드라인(Sel_WL)에 리드 전압(VR)을 인가하고, 비선택 워드라인들(Unsel_WLs)에 패 스 전압들(VRpass1, VRpass2)을 인가하는 단계(S910), 제1 전압 변화량에 따라 리드 전압(VR)을 하강시키는 단 계(S920), 및 리드 전압(VR)이 하강될 때, 제1 전압 변화량보다 작은 제2 전압 변화량에 따라 비선택 워드라인 들(Unsel_WLs) 중 선택 워드라인(Sel_WL)과 인접한 타겟 워드라인(WLn+1, WLn-1)에 인가되는 패스 전압 (VRpass1)을 하강시키는 단계(S930)를 포함할 수 있다. 구체적으로, 복수의 워드라인들(WL1~WLz) 중 선택 워드라인(Sel_WL)에 리드 전압(VR)을 인가하고, 비선택 워드 라인들(Unsel_WLs)에 패스 전압들(VRpass1, VRpass2)을 인가할 수 있다(S910). 복수의 워드라인들(WL1~WLz)은 메모리 장치에 포함된 메모리 블록에 연결될 수 있다. 선택 워드라인(Sel_WL)은 복수의 워드라인들 (WL1~WLz) 중에서 메모리 장치에 수신된 어드레스에 대응되는 워드라인일 수 있다. 비선택 워드라인들 (Unsel_WLs)은 복수의 워드라인들(WL1~WLz) 중에서 선택 워드라인(Sel_WL)을 제외한 나머지 워드라인들 일 수 있다. 패스 전압들(VRpass1, VRpass2)은 제1 패스 전압(VRpass1) 및 제2 패스 전압(VRpass2)을 포함할 수 있다. 일 실시 예에서, 리드 전압(VR) 및 패스 전압들(VRpass1, VRpass2)을 인가하기 전에, 선택 워드라인(Sel_WL), 타겟 워드라인들(WLn+1, WLn-1) 및 다른 워드라인들(Other WLs) 각각에 오버차지 전압을 인가할 수 있다. 일 실시 예에서, 오버차지 전압을 인가한 후 오버차지 전압의 레벨이 기준 레벨에 도달할 때까지 오버차지 전압 의 레벨을 상승시킬 수 있다. 그리고, 오버차지 전압의 레벨이 기준 레벨에 도달하면, 기준 레벨 및 리드 전압 변화량의 차이만큼 하강된 레벨을 갖는 리드 전압(VR)을 선택 워드라인(Sel_WL)에 인가할 수 있다. 또한, 하강 된 레벨의 리드 전압(VR)이 선택 워드라인(Sel_WL)에 인가되는 시점에 기준 레벨 및 패스 전압 변화량의 차이만 큼 하강된 레벨을 갖는 제1 패스 전압(VRpass1)을 타겟 워드라인들(WLn+1, WLn-1)에 인가할 수 있다. 이 경우 비선택 워드라인들(Unsel_WLs) 중에서 타겟 워드라인들(WLn+1, WLn-1)과 다른 워드라인들(Other WLs)에 인가되 는 제2 패스 전압(VRpass2)의 레벨을 유지할 수 있다. 여기서, 기준 레벨은 복수의 프로그램 상태를 센싱하기 위해 미리 설정된 전압 레벨들 보다 더 높은 레벨일 수 있다. 예를 들어, MLC 방식의 경우 리드 전압의 레벨로서 제1 전압 레벨, 제2 전압 레벨, 제3 전압 레벨이 미리 설정될 수 있다. 이때, 제1 전압 레벨에서 제3 전압 레벨의 순서로 낮아지는 것일 수 있다. 여기서, 기준 레벨 은 제1 전압 레벨 보다 높은 레벨일 수 있다. 일 실시 예에서, 제1 전압 레벨을 갖는 리드 전압(VR)을 선택 워드라인(Sel_WL)에 인가함으로써 메모리 블록에 포함된 복수의 메모리 셀들 중 선택 워드라인(Sel_WL)에 연결된 선택 메모리 셀들의 상태를 센싱할 수 있다. 여 기서, 제1 전압 레벨은 기준 레벨 및 리드 전압 변화량의 차이에 해당하는 레벨일 수 있다. 그리고, 제1 전압 변화량에 따라 리드 전압(VR)을 하강시킬 수 있다(S920). 여기서, 제1 전압 변화량은 전술한 리드 전압 변화량일 수 있다. 일 실시 예에서, 미리 설정된 기준 시간이 경과할 때마다 제1 전압 변화량에 따라 리드 전압(VR)을 하강시킬 수 있다. 리드 전압(VR)의 레벨은 기준 시간에 대응되는 제1 전압 변화량의 값에 따 라 하강될 수 있다. 그리고, 리드 전압(VR)이 하강될 때, 제2 전압 변화량에 따라 비선택 워드라인들(Unsel_WLs) 중 선택 워드라인 (Sel_WL)과 인접한 타겟 워드라인(WLn+1, WLn-1)에 인가되는 제1 패스 전압(VRpass1)을 하강시킬 수 있다 (S930). 제2 전압 변화량은 제1 전압 변화량보다 작은 것일 수 있다. 여기서, 제2 전압 변화량은 전술한 패스 전압 변화량일 수 있다. 일 실시 예에서, 제1 전압 변화량에 1 보다 작은 비율 값을 곱한 값을 제2 전압 변화량으로 결정할 수 있다. 일 실시 예에서, 리드 전압(VR)이 하강될 때, 비선택 워드라인들(Unsel_WLs) 중에서 타겟 워드라인들(WLn+1, WLn-1)과 다른 워드라인들(Other WLs)에 인가되는 제2 패스 전압(VRpass2)의 레벨을 유지할 수 있다. 그리고, 리드 전압(VR)을 하강시키는 단계는, 선택 메모리 셀들의 상태가 센싱된 이후에 제1 전압 변화량에 따 라 제1 전압 레벨에서 제2 전압 레벨이 되도록 리드 전압(VR)을 하강시킬 수 있다. 여기서, 제1 전압 레벨은 제 2 전압 레벨 보다 높은 레벨이다. 일 실시 예에서, 제1 전압 레벨은 복수의 프로그램 상태들 중에서 제1 프로그램 상태를 센싱하는 전압 레벨이고, 제2 전압 레벨은 복수의 프로그램 상태들 중에서 제1 프로그램 상태보다 낮은 제2 프로그램 상태를 센싱하는 전압 레벨일 수 있다. 일 실시 예에서, 리드 전압(VR)이 하강된 시점에서 기준 시간이 경과하면, 제1 전압 변화량에 따라 리드 전압 (VR)을 하강시키고, 제2 전압 변화량에 따라 타겟 워드라인(WLn+1, WLn-1)에 인가되는 제1 패스 전압(VRpass1) 을 하강시킬 수 있다. 여기서, 기준 시간은 미리 설정된 시간일 수 있다. 이상과 같은 본 개시의 일 실시 예에 따른 메모리 장치 및 그 동작 방법은 리드 전압이 감소될 때, 선택 워드라인(Sel_WL)과 인접한 타겟 워드라인(WLn+1, WLn-1)에 인가되는 제1 패스 전압(VRpass1)을 함께 감소시킬 수 있다. 즉, 메모리 장치 및 그 동작 방법은 리드 전압이 감소되는 시점에 동기화하여 타겟 워드라인 (WLn+1, WLn-1)에 인가되는 제1 패스 전압(VRpass1)을 함께 감소시킬 수 있다. 이에 따라, 서로 인접하는 선택 워드라인(Sel_WL) 및 타겟 워드라인(WLn+1, WLn-1) 사이의 전압 차이를 감소시켜 워드라인들 간 유발되는 커패 시턴스를 제거할 수 있다. 그 결과, 선택 워드라인(Sel_WL)에 인가되는 리드 전압의 레벨을 특정한 레벨로 빠르 게 도달시킬 수 있다. 또한, 제1 패스 전압(VRpass1)의 패스 전압 변화량은 리드 전압(VR)의 리드 전압 변화량 보다 더 작은 것일 수 있다. 특히, 패스 전압 변화량이 클수록 선택 워드라인(Sel_WL)에 연결된 선택 메모리 셀의 유효 채널의 길이 또는 선택 메모리 셀의 문턱 전압이 변하게 됨으로써, 선택 메모리 셀로부터 리드되는 데이터의 신뢰성이 저하 되는 문제가 발생할 수 있기 때문에, 본 개시의 실시 예에 따르면 이러한 문제를 효과적으로 방지할 수 있다. 도 10은 일 실시 예에 따른 메모리 시스템이 적용된 메모리 카드를 보여주는 블록도이다. 도 10을 참조하면, 메모리 카드는 메모리 장치, 메모리 컨트롤러 및 커넥터를 포함할 수 있다. 메모리 장치는 데이터를 저장하는 프로그램 동작, 데이터를 리드하는 리드 동작 또는 데이터를 삭제하는 이레이즈 동작을 수행할 수 있다. 예시적으로, 메모리 장치는 EEPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin Transfer Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메 모리 소자들로 구성될 수 있다. 메모리 장치에는 도 1 등을 참조하여 설명한 메모리 장치에 대한 설 명이 동일하게 적용될 수 있으며, 이하에서는 중복되는 내용을 생략하도록 한다. 메모리 컨트롤러는 메모리 장치를 제어할 수 있다. 예를 들어, 메모리 컨트롤러는 메모리 장 치를 제어하기 위한 인스트럭션을 실행할 수 있다. 메모리 컨트롤러는 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치를 제어할 수 있다. 메모리 컨트롤러는 메모리 장치 또는 호스트 사이에서 통신을 통해 데이터 또는 커맨드 등을 전달할 수 있다. 예시적으로, 메모리 컨트롤러는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정 회로와 같은 구성 요소들을 포함할 수 있다. 메 모리 컨트롤러에는 도 1 등을 참조하여 설명한 메모리 컨트롤러에 대한 설명이 동일하게 적용될 수 있으며, 이하에서는 중복되는 내용을 생략하도록 한다. 메모리 컨트롤러는 커넥터를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러는 USB (Universal Serial Bus), MMC (multimedia card), eMMC (embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어 (Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다 양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터는 상술 된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다. 메모리 장치 및 메모리 컨트롤러는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 장치 및 메모리 컨트 롤러는 하나의 반도체 장치로 집적되어 PCMCIA(personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드의 형태로 제조될 수 있다. 도 11은 일 실시 예에 따른 메모리 시스템이 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다. 도 11을 참조하면, SSD은 복수의 비휘발성 메모리 장치들(3100_1~3100_n), SSD 컨트롤러, 신호 커 넥터, 전원 커넥터, 보조 전원 장치 및 버퍼 메모리를 포함할 수 있다. SSD은 신호 커넥터를 통해 호스트와 통신을 수행할 수 있다. 신호 커넥터는 다양한 통 신 방식에 따른 인터페이스의 형태로 구현될 수 있다. 예를 들어, 신호 커넥터는 SATA(Serial ATA) 인터 페이스, mSATA(mini-SATA) 인터페이스, PCIe(PCI Express) 인터페이스, M.2 인터페이스 등 다양한 통신 방식에 따른 인터페이스 중 하나일 수 있다. 복수의 제1 비휘발성 메모리 장치들(3100_1)은 제1 채널(CH1)을 통해 SSD 컨트롤러와 연결되고, 복수의 제2 비휘발성 메모리 장치들(3100_2)은 제2 채널(CH2)을 통해 SSD 컨트롤러와 연결되고, 복수의 제n 비휘 발성 메모리 장치들(3100_n)은 제n 채널(CHn)을 통해 SSD 컨트롤러와 연결될 수 있다. 이에 따라, SSD 컨 트롤러는 서로 독립적인 채널을 통해 연결된 비휘발성 메모리 장치들과 병렬적으로 통신을 수행할 수 있 다. 한편, 복수의 비휘발성 메모리 장치들(3100_1~3100_n) 각각에는 도 1 등을 참조하여 설명한 메모리 장치에 대한 설명이 동일하게 적용될 수 있으며, 이하에서는 중복되는 내용을 생략하도록 한다. SSD 컨트롤러에는 도 1 등을 참조하여 설명한 메모리 컨트롤러에 대한 설명이 동일하게 적용될 수 있으며, 이하에서는 중 복되는 내용을 생략하도록 한다. SSD은 전원 커넥터를 통해 호스트로부터 외부 전원을 입력 받을 수 있다. 보조 전원 장치 는 전원 커넥터를 통해 호스트와 연결될 수 있다. 보조 전원 장치는 호스트로부 터 전원을 입력 받고, 충전할 수 있다. 보조 전원 장치는 호스트로부터의 전원 공급이 원활하지 않 을 경우, SSD의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치는 SSD 내에 위치할 수 도 있고, SSD 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치는 메인 보드에 위치하며, SSD에 보조 전원을 제공할 수도 있다. 버퍼 메모리는 SSD의 버퍼 메모리로 동작할 수 있다. 예를 들어, 버퍼 메모리는 호스트 로부터 수신된 데이터 또는 복수의 비휘발성 메모리 장치들(3100_1~3100_n)로부터 수신된 데이터를 임시 저장하거나, 비휘발성 메모리 장치들(3100_1~3100_n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리 장치들을 포함할 수 있다. 도 12는 일 실시 예에 따른 메모리 시스템이 적용된 사용자 시스템을 보여주는 블록도이다. 도 12를 참조하면, 사용자 시스템은 애플리케이션 프로세서, 메모리 모듈, 네트워크 모듈 , 스토리지 모듈, 및 사용자 인터페이스를 포함할 수 있다. 애플리케이션 프로세서는 사용자 시스템에 포함된 구성 요소들, 운영체제(Operating System, OS), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서는 사용자 시스템 에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리 케이션 프로세서는 시스템-온-칩(System-on-Chip, SoC)으로 제공될 수 있다. 메모리 모듈은 사용자 시스템의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서 및 메모리 모듈은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다. 네트워크 모듈은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA- 2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈은 애플리케이션 프로세서에 포 함될 수 있다. 스토리지 모듈은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈은 애플리케이션 프로세서 로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈은 스토리지 모듈에 저장된 데 이터를 애플리케이션 프로세서로 전송할 수 있다. 예시적으로, 스토리지 모듈은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같 은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈은 사용자 시스템의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 일 실시 예에서, 스토리지 모듈에는 도 1 등을 참조하여 설명된 메모리 시스템에 대한 설명이 동일하 게 적용될 수 있다. 예를 들어, 스토리지 모듈은 복수의 비휘발성 메모리 장치들을 포함할 수 있다. 여기 서, 복수의 비휘발성 메모리 장치들 각각에는 도 1 등을 참조하여 설명된 메모리 장치에 대한 설명이 동일 하게 적용될 수 있다. 사용자 인터페이스는 애플리케이션 프로세서에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소 자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED,스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다."}
{"patent_id": "10-2022-0036321", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다. 도 2는 일 실시 예에 따른 메모리 장치의 구조를 설명하기 위한 도면이다. 도 3은 일 실시 예에 따른 메모리 블록의 구조를 설명하기 위한 도면이다. 도 4a 및 4b는 일 실시 예에 따른 메모리 셀들의 문턱 전압 분포를 설명하기 위한 도면이다. 도 5a 및 5b는 일 실시 예에 따른 워드라인에 인가되는 전압을 설명하기 위한 도면이다. 도 6a 및 6b는 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다. 도 7은 일 실시 예에 따른 전압 변화량을 설명하기 위한 도면이다. 도 8a 내지 도 8e는 일 실시 예에 따른 전압 변화량을 설명하기 위한 도면이다. 도 9는 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다. 도 10은 일 실시 예에 따른 메모리 시스템이 적용된 메모리 카드를 보여주는 블록도이다. 도 11은 일 실시 예에 따른 메모리 시스템이 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다. 도 12는 일 실시 예에 따른 메모리 시스템이 적용된 사용자 시스템을 보여주는 블록도이다."}
