
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>./external/basejump_stl/bsg_dataflow/bsg_two_fifo.v Cov: 98% </h3>
<pre style="margin:0; padding:0 ">   1: // MBT 9-7-2014</pre>
<pre style="margin:0; padding:0 ">   2: //</pre>
<pre style="margin:0; padding:0 ">   3: // two element fifo</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // permissive interface</pre>
<pre style="margin:0; padding:0 ">   6: //</pre>
<pre style="margin:0; padding:0 ">   7: // input : ready/valid   flow control</pre>
<pre style="margin:0; padding:0 ">   8: // output: valid->yumi    flow control</pre>
<pre style="margin:0; padding:0 ">   9: //</pre>
<pre style="margin:0; padding:0 ">  10: // INPUTS: although this module's inputs adheres to</pre>
<pre style="margin:0; padding:0 ">  11: // ready/valid protocol where both sender and receiver</pre>
<pre style="margin:0; padding:0 ">  12: // AND the two signals together to determine</pre>
<pre style="margin:0; padding:0 ">  13: // if transaction happened; in some cases, we</pre>
<pre style="margin:0; padding:0 ">  14: // know that the sender takes into account the</pre>
<pre style="margin:0; padding:0 ">  15: // ready signal before sending out valid, and the</pre>
<pre style="margin:0; padding:0 ">  16: // check is unnecessary. We use ready_THEN_valid_p</pre>
<pre style="margin:0; padding:0 ">  17: // to remove the check if it is unnecessary.</pre>
<pre style="margin:0; padding:0 ">  18: //</pre>
<pre style="margin:0; padding:0 ">  19: //</pre>
<pre style="margin:0; padding:0 ">  20: // note: ~v_o == fifo is empty.</pre>
<pre style="margin:0; padding:0 ">  21: //</pre>
<pre style="margin:0; padding:0 ">  22: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  23: module bsg_two_fifo #(parameter width_p="inv"</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:                       , parameter verbose_p=0</pre>
<pre style="margin:0; padding:0 ">  25:                       // whether we should allow simultaneous enque and deque on full</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:                       , parameter allow_enq_deq_on_full_p=0</pre>
<pre style="margin:0; padding:0 ">  27:                       // necessarily, if we allow enq on ready low, then</pre>
<pre style="margin:0; padding:0 ">  28:                       // we are not using a ready/valid protocol</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:                       , parameter ready_THEN_valid_p=allow_enq_deq_on_full_p</pre>
<pre style="margin:0; padding:0 ">  30:                       )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:    (input clk_i</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:     , input reset_i</pre>
<pre style="margin:0; padding:0 ">  33: </pre>
<pre style="margin:0; padding:0 ">  34:     // input side</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:     , output              ready_o // early</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:     , input [width_p-1:0] data_i  // late</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:     , input               v_i     // late</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="margin:0; padding:0 ">  39:     // output side</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  40:     , output              v_o     // early</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:     , output[width_p-1:0] data_o  // early</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:     , input               yumi_i  // late</pre>
<pre style="margin:0; padding:0 ">  43:     );</pre>
<pre style="margin:0; padding:0 ">  44: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  45:    wire deq_i = yumi_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:    wire enq_i;</pre>
<pre style="margin:0; padding:0 ">  47: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:    logic                  head_r,  tail_r;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:    logic                  empty_r, full_r;</pre>
<pre style="margin:0; padding:0 ">  50: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:    bsg_mem_1r1w #(.width_p(width_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:                   ,.els_p(2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53: 		  ,.read_write_same_addr_p(allow_enq_deq_on_full_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:                   ) mem_1r1w</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:      (.w_clk_i   (clk_i  )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:       ,.w_reset_i(reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:       ,.w_v_i    (enq_i  )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:       ,.w_addr_i (tail_r )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:       ,.w_data_i (data_i )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:       ,.r_v_i    (~empty_r)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:       ,.r_addr_i (head_r )</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:       ,.r_data_o (data_o )</pre>
<pre style="margin:0; padding:0 ">  63:       );</pre>
<pre style="margin:0; padding:0 ">  64: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:    assign v_o       = ~empty_r;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:    assign ready_o   = ~full_r;</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:    if (ready_THEN_valid_p)</pre>
<pre id="id69" style="background-color: #FFB6C1; margin:0; padding:0 ">  69:      assign enq_i = v_i;</pre>
<pre style="margin:0; padding:0 ">  70:    else</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  71:      assign enq_i = v_i & ~full_r;</pre>
<pre style="margin:0; padding:0 ">  72: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:    always_ff @(posedge clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:      begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:         if (reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:           begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:              tail_r  <= 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:              head_r  <= 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:              empty_r <= 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:              full_r  <= 1'b0;</pre>
<pre style="margin:0; padding:0 ">  81:           end</pre>
<pre style="margin:0; padding:0 ">  82:         else</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:           begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:              if (enq_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:                tail_r         <= ~tail_r;</pre>
<pre style="margin:0; padding:0 ">  86: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:              if (deq_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:                head_r         <= ~head_r;</pre>
<pre style="margin:0; padding:0 ">  89: </pre>
<pre style="margin:0; padding:0 ">  90:              // logic simplifies nicely for 2 element case</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:              empty_r             <= (   empty_r & ~enq_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:                                     | (~full_r  &  deq_i & ~enq_i);</pre>
<pre style="margin:0; padding:0 ">  93: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:              if (allow_enq_deq_on_full_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:                full_r              <= (  ~empty_r &  enq_i & ~deq_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:                                       | ( full_r  & ~(deq_i^enq_i));</pre>
<pre style="margin:0; padding:0 ">  97:              else</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:                full_r              <= (  ~empty_r &  enq_i & ~deq_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:                                       | ( full_r  & ~deq_i);</pre>
<pre style="margin:0; padding:0 "> 100:           end // else: !if(reset_i)</pre>
<pre style="margin:0; padding:0 "> 101:      end // always_ff @</pre>
<pre style="margin:0; padding:0 "> 102: </pre>
<pre style="margin:0; padding:0 "> 103:    // synopsys translate_off</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:    always_ff @(posedge clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:      begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:         if (~reset_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:           begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:              assert ({empty_r, deq_i} !== 2'b11)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:                else $error("invalid deque on empty fifo ", empty_r, deq_i);</pre>
<pre style="margin:0; padding:0 "> 110: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:              if (allow_enq_deq_on_full_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:                begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:                   assert ({full_r,enq_i,deq_i}   !== 3'b110)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:                     else $error("invalid enque on full fifo ", full_r, enq_i);</pre>
<pre style="margin:0; padding:0 "> 115:                end</pre>
<pre style="margin:0; padding:0 "> 116:              else</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:                assert ({full_r,enq_i}   !== 2'b11)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:                  else $error("invalid enque on full fifo ", full_r, enq_i);</pre>
<pre style="margin:0; padding:0 "> 119: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:              assert ({full_r,empty_r} !== 2'b11)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:                else $error ("fifo full and empty at same time ", full_r, empty_r);</pre>
<pre style="margin:0; padding:0 "> 122:           end // if (~reset_i)</pre>
<pre style="margin:0; padding:0 "> 123:      end // always_ff @</pre>
<pre style="margin:0; padding:0 "> 124: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:    always_ff @(posedge clk_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:      if (verbose_p)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:        begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:           if (v_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:             $display("### %m enq %x onto fifo",data_i);</pre>
<pre style="margin:0; padding:0 "> 130: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:           if (deq_i)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:             $display("### %m deq %x from fifo",data_o);</pre>
<pre style="margin:0; padding:0 "> 133:        end</pre>
<pre style="margin:0; padding:0 "> 134: </pre>
<pre style="margin:0; padding:0 "> 135:    // for debugging</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:    wire [31:0] num_elements_debug = full_r + (empty_r==0);</pre>
<pre style="margin:0; padding:0 "> 137: </pre>
<pre style="margin:0; padding:0 "> 138:    // synopsys translate_on</pre>
<pre style="margin:0; padding:0 "> 139: </pre>
<pre style="margin:0; padding:0 "> 140: endmodule</pre>
<pre style="margin:0; padding:0 "> 141: </pre>
</body>
</html>
