2 
 
比製程之演進來的快，這是由於許多新架構與電路技巧的提出。基於相位偵測器
之操作，傳統時脈與資料回復電路分為兩種類型：binary (bang-bang 或
Alexander)與 linear (Hogge)。前者之抖動轉換與忍受度受到輸入訊號振幅大
小之影響，而線性的相位偵測器則提供了一個很直觀的設計流程。 
 
圖<一> 近幾年來時脈與資料回復電路之演進 (a)操作速度 (b)功率效能 
 
不過傳統之線性時脈與資料回復電路受到速度之限制(約在 10-Gb/s 左右)，這主
要是因為線性操作通常需要產生高速脈衝與脈衝寬度之比較，大幅限制住了其操
作速度。舉個例子，圖<二-a>，在 90奈米製程下，由於在一分四反向器上升與
下降時間高達 33ps，這是不可能建造出操作速率高於 10-Gb/s之數位相位偵測
器。電流模式的數位邏輯或許能提供其操作速率，但主要問題還是存在的。圖<
二-b>模擬了 90奈米與 130奈米下的全速 Hogge 相位偵測器，其電路都已經最佳
化(增加額外延遲去補償)，但是高於 1Gb/s之速度其操作區間仍然下降，這是由
於高速與有限轉換時間下壓縮了參考脈波的寬度，使得相位偵測器之特性不對
稱。而另外的缺陷也被分析於文獻中[8]。 
 
4 
 
溫度下的模擬結果，發現其增益與頻寬相差甚遠，因此我們需要更穩健的偏壓系
統，才能使整個系統效能最佳化。
 
圖<四> 傳統限幅放大器於不同變異下的模擬結果 
 
而圖<五> 則是我們提出的架構，利用恆增益之偏壓電路，迫使即使遭受到變異
放大器也能自動調整回來，偏壓電路如圖<六>所示。 
 
圖<五> 提出之限幅放大器架構 
 
 
圖<六> 限幅放大器之偏壓電路 
6 
 
(3) 二對五解多工器 
  解多工器我們採用的方式是多次轉換的架構，這樣不只能降低電路設計的困
難度，而且更能降低整體功率之消耗( < 25mW)，電路示意圖如圖<九>，右方則
為與直接解調消耗功率之差異。 
 
圖<九> 提出之二對五解多工器電路 
 
〈五〉  結果與討論： 
  此電路已在 65-nm CMOS製程上進行設計並製造，並以高頻探針台作量測。 
圖<十>展示晶片圖，其包含墊(Pad)之面積為 1.9mm  × 1.3mm，總共消耗 
510mW。時脈與資料回復電路回復出之 25-Gb/s 資料抖動約為 1.02ps，而最後輸
出資料( 10-Gb/s)則為 1.45ps，量測結果如圖<十一>所示。 
 
 
圖<十> 晶片圖 
8 
 
in 65nm CMOS,"  Digest of International Solid-State Circuits Conference, pp. 
146-147, Feb. 2011. 
‧  H. Wang, M. Hung, Y. Yeh, and Jri Lee, " A 60-GHz FSK Transceiver with 
Automatically-Calibrated Demodulator in 90-nm CMOS, " Digest of Symposium on 
VLSI Circuits, pp. 95-96, June 2010. 
‧  Y.-A. Li, M.-H. Hung, S.-J. Huang, and Jri Lee, "A Fully-Integrated 77GHz 
FMCW Radar System in 65nm CMOS," Digest of International Solid-State Circuits 
Conference, Feb. 2010.  
‧  K.-C. Wu and Jri Lee, "A 2×25Gb/s Deserializer with 2:5 DMUX for 100Gb/s 
Ethernet Application," Digest of International Solid-State Circuits Conference, Feb. 
2010.  
‧  H. Wang and Jri Lee, " A 40-Gb/s Transmitter with 4:1 MUX and 
subharmonically Injection-Locked CMU in 90-nm CMOS Technology, " Digest of 
Symposium on VLSI Circuits, pp. 48-49, June 2009.    
‧  H. Wang, C. Lee, A. Lee, and Jri Lee, " A 21-Gb/s 87-mW Transceiver with 
FFE/DFE/Linear Equalizer in 65-nm CMOS Technology, " Digest of Symposium on 
VLSI Circuits, pp. 50-51, June 2009.   
‧  Jri Lee and K. Wu " A 20Gb/s Full-Rate Linear CDR Circuit with Automatic 
Frequency Acquisition," Digest of International Solid-State Circuits Conference,  pp. 
366-367, Feb. 2009.  
‧  Jri Lee, Y. Huang, Y. Chen, H. Lu, and C. Chang " A Low-Power Fully Integrated 
60GHz Transceiver System with OOK  Modulation and On-Board Antenna 
Assembly," Digest of International Solid-State Circuits Conference, pp. 316-317,  
Feb. 2009.  
‧  Jri Lee, H. Wang, W. Chen, and Y. Lee "Subharmonically Injection-Locked PLLs  
for Ultra-Low-Noise Clock Generation,"  Digest of International Solid-State  
Circuits Conference, pp. 92-93, Feb. 2009.   
 
期刊論文  
‧  Jri Lee, Y. Li, M. Hung, and S. Huang, "A Fully-Integrated 77-GHz FMCW 
Radar Transceiver in 65-nm CMOS Technology, " IEEE Journal of Solid-State 
Circuits, vol. 45, pp. 2746-2756, Dec. 2010. 
‧  Jri Lee and K.-C. Wu, "A 20-Gb/s Full-Rate Linear Clock and Data Recovery 
Circuit With Automatic Frequency Acquisition, " IEEE Journal of Solid-State Circuits, 
vol. 44, Dec 2009.  
‧  Jri Lee and H. Wang, "Study of Subharmonically Injection-Locked PLLs," IEEE 
Journal of Solid-State Circuits, vol. 44, pp. 1539-1553, May 2009.  
‧  Jri Lee, M. Chen, and H. Wang, "Design and Comparison of Three 20-Gb/s 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/11/10
國科會補助計畫
計畫名稱: 應用於100Gb乙太網路系統之寬頻傳收機
計畫主持人: 李致毅
計畫編號: 98-2221-E-002-121- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
