Timing Analyzer report for UART
Sun Apr 16 12:38:54 2023
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 22. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 30. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; UART                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 294.12 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -2.400 ; -36.193         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.402 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -28.700                       ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                          ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.400 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.316      ;
; -2.400 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.316      ;
; -2.400 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.316      ;
; -2.400 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.316      ;
; -2.400 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.316      ;
; -2.400 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.316      ;
; -2.400 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.316      ;
; -2.400 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.316      ;
; -2.393 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.309      ;
; -2.393 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.309      ;
; -2.393 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.309      ;
; -2.393 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.309      ;
; -2.393 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.309      ;
; -2.393 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.309      ;
; -2.393 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.309      ;
; -2.393 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.309      ;
; -2.387 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.304      ;
; -2.387 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.304      ;
; -2.387 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.304      ;
; -2.387 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.304      ;
; -2.387 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.304      ;
; -2.387 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.304      ;
; -2.387 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.304      ;
; -2.387 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.304      ;
; -2.370 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.287      ;
; -2.370 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.287      ;
; -2.370 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.287      ;
; -2.370 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.287      ;
; -2.370 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.287      ;
; -2.370 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.287      ;
; -2.370 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.287      ;
; -2.370 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.287      ;
; -2.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.271      ;
; -2.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.271      ;
; -2.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.271      ;
; -2.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.271      ;
; -2.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.271      ;
; -2.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.271      ;
; -2.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.271      ;
; -2.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.271      ;
; -2.328 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 2.813      ;
; -2.328 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 2.813      ;
; -2.328 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 2.813      ;
; -2.328 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 2.813      ;
; -2.328 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 2.813      ;
; -2.328 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 2.813      ;
; -2.328 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 2.813      ;
; -2.328 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.513     ; 2.813      ;
; -2.291 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.208      ;
; -2.291 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.208      ;
; -2.291 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.208      ;
; -2.291 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.208      ;
; -2.291 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.208      ;
; -2.291 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.208      ;
; -2.291 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.208      ;
; -2.291 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.208      ;
; -2.205 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.122      ;
; -2.205 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.122      ;
; -2.205 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.122      ;
; -2.205 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.122      ;
; -2.205 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.122      ;
; -2.205 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.122      ;
; -2.205 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.122      ;
; -2.205 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.122      ;
; -2.189 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.106      ;
; -2.189 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.106      ;
; -2.189 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.106      ;
; -2.189 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.106      ;
; -2.189 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.106      ;
; -2.189 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.106      ;
; -2.189 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.106      ;
; -2.189 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.106      ;
; -2.070 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.987      ;
; -2.070 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.987      ;
; -2.070 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.987      ;
; -2.070 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.987      ;
; -2.070 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.987      ;
; -2.070 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.987      ;
; -2.070 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.987      ;
; -2.070 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.987      ;
; -2.012 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.929      ;
; -2.012 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.929      ;
; -2.012 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.929      ;
; -2.012 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.929      ;
; -2.012 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.929      ;
; -2.012 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.929      ;
; -2.012 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.929      ;
; -2.012 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.929      ;
; -1.992 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.908      ;
; -1.992 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.908      ;
; -1.992 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.908      ;
; -1.992 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.908      ;
; -1.992 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.908      ;
; -1.992 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.908      ;
; -1.992 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.908      ;
; -1.992 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.908      ;
; -1.988 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.904      ;
; -1.988 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.904      ;
; -1.988 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.904      ;
; -1.988 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.904      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                    ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.468 ; TRANSMITTER:UART_T|transmitState.init                ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.734      ;
; 0.543 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.242      ;
; 0.601 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.868      ;
; 0.627 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.911      ;
; 0.643 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.648 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.657 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.667 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.934      ;
; 0.678 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.377      ;
; 0.719 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.986      ;
; 0.810 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.077      ;
; 0.816 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.514      ;
; 0.819 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.086      ;
; 0.822 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.089      ;
; 0.822 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.089      ;
; 0.827 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.094      ;
; 0.871 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.137      ;
; 0.871 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.137      ;
; 0.941 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.639      ;
; 0.966 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.233      ;
; 0.966 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.233      ;
; 0.967 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.234      ;
; 0.970 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.974 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.980 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.989 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 1.002 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.700      ;
; 1.072 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.339      ;
; 1.096 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.101 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.106 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.115 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.128 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.395      ;
; 1.130 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.396      ;
; 1.137 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.403      ;
; 1.140 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.407      ;
; 1.146 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.413      ;
; 1.149 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.416      ;
; 1.151 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.418      ;
; 1.187 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.453      ;
; 1.208 ; TRANSMITTER:UART_T|transmitState.init                ; TRANSMITTER:UART_T|transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.474      ;
; 1.210 ; TRANSMITTER:UART_T|transmitState.init                ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.476      ;
; 1.227 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.494      ;
; 1.232 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.499      ;
; 1.236 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.503      ;
; 1.241 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.508      ;
; 1.244 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.511      ;
; 1.248 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.515      ;
; 1.253 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.520      ;
; 1.254 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.521      ;
; 1.256 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.522      ;
; 1.263 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.529      ;
; 1.272 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.539      ;
; 1.277 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.544      ;
; 1.313 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.579      ;
; 1.325 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 2.023      ;
; 1.353 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.620      ;
; 1.362 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.629      ;
; 1.367 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.634      ;
; 1.369 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.635      ;
; 1.370 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.637      ;
; 1.370 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.637      ;
; 1.374 ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.640      ;
; 1.374 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.640      ;
; 1.376 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.334     ; 1.228      ;
; 1.382 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.648      ;
; 1.389 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.655      ;
; 1.390 ; TRANSMITTER:UART_T|UART_TXD                          ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.657      ;
; 1.398 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.665      ;
; 1.435 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.703      ;
; 1.436 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.703      ;
; 1.436 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.703      ;
; 1.436 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.702      ;
; 1.437 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.704      ;
; 1.439 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.705      ;
; 1.451 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.718      ;
; 1.454 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.721      ;
; 1.455 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.722      ;
; 1.471 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.739      ;
; 1.488 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.755      ;
; 1.497 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.334     ; 1.349      ;
; 1.499 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.765      ;
; 1.500 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.766      ;
; 1.502 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.334     ; 1.354      ;
; 1.508 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.774      ;
; 1.515 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.781      ;
; 1.535 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.802      ;
; 1.538 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.805      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 323.1 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.095 ; -31.407        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.354 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -28.700                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.095 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.022      ;
; -2.094 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.020      ;
; -2.094 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.020      ;
; -2.094 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.020      ;
; -2.094 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.020      ;
; -2.094 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.020      ;
; -2.094 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.020      ;
; -2.094 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.020      ;
; -2.094 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.020      ;
; -2.088 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.014      ;
; -2.088 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.014      ;
; -2.088 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.014      ;
; -2.088 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.014      ;
; -2.088 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.014      ;
; -2.088 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.014      ;
; -2.088 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.014      ;
; -2.088 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.014      ;
; -2.081 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.008      ;
; -2.081 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.008      ;
; -2.081 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.008      ;
; -2.081 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.008      ;
; -2.081 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.008      ;
; -2.081 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.008      ;
; -2.081 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.008      ;
; -2.081 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.008      ;
; -2.080 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.007      ;
; -2.080 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.007      ;
; -2.080 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.007      ;
; -2.080 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.007      ;
; -2.080 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.007      ;
; -2.080 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.007      ;
; -2.080 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.007      ;
; -2.080 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.007      ;
; -2.049 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.578      ;
; -2.049 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.578      ;
; -2.049 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.578      ;
; -2.049 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.578      ;
; -2.049 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.578      ;
; -2.049 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.578      ;
; -2.049 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.578      ;
; -2.049 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 2.578      ;
; -2.020 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.947      ;
; -2.020 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.947      ;
; -2.020 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.947      ;
; -2.020 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.947      ;
; -2.020 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.947      ;
; -2.020 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.947      ;
; -2.020 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.947      ;
; -2.020 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.947      ;
; -1.926 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.853      ;
; -1.926 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.853      ;
; -1.926 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.853      ;
; -1.926 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.853      ;
; -1.926 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.853      ;
; -1.926 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.853      ;
; -1.926 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.853      ;
; -1.926 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.853      ;
; -1.924 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.851      ;
; -1.924 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.851      ;
; -1.924 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.851      ;
; -1.924 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.851      ;
; -1.924 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.851      ;
; -1.924 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.851      ;
; -1.924 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.851      ;
; -1.924 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.851      ;
; -1.813 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.740      ;
; -1.813 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.740      ;
; -1.813 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.740      ;
; -1.813 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.740      ;
; -1.813 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.740      ;
; -1.813 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.740      ;
; -1.813 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.740      ;
; -1.813 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.740      ;
; -1.761 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.688      ;
; -1.761 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.688      ;
; -1.761 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.688      ;
; -1.761 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.688      ;
; -1.761 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.688      ;
; -1.761 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.688      ;
; -1.761 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.688      ;
; -1.761 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.688      ;
; -1.735 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.661      ;
; -1.735 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.661      ;
; -1.735 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.661      ;
; -1.735 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.661      ;
; -1.735 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.661      ;
; -1.735 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.661      ;
; -1.735 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.661      ;
; -1.735 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.661      ;
; -1.724 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.650      ;
; -1.724 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.650      ;
; -1.724 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.650      ;
; -1.724 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.650      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.422 ; TRANSMITTER:UART_T|transmitState.init                ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.665      ;
; 0.482 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.123      ;
; 0.555 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.798      ;
; 0.574 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.833      ;
; 0.588 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.592 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.600 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.241      ;
; 0.610 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.853      ;
; 0.656 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.899      ;
; 0.717 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.357      ;
; 0.753 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.996      ;
; 0.761 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.004      ;
; 0.763 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.006      ;
; 0.765 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.008      ;
; 0.766 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.009      ;
; 0.809 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.051      ;
; 0.810 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.052      ;
; 0.827 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.467      ;
; 0.876 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.881 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.124      ;
; 0.881 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.124      ;
; 0.882 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.125      ;
; 0.884 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.524      ;
; 0.887 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.889 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.891 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.896 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.899 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.955 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.199      ;
; 0.986 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.990 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 1.001 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.009 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.252      ;
; 1.035 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.278      ;
; 1.039 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.282      ;
; 1.042 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.284      ;
; 1.048 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.291      ;
; 1.049 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.292      ;
; 1.050 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.292      ;
; 1.060 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.303      ;
; 1.092 ; TRANSMITTER:UART_T|transmitState.init                ; TRANSMITTER:UART_T|transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.334      ;
; 1.094 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.336      ;
; 1.100 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.343      ;
; 1.108 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.351      ;
; 1.109 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.352      ;
; 1.110 ; TRANSMITTER:UART_T|transmitState.init                ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.352      ;
; 1.111 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.354      ;
; 1.113 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.356      ;
; 1.119 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.362      ;
; 1.149 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.392      ;
; 1.152 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.394      ;
; 1.158 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.401      ;
; 1.160 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.402      ;
; 1.162 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.406      ;
; 1.170 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.413      ;
; 1.204 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.446      ;
; 1.210 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.453      ;
; 1.218 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.461      ;
; 1.219 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.462      ;
; 1.223 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.863      ;
; 1.225 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.467      ;
; 1.229 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.472      ;
; 1.259 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.310     ; 1.120      ;
; 1.262 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.504      ;
; 1.268 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.512      ;
; 1.268 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.511      ;
; 1.270 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.512      ;
; 1.270 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.512      ;
; 1.271 ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.513      ;
; 1.279 ; TRANSMITTER:UART_T|UART_TXD                          ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.522      ;
; 1.305 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.549      ;
; 1.310 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.553      ;
; 1.311 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.554      ;
; 1.314 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.556      ;
; 1.328 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.570      ;
; 1.328 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.571      ;
; 1.331 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.574      ;
; 1.335 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.578      ;
; 1.335 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.577      ;
; 1.335 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.577      ;
; 1.336 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.579      ;
; 1.338 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.582      ;
; 1.340 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.584      ;
; 1.358 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.310     ; 1.219      ;
; 1.367 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.610      ;
; 1.369 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.310     ; 1.230      ;
; 1.372 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.614      ;
; 1.375 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.619      ;
; 1.380 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.622      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -0.627 ; -8.097         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.181 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -24.258                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.627 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.572      ;
; -0.627 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.572      ;
; -0.627 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.572      ;
; -0.627 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.572      ;
; -0.627 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.572      ;
; -0.627 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.572      ;
; -0.627 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.572      ;
; -0.627 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.572      ;
; -0.626 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.571      ;
; -0.626 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.571      ;
; -0.626 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.571      ;
; -0.626 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.571      ;
; -0.626 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.571      ;
; -0.626 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.571      ;
; -0.626 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.571      ;
; -0.626 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.571      ;
; -0.613 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.558      ;
; -0.610 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.555      ;
; -0.610 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.555      ;
; -0.610 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.555      ;
; -0.610 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.555      ;
; -0.610 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.555      ;
; -0.610 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.555      ;
; -0.610 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.555      ;
; -0.610 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.555      ;
; -0.609 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.554      ;
; -0.609 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.554      ;
; -0.609 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.554      ;
; -0.609 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.554      ;
; -0.609 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.554      ;
; -0.609 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.554      ;
; -0.609 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.554      ;
; -0.609 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.554      ;
; -0.581 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.323      ;
; -0.581 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.323      ;
; -0.581 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.323      ;
; -0.581 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.323      ;
; -0.581 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.323      ;
; -0.581 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.323      ;
; -0.581 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.323      ;
; -0.581 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.323      ;
; -0.553 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.498      ;
; -0.553 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.498      ;
; -0.553 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.498      ;
; -0.553 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.498      ;
; -0.553 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.498      ;
; -0.553 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.498      ;
; -0.553 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.498      ;
; -0.553 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.498      ;
; -0.532 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.477      ;
; -0.521 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.466      ;
; -0.464 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.409      ;
; -0.464 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.409      ;
; -0.464 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.409      ;
; -0.464 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.409      ;
; -0.464 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.409      ;
; -0.464 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.409      ;
; -0.464 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.409      ;
; -0.464 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.409      ;
; -0.433 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; TRANSMITTER:UART_T|\implicitFSM:K[3]            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.378      ;
; -0.428 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.373      ;
; -0.428 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.373      ;
; -0.428 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.373      ;
; -0.428 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.373      ;
; -0.428 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.373      ;
; -0.428 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.373      ;
; -0.428 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.373      ;
; -0.428 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.373      ;
; -0.424 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.369      ;
; -0.424 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.369      ;
; -0.424 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.369      ;
; -0.424 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]  ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.369      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.220 ; TRANSMITTER:UART_T|transmitState.init                ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.345      ;
; 0.249 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.578      ;
; 0.265 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.391      ;
; 0.285 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.419      ;
; 0.294 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.300 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.304 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.430      ;
; 0.321 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.650      ;
; 0.333 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.459      ;
; 0.363 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.489      ;
; 0.367 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.493      ;
; 0.367 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.493      ;
; 0.368 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.494      ;
; 0.372 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.498      ;
; 0.374 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.703      ;
; 0.386 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.511      ;
; 0.387 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.512      ;
; 0.441 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.770      ;
; 0.442 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.569      ;
; 0.443 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.569      ;
; 0.443 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.569      ;
; 0.452 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.455 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.461 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.466 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.795      ;
; 0.473 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.599      ;
; 0.512 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.514 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.518 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.521 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.525 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.540 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.666      ;
; 0.542 ; TRANSMITTER:UART_T|transmitState.init                ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.667      ;
; 0.563 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.689      ;
; 0.575 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.701      ;
; 0.578 ; TRANSMITTER:UART_T|transmitState.init                ; TRANSMITTER:UART_T|transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.703      ;
; 0.578 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.579 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.584 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.710      ;
; 0.587 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.713      ;
; 0.590 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.591 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.717      ;
; 0.593 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.605 ; TRANSMITTER:UART_T|transmitState.transmit            ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.934      ;
; 0.606 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.732      ;
; 0.617 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.743      ;
; 0.618 ; TRANSMITTER:UART_T|\implicitFSM:messageToTransmit[8] ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.743      ;
; 0.621 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.746      ;
; 0.625 ; TRANSMITTER:UART_T|UART_TXD                          ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.751      ;
; 0.637 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.153     ; 0.568      ;
; 0.638 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.764      ;
; 0.641 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.767      ;
; 0.643 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.769      ;
; 0.646 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.772      ;
; 0.647 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.773      ;
; 0.650 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.776      ;
; 0.656 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.782      ;
; 0.657 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.783      ;
; 0.658 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.783      ;
; 0.658 ; TRANSMITTER:UART_T|\implicitFSM:K[3]                 ; TRANSMITTER:UART_T|\implicitFSM:K[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.784      ;
; 0.659 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.785      ;
; 0.669 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|transmitState.transmit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.795      ;
; 0.670 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.796      ;
; 0.670 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.796      ;
; 0.672 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.798      ;
; 0.674 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[4]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.800      ;
; 0.675 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.801      ;
; 0.675 ; TRANSMITTER:UART_T|\implicitFSM:K[2]                 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.801      ;
; 0.693 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.819      ;
; 0.700 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.153     ; 0.631      ;
; 0.703 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[5]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.153     ; 0.634      ;
; 0.709 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.835      ;
; 0.710 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.836      ;
; 0.712 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[3]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.838      ;
; 0.713 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[1]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.839      ;
; 0.722 ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[2]       ; TRANSMITTER:UART_T|\implicitFSM:DATA_CYCLES[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.848      ;
; 0.724 ; TRANSMITTER:UART_T|\implicitFSM:K[1]                 ; TRANSMITTER:UART_T|UART_TXD                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.850      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.400  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -2.400  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -36.193 ; 0.0   ; 0.0      ; 0.0     ; -28.7               ;
;  CLOCK_50        ; -36.193 ; 0.000 ; N/A      ; N/A     ; -28.700             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; UART_TXD      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_CTS      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RTS                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RTX                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; UART_CTS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; UART_CTS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; UART_CTS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 442      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 442      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sun Apr 16 12:38:49 2023
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.400             -36.193 CLOCK_50 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.700 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.095
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.095             -31.407 CLOCK_50 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.700 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.627
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.627              -8.097 CLOCK_50 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.258 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4900 megabytes
    Info: Processing ended: Sun Apr 16 12:38:54 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:01


