============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 27 2019  12:16:16 am
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance     Cells  Cell Area  Net Area  Total Area  Wireload     
----------------------------------------------------------------------
dsc_mul            451       1462         0        1462    <none> (D) 
  stoch2bin_out     78        354         0         354    <none> (D) 
  prg_b             92        279         0         279    <none> (D) 
    prg_ab          87        261         0         261    <none> (D) 
      ctr4          23        104         0         104    <none> (D) 
      comp4_d       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_c       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_b       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_a       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
  prg_c             94        278         0         278    <none> (D) 
    prg_ab          87        261         0         261    <none> (D) 
      ctr4          23        104         0         104    <none> (D) 
      comp4_d       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_c       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_b       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_a       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
  prg_d             92        272         0         272    <none> (D) 
    prg_ab          88        264         0         264    <none> (D) 
      ctr4          24        106         0         106    <none> (D) 
      comp4_d       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_c       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_b       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_a       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
  prg_a             89        267         0         267    <none> (D) 
    prg_ab          86        260         0         260    <none> (D) 
      ctr4          22        102         0         102    <none> (D) 
      comp4_d       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_c       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_b       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_a       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 

 (D) = wireload is default in technology library
