---
title: "[HDL Bits] 2.Verilog Language Part 2"
date: 2024-11-05 03:00:00 +09:00
categories: [Verilog, HDLbits]
tags:
  [
    verilog,
    HDLbits,
  ]
---


# 1. HDL Bits 
HDLBits는 Verilog 하드웨어 설명 언어(HDL)를 사용하여 디지털 하드웨어 설계를 <br>
연습할 수 있는 소규모 회로 설계 연습 문제 모음입니다. <br>
문제가 주어지면 코드를 입력할 수 있고 바로 검증을하여 맞고 틀렸는지 확인할 수 있다. <br>
[HDL Bits](https://hdlbits.01xz.net/wiki/Main_Page)

# 2. Verilog Language 
Verilog Language는 다음과 같은 목차로 구성되어 있다.
- Verilog Language
	- Basics
	- **Vectors**
	- Modules
	- Procedures
	- More_verilog_Features

오늘은이 중에서 Vectors 에 대해 설명을 할 것이다.

## 2.1. Vectors (Vectors0) 
### Problem Statement
하나의 3비트 입력이 있고 동일한 벡터를 출력하고 이를 3개의 개별 1비트 출력으로 분할하는 회로를 구축합니다. <br>
출력 `o0`을 입력 벡터의 위치 `0`에, `o1`을 위치 `1`에 연결하는 식입니다.


Module Declaration
```verilog
module top_module ( 
    input wire [2:0] vec,
    output wire [2:0] outv,
    output wire o2,
    output wire o1,
    output wire o0  ); 
```

```verilog
module top_module ( 
    input wire [2:0] vec,
    output wire [2:0] outv,
    output wire o2,
    output wire o1,
    output wire o0  ); // Module body starts after module declaration

assign outv = vec;
assign {o2,o1,o0} = vec;
endmodule

```

## 2.2. Vectors in more detail (Vector1)
###Problem Statement
Build a combinational circuit that splits an input half-word (16 bits, [15:0] ) into lower [7:0] and upper [15:8] bytes.

###Module Declaration
```verilog
`default_nettype none     // Disable implicit nets. Reduces some types of bugs.
module top_module( 
    input wire [15:0] in,
    output wire [7:0] out_hi,
    output wire [7:0] out_lo );
```

```verilog
`default_nettype none     // Disable implicit nets. Reduces some types of bugs.
module top_module( 
    input wire [15:0] in,
    output wire [7:0] out_hi,
    output wire [7:0] out_lo );

assign out_hi =  in[15:8];
assign out_lo = in[7:0];

endmodule

```

## 2.3. Vector part select (Vectors)
###Problem Statement
32비트 벡터는 4바이트(비트 [31:24], [23:16] 등)를 포함하는 것으로 볼 수 있습니다. <br>
4바이트 단어의 바이트 순서를 반대로 하는 회로를 구축합니다.
```bash
AaaaaaaaBbbbbbbbCcccccccDddddddd => DdddddddCcccccccBbbbbbbbAaaaaaaa
```

###Module Declaration
```verilog
module top_module( 
    input [31:0] in,
    output [31:0] out );
```

```verilog
module top_module( 
    input [31:0] in,
    output [31:0] out );//

assign out = {in[7:0],in[15:8],in[23:16],in[31:24]};
endmodule
```

## 2.4. Bitwise operators (Vectorgates)
###Problem Statement
 두 벡터의 비트 OR, 두 벡터의 논리 OR, 두 벡터의 역(NOT)을 계산하는 두 개의 3비트 입력이 있는 회로를 구축합니다. <br>
`out_not`의 위쪽 절반(즉, 비트 [5:3])에는 `b`의 역을, 아래쪽 절반에는` a`의 역을 배치합니다.

###Module Declaration
```verilog
module top_module( 
    input [2:0] a,
    input [2:0] b,
    output [2:0] out_or_bitwise,
    output out_or_logical,
    output [5:0] out_not
);
```

```verilog
module top_module( 
    input [2:0] a,
    input [2:0] b,
    output [2:0] out_or_bitwise,
    output out_or_logical,
    output [5:0] out_not
);

assign out_or_bitwise = a | b;
assign out_or_logical = a || b;
assign out_not = ~{b,a};
endmodule
```

# 2.5. Four-input gates (Gates4)
###Problem Statement
4개의 입력이 있는 조합 회로를 구축합니다.
출력은 3개입니다:
- OUT_AND: 4입력 AND 게이트의 출력.
- OUT_OR: 4입력 OR 게이트의 출력.
- OUT_XOR: 4입력 XOR 게이트의 출력.

###Module Declaration
```verilog
module top_module( 
    input [3:0] in,
    output out_and,
    output out_or,
    output out_xor
);
```

```verilog
module top_module( 
    input [3:0] in,
    output out_and,
    output out_or,
    output out_xor
);

assign out_and = &in;
assign out_or = |in;
assign out_xor = ^in;

endmodule
```

# 2.6. Vector concatenation operator (Vector3)
###Problem Statement
여러 개의 입력 벡터가 주어지면 이를 서로 연결한 다음 여러 개의 출력 벡터로 분할합니다. <br>
5비트 입력 벡터는 총 30비트 입력에 대해 a, b, c, d, e, f의 6가지가 있습니다.  <br>
8비트 출력 벡터는 w, x, y, z의 4개로 총 32비트 출력입니다. <br>
출력은 입력 벡터를 연결한 다음 2비트를 더한 값이어야 합니다: 

###Module Declaration
```verilog
module top_module (
    input [4:0] a, b, c, d, e, f,
    output [7:0] w, x, y, z );
```

```verilog
module top_module (
    input [4:0] a, b, c, d, e, f,
    output [7:0] w, x, y, z );//

assign {w,x,y,z} = {a,b,c,d,e,f,2'b11};

endmodule
```

# 2.7. Vector reversal1 (Vectorr)
###Problem Statement
8비트 입력 벡터 [7:0]이 주어지면 비트 순서를 반대로 합니다.

###Module Declaration
```verilog
module top_module( 
    input [7:0] in,
    output [7:0] out
);
```

```verilog
module top_module( 
    input [7:0] in,
    output [7:0] out
);
assign out = {in[0],in[1],in[2],in[3],in[4],in[5],in[6],in[7]};
endmodule

//assign {out[0],out[1],out[2],out[3],out[4],out[5],out[6],out[7]} = in;
/*
generate
		genvar i;
		for (i=0; i<8; i = i+1) begin: my_block_name
			assign out[i] = in[8-i-1];
		end
	endgenerate

*/
```

# 2.8. Replication operator (Vector4)
###Problem Statement
복제 연산자를 흔히 볼 수 있는 곳은 부호 값을 그대로 유지하면서 작은 숫자를 큰 숫자로 부호 확장할 때입니다. <br>
이는 왼쪽에 있는 작은 숫자의 부호 비트(가장 중요한 비트)를 복제하여 수행됩니다. <br>
예를 들어 (5)를 8비트로 부호 확장하면 (5)가 되고, (-3)을 8비트로 부호 확장하면 (-3)이 됩니다. <br>
8비트 숫자를 32비트로 부호 확장하는 회로를 구축합니다. <br>
이를 위해서는 부호 비트의 24개 복사본(즉, 비트[7]을 24번 복제)과 8비트 숫자 자체를 연결해야 합니다.


###Module Declaration
```verilog
module top_module (
    input [7:0] in,
    output [31:0] out );
```

```verilog
module top_module (
    input [7:0] in,
    output [31:0] out );//

assign out = {{24{in[7]}},in};
endmodule
```

# 2.9. More replication (Vector5)
###Problem Statement
5개의 1비트 신호(a, b, c, d, e)가 주어지면, 25비트 출력 벡터에서 25쌍의 1비트 비교를 모두 계산합니다. <br>
비교되는 두 비트가 같으면 출력은 1이 되어야 합니다.
out[24] = ~a ^ a; // a == a, 따라서 out[24]는 항상 1입니다.
out[23] = ~a ^ b;
out[22] = ~a ^ c;
...
out[ 1] = ~e ^ d;
OUT[ 0] = ~e ^ e;
다이어그램에서 볼 수 있듯이 복제 및 연결 연산자를 사용하면 이 작업을 더 쉽게 수행할 수 있습니다.<br>
위쪽 벡터는 각 입력이 5회 반복된 연결입니다.<br>
아래쪽 벡터는 5개의 입력이 5회 반복된 연결입니다.

###Module Declaration
```verilog
module top_module (
    input a, b, c, d, e,
    output [24:0] out );
```

```verilog
module top_module (
    input a, b, c, d, e,
    output [24:0] out );//

assign out = ~({{5{a}},{5{b}},{5{c}},{5{d}},{5{e}}})^({5{a,b,c,d,e}});
endmodule
```

