set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {Den_Giao_Thong.vo Den_Giao_Thong_v.sdo}}
}
