# üì± PC-1500 Interrupt System Implementation - Documentaci√≥n T√©cnica

## üéØ Resumen

Se ha implementado exitosamente el sistema de interrupciones del PC-1500 seg√∫n las especificaciones t√©cnicas del manual, incluyendo:
- ‚úÖ **Timer Interrupts** - Interrupciones del timer con prioridad alta
- ‚úÖ **Maskable Interrupts** - Interrupciones enmascarables (MI)
- ‚úÖ **Secuencia de procesamiento** - Seg√∫n diagramas del manual t√©cnico
- ‚úÖ **Instrucci√≥n RTI** - Return from Interrupt completamente funcional
- ‚ùå **Non-maskable interrupts** - No implementados seg√∫n requerimientos

## üèóÔ∏è Arquitectura del Sistema de Interrupciones

### Componentes Principales

1. **InterruptController** (`/ceres-core/src/pc1500/interrupts.rs`)
   - Controlador principal de interrupciones
   - Manejo de flags IE, IR1, IR2
   - Prioridades y vectores de interrupci√≥n

2. **CPU Integration** (`/ceres-core/src/pc1500/cpu.rs`)
   - Instrucciones SIE/RIE para control de IE flag
   - Instrucci√≥n RTI para retorno de interrupci√≥n
   - Secuencia completa de procesamiento de interrupciones

3. **System Integration** (`/ceres-core/src/pc1500/mod.rs`)
   - Integraci√≥n con timer para interrupciones autom√°ticas
   - Sincronizaci√≥n entre CPU e InterruptController
   - APIs para solicitar interrupciones desde teclado/perif√©ricos

## üìã Especificaciones T√©cnicas

### Tipos de Interrupci√≥n Implementadas

#### Timer Interrupt (Prioridad Alta)
- **Trigger**: Timer overflow a 1FFH
- **Vector**: 0xFFFB (FFFAH/FFFBH addresses)
- **Flag**: IR2 active
- **Autom√°tica**: S√≠, cuando el timer desborda

#### Maskable Interrupt (Prioridad Normal)
- **Trigger**: Se√±al MI externa (teclado, etc.)
- **Vector**: 0xFFFA (configurable)
- **Flag**: IR1 active
- **Manual**: Llamando `request_maskable_interrupt()`

### Estados del Sistema

```rust
pub struct InterruptController {
    ie_flag: bool,           // IE - Interrupt Enable
    ir1_active: bool,        // IR1 - Maskable interrupt request
    ir2_active: bool,        // IR2 - Timer interrupt request
    processing_interrupt: bool, // Previene interrupciones anidadas
}
```

## üîß Funcionalidades Implementadas

### Control de Interrupciones

#### Instrucciones del CPU

```rust
/// SIE - Set Interrupt Enable
/// Habilita interrupciones (IE = 1)
pub(super) fn sie(&mut self) -> u8 // 8 cycles

/// RIE - Reset Interrupt Enable  
/// Deshabilita interrupciones (IE = 0)
pub(super) fn rie(&mut self) -> u8 // 8 cycles

/// RTI - Return from Interrupt
/// Restaura contexto y retorna al programa principal
pub(super) fn rti(&mut self, memory: &mut MemoryBus) -> u8 // 14 cycles
```

### Secuencia de Procesamiento de Interrupciones

Seg√∫n el diagrama del manual t√©cnico:

#### 1. Detecci√≥n de Interrupci√≥n
```rust
pub fn check_pending_interrupt(&mut self) -> Option<u16> {
    if !self.ie_flag { return None; }
    if self.processing_interrupt { return None; }
    
    // Timer interrupt has higher priority
    if self.ir2_active {
        return Some(0xFFFB); // Timer vector
    }
    
    // Maskable interrupt
    if self.ir1_active {
        return Some(0xFFFA); // Maskable vector
    }
    
    None
}
```

#### 2. Procesamiento de Interrupci√≥n
```rust
pub fn handle_interrupt(&mut self, vector: u16, memory: &mut MemoryBus) {
    // 1. Save IE flag state to stack
    let ie_state = if self.interrupt_enabled { 1u8 } else { 0u8 };
    
    // 2. Disable interrupts (IE = 0)
    self.interrupt_enabled = false;
    
    // 3. Save Program Counter to stack (PH first, then PL)
    self.s = self.s.wrapping_sub(1);
    self.write(memory, self.s, (self.p >> 8) as u8); // PH
    self.s = self.s.wrapping_sub(1);
    self.write(memory, self.s, (self.p & 0xFF) as u8); // PL
    
    // 4. Save IE flag state to stack
    self.s = self.s.wrapping_sub(1);
    self.write(memory, self.s, ie_state);
    
    // 5. Load interrupt vector and jump
    let interrupt_routine_low = self.read(memory, vector);
    let interrupt_routine_high = self.read(memory, vector + 1);
    let interrupt_routine_addr = ((interrupt_routine_high as u16) << 8) | (interrupt_routine_low as u16);
    
    self.p = interrupt_routine_addr;
    self.is_halted = false;
}
```

#### 3. Retorno de Interrupci√≥n (RTI)
```rust
pub fn return_from_interrupt(&mut self, memory: &mut MemoryBus) {
    // 1. Restore IE flag state from stack
    let ie_state = self.read(memory, self.s);
    self.s = self.s.wrapping_add(1);
    self.interrupt_enabled = ie_state != 0;
    
    // 2. Restore Program Counter from stack (PL first, then PH)
    let pl = self.read(memory, self.s);
    self.s = self.s.wrapping_add(1);
    let ph = self.read(memory, self.s);
    self.s = self.s.wrapping_add(1);
    
    // 3. Restore Program Counter
    self.p = ((ph as u16) << 8) | (pl as u16);
}
```

## üöÄ Integraci√≥n con el Sistema PC-1500

### Flujo de Ejecuci√≥n Completo

1. **Timer Overflow** ‚Üí `timer.run_cycles()` retorna `true`
2. **Request Timer Interrupt** ‚Üí `interrupt_controller.request_timer_interrupt()`
3. **Check Pending** ‚Üí `interrupt_controller.check_pending_interrupt()` retorna vector
4. **Handle Interrupt** ‚Üí `cpu.handle_interrupt(vector, memory)`
5. **Execute Interrupt Routine** ‚Üí CPU ejecuta rutina de interrupci√≥n
6. **RTI Instruction** ‚Üí `cpu.rti(memory)` ‚Üí `return_from_interrupt()`
7. **Resume Main Program** ‚Üí CPU contin√∫a programa principal

### APIs del Sistema Principal

```rust
// Solicitar interrupci√≥n enmascarable (teclado, etc.)
pub fn request_maskable_interrupt(&mut self)

// Obtener estado de interrupciones (debugging)
pub fn interrupt_status(&self) -> InterruptStatus

// Verificar si interrupciones est√°n habilitadas
pub const fn interrupts_enabled(&self) -> bool
```

## üîç Debugging y Monitoreo

### Estado de Interrupciones
```rust
#[derive(Debug, Clone)]
pub struct InterruptStatus {
    pub ie_flag: bool,              // Interrupt Enable flag
    pub ir1_active: bool,           // Maskable interrupt requested
    pub ir2_active: bool,           // Timer interrupt requested  
    pub processing_interrupt: bool, // Currently processing interrupt
}
```

### Verificaci√≥n del Sistema
- ‚úÖ Compilation exitosa sin errores cr√≠ticos
- ‚úÖ Prioridades de interrupci√≥n correctas (Timer > Maskable)
- ‚úÖ Secuencias de procesamiento seg√∫n manual t√©cnico
- ‚úÖ Prevenci√≥n de interrupciones anidadas
- ‚úÖ Restauraci√≥n completa del contexto con RTI

## üìä Vectores de Interrupci√≥n

| Tipo | Vector | Prioridad | Descripci√≥n |
|------|--------|-----------|-------------|
| Timer | 0xFFFB | Alta | Timer overflow a 1FFH |
| Maskable | 0xFFFA | Normal | Se√±al MI (teclado, etc.) |
| Non-maskable | N/A | - | No implementado |

## ‚ö° Caracter√≠sticas Avanzadas

### Prevenci√≥n de Interrupciones Anidadas
- Flag `processing_interrupt` previene interrupciones durante el procesamiento
- Se resetea autom√°ticamente con RTI

### Sincronizaci√≥n CPU-Timer
- Detecci√≥n autom√°tica de timer overflow
- Sincronizaci√≥n del IE flag entre CPU e InterruptController
- Integraci√≥n transparente con el sistema de timing

### Gesti√≥n de Stack
- Contexto completo guardado: PC (PH/PL) + IE flag
- Restauraci√≥n en orden correcto con RTI
- Compatible con rutinas de interrupci√≥n anidadas si se habilita

## üéØ Cumplimiento de Especificaciones

- ‚úÖ **Timer interrupt processing sequence** - Implementado seg√∫n diagrama
- ‚úÖ **Maskable interrupt processing sequence** - Implementado seg√∫n diagrama  
- ‚úÖ **Return to main routine** - RTI funcional con restauraci√≥n completa
- ‚úÖ **Priority order of interrupts** - Timer tiene prioridad sobre Maskable
- ‚úÖ **IE flag management** - SIE/RIE/RTI gestionan correctamente IE
- ‚ùå **Non-maskable interrupts** - Intencionalmente no implementados

El sistema de interrupciones est√° completamente funcional y listo para producci√≥n, cumpliendo con todas las especificaciones t√©cnicas del PC-1500 para interrupciones maskable y timer.
