Starting answer generation...
要绘制 STM32F103C 的最小系统板，核心思路是“能跑起来就行”——只要保证芯片能取指、有时钟、有电源、能复位，它就可以通过 SWD 接口下载并运行代码。下面按功能模块逐一说明所需管脚、推荐连接及注意事项，并给出典型原理图和 PCB 布局要点。所有信息均来自《STM32F103x8/B datasheet》（DocID13587 Rev 16，以下简称“DS”）。

--------------------------------
1. 供电与去耦（DS 图 14，页 36）
- 必接电源管脚  
  – VDD_1 / VDD_2 / VDD_3 / VDD_4 / VDD_5（依据封装不同数量略有差异，LQFP48 为 3 组，LQFP64 为 4 组）  
  – VDDA（模拟电源）  
  – VSS_x、VSSA（数字/模拟地）  
- 去耦/储能  
  – 每个 VDD_x 到就近 VSS_x：100 nF 陶瓷 + 1×4.7 µF 钽电容（DS 图 14 明确 4.7 µF 必须接在 VDD3 上）  
  – VDDA-VSSA：10 nF // 1 µF  
  – 若使用 ADC，VREF+ 可接 VDDA（48/64 引脚封装内部已短接）；100 引脚封装则 VREF+、VREF– 需独立 10 nF//1 µF 去耦（DS 图 39/40，页 79-80）  
- 可选备份电池  
  – VBAT → 1.8–3.6 V 纽扣电池或 100 nF 到 VDD（不用 RTC 可直接接 VDD）

--------------------------------
2. 时钟（DS 表 22-25，页 52-55）
- 高速外部时钟 HSE（8 MHz 晶振最常见）  
  – OSC_IN（PD0/脚 5，LQFP48）  
  – OSC_OUT（PD1/脚 6，LQFP48）  
  – 晶振负载电容 CL1、CL2：15 pF 典型（若晶振要求 8 pF，则 CL1=CL2≈12 pF，扣除 2 pF 杂散）  
  – 串接 1 MΩ 反馈电阻，必要时 0 Ω 串联阻尼电阻 REXT  
- 低速外部时钟 LSE（32.768 kHz，RTC 用）  
  – OSC32_IN（PC14/脚 3）  
  – OSC32_OUT（PC15/脚 2）  
  – 负载电容 5–15 pF（DS 表 23 推荐 6 pF 晶振用 8 pF 电容）  
  – 若不用 RTC，可悬空或接地  
- 内部时钟：HSI 8 MHz、LSI 40 kHz 已集成，无需外部件即可跑，但精度稍差。

--------------------------------
3. 复位与启动（DS 表 38 与图 31，页 68-69）
- NRST（脚 7，LQFP48）  
  – 10 kΩ 上拉至 VDD  
  – 0.1 µF 到地，构成 RC 滤波（防毛刺）  
  – 引出 1×2.54 mm 排针，方便外部复位按钮或调试器 nSRST  
- BOOT0（脚 44，LQFP48）  
  – 10 kΩ 下拉至 GND（从主 Flash 启动）  
  – 预留 1×2.54 mm 插针 + 跳帽，可拉高进入系统 BootLoader（USART1 下载）

--------------------------------
4. 调试接口（SWD）
- PA13/SWDIO、PA14/SWCLK（脚 34、37，LQFP48）  
  – 直接引出 2×5 1.27 mm 或 1×4 2.54 mm SWD 排针  
  – 可选：NRST、VCC、GND 共 5 线标准 ARM Cortex 调试座

--------------------------------
5. 其余 GPIO/外设
最小系统板可仅保留以上管脚，其余全部引出排针（2.54 mm 单排或双排），方便后期扩展。  
注意：  
- PC13/PC14/PC15 最大灌/拉电流 ±3 mA，不能直驱 LED（DS 表 5 注 5，页 29）。  
- 5 V 容忍脚（FT）可直接接 5 V 外设；非 FT 脚限 3.6 V。

--------------------------------
6. 典型最小系统原理图（LQFP48 为例）

         +3.3V
           │
     +-----┴------+
     │  100 nF    │
     │  4.7 µF    │
     +-----┬------+
           │
 VDD1 ─┬───┘
 VDD2 ─┤
 VDD3 ─┤
 VDDA ─┴── 10 nF//1 µF
           │
          GND

 OSC_IN (PD0) ---┬--- 8 MHz 晶振 ---┬--- OSC_OUT (PD1)
                 │                  │
                15 pF             15 pF
                 │                  │
                GND                GND

 NRST ---- 10 kΩ ↑ VDD ---- 0.1 µF ---- GND

 BOOT0 ---- 10 kΩ ↓ GND（插针留跳帽）

 SWDIO (PA13) ----→ 2×5 调试座
 SWCLK (PA14) ----→
 NRST     --------→
 VCC, GND --------→

--------------------------------
7. PCB 布局要点
- 晶振尽量贴近 MCU，走线短且对称，下方完整 GND 平面，禁止 90° 折线。  
- 去耦电容放在芯片电源管脚 1 cm 以内，同一面优先，走线短粗，经电容后到地平面。  
- SWD 信号线长度 <5 cm，保持 50 Ω 单端阻抗；若板子很小可忽略。  
- 大面积 GND 铺铜，顶层/底层均做地网，降低 EMI。  
- 丝印标注 BOOT0、NRST、3V3、GND 方便调试。

--------------------------------
8. 封装差异速查
- LQFP48（7 × 7 mm，脚 48）——最常见“最小系统”  
- LQFP64（10 × 10 mm，脚 64）——多 16 个 GPIO，其余相同  
- VFQFPN36（6 × 6 mm，脚 36）——无 VREF+/VREF-，内部已短接  
- 100 引脚封装（LQFP/UFBGA/LFBGA）——VREF+ 独立，需额外去耦

只要按以上“电源+时钟+复位+调试”四件套完成连接，STM32F103C 即可通过 SWD 下载并运行第一个程序，后续功能再通过排针扩展即可。
Starting answer generation...
STM32F103C（即 STM32F103xx 系列中的中等密度器件）的供电引脚连接要点汇总如下（所有信息均来自文档第 36 页 Figure 14 “Power supply scheme” 以及 2.3.9 节“Power supply schemes”的描述）：  

1. 主数字电源  
   • VDD：2.0 V – 3.6 V，为所有 I/O、内部数字逻辑和电压调节器供电。  
   • VSS：对应的地线。  
   说明：每个 VDD 引脚应就近放置 100 nF + 4.7 µF 去耦电容，共 5 组（对应 5 个 VDD/VSS 对）。  

2. 模拟电源  
   • VDDA：2.0 V – 3.6 V，为 ADC、复位电路、PLL、RC 振荡器等模拟模块供电。  
   • VSSA：模拟地。  
   说明：  
   – 当使用 ADC 时，VDDA 必须 ≥ 2.4 V。  
   – 推荐把 VDDA、VSSA 分别直接连接到 VDD、VSS，且两路电源的电位差在 300 mV 以内。  
   – 近芯片端再各加 10 nF + 1 µF 去耦电容。  

3. 备份电源  
   • VBAT：1.8 V – 3.6 V，为 RTC、低速 32 kHz 晶振和备份寄存器供电。  
   说明：  
   – 当主电源 VDD 掉电时，内部电源开关自动切到 VBAT 以维持 RTC 和备份域工作。  
   – 若无需备份功能，可将 VBAT 直接接 VDD；否则可接独立电池或超级电容。  

4. 参考电压（仅 100-pin 封装）  
   • VREF+：ADC/DAC 正参考电压（0 – VDDA）。  
   • VREF-：ADC/DAC 负参考电压（通常接 VSSA）。  
   说明：  
   – 在 100-pin 封装上这两个引脚独立存在，可外接精密参考源；也可把 VREF+ 直接连到 VDDA（图 40）。  
   – 64-pin 及更小封装 VREF+ 已在内部与 VDDA 相连，VREF- 已与 VSSA 相连，无需外部连接。  

5. 去耦与布线要点  
   • 所有 VDD、VDDA、VBAT 引脚与对应地之间均需放置陶瓷去耦电容，并尽量靠近芯片引脚。  
   • 数字与模拟地线（VSS、VSSA）在单点星形连接，以降低噪声耦合。  

综上，STM32F103C 的“必备”供电连接包括：  
VDD/VSS（数字），VDDA/VSSA（模拟），VBAT（备份），在 100-pin 封装再增加 VREF+/VREF-。
Starting answer generation...
根据提供的文档内容，对于 **STM32F103x8/STM32F103xB** 的最小运行所需的时钟电路配置，总结如下：

---

### **1. 最小运行所需的时钟源**
- **默认时钟源**：内部 **8 MHz RC 振荡器（HSI）** 是上电后默认选择的 CPU 时钟源（Page 14/105，章节 **2.3.7 Clocks and startup**）。
  - 无需外部晶振或时钟即可启动运行。
  - 内部振荡器精度为 ±1.1%（25°C 时，Page 55/105，表 **HSI oscillator characteristics**）。

---

### **2. 可选外部时钟配置**
若需要更高精度或更高频率，可选择以下外部时钟源：
- **高速外部时钟（HSE）**：
  - **晶振/陶瓷谐振器**：4-16 MHz（Page 52/105，表 **HSE 4-16 MHz oscillator characteristics**）。
    - 需外接晶振（如 8 MHz）和两个负载电容（CL1/CL2，推荐 5-25 pF）。
  - **外部有源时钟**：1-25 MHz 方波信号，直接输入到 **OSC_IN** 引脚（Page 51/105，表 **High-speed external user clock characteristics**）。
- **低速外部时钟（LSE）**：
  - **32.768 kHz 晶振**（用于 RTC 或独立看门狗），需外接晶振和负载电容（Page 53/105，表 **LSE oscillator characteristics**）。

---

### **3. 最小系统连接建议**
- **仅使用内部 HSI** 时：
  - 无需外部晶振，**OSC_IN 和 OSC_OUT 引脚可悬空**（或用作 GPIO）。
  - 供电稳定后，芯片直接以 HSI 作为系统时钟启动（Page 14/105）。
- **使用外部晶振** 时：
  - 需连接 **8 MHz 晶振**（如 **ABM3-8.000MHZ-10-1-U-T**）和 **20-30 pF 负载电容**（具体值参考晶振手册）。
  - 需在软件中配置 **RCC 寄存器** 切换至 HSE。

---

### **4. 关键引脚配置**
- **OSC_IN/OSC_OUT**（引脚 5 和 6，LQFP48 封装）：
  - 默认功能为外部晶振输入/输出，可重映射为 **PD0/PD1** GPIO（Page 33/105，表 **Pin definitions** 注释 7）。

---

### **结论**
**最小运行配置**：  
**无需外部时钟电路**，直接依赖内部 **8 MHz HSI RC 振荡器**。若需更高性能或外设（如 USB、RTC），需额外配置外部晶振（8 MHz 或 32.768 kHz）。
Starting answer generation...
根据提供的 STM32F103x8 数据手册，在系统板上实现 SWD/JTAG 复位与调试接口的方法如下（所有引脚编号均以 LQFP100 封装为例，其它封装请查对应图表）：

1. 必须引出的 5 根核心信号  
   • PA13（Pin 72）→ SWDIO / JTAG-TMS  
   • PA14（Pin 76）→ SWCLK / JTAG-TCK  
   • PA15（Pin 77）→ JTAG-TDI（仅 JTAG 模式时需要，SWD 可省）  
   • PB3  （Pin 89）→ JTAG-TDO / SWO（SWD 做 TRACE 时需要，否则可省）  
   • PB4  （Pin 90）→ JTAG-nTRST（仅 JTAG 模式时需要，SWD 可省）  

2. 系统级复位信号  
   • NRST（Pin 14）必须单独引到调试座，作为外部调试器对 MCU 的硬件复位。

3. 调试座推荐标准  
   • 若只做 SWD，可采用 2×5 1.27 mm 间距 Cortex-M 调试座（SWDIO、SWCLK、GND、VCC、nRESET 5 根线即可）。  
   • 若需完整 JTAG，可引出全部 5 根 JTAG 信号 + NRST + VCC + GND，采用 2×10 1.27 mm 标准 JTAG 座。

4. 电气连接细节  
   • 所有调试信号线长度尽量短且等长，走线阻抗控制在 50 Ω 左右。  
   • SWCLK 与 SWDIO 建议预留 33–47 Ω 串阻靠近 MCU，减少反射。  
   • NRST 线上拉 10 kΩ 到 VDD，并加 100 nF 对地滤波电容，防止误触发。  
   • 调试口电源脚（VCC）仅作检测，不对外供电；若调试器需供电，应在板上加 100 mA 自恢复保险丝。

5. 软件/熔丝配置  
   • 通过 BOOT0（Pin 94）与 BOOT1（PB2, Pin 35）选择从主 Flash 启动，确保调试器连接后能够直接下载代码。  
   • 若使用 SWD，可在 Flash option bytes 中关闭 JTAG 而保留 SWD（使 PB3/PB4/PB5/PB6/PB7 恢复普通 IO）。

6. 参考手册页码  
   • 引脚定义与复用功能：表 5 及图 4（LQFP100），见手册第 21/105–33/105 页。  
   • SWJ-DP 接口说明：第 20/105 页 2.3.24 节。  

按以上步骤在系统板上布线并预留标准调试座，即可通过 SWD 或 JTAG 对 STM32F103x8 进行复位和在线调试。
