TimeQuest Timing Analyzer report for M_Player
Sat May 16 13:40:20 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'FDIV:FDIV_inst|FULL~1'
 14. Slow 1200mV 85C Model Setup: 'ext_clk_25m'
 15. Slow 1200mV 85C Model Setup: 'SPKER:SPKER_inst|SPKS'
 16. Slow 1200mV 85C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 18. Slow 1200mV 85C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Hold: 'FDIV:FDIV_inst|FULL~1'
 20. Slow 1200mV 85C Model Hold: 'ext_clk_25m'
 21. Slow 1200mV 85C Model Hold: 'SPKER:SPKER_inst|SPKS'
 22. Slow 1200mV 85C Model Recovery: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 23. Slow 1200mV 85C Model Removal: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'FDIV:FDIV_inst|FULL~1'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'SPKER:SPKER_inst|SPKS'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'ext_clk_25m'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 85C Model Metastability Report
 34. Slow 1200mV 0C Model Fmax Summary
 35. Slow 1200mV 0C Model Setup Summary
 36. Slow 1200mV 0C Model Hold Summary
 37. Slow 1200mV 0C Model Recovery Summary
 38. Slow 1200mV 0C Model Removal Summary
 39. Slow 1200mV 0C Model Minimum Pulse Width Summary
 40. Slow 1200mV 0C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Setup: 'FDIV:FDIV_inst|FULL~1'
 42. Slow 1200mV 0C Model Setup: 'ext_clk_25m'
 43. Slow 1200mV 0C Model Setup: 'SPKER:SPKER_inst|SPKS'
 44. Slow 1200mV 0C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 45. Slow 1200mV 0C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 46. Slow 1200mV 0C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'
 47. Slow 1200mV 0C Model Hold: 'FDIV:FDIV_inst|FULL~1'
 48. Slow 1200mV 0C Model Hold: 'ext_clk_25m'
 49. Slow 1200mV 0C Model Hold: 'SPKER:SPKER_inst|SPKS'
 50. Slow 1200mV 0C Model Recovery: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 51. Slow 1200mV 0C Model Removal: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'FDIV:FDIV_inst|FULL~1'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'SPKER:SPKER_inst|SPKS'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'ext_clk_25m'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Slow 1200mV 0C Model Metastability Report
 62. Fast 1200mV 0C Model Setup Summary
 63. Fast 1200mV 0C Model Hold Summary
 64. Fast 1200mV 0C Model Recovery Summary
 65. Fast 1200mV 0C Model Removal Summary
 66. Fast 1200mV 0C Model Minimum Pulse Width Summary
 67. Fast 1200mV 0C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'
 68. Fast 1200mV 0C Model Setup: 'ext_clk_25m'
 69. Fast 1200mV 0C Model Setup: 'FDIV:FDIV_inst|FULL~1'
 70. Fast 1200mV 0C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 71. Fast 1200mV 0C Model Setup: 'SPKER:SPKER_inst|SPKS'
 72. Fast 1200mV 0C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 73. Fast 1200mV 0C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'
 74. Fast 1200mV 0C Model Hold: 'FDIV:FDIV_inst|FULL~1'
 75. Fast 1200mV 0C Model Hold: 'ext_clk_25m'
 76. Fast 1200mV 0C Model Hold: 'SPKER:SPKER_inst|SPKS'
 77. Fast 1200mV 0C Model Recovery: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 78. Fast 1200mV 0C Model Removal: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'FDIV:FDIV_inst|FULL~1'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'SPKER:SPKER_inst|SPKS'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'ext_clk_25m'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Fast 1200mV 0C Model Metastability Report
 89. Multicorner Timing Analysis Summary
 90. Setup Times
 91. Hold Times
 92. Clock to Output Times
 93. Minimum Clock to Output Times
 94. Board Trace Model Assignments
 95. Input Transition Times
 96. Signal Integrity Metrics (Slow 1200mv 0c Model)
 97. Signal Integrity Metrics (Slow 1200mv 85c Model)
 98. Signal Integrity Metrics (Fast 1200mv 0c Model)
 99. Setup Transfers
100. Hold Transfers
101. Recovery Transfers
102. Removal Transfers
103. Report TCCS
104. Report RSKM
105. Unconstrained Paths
106. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; M_Player                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------+-----------+------------+------------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------------------+---------------------------------------------------------------------+
; Clock Name                                                      ; Type      ; Period     ; Frequency  ; Rise  ; Fall       ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                                            ; Targets                                                             ;
+-----------------------------------------------------------------+-----------+------------+------------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------------------+---------------------------------------------------------------------+
; ext_clk_25m                                                     ; Base      ; 40.000     ; 25.0 MHz   ; 0.000 ; 20.000     ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                                   ; { ext_clk_25m }                                                     ;
; FDIV:FDIV_inst|FULL~1                                           ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500      ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                                   ; { FDIV:FDIV_inst|FULL~1 }                                           ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000   ; 1.0 MHz    ; 0.000 ; 500.000    ; 50.00      ; 25        ; 1           ;       ;        ;           ;            ; false    ; ext_clk_25m ; pll_controller_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 500000.000 ; 0.0 MHz    ; 0.000 ; 250000.000 ; 50.00      ; 12500     ; 1           ;       ;        ;           ;            ; false    ; ext_clk_25m ; pll_controller_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] } ;
; SPKER:SPKER_inst|SPKS                                           ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500      ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                                   ; { SPKER:SPKER_inst|SPKS }                                           ;
+-----------------------------------------------------------------+-----------+------------+------------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------------------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                              ;
+-------------+-----------------+-----------------------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                      ; Note                                                          ;
+-------------+-----------------+-----------------------------------------------------------------+---------------------------------------------------------------+
; 183.79 MHz  ; 183.79 MHz      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 230.2 MHz   ; 230.2 MHz       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ;                                                               ;
; 267.09 MHz  ; 250.0 MHz       ; ext_clk_25m                                                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 277.62 MHz  ; 238.04 MHz      ; FDIV:FDIV_inst|FULL~1                                           ; limit due to minimum period restriction (tmin)                ;
; 1128.67 MHz ; 402.09 MHz      ; SPKER:SPKER_inst|SPKS                                           ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+-----------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                      ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -4.849 ; -51.901       ;
; FDIV:FDIV_inst|FULL~1                                           ; -2.602 ; -27.568       ;
; ext_clk_25m                                                     ; -2.227 ; -6.404        ;
; SPKER:SPKER_inst|SPKS                                           ; 0.114  ; 0.000         ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.307  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                       ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.640 ; -0.640        ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.193 ; -0.193        ;
; FDIV:FDIV_inst|FULL~1                                           ; 0.436  ; 0.000         ;
; ext_clk_25m                                                     ; 0.464  ; 0.000         ;
; SPKER:SPKER_inst|SPKS                                           ; 0.497  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                                       ;
+-----------------------------------------------------------------+------------+---------------+
; Clock                                                           ; Slack      ; End Point TNS ;
+-----------------------------------------------------------------+------------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 499994.369 ; 0.000         ;
+-----------------------------------------------------------------+------------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                                   ;
+-----------------------------------------------------------------+-------+---------------+
; Clock                                                           ; Slack ; End Point TNS ;
+-----------------------------------------------------------------+-------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.709 ; 0.000         ;
+-----------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                            ;
+-----------------------------------------------------------------+------------+---------------+
; Clock                                                           ; Slack      ; End Point TNS ;
+-----------------------------------------------------------------+------------+---------------+
; FDIV:FDIV_inst|FULL~1                                           ; -3.201     ; -27.901       ;
; SPKER:SPKER_inst|SPKS                                           ; -1.487     ; -1.487        ;
; ext_clk_25m                                                     ; 19.780     ; 0.000         ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 499.689    ; 0.000         ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 249999.699 ; 0.000         ;
+-----------------------------------------------------------------+------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                               ;
+---------+----------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                ; To Node                    ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -4.849  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.832      ;
; -4.812  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.795      ;
; -4.810  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.793      ;
; -4.804  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.787      ;
; -4.791  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.774      ;
; -4.780  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.763      ;
; -4.767  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.750      ;
; -4.742  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.725      ;
; -4.657  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 2.216      ;
; -4.657  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 2.216      ;
; -4.650  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.633      ;
; -4.649  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 2.208      ;
; -4.649  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.632      ;
; -4.641  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.624      ;
; -4.629  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 2.188      ;
; -4.621  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 2.180      ;
; -4.618  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 2.177      ;
; -4.617  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 2.176      ;
; -4.616  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 2.175      ;
; -4.615  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 2.174      ;
; -4.614  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 2.173      ;
; -4.602  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.585      ;
; -4.595  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.578      ;
; -4.573  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.556      ;
; -4.571  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.554      ;
; -4.550  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.533      ;
; -4.507  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.490      ;
; -4.472  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.455      ;
; -4.447  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.430      ;
; -4.419  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.402      ;
; -4.398  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 1.957      ;
; -4.398  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 1.957      ;
; -4.396  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 1.955      ;
; -4.396  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 1.955      ;
; -4.392  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 1.951      ;
; -4.391  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.374      ;
; -4.383  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.366      ;
; -4.269  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 1.828      ;
; -4.268  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 1.827      ;
; -4.266  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 1.825      ;
; -4.265  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 1.824      ;
; -4.263  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.382     ; 1.822      ;
; -4.252  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.235      ;
; -4.250  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.958     ; 2.233      ;
; -0.138  ; SPKER:SPKER_inst|SPKS                                                                                    ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.032     ; 0.818      ;
; 0.358   ; SPKER:SPKER_inst|SPKS                                                                                    ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.032     ; 0.822      ;
; 994.559 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 4.919      ;
; 994.559 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 4.919      ;
; 994.559 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 4.919      ;
; 994.559 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 4.919      ;
; 994.559 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 4.919      ;
; 994.934 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.099     ; 4.968      ;
; 994.934 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.099     ; 4.968      ;
; 994.934 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.099     ; 4.968      ;
; 994.934 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.099     ; 4.968      ;
; 994.934 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.099     ; 4.968      ;
; 994.934 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.099     ; 4.968      ;
; 995.341 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.533     ; 4.127      ;
; 995.467 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.453      ;
; 995.467 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.453      ;
; 995.467 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.453      ;
; 995.467 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.453      ;
; 995.467 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.453      ;
; 995.511 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.409      ;
; 995.511 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.409      ;
; 995.511 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.409      ;
; 995.511 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.409      ;
; 995.511 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.409      ;
; 995.515 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.405      ;
; 995.515 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.405      ;
; 995.515 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.405      ;
; 995.515 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.405      ;
; 995.515 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.405      ;
; 995.518 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.960      ;
; 995.518 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.960      ;
; 995.518 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.960      ;
; 995.518 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.960      ;
; 995.518 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.960      ;
; 995.542 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.936      ;
; 995.542 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.936      ;
; 995.542 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.936      ;
; 995.542 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.936      ;
; 995.542 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.936      ;
; 995.583 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.895      ;
; 995.583 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.895      ;
; 995.583 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.895      ;
; 995.583 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.895      ;
; 995.583 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.895      ;
; 995.641 ; SPKER:SPKER_inst|CNT11[4]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.837      ;
; 995.662 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.258      ;
; 995.662 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.258      ;
; 995.662 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.258      ;
; 995.662 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.258      ;
; 995.662 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.258      ;
; 995.726 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.194      ;
; 995.726 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.194      ;
; 995.726 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.194      ;
; 995.726 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.194      ;
; 995.726 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 4.194      ;
; 995.767 ; SPKER:SPKER_inst|CNT11[0]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.523     ; 3.711      ;
+---------+----------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FDIV:FDIV_inst|FULL~1'                                                                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.602 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.090     ; 3.428      ;
; -2.145 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 3.064      ;
; -2.145 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 3.064      ;
; -2.145 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 3.064      ;
; -2.145 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 3.064      ;
; -2.145 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 3.064      ;
; -2.145 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 3.064      ;
; -2.145 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 3.064      ;
; -2.145 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 3.064      ;
; -1.938 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.857      ;
; -1.938 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.857      ;
; -1.938 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.857      ;
; -1.938 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.857      ;
; -1.938 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.857      ;
; -1.938 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.857      ;
; -1.938 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.857      ;
; -1.938 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.857      ;
; -1.797 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.716      ;
; -1.797 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.716      ;
; -1.797 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.716      ;
; -1.797 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.716      ;
; -1.797 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.716      ;
; -1.797 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.716      ;
; -1.797 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.716      ;
; -1.797 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.716      ;
; -1.789 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.708      ;
; -1.789 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.708      ;
; -1.789 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.708      ;
; -1.789 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.708      ;
; -1.789 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.708      ;
; -1.789 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.708      ;
; -1.789 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.708      ;
; -1.789 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.708      ;
; -1.756 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.675      ;
; -1.756 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.675      ;
; -1.756 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.675      ;
; -1.756 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.675      ;
; -1.756 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.675      ;
; -1.756 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.675      ;
; -1.756 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.675      ;
; -1.756 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.675      ;
; -1.592 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.511      ;
; -1.592 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.511      ;
; -1.592 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.511      ;
; -1.592 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.511      ;
; -1.592 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.511      ;
; -1.592 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.511      ;
; -1.592 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.511      ;
; -1.592 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.511      ;
; -1.407 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.326      ;
; -1.407 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.326      ;
; -1.407 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.326      ;
; -1.407 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.326      ;
; -1.407 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.326      ;
; -1.407 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.326      ;
; -1.407 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.326      ;
; -1.407 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.326      ;
; -1.360 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.279      ;
; -1.360 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.279      ;
; -1.360 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.279      ;
; -1.360 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.279      ;
; -1.360 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.279      ;
; -1.360 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.279      ;
; -1.360 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.279      ;
; -1.360 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.082     ; 2.279      ;
; 0.057  ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.312      ; 1.303      ;
; 0.080  ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.312      ; 1.280      ;
; 0.083  ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.312      ; 1.277      ;
; 0.120  ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.312      ; 1.240      ;
; 0.131  ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.312      ; 1.229      ;
; 0.137  ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.312      ; 1.223      ;
; 0.143  ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.312      ; 1.217      ;
; 0.145  ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.312      ; 1.215      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ext_clk_25m'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -2.227 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.369      ;
; -2.209 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.351      ;
; -2.136 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.278      ;
; -2.041 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.183      ;
; -2.017 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.159      ;
; -2.014 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.156      ;
; -2.010 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.152      ;
; -1.916 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.058      ;
; -1.911 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.053      ;
; -1.887 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.029      ;
; -1.867 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 2.009      ;
; -1.809 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.849     ; 1.951      ;
; 36.256 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.654      ;
; 36.256 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.654      ;
; 36.256 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.654      ;
; 36.257 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.653      ;
; 36.257 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.653      ;
; 36.257 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.653      ;
; 36.341 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.569      ;
; 36.341 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.569      ;
; 36.341 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.569      ;
; 36.505 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.405      ;
; 36.505 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.405      ;
; 36.505 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.405      ;
; 36.725 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.185      ;
; 36.851 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 3.059      ;
; 36.920 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.990      ;
; 37.046 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.864      ;
; 37.049 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.861      ;
; 37.049 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.861      ;
; 37.049 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.861      ;
; 37.055 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.855      ;
; 37.151 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.772      ;
; 37.152 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.771      ;
; 37.153 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.770      ;
; 37.176 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.747      ;
; 37.183 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.740      ;
; 37.184 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.739      ;
; 37.194 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.729      ;
; 37.194 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.716      ;
; 37.194 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.716      ;
; 37.194 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.716      ;
; 37.420 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.503      ;
; 37.420 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.503      ;
; 37.421 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.502      ;
; 37.421 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.502      ;
; 37.421 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.502      ;
; 37.425 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.498      ;
; 37.428 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.495      ;
; 37.504 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.406      ;
; 37.528 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.395      ;
; 37.528 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.395      ;
; 37.529 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.394      ;
; 37.530 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.393      ;
; 37.533 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.390      ;
; 37.534 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.389      ;
; 37.540 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.078     ; 2.383      ;
; 37.571 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.348      ;
; 37.592 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.327      ;
; 37.632 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.278      ;
; 37.662 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.091     ; 2.248      ;
; 37.678 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.241      ;
; 37.717 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.202      ;
; 37.738 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.181      ;
; 37.767 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.152      ;
; 37.789 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.130      ;
; 37.822 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.097      ;
; 37.824 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.095      ;
; 37.854 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.065      ;
; 37.863 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.056      ;
; 37.884 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.035      ;
; 37.910 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.009      ;
; 37.913 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.006      ;
; 37.916 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 2.003      ;
; 37.935 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.984      ;
; 37.936 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.983      ;
; 37.968 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.951      ;
; 37.970 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.949      ;
; 37.998 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.921      ;
; 38.000 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.919      ;
; 38.052 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.867      ;
; 38.059 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.860      ;
; 38.062 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.857      ;
; 38.081 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.838      ;
; 38.082 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.837      ;
; 38.086 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.833      ;
; 38.468 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.451      ;
; 38.609 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.310      ;
; 38.636 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.283      ;
; 38.644 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.275      ;
; 38.647 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.272      ;
; 38.666 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.253      ;
; 38.668 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.251      ;
; 38.786 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.133      ;
; 38.822 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.097      ;
; 38.824 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 1.095      ;
; 38.961 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 0.958      ;
; 38.962 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 0.957      ;
; 38.962 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 0.957      ;
; 38.974 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.082     ; 0.945      ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPKER:SPKER_inst|SPKS'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.114 ; beep_controller:beep_controller_inst|Q ; beep_controller:beep_controller_inst|Q ; SPKER:SPKER_inst|SPKS ; SPKER:SPKER_inst|SPKS ; 1.000        ; -0.049     ; 0.858      ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                  ;
+------------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node             ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+------------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 0.307      ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.019     ; 0.115      ;
; 0.823      ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.019     ; 0.099      ;
; 499995.656 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 3.767      ;
; 499995.873 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 3.550      ;
; 499995.893 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 3.530      ;
; 499995.951 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 3.472      ;
; 499996.324 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 3.099      ;
; 499996.464 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 2.959      ;
; 499996.595 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 2.828      ;
; 499996.616 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 2.807      ;
; 499996.657 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 2.766      ;
; 499996.759 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 2.664      ;
; 499996.792 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 2.631      ;
; 499996.858 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.062      ;
; 499996.896 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.024      ;
; 499996.920 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.000      ;
; 499996.935 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.985      ;
; 499997.001 ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.919      ;
; 499997.076 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.844      ;
; 499997.077 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.843      ;
; 499997.101 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.101     ; 2.799      ;
; 499997.132 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 2.291      ;
; 499997.133 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.787      ;
; 499997.151 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.769      ;
; 499997.213 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.707      ;
; 499997.228 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.692      ;
; 499997.303 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.617      ;
; 499997.424 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 1.999      ;
; 499997.473 ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.447      ;
; 499997.554 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 1.869      ;
; 499997.555 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.365      ;
; 499997.564 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.356      ;
; 499997.636 ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.284      ;
; 499997.646 ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.274      ;
; 499997.703 ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.217      ;
; 499997.705 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.215      ;
; 499997.719 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.201      ;
; 499997.744 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.176      ;
; 499997.817 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.103      ;
; 499997.847 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.073      ;
; 499997.847 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.101     ; 2.053      ;
; 499997.848 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.072      ;
; 499997.856 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 2.064      ;
; 499998.474 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 1.446      ;
; 499998.604 ; FDIV:FDIV_inst|Q1[8]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 1.316      ;
; 499998.663 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 1.257      ;
; 499999.042 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.101     ; 0.858      ;
+------------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                               ;
+--------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -0.640 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.407      ; 0.079      ;
; -0.136 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.407      ; 0.083      ;
; 0.445  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.101      ; 0.758      ;
; 0.746  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.039      ;
; 0.887  ; FDIV:FDIV_inst|Q1[8]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.180      ;
; 0.969  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.262      ;
; 1.294  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.587      ;
; 1.306  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.599      ;
; 1.371  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.664      ;
; 1.384  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.677      ;
; 1.429  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.722      ;
; 1.450  ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.743      ;
; 1.549  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.101      ; 1.862      ;
; 1.586  ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.879      ;
; 1.586  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.879      ;
; 1.612  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 1.428      ;
; 1.664  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.957      ;
; 1.719  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.012      ;
; 1.726  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.019      ;
; 1.733  ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.026      ;
; 1.743  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 1.559      ;
; 1.838  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.131      ;
; 1.895  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.188      ;
; 1.904  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.197      ;
; 1.915  ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.208      ;
; 1.989  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.282      ;
; 2.023  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 1.839      ;
; 2.055  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.348      ;
; 2.077  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.370      ;
; 2.134  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.427      ;
; 2.160  ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.453      ;
; 2.169  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.101      ; 2.482      ;
; 2.172  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.465      ;
; 2.228  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.521      ;
; 2.229  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.522      ;
; 2.307  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.600      ;
; 2.364  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 2.180      ;
; 2.367  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 2.183      ;
; 2.373  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 2.189      ;
; 2.490  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 2.306      ;
; 2.547  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 2.363      ;
; 2.641  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 2.457      ;
; 2.653  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 2.469      ;
; 3.022  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 2.838      ;
; 3.253  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 3.069      ;
; 3.274  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 3.090      ;
; 3.296  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 3.112      ;
+--------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+----------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -0.193 ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 0.764      ;
; 0.289  ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.394      ; 0.746      ;
; 0.726  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.037      ;
; 0.744  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.055      ;
; 0.745  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.056      ;
; 0.745  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.056      ;
; 1.081  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.392      ;
; 1.088  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.399      ;
; 1.199  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 1.934      ;
; 1.212  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.523      ;
; 1.228  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.539      ;
; 1.230  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.541      ;
; 1.237  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.548      ;
; 1.250  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.561      ;
; 1.269  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 2.004      ;
; 1.339  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 2.074      ;
; 1.352  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.663      ;
; 1.368  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.679      ;
; 1.402  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 2.137      ;
; 1.479  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 2.214      ;
; 1.508  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.819      ;
; 1.566  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.877      ;
; 1.577  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.888      ;
; 1.717  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 2.028      ;
; 1.931  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.224      ;
; 1.995  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 2.306      ;
; 2.126  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 2.437      ;
; 2.135  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 2.446      ;
; 2.176  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.469      ;
; 2.219  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.512      ;
; 2.275  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 2.586      ;
; 2.308  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.601      ;
; 2.347  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.640      ;
; 2.402  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.271      ;
; 2.404  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.273      ;
; 2.475  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.344      ;
; 2.524  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.393      ;
; 2.536  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.829      ;
; 2.544  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.413      ;
; 2.578  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.447      ;
; 2.649  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.942      ;
; 2.666  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.535      ;
; 2.680  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.549      ;
; 2.709  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.578      ;
; 2.712  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.005      ;
; 2.718  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.587      ;
; 2.733  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.026      ;
; 2.757  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.353     ; 2.616      ;
; 2.802  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.095      ;
; 2.822  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.691      ;
; 2.840  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.709      ;
; 2.843  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.126      ;
; 2.849  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.718      ;
; 2.854  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.147      ;
; 2.862  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.353     ; 2.721      ;
; 2.946  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.229      ;
; 2.966  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.835      ;
; 2.971  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.840      ;
; 2.976  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.269      ;
; 2.996  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.865      ;
; 3.028  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.321      ;
; 3.039  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 3.350      ;
; 3.039  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 3.350      ;
; 3.039  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 3.350      ;
; 3.040  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.323      ;
; 3.046  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.339      ;
; 3.051  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.353     ; 2.910      ;
; 3.056  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.339      ;
; 3.067  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.353     ; 2.926      ;
; 3.102  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.385      ;
; 3.108  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.977      ;
; 3.119  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.353     ; 2.978      ;
; 3.123  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.416      ;
; 3.125  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.860      ;
; 3.125  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.860      ;
; 3.125  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.860      ;
; 3.125  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.860      ;
; 3.125  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.860      ;
; 3.127  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 2.996      ;
; 3.228  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.963      ;
; 3.228  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.963      ;
; 3.228  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.963      ;
; 3.228  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.963      ;
; 3.228  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.963      ;
; 3.228  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 3.963      ;
; 3.282  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.343     ; 3.151      ;
; 3.322  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 4.057      ;
; 3.322  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 4.057      ;
; 3.322  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 4.057      ;
; 3.322  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 4.057      ;
; 3.322  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 4.057      ;
; 3.322  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 4.057      ;
; 3.333  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 3.644      ;
; 3.333  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 3.644      ;
; 3.333  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 3.644      ;
; 3.333  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 3.644      ;
; 3.333  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 3.644      ;
; 3.338  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 4.073      ;
; 3.338  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 4.073      ;
; 3.338  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 4.073      ;
+--------+----------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FDIV:FDIV_inst|FULL~1'                                                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.436 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.473      ; 1.163      ;
; 0.437 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.473      ; 1.164      ;
; 0.440 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.473      ; 1.167      ;
; 0.442 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.473      ; 1.169      ;
; 0.447 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.473      ; 1.174      ;
; 0.487 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.473      ; 1.214      ;
; 0.489 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.473      ; 1.216      ;
; 0.515 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.473      ; 1.242      ;
; 0.516 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 0.810      ;
; 0.770 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.064      ;
; 0.770 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.065      ;
; 0.774 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.068      ;
; 0.795 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.089      ;
; 1.124 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.419      ;
; 1.132 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.426      ;
; 1.132 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.426      ;
; 1.133 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.427      ;
; 1.135 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.429      ;
; 1.141 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.435      ;
; 1.141 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.435      ;
; 1.142 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.436      ;
; 1.255 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.550      ;
; 1.264 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.558      ;
; 1.265 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.559      ;
; 1.272 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.566      ;
; 1.272 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.566      ;
; 1.273 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.567      ;
; 1.281 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.575      ;
; 1.282 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.576      ;
; 1.395 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.689      ;
; 1.396 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.690      ;
; 1.404 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.698      ;
; 1.412 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.706      ;
; 1.413 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.707      ;
; 1.422 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.716      ;
; 1.535 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.829      ;
; 1.553 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.847      ;
; 1.649 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.943      ;
; 1.649 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.943      ;
; 1.649 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.943      ;
; 1.649 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.943      ;
; 1.649 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.943      ;
; 1.649 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.943      ;
; 1.649 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 1.943      ;
; 1.948 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.242      ;
; 2.047 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.341      ;
; 2.047 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.341      ;
; 2.048 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.342      ;
; 2.048 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.342      ;
; 2.048 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.342      ;
; 2.108 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.402      ;
; 2.108 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.402      ;
; 2.108 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.402      ;
; 2.108 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.402      ;
; 2.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.544      ;
; 2.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.544      ;
; 2.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.544      ;
; 2.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.544      ;
; 2.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.544      ;
; 2.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.544      ;
; 2.408 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.702      ;
; 2.408 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.702      ;
; 2.408 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.702      ;
; 2.408 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.702      ;
; 2.408 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.082      ; 2.702      ;
; 3.089 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.001      ; 3.301      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ext_clk_25m'                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.464 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[0]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 0.758      ;
; 0.534 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 0.828      ;
; 0.534 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 0.828      ;
; 0.534 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 0.828      ;
; 0.551 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 0.845      ;
; 0.673 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 0.967      ;
; 0.675 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 0.969      ;
; 0.693 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 0.987      ;
; 0.743 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.037      ;
; 0.745 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.040      ;
; 0.748 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.042      ;
; 0.767 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.061      ;
; 0.788 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.082      ;
; 0.977 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.271      ;
; 1.098 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.392      ;
; 1.100 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.394      ;
; 1.107 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.401      ;
; 1.109 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.403      ;
; 1.110 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.404      ;
; 1.116 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.410      ;
; 1.118 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.412      ;
; 1.119 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.413      ;
; 1.142 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.436      ;
; 1.229 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.523      ;
; 1.231 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.525      ;
; 1.238 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.532      ;
; 1.240 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.534      ;
; 1.249 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.543      ;
; 1.250 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.544      ;
; 1.258 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.552      ;
; 1.259 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.553      ;
; 1.310 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.604      ;
; 1.330 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.624      ;
; 1.369 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.663      ;
; 1.378 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.672      ;
; 1.390 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.684      ;
; 1.399 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.693      ;
; 1.450 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.744      ;
; 1.470 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.764      ;
; 1.590 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.884      ;
; 1.610 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.082      ; 1.904      ;
; 1.774 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.058      ;
; 1.801 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.085      ;
; 1.840 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.149      ;
; 1.844 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.153      ;
; 1.845 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.154      ;
; 1.846 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.155      ;
; 1.846 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.155      ;
; 1.865 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.174      ;
; 1.872 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.181      ;
; 1.898 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.182      ;
; 1.982 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.291      ;
; 1.982 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.291      ;
; 1.982 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.291      ;
; 1.983 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.292      ;
; 1.984 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.293      ;
; 2.005 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.314      ;
; 2.006 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.315      ;
; 2.107 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 1.735      ;
; 2.143 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.452      ;
; 2.143 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 1.771      ;
; 2.151 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.460      ;
; 2.154 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 1.782      ;
; 2.162 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.471      ;
; 2.176 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.485      ;
; 2.178 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.487      ;
; 2.218 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.527      ;
; 2.224 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 1.852      ;
; 2.231 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.097      ; 2.540      ;
; 2.261 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.545      ;
; 2.267 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 1.895      ;
; 2.290 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.574      ;
; 2.366 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 1.994      ;
; 2.372 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 2.000      ;
; 2.377 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 2.005      ;
; 2.380 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.664      ;
; 2.380 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.664      ;
; 2.380 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.664      ;
; 2.391 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 2.019      ;
; 2.398 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.682      ;
; 2.457 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.741      ;
; 2.490 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 2.118      ;
; 2.514 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.798      ;
; 2.556 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.840      ;
; 2.556 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.840      ;
; 2.556 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 2.840      ;
; 2.557 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 2.185      ;
; 2.562 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.614     ; 2.190      ;
; 3.032 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.316      ;
; 3.032 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.316      ;
; 3.032 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.316      ;
; 3.221 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.505      ;
; 3.221 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.505      ;
; 3.221 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.505      ;
; 3.312 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.596      ;
; 3.312 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.596      ;
; 3.312 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.596      ;
; 3.329 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.613      ;
; 3.329 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.072      ; 3.613      ;
+-------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPKER:SPKER_inst|SPKS'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.497 ; beep_controller:beep_controller_inst|Q ; beep_controller:beep_controller_inst|Q ; SPKER:SPKER_inst|SPKS ; SPKER:SPKER_inst|SPKS ; 0.000        ; 0.049      ; 0.758      ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                              ;
+------------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node            ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+------------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 499994.369 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 5.054      ;
; 499994.369 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 5.054      ;
; 499994.369 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 5.054      ;
; 499994.369 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 5.054      ;
; 499994.369 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 5.054      ;
; 499994.369 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 5.054      ;
; 499994.369 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 5.054      ;
; 499994.369 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 5.054      ;
; 499994.846 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.101     ; 5.054      ;
; 499994.846 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.101     ; 5.054      ;
; 499994.906 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 4.517      ;
; 499994.906 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 4.517      ;
; 499994.906 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 4.517      ;
; 499994.906 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 4.517      ;
; 499994.906 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 4.517      ;
; 499994.906 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 4.517      ;
; 499994.906 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 4.517      ;
; 499994.906 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.578     ; 4.517      ;
; 499995.031 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.889      ;
; 499995.031 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.889      ;
; 499995.031 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.889      ;
; 499995.031 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.889      ;
; 499995.031 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.889      ;
; 499995.031 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.889      ;
; 499995.031 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.889      ;
; 499995.031 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.889      ;
; 499995.151 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.769      ;
; 499995.151 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.769      ;
; 499995.151 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.769      ;
; 499995.151 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.769      ;
; 499995.151 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.769      ;
; 499995.151 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.769      ;
; 499995.151 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.769      ;
; 499995.151 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.769      ;
; 499995.166 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.754      ;
; 499995.166 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.754      ;
; 499995.166 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.754      ;
; 499995.166 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.754      ;
; 499995.166 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.754      ;
; 499995.166 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.754      ;
; 499995.166 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.754      ;
; 499995.166 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.754      ;
; 499995.383 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.101     ; 4.517      ;
; 499995.383 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.101     ; 4.517      ;
; 499995.398 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.522      ;
; 499995.398 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.522      ;
; 499995.398 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.522      ;
; 499995.398 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.522      ;
; 499995.398 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.522      ;
; 499995.398 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.522      ;
; 499995.398 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.522      ;
; 499995.398 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.522      ;
; 499995.434 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.486      ;
; 499995.434 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.486      ;
; 499995.434 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.486      ;
; 499995.434 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.486      ;
; 499995.434 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.486      ;
; 499995.434 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.486      ;
; 499995.434 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.486      ;
; 499995.434 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.486      ;
; 499995.447 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.473      ;
; 499995.447 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.473      ;
; 499995.447 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.473      ;
; 499995.447 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.473      ;
; 499995.447 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.473      ;
; 499995.447 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.473      ;
; 499995.447 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.473      ;
; 499995.447 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 4.473      ;
; 499995.508 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.889      ;
; 499995.508 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.889      ;
; 499995.628 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.769      ;
; 499995.628 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.769      ;
; 499995.643 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.754      ;
; 499995.643 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.754      ;
; 499995.875 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.522      ;
; 499995.875 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.522      ;
; 499995.911 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.486      ;
; 499995.911 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.486      ;
; 499995.924 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.473      ;
; 499995.924 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 4.473      ;
; 499996.068 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.852      ;
; 499996.068 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.852      ;
; 499996.068 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.852      ;
; 499996.068 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.852      ;
; 499996.068 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.852      ;
; 499996.068 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.852      ;
; 499996.068 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.852      ;
; 499996.068 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.081     ; 3.852      ;
; 499996.545 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 3.852      ;
; 499996.545 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.396      ; 3.852      ;
+------------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+-------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 2.709 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 3.499      ;
; 2.709 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 3.499      ;
; 3.206 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 3.499      ;
; 3.206 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 3.499      ;
; 3.206 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 3.499      ;
; 3.206 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 3.499      ;
; 3.206 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 3.499      ;
; 3.206 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 3.499      ;
; 3.206 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 3.499      ;
; 3.206 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 3.499      ;
; 3.270 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.060      ;
; 3.270 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.060      ;
; 3.319 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.109      ;
; 3.319 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.109      ;
; 3.376 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.166      ;
; 3.376 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.166      ;
; 3.630 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.420      ;
; 3.630 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.420      ;
; 3.648 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.438      ;
; 3.648 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.438      ;
; 3.672 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.462      ;
; 3.672 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.578      ; 4.462      ;
; 3.767 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.060      ;
; 3.767 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.060      ;
; 3.767 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.060      ;
; 3.767 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.060      ;
; 3.767 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.060      ;
; 3.767 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.060      ;
; 3.767 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.060      ;
; 3.767 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.060      ;
; 3.816 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.109      ;
; 3.816 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.109      ;
; 3.816 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.109      ;
; 3.816 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.109      ;
; 3.816 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.109      ;
; 3.816 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.109      ;
; 3.816 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.109      ;
; 3.816 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.109      ;
; 3.865 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.101      ; 4.178      ;
; 3.865 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.101      ; 4.178      ;
; 3.873 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.166      ;
; 3.873 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.166      ;
; 3.873 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.166      ;
; 3.873 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.166      ;
; 3.873 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.166      ;
; 3.873 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.166      ;
; 3.873 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.166      ;
; 3.873 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.166      ;
; 4.127 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.420      ;
; 4.127 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.420      ;
; 4.127 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.420      ;
; 4.127 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.420      ;
; 4.127 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.420      ;
; 4.127 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.420      ;
; 4.127 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.420      ;
; 4.127 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.420      ;
; 4.145 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.438      ;
; 4.145 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.438      ;
; 4.145 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.438      ;
; 4.145 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.438      ;
; 4.145 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.438      ;
; 4.145 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.438      ;
; 4.145 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.438      ;
; 4.145 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.438      ;
; 4.169 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.462      ;
; 4.169 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.462      ;
; 4.169 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.462      ;
; 4.169 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.462      ;
; 4.169 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.462      ;
; 4.169 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.462      ;
; 4.169 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.462      ;
; 4.169 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 4.462      ;
; 4.325 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.101      ; 4.638      ;
; 4.325 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.101      ; 4.638      ;
; 4.362 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.178      ;
; 4.362 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.178      ;
; 4.362 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.178      ;
; 4.362 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.178      ;
; 4.362 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.178      ;
; 4.362 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.178      ;
; 4.362 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.178      ;
; 4.362 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.178      ;
; 4.822 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.638      ;
; 4.822 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.638      ;
; 4.822 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.638      ;
; 4.822 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.638      ;
; 4.822 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.638      ;
; 4.822 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.638      ;
; 4.822 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.638      ;
; 4.822 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.396     ; 4.638      ;
+-------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FDIV:FDIV_inst|FULL~1'                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ;
; 0.229  ; 0.464        ; 0.235          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ;
; 0.229  ; 0.464        ; 0.235          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ;
; 0.229  ; 0.464        ; 0.235          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ;
; 0.229  ; 0.464        ; 0.235          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ;
; 0.231  ; 0.466        ; 0.235          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.284  ; 0.519        ; 0.235          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.285  ; 0.520        ; 0.235          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ;
; 0.285  ; 0.520        ; 0.235          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ;
; 0.285  ; 0.520        ; 0.235          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ;
; 0.285  ; 0.520        ; 0.235          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|inclk[0]                                                                                                  ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|outclk                                                                                                    ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|combout                                                                                                          ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[0]|clk                                                                                                           ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[1]|clk                                                                                                           ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[2]|clk                                                                                                           ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[3]|clk                                                                                                           ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[4]|clk                                                                                                           ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[5]|clk                                                                                                           ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[6]|clk                                                                                                           ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[7]|clk                                                                                                           ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|datad                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~1|combout                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~1|combout                                                                                                          ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|datad                                                                                                            ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[0]|clk                                                                                                           ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[1]|clk                                                                                                           ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[2]|clk                                                                                                           ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[3]|clk                                                                                                           ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[4]|clk                                                                                                           ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[5]|clk                                                                                                           ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[6]|clk                                                                                                           ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[7]|clk                                                                                                           ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|combout                                                                                                          ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|inclk[0]                                                                                                  ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|outclk                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPKER:SPKER_inst|SPKS'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller:beep_controller_inst|Q ;
; 0.290  ; 0.478        ; 0.188          ; Low Pulse Width  ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller:beep_controller_inst|Q ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller:beep_controller_inst|Q ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller_inst|Q|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPKER:SPKER_inst|SPKS ; Rise       ; SPKER_inst|SPKS|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPKER:SPKER_inst|SPKS ; Rise       ; SPKER_inst|SPKS|q                      ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller_inst|Q|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ext_clk_25m'                                                                                                         ;
+--------+--------------+----------------+------------------+-------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+---------------------------------------------------------------------------+
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[0]                                                 ;
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[1]                                                 ;
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[2]                                                 ;
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[3]                                                 ;
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[4]                                                 ;
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[5]                                                 ;
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[6]                                                 ;
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[7]                                                 ;
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[0]                                              ;
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[1]                                              ;
; 19.780 ; 20.000       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[2]                                              ;
; 19.781 ; 20.001       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[0]                                     ;
; 19.781 ; 20.001       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[1]                                     ;
; 19.781 ; 20.001       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[2]                                     ;
; 19.781 ; 20.001       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[3]                                              ;
; 19.784 ; 20.004       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[0]                                              ;
; 19.784 ; 20.004       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[1]                                              ;
; 19.784 ; 20.004       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[2]                                              ;
; 19.784 ; 20.004       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[3]                                              ;
; 19.784 ; 20.004       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[4]                                              ;
; 19.784 ; 20.004       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[5]                                              ;
; 19.784 ; 20.004       ; 0.220          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[6]                                              ;
; 19.806 ; 19.994       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[0]                                              ;
; 19.806 ; 19.994       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[1]                                              ;
; 19.806 ; 19.994       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[2]                                              ;
; 19.806 ; 19.994       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[3]                                              ;
; 19.806 ; 19.994       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[4]                                              ;
; 19.806 ; 19.994       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[5]                                              ;
; 19.806 ; 19.994       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[6]                                              ;
; 19.809 ; 19.997       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[0]                                     ;
; 19.809 ; 19.997       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[1]                                     ;
; 19.809 ; 19.997       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[2]                                     ;
; 19.809 ; 19.997       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[3]                                              ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[0]                                                 ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[1]                                                 ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[2]                                                 ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[3]                                                 ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[4]                                                 ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[5]                                                 ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[6]                                                 ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[7]                                                 ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[0]                                              ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[1]                                              ;
; 19.810 ; 19.998       ; 0.188          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[2]                                              ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[0]|clk                                               ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[1]|clk                                               ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[2]|clk                                               ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[3]|clk                                               ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[4]|clk                                               ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[5]|clk                                               ;
; 19.946 ; 19.946       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[6]|clk                                               ;
; 19.949 ; 19.949       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[0]|clk                                      ;
; 19.949 ; 19.949       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[1]|clk                                      ;
; 19.949 ; 19.949       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[2]|clk                                      ;
; 19.949 ; 19.949       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[3]|clk                                               ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[0]|clk                                                  ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[1]|clk                                                  ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[2]|clk                                                  ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[3]|clk                                                  ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[4]|clk                                                  ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[5]|clk                                                  ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[6]|clk                                                  ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[7]|clk                                                  ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[0]|clk                                               ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[1]|clk                                               ;
; 19.950 ; 19.950       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[2]|clk                                               ;
; 19.954 ; 19.954       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~input|o                                                       ;
; 19.967 ; 19.967       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|inclk[0]                                         ;
; 19.967 ; 19.967       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|outclk                                           ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~input|i                                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~input|i                                                       ;
; 20.022 ; 20.022       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.032 ; 20.032       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|inclk[0]                                         ;
; 20.032 ; 20.032       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|outclk                                           ;
; 20.046 ; 20.046       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~input|o                                                       ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[0]|clk                                                  ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[1]|clk                                                  ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[2]|clk                                                  ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[3]|clk                                                  ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[4]|clk                                                  ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[5]|clk                                                  ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[6]|clk                                                  ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[7]|clk                                                  ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[0]|clk                                               ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[1]|clk                                               ;
; 20.049 ; 20.049       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[2]|clk                                               ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[0]|clk                                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[1]|clk                                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[2]|clk                                      ;
; 20.050 ; 20.050       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[3]|clk                                               ;
; 20.053 ; 20.053       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[0]|clk                                               ;
; 20.053 ; 20.053       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[1]|clk                                               ;
; 20.053 ; 20.053       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[2]|clk                                               ;
; 20.053 ; 20.053       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[3]|clk                                               ;
; 20.053 ; 20.053       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[4]|clk                                               ;
; 20.053 ; 20.053       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[5]|clk                                               ;
+--------+--------------+----------------+------------------+-------------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                                                ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; 499.689 ; 499.909      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[0]                                                             ;
; 499.689 ; 499.909      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[1]                                                             ;
; 499.689 ; 499.909      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[3]                                                             ;
; 499.689 ; 499.909      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[4]                                                             ;
; 499.689 ; 499.909      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[5]                                                             ;
; 499.689 ; 499.909      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[7]                                                             ;
; 499.715 ; 499.935      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[10]                                                            ;
; 499.715 ; 499.935      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[2]                                                             ;
; 499.715 ; 499.935      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[6]                                                             ;
; 499.715 ; 499.935      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[8]                                                             ;
; 499.715 ; 499.935      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[9]                                                             ;
; 499.719 ; 499.939      ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|SPKS                                                                 ;
; 499.871 ; 500.059      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|SPKS                                                                 ;
; 499.875 ; 500.063      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[10]                                                            ;
; 499.875 ; 500.063      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[2]                                                             ;
; 499.875 ; 500.063      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[6]                                                             ;
; 499.875 ; 500.063      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[8]                                                             ;
; 499.875 ; 500.063      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[9]                                                             ;
; 499.900 ; 500.088      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[0]                                                             ;
; 499.900 ; 500.088      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[1]                                                             ;
; 499.900 ; 500.088      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[3]                                                             ;
; 499.900 ; 500.088      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[4]                                                             ;
; 499.900 ; 500.088      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[5]                                                             ;
; 499.900 ; 500.088      ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[7]                                                             ;
; 499.958 ; 499.958      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[0]|clk                                                               ;
; 499.958 ; 499.958      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[1]|clk                                                               ;
; 499.958 ; 499.958      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[3]|clk                                                               ;
; 499.958 ; 499.958      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[4]|clk                                                               ;
; 499.958 ; 499.958      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[5]|clk                                                               ;
; 499.958 ; 499.958      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[7]|clk                                                               ;
; 499.967 ; 499.967      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.967 ; 499.967      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.984 ; 499.984      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[10]|clk                                                              ;
; 499.984 ; 499.984      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[2]|clk                                                               ;
; 499.984 ; 499.984      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[6]|clk                                                               ;
; 499.984 ; 499.984      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[8]|clk                                                               ;
; 499.984 ; 499.984      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[9]|clk                                                               ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|SPKS|clk                                                                   ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|SPKS|clk                                                                   ;
; 500.015 ; 500.015      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[10]|clk                                                              ;
; 500.015 ; 500.015      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[2]|clk                                                               ;
; 500.015 ; 500.015      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[6]|clk                                                               ;
; 500.015 ; 500.015      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[8]|clk                                                               ;
; 500.015 ; 500.015      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[9]|clk                                                               ;
; 500.031 ; 500.031      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.031 ; 500.031      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.040 ; 500.040      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[0]|clk                                                               ;
; 500.040 ; 500.040      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[1]|clk                                                               ;
; 500.040 ; 500.040      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[3]|clk                                                               ;
; 500.040 ; 500.040      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[4]|clk                                                               ;
; 500.040 ; 500.040      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[5]|clk                                                               ;
; 500.040 ; 500.040      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[7]|clk                                                               ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[0]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[10]                                                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[1]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[2]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[3]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[4]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[5]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[6]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[7]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[8]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[9]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|SPKS                                                                 ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                         ;
+------------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                                                ;
+------------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; 249999.699 ; 249999.919   ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[0]                                                                  ;
; 249999.699 ; 249999.919   ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[1]                                                                  ;
; 249999.720 ; 249999.940   ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|FULL~_emulated                                                         ;
; 249999.720 ; 249999.940   ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[2]                                                                  ;
; 249999.720 ; 249999.940   ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[3]                                                                  ;
; 249999.720 ; 249999.940   ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[4]                                                                  ;
; 249999.720 ; 249999.940   ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[5]                                                                  ;
; 249999.720 ; 249999.940   ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[6]                                                                  ;
; 249999.720 ; 249999.940   ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[7]                                                                  ;
; 249999.720 ; 249999.940   ; 0.220          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[8]                                                                  ;
; 249999.870 ; 250000.058   ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|FULL~_emulated                                                         ;
; 249999.870 ; 250000.058   ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[2]                                                                  ;
; 249999.870 ; 250000.058   ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[3]                                                                  ;
; 249999.870 ; 250000.058   ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[4]                                                                  ;
; 249999.870 ; 250000.058   ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[5]                                                                  ;
; 249999.870 ; 250000.058   ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[6]                                                                  ;
; 249999.870 ; 250000.058   ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[7]                                                                  ;
; 249999.870 ; 250000.058   ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[8]                                                                  ;
; 249999.891 ; 250000.079   ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[0]                                                                  ;
; 249999.891 ; 250000.079   ; 0.188          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[1]                                                                  ;
; 249999.967 ; 249999.967   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 249999.967 ; 249999.967   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 249999.968 ; 249999.968   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[0]|clk                                                                   ;
; 249999.968 ; 249999.968   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[1]|clk                                                                   ;
; 249999.989 ; 249999.989   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|FULL~_emulated|clk                                                          ;
; 249999.989 ; 249999.989   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[2]|clk                                                                   ;
; 249999.989 ; 249999.989   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[3]|clk                                                                   ;
; 249999.989 ; 249999.989   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[4]|clk                                                                   ;
; 249999.989 ; 249999.989   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[5]|clk                                                                   ;
; 249999.989 ; 249999.989   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[6]|clk                                                                   ;
; 249999.989 ; 249999.989   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[7]|clk                                                                   ;
; 249999.989 ; 249999.989   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[8]|clk                                                                   ;
; 250000.010 ; 250000.010   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|FULL~_emulated|clk                                                          ;
; 250000.010 ; 250000.010   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[2]|clk                                                                   ;
; 250000.010 ; 250000.010   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[3]|clk                                                                   ;
; 250000.010 ; 250000.010   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[4]|clk                                                                   ;
; 250000.010 ; 250000.010   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[5]|clk                                                                   ;
; 250000.010 ; 250000.010   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[6]|clk                                                                   ;
; 250000.010 ; 250000.010   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[7]|clk                                                                   ;
; 250000.010 ; 250000.010   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[8]|clk                                                                   ;
; 250000.031 ; 250000.031   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[0]|clk                                                                   ;
; 250000.031 ; 250000.031   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[1]|clk                                                                   ;
; 250000.031 ; 250000.031   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 250000.031 ; 250000.031   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|FULL~_emulated                                                         ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[0]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[1]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[2]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[3]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[4]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[5]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[6]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[7]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[8]                                                                  ;
+------------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; switch0   ; FDIV:FDIV_inst|FULL~1 ; 0.573 ; 0.662 ; Rise       ; FDIV:FDIV_inst|FULL~1 ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; switch0   ; FDIV:FDIV_inst|FULL~1 ; 0.790 ; 0.690 ; Rise       ; FDIV:FDIV_inst|FULL~1 ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port      ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; beep           ; SPKER:SPKER_inst|SPKS ; 7.033 ; 6.835 ; Rise       ; SPKER:SPKER_inst|SPKS ;
; dtube_cs_n[*]  ; ext_clk_25m           ; 9.572 ; 9.645 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[0] ; ext_clk_25m           ; 7.647 ; 7.801 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[1] ; ext_clk_25m           ; 7.634 ; 7.779 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[2] ; ext_clk_25m           ; 7.644 ; 7.784 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[3] ; ext_clk_25m           ; 9.572 ; 9.645 ; Rise       ; ext_clk_25m           ;
; dtube_data[*]  ; ext_clk_25m           ; 8.972 ; 9.005 ; Rise       ; ext_clk_25m           ;
;  dtube_data[0] ; ext_clk_25m           ; 7.164 ; 7.267 ; Rise       ; ext_clk_25m           ;
;  dtube_data[1] ; ext_clk_25m           ; 7.219 ; 7.332 ; Rise       ; ext_clk_25m           ;
;  dtube_data[2] ; ext_clk_25m           ; 8.972 ; 9.005 ; Rise       ; ext_clk_25m           ;
;  dtube_data[3] ; ext_clk_25m           ; 7.451 ; 7.595 ; Rise       ; ext_clk_25m           ;
;  dtube_data[4] ; ext_clk_25m           ; 7.492 ; 7.647 ; Rise       ; ext_clk_25m           ;
;  dtube_data[5] ; ext_clk_25m           ; 7.115 ; 7.213 ; Rise       ; ext_clk_25m           ;
;  dtube_data[6] ; ext_clk_25m           ; 7.281 ; 7.179 ; Rise       ; ext_clk_25m           ;
+----------------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port      ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; beep           ; SPKER:SPKER_inst|SPKS ; 6.762 ; 6.569 ; Rise       ; SPKER:SPKER_inst|SPKS ;
; dtube_cs_n[*]  ; ext_clk_25m           ; 7.362 ; 7.502 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[0] ; ext_clk_25m           ; 7.374 ; 7.524 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[1] ; ext_clk_25m           ; 7.362 ; 7.502 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[2] ; ext_clk_25m           ; 7.371 ; 7.508 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[3] ; ext_clk_25m           ; 9.286 ; 9.353 ; Rise       ; ext_clk_25m           ;
; dtube_data[*]  ; ext_clk_25m           ; 6.868 ; 6.930 ; Rise       ; ext_clk_25m           ;
;  dtube_data[0] ; ext_clk_25m           ; 6.915 ; 7.015 ; Rise       ; ext_clk_25m           ;
;  dtube_data[1] ; ext_clk_25m           ; 6.968 ; 7.077 ; Rise       ; ext_clk_25m           ;
;  dtube_data[2] ; ext_clk_25m           ; 8.709 ; 8.737 ; Rise       ; ext_clk_25m           ;
;  dtube_data[3] ; ext_clk_25m           ; 7.187 ; 7.326 ; Rise       ; ext_clk_25m           ;
;  dtube_data[4] ; ext_clk_25m           ; 7.225 ; 7.376 ; Rise       ; ext_clk_25m           ;
;  dtube_data[5] ; ext_clk_25m           ; 6.868 ; 6.963 ; Rise       ; ext_clk_25m           ;
;  dtube_data[6] ; ext_clk_25m           ; 7.028 ; 6.930 ; Rise       ; ext_clk_25m           ;
+----------------+-----------------------+-------+-------+------------+-----------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                               ;
+-------------+-----------------+-----------------------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                      ; Note                                                          ;
+-------------+-----------------+-----------------------------------------------------------------+---------------------------------------------------------------+
; 193.12 MHz  ; 193.12 MHz      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 245.22 MHz  ; 245.22 MHz      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ;                                                               ;
; 282.01 MHz  ; 250.0 MHz       ; ext_clk_25m                                                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 305.34 MHz  ; 238.04 MHz      ; FDIV:FDIV_inst|FULL~1                                           ; limit due to minimum period restriction (tmin)                ;
; 1262.63 MHz ; 402.09 MHz      ; SPKER:SPKER_inst|SPKS                                           ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+-----------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                       ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -4.318 ; -45.700       ;
; FDIV:FDIV_inst|FULL~1                                           ; -2.275 ; -24.012       ;
; ext_clk_25m                                                     ; -1.982 ; -5.724        ;
; SPKER:SPKER_inst|SPKS                                           ; 0.208  ; 0.000         ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.453  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                        ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.712 ; -0.712        ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.306 ; -0.306        ;
; FDIV:FDIV_inst|FULL~1                                           ; 0.415  ; 0.000         ;
; ext_clk_25m                                                     ; 0.416  ; 0.000         ;
; SPKER:SPKER_inst|SPKS                                           ; 0.445  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                                        ;
+-----------------------------------------------------------------+------------+---------------+
; Clock                                                           ; Slack      ; End Point TNS ;
+-----------------------------------------------------------------+------------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 499994.632 ; 0.000         ;
+-----------------------------------------------------------------+------------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                                    ;
+-----------------------------------------------------------------+-------+---------------+
; Clock                                                           ; Slack ; End Point TNS ;
+-----------------------------------------------------------------+-------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.385 ; 0.000         ;
+-----------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                             ;
+-----------------------------------------------------------------+------------+---------------+
; Clock                                                           ; Slack      ; End Point TNS ;
+-----------------------------------------------------------------+------------+---------------+
; FDIV:FDIV_inst|FULL~1                                           ; -3.201     ; -27.901       ;
; SPKER:SPKER_inst|SPKS                                           ; -1.487     ; -1.487        ;
; ext_clk_25m                                                     ; 19.771     ; 0.000         ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 499.671    ; 0.000         ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 249999.671 ; 0.000         ;
+-----------------------------------------------------------------+------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                ;
+---------+----------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                ; To Node                    ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -4.318  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.680      ;
; -4.274  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.636      ;
; -4.268  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.630      ;
; -4.247  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.609      ;
; -4.247  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.609      ;
; -4.207  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.569      ;
; -4.200  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.562      ;
; -4.196  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.558      ;
; -4.116  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.478      ;
; -4.105  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 2.072      ;
; -4.104  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 2.071      ;
; -4.104  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.466      ;
; -4.102  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.464      ;
; -4.096  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 2.063      ;
; -4.082  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 2.049      ;
; -4.067  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 2.034      ;
; -4.067  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 2.034      ;
; -4.065  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 2.032      ;
; -4.063  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 2.030      ;
; -4.060  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 2.027      ;
; -4.057  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 2.024      ;
; -4.057  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.419      ;
; -4.048  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.410      ;
; -4.042  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.404      ;
; -4.039  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.401      ;
; -3.987  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.349      ;
; -3.986  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.348      ;
; -3.950  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.312      ;
; -3.928  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.290      ;
; -3.856  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.218      ;
; -3.856  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.218      ;
; -3.851  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 1.818      ;
; -3.850  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 1.817      ;
; -3.849  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 1.816      ;
; -3.848  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 1.815      ;
; -3.847  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.209      ;
; -3.847  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 1.814      ;
; -3.738  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 1.705      ;
; -3.738  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 1.705      ;
; -3.736  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 1.703      ;
; -3.735  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 1.702      ;
; -3.727  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.975     ; 1.694      ;
; -3.717  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.079      ;
; -3.715  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -2.580     ; 2.077      ;
; 0.060   ; SPKER:SPKER_inst|SPKS                                                                                    ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.100      ; 0.732      ;
; 0.547   ; SPKER:SPKER_inst|SPKS                                                                                    ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.100      ; 0.745      ;
; 994.822 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 4.696      ;
; 994.822 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 4.696      ;
; 994.822 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 4.696      ;
; 994.822 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 4.696      ;
; 994.822 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 4.696      ;
; 995.178 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.089     ; 4.735      ;
; 995.178 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.089     ; 4.735      ;
; 995.178 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.089     ; 4.735      ;
; 995.178 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.089     ; 4.735      ;
; 995.178 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.089     ; 4.735      ;
; 995.178 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.089     ; 4.735      ;
; 995.573 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.492     ; 3.937      ;
; 995.683 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.246      ;
; 995.683 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.246      ;
; 995.683 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.246      ;
; 995.683 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.246      ;
; 995.683 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.246      ;
; 995.747 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.182      ;
; 995.747 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.182      ;
; 995.747 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.182      ;
; 995.747 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.182      ;
; 995.747 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.182      ;
; 995.747 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.182      ;
; 995.747 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.182      ;
; 995.747 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.182      ;
; 995.747 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.182      ;
; 995.747 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.182      ;
; 995.767 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.751      ;
; 995.767 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.751      ;
; 995.767 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.751      ;
; 995.767 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.751      ;
; 995.767 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.751      ;
; 995.775 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.743      ;
; 995.775 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.743      ;
; 995.775 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.743      ;
; 995.775 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.743      ;
; 995.775 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.743      ;
; 995.814 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.704      ;
; 995.814 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.704      ;
; 995.814 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.704      ;
; 995.814 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.704      ;
; 995.814 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.704      ;
; 995.882 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.047      ;
; 995.882 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.047      ;
; 995.882 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.047      ;
; 995.882 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.047      ;
; 995.882 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 4.047      ;
; 995.935 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 3.994      ;
; 995.935 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 3.994      ;
; 995.935 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 3.994      ;
; 995.935 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 3.994      ;
; 995.935 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 3.994      ;
; 995.937 ; SPKER:SPKER_inst|CNT11[4]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.581      ;
; 995.994 ; SPKER:SPKER_inst|CNT11[0]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.484     ; 3.524      ;
+---------+----------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FDIV:FDIV_inst|FULL~1'                                                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.275 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.080     ; 3.119      ;
; -1.864 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.793      ;
; -1.864 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.793      ;
; -1.864 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.793      ;
; -1.864 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.793      ;
; -1.864 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.793      ;
; -1.864 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.793      ;
; -1.864 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.793      ;
; -1.864 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.793      ;
; -1.678 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.607      ;
; -1.552 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.481      ;
; -1.552 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.481      ;
; -1.552 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.481      ;
; -1.552 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.481      ;
; -1.552 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.481      ;
; -1.552 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.481      ;
; -1.552 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.481      ;
; -1.552 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.481      ;
; -1.543 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.472      ;
; -1.543 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.472      ;
; -1.543 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.472      ;
; -1.543 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.472      ;
; -1.543 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.472      ;
; -1.543 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.472      ;
; -1.543 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.472      ;
; -1.543 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.472      ;
; -1.512 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.441      ;
; -1.512 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.441      ;
; -1.512 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.441      ;
; -1.512 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.441      ;
; -1.512 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.441      ;
; -1.512 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.441      ;
; -1.512 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.441      ;
; -1.512 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.441      ;
; -1.368 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.297      ;
; -1.368 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.297      ;
; -1.368 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.297      ;
; -1.368 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.297      ;
; -1.368 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.297      ;
; -1.368 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.297      ;
; -1.368 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.297      ;
; -1.368 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.297      ;
; -1.197 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.126      ;
; -1.197 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.126      ;
; -1.197 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.126      ;
; -1.197 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.126      ;
; -1.197 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.126      ;
; -1.197 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.126      ;
; -1.197 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.126      ;
; -1.197 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.126      ;
; -1.152 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.081      ;
; -1.152 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.081      ;
; -1.152 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.081      ;
; -1.152 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.081      ;
; -1.152 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.081      ;
; -1.152 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.081      ;
; -1.152 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.081      ;
; -1.152 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.073     ; 2.081      ;
; 0.072  ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.274      ; 1.241      ;
; 0.093  ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.274      ; 1.220      ;
; 0.100  ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.274      ; 1.213      ;
; 0.136  ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.274      ; 1.177      ;
; 0.146  ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.274      ; 1.167      ;
; 0.153  ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.274      ; 1.160      ;
; 0.157  ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.274      ; 1.156      ;
; 0.161  ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.274      ; 1.152      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ext_clk_25m'                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -1.982 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 2.199      ;
; -1.969 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 2.186      ;
; -1.908 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 2.125      ;
; -1.834 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 2.051      ;
; -1.811 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 2.028      ;
; -1.803 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 2.020      ;
; -1.801 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 2.018      ;
; -1.719 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 1.936      ;
; -1.714 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 1.931      ;
; -1.692 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 1.909      ;
; -1.666 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 1.883      ;
; -1.607 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.775     ; 1.824      ;
; 36.454 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.464      ;
; 36.454 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.464      ;
; 36.454 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.464      ;
; 36.454 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.464      ;
; 36.454 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.464      ;
; 36.454 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.464      ;
; 36.535 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.383      ;
; 36.535 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.383      ;
; 36.535 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.383      ;
; 36.681 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.237      ;
; 36.681 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.237      ;
; 36.681 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.237      ;
; 36.895 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 3.023      ;
; 37.014 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.904      ;
; 37.090 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.828      ;
; 37.201 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.717      ;
; 37.201 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.717      ;
; 37.201 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.717      ;
; 37.209 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.709      ;
; 37.209 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.709      ;
; 37.265 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.671      ;
; 37.265 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.671      ;
; 37.267 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.669      ;
; 37.283 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.653      ;
; 37.292 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.644      ;
; 37.293 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.643      ;
; 37.299 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.637      ;
; 37.333 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.585      ;
; 37.333 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.585      ;
; 37.333 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.585      ;
; 37.527 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.409      ;
; 37.528 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.408      ;
; 37.528 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.408      ;
; 37.528 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.408      ;
; 37.528 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.408      ;
; 37.538 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.398      ;
; 37.541 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.395      ;
; 37.619 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.299      ;
; 37.633 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.303      ;
; 37.634 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.302      ;
; 37.634 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.302      ;
; 37.635 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.301      ;
; 37.639 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.297      ;
; 37.645 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.291      ;
; 37.652 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.066     ; 2.284      ;
; 37.742 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.176      ;
; 37.783 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 2.146      ;
; 37.784 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.084     ; 2.134      ;
; 37.822 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 2.107      ;
; 37.909 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 2.020      ;
; 37.924 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 2.005      ;
; 37.948 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.981      ;
; 37.997 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.932      ;
; 38.006 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.923      ;
; 38.035 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.894      ;
; 38.048 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.881      ;
; 38.050 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.879      ;
; 38.074 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.855      ;
; 38.089 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.840      ;
; 38.123 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.806      ;
; 38.124 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.805      ;
; 38.124 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.805      ;
; 38.132 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.797      ;
; 38.133 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.796      ;
; 38.174 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.755      ;
; 38.176 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.753      ;
; 38.213 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.716      ;
; 38.215 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.714      ;
; 38.249 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.680      ;
; 38.250 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.679      ;
; 38.250 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.679      ;
; 38.254 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.675      ;
; 38.258 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.671      ;
; 38.259 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.670      ;
; 38.623 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.306      ;
; 38.747 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.182      ;
; 38.770 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.159      ;
; 38.778 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.151      ;
; 38.779 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.150      ;
; 38.795 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.134      ;
; 38.797 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.132      ;
; 38.907 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 1.022      ;
; 38.931 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 0.998      ;
; 38.934 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 0.995      ;
; 39.060 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 0.869      ;
; 39.060 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 0.869      ;
; 39.060 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 0.869      ;
; 39.079 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.073     ; 0.850      ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPKER:SPKER_inst|SPKS'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.208 ; beep_controller:beep_controller_inst|Q ; beep_controller:beep_controller_inst|Q ; SPKER:SPKER_inst|SPKS ; SPKER:SPKER_inst|SPKS ; 1.000        ; -0.044     ; 0.770      ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                   ;
+------------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node             ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+------------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 0.453      ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.112      ; 0.101      ;
; 0.964      ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.112      ; 0.090      ;
; 499995.922 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 3.540      ;
; 499996.124 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 3.338      ;
; 499996.171 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 3.291      ;
; 499996.179 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 3.283      ;
; 499996.571 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 2.891      ;
; 499996.744 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 2.718      ;
; 499996.823 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 2.639      ;
; 499996.884 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 2.578      ;
; 499996.968 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 2.494      ;
; 499996.988 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 2.474      ;
; 499997.001 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 2.461      ;
; 499997.125 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.804      ;
; 499997.143 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.786      ;
; 499997.176 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.753      ;
; 499997.225 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.092     ; 2.685      ;
; 499997.227 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.702      ;
; 499997.281 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.648      ;
; 499997.301 ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.628      ;
; 499997.327 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.602      ;
; 499997.374 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.555      ;
; 499997.393 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 2.069      ;
; 499997.397 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.532      ;
; 499997.467 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.462      ;
; 499997.481 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.448      ;
; 499997.530 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.399      ;
; 499997.623 ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.306      ;
; 499997.645 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 1.817      ;
; 499997.774 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.155      ;
; 499997.782 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 1.680      ;
; 499997.788 ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.141      ;
; 499997.807 ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.122      ;
; 499997.825 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.104      ;
; 499997.830 ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.099      ;
; 499997.864 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.065      ;
; 499997.894 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 2.035      ;
; 499997.930 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 1.999      ;
; 499998.023 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.092     ; 1.887      ;
; 499998.026 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 1.903      ;
; 499998.041 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 1.888      ;
; 499998.077 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 1.852      ;
; 499998.082 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 1.847      ;
; 499998.606 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 1.323      ;
; 499998.668 ; FDIV:FDIV_inst|Q1[8]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 1.261      ;
; 499998.792 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 1.137      ;
; 499999.140 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.092     ; 0.770      ;
+------------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                ;
+--------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -0.712 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.487      ; 0.070      ;
; -0.210 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.487      ; 0.072      ;
; 0.397  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 0.684      ;
; 0.695  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.963      ;
; 0.786  ; FDIV:FDIV_inst|Q1[8]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.054      ;
; 0.867  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.135      ;
; 1.171  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.439      ;
; 1.214  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.482      ;
; 1.238  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.506      ;
; 1.240  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.508      ;
; 1.277  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.545      ;
; 1.292  ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.560      ;
; 1.411  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 1.698      ;
; 1.411  ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.679      ;
; 1.415  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.683      ;
; 1.484  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.752      ;
; 1.492  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 1.312      ;
; 1.552  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.820      ;
; 1.554  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.822      ;
; 1.563  ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.831      ;
; 1.598  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 1.418      ;
; 1.697  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.965      ;
; 1.717  ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.985      ;
; 1.738  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.006      ;
; 1.776  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.044      ;
; 1.819  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.087      ;
; 1.842  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 1.662      ;
; 1.864  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.132      ;
; 1.927  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.195      ;
; 1.934  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 2.221      ;
; 1.963  ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.231      ;
; 1.968  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.236      ;
; 2.002  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.270      ;
; 2.014  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.282      ;
; 2.050  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.318      ;
; 2.071  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 2.339      ;
; 2.114  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 1.934      ;
; 2.129  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 1.949      ;
; 2.176  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 1.996      ;
; 2.292  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 2.112      ;
; 2.333  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 2.153      ;
; 2.373  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 2.193      ;
; 2.414  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 2.234      ;
; 2.722  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 2.542      ;
; 2.925  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 2.745      ;
; 2.939  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 2.759      ;
; 2.960  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 2.780      ;
+--------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+--------+----------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -0.306 ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 0.693      ;
; 0.170  ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.474      ; 0.669      ;
; 0.676  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.960      ;
; 0.692  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.976      ;
; 0.692  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.976      ;
; 0.696  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.980      ;
; 0.994  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.278      ;
; 0.998  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.282      ;
; 1.060  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.739      ;
; 1.095  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.379      ;
; 1.110  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.394      ;
; 1.111  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.395      ;
; 1.116  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.400      ;
; 1.131  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.415      ;
; 1.167  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.846      ;
; 1.182  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.861      ;
; 1.217  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.501      ;
; 1.234  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.913      ;
; 1.238  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.522      ;
; 1.304  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.983      ;
; 1.360  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.644      ;
; 1.387  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.671      ;
; 1.406  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.690      ;
; 1.528  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.812      ;
; 1.722  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.990      ;
; 1.774  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 2.058      ;
; 1.881  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 2.165      ;
; 1.896  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 2.180      ;
; 1.940  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.208      ;
; 1.977  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.245      ;
; 2.018  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 2.302      ;
; 2.064  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.332      ;
; 2.086  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.354      ;
; 2.188  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.061      ;
; 2.191  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.064      ;
; 2.246  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.119      ;
; 2.270  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.538      ;
; 2.292  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.165      ;
; 2.313  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.186      ;
; 2.341  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.214      ;
; 2.379  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.647      ;
; 2.417  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.290      ;
; 2.425  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.298      ;
; 2.442  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.710      ;
; 2.445  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.713      ;
; 2.463  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.336      ;
; 2.464  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.337      ;
; 2.477  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.331     ; 2.341      ;
; 2.500  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.768      ;
; 2.544  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.803      ;
; 2.550  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.423      ;
; 2.567  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.440      ;
; 2.570  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.838      ;
; 2.579  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.331     ; 2.443      ;
; 2.586  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.459      ;
; 2.645  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.904      ;
; 2.650  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.918      ;
; 2.669  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.542      ;
; 2.690  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.563      ;
; 2.700  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.573      ;
; 2.713  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.981      ;
; 2.720  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.988      ;
; 2.721  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.980      ;
; 2.728  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 3.012      ;
; 2.728  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 3.012      ;
; 2.728  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 3.012      ;
; 2.736  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.995      ;
; 2.740  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.331     ; 2.604      ;
; 2.755  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.331     ; 2.619      ;
; 2.779  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 3.038      ;
; 2.783  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 3.051      ;
; 2.794  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.667      ;
; 2.795  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.474      ;
; 2.795  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.474      ;
; 2.795  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.474      ;
; 2.795  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.474      ;
; 2.795  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.474      ;
; 2.823  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.696      ;
; 2.844  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.331     ; 2.708      ;
; 2.896  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.575      ;
; 2.896  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.575      ;
; 2.896  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.575      ;
; 2.896  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.575      ;
; 2.896  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.575      ;
; 2.896  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.575      ;
; 2.944  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.817      ;
; 2.972  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.651      ;
; 2.972  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.651      ;
; 2.972  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.651      ;
; 2.972  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.651      ;
; 2.972  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.651      ;
; 2.972  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.651      ;
; 2.980  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 2.853      ;
; 2.987  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.666      ;
; 2.987  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.666      ;
; 2.987  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.666      ;
; 2.987  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.666      ;
; 2.987  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.666      ;
; 2.987  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 3.666      ;
; 2.991  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 3.275      ;
+--------+----------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FDIV:FDIV_inst|FULL~1'                                                                                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.415 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.416      ; 1.061      ;
; 0.416 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.416      ; 1.062      ;
; 0.420 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.416      ; 1.066      ;
; 0.422 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.416      ; 1.068      ;
; 0.426 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.416      ; 1.072      ;
; 0.461 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.416      ; 1.107      ;
; 0.465 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.416      ; 1.111      ;
; 0.478 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 0.746      ;
; 0.486 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.416      ; 1.132      ;
; 0.714 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 0.982      ;
; 0.715 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 0.984      ;
; 0.717 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 0.985      ;
; 0.717 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 0.985      ;
; 0.720 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 0.988      ;
; 0.741 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.009      ;
; 1.033 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.301      ;
; 1.036 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.304      ;
; 1.036 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.304      ;
; 1.037 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.305      ;
; 1.039 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.307      ;
; 1.040 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.308      ;
; 1.041 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.309      ;
; 1.048 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.316      ;
; 1.051 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.319      ;
; 1.051 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.319      ;
; 1.135 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.403      ;
; 1.137 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.405      ;
; 1.139 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.407      ;
; 1.155 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.423      ;
; 1.158 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.426      ;
; 1.158 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.426      ;
; 1.162 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.430      ;
; 1.163 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.431      ;
; 1.173 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.441      ;
; 1.173 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.441      ;
; 1.259 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.527      ;
; 1.261 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.529      ;
; 1.280 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.548      ;
; 1.280 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.548      ;
; 1.284 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.552      ;
; 1.295 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.563      ;
; 1.381 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.649      ;
; 1.402 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.670      ;
; 1.535 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.803      ;
; 1.535 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.803      ;
; 1.535 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.803      ;
; 1.535 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.803      ;
; 1.535 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.803      ;
; 1.535 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.803      ;
; 1.535 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 1.803      ;
; 1.825 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.093      ;
; 1.915 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.183      ;
; 1.915 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.183      ;
; 1.917 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.185      ;
; 1.917 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.185      ;
; 1.917 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.185      ;
; 1.968 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.236      ;
; 1.968 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.236      ;
; 1.968 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.236      ;
; 1.968 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.236      ;
; 2.097 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.365      ;
; 2.097 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.365      ;
; 2.097 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.365      ;
; 2.097 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.365      ;
; 2.097 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.365      ;
; 2.097 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.365      ;
; 2.240 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.508      ;
; 2.240 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.508      ;
; 2.240 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.508      ;
; 2.240 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.508      ;
; 2.240 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.073      ; 2.508      ;
; 2.813 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.000      ; 3.003      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ext_clk_25m'                                                                                                                                                                                                ;
+-------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.416 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[0]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.684      ;
; 0.490 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.758      ;
; 0.490 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.758      ;
; 0.491 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.759      ;
; 0.513 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.781      ;
; 0.624 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.892      ;
; 0.626 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.894      ;
; 0.646 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.914      ;
; 0.690 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.958      ;
; 0.692 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.960      ;
; 0.696 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.964      ;
; 0.699 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.967      ;
; 0.719 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 0.987      ;
; 0.734 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.002      ;
; 0.872 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.140      ;
; 1.012 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.280      ;
; 1.014 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.283      ;
; 1.018 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.286      ;
; 1.019 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.287      ;
; 1.030 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.298      ;
; 1.033 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.301      ;
; 1.034 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.302      ;
; 1.058 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.326      ;
; 1.107 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.375      ;
; 1.109 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.377      ;
; 1.134 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.402      ;
; 1.136 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.404      ;
; 1.140 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.408      ;
; 1.141 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.409      ;
; 1.155 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.423      ;
; 1.156 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.424      ;
; 1.176 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.444      ;
; 1.229 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.497      ;
; 1.240 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.508      ;
; 1.256 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.524      ;
; 1.263 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.531      ;
; 1.278 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.546      ;
; 1.298 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.566      ;
; 1.362 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.630      ;
; 1.420 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.688      ;
; 1.484 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.073      ; 1.752      ;
; 1.593 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 1.850      ;
; 1.614 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 1.871      ;
; 1.628 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 1.913      ;
; 1.632 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 1.917      ;
; 1.634 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 1.919      ;
; 1.634 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 1.919      ;
; 1.635 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 1.920      ;
; 1.656 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 1.941      ;
; 1.662 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 1.947      ;
; 1.694 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 1.951      ;
; 1.764 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.049      ;
; 1.764 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.049      ;
; 1.764 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.049      ;
; 1.766 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.051      ;
; 1.766 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.051      ;
; 1.780 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.065      ;
; 1.781 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.066      ;
; 1.881 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.544      ;
; 1.906 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.191      ;
; 1.910 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.573      ;
; 1.914 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.199      ;
; 1.924 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.209      ;
; 1.924 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.587      ;
; 1.937 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.222      ;
; 1.941 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.226      ;
; 1.978 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.263      ;
; 1.988 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.090      ; 2.273      ;
; 1.989 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.652      ;
; 2.025 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.282      ;
; 2.025 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.688      ;
; 2.084 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.341      ;
; 2.124 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.787      ;
; 2.135 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.798      ;
; 2.137 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.800      ;
; 2.146 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.809      ;
; 2.156 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.413      ;
; 2.156 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.413      ;
; 2.156 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.413      ;
; 2.171 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.428      ;
; 2.202 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.459      ;
; 2.230 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.893      ;
; 2.264 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.521      ;
; 2.282 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.945      ;
; 2.293 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.562     ; 1.956      ;
; 2.318 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.575      ;
; 2.318 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.575      ;
; 2.318 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.575      ;
; 2.740 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.997      ;
; 2.740 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.997      ;
; 2.740 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 2.997      ;
; 2.915 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 3.172      ;
; 2.915 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 3.172      ;
; 2.915 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 3.172      ;
; 2.988 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 3.245      ;
; 2.988 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 3.245      ;
; 2.988 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 3.245      ;
; 3.006 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 3.263      ;
; 3.006 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.062      ; 3.263      ;
+-------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPKER:SPKER_inst|SPKS'                                                                                                                               ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.445 ; beep_controller:beep_controller_inst|Q ; beep_controller:beep_controller_inst|Q ; SPKER:SPKER_inst|SPKS ; SPKER:SPKER_inst|SPKS ; 0.000        ; 0.044      ; 0.684      ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                               ;
+------------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node            ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+------------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 499994.632 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.830      ;
; 499994.632 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.830      ;
; 499994.632 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.830      ;
; 499994.632 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.830      ;
; 499994.632 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.830      ;
; 499994.632 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.830      ;
; 499994.632 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.830      ;
; 499994.632 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.830      ;
; 499995.080 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.092     ; 4.830      ;
; 499995.080 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.092     ; 4.830      ;
; 499995.158 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.304      ;
; 499995.158 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.304      ;
; 499995.158 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.304      ;
; 499995.158 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.304      ;
; 499995.158 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.304      ;
; 499995.158 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.304      ;
; 499995.158 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.304      ;
; 499995.158 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.540     ; 4.304      ;
; 499995.313 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.616      ;
; 499995.313 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.616      ;
; 499995.313 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.616      ;
; 499995.313 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.616      ;
; 499995.313 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.616      ;
; 499995.313 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.616      ;
; 499995.313 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.616      ;
; 499995.313 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.616      ;
; 499995.394 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.535      ;
; 499995.394 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.535      ;
; 499995.394 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.535      ;
; 499995.394 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.535      ;
; 499995.394 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.535      ;
; 499995.394 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.535      ;
; 499995.394 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.535      ;
; 499995.394 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.535      ;
; 499995.403 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.526      ;
; 499995.403 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.526      ;
; 499995.403 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.526      ;
; 499995.403 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.526      ;
; 499995.403 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.526      ;
; 499995.403 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.526      ;
; 499995.403 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.526      ;
; 499995.403 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.526      ;
; 499995.606 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.092     ; 4.304      ;
; 499995.606 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.092     ; 4.304      ;
; 499995.619 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.310      ;
; 499995.619 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.310      ;
; 499995.619 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.310      ;
; 499995.619 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.310      ;
; 499995.619 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.310      ;
; 499995.619 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.310      ;
; 499995.619 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.310      ;
; 499995.619 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.310      ;
; 499995.670 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.259      ;
; 499995.670 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.259      ;
; 499995.670 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.259      ;
; 499995.670 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.259      ;
; 499995.670 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.259      ;
; 499995.670 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.259      ;
; 499995.670 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.259      ;
; 499995.670 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.259      ;
; 499995.686 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.243      ;
; 499995.686 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.243      ;
; 499995.686 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.243      ;
; 499995.686 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.243      ;
; 499995.686 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.243      ;
; 499995.686 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.243      ;
; 499995.686 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.243      ;
; 499995.686 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 4.243      ;
; 499995.761 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.616      ;
; 499995.761 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.616      ;
; 499995.842 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.535      ;
; 499995.842 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.535      ;
; 499995.851 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.526      ;
; 499995.851 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.526      ;
; 499996.067 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.310      ;
; 499996.067 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.310      ;
; 499996.118 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.259      ;
; 499996.118 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.259      ;
; 499996.134 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.243      ;
; 499996.134 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 4.243      ;
; 499996.248 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 3.681      ;
; 499996.248 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 3.681      ;
; 499996.248 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 3.681      ;
; 499996.248 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 3.681      ;
; 499996.248 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 3.681      ;
; 499996.248 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 3.681      ;
; 499996.248 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 3.681      ;
; 499996.248 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.073     ; 3.681      ;
; 499996.696 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 3.681      ;
; 499996.696 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.375      ; 3.681      ;
+------------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                           ;
+-------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 2.385 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.120      ;
; 2.385 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.120      ;
; 2.852 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.120      ;
; 2.852 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.120      ;
; 2.852 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.120      ;
; 2.852 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.120      ;
; 2.852 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.120      ;
; 2.852 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.120      ;
; 2.852 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.120      ;
; 2.852 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.120      ;
; 2.885 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.620      ;
; 2.885 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.620      ;
; 2.929 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.664      ;
; 2.929 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.664      ;
; 2.984 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.719      ;
; 2.984 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.719      ;
; 3.226 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.961      ;
; 3.226 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.961      ;
; 3.233 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.968      ;
; 3.233 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.968      ;
; 3.248 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.983      ;
; 3.248 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.540      ; 3.983      ;
; 3.352 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.620      ;
; 3.352 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.620      ;
; 3.352 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.620      ;
; 3.352 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.620      ;
; 3.352 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.620      ;
; 3.352 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.620      ;
; 3.352 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.620      ;
; 3.352 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.620      ;
; 3.396 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.664      ;
; 3.396 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.664      ;
; 3.396 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.664      ;
; 3.396 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.664      ;
; 3.396 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.664      ;
; 3.396 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.664      ;
; 3.396 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.664      ;
; 3.396 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.664      ;
; 3.442 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 3.729      ;
; 3.442 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 3.729      ;
; 3.451 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.719      ;
; 3.451 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.719      ;
; 3.451 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.719      ;
; 3.451 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.719      ;
; 3.451 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.719      ;
; 3.451 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.719      ;
; 3.451 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.719      ;
; 3.451 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.719      ;
; 3.693 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.961      ;
; 3.693 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.961      ;
; 3.693 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.961      ;
; 3.693 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.961      ;
; 3.693 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.961      ;
; 3.693 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.961      ;
; 3.693 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.961      ;
; 3.693 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.961      ;
; 3.700 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.968      ;
; 3.700 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.968      ;
; 3.700 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.968      ;
; 3.700 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.968      ;
; 3.700 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.968      ;
; 3.700 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.968      ;
; 3.700 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.968      ;
; 3.700 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.968      ;
; 3.715 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.983      ;
; 3.715 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.983      ;
; 3.715 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.983      ;
; 3.715 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.983      ;
; 3.715 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.983      ;
; 3.715 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.983      ;
; 3.715 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.983      ;
; 3.715 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 3.983      ;
; 3.846 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 4.133      ;
; 3.846 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 4.133      ;
; 3.909 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 3.729      ;
; 3.909 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 3.729      ;
; 3.909 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 3.729      ;
; 3.909 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 3.729      ;
; 3.909 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 3.729      ;
; 3.909 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 3.729      ;
; 3.909 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 3.729      ;
; 3.909 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 3.729      ;
; 4.313 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 4.133      ;
; 4.313 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 4.133      ;
; 4.313 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 4.133      ;
; 4.313 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 4.133      ;
; 4.313 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 4.133      ;
; 4.313 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 4.133      ;
; 4.313 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 4.133      ;
; 4.313 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.375     ; 4.133      ;
+-------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FDIV:FDIV_inst|FULL~1'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ;
; 0.202  ; 0.432        ; 0.230          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ;
; 0.202  ; 0.432        ; 0.230          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ;
; 0.202  ; 0.432        ; 0.230          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ;
; 0.202  ; 0.432        ; 0.230          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ;
; 0.205  ; 0.435        ; 0.230          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.328  ; 0.558        ; 0.230          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.335  ; 0.565        ; 0.230          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ;
; 0.335  ; 0.565        ; 0.230          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ;
; 0.335  ; 0.565        ; 0.230          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ;
; 0.335  ; 0.565        ; 0.230          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|inclk[0]                                                                                                  ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|outclk                                                                                                    ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[0]|clk                                                                                                           ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[1]|clk                                                                                                           ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[2]|clk                                                                                                           ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[3]|clk                                                                                                           ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[4]|clk                                                                                                           ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[5]|clk                                                                                                           ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[6]|clk                                                                                                           ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[7]|clk                                                                                                           ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|combout                                                                                                          ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|datad                                                                                                            ;
; 0.477  ; 0.661        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ;
; 0.477  ; 0.661        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ;
; 0.477  ; 0.661        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ;
; 0.477  ; 0.661        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ;
; 0.477  ; 0.661        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ;
; 0.477  ; 0.661        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ;
; 0.477  ; 0.661        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ;
; 0.477  ; 0.661        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~1|combout                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~1|combout                                                                                                          ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|datad                                                                                                            ;
; 0.600  ; 0.600        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|combout                                                                                                          ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[0]|clk                                                                                                           ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[1]|clk                                                                                                           ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[2]|clk                                                                                                           ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[3]|clk                                                                                                           ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[4]|clk                                                                                                           ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[5]|clk                                                                                                           ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[6]|clk                                                                                                           ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[7]|clk                                                                                                           ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|inclk[0]                                                                                                  ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|outclk                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPKER:SPKER_inst|SPKS'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller:beep_controller_inst|Q ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller:beep_controller_inst|Q ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller:beep_controller_inst|Q ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller_inst|Q|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPKER:SPKER_inst|SPKS ; Rise       ; SPKER_inst|SPKS|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPKER:SPKER_inst|SPKS ; Rise       ; SPKER_inst|SPKS|q                      ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller_inst|Q|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ext_clk_25m'                                                                                                          ;
+--------+--------------+----------------+------------------+-------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+---------------------------------------------------------------------------+
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[0]                                                 ;
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[1]                                                 ;
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[2]                                                 ;
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[3]                                                 ;
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[4]                                                 ;
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[5]                                                 ;
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[6]                                                 ;
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[7]                                                 ;
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[0]                                              ;
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[1]                                              ;
; 19.771 ; 19.987       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[2]                                              ;
; 19.772 ; 19.988       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[0]                                              ;
; 19.772 ; 19.988       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[1]                                              ;
; 19.772 ; 19.988       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[2]                                              ;
; 19.772 ; 19.988       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[3]                                              ;
; 19.772 ; 19.988       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[4]                                              ;
; 19.772 ; 19.988       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[5]                                              ;
; 19.772 ; 19.988       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[6]                                              ;
; 19.773 ; 19.989       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[0]                                     ;
; 19.773 ; 19.989       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[1]                                     ;
; 19.773 ; 19.989       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[2]                                     ;
; 19.773 ; 19.989       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[3]                                              ;
; 19.825 ; 20.009       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[0]                                     ;
; 19.825 ; 20.009       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[1]                                     ;
; 19.825 ; 20.009       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[2]                                     ;
; 19.825 ; 20.009       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[3]                                              ;
; 19.826 ; 20.010       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[0]                                              ;
; 19.826 ; 20.010       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[1]                                              ;
; 19.826 ; 20.010       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[2]                                              ;
; 19.826 ; 20.010       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[3]                                              ;
; 19.826 ; 20.010       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[4]                                              ;
; 19.826 ; 20.010       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[5]                                              ;
; 19.826 ; 20.010       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[6]                                              ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[0]                                                 ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[1]                                                 ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[2]                                                 ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[3]                                                 ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[4]                                                 ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[5]                                                 ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[6]                                                 ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[7]                                                 ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[0]                                              ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[1]                                              ;
; 19.827 ; 20.011       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[2]                                              ;
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.957 ; 19.957       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[0]|clk                                      ;
; 19.957 ; 19.957       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[1]|clk                                      ;
; 19.957 ; 19.957       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[2]|clk                                      ;
; 19.957 ; 19.957       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[3]|clk                                               ;
; 19.958 ; 19.958       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[0]|clk                                               ;
; 19.958 ; 19.958       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[1]|clk                                               ;
; 19.958 ; 19.958       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[2]|clk                                               ;
; 19.958 ; 19.958       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[3]|clk                                               ;
; 19.958 ; 19.958       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[4]|clk                                               ;
; 19.958 ; 19.958       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[5]|clk                                               ;
; 19.958 ; 19.958       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[6]|clk                                               ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[0]|clk                                                  ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[1]|clk                                                  ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[2]|clk                                                  ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[3]|clk                                                  ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[4]|clk                                                  ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[5]|clk                                                  ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[6]|clk                                                  ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[7]|clk                                                  ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[0]|clk                                               ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[1]|clk                                               ;
; 19.959 ; 19.959       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[2]|clk                                               ;
; 19.975 ; 19.975       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~input|o                                                       ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|inclk[0]                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|outclk                                           ;
; 19.992 ; 19.992       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~input|i                                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~input|i                                                       ;
; 20.008 ; 20.008       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.021 ; 20.021       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|inclk[0]                                         ;
; 20.021 ; 20.021       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|outclk                                           ;
; 20.025 ; 20.025       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~input|o                                                       ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[0]|clk                                                  ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[1]|clk                                                  ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[2]|clk                                                  ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[3]|clk                                                  ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[4]|clk                                                  ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[5]|clk                                                  ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[6]|clk                                                  ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[7]|clk                                                  ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[0]|clk                                               ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[1]|clk                                               ;
; 20.040 ; 20.040       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[2]|clk                                               ;
; 20.041 ; 20.041       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[0]|clk                                               ;
; 20.041 ; 20.041       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[1]|clk                                               ;
; 20.041 ; 20.041       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[2]|clk                                               ;
; 20.041 ; 20.041       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[3]|clk                                               ;
; 20.041 ; 20.041       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[4]|clk                                               ;
; 20.041 ; 20.041       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[5]|clk                                               ;
; 20.041 ; 20.041       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[6]|clk                                               ;
; 20.042 ; 20.042       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[0]|clk                                      ;
; 20.042 ; 20.042       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[1]|clk                                      ;
; 20.042 ; 20.042       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[2]|clk                                      ;
+--------+--------------+----------------+------------------+-------------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                       ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                                                ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; 499.671 ; 499.887      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[0]                                                             ;
; 499.671 ; 499.887      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[1]                                                             ;
; 499.671 ; 499.887      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[3]                                                             ;
; 499.671 ; 499.887      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[4]                                                             ;
; 499.671 ; 499.887      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[5]                                                             ;
; 499.671 ; 499.887      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[7]                                                             ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[10]                                                            ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[2]                                                             ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[6]                                                             ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[8]                                                             ;
; 499.715 ; 499.931      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[9]                                                             ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|SPKS                                                                 ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[10]                                                            ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[2]                                                             ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[6]                                                             ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[8]                                                             ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[9]                                                             ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|SPKS                                                                 ;
; 499.924 ; 500.108      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[0]                                                             ;
; 499.924 ; 500.108      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[1]                                                             ;
; 499.924 ; 500.108      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[3]                                                             ;
; 499.924 ; 500.108      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[4]                                                             ;
; 499.924 ; 500.108      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[5]                                                             ;
; 499.924 ; 500.108      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[7]                                                             ;
; 499.941 ; 499.941      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[0]|clk                                                               ;
; 499.941 ; 499.941      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[1]|clk                                                               ;
; 499.941 ; 499.941      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[3]|clk                                                               ;
; 499.941 ; 499.941      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[4]|clk                                                               ;
; 499.941 ; 499.941      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[5]|clk                                                               ;
; 499.941 ; 499.941      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[7]|clk                                                               ;
; 499.965 ; 499.965      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.965 ; 499.965      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[10]|clk                                                              ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[2]|clk                                                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[6]|clk                                                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[8]|clk                                                               ;
; 499.985 ; 499.985      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[9]|clk                                                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|SPKS|clk                                                                   ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[10]|clk                                                              ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[2]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[6]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[8]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[9]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|SPKS|clk                                                                   ;
; 500.033 ; 500.033      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.033 ; 500.033      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.057 ; 500.057      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[0]|clk                                                               ;
; 500.057 ; 500.057      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[1]|clk                                                               ;
; 500.057 ; 500.057      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[3]|clk                                                               ;
; 500.057 ; 500.057      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[4]|clk                                                               ;
; 500.057 ; 500.057      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[5]|clk                                                               ;
; 500.057 ; 500.057      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[7]|clk                                                               ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[0]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[10]                                                            ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[1]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[2]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[3]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[4]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[5]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[6]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[7]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[8]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[9]                                                             ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|SPKS                                                                 ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                          ;
+------------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                                                ;
+------------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; 249999.671 ; 249999.887   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[0]                                                                  ;
; 249999.671 ; 249999.887   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[1]                                                                  ;
; 249999.717 ; 249999.933   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|FULL~_emulated                                                         ;
; 249999.717 ; 249999.933   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[2]                                                                  ;
; 249999.717 ; 249999.933   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[3]                                                                  ;
; 249999.717 ; 249999.933   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[4]                                                                  ;
; 249999.717 ; 249999.933   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[5]                                                                  ;
; 249999.717 ; 249999.933   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[6]                                                                  ;
; 249999.717 ; 249999.933   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[7]                                                                  ;
; 249999.717 ; 249999.933   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[8]                                                                  ;
; 249999.879 ; 250000.063   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|FULL~_emulated                                                         ;
; 249999.879 ; 250000.063   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[2]                                                                  ;
; 249999.879 ; 250000.063   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[3]                                                                  ;
; 249999.879 ; 250000.063   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[4]                                                                  ;
; 249999.879 ; 250000.063   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[5]                                                                  ;
; 249999.879 ; 250000.063   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[6]                                                                  ;
; 249999.879 ; 250000.063   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[7]                                                                  ;
; 249999.879 ; 250000.063   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[8]                                                                  ;
; 249999.923 ; 250000.107   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[0]                                                                  ;
; 249999.923 ; 250000.107   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[1]                                                                  ;
; 249999.941 ; 249999.941   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[0]|clk                                                                   ;
; 249999.941 ; 249999.941   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[1]|clk                                                                   ;
; 249999.965 ; 249999.965   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 249999.965 ; 249999.965   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 249999.987 ; 249999.987   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|FULL~_emulated|clk                                                          ;
; 249999.987 ; 249999.987   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[2]|clk                                                                   ;
; 249999.987 ; 249999.987   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[3]|clk                                                                   ;
; 249999.987 ; 249999.987   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[4]|clk                                                                   ;
; 249999.987 ; 249999.987   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[5]|clk                                                                   ;
; 249999.987 ; 249999.987   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[6]|clk                                                                   ;
; 249999.987 ; 249999.987   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[7]|clk                                                                   ;
; 249999.987 ; 249999.987   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[8]|clk                                                                   ;
; 250000.012 ; 250000.012   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|FULL~_emulated|clk                                                          ;
; 250000.012 ; 250000.012   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[2]|clk                                                                   ;
; 250000.012 ; 250000.012   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[3]|clk                                                                   ;
; 250000.012 ; 250000.012   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[4]|clk                                                                   ;
; 250000.012 ; 250000.012   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[5]|clk                                                                   ;
; 250000.012 ; 250000.012   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[6]|clk                                                                   ;
; 250000.012 ; 250000.012   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[7]|clk                                                                   ;
; 250000.012 ; 250000.012   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[8]|clk                                                                   ;
; 250000.033 ; 250000.033   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 250000.033 ; 250000.033   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 250000.056 ; 250000.056   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[0]|clk                                                                   ;
; 250000.056 ; 250000.056   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[1]|clk                                                                   ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|FULL~_emulated                                                         ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[0]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[1]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[2]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[3]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[4]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[5]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[6]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[7]                                                                  ;
; 499997.513 ; 500000.000   ; 2.487          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[8]                                                                  ;
+------------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; switch0   ; FDIV:FDIV_inst|FULL~1 ; 0.535 ; 0.683 ; Rise       ; FDIV:FDIV_inst|FULL~1 ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; switch0   ; FDIV:FDIV_inst|FULL~1 ; 0.725 ; 0.558 ; Rise       ; FDIV:FDIV_inst|FULL~1 ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port      ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; beep           ; SPKER:SPKER_inst|SPKS ; 6.496 ; 6.146 ; Rise       ; SPKER:SPKER_inst|SPKS ;
; dtube_cs_n[*]  ; ext_clk_25m           ; 8.557 ; 8.815 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[0] ; ext_clk_25m           ; 6.900 ; 7.170 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[1] ; ext_clk_25m           ; 6.884 ; 7.146 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[2] ; ext_clk_25m           ; 6.889 ; 7.147 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[3] ; ext_clk_25m           ; 8.557 ; 8.815 ; Rise       ; ext_clk_25m           ;
; dtube_data[*]  ; ext_clk_25m           ; 8.024 ; 8.190 ; Rise       ; ext_clk_25m           ;
;  dtube_data[0] ; ext_clk_25m           ; 6.458 ; 6.662 ; Rise       ; ext_clk_25m           ;
;  dtube_data[1] ; ext_clk_25m           ; 6.507 ; 6.727 ; Rise       ; ext_clk_25m           ;
;  dtube_data[2] ; ext_clk_25m           ; 8.024 ; 8.190 ; Rise       ; ext_clk_25m           ;
;  dtube_data[3] ; ext_clk_25m           ; 6.730 ; 6.964 ; Rise       ; ext_clk_25m           ;
;  dtube_data[4] ; ext_clk_25m           ; 6.765 ; 7.017 ; Rise       ; ext_clk_25m           ;
;  dtube_data[5] ; ext_clk_25m           ; 6.416 ; 6.609 ; Rise       ; ext_clk_25m           ;
;  dtube_data[6] ; ext_clk_25m           ; 6.673 ; 6.473 ; Rise       ; ext_clk_25m           ;
+----------------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port      ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; beep           ; SPKER:SPKER_inst|SPKS ; 6.224 ; 5.887 ; Rise       ; SPKER:SPKER_inst|SPKS ;
; dtube_cs_n[*]  ; ext_clk_25m           ; 6.622 ; 6.875 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[0] ; ext_clk_25m           ; 6.638 ; 6.898 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[1] ; ext_clk_25m           ; 6.622 ; 6.875 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[2] ; ext_clk_25m           ; 6.627 ; 6.875 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[3] ; ext_clk_25m           ; 8.281 ; 8.527 ; Rise       ; ext_clk_25m           ;
; dtube_data[*]  ; ext_clk_25m           ; 6.177 ; 6.231 ; Rise       ; ext_clk_25m           ;
;  dtube_data[0] ; ext_clk_25m           ; 6.217 ; 6.414 ; Rise       ; ext_clk_25m           ;
;  dtube_data[1] ; ext_clk_25m           ; 6.264 ; 6.476 ; Rise       ; ext_clk_25m           ;
;  dtube_data[2] ; ext_clk_25m           ; 7.770 ; 7.928 ; Rise       ; ext_clk_25m           ;
;  dtube_data[3] ; ext_clk_25m           ; 6.474 ; 6.700 ; Rise       ; ext_clk_25m           ;
;  dtube_data[4] ; ext_clk_25m           ; 6.508 ; 6.751 ; Rise       ; ext_clk_25m           ;
;  dtube_data[5] ; ext_clk_25m           ; 6.177 ; 6.363 ; Rise       ; ext_clk_25m           ;
;  dtube_data[6] ; ext_clk_25m           ; 6.425 ; 6.231 ; Rise       ; ext_clk_25m           ;
+----------------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                       ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -1.754 ; -18.424       ;
; ext_clk_25m                                                     ; -0.430 ; -1.157        ;
; FDIV:FDIV_inst|FULL~1                                           ; -0.347 ; -4.072        ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.248  ; 0.000         ;
; SPKER:SPKER_inst|SPKS                                           ; 0.626  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                        ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.230 ; -0.230        ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.035 ; -0.035        ;
; FDIV:FDIV_inst|FULL~1                                           ; 0.155  ; 0.000         ;
; ext_clk_25m                                                     ; 0.194  ; 0.000         ;
; SPKER:SPKER_inst|SPKS                                           ; 0.208  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                                        ;
+-----------------------------------------------------------------+------------+---------------+
; Clock                                                           ; Slack      ; End Point TNS ;
+-----------------------------------------------------------------+------------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 499997.551 ; 0.000         ;
+-----------------------------------------------------------------+------------+---------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                                    ;
+-----------------------------------------------------------------+-------+---------------+
; Clock                                                           ; Slack ; End Point TNS ;
+-----------------------------------------------------------------+-------+---------------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.148 ; 0.000         ;
+-----------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                             ;
+-----------------------------------------------------------------+------------+---------------+
; Clock                                                           ; Slack      ; End Point TNS ;
+-----------------------------------------------------------------+------------+---------------+
; FDIV:FDIV_inst|FULL~1                                           ; -1.000     ; -13.000       ;
; SPKER:SPKER_inst|SPKS                                           ; -1.000     ; -1.000        ;
; ext_clk_25m                                                     ; 19.435     ; 0.000         ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 499.784    ; 0.000         ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 249999.775 ; 0.000         ;
+-----------------------------------------------------------------+------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                ;
+---------+----------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                ; To Node                    ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -1.754  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.247      ;
; -1.754  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.247      ;
; -1.744  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.237      ;
; -1.739  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.232      ;
; -1.730  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.223      ;
; -1.725  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.218      ;
; -1.710  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.203      ;
; -1.698  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.191      ;
; -1.678  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.171      ;
; -1.670  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.163      ;
; -1.663  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.156      ;
; -1.648  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.141      ;
; -1.632  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.957      ;
; -1.631  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.124      ;
; -1.629  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.954      ;
; -1.625  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.118      ;
; -1.621  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.946      ;
; -1.620  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.945      ;
; -1.619  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.112      ;
; -1.612  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.937      ;
; -1.612  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.105      ;
; -1.606  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.931      ;
; -1.605  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.930      ;
; -1.604  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.929      ;
; -1.601  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.926      ;
; -1.600  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[1]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.093      ;
; -1.600  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.925      ;
; -1.585  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; SPKER:SPKER_inst|CNT11[7]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.078      ;
; -1.573  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.066      ;
; -1.568  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.061      ;
; -1.564  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[0]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.057      ;
; -1.560  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[3]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 1.053      ;
; -1.527  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.852      ;
; -1.526  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.851      ;
; -1.523  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.848      ;
; -1.523  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.848      ;
; -1.518  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.843      ;
; -1.493  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[4]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 0.986      ;
; -1.490  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; SPKER:SPKER_inst|CNT11[5]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.434     ; 0.983      ;
; -1.463  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[9]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.788      ;
; -1.461  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[10] ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.786      ;
; -1.461  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[8]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.786      ;
; -1.459  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[2]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.784      ;
; -1.450  ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; SPKER:SPKER_inst|CNT11[6]  ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.602     ; 0.775      ;
; 0.050   ; SPKER:SPKER_inst|SPKS                                                                                    ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.142     ; 0.350      ;
; 0.568   ; SPKER:SPKER_inst|SPKS                                                                                    ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.142     ; 0.332      ;
; 997.651 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 2.124      ;
; 997.651 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 2.124      ;
; 997.651 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 2.124      ;
; 997.651 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 2.124      ;
; 997.651 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 2.124      ;
; 997.799 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.044     ; 2.144      ;
; 997.799 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.044     ; 2.144      ;
; 997.799 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.044     ; 2.144      ;
; 997.799 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.044     ; 2.144      ;
; 997.799 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.044     ; 2.144      ;
; 997.799 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.044     ; 2.144      ;
; 997.937 ; SPKER:SPKER_inst|CNT11[1]                                                                                ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.219     ; 1.831      ;
; 998.011 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.940      ;
; 998.011 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.940      ;
; 998.011 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.940      ;
; 998.011 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.940      ;
; 998.011 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.940      ;
; 998.029 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.922      ;
; 998.029 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.746      ;
; 998.029 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.922      ;
; 998.029 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.746      ;
; 998.029 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.922      ;
; 998.029 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.746      ;
; 998.029 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.922      ;
; 998.029 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.746      ;
; 998.029 ; SPKER:SPKER_inst|CNT11[9]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.922      ;
; 998.029 ; SPKER:SPKER_inst|CNT11[3]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.746      ;
; 998.036 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.915      ;
; 998.036 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.915      ;
; 998.036 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.915      ;
; 998.036 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.915      ;
; 998.036 ; SPKER:SPKER_inst|CNT11[8]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.915      ;
; 998.078 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.697      ;
; 998.078 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.697      ;
; 998.078 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.697      ;
; 998.078 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.697      ;
; 998.078 ; SPKER:SPKER_inst|CNT11[5]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.697      ;
; 998.092 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.683      ;
; 998.092 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.683      ;
; 998.092 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.683      ;
; 998.092 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.683      ;
; 998.092 ; SPKER:SPKER_inst|CNT11[7]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.683      ;
; 998.107 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.844      ;
; 998.107 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.844      ;
; 998.107 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.844      ;
; 998.107 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.844      ;
; 998.107 ; SPKER:SPKER_inst|CNT11[10]                                                                               ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.844      ;
; 998.135 ; SPKER:SPKER_inst|CNT11[4]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.212     ; 1.640      ;
; 998.149 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.802      ;
; 998.149 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.802      ;
; 998.149 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.802      ;
; 998.149 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.802      ;
; 998.149 ; SPKER:SPKER_inst|CNT11[6]                                                                                ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.802      ;
; 998.159 ; SPKER:SPKER_inst|CNT11[2]                                                                                ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; 0.132      ; 1.960      ;
+---------+----------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ext_clk_25m'                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.430 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 1.074      ;
; -0.429 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 1.073      ;
; -0.389 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 1.033      ;
; -0.338 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 0.982      ;
; -0.333 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 0.977      ;
; -0.331 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 0.975      ;
; -0.326 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 0.970      ;
; -0.296 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 0.940      ;
; -0.287 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 0.931      ;
; -0.278 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 0.922      ;
; -0.267 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 0.911      ;
; -0.264 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 1.000        ; -0.333     ; 0.908      ;
; 38.315 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.627      ;
; 38.315 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.627      ;
; 38.315 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.627      ;
; 38.321 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.621      ;
; 38.321 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.621      ;
; 38.321 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.621      ;
; 38.374 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.568      ;
; 38.374 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.568      ;
; 38.374 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.568      ;
; 38.452 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.490      ;
; 38.452 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.490      ;
; 38.452 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.490      ;
; 38.494 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.448      ;
; 38.585 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.357      ;
; 38.600 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.342      ;
; 38.668 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.274      ;
; 38.681 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.277      ;
; 38.690 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.268      ;
; 38.691 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.267      ;
; 38.691 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.251      ;
; 38.692 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.266      ;
; 38.694 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.264      ;
; 38.695 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.263      ;
; 38.695 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.247      ;
; 38.695 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.247      ;
; 38.695 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.247      ;
; 38.697 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.261      ;
; 38.767 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.175      ;
; 38.767 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.175      ;
; 38.767 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.175      ;
; 38.803 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.155      ;
; 38.804 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.154      ;
; 38.804 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.154      ;
; 38.804 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.154      ;
; 38.804 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.154      ;
; 38.828 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.130      ;
; 38.828 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.130      ;
; 38.857 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.085      ;
; 38.870 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.088      ;
; 38.871 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.087      ;
; 38.872 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.086      ;
; 38.873 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.085      ;
; 38.874 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.084      ;
; 38.877 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.081      ;
; 38.881 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.029     ; 1.077      ;
; 38.927 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.015      ;
; 38.937 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.045     ; 1.005      ;
; 38.951 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 1.000      ;
; 38.989 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.962      ;
; 38.989 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.962      ;
; 39.019 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.932      ;
; 39.028 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.923      ;
; 39.053 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.898      ;
; 39.056 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.895      ;
; 39.057 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.894      ;
; 39.057 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.894      ;
; 39.061 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.890      ;
; 39.087 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.864      ;
; 39.093 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.858      ;
; 39.096 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.855      ;
; 39.099 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.852      ;
; 39.120 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.831      ;
; 39.121 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.830      ;
; 39.124 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.827      ;
; 39.125 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.826      ;
; 39.125 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.826      ;
; 39.129 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.822      ;
; 39.131 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.820      ;
; 39.164 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.787      ;
; 39.167 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.784      ;
; 39.169 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.782      ;
; 39.197 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.754      ;
; 39.199 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.752      ;
; 39.200 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.751      ;
; 39.322 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.629      ;
; 39.386 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.565      ;
; 39.400 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.551      ;
; 39.403 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.548      ;
; 39.404 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.547      ;
; 39.416 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.535      ;
; 39.417 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.534      ;
; 39.472 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.479      ;
; 39.498 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.453      ;
; 39.500 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.451      ;
; 39.548 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.403      ;
; 39.549 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.402      ;
; 39.553 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.398      ;
; 39.554 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 40.000       ; -0.036     ; 0.397      ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FDIV:FDIV_inst|FULL~1'                                                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.347 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.297      ;
; -0.324 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.047     ; 1.232      ;
; -0.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.200      ;
; -0.250 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.200      ;
; -0.183 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.133      ;
; -0.182 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.132      ;
; -0.182 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.132      ;
; -0.182 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.132      ;
; -0.182 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.132      ;
; -0.182 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.132      ;
; -0.182 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.132      ;
; -0.182 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.132      ;
; -0.182 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.132      ;
; -0.178 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.128      ;
; -0.178 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.128      ;
; -0.086 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.036      ;
; -0.086 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.036      ;
; -0.086 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.036      ;
; -0.086 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.036      ;
; -0.086 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.036      ;
; -0.086 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.036      ;
; -0.086 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.036      ;
; -0.086 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 1.036      ;
; -0.016 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.966      ;
; -0.012 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.962      ;
; -0.003 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.953      ;
; -0.003 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.953      ;
; -0.003 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.953      ;
; -0.003 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.953      ;
; -0.003 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.953      ;
; -0.003 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.953      ;
; -0.003 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.953      ;
; -0.003 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; -0.037     ; 0.953      ;
; 0.545  ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.137      ; 0.601      ;
; 0.558  ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.137      ; 0.588      ;
; 0.558  ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.137      ; 0.588      ;
; 0.579  ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.137      ; 0.567      ;
; 0.583  ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.137      ; 0.563      ;
; 0.583  ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.137      ; 0.563      ;
; 0.585  ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.137      ; 0.561      ;
; 0.585  ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 1.000        ; 0.137      ; 0.561      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                   ;
+------------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node             ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+------------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 0.248      ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.129     ; 0.050      ;
; 0.761      ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.129     ; 0.037      ;
; 499998.271 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.478      ;
; 499998.284 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.465      ;
; 499998.297 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.452      ;
; 499998.402 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.347      ;
; 499998.516 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.233      ;
; 499998.542 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.207      ;
; 499998.573 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.176      ;
; 499998.586 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.163      ;
; 499998.652 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.097      ;
; 499998.658 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.292      ;
; 499998.660 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.290      ;
; 499998.671 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.078      ;
; 499998.671 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.279      ;
; 499998.673 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.076      ;
; 499998.712 ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.238      ;
; 499998.741 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.209      ;
; 499998.770 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.180      ;
; 499998.783 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.167      ;
; 499998.784 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.045     ; 1.158      ;
; 499998.787 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 0.962      ;
; 499998.800 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.150      ;
; 499998.802 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.148      ;
; 499998.813 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.137      ;
; 499998.821 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.129      ;
; 499998.856 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.094      ;
; 499998.905 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.045      ;
; 499998.923 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 0.826      ;
; 499998.942 ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.008      ;
; 499998.946 ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.004      ;
; 499998.960 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 0.789      ;
; 499998.986 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.964      ;
; 499999.008 ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.942      ;
; 499999.010 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.940      ;
; 499999.037 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.913      ;
; 499999.041 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.909      ;
; 499999.045 ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.905      ;
; 499999.047 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.903      ;
; 499999.049 ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.901      ;
; 499999.066 ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.884      ;
; 499999.074 ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.045     ; 0.868      ;
; 499999.122 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.828      ;
; 499999.324 ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.626      ;
; 499999.403 ; FDIV:FDIV_inst|Q1[8]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.547      ;
; 499999.412 ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 0.538      ;
; 499999.583 ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.045     ; 0.359      ;
+------------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPKER:SPKER_inst|SPKS'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.626 ; beep_controller:beep_controller_inst|Q ; beep_controller:beep_controller_inst|Q ; SPKER:SPKER_inst|SPKS ; SPKER:SPKER_inst|SPKS ; 1.000        ; -0.022     ; 0.359      ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                ;
+--------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -0.230 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.077      ; 0.031      ;
; 0.185  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.045      ; 0.314      ;
; 0.275  ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~_emulated ; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.077      ; 0.036      ;
; 0.298  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.347  ; FDIV:FDIV_inst|Q1[8]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.468      ;
; 0.373  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.494      ;
; 0.510  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.631      ;
; 0.531  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.652      ;
; 0.573  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.694      ;
; 0.576  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.697      ;
; 0.585  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.706      ;
; 0.597  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.045      ; 0.726      ;
; 0.601  ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.722      ;
; 0.654  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.775      ;
; 0.655  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.776      ;
; 0.660  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 0.588      ;
; 0.663  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.784      ;
; 0.665  ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.786      ;
; 0.670  ; FDIV:FDIV_inst|Q1[7]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.791      ;
; 0.705  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.826      ;
; 0.723  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 0.651      ;
; 0.740  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.861      ;
; 0.740  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.861      ;
; 0.747  ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.868      ;
; 0.749  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.870      ;
; 0.804  ; FDIV:FDIV_inst|Q1[4]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.925      ;
; 0.813  ; FDIV:FDIV_inst|Q1[5]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.934      ;
; 0.827  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.948      ;
; 0.827  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.948      ;
; 0.829  ; FDIV:FDIV_inst|Q1[6]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.950      ;
; 0.855  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 0.783      ;
; 0.858  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.045      ; 0.987      ;
; 0.869  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.990      ;
; 0.869  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.990      ;
; 0.891  ; FDIV:FDIV_inst|Q1[3]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.012      ;
; 0.920  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 0.848      ;
; 0.933  ; FDIV:FDIV_inst|Q1[2]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.054      ;
; 0.951  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 0.879      ;
; 0.983  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 0.911      ;
; 1.019  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 0.947      ;
; 1.019  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 0.947      ;
; 1.083  ; FDIV:FDIV_inst|Q1[1]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.011      ;
; 1.115  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.043      ;
; 1.211  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.139      ;
; 1.279  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.207      ;
; 1.279  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.207      ;
; 1.343  ; FDIV:FDIV_inst|Q1[0]  ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.271      ;
+--------+-----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+--------+----------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -0.035 ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.307      ;
; 0.290  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.418      ;
; 0.298  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.426      ;
; 0.439  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.567      ;
; 0.447  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.575      ;
; 0.473  ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS      ; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.063      ; 0.315      ;
; 0.492  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.620      ;
; 0.502  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.630      ;
; 0.510  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.638      ;
; 0.513  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.641      ;
; 0.515  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 0.811      ;
; 0.516  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.644      ;
; 0.518  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 0.814      ;
; 0.568  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.696      ;
; 0.579  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.707      ;
; 0.581  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 0.877      ;
; 0.600  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 0.896      ;
; 0.623  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.751      ;
; 0.645  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.773      ;
; 0.647  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 0.943      ;
; 0.650  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.778      ;
; 0.716  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.844      ;
; 0.810  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.930      ;
; 0.835  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.963      ;
; 0.838  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.966      ;
; 0.901  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.029      ;
; 0.905  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.025      ;
; 0.922  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.042      ;
; 0.967  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.095      ;
; 0.972  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.092      ;
; 0.984  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.104      ;
; 0.988  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 0.940      ;
; 0.989  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 0.941      ;
; 1.015  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 0.967      ;
; 1.038  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.158      ;
; 1.047  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 0.999      ;
; 1.054  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.006      ;
; 1.066  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.018      ;
; 1.078  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.198      ;
; 1.106  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.139     ; 1.051      ;
; 1.112  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.064      ;
; 1.124  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.076      ;
; 1.126  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.246      ;
; 1.132  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.084      ;
; 1.144  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.264      ;
; 1.144  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.139     ; 1.089      ;
; 1.146  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.098      ;
; 1.158  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.278      ;
; 1.161  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.029      ; 1.274      ;
; 1.189  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.141      ;
; 1.190  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.142      ;
; 1.191  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.311      ;
; 1.194  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.029      ; 1.307      ;
; 1.195  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[6]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.147      ;
; 1.209  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.139     ; 1.154      ;
; 1.212  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.164      ;
; 1.221  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.139     ; 1.166      ;
; 1.222  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.342      ;
; 1.223  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.351      ;
; 1.223  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.351      ;
; 1.223  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.351      ;
; 1.233  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.029      ; 1.346      ;
; 1.235  ; SPKER:SPKER_inst|CNT11[9]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.029      ; 1.348      ;
; 1.245  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.139     ; 1.190      ;
; 1.257  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|SPKS      ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.029      ; 1.370      ;
; 1.260  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[8]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.212      ;
; 1.267  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.219      ;
; 1.269  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.389      ;
; 1.270  ; SPKER:SPKER_inst|CNT11[3]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.222      ;
; 1.278  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.574      ;
; 1.278  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.574      ;
; 1.278  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.574      ;
; 1.278  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.574      ;
; 1.278  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.574      ;
; 1.302  ; SPKER:SPKER_inst|CNT11[6]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.422      ;
; 1.311  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.607      ;
; 1.311  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.607      ;
; 1.311  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.607      ;
; 1.311  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.607      ;
; 1.311  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.607      ;
; 1.311  ; SPKER:SPKER_inst|CNT11[10] ; SPKER:SPKER_inst|CNT11[7]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.607      ;
; 1.326  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.454      ;
; 1.326  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.454      ;
; 1.326  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.454      ;
; 1.326  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.454      ;
; 1.326  ; SPKER:SPKER_inst|CNT11[7]  ; SPKER:SPKER_inst|CNT11[5]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.454      ;
; 1.337  ; SPKER:SPKER_inst|CNT11[1]  ; SPKER:SPKER_inst|CNT11[2]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.289      ;
; 1.338  ; SPKER:SPKER_inst|CNT11[4]  ; SPKER:SPKER_inst|CNT11[10] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.290      ;
; 1.338  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.466      ;
; 1.338  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.466      ;
; 1.338  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.466      ;
; 1.338  ; SPKER:SPKER_inst|CNT11[5]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.466      ;
; 1.347  ; SPKER:SPKER_inst|CNT11[0]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.132     ; 1.299      ;
; 1.349  ; SPKER:SPKER_inst|CNT11[2]  ; SPKER:SPKER_inst|CNT11[9]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.469      ;
; 1.350  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[0]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.646      ;
; 1.350  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[4]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.646      ;
; 1.350  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[1]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.646      ;
; 1.350  ; SPKER:SPKER_inst|CNT11[8]  ; SPKER:SPKER_inst|CNT11[3]  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 1.646      ;
+--------+----------------------------+----------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FDIV:FDIV_inst|FULL~1'                                                                                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.155 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.218      ; 0.477      ;
; 0.156 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.218      ; 0.478      ;
; 0.157 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.218      ; 0.479      ;
; 0.161 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.218      ; 0.483      ;
; 0.165 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.218      ; 0.487      ;
; 0.177 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.218      ; 0.499      ;
; 0.179 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.218      ; 0.501      ;
; 0.187 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.218      ; 0.509      ;
; 0.208 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.329      ;
; 0.309 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.432      ;
; 0.321 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.442      ;
; 0.458 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.581      ;
; 0.467 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.591      ;
; 0.471 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.593      ;
; 0.521 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.644      ;
; 0.525 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.647      ;
; 0.533 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.655      ;
; 0.535 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.656      ;
; 0.537 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.658      ;
; 0.538 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.659      ;
; 0.588 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.710      ;
; 0.591 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.712      ;
; 0.600 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.721      ;
; 0.601 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.722      ;
; 0.603 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.724      ;
; 0.654 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.775      ;
; 0.666 ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.787      ;
; 0.667 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.788      ;
; 0.667 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.788      ;
; 0.667 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.788      ;
; 0.667 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.788      ;
; 0.667 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.788      ;
; 0.667 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.788      ;
; 0.667 ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.788      ;
; 0.779 ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.900      ;
; 0.821 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.942      ;
; 0.821 ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.942      ;
; 0.822 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.943      ;
; 0.822 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.943      ;
; 0.822 ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.943      ;
; 0.849 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.970      ;
; 0.849 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.970      ;
; 0.849 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.970      ;
; 0.849 ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 0.970      ;
; 0.907 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.028      ;
; 0.907 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.028      ;
; 0.907 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.028      ;
; 0.907 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.028      ;
; 0.907 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.028      ;
; 0.907 ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.028      ;
; 0.978 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.099      ;
; 0.978 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.099      ;
; 0.978 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.099      ;
; 0.978 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.099      ;
; 0.978 ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.037      ; 1.099      ;
; 1.049 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ; FDIV:FDIV_inst|FULL~1 ; FDIV:FDIV_inst|FULL~1 ; 0.000        ; 0.012      ; 1.151      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ext_clk_25m'                                                                                                                                                                                                ;
+-------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.194 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[0]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.314      ;
; 0.216 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.336      ;
; 0.218 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.338      ;
; 0.221 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.341      ;
; 0.221 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.341      ;
; 0.277 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.397      ;
; 0.278 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.398      ;
; 0.297 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.421      ;
; 0.308 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.428      ;
; 0.321 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.441      ;
; 0.378 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[1]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.498      ;
; 0.446 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.567      ;
; 0.458 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.584      ;
; 0.470 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.590      ;
; 0.509 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.630      ;
; 0.512 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.633      ;
; 0.525 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.645      ;
; 0.527 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.648      ;
; 0.530 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[2]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[3]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.653      ;
; 0.575 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.695      ;
; 0.578 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.698      ;
; 0.593 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.713      ;
; 0.596 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[4]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.716      ;
; 0.599 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[5]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.719      ;
; 0.662 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[6]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.782      ;
; 0.665 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|div_cnt[7]             ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.036      ; 0.785      ;
; 0.748 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 0.859      ;
; 0.755 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 0.866      ;
; 0.782 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.918      ;
; 0.785 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.921      ;
; 0.786 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.922      ;
; 0.786 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.922      ;
; 0.787 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.923      ;
; 0.787 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.923      ;
; 0.792 ; seg7:seg7_inst|current_display_num[0]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.928      ;
; 0.803 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 0.914      ;
; 0.837 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.973      ;
; 0.837 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.973      ;
; 0.837 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.973      ;
; 0.837 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.973      ;
; 0.838 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.974      ;
; 0.838 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.974      ;
; 0.838 ; seg7:seg7_inst|current_display_num[2]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 0.974      ;
; 0.857 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.751      ;
; 0.870 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.764      ;
; 0.870 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.764      ;
; 0.896 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[5]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 1.032      ;
; 0.896 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.790      ;
; 0.903 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 1.039      ;
; 0.904 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[6]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 1.040      ;
; 0.913 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[1]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 1.049      ;
; 0.915 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[0]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 1.051      ;
; 0.915 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.809      ;
; 0.925 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[2]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 1.061      ;
; 0.930 ; seg7:seg7_inst|current_display_num[1]                                                                    ; seg7:seg7_inst|dtube_data[4]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.052      ; 1.066      ;
; 0.947 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.058      ;
; 0.949 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.843      ;
; 0.951 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.845      ;
; 0.951 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.845      ;
; 0.955 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[1] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.849      ;
; 0.980 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.091      ;
; 0.986 ; seg7:seg7_inst|div_cnt[6]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.097      ;
; 0.994 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.105      ;
; 0.994 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.105      ;
; 0.994 ; seg7:seg7_inst|div_cnt[4]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.105      ;
; 0.996 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2] ; seg7:seg7_inst|current_display_num[0] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.890      ;
; 1.009 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.120      ;
; 1.014 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.908      ;
; 1.020 ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3] ; seg7:seg7_inst|current_display_num[2] ; FDIV:FDIV_inst|FULL~1 ; ext_clk_25m ; 0.000        ; -0.220     ; 0.914      ;
; 1.027 ; seg7:seg7_inst|div_cnt[7]                                                                                ; seg7:seg7_inst|dtube_cs_n[3]          ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.138      ;
; 1.052 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.163      ;
; 1.052 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.163      ;
; 1.052 ; seg7:seg7_inst|div_cnt[3]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.163      ;
; 1.251 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.362      ;
; 1.251 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.362      ;
; 1.251 ; seg7:seg7_inst|div_cnt[2]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.362      ;
; 1.317 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.428      ;
; 1.317 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.428      ;
; 1.317 ; seg7:seg7_inst|div_cnt[1]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.428      ;
; 1.350 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.461      ;
; 1.350 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.461      ;
; 1.350 ; seg7:seg7_inst|div_cnt[0]                                                                                ; seg7:seg7_inst|current_display_num[0] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.461      ;
; 1.352 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[1] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.463      ;
; 1.352 ; seg7:seg7_inst|div_cnt[5]                                                                                ; seg7:seg7_inst|current_display_num[2] ; ext_clk_25m           ; ext_clk_25m ; 0.000        ; 0.027      ; 1.463      ;
+-------+----------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPKER:SPKER_inst|SPKS'                                                                                                                               ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.208 ; beep_controller:beep_controller_inst|Q ; beep_controller:beep_controller_inst|Q ; SPKER:SPKER_inst|SPKS ; SPKER:SPKER_inst|SPKS ; 0.000        ; 0.022      ; 0.314      ;
+-------+----------------------------------------+----------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                               ;
+------------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node            ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+------------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 499997.551 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 2.198      ;
; 499997.551 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 2.198      ;
; 499997.551 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 2.198      ;
; 499997.551 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 2.198      ;
; 499997.551 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 2.198      ;
; 499997.551 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 2.198      ;
; 499997.551 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 2.198      ;
; 499997.551 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 2.198      ;
; 499997.744 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.045     ; 2.198      ;
; 499997.744 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.045     ; 2.198      ;
; 499997.766 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.983      ;
; 499997.766 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.983      ;
; 499997.766 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.983      ;
; 499997.766 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.983      ;
; 499997.766 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.983      ;
; 499997.766 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.983      ;
; 499997.766 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.983      ;
; 499997.766 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.238     ; 1.983      ;
; 499997.831 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.119      ;
; 499997.831 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.119      ;
; 499997.831 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.119      ;
; 499997.831 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.119      ;
; 499997.831 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.119      ;
; 499997.831 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.119      ;
; 499997.831 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.119      ;
; 499997.831 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.119      ;
; 499997.837 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.113      ;
; 499997.837 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.113      ;
; 499997.837 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.113      ;
; 499997.837 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.113      ;
; 499997.837 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.113      ;
; 499997.837 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.113      ;
; 499997.837 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.113      ;
; 499997.837 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.113      ;
; 499997.880 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.070      ;
; 499997.880 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.070      ;
; 499997.880 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.070      ;
; 499997.880 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.070      ;
; 499997.880 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.070      ;
; 499997.880 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.070      ;
; 499997.880 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.070      ;
; 499997.880 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 2.070      ;
; 499997.959 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.045     ; 1.983      ;
; 499997.959 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.045     ; 1.983      ;
; 499997.965 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.985      ;
; 499997.965 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.985      ;
; 499997.965 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.985      ;
; 499997.965 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.985      ;
; 499997.965 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.985      ;
; 499997.965 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.985      ;
; 499997.965 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.985      ;
; 499997.965 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.985      ;
; 499997.995 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.955      ;
; 499997.995 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.955      ;
; 499997.995 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.955      ;
; 499997.995 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.955      ;
; 499997.995 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.955      ;
; 499997.995 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.955      ;
; 499997.995 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.955      ;
; 499997.995 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.955      ;
; 499998.001 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.949      ;
; 499998.001 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.949      ;
; 499998.001 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.949      ;
; 499998.001 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.949      ;
; 499998.001 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.949      ;
; 499998.001 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.949      ;
; 499998.001 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.949      ;
; 499998.001 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.949      ;
; 499998.024 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 2.119      ;
; 499998.024 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 2.119      ;
; 499998.030 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 2.113      ;
; 499998.030 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 2.113      ;
; 499998.073 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 2.070      ;
; 499998.073 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 2.070      ;
; 499998.158 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 1.985      ;
; 499998.158 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 1.985      ;
; 499998.188 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 1.955      ;
; 499998.188 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 1.955      ;
; 499998.194 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 1.949      ;
; 499998.194 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 1.949      ;
; 499998.278 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.672      ;
; 499998.278 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.672      ;
; 499998.278 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.672      ;
; 499998.278 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.672      ;
; 499998.278 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.672      ;
; 499998.278 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.672      ;
; 499998.278 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.672      ;
; 499998.278 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; -0.037     ; 1.672      ;
; 499998.471 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 1.672      ;
; 499998.471 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 500000.000   ; 0.156      ; 1.672      ;
+------------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                           ;
+-------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                       ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 1.148 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.470      ;
; 1.148 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.470      ;
; 1.349 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.470      ;
; 1.349 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.470      ;
; 1.349 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.470      ;
; 1.349 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.470      ;
; 1.349 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.470      ;
; 1.349 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.470      ;
; 1.349 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.470      ;
; 1.349 ; FDIV:FDIV_inst|Q1[8] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.470      ;
; 1.386 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.708      ;
; 1.386 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.708      ;
; 1.389 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.711      ;
; 1.389 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.711      ;
; 1.405 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.727      ;
; 1.405 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.727      ;
; 1.499 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.821      ;
; 1.499 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.821      ;
; 1.504 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.826      ;
; 1.504 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.826      ;
; 1.579 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.901      ;
; 1.579 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.238      ; 1.901      ;
; 1.587 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.708      ;
; 1.587 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.708      ;
; 1.587 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.708      ;
; 1.587 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.708      ;
; 1.587 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.708      ;
; 1.587 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.708      ;
; 1.587 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.708      ;
; 1.587 ; FDIV:FDIV_inst|Q1[5] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.708      ;
; 1.590 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.711      ;
; 1.590 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.711      ;
; 1.590 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.711      ;
; 1.590 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.711      ;
; 1.590 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.711      ;
; 1.590 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.711      ;
; 1.590 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.711      ;
; 1.590 ; FDIV:FDIV_inst|Q1[2] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.711      ;
; 1.595 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.045      ; 1.724      ;
; 1.595 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.045      ; 1.724      ;
; 1.606 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.727      ;
; 1.606 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.727      ;
; 1.606 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.727      ;
; 1.606 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.727      ;
; 1.606 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.727      ;
; 1.606 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.727      ;
; 1.606 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.727      ;
; 1.606 ; FDIV:FDIV_inst|Q1[6] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.727      ;
; 1.700 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.821      ;
; 1.700 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.821      ;
; 1.700 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.821      ;
; 1.700 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.821      ;
; 1.700 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.821      ;
; 1.700 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.821      ;
; 1.700 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.821      ;
; 1.700 ; FDIV:FDIV_inst|Q1[4] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.821      ;
; 1.705 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.826      ;
; 1.705 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.826      ;
; 1.705 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.826      ;
; 1.705 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.826      ;
; 1.705 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.826      ;
; 1.705 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.826      ;
; 1.705 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.826      ;
; 1.705 ; FDIV:FDIV_inst|Q1[7] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.826      ;
; 1.780 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.901      ;
; 1.780 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.901      ;
; 1.780 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.901      ;
; 1.780 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.901      ;
; 1.780 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.901      ;
; 1.780 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.901      ;
; 1.780 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.901      ;
; 1.780 ; FDIV:FDIV_inst|Q1[3] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.901      ;
; 1.786 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[0]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.045      ; 1.915      ;
; 1.786 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[1]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.045      ; 1.915      ;
; 1.796 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.724      ;
; 1.796 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.724      ;
; 1.796 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.724      ;
; 1.796 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.724      ;
; 1.796 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.724      ;
; 1.796 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.724      ;
; 1.796 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.724      ;
; 1.796 ; FDIV:FDIV_inst|Q1[0] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.724      ;
; 1.987 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[8]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.915      ;
; 1.987 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[2]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.915      ;
; 1.987 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[3]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.915      ;
; 1.987 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[4]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.915      ;
; 1.987 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[5]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.915      ;
; 1.987 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[6]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.915      ;
; 1.987 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|Q1[7]          ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.915      ;
; 1.987 ; FDIV:FDIV_inst|Q1[1] ; FDIV:FDIV_inst|FULL~_emulated ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.156     ; 1.915      ;
+-------+----------------------+-------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FDIV:FDIV_inst|FULL~1'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.198  ; 0.428        ; 0.230          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.199  ; 0.429        ; 0.230          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ;
; 0.199  ; 0.429        ; 0.230          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ;
; 0.199  ; 0.429        ; 0.230          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ;
; 0.199  ; 0.429        ; 0.230          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[0]                                                                                                       ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[1]                                                                                                       ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[2]                                                                                                       ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[3]                                                                                                       ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[4]                                                                                                       ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[5]                                                                                                       ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[6]                                                                                                       ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T:CNT138T_inst|CNT[7]                                                                                                       ;
; 0.337  ; 0.567        ; 0.230          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[0]                          ;
; 0.337  ; 0.567        ; 0.230          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[1]                          ;
; 0.337  ; 0.567        ; 0.230          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[2]                          ;
; 0.337  ; 0.567        ; 0.230          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|q_a[3]                          ;
; 0.339  ; 0.569        ; 0.230          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller:rom_controller_inst|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[0]|clk                                                                                                           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[1]|clk                                                                                                           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[2]|clk                                                                                                           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[3]|clk                                                                                                           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[4]|clk                                                                                                           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[5]|clk                                                                                                           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[6]|clk                                                                                                           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[7]|clk                                                                                                           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|inclk[0]                                                                                                  ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|outclk                                                                                                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|datad                                                                                                            ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|combout                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~1|combout                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~1|combout                                                                                                          ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|combout                                                                                                          ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2|datad                                                                                                            ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|inclk[0]                                                                                                  ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; FDIV_inst|FULL~2clkctrl|outclk                                                                                                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[0]|clk                                                                                                           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[1]|clk                                                                                                           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[2]|clk                                                                                                           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[3]|clk                                                                                                           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[4]|clk                                                                                                           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[5]|clk                                                                                                           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[6]|clk                                                                                                           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; CNT138T_inst|CNT[7]|clk                                                                                                           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; FDIV:FDIV_inst|FULL~1 ; Rise       ; rom_controller_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPKER:SPKER_inst|SPKS'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller:beep_controller_inst|Q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller:beep_controller_inst|Q ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller:beep_controller_inst|Q ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller_inst|Q|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPKER:SPKER_inst|SPKS ; Rise       ; SPKER_inst|SPKS|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPKER:SPKER_inst|SPKS ; Rise       ; SPKER_inst|SPKS|q                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; SPKER:SPKER_inst|SPKS ; Rise       ; beep_controller_inst|Q|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ext_clk_25m'                                                                                                          ;
+--------+--------------+----------------+------------------+-------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+---------------------------------------------------------------------------+
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[0]                                     ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[1]                                     ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[2]                                     ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[0]                                                 ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[1]                                                 ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[2]                                                 ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[3]                                                 ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[4]                                                 ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[5]                                                 ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[6]                                                 ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[7]                                                 ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[0]                                              ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[1]                                              ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[2]                                              ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[3]                                              ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[0]                                              ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[1]                                              ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[2]                                              ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[3]                                              ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[4]                                              ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[5]                                              ;
; 19.435 ; 19.619       ; 0.184          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[6]                                              ;
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[0]|clk                                      ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[1]|clk                                      ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[2]|clk                                      ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[0]|clk                                                  ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[1]|clk                                                  ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[2]|clk                                                  ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[3]|clk                                                  ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[4]|clk                                                  ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[5]|clk                                                  ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[6]|clk                                                  ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[7]|clk                                                  ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[0]|clk                                               ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[1]|clk                                               ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[2]|clk                                               ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[3]|clk                                               ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[0]|clk                                               ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[1]|clk                                               ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[2]|clk                                               ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[3]|clk                                               ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[4]|clk                                               ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[5]|clk                                               ;
; 19.615 ; 19.615       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[6]|clk                                               ;
; 19.620 ; 19.620       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~input|o                                                       ;
; 19.622 ; 19.622       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 19.639 ; 19.639       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|inclk[0]                                         ;
; 19.639 ; 19.639       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|outclk                                           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~input|i                                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; ext_clk_25m ; Rise       ; ext_clk_25m~input|i                                                       ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[0]                                     ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[1]                                     ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|current_display_num[2]                                     ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[0]                                                 ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[1]                                                 ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[2]                                                 ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[3]                                                 ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[4]                                                 ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[5]                                                 ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[6]                                                 ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|div_cnt[7]                                                 ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[0]                                              ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[1]                                              ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[2]                                              ;
; 20.161 ; 20.377       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_cs_n[3]                                              ;
; 20.162 ; 20.378       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[0]                                              ;
; 20.162 ; 20.378       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[1]                                              ;
; 20.162 ; 20.378       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[2]                                              ;
; 20.162 ; 20.378       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[3]                                              ;
; 20.162 ; 20.378       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[4]                                              ;
; 20.162 ; 20.378       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[5]                                              ;
; 20.162 ; 20.378       ; 0.216          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7:seg7_inst|dtube_data[6]                                              ;
; 20.361 ; 20.361       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|inclk[0]                                         ;
; 20.361 ; 20.361       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~inputclkctrl|outclk                                           ;
; 20.377 ; 20.377       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; pll_controller_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.380 ; 20.380       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; ext_clk_25m~input|o                                                       ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[0]|clk                                      ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[1]|clk                                      ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|current_display_num[2]|clk                                      ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[0]|clk                                                  ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[1]|clk                                                  ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[2]|clk                                                  ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[3]|clk                                                  ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[4]|clk                                                  ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[5]|clk                                                  ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[6]|clk                                                  ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|div_cnt[7]|clk                                                  ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[0]|clk                                               ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[1]|clk                                               ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[2]|clk                                               ;
; 20.383 ; 20.383       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_cs_n[3]|clk                                               ;
; 20.384 ; 20.384       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[0]|clk                                               ;
; 20.384 ; 20.384       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[1]|clk                                               ;
; 20.384 ; 20.384       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[2]|clk                                               ;
; 20.384 ; 20.384       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[3]|clk                                               ;
; 20.384 ; 20.384       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[4]|clk                                               ;
; 20.384 ; 20.384       ; 0.000          ; High Pulse Width ; ext_clk_25m ; Rise       ; seg7_inst|dtube_data[5]|clk                                               ;
+--------+--------------+----------------+------------------+-------------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                       ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                                                ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; 499.784 ; 499.968      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[0]                                                             ;
; 499.784 ; 499.968      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[1]                                                             ;
; 499.784 ; 499.968      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[3]                                                             ;
; 499.784 ; 499.968      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[4]                                                             ;
; 499.784 ; 499.968      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[5]                                                             ;
; 499.784 ; 499.968      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[7]                                                             ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[10]                                                            ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[2]                                                             ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[6]                                                             ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[8]                                                             ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[9]                                                             ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|SPKS                                                                 ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[10]                                                            ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[2]                                                             ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[6]                                                             ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[8]                                                             ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[9]                                                             ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|SPKS                                                                 ;
; 499.813 ; 500.029      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[0]                                                             ;
; 499.813 ; 500.029      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[1]                                                             ;
; 499.813 ; 500.029      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[3]                                                             ;
; 499.813 ; 500.029      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[4]                                                             ;
; 499.813 ; 500.029      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[5]                                                             ;
; 499.813 ; 500.029      ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[7]                                                             ;
; 499.964 ; 499.964      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[0]|clk                                                               ;
; 499.964 ; 499.964      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[1]|clk                                                               ;
; 499.964 ; 499.964      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[3]|clk                                                               ;
; 499.964 ; 499.964      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[4]|clk                                                               ;
; 499.964 ; 499.964      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[5]|clk                                                               ;
; 499.964 ; 499.964      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[7]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[10]|clk                                                              ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[2]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[6]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[8]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[9]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|SPKS|clk                                                                   ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[10]|clk                                                              ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[2]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[6]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[8]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[9]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|SPKS|clk                                                                   ;
; 500.035 ; 500.035      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[0]|clk                                                               ;
; 500.035 ; 500.035      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[1]|clk                                                               ;
; 500.035 ; 500.035      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[3]|clk                                                               ;
; 500.035 ; 500.035      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[4]|clk                                                               ;
; 500.035 ; 500.035      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[5]|clk                                                               ;
; 500.035 ; 500.035      ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER_inst|CNT11[7]|clk                                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[0]                                                             ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[10]                                                            ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[1]                                                             ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[2]                                                             ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[3]                                                             ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[4]                                                             ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[5]                                                             ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[6]                                                             ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[7]                                                             ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[8]                                                             ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|CNT11[9]                                                             ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SPKER:SPKER_inst|SPKS                                                                 ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                          ;
+------------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                                                ;
+------------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; 249999.775 ; 249999.959   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[0]                                                                  ;
; 249999.775 ; 249999.959   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[1]                                                                  ;
; 249999.798 ; 249999.982   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|FULL~_emulated                                                         ;
; 249999.798 ; 249999.982   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[2]                                                                  ;
; 249999.798 ; 249999.982   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[3]                                                                  ;
; 249999.798 ; 249999.982   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[4]                                                                  ;
; 249999.798 ; 249999.982   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[5]                                                                  ;
; 249999.798 ; 249999.982   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[6]                                                                  ;
; 249999.798 ; 249999.982   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[7]                                                                  ;
; 249999.798 ; 249999.982   ; 0.184          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[8]                                                                  ;
; 249999.800 ; 250000.016   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|FULL~_emulated                                                         ;
; 249999.800 ; 250000.016   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[2]                                                                  ;
; 249999.800 ; 250000.016   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[3]                                                                  ;
; 249999.800 ; 250000.016   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[4]                                                                  ;
; 249999.800 ; 250000.016   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[5]                                                                  ;
; 249999.800 ; 250000.016   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[6]                                                                  ;
; 249999.800 ; 250000.016   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[7]                                                                  ;
; 249999.800 ; 250000.016   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[8]                                                                  ;
; 249999.821 ; 250000.037   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[0]                                                                  ;
; 249999.821 ; 250000.037   ; 0.216          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[1]                                                                  ;
; 249999.955 ; 249999.955   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[0]|clk                                                                   ;
; 249999.955 ; 249999.955   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[1]|clk                                                                   ;
; 249999.978 ; 249999.978   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|FULL~_emulated|clk                                                          ;
; 249999.978 ; 249999.978   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[2]|clk                                                                   ;
; 249999.978 ; 249999.978   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[3]|clk                                                                   ;
; 249999.978 ; 249999.978   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[4]|clk                                                                   ;
; 249999.978 ; 249999.978   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[5]|clk                                                                   ;
; 249999.978 ; 249999.978   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[6]|clk                                                                   ;
; 249999.978 ; 249999.978   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[7]|clk                                                                   ;
; 249999.978 ; 249999.978   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[8]|clk                                                                   ;
; 249999.999 ; 249999.999   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 249999.999 ; 249999.999   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 250000.001 ; 250000.001   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 250000.001 ; 250000.001   ; 0.000          ; Low Pulse Width  ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll_controller_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 250000.022 ; 250000.022   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|FULL~_emulated|clk                                                          ;
; 250000.022 ; 250000.022   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[2]|clk                                                                   ;
; 250000.022 ; 250000.022   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[3]|clk                                                                   ;
; 250000.022 ; 250000.022   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[4]|clk                                                                   ;
; 250000.022 ; 250000.022   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[5]|clk                                                                   ;
; 250000.022 ; 250000.022   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[6]|clk                                                                   ;
; 250000.022 ; 250000.022   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[7]|clk                                                                   ;
; 250000.022 ; 250000.022   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[8]|clk                                                                   ;
; 250000.043 ; 250000.043   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[0]|clk                                                                   ;
; 250000.043 ; 250000.043   ; 0.000          ; High Pulse Width ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV_inst|Q1[1]|clk                                                                   ;
; 499998.000 ; 500000.000   ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|FULL~_emulated                                                         ;
; 499998.000 ; 500000.000   ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[0]                                                                  ;
; 499998.000 ; 500000.000   ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[1]                                                                  ;
; 499998.000 ; 500000.000   ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[2]                                                                  ;
; 499998.000 ; 500000.000   ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[3]                                                                  ;
; 499998.000 ; 500000.000   ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[4]                                                                  ;
; 499998.000 ; 500000.000   ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[5]                                                                  ;
; 499998.000 ; 500000.000   ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[6]                                                                  ;
; 499998.000 ; 500000.000   ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[7]                                                                  ;
; 499998.000 ; 500000.000   ; 2.000          ; Min Period       ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; FDIV:FDIV_inst|Q1[8]                                                                  ;
+------------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; switch0   ; FDIV:FDIV_inst|FULL~1 ; 0.303 ; 0.611 ; Rise       ; FDIV:FDIV_inst|FULL~1 ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+-----------+-----------------------+-------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+--------+------------+-----------------------+
; switch0   ; FDIV:FDIV_inst|FULL~1 ; 0.265 ; -0.037 ; Rise       ; FDIV:FDIV_inst|FULL~1 ;
+-----------+-----------------------+-------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port      ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; beep           ; SPKER:SPKER_inst|SPKS ; 3.237 ; 3.395 ; Rise       ; SPKER:SPKER_inst|SPKS ;
; dtube_cs_n[*]  ; ext_clk_25m           ; 4.896 ; 4.698 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[0] ; ext_clk_25m           ; 3.718 ; 3.605 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[1] ; ext_clk_25m           ; 3.715 ; 3.602 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[2] ; ext_clk_25m           ; 3.714 ; 3.603 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[3] ; ext_clk_25m           ; 4.896 ; 4.698 ; Rise       ; ext_clk_25m           ;
; dtube_data[*]  ; ext_clk_25m           ; 4.601 ; 4.452 ; Rise       ; ext_clk_25m           ;
;  dtube_data[0] ; ext_clk_25m           ; 3.495 ; 3.388 ; Rise       ; ext_clk_25m           ;
;  dtube_data[1] ; ext_clk_25m           ; 3.527 ; 3.432 ; Rise       ; ext_clk_25m           ;
;  dtube_data[2] ; ext_clk_25m           ; 4.601 ; 4.452 ; Rise       ; ext_clk_25m           ;
;  dtube_data[3] ; ext_clk_25m           ; 3.634 ; 3.534 ; Rise       ; ext_clk_25m           ;
;  dtube_data[4] ; ext_clk_25m           ; 3.653 ; 3.551 ; Rise       ; ext_clk_25m           ;
;  dtube_data[5] ; ext_clk_25m           ; 3.466 ; 3.370 ; Rise       ; ext_clk_25m           ;
;  dtube_data[6] ; ext_clk_25m           ; 3.416 ; 3.510 ; Rise       ; ext_clk_25m           ;
+----------------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port      ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; beep           ; SPKER:SPKER_inst|SPKS ; 3.120 ; 3.272 ; Rise       ; SPKER:SPKER_inst|SPKS ;
; dtube_cs_n[*]  ; ext_clk_25m           ; 3.594 ; 3.486 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[0] ; ext_clk_25m           ; 3.597 ; 3.489 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[1] ; ext_clk_25m           ; 3.594 ; 3.486 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[2] ; ext_clk_25m           ; 3.594 ; 3.488 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[3] ; ext_clk_25m           ; 4.768 ; 4.575 ; Rise       ; ext_clk_25m           ;
; dtube_data[*]  ; ext_clk_25m           ; 3.309 ; 3.265 ; Rise       ; ext_clk_25m           ;
;  dtube_data[0] ; ext_clk_25m           ; 3.386 ; 3.282 ; Rise       ; ext_clk_25m           ;
;  dtube_data[1] ; ext_clk_25m           ; 3.417 ; 3.324 ; Rise       ; ext_clk_25m           ;
;  dtube_data[2] ; ext_clk_25m           ; 4.484 ; 4.339 ; Rise       ; ext_clk_25m           ;
;  dtube_data[3] ; ext_clk_25m           ; 3.516 ; 3.420 ; Rise       ; ext_clk_25m           ;
;  dtube_data[4] ; ext_clk_25m           ; 3.535 ; 3.436 ; Rise       ; ext_clk_25m           ;
;  dtube_data[5] ; ext_clk_25m           ; 3.358 ; 3.265 ; Rise       ; ext_clk_25m           ;
;  dtube_data[6] ; ext_clk_25m           ; 3.309 ; 3.400 ; Rise       ; ext_clk_25m           ;
+----------------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                              ;
+------------------------------------------------------------------+---------+--------+------------+---------+---------------------+
; Clock                                                            ; Setup   ; Hold   ; Recovery   ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------+---------+--------+------------+---------+---------------------+
; Worst-case Slack                                                 ; -4.849  ; -0.712 ; 499994.369 ; 1.148   ; -3.201              ;
;  FDIV:FDIV_inst|FULL~1                                           ; -2.602  ; 0.155  ; N/A        ; N/A     ; -3.201              ;
;  SPKER:SPKER_inst|SPKS                                           ; 0.114   ; 0.208  ; N/A        ; N/A     ; -1.487              ;
;  ext_clk_25m                                                     ; -2.227  ; 0.194  ; N/A        ; N/A     ; 19.435              ;
;  pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -4.849  ; -0.306 ; N/A        ; N/A     ; 499.671             ;
;  pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.248   ; -0.712 ; 499994.369 ; 1.148   ; 249999.671          ;
; Design-wide TNS                                                  ; -85.873 ; -1.018 ; 0.0        ; 0.0     ; -29.388             ;
;  FDIV:FDIV_inst|FULL~1                                           ; -27.568 ; 0.000  ; N/A        ; N/A     ; -27.901             ;
;  SPKER:SPKER_inst|SPKS                                           ; 0.000   ; 0.000  ; N/A        ; N/A     ; -1.487              ;
;  ext_clk_25m                                                     ; -6.404  ; 0.000  ; N/A        ; N/A     ; 0.000               ;
;  pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; -51.901 ; -0.306 ; N/A        ; N/A     ; 0.000               ;
;  pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000   ; -0.712 ; 0.000      ; 0.000   ; 0.000               ;
+------------------------------------------------------------------+---------+--------+------------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; switch0   ; FDIV:FDIV_inst|FULL~1 ; 0.573 ; 0.683 ; Rise       ; FDIV:FDIV_inst|FULL~1 ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; switch0   ; FDIV:FDIV_inst|FULL~1 ; 0.790 ; 0.690 ; Rise       ; FDIV:FDIV_inst|FULL~1 ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port      ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; beep           ; SPKER:SPKER_inst|SPKS ; 7.033 ; 6.835 ; Rise       ; SPKER:SPKER_inst|SPKS ;
; dtube_cs_n[*]  ; ext_clk_25m           ; 9.572 ; 9.645 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[0] ; ext_clk_25m           ; 7.647 ; 7.801 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[1] ; ext_clk_25m           ; 7.634 ; 7.779 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[2] ; ext_clk_25m           ; 7.644 ; 7.784 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[3] ; ext_clk_25m           ; 9.572 ; 9.645 ; Rise       ; ext_clk_25m           ;
; dtube_data[*]  ; ext_clk_25m           ; 8.972 ; 9.005 ; Rise       ; ext_clk_25m           ;
;  dtube_data[0] ; ext_clk_25m           ; 7.164 ; 7.267 ; Rise       ; ext_clk_25m           ;
;  dtube_data[1] ; ext_clk_25m           ; 7.219 ; 7.332 ; Rise       ; ext_clk_25m           ;
;  dtube_data[2] ; ext_clk_25m           ; 8.972 ; 9.005 ; Rise       ; ext_clk_25m           ;
;  dtube_data[3] ; ext_clk_25m           ; 7.451 ; 7.595 ; Rise       ; ext_clk_25m           ;
;  dtube_data[4] ; ext_clk_25m           ; 7.492 ; 7.647 ; Rise       ; ext_clk_25m           ;
;  dtube_data[5] ; ext_clk_25m           ; 7.115 ; 7.213 ; Rise       ; ext_clk_25m           ;
;  dtube_data[6] ; ext_clk_25m           ; 7.281 ; 7.179 ; Rise       ; ext_clk_25m           ;
+----------------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port      ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+----------------+-----------------------+-------+-------+------------+-----------------------+
; beep           ; SPKER:SPKER_inst|SPKS ; 3.120 ; 3.272 ; Rise       ; SPKER:SPKER_inst|SPKS ;
; dtube_cs_n[*]  ; ext_clk_25m           ; 3.594 ; 3.486 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[0] ; ext_clk_25m           ; 3.597 ; 3.489 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[1] ; ext_clk_25m           ; 3.594 ; 3.486 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[2] ; ext_clk_25m           ; 3.594 ; 3.488 ; Rise       ; ext_clk_25m           ;
;  dtube_cs_n[3] ; ext_clk_25m           ; 4.768 ; 4.575 ; Rise       ; ext_clk_25m           ;
; dtube_data[*]  ; ext_clk_25m           ; 3.309 ; 3.265 ; Rise       ; ext_clk_25m           ;
;  dtube_data[0] ; ext_clk_25m           ; 3.386 ; 3.282 ; Rise       ; ext_clk_25m           ;
;  dtube_data[1] ; ext_clk_25m           ; 3.417 ; 3.324 ; Rise       ; ext_clk_25m           ;
;  dtube_data[2] ; ext_clk_25m           ; 4.484 ; 4.339 ; Rise       ; ext_clk_25m           ;
;  dtube_data[3] ; ext_clk_25m           ; 3.516 ; 3.420 ; Rise       ; ext_clk_25m           ;
;  dtube_data[4] ; ext_clk_25m           ; 3.535 ; 3.436 ; Rise       ; ext_clk_25m           ;
;  dtube_data[5] ; ext_clk_25m           ; 3.358 ; 3.265 ; Rise       ; ext_clk_25m           ;
;  dtube_data[6] ; ext_clk_25m           ; 3.309 ; 3.400 ; Rise       ; ext_clk_25m           ;
+----------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dtube_cs_n[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_cs_n[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_cs_n[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_cs_n[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dtube_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; beep          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ext_clk_25m             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch0                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dtube_cs_n[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dtube_cs_n[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dtube_cs_n[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dtube_cs_n[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; dtube_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; dtube_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dtube_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dtube_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; beep          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dtube_cs_n[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dtube_cs_n[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dtube_cs_n[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dtube_cs_n[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; dtube_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; dtube_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; beep          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dtube_cs_n[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dtube_cs_n[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dtube_cs_n[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dtube_cs_n[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; dtube_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dtube_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dtube_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; dtube_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dtube_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dtube_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dtube_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; beep          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                               ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; ext_clk_25m                                                     ; ext_clk_25m                                                     ; 91       ; 0        ; 0        ; 0        ;
; FDIV:FDIV_inst|FULL~1                                           ; ext_clk_25m                                                     ; 13       ; 0        ; 0        ; 0        ;
; FDIV:FDIV_inst|FULL~1                                           ; FDIV:FDIV_inst|FULL~1                                           ; 112      ; 0        ; 0        ; 0        ;
; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 44       ; 0        ; 0        ; 0        ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 198      ; 0        ; 0        ; 0        ;
; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 45       ; 0        ; 0        ; 0        ;
; SPKER:SPKER_inst|SPKS                                           ; SPKER:SPKER_inst|SPKS                                           ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; ext_clk_25m                                                     ; ext_clk_25m                                                     ; 91       ; 0        ; 0        ; 0        ;
; FDIV:FDIV_inst|FULL~1                                           ; ext_clk_25m                                                     ; 13       ; 0        ; 0        ; 0        ;
; FDIV:FDIV_inst|FULL~1                                           ; FDIV:FDIV_inst|FULL~1                                           ; 112      ; 0        ; 0        ; 0        ;
; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 44       ; 0        ; 0        ; 0        ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 198      ; 0        ; 0        ; 0        ;
; SPKER:SPKER_inst|SPKS                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; FDIV:FDIV_inst|FULL~1                                           ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 45       ; 0        ; 0        ; 0        ;
; SPKER:SPKER_inst|SPKS                                           ; SPKER:SPKER_inst|SPKS                                           ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                            ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 90       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                             ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] ; 90       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sat May 16 13:40:17 2020
Info: Command: quartus_sta M_Player -c M_Player
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M_Player.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name ext_clk_25m ext_clk_25m
    Info (332110): create_generated_clock -source {pll_controller_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -duty_cycle 50.00 -name {pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_controller_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_controller_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 12500 -duty_cycle 50.00 -name {pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_controller_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name FDIV:FDIV_inst|FULL~1 FDIV:FDIV_inst|FULL~1
    Info (332105): create_clock -period 1.000 -name SPKER:SPKER_inst|SPKS SPKER:SPKER_inst|SPKS
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: FDIV_inst|FULL~2  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.849
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.849             -51.901 pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -2.602             -27.568 FDIV:FDIV_inst|FULL~1 
    Info (332119):    -2.227              -6.404 ext_clk_25m 
    Info (332119):     0.114               0.000 SPKER:SPKER_inst|SPKS 
    Info (332119):     0.307               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is -0.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.640              -0.640 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.193              -0.193 pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.436               0.000 FDIV:FDIV_inst|FULL~1 
    Info (332119):     0.464               0.000 ext_clk_25m 
    Info (332119):     0.497               0.000 SPKER:SPKER_inst|SPKS 
Info (332146): Worst-case recovery slack is 499994.369
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119): 499994.369               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case removal slack is 2.709
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.709               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -27.901 FDIV:FDIV_inst|FULL~1 
    Info (332119):    -1.487              -1.487 SPKER:SPKER_inst|SPKS 
    Info (332119):    19.780               0.000 ext_clk_25m 
    Info (332119):   499.689               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119): 249999.699               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: FDIV_inst|FULL~2  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.318
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.318             -45.700 pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -2.275             -24.012 FDIV:FDIV_inst|FULL~1 
    Info (332119):    -1.982              -5.724 ext_clk_25m 
    Info (332119):     0.208               0.000 SPKER:SPKER_inst|SPKS 
    Info (332119):     0.453               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is -0.712
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.712              -0.712 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.306              -0.306 pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.415               0.000 FDIV:FDIV_inst|FULL~1 
    Info (332119):     0.416               0.000 ext_clk_25m 
    Info (332119):     0.445               0.000 SPKER:SPKER_inst|SPKS 
Info (332146): Worst-case recovery slack is 499994.632
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119): 499994.632               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case removal slack is 2.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.385               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -27.901 FDIV:FDIV_inst|FULL~1 
    Info (332119):    -1.487              -1.487 SPKER:SPKER_inst|SPKS 
    Info (332119):    19.771               0.000 ext_clk_25m 
    Info (332119):   499.671               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119): 249999.671               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: FDIV_inst|FULL~2  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.754
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.754             -18.424 pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.430              -1.157 ext_clk_25m 
    Info (332119):    -0.347              -4.072 FDIV:FDIV_inst|FULL~1 
    Info (332119):     0.248               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.626               0.000 SPKER:SPKER_inst|SPKS 
Info (332146): Worst-case hold slack is -0.230
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.230              -0.230 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.035              -0.035 pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.155               0.000 FDIV:FDIV_inst|FULL~1 
    Info (332119):     0.194               0.000 ext_clk_25m 
    Info (332119):     0.208               0.000 SPKER:SPKER_inst|SPKS 
Info (332146): Worst-case recovery slack is 499997.551
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119): 499997.551               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case removal slack is 1.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.148               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -13.000 FDIV:FDIV_inst|FULL~1 
    Info (332119):    -1.000              -1.000 SPKER:SPKER_inst|SPKS 
    Info (332119):    19.435               0.000 ext_clk_25m 
    Info (332119):   499.784               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119): 249999.775               0.000 pll_controller_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4675 megabytes
    Info: Processing ended: Sat May 16 13:40:20 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


