In diesem Kapitel wird die Implementierung des Hardware/Software Codesigns beschrieben. Hierfür wird die aus der \ac{HLS} generierte \ac{IP} verwendet und mit dem Zynq UltraScale+ MPSoC verbunden. Die Kommunikation findet über \ac{AXI4} statt. \ac{AXI4} stellt hierfür die API bereit, um das jeweils synthetisierte Modul anzusteuern. Eine Übersicht der bereitgestellten Methoden findet sich in \cite[S. 172f]{vivado902ug}.
