TimeQuest Timing Analyzer report for Projeto_RTL
Fri Jun 16 01:24:09 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Projeto_RTL                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+
; Clock Name                                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                       ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+
; CLK                                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                                       ;
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q } ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                  ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; 407.17 MHz ; 407.17 MHz      ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;                                                               ;
; 477.1 MHz  ; 420.17 MHz      ; CLK                                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                           ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -1.456 ; -24.457       ;
; CLK                                                       ; -1.096 ; -6.221        ;
+-----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                            ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; CLK                                                       ; -1.989 ; -8.215        ;
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.391  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                             ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; CLK                                                       ; -1.380 ; -7.380        ;
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -0.500 ; -22.000       ;
+-----------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.456 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.491      ;
; -1.399 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.435      ;
; -1.364 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.400      ;
; -1.360 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.396      ;
; -1.358 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.394      ;
; -1.346 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.382      ;
; -1.345 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.381      ;
; -1.329 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.366      ;
; -1.328 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.365      ;
; -1.318 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.354      ;
; -1.315 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.350      ;
; -1.310 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.347      ;
; -1.309 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.346      ;
; -1.307 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.343      ;
; -1.301 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.337      ;
; -1.280 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 2.314      ;
; -1.264 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.300      ;
; -1.261 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.297      ;
; -1.258 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 2.292      ;
; -1.243 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.279      ;
; -1.242 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.278      ;
; -1.236 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.271      ;
; -1.223 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 2.257      ;
; -1.220 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.256      ;
; -1.219 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.254      ;
; -1.214 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.250      ;
; -1.201 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 2.235      ;
; -1.186 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.221      ;
; -1.185 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.220      ;
; -1.185 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.220      ;
; -1.181 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.216      ;
; -1.181 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.216      ;
; -1.179 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.214      ;
; -1.175 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.212      ;
; -1.174 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.210      ;
; -1.174 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.209      ;
; -1.172 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.208      ;
; -1.172 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.208      ;
; -1.168 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.204      ;
; -1.164 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.200      ;
; -1.155 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.191      ;
; -1.149 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.185      ;
; -1.145 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.181      ;
; -1.141 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.177      ;
; -1.136 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 2.170      ;
; -1.136 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.173      ;
; -1.136 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.172      ;
; -1.135 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.171      ;
; -1.135 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.171      ;
; -1.128 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.164      ;
; -1.128 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.163      ;
; -1.128 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.164      ;
; -1.124 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.160      ;
; -1.114 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 2.148      ;
; -1.111 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.147      ;
; -1.107 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.142      ;
; -1.104 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.140      ;
; -1.096 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.131      ;
; -1.093 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.129      ;
; -1.093 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.128      ;
; -1.092 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.128      ;
; -1.092 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.127      ;
; -1.092 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.128      ;
; -1.091 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.127      ;
; -1.091 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.127      ;
; -1.087 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.124      ;
; -1.085 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.121      ;
; -1.085 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.121      ;
; -1.082 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.117      ;
; -1.078 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.113      ;
; -1.069 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.104      ;
; -1.069 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.104      ;
; -1.066 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.103      ;
; -1.062 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.099      ;
; -1.054 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.090      ;
; -1.052 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.088      ;
; -1.051 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.086      ;
; -1.050 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.085      ;
; -1.048 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.085      ;
; -1.045 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.081      ;
; -1.042 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.078      ;
; -1.042 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.078      ;
; -1.042 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.078      ;
; -1.041 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.077      ;
; -1.041 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.077      ;
; -1.040 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.075      ;
; -1.040 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.077      ;
; -1.039 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.074      ;
; -1.033 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.069      ;
; -1.027 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.064      ;
; -1.025 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 2.060      ;
; -1.023 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 2.060      ;
; -1.011 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.047      ;
; -1.010 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.046      ;
; -1.007 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 2.041      ;
; -1.001 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.037      ;
; -0.998 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.034      ;
; -0.997 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.033      ;
; -0.997 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.033      ;
; -0.989 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 2.025      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.096 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 2.132      ;
; -1.050 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 2.086      ;
; -1.049 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 2.085      ;
; -1.048 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 2.084      ;
; -1.044 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 2.080      ;
; -0.969 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 2.005      ;
; -0.934 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.970      ;
; -0.923 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.959      ;
; -0.922 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.958      ;
; -0.921 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.957      ;
; -0.917 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.953      ;
; -0.835 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.871      ;
; -0.807 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.843      ;
; -0.789 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.825      ;
; -0.788 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.824      ;
; -0.787 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.823      ;
; -0.783 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.819      ;
; -0.725 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.761      ;
; -0.722 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.758      ;
; -0.703 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.739      ;
; -0.673 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.709      ;
; -0.657 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.693      ;
; -0.655 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.691      ;
; -0.570 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.606      ;
; -0.541 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.577      ;
; -0.524 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.560      ;
; -0.523 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.559      ;
; -0.522 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.558      ;
; -0.518 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.554      ;
; -0.408 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; 0.617  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.299      ;
; 0.663  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.253      ;
; 0.664  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.252      ;
; 0.665  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.251      ;
; 0.669  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.247      ;
; 0.779  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 2.130      ; 2.137      ;
; 1.117  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.299      ;
; 1.163  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.253      ;
; 1.164  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.252      ;
; 1.165  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.251      ;
; 1.169  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.247      ;
; 1.279  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 2.130      ; 2.137      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.989 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 0.657      ;
; -1.699 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 0.947      ;
; -1.555 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 1.091      ;
; -1.489 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 0.657      ;
; -1.199 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 0.947      ;
; -1.167 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 1.479      ;
; -1.055 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 1.091      ;
; -0.904 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 1.742      ;
; -0.901 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 2.130      ; 1.745      ;
; -0.667 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 1.479      ;
; -0.404 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 1.742      ;
; -0.401 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 2.130      ; 1.745      ;
; 0.391  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.990  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.256      ;
; 1.011  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.277      ;
; 1.069  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.335      ;
; 1.105  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.371      ;
; 1.178  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.444      ;
; 1.229  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.495      ;
; 1.288  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.554      ;
; 1.292  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.558      ;
; 1.294  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.560      ;
; 1.340  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.606      ;
; 1.391  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.657      ;
; 1.394  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.660      ;
; 1.421  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.687      ;
; 1.425  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.691      ;
; 1.426  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.692      ;
; 1.427  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.693      ;
; 1.443  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.709      ;
; 1.526  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.792      ;
; 1.529  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.795      ;
; 1.557  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.823      ;
; 1.559  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.825      ;
; 1.605  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.871      ;
; 1.691  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.957      ;
; 1.693  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.959      ;
; 1.739  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 2.005      ;
; 1.818  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 2.084      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.391 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.657      ;
; 0.550 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.816      ;
; 0.828 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.094      ;
; 0.847 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.113      ;
; 0.858 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.124      ;
; 0.860 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.126      ;
; 0.977 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.244      ;
; 0.979 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.246      ;
; 0.983 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.250      ;
; 1.021 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.287      ;
; 1.022 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.288      ;
; 1.023 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.289      ;
; 1.080 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.346      ;
; 1.089 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.355      ;
; 1.125 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.392      ;
; 1.127 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.394      ;
; 1.144 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.411      ;
; 1.183 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.448      ;
; 1.201 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.467      ;
; 1.214 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.480      ;
; 1.224 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.493      ;
; 1.232 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.498      ;
; 1.258 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.524      ;
; 1.265 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.530      ;
; 1.309 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.574      ;
; 1.323 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.589      ;
; 1.326 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.592      ;
; 1.336 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.602      ;
; 1.367 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.633      ;
; 1.367 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.633      ;
; 1.368 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.634      ;
; 1.370 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.635      ;
; 1.385 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.651      ;
; 1.389 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.655      ;
; 1.390 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.657      ;
; 1.390 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.655      ;
; 1.392 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.659      ;
; 1.393 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.659      ;
; 1.394 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.660      ;
; 1.397 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.662      ;
; 1.399 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.665      ;
; 1.402 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.669      ;
; 1.403 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.669      ;
; 1.407 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.672      ;
; 1.408 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.675      ;
; 1.412 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.679      ;
; 1.414 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.681      ;
; 1.417 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.682      ;
; 1.421 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.688      ;
; 1.448 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.715      ;
; 1.454 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.721      ;
; 1.460 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.725      ;
; 1.460 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.726      ;
; 1.465 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.731      ;
; 1.470 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.736      ;
; 1.482 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.748      ;
; 1.486 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.752      ;
; 1.500 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.766      ;
; 1.509 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.775      ;
; 1.511 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.777      ;
; 1.528 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.794      ;
; 1.532 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.798      ;
; 1.539 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.804      ;
; 1.540 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.806      ;
; 1.541 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.806      ;
; 1.554 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.819      ;
; 1.558 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.823      ;
; 1.561 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.828      ;
; 1.565 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.832      ;
; 1.573 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.839      ;
; 1.584 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.850      ;
; 1.586 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.851      ;
; 1.586 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 1.853      ;
; 1.586 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.851      ;
; 1.588 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.853      ;
; 1.590 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.856      ;
; 1.590 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.856      ;
; 1.593 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 1.858      ;
; 1.594 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 1.860      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst0|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst0|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst1|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst1|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst2|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst2|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst3|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst3|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst4|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst4|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst5|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst5|Q|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst0|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst0|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst1|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst1|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst2|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst2|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst3|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst3|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst4|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst4|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst0|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst0|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst1|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst1|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst2|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst2|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst3|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst3|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst4|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst4|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst5|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst5|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst0|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst0|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst1|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst1|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst2|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst2|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst3|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst3|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst4|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst4|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst5|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst5|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|bit_register_6|inst0|Q|regout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|bit_register_6|inst0|Q|regout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq|combout                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq|combout                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq|datad                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq|datad                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~0|dataa                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~0|dataa                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~clkctrl|inclk[0]                                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                    ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; LOAD      ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.466 ; 0.466 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                     ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; LOAD      ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.875 ; 0.875 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                              ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port     ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; OUT_DATA[*]   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.673 ; 7.673 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[0]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.470 ; 7.470 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[1]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.224 ; 7.224 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[2]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.426 ; 7.426 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[3]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.673 ; 7.673 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[4]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.663 ; 7.663 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[5]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.445 ; 7.445 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[6]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.469 ; 7.469 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[7]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.667 ; 7.667 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[8]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.435 ; 7.435 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[9]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.451 ; 7.451 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[10] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.429 ; 7.429 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[11] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.638 ; 7.638 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[12] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.222 ; 7.222 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[13] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.482 ; 7.482 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[14] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.236 ; 7.236 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[15] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.664 ; 7.664 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[16] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.661 ; 7.661 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[17] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.537 ; 7.537 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[18] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.215 ; 7.215 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[19] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.436 ; 7.436 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[20] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.456 ; 7.456 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[21] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.469 ; 7.469 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; T             ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 8.570 ; 8.570 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                      ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port     ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; OUT_DATA[*]   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.215 ; 7.215 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[0]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.470 ; 7.470 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[1]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.224 ; 7.224 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[2]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.426 ; 7.426 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[3]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.673 ; 7.673 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[4]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.663 ; 7.663 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[5]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.445 ; 7.445 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[6]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.469 ; 7.469 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[7]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.667 ; 7.667 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[8]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.435 ; 7.435 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[9]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.451 ; 7.451 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[10] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.429 ; 7.429 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[11] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.638 ; 7.638 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[12] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.222 ; 7.222 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[13] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.482 ; 7.482 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[14] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.236 ; 7.236 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[15] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.664 ; 7.664 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[16] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.661 ; 7.661 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[17] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.537 ; 7.537 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[18] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.215 ; 7.215 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[19] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.436 ; 7.436 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[20] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.456 ; 7.456 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[21] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.469 ; 7.469 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; T             ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.995 ; 7.995 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                           ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -0.125 ; -0.646        ;
; CLK                                                       ; -0.021 ; -0.021        ;
+-----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                            ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; CLK                                                       ; -1.078 ; -4.990        ;
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.215  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                             ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; CLK                                                       ; -1.380 ; -7.380        ;
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -0.500 ; -22.000       ;
+-----------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -0.125 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.156      ;
; -0.094 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.126      ;
; -0.086 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.118      ;
; -0.081 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.113      ;
; -0.081 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.113      ;
; -0.081 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.113      ;
; -0.080 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.112      ;
; -0.077 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.109      ;
; -0.071 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.102      ;
; -0.071 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.103      ;
; -0.066 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.098      ;
; -0.059 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 1.092      ;
; -0.058 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 1.091      ;
; -0.057 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 1.090      ;
; -0.056 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 1.089      ;
; -0.034 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 1.064      ;
; -0.034 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 1.064      ;
; -0.034 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.065      ;
; -0.028 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.060      ;
; -0.025 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.056      ;
; -0.023 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.055      ;
; -0.021 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.052      ;
; -0.019 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 1.049      ;
; -0.019 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 1.049      ;
; -0.019 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.050      ;
; -0.017 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.048      ;
; -0.016 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.047      ;
; -0.012 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.044      ;
; -0.011 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.043      ;
; -0.010 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.042      ;
; -0.007 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.038      ;
; -0.004 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.035      ;
; 0.001  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.031      ;
; 0.003  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.029      ;
; 0.005  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.026      ;
; 0.006  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.026      ;
; 0.007  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 1.026      ;
; 0.008  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.024      ;
; 0.009  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.022      ;
; 0.011  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.021      ;
; 0.011  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.021      ;
; 0.011  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.021      ;
; 0.013  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.019      ;
; 0.024  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 1.006      ;
; 0.024  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.002     ; 1.006      ;
; 0.024  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.008      ;
; 0.024  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 1.009      ;
; 0.028  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.004      ;
; 0.029  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.003      ;
; 0.030  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.002      ;
; 0.031  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.001      ;
; 0.031  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.001      ;
; 0.032  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 1.000      ;
; 0.033  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.999      ;
; 0.038  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.994      ;
; 0.039  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.992      ;
; 0.041  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.991      ;
; 0.042  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.990      ;
; 0.045  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.986      ;
; 0.046  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.985      ;
; 0.047  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.985      ;
; 0.047  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.984      ;
; 0.049  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.982      ;
; 0.052  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 0.981      ;
; 0.052  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.980      ;
; 0.052  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.980      ;
; 0.053  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.978      ;
; 0.054  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.977      ;
; 0.054  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.977      ;
; 0.057  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.975      ;
; 0.060  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.971      ;
; 0.061  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.970      ;
; 0.064  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 0.969      ;
; 0.067  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 0.966      ;
; 0.069  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 0.964      ;
; 0.075  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.957      ;
; 0.076  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.956      ;
; 0.076  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.956      ;
; 0.076  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.956      ;
; 0.077  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.955      ;
; 0.078  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.953      ;
; 0.078  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.954      ;
; 0.079  ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.952      ;
; 0.081  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 0.952      ;
; 0.082  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.950      ;
; 0.084  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 0.949      ;
; 0.089  ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.001      ; 0.944      ;
; 0.090  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.942      ;
; 0.090  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.942      ;
; 0.090  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.942      ;
; 0.092  ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.940      ;
; 0.097  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; -0.001     ; 0.934      ;
; 0.098  ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 1.000        ; 0.000      ; 0.934      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -0.021 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.053      ;
; 0.031  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 1.001      ;
; 0.063  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.969      ;
; 0.064  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.968      ;
; 0.065  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.967      ;
; 0.068  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.964      ;
; 0.110  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.922      ;
; 0.115  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.917      ;
; 0.116  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.916      ;
; 0.117  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.915      ;
; 0.120  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.912      ;
; 0.147  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.885      ;
; 0.167  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.865      ;
; 0.194  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.838      ;
; 0.195  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.837      ;
; 0.196  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.836      ;
; 0.198  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.834      ;
; 0.199  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.833      ;
; 0.206  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.826      ;
; 0.210  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.822      ;
; 0.231  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.801      ;
; 0.233  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.799      ;
; 0.246  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.786      ;
; 0.282  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.750      ;
; 0.283  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.749      ;
; 0.283  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.749      ;
; 0.284  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.748      ;
; 0.287  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.745      ;
; 0.334  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 1.000        ; 0.000      ; 0.698      ;
; 0.695  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 1.130      ;
; 0.779  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 1.046      ;
; 0.780  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 1.045      ;
; 0.781  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 1.044      ;
; 0.784  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 1.041      ;
; 0.831  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.500        ; 1.152      ; 0.994      ;
; 1.195  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 1.130      ;
; 1.279  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 1.046      ;
; 1.280  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 1.045      ;
; 1.281  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 1.044      ;
; 1.284  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 1.041      ;
; 1.331  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 1.000        ; 1.152      ; 0.994      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.078 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.367      ;
; -0.976 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.469      ;
; -0.921 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.524      ;
; -0.759 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.686      ;
; -0.630 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.815      ;
; -0.626 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; 0.000        ; 1.152      ; 0.819      ;
; -0.578 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.367      ;
; -0.476 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.469      ;
; -0.421 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.524      ;
; -0.259 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.686      ;
; -0.130 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.815      ;
; -0.126 ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK         ; -0.500       ; 1.152      ; 0.819      ;
; 0.215  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.445  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.597      ;
; 0.449  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.601      ;
; 0.465  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.617      ;
; 0.489  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.641      ;
; 0.537  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.546  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.593  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.745      ;
; 0.596  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.748      ;
; 0.598  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.750      ;
; 0.609  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.761      ;
; 0.613  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.765      ;
; 0.634  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.786      ;
; 0.644  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.647  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.799      ;
; 0.648  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.800      ;
; 0.649  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.801      ;
; 0.682  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.834      ;
; 0.684  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.836      ;
; 0.686  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.838      ;
; 0.688  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.840      ;
; 0.692  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.844      ;
; 0.763  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.915      ;
; 0.765  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.770  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.815  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 0.967      ;
; 0.849  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ; CLK                                                       ; CLK         ; 0.000        ; 0.000      ; 1.001      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.215 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.406      ;
; 0.374 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.526      ;
; 0.384 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.540      ;
; 0.440 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.593      ;
; 0.454 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.608      ;
; 0.464 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.617      ;
; 0.465 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.618      ;
; 0.495 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.648      ;
; 0.496 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.649      ;
; 0.497 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.649      ;
; 0.504 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.656      ;
; 0.511 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.664      ;
; 0.528 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.679      ;
; 0.547 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.699      ;
; 0.557 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.709      ;
; 0.562 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.714      ;
; 0.564 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.716      ;
; 0.577 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.729      ;
; 0.587 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.739      ;
; 0.606 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.757      ;
; 0.607 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.759      ;
; 0.618 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.770      ;
; 0.620 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.772      ;
; 0.620 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.772      ;
; 0.620 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.772      ;
; 0.620 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.772      ;
; 0.628 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.781      ;
; 0.630 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.783      ;
; 0.630 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.781      ;
; 0.631 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.784      ;
; 0.631 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.782      ;
; 0.634 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.787      ;
; 0.634 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.787      ;
; 0.634 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.786      ;
; 0.636 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.787      ;
; 0.637 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.790      ;
; 0.638 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.791      ;
; 0.638 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.790      ;
; 0.639 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.792      ;
; 0.639 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.791      ;
; 0.639 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.792      ;
; 0.641 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.793      ;
; 0.643 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.796      ;
; 0.643 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.796      ;
; 0.648 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.799      ;
; 0.649 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.800      ;
; 0.652 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.804      ;
; 0.669 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.821      ;
; 0.674 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.825      ;
; 0.674 ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.826      ;
; 0.675 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.826      ;
; 0.681 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.834      ;
; 0.682 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.834      ;
; 0.684 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.837      ;
; 0.686 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.837      ;
; 0.688 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.840      ;
; 0.689 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.841      ;
; 0.691 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.842      ;
; 0.692 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.844      ;
; 0.696 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.001      ; 0.849      ;
; 0.701 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.852      ;
; 0.702 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.853      ;
; 0.707 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.859      ;
; 0.708 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.859      ;
; 0.715 ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.867      ;
; 0.716 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.868      ;
; 0.718 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; -0.001     ; 0.869      ;
; 0.719 ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.871      ;
; 0.720 ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.000        ; 0.000      ; 0.872      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst0|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst0|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst1|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst1|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst2|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst2|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst3|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst3|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst4|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst4|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; divfrq|bit_register_6|inst5|Q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; divfrq|bit_register_6|inst5|Q|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q'                                                                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_days_5:days|reg_1x5:bit_register_5|ffd_5:inst4|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst0|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst1|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst2|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst3|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_hours_5:hours|reg_1x5:register_5|ffd_5:inst4|Q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_min_6:minutes|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst1|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst2|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst3|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst4|Q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter:counter0|counter_seg_6:seconds|reg_1x6:bit_register_6|ffd_6:inst5|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst0|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst0|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst1|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst1|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst2|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst2|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst3|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst3|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst4|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|days|bit_register_5|inst4|Q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst0|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst1|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst2|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst3|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|hours|register_5|inst4|Q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst0|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst0|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst1|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst1|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst2|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst2|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst3|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst3|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst4|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst4|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst5|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|minutes|bit_register_6|inst5|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst0|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst0|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst1|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst1|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst2|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst2|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst3|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst3|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst4|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst4|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst5|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; counter0|seconds|bit_register_6|inst5|Q|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|bit_register_6|inst0|Q|regout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|bit_register_6|inst0|Q|regout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq|combout                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq|combout                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq|datad                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq|datad                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~0|dataa                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~0|dataa                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; Rise       ; divfrq|comp06|eq~clkctrl|inclk[0]                                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                      ;
+-----------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port                                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                           ;
+-----------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+
; LOAD      ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -0.005 ; -0.005 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                     ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; LOAD      ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.617 ; 0.617 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                              ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port     ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; OUT_DATA[*]   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.127 ; 4.127 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[0]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.045 ; 4.045 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[1]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.922 ; 3.922 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[2]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.010 ; 4.010 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[3]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.121 ; 4.121 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[4]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.118 ; 4.118 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[5]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.030 ; 4.030 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[6]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.046 ; 4.046 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[7]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.127 ; 4.127 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[8]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.016 ; 4.016 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[9]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.035 ; 4.035 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[10] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.011 ; 4.011 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[11] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.093 ; 4.093 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[12] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.921 ; 3.921 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[13] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.052 ; 4.052 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[14] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.934 ; 3.934 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[15] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.122 ; 4.122 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[16] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.122 ; 4.122 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[17] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.093 ; 4.093 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[18] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.917 ; 3.917 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[19] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.017 ; 4.017 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[20] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.033 ; 4.033 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[21] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.050 ; 4.050 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; T             ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.532 ; 4.532 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                      ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port     ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; OUT_DATA[*]   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.917 ; 3.917 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[0]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.045 ; 4.045 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[1]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.922 ; 3.922 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[2]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.010 ; 4.010 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[3]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.121 ; 4.121 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[4]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.118 ; 4.118 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[5]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.030 ; 4.030 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[6]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.046 ; 4.046 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[7]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.127 ; 4.127 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[8]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.016 ; 4.016 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[9]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.035 ; 4.035 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[10] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.011 ; 4.011 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[11] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.093 ; 4.093 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[12] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.921 ; 3.921 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[13] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.052 ; 4.052 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[14] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.934 ; 3.934 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[15] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.122 ; 4.122 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[16] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.122 ; 4.122 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[17] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.093 ; 4.093 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[18] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.917 ; 3.917 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[19] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.017 ; 4.017 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[20] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.033 ; 4.033 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[21] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.050 ; 4.050 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; T             ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.283 ; 4.283 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+------------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                                      ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                           ; -1.456  ; -1.989 ; N/A      ; N/A     ; -1.380              ;
;  CLK                                                       ; -1.096  ; -1.989 ; N/A      ; N/A     ; -1.380              ;
;  counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -1.456  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                            ; -30.678 ; -8.215 ; 0.0      ; 0.0     ; -29.38              ;
;  CLK                                                       ; -6.221  ; -8.215 ; N/A      ; N/A     ; -7.380              ;
;  counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; -24.457 ; 0.000  ; N/A      ; N/A     ; -22.000             ;
+------------------------------------------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                    ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; LOAD      ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.466 ; 0.466 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                     ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; LOAD      ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 0.875 ; 0.875 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+-----------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                              ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port     ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; OUT_DATA[*]   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.673 ; 7.673 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[0]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.470 ; 7.470 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[1]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.224 ; 7.224 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[2]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.426 ; 7.426 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[3]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.673 ; 7.673 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[4]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.663 ; 7.663 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[5]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.445 ; 7.445 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[6]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.469 ; 7.469 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[7]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.667 ; 7.667 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[8]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.435 ; 7.435 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[9]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.451 ; 7.451 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[10] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.429 ; 7.429 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[11] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.638 ; 7.638 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[12] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.222 ; 7.222 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[13] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.482 ; 7.482 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[14] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.236 ; 7.236 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[15] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.664 ; 7.664 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[16] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.661 ; 7.661 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[17] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.537 ; 7.537 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[18] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.215 ; 7.215 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[19] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.436 ; 7.436 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[20] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.456 ; 7.456 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[21] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 7.469 ; 7.469 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; T             ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 8.570 ; 8.570 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                      ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port     ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; OUT_DATA[*]   ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.917 ; 3.917 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[0]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.045 ; 4.045 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[1]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.922 ; 3.922 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[2]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.010 ; 4.010 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[3]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.121 ; 4.121 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[4]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.118 ; 4.118 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[5]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.030 ; 4.030 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[6]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.046 ; 4.046 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[7]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.127 ; 4.127 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[8]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.016 ; 4.016 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[9]  ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.035 ; 4.035 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[10] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.011 ; 4.011 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[11] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.093 ; 4.093 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[12] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.921 ; 3.921 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[13] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.052 ; 4.052 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[14] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.934 ; 3.934 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[15] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.122 ; 4.122 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[16] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.122 ; 4.122 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[17] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.093 ; 4.093 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[18] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 3.917 ; 3.917 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[19] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.017 ; 4.017 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[20] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.033 ; 4.033 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
;  OUT_DATA[21] ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.050 ; 4.050 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
; T             ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 4.283 ; 4.283 ; Rise       ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ;
+---------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                   ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; CLK                                                       ; CLK                                                       ; 45       ; 0        ; 0        ; 0        ;
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; 12       ; 12       ; 0        ; 0        ;
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 252      ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                    ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; CLK                                                       ; CLK                                                       ; 45       ; 0        ; 0        ; 0        ;
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; CLK                                                       ; 12       ; 12       ; 0        ; 0        ;
; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q ; 252      ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 16 01:24:09 2023
Info: Command: quartus_sta Projeto_RTL -c Projeto_RTL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Projeto_RTL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.456
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.456       -24.457 counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
    Info (332119):    -1.096        -6.221 CLK 
Info (332146): Worst-case hold slack is -1.989
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.989        -8.215 CLK 
    Info (332119):     0.391         0.000 counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -7.380 CLK 
    Info (332119):    -0.500       -22.000 counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.125
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.125        -0.646 counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
    Info (332119):    -0.021        -0.021 CLK 
Info (332146): Worst-case hold slack is -1.078
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.078        -4.990 CLK 
    Info (332119):     0.215         0.000 counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -7.380 CLK 
    Info (332119):    -0.500       -22.000 counter_seg_6:divfrq|reg_1x6:bit_register_6|ffd_6:inst0|Q 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Fri Jun 16 01:24:09 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


