/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : M-2016.12
// Date      : Wed Oct 30 13:12:23 2019
/////////////////////////////////////////////////////////////


module test_module ( a, b, c );
  input a, c;
  output b;
  wire   b;
  assign b = c;

endmodule

