+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                  ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                          ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                         ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe15                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe12                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                ; 56    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2|dcfifo_mixed_widths_component|auto_generated                                                         ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo2                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                  ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                          ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                         ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe15                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe12                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                ; 56    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1|dcfifo_mixed_widths_component|auto_generated                                                         ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo|fifo1                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|fifo                                                                                                            ; 36    ; 4              ; 0            ; 4              ; 34     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                         ; 42    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_component|auto_generated ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_component|auto_generated ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated       ; 28    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_13                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_13                                       ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_delayr1_mem_dmem|auto_generated ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr2_dmem|auto_generated       ; 28    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_17                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_16                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_13                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|\real_passthrough:hpfircore_core                                                  ; 27    ; 16             ; 0            ; 16             ; 48     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|intf_ctrl                                                                         ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|source                                                                            ; 35    ; 2              ; 3            ; 2              ; 35     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst|sink                                                                              ; 24    ; 0              ; 3            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst|fir_0002_ast_inst                                                                                   ; 24    ; 7              ; 0            ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1|fir_inst                                                                                                     ; 21    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1|f1                                                                                                              ; 19    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; d1                                                                                                                 ; 19    ; 16             ; 0            ; 16             ; 35     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_crc32_d4                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_udp_receive|c3|altpll_component|auto_generated                                                                   ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_udp_receive|c3                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_udp_receive                                                                                                      ; 15    ; 0              ; 4            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_udp_send                                                                                                         ; 87    ; 0              ; 4            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; a1|ALTDDIO_IN_component|auto_generated                                                                             ; 6     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; a1                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; arp1                                                                                                               ; 195   ; 160            ; 0            ; 160            ; 10     ; 160             ; 160           ; 160             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c2|altpll_component|auto_generated                                                                                 ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c2                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c1|altpll_component|auto_generated                                                                                 ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c1                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
