# 模块的结构、数据类型、变量和基本运算符号
## 模块的结构
- Verilog 中所有过程块(initial, always)、连续赋值语句、实例引用都是并行的
- 他们表示的是一种通过变量名互相连接的关系
- 在同一模块中这三者出现的先后顺序没有关系
- 只有连续赋值语句 assign 和实例引用语句可以独立于过程块而存在与模块的功能定义部分

## 数据类型及其常量和变量
### 常量
在程序运行过程中，其值不能被改变的量成为常量
- 数字
- 参数(parameter) 
	- 可通过参数的传递来改变定义时已规定的参数值
	- 在一模块中改变另一个模块的参数时，可以使用 `defparam` 命令
### 变量
变量是一种在程序运行过程中其值可以改变的量。
**网络数据类型表示结构实体（例如门）之间的物理连接。网络类型的变量不能存储值，而且他必须收到驱动器（例如门或连续赋值语句，assign）的驱动。如果没有驱动器连接到网络类型的变量上，则该变量就是高阻抗的，即其值为z。常用的网络数据类型包括 wire 和 tri。wire 型变量通常是用来表示单个门驱动或连续赋值语句驱动的网络型变量，tri型变量则用来表示多驱动器驱动的网络型数据。如果 wire 或 tri 变量没有定义逻辑强度（logic strength），在多驱动源的情况下。逻辑值会发生冲突，从而产生不确定值。**
- wire 型
	- 常用来表示以 assign 关键字指定的组合逻辑信号。
	- Verilog 程序模块中的输入、输出信号类型默认是自动定义为 wire 型
	- wire 型信号可以用做任何方程式的输入，也可以用作 `assign` 语句或实例元件的输出
- reg 型
	- 寄存器是数据存储单元的抽象，通过赋值语句可以改变寄存器储存的值，其作用与改变触发器储存的值相当
	- 默认初始值为不定值 x
	- 常用来表示 always 模块内的制定信号，常代表触发器
	- 在 always 中**被赋值**的每一个信号都必须定义为 reg 型
	- 其赋值语句的作用就如同改变一组触发器的存储单元的值
	- reg 型数据可以赋正值也可以赋负值，但当 reg 是一个表达式中的操作数时，他的值被当作无符号值，即正值
	- **reg 型值表示被定义的信号将用在 always 模块内，并不是说 reg 型信号要一定时寄存器或触发器的输出**
- memory 型
	- memory 型数据时通过扩展 reg 型数据的地址范围来生成的，其格式为： `reg[n-1:0] mem[m-1:0]`
	