
#❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️
#👨🏽‍🚀️ just rewiring DFF 2 be readable (when doubled esp) , we have enough complications...👨🏽‍🚀️
#❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️❗️

#🔘️#🔘️#🔘️#🔘️#🔘️
#clock	= 16
0000 0111, 0000 0111, 0000 0011 0000 0011
#switch_0 = 17
0000 0101, 0000 0101,0000 0011 0000 0011
#
#switch_1 = 18
0000 0110, 0000 0110, 0000 0011 0000 0011

#we will always fill these by default or leave mt same diff
#🔘️#🔘️#🔘️#🔘️#🔘️
#CLI 3
0000 0011 0000 00110000 0011,0000 0111
0000 0011 0000 00110000 0011,0000 0101
#0000 0011 0000 00110000 0011,0000 0110
########################################

###########################################


#DFF NAND CLOCKED
#https://www.falstad.com/circuit/e-edgedff.html 
#were doing falstead version but u can also fix this one...

#


#D-in 

0011 0000 #0011 0100 #0011 0000 #🦢️
0000 0011
0000 0011
0000 0101

#NOT 
0011 0011 #0011 0101 #0011 0011#🦢️
0000 1000,
0000 0011 #
0011 0000



#top nunq(pre latch)A 
0011 0010 ##0011 0110 #0011 0010#🦢️
0000 1001

0011 0000 #0011 0100 #0011 0000 #💱️
0000 0111

######################
#bottom nunq(pre latch)B
0011 0011 #0011 0111 #0011 0011 #🦢️
0000 1001

0011 0011#0011 0101 #0011 0011
0000 0111

#####################


######################
#LATCH START 
##########################################################
#a___
0011 0100 #0011 0000,#🦢️
 0000 0011
 0000 0011 #
0011 0010 #0011 0110
#b___

0011 0101 #0011 0011,#🦢️
 0000 0011,
 0000 0011 #
 0011 0011#0011 0111  #< ur"a'var has to go in "B" if u want it "HI-z'd out"

#################
0011 0110  #0011 0010,#🦢️
 0000 1001, #🪢️

 0011 0111 #0011 0011  # < b #🐰️
 0011 0100 #0011 0000	# < a  #💱️
 

######################


0011 0111 #0011 0011,#🦢️
 0000 1001, #🪢️
 0011 0110 #0011 0010  # < b#💱️
0011 0101	# < a#💱️
 
 
######################

#pre Qstates
0000 00110000 00110000 0011,   0011 0110   # 0011 0010#💱️
#0000 00110000 00110000 0011,  0011 0111   #0011 0011#💱️

#
