// Generated by CIRCT firtool-1.128.0
module Core(
  input         clock,
                reset,
                io_imem_ar_ready,
  output        io_imem_ar_valid,
  output [31:0] io_imem_ar_bits_addr,
  output        io_imem_r_ready,
  input         io_imem_r_valid,
  input  [31:0] io_imem_r_bits_data,
  input         io_dmem_aw_ready,
  output        io_dmem_aw_valid,
  output [31:0] io_dmem_aw_bits_addr,
  input         io_dmem_w_ready,
  output        io_dmem_w_valid,
  output [31:0] io_dmem_w_bits_data,
  output [3:0]  io_dmem_w_bits_strb,
  output        io_dmem_b_ready,
  input         io_dmem_b_valid,
                io_dmem_ar_ready,
  output        io_dmem_ar_valid,
  output [31:0] io_dmem_ar_bits_addr,
  output        io_dmem_r_ready,
  input         io_dmem_r_valid,
  input  [31:0] io_dmem_r_bits_data
);

  wire        _wb_io_in_q_io_enq_ready;
  wire        _wb_io_in_q_io_deq_valid;
  wire [31:0] _wb_io_in_q_io_deq_bits_wbData;
  wire [4:0]  _wb_io_in_q_io_deq_bits_rdAddr;
  wire        _wb_io_in_q_io_deq_bits_regWen;
  wire        _lsu_io_in_q_io_enq_ready;
  wire        _lsu_io_in_q_io_deq_valid;
  wire [31:0] _lsu_io_in_q_io_deq_bits_aluResult;
  wire [31:0] _lsu_io_in_q_io_deq_bits_memWData;
  wire [4:0]  _lsu_io_in_q_io_deq_bits_rdAddr;
  wire        _lsu_io_in_q_io_deq_bits_ctrl_regWen;
  wire        _lsu_io_in_q_io_deq_bits_ctrl_memEn;
  wire        _lsu_io_in_q_io_deq_bits_ctrl_memWen;
  wire [2:0]  _lsu_io_in_q_io_deq_bits_ctrl_memFunct3;
  wire        _execute_io_in_q_io_enq_ready;
  wire        _execute_io_in_q_io_deq_valid;
  wire [31:0] _execute_io_in_q_io_deq_bits_pc;
  wire [31:0] _execute_io_in_q_io_deq_bits_rs1Data;
  wire [31:0] _execute_io_in_q_io_deq_bits_rs2Data;
  wire [31:0] _execute_io_in_q_io_deq_bits_imm;
  wire [4:0]  _execute_io_in_q_io_deq_bits_rdAddr;
  wire [4:0]  _execute_io_in_q_io_deq_bits_rs1Addr;
  wire [3:0]  _execute_io_in_q_io_deq_bits_ctrl_aluOp;
  wire [1:0]  _execute_io_in_q_io_deq_bits_ctrl_csrOp;
  wire        _execute_io_in_q_io_deq_bits_ctrl_regWen;
  wire        _execute_io_in_q_io_deq_bits_ctrl_memEn;
  wire        _execute_io_in_q_io_deq_bits_ctrl_memWen;
  wire [2:0]  _execute_io_in_q_io_deq_bits_ctrl_memFunct3;
  wire        _execute_io_in_q_io_deq_bits_ctrl_op1Sel;
  wire        _execute_io_in_q_io_deq_bits_ctrl_op2Sel;
  wire        _execute_io_in_q_io_deq_bits_ctrl_isJump;
  wire        _execute_io_in_q_io_deq_bits_ctrl_isBranch;
  wire        _execute_io_in_q_io_deq_bits_ctrl_isEcall;
  wire        _execute_io_in_q_io_deq_bits_ctrl_isMret;
  wire        _execute_io_in_q_io_deq_bits_ctrl_isEbreak;
  wire [11:0] _execute_io_in_q_io_deq_bits_csrAddr;
  wire        _decode_io_in_q_io_enq_ready;
  wire        _decode_io_in_q_io_deq_valid;
  wire [31:0] _decode_io_in_q_io_deq_bits_pc;
  wire [31:0] _decode_io_in_q_io_deq_bits_inst;
  wire        _wb_io_regWrite_wen;
  wire [4:0]  _wb_io_regWrite_addr;
  wire [31:0] _wb_io_regWrite_data;
  wire        _lsu_io_in_ready;
  wire        _lsu_io_out_valid;
  wire [31:0] _lsu_io_out_bits_wbData;
  wire [4:0]  _lsu_io_out_bits_rdAddr;
  wire        _lsu_io_out_bits_regWen;
  wire        _execute_io_in_ready;
  wire        _execute_io_out_valid;
  wire [31:0] _execute_io_out_bits_aluResult;
  wire [31:0] _execute_io_out_bits_memWData;
  wire [31:0] _execute_io_out_bits_pcTarget;
  wire [4:0]  _execute_io_out_bits_rdAddr;
  wire [3:0]  _execute_io_out_bits_ctrl_aluOp;
  wire [1:0]  _execute_io_out_bits_ctrl_csrOp;
  wire        _execute_io_out_bits_ctrl_regWen;
  wire        _execute_io_out_bits_ctrl_memEn;
  wire        _execute_io_out_bits_ctrl_memWen;
  wire [2:0]  _execute_io_out_bits_ctrl_memFunct3;
  wire        _execute_io_out_bits_ctrl_op1Sel;
  wire        _execute_io_out_bits_ctrl_op2Sel;
  wire        _execute_io_out_bits_ctrl_isJump;
  wire        _execute_io_out_bits_ctrl_isBranch;
  wire        _execute_io_out_bits_ctrl_isEcall;
  wire        _execute_io_out_bits_ctrl_isMret;
  wire        _execute_io_out_bits_ctrl_isEbreak;
  wire        _execute_io_out_bits_redirect;
  wire        _execute_io_redirect_valid;
  wire [31:0] _execute_io_redirect_bits;
  wire        _decode_io_in_ready;
  wire        _decode_io_out_valid;
  wire [31:0] _decode_io_out_bits_pc;
  wire [31:0] _decode_io_out_bits_rs1Data;
  wire [31:0] _decode_io_out_bits_rs2Data;
  wire [31:0] _decode_io_out_bits_imm;
  wire [4:0]  _decode_io_out_bits_rdAddr;
  wire [4:0]  _decode_io_out_bits_rs1Addr;
  wire [3:0]  _decode_io_out_bits_ctrl_aluOp;
  wire [1:0]  _decode_io_out_bits_ctrl_csrOp;
  wire        _decode_io_out_bits_ctrl_regWen;
  wire        _decode_io_out_bits_ctrl_memEn;
  wire        _decode_io_out_bits_ctrl_memWen;
  wire [2:0]  _decode_io_out_bits_ctrl_memFunct3;
  wire        _decode_io_out_bits_ctrl_op1Sel;
  wire        _decode_io_out_bits_ctrl_op2Sel;
  wire        _decode_io_out_bits_ctrl_isJump;
  wire        _decode_io_out_bits_ctrl_isBranch;
  wire        _decode_io_out_bits_ctrl_isEcall;
  wire        _decode_io_out_bits_ctrl_isMret;
  wire        _decode_io_out_bits_ctrl_isEbreak;
  wire [11:0] _decode_io_out_bits_csrAddr;
  wire [31:0] _decode_io_debug_regs_0;
  wire [31:0] _decode_io_debug_regs_1;
  wire [31:0] _decode_io_debug_regs_2;
  wire [31:0] _decode_io_debug_regs_3;
  wire [31:0] _decode_io_debug_regs_4;
  wire [31:0] _decode_io_debug_regs_5;
  wire [31:0] _decode_io_debug_regs_6;
  wire [31:0] _decode_io_debug_regs_7;
  wire [31:0] _decode_io_debug_regs_8;
  wire [31:0] _decode_io_debug_regs_9;
  wire [31:0] _decode_io_debug_regs_10;
  wire [31:0] _decode_io_debug_regs_11;
  wire [31:0] _decode_io_debug_regs_12;
  wire [31:0] _decode_io_debug_regs_13;
  wire [31:0] _decode_io_debug_regs_14;
  wire [31:0] _decode_io_debug_regs_15;
  wire [31:0] _decode_io_debug_regs_16;
  wire [31:0] _decode_io_debug_regs_17;
  wire [31:0] _decode_io_debug_regs_18;
  wire [31:0] _decode_io_debug_regs_19;
  wire [31:0] _decode_io_debug_regs_20;
  wire [31:0] _decode_io_debug_regs_21;
  wire [31:0] _decode_io_debug_regs_22;
  wire [31:0] _decode_io_debug_regs_23;
  wire [31:0] _decode_io_debug_regs_24;
  wire [31:0] _decode_io_debug_regs_25;
  wire [31:0] _decode_io_debug_regs_26;
  wire [31:0] _decode_io_debug_regs_27;
  wire [31:0] _decode_io_debug_regs_28;
  wire [31:0] _decode_io_debug_regs_29;
  wire [31:0] _decode_io_debug_regs_30;
  wire [31:0] _decode_io_debug_regs_31;
  wire        _fetch_io_out_valid;
  wire [31:0] _fetch_io_out_bits_pc;
  wire [31:0] _fetch_io_out_bits_inst;
  wire        _fetch_io_out_bits_isException;
  wire [31:0] _fetch_io_debug_pc;
  Fetch fetch (
    .clock                   (clock),
    .reset                   (reset),
    .io_axi_ar_ready         (io_imem_ar_ready),
    .io_axi_ar_valid         (io_imem_ar_valid),
    .io_axi_ar_bits_addr     (io_imem_ar_bits_addr),
    .io_axi_r_ready          (io_imem_r_ready),
    .io_axi_r_valid          (io_imem_r_valid),
    .io_axi_r_bits_data      (io_imem_r_bits_data),
    .io_redirect_valid       (_execute_io_redirect_valid),
    .io_redirect_bits        (_execute_io_redirect_bits),
    .io_out_ready            (_decode_io_in_q_io_enq_ready),
    .io_out_valid            (_fetch_io_out_valid),
    .io_out_bits_pc          (_fetch_io_out_bits_pc),
    .io_out_bits_inst        (_fetch_io_out_bits_inst),
    .io_out_bits_isException (_fetch_io_out_bits_isException),
    .io_debug_pc             (_fetch_io_debug_pc)
  );
  Decode decode (
    .clock                      (clock),
    .reset                      (reset),
    .io_in_ready                (_decode_io_in_ready),
    .io_in_valid                (_decode_io_in_q_io_deq_valid),
    .io_in_bits_pc              (_decode_io_in_q_io_deq_bits_pc),
    .io_in_bits_inst            (_decode_io_in_q_io_deq_bits_inst),
    .io_out_ready               (_execute_io_in_q_io_enq_ready),
    .io_out_valid               (_decode_io_out_valid),
    .io_out_bits_pc             (_decode_io_out_bits_pc),
    .io_out_bits_rs1Data        (_decode_io_out_bits_rs1Data),
    .io_out_bits_rs2Data        (_decode_io_out_bits_rs2Data),
    .io_out_bits_imm            (_decode_io_out_bits_imm),
    .io_out_bits_rdAddr         (_decode_io_out_bits_rdAddr),
    .io_out_bits_rs1Addr        (_decode_io_out_bits_rs1Addr),
    .io_out_bits_ctrl_aluOp     (_decode_io_out_bits_ctrl_aluOp),
    .io_out_bits_ctrl_csrOp     (_decode_io_out_bits_ctrl_csrOp),
    .io_out_bits_ctrl_regWen    (_decode_io_out_bits_ctrl_regWen),
    .io_out_bits_ctrl_memEn     (_decode_io_out_bits_ctrl_memEn),
    .io_out_bits_ctrl_memWen    (_decode_io_out_bits_ctrl_memWen),
    .io_out_bits_ctrl_memFunct3 (_decode_io_out_bits_ctrl_memFunct3),
    .io_out_bits_ctrl_op1Sel    (_decode_io_out_bits_ctrl_op1Sel),
    .io_out_bits_ctrl_op2Sel    (_decode_io_out_bits_ctrl_op2Sel),
    .io_out_bits_ctrl_isJump    (_decode_io_out_bits_ctrl_isJump),
    .io_out_bits_ctrl_isBranch  (_decode_io_out_bits_ctrl_isBranch),
    .io_out_bits_ctrl_isEcall   (_decode_io_out_bits_ctrl_isEcall),
    .io_out_bits_ctrl_isMret    (_decode_io_out_bits_ctrl_isMret),
    .io_out_bits_ctrl_isEbreak  (_decode_io_out_bits_ctrl_isEbreak),
    .io_out_bits_csrAddr        (_decode_io_out_bits_csrAddr),
    .io_regWrite_wen            (_wb_io_regWrite_wen),
    .io_regWrite_addr           (_wb_io_regWrite_addr),
    .io_regWrite_data           (_wb_io_regWrite_data),
    .io_debug_regs_0            (_decode_io_debug_regs_0),
    .io_debug_regs_1            (_decode_io_debug_regs_1),
    .io_debug_regs_2            (_decode_io_debug_regs_2),
    .io_debug_regs_3            (_decode_io_debug_regs_3),
    .io_debug_regs_4            (_decode_io_debug_regs_4),
    .io_debug_regs_5            (_decode_io_debug_regs_5),
    .io_debug_regs_6            (_decode_io_debug_regs_6),
    .io_debug_regs_7            (_decode_io_debug_regs_7),
    .io_debug_regs_8            (_decode_io_debug_regs_8),
    .io_debug_regs_9            (_decode_io_debug_regs_9),
    .io_debug_regs_10           (_decode_io_debug_regs_10),
    .io_debug_regs_11           (_decode_io_debug_regs_11),
    .io_debug_regs_12           (_decode_io_debug_regs_12),
    .io_debug_regs_13           (_decode_io_debug_regs_13),
    .io_debug_regs_14           (_decode_io_debug_regs_14),
    .io_debug_regs_15           (_decode_io_debug_regs_15),
    .io_debug_regs_16           (_decode_io_debug_regs_16),
    .io_debug_regs_17           (_decode_io_debug_regs_17),
    .io_debug_regs_18           (_decode_io_debug_regs_18),
    .io_debug_regs_19           (_decode_io_debug_regs_19),
    .io_debug_regs_20           (_decode_io_debug_regs_20),
    .io_debug_regs_21           (_decode_io_debug_regs_21),
    .io_debug_regs_22           (_decode_io_debug_regs_22),
    .io_debug_regs_23           (_decode_io_debug_regs_23),
    .io_debug_regs_24           (_decode_io_debug_regs_24),
    .io_debug_regs_25           (_decode_io_debug_regs_25),
    .io_debug_regs_26           (_decode_io_debug_regs_26),
    .io_debug_regs_27           (_decode_io_debug_regs_27),
    .io_debug_regs_28           (_decode_io_debug_regs_28),
    .io_debug_regs_29           (_decode_io_debug_regs_29),
    .io_debug_regs_30           (_decode_io_debug_regs_30),
    .io_debug_regs_31           (_decode_io_debug_regs_31)
  );
  Execute execute (
    .clock                      (clock),
    .reset                      (reset),
    .io_in_ready                (_execute_io_in_ready),
    .io_in_valid                (_execute_io_in_q_io_deq_valid),
    .io_in_bits_pc              (_execute_io_in_q_io_deq_bits_pc),
    .io_in_bits_rs1Data         (_execute_io_in_q_io_deq_bits_rs1Data),
    .io_in_bits_rs2Data         (_execute_io_in_q_io_deq_bits_rs2Data),
    .io_in_bits_imm             (_execute_io_in_q_io_deq_bits_imm),
    .io_in_bits_rdAddr          (_execute_io_in_q_io_deq_bits_rdAddr),
    .io_in_bits_rs1Addr         (_execute_io_in_q_io_deq_bits_rs1Addr),
    .io_in_bits_ctrl_aluOp      (_execute_io_in_q_io_deq_bits_ctrl_aluOp),
    .io_in_bits_ctrl_csrOp      (_execute_io_in_q_io_deq_bits_ctrl_csrOp),
    .io_in_bits_ctrl_regWen     (_execute_io_in_q_io_deq_bits_ctrl_regWen),
    .io_in_bits_ctrl_memEn      (_execute_io_in_q_io_deq_bits_ctrl_memEn),
    .io_in_bits_ctrl_memWen     (_execute_io_in_q_io_deq_bits_ctrl_memWen),
    .io_in_bits_ctrl_memFunct3  (_execute_io_in_q_io_deq_bits_ctrl_memFunct3),
    .io_in_bits_ctrl_op1Sel     (_execute_io_in_q_io_deq_bits_ctrl_op1Sel),
    .io_in_bits_ctrl_op2Sel     (_execute_io_in_q_io_deq_bits_ctrl_op2Sel),
    .io_in_bits_ctrl_isJump     (_execute_io_in_q_io_deq_bits_ctrl_isJump),
    .io_in_bits_ctrl_isBranch   (_execute_io_in_q_io_deq_bits_ctrl_isBranch),
    .io_in_bits_ctrl_isEcall    (_execute_io_in_q_io_deq_bits_ctrl_isEcall),
    .io_in_bits_ctrl_isMret     (_execute_io_in_q_io_deq_bits_ctrl_isMret),
    .io_in_bits_ctrl_isEbreak   (_execute_io_in_q_io_deq_bits_ctrl_isEbreak),
    .io_in_bits_csrAddr         (_execute_io_in_q_io_deq_bits_csrAddr),
    .io_out_ready               (_lsu_io_in_q_io_enq_ready),
    .io_out_valid               (_execute_io_out_valid),
    .io_out_bits_aluResult      (_execute_io_out_bits_aluResult),
    .io_out_bits_memWData       (_execute_io_out_bits_memWData),
    .io_out_bits_pcTarget       (_execute_io_out_bits_pcTarget),
    .io_out_bits_rdAddr         (_execute_io_out_bits_rdAddr),
    .io_out_bits_ctrl_aluOp     (_execute_io_out_bits_ctrl_aluOp),
    .io_out_bits_ctrl_csrOp     (_execute_io_out_bits_ctrl_csrOp),
    .io_out_bits_ctrl_regWen    (_execute_io_out_bits_ctrl_regWen),
    .io_out_bits_ctrl_memEn     (_execute_io_out_bits_ctrl_memEn),
    .io_out_bits_ctrl_memWen    (_execute_io_out_bits_ctrl_memWen),
    .io_out_bits_ctrl_memFunct3 (_execute_io_out_bits_ctrl_memFunct3),
    .io_out_bits_ctrl_op1Sel    (_execute_io_out_bits_ctrl_op1Sel),
    .io_out_bits_ctrl_op2Sel    (_execute_io_out_bits_ctrl_op2Sel),
    .io_out_bits_ctrl_isJump    (_execute_io_out_bits_ctrl_isJump),
    .io_out_bits_ctrl_isBranch  (_execute_io_out_bits_ctrl_isBranch),
    .io_out_bits_ctrl_isEcall   (_execute_io_out_bits_ctrl_isEcall),
    .io_out_bits_ctrl_isMret    (_execute_io_out_bits_ctrl_isMret),
    .io_out_bits_ctrl_isEbreak  (_execute_io_out_bits_ctrl_isEbreak),
    .io_out_bits_redirect       (_execute_io_out_bits_redirect),
    .io_redirect_valid          (_execute_io_redirect_valid),
    .io_redirect_bits           (_execute_io_redirect_bits)
  );
  LSU lsu (
    .clock                     (clock),
    .reset                     (reset),
    .io_in_ready               (_lsu_io_in_ready),
    .io_in_valid               (_lsu_io_in_q_io_deq_valid),
    .io_in_bits_aluResult      (_lsu_io_in_q_io_deq_bits_aluResult),
    .io_in_bits_memWData       (_lsu_io_in_q_io_deq_bits_memWData),
    .io_in_bits_rdAddr         (_lsu_io_in_q_io_deq_bits_rdAddr),
    .io_in_bits_ctrl_regWen    (_lsu_io_in_q_io_deq_bits_ctrl_regWen),
    .io_in_bits_ctrl_memEn     (_lsu_io_in_q_io_deq_bits_ctrl_memEn),
    .io_in_bits_ctrl_memWen    (_lsu_io_in_q_io_deq_bits_ctrl_memWen),
    .io_in_bits_ctrl_memFunct3 (_lsu_io_in_q_io_deq_bits_ctrl_memFunct3),
    .io_out_ready              (_wb_io_in_q_io_enq_ready),
    .io_out_valid              (_lsu_io_out_valid),
    .io_out_bits_wbData        (_lsu_io_out_bits_wbData),
    .io_out_bits_rdAddr        (_lsu_io_out_bits_rdAddr),
    .io_out_bits_regWen        (_lsu_io_out_bits_regWen),
    .io_axi_aw_ready           (io_dmem_aw_ready),
    .io_axi_aw_valid           (io_dmem_aw_valid),
    .io_axi_aw_bits_addr       (io_dmem_aw_bits_addr),
    .io_axi_w_ready            (io_dmem_w_ready),
    .io_axi_w_valid            (io_dmem_w_valid),
    .io_axi_w_bits_data        (io_dmem_w_bits_data),
    .io_axi_w_bits_strb        (io_dmem_w_bits_strb),
    .io_axi_b_ready            (io_dmem_b_ready),
    .io_axi_b_valid            (io_dmem_b_valid),
    .io_axi_ar_ready           (io_dmem_ar_ready),
    .io_axi_ar_valid           (io_dmem_ar_valid),
    .io_axi_ar_bits_addr       (io_dmem_ar_bits_addr),
    .io_axi_r_ready            (io_dmem_r_ready),
    .io_axi_r_valid            (io_dmem_r_valid),
    .io_axi_r_bits_data        (io_dmem_r_bits_data)
  );
  WriteBack wb (
    .io_in_valid       (_wb_io_in_q_io_deq_valid),
    .io_in_bits_wbData (_wb_io_in_q_io_deq_bits_wbData),
    .io_in_bits_rdAddr (_wb_io_in_q_io_deq_bits_rdAddr),
    .io_in_bits_regWen (_wb_io_in_q_io_deq_bits_regWen),
    .io_regWrite_wen   (_wb_io_regWrite_wen),
    .io_regWrite_addr  (_wb_io_regWrite_addr),
    .io_regWrite_data  (_wb_io_regWrite_data)
  );
  SimState simState (
    .clk       (clock),
    .reset     (reset),
    .pc        (_fetch_io_debug_pc),
    .regs_flat
      ({_decode_io_debug_regs_31,
        _decode_io_debug_regs_30,
        _decode_io_debug_regs_29,
        _decode_io_debug_regs_28,
        _decode_io_debug_regs_27,
        _decode_io_debug_regs_26,
        _decode_io_debug_regs_25,
        _decode_io_debug_regs_24,
        _decode_io_debug_regs_23,
        _decode_io_debug_regs_22,
        _decode_io_debug_regs_21,
        _decode_io_debug_regs_20,
        _decode_io_debug_regs_19,
        _decode_io_debug_regs_18,
        _decode_io_debug_regs_17,
        _decode_io_debug_regs_16,
        _decode_io_debug_regs_15,
        _decode_io_debug_regs_14,
        _decode_io_debug_regs_13,
        _decode_io_debug_regs_12,
        _decode_io_debug_regs_11,
        _decode_io_debug_regs_10,
        _decode_io_debug_regs_9,
        _decode_io_debug_regs_8,
        _decode_io_debug_regs_7,
        _decode_io_debug_regs_6,
        _decode_io_debug_regs_5,
        _decode_io_debug_regs_4,
        _decode_io_debug_regs_3,
        _decode_io_debug_regs_2,
        _decode_io_debug_regs_1,
        _decode_io_debug_regs_0})
  );
  Queue2_FetchPacket decode_io_in_q (
    .clock                   (clock),
    .reset                   (reset),
    .io_enq_ready            (_decode_io_in_q_io_enq_ready),
    .io_enq_valid            (_fetch_io_out_valid),
    .io_enq_bits_pc          (_fetch_io_out_bits_pc),
    .io_enq_bits_inst        (_fetch_io_out_bits_inst),
    .io_enq_bits_isException (_fetch_io_out_bits_isException),
    .io_deq_ready            (_decode_io_in_ready),
    .io_deq_valid            (_decode_io_in_q_io_deq_valid),
    .io_deq_bits_pc          (_decode_io_in_q_io_deq_bits_pc),
    .io_deq_bits_inst        (_decode_io_in_q_io_deq_bits_inst),
    .io_deq_bits_isException (/* unused */)
  );
  Queue2_DecodePacket execute_io_in_q (
    .clock                      (clock),
    .reset                      (reset),
    .io_enq_ready               (_execute_io_in_q_io_enq_ready),
    .io_enq_valid               (_decode_io_out_valid),
    .io_enq_bits_pc             (_decode_io_out_bits_pc),
    .io_enq_bits_rs1Data        (_decode_io_out_bits_rs1Data),
    .io_enq_bits_rs2Data        (_decode_io_out_bits_rs2Data),
    .io_enq_bits_imm            (_decode_io_out_bits_imm),
    .io_enq_bits_rdAddr         (_decode_io_out_bits_rdAddr),
    .io_enq_bits_rs1Addr        (_decode_io_out_bits_rs1Addr),
    .io_enq_bits_ctrl_aluOp     (_decode_io_out_bits_ctrl_aluOp),
    .io_enq_bits_ctrl_csrOp     (_decode_io_out_bits_ctrl_csrOp),
    .io_enq_bits_ctrl_regWen    (_decode_io_out_bits_ctrl_regWen),
    .io_enq_bits_ctrl_memEn     (_decode_io_out_bits_ctrl_memEn),
    .io_enq_bits_ctrl_memWen    (_decode_io_out_bits_ctrl_memWen),
    .io_enq_bits_ctrl_memFunct3 (_decode_io_out_bits_ctrl_memFunct3),
    .io_enq_bits_ctrl_op1Sel    (_decode_io_out_bits_ctrl_op1Sel),
    .io_enq_bits_ctrl_op2Sel    (_decode_io_out_bits_ctrl_op2Sel),
    .io_enq_bits_ctrl_isJump    (_decode_io_out_bits_ctrl_isJump),
    .io_enq_bits_ctrl_isBranch  (_decode_io_out_bits_ctrl_isBranch),
    .io_enq_bits_ctrl_isEcall   (_decode_io_out_bits_ctrl_isEcall),
    .io_enq_bits_ctrl_isMret    (_decode_io_out_bits_ctrl_isMret),
    .io_enq_bits_ctrl_isEbreak  (_decode_io_out_bits_ctrl_isEbreak),
    .io_enq_bits_csrAddr        (_decode_io_out_bits_csrAddr),
    .io_deq_ready               (_execute_io_in_ready),
    .io_deq_valid               (_execute_io_in_q_io_deq_valid),
    .io_deq_bits_pc             (_execute_io_in_q_io_deq_bits_pc),
    .io_deq_bits_rs1Data        (_execute_io_in_q_io_deq_bits_rs1Data),
    .io_deq_bits_rs2Data        (_execute_io_in_q_io_deq_bits_rs2Data),
    .io_deq_bits_imm            (_execute_io_in_q_io_deq_bits_imm),
    .io_deq_bits_rdAddr         (_execute_io_in_q_io_deq_bits_rdAddr),
    .io_deq_bits_rs1Addr        (_execute_io_in_q_io_deq_bits_rs1Addr),
    .io_deq_bits_ctrl_aluOp     (_execute_io_in_q_io_deq_bits_ctrl_aluOp),
    .io_deq_bits_ctrl_csrOp     (_execute_io_in_q_io_deq_bits_ctrl_csrOp),
    .io_deq_bits_ctrl_regWen    (_execute_io_in_q_io_deq_bits_ctrl_regWen),
    .io_deq_bits_ctrl_memEn     (_execute_io_in_q_io_deq_bits_ctrl_memEn),
    .io_deq_bits_ctrl_memWen    (_execute_io_in_q_io_deq_bits_ctrl_memWen),
    .io_deq_bits_ctrl_memFunct3 (_execute_io_in_q_io_deq_bits_ctrl_memFunct3),
    .io_deq_bits_ctrl_op1Sel    (_execute_io_in_q_io_deq_bits_ctrl_op1Sel),
    .io_deq_bits_ctrl_op2Sel    (_execute_io_in_q_io_deq_bits_ctrl_op2Sel),
    .io_deq_bits_ctrl_isJump    (_execute_io_in_q_io_deq_bits_ctrl_isJump),
    .io_deq_bits_ctrl_isBranch  (_execute_io_in_q_io_deq_bits_ctrl_isBranch),
    .io_deq_bits_ctrl_isEcall   (_execute_io_in_q_io_deq_bits_ctrl_isEcall),
    .io_deq_bits_ctrl_isMret    (_execute_io_in_q_io_deq_bits_ctrl_isMret),
    .io_deq_bits_ctrl_isEbreak  (_execute_io_in_q_io_deq_bits_ctrl_isEbreak),
    .io_deq_bits_csrAddr        (_execute_io_in_q_io_deq_bits_csrAddr)
  );
  Queue2_ExecutePacket lsu_io_in_q (
    .clock                      (clock),
    .reset                      (reset),
    .io_enq_ready               (_lsu_io_in_q_io_enq_ready),
    .io_enq_valid               (_execute_io_out_valid),
    .io_enq_bits_aluResult      (_execute_io_out_bits_aluResult),
    .io_enq_bits_memWData       (_execute_io_out_bits_memWData),
    .io_enq_bits_pcTarget       (_execute_io_out_bits_pcTarget),
    .io_enq_bits_rdAddr         (_execute_io_out_bits_rdAddr),
    .io_enq_bits_ctrl_aluOp     (_execute_io_out_bits_ctrl_aluOp),
    .io_enq_bits_ctrl_csrOp     (_execute_io_out_bits_ctrl_csrOp),
    .io_enq_bits_ctrl_regWen    (_execute_io_out_bits_ctrl_regWen),
    .io_enq_bits_ctrl_memEn     (_execute_io_out_bits_ctrl_memEn),
    .io_enq_bits_ctrl_memWen    (_execute_io_out_bits_ctrl_memWen),
    .io_enq_bits_ctrl_memFunct3 (_execute_io_out_bits_ctrl_memFunct3),
    .io_enq_bits_ctrl_op1Sel    (_execute_io_out_bits_ctrl_op1Sel),
    .io_enq_bits_ctrl_op2Sel    (_execute_io_out_bits_ctrl_op2Sel),
    .io_enq_bits_ctrl_isJump    (_execute_io_out_bits_ctrl_isJump),
    .io_enq_bits_ctrl_isBranch  (_execute_io_out_bits_ctrl_isBranch),
    .io_enq_bits_ctrl_isEcall   (_execute_io_out_bits_ctrl_isEcall),
    .io_enq_bits_ctrl_isMret    (_execute_io_out_bits_ctrl_isMret),
    .io_enq_bits_ctrl_isEbreak  (_execute_io_out_bits_ctrl_isEbreak),
    .io_enq_bits_redirect       (_execute_io_out_bits_redirect),
    .io_deq_ready               (_lsu_io_in_ready),
    .io_deq_valid               (_lsu_io_in_q_io_deq_valid),
    .io_deq_bits_aluResult      (_lsu_io_in_q_io_deq_bits_aluResult),
    .io_deq_bits_memWData       (_lsu_io_in_q_io_deq_bits_memWData),
    .io_deq_bits_rdAddr         (_lsu_io_in_q_io_deq_bits_rdAddr),
    .io_deq_bits_ctrl_regWen    (_lsu_io_in_q_io_deq_bits_ctrl_regWen),
    .io_deq_bits_ctrl_memEn     (_lsu_io_in_q_io_deq_bits_ctrl_memEn),
    .io_deq_bits_ctrl_memWen    (_lsu_io_in_q_io_deq_bits_ctrl_memWen),
    .io_deq_bits_ctrl_memFunct3 (_lsu_io_in_q_io_deq_bits_ctrl_memFunct3)
  );
  Queue2_MemoryPacket wb_io_in_q (
    .clock              (clock),
    .reset              (reset),
    .io_enq_ready       (_wb_io_in_q_io_enq_ready),
    .io_enq_valid       (_lsu_io_out_valid),
    .io_enq_bits_wbData (_lsu_io_out_bits_wbData),
    .io_enq_bits_rdAddr (_lsu_io_out_bits_rdAddr),
    .io_enq_bits_regWen (_lsu_io_out_bits_regWen),
    .io_deq_valid       (_wb_io_in_q_io_deq_valid),
    .io_deq_bits_wbData (_wb_io_in_q_io_deq_bits_wbData),
    .io_deq_bits_rdAddr (_wb_io_in_q_io_deq_bits_rdAddr),
    .io_deq_bits_regWen (_wb_io_in_q_io_deq_bits_regWen)
  );
endmodule

