questão 28
alguns sistemas com memória virtual utilizam uma técnica chamada de paginação. nesses sistemas, 
existe um conjunto de endereços de memória, denominados endereços virtuais, que são gerados durante 
a execução dos programas, com o uso de indexação, de registradores-base, de registradores-segmento 
ou de outras técnicas. um endereço virtual é dividido em número de página virtual e deslocamento. 
o número de página virtual é usado como índice dentro da tabela de páginas para encontrar o  
quadro correspondente. o endereço físico de memória é a concatenação entre o endereço do quadro 
com o deslocamento do endereço virtual.
um mecanismo denominado tlb (do inglês, translation lookaside buffer), tipicamente implementado 
em hardware, fornece auxílio durante a atividade de mapeamento de endereços virtuais para 
endereços físicos sem passar pela tabela de página. a função do tlb é agilizar o processo de tradução 
de endereços lógicos para físicos.
tanenbaum, a. s. sistemas operacionais modernos. 3. ed. são paulo: pearson prentice hall, 2009 (adaptado).
com relação à memória paginada, avalie as asserções a seguir e a relação proposta entre elas.
i.	 quando um processo é escalonado para execução, tanto a mmu (memory management unit) 
quanto o tlb são reconfigurados para o novo processo.
porque
ii.	 para livrar-se de resíduos do processo executado anteriormente, a tabela de páginas do novo 
processo deve tornar-se a tabela atual, o que, em geral, é feito por meio da cópia da tabela ou de 
um ponteiro para ela em registradores em hardware.
a respeito dessas asserções, assinale a opção correta.
a	 as asserções i e ii são proposições verdadeiras, e a ii é uma justificativa correta da i.
b	 as asserções i e ii são proposições verdadeiras, mas a ii não é uma justificativa correta da i.
c	 a asserção i é uma proposição verdadeira, e a ii é uma proposição falsa.
d	 a asserção i é uma proposição falsa, e a ii é uma proposição verdadeira.
e	 as asserções i e ii são proposições falsas.
*r08202331*
validinep2023validinep2023validinep2023validinep2023validin3p2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023
validinep2023validinep2023validin3p2023validinep2023validinep2validinep

32
engenharia de computação