数字电路设计中，经常需要存储数据或者指令，如果使用寄存器来存储，会使整个电路面积和功耗都变大，因此引入存储器来解决此问题；在FPGA中，已经有成熟的存储器IP，可以直接来使用；

## 1 存储IP建立

Ø 同理时钟IP，在右侧弹出的IP Catalog对话框里，搜索需要的IP，如memory，然后选择Block Memory Generator；

<center><img src="../s3-10.png" width = 500></center>                           

 

Ø 在弹出的Customize IP对话框里，定制IP；首先给IP命名，如sample_mem，然后再在Basic标签页，将Memory类型配置为Single Port RAM，其他保持默认即可

  <center><img src="../s3-11.png" width = 500></center>

 

Ø 在Port A Options标签页，配置RAM的位宽（Width）和深度（Depth），以及对RAM的输出做出如下配置，最后点击OK；

  <center><img src="../s3-12.png" width = 500></center>

 

Ø 在弹出来的生成IP界面，选择Generate；

  <center><img src="../s3-13.png" width = 400></center>

 

Ø 当IP综合完成后，在Design Sources中就出现了刚刚创建的RAM IP，sample_mem；

  <center><img src="../s3-14.png" width = 400></center>

 

## 2 存储IP集成

Ø 创建好IP后，需要例化，才能使用，时钟IP clk_div的例化如下：

 <center><img src="../s3-15.png" width = 300></center> 

注：IP的例化名需要与IP名相同，且例化端口需要与IP提供的端口名相同；

 

Ø 例化好后，在Design Sources里会发现，生成的IP已经被集成进去

  <center><img src="../s3-16.png" width = 400></center>

 

## 3 存储IP时序

Ø **写时序**

  <center><img src="../s3-17.png" width = 500></center>

上图时序描述了对存储器的两次写操作，地址分别为0x00和0x02，写数据分别为0x12和0x34；写操作须保持存储器使能信号ena为1，写使能信号wea为1，且ena、wea、addra、din在同一个时钟周期有效；

 

Ø **读时序**

  <center><img src="../s3-18.png" width = 500></center>

上图时序描述了对存储器的两次读操作，地址分别为0x00和0x02；读操作须保持存储器使能信号ena为1，写使能信号wea为0，且ena、wea、addra在同一个时钟周期有效；读数据在读操作发起的下一个时钟周期有效，且保持一个时钟周期；

 

