fpu2っていうmoduleが順序回路化したFPUです.

・fsqrtを実装しました. 精度は, 5110通りのテストケースのうち5081通りはverilogの$sqrtと一致していて, 残りの29通りについてもLSB1bit分の差しか無かったんだけど, もしこの1bit分の差によって大きな問題があるようだったら教えてください.
・fdivも近似使って書き換えました. 精度は26449000通りのテストケースのうち496通りだけがLSB1bit分差が出るんだけど, 差が出るのは全部答えが非正規化数になるときなので, 非正規化数を扱わなくていいなら問題ないと思います.
・どの演算も3クロックで答えが出るようにしていて, パイプライン処理ができるようにしたつもりです.


入力:
op1	元の命令の31-26bit
fmt	元の命令の25-21bit
x1	fs(元の命令の15-11bitに書かれているレジスタ)の値
x2	ft(元の命令の20-16bitに書かれているレジスタ)の値
op2	元の命令の5-0bit
clk	クロック
rstn	リセット信号. 最初だけ0にして, 演算している間はずっと1にしてほしい

出力:
y	返り値
exception	例外用, 0000:ok, 0--1:overflow, 0-1-:nan, 01--:div0, 1000:invalid op


非正規化数にも対応.



fcmp.vはver1と変わってないです.
