{
   ExpandedHierarchyInLayout: "",
   guistr: "# # String gsaved with Nlview 6.8.5  2018-01-30 bk=1.4354 VDI=40 GEI=35 GUI=JA:1.6 non-TLS
#  -string -flagsOSRD
preplace port JD3 -pg 1 -y 210 -defaultsOSRD
preplace port JD4 -pg 1 -y 210 -defaultsOSRD
preplace port UART2_TXD_IN -pg 1 -y 10 -defaultsOSRD
preplace port UART_TXD_IN -pg 1 -y -30 -defaultsOSRD
preplace port JB1 -pg 1 -y 80 -defaultsOSRD
preplace port UART_RXD_OUT -pg 1 -y 120 -defaultsOSRD
preplace port CPU_RESETN -pg 1 -y 60 -defaultsOSRD
preplace port JB2 -pg 1 -y 100 -defaultsOSRD
preplace port JB3 -pg 1 -y 60 -defaultsOSRD
preplace port UART2_RXD_OUT -pg 1 -y 140 -defaultsOSRD
preplace port JB4 -pg 1 -y 120 -defaultsOSRD
preplace port JD9 -pg 1 -y 250 -defaultsOSRD
preplace port CLK100MHZ -pg 1 -y 40 -defaultsOSRD
preplace port JB7 -pg 1 -y 140 -defaultsOSRD
preplace port DDR2_SDRAM -pg 1 -y 40 -defaultsOSRD
preplace port JD10 -pg 1 -y 240 -defaultsOSRD
preplace port JB8 -pg 1 -y 160 -defaultsOSRD
preplace portBus PWM_OUT -pg 1 -y 160 -defaultsOSRD
preplace portBus beeper_out -pg 1 -y 1300 -defaultsOSRD
preplace portBus GPIO_OUT -pg 1 -y 80 -defaultsOSRD
preplace inst PWM_w_Int_0 -pg 1 -lvl 3 -y 1290 -defaultsOSRD
preplace inst axi_uart16550_3 -pg 1 -lvl 2 -y 1230 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 1 -y 880 -defaultsOSRD
preplace inst mig_7series_0 -pg 1 -lvl 2 -y 1620 -defaultsOSRD
preplace inst axi_intc_0 -pg 1 -lvl 3 -y 1140 -defaultsOSRD
preplace inst xlconstant_1 -pg 1 -lvl 1 -y 980 -defaultsOSRD
preplace inst MIPS_MicroAptiv_UP_0 -pg 1 -lvl 3 -y 110 -defaultsOSRD
preplace inst xlconstant_2 -pg 1 -lvl 1 -y 1080 -defaultsOSRD
preplace inst xlconstant_3 -pg 1 -lvl 2 -y 620 -defaultsOSRD
preplace inst util_vector_logic_0 -pg 1 -lvl 2 -y 1860 -defaultsOSRD
preplace inst axi_gpio_0 -pg 1 -lvl 3 -y 990 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 1 -y 280 -defaultsOSRD
preplace inst xlconstant_4 -pg 1 -lvl 1 -y 760 -defaultsOSRD
preplace inst util_vector_logic_1 -pg 1 -lvl 2 -y 1960 -defaultsOSRD
preplace inst blk_mem_gen_0 -pg 1 -lvl 2 -y 1360 -defaultsOSRD
preplace inst ahblite_axi_bridge_0 -pg 1 -lvl 3 -y 590 -defaultsOSRD
preplace inst xlconcat_1 -pg 1 -lvl 1 -y 570 -defaultsOSRD
preplace inst util_vector_logic_2 -pg 1 -lvl 1 -y 60 -defaultsOSRD
preplace inst PWM_Int_4_0 -pg 1 -lvl 3 -y 370 -defaultsOSRD
preplace inst axi_interconnect_0 -pg 1 -lvl 2 -y 280 -defaultsOSRD
preplace inst clk_wiz_0 -pg 1 -lvl 2 -y 1470 -defaultsOSRD
preplace inst axi_uart16550_0 -pg 1 -lvl 2 -y 750 -defaultsOSRD
preplace inst axi_uart16550_1 -pg 1 -lvl 2 -y 910 -defaultsOSRD
preplace inst axi_bram_ctrl_0 -pg 1 -lvl 3 -y 810 -defaultsOSRD
preplace inst axi_uart16550_2 -pg 1 -lvl 2 -y 1070 -defaultsOSRD
preplace inst util_ds_buf_0 -pg 1 -lvl 2 -y 1760 -defaultsOSRD
preplace netloc axi_interconnect_0_M09_AXI 1 2 1 1070
preplace netloc axi_uart16550_3_ip2intc_irpt 1 0 3 100 2080 NJ 2080 950
preplace netloc xlconstant_1_dout 1 0 2 140 410 460
preplace netloc sin_1 1 0 3 50J 2100 NJ 2100 1050
preplace netloc MIPS_MicroAptiv_UP_0_HCLK 1 1 3 570 -110 1130 -70 1590
preplace netloc EJ_TDI_1 1 0 3 10J -170 NJ -170 1260
preplace netloc mig_7series_0_DDR2 1 2 2 1160 -40 1640J
preplace netloc sin_0_1 1 0 3 20J 2090 NJ 2090 1000
preplace netloc UART2_TXD_IN_1 1 0 3 40J 0 510J 2050 970
preplace netloc xlconstant_2_dout 1 1 2 540 -80 1190J
preplace netloc axi_uart16550_1_sout 1 2 2 1100 -50 1630J
preplace netloc axi_bram_ctrl_0_BRAM_PORTA 1 1 3 630J 2030 NJ 2030 1570
preplace netloc axi_interconnect_0_M02_AXI 1 1 2 640 -30 1020
preplace netloc xlconcat_1_dout 1 1 2 500J -100 1150
preplace netloc util_vector_logic_0_Res 1 2 1 1200
preplace netloc axi_uart16550_0_sout 1 2 2 1080 -60 1650J
preplace netloc axi_uart16550_0_ip2intc_irpt 1 0 3 140 2060 NJ 2060 1010
preplace netloc SI_ColdReset_1 1 0 2 80J 150 470
preplace netloc EJ_TCK_1 1 0 2 NJ 120 530
preplace netloc axi_uart16550_2_sout 1 2 2 1190J 260 1680J
preplace netloc EJ_TRST_N_1 1 0 3 30J -150 NJ -150 1230
preplace netloc axi_interconnect_0_M07_AXI 1 1 2 610 -50 1040
preplace netloc axi_uart16550_3_sout 1 2 2 1180J 250 NJ
preplace netloc PWM_Int_4_0_output_io 1 3 1 1670
preplace netloc mig_7series_0_ui_clk 1 1 2 590 2120 960
preplace netloc axi_interconnect_0_M08_AXI 1 1 2 620 -40 1030
preplace netloc axi_interconnect_0_M04_AXI 1 2 1 1140
preplace netloc xlconstant_0_dout 1 1 2 550 -70 970J
preplace netloc xlconcat_0_dout 1 1 2 480 -120 1240J
preplace netloc axi_gpio_0_gpio_io_o 1 3 1 1660J
preplace netloc MIPS_MicroAptiv_UP_0_EJ_TDO 1 3 1 1620
preplace netloc ahblite_axi_bridge_0_M_AXI 1 1 3 630J -90 NJ -90 1600
preplace netloc clk_wiz_0_clk_out1 1 2 1 1170
preplace netloc axi_interconnect_0_M05_AXI 1 2 1 1090
preplace netloc axi_interconnect_0_M00_AXI 1 2 1 1120
preplace netloc xlconstant_4_dout 1 0 2 120 700 450
preplace netloc mig_7series_0_ui_clk_sync_rst 1 0 3 90 2140 NJ 2140 1030
preplace netloc clk_wiz_0_clk_out2 1 1 2 640 2110 980
preplace netloc EJ_TMS_1 1 0 3 20J -160 NJ -160 1250
preplace netloc CLK100MHZ_1 1 0 2 60J 130 520
preplace netloc axi_interconnect_0_M01_AXI 1 2 1 1110
preplace netloc PWM_w_Int_0_LEDs 1 3 1 N
preplace netloc util_vector_logic_2_Res 1 1 1 560
preplace netloc util_vector_logic_1_Res 1 2 1 1220
preplace netloc ahblite_axi_bridge_0_s_ahb_hready_out 1 2 2 1280 450 1580
preplace netloc axi_interconnect_0_M06_AXI 1 1 2 650 -20 1010
preplace netloc sin_1_1 1 0 3 70J -140 NJ -140 1060
preplace netloc util_ds_buf_0_BUFG_O 1 2 1 1210
preplace netloc axi_intc_0_irq 1 0 4 130 -130 NJ -130 NJ -130 1610
preplace netloc SI_Reset_1 1 0 2 40J 140 490
preplace netloc MIPS_MicroAptiv_UP_0_HRESETn 1 1 3 600 2040 1240 270 1570
preplace netloc axi_interconnect_0_M03_AXI 1 1 2 650 2020 1020
preplace netloc MIPS_MicroAptiv_UP_0_ahblite 1 2 2 1270 -30 1580
preplace netloc axi_uart16550_2_ip2intc_irpt 1 0 3 110 2130 NJ 2130 1040
preplace netloc axi_uart16550_1_ip2intc_irpt 1 0 3 130 2070 NJ 2070 990
preplace netloc xlconstant_3_dout 1 1 2 580 -60 1050
levelinfo -pg 1 -10 300 800 1430 1930 -top -180 -bot 2880
",
}
0
