TimeQuest Timing Analyzer report for master_serial
Mon Feb 18 16:48:47 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk2'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk2'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk2'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk2'
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk2'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk2'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk2'
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk2'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk2'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; master_serial                                                     ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }  ;
; clk2       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 431.78 MHz ; 250.0 MHz       ; clk2       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 501.25 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk2  ; -1.316 ; -27.923            ;
; clk   ; -0.995 ; -9.161             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk2  ; 0.278 ; 0.000              ;
; clk   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk2  ; -3.000 ; -42.000                          ;
; clk   ; -3.000 ; -24.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk2'                                                                                                                    ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.316 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.249      ;
; -1.316 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.249      ;
; -1.298 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.231      ;
; -1.298 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.231      ;
; -1.298 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.231      ;
; -1.298 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.231      ;
; -1.298 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.231      ;
; -1.298 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.231      ;
; -1.298 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.231      ;
; -1.298 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.231      ;
; -1.298 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.231      ;
; -1.251 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.184      ;
; -1.251 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.184      ;
; -1.251 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.184      ;
; -1.251 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.184      ;
; -1.251 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.184      ;
; -1.251 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.184      ;
; -1.251 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.184      ;
; -1.251 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.184      ;
; -1.251 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.062     ; 2.184      ;
; -1.246 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.063     ; 2.178      ;
; -1.246 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.063     ; 2.178      ;
; -1.246 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.063     ; 2.178      ;
; -1.246 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.063     ; 2.178      ;
; -1.246 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.063     ; 2.178      ;
; -1.246 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.063     ; 2.178      ;
; -1.246 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.063     ; 2.178      ;
; -1.246 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.063     ; 2.178      ;
; -1.246 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.063     ; 2.178      ;
; -1.137 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.061     ; 2.071      ;
; -1.118 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.061     ; 2.052      ;
; -1.053 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.061     ; 1.987      ;
; -1.040 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.973      ;
; -1.040 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.973      ;
; -1.040 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.973      ;
; -1.040 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.973      ;
; -1.040 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.973      ;
; -1.033 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.061     ; 1.967      ;
; -1.028 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.961      ;
; -1.028 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.961      ;
; -1.028 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.961      ;
; -1.028 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.961      ;
; -1.028 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.961      ;
; -1.025 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.958      ;
; -1.012 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.061     ; 1.946      ;
; -0.975 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.908      ;
; -0.975 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.908      ;
; -0.975 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.908      ;
; -0.975 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.908      ;
; -0.975 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.908      ;
; -0.965 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.060     ; 1.900      ;
; -0.947 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.061     ; 1.881      ;
; -0.913 ; serial_receiver:inst3|receiv_flg   ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.061     ; 1.847      ;
; -0.905 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.838      ;
; -0.873 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.806      ;
; -0.868 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.801      ;
; -0.840 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.773      ;
; -0.827 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.061     ; 1.761      ;
; -0.820 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.753      ;
; -0.820 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.753      ;
; -0.820 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.753      ;
; -0.820 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.753      ;
; -0.820 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.753      ;
; -0.820 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.753      ;
; -0.820 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.753      ;
; -0.820 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.753      ;
; -0.820 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.753      ;
; -0.811 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.061     ; 1.745      ;
; -0.809 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.060     ; 1.744      ;
; -0.793 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.060     ; 1.728      ;
; -0.791 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.724      ;
; -0.765 ; serial_receiver:inst3|state.ST_7   ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.059     ; 1.701      ;
; -0.754 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 1.000        ; 0.266      ; 2.015      ;
; -0.749 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.682      ;
; -0.749 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.682      ;
; -0.749 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.682      ;
; -0.749 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.682      ;
; -0.749 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.682      ;
; -0.744 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.060     ; 1.679      ;
; -0.721 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.061     ; 1.655      ;
; -0.713 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 1.000        ; 0.266      ; 1.974      ;
; -0.695 ; inst12                             ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.628      ;
; -0.695 ; inst12                             ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.628      ;
; -0.695 ; inst12                             ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.628      ;
; -0.695 ; inst12                             ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.062     ; 1.628      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.995 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.929      ;
; -0.984 ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.918      ;
; -0.960 ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.894      ;
; -0.854 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.788      ;
; -0.841 ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.775      ;
; -0.829 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.763      ;
; -0.813 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.061     ; 1.747      ;
; -0.800 ; serial_transmitter:inst|byte_bf[1] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.734      ;
; -0.796 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.730      ;
; -0.796 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.730      ;
; -0.796 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.730      ;
; -0.796 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.730      ;
; -0.796 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.730      ;
; -0.796 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.730      ;
; -0.796 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.730      ;
; -0.778 ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.712      ;
; -0.771 ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.705      ;
; -0.761 ; serial_transmitter:inst|byte_bf[7] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.695      ;
; -0.735 ; serial_transmitter:inst|byte_bf[5] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.669      ;
; -0.702 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.636      ;
; -0.687 ; serial_transmitter:inst|byte_bf[4] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.621      ;
; -0.681 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.615      ;
; -0.669 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.603      ;
; -0.669 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.603      ;
; -0.669 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.603      ;
; -0.669 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.603      ;
; -0.669 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.603      ;
; -0.669 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.603      ;
; -0.669 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.603      ;
; -0.658 ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.592      ;
; -0.614 ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.548      ;
; -0.567 ; serial_transmitter:inst|byte_bf[6] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.501      ;
; -0.499 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.061     ; 1.433      ;
; -0.493 ; serial_transmitter:inst|byte_bf[3] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.427      ;
; -0.492 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.426      ;
; -0.460 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.394      ;
; -0.445 ; serial_transmitter:inst|byte_bf[2] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.379      ;
; -0.365 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.299      ;
; -0.325 ; serial_transmitter:inst|byte_bf[0] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.061     ; 1.259      ;
; -0.319 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 1.000        ; -0.061     ; 1.253      ;
; -0.300 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.061     ; 1.234      ;
; -0.223 ; serial_transmitter:inst|ready      ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.061     ; 1.157      ;
; 0.088  ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|state.ST_1 ; clk          ; clk         ; 1.000        ; -0.061     ; 0.846      ;
; 0.093  ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|state.ST_2 ; clk          ; clk         ; 1.000        ; -0.061     ; 0.841      ;
; 0.093  ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|state.ST_3 ; clk          ; clk         ; 1.000        ; -0.061     ; 0.841      ;
; 0.094  ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|state.ST_4 ; clk          ; clk         ; 1.000        ; -0.061     ; 0.840      ;
; 0.098  ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|state.ST_7 ; clk          ; clk         ; 1.000        ; -0.061     ; 0.836      ;
; 0.106  ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|state.ST_6 ; clk          ; clk         ; 1.000        ; -0.061     ; 0.828      ;
; 0.109  ; serial_transmitter:inst|state.STOP ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 1.000        ; -0.061     ; 0.825      ;
; 0.223  ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|state.STOP ; clk          ; clk         ; 1.000        ; -0.061     ; 0.711      ;
; 0.236  ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|state.ST_5 ; clk          ; clk         ; 1.000        ; -0.061     ; 0.698      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk2'                                                                                                                    ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.278 ; serial_receiver:inst3|byte_bf[5]   ; serial_receiver:inst3|byte_out[5]  ; clk2         ; clk2        ; 0.000        ; 0.402      ; 0.837      ;
; 0.343 ; serial_receiver:inst3|ready        ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.077      ; 0.577      ;
; 0.345 ; serial_receiver:inst3|timeout      ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; serial_receiver:inst3|byte_bf[7]   ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; serial_receiver:inst3|byte_bf[6]   ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; serial_receiver:inst3|byte_bf[4]   ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; serial_receiver:inst3|byte_bf[3]   ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; serial_receiver:inst3|byte_bf[2]   ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; serial_receiver:inst3|byte_bf[1]   ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; serial_receiver:inst3|byte_bf[0]   ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; serial_receiver:inst3|byte_bf[5]   ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.577      ;
; 0.395 ; serial_receiver:inst3|state.ST_0   ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; serial_receiver:inst3|state.ST_2   ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; serial_receiver:inst3|state.ST_6   ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; serial_receiver:inst3|state.ST_5   ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.614      ;
; 0.420 ; serial_receiver:inst3|state.ST_7   ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 0.980      ;
; 0.426 ; serial_receiver:inst3|state.ST_6   ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 0.986      ;
; 0.426 ; serial_receiver:inst3|state.ST_2   ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 0.986      ;
; 0.435 ; serial_receiver:inst3|state.ST_4   ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 0.995      ;
; 0.454 ; serial_receiver:inst3|state.ST_3   ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.014      ;
; 0.457 ; serial_receiver:inst3|state.ST_0   ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.017      ;
; 0.461 ; serial_receiver:inst3|state.ST_1   ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.021      ;
; 0.465 ; inst12                             ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.025      ;
; 0.465 ; inst12                             ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.025      ;
; 0.466 ; inst12                             ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.026      ;
; 0.466 ; inst12                             ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.026      ;
; 0.467 ; inst12                             ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.027      ;
; 0.471 ; inst12                             ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.031      ;
; 0.471 ; inst12                             ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.031      ;
; 0.486 ; serial_transmitter:inst|tx         ; inst11                             ; clk          ; clk2        ; 0.000        ; 0.083      ; 0.766      ;
; 0.489 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.049      ;
; 0.497 ; serial_receiver:inst3|byte_bf[3]   ; serial_receiver:inst3|byte_out[3]  ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.729      ;
; 0.499 ; serial_receiver:inst3|state.ST_1   ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.717      ;
; 0.499 ; serial_receiver:inst3|state.ST_4   ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.717      ;
; 0.500 ; serial_receiver:inst3|state.ST_3   ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.718      ;
; 0.501 ; serial_receiver:inst3|byte_bf[4]   ; serial_receiver:inst3|byte_out[4]  ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.733      ;
; 0.502 ; serial_receiver:inst3|byte_bf[7]   ; serial_receiver:inst3|byte_out[7]  ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.734      ;
; 0.523 ; serial_receiver:inst3|byte_bf[6]   ; serial_receiver:inst3|byte_out[6]  ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.755      ;
; 0.524 ; serial_receiver:inst3|byte_bf[1]   ; serial_receiver:inst3|byte_out[1]  ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.756      ;
; 0.573 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.792      ;
; 0.584 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.452      ; 1.193      ;
; 0.606 ; serial_receiver:inst3|byte_bf[2]   ; serial_receiver:inst3|byte_out[2]  ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.838      ;
; 0.616 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.835      ;
; 0.631 ; inst12                             ; serial_receiver:inst3|pre_strb     ; clk2         ; clk2        ; 0.000        ; 0.063      ; 0.851      ;
; 0.631 ; serial_receiver:inst3|byte_bf[0]   ; serial_receiver:inst3|byte_out[0]  ; clk2         ; clk2        ; 0.000        ; 0.075      ; 0.863      ;
; 0.649 ; inst12                             ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.867      ;
; 0.707 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.926      ;
; 0.707 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.452      ; 1.316      ;
; 0.710 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.929      ;
; 0.725 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.944      ;
; 0.731 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.950      ;
; 0.763 ; serial_receiver:inst3|state.0000   ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.060      ; 0.980      ;
; 0.764 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.402      ; 1.323      ;
; 0.765 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.984      ;
; 0.765 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.402      ; 1.324      ;
; 0.765 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.402      ; 1.324      ;
; 0.765 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.402      ; 1.324      ;
; 0.765 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.402      ; 1.324      ;
; 0.766 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.402      ; 1.325      ;
; 0.766 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.402      ; 1.325      ;
; 0.788 ; serial_receiver:inst3|receiv_flg   ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.007      ;
; 0.811 ; inst12                             ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.063      ; 1.031      ;
; 0.815 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.032      ;
; 0.815 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.032      ;
; 0.819 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.036      ;
; 0.819 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.452      ; 1.428      ;
; 0.847 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.066      ;
; 0.875 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 0.000        ; 0.063      ; 1.095      ;
; 0.896 ; inst11                             ; inst12                             ; clk2         ; clk2        ; 0.000        ; 0.058      ; 1.111      ;
; 0.946 ; serial_receiver:inst3|state.ST_5   ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.063      ; 1.166      ;
; 0.947 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.451      ; 1.555      ;
; 0.953 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.513      ;
; 0.954 ; serial_receiver:inst3|pre_strb     ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.171      ;
; 0.957 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.176      ;
; 0.958 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.450      ; 1.565      ;
; 0.959 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.178      ;
; 0.972 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 0.000        ; 0.063      ; 1.192      ;
; 0.985 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.204      ;
; 0.986 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.205      ;
; 0.994 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.213      ;
; 0.995 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.214      ;
; 0.996 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.213      ;
; 0.996 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.215      ;
; 0.997 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.214      ;
; 0.997 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.216      ;
; 1.000 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 0.000        ; 0.061      ; 1.218      ;
; 1.001 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.218      ;
; 1.002 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.219      ;
; 1.007 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 0.000        ; 0.063      ; 1.227      ;
; 1.008 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 0.000        ; 0.061      ; 1.226      ;
; 1.025 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.242      ;
; 1.026 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.452      ; 1.635      ;
; 1.027 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.244      ;
; 1.032 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.403      ; 1.592      ;
; 1.037 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[7]  ; clk2         ; clk2        ; 0.000        ; 0.401      ; 1.595      ;
; 1.037 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[6]  ; clk2         ; clk2        ; 0.000        ; 0.401      ; 1.595      ;
; 1.037 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[5]  ; clk2         ; clk2        ; 0.000        ; 0.401      ; 1.595      ;
; 1.037 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[4]  ; clk2         ; clk2        ; 0.000        ; 0.401      ; 1.595      ;
; 1.037 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[3]  ; clk2         ; clk2        ; 0.000        ; 0.401      ; 1.595      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; serial_transmitter:inst|ready      ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.382 ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|state.ST_5 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.390 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|state.STOP ; clk          ; clk         ; 0.000        ; 0.061      ; 0.608      ;
; 0.485 ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|state.ST_7 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.703      ;
; 0.487 ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|state.ST_4 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.705      ;
; 0.490 ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|state.ST_3 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.708      ;
; 0.511 ; serial_transmitter:inst|state.STOP ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.729      ;
; 0.522 ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|state.ST_6 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.740      ;
; 0.531 ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|state.ST_2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.749      ;
; 0.534 ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|state.ST_1 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.752      ;
; 0.817 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.035      ;
; 0.873 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.091      ;
; 0.908 ; serial_transmitter:inst|byte_bf[0] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.126      ;
; 0.922 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.140      ;
; 0.971 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.189      ;
; 1.040 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.258      ;
; 1.063 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.281      ;
; 1.071 ; serial_transmitter:inst|byte_bf[2] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.289      ;
; 1.085 ; serial_transmitter:inst|byte_bf[3] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.303      ;
; 1.096 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.314      ;
; 1.122 ; serial_transmitter:inst|byte_bf[6] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.239 ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.457      ;
; 1.242 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.460      ;
; 1.258 ; serial_transmitter:inst|byte_bf[4] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.476      ;
; 1.272 ; serial_transmitter:inst|byte_bf[5] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.490      ;
; 1.285 ; serial_transmitter:inst|byte_bf[7] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.503      ;
; 1.287 ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.505      ;
; 1.300 ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.518      ;
; 1.312 ; serial_transmitter:inst|byte_bf[1] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.530      ;
; 1.325 ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.543      ;
; 1.343 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.561      ;
; 1.343 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.561      ;
; 1.343 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.561      ;
; 1.343 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.561      ;
; 1.343 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.561      ;
; 1.343 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.561      ;
; 1.343 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.561      ;
; 1.387 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.605      ;
; 1.415 ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.633      ;
; 1.461 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.679      ;
; 1.468 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.512 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.730      ;
; 1.528 ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.746      ;
; 1.532 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.750      ;
; 1.570 ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.788      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk2'                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk2  ; Rise       ; clk2                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; inst11                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; inst12                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|parity_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|pre_strb     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|ready        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|receiv_flg   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.0000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.START  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.STOP   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_5   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_6   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_7   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|timeout      ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|ready        ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[0]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[1]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[2]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[3]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[4]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[6]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[7]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|timeout      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; inst11                             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; inst12                             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[5]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[0] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[1] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[2] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[3] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[4] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|parity_clk   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|pre_strb     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|receiv_flg   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.0000   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.START  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.STOP   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_0   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_1   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_2   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_3   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_4   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_5   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_6   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_7   ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|ready|clk                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; clk2~input|o                       ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[0]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[1]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[2]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[3]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[4]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[6]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[7]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[0]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[1]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[2]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[3]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[4]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[5]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[6]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[7]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|timeout|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst11|clk                         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst12|clk                         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[5]|clk               ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|pre_strb   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|ready      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.0000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.STOP ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|tx         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[0] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[1] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[2] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[3] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[4] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[5] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[7] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|pre_strb   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.0000 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_0 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_2 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_3 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_4 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_5 ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[6] ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|ready      ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.STOP ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_1 ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_6 ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_7 ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|tx         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                        ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[0]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[1]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[2]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[3]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[4]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[5]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[6]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[7]|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|pre_strb|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|ready|clk                     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.0000|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.STOP|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_0|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_1|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_2|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_3|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_4|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_5|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_6|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_7|clk                ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|tx|clk                        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[0] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[1] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[2] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[3] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[4] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[5] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[6] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[7] ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|pre_strb   ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|ready      ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.0000 ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.STOP ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_0 ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_1 ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_2 ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_3 ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_4 ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_5 ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_6 ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_7 ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|tx         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                        ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[6]|clk                ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|ready|clk                     ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|state.STOP|clk                ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|state.ST_1|clk                ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|state.ST_6|clk                ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|state.ST_7|clk                ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|tx|clk                        ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[0]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; byte_in[*]  ; clk        ; 1.608 ; 2.020 ; Rise       ; clk             ;
;  byte_in[0] ; clk        ; 1.425 ; 1.842 ; Rise       ; clk             ;
;  byte_in[1] ; clk        ; 1.458 ; 1.876 ; Rise       ; clk             ;
;  byte_in[2] ; clk        ; 1.442 ; 1.858 ; Rise       ; clk             ;
;  byte_in[3] ; clk        ; 1.270 ; 1.685 ; Rise       ; clk             ;
;  byte_in[4] ; clk        ; 1.608 ; 2.020 ; Rise       ; clk             ;
;  byte_in[5] ; clk        ; 1.257 ; 1.668 ; Rise       ; clk             ;
;  byte_in[6] ; clk        ; 1.429 ; 1.847 ; Rise       ; clk             ;
;  byte_in[7] ; clk        ; 1.288 ; 1.702 ; Rise       ; clk             ;
; reset       ; clk        ; 3.460 ; 3.900 ; Rise       ; clk             ;
; start       ; clk        ; 2.493 ; 2.916 ; Rise       ; clk             ;
; reset2      ; clk2       ; 2.468 ; 2.808 ; Rise       ; clk2            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; byte_in[*]  ; clk        ; -0.895 ; -1.287 ; Rise       ; clk             ;
;  byte_in[0] ; clk        ; -1.066 ; -1.475 ; Rise       ; clk             ;
;  byte_in[1] ; clk        ; -1.099 ; -1.508 ; Rise       ; clk             ;
;  byte_in[2] ; clk        ; -1.085 ; -1.491 ; Rise       ; clk             ;
;  byte_in[3] ; clk        ; -0.907 ; -1.302 ; Rise       ; clk             ;
;  byte_in[4] ; clk        ; -1.242 ; -1.645 ; Rise       ; clk             ;
;  byte_in[5] ; clk        ; -0.895 ; -1.287 ; Rise       ; clk             ;
;  byte_in[6] ; clk        ; -1.072 ; -1.481 ; Rise       ; clk             ;
;  byte_in[7] ; clk        ; -0.925 ; -1.320 ; Rise       ; clk             ;
; reset       ; clk        ; -1.861 ; -2.299 ; Rise       ; clk             ;
; start       ; clk        ; -1.084 ; -1.502 ; Rise       ; clk             ;
; reset2      ; clk2       ; -1.211 ; -1.621 ; Rise       ; clk2            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tx           ; clk        ; 5.263 ; 5.290 ; Rise       ; clk             ;
; tx(n)        ; clk        ; 5.293 ; 5.260 ; Rise       ; clk             ;
; update_lvl_0 ; clk        ; 6.412 ; 6.440 ; Rise       ; clk             ;
; byte_out[*]  ; clk2       ; 5.805 ; 5.780 ; Rise       ; clk2            ;
;  byte_out[0] ; clk2       ; 5.545 ; 5.524 ; Rise       ; clk2            ;
;  byte_out[1] ; clk2       ; 5.526 ; 5.502 ; Rise       ; clk2            ;
;  byte_out[2] ; clk2       ; 5.565 ; 5.537 ; Rise       ; clk2            ;
;  byte_out[3] ; clk2       ; 5.574 ; 5.552 ; Rise       ; clk2            ;
;  byte_out[4] ; clk2       ; 5.785 ; 5.751 ; Rise       ; clk2            ;
;  byte_out[5] ; clk2       ; 5.805 ; 5.780 ; Rise       ; clk2            ;
;  byte_out[6] ; clk2       ; 5.531 ; 5.506 ; Rise       ; clk2            ;
;  byte_out[7] ; clk2       ; 5.705 ; 5.671 ; Rise       ; clk2            ;
; ready        ; clk2       ; 6.870 ; 6.967 ; Rise       ; clk2            ;
; timeout      ; clk2       ; 5.527 ; 5.502 ; Rise       ; clk2            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tx           ; clk        ; 5.080 ; 5.106 ; Rise       ; clk             ;
; tx(n)        ; clk        ; 5.109 ; 5.077 ; Rise       ; clk             ;
; update_lvl_0 ; clk        ; 6.268 ; 6.294 ; Rise       ; clk             ;
; byte_out[*]  ; clk2       ; 5.408 ; 5.383 ; Rise       ; clk2            ;
;  byte_out[0] ; clk2       ; 5.427 ; 5.405 ; Rise       ; clk2            ;
;  byte_out[1] ; clk2       ; 5.408 ; 5.383 ; Rise       ; clk2            ;
;  byte_out[2] ; clk2       ; 5.447 ; 5.418 ; Rise       ; clk2            ;
;  byte_out[3] ; clk2       ; 5.455 ; 5.433 ; Rise       ; clk2            ;
;  byte_out[4] ; clk2       ; 5.657 ; 5.623 ; Rise       ; clk2            ;
;  byte_out[5] ; clk2       ; 5.677 ; 5.651 ; Rise       ; clk2            ;
;  byte_out[6] ; clk2       ; 5.414 ; 5.388 ; Rise       ; clk2            ;
;  byte_out[7] ; clk2       ; 5.580 ; 5.546 ; Rise       ; clk2            ;
; ready        ; clk2       ; 6.751 ; 6.846 ; Rise       ; clk2            ;
; timeout      ; clk2       ; 5.410 ; 5.384 ; Rise       ; clk2            ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 477.33 MHz ; 250.0 MHz       ; clk2       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 555.56 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk2  ; -1.095 ; -21.307           ;
; clk   ; -0.800 ; -7.188            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk2  ; 0.263 ; 0.000             ;
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk2  ; -3.000 ; -42.000                         ;
; clk   ; -3.000 ; -24.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk2'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.095 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.035      ;
; -1.095 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.035      ;
; -1.095 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.035      ;
; -1.095 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.035      ;
; -1.095 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.035      ;
; -1.095 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.035      ;
; -1.095 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.035      ;
; -1.095 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.035      ;
; -1.095 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.035      ;
; -1.064 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.004      ;
; -1.064 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.004      ;
; -1.064 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.004      ;
; -1.064 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.004      ;
; -1.064 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.004      ;
; -1.064 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.004      ;
; -1.064 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.004      ;
; -1.064 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.004      ;
; -1.064 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.055     ; 2.004      ;
; -1.041 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.981      ;
; -1.041 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.981      ;
; -1.041 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.981      ;
; -1.041 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.981      ;
; -1.041 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.981      ;
; -1.041 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.981      ;
; -1.041 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.981      ;
; -1.041 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.981      ;
; -1.041 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.981      ;
; -1.020 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.056     ; 1.959      ;
; -1.020 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.056     ; 1.959      ;
; -1.020 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.056     ; 1.959      ;
; -1.020 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.056     ; 1.959      ;
; -1.020 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.056     ; 1.959      ;
; -1.020 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.056     ; 1.959      ;
; -1.020 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.056     ; 1.959      ;
; -1.020 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.056     ; 1.959      ;
; -1.020 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.056     ; 1.959      ;
; -0.916 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.054     ; 1.857      ;
; -0.892 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.054     ; 1.833      ;
; -0.862 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.054     ; 1.803      ;
; -0.841 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.781      ;
; -0.841 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.781      ;
; -0.838 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.778      ;
; -0.838 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.778      ;
; -0.838 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.778      ;
; -0.838 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.778      ;
; -0.838 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.778      ;
; -0.825 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.765      ;
; -0.825 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.765      ;
; -0.825 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.765      ;
; -0.825 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.765      ;
; -0.825 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.765      ;
; -0.815 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.054     ; 1.756      ;
; -0.815 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.054     ; 1.756      ;
; -0.784 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.724      ;
; -0.784 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.724      ;
; -0.784 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.724      ;
; -0.784 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.724      ;
; -0.784 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.724      ;
; -0.774 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.053     ; 1.716      ;
; -0.761 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.054     ; 1.702      ;
; -0.733 ; serial_receiver:inst3|receiv_flg   ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.054     ; 1.674      ;
; -0.703 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.643      ;
; -0.681 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.621      ;
; -0.678 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.056     ; 1.617      ;
; -0.662 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.054     ; 1.603      ;
; -0.649 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.589      ;
; -0.645 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.585      ;
; -0.645 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.585      ;
; -0.645 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.585      ;
; -0.645 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.585      ;
; -0.645 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.585      ;
; -0.645 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.585      ;
; -0.645 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.585      ;
; -0.645 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.585      ;
; -0.645 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.585      ;
; -0.635 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.575      ;
; -0.631 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.053     ; 1.573      ;
; -0.602 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.054     ; 1.543      ;
; -0.598 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.053     ; 1.540      ;
; -0.584 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.524      ;
; -0.584 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.524      ;
; -0.584 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.524      ;
; -0.584 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.524      ;
; -0.584 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.524      ;
; -0.577 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.053     ; 1.519      ;
; -0.568 ; serial_receiver:inst3|state.ST_7   ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.052     ; 1.511      ;
; -0.561 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.054     ; 1.502      ;
; -0.552 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 1.000        ; 0.237      ; 1.784      ;
; -0.551 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 1.000        ; 0.237      ; 1.783      ;
; -0.524 ; inst12                             ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.464      ;
; -0.524 ; inst12                             ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.464      ;
; -0.524 ; inst12                             ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.464      ;
; -0.524 ; inst12                             ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.055     ; 1.464      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.800 ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.740      ;
; -0.782 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.722      ;
; -0.775 ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.715      ;
; -0.666 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.606      ;
; -0.665 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.605      ;
; -0.644 ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.584      ;
; -0.632 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.572      ;
; -0.632 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.572      ;
; -0.632 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.572      ;
; -0.632 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.572      ;
; -0.632 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.572      ;
; -0.632 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.572      ;
; -0.632 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.572      ;
; -0.622 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.562      ;
; -0.614 ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.554      ;
; -0.605 ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.545      ;
; -0.600 ; serial_transmitter:inst|byte_bf[1] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.540      ;
; -0.563 ; serial_transmitter:inst|byte_bf[7] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.503      ;
; -0.548 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.488      ;
; -0.539 ; serial_transmitter:inst|byte_bf[5] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.479      ;
; -0.515 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
; -0.515 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
; -0.515 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
; -0.515 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
; -0.515 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
; -0.515 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
; -0.515 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.455      ;
; -0.508 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.448      ;
; -0.505 ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.445      ;
; -0.494 ; serial_transmitter:inst|byte_bf[4] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.434      ;
; -0.452 ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.392      ;
; -0.388 ; serial_transmitter:inst|byte_bf[6] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.328      ;
; -0.357 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.297      ;
; -0.348 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.288      ;
; -0.329 ; serial_transmitter:inst|byte_bf[3] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.269      ;
; -0.320 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.260      ;
; -0.303 ; serial_transmitter:inst|byte_bf[2] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.243      ;
; -0.240 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.180      ;
; -0.183 ; serial_transmitter:inst|byte_bf[0] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.123      ;
; -0.182 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.122      ;
; -0.154 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.094      ;
; -0.092 ; serial_transmitter:inst|ready      ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.032      ;
; 0.189  ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|state.ST_1 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.751      ;
; 0.189  ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|state.ST_3 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.751      ;
; 0.189  ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|state.ST_4 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.751      ;
; 0.193  ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|state.ST_7 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.747      ;
; 0.200  ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|state.ST_2 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.740      ;
; 0.204  ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|state.ST_6 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.736      ;
; 0.206  ; serial_transmitter:inst|state.STOP ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.734      ;
; 0.309  ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|state.STOP ; clk          ; clk         ; 1.000        ; -0.055     ; 0.631      ;
; 0.322  ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|state.ST_5 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.618      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk2'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.263 ; serial_receiver:inst3|byte_bf[5]   ; serial_receiver:inst3|byte_out[5]  ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.765      ;
; 0.298 ; serial_receiver:inst3|ready        ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.069      ; 0.511      ;
; 0.301 ; serial_receiver:inst3|timeout      ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; serial_receiver:inst3|byte_bf[7]   ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; serial_receiver:inst3|byte_bf[6]   ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; serial_receiver:inst3|byte_bf[4]   ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; serial_receiver:inst3|byte_bf[3]   ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; serial_receiver:inst3|byte_bf[2]   ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; serial_receiver:inst3|byte_bf[1]   ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; serial_receiver:inst3|byte_bf[0]   ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.066      ; 0.511      ;
; 0.312 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; serial_receiver:inst3|byte_bf[5]   ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.511      ;
; 0.358 ; serial_receiver:inst3|state.ST_2   ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; serial_receiver:inst3|state.ST_6   ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.556      ;
; 0.359 ; serial_receiver:inst3|state.ST_0   ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; serial_receiver:inst3|state.ST_5   ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.557      ;
; 0.394 ; serial_receiver:inst3|state.ST_7   ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.896      ;
; 0.401 ; serial_receiver:inst3|state.ST_2   ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.903      ;
; 0.405 ; serial_receiver:inst3|state.ST_6   ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.907      ;
; 0.405 ; serial_receiver:inst3|state.ST_4   ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.907      ;
; 0.420 ; serial_receiver:inst3|state.ST_3   ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.922      ;
; 0.425 ; inst12                             ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.927      ;
; 0.425 ; inst12                             ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.927      ;
; 0.427 ; inst12                             ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.929      ;
; 0.429 ; serial_receiver:inst3|state.ST_0   ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.931      ;
; 0.430 ; serial_receiver:inst3|state.ST_1   ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.932      ;
; 0.430 ; inst12                             ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.932      ;
; 0.435 ; inst12                             ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.937      ;
; 0.436 ; inst12                             ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.938      ;
; 0.436 ; inst12                             ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.938      ;
; 0.446 ; serial_transmitter:inst|tx         ; inst11                             ; clk          ; clk2        ; 0.000        ; 0.071      ; 0.701      ;
; 0.450 ; serial_receiver:inst3|state.ST_1   ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.648      ;
; 0.450 ; serial_receiver:inst3|state.ST_4   ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.648      ;
; 0.451 ; serial_receiver:inst3|state.ST_3   ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.649      ;
; 0.455 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.358      ; 0.957      ;
; 0.460 ; serial_receiver:inst3|byte_bf[3]   ; serial_receiver:inst3|byte_out[3]  ; clk2         ; clk2        ; 0.000        ; 0.067      ; 0.671      ;
; 0.462 ; serial_receiver:inst3|byte_bf[4]   ; serial_receiver:inst3|byte_out[4]  ; clk2         ; clk2        ; 0.000        ; 0.067      ; 0.673      ;
; 0.464 ; serial_receiver:inst3|byte_bf[7]   ; serial_receiver:inst3|byte_out[7]  ; clk2         ; clk2        ; 0.000        ; 0.067      ; 0.675      ;
; 0.481 ; serial_receiver:inst3|byte_bf[6]   ; serial_receiver:inst3|byte_out[6]  ; clk2         ; clk2        ; 0.000        ; 0.067      ; 0.692      ;
; 0.482 ; serial_receiver:inst3|byte_bf[1]   ; serial_receiver:inst3|byte_out[1]  ; clk2         ; clk2        ; 0.000        ; 0.067      ; 0.693      ;
; 0.515 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.406      ; 1.065      ;
; 0.550 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.749      ;
; 0.555 ; serial_receiver:inst3|byte_bf[2]   ; serial_receiver:inst3|byte_out[2]  ; clk2         ; clk2        ; 0.000        ; 0.067      ; 0.766      ;
; 0.579 ; inst12                             ; serial_receiver:inst3|pre_strb     ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.779      ;
; 0.580 ; serial_receiver:inst3|byte_bf[0]   ; serial_receiver:inst3|byte_out[0]  ; clk2         ; clk2        ; 0.000        ; 0.067      ; 0.791      ;
; 0.591 ; inst12                             ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.789      ;
; 0.633 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.406      ; 1.183      ;
; 0.641 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.840      ;
; 0.647 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.846      ;
; 0.658 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.857      ;
; 0.664 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.863      ;
; 0.694 ; serial_receiver:inst3|state.0000   ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.053      ; 0.891      ;
; 0.698 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.199      ;
; 0.699 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.898      ;
; 0.699 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.200      ;
; 0.699 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.200      ;
; 0.699 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.200      ;
; 0.699 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.200      ;
; 0.699 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.200      ;
; 0.699 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.200      ;
; 0.714 ; serial_receiver:inst3|receiv_flg   ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.913      ;
; 0.735 ; inst12                             ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.935      ;
; 0.751 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 0.000        ; 0.053      ; 0.948      ;
; 0.752 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 0.000        ; 0.053      ; 0.949      ;
; 0.754 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.406      ; 1.304      ;
; 0.756 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 0.000        ; 0.053      ; 0.953      ;
; 0.760 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.959      ;
; 0.797 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.997      ;
; 0.826 ; inst11                             ; inst12                             ; clk2         ; clk2        ; 0.000        ; 0.051      ; 1.021      ;
; 0.849 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.048      ;
; 0.856 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.055      ;
; 0.868 ; serial_receiver:inst3|state.ST_5   ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.056      ; 1.068      ;
; 0.868 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.405      ; 1.417      ;
; 0.871 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.358      ; 1.373      ;
; 0.874 ; serial_receiver:inst3|pre_strb     ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.053      ; 1.071      ;
; 0.875 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.404      ; 1.423      ;
; 0.881 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.080      ;
; 0.889 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 0.000        ; 0.056      ; 1.089      ;
; 0.890 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.089      ;
; 0.891 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.090      ;
; 0.897 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.096      ;
; 0.898 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.097      ;
; 0.900 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 0.000        ; 0.054      ; 1.098      ;
; 0.905 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.104      ;
; 0.911 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.358      ; 1.413      ;
; 0.913 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 0.000        ; 0.053      ; 1.110      ;
; 0.913 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 0.000        ; 0.053      ; 1.110      ;
; 0.913 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 0.000        ; 0.054      ; 1.111      ;
; 0.916 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 0.000        ; 0.057      ; 1.117      ;
; 0.918 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 0.000        ; 0.053      ; 1.115      ;
; 0.919 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 0.000        ; 0.053      ; 1.116      ;
; 0.919 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.406      ; 1.469      ;
; 0.935 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.053      ; 1.132      ;
; 0.941 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.053      ; 1.138      ;
; 0.942 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[7]  ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.443      ;
; 0.942 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[6]  ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.443      ;
; 0.942 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[5]  ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.443      ;
; 0.942 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[4]  ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.443      ;
; 0.942 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[3]  ; clk2         ; clk2        ; 0.000        ; 0.357      ; 1.443      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; serial_transmitter:inst|ready      ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.344 ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|state.ST_5 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.350 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|state.STOP ; clk          ; clk         ; 0.000        ; 0.055      ; 0.549      ;
; 0.437 ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|state.ST_7 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.636      ;
; 0.439 ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|state.ST_3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.638      ;
; 0.439 ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|state.ST_4 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.638      ;
; 0.465 ; serial_transmitter:inst|state.STOP ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.480 ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|state.ST_6 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.679      ;
; 0.486 ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|state.ST_1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.685      ;
; 0.490 ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|state.ST_2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.689      ;
; 0.737 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.936      ;
; 0.789 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.988      ;
; 0.833 ; serial_transmitter:inst|byte_bf[0] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.837 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.036      ;
; 0.865 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.064      ;
; 0.930 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.129      ;
; 0.949 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.148      ;
; 0.949 ; serial_transmitter:inst|byte_bf[2] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.148      ;
; 0.973 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.172      ;
; 0.995 ; serial_transmitter:inst|byte_bf[3] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.194      ;
; 1.010 ; serial_transmitter:inst|byte_bf[6] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.209      ;
; 1.112 ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.311      ;
; 1.122 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.321      ;
; 1.144 ; serial_transmitter:inst|byte_bf[4] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.343      ;
; 1.155 ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.354      ;
; 1.161 ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.360      ;
; 1.162 ; serial_transmitter:inst|byte_bf[5] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.361      ;
; 1.169 ; serial_transmitter:inst|byte_bf[7] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.368      ;
; 1.186 ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.385      ;
; 1.196 ; serial_transmitter:inst|byte_bf[1] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.395      ;
; 1.209 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.408      ;
; 1.209 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.408      ;
; 1.209 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.408      ;
; 1.209 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.408      ;
; 1.209 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.408      ;
; 1.209 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.408      ;
; 1.209 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.408      ;
; 1.256 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.455      ;
; 1.258 ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.457      ;
; 1.300 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.499      ;
; 1.317 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.516      ;
; 1.317 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.516      ;
; 1.317 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.516      ;
; 1.317 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.516      ;
; 1.317 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.516      ;
; 1.317 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.516      ;
; 1.317 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.516      ;
; 1.359 ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.558      ;
; 1.364 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.563      ;
; 1.380 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.579      ;
; 1.399 ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.598      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk2'                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk2  ; Rise       ; clk2                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; inst11                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; inst12                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|parity_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|pre_strb     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|ready        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|receiv_flg   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.0000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.START  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.STOP   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_5   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_6   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_7   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|timeout      ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|ready        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; inst11                             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; inst12                             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[5]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[0] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[1] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[2] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[3] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[4] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|parity_clk   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|pre_strb     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|receiv_flg   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.0000   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.STOP   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.START  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_0   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_1   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_2   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_3   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_4   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_5   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_6   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_7   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[0]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[1]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[2]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[3]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[4]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[6]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[7]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|timeout      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|ready|clk                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; clk2~input|o                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst11|clk                         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst12|clk                         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[5]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|delay_cnt[0]|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|delay_cnt[1]|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|delay_cnt[2]|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|delay_cnt[3]|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|delay_cnt[4]|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|parity_clk|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|pre_strb|clk                 ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|receiv_flg|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|state.0000|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|state.STOP|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|state.START|clk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|state.ST_0|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|state.ST_1|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|state.ST_2|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|state.ST_3|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|state.ST_4|clk               ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|pre_strb   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|ready      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.0000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.STOP ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|tx         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[0] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[1] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[2] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[3] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[4] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[5] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[6] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[7] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|pre_strb   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|ready      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.0000 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.STOP ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_0 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_1 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_2 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_3 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_4 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_5 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_6 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_7 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|tx         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[0]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[1]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[2]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[3]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[4]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[5]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[6]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[7]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|pre_strb|clk                  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|ready|clk                     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.0000|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.STOP|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_0|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_1|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_2|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_3|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_4|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_5|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_6|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_7|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|tx|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[0] ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[1] ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[2] ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[3] ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[4] ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[5] ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[6] ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[7] ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|pre_strb   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|ready      ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.0000 ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.STOP ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_0 ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_1 ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_2 ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_3 ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_4 ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_5 ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_6 ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_7 ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|tx         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                        ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[0]|clk                ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[1]|clk                ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[2]|clk                ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[3]|clk                ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[4]|clk                ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[5]|clk                ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[6]|clk                ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[7]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; byte_in[*]  ; clk        ; 1.348 ; 1.682 ; Rise       ; clk             ;
;  byte_in[0] ; clk        ; 1.179 ; 1.535 ; Rise       ; clk             ;
;  byte_in[1] ; clk        ; 1.214 ; 1.570 ; Rise       ; clk             ;
;  byte_in[2] ; clk        ; 1.198 ; 1.551 ; Rise       ; clk             ;
;  byte_in[3] ; clk        ; 1.047 ; 1.386 ; Rise       ; clk             ;
;  byte_in[4] ; clk        ; 1.348 ; 1.682 ; Rise       ; clk             ;
;  byte_in[5] ; clk        ; 1.030 ; 1.374 ; Rise       ; clk             ;
;  byte_in[6] ; clk        ; 1.189 ; 1.543 ; Rise       ; clk             ;
;  byte_in[7] ; clk        ; 1.062 ; 1.408 ; Rise       ; clk             ;
; reset       ; clk        ; 3.037 ; 3.423 ; Rise       ; clk             ;
; start       ; clk        ; 2.160 ; 2.504 ; Rise       ; clk             ;
; reset2      ; clk2       ; 2.112 ; 2.419 ; Rise       ; clk2            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; byte_in[*]  ; clk        ; -0.710 ; -1.041 ; Rise       ; clk             ;
;  byte_in[0] ; clk        ; -0.863 ; -1.211 ; Rise       ; clk             ;
;  byte_in[1] ; clk        ; -0.898 ; -1.246 ; Rise       ; clk             ;
;  byte_in[2] ; clk        ; -0.883 ; -1.228 ; Rise       ; clk             ;
;  byte_in[3] ; clk        ; -0.727 ; -1.052 ; Rise       ; clk             ;
;  byte_in[4] ; clk        ; -1.025 ; -1.352 ; Rise       ; clk             ;
;  byte_in[5] ; clk        ; -0.710 ; -1.041 ; Rise       ; clk             ;
;  byte_in[6] ; clk        ; -0.874 ; -1.220 ; Rise       ; clk             ;
;  byte_in[7] ; clk        ; -0.741 ; -1.074 ; Rise       ; clk             ;
; reset       ; clk        ; -1.602 ; -1.968 ; Rise       ; clk             ;
; start       ; clk        ; -0.881 ; -1.234 ; Rise       ; clk             ;
; reset2      ; clk2       ; -0.998 ; -1.362 ; Rise       ; clk2            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tx           ; clk        ; 4.808 ; 4.800 ; Rise       ; clk             ;
; tx(n)        ; clk        ; 4.799 ; 4.809 ; Rise       ; clk             ;
; update_lvl_0 ; clk        ; 6.110 ; 6.072 ; Rise       ; clk             ;
; byte_out[*]  ; clk2       ; 5.502 ; 5.439 ; Rise       ; clk2            ;
;  byte_out[0] ; clk2       ; 5.260 ; 5.215 ; Rise       ; clk2            ;
;  byte_out[1] ; clk2       ; 5.240 ; 5.195 ; Rise       ; clk2            ;
;  byte_out[2] ; clk2       ; 5.281 ; 5.229 ; Rise       ; clk2            ;
;  byte_out[3] ; clk2       ; 5.286 ; 5.242 ; Rise       ; clk2            ;
;  byte_out[4] ; clk2       ; 5.480 ; 5.434 ; Rise       ; clk2            ;
;  byte_out[5] ; clk2       ; 5.502 ; 5.439 ; Rise       ; clk2            ;
;  byte_out[6] ; clk2       ; 5.248 ; 5.201 ; Rise       ; clk2            ;
;  byte_out[7] ; clk2       ; 5.403 ; 5.341 ; Rise       ; clk2            ;
; ready        ; clk2       ; 6.579 ; 6.654 ; Rise       ; clk2            ;
; timeout      ; clk2       ; 5.243 ; 5.197 ; Rise       ; clk2            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tx           ; clk        ; 4.643 ; 4.636 ; Rise       ; clk             ;
; tx(n)        ; clk        ; 4.635 ; 4.644 ; Rise       ; clk             ;
; update_lvl_0 ; clk        ; 5.979 ; 5.941 ; Rise       ; clk             ;
; byte_out[*]  ; clk2       ; 5.135 ; 5.090 ; Rise       ; clk2            ;
;  byte_out[0] ; clk2       ; 5.155 ; 5.110 ; Rise       ; clk2            ;
;  byte_out[1] ; clk2       ; 5.135 ; 5.090 ; Rise       ; clk2            ;
;  byte_out[2] ; clk2       ; 5.176 ; 5.123 ; Rise       ; clk2            ;
;  byte_out[3] ; clk2       ; 5.181 ; 5.136 ; Rise       ; clk2            ;
;  byte_out[4] ; clk2       ; 5.365 ; 5.319 ; Rise       ; clk2            ;
;  byte_out[5] ; clk2       ; 5.387 ; 5.324 ; Rise       ; clk2            ;
;  byte_out[6] ; clk2       ; 5.143 ; 5.096 ; Rise       ; clk2            ;
;  byte_out[7] ; clk2       ; 5.292 ; 5.231 ; Rise       ; clk2            ;
; ready        ; clk2       ; 6.472 ; 6.547 ; Rise       ; clk2            ;
; timeout      ; clk2       ; 5.139 ; 5.093 ; Rise       ; clk2            ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk2  ; -0.283 ; -3.536            ;
; clk   ; -0.106 ; -0.107            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk2  ; 0.139 ; 0.000             ;
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk2  ; -3.000 ; -44.468                         ;
; clk   ; -3.000 ; -25.176                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk2'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.283 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.233      ;
; -0.272 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.222      ;
; -0.269 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.219      ;
; -0.269 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.219      ;
; -0.269 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.219      ;
; -0.269 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.219      ;
; -0.269 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.219      ;
; -0.269 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.219      ;
; -0.269 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.219      ;
; -0.269 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.219      ;
; -0.269 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.219      ;
; -0.224 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.174      ;
; -0.224 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.174      ;
; -0.198 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 1.150      ;
; -0.162 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 1.114      ;
; -0.135 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 1.087      ;
; -0.128 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 1.080      ;
; -0.116 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.067      ;
; -0.116 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.067      ;
; -0.116 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.067      ;
; -0.116 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.067      ;
; -0.116 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.067      ;
; -0.107 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.058      ;
; -0.107 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.058      ;
; -0.107 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.058      ;
; -0.107 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.058      ;
; -0.107 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.058      ;
; -0.104 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 1.056      ;
; -0.098 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.037     ; 1.048      ;
; -0.075 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.034     ; 1.028      ;
; -0.071 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.022      ;
; -0.065 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 1.017      ;
; -0.061 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.012      ;
; -0.056 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 1.007      ;
; -0.044 ; serial_receiver:inst3|receiv_flg   ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 0.996      ;
; -0.027 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 0.978      ;
; -0.022 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 0.974      ;
; -0.017 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 0.967      ;
; -0.017 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 0.967      ;
; -0.017 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 0.967      ;
; -0.017 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 0.967      ;
; -0.017 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 0.967      ;
; -0.017 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 0.967      ;
; -0.017 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 0.967      ;
; -0.017 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 1.000        ; -0.037     ; 0.967      ;
; -0.017 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 1.000        ; -0.037     ; 0.967      ;
; -0.016 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 1.000        ; -0.036     ; 0.967      ;
; -0.016 ; serial_receiver:inst3|state.ST_7   ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.034     ; 0.969      ;
; -0.011 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 0.963      ;
; -0.008 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 0.960      ;
; 0.001  ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 0.951      ;
; 0.004  ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 1.000        ; 0.140      ; 1.123      ;
; 0.028  ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 0.924      ;
; 0.040  ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 1.000        ; 0.140      ; 1.087      ;
; 0.041  ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 0.910      ;
; 0.046  ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 0.906      ;
; 0.055  ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 0.896      ;
; 0.055  ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 0.896      ;
; 0.055  ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 0.896      ;
; 0.055  ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 1.000        ; -0.036     ; 0.896      ;
; 0.057  ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 0.895      ;
; 0.062  ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 0.890      ;
; 0.065  ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 1.000        ; 0.140      ; 1.062      ;
; 0.067  ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 1.000        ; 0.140      ; 1.060      ;
; 0.068  ; serial_receiver:inst3|pre_strb     ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 1.000        ; -0.035     ; 0.884      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.106 ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.057      ;
; -0.098 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.049      ;
; -0.091 ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.042      ;
; -0.028 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.979      ;
; -0.019 ; serial_transmitter:inst|byte_bf[1] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.970      ;
; -0.016 ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.967      ;
; -0.001 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.952      ;
; 0.004  ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.947      ;
; 0.014  ; serial_transmitter:inst|byte_bf[7] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.019  ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.932      ;
; 0.025  ; serial_transmitter:inst|byte_bf[5] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.926      ;
; 0.034  ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.917      ;
; 0.040  ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.911      ;
; 0.047  ; serial_transmitter:inst|byte_bf[4] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.904      ;
; 0.075  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.876      ;
; 0.089  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.090  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.861      ;
; 0.097  ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.854      ;
; 0.122  ; serial_transmitter:inst|byte_bf[6] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.829      ;
; 0.165  ; serial_transmitter:inst|byte_bf[3] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.786      ;
; 0.186  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.765      ;
; 0.186  ; serial_transmitter:inst|byte_bf[2] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.765      ;
; 0.188  ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.763      ;
; 0.209  ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.742      ;
; 0.260  ; serial_transmitter:inst|byte_bf[0] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.691      ;
; 0.261  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.690      ;
; 0.267  ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.684      ;
; 0.277  ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.674      ;
; 0.323  ; serial_transmitter:inst|ready      ; serial_transmitter:inst|ready      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.628      ;
; 0.485  ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|state.ST_1 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.466      ;
; 0.489  ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|state.ST_2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.462      ;
; 0.494  ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|state.ST_3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.457      ;
; 0.495  ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|state.ST_6 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.456      ;
; 0.498  ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|state.ST_4 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.453      ;
; 0.500  ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|state.ST_7 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.451      ;
; 0.502  ; serial_transmitter:inst|state.STOP ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.449      ;
; 0.564  ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|state.STOP ; clk          ; clk         ; 1.000        ; -0.036     ; 0.387      ;
; 0.574  ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|state.ST_5 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.377      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk2'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.139 ; serial_receiver:inst3|byte_bf[5]   ; serial_receiver:inst3|byte_out[5]  ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.442      ;
; 0.179 ; serial_receiver:inst3|ready        ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; serial_receiver:inst3|timeout      ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; serial_receiver:inst3|byte_bf[7]   ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; serial_receiver:inst3|byte_bf[6]   ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; serial_receiver:inst3|byte_bf[4]   ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; serial_receiver:inst3|byte_bf[3]   ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; serial_receiver:inst3|byte_bf[2]   ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; serial_receiver:inst3|byte_bf[1]   ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; serial_receiver:inst3|byte_bf[0]   ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; serial_receiver:inst3|byte_bf[5]   ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.307      ;
; 0.205 ; serial_receiver:inst3|state.ST_2   ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; serial_receiver:inst3|state.ST_0   ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; serial_receiver:inst3|state.ST_6   ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; serial_receiver:inst3|state.ST_5   ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.327      ;
; 0.217 ; serial_receiver:inst3|state.ST_7   ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.220      ; 0.521      ;
; 0.218 ; serial_receiver:inst3|state.ST_4   ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.220      ; 0.522      ;
; 0.225 ; serial_receiver:inst3|state.ST_6   ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.220      ; 0.529      ;
; 0.225 ; serial_receiver:inst3|state.ST_3   ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.220      ; 0.529      ;
; 0.225 ; serial_transmitter:inst|tx         ; inst11                             ; clk          ; clk2        ; 0.000        ; 0.051      ; 0.400      ;
; 0.226 ; serial_receiver:inst3|state.ST_2   ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.220      ; 0.530      ;
; 0.236 ; serial_receiver:inst3|state.ST_0   ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.220      ; 0.540      ;
; 0.237 ; serial_receiver:inst3|state.ST_1   ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.220      ; 0.541      ;
; 0.248 ; inst12                             ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.551      ;
; 0.248 ; inst12                             ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.551      ;
; 0.250 ; inst12                             ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.553      ;
; 0.251 ; inst12                             ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.554      ;
; 0.252 ; inst12                             ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.555      ;
; 0.253 ; serial_receiver:inst3|byte_bf[3]   ; serial_receiver:inst3|byte_out[3]  ; clk2         ; clk2        ; 0.000        ; 0.044      ; 0.381      ;
; 0.254 ; serial_receiver:inst3|byte_bf[4]   ; serial_receiver:inst3|byte_out[4]  ; clk2         ; clk2        ; 0.000        ; 0.044      ; 0.382      ;
; 0.255 ; inst12                             ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.558      ;
; 0.256 ; inst12                             ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.559      ;
; 0.257 ; serial_receiver:inst3|byte_bf[7]   ; serial_receiver:inst3|byte_out[7]  ; clk2         ; clk2        ; 0.000        ; 0.044      ; 0.385      ;
; 0.258 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.561      ;
; 0.264 ; serial_receiver:inst3|state.ST_4   ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; serial_receiver:inst3|state.ST_1   ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.385      ;
; 0.265 ; serial_receiver:inst3|state.ST_3   ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.385      ;
; 0.265 ; serial_receiver:inst3|byte_bf[1]   ; serial_receiver:inst3|byte_out[1]  ; clk2         ; clk2        ; 0.000        ; 0.044      ; 0.393      ;
; 0.266 ; serial_receiver:inst3|byte_bf[6]   ; serial_receiver:inst3|byte_out[6]  ; clk2         ; clk2        ; 0.000        ; 0.044      ; 0.394      ;
; 0.307 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.427      ;
; 0.314 ; serial_receiver:inst3|byte_bf[2]   ; serial_receiver:inst3|byte_out[2]  ; clk2         ; clk2        ; 0.000        ; 0.044      ; 0.442      ;
; 0.324 ; serial_receiver:inst3|byte_bf[0]   ; serial_receiver:inst3|byte_out[0]  ; clk2         ; clk2        ; 0.000        ; 0.044      ; 0.452      ;
; 0.332 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.452      ;
; 0.336 ; inst12                             ; serial_receiver:inst3|pre_strb     ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.456      ;
; 0.336 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.242      ; 0.662      ;
; 0.343 ; inst12                             ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.462      ;
; 0.374 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.494      ;
; 0.375 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.495      ;
; 0.382 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[0] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.502      ;
; 0.385 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.243      ; 0.712      ;
; 0.387 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.506      ;
; 0.398 ; serial_receiver:inst3|state.0000   ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.034      ; 0.516      ;
; 0.401 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.522      ;
; 0.406 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[3]   ; clk2         ; clk2        ; 0.000        ; 0.218      ; 0.708      ;
; 0.406 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[1]   ; clk2         ; clk2        ; 0.000        ; 0.218      ; 0.708      ;
; 0.407 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[2]   ; clk2         ; clk2        ; 0.000        ; 0.218      ; 0.709      ;
; 0.408 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[4]   ; clk2         ; clk2        ; 0.000        ; 0.218      ; 0.710      ;
; 0.408 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[0]   ; clk2         ; clk2        ; 0.000        ; 0.218      ; 0.710      ;
; 0.412 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[7]   ; clk2         ; clk2        ; 0.000        ; 0.218      ; 0.714      ;
; 0.412 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|byte_bf[6]   ; clk2         ; clk2        ; 0.000        ; 0.218      ; 0.714      ;
; 0.415 ; serial_receiver:inst3|receiv_flg   ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.535      ;
; 0.433 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_5   ; clk2         ; clk2        ; 0.000        ; 0.034      ; 0.551      ;
; 0.436 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_4   ; clk2         ; clk2        ; 0.000        ; 0.034      ; 0.554      ;
; 0.438 ; inst12                             ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.558      ;
; 0.439 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_2   ; clk2         ; clk2        ; 0.000        ; 0.034      ; 0.557      ;
; 0.439 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.242      ; 0.765      ;
; 0.456 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.576      ;
; 0.459 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.579      ;
; 0.481 ; inst11                             ; inst12                             ; clk2         ; clk2        ; 0.000        ; 0.033      ; 0.598      ;
; 0.500 ; serial_receiver:inst3|state.ST_5   ; serial_receiver:inst3|byte_bf[5]   ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.621      ;
; 0.501 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.220      ; 0.805      ;
; 0.509 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.241      ; 0.834      ;
; 0.510 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|ready        ; clk2         ; clk2        ; 0.000        ; 0.241      ; 0.835      ;
; 0.510 ; serial_receiver:inst3|pre_strb     ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.034      ; 0.628      ;
; 0.512 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|parity_clk   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.632      ;
; 0.519 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.639      ;
; 0.522 ; serial_receiver:inst3|delay_cnt[1] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.642      ;
; 0.524 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.644      ;
; 0.530 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|state.STOP   ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[1] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[3] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; serial_receiver:inst3|delay_cnt[0] ; serial_receiver:inst3|delay_cnt[2] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; serial_receiver:inst3|delay_cnt[2] ; serial_receiver:inst3|delay_cnt[4] ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_3   ; clk2         ; clk2        ; 0.000        ; 0.034      ; 0.654      ;
; 0.537 ; serial_receiver:inst3|state.START  ; serial_receiver:inst3|state.ST_0   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.657      ;
; 0.539 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_6   ; clk2         ; clk2        ; 0.000        ; 0.034      ; 0.657      ;
; 0.539 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|state.0000   ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.658      ;
; 0.539 ; serial_receiver:inst3|delay_cnt[4] ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.659      ;
; 0.541 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_1   ; clk2         ; clk2        ; 0.000        ; 0.034      ; 0.659      ;
; 0.542 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.ST_7   ; clk2         ; clk2        ; 0.000        ; 0.034      ; 0.660      ;
; 0.547 ; serial_receiver:inst3|parity_clk   ; serial_receiver:inst3|state.START  ; clk2         ; clk2        ; 0.000        ; 0.034      ; 0.665      ;
; 0.550 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|receiv_flg   ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.669      ;
; 0.557 ; serial_receiver:inst3|delay_cnt[3] ; serial_receiver:inst3|timeout      ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.860      ;
; 0.559 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[7]  ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.862      ;
; 0.559 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[6]  ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.862      ;
; 0.559 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[5]  ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.862      ;
; 0.559 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[4]  ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.862      ;
; 0.559 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[3]  ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.862      ;
; 0.559 ; serial_receiver:inst3|state.STOP   ; serial_receiver:inst3|byte_out[2]  ; clk2         ; clk2        ; 0.000        ; 0.219      ; 0.862      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; serial_transmitter:inst|ready      ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.198 ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|state.ST_5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.206 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|state.STOP ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.256 ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|state.ST_7 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.376      ;
; 0.258 ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|state.ST_4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.261 ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|state.ST_3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.266 ; serial_transmitter:inst|state.STOP ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.269 ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|state.ST_6 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|state.ST_1 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.273 ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|state.ST_2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.437 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.462 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.472 ; serial_transmitter:inst|byte_bf[0] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.484 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.604      ;
; 0.535 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.554 ; serial_transmitter:inst|byte_bf[2] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.674      ;
; 0.560 ; serial_transmitter:inst|byte_bf[3] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.680      ;
; 0.565 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.0000 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.685      ;
; 0.590 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|ready      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; serial_transmitter:inst|byte_bf[6] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.711      ;
; 0.604 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|state.ST_0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.724      ;
; 0.657 ; serial_transmitter:inst|state.ST_0 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.777      ;
; 0.660 ; serial_transmitter:inst|byte_bf[4] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.780      ;
; 0.666 ; serial_transmitter:inst|byte_bf[5] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.786      ;
; 0.669 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.789      ;
; 0.670 ; serial_transmitter:inst|byte_bf[7] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.790      ;
; 0.681 ; serial_transmitter:inst|state.ST_1 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.801      ;
; 0.692 ; serial_transmitter:inst|byte_bf[1] ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.812      ;
; 0.715 ; serial_transmitter:inst|state.ST_2 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.835      ;
; 0.727 ; serial_transmitter:inst|state.ST_3 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.847      ;
; 0.738 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.765 ; serial_transmitter:inst|pre_strb   ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.885      ;
; 0.767 ; serial_transmitter:inst|state.ST_6 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.887      ;
; 0.791 ; serial_transmitter:inst|state.ST_7 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.911      ;
; 0.807 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.927      ;
; 0.807 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.927      ;
; 0.807 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.927      ;
; 0.807 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.927      ;
; 0.807 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.927      ;
; 0.807 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.927      ;
; 0.807 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.927      ;
; 0.827 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.947      ;
; 0.828 ; serial_transmitter:inst|state.ST_4 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.948      ;
; 0.834 ; serial_transmitter:inst|state.0000 ; serial_transmitter:inst|byte_bf[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.954      ;
; 0.861 ; serial_transmitter:inst|state.ST_5 ; serial_transmitter:inst|tx         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.981      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk2'                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk2  ; Rise       ; clk2                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; inst11                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; inst12                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|parity_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|pre_strb     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|ready        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|receiv_flg   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.0000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.START  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.STOP   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_5   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_6   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_7   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk2  ; Rise       ; serial_receiver:inst3|timeout      ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|ready        ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[0]   ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[1]   ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[2]   ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[3]   ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[4]   ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[6]   ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[7]   ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|timeout      ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[0]  ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[1]  ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[2]  ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[3]  ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[4]  ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[5]  ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[6]  ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_out[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; inst11                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|byte_bf[5]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|parity_clk   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|pre_strb     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.0000   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.START  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_0   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_1   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_2   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_3   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_4   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_5   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_6   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.ST_7   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; inst12                             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[0] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[1] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[2] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[3] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|delay_cnt[4] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|receiv_flg   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk2  ; Rise       ; serial_receiver:inst3|state.STOP   ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|ready|clk                    ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[0]|clk               ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[1]|clk               ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[2]|clk               ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[3]|clk               ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[4]|clk               ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[6]|clk               ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_bf[7]|clk               ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[0]|clk              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[1]|clk              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[2]|clk              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[3]|clk              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[4]|clk              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[5]|clk              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[6]|clk              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|byte_out[7]|clk              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|timeout|clk                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; clk2~input|o                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst11|clk                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst12|clk                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk2  ; Rise       ; inst3|delay_cnt[0]|clk             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|pre_strb   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|ready      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.0000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.STOP ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|state.ST_7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; serial_transmitter:inst|tx         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[0] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[1] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[2] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[3] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[4] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[5] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[6] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[7] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|pre_strb   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|ready      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.0000 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.STOP ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_1 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_2 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_3 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_4 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_5 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_6 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|state.ST_7 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; serial_transmitter:inst|tx         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[0]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[1]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[2]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[3]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[4]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[5]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[6]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|byte_bf[7]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|pre_strb|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|ready|clk                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.0000|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.STOP|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_0|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_1|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_2|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_3|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_4|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_5|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_6|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|state.ST_7|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|tx|clk                        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[0] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[1] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[2] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[3] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[4] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[5] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[6] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|byte_bf[7] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|pre_strb   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|ready      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.0000 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.STOP ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_0 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_1 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_2 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_3 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_4 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_5 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_6 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|state.ST_7 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; serial_transmitter:inst|tx         ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[0]|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[1]|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[2]|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[3]|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[4]|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[5]|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[6]|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|byte_bf[7]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; byte_in[*]  ; clk        ; 0.867 ; 1.432 ; Rise       ; clk             ;
;  byte_in[0] ; clk        ; 0.764 ; 1.332 ; Rise       ; clk             ;
;  byte_in[1] ; clk        ; 0.790 ; 1.362 ; Rise       ; clk             ;
;  byte_in[2] ; clk        ; 0.786 ; 1.352 ; Rise       ; clk             ;
;  byte_in[3] ; clk        ; 0.691 ; 1.264 ; Rise       ; clk             ;
;  byte_in[4] ; clk        ; 0.867 ; 1.432 ; Rise       ; clk             ;
;  byte_in[5] ; clk        ; 0.684 ; 1.256 ; Rise       ; clk             ;
;  byte_in[6] ; clk        ; 0.784 ; 1.351 ; Rise       ; clk             ;
;  byte_in[7] ; clk        ; 0.708 ; 1.281 ; Rise       ; clk             ;
; reset       ; clk        ; 1.929 ; 2.568 ; Rise       ; clk             ;
; start       ; clk        ; 1.357 ; 1.960 ; Rise       ; clk             ;
; reset2      ; clk2       ; 1.368 ; 1.882 ; Rise       ; clk2            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; byte_in[*]  ; clk        ; -0.481 ; -1.038 ; Rise       ; clk             ;
;  byte_in[0] ; clk        ; -0.562 ; -1.123 ; Rise       ; clk             ;
;  byte_in[1] ; clk        ; -0.589 ; -1.153 ; Rise       ; clk             ;
;  byte_in[2] ; clk        ; -0.584 ; -1.143 ; Rise       ; clk             ;
;  byte_in[3] ; clk        ; -0.488 ; -1.047 ; Rise       ; clk             ;
;  byte_in[4] ; clk        ; -0.661 ; -1.218 ; Rise       ; clk             ;
;  byte_in[5] ; clk        ; -0.481 ; -1.038 ; Rise       ; clk             ;
;  byte_in[6] ; clk        ; -0.582 ; -1.142 ; Rise       ; clk             ;
;  byte_in[7] ; clk        ; -0.505 ; -1.064 ; Rise       ; clk             ;
; reset       ; clk        ; -1.035 ; -1.672 ; Rise       ; clk             ;
; start       ; clk        ; -0.582 ; -1.150 ; Rise       ; clk             ;
; reset2      ; clk2       ; -0.666 ; -1.212 ; Rise       ; clk2            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tx           ; clk        ; 3.177 ; 3.279 ; Rise       ; clk             ;
; tx(n)        ; clk        ; 3.277 ; 3.179 ; Rise       ; clk             ;
; update_lvl_0 ; clk        ; 3.863 ; 3.952 ; Rise       ; clk             ;
; byte_out[*]  ; clk2       ; 3.413 ; 3.469 ; Rise       ; clk2            ;
;  byte_out[0] ; clk2       ; 3.277 ; 3.311 ; Rise       ; clk2            ;
;  byte_out[1] ; clk2       ; 3.261 ; 3.294 ; Rise       ; clk2            ;
;  byte_out[2] ; clk2       ; 3.290 ; 3.323 ; Rise       ; clk2            ;
;  byte_out[3] ; clk2       ; 3.297 ; 3.332 ; Rise       ; clk2            ;
;  byte_out[4] ; clk2       ; 3.399 ; 3.456 ; Rise       ; clk2            ;
;  byte_out[5] ; clk2       ; 3.413 ; 3.469 ; Rise       ; clk2            ;
;  byte_out[6] ; clk2       ; 3.268 ; 3.300 ; Rise       ; clk2            ;
;  byte_out[7] ; clk2       ; 3.356 ; 3.396 ; Rise       ; clk2            ;
; ready        ; clk2       ; 4.226 ; 4.358 ; Rise       ; clk2            ;
; timeout      ; clk2       ; 3.266 ; 3.297 ; Rise       ; clk2            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tx           ; clk        ; 3.065 ; 3.163 ; Rise       ; clk             ;
; tx(n)        ; clk        ; 3.161 ; 3.067 ; Rise       ; clk             ;
; update_lvl_0 ; clk        ; 3.779 ; 3.864 ; Rise       ; clk             ;
; byte_out[*]  ; clk2       ; 3.194 ; 3.225 ; Rise       ; clk2            ;
;  byte_out[0] ; clk2       ; 3.209 ; 3.242 ; Rise       ; clk2            ;
;  byte_out[1] ; clk2       ; 3.194 ; 3.225 ; Rise       ; clk2            ;
;  byte_out[2] ; clk2       ; 3.222 ; 3.253 ; Rise       ; clk2            ;
;  byte_out[3] ; clk2       ; 3.229 ; 3.262 ; Rise       ; clk2            ;
;  byte_out[4] ; clk2       ; 3.326 ; 3.380 ; Rise       ; clk2            ;
;  byte_out[5] ; clk2       ; 3.339 ; 3.392 ; Rise       ; clk2            ;
;  byte_out[6] ; clk2       ; 3.201 ; 3.231 ; Rise       ; clk2            ;
;  byte_out[7] ; clk2       ; 3.285 ; 3.323 ; Rise       ; clk2            ;
; ready        ; clk2       ; 4.158 ; 4.288 ; Rise       ; clk2            ;
; timeout      ; clk2       ; 3.199 ; 3.228 ; Rise       ; clk2            ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.316  ; 0.139 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -0.995  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk2            ; -1.316  ; 0.139 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -37.084 ; 0.0   ; 0.0      ; 0.0     ; -69.644             ;
;  clk             ; -9.161  ; 0.000 ; N/A      ; N/A     ; -25.176             ;
;  clk2            ; -27.923 ; 0.000 ; N/A      ; N/A     ; -44.468             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; byte_in[*]  ; clk        ; 1.608 ; 2.020 ; Rise       ; clk             ;
;  byte_in[0] ; clk        ; 1.425 ; 1.842 ; Rise       ; clk             ;
;  byte_in[1] ; clk        ; 1.458 ; 1.876 ; Rise       ; clk             ;
;  byte_in[2] ; clk        ; 1.442 ; 1.858 ; Rise       ; clk             ;
;  byte_in[3] ; clk        ; 1.270 ; 1.685 ; Rise       ; clk             ;
;  byte_in[4] ; clk        ; 1.608 ; 2.020 ; Rise       ; clk             ;
;  byte_in[5] ; clk        ; 1.257 ; 1.668 ; Rise       ; clk             ;
;  byte_in[6] ; clk        ; 1.429 ; 1.847 ; Rise       ; clk             ;
;  byte_in[7] ; clk        ; 1.288 ; 1.702 ; Rise       ; clk             ;
; reset       ; clk        ; 3.460 ; 3.900 ; Rise       ; clk             ;
; start       ; clk        ; 2.493 ; 2.916 ; Rise       ; clk             ;
; reset2      ; clk2       ; 2.468 ; 2.808 ; Rise       ; clk2            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; byte_in[*]  ; clk        ; -0.481 ; -1.038 ; Rise       ; clk             ;
;  byte_in[0] ; clk        ; -0.562 ; -1.123 ; Rise       ; clk             ;
;  byte_in[1] ; clk        ; -0.589 ; -1.153 ; Rise       ; clk             ;
;  byte_in[2] ; clk        ; -0.584 ; -1.143 ; Rise       ; clk             ;
;  byte_in[3] ; clk        ; -0.488 ; -1.047 ; Rise       ; clk             ;
;  byte_in[4] ; clk        ; -0.661 ; -1.218 ; Rise       ; clk             ;
;  byte_in[5] ; clk        ; -0.481 ; -1.038 ; Rise       ; clk             ;
;  byte_in[6] ; clk        ; -0.582 ; -1.142 ; Rise       ; clk             ;
;  byte_in[7] ; clk        ; -0.505 ; -1.064 ; Rise       ; clk             ;
; reset       ; clk        ; -1.035 ; -1.672 ; Rise       ; clk             ;
; start       ; clk        ; -0.582 ; -1.150 ; Rise       ; clk             ;
; reset2      ; clk2       ; -0.666 ; -1.212 ; Rise       ; clk2            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tx           ; clk        ; 5.263 ; 5.290 ; Rise       ; clk             ;
; tx(n)        ; clk        ; 5.293 ; 5.260 ; Rise       ; clk             ;
; update_lvl_0 ; clk        ; 6.412 ; 6.440 ; Rise       ; clk             ;
; byte_out[*]  ; clk2       ; 5.805 ; 5.780 ; Rise       ; clk2            ;
;  byte_out[0] ; clk2       ; 5.545 ; 5.524 ; Rise       ; clk2            ;
;  byte_out[1] ; clk2       ; 5.526 ; 5.502 ; Rise       ; clk2            ;
;  byte_out[2] ; clk2       ; 5.565 ; 5.537 ; Rise       ; clk2            ;
;  byte_out[3] ; clk2       ; 5.574 ; 5.552 ; Rise       ; clk2            ;
;  byte_out[4] ; clk2       ; 5.785 ; 5.751 ; Rise       ; clk2            ;
;  byte_out[5] ; clk2       ; 5.805 ; 5.780 ; Rise       ; clk2            ;
;  byte_out[6] ; clk2       ; 5.531 ; 5.506 ; Rise       ; clk2            ;
;  byte_out[7] ; clk2       ; 5.705 ; 5.671 ; Rise       ; clk2            ;
; ready        ; clk2       ; 6.870 ; 6.967 ; Rise       ; clk2            ;
; timeout      ; clk2       ; 5.527 ; 5.502 ; Rise       ; clk2            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tx           ; clk        ; 3.065 ; 3.163 ; Rise       ; clk             ;
; tx(n)        ; clk        ; 3.161 ; 3.067 ; Rise       ; clk             ;
; update_lvl_0 ; clk        ; 3.779 ; 3.864 ; Rise       ; clk             ;
; byte_out[*]  ; clk2       ; 3.194 ; 3.225 ; Rise       ; clk2            ;
;  byte_out[0] ; clk2       ; 3.209 ; 3.242 ; Rise       ; clk2            ;
;  byte_out[1] ; clk2       ; 3.194 ; 3.225 ; Rise       ; clk2            ;
;  byte_out[2] ; clk2       ; 3.222 ; 3.253 ; Rise       ; clk2            ;
;  byte_out[3] ; clk2       ; 3.229 ; 3.262 ; Rise       ; clk2            ;
;  byte_out[4] ; clk2       ; 3.326 ; 3.380 ; Rise       ; clk2            ;
;  byte_out[5] ; clk2       ; 3.339 ; 3.392 ; Rise       ; clk2            ;
;  byte_out[6] ; clk2       ; 3.201 ; 3.231 ; Rise       ; clk2            ;
;  byte_out[7] ; clk2       ; 3.285 ; 3.323 ; Rise       ; clk2            ;
; ready        ; clk2       ; 4.158 ; 4.288 ; Rise       ; clk2            ;
; timeout      ; clk2       ; 3.199 ; 3.228 ; Rise       ; clk2            ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; update_lvl_0  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; timeout       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset2                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk2                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; byte_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; byte_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; byte_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; byte_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; byte_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; byte_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; byte_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; byte_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; update_lvl_0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; timeout       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; update_lvl_0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; timeout       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 53       ; 0        ; 0        ; 0        ;
; clk        ; clk2     ; 1        ; 0        ; 0        ; 0        ;
; clk2       ; clk2     ; 234      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 53       ; 0        ; 0        ; 0        ;
; clk        ; clk2     ; 1        ; 0        ; 0        ; 0        ;
; clk2       ; clk2     ; 234      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 77    ; 77   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Feb 18 16:48:45 2019
Info: Command: quartus_sta master_serial -c master_serial
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'master_serial.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk2 clk2
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.316
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.316       -27.923 clk2 
    Info (332119):    -0.995        -9.161 clk 
Info (332146): Worst-case hold slack is 0.278
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.278         0.000 clk2 
    Info (332119):     0.359         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.000 clk2 
    Info (332119):    -3.000       -24.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.095
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.095       -21.307 clk2 
    Info (332119):    -0.800        -7.188 clk 
Info (332146): Worst-case hold slack is 0.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.263         0.000 clk2 
    Info (332119):     0.312         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.000 clk2 
    Info (332119):    -3.000       -24.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.283
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.283        -3.536 clk2 
    Info (332119):    -0.106        -0.107 clk 
Info (332146): Worst-case hold slack is 0.139
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.139         0.000 clk2 
    Info (332119):     0.187         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -44.468 clk2 
    Info (332119):    -3.000       -25.176 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 532 megabytes
    Info: Processing ended: Mon Feb 18 16:48:47 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


