// ============================================================================
// TDC 时钟管理模块
// ============================================================================
// 集中管理所有TDC相关时钟生成
// - 260MHz 主时钟
// - 260MHz 四相位时钟 (0°/90°/180°/270°)
// ============================================================================

`timescale 1ns / 1ps

module tdc_clock_manager (
    // 输入
    input  wire         sys_clk_200MHz,     // 系统时钟 200MHz
    
    // 输出时钟
    output wire         clk_260MHz,         // TDC 工作时钟 260MHz
    output wire         clk_260MHz_p0,      // TDC 0度相位时钟
    output wire         clk_260MHz_p90,     // TDC 90度相位时钟
    output wire         clk_260MHz_p180,    // TDC 180度相位时钟
    output wire         clk_260MHz_p270     // TDC 270度相位时钟
);

    // ========================================================================
    // 260MHz 主时钟生成
    // ========================================================================
    clk_wiz_tdc clk_wiz_tdc_inst (
        .clk_in1(sys_clk_200MHz),           // 200MHz 输入
        .clk_out1(clk_260MHz)               // 260MHz 输出
    );

    // ========================================================================
    // 260MHz 四相位时钟生成
    // ========================================================================
    clk_260_phase clk_260_phase_inst (
        .clk_in1(clk_260MHz),
        .clk_out1(clk_260MHz_p0),           // 0度
        .clk_out2(clk_260MHz_p90),          // 90度
        .clk_out3(clk_260MHz_p180),         // 180度
        .clk_out4(clk_260MHz_p270)          // 270度
    );

endmodule
