ÿØÿÛ«schematic
  «component (-1000,-400) 0 0
    «symbol Vpulse
      «type: V»
      «description: Independent Voltage Source»
      «shorted pins: false»
      «line (0,-130) (0,-200) 0 0 0x1000000 -1 -1»
      «line (0,200) (0,130) 0 0 0x1000000 -1 -1»
      «line (-70,-30) (-50,-30) 0 0 0x1000000 -1 -1»
      «line (-50,-30) (-40,30) 0 0 0x1000000 -1 -1»
      «line (-40,30) (0,30) 0 0 0x1000000 -1 -1»
      «line (0,30) (10,-30) 0 0 0x1000000 -1 -1»
      «line (10,-30) (70,-30) 0 0 0x1000000 -1 -1»
      «rect (-25,77) (25,73) 0 0 0 0x1000000 0x3000000 -1 0 -1»
      «rect (-2,50) (2,100) 0 0 0 0x1000000 0x3000000 -1 0 -1»
      «rect (-25,-73) (25,-77) 0 0 0 0x1000000 0x3000000 -1 0 -1»
      «ellipse (-130,130) (130,-130) 0 0 0 0x1000000 0x1000000 -1 -1»
      «text (100,150) 1 7 0 0x1000000 -1 -1 "V1"»
      «text (100,-150) 1 7 0 0x1000000 -1 -1 "PULSE 0 3.3 0 .1n .1n 5n 10n "»
      «pin (0,200) (0,0) 1 0 0 0x0 -1 "+"»
      «pin (0,-200) (0,0) 1 0 0 0x0 -1 "-"»
    »
  »
  «component (-100,200) 0 0
    «symbol
      «type: Ø(.DLL)»
      «shorted pins: false»
      «rect (-600,200) (1000,-400) 0 0 0 0x4000000 0x4000000 -1 1 -1»
      «text (150,0) 1 12 0 0x1000000 -1 -1 "X1"»
      «text (150,-100) 0.681 13 0 0x1000000 -1 -1 "verilog_test"»
      «pin (-600,-100) (50,0) 1 7 17 0x0 -1 "IN0"»
      «pin (1000,-100) (-50,0) 1 11 146 0x0 -1 "OUT0"»
    »
  »
  «net (-1000,-700) 1 13 0 "GND"»
  «net (-1000,100) 1 14 0 "clk"»
  «net (1100,100) 1 14 0 "out"»
  «wire (-1000,-200) (-1000,100) "clk"»
  «wire (-1000,-700) (-1000,-600) "GND"»
  «wire (-1000,100) (-700,100) "clk"»
  «wire (1100,100) (1300,100) "out"»
  «wire (900,100) (1100,100) "out"»
  «text (-1000,-950) 1 7 0 0x1000000 -1 -1 "ï»¿.tran 1Âµ"»
»

