//--------------------------------------------------------------------
// Created by Microsemi SmartDesign Tue Mar 24 11:05:58 2020
// Parameters for CoreAHBLite
//--------------------------------------------------------------------


parameter FAMILY = 19;
parameter HADDR_SHG_CFG = 1;
parameter M0_AHBSLOT0ENABLE = 1;
parameter M0_AHBSLOT1ENABLE = 0;
parameter M0_AHBSLOT2ENABLE = 0;
parameter M0_AHBSLOT3ENABLE = 0;
parameter M0_AHBSLOT4ENABLE = 0;
parameter M0_AHBSLOT5ENABLE = 0;
parameter M0_AHBSLOT6ENABLE = 0;
parameter M0_AHBSLOT7ENABLE = 0;
parameter M0_AHBSLOT8ENABLE = 0;
parameter M0_AHBSLOT9ENABLE = 0;
parameter M0_AHBSLOT10ENABLE = 0;
parameter M0_AHBSLOT11ENABLE = 0;
parameter M0_AHBSLOT12ENABLE = 0;
parameter M0_AHBSLOT13ENABLE = 0;
parameter M0_AHBSLOT14ENABLE = 0;
parameter M0_AHBSLOT15ENABLE = 0;
parameter M0_AHBSLOT16ENABLE = 0;
parameter M1_AHBSLOT0ENABLE = 0;
parameter M1_AHBSLOT1ENABLE = 0;
parameter M1_AHBSLOT2ENABLE = 0;
parameter M1_AHBSLOT3ENABLE = 0;
parameter M1_AHBSLOT4ENABLE = 0;
parameter M1_AHBSLOT5ENABLE = 0;
parameter M1_AHBSLOT6ENABLE = 0;
parameter M1_AHBSLOT7ENABLE = 0;
parameter M1_AHBSLOT8ENABLE = 0;
parameter M1_AHBSLOT9ENABLE = 0;
parameter M1_AHBSLOT10ENABLE = 0;
parameter M1_AHBSLOT11ENABLE = 0;
parameter M1_AHBSLOT12ENABLE = 0;
parameter M1_AHBSLOT13ENABLE = 0;
parameter M1_AHBSLOT14ENABLE = 0;
parameter M1_AHBSLOT15ENABLE = 0;
parameter M1_AHBSLOT16ENABLE = 0;
parameter M2_AHBSLOT0ENABLE = 0;
parameter M2_AHBSLOT1ENABLE = 0;
parameter M2_AHBSLOT2ENABLE = 0;
parameter M2_AHBSLOT3ENABLE = 0;
parameter M2_AHBSLOT4ENABLE = 0;
parameter M2_AHBSLOT5ENABLE = 0;
parameter M2_AHBSLOT6ENABLE = 0;
parameter M2_AHBSLOT7ENABLE = 0;
parameter M2_AHBSLOT8ENABLE = 0;
parameter M2_AHBSLOT9ENABLE = 0;
parameter M2_AHBSLOT10ENABLE = 0;
parameter M2_AHBSLOT11ENABLE = 0;
parameter M2_AHBSLOT12ENABLE = 0;
parameter M2_AHBSLOT13ENABLE = 0;
parameter M2_AHBSLOT14ENABLE = 0;
parameter M2_AHBSLOT15ENABLE = 0;
parameter M2_AHBSLOT16ENABLE = 0;
parameter M3_AHBSLOT0ENABLE = 0;
parameter M3_AHBSLOT1ENABLE = 0;
parameter M3_AHBSLOT2ENABLE = 0;
parameter M3_AHBSLOT3ENABLE = 0;
parameter M3_AHBSLOT4ENABLE = 0;
parameter M3_AHBSLOT5ENABLE = 0;
parameter M3_AHBSLOT6ENABLE = 0;
parameter M3_AHBSLOT7ENABLE = 0;
parameter M3_AHBSLOT8ENABLE = 0;
parameter M3_AHBSLOT9ENABLE = 0;
parameter M3_AHBSLOT10ENABLE = 0;
parameter M3_AHBSLOT11ENABLE = 0;
parameter M3_AHBSLOT12ENABLE = 0;
parameter M3_AHBSLOT13ENABLE = 0;
parameter M3_AHBSLOT14ENABLE = 0;
parameter M3_AHBSLOT15ENABLE = 0;
parameter M3_AHBSLOT16ENABLE = 0;
parameter MASTER0_INTERFACE = 1;
parameter MASTER1_INTERFACE = 1;
parameter MASTER2_INTERFACE = 1;
parameter MASTER3_INTERFACE = 1;
parameter MEMSPACE = 1;
parameter SC_0 = 0;
parameter SC_1 = 0;
parameter SC_2 = 0;
parameter SC_3 = 0;
parameter SC_4 = 0;
parameter SC_5 = 0;
parameter SC_6 = 0;
parameter SC_7 = 0;
parameter SC_8 = 0;
parameter SC_9 = 0;
parameter SC_10 = 0;
parameter SC_11 = 0;
parameter SC_12 = 0;
parameter SC_13 = 0;
parameter SC_14 = 0;
parameter SC_15 = 0;
parameter SLAVE0_INTERFACE = 1;
parameter SLAVE1_INTERFACE = 1;
parameter SLAVE2_INTERFACE = 1;
parameter SLAVE3_INTERFACE = 1;
parameter SLAVE4_INTERFACE = 1;
parameter SLAVE5_INTERFACE = 1;
parameter SLAVE6_INTERFACE = 1;
parameter SLAVE7_INTERFACE = 1;
parameter SLAVE8_INTERFACE = 1;
parameter SLAVE9_INTERFACE = 1;
parameter SLAVE10_INTERFACE = 1;
parameter SLAVE11_INTERFACE = 1;
parameter SLAVE12_INTERFACE = 1;
parameter SLAVE13_INTERFACE = 1;
parameter SLAVE14_INTERFACE = 1;
parameter SLAVE15_INTERFACE = 1;
parameter SLAVE16_INTERFACE = 1;
parameter testbench = "User";
