Fitter report for uc1
Mon Jun 27 14:21:49 2022
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |uc1|DATA:inst12|altsyncram:altsyncram_component|altsyncram_joi1:auto_generated|ALTSYNCRAM
 28. |uc1|rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ALTSYNCRAM
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 27 14:21:49 2022       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; uc1                                         ;
; Top-level Entity Name              ; uc1                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 946 / 22,320 ( 4 % )                        ;
;     Total combinational functions  ; 754 / 22,320 ( 3 % )                        ;
;     Dedicated logic registers      ; 553 / 22,320 ( 2 % )                        ;
; Total registers                    ; 553                                         ;
; Total pins                         ; 71 / 154 ( 46 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 20,480 / 608,256 ( 3 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.3%      ;
;     Processor 3            ;   1.2%      ;
;     Processor 4            ;   1.2%      ;
;     Processor 5            ;   1.2%      ;
;     Processor 6            ;   1.1%      ;
;     Processor 7            ;   1.1%      ;
;     Processor 8            ;   1.1%      ;
;     Processors 9-16        ;   1.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; PC_out[0]  ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; PC_out[1]  ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; PC_out[2]  ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; PC_out[3]  ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; PC_out[4]  ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; PC_out[5]  ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; PC_out[6]  ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; PC_out[7]  ; PIN_D6        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1503 ) ; 0.00 % ( 0 / 1503 )        ; 0.00 % ( 0 / 1503 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1503 ) ; 0.00 % ( 0 / 1503 )        ; 0.00 % ( 0 / 1503 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1486 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Matias/Source/repos/EV22/EV22_Quartus/output_files/uc1.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 946 / 22,320 ( 4 % )     ;
;     -- Combinational with no register       ; 393                      ;
;     -- Register only                        ; 192                      ;
;     -- Combinational with a register        ; 361                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 514                      ;
;     -- 3 input functions                    ; 193                      ;
;     -- <=2 input functions                  ; 47                       ;
;     -- Register only                        ; 192                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 677                      ;
;     -- arithmetic mode                      ; 77                       ;
;                                             ;                          ;
; Total registers*                            ; 553 / 23,018 ( 2 % )     ;
;     -- Dedicated logic registers            ; 553 / 22,320 ( 2 % )     ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 87 / 1,395 ( 6 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 71 / 154 ( 46 % )        ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; M9Ks                                        ; 3 / 66 ( 5 % )           ;
; Total block memory bits                     ; 20,480 / 608,256 ( 3 % ) ;
; Total block memory implementation bits      ; 27,648 / 608,256 ( 5 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global signals                              ; 9                        ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 3.3% / 3.3% / 3.4%       ;
; Peak interconnect usage (total/H/V)         ; 18.8% / 18.9% / 19.3%    ;
; Maximum fan-out                             ; 575                      ;
; Highest non-global fan-out                  ; 500                      ;
; Total fan-out                               ; 5022                     ;
; Average fan-out                             ; 3.02                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 946 / 22320 ( 4 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 393                 ; 0                              ;
;     -- Register only                        ; 192                 ; 0                              ;
;     -- Combinational with a register        ; 361                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 514                 ; 0                              ;
;     -- 3 input functions                    ; 193                 ; 0                              ;
;     -- <=2 input functions                  ; 47                  ; 0                              ;
;     -- Register only                        ; 192                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 677                 ; 0                              ;
;     -- arithmetic mode                      ; 77                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 553                 ; 0                              ;
;     -- Dedicated logic registers            ; 553 / 22320 ( 2 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 87 / 1395 ( 6 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 71                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 20480               ; 0                              ;
; Total RAM block bits                        ; 27648               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 3 / 66 ( 4 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )     ; 6 / 24 ( 25 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 570                 ; 2                              ;
;     -- Registered Input Connections         ; 553                 ; 0                              ;
;     -- Output Connections                   ; 2                   ; 570                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 5228                ; 584                            ;
;     -- Registered Connections               ; 1270                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 572                            ;
;     -- hard_block:auto_generated_inst       ; 572                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 34                  ; 2                              ;
;     -- Output Ports                         ; 37                  ; 5                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; PI0[0]  ; R16   ; 5        ; 53           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[10] ; N11   ; 4        ; 43           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[11] ; D15   ; 6        ; 53           ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[12] ; E11   ; 7        ; 45           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[13] ; P11   ; 4        ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[14] ; C15   ; 6        ; 53           ; 30           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[15] ; R9    ; 4        ; 27           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[1]  ; L13   ; 5        ; 53           ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[2]  ; F14   ; 6        ; 53           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[3]  ; J13   ; 5        ; 53           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[4]  ; A12   ; 7        ; 43           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[5]  ; A14   ; 7        ; 47           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[6]  ; N12   ; 4        ; 47           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[7]  ; C11   ; 7        ; 38           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[8]  ; D12   ; 7        ; 51           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI0[9]  ; G15   ; 6        ; 53           ; 20           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[0]  ; C14   ; 7        ; 51           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[10] ; D14   ; 7        ; 51           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[11] ; F15   ; 6        ; 53           ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[12] ; C16   ; 6        ; 53           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[13] ; A11   ; 7        ; 40           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[14] ; R12   ; 4        ; 36           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[15] ; T9    ; 4        ; 27           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[1]  ; F13   ; 6        ; 53           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[2]  ; A13   ; 7        ; 49           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[3]  ; T14   ; 4        ; 45           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[4]  ; A10   ; 7        ; 34           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[5]  ; B14   ; 7        ; 45           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[6]  ; D16   ; 6        ; 53           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[7]  ; M10   ; 4        ; 43           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[8]  ; B16   ; 6        ; 53           ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; PI1[9]  ; B13   ; 7        ; 49           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; de0_clk ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; nRST    ; J15   ; 5        ; 53           ; 14           ; 0            ; 500                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; WR_out[0]  ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WR_out[10] ; F9    ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WR_out[11] ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WR_out[12] ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WR_out[13] ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WR_out[14] ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WR_out[15] ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; WR_out[1]  ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WR_out[2]  ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WR_out[3]  ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WR_out[4]  ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WR_out[5]  ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WR_out[6]  ; E10   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WR_out[7]  ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WR_out[8]  ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; WR_out[9]  ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clk_k      ; N5    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; clk_pc     ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; clk_ram    ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; clk_reg    ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; clk_rom    ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[0]       ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[10]      ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[11]      ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[12]      ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[13]      ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[14]      ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[15]      ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[1]       ; J16   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[2]       ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[3]       ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[4]       ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[5]       ; N14   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[6]       ; P15   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[7]       ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[8]       ; G16   ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[9]       ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                     ; Use as regular IO        ; z[1]                    ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                   ; Use as regular IO        ; nRST                    ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                  ; Use as regular IO        ; z[8]                    ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                  ; Use as regular IO        ; PI0[9]                  ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                       ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                     ; Use as regular IO        ; PI1[11]                 ; Dual Purpose Pin          ;
; D16      ;                                        ; Use as regular IO        ; PI1[6]                  ; Dual Purpose Pin          ;
; D15      ; PADD23                                 ; Use as regular IO        ; PI0[11]                 ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; PI1[12]                 ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                     ; Use as regular IO        ; WR_out[7]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                     ; Use as regular IO        ; WR_out[11]              ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; WR_out[10]              ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                     ; Use as regular IO        ; PI1[4]                  ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                     ; Use as regular IO        ; WR_out[5]               ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; WR_out[4]               ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                     ; Use as regular IO        ; WR_out[3]               ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                      ; Use as regular IO        ; WR_out[1]               ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 3 / 25 ( 12 % )  ; 2.5V          ; --           ;
; 4        ; 18 / 20 ( 90 % ) ; 2.5V          ; --           ;
; 5        ; 16 / 18 ( 89 % ) ; 2.5V          ; --           ;
; 6        ; 11 / 13 ( 85 % ) ; 2.5V          ; --           ;
; 7        ; 20 / 24 ( 83 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; PI1[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 188        ; 7        ; PI1[13]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 186        ; 7        ; PI0[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 179        ; 7        ; PI1[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 181        ; 7        ; PI0[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 191        ; 7        ; WR_out[11]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; WR_out[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; WR_out[9]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; PI1[9]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 182        ; 7        ; PI1[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; PI1[8]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; WR_out[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; PI0[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; PI1[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 174        ; 6        ; PI0[14]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 173        ; 6        ; PI1[12]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; WR_out[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; WR_out[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; WR_out[8]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; PI0[8]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; PI1[10]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 170        ; 6        ; PI0[11]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 169        ; 6        ; PI1[6]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; WR_out[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; WR_out[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; WR_out[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; PI0[12]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; WR_out[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; WR_out[10]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; PI1[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 167        ; 6        ; PI0[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 163        ; 6        ; PI1[11]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; PI0[9]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 159        ; 6        ; z[8]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; PI0[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 144        ; 5        ; z[10]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 143        ; 5        ; nRST                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; z[1]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; z[9]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 140        ; 5        ; z[14]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; PI0[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 134        ; 5        ; z[2]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 138        ; 5        ; z[13]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 137        ; 5        ; z[11]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; PI1[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; clk_k                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 63         ; 3        ; clk_ram                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; PI0[10]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 117        ; 4        ; PI0[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; z[5]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 133        ; 5        ; z[15]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 132        ; 5        ; z[3]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; z[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; PI0[13]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; clk_pc                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P15      ; 127        ; 5        ; z[6]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 128        ; 5        ; z[12]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; de0_clk                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; PI0[15]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 96         ; 4        ; WR_out[14]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 98         ; 4        ; WR_out[15]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 100        ; 4        ; PI1[14]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 107        ; 4        ; clk_reg                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 120        ; 4        ; clk_rom                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; PI0[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; PI1[15]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 97         ; 4        ; WR_out[12]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 99         ; 4        ; WR_out[13]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; z[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 115        ; 4        ; PI1[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 116        ; 4        ; z[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                        ;
+-------------------------------+--------------------------------------------------------------------+
; Name                          ; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------+
; SDC pin name                  ; inst9|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                             ;
; Compensate clock              ; clock0                                                             ;
; Compensated input/output pins ; --                                                                 ;
; Switchover type               ; --                                                                 ;
; Input frequency 0             ; 50.0 MHz                                                           ;
; Input frequency 1             ; --                                                                 ;
; Nominal PFD frequency         ; 50.0 MHz                                                           ;
; Nominal VCO frequency         ; 500.0 MHz                                                          ;
; VCO post scale K counter      ; 2                                                                  ;
; VCO frequency control         ; Auto                                                               ;
; VCO phase shift step          ; 250 ps                                                             ;
; VCO multiply                  ; --                                                                 ;
; VCO divide                    ; --                                                                 ;
; Freq min lock                 ; 30.0 MHz                                                           ;
; Freq max lock                 ; 65.02 MHz                                                          ;
; M VCO Tap                     ; 0                                                                  ;
; M Initial                     ; 1                                                                  ;
; M value                       ; 10                                                                 ;
; N value                       ; 1                                                                  ;
; Charge pump current           ; setting 1                                                          ;
; Loop filter resistance        ; setting 27                                                         ;
; Loop filter capacitance       ; setting 0                                                          ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                               ;
; Bandwidth type                ; Medium                                                             ;
; Real time reconfigurable      ; Off                                                                ;
; Scan chain MIF file           ; --                                                                 ;
; Preserve PLL counter order    ; Off                                                                ;
; PLL location                  ; PLL_4                                                              ;
; Inclk0 signal                 ; de0_clk                                                            ;
; Inclk1 signal                 ; --                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                      ;
; Inclk1 signal type            ; --                                                                 ;
+-------------------------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+--------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 2.25 (250 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; inst9|altpll_component|auto_generated|pll1|clk[0] ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 72 (8000 ps)   ; 2.25 (250 ps)    ; 50/50      ; C3      ; 20            ; 10/10 Even ; --            ; 5       ; 0       ; inst9|altpll_component|auto_generated|pll1|clk[1] ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 144 (16000 ps) ; 2.25 (250 ps)    ; 50/50      ; C4      ; 20            ; 10/10 Even ; --            ; 9       ; 0       ; inst9|altpll_component|auto_generated|pll1|clk[2] ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 1    ; 2   ; 25.0 MHz         ; 216 (24000 ps) ; 2.25 (250 ps)    ; 50/50      ; C2      ; 20            ; 10/10 Even ; --            ; 13      ; 0       ; inst9|altpll_component|auto_generated|pll1|clk[3] ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[4] ; clock4       ; 1    ; 2   ; 25.0 MHz         ; 288 (32000 ps) ; 2.25 (250 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; --            ; 17      ; 0       ; inst9|altpll_component|auto_generated|pll1|clk[4] ;
+--------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; clk_pc     ; Incomplete set of assignments ;
; clk_rom    ; Incomplete set of assignments ;
; clk_ram    ; Incomplete set of assignments ;
; clk_k      ; Incomplete set of assignments ;
; clk_reg    ; Incomplete set of assignments ;
; WR_out[15] ; Incomplete set of assignments ;
; WR_out[14] ; Incomplete set of assignments ;
; WR_out[13] ; Incomplete set of assignments ;
; WR_out[12] ; Incomplete set of assignments ;
; WR_out[11] ; Incomplete set of assignments ;
; WR_out[10] ; Incomplete set of assignments ;
; WR_out[9]  ; Incomplete set of assignments ;
; WR_out[8]  ; Incomplete set of assignments ;
; WR_out[7]  ; Incomplete set of assignments ;
; WR_out[6]  ; Incomplete set of assignments ;
; WR_out[5]  ; Incomplete set of assignments ;
; WR_out[4]  ; Incomplete set of assignments ;
; WR_out[3]  ; Incomplete set of assignments ;
; WR_out[2]  ; Incomplete set of assignments ;
; WR_out[1]  ; Incomplete set of assignments ;
; WR_out[0]  ; Incomplete set of assignments ;
; z[15]      ; Incomplete set of assignments ;
; z[14]      ; Incomplete set of assignments ;
; z[13]      ; Incomplete set of assignments ;
; z[12]      ; Incomplete set of assignments ;
; z[11]      ; Incomplete set of assignments ;
; z[10]      ; Incomplete set of assignments ;
; z[9]       ; Incomplete set of assignments ;
; z[8]       ; Incomplete set of assignments ;
; z[7]       ; Incomplete set of assignments ;
; z[6]       ; Incomplete set of assignments ;
; z[5]       ; Incomplete set of assignments ;
; z[4]       ; Incomplete set of assignments ;
; z[3]       ; Incomplete set of assignments ;
; z[2]       ; Incomplete set of assignments ;
; z[1]       ; Incomplete set of assignments ;
; z[0]       ; Incomplete set of assignments ;
; nRST       ; Incomplete set of assignments ;
; de0_clk    ; Incomplete set of assignments ;
; PI0[15]    ; Incomplete set of assignments ;
; PI1[15]    ; Incomplete set of assignments ;
; PI0[14]    ; Incomplete set of assignments ;
; PI1[14]    ; Incomplete set of assignments ;
; PI0[13]    ; Incomplete set of assignments ;
; PI1[13]    ; Incomplete set of assignments ;
; PI0[12]    ; Incomplete set of assignments ;
; PI1[12]    ; Incomplete set of assignments ;
; PI0[11]    ; Incomplete set of assignments ;
; PI1[11]    ; Incomplete set of assignments ;
; PI0[10]    ; Incomplete set of assignments ;
; PI1[10]    ; Incomplete set of assignments ;
; PI0[9]     ; Incomplete set of assignments ;
; PI1[9]     ; Incomplete set of assignments ;
; PI0[8]     ; Incomplete set of assignments ;
; PI1[8]     ; Incomplete set of assignments ;
; PI0[7]     ; Incomplete set of assignments ;
; PI1[7]     ; Incomplete set of assignments ;
; PI0[6]     ; Incomplete set of assignments ;
; PI1[6]     ; Incomplete set of assignments ;
; PI0[5]     ; Incomplete set of assignments ;
; PI1[5]     ; Incomplete set of assignments ;
; PI0[4]     ; Incomplete set of assignments ;
; PI1[4]     ; Incomplete set of assignments ;
; PI0[3]     ; Incomplete set of assignments ;
; PI1[3]     ; Incomplete set of assignments ;
; PI0[2]     ; Incomplete set of assignments ;
; PI1[2]     ; Incomplete set of assignments ;
; PI0[1]     ; Incomplete set of assignments ;
; PI1[1]     ; Incomplete set of assignments ;
; PI0[0]     ; Incomplete set of assignments ;
; PI1[0]     ; Incomplete set of assignments ;
; clk_pc     ; Missing location assignment   ;
; clk_rom    ; Missing location assignment   ;
; clk_ram    ; Missing location assignment   ;
; clk_k      ; Missing location assignment   ;
; clk_reg    ; Missing location assignment   ;
; WR_out[15] ; Missing location assignment   ;
; WR_out[14] ; Missing location assignment   ;
; WR_out[13] ; Missing location assignment   ;
; WR_out[12] ; Missing location assignment   ;
; WR_out[11] ; Missing location assignment   ;
; WR_out[10] ; Missing location assignment   ;
; z[15]      ; Missing location assignment   ;
; z[14]      ; Missing location assignment   ;
; z[13]      ; Missing location assignment   ;
; z[12]      ; Missing location assignment   ;
; z[11]      ; Missing location assignment   ;
; z[10]      ; Missing location assignment   ;
; z[9]       ; Missing location assignment   ;
; z[8]       ; Missing location assignment   ;
; z[7]       ; Missing location assignment   ;
; z[6]       ; Missing location assignment   ;
; z[5]       ; Missing location assignment   ;
; z[4]       ; Missing location assignment   ;
; z[3]       ; Missing location assignment   ;
; z[2]       ; Missing location assignment   ;
; z[1]       ; Missing location assignment   ;
; z[0]       ; Missing location assignment   ;
; PI0[15]    ; Missing location assignment   ;
; PI1[15]    ; Missing location assignment   ;
; PI0[14]    ; Missing location assignment   ;
; PI1[14]    ; Missing location assignment   ;
; PI0[13]    ; Missing location assignment   ;
; PI1[13]    ; Missing location assignment   ;
; PI0[12]    ; Missing location assignment   ;
; PI1[12]    ; Missing location assignment   ;
; PI0[11]    ; Missing location assignment   ;
; PI1[11]    ; Missing location assignment   ;
; PI0[10]    ; Missing location assignment   ;
; PI1[10]    ; Missing location assignment   ;
; PI0[9]     ; Missing location assignment   ;
; PI1[9]     ; Missing location assignment   ;
; PI0[8]     ; Missing location assignment   ;
; PI1[8]     ; Missing location assignment   ;
; PI0[7]     ; Missing location assignment   ;
; PI1[7]     ; Missing location assignment   ;
; PI0[6]     ; Missing location assignment   ;
; PI1[6]     ; Missing location assignment   ;
; PI0[5]     ; Missing location assignment   ;
; PI1[5]     ; Missing location assignment   ;
; PI0[4]     ; Missing location assignment   ;
; PI1[4]     ; Missing location assignment   ;
; PI0[3]     ; Missing location assignment   ;
; PI1[3]     ; Missing location assignment   ;
; PI0[2]     ; Missing location assignment   ;
; PI1[2]     ; Missing location assignment   ;
; PI0[1]     ; Missing location assignment   ;
; PI1[1]     ; Missing location assignment   ;
; PI0[0]     ; Missing location assignment   ;
; PI1[0]     ; Missing location assignment   ;
+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                             ; Entity Name         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------+---------------------+--------------+
; |uc1                                      ; 946 (0)     ; 553 (0)                   ; 0 (0)         ; 20480       ; 3    ; 0            ; 0       ; 0         ; 71   ; 0            ; 393 (0)      ; 192 (0)           ; 361 (0)          ; |uc1                                                                            ; uc1                 ; work         ;
;    |ALU:inst5|                            ; 155 (155)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)    ; 0 (0)             ; 13 (13)          ; |uc1|ALU:inst5                                                                  ; ALU                 ; work         ;
;    |Block1:inst10|                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |uc1|Block1:inst10                                                              ; Block1              ; work         ;
;    |DATA:inst12|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uc1|DATA:inst12                                                                ; DATA                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uc1|DATA:inst12|altsyncram:altsyncram_component                                ; altsyncram          ; work         ;
;          |altsyncram_joi1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uc1|DATA:inst12|altsyncram:altsyncram_component|altsyncram_joi1:auto_generated ; altsyncram_joi1     ; work         ;
;    |carry_block:inst8|                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |uc1|carry_block:inst8                                                          ; carry_block         ; work         ;
;    |constant_reg:inst6|                   ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |uc1|constant_reg:inst6                                                         ; constant_reg        ; work         ;
;    |decoder:inst1|                        ; 74 (74)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 5 (5)            ; |uc1|decoder:inst1                                                              ; decoder             ; work         ;
;    |fetch:inst4|                          ; 125 (125)   ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 7 (7)             ; 65 (65)          ; |uc1|fetch:inst4                                                                ; fetch               ; work         ;
;    |mux2:inst3|                           ; 325 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 240 (0)          ; |uc1|mux2:inst3                                                                 ; mux2                ; work         ;
;       |lpm_mux:LPM_MUX_component|         ; 325 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 240 (0)          ; |uc1|mux2:inst3|lpm_mux:LPM_MUX_component                                       ; lpm_mux             ; work         ;
;          |mux_tsc:auto_generated|         ; 325 (325)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 240 (240)        ; |uc1|mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated                ; mux_tsc             ; work         ;
;    |pll1:inst9|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uc1|pll1:inst9                                                                 ; pll1                ; work         ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uc1|pll1:inst9|altpll:altpll_component                                         ; altpll              ; work         ;
;          |pll1_altpll:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uc1|pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated              ; pll1_altpll         ; work         ;
;    |rom1:inst|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uc1|rom1:inst                                                                  ; rom1                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uc1|rom1:inst|altsyncram:altsyncram_component                                  ; altsyncram          ; work         ;
;          |altsyncram_mr91:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uc1|rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated   ; altsyncram_mr91     ; work         ;
;    |super_register_bank:inst2|            ; 495 (486)   ; 464 (464)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (27)      ; 185 (185)         ; 279 (267)        ; |uc1|super_register_bank:inst2                                                  ; super_register_bank ; work         ;
;       |Block3:block3|                     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |uc1|super_register_bank:inst2|Block3:block3                                    ; Block3              ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; clk_pc     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_rom    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_ram    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_k      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_reg    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WR_out[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nRST       ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; de0_clk    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PI0[15]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PI1[15]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PI0[14]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI1[14]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI0[13]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI1[13]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI0[12]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI1[12]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI0[11]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI1[11]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI0[10]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI1[10]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI0[9]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI1[9]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI0[8]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI1[8]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI0[7]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI1[7]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI0[6]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI1[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI0[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI1[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI0[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI1[4]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI0[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI1[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI0[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI1[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI0[1]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI1[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PI0[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PI1[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; nRST                                                                                   ;                   ;         ;
;      - super_register_bank:inst2|Working_register[0]                                   ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[1]                                   ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[2]                                   ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[3]                                   ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[4]                                   ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[5]                                   ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[6]                                   ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[7]                                   ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[8]                                   ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[9]                                   ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[10]                                  ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[11]                                  ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[12]                                  ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[13]                                  ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[14]                                  ; 1                 ; 0       ;
;      - super_register_bank:inst2|Working_register[15]                                  ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[15]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[15]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[15]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[15]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[15]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[15]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[15]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[15]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[15]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[15]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[15]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[15]                                               ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[15]                                                    ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[14]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[14]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[14]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[14]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[14]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[14]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[14]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[14]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[14]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[14]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[14]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[14]                                               ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[14]                                                    ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[13]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[13]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[13]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[13]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[13]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[13]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[13]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[13]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[13]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[13]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[13]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[13]                                               ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[13]                                                    ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[12]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[12]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[12]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[12]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[12]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[12]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[12]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[12]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[12]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[12]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[12]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[12]                                               ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[12]                                                    ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[11]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[11]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[11]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[11]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[11]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[11]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[11]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[11]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[11]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[11]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[11]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[11]                                               ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[11]                                                    ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[10]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[10]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[10]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[10]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[10]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[10]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[10]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[10]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[10]                                               ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[10]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[10]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[10]                                               ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[10]                                                    ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[9]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[9]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[9]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[9]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[9]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[9]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[9]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[9]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[9]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[9]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[9]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[9]                                                ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[9]                                                     ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[8]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[8]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[8]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[8]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[8]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[8]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[8]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[8]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[8]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[8]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[8]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[8]                                                ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[8]                                                     ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[7]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[7]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[7]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[7]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[7]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[7]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[7]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[7]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[7]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[7]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[7]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[7]                                                ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[7]                                                     ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[6]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[6]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[6]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[6]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[6]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[6]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[6]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[6]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[6]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[6]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[6]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[6]                                                ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[6]                                                     ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[5]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[5]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[5]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[5]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[5]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[5]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[5]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[5]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[5]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[5]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[5]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[5]                                                ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[5]                                                     ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[4]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[4]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[4]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[4]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[4]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[4]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[4]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[4]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[4]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[4]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[4]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[4]                                                ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[4]                                                     ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[3]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[3]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[3]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[3]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[3]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[3]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[3]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[3]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[3]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[3]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[3]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[3]                                                ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[3]                                                     ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[2]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[2]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[2]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[2]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[2]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[2]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[2]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[2]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[2]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[2]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[2]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[2]                                                ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[2]                                                     ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[1]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[1]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[1]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[1]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[1]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[1]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[1]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[1]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[1]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[1]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[1]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[1]                                                ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[1]                                                     ; 1                 ; 0       ;
;      - super_register_bank:inst2|r0[0]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r26[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r25[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r24[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r27[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r17[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r18[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r16[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r19[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r21[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r22[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r20[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r23[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r9[0]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r5[0]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r1[0]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r13[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r6[0]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r10[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r2[0]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r14[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r4[0]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r8[0]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r12[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r11[0]                                                ; 1                 ; 0       ;
;      - super_register_bank:inst2|r7[0]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r3[0]                                                 ; 1                 ; 0       ;
;      - super_register_bank:inst2|r15[0]                                                ; 1                 ; 0       ;
;      - constant_reg:inst6|k_out[0]                                                     ; 1                 ; 0       ;
;      - fetch:inst4|PC[0]~_emulated                                                     ; 1                 ; 0       ;
;      - fetch:inst4|PC[0]~2                                                             ; 1                 ; 0       ;
;      - fetch:inst4|PC[1]~_emulated                                                     ; 1                 ; 0       ;
;      - fetch:inst4|PC[1]~4                                                             ; 1                 ; 0       ;
;      - fetch:inst4|PC[2]~_emulated                                                     ; 1                 ; 0       ;
;      - fetch:inst4|PC[2]~6                                                             ; 1                 ; 0       ;
;      - fetch:inst4|PC[3]~_emulated                                                     ; 1                 ; 0       ;
;      - fetch:inst4|PC[3]~8                                                             ; 1                 ; 0       ;
;      - fetch:inst4|PC[4]~_emulated                                                     ; 1                 ; 0       ;
;      - fetch:inst4|PC[4]~10                                                            ; 1                 ; 0       ;
;      - fetch:inst4|PC[5]~_emulated                                                     ; 1                 ; 0       ;
;      - fetch:inst4|PC[5]~12                                                            ; 1                 ; 0       ;
;      - fetch:inst4|PC[6]~_emulated                                                     ; 1                 ; 0       ;
;      - fetch:inst4|PC[6]~14                                                            ; 1                 ; 0       ;
;      - fetch:inst4|PC[7]~_emulated                                                     ; 1                 ; 0       ;
;      - fetch:inst4|PC[7]~16                                                            ; 1                 ; 0       ;
;      - fetch:inst4|comb~0                                                              ; 1                 ; 0       ;
;      - fetch:inst4|tos[0]~34                                                           ; 1                 ; 0       ;
;      - fetch:inst4|PC[0]~1                                                             ; 1                 ; 0       ;
;      - pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|pll1              ; 0                 ; 6       ;
; de0_clk                                                                                ;                   ;         ;
; PI0[15]                                                                                ;                   ;         ;
; PI1[15]                                                                                ;                   ;         ;
; PI0[14]                                                                                ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[14]~29  ; 0                 ; 6       ;
; PI1[14]                                                                                ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[14]~30  ; 0                 ; 6       ;
; PI0[13]                                                                                ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[13]~50  ; 0                 ; 6       ;
; PI1[13]                                                                                ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[13]~50  ; 1                 ; 6       ;
; PI0[12]                                                                                ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[12]~69  ; 0                 ; 6       ;
; PI1[12]                                                                                ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[12]~70  ; 1                 ; 6       ;
; PI0[11]                                                                                ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[11]~90  ; 1                 ; 6       ;
; PI1[11]                                                                                ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[11]~90  ; 1                 ; 6       ;
; PI0[10]                                                                                ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[10]~109 ; 0                 ; 6       ;
; PI1[10]                                                                                ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[10]~110 ; 1                 ; 6       ;
; PI0[9]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[9]~130  ; 0                 ; 6       ;
; PI1[9]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[9]~130  ; 1                 ; 6       ;
; PI0[8]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[8]~149  ; 1                 ; 6       ;
; PI1[8]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[8]~150  ; 0                 ; 6       ;
; PI0[7]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[7]~170  ; 0                 ; 6       ;
; PI1[7]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[7]~170  ; 0                 ; 6       ;
; PI0[6]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[6]~189  ; 1                 ; 6       ;
; PI1[6]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[6]~190  ; 0                 ; 6       ;
; PI0[5]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[5]~210  ; 0                 ; 6       ;
; PI1[5]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[5]~210  ; 0                 ; 6       ;
; PI0[4]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[4]~229  ; 1                 ; 6       ;
; PI1[4]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[4]~230  ; 0                 ; 6       ;
; PI0[3]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[3]~250  ; 0                 ; 6       ;
; PI1[3]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[3]~250  ; 0                 ; 6       ;
; PI0[2]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[2]~269  ; 1                 ; 6       ;
; PI1[2]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[2]~270  ; 0                 ; 6       ;
; PI0[1]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[1]~290  ; 1                 ; 6       ;
; PI1[1]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[1]~290  ; 0                 ; 6       ;
; PI0[0]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[0]~309  ; 1                 ; 6       ;
; PI1[0]                                                                                 ;                   ;         ;
;      - mux2:inst3|lpm_mux:LPM_MUX_component|mux_tsc:auto_generated|result_node[0]~310  ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ALU:inst5|Mux18~0                                                              ; LCCOMB_X47_Y16_N12 ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Block1:inst10|Mux2~0                                                           ; LCCOMB_X32_Y14_N22 ; 2       ; Latch enable               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; carry_block:inst8|WideOr0~0                                                    ; LCCOMB_X37_Y16_N18 ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; constant_reg:inst6|k_out[13]~0                                                 ; LCCOMB_X43_Y16_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; constant_reg:inst6|k_out[2]~1                                                  ; LCCOMB_X43_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; de0_clk                                                                        ; PIN_R8             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; decoder:inst1|MR                                                               ; LCCOMB_X34_Y17_N12 ; 19      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; decoder:inst1|MW                                                               ; LCCOMB_X34_Y17_N18 ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; decoder:inst1|WideOr0~5                                                        ; LCCOMB_X34_Y16_N8  ; 4       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; decoder:inst1|WideOr0~5                                                        ; LCCOMB_X34_Y16_N8  ; 12      ; Latch enable               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; decoder:inst1|WideOr14~0                                                       ; LCCOMB_X34_Y16_N14 ; 10      ; Latch enable               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; fetch:inst4|PC[4]~20                                                           ; LCCOMB_X34_Y14_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch:inst4|stack~60                                                           ; LCCOMB_X31_Y14_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch:inst4|stack~61                                                           ; LCCOMB_X32_Y14_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch:inst4|stack~62                                                           ; LCCOMB_X31_Y14_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch:inst4|stack~63                                                           ; LCCOMB_X34_Y14_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fetch:inst4|tos[0]~34                                                          ; LCCOMB_X31_Y14_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nRST                                                                           ; PIN_J15            ; 500     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 81      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4              ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[2] ; PLL_4              ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[3] ; PLL_4              ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[4] ; PLL_4              ; 465     ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; super_register_bank:inst2|Decoder0~1                                           ; LCCOMB_X46_Y15_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~10                                          ; LCCOMB_X46_Y18_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~11                                          ; LCCOMB_X49_Y16_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~12                                          ; LCCOMB_X49_Y18_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~14                                          ; LCCOMB_X51_Y15_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~16                                          ; LCCOMB_X46_Y15_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~17                                          ; LCCOMB_X47_Y15_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~18                                          ; LCCOMB_X46_Y18_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~19                                          ; LCCOMB_X46_Y15_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~20                                          ; LCCOMB_X39_Y18_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~21                                          ; LCCOMB_X39_Y14_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~23                                          ; LCCOMB_X39_Y15_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~24                                          ; LCCOMB_X43_Y15_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~25                                          ; LCCOMB_X45_Y13_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~26                                          ; LCCOMB_X41_Y14_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~27                                          ; LCCOMB_X43_Y15_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~28                                          ; LCCOMB_X43_Y15_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~29                                          ; LCCOMB_X46_Y15_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~3                                           ; LCCOMB_X47_Y14_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~30                                          ; LCCOMB_X41_Y16_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~31                                          ; LCCOMB_X43_Y15_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~32                                          ; LCCOMB_X47_Y14_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~33                                          ; LCCOMB_X50_Y14_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~34                                          ; LCCOMB_X46_Y14_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~35                                          ; LCCOMB_X45_Y15_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~5                                           ; LCCOMB_X49_Y14_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~6                                           ; LCCOMB_X49_Y14_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~7                                           ; LCCOMB_X48_Y14_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; super_register_bank:inst2|Decoder0~8                                           ; LCCOMB_X47_Y18_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALU:inst5|Mux18~0                                                              ; LCCOMB_X47_Y16_N12 ; 16      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; Block1:inst10|Mux2~0                                                           ; LCCOMB_X32_Y14_N22 ; 2       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; decoder:inst1|WideOr0~5                                                        ; LCCOMB_X34_Y16_N8  ; 12      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; decoder:inst1|WideOr14~0                                                       ; LCCOMB_X34_Y16_N14 ; 10      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 81      ; 58                                   ; Global Clock         ; GCLK18           ; --                        ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4              ; 2       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[2] ; PLL_4              ; 4       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[3] ; PLL_4              ; 17      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[4] ; PLL_4              ; 465     ; 41                                   ; Global Clock         ; GCLK19           ; --                        ;
+--------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------+--------------------+
; Name       ; Fan-Out            ;
+------------+--------------------+
; nRST~input ; 500                ;
+------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                  ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF       ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; DATA:inst12|altsyncram:altsyncram_component|altsyncram_joi1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 1024                        ; 16                          ; --                          ; --                          ; 16384               ; 2    ; DATA.hex  ; M9K_X33_Y18_N0, M9K_X33_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ALTSYNCRAM   ; AUTO ; ROM         ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; prog1.hex ; M9K_X33_Y14_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |uc1|DATA:inst12|altsyncram:altsyncram_component|altsyncram_joi1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0011000000000000) (30000) (12288) (3000)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;8;(0000000000001111) (17) (15) (0F)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;256;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;264;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;272;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;280;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;288;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;296;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;304;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;312;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;320;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;328;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;336;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;344;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;352;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;360;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;368;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;376;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;384;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;392;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;400;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;408;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;416;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;424;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;432;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;440;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;448;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;456;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;464;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;472;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;480;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;488;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;496;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;504;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;512;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;520;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;528;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;536;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;544;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;552;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;560;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;568;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;576;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;584;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;592;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;600;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;608;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;616;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;624;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;632;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;640;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;648;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;656;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;664;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;672;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;680;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;688;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;696;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;704;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;712;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;720;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;728;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;736;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;744;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;752;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;760;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;768;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;776;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;784;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;792;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;800;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;808;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;816;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;824;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;832;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;840;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;848;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;856;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;864;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;872;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;880;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;888;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;896;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;904;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;912;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;920;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;928;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;936;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;944;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;952;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;960;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;968;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;976;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;984;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;992;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;1000;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;1008;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;1016;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |uc1|rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ALTSYNCRAM                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000010000000001) (2001) (1025) (401)   ;(1000010000000000) (102000) (33792) (8400)   ;(0000110000000000) (6000) (3072) (C00)   ;(0000010000000001) (2001) (1025) (401)   ;(1000010000000000) (102000) (33792) (8400)   ;(0001100000100000) (14040) (6176) (1820)   ;
;8;(0000001000000000) (1000) (512) (200)    ;(0001100000000001) (14001) (6145) (1801)   ;(0000001000000001) (1001) (513) (201)   ;(0001100000100000) (14040) (6176) (1820)   ;(0000001000000000) (1000) (512) (200)   ;(0001100000000001) (14001) (6145) (1801)   ;(0000001000000001) (1001) (513) (201)   ;(0001100000100000) (14040) (6176) (1820)   ;
;16;(0000001000000000) (1000) (512) (200)    ;(0001100000000001) (14001) (6145) (1801)   ;(0000001000000001) (1001) (513) (201)   ;(0001100000100000) (14040) (6176) (1820)   ;(0000001000000000) (1000) (512) (200)   ;(0001100000000001) (14001) (6145) (1801)   ;(0000001000000001) (1001) (513) (201)   ;(0001100000100000) (14040) (6176) (1820)   ;
;24;(0000001000000000) (1000) (512) (200)    ;(0001100000000001) (14001) (6145) (1801)   ;(0000001000000001) (1001) (513) (201)   ;(0001100000100000) (14040) (6176) (1820)   ;(0000001000000000) (1000) (512) (200)   ;(0001100000000001) (14001) (6145) (1801)   ;(0000001000000001) (1001) (513) (201)   ;(0010000000000000) (20000) (8192) (2000)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 2,011 / 71,559 ( 3 % ) ;
; C16 interconnects     ; 90 / 2,597 ( 3 % )     ;
; C4 interconnects      ; 1,401 / 46,848 ( 3 % ) ;
; Direct links          ; 161 / 71,559 ( < 1 % ) ;
; Global clocks         ; 9 / 20 ( 45 % )        ;
; Local interconnects   ; 335 / 24,624 ( 1 % )   ;
; R24 interconnects     ; 74 / 2,496 ( 3 % )     ;
; R4 interconnects      ; 1,920 / 62,424 ( 3 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.87) ; Number of LABs  (Total = 87) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 9                            ;
; 2                                           ; 5                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 0                            ;
; 6                                           ; 3                            ;
; 7                                           ; 5                            ;
; 8                                           ; 2                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 6                            ;
; 13                                          ; 5                            ;
; 14                                          ; 3                            ;
; 15                                          ; 6                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.32) ; Number of LABs  (Total = 87) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 65                           ;
; 1 Clock                            ; 63                           ;
; 1 Clock enable                     ; 37                           ;
; 2 Clock enables                    ; 29                           ;
; 2 Clocks                           ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.23) ; Number of LABs  (Total = 87) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 8                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 3                            ;
; 12                                           ; 4                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 5                            ;
; 17                                           ; 3                            ;
; 18                                           ; 5                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 7                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 4                            ;
; 30                                           ; 5                            ;
; 31                                           ; 3                            ;
; 32                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.52) ; Number of LABs  (Total = 87) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 11                           ;
; 2                                               ; 6                            ;
; 3                                               ; 4                            ;
; 4                                               ; 4                            ;
; 5                                               ; 6                            ;
; 6                                               ; 12                           ;
; 7                                               ; 6                            ;
; 8                                               ; 6                            ;
; 9                                               ; 7                            ;
; 10                                              ; 4                            ;
; 11                                              ; 4                            ;
; 12                                              ; 6                            ;
; 13                                              ; 0                            ;
; 14                                              ; 3                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 1                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.21) ; Number of LABs  (Total = 87) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 3                            ;
; 4                                            ; 9                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 3                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 4                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 5                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 4                            ;
; 26                                           ; 3                            ;
; 27                                           ; 4                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 4                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
; 33                                           ; 1                            ;
; 34                                           ; 1                            ;
; 35                                           ; 3                            ;
; 36                                           ; 1                            ;
; 37                                           ; 2                            ;
; 38                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 12           ; 0            ; 12           ; 0            ; 0            ; 71        ; 12           ; 0            ; 71        ; 71        ; 0            ; 37           ; 0            ; 0            ; 34           ; 0            ; 37           ; 34           ; 0            ; 0            ; 0            ; 37           ; 0            ; 0            ; 0            ; 0            ; 0            ; 71        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 59           ; 71           ; 59           ; 71           ; 71           ; 0         ; 59           ; 71           ; 0         ; 0         ; 71           ; 34           ; 71           ; 71           ; 37           ; 71           ; 34           ; 37           ; 71           ; 71           ; 71           ; 34           ; 71           ; 71           ; 71           ; 71           ; 71           ; 0         ; 71           ; 71           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; clk_pc             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_rom            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_ram            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_k              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_reg            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR_out[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nRST               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de0_clk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI0[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PI1[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                                                                                                       ; Destination Clock(s)                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; inst9|altpll_component|auto_generated|pll1|clk[1]                                                                                                                                                                                                                                                                     ; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a11~porta_address_reg0 ; 279.7             ;
; inst9|altpll_component|auto_generated|pll1|clk[1],inst9|altpll_component|auto_generated|pll1|clk[3],inst9|altpll_component|auto_generated|pll1|clk[4],rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a11~porta_address_reg0,I/O                                                   ; decoder:inst1|ALUC[0]                                                                                     ; 108.9             ;
; inst9|altpll_component|auto_generated|pll1|clk[4]                                                                                                                                                                                                                                                                     ; decoder:inst1|ALUC[0]                                                                                     ; 66.8              ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a11~porta_address_reg0                                                                                                                                                                                                             ; decoder:inst1|ALUC[0]                                                                                     ; 47.9              ;
; inst9|altpll_component|auto_generated|pll1|clk[1],inst9|altpll_component|auto_generated|pll1|clk[2],inst9|altpll_component|auto_generated|pll1|clk[3],inst9|altpll_component|auto_generated|pll1|clk[4],rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a11~porta_address_reg0,I/O ; decoder:inst1|ALUC[0]                                                                                     ; 26.4              ;
; inst9|altpll_component|auto_generated|pll1|clk[4],rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a11~porta_address_reg0                                                                                                                                                           ; decoder:inst1|ALUC[0]                                                                                     ; 20.6              ;
; inst9|altpll_component|auto_generated|pll1|clk[4]                                                                                                                                                                                                                                                                     ; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a11~porta_address_reg0 ; 19.6              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------+------------------------+-------------------+
; Source Register                                                                                           ; Destination Register   ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------+------------------------+-------------------+
; carry_block:inst8|cy                                                                                      ; Block1:inst10|B1OUT    ; 5.644             ;
; super_register_bank:inst2|Working_register[15]                                                            ; Block1:inst10|B1OUT    ; 5.634             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a14~porta_address_reg0 ; decoder:inst1|Sel_B[1] ; 5.161             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a10~porta_address_reg0 ; decoder:inst1|MR       ; 5.029             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a8~porta_address_reg0  ; decoder:inst1|Dadd[8]  ; 5.013             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a15~porta_address_reg0 ; decoder:inst1|ALUC[0]  ; 4.976             ;
; super_register_bank:inst2|Working_register[13]                                                            ; Block1:inst10|B1OUT    ; 4.968             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a9~porta_address_reg0  ; decoder:inst1|Dadd[9]  ; 4.957             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a13~porta_address_reg0 ; decoder:inst1|Sel_B[1] ; 4.955             ;
; super_register_bank:inst2|Working_register[0]                                                             ; Block1:inst10|B1OUT    ; 4.854             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a12~porta_address_reg0 ; decoder:inst1|Sel_B[1] ; 4.780             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a5~porta_address_reg0  ; decoder:inst1|Dadd[5]  ; 4.711             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a3~porta_address_reg0  ; decoder:inst1|Dadd[3]  ; 4.710             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a0~porta_address_reg0  ; decoder:inst1|Dadd[0]  ; 4.710             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a2~porta_address_reg0  ; decoder:inst1|Dadd[2]  ; 4.705             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a7~porta_address_reg0  ; decoder:inst1|Dadd[7]  ; 4.702             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a6~porta_address_reg0  ; decoder:inst1|Dadd[6]  ; 4.699             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a1~porta_address_reg0  ; decoder:inst1|Dadd[1]  ; 4.697             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a11~porta_address_reg0 ; decoder:inst1|MR       ; 4.691             ;
; rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a4~porta_address_reg0  ; decoder:inst1|Dadd[4]  ; 4.671             ;
; super_register_bank:inst2|Working_register[10]                                                            ; Block1:inst10|B1OUT    ; 4.482             ;
; super_register_bank:inst2|Working_register[11]                                                            ; Block1:inst10|B1OUT    ; 4.475             ;
; super_register_bank:inst2|Working_register[9]                                                             ; Block1:inst10|B1OUT    ; 4.475             ;
; super_register_bank:inst2|Working_register[2]                                                             ; Block1:inst10|B1OUT    ; 4.466             ;
; super_register_bank:inst2|Working_register[8]                                                             ; Block1:inst10|B1OUT    ; 4.449             ;
; super_register_bank:inst2|Working_register[6]                                                             ; Block1:inst10|B1OUT    ; 4.362             ;
; super_register_bank:inst2|Working_register[5]                                                             ; Block1:inst10|B1OUT    ; 4.356             ;
; super_register_bank:inst2|r0[12]                                                                          ; ALU:inst5|z[12]        ; 4.344             ;
; super_register_bank:inst2|Working_register[4]                                                             ; Block1:inst10|B1OUT    ; 4.330             ;
; super_register_bank:inst2|Working_register[14]                                                            ; Block1:inst10|B1OUT    ; 4.320             ;
; super_register_bank:inst2|Working_register[12]                                                            ; Block1:inst10|B1OUT    ; 4.307             ;
; super_register_bank:inst2|r0[1]                                                                           ; ALU:inst5|z[1]         ; 3.998             ;
; super_register_bank:inst2|Working_register[1]                                                             ; Block1:inst10|B1OUT    ; 3.961             ;
; super_register_bank:inst2|Working_register[3]                                                             ; Block1:inst10|B1OUT    ; 3.935             ;
; super_register_bank:inst2|Working_register[7]                                                             ; Block1:inst10|B1OUT    ; 3.927             ;
; super_register_bank:inst2|r9[12]                                                                          ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r5[12]                                                                          ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r1[12]                                                                          ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r13[12]                                                                         ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r6[12]                                                                          ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r10[12]                                                                         ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r2[12]                                                                          ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r14[12]                                                                         ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r4[12]                                                                          ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r8[12]                                                                          ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r12[12]                                                                         ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r11[12]                                                                         ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r7[12]                                                                          ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r3[12]                                                                          ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r15[12]                                                                         ; ALU:inst5|z[12]        ; 3.914             ;
; constant_reg:inst6|k_out[12]                                                                              ; ALU:inst5|z[12]        ; 3.914             ;
; decoder:inst1|KMux                                                                                        ; ALU:inst5|z[12]        ; 3.914             ;
; super_register_bank:inst2|r0[13]                                                                          ; ALU:inst5|z[13]        ; 3.908             ;
; super_register_bank:inst2|r0[11]                                                                          ; ALU:inst5|z[11]        ; 3.905             ;
; decoder:inst1|Sel_B[1]                                                                                    ; ALU:inst5|z[11]        ; 3.905             ;
; super_register_bank:inst2|r0[6]                                                                           ; ALU:inst5|z[6]         ; 3.903             ;
; super_register_bank:inst2|r0[5]                                                                           ; ALU:inst5|z[5]         ; 3.896             ;
; super_register_bank:inst2|r6[11]                                                                          ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r10[11]                                                                         ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r2[11]                                                                          ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r14[11]                                                                         ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r9[11]                                                                          ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r5[11]                                                                          ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r1[11]                                                                          ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r13[11]                                                                         ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r4[11]                                                                          ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r8[11]                                                                          ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r12[11]                                                                         ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r11[11]                                                                         ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r7[11]                                                                          ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r3[11]                                                                          ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r15[11]                                                                         ; ALU:inst5|z[11]        ; 3.825             ;
; constant_reg:inst6|k_out[11]                                                                              ; ALU:inst5|z[11]        ; 3.825             ;
; super_register_bank:inst2|r21[4]                                                                          ; ALU:inst5|z[4]         ; 3.816             ;
; super_register_bank:inst2|r22[4]                                                                          ; ALU:inst5|z[4]         ; 3.816             ;
; super_register_bank:inst2|r20[4]                                                                          ; ALU:inst5|z[4]         ; 3.816             ;
; super_register_bank:inst2|r23[4]                                                                          ; ALU:inst5|z[4]         ; 3.816             ;
; super_register_bank:inst2|r21[12]                                                                         ; ALU:inst5|z[12]        ; 3.793             ;
; super_register_bank:inst2|r22[12]                                                                         ; ALU:inst5|z[12]        ; 3.793             ;
; super_register_bank:inst2|r20[12]                                                                         ; ALU:inst5|z[12]        ; 3.793             ;
; super_register_bank:inst2|r23[12]                                                                         ; ALU:inst5|z[12]        ; 3.793             ;
; super_register_bank:inst2|r9[4]                                                                           ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r5[4]                                                                           ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r1[4]                                                                           ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r13[4]                                                                          ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r6[4]                                                                           ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r10[4]                                                                          ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r2[4]                                                                           ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r14[4]                                                                          ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r4[4]                                                                           ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r8[4]                                                                           ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r12[4]                                                                          ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r11[4]                                                                          ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r7[4]                                                                           ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r3[4]                                                                           ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r0[4]                                                                           ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r15[4]                                                                          ; ALU:inst5|z[4]         ; 3.715             ;
; constant_reg:inst6|k_out[4]                                                                               ; ALU:inst5|z[4]         ; 3.715             ;
; super_register_bank:inst2|r0[2]                                                                           ; ALU:inst5|z[2]         ; 3.706             ;
; super_register_bank:inst2|r6[13]                                                                          ; ALU:inst5|z[13]        ; 3.702             ;
+-----------------------------------------------------------------------------------------------------------+------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "uc1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 72 degrees (8000 ps) for pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 144 degrees (16000 ps) for pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[2] port File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 216 degrees (24000 ps) for pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[3] port File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 288 degrees (32000 ps) for pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[4] port File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 59 pins of 71 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 45 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uc1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst10|Mux2~0  from: datac  to: combout
    Info (332098): Cell: inst5|Mux18~0  from: dataa  to: combout
    Info (332098): Cell: inst8|WideOr0~0  from: dataa  to: combout
    Info (332098): From: rom1:inst|altsyncram:altsyncram_component|altsyncram_mr91:auto_generated|ram_block1a11~porta_address_reg0  to: inst|altsyncram_component|auto_generated|ram_block1a11|portadataout[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL4E0
Info (176353): Automatically promoted node pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C3 of PLL_4) File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C4 of PLL_4) File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C2 of PLL_4) File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[4] (placed in counter C1 of PLL_4) File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node ALU:inst5|Mux18~0  File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/alu.v Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node decoder:inst1|WideOr0~5  File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/decoder.v Line: 28
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node decoder:inst1|ALUC[1] File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/decoder.v Line: 21
        Info (176357): Destination node decoder:inst1|ALUC[2] File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/decoder.v Line: 21
        Info (176357): Destination node decoder:inst1|ALUC[3] File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/decoder.v Line: 21
Info (176353): Automatically promoted node decoder:inst1|WideOr14~0  File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/decoder.v Line: 28
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node decoder:inst1|WideOr12~0 File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/decoder.v Line: 28
        Info (176357): Destination node decoder:inst1|WideOr14~1 File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/decoder.v Line: 28
Info (176353): Automatically promoted node Block1:inst10|Mux2~0  File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/Block_1.v Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 58 (unused VREF, 2.5V VCCIO, 32 input, 26 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  20 pins available
Warning (15064): PLL "pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|pll1" output port clk[1] feeds output pin "clk_rom~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 51
Warning (15064): PLL "pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|pll1" output port clk[2] feeds output pin "clk_ram~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 51
Warning (15064): PLL "pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|pll1" output port clk[3] feeds output pin "clk_k~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 51
Warning (15064): PLL "pll1:inst9|altpll:altpll_component|pll1_altpll:auto_generated|pll1" output port clk[4] feeds output pin "clk_reg~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Matias/Source/repos/EV22/EV22_Quartus/db/pll1_altpll.v Line: 51
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "PC_out[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PC_out[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PC_out[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PC_out[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PC_out[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PC_out[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PC_out[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PC_out[7]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170089): 6e+02 ns of routing delay (approximately 1.3% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X43_Y11 to location X53_Y22
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during the Fitter is 2.58 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Matias/Source/repos/EV22/EV22_Quartus/output_files/uc1.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 6536 megabytes
    Info: Processing ended: Mon Jun 27 14:21:50 2022
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Matias/Source/repos/EV22/EV22_Quartus/output_files/uc1.fit.smsg.


