> @dannier

- [x] Aprender Verilog
- [x] Habilitar Papilio Loader para Linux
- [ ] Habilitar la comunicación entre FPGA-CPU-SRAM

**Defects**

- [ ] El estado de OBJ_CREATED debe de permitir el pre-estado de OBJ_CLOSED. Revisar los pre-estados en general.
- [ ] La implementación de Verilog hay confusión entre los 2 bytes de los registros y el byte enviado por UART. 

> @esteban

- [ ] Resumir la parte matemática de las T-R-S y hacer la proyección del cubo a mano
- [ ] Investigar clipping, si es matemático puro se puede meter en el proyecto.
- [ ] Habilitar y proyectar en monitor con usando VGA.
