<!-- .element: class="fragment" -->
# CPU: Estrutura e Funcionamento
## Aula 03

---

## üèóÔ∏è 1. O Tri√¢ngulo de Ouro: ALU, CU e Registradores

A arquitetura interna da CPU possui 3 √≥rg√£os vitais:

1. **ALU (Unidade L√≥gica e Aritm√©tica):** O m√∫sculo. Onde as somas, subtra√ß√µes e portas l√≥gicas (AND/OR/XOR) acontecem fisicamente usando transistores.
2. **CU (Unidade de Controle):** O supervisor. Ela diz √† ALU o que fazer lendo os "Opcodes" (comandos bin√°rios ISA).
3. **Registradores:** Pequenos e ultra-r√°pidos blocos de mem√≥ria embutidos diretamente no chip. (ex: EAX, EBX, RSP).

<div class="termy" markdown="1">

```console
$ # Como voc√™ l√™ valores do processador direto em C?
$ cat register.c
int main() {
    register int i = 10; // "Dica" para o compilador usar um registrador direto!
    return i;
}
```

---

## üîÑ 2. O Ciclo de Instru√ß√£o (Fetch-Decode-Execute)

Cada opera√ß√£o ou linha de c√≥digo C/C++ que voc√™ escreve √© processada na cad√™ncia do *Clock* pelo ciclo cl√°ssico:

```mermaid
stateDiagram-v2
    [*] --> Fetch
    Fetch --> Decode
    Decode --> Execute
    Execute --> Store
    Store --> Fetch
```

1. **Fetch (Busca):** A CU vai na Mem√≥ria RAM e busca qual o *pr√≥ximo* byte de comando, guiando-se pelo **Program Counter (PC)**.
2. **Decode (Decodifica):** A CU traduz o comando para entender o que √© ("Ah, √© para Somar 5!").
3. **Execute:** A ALU recebe os par√¢metros e faz a conta f√≠sica el√©tron a el√©tron.
4. **Store (Armazena):** O resultado volta para um registrador ou para a Mem√≥ria RAM.

---

---

## ‚ö° 3. Pipeline e Previs√£o de Desvio (Branch Prediction)

Seu processador n√£o faz essas 4 etapas de forma burra (uma por vez). Ele usa **Pipelining**: Enquanto a Instru√ß√£o A est√° em Execute, a Instru√ß√£o B j√° est√° em Decode e a Instru√ß√£o C est√° em Fetch!

### O perigo do "IF"

Quando voc√™ usa muitos `if()`, o processador tenta "Adivinhar" o lado do *if* usando heur√≠sticas para n√£o frear o Pipeline (Isso √© o *Branch Prediction*).

> [!WARNING]
> Errar a adivinha√ß√£o do `if` corrompe todo o Pipeline que foi pr√©-carregado. Em c√≥digo de alta performance C++, tentamos escrever loops minimizando saltos condicionais imprevistos.

---

## üöÄ Resumo Pr√°tico

Registradores s√£o seus maiores amigos de performance. C√≥digos C++ que permitem ao compilador prender c√°lculos pesados 100% dentro dos Registradores rodam em Nanossegundos, contra Milissegundos lendo sempre pela RAM.



---

<!-- .element: class="fragment" -->
# üß† Quiz R√°pido
## Pr√°tica de Fixa√ß√£o

---

### Pergunta 1
Sobre o funcionamento pr√°tico de **1. O Tri√¢ngulo de Ouro: ALU, CU e Registradores** explicado em sala, indique a afirmativa verdadeira:

- **A arquitetura interna da CPU possui 3 √≥rg√£os vitais: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.***
- √â uma limita√ß√£o exclusiva de linguagens interpretadas muito antigas, sem nenhuma rela√ß√£o ao universo avan√ßado do C/C++ moderno e CPUs atuais.
- Este paradigma foi totalmente descontinuado das arquiteturas vigentes porque o processador atua hoje com barramentos perfeitamente abstratos.
- A execu√ß√£o desse sub-processo opera de maneira paralela puramente abstrata, eximindo o Kernel do SO de gerenciar filas de execu√ß√£o.

<span class="fragment">

**‚úÖ Resposta:** A arquitetura interna da CPU possui 3 √≥rg√£os vitais: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.*

**
</span>

---

### Pergunta 2
No contexto anal√≠tico de **2. O Ciclo de Instru√ß√£o (Fetch-Decode-Execute)** explicado em sala, indique a afirmativa verdadeira:

- **Cada opera√ß√£o ou linha de c√≥digo C/C++ que voc√™ escreve √© processada na cad√™ncia do *Clock* pelo ciclo cl√°ssico: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.***
- √â uma limita√ß√£o exclusiva de linguagens interpretadas muito antigas, sem nenhuma rela√ß√£o ao universo avan√ßado do C/C++ moderno e CPUs atuais.
- Este paradigma foi totalmente descontinuado das arquiteturas vigentes porque o processador atua hoje com barramentos perfeitamente abstratos.
- A execu√ß√£o desse sub-processo opera de maneira paralela puramente abstrata, eximindo o Kernel do SO de gerenciar filas de execu√ß√£o.

<span class="fragment">

**‚úÖ Resposta:** Cada opera√ß√£o ou linha de c√≥digo C/C++ que voc√™ escreve √© processada na cad√™ncia do *Clock* pelo ciclo cl√°ssico: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.*

**
</span>

---

### Pergunta 3
Ao avaliar a caracter√≠stica inerente a **3. Pipeline e Previs√£o de Desvio (Branch Prediction)** explicado em sala, indique a afirmativa verdadeira:

- **Seu processador n√£o faz essas 4 etapas de forma burra (uma por vez). Ele usa **Pipelining**: <span class="fragment">Enquanto a Instru√ß√£o A est√° em Execute, a Instru√ß√£o B j√° est√° em Decode e a Instru√ß√£o C est√° em Fetch! *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.***</span>
- √â uma limita√ß√£o exclusiva de linguagens interpretadas muito antigas, sem nenhuma rela√ß√£o ao universo avan√ßado do C/C++ moderno e CPUs atuais.
- Este paradigma foi totalmente descontinuado das arquiteturas vigentes porque o processador atua hoje com barramentos perfeitamente abstratos.
- A execu√ß√£o desse sub-processo opera de maneira paralela puramente abstrata, eximindo o Kernel do SO de gerenciar filas de execu√ß√£o.

<span class="fragment">

**‚úÖ Resposta:** Seu processador n√£o faz essas 4 etapas de forma burra (uma por vez). Ele usa **Pipelining**: Enquanto a Instru√ß√£o A est√° em Execute, a Instru√ß√£o B j√° est√° em Decode e a Instru√ß√£o C est√° em Fetch! *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.*

**
</span>

---

### Pergunta 4
A respeito da arquitetura sist√™mica conectada a **Resumo Pr√°tico** explicado em sala, indique a afirmativa verdadeira:

- **Registradores s√£o seus maiores amigos de performance. C√≥digos C++ que permitem ao compilador prender c√°lculos pesados 100% dentro dos Registradores rodam em Nanossegundos, contra Milissegundos lendo sempre pela RAM. *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.***
- √â uma limita√ß√£o exclusiva de linguagens interpretadas muito antigas, sem nenhuma rela√ß√£o ao universo avan√ßado do C/C++ moderno e CPUs atuais.
- Este paradigma foi totalmente descontinuado das arquiteturas vigentes porque o processador atua hoje com barramentos perfeitamente abstratos.
- A execu√ß√£o desse sub-processo opera de maneira paralela puramente abstrata, eximindo o Kernel do SO de gerenciar filas de execu√ß√£o.

<span class="fragment">

**‚úÖ Resposta:** Registradores s√£o seus maiores amigos de performance. C√≥digos C++ que permitem ao compilador prender c√°lculos pesados 100% dentro dos Registradores rodam em Nanossegundos, contra Milissegundos lendo sempre pela RAM. *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.*

**
</span>

---

### Pergunta 5
No que tange diretamente a l√≥gica de **1. O Tri√¢ngulo de Ouro: ALU, CU e Registradores** explicado em sala, indique a afirmativa verdadeira:

- **A arquitetura interna da CPU possui 3 √≥rg√£os vitais: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.***
- √â uma limita√ß√£o exclusiva de linguagens interpretadas muito antigas, sem nenhuma rela√ß√£o ao universo avan√ßado do C/C++ moderno e CPUs atuais.
- Este paradigma foi totalmente descontinuado das arquiteturas vigentes porque o processador atua hoje com barramentos perfeitamente abstratos.
- A execu√ß√£o desse sub-processo opera de maneira paralela puramente abstrata, eximindo o Kernel do SO de gerenciar filas de execu√ß√£o.

<span class="fragment">

**‚úÖ Resposta:** A arquitetura interna da CPU possui 3 √≥rg√£os vitais: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.*

**
</span>

---

### Pergunta 6
Sobre o funcionamento pr√°tico de **2. O Ciclo de Instru√ß√£o (Fetch-Decode-Execute)** explicado em sala, indique a afirmativa verdadeira:

- **Cada opera√ß√£o ou linha de c√≥digo C/C++ que voc√™ escreve √© processada na cad√™ncia do *Clock* pelo ciclo cl√°ssico: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.***
- √â uma limita√ß√£o exclusiva de linguagens interpretadas muito antigas, sem nenhuma rela√ß√£o ao universo avan√ßado do C/C++ moderno e CPUs atuais.
- Este paradigma foi totalmente descontinuado das arquiteturas vigentes porque o processador atua hoje com barramentos perfeitamente abstratos.
- A execu√ß√£o desse sub-processo opera de maneira paralela puramente abstrata, eximindo o Kernel do SO de gerenciar filas de execu√ß√£o.

<span class="fragment">

**‚úÖ Resposta:** Cada opera√ß√£o ou linha de c√≥digo C/C++ que voc√™ escreve √© processada na cad√™ncia do *Clock* pelo ciclo cl√°ssico: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.*

**
</span>

---

### Pergunta 7
No contexto anal√≠tico de **3. Pipeline e Previs√£o de Desvio (Branch Prediction)** explicado em sala, indique a afirmativa verdadeira:

- **Seu processador n√£o faz essas 4 etapas de forma burra (uma por vez). Ele usa **Pipelining**: <span class="fragment">Enquanto a Instru√ß√£o A est√° em Execute, a Instru√ß√£o B j√° est√° em Decode e a Instru√ß√£o C est√° em Fetch! *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.***</span>
- √â uma limita√ß√£o exclusiva de linguagens interpretadas muito antigas, sem nenhuma rela√ß√£o ao universo avan√ßado do C/C++ moderno e CPUs atuais.
- Este paradigma foi totalmente descontinuado das arquiteturas vigentes porque o processador atua hoje com barramentos perfeitamente abstratos.
- A execu√ß√£o desse sub-processo opera de maneira paralela puramente abstrata, eximindo o Kernel do SO de gerenciar filas de execu√ß√£o.

<span class="fragment">

**‚úÖ Resposta:** Seu processador n√£o faz essas 4 etapas de forma burra (uma por vez). Ele usa **Pipelining**: Enquanto a Instru√ß√£o A est√° em Execute, a Instru√ß√£o B j√° est√° em Decode e a Instru√ß√£o C est√° em Fetch! *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.*

**
</span>

---

### Pergunta 8
Ao avaliar a caracter√≠stica inerente a **Resumo Pr√°tico** explicado em sala, indique a afirmativa verdadeira:

- **Registradores s√£o seus maiores amigos de performance. C√≥digos C++ que permitem ao compilador prender c√°lculos pesados 100% dentro dos Registradores rodam em Nanossegundos, contra Milissegundos lendo sempre pela RAM. *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.***
- √â uma limita√ß√£o exclusiva de linguagens interpretadas muito antigas, sem nenhuma rela√ß√£o ao universo avan√ßado do C/C++ moderno e CPUs atuais.
- Este paradigma foi totalmente descontinuado das arquiteturas vigentes porque o processador atua hoje com barramentos perfeitamente abstratos.
- A execu√ß√£o desse sub-processo opera de maneira paralela puramente abstrata, eximindo o Kernel do SO de gerenciar filas de execu√ß√£o.

<span class="fragment">

**‚úÖ Resposta:** Registradores s√£o seus maiores amigos de performance. C√≥digos C++ que permitem ao compilador prender c√°lculos pesados 100% dentro dos Registradores rodam em Nanossegundos, contra Milissegundos lendo sempre pela RAM. *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.*

**
</span>

---

### Pergunta 9
A respeito da arquitetura sist√™mica conectada a **1. O Tri√¢ngulo de Ouro: ALU, CU e Registradores** explicado em sala, indique a afirmativa verdadeira:

- **A arquitetura interna da CPU possui 3 √≥rg√£os vitais: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.***
- √â uma limita√ß√£o exclusiva de linguagens interpretadas muito antigas, sem nenhuma rela√ß√£o ao universo avan√ßado do C/C++ moderno e CPUs atuais.
- Este paradigma foi totalmente descontinuado das arquiteturas vigentes porque o processador atua hoje com barramentos perfeitamente abstratos.
- A execu√ß√£o desse sub-processo opera de maneira paralela puramente abstrata, eximindo o Kernel do SO de gerenciar filas de execu√ß√£o.

<span class="fragment">

**‚úÖ Resposta:** A arquitetura interna da CPU possui 3 √≥rg√£os vitais: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.*

**
</span>

---

### Pergunta 10
No que tange diretamente a l√≥gica de **2. O Ciclo de Instru√ß√£o (Fetch-Decode-Execute)** explicado em sala, indique a afirmativa verdadeira:

- **Cada opera√ß√£o ou linha de c√≥digo C/C++ que voc√™ escreve √© processada na cad√™ncia do *Clock* pelo ciclo cl√°ssico: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.***
- √â uma limita√ß√£o exclusiva de linguagens interpretadas muito antigas, sem nenhuma rela√ß√£o ao universo avan√ßado do C/C++ moderno e CPUs atuais.
- Este paradigma foi totalmente descontinuado das arquiteturas vigentes porque o processador atua hoje com barramentos perfeitamente abstratos.
- A execu√ß√£o desse sub-processo opera de maneira paralela puramente abstrata, eximindo o Kernel do SO de gerenciar filas de execu√ß√£o.

<span class="fragment">

**‚úÖ Resposta:** Cada opera√ß√£o ou linha de c√≥digo C/C++ que voc√™ escreve √© processada na cad√™ncia do *Clock* pelo ciclo cl√°ssico: *feedback: Afirmativo e Exato. Esta √© rigorosamente a premissa central abordada no conte√∫do de sala.*

**
</span>