可优化压控振荡器性能的自校正频率综合器及其优化方法 本发明公开可优化压控振荡器性能的自校正频率综合器的优化方法，包括：每次芯片上电或改变信道先开启综合器自校正电路中的频率自校正环路，搜索压控振荡器所需频率子波段码，接着开启综合器自校正电路中的电流自校正环路，搜索压控振荡器的输出幅度达到指定幅度的电流子波段码，使压控振荡器以最小功耗工作，获得良好的相位噪声性能，同时出现工艺偏差、温度变化时压控振荡器性能不变；通过状态机判定完成频率和电流校正后，综合器进入锁相环的频率自锁定过程；结束优化校正过程。还公开可优化压控振荡器性能的自校正频率综合器，可获得更宽频率调节范围，以小功耗获得良好本振频谱纯度。适用于低功耗、多模式、多频段收发机的自校正频率综合器。
采用相轴检测的低功耗MSK非相干数字解调方法和解调器 本发明提出采用相轴检测的低功耗MSK非相干数字解调方法以及一种由相轴产生器、量化器、相位检测器、判决成形器、相关器组和符号判决器、时钟选择电路组成的解调器。该解调器无需独立的载波频率和相位恢复电路以及数据恢复时钟电路，DSSS信号采用相关器组直接解扩，不要时钟恢复和比特恢复电路，相关判决采用PN码序列基带信号的相位变化斜率算法，可以克服发送端随机的时钟偏移引起的相位累积误差。另外，该解调器频率误差补偿能力较好，无需专门频率补偿电路，而且解调性能与载波相位无关，DSSS扩频和帧、符号同步性能良好。该MSK解调器具有解调方法简单、包丢失率低、硬件开销少、抗噪声能力强、功耗低、容易集成的特点，可应用于现代高端通信终端。
低电压高速分频器 本发明公开一种低电压高速分频器，在负载输出的两端添加时钟控制管，构成带钟控晶体管的低电源电压分频器。比传统分频器的电路结构省去了时钟输入差分对管，降低了对电源电压的最小值的限制。该低电压高速分频器包括两个电路结构完全相同的锁存器，每个锁存器的两个输出端上接入一个采用同向时钟信号控制的钟控晶体管，带钟控晶体管锁存器的动态负载在采样阶段呈低电阻，减小充放电时间，不仅大大加快转换速度，提高工作频率，同时克服了传统动态负载结构静态偏置点变动的缺点，该动态负载在锁存阶段呈高电阻值，提供足够的增益。本发明的低电压高速分频器增加了一个控制维度，比传统锁存器的工作频率高、工作范围宽，更适应于低电源电压。
一种电流型发射机结构 本发明涉及一种发射机(Transmitter)结构，尤其适合频率较高的应用，具体地说是一种电流型发射机结构(Current?mode?Transmitter)，属于射频集成电路的技术领域。按照本发明提供的技术方案，所述的电流型发射机，包括本振信号产生的锁相环电路，电压到电流的转换电路，E类电流型功率放大器，功率合成器，发射天线。电压到电流的转换电路将基带电压信号转换成电流信号，进而控制E类电流型功率放大器，然后由本振信号直接作为输入信号驱动E类功率放大器提高了功率放大器的效率，功率合成器将差分信号转化为单端信号并通过天线发射出去。本发明结构简单紧凑，降低电路复杂度，并能有效地提高发射机的效率和线性度，完全可以满足无线发射机系统对效率和线性度的要求。
一种零中频/低中频可配置的可变增益放大器 本发明属于射频通信技术领域，公开一种零中频/低中频(ZIF/LIF)可配置的可变增益放大器(VGA)，包括基本VGA电路和模式切换控制电路。模式切换控制电路主要由两部分组成，分别位于信号正向通路和反馈环路上，两者互相配合实现模块的可配置特性。在信号正向通路上的模式切换控制电路分别采用直接耦合与阻容耦合的方式实现零中频和低中频工作模式；在反馈环路上的模式切换控制电路是一个直流失调消除切换控制电路，控制直流失调消除电路的工作状态。本发明的一种零中频/低中频可配置的可变增益放大器易于满足小型化、高集成度的要求，尤其适合于需要多模式多频段多标准工作的系统环境。
自动频率校正电路及频率校正方法 本发明提供一种应用于频率综合器的高精度超高速自动频率校正电路，该自动频率校正电路能够适应极低频率增益值KVCO的压控振荡器(VCO)、该自动频率校正电路具有极短的自动频率校正时间、该自动频率校正电路能根据外部配置的分频比迅速的改变频率综合器的输出频率并自动地应对环境温度的变化。按照本发明提供的技术方案，所述全CMOS技术实现的高精度超高速自动频率校正电路，包括一锁定检测器、一初始化模块电路以及一个最优子波段搜索电路。本发明所设计的高精度超高速自动频率校正电路结构简单，性能良好，可以很好地应用于无线通信系统中，为无线通信系统提供高质量的频率源。
