module RetirementBuffer(
  input         clock,
                reset,
                io_inst_0_ready,
                io_inst_0_valid,
  input  [31:0] io_inst_0_bits_addr,
                io_inst_0_bits_inst,
  input         io_inst_1_ready,
                io_inst_1_valid,
  input  [31:0] io_inst_1_bits_addr,
                io_inst_1_bits_inst,
  input         io_inst_2_ready,
                io_inst_2_valid,
  input  [31:0] io_inst_2_bits_addr,
                io_inst_2_bits_inst,
  input         io_inst_3_ready,
                io_inst_3_valid,
  input  [31:0] io_inst_3_bits_addr,
                io_inst_3_bits_inst,
                io_targets_0,
                io_targets_1,
                io_targets_2,
                io_targets_3,
                io_jalrTargets_0,
                io_jalrTargets_1,
                io_jalrTargets_2,
                io_jalrTargets_3,
  input         io_jump_0,
                io_jump_1,
                io_jump_2,
                io_jump_3,
                io_branch_0,
                io_branch_1,
                io_branch_2,
                io_branch_3,
                io_storeComplete_valid,
  input  [31:0] io_storeComplete_bits,
  input         io_writeAddrScalar_0_valid,
  input  [4:0]  io_writeAddrScalar_0_addr,
  input         io_writeAddrScalar_1_valid,
  input  [4:0]  io_writeAddrScalar_1_addr,
  input         io_writeAddrScalar_2_valid,
  input  [4:0]  io_writeAddrScalar_2_addr,
  input         io_writeAddrScalar_3_valid,
  input  [4:0]  io_writeAddrScalar_3_addr,
  input         io_writeDataScalar_0_valid,
  input  [4:0]  io_writeDataScalar_0_bits_addr,
  input         io_writeDataScalar_1_valid,
  input  [4:0]  io_writeDataScalar_1_bits_addr,
  input         io_writeDataScalar_2_valid,
  input  [4:0]  io_writeDataScalar_2_bits_addr,
  input         io_writeDataScalar_3_valid,
  input  [4:0]  io_writeDataScalar_3_bits_addr,
  input         io_writeDataScalar_4_valid,
  input  [4:0]  io_writeDataScalar_4_bits_addr,
  input         io_writeDataScalar_5_valid,
  input  [4:0]  io_writeDataScalar_5_bits_addr,
  input         io_writeAddrFloat_valid,
  input  [4:0]  io_writeAddrFloat_addr,
  input         io_writeDataFloat_0_valid,
  input  [4:0]  io_writeDataFloat_0_bits_addr,
  input         io_writeDataFloat_1_valid,
  input  [4:0]  io_writeDataFloat_1_bits_addr,
  input         io_writeAddrVector_0_valid,
  input  [4:0]  io_writeAddrVector_0_addr,
  input         io_writeAddrVector_1_valid,
  input  [4:0]  io_writeAddrVector_1_addr,
  input         io_writeAddrVector_2_valid,
  input  [4:0]  io_writeAddrVector_2_addr,
  input         io_writeAddrVector_3_valid,
  input  [4:0]  io_writeAddrVector_3_addr,
  input         io_writeDataVector_0_valid,
  input  [4:0]  io_writeDataVector_0_bits_addr,
  input  [31:0] io_writeDataVector_0_bits_uop_pc,
  input         io_writeDataVector_0_bits_last_uop_valid,
                io_writeDataVector_1_valid,
  input  [4:0]  io_writeDataVector_1_bits_addr,
  input  [31:0] io_writeDataVector_1_bits_uop_pc,
  input         io_writeDataVector_1_bits_last_uop_valid,
                io_writeDataVector_2_valid,
  input  [4:0]  io_writeDataVector_2_bits_addr,
  input  [31:0] io_writeDataVector_2_bits_uop_pc,
  input         io_writeDataVector_2_bits_last_uop_valid,
                io_writeDataVector_3_valid,
  input  [4:0]  io_writeDataVector_3_bits_addr,
  input  [31:0] io_writeDataVector_3_bits_uop_pc,
  input         io_writeDataVector_3_bits_last_uop_valid,
                io_fault_valid,
  input  [31:0] io_fault_bits_mepc,
                io_fault_bits_mcause,
  input         io_fault_bits_decode,
  output [31:0] io_nSpace,
  output [3:0]  io_nRetired,
  output        io_empty,
                io_trapPending,
                io_debug_inst_0_valid,
  output [31:0] io_debug_inst_0_bits_pc,
  output [6:0]  io_debug_inst_0_bits_idx,
  output        io_debug_inst_0_bits_trap,
                io_debug_inst_1_valid,
  output [31:0] io_debug_inst_1_bits_pc,
  output [6:0]  io_debug_inst_1_bits_idx,
  output        io_debug_inst_1_bits_trap,
                io_debug_inst_2_valid,
  output [31:0] io_debug_inst_2_bits_pc,
  output [6:0]  io_debug_inst_2_bits_idx,
  output        io_debug_inst_2_bits_trap,
                io_debug_inst_3_valid,
  output [31:0] io_debug_inst_3_bits_pc,
  output [6:0]  io_debug_inst_3_bits_idx,
  output        io_debug_inst_3_bits_trap,
                io_debug_inst_4_valid,
  output [31:0] io_debug_inst_4_bits_pc,
  output [6:0]  io_debug_inst_4_bits_idx,
  output        io_debug_inst_4_bits_trap,
                io_debug_inst_5_valid,
  output [31:0] io_debug_inst_5_bits_pc,
  output [6:0]  io_debug_inst_5_bits_idx,
  output        io_debug_inst_5_bits_trap,
                io_debug_inst_6_valid,
  output [31:0] io_debug_inst_6_bits_pc,
  output [6:0]  io_debug_inst_6_bits_idx,
  output        io_debug_inst_6_bits_trap,
                io_debug_inst_7_valid,
  output [31:0] io_debug_inst_7_bits_pc,
  output [6:0]  io_debug_inst_7_bits_idx,
  output        io_debug_inst_7_bits_trap
);

  wire [3:0]  _instBuffer_io_nEnqueued;
  wire [3:0]  _instBuffer_io_nSpace;
  wire [31:0] _instBuffer_io_dataOut_0_addr;
  wire [6:0]  _instBuffer_io_dataOut_0_idx;
  wire        _instBuffer_io_dataOut_0_trap;
  wire        _instBuffer_io_dataOut_0_isControlFlow;
  wire        _instBuffer_io_dataOut_0_isBranch;
  wire        _instBuffer_io_dataOut_0_isVector;
  wire        _instBuffer_io_dataOut_0_isEcall;
  wire        _instBuffer_io_dataOut_0_isMpause;
  wire [31:0] _instBuffer_io_dataOut_1_addr;
  wire [6:0]  _instBuffer_io_dataOut_1_idx;
  wire        _instBuffer_io_dataOut_1_trap;
  wire        _instBuffer_io_dataOut_1_isControlFlow;
  wire        _instBuffer_io_dataOut_1_isBranch;
  wire        _instBuffer_io_dataOut_1_isVector;
  wire        _instBuffer_io_dataOut_1_linkOk;
  wire        _instBuffer_io_dataOut_1_isEcall;
  wire        _instBuffer_io_dataOut_1_isMpause;
  wire [31:0] _instBuffer_io_dataOut_2_addr;
  wire [6:0]  _instBuffer_io_dataOut_2_idx;
  wire        _instBuffer_io_dataOut_2_trap;
  wire        _instBuffer_io_dataOut_2_isControlFlow;
  wire        _instBuffer_io_dataOut_2_isBranch;
  wire        _instBuffer_io_dataOut_2_isVector;
  wire        _instBuffer_io_dataOut_2_linkOk;
  wire        _instBuffer_io_dataOut_2_isEcall;
  wire        _instBuffer_io_dataOut_2_isMpause;
  wire [31:0] _instBuffer_io_dataOut_3_addr;
  wire [6:0]  _instBuffer_io_dataOut_3_idx;
  wire        _instBuffer_io_dataOut_3_trap;
  wire        _instBuffer_io_dataOut_3_isControlFlow;
  wire        _instBuffer_io_dataOut_3_isBranch;
  wire        _instBuffer_io_dataOut_3_isVector;
  wire        _instBuffer_io_dataOut_3_linkOk;
  wire        _instBuffer_io_dataOut_3_isEcall;
  wire        _instBuffer_io_dataOut_3_isMpause;
  wire [31:0] _instBuffer_io_dataOut_4_addr;
  wire [6:0]  _instBuffer_io_dataOut_4_idx;
  wire        _instBuffer_io_dataOut_4_trap;
  wire        _instBuffer_io_dataOut_4_isControlFlow;
  wire        _instBuffer_io_dataOut_4_isBranch;
  wire        _instBuffer_io_dataOut_4_isVector;
  wire        _instBuffer_io_dataOut_4_linkOk;
  wire        _instBuffer_io_dataOut_4_isEcall;
  wire        _instBuffer_io_dataOut_4_isMpause;
  wire [31:0] _instBuffer_io_dataOut_5_addr;
  wire [6:0]  _instBuffer_io_dataOut_5_idx;
  wire        _instBuffer_io_dataOut_5_trap;
  wire        _instBuffer_io_dataOut_5_isControlFlow;
  wire        _instBuffer_io_dataOut_5_isBranch;
  wire        _instBuffer_io_dataOut_5_isVector;
  wire        _instBuffer_io_dataOut_5_linkOk;
  wire        _instBuffer_io_dataOut_5_isEcall;
  wire        _instBuffer_io_dataOut_5_isMpause;
  wire [31:0] _instBuffer_io_dataOut_6_addr;
  wire [6:0]  _instBuffer_io_dataOut_6_idx;
  wire        _instBuffer_io_dataOut_6_trap;
  wire        _instBuffer_io_dataOut_6_isControlFlow;
  wire        _instBuffer_io_dataOut_6_isBranch;
  wire        _instBuffer_io_dataOut_6_isVector;
  wire        _instBuffer_io_dataOut_6_linkOk;
  wire        _instBuffer_io_dataOut_6_isEcall;
  wire        _instBuffer_io_dataOut_6_isMpause;
  wire [31:0] _instBuffer_io_dataOut_7_addr;
  wire [6:0]  _instBuffer_io_dataOut_7_idx;
  wire        _instBuffer_io_dataOut_7_trap;
  wire        _instBuffer_io_dataOut_7_isControlFlow;
  wire        _instBuffer_io_dataOut_7_isBranch;
  wire        _instBuffer_io_dataOut_7_isVector;
  wire        _instBuffer_io_dataOut_7_linkOk;
  wire        _instBuffer_io_dataOut_7_isEcall;
  wire        _instBuffer_io_dataOut_7_isMpause;
  reg         storeComplete_pipe_v;
  reg  [31:0] storeComplete_pipe_b;
  wire        instFires_0 = io_inst_0_ready & io_inst_0_valid;
  wire        instFires_1 = io_inst_1_ready & io_inst_1_valid;
  wire        instFires_2 = io_inst_2_ready & io_inst_2_valid;
  wire        instFires_3 = io_inst_3_ready & io_inst_3_valid;
  wire        decodeFaultValid = io_fault_valid & io_fault_bits_decode;
  wire        noFire0Fault =
    io_fault_valid & ~instFires_0 & io_fault_bits_mcause != 32'h7
    & io_fault_bits_mcause != 32'h5;
  reg  [31:0] regLastTarget;
  reg  [31:0] regLastAddr;
  reg         regLastIsBranch;
  wire        _lane0LinkOk_T_35 = io_inst_0_bits_addr == regLastTarget;
  wire [31:0] _faultLinkOk_T_36 = regLastAddr + 32'h4;
  wire        insts_instr_vectorStore =
    io_inst_0_bits_inst[6:0] == 7'h27
    & (~(|(io_inst_0_bits_inst[14:12])) | io_inst_0_bits_inst[14:12] == 3'h5
       | io_inst_0_bits_inst[14:12] == 3'h6 | (&(io_inst_0_bits_inst[14:12])));
  wire [6:0]  _GEN = {2'h0, io_writeAddrScalar_0_addr};
  wire        insts_vectorStore =
    io_inst_0_bits_inst[6:0] == 7'h27
    & (~(|(io_inst_0_bits_inst[14:12])) | io_inst_0_bits_inst[14:12] == 3'h5
       | io_inst_0_bits_inst[14:12] == 3'h6 | (&(io_inst_0_bits_inst[14:12])));
  wire        insts_vectorStore_1 =
    io_inst_1_bits_inst[6:0] == 7'h27
    & (io_inst_1_bits_inst[14:12] == 3'h0 | io_inst_1_bits_inst[14:12] == 3'h5
       | io_inst_1_bits_inst[14:12] == 3'h6 | (&(io_inst_1_bits_inst[14:12])));
  wire        insts_vectorStore_2 =
    io_inst_2_bits_inst[6:0] == 7'h27
    & (io_inst_2_bits_inst[14:12] == 3'h0 | io_inst_2_bits_inst[14:12] == 3'h5
       | io_inst_2_bits_inst[14:12] == 3'h6 | (&(io_inst_2_bits_inst[14:12])));
  wire        insts_vectorStore_3 =
    io_inst_3_bits_inst[6:0] == 7'h27
    & (io_inst_3_bits_inst[14:12] == 3'h0 | io_inst_3_bits_inst[14:12] == 3'h5
       | io_inst_3_bits_inst[14:12] == 3'h6 | (&(io_inst_3_bits_inst[14:12])));
  reg         resultBuffer_0_valid;
  reg         resultBuffer_0_bits_trap;
  reg         resultBuffer_0_bits_cfDone;
  reg         resultBuffer_1_valid;
  reg         resultBuffer_1_bits_trap;
  reg         resultBuffer_1_bits_cfDone;
  reg         resultBuffer_2_valid;
  reg         resultBuffer_2_bits_trap;
  reg         resultBuffer_2_bits_cfDone;
  reg         resultBuffer_3_valid;
  reg         resultBuffer_3_bits_trap;
  reg         resultBuffer_3_bits_cfDone;
  reg         resultBuffer_4_valid;
  reg         resultBuffer_4_bits_trap;
  reg         resultBuffer_4_bits_cfDone;
  reg         resultBuffer_5_valid;
  reg         resultBuffer_5_bits_trap;
  reg         resultBuffer_5_bits_cfDone;
  reg         resultBuffer_6_valid;
  reg         resultBuffer_6_bits_trap;
  reg         resultBuffer_6_bits_cfDone;
  reg         resultBuffer_7_valid;
  reg         resultBuffer_7_bits_trap;
  reg         resultBuffer_7_bits_cfDone;
  wire [6:0]  _GEN_0 = {2'h0, io_writeDataScalar_0_bits_addr};
  wire [6:0]  _GEN_1 = {2'h0, io_writeDataScalar_1_bits_addr};
  wire [6:0]  _GEN_2 = {2'h0, io_writeDataScalar_2_bits_addr};
  wire [6:0]  _GEN_3 = {2'h0, io_writeDataScalar_3_bits_addr};
  wire [6:0]  _GEN_4 = {2'h0, io_writeDataScalar_4_bits_addr};
  wire [6:0]  _GEN_5 = {2'h0, io_writeDataScalar_5_bits_addr};
  wire [6:0]  _floatWriteIdxMap_T_28 = {2'h0, io_writeDataFloat_0_bits_addr} + 7'h20;
  wire [6:0]  _floatWriteIdxMap_T_30 = {2'h0, io_writeDataFloat_1_bits_addr} + 7'h20;
  wire [7:0]  _vectorWriteIdxMap_T_199 = {3'h0, io_writeDataVector_0_bits_addr} + 8'h40;
  wire [7:0]  _GEN_6 = {1'h0, _instBuffer_io_dataOut_0_idx};
  wire [7:0]  _vectorWriteIdxMap_T_206 = {3'h0, io_writeDataVector_1_bits_addr} + 8'h40;
  wire [7:0]  _vectorWriteIdxMap_T_213 = {3'h0, io_writeDataVector_2_bits_addr} + 8'h40;
  wire [7:0]  _vectorWriteIdxMap_T_220 = {3'h0, io_writeDataVector_3_bits_addr} + 8'h40;
  wire        nextAddrValid =
    (|(_instBuffer_io_nEnqueued[3:1])) | noFire0Fault | io_inst_0_valid;
  wire        _faultLinkOk_T_35 = io_fault_bits_mepc == regLastTarget;
  wire        newCfDone =
    (|_instBuffer_io_nEnqueued)
    & (~_instBuffer_io_dataOut_0_isControlFlow | nextAddrValid);
  wire        hi =
    resultBuffer_0_bits_trap | io_fault_valid
    & _instBuffer_io_dataOut_0_addr == io_fault_bits_mepc | (|_instBuffer_io_nEnqueued)
    & _instBuffer_io_dataOut_0_trap | _instBuffer_io_dataOut_0_isControlFlow & newCfDone
    & (~(nextAddrValid
         & (((|(_instBuffer_io_nEnqueued[3:1]))
               ? _instBuffer_io_dataOut_1_linkOk
               : noFire0Fault
                   ? _faultLinkOk_T_35 | regLastIsBranch
                     & io_fault_bits_mepc == _faultLinkOk_T_36
                   : ~io_inst_0_valid | _lane0LinkOk_T_35 | regLastIsBranch
                     & io_inst_0_bits_addr == _faultLinkOk_T_36)
            | _instBuffer_io_dataOut_0_isBranch
            & ((|(_instBuffer_io_nEnqueued[3:1]))
                 ? _instBuffer_io_dataOut_1_addr
                 : noFire0Fault
                     ? io_fault_bits_mepc
                     : io_inst_0_valid
                         ? io_inst_0_bits_addr
                         : _instBuffer_io_dataOut_1_addr) == _instBuffer_io_dataOut_0_addr
            + 32'h4)) | noFire0Fault) & ~_instBuffer_io_dataOut_0_isMpause;
  wire        currentDataDone =
    resultBuffer_0_valid | (|_instBuffer_io_nEnqueued) & ~resultBuffer_0_valid
    & (io_writeDataScalar_0_valid & _GEN_0 == _instBuffer_io_dataOut_0_idx
       | io_writeDataScalar_1_valid & _GEN_1 == _instBuffer_io_dataOut_0_idx
       | io_writeDataScalar_2_valid & _GEN_2 == _instBuffer_io_dataOut_0_idx
       | io_writeDataScalar_3_valid & _GEN_3 == _instBuffer_io_dataOut_0_idx
       | io_writeDataScalar_4_valid & _GEN_4 == _instBuffer_io_dataOut_0_idx
       | io_writeDataScalar_5_valid & _GEN_5 == _instBuffer_io_dataOut_0_idx
       | io_writeDataFloat_0_valid
       & _floatWriteIdxMap_T_28 == _instBuffer_io_dataOut_0_idx
       | io_writeDataFloat_1_valid
       & _floatWriteIdxMap_T_30 == _instBuffer_io_dataOut_0_idx
       | io_writeDataVector_0_valid
       & (_instBuffer_io_dataOut_0_isVector
          & io_writeDataVector_0_bits_uop_pc == _instBuffer_io_dataOut_0_addr
          | ~_instBuffer_io_dataOut_0_isVector & _vectorWriteIdxMap_T_199 == _GEN_6)
       & io_writeDataVector_0_bits_last_uop_valid | io_writeDataVector_1_valid
       & (_instBuffer_io_dataOut_0_isVector
          & io_writeDataVector_1_bits_uop_pc == _instBuffer_io_dataOut_0_addr
          | ~_instBuffer_io_dataOut_0_isVector & _vectorWriteIdxMap_T_206 == _GEN_6)
       & io_writeDataVector_1_bits_last_uop_valid | io_writeDataVector_2_valid
       & (_instBuffer_io_dataOut_0_isVector
          & io_writeDataVector_2_bits_uop_pc == _instBuffer_io_dataOut_0_addr
          | ~_instBuffer_io_dataOut_0_isVector & _vectorWriteIdxMap_T_213 == _GEN_6)
       & io_writeDataVector_2_bits_last_uop_valid | io_writeDataVector_3_valid
       & (_instBuffer_io_dataOut_0_isVector
          & io_writeDataVector_3_bits_uop_pc == _instBuffer_io_dataOut_0_addr
          | ~_instBuffer_io_dataOut_0_isVector & _vectorWriteIdxMap_T_220 == _GEN_6)
       & io_writeDataVector_3_bits_last_uop_valid | (&_instBuffer_io_dataOut_0_idx)
       | _instBuffer_io_dataOut_0_idx == 7'h7E & storeComplete_pipe_v
       & storeComplete_pipe_b == _instBuffer_io_dataOut_0_addr | hi);
  wire        currentCfDone =
    resultBuffer_0_valid & resultBuffer_0_bits_cfDone | newCfDone;
  wire [7:0]  _GEN_7 = {1'h0, _instBuffer_io_dataOut_1_idx};
  wire        nextValid_1 = _instBuffer_io_nEnqueued > 4'h2;
  wire        nextAddrValid_1 = nextValid_1 | noFire0Fault | io_inst_0_valid;
  wire        newCfDone_1 =
    (|(_instBuffer_io_nEnqueued[3:1]))
    & (~_instBuffer_io_dataOut_1_isControlFlow | nextAddrValid_1);
  wire        currentTrap_1 =
    resultBuffer_1_bits_trap | io_fault_valid
    & _instBuffer_io_dataOut_1_addr == io_fault_bits_mepc
    | (|(_instBuffer_io_nEnqueued[3:1])) & _instBuffer_io_dataOut_1_trap
    | _instBuffer_io_dataOut_1_isControlFlow & newCfDone_1
    & (~(nextAddrValid_1
         & ((nextValid_1
               ? _instBuffer_io_dataOut_2_linkOk
               : noFire0Fault
                   ? _faultLinkOk_T_35 | regLastIsBranch
                     & io_fault_bits_mepc == _faultLinkOk_T_36
                   : ~io_inst_0_valid | _lane0LinkOk_T_35 | regLastIsBranch
                     & io_inst_0_bits_addr == _faultLinkOk_T_36)
            | _instBuffer_io_dataOut_1_isBranch
            & (nextValid_1
                 ? _instBuffer_io_dataOut_2_addr
                 : noFire0Fault
                     ? io_fault_bits_mepc
                     : io_inst_0_valid
                         ? io_inst_0_bits_addr
                         : _instBuffer_io_dataOut_2_addr) == _instBuffer_io_dataOut_1_addr
            + 32'h4)) | noFire0Fault) & ~_instBuffer_io_dataOut_1_isMpause;
  wire        currentDataDone_1 =
    resultBuffer_1_valid | (|(_instBuffer_io_nEnqueued[3:1])) & ~resultBuffer_1_valid
    & (io_writeDataScalar_0_valid & _GEN_0 == _instBuffer_io_dataOut_1_idx
       | io_writeDataScalar_1_valid & _GEN_1 == _instBuffer_io_dataOut_1_idx
       | io_writeDataScalar_2_valid & _GEN_2 == _instBuffer_io_dataOut_1_idx
       | io_writeDataScalar_3_valid & _GEN_3 == _instBuffer_io_dataOut_1_idx
       | io_writeDataScalar_4_valid & _GEN_4 == _instBuffer_io_dataOut_1_idx
       | io_writeDataScalar_5_valid & _GEN_5 == _instBuffer_io_dataOut_1_idx
       | io_writeDataFloat_0_valid
       & _floatWriteIdxMap_T_28 == _instBuffer_io_dataOut_1_idx
       | io_writeDataFloat_1_valid
       & _floatWriteIdxMap_T_30 == _instBuffer_io_dataOut_1_idx
       | io_writeDataVector_0_valid
       & (_instBuffer_io_dataOut_1_isVector
          & io_writeDataVector_0_bits_uop_pc == _instBuffer_io_dataOut_1_addr
          | ~_instBuffer_io_dataOut_1_isVector & _vectorWriteIdxMap_T_199 == _GEN_7)
       & io_writeDataVector_0_bits_last_uop_valid | io_writeDataVector_1_valid
       & (_instBuffer_io_dataOut_1_isVector
          & io_writeDataVector_1_bits_uop_pc == _instBuffer_io_dataOut_1_addr
          | ~_instBuffer_io_dataOut_1_isVector & _vectorWriteIdxMap_T_206 == _GEN_7)
       & io_writeDataVector_1_bits_last_uop_valid | io_writeDataVector_2_valid
       & (_instBuffer_io_dataOut_1_isVector
          & io_writeDataVector_2_bits_uop_pc == _instBuffer_io_dataOut_1_addr
          | ~_instBuffer_io_dataOut_1_isVector & _vectorWriteIdxMap_T_213 == _GEN_7)
       & io_writeDataVector_2_bits_last_uop_valid | io_writeDataVector_3_valid
       & (_instBuffer_io_dataOut_1_isVector
          & io_writeDataVector_3_bits_uop_pc == _instBuffer_io_dataOut_1_addr
          | ~_instBuffer_io_dataOut_1_isVector & _vectorWriteIdxMap_T_220 == _GEN_7)
       & io_writeDataVector_3_bits_last_uop_valid | (&_instBuffer_io_dataOut_1_idx)
       | _instBuffer_io_dataOut_1_idx == 7'h7E & storeComplete_pipe_v
       & storeComplete_pipe_b == _instBuffer_io_dataOut_1_addr | currentTrap_1);
  wire        currentCfDone_1 =
    resultBuffer_1_valid & resultBuffer_1_bits_cfDone | newCfDone_1;
  wire [7:0]  _GEN_8 = {1'h0, _instBuffer_io_dataOut_2_idx};
  wire        validBufferEntry_2 = _instBuffer_io_nEnqueued > 4'h2;
  wire        nextAddrValid_2 =
    (|(_instBuffer_io_nEnqueued[3:2])) | noFire0Fault | io_inst_0_valid;
  wire        newCfDone_2 =
    validBufferEntry_2 & (~_instBuffer_io_dataOut_2_isControlFlow | nextAddrValid_2);
  wire        currentTrap_2 =
    resultBuffer_2_bits_trap | io_fault_valid
    & _instBuffer_io_dataOut_2_addr == io_fault_bits_mepc | validBufferEntry_2
    & _instBuffer_io_dataOut_2_trap | _instBuffer_io_dataOut_2_isControlFlow & newCfDone_2
    & (~(nextAddrValid_2
         & (((|(_instBuffer_io_nEnqueued[3:2]))
               ? _instBuffer_io_dataOut_3_linkOk
               : noFire0Fault
                   ? _faultLinkOk_T_35 | regLastIsBranch
                     & io_fault_bits_mepc == _faultLinkOk_T_36
                   : ~io_inst_0_valid | _lane0LinkOk_T_35 | regLastIsBranch
                     & io_inst_0_bits_addr == _faultLinkOk_T_36)
            | _instBuffer_io_dataOut_2_isBranch
            & ((|(_instBuffer_io_nEnqueued[3:2]))
                 ? _instBuffer_io_dataOut_3_addr
                 : noFire0Fault
                     ? io_fault_bits_mepc
                     : io_inst_0_valid
                         ? io_inst_0_bits_addr
                         : _instBuffer_io_dataOut_3_addr) == _instBuffer_io_dataOut_2_addr
            + 32'h4)) | noFire0Fault) & ~_instBuffer_io_dataOut_2_isMpause;
  wire        currentDataDone_2 =
    resultBuffer_2_valid | validBufferEntry_2 & ~resultBuffer_2_valid
    & (io_writeDataScalar_0_valid & _GEN_0 == _instBuffer_io_dataOut_2_idx
       | io_writeDataScalar_1_valid & _GEN_1 == _instBuffer_io_dataOut_2_idx
       | io_writeDataScalar_2_valid & _GEN_2 == _instBuffer_io_dataOut_2_idx
       | io_writeDataScalar_3_valid & _GEN_3 == _instBuffer_io_dataOut_2_idx
       | io_writeDataScalar_4_valid & _GEN_4 == _instBuffer_io_dataOut_2_idx
       | io_writeDataScalar_5_valid & _GEN_5 == _instBuffer_io_dataOut_2_idx
       | io_writeDataFloat_0_valid
       & _floatWriteIdxMap_T_28 == _instBuffer_io_dataOut_2_idx
       | io_writeDataFloat_1_valid
       & _floatWriteIdxMap_T_30 == _instBuffer_io_dataOut_2_idx
       | io_writeDataVector_0_valid
       & (_instBuffer_io_dataOut_2_isVector
          & io_writeDataVector_0_bits_uop_pc == _instBuffer_io_dataOut_2_addr
          | ~_instBuffer_io_dataOut_2_isVector & _vectorWriteIdxMap_T_199 == _GEN_8)
       & io_writeDataVector_0_bits_last_uop_valid | io_writeDataVector_1_valid
       & (_instBuffer_io_dataOut_2_isVector
          & io_writeDataVector_1_bits_uop_pc == _instBuffer_io_dataOut_2_addr
          | ~_instBuffer_io_dataOut_2_isVector & _vectorWriteIdxMap_T_206 == _GEN_8)
       & io_writeDataVector_1_bits_last_uop_valid | io_writeDataVector_2_valid
       & (_instBuffer_io_dataOut_2_isVector
          & io_writeDataVector_2_bits_uop_pc == _instBuffer_io_dataOut_2_addr
          | ~_instBuffer_io_dataOut_2_isVector & _vectorWriteIdxMap_T_213 == _GEN_8)
       & io_writeDataVector_2_bits_last_uop_valid | io_writeDataVector_3_valid
       & (_instBuffer_io_dataOut_2_isVector
          & io_writeDataVector_3_bits_uop_pc == _instBuffer_io_dataOut_2_addr
          | ~_instBuffer_io_dataOut_2_isVector & _vectorWriteIdxMap_T_220 == _GEN_8)
       & io_writeDataVector_3_bits_last_uop_valid | (&_instBuffer_io_dataOut_2_idx)
       | _instBuffer_io_dataOut_2_idx == 7'h7E & storeComplete_pipe_v
       & storeComplete_pipe_b == _instBuffer_io_dataOut_2_addr | currentTrap_2);
  wire        currentCfDone_2 =
    resultBuffer_2_valid & resultBuffer_2_bits_cfDone | newCfDone_2;
  wire [7:0]  _GEN_9 = {1'h0, _instBuffer_io_dataOut_3_idx};
  wire        nextValid_3 = _instBuffer_io_nEnqueued > 4'h4;
  wire        nextAddrValid_3 = nextValid_3 | noFire0Fault | io_inst_0_valid;
  wire        newCfDone_3 =
    (|(_instBuffer_io_nEnqueued[3:2]))
    & (~_instBuffer_io_dataOut_3_isControlFlow | nextAddrValid_3);
  wire        currentTrap_3 =
    resultBuffer_3_bits_trap | io_fault_valid
    & _instBuffer_io_dataOut_3_addr == io_fault_bits_mepc
    | (|(_instBuffer_io_nEnqueued[3:2])) & _instBuffer_io_dataOut_3_trap
    | _instBuffer_io_dataOut_3_isControlFlow & newCfDone_3
    & (~(nextAddrValid_3
         & ((nextValid_3
               ? _instBuffer_io_dataOut_4_linkOk
               : noFire0Fault
                   ? _faultLinkOk_T_35 | regLastIsBranch
                     & io_fault_bits_mepc == _faultLinkOk_T_36
                   : ~io_inst_0_valid | _lane0LinkOk_T_35 | regLastIsBranch
                     & io_inst_0_bits_addr == _faultLinkOk_T_36)
            | _instBuffer_io_dataOut_3_isBranch
            & (nextValid_3
                 ? _instBuffer_io_dataOut_4_addr
                 : noFire0Fault
                     ? io_fault_bits_mepc
                     : io_inst_0_valid
                         ? io_inst_0_bits_addr
                         : _instBuffer_io_dataOut_4_addr) == _instBuffer_io_dataOut_3_addr
            + 32'h4)) | noFire0Fault) & ~_instBuffer_io_dataOut_3_isMpause;
  wire        currentDataDone_3 =
    resultBuffer_3_valid | (|(_instBuffer_io_nEnqueued[3:2])) & ~resultBuffer_3_valid
    & (io_writeDataScalar_0_valid & _GEN_0 == _instBuffer_io_dataOut_3_idx
       | io_writeDataScalar_1_valid & _GEN_1 == _instBuffer_io_dataOut_3_idx
       | io_writeDataScalar_2_valid & _GEN_2 == _instBuffer_io_dataOut_3_idx
       | io_writeDataScalar_3_valid & _GEN_3 == _instBuffer_io_dataOut_3_idx
       | io_writeDataScalar_4_valid & _GEN_4 == _instBuffer_io_dataOut_3_idx
       | io_writeDataScalar_5_valid & _GEN_5 == _instBuffer_io_dataOut_3_idx
       | io_writeDataFloat_0_valid
       & _floatWriteIdxMap_T_28 == _instBuffer_io_dataOut_3_idx
       | io_writeDataFloat_1_valid
       & _floatWriteIdxMap_T_30 == _instBuffer_io_dataOut_3_idx
       | io_writeDataVector_0_valid
       & (_instBuffer_io_dataOut_3_isVector
          & io_writeDataVector_0_bits_uop_pc == _instBuffer_io_dataOut_3_addr
          | ~_instBuffer_io_dataOut_3_isVector & _vectorWriteIdxMap_T_199 == _GEN_9)
       & io_writeDataVector_0_bits_last_uop_valid | io_writeDataVector_1_valid
       & (_instBuffer_io_dataOut_3_isVector
          & io_writeDataVector_1_bits_uop_pc == _instBuffer_io_dataOut_3_addr
          | ~_instBuffer_io_dataOut_3_isVector & _vectorWriteIdxMap_T_206 == _GEN_9)
       & io_writeDataVector_1_bits_last_uop_valid | io_writeDataVector_2_valid
       & (_instBuffer_io_dataOut_3_isVector
          & io_writeDataVector_2_bits_uop_pc == _instBuffer_io_dataOut_3_addr
          | ~_instBuffer_io_dataOut_3_isVector & _vectorWriteIdxMap_T_213 == _GEN_9)
       & io_writeDataVector_2_bits_last_uop_valid | io_writeDataVector_3_valid
       & (_instBuffer_io_dataOut_3_isVector
          & io_writeDataVector_3_bits_uop_pc == _instBuffer_io_dataOut_3_addr
          | ~_instBuffer_io_dataOut_3_isVector & _vectorWriteIdxMap_T_220 == _GEN_9)
       & io_writeDataVector_3_bits_last_uop_valid | (&_instBuffer_io_dataOut_3_idx)
       | _instBuffer_io_dataOut_3_idx == 7'h7E & storeComplete_pipe_v
       & storeComplete_pipe_b == _instBuffer_io_dataOut_3_addr | currentTrap_3);
  wire        currentCfDone_3 =
    resultBuffer_3_valid & resultBuffer_3_bits_cfDone | newCfDone_3;
  wire [7:0]  _GEN_10 = {1'h0, _instBuffer_io_dataOut_4_idx};
  wire        validBufferEntry_4 = _instBuffer_io_nEnqueued > 4'h4;
  wire        nextValid_4 = _instBuffer_io_nEnqueued > 4'h5;
  wire        nextAddrValid_4 = nextValid_4 | noFire0Fault | io_inst_0_valid;
  wire        newCfDone_4 =
    validBufferEntry_4 & (~_instBuffer_io_dataOut_4_isControlFlow | nextAddrValid_4);
  wire        currentTrap_4 =
    resultBuffer_4_bits_trap | io_fault_valid
    & _instBuffer_io_dataOut_4_addr == io_fault_bits_mepc | validBufferEntry_4
    & _instBuffer_io_dataOut_4_trap | _instBuffer_io_dataOut_4_isControlFlow & newCfDone_4
    & (~(nextAddrValid_4
         & ((nextValid_4
               ? _instBuffer_io_dataOut_5_linkOk
               : noFire0Fault
                   ? _faultLinkOk_T_35 | regLastIsBranch
                     & io_fault_bits_mepc == _faultLinkOk_T_36
                   : ~io_inst_0_valid | _lane0LinkOk_T_35 | regLastIsBranch
                     & io_inst_0_bits_addr == _faultLinkOk_T_36)
            | _instBuffer_io_dataOut_4_isBranch
            & (nextValid_4
                 ? _instBuffer_io_dataOut_5_addr
                 : noFire0Fault
                     ? io_fault_bits_mepc
                     : io_inst_0_valid
                         ? io_inst_0_bits_addr
                         : _instBuffer_io_dataOut_5_addr) == _instBuffer_io_dataOut_4_addr
            + 32'h4)) | noFire0Fault) & ~_instBuffer_io_dataOut_4_isMpause;
  wire        currentDataDone_4 =
    resultBuffer_4_valid | validBufferEntry_4 & ~resultBuffer_4_valid
    & (io_writeDataScalar_0_valid & _GEN_0 == _instBuffer_io_dataOut_4_idx
       | io_writeDataScalar_1_valid & _GEN_1 == _instBuffer_io_dataOut_4_idx
       | io_writeDataScalar_2_valid & _GEN_2 == _instBuffer_io_dataOut_4_idx
       | io_writeDataScalar_3_valid & _GEN_3 == _instBuffer_io_dataOut_4_idx
       | io_writeDataScalar_4_valid & _GEN_4 == _instBuffer_io_dataOut_4_idx
       | io_writeDataScalar_5_valid & _GEN_5 == _instBuffer_io_dataOut_4_idx
       | io_writeDataFloat_0_valid
       & _floatWriteIdxMap_T_28 == _instBuffer_io_dataOut_4_idx
       | io_writeDataFloat_1_valid
       & _floatWriteIdxMap_T_30 == _instBuffer_io_dataOut_4_idx
       | io_writeDataVector_0_valid
       & (_instBuffer_io_dataOut_4_isVector
          & io_writeDataVector_0_bits_uop_pc == _instBuffer_io_dataOut_4_addr
          | ~_instBuffer_io_dataOut_4_isVector & _vectorWriteIdxMap_T_199 == _GEN_10)
       & io_writeDataVector_0_bits_last_uop_valid | io_writeDataVector_1_valid
       & (_instBuffer_io_dataOut_4_isVector
          & io_writeDataVector_1_bits_uop_pc == _instBuffer_io_dataOut_4_addr
          | ~_instBuffer_io_dataOut_4_isVector & _vectorWriteIdxMap_T_206 == _GEN_10)
       & io_writeDataVector_1_bits_last_uop_valid | io_writeDataVector_2_valid
       & (_instBuffer_io_dataOut_4_isVector
          & io_writeDataVector_2_bits_uop_pc == _instBuffer_io_dataOut_4_addr
          | ~_instBuffer_io_dataOut_4_isVector & _vectorWriteIdxMap_T_213 == _GEN_10)
       & io_writeDataVector_2_bits_last_uop_valid | io_writeDataVector_3_valid
       & (_instBuffer_io_dataOut_4_isVector
          & io_writeDataVector_3_bits_uop_pc == _instBuffer_io_dataOut_4_addr
          | ~_instBuffer_io_dataOut_4_isVector & _vectorWriteIdxMap_T_220 == _GEN_10)
       & io_writeDataVector_3_bits_last_uop_valid | (&_instBuffer_io_dataOut_4_idx)
       | _instBuffer_io_dataOut_4_idx == 7'h7E & storeComplete_pipe_v
       & storeComplete_pipe_b == _instBuffer_io_dataOut_4_addr | currentTrap_4);
  wire        currentCfDone_4 =
    resultBuffer_4_valid & resultBuffer_4_bits_cfDone | newCfDone_4;
  wire [7:0]  _GEN_11 = {1'h0, _instBuffer_io_dataOut_5_idx};
  wire        validBufferEntry_5 = _instBuffer_io_nEnqueued > 4'h5;
  wire        nextValid_5 = _instBuffer_io_nEnqueued > 4'h6;
  wire        nextAddrValid_5 = nextValid_5 | noFire0Fault | io_inst_0_valid;
  wire        newCfDone_5 =
    validBufferEntry_5 & (~_instBuffer_io_dataOut_5_isControlFlow | nextAddrValid_5);
  wire        currentTrap_5 =
    resultBuffer_5_bits_trap | io_fault_valid
    & _instBuffer_io_dataOut_5_addr == io_fault_bits_mepc | validBufferEntry_5
    & _instBuffer_io_dataOut_5_trap | _instBuffer_io_dataOut_5_isControlFlow & newCfDone_5
    & (~(nextAddrValid_5
         & ((nextValid_5
               ? _instBuffer_io_dataOut_6_linkOk
               : noFire0Fault
                   ? _faultLinkOk_T_35 | regLastIsBranch
                     & io_fault_bits_mepc == _faultLinkOk_T_36
                   : ~io_inst_0_valid | _lane0LinkOk_T_35 | regLastIsBranch
                     & io_inst_0_bits_addr == _faultLinkOk_T_36)
            | _instBuffer_io_dataOut_5_isBranch
            & (nextValid_5
                 ? _instBuffer_io_dataOut_6_addr
                 : noFire0Fault
                     ? io_fault_bits_mepc
                     : io_inst_0_valid
                         ? io_inst_0_bits_addr
                         : _instBuffer_io_dataOut_6_addr) == _instBuffer_io_dataOut_5_addr
            + 32'h4)) | noFire0Fault) & ~_instBuffer_io_dataOut_5_isMpause;
  wire        currentDataDone_5 =
    resultBuffer_5_valid | validBufferEntry_5 & ~resultBuffer_5_valid
    & (io_writeDataScalar_0_valid & _GEN_0 == _instBuffer_io_dataOut_5_idx
       | io_writeDataScalar_1_valid & _GEN_1 == _instBuffer_io_dataOut_5_idx
       | io_writeDataScalar_2_valid & _GEN_2 == _instBuffer_io_dataOut_5_idx
       | io_writeDataScalar_3_valid & _GEN_3 == _instBuffer_io_dataOut_5_idx
       | io_writeDataScalar_4_valid & _GEN_4 == _instBuffer_io_dataOut_5_idx
       | io_writeDataScalar_5_valid & _GEN_5 == _instBuffer_io_dataOut_5_idx
       | io_writeDataFloat_0_valid
       & _floatWriteIdxMap_T_28 == _instBuffer_io_dataOut_5_idx
       | io_writeDataFloat_1_valid
       & _floatWriteIdxMap_T_30 == _instBuffer_io_dataOut_5_idx
       | io_writeDataVector_0_valid
       & (_instBuffer_io_dataOut_5_isVector
          & io_writeDataVector_0_bits_uop_pc == _instBuffer_io_dataOut_5_addr
          | ~_instBuffer_io_dataOut_5_isVector & _vectorWriteIdxMap_T_199 == _GEN_11)
       & io_writeDataVector_0_bits_last_uop_valid | io_writeDataVector_1_valid
       & (_instBuffer_io_dataOut_5_isVector
          & io_writeDataVector_1_bits_uop_pc == _instBuffer_io_dataOut_5_addr
          | ~_instBuffer_io_dataOut_5_isVector & _vectorWriteIdxMap_T_206 == _GEN_11)
       & io_writeDataVector_1_bits_last_uop_valid | io_writeDataVector_2_valid
       & (_instBuffer_io_dataOut_5_isVector
          & io_writeDataVector_2_bits_uop_pc == _instBuffer_io_dataOut_5_addr
          | ~_instBuffer_io_dataOut_5_isVector & _vectorWriteIdxMap_T_213 == _GEN_11)
       & io_writeDataVector_2_bits_last_uop_valid | io_writeDataVector_3_valid
       & (_instBuffer_io_dataOut_5_isVector
          & io_writeDataVector_3_bits_uop_pc == _instBuffer_io_dataOut_5_addr
          | ~_instBuffer_io_dataOut_5_isVector & _vectorWriteIdxMap_T_220 == _GEN_11)
       & io_writeDataVector_3_bits_last_uop_valid | (&_instBuffer_io_dataOut_5_idx)
       | _instBuffer_io_dataOut_5_idx == 7'h7E & storeComplete_pipe_v
       & storeComplete_pipe_b == _instBuffer_io_dataOut_5_addr | currentTrap_5);
  wire        currentCfDone_5 =
    resultBuffer_5_valid & resultBuffer_5_bits_cfDone | newCfDone_5;
  wire [7:0]  _GEN_12 = {1'h0, _instBuffer_io_dataOut_6_idx};
  wire        validBufferEntry_6 = _instBuffer_io_nEnqueued > 4'h6;
  wire        nextAddrValid_6 =
    _instBuffer_io_nEnqueued[3] | noFire0Fault | io_inst_0_valid;
  wire        newCfDone_6 =
    validBufferEntry_6 & (~_instBuffer_io_dataOut_6_isControlFlow | nextAddrValid_6);
  wire        currentTrap_6 =
    resultBuffer_6_bits_trap | io_fault_valid
    & _instBuffer_io_dataOut_6_addr == io_fault_bits_mepc | validBufferEntry_6
    & _instBuffer_io_dataOut_6_trap | _instBuffer_io_dataOut_6_isControlFlow & newCfDone_6
    & (~(nextAddrValid_6
         & ((_instBuffer_io_nEnqueued[3]
               ? _instBuffer_io_dataOut_7_linkOk
               : noFire0Fault
                   ? _faultLinkOk_T_35 | regLastIsBranch
                     & io_fault_bits_mepc == _faultLinkOk_T_36
                   : ~io_inst_0_valid | _lane0LinkOk_T_35 | regLastIsBranch
                     & io_inst_0_bits_addr == _faultLinkOk_T_36)
            | _instBuffer_io_dataOut_6_isBranch
            & (_instBuffer_io_nEnqueued[3]
                 ? _instBuffer_io_dataOut_7_addr
                 : noFire0Fault
                     ? io_fault_bits_mepc
                     : io_inst_0_valid
                         ? io_inst_0_bits_addr
                         : _instBuffer_io_dataOut_7_addr) == _instBuffer_io_dataOut_6_addr
            + 32'h4)) | noFire0Fault) & ~_instBuffer_io_dataOut_6_isMpause;
  wire        currentDataDone_6 =
    resultBuffer_6_valid | validBufferEntry_6 & ~resultBuffer_6_valid
    & (io_writeDataScalar_0_valid & _GEN_0 == _instBuffer_io_dataOut_6_idx
       | io_writeDataScalar_1_valid & _GEN_1 == _instBuffer_io_dataOut_6_idx
       | io_writeDataScalar_2_valid & _GEN_2 == _instBuffer_io_dataOut_6_idx
       | io_writeDataScalar_3_valid & _GEN_3 == _instBuffer_io_dataOut_6_idx
       | io_writeDataScalar_4_valid & _GEN_4 == _instBuffer_io_dataOut_6_idx
       | io_writeDataScalar_5_valid & _GEN_5 == _instBuffer_io_dataOut_6_idx
       | io_writeDataFloat_0_valid
       & _floatWriteIdxMap_T_28 == _instBuffer_io_dataOut_6_idx
       | io_writeDataFloat_1_valid
       & _floatWriteIdxMap_T_30 == _instBuffer_io_dataOut_6_idx
       | io_writeDataVector_0_valid
       & (_instBuffer_io_dataOut_6_isVector
          & io_writeDataVector_0_bits_uop_pc == _instBuffer_io_dataOut_6_addr
          | ~_instBuffer_io_dataOut_6_isVector & _vectorWriteIdxMap_T_199 == _GEN_12)
       & io_writeDataVector_0_bits_last_uop_valid | io_writeDataVector_1_valid
       & (_instBuffer_io_dataOut_6_isVector
          & io_writeDataVector_1_bits_uop_pc == _instBuffer_io_dataOut_6_addr
          | ~_instBuffer_io_dataOut_6_isVector & _vectorWriteIdxMap_T_206 == _GEN_12)
       & io_writeDataVector_1_bits_last_uop_valid | io_writeDataVector_2_valid
       & (_instBuffer_io_dataOut_6_isVector
          & io_writeDataVector_2_bits_uop_pc == _instBuffer_io_dataOut_6_addr
          | ~_instBuffer_io_dataOut_6_isVector & _vectorWriteIdxMap_T_213 == _GEN_12)
       & io_writeDataVector_2_bits_last_uop_valid | io_writeDataVector_3_valid
       & (_instBuffer_io_dataOut_6_isVector
          & io_writeDataVector_3_bits_uop_pc == _instBuffer_io_dataOut_6_addr
          | ~_instBuffer_io_dataOut_6_isVector & _vectorWriteIdxMap_T_220 == _GEN_12)
       & io_writeDataVector_3_bits_last_uop_valid | (&_instBuffer_io_dataOut_6_idx)
       | _instBuffer_io_dataOut_6_idx == 7'h7E & storeComplete_pipe_v
       & storeComplete_pipe_b == _instBuffer_io_dataOut_6_addr | currentTrap_6);
  wire        currentCfDone_6 =
    resultBuffer_6_valid & resultBuffer_6_bits_cfDone | newCfDone_6;
  wire [7:0]  _GEN_13 = {1'h0, _instBuffer_io_dataOut_7_idx};
  wire        nextAddrValid_7 = noFire0Fault | io_inst_0_valid;
  wire        newCfDone_7 =
    _instBuffer_io_nEnqueued[3]
    & (~_instBuffer_io_dataOut_7_isControlFlow | nextAddrValid_7);
  wire        currentTrap_7 =
    resultBuffer_7_bits_trap | io_fault_valid
    & _instBuffer_io_dataOut_7_addr == io_fault_bits_mepc | _instBuffer_io_nEnqueued[3]
    & _instBuffer_io_dataOut_7_trap | _instBuffer_io_dataOut_7_isControlFlow & newCfDone_7
    & (~(nextAddrValid_7
         & ((noFire0Fault
               ? _faultLinkOk_T_35 | regLastIsBranch
                 & io_fault_bits_mepc == _faultLinkOk_T_36
               : ~io_inst_0_valid | _lane0LinkOk_T_35 | regLastIsBranch
                 & io_inst_0_bits_addr == _faultLinkOk_T_36)
            | _instBuffer_io_dataOut_7_isBranch
            & (noFire0Fault
                 ? io_fault_bits_mepc
                 : io_inst_0_valid
                     ? io_inst_0_bits_addr
                     : 32'h0) == _instBuffer_io_dataOut_7_addr + 32'h4)) | noFire0Fault)
    & ~_instBuffer_io_dataOut_7_isMpause;
  wire        currentDataDone_7 =
    resultBuffer_7_valid | _instBuffer_io_nEnqueued[3] & ~resultBuffer_7_valid
    & (io_writeDataScalar_0_valid & _GEN_0 == _instBuffer_io_dataOut_7_idx
       | io_writeDataScalar_1_valid & _GEN_1 == _instBuffer_io_dataOut_7_idx
       | io_writeDataScalar_2_valid & _GEN_2 == _instBuffer_io_dataOut_7_idx
       | io_writeDataScalar_3_valid & _GEN_3 == _instBuffer_io_dataOut_7_idx
       | io_writeDataScalar_4_valid & _GEN_4 == _instBuffer_io_dataOut_7_idx
       | io_writeDataScalar_5_valid & _GEN_5 == _instBuffer_io_dataOut_7_idx
       | io_writeDataFloat_0_valid
       & _floatWriteIdxMap_T_28 == _instBuffer_io_dataOut_7_idx
       | io_writeDataFloat_1_valid
       & _floatWriteIdxMap_T_30 == _instBuffer_io_dataOut_7_idx
       | io_writeDataVector_0_valid
       & (_instBuffer_io_dataOut_7_isVector
          & io_writeDataVector_0_bits_uop_pc == _instBuffer_io_dataOut_7_addr
          | ~_instBuffer_io_dataOut_7_isVector & _vectorWriteIdxMap_T_199 == _GEN_13)
       & io_writeDataVector_0_bits_last_uop_valid | io_writeDataVector_1_valid
       & (_instBuffer_io_dataOut_7_isVector
          & io_writeDataVector_1_bits_uop_pc == _instBuffer_io_dataOut_7_addr
          | ~_instBuffer_io_dataOut_7_isVector & _vectorWriteIdxMap_T_206 == _GEN_13)
       & io_writeDataVector_1_bits_last_uop_valid | io_writeDataVector_2_valid
       & (_instBuffer_io_dataOut_7_isVector
          & io_writeDataVector_2_bits_uop_pc == _instBuffer_io_dataOut_7_addr
          | ~_instBuffer_io_dataOut_7_isVector & _vectorWriteIdxMap_T_213 == _GEN_13)
       & io_writeDataVector_2_bits_last_uop_valid | io_writeDataVector_3_valid
       & (_instBuffer_io_dataOut_7_isVector
          & io_writeDataVector_3_bits_uop_pc == _instBuffer_io_dataOut_7_addr
          | ~_instBuffer_io_dataOut_7_isVector & _vectorWriteIdxMap_T_220 == _GEN_13)
       & io_writeDataVector_3_bits_last_uop_valid | (&_instBuffer_io_dataOut_7_idx)
       | _instBuffer_io_dataOut_7_idx == 7'h7E & storeComplete_pipe_v
       & storeComplete_pipe_b == _instBuffer_io_dataOut_7_addr | currentTrap_7);
  wire        currentCfDone_7 =
    resultBuffer_7_valid & resultBuffer_7_bits_cfDone | newCfDone_7;
  wire        trapDetected_0 = currentDataDone & hi;
  wire        trapDetected_1 = currentDataDone_1 & currentTrap_1;
  wire        trapDetected_2 = currentDataDone_2 & currentTrap_2;
  wire        trapDetected_3 = currentDataDone_3 & currentTrap_3;
  wire        trapDetected_4 = currentDataDone_4 & currentTrap_4;
  wire        trapDetected_5 = currentDataDone_5 & currentTrap_5;
  wire        trapDetected_6 = currentDataDone_6 & currentTrap_6;
  wire        hasTrap =
    trapDetected_0 | trapDetected_1 | trapDetected_2 | trapDetected_3 | trapDetected_4
    | trapDetected_5 | trapDetected_6 | currentDataDone_7 & currentTrap_7;
  wire [7:0]  _countValid_T_9 =
    ~{currentDataDone_7 & currentCfDone_7,
      currentDataDone_6 & currentCfDone_6,
      currentDataDone_5 & currentCfDone_5,
      currentDataDone_4 & currentCfDone_4,
      currentDataDone_3 & currentCfDone_3,
      currentDataDone_2 & currentCfDone_2,
      currentDataDone_1 & currentCfDone_1,
      currentDataDone & currentCfDone};
  wire [3:0]  countValid =
    _countValid_T_9[0]
      ? 4'h0
      : _countValid_T_9[1]
          ? 4'h1
          : _countValid_T_9[2]
              ? 4'h2
              : _countValid_T_9[3]
                  ? 4'h3
                  : _countValid_T_9[4]
                      ? 4'h4
                      : _countValid_T_9[5]
                          ? 4'h5
                          : _countValid_T_9[6] ? 4'h6 : _countValid_T_9[7] ? 4'h7 : 4'h8;
  wire [3:0]  _GEN_14 =
    {1'h0,
     (trapDetected_0
        ? 3'h0
        : trapDetected_1
            ? 3'h1
            : trapDetected_2
                ? 3'h2
                : trapDetected_3
                    ? 3'h3
                    : trapDetected_4
                        ? 3'h4
                        : trapDetected_5 ? 3'h5 : {2'h3, ~trapDetected_6}) + 3'h1};
  wire        trapReadyToRetire = hasTrap & _GEN_14 <= countValid;
  wire [3:0]  deqReady = trapReadyToRetire ? _GEN_14 : countValid;
  reg         io_trapPending_REG;
  wire        valid_2 = deqReady > 4'h2;
  wire        valid_4 = deqReady > 4'h4;
  wire        valid_5 = deqReady > 4'h5;
  wire        valid_6 = deqReady > 4'h6;
  wire [23:0] shifted =
    {currentDataDone_7,
     currentTrap_7,
     currentCfDone_7,
     currentDataDone_6,
     currentTrap_6,
     currentCfDone_6,
     currentDataDone_5,
     currentTrap_5,
     currentCfDone_5,
     currentDataDone_4,
     currentTrap_4,
     currentCfDone_4,
     currentDataDone_3,
     currentTrap_3,
     currentCfDone_3,
     currentDataDone_2,
     currentTrap_2,
     currentCfDone_2,
     currentDataDone_1,
     currentTrap_1,
     currentCfDone_1,
     currentDataDone,
     hi,
     currentCfDone} >> {2'h0, deqReady} * 6'h3;
  always @(posedge clock or posedge reset) begin
    if (reset) begin
      storeComplete_pipe_v <= 1'h0;
      regLastTarget <= 32'h0;
      regLastAddr <= 32'h0;
      regLastIsBranch <= 1'h0;
      resultBuffer_0_valid <= 1'h0;
      resultBuffer_0_bits_trap <= 1'h0;
      resultBuffer_0_bits_cfDone <= 1'h0;
      resultBuffer_1_valid <= 1'h0;
      resultBuffer_1_bits_trap <= 1'h0;
      resultBuffer_1_bits_cfDone <= 1'h0;
      resultBuffer_2_valid <= 1'h0;
      resultBuffer_2_bits_trap <= 1'h0;
      resultBuffer_2_bits_cfDone <= 1'h0;
      resultBuffer_3_valid <= 1'h0;
      resultBuffer_3_bits_trap <= 1'h0;
      resultBuffer_3_bits_cfDone <= 1'h0;
      resultBuffer_4_valid <= 1'h0;
      resultBuffer_4_bits_trap <= 1'h0;
      resultBuffer_4_bits_cfDone <= 1'h0;
      resultBuffer_5_valid <= 1'h0;
      resultBuffer_5_bits_trap <= 1'h0;
      resultBuffer_5_bits_cfDone <= 1'h0;
      resultBuffer_6_valid <= 1'h0;
      resultBuffer_6_bits_trap <= 1'h0;
      resultBuffer_6_bits_cfDone <= 1'h0;
      resultBuffer_7_valid <= 1'h0;
      resultBuffer_7_bits_trap <= 1'h0;
      resultBuffer_7_bits_cfDone <= 1'h0;
      io_trapPending_REG <= 1'h0;
    end
    else begin
      storeComplete_pipe_v <= io_storeComplete_valid;
      if (instFires_0 | instFires_1 | instFires_2 | instFires_3) begin
        regLastTarget <=
          instFires_3
            ? (io_inst_3_bits_inst[6:0] == 7'h67 ? io_jalrTargets_3 : io_targets_3)
            : instFires_2
                ? (io_inst_2_bits_inst[6:0] == 7'h67 ? io_jalrTargets_2 : io_targets_2)
                : instFires_1
                    ? (io_inst_1_bits_inst[6:0] == 7'h67
                         ? io_jalrTargets_1
                         : io_targets_1)
                    : io_inst_0_bits_inst[6:0] == 7'h67 ? io_jalrTargets_0 : io_targets_0;
        regLastAddr <=
          instFires_3
            ? io_inst_3_bits_addr
            : instFires_2
                ? io_inst_2_bits_addr
                : instFires_1 ? io_inst_1_bits_addr : io_inst_0_bits_addr;
        regLastIsBranch <=
          instFires_3
            ? io_branch_3
            : instFires_2 ? io_branch_2 : instFires_1 ? io_branch_1 : io_branch_0;
      end
      resultBuffer_0_valid <= ~trapReadyToRetire & shifted[2];
      resultBuffer_0_bits_trap <= ~trapReadyToRetire & shifted[1];
      resultBuffer_0_bits_cfDone <= ~trapReadyToRetire & shifted[0];
      resultBuffer_1_valid <= ~trapReadyToRetire & shifted[5];
      resultBuffer_1_bits_trap <= ~trapReadyToRetire & shifted[4];
      resultBuffer_1_bits_cfDone <= ~trapReadyToRetire & shifted[3];
      resultBuffer_2_valid <= ~trapReadyToRetire & shifted[8];
      resultBuffer_2_bits_trap <= ~trapReadyToRetire & shifted[7];
      resultBuffer_2_bits_cfDone <= ~trapReadyToRetire & shifted[6];
      resultBuffer_3_valid <= ~trapReadyToRetire & shifted[11];
      resultBuffer_3_bits_trap <= ~trapReadyToRetire & shifted[10];
      resultBuffer_3_bits_cfDone <= ~trapReadyToRetire & shifted[9];
      resultBuffer_4_valid <= ~trapReadyToRetire & shifted[14];
      resultBuffer_4_bits_trap <= ~trapReadyToRetire & shifted[13];
      resultBuffer_4_bits_cfDone <= ~trapReadyToRetire & shifted[12];
      resultBuffer_5_valid <= ~trapReadyToRetire & shifted[17];
      resultBuffer_5_bits_trap <= ~trapReadyToRetire & shifted[16];
      resultBuffer_5_bits_cfDone <= ~trapReadyToRetire & shifted[15];
      resultBuffer_6_valid <= ~trapReadyToRetire & shifted[20];
      resultBuffer_6_bits_trap <= ~trapReadyToRetire & shifted[19];
      resultBuffer_6_bits_cfDone <= ~trapReadyToRetire & shifted[18];
      resultBuffer_7_valid <= ~trapReadyToRetire & shifted[23];
      resultBuffer_7_bits_trap <= ~trapReadyToRetire & shifted[22];
      resultBuffer_7_bits_cfDone <= ~trapReadyToRetire & shifted[21];
      io_trapPending_REG <= hasTrap & ~trapReadyToRetire;
    end
  end // always @(posedge, posedge)
  always @(posedge clock) begin
    if (io_storeComplete_valid)
      storeComplete_pipe_b <= io_storeComplete_bits;
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:4];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [2:0] i = 3'h0; i < 3'h5; i += 3'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        storeComplete_pipe_v = _RANDOM[3'h0][0];
        storeComplete_pipe_b = {_RANDOM[3'h0][31:1], _RANDOM[3'h1][0]};
        regLastTarget = {_RANDOM[3'h1][31:1], _RANDOM[3'h2][0]};
        regLastAddr = {_RANDOM[3'h2][31:1], _RANDOM[3'h3][0]};
        regLastIsBranch = _RANDOM[3'h3][1];
        resultBuffer_0_valid = _RANDOM[3'h3][2];
        resultBuffer_0_bits_trap = _RANDOM[3'h3][3];
        resultBuffer_0_bits_cfDone = _RANDOM[3'h3][4];
        resultBuffer_1_valid = _RANDOM[3'h3][5];
        resultBuffer_1_bits_trap = _RANDOM[3'h3][6];
        resultBuffer_1_bits_cfDone = _RANDOM[3'h3][7];
        resultBuffer_2_valid = _RANDOM[3'h3][8];
        resultBuffer_2_bits_trap = _RANDOM[3'h3][9];
        resultBuffer_2_bits_cfDone = _RANDOM[3'h3][10];
        resultBuffer_3_valid = _RANDOM[3'h3][11];
        resultBuffer_3_bits_trap = _RANDOM[3'h3][12];
        resultBuffer_3_bits_cfDone = _RANDOM[3'h3][13];
        resultBuffer_4_valid = _RANDOM[3'h3][14];
        resultBuffer_4_bits_trap = _RANDOM[3'h3][15];
        resultBuffer_4_bits_cfDone = _RANDOM[3'h3][16];
        resultBuffer_5_valid = _RANDOM[3'h3][17];
        resultBuffer_5_bits_trap = _RANDOM[3'h3][18];
        resultBuffer_5_bits_cfDone = _RANDOM[3'h3][19];
        resultBuffer_6_valid = _RANDOM[3'h3][20];
        resultBuffer_6_bits_trap = _RANDOM[3'h3][21];
        resultBuffer_6_bits_cfDone = _RANDOM[3'h3][22];
        resultBuffer_7_valid = _RANDOM[3'h3][23];
        resultBuffer_7_bits_trap = _RANDOM[3'h3][24];
        resultBuffer_7_bits_cfDone = _RANDOM[3'h3][25];
        io_trapPending_REG = _RANDOM[3'h4][0];
      `endif // RANDOMIZE_REG_INIT
      if (reset) begin
        storeComplete_pipe_v = 1'h0;
        regLastTarget = 32'h0;
        regLastAddr = 32'h0;
        regLastIsBranch = 1'h0;
        resultBuffer_0_valid = 1'h0;
        resultBuffer_0_bits_trap = 1'h0;
        resultBuffer_0_bits_cfDone = 1'h0;
        resultBuffer_1_valid = 1'h0;
        resultBuffer_1_bits_trap = 1'h0;
        resultBuffer_1_bits_cfDone = 1'h0;
        resultBuffer_2_valid = 1'h0;
        resultBuffer_2_bits_trap = 1'h0;
        resultBuffer_2_bits_cfDone = 1'h0;
        resultBuffer_3_valid = 1'h0;
        resultBuffer_3_bits_trap = 1'h0;
        resultBuffer_3_bits_cfDone = 1'h0;
        resultBuffer_4_valid = 1'h0;
        resultBuffer_4_bits_trap = 1'h0;
        resultBuffer_4_bits_cfDone = 1'h0;
        resultBuffer_5_valid = 1'h0;
        resultBuffer_5_bits_trap = 1'h0;
        resultBuffer_5_bits_cfDone = 1'h0;
        resultBuffer_6_valid = 1'h0;
        resultBuffer_6_bits_trap = 1'h0;
        resultBuffer_6_bits_cfDone = 1'h0;
        resultBuffer_7_valid = 1'h0;
        resultBuffer_7_bits_trap = 1'h0;
        resultBuffer_7_bits_cfDone = 1'h0;
        io_trapPending_REG = 1'h0;
      end
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  CircularBufferMulti_2 instBuffer (
    .clock                      (clock),
    .reset                      (reset),
    .io_enqValid
      ({1'h0,
        {1'h0, {1'h0, instFires_0} + {1'h0, instFires_1}}
          + {1'h0, {1'h0, instFires_2} + {1'h0, instFires_3}}}
       + {3'h0, decodeFaultValid | noFire0Fault}),
    .io_enqData_0_addr          (noFire0Fault ? io_fault_bits_mepc : io_inst_0_bits_addr),
    .io_enqData_0_idx
      (io_writeAddrFloat_valid
         ? {2'h0, io_writeAddrFloat_addr} + 7'h20
         : io_writeAddrVector_0_valid
             ? {2'h0, io_writeAddrVector_0_addr} - 7'h40
             : noFire0Fault
                 ? (io_writeAddrScalar_0_valid & (|io_writeAddrScalar_0_addr)
                      ? _GEN
                      : {6'h3F,
                         ~(io_inst_0_bits_inst[6:0] == 7'h23
                           | io_inst_0_bits_inst[6:0] == 7'h27
                           & (io_inst_0_bits_inst[14:12] == 3'h1
                              | io_inst_0_bits_inst[14:12] == 3'h2
                              | io_inst_0_bits_inst[14:12] == 3'h3
                              | io_inst_0_bits_inst[14:12] == 3'h4)
                           | insts_instr_vectorStore)})
                 : io_writeAddrScalar_0_valid & (|io_writeAddrScalar_0_addr)
                     ? _GEN
                     : {6'h3F,
                        ~(io_inst_0_bits_inst[6:0] == 7'h23
                          | io_inst_0_bits_inst[6:0] == 7'h27
                          & (io_inst_0_bits_inst[14:12] == 3'h1
                             | io_inst_0_bits_inst[14:12] == 3'h2
                             | io_inst_0_bits_inst[14:12] == 3'h3
                             | io_inst_0_bits_inst[14:12] == 3'h4) | insts_vectorStore)}),
    .io_enqData_0_trap
      (noFire0Fault | decodeFaultValid & io_fault_bits_mepc == io_inst_0_bits_addr),
    .io_enqData_0_isControlFlow (io_jump_0 | io_branch_0),
    .io_enqData_0_isBranch      (io_branch_0),
    .io_enqData_0_isVector
      (noFire0Fault
         ? io_writeAddrVector_0_valid | insts_instr_vectorStore
         : io_writeAddrVector_0_valid | insts_vectorStore),
    .io_enqData_0_linkOk
      (noFire0Fault
         ? io_fault_bits_mepc == regLastTarget | regLastIsBranch
           & io_fault_bits_mepc == _faultLinkOk_T_36
         : _lane0LinkOk_T_35 | regLastIsBranch
           & io_inst_0_bits_addr == _faultLinkOk_T_36),
    .io_enqData_0_isEcall       (io_inst_0_bits_inst == 32'h73),
    .io_enqData_0_isMpause      (io_inst_0_bits_inst == 32'h8000073),
    .io_enqData_1_addr          (io_inst_1_bits_addr),
    .io_enqData_1_idx
      (io_writeAddrVector_1_valid
         ? {2'h0, io_writeAddrVector_1_addr} - 7'h40
         : io_writeAddrScalar_1_valid & (|io_writeAddrScalar_1_addr)
             ? {2'h0, io_writeAddrScalar_1_addr}
             : {6'h3F,
                ~(io_inst_1_bits_inst[6:0] == 7'h23 | io_inst_1_bits_inst[6:0] == 7'h27
                  & (io_inst_1_bits_inst[14:12] == 3'h1
                     | io_inst_1_bits_inst[14:12] == 3'h2
                     | io_inst_1_bits_inst[14:12] == 3'h3
                     | io_inst_1_bits_inst[14:12] == 3'h4) | insts_vectorStore_1)}),
    .io_enqData_1_trap
      (decodeFaultValid & io_fault_bits_mepc == io_inst_1_bits_addr),
    .io_enqData_1_isControlFlow (io_jump_1 | io_branch_1),
    .io_enqData_1_isBranch      (io_branch_1),
    .io_enqData_1_isVector      (io_writeAddrVector_1_valid | insts_vectorStore_1),
    .io_enqData_1_linkOk
      (io_inst_1_bits_addr == (io_inst_0_bits_inst[6:0] == 7'h67
                                 ? io_jalrTargets_0
                                 : io_targets_0) | io_branch_0
       & io_inst_1_bits_addr == io_inst_0_bits_addr + 32'h4),
    .io_enqData_1_isEcall       (io_inst_1_bits_inst == 32'h73),
    .io_enqData_1_isMpause      (io_inst_1_bits_inst == 32'h8000073),
    .io_enqData_2_addr          (io_inst_2_bits_addr),
    .io_enqData_2_idx
      (io_writeAddrVector_2_valid
         ? {2'h0, io_writeAddrVector_2_addr} - 7'h40
         : io_writeAddrScalar_2_valid & (|io_writeAddrScalar_2_addr)
             ? {2'h0, io_writeAddrScalar_2_addr}
             : {6'h3F,
                ~(io_inst_2_bits_inst[6:0] == 7'h23 | io_inst_2_bits_inst[6:0] == 7'h27
                  & (io_inst_2_bits_inst[14:12] == 3'h1
                     | io_inst_2_bits_inst[14:12] == 3'h2
                     | io_inst_2_bits_inst[14:12] == 3'h3
                     | io_inst_2_bits_inst[14:12] == 3'h4) | insts_vectorStore_2)}),
    .io_enqData_2_trap
      (decodeFaultValid & io_fault_bits_mepc == io_inst_2_bits_addr),
    .io_enqData_2_isControlFlow (io_jump_2 | io_branch_2),
    .io_enqData_2_isBranch      (io_branch_2),
    .io_enqData_2_isVector      (io_writeAddrVector_2_valid | insts_vectorStore_2),
    .io_enqData_2_linkOk
      (io_inst_2_bits_addr == (io_inst_1_bits_inst[6:0] == 7'h67
                                 ? io_jalrTargets_1
                                 : io_targets_1) | io_branch_1
       & io_inst_2_bits_addr == io_inst_1_bits_addr + 32'h4),
    .io_enqData_2_isEcall       (io_inst_2_bits_inst == 32'h73),
    .io_enqData_2_isMpause      (io_inst_2_bits_inst == 32'h8000073),
    .io_enqData_3_addr          (io_inst_3_bits_addr),
    .io_enqData_3_idx
      (io_writeAddrVector_3_valid
         ? {2'h0, io_writeAddrVector_3_addr} - 7'h40
         : io_writeAddrScalar_3_valid & (|io_writeAddrScalar_3_addr)
             ? {2'h0, io_writeAddrScalar_3_addr}
             : {6'h3F,
                ~(io_inst_3_bits_inst[6:0] == 7'h23 | io_inst_3_bits_inst[6:0] == 7'h27
                  & (io_inst_3_bits_inst[14:12] == 3'h1
                     | io_inst_3_bits_inst[14:12] == 3'h2
                     | io_inst_3_bits_inst[14:12] == 3'h3
                     | io_inst_3_bits_inst[14:12] == 3'h4) | insts_vectorStore_3)}),
    .io_enqData_3_trap
      (decodeFaultValid & io_fault_bits_mepc == io_inst_3_bits_addr),
    .io_enqData_3_isControlFlow (io_jump_3 | io_branch_3),
    .io_enqData_3_isBranch      (io_branch_3),
    .io_enqData_3_isVector      (io_writeAddrVector_3_valid | insts_vectorStore_3),
    .io_enqData_3_linkOk
      (io_inst_3_bits_addr == (io_inst_2_bits_inst[6:0] == 7'h67
                                 ? io_jalrTargets_2
                                 : io_targets_2) | io_branch_2
       & io_inst_3_bits_addr == io_inst_2_bits_addr + 32'h4),
    .io_enqData_3_isEcall       (io_inst_3_bits_inst == 32'h73),
    .io_enqData_3_isMpause      (io_inst_3_bits_inst == 32'h8000073),
    .io_enqData_4_addr          (32'h0),
    .io_enqData_4_idx           (7'h0),
    .io_enqData_4_trap          (1'h0),
    .io_enqData_4_isControlFlow (1'h0),
    .io_enqData_4_isBranch      (1'h0),
    .io_enqData_4_isVector      (1'h0),
    .io_enqData_4_linkOk        (1'h0),
    .io_enqData_4_isEcall       (1'h0),
    .io_enqData_4_isMpause      (1'h0),
    .io_enqData_5_addr          (32'h0),
    .io_enqData_5_idx           (7'h0),
    .io_enqData_5_trap          (1'h0),
    .io_enqData_5_isControlFlow (1'h0),
    .io_enqData_5_isBranch      (1'h0),
    .io_enqData_5_isVector      (1'h0),
    .io_enqData_5_linkOk        (1'h0),
    .io_enqData_5_isEcall       (1'h0),
    .io_enqData_5_isMpause      (1'h0),
    .io_enqData_6_addr          (32'h0),
    .io_enqData_6_idx           (7'h0),
    .io_enqData_6_trap          (1'h0),
    .io_enqData_6_isControlFlow (1'h0),
    .io_enqData_6_isBranch      (1'h0),
    .io_enqData_6_isVector      (1'h0),
    .io_enqData_6_linkOk        (1'h0),
    .io_enqData_6_isEcall       (1'h0),
    .io_enqData_6_isMpause      (1'h0),
    .io_enqData_7_addr          (32'h0),
    .io_enqData_7_idx           (7'h0),
    .io_enqData_7_trap          (1'h0),
    .io_enqData_7_isControlFlow (1'h0),
    .io_enqData_7_isBranch      (1'h0),
    .io_enqData_7_isVector      (1'h0),
    .io_enqData_7_linkOk        (1'h0),
    .io_enqData_7_isEcall       (1'h0),
    .io_enqData_7_isMpause      (1'h0),
    .io_nEnqueued               (_instBuffer_io_nEnqueued),
    .io_nSpace                  (_instBuffer_io_nSpace),
    .io_dataOut_0_addr          (_instBuffer_io_dataOut_0_addr),
    .io_dataOut_0_idx           (_instBuffer_io_dataOut_0_idx),
    .io_dataOut_0_trap          (_instBuffer_io_dataOut_0_trap),
    .io_dataOut_0_isControlFlow (_instBuffer_io_dataOut_0_isControlFlow),
    .io_dataOut_0_isBranch      (_instBuffer_io_dataOut_0_isBranch),
    .io_dataOut_0_isVector      (_instBuffer_io_dataOut_0_isVector),
    .io_dataOut_0_linkOk        (/* unused */),
    .io_dataOut_0_isEcall       (_instBuffer_io_dataOut_0_isEcall),
    .io_dataOut_0_isMpause      (_instBuffer_io_dataOut_0_isMpause),
    .io_dataOut_1_addr          (_instBuffer_io_dataOut_1_addr),
    .io_dataOut_1_idx           (_instBuffer_io_dataOut_1_idx),
    .io_dataOut_1_trap          (_instBuffer_io_dataOut_1_trap),
    .io_dataOut_1_isControlFlow (_instBuffer_io_dataOut_1_isControlFlow),
    .io_dataOut_1_isBranch      (_instBuffer_io_dataOut_1_isBranch),
    .io_dataOut_1_isVector      (_instBuffer_io_dataOut_1_isVector),
    .io_dataOut_1_linkOk        (_instBuffer_io_dataOut_1_linkOk),
    .io_dataOut_1_isEcall       (_instBuffer_io_dataOut_1_isEcall),
    .io_dataOut_1_isMpause      (_instBuffer_io_dataOut_1_isMpause),
    .io_dataOut_2_addr          (_instBuffer_io_dataOut_2_addr),
    .io_dataOut_2_idx           (_instBuffer_io_dataOut_2_idx),
    .io_dataOut_2_trap          (_instBuffer_io_dataOut_2_trap),
    .io_dataOut_2_isControlFlow (_instBuffer_io_dataOut_2_isControlFlow),
    .io_dataOut_2_isBranch      (_instBuffer_io_dataOut_2_isBranch),
    .io_dataOut_2_isVector      (_instBuffer_io_dataOut_2_isVector),
    .io_dataOut_2_linkOk        (_instBuffer_io_dataOut_2_linkOk),
    .io_dataOut_2_isEcall       (_instBuffer_io_dataOut_2_isEcall),
    .io_dataOut_2_isMpause      (_instBuffer_io_dataOut_2_isMpause),
    .io_dataOut_3_addr          (_instBuffer_io_dataOut_3_addr),
    .io_dataOut_3_idx           (_instBuffer_io_dataOut_3_idx),
    .io_dataOut_3_trap          (_instBuffer_io_dataOut_3_trap),
    .io_dataOut_3_isControlFlow (_instBuffer_io_dataOut_3_isControlFlow),
    .io_dataOut_3_isBranch      (_instBuffer_io_dataOut_3_isBranch),
    .io_dataOut_3_isVector      (_instBuffer_io_dataOut_3_isVector),
    .io_dataOut_3_linkOk        (_instBuffer_io_dataOut_3_linkOk),
    .io_dataOut_3_isEcall       (_instBuffer_io_dataOut_3_isEcall),
    .io_dataOut_3_isMpause      (_instBuffer_io_dataOut_3_isMpause),
    .io_dataOut_4_addr          (_instBuffer_io_dataOut_4_addr),
    .io_dataOut_4_idx           (_instBuffer_io_dataOut_4_idx),
    .io_dataOut_4_trap          (_instBuffer_io_dataOut_4_trap),
    .io_dataOut_4_isControlFlow (_instBuffer_io_dataOut_4_isControlFlow),
    .io_dataOut_4_isBranch      (_instBuffer_io_dataOut_4_isBranch),
    .io_dataOut_4_isVector      (_instBuffer_io_dataOut_4_isVector),
    .io_dataOut_4_linkOk        (_instBuffer_io_dataOut_4_linkOk),
    .io_dataOut_4_isEcall       (_instBuffer_io_dataOut_4_isEcall),
    .io_dataOut_4_isMpause      (_instBuffer_io_dataOut_4_isMpause),
    .io_dataOut_5_addr          (_instBuffer_io_dataOut_5_addr),
    .io_dataOut_5_idx           (_instBuffer_io_dataOut_5_idx),
    .io_dataOut_5_trap          (_instBuffer_io_dataOut_5_trap),
    .io_dataOut_5_isControlFlow (_instBuffer_io_dataOut_5_isControlFlow),
    .io_dataOut_5_isBranch      (_instBuffer_io_dataOut_5_isBranch),
    .io_dataOut_5_isVector      (_instBuffer_io_dataOut_5_isVector),
    .io_dataOut_5_linkOk        (_instBuffer_io_dataOut_5_linkOk),
    .io_dataOut_5_isEcall       (_instBuffer_io_dataOut_5_isEcall),
    .io_dataOut_5_isMpause      (_instBuffer_io_dataOut_5_isMpause),
    .io_dataOut_6_addr          (_instBuffer_io_dataOut_6_addr),
    .io_dataOut_6_idx           (_instBuffer_io_dataOut_6_idx),
    .io_dataOut_6_trap          (_instBuffer_io_dataOut_6_trap),
    .io_dataOut_6_isControlFlow (_instBuffer_io_dataOut_6_isControlFlow),
    .io_dataOut_6_isBranch      (_instBuffer_io_dataOut_6_isBranch),
    .io_dataOut_6_isVector      (_instBuffer_io_dataOut_6_isVector),
    .io_dataOut_6_linkOk        (_instBuffer_io_dataOut_6_linkOk),
    .io_dataOut_6_isEcall       (_instBuffer_io_dataOut_6_isEcall),
    .io_dataOut_6_isMpause      (_instBuffer_io_dataOut_6_isMpause),
    .io_dataOut_7_addr          (_instBuffer_io_dataOut_7_addr),
    .io_dataOut_7_idx           (_instBuffer_io_dataOut_7_idx),
    .io_dataOut_7_trap          (_instBuffer_io_dataOut_7_trap),
    .io_dataOut_7_isControlFlow (_instBuffer_io_dataOut_7_isControlFlow),
    .io_dataOut_7_isBranch      (_instBuffer_io_dataOut_7_isBranch),
    .io_dataOut_7_isVector      (_instBuffer_io_dataOut_7_isVector),
    .io_dataOut_7_linkOk        (_instBuffer_io_dataOut_7_linkOk),
    .io_dataOut_7_isEcall       (_instBuffer_io_dataOut_7_isEcall),
    .io_dataOut_7_isMpause      (_instBuffer_io_dataOut_7_isMpause),
    .io_deqReady                (deqReady),
    .io_flush                   (trapReadyToRetire)
  );
  assign io_nSpace = {28'h0, _instBuffer_io_nSpace};
  assign io_nRetired =
    deqReady
    - ({1'h0,
        {1'h0,
         {1'h0, (|deqReady) & _instBuffer_io_dataOut_0_isEcall}
           + {1'h0, (|(deqReady[3:1])) & _instBuffer_io_dataOut_1_isEcall}}
          + {1'h0,
             {1'h0, deqReady > 4'h2 & _instBuffer_io_dataOut_2_isEcall}
               + {1'h0, (|(deqReady[3:2])) & _instBuffer_io_dataOut_3_isEcall}}}
       + {1'h0,
          {1'h0,
           {1'h0, deqReady > 4'h4 & _instBuffer_io_dataOut_4_isEcall}
             + {1'h0, deqReady > 4'h5 & _instBuffer_io_dataOut_5_isEcall}}
            + {1'h0,
               {1'h0, deqReady > 4'h6 & _instBuffer_io_dataOut_6_isEcall}
                 + {1'h0, deqReady[3] & _instBuffer_io_dataOut_7_isEcall}}});
  assign io_empty = _instBuffer_io_nEnqueued == 4'h0;
  assign io_trapPending = io_trapPending_REG;
  assign io_debug_inst_0_valid = |deqReady;
  assign io_debug_inst_0_bits_pc = (|deqReady) ? _instBuffer_io_dataOut_0_addr : 32'h0;
  assign io_debug_inst_0_bits_idx =
    (|deqReady)
      ? (hi & ~(hi & _instBuffer_io_dataOut_0_isControlFlow & noFire0Fault)
           ? 7'h7F
           : _instBuffer_io_dataOut_0_idx)
      : 7'h0;
  assign io_debug_inst_0_bits_trap = (|deqReady) & hi;
  assign io_debug_inst_1_valid = |(deqReady[3:1]);
  assign io_debug_inst_1_bits_pc =
    (|(deqReady[3:1])) ? _instBuffer_io_dataOut_1_addr : 32'h0;
  assign io_debug_inst_1_bits_idx =
    (|(deqReady[3:1]))
      ? (currentTrap_1
         & ~(currentTrap_1 & _instBuffer_io_dataOut_1_isControlFlow & noFire0Fault)
           ? 7'h7F
           : _instBuffer_io_dataOut_1_idx)
      : 7'h0;
  assign io_debug_inst_1_bits_trap = (|(deqReady[3:1])) & currentTrap_1;
  assign io_debug_inst_2_valid = valid_2;
  assign io_debug_inst_2_bits_pc = valid_2 ? _instBuffer_io_dataOut_2_addr : 32'h0;
  assign io_debug_inst_2_bits_idx =
    valid_2
      ? (currentTrap_2
         & ~(currentTrap_2 & _instBuffer_io_dataOut_2_isControlFlow & noFire0Fault)
           ? 7'h7F
           : _instBuffer_io_dataOut_2_idx)
      : 7'h0;
  assign io_debug_inst_2_bits_trap = valid_2 & currentTrap_2;
  assign io_debug_inst_3_valid = |(deqReady[3:2]);
  assign io_debug_inst_3_bits_pc =
    (|(deqReady[3:2])) ? _instBuffer_io_dataOut_3_addr : 32'h0;
  assign io_debug_inst_3_bits_idx =
    (|(deqReady[3:2]))
      ? (currentTrap_3
         & ~(currentTrap_3 & _instBuffer_io_dataOut_3_isControlFlow & noFire0Fault)
           ? 7'h7F
           : _instBuffer_io_dataOut_3_idx)
      : 7'h0;
  assign io_debug_inst_3_bits_trap = (|(deqReady[3:2])) & currentTrap_3;
  assign io_debug_inst_4_valid = valid_4;
  assign io_debug_inst_4_bits_pc = valid_4 ? _instBuffer_io_dataOut_4_addr : 32'h0;
  assign io_debug_inst_4_bits_idx =
    valid_4
      ? (currentTrap_4
         & ~(currentTrap_4 & _instBuffer_io_dataOut_4_isControlFlow & noFire0Fault)
           ? 7'h7F
           : _instBuffer_io_dataOut_4_idx)
      : 7'h0;
  assign io_debug_inst_4_bits_trap = valid_4 & currentTrap_4;
  assign io_debug_inst_5_valid = valid_5;
  assign io_debug_inst_5_bits_pc = valid_5 ? _instBuffer_io_dataOut_5_addr : 32'h0;
  assign io_debug_inst_5_bits_idx =
    valid_5
      ? (currentTrap_5
         & ~(currentTrap_5 & _instBuffer_io_dataOut_5_isControlFlow & noFire0Fault)
           ? 7'h7F
           : _instBuffer_io_dataOut_5_idx)
      : 7'h0;
  assign io_debug_inst_5_bits_trap = valid_5 & currentTrap_5;
  assign io_debug_inst_6_valid = valid_6;
  assign io_debug_inst_6_bits_pc = valid_6 ? _instBuffer_io_dataOut_6_addr : 32'h0;
  assign io_debug_inst_6_bits_idx =
    valid_6
      ? (currentTrap_6
         & ~(currentTrap_6 & _instBuffer_io_dataOut_6_isControlFlow & noFire0Fault)
           ? 7'h7F
           : _instBuffer_io_dataOut_6_idx)
      : 7'h0;
  assign io_debug_inst_6_bits_trap = valid_6 & currentTrap_6;
  assign io_debug_inst_7_valid = deqReady[3];
  assign io_debug_inst_7_bits_pc = deqReady[3] ? _instBuffer_io_dataOut_7_addr : 32'h0;
  assign io_debug_inst_7_bits_idx =
    deqReady[3]
      ? (currentTrap_7
         & ~(currentTrap_7 & _instBuffer_io_dataOut_7_isControlFlow & noFire0Fault)
           ? 7'h7F
           : _instBuffer_io_dataOut_7_idx)
      : 7'h0;
  assign io_debug_inst_7_bits_trap = deqReady[3] & currentTrap_7;
endmodule
