Fitter report for out_set_reg
Thu Mar 25 16:26:17 2021
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Non-Global High Fan-Out Signals
 12. Peripheral Signals
 13. LAB
 14. Local Routing Interconnect
 15. LAB External Interconnect
 16. Row Interconnect
 17. LAB Column Interconnect
 18. LAB Column Interconnect
 19. Fitter Resource Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pin-Out File
 23. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Thu Mar 25 16:26:17 2021        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; out_set_reg                                  ;
; Top-level Entity Name ; General_block_diagram                        ;
; Family                ; FLEX10KE                                     ;
; Device                ; EPF10K50SQC240-3                             ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 76 / 2,880 ( 3 % )                           ;
; Total pins            ; 69 / 189 ( 37 % )                            ;
; Total memory bits     ; 0 / 40,960 ( 0 % )                           ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K50SQC240-3   ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                    ;
+-------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name        ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+-------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; data_in[8]  ; 90    ; --  ; --   ; 20      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[9]  ; 92    ; --  ; --   ; 20      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[10] ; 211   ; --  ; --   ; 16      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[11] ; 237   ; --  ; 34   ; 16      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[12] ; 67    ; --  ; 31   ; 17      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; SYS_CLK     ; 91    ; --  ; --   ; 3       ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[15] ; 212   ; --  ; --   ; 39      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[7]  ; 78    ; --  ; 25   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[0]  ; 61    ; --  ; 36   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[6]  ; 231   ; --  ; 30   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[5]  ; 66    ; --  ; 32   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[4]  ; 76    ; --  ; 26   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[3]  ; 74    ; --  ; 27   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[2]  ; 82    ; --  ; 22   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[1]  ; 79    ; --  ; 25   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[14] ; 235   ; --  ; 32   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; data_in[13] ; 188   ; --  ; 6    ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+-------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                        ;
+----------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name                 ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; data_5_1[7]          ; 172   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_1[4]          ; 223   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_1[5]          ; 163   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_1[1]          ; 161   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_1[0]          ; 162   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_1[6]          ; 164   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_1[2]          ; 18    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_1[3]          ; 19    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; strob_out_to_reg[15] ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[14] ; 35    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[13] ; 148   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[12] ; 33    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[11] ; 36    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[10] ; 50    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[9]  ; 49    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[8]  ; 139   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[7]  ; 133   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[6]  ; 44    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[5]  ; 132   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[4]  ; 138   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[3]  ; 83    ; --  ; 21   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[2]  ; 229   ; --  ; 29   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[1]  ; 230   ; --  ; 30   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_reg[0]  ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_dir[3]  ; 146   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_dir[2]  ; 34    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_dir[1]  ; 149   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; strob_out_to_dir[0]  ; 227   ; --  ; 27   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data_5_2[7]          ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_2[1]          ; 217   ; --  ; 21   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_2[5]          ; 166   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_2[0]          ; 167   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_2[6]          ; 168   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_2[2]          ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_2[3]          ; 11    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_5_2[4]          ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_1[7]          ; 151   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_1[5]          ; 219   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_1[0]          ; 218   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_1[1]          ; 152   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_1[3]          ; 153   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_1[6]          ; 154   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_1[2]          ; 30    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_1[4]          ; 29    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_2[7]          ; 171   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_2[1]          ; 15    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_2[5]          ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_2[4]          ; 159   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_2[6]          ; 141   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_2[0]          ; 51    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_2[2]          ; 45    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
; data_6_2[3]          ; 46    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; yes           ; LVTTL/LVCMOS ;
+----------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+---------------------------------------------+
; All Package Pins                            ;
+-------+----------------------+--------------+
; Pin # ; Usage                ; I/O Standard ;
+-------+----------------------+--------------+
; 1     ; #TCK                 ;              ;
; 2     ; ^CONF_DONE           ;              ;
; 3     ; ^nCEO                ;              ;
; 4     ; #TDO                 ;              ;
; 5     ; VCC_INT              ;              ;
; 6     ; strob_out_to_reg[15] ; LVTTL/LVCMOS ;
; 7     ; GND*                 ;              ;
; 8     ; GND*                 ;              ;
; 9     ; strob_out_to_reg[0]  ; LVTTL/LVCMOS ;
; 10    ; GND_INT              ;              ;
; 11    ; data_5_2[3]          ; LVTTL/LVCMOS ;
; 12    ; data_5_2[2]          ; LVTTL/LVCMOS ;
; 13    ; data_5_2[7]          ; LVTTL/LVCMOS ;
; 14    ; data_5_2[4]          ; LVTTL/LVCMOS ;
; 15    ; data_6_2[1]          ; LVTTL/LVCMOS ;
; 16    ; VCC_IO               ;              ;
; 17    ; GND*                 ;              ;
; 18    ; data_5_1[2]          ; LVTTL/LVCMOS ;
; 19    ; data_5_1[3]          ; LVTTL/LVCMOS ;
; 20    ; data_6_2[5]          ; LVTTL/LVCMOS ;
; 21    ; GND*                 ;              ;
; 22    ; GND_INT              ;              ;
; 23    ; GND*                 ;              ;
; 24    ; GND*                 ;              ;
; 25    ; GND*                 ;              ;
; 26    ; GND*                 ;              ;
; 27    ; VCC_INT              ;              ;
; 28    ; GND*                 ;              ;
; 29    ; data_6_1[4]          ; LVTTL/LVCMOS ;
; 30    ; data_6_1[2]          ; LVTTL/LVCMOS ;
; 31    ; GND*                 ;              ;
; 32    ; GND_INT              ;              ;
; 33    ; strob_out_to_reg[12] ; LVTTL/LVCMOS ;
; 34    ; strob_out_to_dir[2]  ; LVTTL/LVCMOS ;
; 35    ; strob_out_to_reg[14] ; LVTTL/LVCMOS ;
; 36    ; strob_out_to_reg[11] ; LVTTL/LVCMOS ;
; 37    ; VCC_IO               ;              ;
; 38    ; GND*                 ;              ;
; 39    ; GND*                 ;              ;
; 40    ; GND*                 ;              ;
; 41    ; GND*                 ;              ;
; 42    ; GND_INT              ;              ;
; 43    ; GND*                 ;              ;
; 44    ; strob_out_to_reg[6]  ; LVTTL/LVCMOS ;
; 45    ; data_6_2[2]          ; LVTTL/LVCMOS ;
; 46    ; data_6_2[3]          ; LVTTL/LVCMOS ;
; 47    ; VCC_INT              ;              ;
; 48    ; GND*                 ;              ;
; 49    ; strob_out_to_reg[9]  ; LVTTL/LVCMOS ;
; 50    ; strob_out_to_reg[10] ; LVTTL/LVCMOS ;
; 51    ; data_6_2[0]          ; LVTTL/LVCMOS ;
; 52    ; GND_INT              ;              ;
; 53    ; GND*                 ;              ;
; 54    ; GND*                 ;              ;
; 55    ; GND*                 ;              ;
; 56    ; GND*                 ;              ;
; 57    ; VCC_IO               ;              ;
; 58    ; #TMS                 ;              ;
; 59    ; #TRST                ;              ;
; 60    ; ^nSTATUS             ;              ;
; 61    ; data_in[0]           ; LVTTL/LVCMOS ;
; 62    ; GND*                 ;              ;
; 63    ; GND*                 ;              ;
; 64    ; GND*                 ;              ;
; 65    ; GND*                 ;              ;
; 66    ; data_in[5]           ; LVTTL/LVCMOS ;
; 67    ; data_in[12]          ; LVTTL/LVCMOS ;
; 68    ; GND*                 ;              ;
; 69    ; GND_INT              ;              ;
; 70    ; GND*                 ;              ;
; 71    ; GND*                 ;              ;
; 72    ; GND*                 ;              ;
; 73    ; GND*                 ;              ;
; 74    ; data_in[3]           ; LVTTL/LVCMOS ;
; 75    ; GND*                 ;              ;
; 76    ; data_in[4]           ; LVTTL/LVCMOS ;
; 77    ; VCC_IO               ;              ;
; 78    ; data_in[7]           ; LVTTL/LVCMOS ;
; 79    ; data_in[1]           ; LVTTL/LVCMOS ;
; 80    ; GND*                 ;              ;
; 81    ; GND*                 ;              ;
; 82    ; data_in[2]           ; LVTTL/LVCMOS ;
; 83    ; strob_out_to_reg[3]  ; LVTTL/LVCMOS ;
; 84    ; GND*                 ;              ;
; 85    ; GND_INT              ;              ;
; 86    ; GND*                 ;              ;
; 87    ; GND*                 ;              ;
; 88    ; GND*                 ;              ;
; 89    ; VCC_CKLK             ;              ;
; 90    ; data_in[8]           ; LVTTL/LVCMOS ;
; 91    ; SYS_CLK              ; LVTTL/LVCMOS ;
; 92    ; data_in[9]           ; LVTTL/LVCMOS ;
; 93    ; GND_CKLK             ;              ;
; 94    ; GND*                 ;              ;
; 95    ; GND*                 ;              ;
; 96    ; VCC_INT              ;              ;
; 97    ; GND*                 ;              ;
; 98    ; GND*                 ;              ;
; 99    ; GND*                 ;              ;
; 100   ; GND*                 ;              ;
; 101   ; GND*                 ;              ;
; 102   ; GND*                 ;              ;
; 103   ; GND*                 ;              ;
; 104   ; GND_INT              ;              ;
; 105   ; GND*                 ;              ;
; 106   ; GND*                 ;              ;
; 107   ; GND*                 ;              ;
; 108   ; GND*                 ;              ;
; 109   ; GND*                 ;              ;
; 110   ; GND*                 ;              ;
; 111   ; GND*                 ;              ;
; 112   ; VCC_IO               ;              ;
; 113   ; GND*                 ;              ;
; 114   ; GND*                 ;              ;
; 115   ; GND*                 ;              ;
; 116   ; GND*                 ;              ;
; 117   ; GND*                 ;              ;
; 118   ; GND*                 ;              ;
; 119   ; GND*                 ;              ;
; 120   ; GND*                 ;              ;
; 121   ; ^nCONFIG             ;              ;
; 122   ; VCC_INT              ;              ;
; 123   ; ^MSEL1               ;              ;
; 124   ; ^MSEL0               ;              ;
; 125   ; GND_INT              ;              ;
; 126   ; GND*                 ;              ;
; 127   ; GND*                 ;              ;
; 128   ; GND*                 ;              ;
; 129   ; GND*                 ;              ;
; 130   ; VCC_INT              ;              ;
; 131   ; GND*                 ;              ;
; 132   ; strob_out_to_reg[5]  ; LVTTL/LVCMOS ;
; 133   ; strob_out_to_reg[7]  ; LVTTL/LVCMOS ;
; 134   ; GND*                 ;              ;
; 135   ; GND_INT              ;              ;
; 136   ; GND*                 ;              ;
; 137   ; GND*                 ;              ;
; 138   ; strob_out_to_reg[4]  ; LVTTL/LVCMOS ;
; 139   ; strob_out_to_reg[8]  ; LVTTL/LVCMOS ;
; 140   ; VCC_IO               ;              ;
; 141   ; data_6_2[6]          ; LVTTL/LVCMOS ;
; 142   ; GND*                 ;              ;
; 143   ; GND*                 ;              ;
; 144   ; GND*                 ;              ;
; 145   ; GND_INT              ;              ;
; 146   ; strob_out_to_dir[3]  ; LVTTL/LVCMOS ;
; 147   ; GND*                 ;              ;
; 148   ; strob_out_to_reg[13] ; LVTTL/LVCMOS ;
; 149   ; strob_out_to_dir[1]  ; LVTTL/LVCMOS ;
; 150   ; VCC_INT              ;              ;
; 151   ; data_6_1[7]          ; LVTTL/LVCMOS ;
; 152   ; data_6_1[1]          ; LVTTL/LVCMOS ;
; 153   ; data_6_1[3]          ; LVTTL/LVCMOS ;
; 154   ; data_6_1[6]          ; LVTTL/LVCMOS ;
; 155   ; GND_INT              ;              ;
; 156   ; GND*                 ;              ;
; 157   ; GND*                 ;              ;
; 158   ; GND*                 ;              ;
; 159   ; data_6_2[4]          ; LVTTL/LVCMOS ;
; 160   ; VCC_IO               ;              ;
; 161   ; data_5_1[1]          ; LVTTL/LVCMOS ;
; 162   ; data_5_1[0]          ; LVTTL/LVCMOS ;
; 163   ; data_5_1[5]          ; LVTTL/LVCMOS ;
; 164   ; data_5_1[6]          ; LVTTL/LVCMOS ;
; 165   ; GND_INT              ;              ;
; 166   ; data_5_2[5]          ; LVTTL/LVCMOS ;
; 167   ; data_5_2[0]          ; LVTTL/LVCMOS ;
; 168   ; data_5_2[6]          ; LVTTL/LVCMOS ;
; 169   ; GND*                 ;              ;
; 170   ; VCC_INT              ;              ;
; 171   ; data_6_2[7]          ; LVTTL/LVCMOS ;
; 172   ; data_5_1[7]          ; LVTTL/LVCMOS ;
; 173   ; GND*                 ;              ;
; 174   ; GND*                 ;              ;
; 175   ; GND*                 ;              ;
; 176   ; GND_INT              ;              ;
; 177   ; #TDI                 ;              ;
; 178   ; ^nCE                 ;              ;
; 179   ; ^DCLK                ;              ;
; 180   ; ^DATA0               ;              ;
; 181   ; GND*                 ;              ;
; 182   ; GND*                 ;              ;
; 183   ; GND*                 ;              ;
; 184   ; GND*                 ;              ;
; 185   ; GND*                 ;              ;
; 186   ; GND*                 ;              ;
; 187   ; GND*                 ;              ;
; 188   ; data_in[13]          ; LVTTL/LVCMOS ;
; 189   ; VCC_IO               ;              ;
; 190   ; GND*                 ;              ;
; 191   ; GND*                 ;              ;
; 192   ; GND*                 ;              ;
; 193   ; GND*                 ;              ;
; 194   ; GND*                 ;              ;
; 195   ; GND*                 ;              ;
; 196   ; GND*                 ;              ;
; 197   ; GND_INT              ;              ;
; 198   ; GND*                 ;              ;
; 199   ; GND*                 ;              ;
; 200   ; GND*                 ;              ;
; 201   ; GND*                 ;              ;
; 202   ; GND*                 ;              ;
; 203   ; GND*                 ;              ;
; 204   ; GND*                 ;              ;
; 205   ; VCC_IO               ;              ;
; 206   ; GND*                 ;              ;
; 207   ; GND*                 ;              ;
; 208   ; GND*                 ;              ;
; 209   ; GND*                 ;              ;
; 210   ; GND+                 ;              ;
; 211   ; data_in[10]          ; LVTTL/LVCMOS ;
; 212   ; data_in[15]          ; LVTTL/LVCMOS ;
; 213   ; GND*                 ;              ;
; 214   ; GND*                 ;              ;
; 215   ; GND*                 ;              ;
; 216   ; GND_INT              ;              ;
; 217   ; data_5_2[1]          ; LVTTL/LVCMOS ;
; 218   ; data_6_1[0]          ; LVTTL/LVCMOS ;
; 219   ; data_6_1[5]          ; LVTTL/LVCMOS ;
; 220   ; GND*                 ;              ;
; 221   ; GND*                 ;              ;
; 222   ; GND*                 ;              ;
; 223   ; data_5_1[4]          ; LVTTL/LVCMOS ;
; 224   ; VCC_IO               ;              ;
; 225   ; GND*                 ;              ;
; 226   ; GND*                 ;              ;
; 227   ; strob_out_to_dir[0]  ; LVTTL/LVCMOS ;
; 228   ; GND*                 ;              ;
; 229   ; strob_out_to_reg[2]  ; LVTTL/LVCMOS ;
; 230   ; strob_out_to_reg[1]  ; LVTTL/LVCMOS ;
; 231   ; data_in[6]           ; LVTTL/LVCMOS ;
; 232   ; GND_INT              ;              ;
; 233   ; GND*                 ;              ;
; 234   ; GND*                 ;              ;
; 235   ; data_in[14]          ; LVTTL/LVCMOS ;
; 236   ; GND*                 ;              ;
; 237   ; data_in[11]          ; LVTTL/LVCMOS ;
; 238   ; GND*                 ;              ;
; 239   ; GND*                 ;              ;
; 240   ; GND*                 ;              ;
+-------+----------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------+---------+---------+---------------+--------------+
; Name                                                                                                ; Pin #   ; Fan-Out ; Usage         ; Global Usage ;
+-----------------------------------------------------------------------------------------------------+---------+---------+---------------+--------------+
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[0]                          ; LC1_I29 ; 8       ; Output enable ; Non-global   ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[3]~28 ; LC1_H22 ; 9       ; Clock         ; Internal     ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[2]~29 ; LC2_A29 ; 9       ; Clock         ; Non-global   ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[1]~30 ; LC6_A29 ; 9       ; Clock         ; Non-global   ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[0]~31 ; LC8_A29 ; 9       ; Clock         ; Non-global   ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[0]~8    ; LC1_F28 ; 5       ; Clock         ; Non-global   ;
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[1]                          ; LC1_C23 ; 8       ; Output enable ; Non-global   ;
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[2]                          ; LC1_H35 ; 8       ; Output enable ; Non-global   ;
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[3]                          ; LC1_H31 ; 8       ; Output enable ; Non-global   ;
; SYS_CLK                                                                                             ; 91      ; 3       ; Clock         ; Pin          ;
; data_in[15]                                                                                         ; 212     ; 39      ; Async. clear  ; Pin          ;
+-----------------------------------------------------------------------------------------------------+---------+---------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                      ;
+-----------------------------------------------------------------------------------------------------+---------+---------+--------+
; Name                                                                                                ; Pin #   ; Fan-Out ; Global ;
+-----------------------------------------------------------------------------------------------------+---------+---------+--------+
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[3]~28 ; LC1_H22 ; 9       ; yes    ;
; data_in[8]                                                                                          ; 90      ; 20      ; no     ;
; data_in[9]                                                                                          ; 92      ; 20      ; no     ;
; data_in[10]                                                                                         ; 211     ; 16      ; no     ;
; SYS_CLK                                                                                             ; 91      ; 3       ; yes    ;
; data_in[15]                                                                                         ; 212     ; 39      ; yes    ;
+-----------------------------------------------------------------------------------------------------+---------+---------+--------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; data_in[8]                                                                                           ; 20      ;
; data_in[9]                                                                                           ; 20      ;
; control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_2|Q_out~1                                   ; 18      ;
; data_in[12]                                                                                          ; 17      ;
; control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_3|Q_out~1                                   ; 17      ;
; data_in[10]                                                                                          ; 16      ;
; data_in[11]                                                                                          ; 16      ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[2]~45  ; 9       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[0]~47  ; 9       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[1]~46  ; 9       ;
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[0]~4                         ; 8       ;
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[1]~5                         ; 8       ;
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[2]~6                         ; 8       ;
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[3]~7                         ; 8       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[0]~13    ; 5       ;
; data_in[0]                                                                                           ; 5       ;
; data_in[1]                                                                                           ; 5       ;
; data_in[3]                                                                                           ; 5       ;
; data_in[2]                                                                                           ; 5       ;
; data_in[7]                                                                                           ; 4       ;
; data_in[4]                                                                                           ; 4       ;
; data_in[6]                                                                                           ; 4       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[3]~9     ; 4       ;
; data_in[5]                                                                                           ; 4       ;
; reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0|Q[2]~13                  ; 1       ;
; reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[7]~8                   ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~27             ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[15]~32 ; 1       ;
; reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2|Q[3]~12                  ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~19             ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~17             ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~25             ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~28             ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~23             ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~26             ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~24             ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~22             ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~21             ; 1       ;
; reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[4]~11                  ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[4]~43  ; 1       ;
; reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[6]~9                   ; 1       ;
; reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[5]~10                  ; 1       ;
; reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[3]~12                  ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[1]~12    ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[2]~11    ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1|strob_out_to_reg[3]~10    ; 1       ;
; reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3|Q[2]~13                  ; 1       ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|Decoder0~20             ; 1       ;
; reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[0]~15                  ; 1       ;
; reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1|Q[1]~14                  ; 1       ;
+------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+-----------------+---------------------------+----------+
; Peripheral Signal                                                                                   ; Source  ; Usage         ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+-----------------+---------------------------+----------+
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[0]                          ; LC1_I29 ; Output enable ; no              ; yes                       ; +ve      ;
; control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1|strob_out_to_reg[3]~28 ; LC1_H22 ; Clock         ; no              ; yes                       ; +ve      ;
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[1]                          ; LC1_C23 ; Output enable ; no              ; yes                       ; +ve      ;
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[2]                          ; LC1_H35 ; Output enable ; no              ; yes                       ; +ve      ;
; reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0|Q[3]                          ; LC1_H31 ; Output enable ; no              ; yes                       ; +ve      ;
+-----------------------------------------------------------------------------------------------------+---------+---------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 337            ;
; 1                        ; 11             ;
; 2                        ; 4              ;
; 3                        ; 0              ;
; 4                        ; 0              ;
; 5                        ; 1              ;
; 6                        ; 1              ;
; 7                        ; 2              ;
; 8                        ; 4              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 356            ;
; 1                           ; 0              ;
; 2                           ; 0              ;
; 3                           ; 1              ;
; 4                           ; 3              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 337            ;
; 1                          ; 4              ;
; 2                          ; 8              ;
; 3                          ; 2              ;
; 4                          ; 1              ;
; 5                          ; 1              ;
; 6                          ; 2              ;
; 7                          ; 4              ;
; 8                          ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  3 / 144 ( 2 % )   ;  2 / 72 ( 3 % )             ;  6 / 72 ( 8 % )              ;
;  B    ;  6 / 144 ( 4 % )   ;  0 / 72 ( 0 % )             ;  12 / 72 ( 17 % )            ;
;  C    ;  7 / 144 ( 5 % )   ;  0 / 72 ( 0 % )             ;  9 / 72 ( 13 % )             ;
;  D    ;  1 / 144 ( < 1 % ) ;  0 / 72 ( 0 % )             ;  1 / 72 ( 1 % )              ;
;  E    ;  5 / 144 ( 3 % )   ;  0 / 72 ( 0 % )             ;  11 / 72 ( 15 % )            ;
;  F    ;  5 / 144 ( 3 % )   ;  1 / 72 ( 1 % )             ;  9 / 72 ( 13 % )             ;
;  G    ;  1 / 144 ( < 1 % ) ;  0 / 72 ( 0 % )             ;  1 / 72 ( 1 % )              ;
;  H    ;  3 / 144 ( 2 % )   ;  0 / 72 ( 0 % )             ;  10 / 72 ( 14 % )            ;
;  I    ;  2 / 144 ( 1 % )   ;  0 / 72 ( 0 % )             ;  9 / 72 ( 13 % )             ;
;  J    ;  1 / 144 ( < 1 % ) ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
; Total ;  34 / 1440 ( 2 % ) ;  3 / 720 ( < 1 % )          ;  68 / 720 ( 9 % )            ;
+-------+--------------------+-----------------------------+------------------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; 2     ;  0 / 24 ( 0 % )   ;
; 3     ;  0 / 24 ( 0 % )   ;
; 4     ;  0 / 24 ( 0 % )   ;
; 5     ;  0 / 24 ( 0 % )   ;
; 6     ;  0 / 24 ( 0 % )   ;
; 7     ;  0 / 24 ( 0 % )   ;
; 8     ;  0 / 24 ( 0 % )   ;
; 9     ;  0 / 24 ( 0 % )   ;
; 10    ;  0 / 24 ( 0 % )   ;
; 11    ;  0 / 24 ( 0 % )   ;
; 12    ;  0 / 24 ( 0 % )   ;
; 13    ;  0 / 24 ( 0 % )   ;
; 14    ;  0 / 24 ( 0 % )   ;
; 15    ;  0 / 24 ( 0 % )   ;
; 16    ;  0 / 24 ( 0 % )   ;
; 17    ;  0 / 24 ( 0 % )   ;
; 18    ;  0 / 24 ( 0 % )   ;
; 19    ;  0 / 24 ( 0 % )   ;
; 20    ;  0 / 24 ( 0 % )   ;
; 21    ;  2 / 24 ( 8 % )   ;
; 22    ;  4 / 24 ( 17 % )  ;
; 23    ;  1 / 24 ( 4 % )   ;
; 24    ;  0 / 24 ( 0 % )   ;
; 25    ;  3 / 24 ( 13 % )  ;
; 26    ;  1 / 24 ( 4 % )   ;
; 27    ;  2 / 24 ( 8 % )   ;
; 28    ;  0 / 24 ( 0 % )   ;
; 29    ;  2 / 24 ( 8 % )   ;
; 30    ;  3 / 24 ( 13 % )  ;
; 31    ;  2 / 24 ( 8 % )   ;
; 32    ;  2 / 24 ( 8 % )   ;
; 33    ;  0 / 24 ( 0 % )   ;
; 34    ;  1 / 24 ( 4 % )   ;
; 35    ;  0 / 24 ( 0 % )   ;
; 36    ;  3 / 24 ( 13 % )  ;
; Total ;  26 / 864 ( 3 % ) ;
+-------+-------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------+
; Fitter Resource Usage Summary                          ;
+-----------------------------------+--------------------+
; Resource                          ; Usage              ;
+-----------------------------------+--------------------+
; Total logic elements              ; 76 / 2,880 ( 3 % ) ;
; Registers                         ; 39 / 2,880 ( 1 % ) ;
; Logic elements in carry chains    ; 0                  ;
; User inserted logic elements      ; 0                  ;
; I/O pins                          ; 69 / 189 ( 37 % )  ;
;     -- Clock pins                 ; 2 / 2 ( 100 % )    ;
;     -- Dedicated input pins       ; 4 / 4 ( 100 % )    ;
; Global signals                    ; 3                  ;
; EABs                              ; 0 / 10 ( 0 % )     ;
; Total memory bits                 ; 0 / 40,960 ( 0 % ) ;
; Total RAM block bits              ; 0 / 40,960 ( 0 % ) ;
; Maximum fan-out node              ; data_in[15]        ;
; Maximum fan-out                   ; 39                 ;
; Highest non-global fan-out signal ; data_in[8]         ;
; Highest non-global fan-out        ; 20                 ;
; Total fan-out                     ; 344                ;
; Average fan-out                   ; 2.37               ;
+-----------------------------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                      ;
+------------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                 ; Library Name ;
+------------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------+--------------+
; |General_block_diagram                         ; 76 (0)      ; 39           ; 0           ; 69   ; 37 (0)       ; 39 (0)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram                                                                              ; work         ;
;    |control_logic_unit:inst|                   ; 40 (0)      ; 3            ; 0           ; 0    ; 37 (0)       ; 3 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|control_logic_unit:inst                                                      ; work         ;
;       |DEC_common:DEC_common_my|               ; 37 (0)      ; 0            ; 0           ; 0    ; 37 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my                             ; work         ;
;          |DEC_for_dir:DEC_for_dir_1|           ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_dir:DEC_for_dir_1   ; work         ;
;          |DEC_for_regs:DEC_for_regs_1|         ; 32 (32)     ; 0            ; 0           ; 0    ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|control_logic_unit:inst|DEC_common:DEC_common_my|DEC_for_regs:DEC_for_regs_1 ; work         ;
;       |delay_3:delay_3_my|                     ; 3 (0)       ; 3            ; 0           ; 0    ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|control_logic_unit:inst|delay_3:delay_3_my                                   ; work         ;
;          |d_trig:d_trig_1|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_1                   ; work         ;
;          |d_trig:d_trig_2|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_2                   ; work         ;
;          |d_trig:d_trig_3|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|control_logic_unit:inst|delay_3:delay_3_my|d_trig:d_trig_3                   ; work         ;
;    |reg_out_unit:inst9|                        ; 36 (0)      ; 36           ; 0           ; 0    ; 0 (0)        ; 36 (0)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|reg_out_unit:inst9                                                           ; work         ;
;       |regs_dir_out:regs_dir_out_my|           ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 4 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my                              ; work         ;
;          |Reg_out_dir:Reg_out_0|               ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|reg_out_unit:inst9|regs_dir_out:regs_dir_out_my|Reg_out_dir:Reg_out_0        ; work         ;
;       |separate_regs_out:separate_regs_out_my| ; 32 (0)      ; 32           ; 0           ; 0    ; 0 (0)        ; 32 (0)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my                    ; work         ;
;          |Reg_out:Reg_out_0|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_0  ; work         ;
;          |Reg_out:Reg_out_1|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_1  ; work         ;
;          |Reg_out:Reg_out_2|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_2  ; work         ;
;          |Reg_out:Reg_out_3|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |General_block_diagram|reg_out_unit:inst9|separate_regs_out:separate_regs_out_my|Reg_out:Reg_out_3  ; work         ;
+------------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------+
; Delay Chain Summary                           ;
+----------------------+----------+-------------+
; Name                 ; Pin Type ; Pad to Core ;
+----------------------+----------+-------------+
; data_in[13]          ; Input    ; OFF         ;
; data_in[8]           ; Input    ; OFF         ;
; data_in[9]           ; Input    ; OFF         ;
; data_in[10]          ; Input    ; ON          ;
; data_in[11]          ; Input    ; ON          ;
; data_in[12]          ; Input    ; ON          ;
; SYS_CLK              ; Input    ; OFF         ;
; data_in[15]          ; Input    ; OFF         ;
; data_in[7]           ; Input    ; ON          ;
; data_in[0]           ; Input    ; ON          ;
; data_in[6]           ; Input    ; ON          ;
; data_in[5]           ; Input    ; ON          ;
; data_in[4]           ; Input    ; ON          ;
; data_in[3]           ; Input    ; ON          ;
; data_in[2]           ; Input    ; ON          ;
; data_in[1]           ; Input    ; ON          ;
; data_in[14]          ; Input    ; ON          ;
; data_5_1[7]          ; Output   ; OFF         ;
; data_5_1[6]          ; Output   ; OFF         ;
; data_5_1[5]          ; Output   ; OFF         ;
; data_5_1[4]          ; Output   ; OFF         ;
; data_5_1[3]          ; Output   ; OFF         ;
; data_5_1[2]          ; Output   ; OFF         ;
; data_5_1[1]          ; Output   ; OFF         ;
; data_5_1[0]          ; Output   ; OFF         ;
; strob_out_to_reg[15] ; Output   ; OFF         ;
; strob_out_to_reg[14] ; Output   ; OFF         ;
; strob_out_to_reg[13] ; Output   ; OFF         ;
; strob_out_to_reg[12] ; Output   ; OFF         ;
; strob_out_to_reg[11] ; Output   ; OFF         ;
; strob_out_to_reg[10] ; Output   ; OFF         ;
; strob_out_to_reg[9]  ; Output   ; OFF         ;
; strob_out_to_reg[8]  ; Output   ; OFF         ;
; strob_out_to_reg[7]  ; Output   ; OFF         ;
; strob_out_to_reg[6]  ; Output   ; OFF         ;
; strob_out_to_reg[5]  ; Output   ; OFF         ;
; strob_out_to_reg[4]  ; Output   ; OFF         ;
; strob_out_to_reg[3]  ; Output   ; OFF         ;
; strob_out_to_reg[2]  ; Output   ; OFF         ;
; strob_out_to_reg[1]  ; Output   ; OFF         ;
; strob_out_to_reg[0]  ; Output   ; OFF         ;
; strob_out_to_dir[3]  ; Output   ; OFF         ;
; strob_out_to_dir[2]  ; Output   ; OFF         ;
; strob_out_to_dir[1]  ; Output   ; OFF         ;
; strob_out_to_dir[0]  ; Output   ; OFF         ;
; data_5_2[7]          ; Output   ; OFF         ;
; data_5_2[6]          ; Output   ; OFF         ;
; data_5_2[5]          ; Output   ; OFF         ;
; data_5_2[4]          ; Output   ; OFF         ;
; data_5_2[3]          ; Output   ; OFF         ;
; data_5_2[2]          ; Output   ; OFF         ;
; data_5_2[1]          ; Output   ; OFF         ;
; data_5_2[0]          ; Output   ; OFF         ;
; data_6_1[7]          ; Output   ; OFF         ;
; data_6_1[6]          ; Output   ; OFF         ;
; data_6_1[5]          ; Output   ; OFF         ;
; data_6_1[4]          ; Output   ; OFF         ;
; data_6_1[3]          ; Output   ; OFF         ;
; data_6_1[2]          ; Output   ; OFF         ;
; data_6_1[1]          ; Output   ; OFF         ;
; data_6_1[0]          ; Output   ; OFF         ;
; data_6_2[7]          ; Output   ; OFF         ;
; data_6_2[6]          ; Output   ; OFF         ;
; data_6_2[5]          ; Output   ; OFF         ;
; data_6_2[4]          ; Output   ; OFF         ;
; data_6_2[3]          ; Output   ; OFF         ;
; data_6_2[2]          ; Output   ; OFF         ;
; data_6_2[1]          ; Output   ; OFF         ;
; data_6_2[0]          ; Output   ; OFF         ;
+----------------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/HFE-RM/Desktop/MKDS V2_old/out_set_reg.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 25 16:26:16 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off out_set_reg -c out_set_reg
Info: Selected device EPF10K50SQC240-3 for design "out_set_reg"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu Mar 25 2021 at 16:26:16
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 256 megabytes
    Info: Processing ended: Thu Mar 25 16:26:17 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


