and r0, r1, r2, lsl #31 
mov r1, r0 
add r1, r1, #31 
mvn r0, r1 
