TimeQuest Timing Analyzer report for ControlAscensor
Thu Mar 27 15:27:31 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_1Hz'
 13. Slow 1200mV 85C Model Hold: 'clk_1Hz'
 14. Slow 1200mV 85C Model Recovery: 'clk_1Hz'
 15. Slow 1200mV 85C Model Removal: 'clk_1Hz'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1Hz'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk_1Hz'
 31. Slow 1200mV 0C Model Hold: 'clk_1Hz'
 32. Slow 1200mV 0C Model Recovery: 'clk_1Hz'
 33. Slow 1200mV 0C Model Removal: 'clk_1Hz'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1Hz'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk_1Hz'
 48. Fast 1200mV 0C Model Hold: 'clk_1Hz'
 49. Fast 1200mV 0C Model Recovery: 'clk_1Hz'
 50. Fast 1200mV 0C Model Removal: 'clk_1Hz'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1Hz'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Slow Corner Signal Integrity Metrics
 69. Fast Corner Signal Integrity Metrics
 70. Setup Transfers
 71. Hold Transfers
 72. Recovery Transfers
 73. Removal Transfers
 74. Report TCCS
 75. Report RSKM
 76. Unconstrained Paths
 77. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; ControlAscensor                                    ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_1Hz    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1Hz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 487.8 MHz ; 250.0 MHz       ; clk_1Hz    ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk_1Hz ; -1.050 ; -16.003          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_1Hz ; 0.359 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_1Hz ; -0.581 ; -3.486              ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; clk_1Hz ; 1.184 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_1Hz ; -3.000 ; -31.000                        ;
+---------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_1Hz'                                                                                                                                                     ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.050 ; contador_timeout[1]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.970      ;
; -1.050 ; contador_timeout[1]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.970      ;
; -1.050 ; contador_timeout[1]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.970      ;
; -1.050 ; contador_timeout[1]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.970      ;
; -1.050 ; contador_timeout[1]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.970      ;
; -0.967 ; contador_timeout[1]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.398     ; 1.564      ;
; -0.816 ; contador_timeout[2]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.736      ;
; -0.816 ; contador_timeout[2]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.736      ;
; -0.816 ; contador_timeout[2]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.736      ;
; -0.816 ; contador_timeout[2]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.736      ;
; -0.816 ; contador_timeout[2]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.736      ;
; -0.779 ; esperando_puerta                                     ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.262      ; 2.036      ;
; -0.779 ; esperando_puerta                                     ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.262      ; 2.036      ;
; -0.779 ; esperando_puerta                                     ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.262      ; 2.036      ;
; -0.779 ; esperando_puerta                                     ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.262      ; 2.036      ;
; -0.779 ; esperando_puerta                                     ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.262      ; 2.036      ;
; -0.743 ; contador_timeout[4]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.663      ;
; -0.743 ; contador_timeout[4]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.663      ;
; -0.743 ; contador_timeout[4]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.663      ;
; -0.743 ; contador_timeout[4]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.663      ;
; -0.743 ; contador_timeout[4]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.663      ;
; -0.733 ; contador_timeout[2]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.398     ; 1.330      ;
; -0.728 ; esperando_puerta                                     ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.662      ;
; -0.696 ; esperando_puerta                                     ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.630      ;
; -0.695 ; esperando_puerta                                     ; clear_request_subir[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.979      ;
; -0.678 ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.612      ;
; -0.678 ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.612      ;
; -0.668 ; esperando_puerta                                     ; clear_request[2]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.952      ;
; -0.660 ; contador_timeout[4]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.398     ; 1.257      ;
; -0.648 ; contador_timeout[3]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.568      ;
; -0.648 ; contador_timeout[3]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.568      ;
; -0.648 ; contador_timeout[3]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.568      ;
; -0.648 ; contador_timeout[3]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.568      ;
; -0.648 ; contador_timeout[3]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.568      ;
; -0.634 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.568      ;
; -0.625 ; esperando_puerta                                     ; clear_request[0]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.909      ;
; -0.613 ; contador_timeout[0]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.533      ;
; -0.590 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.524      ;
; -0.578 ; contador_timeout[0]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.498      ;
; -0.565 ; contador_timeout[3]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.398     ; 1.162      ;
; -0.559 ; esperando_puerta                                     ; clear_request_subir[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.843      ;
; -0.557 ; esperando_puerta                                     ; clear_request_subir[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.841      ;
; -0.556 ; esperando_puerta                                     ; clear_request[1]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.840      ;
; -0.556 ; esperando_puerta                                     ; clear_request[3]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.840      ;
; -0.550 ; esperando_puerta                                     ; clear_request[4]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.834      ;
; -0.535 ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.469      ;
; -0.535 ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.469      ;
; -0.505 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.439      ;
; -0.497 ; contador_timeout[0]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.417      ;
; -0.482 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.416      ;
; -0.467 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.401      ;
; -0.462 ; contador_timeout[0]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 1.382      ;
; -0.453 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.387      ;
; -0.368 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.302      ;
; -0.315 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.249      ;
; -0.246 ; esperando_puerta                                     ; clear_request_bajar[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.530      ;
; -0.245 ; esperando_puerta                                     ; clear_request_bajar[0]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.529      ;
; -0.245 ; esperando_puerta                                     ; clear_request_bajar[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.529      ;
; -0.244 ; esperando_puerta                                     ; llegada_piso~reg0                                    ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.060     ; 1.179      ;
; -0.243 ; esperando_puerta                                     ; clear_request_bajar[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.289      ; 1.527      ;
; -0.188 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.122      ;
; -0.188 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.122      ;
; -0.188 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.122      ;
; -0.188 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.122      ;
; -0.181 ; GenericTimer:Timer|done                              ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.115      ;
; -0.161 ; GenericTimer:Timer|done                              ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.095      ;
; -0.065 ; contador_timeout[0]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.075     ; 0.985      ;
; -0.039 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.973      ;
; -0.039 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.973      ;
; -0.033 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.967      ;
; -0.008 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.942      ;
; -0.007 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.941      ;
; 0.089  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.845      ;
; 0.089  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.845      ;
; 0.232  ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.702      ;
; 0.275  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.659      ;
; 0.297  ; timeout_puerta                                       ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 0.637      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_1Hz'                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; timeout_puerta                                       ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; esperando_puerta                                     ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.580      ;
; 0.364 ; contador_timeout[4]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 0.596      ;
; 0.381 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.599      ;
; 0.529 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.747      ;
; 0.529 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.747      ;
; 0.545 ; contador_timeout[3]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 0.777      ;
; 0.548 ; contador_timeout[1]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 0.780      ;
; 0.549 ; contador_timeout[2]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 0.781      ;
; 0.560 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.778      ;
; 0.562 ; contador_timeout[0]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 0.794      ;
; 0.577 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.795      ;
; 0.583 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.801      ;
; 0.594 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.812      ;
; 0.597 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.815      ;
; 0.722 ; GenericTimer:Timer|done                              ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.940      ;
; 0.761 ; GenericTimer:Timer|done                              ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 0.979      ;
; 0.810 ; esperando_puerta                                     ; clear_request_bajar[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.392      ;
; 0.813 ; esperando_puerta                                     ; clear_request_bajar[0]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.395      ;
; 0.813 ; esperando_puerta                                     ; clear_request_bajar[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.395      ;
; 0.814 ; esperando_puerta                                     ; clear_request_bajar[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.396      ;
; 0.820 ; contador_timeout[3]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.052      ;
; 0.822 ; contador_timeout[1]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.054      ;
; 0.825 ; esperando_puerta                                     ; llegada_piso~reg0                                    ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.062      ; 1.044      ;
; 0.829 ; contador_timeout[0]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.061      ;
; 0.831 ; contador_timeout[0]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.063      ;
; 0.836 ; contador_timeout[2]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.068      ;
; 0.838 ; contador_timeout[2]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.070      ;
; 0.927 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.145      ;
; 0.927 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.145      ;
; 0.927 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.145      ;
; 0.927 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.145      ;
; 0.932 ; contador_timeout[1]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.164      ;
; 0.934 ; contador_timeout[1]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.166      ;
; 0.941 ; contador_timeout[0]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.173      ;
; 0.943 ; contador_timeout[0]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.175      ;
; 0.951 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.169      ;
; 0.969 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.187      ;
; 1.005 ; esperando_puerta                                     ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.398      ; 1.560      ;
; 1.005 ; esperando_puerta                                     ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.398      ; 1.560      ;
; 1.005 ; esperando_puerta                                     ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.398      ; 1.560      ;
; 1.005 ; esperando_puerta                                     ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.398      ; 1.560      ;
; 1.005 ; esperando_puerta                                     ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.398      ; 1.560      ;
; 1.010 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.228      ;
; 1.017 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.235      ;
; 1.032 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.250      ;
; 1.080 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.298      ;
; 1.081 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.299      ;
; 1.111 ; esperando_puerta                                     ; clear_request[4]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.693      ;
; 1.112 ; contador_timeout[3]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.262     ; 1.007      ;
; 1.119 ; esperando_puerta                                     ; clear_request[1]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.701      ;
; 1.120 ; esperando_puerta                                     ; clear_request[3]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.702      ;
; 1.121 ; esperando_puerta                                     ; clear_request_subir[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.703      ;
; 1.123 ; esperando_puerta                                     ; clear_request_subir[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.705      ;
; 1.128 ; esperando_puerta                                     ; clear_request[0]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.710      ;
; 1.140 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.358      ;
; 1.143 ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.361      ;
; 1.143 ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.361      ;
; 1.190 ; contador_timeout[4]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.262     ; 1.085      ;
; 1.243 ; esperando_puerta                                     ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.461      ;
; 1.249 ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.467      ;
; 1.249 ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.467      ;
; 1.252 ; esperando_puerta                                     ; clear_request[2]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.834      ;
; 1.282 ; esperando_puerta                                     ; clear_request_subir[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.425      ; 1.864      ;
; 1.289 ; contador_timeout[3]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.521      ;
; 1.289 ; contador_timeout[3]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.521      ;
; 1.289 ; contador_timeout[3]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.521      ;
; 1.298 ; contador_timeout[2]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.262     ; 1.193      ;
; 1.367 ; contador_timeout[4]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.599      ;
; 1.367 ; contador_timeout[4]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.599      ;
; 1.367 ; contador_timeout[4]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.599      ;
; 1.367 ; contador_timeout[4]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.599      ;
; 1.475 ; contador_timeout[2]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.707      ;
; 1.475 ; contador_timeout[2]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.707      ;
; 1.480 ; contador_timeout[1]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.262     ; 1.375      ;
; 1.657 ; contador_timeout[1]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.075      ; 1.889      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_1Hz'                                                                                                              ;
+--------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.581 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.515      ;
; -0.581 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.515      ;
; -0.581 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.515      ;
; -0.581 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.515      ;
; -0.581 ; esperando_puerta ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.515      ;
; -0.581 ; esperando_puerta ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.061     ; 1.515      ;
+--------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_1Hz'                                                                                                              ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.184 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.402      ;
; 1.184 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.402      ;
; 1.184 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.402      ;
; 1.184 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.402      ;
; 1.184 ; esperando_puerta ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.402      ;
; 1.184 ; esperando_puerta ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.061      ; 1.402      ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1Hz'                                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_1Hz ; Rise       ; clk_1Hz                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|cnt_enable                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|done                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[0]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[1]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[2]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[3]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[4]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[0]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[1]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[2]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[3]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_subir[1]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_subir[2]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_subir[3]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[0]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[1]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[2]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[3]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[4]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; esperando_puerta                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; llegada_piso~reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; timeout_puerta                                       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[0]~reg0                                ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[1]~reg0                                ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[2]~reg0                                ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[3]~reg0                                ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[4]~reg0                                ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[0]~reg0                          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[1]~reg0                          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[2]~reg0                          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[3]~reg0                          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[1]~reg0                          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[2]~reg0                          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[3]~reg0                          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[0]                                  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[1]                                  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[2]                                  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[3]                                  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[4]                                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[0]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[1]                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|cnt_enable                        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|done                              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; esperando_puerta                                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; llegada_piso~reg0                                    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; timeout_puerta                                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[0]~reg0|clk                            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[1]~reg0|clk                            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[2]~reg0|clk                            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[3]~reg0|clk                            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[4]~reg0|clk                            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[0]~reg0|clk                      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[1]~reg0|clk                      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[2]~reg0|clk                      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[3]~reg0|clk                      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[1]~reg0|clk                      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[2]~reg0|clk                      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[3]~reg0|clk                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clk_1Hz~input|o                                      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[0]|clk                              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[1]|clk                              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[2]|clk                              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[3]|clk                              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[4]|clk                              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; MotorRegister|reg[0]|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; MotorRegister|reg[1]|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[0]|clk                   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[1]|clk                   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[2]|clk                   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[3]|clk                   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|cnt_enable|clk                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|done|clk                                       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; esperando_puerta|clk                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; llegada_piso~reg0|clk                                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; timeout_puerta|clk                                   ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clk_1Hz~inputclkctrl|inclk[0]                        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clk_1Hz~inputclkctrl|outclk                          ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[0]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[1]                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|cnt_enable                        ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|done                              ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; esperando_puerta                                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; llegada_piso~reg0                                    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; timeout_puerta                                       ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; contador_timeout[0]                                  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; fallo_energia    ; clk_1Hz    ; 1.063 ; 1.131 ; Rise       ; clk_1Hz         ;
; notificacion     ; clk_1Hz    ; 2.755 ; 3.165 ; Rise       ; clk_1Hz         ;
; piso_actual[*]   ; clk_1Hz    ; 2.802 ; 3.293 ; Rise       ; clk_1Hz         ;
;  piso_actual[0]  ; clk_1Hz    ; 2.795 ; 3.293 ; Rise       ; clk_1Hz         ;
;  piso_actual[1]  ; clk_1Hz    ; 2.802 ; 3.284 ; Rise       ; clk_1Hz         ;
;  piso_actual[2]  ; clk_1Hz    ; 2.802 ; 3.184 ; Rise       ; clk_1Hz         ;
; piso_destino[*]  ; clk_1Hz    ; 2.786 ; 3.246 ; Rise       ; clk_1Hz         ;
;  piso_destino[0] ; clk_1Hz    ; 2.632 ; 2.979 ; Rise       ; clk_1Hz         ;
;  piso_destino[1] ; clk_1Hz    ; 2.786 ; 3.246 ; Rise       ; clk_1Hz         ;
;  piso_destino[2] ; clk_1Hz    ; 2.546 ; 2.987 ; Rise       ; clk_1Hz         ;
; puerta           ; clk_1Hz    ; 1.123 ; 1.161 ; Rise       ; clk_1Hz         ;
; sobrecarga       ; clk_1Hz    ; 2.780 ; 3.178 ; Rise       ; clk_1Hz         ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; fallo_energia    ; clk_1Hz    ; -0.137 ; -0.196 ; Rise       ; clk_1Hz         ;
; notificacion     ; clk_1Hz    ; -1.697 ; -2.095 ; Rise       ; clk_1Hz         ;
; piso_actual[*]   ; clk_1Hz    ; -1.184 ; -1.612 ; Rise       ; clk_1Hz         ;
;  piso_actual[0]  ; clk_1Hz    ; -1.184 ; -1.612 ; Rise       ; clk_1Hz         ;
;  piso_actual[1]  ; clk_1Hz    ; -1.554 ; -2.010 ; Rise       ; clk_1Hz         ;
;  piso_actual[2]  ; clk_1Hz    ; -1.580 ; -2.020 ; Rise       ; clk_1Hz         ;
; piso_destino[*]  ; clk_1Hz    ; -0.830 ; -1.224 ; Rise       ; clk_1Hz         ;
;  piso_destino[0] ; clk_1Hz    ; -0.872 ; -1.287 ; Rise       ; clk_1Hz         ;
;  piso_destino[1] ; clk_1Hz    ; -0.830 ; -1.224 ; Rise       ; clk_1Hz         ;
;  piso_destino[2] ; clk_1Hz    ; -0.859 ; -1.282 ; Rise       ; clk_1Hz         ;
; puerta           ; clk_1Hz    ; -0.054 ; -0.132 ; Rise       ; clk_1Hz         ;
; sobrecarga       ; clk_1Hz    ; -1.723 ; -2.109 ; Rise       ; clk_1Hz         ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; clear_request[*]        ; clk_1Hz    ; 7.005 ; 7.149 ; Rise       ; clk_1Hz         ;
;  clear_request[0]       ; clk_1Hz    ; 5.469 ; 5.466 ; Rise       ; clk_1Hz         ;
;  clear_request[1]       ; clk_1Hz    ; 5.835 ; 5.868 ; Rise       ; clk_1Hz         ;
;  clear_request[2]       ; clk_1Hz    ; 5.741 ; 5.745 ; Rise       ; clk_1Hz         ;
;  clear_request[3]       ; clk_1Hz    ; 5.831 ; 5.874 ; Rise       ; clk_1Hz         ;
;  clear_request[4]       ; clk_1Hz    ; 7.005 ; 7.149 ; Rise       ; clk_1Hz         ;
; clear_request_bajar[*]  ; clk_1Hz    ; 5.806 ; 5.840 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[0] ; clk_1Hz    ; 5.536 ; 5.565 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[1] ; clk_1Hz    ; 5.806 ; 5.840 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[2] ; clk_1Hz    ; 5.536 ; 5.565 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[3] ; clk_1Hz    ; 5.559 ; 5.590 ; Rise       ; clk_1Hz         ;
; clear_request_subir[*]  ; clk_1Hz    ; 5.998 ; 6.018 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[1] ; clk_1Hz    ; 5.839 ; 5.882 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[2] ; clk_1Hz    ; 5.814 ; 5.864 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[3] ; clk_1Hz    ; 5.998 ; 6.018 ; Rise       ; clk_1Hz         ;
; llegada_piso            ; clk_1Hz    ; 5.468 ; 5.503 ; Rise       ; clk_1Hz         ;
; motor_bajar             ; clk_1Hz    ; 6.539 ; 6.479 ; Rise       ; clk_1Hz         ;
; motor_subir             ; clk_1Hz    ; 6.590 ; 6.517 ; Rise       ; clk_1Hz         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; clear_request[*]        ; clk_1Hz    ; 5.357 ; 5.353 ; Rise       ; clk_1Hz         ;
;  clear_request[0]       ; clk_1Hz    ; 5.357 ; 5.353 ; Rise       ; clk_1Hz         ;
;  clear_request[1]       ; clk_1Hz    ; 5.713 ; 5.744 ; Rise       ; clk_1Hz         ;
;  clear_request[2]       ; clk_1Hz    ; 5.618 ; 5.620 ; Rise       ; clk_1Hz         ;
;  clear_request[3]       ; clk_1Hz    ; 5.709 ; 5.749 ; Rise       ; clk_1Hz         ;
;  clear_request[4]       ; clk_1Hz    ; 6.883 ; 7.025 ; Rise       ; clk_1Hz         ;
; clear_request_bajar[*]  ; clk_1Hz    ; 5.425 ; 5.452 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[0] ; clk_1Hz    ; 5.425 ; 5.452 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[1] ; clk_1Hz    ; 5.685 ; 5.717 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[2] ; clk_1Hz    ; 5.425 ; 5.453 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[3] ; clk_1Hz    ; 5.448 ; 5.477 ; Rise       ; clk_1Hz         ;
; clear_request_subir[*]  ; clk_1Hz    ; 5.692 ; 5.739 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[1] ; clk_1Hz    ; 5.716 ; 5.757 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[2] ; clk_1Hz    ; 5.692 ; 5.739 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[3] ; clk_1Hz    ; 5.870 ; 5.888 ; Rise       ; clk_1Hz         ;
; llegada_piso            ; clk_1Hz    ; 5.360 ; 5.393 ; Rise       ; clk_1Hz         ;
; motor_bajar             ; clk_1Hz    ; 5.979 ; 5.907 ; Rise       ; clk_1Hz         ;
; motor_subir             ; clk_1Hz    ; 6.029 ; 5.944 ; Rise       ; clk_1Hz         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; puerta     ; motor_bajar ;    ; 5.646 ; 5.687 ;    ;
; puerta     ; motor_subir ;    ; 5.685 ; 5.737 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; puerta     ; motor_bajar ;    ; 5.536 ; 5.581 ;    ;
; puerta     ; motor_subir ;    ; 5.574 ; 5.631 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 543.77 MHz ; 250.0 MHz       ; clk_1Hz    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_1Hz ; -0.839 ; -11.955         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_1Hz ; 0.312 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; clk_1Hz ; -0.420 ; -2.520             ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; clk_1Hz ; 1.063 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_1Hz ; -3.000 ; -31.000                       ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_1Hz'                                                                                                                                                      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.839 ; contador_timeout[1]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.768      ;
; -0.839 ; contador_timeout[1]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.768      ;
; -0.839 ; contador_timeout[1]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.768      ;
; -0.839 ; contador_timeout[1]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.768      ;
; -0.839 ; contador_timeout[1]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.768      ;
; -0.753 ; contador_timeout[1]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.360     ; 1.388      ;
; -0.632 ; contador_timeout[2]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.561      ;
; -0.632 ; contador_timeout[2]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.561      ;
; -0.632 ; contador_timeout[2]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.561      ;
; -0.632 ; contador_timeout[2]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.561      ;
; -0.632 ; contador_timeout[2]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.561      ;
; -0.593 ; esperando_puerta                                     ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.239      ; 1.827      ;
; -0.593 ; esperando_puerta                                     ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.239      ; 1.827      ;
; -0.593 ; esperando_puerta                                     ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.239      ; 1.827      ;
; -0.593 ; esperando_puerta                                     ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.239      ; 1.827      ;
; -0.593 ; esperando_puerta                                     ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.239      ; 1.827      ;
; -0.584 ; esperando_puerta                                     ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.524      ;
; -0.566 ; contador_timeout[4]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.495      ;
; -0.566 ; contador_timeout[4]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.495      ;
; -0.566 ; contador_timeout[4]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.495      ;
; -0.566 ; contador_timeout[4]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.495      ;
; -0.566 ; contador_timeout[4]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.495      ;
; -0.546 ; esperando_puerta                                     ; clear_request_subir[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.805      ;
; -0.546 ; contador_timeout[2]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.360     ; 1.181      ;
; -0.523 ; esperando_puerta                                     ; clear_request[2]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.782      ;
; -0.514 ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.454      ;
; -0.514 ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.454      ;
; -0.507 ; esperando_puerta                                     ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.447      ;
; -0.490 ; esperando_puerta                                     ; clear_request[0]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.749      ;
; -0.489 ; contador_timeout[3]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.418      ;
; -0.489 ; contador_timeout[3]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.418      ;
; -0.489 ; contador_timeout[3]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.418      ;
; -0.489 ; contador_timeout[3]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.418      ;
; -0.489 ; contador_timeout[3]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.418      ;
; -0.480 ; contador_timeout[4]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.360     ; 1.115      ;
; -0.457 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.397      ;
; -0.433 ; contador_timeout[0]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.362      ;
; -0.428 ; esperando_puerta                                     ; clear_request_subir[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.687      ;
; -0.426 ; esperando_puerta                                     ; clear_request_subir[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.685      ;
; -0.425 ; esperando_puerta                                     ; clear_request[1]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.684      ;
; -0.425 ; esperando_puerta                                     ; clear_request[3]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.684      ;
; -0.421 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.361      ;
; -0.420 ; esperando_puerta                                     ; clear_request[4]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.679      ;
; -0.403 ; contador_timeout[3]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.360     ; 1.038      ;
; -0.402 ; contador_timeout[0]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.331      ;
; -0.393 ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.333      ;
; -0.393 ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.333      ;
; -0.342 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.282      ;
; -0.333 ; contador_timeout[0]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.262      ;
; -0.327 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.267      ;
; -0.317 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.257      ;
; -0.302 ; contador_timeout[0]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 1.231      ;
; -0.301 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.241      ;
; -0.222 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.162      ;
; -0.187 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.127      ;
; -0.141 ; esperando_puerta                                     ; clear_request_bajar[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.400      ;
; -0.140 ; esperando_puerta                                     ; clear_request_bajar[0]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.399      ;
; -0.140 ; esperando_puerta                                     ; clear_request_bajar[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.399      ;
; -0.138 ; esperando_puerta                                     ; llegada_piso~reg0                                    ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.054     ; 1.079      ;
; -0.138 ; esperando_puerta                                     ; clear_request_bajar[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.264      ; 1.397      ;
; -0.077 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.017      ;
; -0.077 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.017      ;
; -0.077 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.017      ;
; -0.077 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.017      ;
; -0.053 ; GenericTimer:Timer|done                              ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.993      ;
; -0.032 ; GenericTimer:Timer|done                              ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.972      ;
; 0.055  ; contador_timeout[0]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.066     ; 0.874      ;
; 0.070  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.870      ;
; 0.070  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.870      ;
; 0.076  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.864      ;
; 0.099  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.841      ;
; 0.108  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.832      ;
; 0.185  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.755      ;
; 0.185  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.755      ;
; 0.310  ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.630      ;
; 0.357  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.583      ;
; 0.378  ; timeout_puerta                                       ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 0.562      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_1Hz'                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; timeout_puerta                                       ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; esperando_puerta                                     ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.519      ;
; 0.323 ; contador_timeout[4]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.533      ;
; 0.338 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.537      ;
; 0.476 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.675      ;
; 0.476 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.675      ;
; 0.489 ; contador_timeout[3]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.699      ;
; 0.492 ; contador_timeout[1]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.702      ;
; 0.495 ; contador_timeout[2]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.705      ;
; 0.501 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.700      ;
; 0.505 ; contador_timeout[0]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.715      ;
; 0.514 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.713      ;
; 0.519 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.718      ;
; 0.528 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.727      ;
; 0.531 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.730      ;
; 0.655 ; GenericTimer:Timer|done                              ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.854      ;
; 0.688 ; GenericTimer:Timer|done                              ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.887      ;
; 0.717 ; esperando_puerta                                     ; clear_request_bajar[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.247      ;
; 0.719 ; esperando_puerta                                     ; clear_request_bajar[0]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.249      ;
; 0.719 ; esperando_puerta                                     ; clear_request_bajar[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.249      ;
; 0.720 ; esperando_puerta                                     ; clear_request_bajar[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.250      ;
; 0.733 ; contador_timeout[3]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.943      ;
; 0.736 ; esperando_puerta                                     ; llegada_piso~reg0                                    ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 0.935      ;
; 0.737 ; contador_timeout[1]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.947      ;
; 0.738 ; contador_timeout[0]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.948      ;
; 0.744 ; contador_timeout[2]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.954      ;
; 0.745 ; contador_timeout[0]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.955      ;
; 0.751 ; contador_timeout[2]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 0.961      ;
; 0.826 ; contador_timeout[1]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.036      ;
; 0.833 ; contador_timeout[1]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.043      ;
; 0.834 ; contador_timeout[0]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.044      ;
; 0.837 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.036      ;
; 0.837 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.036      ;
; 0.837 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.036      ;
; 0.837 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.036      ;
; 0.841 ; contador_timeout[0]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.051      ;
; 0.852 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.051      ;
; 0.879 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.078      ;
; 0.901 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.100      ;
; 0.916 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.115      ;
; 0.922 ; esperando_puerta                                     ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.360      ; 1.426      ;
; 0.922 ; esperando_puerta                                     ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.360      ; 1.426      ;
; 0.922 ; esperando_puerta                                     ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.360      ; 1.426      ;
; 0.922 ; esperando_puerta                                     ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.360      ; 1.426      ;
; 0.922 ; esperando_puerta                                     ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.360      ; 1.426      ;
; 0.933 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.132      ;
; 0.963 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.162      ;
; 0.970 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.169      ;
; 0.986 ; esperando_puerta                                     ; clear_request[4]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.516      ;
; 0.991 ; esperando_puerta                                     ; clear_request[0]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.521      ;
; 0.992 ; esperando_puerta                                     ; clear_request[1]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.522      ;
; 0.993 ; esperando_puerta                                     ; clear_request[3]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.523      ;
; 0.994 ; esperando_puerta                                     ; clear_request_subir[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.524      ;
; 0.996 ; esperando_puerta                                     ; clear_request_subir[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.526      ;
; 1.009 ; contador_timeout[3]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.239     ; 0.914      ;
; 1.012 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.211      ;
; 1.028 ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.227      ;
; 1.028 ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.227      ;
; 1.078 ; contador_timeout[4]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.239     ; 0.983      ;
; 1.114 ; esperando_puerta                                     ; clear_request[2]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.644      ;
; 1.117 ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.316      ;
; 1.117 ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.316      ;
; 1.136 ; esperando_puerta                                     ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.335      ;
; 1.144 ; esperando_puerta                                     ; clear_request_subir[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.386      ; 1.674      ;
; 1.169 ; contador_timeout[3]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.379      ;
; 1.169 ; contador_timeout[3]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.379      ;
; 1.169 ; contador_timeout[3]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.379      ;
; 1.181 ; contador_timeout[2]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.239     ; 1.086      ;
; 1.238 ; contador_timeout[4]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.448      ;
; 1.238 ; contador_timeout[4]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.448      ;
; 1.238 ; contador_timeout[4]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.448      ;
; 1.238 ; contador_timeout[4]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.448      ;
; 1.341 ; contador_timeout[1]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.239     ; 1.246      ;
; 1.341 ; contador_timeout[2]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.551      ;
; 1.341 ; contador_timeout[2]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.551      ;
; 1.501 ; contador_timeout[1]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.066      ; 1.711      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_1Hz'                                                                                                               ;
+--------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.420 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.360      ;
; -0.420 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.360      ;
; -0.420 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.360      ;
; -0.420 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.360      ;
; -0.420 ; esperando_puerta ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.360      ;
; -0.420 ; esperando_puerta ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.055     ; 1.360      ;
+--------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_1Hz'                                                                                                               ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.063 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.262      ;
; 1.063 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.262      ;
; 1.063 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.262      ;
; 1.063 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.262      ;
; 1.063 ; esperando_puerta ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.262      ;
; 1.063 ; esperando_puerta ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.055      ; 1.262      ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1Hz'                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_1Hz ; Rise       ; clk_1Hz                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|cnt_enable                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|done                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[0]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[1]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[2]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[3]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[4]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[0]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[1]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[2]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[3]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_subir[1]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_subir[2]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_subir[3]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[0]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[1]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[2]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[3]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[4]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; esperando_puerta                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; llegada_piso~reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; timeout_puerta                                       ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[0]~reg0                                ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[1]~reg0                                ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[2]~reg0                                ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[3]~reg0                                ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[4]~reg0                                ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[0]~reg0                          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[1]~reg0                          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[2]~reg0                          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[3]~reg0                          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[1]~reg0                          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[2]~reg0                          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[3]~reg0                          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[0]                 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[1]                 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|cnt_enable                        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|done                              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; esperando_puerta                                     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; llegada_piso~reg0                                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; timeout_puerta                                       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[0]                                  ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[1]                                  ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[2]                                  ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[3]                                  ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[4]                                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[0]~reg0|clk                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[1]~reg0|clk                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[2]~reg0|clk                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[3]~reg0|clk                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[4]~reg0|clk                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[0]~reg0|clk                      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[1]~reg0|clk                      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[2]~reg0|clk                      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[3]~reg0|clk                      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[1]~reg0|clk                      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[2]~reg0|clk                      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[3]~reg0|clk                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clk_1Hz~input|o                                      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; MotorRegister|reg[0]|clk                             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; MotorRegister|reg[1]|clk                             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[0]|clk                   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[1]|clk                   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[2]|clk                   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[3]|clk                   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|cnt_enable|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|done|clk                                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; esperando_puerta|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; llegada_piso~reg0|clk                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; timeout_puerta|clk                                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clk_1Hz~inputclkctrl|inclk[0]                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clk_1Hz~inputclkctrl|outclk                          ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[0]|clk                              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[1]|clk                              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[2]|clk                              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[3]|clk                              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[4]|clk                              ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; contador_timeout[0]                                  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; contador_timeout[1]                                  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; contador_timeout[2]                                  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; contador_timeout[3]                                  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; contador_timeout[4]                                  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[0]                 ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[1]                 ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|cnt_enable                        ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; fallo_energia    ; clk_1Hz    ; 0.947 ; 1.118 ; Rise       ; clk_1Hz         ;
; notificacion     ; clk_1Hz    ; 2.394 ; 2.742 ; Rise       ; clk_1Hz         ;
; piso_actual[*]   ; clk_1Hz    ; 2.443 ; 2.827 ; Rise       ; clk_1Hz         ;
;  piso_actual[0]  ; clk_1Hz    ; 2.441 ; 2.827 ; Rise       ; clk_1Hz         ;
;  piso_actual[1]  ; clk_1Hz    ; 2.443 ; 2.813 ; Rise       ; clk_1Hz         ;
;  piso_actual[2]  ; clk_1Hz    ; 2.414 ; 2.746 ; Rise       ; clk_1Hz         ;
; piso_destino[*]  ; clk_1Hz    ; 2.421 ; 2.789 ; Rise       ; clk_1Hz         ;
;  piso_destino[0] ; clk_1Hz    ; 2.255 ; 2.593 ; Rise       ; clk_1Hz         ;
;  piso_destino[1] ; clk_1Hz    ; 2.421 ; 2.789 ; Rise       ; clk_1Hz         ;
;  piso_destino[2] ; clk_1Hz    ; 2.210 ; 2.554 ; Rise       ; clk_1Hz         ;
; puerta           ; clk_1Hz    ; 0.998 ; 1.108 ; Rise       ; clk_1Hz         ;
; sobrecarga       ; clk_1Hz    ; 2.409 ; 2.761 ; Rise       ; clk_1Hz         ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; fallo_energia    ; clk_1Hz    ; -0.119 ; -0.252 ; Rise       ; clk_1Hz         ;
; notificacion     ; clk_1Hz    ; -1.455 ; -1.765 ; Rise       ; clk_1Hz         ;
; piso_actual[*]   ; clk_1Hz    ; -0.981 ; -1.346 ; Rise       ; clk_1Hz         ;
;  piso_actual[0]  ; clk_1Hz    ; -0.981 ; -1.346 ; Rise       ; clk_1Hz         ;
;  piso_actual[1]  ; clk_1Hz    ; -1.329 ; -1.683 ; Rise       ; clk_1Hz         ;
;  piso_actual[2]  ; clk_1Hz    ; -1.356 ; -1.687 ; Rise       ; clk_1Hz         ;
; piso_destino[*]  ; clk_1Hz    ; -0.645 ; -0.993 ; Rise       ; clk_1Hz         ;
;  piso_destino[0] ; clk_1Hz    ; -0.694 ; -1.049 ; Rise       ; clk_1Hz         ;
;  piso_destino[1] ; clk_1Hz    ; -0.645 ; -0.993 ; Rise       ; clk_1Hz         ;
;  piso_destino[2] ; clk_1Hz    ; -0.689 ; -1.031 ; Rise       ; clk_1Hz         ;
; puerta           ; clk_1Hz    ; -0.047 ; -0.183 ; Rise       ; clk_1Hz         ;
; sobrecarga       ; clk_1Hz    ; -1.473 ; -1.784 ; Rise       ; clk_1Hz         ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; clear_request[*]        ; clk_1Hz    ; 6.714 ; 6.847 ; Rise       ; clk_1Hz         ;
;  clear_request[0]       ; clk_1Hz    ; 5.199 ; 5.179 ; Rise       ; clk_1Hz         ;
;  clear_request[1]       ; clk_1Hz    ; 5.545 ; 5.564 ; Rise       ; clk_1Hz         ;
;  clear_request[2]       ; clk_1Hz    ; 5.451 ; 5.440 ; Rise       ; clk_1Hz         ;
;  clear_request[3]       ; clk_1Hz    ; 5.542 ; 5.554 ; Rise       ; clk_1Hz         ;
;  clear_request[4]       ; clk_1Hz    ; 6.714 ; 6.847 ; Rise       ; clk_1Hz         ;
; clear_request_bajar[*]  ; clk_1Hz    ; 5.517 ; 5.525 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[0] ; clk_1Hz    ; 5.267 ; 5.282 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[1] ; clk_1Hz    ; 5.517 ; 5.525 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[2] ; clk_1Hz    ; 5.267 ; 5.283 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[3] ; clk_1Hz    ; 5.290 ; 5.306 ; Rise       ; clk_1Hz         ;
; clear_request_subir[*]  ; clk_1Hz    ; 5.697 ; 5.683 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[1] ; clk_1Hz    ; 5.547 ; 5.560 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[2] ; clk_1Hz    ; 5.523 ; 5.545 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[3] ; clk_1Hz    ; 5.697 ; 5.683 ; Rise       ; clk_1Hz         ;
; llegada_piso            ; clk_1Hz    ; 5.210 ; 5.230 ; Rise       ; clk_1Hz         ;
; motor_bajar             ; clk_1Hz    ; 6.164 ; 6.111 ; Rise       ; clk_1Hz         ;
; motor_subir             ; clk_1Hz    ; 6.211 ; 6.165 ; Rise       ; clk_1Hz         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; clear_request[*]        ; clk_1Hz    ; 5.100 ; 5.079 ; Rise       ; clk_1Hz         ;
;  clear_request[0]       ; clk_1Hz    ; 5.100 ; 5.079 ; Rise       ; clk_1Hz         ;
;  clear_request[1]       ; clk_1Hz    ; 5.437 ; 5.455 ; Rise       ; clk_1Hz         ;
;  clear_request[2]       ; clk_1Hz    ; 5.341 ; 5.330 ; Rise       ; clk_1Hz         ;
;  clear_request[3]       ; clk_1Hz    ; 5.432 ; 5.443 ; Rise       ; clk_1Hz         ;
;  clear_request[4]       ; clk_1Hz    ; 6.606 ; 6.737 ; Rise       ; clk_1Hz         ;
; clear_request_bajar[*]  ; clk_1Hz    ; 5.168 ; 5.182 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[0] ; clk_1Hz    ; 5.168 ; 5.182 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[1] ; clk_1Hz    ; 5.409 ; 5.416 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[2] ; clk_1Hz    ; 5.168 ; 5.183 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[3] ; clk_1Hz    ; 5.191 ; 5.206 ; Rise       ; clk_1Hz         ;
; clear_request_subir[*]  ; clk_1Hz    ; 5.414 ; 5.435 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[1] ; clk_1Hz    ; 5.437 ; 5.449 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[2] ; clk_1Hz    ; 5.414 ; 5.435 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[3] ; clk_1Hz    ; 5.582 ; 5.568 ; Rise       ; clk_1Hz         ;
; llegada_piso            ; clk_1Hz    ; 5.114 ; 5.133 ; Rise       ; clk_1Hz         ;
; motor_bajar             ; clk_1Hz    ; 5.672 ; 5.589 ; Rise       ; clk_1Hz         ;
; motor_subir             ; clk_1Hz    ; 5.720 ; 5.642 ; Rise       ; clk_1Hz         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; puerta     ; motor_bajar ;    ; 5.347 ; 5.485 ;    ;
; puerta     ; motor_subir ;    ; 5.401 ; 5.531 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; puerta     ; motor_bajar ;    ; 5.248 ; 5.390 ;    ;
; puerta     ; motor_subir ;    ; 5.301 ; 5.434 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_1Hz ; -0.145 ; -0.822          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_1Hz ; 0.188 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; clk_1Hz ; 0.112 ; 0.000               ;
+---------+-------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; clk_1Hz ; 0.658 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_1Hz ; -3.000 ; -32.989                       ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_1Hz'                                                                                                                                                      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.145 ; contador_timeout[1]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 1.089      ;
; -0.145 ; contador_timeout[1]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 1.089      ;
; -0.145 ; contador_timeout[1]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 1.089      ;
; -0.145 ; contador_timeout[1]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 1.089      ;
; -0.145 ; contador_timeout[1]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 1.089      ;
; -0.097 ; contador_timeout[1]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.218     ; 0.866      ;
; -0.009 ; contador_timeout[2]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.953      ;
; -0.009 ; contador_timeout[2]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.953      ;
; -0.009 ; contador_timeout[2]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.953      ;
; -0.009 ; contador_timeout[2]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.953      ;
; -0.009 ; contador_timeout[2]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.953      ;
; 0.005  ; esperando_puerta                                     ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.140      ; 1.122      ;
; 0.005  ; esperando_puerta                                     ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.140      ; 1.122      ;
; 0.005  ; esperando_puerta                                     ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.140      ; 1.122      ;
; 0.005  ; esperando_puerta                                     ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.140      ; 1.122      ;
; 0.005  ; esperando_puerta                                     ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.140      ; 1.122      ;
; 0.025  ; contador_timeout[4]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.919      ;
; 0.025  ; contador_timeout[4]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.919      ;
; 0.025  ; contador_timeout[4]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.919      ;
; 0.025  ; contador_timeout[4]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.919      ;
; 0.025  ; contador_timeout[4]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.919      ;
; 0.039  ; contador_timeout[2]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.218     ; 0.730      ;
; 0.053  ; esperando_puerta                                     ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.899      ;
; 0.068  ; esperando_puerta                                     ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.884      ;
; 0.073  ; contador_timeout[4]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.218     ; 0.696      ;
; 0.077  ; esperando_puerta                                     ; clear_request[2]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 1.065      ;
; 0.081  ; esperando_puerta                                     ; clear_request_subir[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 1.061      ;
; 0.084  ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.868      ;
; 0.084  ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.868      ;
; 0.086  ; contador_timeout[3]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.858      ;
; 0.086  ; contador_timeout[3]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.858      ;
; 0.086  ; contador_timeout[3]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.858      ;
; 0.086  ; contador_timeout[3]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.858      ;
; 0.086  ; contador_timeout[3]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.858      ;
; 0.089  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.863      ;
; 0.100  ; contador_timeout[0]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.844      ;
; 0.105  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.847      ;
; 0.106  ; esperando_puerta                                     ; clear_request[0]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 1.036      ;
; 0.130  ; contador_timeout[0]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.814      ;
; 0.134  ; contador_timeout[3]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.218     ; 0.635      ;
; 0.147  ; esperando_puerta                                     ; clear_request_subir[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 0.995      ;
; 0.150  ; esperando_puerta                                     ; clear_request_subir[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 0.992      ;
; 0.150  ; esperando_puerta                                     ; clear_request[3]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 0.992      ;
; 0.150  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.802      ;
; 0.151  ; esperando_puerta                                     ; clear_request[1]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 0.991      ;
; 0.155  ; esperando_puerta                                     ; clear_request[4]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 0.987      ;
; 0.160  ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.792      ;
; 0.160  ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.792      ;
; 0.168  ; contador_timeout[0]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.776      ;
; 0.185  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.767      ;
; 0.194  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.758      ;
; 0.198  ; contador_timeout[0]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.746      ;
; 0.205  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.747      ;
; 0.250  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.702      ;
; 0.290  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.662      ;
; 0.326  ; esperando_puerta                                     ; clear_request_bajar[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 0.816      ;
; 0.327  ; esperando_puerta                                     ; clear_request_bajar[0]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 0.815      ;
; 0.327  ; esperando_puerta                                     ; clear_request_bajar[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 0.815      ;
; 0.328  ; esperando_puerta                                     ; llegada_piso~reg0                                    ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.624      ;
; 0.329  ; esperando_puerta                                     ; clear_request_bajar[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 1.000        ; 0.155      ; 0.813      ;
; 0.333  ; GenericTimer:Timer|done                              ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.619      ;
; 0.338  ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.614      ;
; 0.338  ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.614      ;
; 0.338  ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.614      ;
; 0.338  ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.614      ;
; 0.345  ; GenericTimer:Timer|done                              ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.607      ;
; 0.404  ; contador_timeout[0]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.043     ; 0.540      ;
; 0.414  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.538      ;
; 0.414  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.538      ;
; 0.420  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.532      ;
; 0.436  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.516      ;
; 0.436  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.516      ;
; 0.485  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.467      ;
; 0.485  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.467      ;
; 0.571  ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.381      ;
; 0.593  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.359      ;
; 0.602  ; timeout_puerta                                       ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.350      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_1Hz'                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; timeout_puerta                                       ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; esperando_puerta                                     ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.307      ;
; 0.190 ; contador_timeout[4]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.317      ;
; 0.195 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.314      ;
; 0.202 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.321      ;
; 0.274 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.393      ;
; 0.275 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.394      ;
; 0.291 ; contador_timeout[3]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.418      ;
; 0.292 ; contador_timeout[1]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; contador_timeout[2]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.420      ;
; 0.299 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; contador_timeout[0]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.427      ;
; 0.310 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.429      ;
; 0.315 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.434      ;
; 0.319 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.438      ;
; 0.321 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.440      ;
; 0.380 ; GenericTimer:Timer|done                              ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.499      ;
; 0.397 ; GenericTimer:Timer|done                              ; esperando_puerta                                     ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.516      ;
; 0.440 ; contador_timeout[3]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.567      ;
; 0.441 ; contador_timeout[1]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.568      ;
; 0.447 ; contador_timeout[0]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.574      ;
; 0.450 ; contador_timeout[0]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.577      ;
; 0.451 ; contador_timeout[2]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.578      ;
; 0.454 ; contador_timeout[2]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.581      ;
; 0.456 ; esperando_puerta                                     ; clear_request_bajar[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.773      ;
; 0.457 ; esperando_puerta                                     ; clear_request_bajar[0]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.774      ;
; 0.457 ; esperando_puerta                                     ; clear_request_bajar[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.774      ;
; 0.459 ; esperando_puerta                                     ; llegada_piso~reg0                                    ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; esperando_puerta                                     ; clear_request_bajar[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.777      ;
; 0.499 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.618      ;
; 0.501 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.620      ;
; 0.501 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.620      ;
; 0.501 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.620      ;
; 0.501 ; GenericTimer:Timer|cnt_enable                        ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.620      ;
; 0.504 ; contador_timeout[1]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.631      ;
; 0.505 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.624      ;
; 0.507 ; contador_timeout[1]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.634      ;
; 0.513 ; contador_timeout[0]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.640      ;
; 0.516 ; contador_timeout[0]                                  ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.643      ;
; 0.520 ; esperando_puerta                                     ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.218      ; 0.822      ;
; 0.520 ; esperando_puerta                                     ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.218      ; 0.822      ;
; 0.520 ; esperando_puerta                                     ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.218      ; 0.822      ;
; 0.520 ; esperando_puerta                                     ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.218      ; 0.822      ;
; 0.520 ; esperando_puerta                                     ; contador_timeout[4]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.218      ; 0.822      ;
; 0.539 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.658      ;
; 0.543 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.662      ;
; 0.555 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.674      ;
; 0.574 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.693      ;
; 0.583 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.702      ;
; 0.594 ; contador_timeout[3]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.140     ; 0.538      ;
; 0.610 ; esperando_puerta                                     ; clear_request[4]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.927      ;
; 0.613 ; esperando_puerta                                     ; clear_request[1]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.930      ;
; 0.613 ; esperando_puerta                                     ; clear_request_subir[1]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.930      ;
; 0.617 ; esperando_puerta                                     ; clear_request[3]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.934      ;
; 0.618 ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.737      ;
; 0.619 ; timeout_puerta                                       ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.738      ;
; 0.619 ; esperando_puerta                                     ; clear_request_subir[3]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.936      ;
; 0.621 ; esperando_puerta                                     ; clear_request[0]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.938      ;
; 0.624 ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.743      ;
; 0.637 ; contador_timeout[4]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.140     ; 0.581      ;
; 0.652 ; esperando_puerta                                     ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.771      ;
; 0.679 ; esperando_puerta                                     ; clear_request[2]~reg0                                ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 0.996      ;
; 0.682 ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[1]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.801      ;
; 0.683 ; esperando_puerta                                     ; GenericRegister:MotorRegister|reg[0]                 ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.802      ;
; 0.685 ; contador_timeout[2]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.140     ; 0.629      ;
; 0.694 ; esperando_puerta                                     ; clear_request_subir[2]~reg0                          ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.233      ; 1.011      ;
; 0.695 ; contador_timeout[3]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.822      ;
; 0.695 ; contador_timeout[3]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.822      ;
; 0.695 ; contador_timeout[3]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.822      ;
; 0.738 ; contador_timeout[4]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.865      ;
; 0.738 ; contador_timeout[4]                                  ; contador_timeout[2]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.865      ;
; 0.738 ; contador_timeout[4]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.865      ;
; 0.738 ; contador_timeout[4]                                  ; contador_timeout[3]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.865      ;
; 0.786 ; contador_timeout[2]                                  ; contador_timeout[1]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.913      ;
; 0.786 ; contador_timeout[2]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 0.913      ;
; 0.788 ; contador_timeout[1]                                  ; timeout_puerta                                       ; clk_1Hz      ; clk_1Hz     ; 0.000        ; -0.140     ; 0.732      ;
; 0.889 ; contador_timeout[1]                                  ; contador_timeout[0]                                  ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.043      ; 1.016      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_1Hz'                                                                                                              ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.112 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.840      ;
; 0.112 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.840      ;
; 0.112 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.840      ;
; 0.112 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.840      ;
; 0.112 ; esperando_puerta ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.840      ;
; 0.112 ; esperando_puerta ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 1.000        ; -0.035     ; 0.840      ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_1Hz'                                                                                                               ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.658 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.777      ;
; 0.658 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.777      ;
; 0.658 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.777      ;
; 0.658 ; esperando_puerta ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.777      ;
; 0.658 ; esperando_puerta ; GenericTimer:Timer|cnt_enable                        ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.777      ;
; 0.658 ; esperando_puerta ; GenericTimer:Timer|done                              ; clk_1Hz      ; clk_1Hz     ; 0.000        ; 0.035      ; 0.777      ;
+-------+------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1Hz'                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_1Hz ; Rise       ; clk_1Hz                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|cnt_enable                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; GenericTimer:Timer|done                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[0]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[1]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[2]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[3]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request[4]~reg0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[0]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[1]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[2]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_bajar[3]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_subir[1]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_subir[2]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; clear_request_subir[3]~reg0                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[0]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[1]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[2]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[3]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; contador_timeout[4]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; esperando_puerta                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; llegada_piso~reg0                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1Hz ; Rise       ; timeout_puerta                                       ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[0]~reg0                                ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[1]~reg0                                ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[2]~reg0                                ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[3]~reg0                                ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[4]~reg0                                ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[0]~reg0                          ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[1]~reg0                          ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[2]~reg0                          ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[3]~reg0                          ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[1]~reg0                          ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[2]~reg0                          ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[3]~reg0                          ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[0]                                  ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[1]                                  ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[2]                                  ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[3]                                  ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[4]                                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[0]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[1]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|cnt_enable                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; GenericTimer:Timer|done                              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; esperando_puerta                                     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; llegada_piso~reg0                                    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_1Hz ; Rise       ; timeout_puerta                                       ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[0]~reg0|clk                            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[1]~reg0|clk                            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[2]~reg0|clk                            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[3]~reg0|clk                            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request[4]~reg0|clk                            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[0]~reg0|clk                      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[1]~reg0|clk                      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[2]~reg0|clk                      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_bajar[3]~reg0|clk                      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[1]~reg0|clk                      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[2]~reg0|clk                      ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clear_request_subir[3]~reg0|clk                      ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[0]|clk                              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[1]|clk                              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[2]|clk                              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[3]|clk                              ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; contador_timeout[4]|clk                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clk_1Hz~input|o                                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; MotorRegister|reg[0]|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; MotorRegister|reg[1]|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[0]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[1]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[2]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|CounterInst|cnt_value[3]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|cnt_enable|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; Timer|done|clk                                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; esperando_puerta|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; llegada_piso~reg0|clk                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; timeout_puerta|clk                                   ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clk_1Hz~inputclkctrl|inclk[0]                        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clk_1Hz~inputclkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_1Hz ; Rise       ; clk_1Hz~input|i                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_1Hz ; Rise       ; clk_1Hz~input|i                                      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[0]                 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericRegister:MotorRegister|reg[1]                 ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[0] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[1] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[2] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|Contador:CounterInst|cnt_value[3] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|cnt_enable                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; GenericTimer:Timer|done                              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; esperando_puerta                                     ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_1Hz ; Rise       ; llegada_piso~reg0                                    ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; fallo_energia    ; clk_1Hz    ; 0.609 ; 0.832 ; Rise       ; clk_1Hz         ;
; notificacion     ; clk_1Hz    ; 1.519 ; 2.074 ; Rise       ; clk_1Hz         ;
; piso_actual[*]   ; clk_1Hz    ; 1.545 ; 2.170 ; Rise       ; clk_1Hz         ;
;  piso_actual[0]  ; clk_1Hz    ; 1.511 ; 2.170 ; Rise       ; clk_1Hz         ;
;  piso_actual[1]  ; clk_1Hz    ; 1.519 ; 2.154 ; Rise       ; clk_1Hz         ;
;  piso_actual[2]  ; clk_1Hz    ; 1.545 ; 2.069 ; Rise       ; clk_1Hz         ;
; piso_destino[*]  ; clk_1Hz    ; 1.538 ; 2.142 ; Rise       ; clk_1Hz         ;
;  piso_destino[0] ; clk_1Hz    ; 1.473 ; 1.970 ; Rise       ; clk_1Hz         ;
;  piso_destino[1] ; clk_1Hz    ; 1.538 ; 2.142 ; Rise       ; clk_1Hz         ;
;  piso_destino[2] ; clk_1Hz    ; 1.395 ; 1.991 ; Rise       ; clk_1Hz         ;
; puerta           ; clk_1Hz    ; 0.653 ; 0.877 ; Rise       ; clk_1Hz         ;
; sobrecarga       ; clk_1Hz    ; 1.567 ; 2.096 ; Rise       ; clk_1Hz         ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; fallo_energia    ; clk_1Hz    ; -0.079 ; -0.329 ; Rise       ; clk_1Hz         ;
; notificacion     ; clk_1Hz    ; -0.917 ; -1.491 ; Rise       ; clk_1Hz         ;
; piso_actual[*]   ; clk_1Hz    ; -0.643 ; -1.232 ; Rise       ; clk_1Hz         ;
;  piso_actual[0]  ; clk_1Hz    ; -0.643 ; -1.232 ; Rise       ; clk_1Hz         ;
;  piso_actual[1]  ; clk_1Hz    ; -0.811 ; -1.390 ; Rise       ; clk_1Hz         ;
;  piso_actual[2]  ; clk_1Hz    ; -0.821 ; -1.408 ; Rise       ; clk_1Hz         ;
; piso_destino[*]  ; clk_1Hz    ; -0.451 ; -1.019 ; Rise       ; clk_1Hz         ;
;  piso_destino[0] ; clk_1Hz    ; -0.491 ; -1.067 ; Rise       ; clk_1Hz         ;
;  piso_destino[1] ; clk_1Hz    ; -0.451 ; -1.019 ; Rise       ; clk_1Hz         ;
;  piso_destino[2] ; clk_1Hz    ; -0.465 ; -1.049 ; Rise       ; clk_1Hz         ;
; puerta           ; clk_1Hz    ; -0.056 ; -0.308 ; Rise       ; clk_1Hz         ;
; sobrecarga       ; clk_1Hz    ; -0.966 ; -1.512 ; Rise       ; clk_1Hz         ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; clear_request[*]        ; clk_1Hz    ; 4.313 ; 4.497 ; Rise       ; clk_1Hz         ;
;  clear_request[0]       ; clk_1Hz    ; 3.239 ; 3.294 ; Rise       ; clk_1Hz         ;
;  clear_request[1]       ; clk_1Hz    ; 3.535 ; 3.572 ; Rise       ; clk_1Hz         ;
;  clear_request[2]       ; clk_1Hz    ; 3.401 ; 3.478 ; Rise       ; clk_1Hz         ;
;  clear_request[3]       ; clk_1Hz    ; 3.521 ; 3.555 ; Rise       ; clk_1Hz         ;
;  clear_request[4]       ; clk_1Hz    ; 4.313 ; 4.497 ; Rise       ; clk_1Hz         ;
; clear_request_bajar[*]  ; clk_1Hz    ; 3.494 ; 3.536 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[0] ; clk_1Hz    ; 3.341 ; 3.361 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[1] ; clk_1Hz    ; 3.494 ; 3.536 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[2] ; clk_1Hz    ; 3.341 ; 3.362 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[3] ; clk_1Hz    ; 3.363 ; 3.384 ; Rise       ; clk_1Hz         ;
; clear_request_subir[*]  ; clk_1Hz    ; 3.605 ; 3.649 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[1] ; clk_1Hz    ; 3.522 ; 3.559 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[2] ; clk_1Hz    ; 3.512 ; 3.552 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[3] ; clk_1Hz    ; 3.605 ; 3.649 ; Rise       ; clk_1Hz         ;
; llegada_piso            ; clk_1Hz    ; 3.322 ; 3.364 ; Rise       ; clk_1Hz         ;
; motor_bajar             ; clk_1Hz    ; 3.918 ; 3.867 ; Rise       ; clk_1Hz         ;
; motor_subir             ; clk_1Hz    ; 3.947 ; 3.905 ; Rise       ; clk_1Hz         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; clear_request[*]        ; clk_1Hz    ; 3.174 ; 3.228 ; Rise       ; clk_1Hz         ;
;  clear_request[0]       ; clk_1Hz    ; 3.174 ; 3.228 ; Rise       ; clk_1Hz         ;
;  clear_request[1]       ; clk_1Hz    ; 3.465 ; 3.500 ; Rise       ; clk_1Hz         ;
;  clear_request[2]       ; clk_1Hz    ; 3.330 ; 3.405 ; Rise       ; clk_1Hz         ;
;  clear_request[3]       ; clk_1Hz    ; 3.450 ; 3.482 ; Rise       ; clk_1Hz         ;
;  clear_request[4]       ; clk_1Hz    ; 4.242 ; 4.424 ; Rise       ; clk_1Hz         ;
; clear_request_bajar[*]  ; clk_1Hz    ; 3.277 ; 3.296 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[0] ; clk_1Hz    ; 3.277 ; 3.296 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[1] ; clk_1Hz    ; 3.423 ; 3.463 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[2] ; clk_1Hz    ; 3.277 ; 3.296 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[3] ; clk_1Hz    ; 3.298 ; 3.319 ; Rise       ; clk_1Hz         ;
; clear_request_subir[*]  ; clk_1Hz    ; 3.442 ; 3.479 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[1] ; clk_1Hz    ; 3.450 ; 3.485 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[2] ; clk_1Hz    ; 3.442 ; 3.479 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[3] ; clk_1Hz    ; 3.531 ; 3.573 ; Rise       ; clk_1Hz         ;
; llegada_piso            ; clk_1Hz    ; 3.259 ; 3.298 ; Rise       ; clk_1Hz         ;
; motor_bajar             ; clk_1Hz    ; 3.589 ; 3.562 ; Rise       ; clk_1Hz         ;
; motor_subir             ; clk_1Hz    ; 3.626 ; 3.601 ; Rise       ; clk_1Hz         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; puerta     ; motor_bajar ;    ; 3.466 ; 3.672 ;    ;
; puerta     ; motor_subir ;    ; 3.507 ; 3.703 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; puerta     ; motor_bajar ;    ; 3.400 ; 3.615 ;    ;
; puerta     ; motor_subir ;    ; 3.440 ; 3.645 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.050  ; 0.188 ; -0.581   ; 0.658   ; -3.000              ;
;  clk_1Hz         ; -1.050  ; 0.188 ; -0.581   ; 0.658   ; -3.000              ;
; Design-wide TNS  ; -16.003 ; 0.0   ; -3.486   ; 0.0     ; -32.989             ;
;  clk_1Hz         ; -16.003 ; 0.000 ; -3.486   ; 0.000   ; -32.989             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; fallo_energia    ; clk_1Hz    ; 1.063 ; 1.131 ; Rise       ; clk_1Hz         ;
; notificacion     ; clk_1Hz    ; 2.755 ; 3.165 ; Rise       ; clk_1Hz         ;
; piso_actual[*]   ; clk_1Hz    ; 2.802 ; 3.293 ; Rise       ; clk_1Hz         ;
;  piso_actual[0]  ; clk_1Hz    ; 2.795 ; 3.293 ; Rise       ; clk_1Hz         ;
;  piso_actual[1]  ; clk_1Hz    ; 2.802 ; 3.284 ; Rise       ; clk_1Hz         ;
;  piso_actual[2]  ; clk_1Hz    ; 2.802 ; 3.184 ; Rise       ; clk_1Hz         ;
; piso_destino[*]  ; clk_1Hz    ; 2.786 ; 3.246 ; Rise       ; clk_1Hz         ;
;  piso_destino[0] ; clk_1Hz    ; 2.632 ; 2.979 ; Rise       ; clk_1Hz         ;
;  piso_destino[1] ; clk_1Hz    ; 2.786 ; 3.246 ; Rise       ; clk_1Hz         ;
;  piso_destino[2] ; clk_1Hz    ; 2.546 ; 2.987 ; Rise       ; clk_1Hz         ;
; puerta           ; clk_1Hz    ; 1.123 ; 1.161 ; Rise       ; clk_1Hz         ;
; sobrecarga       ; clk_1Hz    ; 2.780 ; 3.178 ; Rise       ; clk_1Hz         ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; fallo_energia    ; clk_1Hz    ; -0.079 ; -0.196 ; Rise       ; clk_1Hz         ;
; notificacion     ; clk_1Hz    ; -0.917 ; -1.491 ; Rise       ; clk_1Hz         ;
; piso_actual[*]   ; clk_1Hz    ; -0.643 ; -1.232 ; Rise       ; clk_1Hz         ;
;  piso_actual[0]  ; clk_1Hz    ; -0.643 ; -1.232 ; Rise       ; clk_1Hz         ;
;  piso_actual[1]  ; clk_1Hz    ; -0.811 ; -1.390 ; Rise       ; clk_1Hz         ;
;  piso_actual[2]  ; clk_1Hz    ; -0.821 ; -1.408 ; Rise       ; clk_1Hz         ;
; piso_destino[*]  ; clk_1Hz    ; -0.451 ; -0.993 ; Rise       ; clk_1Hz         ;
;  piso_destino[0] ; clk_1Hz    ; -0.491 ; -1.049 ; Rise       ; clk_1Hz         ;
;  piso_destino[1] ; clk_1Hz    ; -0.451 ; -0.993 ; Rise       ; clk_1Hz         ;
;  piso_destino[2] ; clk_1Hz    ; -0.465 ; -1.031 ; Rise       ; clk_1Hz         ;
; puerta           ; clk_1Hz    ; -0.047 ; -0.132 ; Rise       ; clk_1Hz         ;
; sobrecarga       ; clk_1Hz    ; -0.966 ; -1.512 ; Rise       ; clk_1Hz         ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; clear_request[*]        ; clk_1Hz    ; 7.005 ; 7.149 ; Rise       ; clk_1Hz         ;
;  clear_request[0]       ; clk_1Hz    ; 5.469 ; 5.466 ; Rise       ; clk_1Hz         ;
;  clear_request[1]       ; clk_1Hz    ; 5.835 ; 5.868 ; Rise       ; clk_1Hz         ;
;  clear_request[2]       ; clk_1Hz    ; 5.741 ; 5.745 ; Rise       ; clk_1Hz         ;
;  clear_request[3]       ; clk_1Hz    ; 5.831 ; 5.874 ; Rise       ; clk_1Hz         ;
;  clear_request[4]       ; clk_1Hz    ; 7.005 ; 7.149 ; Rise       ; clk_1Hz         ;
; clear_request_bajar[*]  ; clk_1Hz    ; 5.806 ; 5.840 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[0] ; clk_1Hz    ; 5.536 ; 5.565 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[1] ; clk_1Hz    ; 5.806 ; 5.840 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[2] ; clk_1Hz    ; 5.536 ; 5.565 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[3] ; clk_1Hz    ; 5.559 ; 5.590 ; Rise       ; clk_1Hz         ;
; clear_request_subir[*]  ; clk_1Hz    ; 5.998 ; 6.018 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[1] ; clk_1Hz    ; 5.839 ; 5.882 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[2] ; clk_1Hz    ; 5.814 ; 5.864 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[3] ; clk_1Hz    ; 5.998 ; 6.018 ; Rise       ; clk_1Hz         ;
; llegada_piso            ; clk_1Hz    ; 5.468 ; 5.503 ; Rise       ; clk_1Hz         ;
; motor_bajar             ; clk_1Hz    ; 6.539 ; 6.479 ; Rise       ; clk_1Hz         ;
; motor_subir             ; clk_1Hz    ; 6.590 ; 6.517 ; Rise       ; clk_1Hz         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; clear_request[*]        ; clk_1Hz    ; 3.174 ; 3.228 ; Rise       ; clk_1Hz         ;
;  clear_request[0]       ; clk_1Hz    ; 3.174 ; 3.228 ; Rise       ; clk_1Hz         ;
;  clear_request[1]       ; clk_1Hz    ; 3.465 ; 3.500 ; Rise       ; clk_1Hz         ;
;  clear_request[2]       ; clk_1Hz    ; 3.330 ; 3.405 ; Rise       ; clk_1Hz         ;
;  clear_request[3]       ; clk_1Hz    ; 3.450 ; 3.482 ; Rise       ; clk_1Hz         ;
;  clear_request[4]       ; clk_1Hz    ; 4.242 ; 4.424 ; Rise       ; clk_1Hz         ;
; clear_request_bajar[*]  ; clk_1Hz    ; 3.277 ; 3.296 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[0] ; clk_1Hz    ; 3.277 ; 3.296 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[1] ; clk_1Hz    ; 3.423 ; 3.463 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[2] ; clk_1Hz    ; 3.277 ; 3.296 ; Rise       ; clk_1Hz         ;
;  clear_request_bajar[3] ; clk_1Hz    ; 3.298 ; 3.319 ; Rise       ; clk_1Hz         ;
; clear_request_subir[*]  ; clk_1Hz    ; 3.442 ; 3.479 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[1] ; clk_1Hz    ; 3.450 ; 3.485 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[2] ; clk_1Hz    ; 3.442 ; 3.479 ; Rise       ; clk_1Hz         ;
;  clear_request_subir[3] ; clk_1Hz    ; 3.531 ; 3.573 ; Rise       ; clk_1Hz         ;
; llegada_piso            ; clk_1Hz    ; 3.259 ; 3.298 ; Rise       ; clk_1Hz         ;
; motor_bajar             ; clk_1Hz    ; 3.589 ; 3.562 ; Rise       ; clk_1Hz         ;
; motor_subir             ; clk_1Hz    ; 3.626 ; 3.601 ; Rise       ; clk_1Hz         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; puerta     ; motor_bajar ;    ; 5.646 ; 5.687 ;    ;
; puerta     ; motor_subir ;    ; 5.685 ; 5.737 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; puerta     ; motor_bajar ;    ; 3.400 ; 3.615 ;    ;
; puerta     ; motor_subir ;    ; 3.440 ; 3.645 ;    ;
+------------+-------------+----+-------+-------+----+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; motor_subir            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; motor_bajar            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; llegada_piso           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request_subir[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request_subir[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request_subir[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request_subir[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request_bajar[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request_bajar[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request_bajar[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clear_request_bajar[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; puerta                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fallo_energia           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; notificacion            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sobrecarga              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_destino[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_destino[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_actual[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_actual[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_destino[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; piso_actual[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_1Hz                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; motor_subir            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; motor_bajar            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; llegada_piso           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; clear_request[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; clear_request[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; clear_request[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; clear_request[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; clear_request[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; clear_request_subir[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; clear_request_subir[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; clear_request_subir[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; clear_request_subir[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; clear_request_bajar[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; clear_request_bajar[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; clear_request_bajar[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; clear_request_bajar[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; motor_subir            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; motor_bajar            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; llegada_piso           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; clear_request[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; clear_request[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; clear_request[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; clear_request[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; clear_request[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; clear_request_subir[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; clear_request_subir[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; clear_request_subir[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; clear_request_subir[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; clear_request_bajar[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; clear_request_bajar[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; clear_request_bajar[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; clear_request_bajar[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_1Hz    ; clk_1Hz  ; 97       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_1Hz    ; clk_1Hz  ; 97       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_1Hz    ; clk_1Hz  ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_1Hz    ; clk_1Hz  ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 183   ; 183  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Mar 27 15:27:27 2025
Info: Command: quartus_sta ControlAscensor -c ControlAscensor
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ControlAscensor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_1Hz clk_1Hz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.050
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.050             -16.003 clk_1Hz 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 clk_1Hz 
Info (332146): Worst-case recovery slack is -0.581
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.581              -3.486 clk_1Hz 
Info (332146): Worst-case removal slack is 1.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.184               0.000 clk_1Hz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.000 clk_1Hz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.839
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.839             -11.955 clk_1Hz 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk_1Hz 
Info (332146): Worst-case recovery slack is -0.420
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.420              -2.520 clk_1Hz 
Info (332146): Worst-case removal slack is 1.063
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.063               0.000 clk_1Hz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.000 clk_1Hz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.145              -0.822 clk_1Hz 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 clk_1Hz 
Info (332146): Worst-case recovery slack is 0.112
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.112               0.000 clk_1Hz 
Info (332146): Worst-case removal slack is 0.658
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.658               0.000 clk_1Hz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.989 clk_1Hz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4672 megabytes
    Info: Processing ended: Thu Mar 27 15:27:31 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


