SUBDESIGN REG_RS
(
	DADO_IN[7..0], CLK, RS_ENA : INPUT; --ENTRADAS
	RS_OUT[7..0] : OUTPUT; --SAÍDAS
)

VARIABLE
--CRIAR 8 FLIPFLOPS COM ENABLE DE CLOCK - DFFE
	RS_FF[7..0]: DFFE;
	
	--RS_FF[].ENA
	--RS_FF[].D
	--RS_FF[].CLK
	--RS_FF[].Q
BEGIN
	RS_FF[].ENA = RS_ENA; -- RECEBE O SINAL DE ENABLE
	RS_FF[].CLK = CLK; -- RECEBE SINAL DE CLOCK
	RS_FF[].D = DADO_IN[]; -- ENTRADAS D RECEBEM DADOS O VETOR DE ENTRADAS
	RS_OUT[] = RS_FF[].Q; -- VETOR DE SAIDAS RECEBM OS SINAIS Q
	

END;