`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 08/18/2025 11:32:18 PM
// Design Name: 
// Module Name: master_structural
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module master_structural(
        inout SDA,
        inout SCL,
        input start,
        input data_send,
        output reg data_received,
        input sl_addr
    );
    
    
endmodule
