 -- Copyright (C) 1991-2009 Altera Corporation
 -- Your use of Altera Corporation's design tools, logic functions 
 -- and other software and tools, and its AMPP partner logic 
 -- functions, and any output files from any of the foregoing 
 -- (including device programming or simulation files), and any 
 -- associated documentation or information are expressly subject 
 -- to the terms and conditions of the Altera Program License 
 -- Subscription Agreement, Altera MegaCore Function License 
 -- Agreement, or other applicable license agreement, including, 
 -- without limitation, that your use is for the sole purpose of 
 -- programming logic devices manufactured by Altera and sold by 
 -- Altera or its authorized distributors.  Please refer to the 
 -- applicable agreement for further details.
 -- 
 -- This is a Quartus II output file. It is for reporting purposes only, and is
 -- not intended for use as a Quartus II input file. This file cannot be used
 -- to make Quartus II pin assignments - for instructions on how to make pin
 -- assignments, please see Quartus II help.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- NC            : No Connect. This pin has no internal connection to the device.
 -- DNU           : Do Not Use. This pin MUST NOT be connected.
 -- VCCINT        : Dedicated power pin, which MUST be connected to VCC  (2.5V/3.3V).
 -- VCCIO         : Dedicated power pin, which MUST be connected to VCC
 --                 of its bank.
 --					Bank 1:		3.3V
 --					Bank 2:		3.3V
 --					Bank 3:		3.3V
 --					Bank 4:		3.3V
 -- GND           : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
 --					It can also be used to report unused dedicated pins. The connection
 --					on the board for unused dedicated pins depends on whether this will
 --					be used in a future design. One example is device migration. When
 --					using device migration, refer to the device pin-tables. If it is a
 --					GND pin in the pin table or if it will not be used in a future design
 --					for another purpose the it MUST be connected to GND. If it is an unused
 --					dedicated pin, then it can be connected to a valid signal on the board
 --					(low, high, or toggling) if that signal is required for a different
 --					revision of the design.
 -- GND+          : Unused input pin. It can also be used to report unused dual-purpose pins.
 --					This pin should be connected to GND. It may also be connected  to a
 --					valid signal  on the board  (low, high, or toggling)  if that signal
 --					is required for a different revision of the design.
 -- GND*          : Unused  I/O  pin.   For transceiver I/O banks (Bank 13, 14, 15, 16 and 17),
 --           	    connect each pin marked GND* either individually through a 10k Ohm resistor
 --           	    to GND or tie all pins together and connect through a single 10k Ohm resistor
 --           	    to GND.
 --           	    For non-transceiver I/O banks, connect each pin marked GND* directly to GND
 --           	    or leave it unconnected.
 -- RESERVED      : Unused I/O pin, which MUST be left unconnected.
 -- RESERVED_INPUT    : Pin is tri-stated and should be connected to the board.
 -- RESERVED_INPUT_WITH_WEAK_PULLUP    : Pin is tri-stated with internal weak pull-up resistor.
 -- RESERVED_INPUT_WITH_BUS_HOLD       : Pin is tri-stated with bus-hold circuitry.
 -- RESERVED_OUTPUT_DRIVEN_HIGH        : Pin is output driven high.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- Pin directions (input, output or bidir) are based on device operating in user mode.
 ---------------------------------------------------------------------------------

Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition
CHIP  "IOP"  ASSIGNED TO AN: EPM2210F256C3

Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
-------------------------------------------------------------------------------------------------------------
GNDIO                        : A1        : gnd    :                   :         :           :                
P_DATA[3]                    : A2        : bidir  : 3.3-V LVTTL       :         : 2         : Y              
VCCIO2                       : A3        : power  :                   : 3.3V    : 2         :                
P_DATA[12]                   : A4        : bidir  : 3.3-V LVTTL       :         : 2         : Y              
P_DATA[8]                    : A5        : bidir  : 3.3-V LVTTL       :         : 2         : Y              
GND*                         : A6        :        :                   :         : 2         :                
P_WE1                        : A7        : input  : 3.3-V LVTTL       :         : 2         : Y              
P_OE                         : A8        : input  : 3.3-V LVTTL       :         : 2         : Y              
GND*                         : A9        :        :                   :         : 2         :                
GND*                         : A10       :        :                   :         : 2         :                
GND*                         : A11       :        :                   :         : 2         :                
RST_IN                       : A12       : input  : 3.3-V LVTTL       :         : 2         : Y              
TP4                          : A13       : output : 3.3-V LVTTL       :         : 2         : Y              
VCCIO2                       : A14       : power  :                   : 3.3V    : 2         :                
GND*                         : A15       :        :                   :         : 2         :                
GNDIO                        : A16       : gnd    :                   :         :           :                
BD5                          : B1        : input  : 3.3-V LVTTL       :         : 2         : N              
GNDIO                        : B2        : gnd    :                   :         :           :                
GND*                         : B3        :        :                   :         : 2         :                
P_ADDR[29]                   : B4        : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : B5        :        :                   :         : 2         :                
GND*                         : B6        :        :                   :         : 2         :                
P_CS                         : B7        : input  : 3.3-V LVTTL       :         : 2         : Y              
P_RD/W                       : B8        : input  : 3.3-V LVTTL       :         : 2         : Y              
P_ADDR[28]                   : B9        : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : B10       :        :                   :         : 2         :                
GND*                         : B11       :        :                   :         : 2         :                
GND*                         : B12       :        :                   :         : 2         :                
GND*                         : B13       :        :                   :         : 2         :                
GND*                         : B14       :        :                   :         : 2         :                
GNDIO                        : B15       : gnd    :                   :         :           :                
GND*                         : B16       :        :                   :         : 2         :                
VCCIO1                       : C1        : power  :                   : 3.3V    : 1         :                
P_DATA[4]                    : C2        : bidir  : 3.3-V LVTTL       :         : 1         : Y              
P_DATA[1]                    : C3        : bidir  : 3.3-V LVTTL       :         : 1         : Y              
P_ADDR[24]                   : C4        : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : C5        :        :                   :         : 2         :                
GND*                         : C6        :        :                   :         : 2         :                
H4                           : C7        : output : 3.3-V LVTTL       :         : 2         : Y              
P_WE0                        : C8        : input  : 3.3-V LVTTL       :         : 2         : Y              
GND*                         : C9        :        :                   :         : 2         :                
GND*                         : C10       :        :                   :         : 2         :                
GND*                         : C11       :        :                   :         : 2         :                
GND*                         : C12       :        :                   :         : 2         :                
GND*                         : C13       :        :                   :         : 2         :                
GND*                         : C14       :        :                   :         : 3         :                
GND*                         : C15       :        :                   :         : 3         :                
VCCIO3                       : C16       : power  :                   : 3.3V    : 3         :                
P_DATA[7]                    : D1        : bidir  : 3.3-V LVTTL       :         : 1         : Y              
P_DATA[5]                    : D2        : bidir  : 3.3-V LVTTL       :         : 1         : Y              
P_DATA[2]                    : D3        : bidir  : 3.3-V LVTTL       :         : 1         : Y              
P_ADDR[23]                   : D4        : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : D5        :        :                   :         : 2         :                
GND*                         : D6        :        :                   :         : 2         :                
GND*                         : D7        :        :                   :         : 2         :                
GND*                         : D8        :        :                   :         : 2         :                
AI_READ                      : D9        : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : D10       :        :                   :         : 2         :                
GND*                         : D11       :        :                   :         : 2         :                
GND*                         : D12       :        :                   :         : 2         :                
AI_CLEAR                     : D13       : input  : 3.3-V LVTTL       :         : 3         : N              
GND*                         : D14       :        :                   :         : 3         :                
SPARE2                       : D15       : input  : 3.3-V LVTTL       :         : 3         : N              
GND*                         : D16       :        :                   :         : 3         :                
H5                           : E1        : output : 3.3-V LVTTL       :         : 1         : Y              
H1                           : E2        : output : 3.3-V LVTTL       :         : 1         : Y              
H2                           : E3        : output : 3.3-V LVTTL       :         : 1         : Y              
H3                           : E4        : output : 3.3-V LVTTL       :         : 1         : Y              
GND*                         : E5        :        :                   :         : 1         :                
FLAG_CLEAR                   : E6        : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : E7        :        :                   :         : 2         :                
GND*                         : E8        :        :                   :         : 2         :                
SPARE1                       : E9        : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : E10       :        :                   :         : 2         :                
P_ADDR[30]                   : E11       : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : E12       :        :                   :         : 3         :                
GND*                         : E13       :        :                   :         : 3         :                
AICLK2                       : E14       : input  : 3.3-V LVTTL       :         : 3         : Y              
AI_START                     : E15       : input  : 3.3-V LVTTL       :         : 3         : N              
GND*                         : E16       :        :                   :         : 3         :                
ADC_RESET                    : F1        : output : 3.3-V LVTTL       :         : 1         : Y              
ADC_PD                       : F2        : output : 3.3-V LVTTL       :         : 1         : Y              
ADC_CONVST                   : F3        : output : 3.3-V LVTTL       :         : 1         : Y              
GND*                         : F4        :        :                   :         : 1         :                
GND*                         : F5        :        :                   :         : 1         :                
GND*                         : F6        :        :                   :         : 1         :                
GNDINT                       : F7        : gnd    :                   :         :           :                
VCCIO2                       : F8        : power  :                   : 3.3V    : 2         :                
VCCIO2                       : F9        : power  :                   : 3.3V    : 2         :                
VCCINT                       : F10       : power  :                   : 2.5V/3.3V :           :                
GND*                         : F11       :        :                   :         : 3         :                
AI_COMP                      : F12       : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : F13       :        :                   :         : 3         :                
GND*                         : F14       :        :                   :         : 3         :                
SPARE3                       : F15       : input  : 3.3-V LVTTL       :         : 3         : N              
GND*                         : F16       :        :                   :         : 3         :                
ADC_BUSY                     : G1        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_READ                     : G2        : output : 3.3-V LVTTL       :         : 1         : Y              
ADC_CS                       : G3        : output : 3.3-V LVTTL       :         : 1         : Y              
GND*                         : G4        :        :                   :         : 1         :                
GND*                         : G5        :        :                   :         : 1         :                
GNDINT                       : G6        : gnd    :                   :         :           :                
GNDIO                        : G7        : gnd    :                   :         :           :                
GNDIO                        : G8        : gnd    :                   :         :           :                
GNDIO                        : G9        : gnd    :                   :         :           :                
GNDIO                        : G10       : gnd    :                   :         :           :                
VCCINT                       : G11       : power  :                   : 2.5V/3.3V :           :                
GND*                         : G12       :        :                   :         : 3         :                
GND*                         : G13       :        :                   :         : 3         :                
GND*                         : G14       :        :                   :         : 3         :                
GND*                         : G15       :        :                   :         : 3         :                
GND*                         : G16       :        :                   :         : 3         :                
ADC_D[13]                    : H1        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[14]                    : H2        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[15]                    : H3        : input  : 3.3-V LVTTL       :         : 1         : Y              
GND*                         : H4        :        :                   :         : 1         :                
AICLK                        : H5        : input  : 3.3-V LVTTL       :         : 1         : Y              
VCCIO1                       : H6        : power  :                   : 3.3V    : 1         :                
GNDINT                       : H7        : gnd    :                   :         :           :                
VCCINT                       : H8        : power  :                   : 2.5V/3.3V :           :                
GNDINT                       : H9        : gnd    :                   :         :           :                
VCCINT                       : H10       : power  :                   : 2.5V/3.3V :           :                
VCCIO3                       : H11       : power  :                   : 3.3V    : 3         :                
P_DATA[14]                   : H12       : bidir  : 3.3-V LVTTL       :         : 3         : N              
GND*                         : H13       :        :                   :         : 3         :                
GND*                         : H14       :        :                   :         : 3         :                
GND*                         : H15       :        :                   :         : 3         :                
EXTRA10                      : H16       : output : 3.3-V LVTTL       :         : 3         : Y              
ADC_D[12]                    : J1        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[11]                    : J2        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[10]                    : J3        : input  : 3.3-V LVTTL       :         : 1         : Y              
GND*                         : J4        :        :                   :         : 1         :                
TP1                          : J5        : output : 3.3-V LVTTL       :         : 1         : Y              
VCCIO1                       : J6        : power  :                   : 3.3V    : 1         :                
VCCINT                       : J7        : power  :                   : 2.5V/3.3V :           :                
GNDINT                       : J8        : gnd    :                   :         :           :                
VCCINT                       : J9        : power  :                   : 2.5V/3.3V :           :                
GNDINT                       : J10       : gnd    :                   :         :           :                
VCCIO3                       : J11       : power  :                   : 3.3V    : 3         :                
GND*                         : J12       :        :                   :         : 3         :                
P_DATA[13]                   : J13       : bidir  : 3.3-V LVTTL       :         : 3         : N              
P_DATA[10]                   : J14       : bidir  : 3.3-V LVTTL       :         : 3         : N              
EXTRA12                      : J15       : output : 3.3-V LVTTL       :         : 3         : Y              
P_DATA[11]                   : J16       : bidir  : 3.3-V LVTTL       :         : 3         : N              
ADC_D[9]                     : K1        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[8]                     : K2        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[7]                     : K3        : input  : 3.3-V LVTTL       :         : 1         : Y              
GND*                         : K4        :        :                   :         : 1         :                
GND*                         : K5        :        :                   :         : 1         :                
VCCINT                       : K6        : power  :                   : 2.5V/3.3V :           :                
GNDIO                        : K7        : gnd    :                   :         :           :                
GNDIO                        : K8        : gnd    :                   :         :           :                
GNDIO                        : K9        : gnd    :                   :         :           :                
GNDIO                        : K10       : gnd    :                   :         :           :                
GNDINT                       : K11       : gnd    :                   :         :           :                
P_DATA[9]                    : K12       : bidir  : 3.3-V LVTTL       :         : 3         : N              
P_DATA[15]                   : K13       : bidir  : 3.3-V LVTTL       :         : 3         : N              
EXTRA14                      : K14       : output : 3.3-V LVTTL       :         : 3         : Y              
P_ADDR[20]                   : K15       : input  : 3.3-V LVTTL       :         : 3         : N              
EXTRA16                      : K16       : output : 3.3-V LVTTL       :         : 3         : Y              
ADC_D[6]                     : L1        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[5]                     : L2        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[4]                     : L3        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[3]                     : L4        : input  : 3.3-V LVTTL       :         : 1         : Y              
AI_OE                        : L5        : input  : 3.3-V LVTTL       :         : 1         : N              
TDI                          : L6        : input  :                   :         : 1         :                
VCCINT                       : L7        : power  :                   : 2.5V/3.3V :           :                
VCCIO4                       : L8        : power  :                   : 3.3V    : 4         :                
VCCIO4                       : L9        : power  :                   : 3.3V    : 4         :                
GNDINT                       : L10       : gnd    :                   :         :           :                
AI_EMPTY                     : L11       : output : 3.3-V LVTTL       :         : 3         : N              
P_DATA[6]                    : L12       : bidir  : 3.3-V LVTTL       :         : 3         : N              
GND*                         : L13       :        :                   :         : 3         :                
P_ADDR[21]                   : L14       : input  : 3.3-V LVTTL       :         : 3         : N              
GND*                         : L15       :        :                   :         : 3         :                
P_DATA[0]                    : L16       : bidir  : 3.3-V LVTTL       :         : 3         : N              
ADC_D[2]                     : M1        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[1]                     : M2        : input  : 3.3-V LVTTL       :         : 1         : Y              
ADC_D[0]                     : M3        : input  : 3.3-V LVTTL       :         : 1         : Y              
MUX_3                        : M4        : output : 3.3-V LVTTL       :         : 1         : Y              
TDO                          : M5        : output :                   :         : 1         :                
GND*                         : M6        :        :                   :         : 4         :                
GND*                         : M7        :        :                   :         : 4         :                
GND*                         : M8        :        :                   :         : 4         :                
GND*                         : M9        :        :                   :         : 4         :                
GND*                         : M10       :        :                   :         : 4         :                
GND*                         : M11       :        :                   :         : 4         :                
GND*                         : M12       :        :                   :         : 4         :                
GND*                         : M13       :        :                   :         : 3         :                
GND*                         : M14       :        :                   :         : 3         :                
GND*                         : M15       :        :                   :         : 3         :                
GND*                         : M16       :        :                   :         : 3         :                
MUX_2                        : N1        : output : 3.3-V LVTTL       :         : 1         : Y              
MUX_1                        : N2        : output : 3.3-V LVTTL       :         : 1         : Y              
MUX_0                        : N3        : output : 3.3-V LVTTL       :         : 1         : Y              
TMS                          : N4        : input  :                   :         : 1         :                
MUX_4                        : N5        : output : 3.3-V LVTTL       :         : 4         : Y              
P_ADDR[22]                   : N6        : input  : 3.3-V LVTTL       :         : 4         : N              
GND*                         : N7        :        :                   :         : 4         :                
P_ADDR[25]                   : N8        : input  : 3.3-V LVTTL       :         : 4         : N              
GND*                         : N9        :        :                   :         : 4         :                
GND*                         : N10       :        :                   :         : 4         :                
GND*                         : N11       :        :                   :         : 4         :                
CS_ADC2                      : N12       : output : 3.3-V LVTTL       :         : 4         : Y              
GND*                         : N13       :        :                   :         : 3         :                
GND*                         : N14       :        :                   :         : 3         :                
EXTRA32                      : N15       : output : 3.3-V LVTTL       :         : 3         : Y              
P_LE                         : N16       : output : 3.3-V LVTTL       :         : 3         : Y              
VCCIO1                       : P1        : power  :                   : 3.3V    : 1         :                
P_ADDR[27]                   : P2        : input  : 3.3-V LVTTL       :         : 1         : N              
TCK                          : P3        : input  :                   :         : 1         :                
GND*                         : P4        :        :                   :         : 4         :                
SCK_DAC4                     : P5        : output : 3.3-V LVTTL       :         : 4         : Y              
SDO_DAC4                     : P6        : input  : 3.3-V LVTTL       :         : 4         : Y              
CLEAR4                       : P7        : output : 3.3-V LVTTL       :         : 4         : Y              
RB_DL_C                      : P8        : input  : 3.3-V LVTTL       :         : 4         : Y              
LATCH3                       : P9        : output : 3.3-V LVTTL       :         : 4         : Y              
RB_DL_B                      : P10       : input  : 3.3-V LVTTL       :         : 4         : Y              
SDIN_ADC                     : P11       : output : 3.3-V LVTTL       :         : 4         : Y              
GND*                         : P12       :        :                   :         : 4         :                
LATCH1                       : P13       : output : 3.3-V LVTTL       :         : 4         : Y              
RB_DL_A                      : P14       : input  : 3.3-V LVTTL       :         : 3         : Y              
P_CLOCK                      : P15       : output : 3.3-V LVTTL       :         : 3         : Y              
VCCIO3                       : P16       : power  :                   : 3.3V    : 3         :                
GND*                         : R1        :        :                   :         : 4         :                
GNDIO                        : R2        : gnd    :                   :         :           :                
P_ADDR[26]                   : R3        : input  : 3.3-V LVTTL       :         : 4         : N              
CS_ADC4                      : R4        : output : 3.3-V LVTTL       :         : 4         : Y              
RB_DL_D                      : R5        : input  : 3.3-V LVTTL       :         : 4         : Y              
LATCH4                       : R6        : output : 3.3-V LVTTL       :         : 4         : Y              
CS_ADC3                      : R7        : output : 3.3-V LVTTL       :         : 4         : Y              
SDO_DAC3                     : R8        : input  : 3.3-V LVTTL       :         : 4         : Y              
CLEAR3                       : R9        : output : 3.3-V LVTTL       :         : 4         : Y              
SDO_DAC2                     : R10       : input  : 3.3-V LVTTL       :         : 4         : Y              
SCK_ADC                      : R11       : output : 3.3-V LVTTL       :         : 4         : Y              
GND*                         : R12       :        :                   :         : 4         :                
CLEAR1                       : R13       : output : 3.3-V LVTTL       :         : 4         : Y              
SCK_DAC1                     : R14       : output : 3.3-V LVTTL       :         : 4         : Y              
GNDIO                        : R15       : gnd    :                   :         :           :                
P_SDI                        : R16       : output : 3.3-V LVTTL       :         : 4         : Y              
GNDIO                        : T1        : gnd    :                   :         :           :                
GND*                         : T2        :        :                   :         : 4         :                
VCCIO4                       : T3        : power  :                   : 3.3V    : 4         :                
SDIN_DAC4                    : T4        : output : 3.3-V LVTTL       :         : 4         : Y              
SDIN_DAC3                    : T5        : output : 3.3-V LVTTL       :         : 4         : Y              
SCK_DAC3                     : T6        : output : 3.3-V LVTTL       :         : 4         : Y              
SDIN_DAC2                    : T7        : output : 3.3-V LVTTL       :         : 4         : Y              
SCK_DAC2                     : T8        : output : 3.3-V LVTTL       :         : 4         : Y              
LATCH2                       : T9        : output : 3.3-V LVTTL       :         : 4         : Y              
CLEAR2                       : T10       : output : 3.3-V LVTTL       :         : 4         : Y              
CS_ADC1                      : T11       : output : 3.3-V LVTTL       :         : 4         : Y              
SDO_ADC                      : T12       : input  : 3.3-V LVTTL       :         : 4         : Y              
SDO_DAC1                     : T13       : input  : 3.3-V LVTTL       :         : 4         : Y              
VCCIO4                       : T14       : power  :                   : 3.3V    : 4         :                
SDIN_DAC1                    : T15       : output : 3.3-V LVTTL       :         : 4         : Y              
GNDIO                        : T16       : gnd    :                   :         :           :                
