

================================================================
== Vivado HLS Report for 'compute'
================================================================
* Date:           Wed Apr 12 19:55:10 2017

* Version:        2016.3 (Build 1721985 on Tue Nov 29 18:45:36 MST 2016)
* Project:        blur_kernel
* Solution:       solution_OCL_REGION_0
* Product family: virtex7
* Target device:  xc7vx690tffg1157-2


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      3.44|        1.35|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+------+-----+------+---------+
    |   Latency  |  Interval  | Pipeline|
    | min |  max | min |  max |   Type  |
    +-----+------+-----+------+---------+
    |    1|  1088|    1|  1088|   none  |
    +-----+------+-----+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+------+------+----------+-----------+-----------+------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1  |  1050|  1050|        11|          1|          1|  1041|    yes   |
        +----------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|    2057|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|     32|     576|     640|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|      86|
|Register         |        -|      -|    4046|      39|
+-----------------+---------+-------+--------+--------+
|Total            |        0|     32|    4622|    2822|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|   ~0  |   ~0   |   ~0   |
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |                 Instance                 |                Module                | BRAM_18K| DSP48E|  FF | LUT |
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |blur_kernel_mul_16ns_18ns_34_3_U15        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U16        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U17        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U18        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U19        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U20        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U21        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U22        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U23        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U24        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U25        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U26        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U27        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U28        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U29        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U30        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U31        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U32        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U33        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U34        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U35        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U36        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U37        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U38        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U39        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U40        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U41        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U42        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U43        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U44        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U45        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_mul_16ns_18ns_34_3_U46        |blur_kernel_mul_16ns_18ns_34_3        |        0|      1|    0|    0|
    |blur_kernel_sdiv_32ns_32ns_32_36_seq_U14  |blur_kernel_sdiv_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    |blur_kernel_srem_32ns_32ns_32_36_seq_U13  |blur_kernel_srem_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+
    |Total                                     |                                      |        0|     32|  576|  640|
    +------------------------------------------+--------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------+----------+-------+---+----+------------+------------+
    |          Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |assign_105_1_fu_2982_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_2_fu_3035_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_3_fu_3088_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_4_fu_3141_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_5_fu_3194_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_6_fu_3247_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_105_7_fu_3300_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_1_fu_2991_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_2_fu_3044_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_3_fu_3097_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_4_fu_3150_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_5_fu_3203_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_6_fu_3256_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_115_7_fu_3309_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_1_fu_3000_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_2_fu_3053_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_3_fu_3106_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_4_fu_3159_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_5_fu_3212_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_6_fu_3265_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_125_7_fu_3318_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_1_fu_3792_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_2_fu_3801_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_3_fu_3810_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_4_fu_3819_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_5_fu_3828_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_6_fu_3837_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_127_7_fu_3846_p2         |     +    |      0|  0|   8|          16|          16|
    |assign_1_fu_2919_p2             |     +    |      0|  0|   8|          16|          16|
    |assign_4_fu_2928_p2             |     +    |      0|  0|   8|          16|          16|
    |assign_7_fu_2937_p2             |     +    |      0|  0|   8|          16|          16|
    |assign_s_fu_3783_p2             |     +    |      0|  0|   8|          16|          16|
    |input_index_1_fu_991_p2         |     +    |      0|  0|  11|          11|           1|
    |output_index_1_cp_fu_4027_p2    |     +    |      0|  0|  14|          14|           9|
    |output_index_1_fu_1129_p2       |     +    |      0|  0|  14|          14|           9|
    |output_index_4_fu_1223_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_5_fu_1247_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_6_fu_1271_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_7_fu_1295_p2       |     +    |      0|  0|  14|          14|           8|
    |output_index_cp_fu_4003_p2      |     +    |      0|  0|  14|          14|           9|
    |p_1_fu_2618_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_2_fu_2655_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_3_fu_2692_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_4_fu_2735_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_5_fu_2778_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_6_fu_2821_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_7_fu_2864_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_fu_2508_p2                    |     +    |      0|  0|  32|          32|          32|
    |q_1_fu_2613_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_2_fu_2650_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_3_fu_2687_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_4_fu_2730_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_5_fu_2773_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_6_fu_2816_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_7_fu_2859_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_fu_2503_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp10_fu_2987_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp11_fu_2996_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp12_fu_3788_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp15_fu_3031_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp16_fu_3040_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp17_fu_3049_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp18_fu_3797_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp21_fu_3084_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp22_fu_3093_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp23_fu_3102_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp24_fu_3806_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp27_fu_3137_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp28_fu_3146_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp29_fu_3155_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp30_fu_3815_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp33_fu_3190_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp34_fu_3199_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp35_fu_3208_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp36_fu_3824_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp39_fu_3243_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp3_fu_2915_p2                 |     +    |      0|  0|   8|          16|          16|
    |tmp40_fu_3252_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp41_fu_3261_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp42_fu_3833_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp45_fu_3296_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp46_fu_3305_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp47_fu_3314_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp48_fu_3842_p2                |     +    |      0|  0|   8|          16|          16|
    |tmp4_fu_2924_p2                 |     +    |      0|  0|   8|          16|          16|
    |tmp5_fu_2933_p2                 |     +    |      0|  0|   8|          16|          16|
    |tmp6_fu_3779_p2                 |     +    |      0|  0|   8|          16|          16|
    |tmp9_fu_2978_p2                 |     +    |      0|  0|   8|          16|          16|
    |tmp_31_1_fu_1135_p2             |     +    |      0|  0|  14|          14|           8|
    |tmp_3_fu_1049_p2                |     +    |      0|  0|  14|          14|           9|
    |tmp_4_fu_1059_p2                |     +    |      0|  0|  14|          14|           9|
    |tmp_5_fu_977_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp_6_fu_981_p2                 |     +    |      0|  0|  32|          32|          32|
    |p_neg1_fu_1081_p2               |     -    |      0|  0|  14|           8|          14|
    |p_neg_1_fu_1181_p2              |     -    |      0|  0|  16|           1|          16|
    |p_neg_t1_fu_1169_p2             |     -    |      0|  0|  14|           1|          14|
    |p_neg_t2_fu_1099_p2             |     -    |      0|  0|  14|           1|          14|
    |p_neg_t_1_fu_2578_p2            |     -    |      0|  0|  11|           1|          11|
    |p_neg_t_fu_1123_p2              |     -    |      0|  0|  11|           1|          11|
    |tmp_40_fu_1155_p2               |     -    |      0|  0|   6|           1|           6|
    |tmp_fu_955_p2                   |     -    |      0|  0|  32|          32|          32|
    |tmp_s_fu_971_p2                 |     -    |      0|  0|  32|          32|          32|
    |or_cond1_1_fu_2972_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_2_fu_3025_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_3_fu_3078_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_4_fu_3131_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_5_fu_3184_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_6_fu_3237_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_7_fu_3290_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_fu_2909_p2             |    and   |      0|  0|   1|           1|           1|
    |tmp13_fu_3015_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp14_fu_3021_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp19_fu_3068_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp1_fu_2899_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp20_fu_3074_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp25_fu_3121_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp26_fu_3127_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp2_fu_2905_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp31_fu_3174_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp32_fu_3180_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp37_fu_3227_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp38_fu_3233_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp43_fu_3280_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp44_fu_3286_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp7_fu_2961_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp8_fu_2967_p2                 |    and   |      0|  0|   1|           1|           1|
    |exitcond6_fu_985_p2             |   icmp   |      0|  0|   4|          11|          11|
    |icmp1_fu_1075_p2                |   icmp   |      0|  0|   5|          13|           1|
    |icmp_fu_1043_p2                 |   icmp   |      0|  0|   3|           7|           1|
    |slt10_fu_2783_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt11_fu_2788_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt12_fu_2826_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt13_fu_2831_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt14_fu_2869_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt15_fu_2874_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt1_fu_2518_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt2_fu_2623_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt3_fu_2947_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt4_fu_2660_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt5_fu_2665_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt6_fu_2697_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt7_fu_2702_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt8_fu_2740_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt9_fu_2745_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt_fu_2513_p2                  |   icmp   |      0|  0|  11|          32|          32|
    |tmp_12_fu_2523_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_13_fu_2528_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_32_1_fu_1141_p2             |   icmp   |      0|  0|   5|          14|           1|
    |tmp_54_1_fu_2628_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_2_fu_2670_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_3_fu_2707_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_4_fu_2750_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_5_fu_2793_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_6_fu_2836_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_7_fu_2879_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_1_fu_2957_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_2_fu_2675_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_3_fu_2712_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_4_fu_2755_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_5_fu_2798_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_6_fu_2841_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_7_fu_2884_p2             |   icmp   |      0|  0|  11|          32|          32|
    |ap_enable_pp0                   |    or    |      0|  0|   1|           1|           1|
    |output_index_4_cast_fu_2717_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_5_cast_fu_2760_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_6_cast_fu_2803_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_7_cast_fu_2846_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_tr_s_fu_1175_p2    |    or    |      0|  0|  24|          16|           1|
    |tmp_31_1_cast_fu_2533_p2        |    or    |      0|  0|   8|           6|           1|
    |i_1_fu_2557_p3                  |  select  |      0|  0|  14|           1|          14|
    |i_fu_2464_p3                    |  select  |      0|  0|  14|           1|          14|
    |stencil_buf_0_17_2_fu_2385_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_1_17_2_fu_2392_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_2_16_2_fu_2343_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_3_16_2_fu_2350_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_4_16_2_fu_2357_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_5_16_2_fu_2364_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_6_16_2_fu_2371_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_7_16_2_fu_2378_p3   |  select  |      0|  0|  16|           1|          16|
    |tmp_11_fu_2492_p3               |  select  |      0|  0|  11|           1|          11|
    |tmp_14_fu_2601_p3               |  select  |      0|  0|  11|           1|          11|
    |rev10_fu_3164_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev11_fu_3169_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev12_fu_3217_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev13_fu_3222_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev14_fu_3270_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev15_fu_3275_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev1_fu_2894_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev2_fu_2942_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev3_fu_2951_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev4_fu_3005_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev5_fu_3010_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev6_fu_3058_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev7_fu_3063_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev8_fu_3111_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev9_fu_3116_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev_fu_2889_p2                  |    xor   |      0|  0|   2|           1|           2|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |Total                           |          |      0|  0|2057|        2997|        3121|
    +--------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------+----+-----------+-----+-----------+
    |           Name           | LUT| Input Size| Bits| Total Bits|
    +--------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                 |  72|         40|    1|         40|
    |ap_enable_reg_pp0_iter1   |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter10  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter2   |   1|          2|    1|          2|
    |input_index_reg_922       |  11|          2|   11|         22|
    +--------------------------+----+-----------+-----+-----------+
    |Total                     |  86|         48|   15|         68|
    +--------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                         |  39|   0|   39|          0|
    |ap_enable_reg_pp0_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9           |   1|   0|    1|          0|
    |assign_105_1_reg_5585             |  16|   0|   16|          0|
    |assign_105_2_reg_5604             |  16|   0|   16|          0|
    |assign_105_3_reg_5623             |  16|   0|   16|          0|
    |assign_105_4_reg_5642             |  16|   0|   16|          0|
    |assign_105_5_reg_5661             |  16|   0|   16|          0|
    |assign_105_6_reg_5680             |  16|   0|   16|          0|
    |assign_105_7_reg_5699             |  16|   0|   16|          0|
    |assign_107_1_reg_5849             |  16|   0|   16|          0|
    |assign_107_2_reg_5864             |  16|   0|   16|          0|
    |assign_107_3_reg_5879             |  16|   0|   16|          0|
    |assign_107_4_reg_5894             |  16|   0|   16|          0|
    |assign_107_5_reg_5909             |  16|   0|   16|          0|
    |assign_107_6_reg_5924             |  16|   0|   16|          0|
    |assign_107_7_reg_5939             |  16|   0|   16|          0|
    |assign_115_1_reg_5590             |  16|   0|   16|          0|
    |assign_115_2_reg_5609             |  16|   0|   16|          0|
    |assign_115_3_reg_5628             |  16|   0|   16|          0|
    |assign_115_4_reg_5647             |  16|   0|   16|          0|
    |assign_115_5_reg_5666             |  16|   0|   16|          0|
    |assign_115_6_reg_5685             |  16|   0|   16|          0|
    |assign_115_7_reg_5704             |  16|   0|   16|          0|
    |assign_116_1_reg_5854             |  16|   0|   16|          0|
    |assign_116_2_reg_5869             |  16|   0|   16|          0|
    |assign_116_3_reg_5884             |  16|   0|   16|          0|
    |assign_116_4_reg_5899             |  16|   0|   16|          0|
    |assign_116_5_reg_5914             |  16|   0|   16|          0|
    |assign_116_6_reg_5929             |  16|   0|   16|          0|
    |assign_116_7_reg_5944             |  16|   0|   16|          0|
    |assign_125_1_reg_5595             |  16|   0|   16|          0|
    |assign_125_2_reg_5614             |  16|   0|   16|          0|
    |assign_125_3_reg_5633             |  16|   0|   16|          0|
    |assign_125_4_reg_5652             |  16|   0|   16|          0|
    |assign_125_5_reg_5671             |  16|   0|   16|          0|
    |assign_125_6_reg_5690             |  16|   0|   16|          0|
    |assign_125_7_reg_5709             |  16|   0|   16|          0|
    |assign_126_1_reg_5859             |  16|   0|   16|          0|
    |assign_126_2_reg_5874             |  16|   0|   16|          0|
    |assign_126_3_reg_5889             |  16|   0|   16|          0|
    |assign_126_4_reg_5904             |  16|   0|   16|          0|
    |assign_126_5_reg_5919             |  16|   0|   16|          0|
    |assign_126_6_reg_5934             |  16|   0|   16|          0|
    |assign_126_7_reg_5949             |  16|   0|   16|          0|
    |assign_127_1_reg_5959             |  16|   0|   16|          0|
    |assign_127_2_reg_5964             |  16|   0|   16|          0|
    |assign_127_3_reg_5969             |  16|   0|   16|          0|
    |assign_127_4_reg_5974             |  16|   0|   16|          0|
    |assign_127_5_reg_5979             |  16|   0|   16|          0|
    |assign_127_6_reg_5984             |  16|   0|   16|          0|
    |assign_127_7_reg_5989             |  16|   0|   16|          0|
    |assign_128_1_reg_6039             |  16|   0|   16|          0|
    |assign_128_2_reg_6044             |  16|   0|   16|          0|
    |assign_128_3_reg_6049             |  16|   0|   16|          0|
    |assign_128_4_reg_6054             |  16|   0|   16|          0|
    |assign_128_5_reg_6059             |  16|   0|   16|          0|
    |assign_128_6_reg_6064             |  16|   0|   16|          0|
    |assign_128_7_reg_6069             |  16|   0|   16|          0|
    |assign_1_reg_5566                 |  16|   0|   16|          0|
    |assign_2_reg_5834                 |  16|   0|   16|          0|
    |assign_3_reg_6034                 |  16|   0|   16|          0|
    |assign_4_reg_5571                 |  16|   0|   16|          0|
    |assign_5_reg_5839                 |  16|   0|   16|          0|
    |assign_7_reg_5576                 |  16|   0|   16|          0|
    |assign_8_reg_5844                 |  16|   0|   16|          0|
    |assign_s_reg_5954                 |  16|   0|   16|          0|
    |exitcond6_reg_5035                |   1|   0|    1|          0|
    |icmp1_reg_5131                    |   1|   0|    1|          0|
    |icmp_reg_5107                     |   1|   0|    1|          0|
    |input_index_reg_922               |  11|   0|   11|          0|
    |or_cond1_1_reg_5581               |   1|   0|    1|          0|
    |or_cond1_2_reg_5600               |   1|   0|    1|          0|
    |or_cond1_3_reg_5619               |   1|   0|    1|          0|
    |or_cond1_4_reg_5638               |   1|   0|    1|          0|
    |or_cond1_5_reg_5657               |   1|   0|    1|          0|
    |or_cond1_6_reg_5676               |   1|   0|    1|          0|
    |or_cond1_7_reg_5695               |   1|   0|    1|          0|
    |or_cond1_reg_5562                 |   1|   0|    1|          0|
    |output_index_1_reg_5145           |  11|   0|   14|          3|
    |p_lshr_f_3_cast_reg_5173          |   8|   0|    8|          0|
    |p_lshr_f_4_cast_reg_5182          |   8|   0|    8|          0|
    |p_lshr_f_5_cast_reg_5191          |   8|   0|    8|          0|
    |p_lshr_f_6_cast_reg_5200          |   8|   0|    8|          0|
    |p_lshr_f_7_cast_reg_5209          |   8|   0|    8|          0|
    |p_neg_t1_reg_5155                 |  11|   0|   14|          3|
    |p_neg_t2_reg_5135                 |  11|   0|   14|          3|
    |p_neg_t_reg_5140                  |  11|   0|   11|          0|
    |q_1_reg_5426                      |  32|   0|   32|          0|
    |slt10_reg_5502                    |   1|   0|    1|          0|
    |slt11_reg_5507                    |   1|   0|    1|          0|
    |slt12_reg_5522                    |   1|   0|    1|          0|
    |slt13_reg_5527                    |   1|   0|    1|          0|
    |slt14_reg_5542                    |   1|   0|    1|          0|
    |slt15_reg_5547                    |   1|   0|    1|          0|
    |slt1_reg_5411                     |   1|   0|    1|          0|
    |slt2_reg_5432                     |   1|   0|    1|          0|
    |slt4_reg_5442                     |   1|   0|    1|          0|
    |slt5_reg_5447                     |   1|   0|    1|          0|
    |slt6_reg_5462                     |   1|   0|    1|          0|
    |slt7_reg_5467                     |   1|   0|    1|          0|
    |slt8_reg_5482                     |   1|   0|    1|          0|
    |slt9_reg_5487                     |   1|   0|    1|          0|
    |slt_reg_5406                      |   1|   0|    1|          0|
    |stencil_buf_0_0_fu_172            |  16|   0|   16|          0|
    |stencil_buf_0_0_load_19_reg_5219  |  16|   0|   16|          0|
    |stencil_buf_0_0_load_reg_5214     |  16|   0|   16|          0|
    |stencil_buf_0_0_s_fu_168          |  16|   0|   16|          0|
    |stencil_buf_0_10_fu_212           |  16|   0|   16|          0|
    |stencil_buf_0_11_fu_216           |  16|   0|   16|          0|
    |stencil_buf_0_12_fu_220           |  16|   0|   16|          0|
    |stencil_buf_0_13_fu_224           |  16|   0|   16|          0|
    |stencil_buf_0_14_fu_228           |  16|   0|   16|          0|
    |stencil_buf_0_15_fu_232           |  16|   0|   16|          0|
    |stencil_buf_0_15_load_reg_5342    |  16|   0|   16|          0|
    |stencil_buf_0_17_2_reg_5395       |  16|   0|   16|          0|
    |stencil_buf_0_1_fu_176            |  16|   0|   16|          0|
    |stencil_buf_0_2_fu_180            |  16|   0|   16|          0|
    |stencil_buf_0_3_fu_184            |  16|   0|   16|          0|
    |stencil_buf_0_4_fu_188            |  16|   0|   16|          0|
    |stencil_buf_0_5_fu_192            |  16|   0|   16|          0|
    |stencil_buf_0_6_fu_196            |  16|   0|   16|          0|
    |stencil_buf_0_7_fu_200            |  16|   0|   16|          0|
    |stencil_buf_0_7_load_reg_5225     |  16|   0|   16|          0|
    |stencil_buf_0_8_fu_204            |  16|   0|   16|          0|
    |stencil_buf_0_8_load_reg_5230     |  16|   0|   16|          0|
    |stencil_buf_0_9_fu_208            |  16|   0|   16|          0|
    |stencil_buf_1_0_fu_240            |  16|   0|   16|          0|
    |stencil_buf_1_0_load_20_reg_5242  |  16|   0|   16|          0|
    |stencil_buf_1_0_load_reg_5236     |  16|   0|   16|          0|
    |stencil_buf_1_0_s_fu_236          |  16|   0|   16|          0|
    |stencil_buf_1_10_fu_280           |  16|   0|   16|          0|
    |stencil_buf_1_11_fu_284           |  16|   0|   16|          0|
    |stencil_buf_1_12_fu_288           |  16|   0|   16|          0|
    |stencil_buf_1_13_fu_292           |  16|   0|   16|          0|
    |stencil_buf_1_14_fu_296           |  16|   0|   16|          0|
    |stencil_buf_1_15_fu_300           |  16|   0|   16|          0|
    |stencil_buf_1_15_load_reg_5347    |  16|   0|   16|          0|
    |stencil_buf_1_17_2_reg_5401       |  16|   0|   16|          0|
    |stencil_buf_1_1_fu_244            |  16|   0|   16|          0|
    |stencil_buf_1_2_fu_248            |  16|   0|   16|          0|
    |stencil_buf_1_3_fu_252            |  16|   0|   16|          0|
    |stencil_buf_1_4_fu_256            |  16|   0|   16|          0|
    |stencil_buf_1_5_fu_260            |  16|   0|   16|          0|
    |stencil_buf_1_6_fu_264            |  16|   0|   16|          0|
    |stencil_buf_1_7_fu_268            |  16|   0|   16|          0|
    |stencil_buf_1_7_load_reg_5247     |  16|   0|   16|          0|
    |stencil_buf_1_8_fu_272            |  16|   0|   16|          0|
    |stencil_buf_1_8_load_reg_5253     |  16|   0|   16|          0|
    |stencil_buf_1_9_fu_276            |  16|   0|   16|          0|
    |stencil_buf_2_0_fu_308            |  16|   0|   16|          0|
    |stencil_buf_2_0_load_reg_5258     |  16|   0|   16|          0|
    |stencil_buf_2_0_s_fu_304          |  16|   0|   16|          0|
    |stencil_buf_2_10_fu_348           |  16|   0|   16|          0|
    |stencil_buf_2_11_fu_352           |  16|   0|   16|          0|
    |stencil_buf_2_12_fu_356           |  16|   0|   16|          0|
    |stencil_buf_2_13_fu_360           |  16|   0|   16|          0|
    |stencil_buf_2_14_fu_364           |  16|   0|   16|          0|
    |stencil_buf_2_16_2_reg_5353       |  16|   0|   16|          0|
    |stencil_buf_2_1_fu_312            |  16|   0|   16|          0|
    |stencil_buf_2_2_fu_316            |  16|   0|   16|          0|
    |stencil_buf_2_3_fu_320            |  16|   0|   16|          0|
    |stencil_buf_2_4_fu_324            |  16|   0|   16|          0|
    |stencil_buf_2_5_fu_328            |  16|   0|   16|          0|
    |stencil_buf_2_6_fu_332            |  16|   0|   16|          0|
    |stencil_buf_2_7_fu_336            |  16|   0|   16|          0|
    |stencil_buf_2_7_load_reg_5265     |  16|   0|   16|          0|
    |stencil_buf_2_8_fu_340            |  16|   0|   16|          0|
    |stencil_buf_2_9_fu_344            |  16|   0|   16|          0|
    |stencil_buf_3_0_fu_372            |  16|   0|   16|          0|
    |stencil_buf_3_0_load_reg_5272     |  16|   0|   16|          0|
    |stencil_buf_3_0_s_fu_368          |  16|   0|   16|          0|
    |stencil_buf_3_10_fu_412           |  16|   0|   16|          0|
    |stencil_buf_3_11_fu_416           |  16|   0|   16|          0|
    |stencil_buf_3_12_fu_420           |  16|   0|   16|          0|
    |stencil_buf_3_13_fu_424           |  16|   0|   16|          0|
    |stencil_buf_3_14_fu_428           |  16|   0|   16|          0|
    |stencil_buf_3_16_2_reg_5360       |  16|   0|   16|          0|
    |stencil_buf_3_1_fu_376            |  16|   0|   16|          0|
    |stencil_buf_3_2_fu_380            |  16|   0|   16|          0|
    |stencil_buf_3_3_fu_384            |  16|   0|   16|          0|
    |stencil_buf_3_4_fu_388            |  16|   0|   16|          0|
    |stencil_buf_3_5_fu_392            |  16|   0|   16|          0|
    |stencil_buf_3_6_fu_396            |  16|   0|   16|          0|
    |stencil_buf_3_7_fu_400            |  16|   0|   16|          0|
    |stencil_buf_3_7_load_reg_5279     |  16|   0|   16|          0|
    |stencil_buf_3_8_fu_404            |  16|   0|   16|          0|
    |stencil_buf_3_9_fu_408            |  16|   0|   16|          0|
    |stencil_buf_4_0_fu_436            |  16|   0|   16|          0|
    |stencil_buf_4_0_load_reg_5286     |  16|   0|   16|          0|
    |stencil_buf_4_0_s_fu_432          |  16|   0|   16|          0|
    |stencil_buf_4_10_fu_476           |  16|   0|   16|          0|
    |stencil_buf_4_11_fu_480           |  16|   0|   16|          0|
    |stencil_buf_4_12_fu_484           |  16|   0|   16|          0|
    |stencil_buf_4_13_fu_488           |  16|   0|   16|          0|
    |stencil_buf_4_14_fu_492           |  16|   0|   16|          0|
    |stencil_buf_4_16_2_reg_5367       |  16|   0|   16|          0|
    |stencil_buf_4_1_fu_440            |  16|   0|   16|          0|
    |stencil_buf_4_2_fu_444            |  16|   0|   16|          0|
    |stencil_buf_4_3_fu_448            |  16|   0|   16|          0|
    |stencil_buf_4_4_fu_452            |  16|   0|   16|          0|
    |stencil_buf_4_5_fu_456            |  16|   0|   16|          0|
    |stencil_buf_4_6_fu_460            |  16|   0|   16|          0|
    |stencil_buf_4_7_fu_464            |  16|   0|   16|          0|
    |stencil_buf_4_7_load_reg_5293     |  16|   0|   16|          0|
    |stencil_buf_4_8_fu_468            |  16|   0|   16|          0|
    |stencil_buf_4_9_fu_472            |  16|   0|   16|          0|
    |stencil_buf_5_0_fu_500            |  16|   0|   16|          0|
    |stencil_buf_5_0_load_reg_5300     |  16|   0|   16|          0|
    |stencil_buf_5_0_s_fu_496          |  16|   0|   16|          0|
    |stencil_buf_5_10_fu_540           |  16|   0|   16|          0|
    |stencil_buf_5_11_fu_544           |  16|   0|   16|          0|
    |stencil_buf_5_12_fu_548           |  16|   0|   16|          0|
    |stencil_buf_5_13_fu_552           |  16|   0|   16|          0|
    |stencil_buf_5_14_fu_556           |  16|   0|   16|          0|
    |stencil_buf_5_16_2_reg_5374       |  16|   0|   16|          0|
    |stencil_buf_5_1_fu_504            |  16|   0|   16|          0|
    |stencil_buf_5_2_fu_508            |  16|   0|   16|          0|
    |stencil_buf_5_3_fu_512            |  16|   0|   16|          0|
    |stencil_buf_5_4_fu_516            |  16|   0|   16|          0|
    |stencil_buf_5_5_fu_520            |  16|   0|   16|          0|
    |stencil_buf_5_6_fu_524            |  16|   0|   16|          0|
    |stencil_buf_5_7_fu_528            |  16|   0|   16|          0|
    |stencil_buf_5_7_load_reg_5307     |  16|   0|   16|          0|
    |stencil_buf_5_8_fu_532            |  16|   0|   16|          0|
    |stencil_buf_5_9_fu_536            |  16|   0|   16|          0|
    |stencil_buf_6_0_fu_564            |  16|   0|   16|          0|
    |stencil_buf_6_0_load_reg_5314     |  16|   0|   16|          0|
    |stencil_buf_6_0_s_fu_560          |  16|   0|   16|          0|
    |stencil_buf_6_10_fu_604           |  16|   0|   16|          0|
    |stencil_buf_6_11_fu_608           |  16|   0|   16|          0|
    |stencil_buf_6_12_fu_612           |  16|   0|   16|          0|
    |stencil_buf_6_13_fu_616           |  16|   0|   16|          0|
    |stencil_buf_6_14_fu_620           |  16|   0|   16|          0|
    |stencil_buf_6_16_2_reg_5381       |  16|   0|   16|          0|
    |stencil_buf_6_1_fu_568            |  16|   0|   16|          0|
    |stencil_buf_6_2_fu_572            |  16|   0|   16|          0|
    |stencil_buf_6_3_fu_576            |  16|   0|   16|          0|
    |stencil_buf_6_4_fu_580            |  16|   0|   16|          0|
    |stencil_buf_6_5_fu_584            |  16|   0|   16|          0|
    |stencil_buf_6_6_fu_588            |  16|   0|   16|          0|
    |stencil_buf_6_7_fu_592            |  16|   0|   16|          0|
    |stencil_buf_6_7_load_reg_5321     |  16|   0|   16|          0|
    |stencil_buf_6_8_fu_596            |  16|   0|   16|          0|
    |stencil_buf_6_9_fu_600            |  16|   0|   16|          0|
    |stencil_buf_7_0_fu_628            |  16|   0|   16|          0|
    |stencil_buf_7_0_load_reg_5328     |  16|   0|   16|          0|
    |stencil_buf_7_0_s_fu_624          |  16|   0|   16|          0|
    |stencil_buf_7_10_fu_668           |  16|   0|   16|          0|
    |stencil_buf_7_11_fu_672           |  16|   0|   16|          0|
    |stencil_buf_7_12_fu_676           |  16|   0|   16|          0|
    |stencil_buf_7_13_fu_680           |  16|   0|   16|          0|
    |stencil_buf_7_14_fu_684           |  16|   0|   16|          0|
    |stencil_buf_7_16_2_reg_5388       |  16|   0|   16|          0|
    |stencil_buf_7_1_fu_632            |  16|   0|   16|          0|
    |stencil_buf_7_2_fu_636            |  16|   0|   16|          0|
    |stencil_buf_7_3_fu_640            |  16|   0|   16|          0|
    |stencil_buf_7_4_fu_644            |  16|   0|   16|          0|
    |stencil_buf_7_5_fu_648            |  16|   0|   16|          0|
    |stencil_buf_7_6_fu_652            |  16|   0|   16|          0|
    |stencil_buf_7_7_fu_656            |  16|   0|   16|          0|
    |stencil_buf_7_7_load_reg_5335     |  16|   0|   16|          0|
    |stencil_buf_7_8_fu_660            |  16|   0|   16|          0|
    |stencil_buf_7_9_fu_664            |  16|   0|   16|          0|
    |tile_index_dim0_reg_4975          |  32|   0|   32|          0|
    |tile_index_dim1_reg_4981          |  32|   0|   32|          0|
    |tmp_12_reg_5416                   |   1|   0|    1|          0|
    |tmp_13_reg_5421                   |   1|   0|    1|          0|
    |tmp_17_reg_5044                   |   3|   0|    3|          0|
    |tmp_19_reg_5055                   |   1|   0|    1|          0|
    |tmp_29_reg_5160                   |  10|   0|   10|          0|
    |tmp_32_1_reg_5151                 |   1|   0|    1|          0|
    |tmp_3_reg_5111                    |  11|   0|   14|          3|
    |tmp_42_reg_5165                   |   1|   0|    1|          0|
    |tmp_43_reg_5169                   |   1|   0|    1|          0|
    |tmp_44_reg_5178                   |   1|   0|    1|          0|
    |tmp_45_reg_5187                   |   1|   0|    1|          0|
    |tmp_46_reg_5196                   |   1|   0|    1|          0|
    |tmp_47_reg_5205                   |   1|   0|    1|          0|
    |tmp_4_reg_5120                    |  11|   0|   14|          3|
    |tmp_54_1_reg_5437                 |   1|   0|    1|          0|
    |tmp_54_2_reg_5452                 |   1|   0|    1|          0|
    |tmp_54_3_reg_5472                 |   1|   0|    1|          0|
    |tmp_54_4_reg_5492                 |   1|   0|    1|          0|
    |tmp_54_5_reg_5512                 |   1|   0|    1|          0|
    |tmp_54_6_reg_5532                 |   1|   0|    1|          0|
    |tmp_54_7_reg_5552                 |   1|   0|    1|          0|
    |tmp_55_2_reg_5457                 |   1|   0|    1|          0|
    |tmp_55_3_reg_5477                 |   1|   0|    1|          0|
    |tmp_55_4_reg_5497                 |   1|   0|    1|          0|
    |tmp_55_5_reg_5517                 |   1|   0|    1|          0|
    |tmp_55_6_reg_5537                 |   1|   0|    1|          0|
    |tmp_55_7_reg_5557                 |   1|   0|    1|          0|
    |tmp_5_reg_5011                    |  32|   0|   32|          0|
    |tmp_6_reg_5023                    |  32|   0|   32|          0|
    |tmp_7_reg_5049                    |  11|   0|   14|          3|
    |tmp_reg_4987                      |  31|   0|   32|          1|
    |tmp_s_reg_4999                    |  31|   0|   32|          1|
    |icmp1_reg_5131                    |   0|   1|    1|          0|
    |icmp_reg_5107                     |   0|   1|    1|          0|
    |or_cond1_1_reg_5581               |   0|   1|    1|          0|
    |or_cond1_2_reg_5600               |   0|   1|    1|          0|
    |or_cond1_3_reg_5619               |   0|   1|    1|          0|
    |or_cond1_4_reg_5638               |   0|   1|    1|          0|
    |or_cond1_5_reg_5657               |   0|   1|    1|          0|
    |or_cond1_6_reg_5676               |   0|   1|    1|          0|
    |or_cond1_7_reg_5695               |   0|   1|    1|          0|
    |or_cond1_reg_5562                 |   0|   1|    1|          0|
    |tmp_32_1_reg_5151                 |   0|   1|    1|          0|
    |tmp_42_reg_5165                   |   0|   1|    1|          0|
    |tmp_43_reg_5169                   |   0|   1|    1|          0|
    |tmp_44_reg_5178                   |   0|   1|    1|          0|
    |tmp_45_reg_5187                   |   0|   1|    1|          0|
    |tmp_46_reg_5196                   |   0|   1|    1|          0|
    |tmp_47_reg_5205                   |   0|   1|    1|          0|
    |tmp_4_reg_5120                    |   0|  11|   14|          3|
    |tmp_7_reg_5049                    |   0|  11|   14|          3|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |4046|  39| 4111|         26|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+---------------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |    Source Object    |    C Type    |
+---------------------+-----+-----+------------+---------------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_rst               |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_start             |  in |    1| ap_ctrl_hs |       compute       | return value |
|ap_done              | out |    1| ap_ctrl_hs |       compute       | return value |
|ap_idle              | out |    1| ap_ctrl_hs |       compute       | return value |
|ap_ready             | out |    1| ap_ctrl_hs |       compute       | return value |
|compute_flag         |  in |    1|   ap_none  |     compute_flag    |    scalar    |
|output_0_address0    | out |   10|  ap_memory |       output_0      |     array    |
|output_0_ce0         | out |    1|  ap_memory |       output_0      |     array    |
|output_0_we0         | out |    1|  ap_memory |       output_0      |     array    |
|output_0_d0          | out |   16|  ap_memory |       output_0      |     array    |
|output_1_address0    | out |   10|  ap_memory |       output_1      |     array    |
|output_1_ce0         | out |    1|  ap_memory |       output_1      |     array    |
|output_1_we0         | out |    1|  ap_memory |       output_1      |     array    |
|output_1_d0          | out |   16|  ap_memory |       output_1      |     array    |
|output_2_address0    | out |   10|  ap_memory |       output_2      |     array    |
|output_2_ce0         | out |    1|  ap_memory |       output_2      |     array    |
|output_2_we0         | out |    1|  ap_memory |       output_2      |     array    |
|output_2_d0          | out |   16|  ap_memory |       output_2      |     array    |
|output_3_address0    | out |   10|  ap_memory |       output_3      |     array    |
|output_3_ce0         | out |    1|  ap_memory |       output_3      |     array    |
|output_3_we0         | out |    1|  ap_memory |       output_3      |     array    |
|output_3_d0          | out |   16|  ap_memory |       output_3      |     array    |
|output_4_address0    | out |   10|  ap_memory |       output_4      |     array    |
|output_4_ce0         | out |    1|  ap_memory |       output_4      |     array    |
|output_4_we0         | out |    1|  ap_memory |       output_4      |     array    |
|output_4_d0          | out |   16|  ap_memory |       output_4      |     array    |
|output_5_address0    | out |   10|  ap_memory |       output_5      |     array    |
|output_5_ce0         | out |    1|  ap_memory |       output_5      |     array    |
|output_5_we0         | out |    1|  ap_memory |       output_5      |     array    |
|output_5_d0          | out |   16|  ap_memory |       output_5      |     array    |
|output_6_address0    | out |   10|  ap_memory |       output_6      |     array    |
|output_6_ce0         | out |    1|  ap_memory |       output_6      |     array    |
|output_6_we0         | out |    1|  ap_memory |       output_6      |     array    |
|output_6_d0          | out |   16|  ap_memory |       output_6      |     array    |
|output_7_address0    | out |   10|  ap_memory |       output_7      |     array    |
|output_7_ce0         | out |    1|  ap_memory |       output_7      |     array    |
|output_7_we0         | out |    1|  ap_memory |       output_7      |     array    |
|output_7_d0          | out |   16|  ap_memory |       output_7      |     array    |
|input_0_address0     | out |   10|  ap_memory |       input_0       |     array    |
|input_0_ce0          | out |    1|  ap_memory |       input_0       |     array    |
|input_0_q0           |  in |   16|  ap_memory |       input_0       |     array    |
|input_1_address0     | out |   10|  ap_memory |       input_1       |     array    |
|input_1_ce0          | out |    1|  ap_memory |       input_1       |     array    |
|input_1_q0           |  in |   16|  ap_memory |       input_1       |     array    |
|input_2_address0     | out |   10|  ap_memory |       input_2       |     array    |
|input_2_ce0          | out |    1|  ap_memory |       input_2       |     array    |
|input_2_q0           |  in |   16|  ap_memory |       input_2       |     array    |
|input_3_address0     | out |   10|  ap_memory |       input_3       |     array    |
|input_3_ce0          | out |    1|  ap_memory |       input_3       |     array    |
|input_3_q0           |  in |   16|  ap_memory |       input_3       |     array    |
|input_4_address0     | out |   10|  ap_memory |       input_4       |     array    |
|input_4_ce0          | out |    1|  ap_memory |       input_4       |     array    |
|input_4_q0           |  in |   16|  ap_memory |       input_4       |     array    |
|input_5_address0     | out |   10|  ap_memory |       input_5       |     array    |
|input_5_ce0          | out |    1|  ap_memory |       input_5       |     array    |
|input_5_q0           |  in |   16|  ap_memory |       input_5       |     array    |
|input_6_address0     | out |   10|  ap_memory |       input_6       |     array    |
|input_6_ce0          | out |    1|  ap_memory |       input_6       |     array    |
|input_6_q0           |  in |   16|  ap_memory |       input_6       |     array    |
|input_7_address0     | out |   10|  ap_memory |       input_7       |     array    |
|input_7_ce0          | out |    1|  ap_memory |       input_7       |     array    |
|input_7_q0           |  in |   16|  ap_memory |       input_7       |     array    |
|tile_index           |  in |   32|   ap_none  |      tile_index     |    scalar    |
|tile_num_dim0        |  in |   32|   ap_none  |    tile_num_dim0    |    scalar    |
|var_blur_y_extent_0  |  in |   32|   ap_none  | var_blur_y_extent_0 |    scalar    |
|var_blur_y_extent_1  |  in |   32|   ap_none  | var_blur_y_extent_1 |    scalar    |
|var_blur_y_min_0     |  in |   32|   ap_none  |   var_blur_y_min_0  |    scalar    |
|var_blur_y_min_1     |  in |   32|   ap_none  |   var_blur_y_min_1  |    scalar    |
+---------------------+-----+-----+------------+---------------------+--------------+

