TimeQuest Timing Analyzer report for rgb2vga
Sun Nov 23 00:14:01 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 15. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 39. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Output Enable Times
 51. Minimum Output Enable Times
 52. Output Disable Times
 53. Minimum Output Disable Times
 54. Slow 1200mV 0C Model Metastability Report
 55. Fast 1200mV 0C Model Setup Summary
 56. Fast 1200mV 0C Model Hold Summary
 57. Fast 1200mV 0C Model Recovery Summary
 58. Fast 1200mV 0C Model Removal Summary
 59. Fast 1200mV 0C Model Minimum Pulse Width Summary
 60. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 62. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 63. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 64. Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Output Enable Times
 74. Minimum Output Enable Times
 75. Output Disable Times
 76. Minimum Output Disable Times
 77. Fast 1200mV 0C Model Metastability Report
 78. Multicorner Timing Analysis Summary
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Board Trace Model Assignments
 84. Input Transition Times
 85. Signal Integrity Metrics (Slow 1200mv 0c Model)
 86. Signal Integrity Metrics (Slow 1200mv 85c Model)
 87. Signal Integrity Metrics (Fast 1200mv 0c Model)
 88. Setup Transfers
 89. Hold Transfers
 90. Recovery Transfers
 91. Removal Transfers
 92. Report TCCS
 93. Report RSKM
 94. Unconstrained Paths
 95. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; rgb2vga                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; rgb2vga.out.sdc ; OK     ; Sun Nov 23 00:13:59 2014 ;
+-----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; CLOCK_50                                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 8.730  ; 114.55 MHz ; 0.000 ; 4.365  ; 50.00      ; 55        ; 126         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[0] } ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000 ; 19.841 ; 50.00      ; 125       ; 63          ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[1] } ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 120.18 MHz ; 120.18 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 247.28 MHz ; 247.28 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.409  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 35.638 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.215 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.358 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                    ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.115 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 1.229 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.104  ; 0.000         ;
; CLOCK_50                                          ; 9.835  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.589 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                           ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.409 ; genlock:inst8|dac_step[1]             ; D1                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.404     ; 2.897      ;
; 0.409 ; genlock:inst8|dac_step[2]             ; D2                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.404     ; 2.897      ;
; 0.410 ; genlock:inst8|dac_step[0]             ; D0                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.897      ;
; 0.538 ; sdram:inst|SdrDat[6]                  ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.385     ; 2.787      ;
; 0.538 ; sdram:inst|SdrDat[5]                  ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.385     ; 2.787      ;
; 0.540 ; sdram:inst|SdrCmd[2]                  ; DRAM_RAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.383     ; 2.787      ;
; 0.540 ; sdram:inst|SdrCmd[1]                  ; DRAM_CAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.383     ; 2.787      ;
; 0.544 ; sdram:inst|SdrCmd[0]                  ; DRAM_WE_N                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.379     ; 2.787      ;
; 0.548 ; sdram:inst|SdrAdr[10]                 ; DRAM_ADDR[10]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.375     ; 2.787      ;
; 0.549 ; sdram:inst|SdrAdr[0]                  ; DRAM_ADDR[0]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.374     ; 2.787      ;
; 0.549 ; sdram:inst|SdrAdr[9]                  ; DRAM_ADDR[9]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.374     ; 2.787      ;
; 0.550 ; sdram:inst|SdrDat[15]                 ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.373     ; 2.787      ;
; 0.550 ; sdram:inst|SdrDat[4]                  ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.373     ; 2.787      ;
; 0.552 ; sdram:inst|SdrDat[0]                  ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.371     ; 2.787      ;
; 0.552 ; sdram:inst|SdrDat[1]                  ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.371     ; 2.787      ;
; 0.555 ; sdram:inst|SdrAdr[11]                 ; DRAM_ADDR[11]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.368     ; 2.787      ;
; 0.622 ; sdram:inst|SdrAdr[4]                  ; DRAM_ADDR[4]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.393     ; 2.695      ;
; 0.623 ; sdram:inst|SdrDat[14]                 ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.695      ;
; 0.623 ; sdram:inst|SdrDat[13]                 ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.695      ;
; 0.623 ; sdram:inst|SdrDat[11]                 ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.695      ;
; 0.623 ; sdram:inst|SdrDat[10]                 ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.695      ;
; 0.623 ; sdram:inst|SdrDat[9]                  ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.695      ;
; 0.624 ; sdram:inst|SdrAdr[1]                  ; DRAM_ADDR[1]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.391     ; 2.695      ;
; 0.624 ; sdram:inst|SdrBa1                     ; DRAM_BA[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.391     ; 2.695      ;
; 0.624 ; sdram:inst|SdrDat[8]                  ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.391     ; 2.695      ;
; 0.624 ; sdram:inst|SdrAdr[2]                  ; DRAM_ADDR[2]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.391     ; 2.695      ;
; 0.625 ; sdram:inst|SdrBa0                     ; DRAM_BA[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.390     ; 2.695      ;
; 0.625 ; sdram:inst|SdrDat[2]                  ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.390     ; 2.695      ;
; 0.625 ; sdram:inst|SdrAdr[6]                  ; DRAM_ADDR[6]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.390     ; 2.695      ;
; 0.625 ; sdram:inst|SdrAdr[5]                  ; DRAM_ADDR[5]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.390     ; 2.695      ;
; 0.625 ; sdram:inst|SdrAdr[3]                  ; DRAM_ADDR[3]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.390     ; 2.695      ;
; 0.626 ; sdram:inst|SdrDat[7]                  ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.389     ; 2.695      ;
; 0.627 ; sdram:inst|SdrLdq                     ; DRAM_DQM[1]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.695      ;
; 0.627 ; sdram:inst|SdrLdq~_Duplicate_1        ; DRAM_DQM[0]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.695      ;
; 0.627 ; sdram:inst|SdrDat[12]                 ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.695      ;
; 0.627 ; sdram:inst|SdrAdr[7]                  ; DRAM_ADDR[7]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.695      ;
; 0.645 ; sdram:inst|SdrAdr[8]                  ; DRAM_ADDR[8]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.372     ; 2.693      ;
; 0.647 ; sdram:inst|SdrAdr[12]                 ; DRAM_ADDR[12]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.370     ; 2.693      ;
; 0.649 ; sdram:inst|SdrDat[3]                  ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.368     ; 2.693      ;
; 0.649 ; sdram:inst|SdrDat[6]~en               ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.372     ; 2.689      ;
; 0.649 ; sdram:inst|SdrDat[5]~en               ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.372     ; 2.689      ;
; 0.661 ; sdram:inst|SdrDat[15]~en              ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.360     ; 2.689      ;
; 0.661 ; sdram:inst|SdrDat[4]~en               ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.360     ; 2.689      ;
; 0.663 ; sdram:inst|SdrDat[0]~en               ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.358     ; 2.689      ;
; 0.663 ; sdram:inst|SdrDat[1]~en               ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.358     ; 2.689      ;
; 0.759 ; sdram:inst|SdrDat[3]~en               ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.355     ; 2.596      ;
; 0.766 ; sdram:inst|SdrDat[14]~en              ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.548      ;
; 0.766 ; sdram:inst|SdrDat[13]~en              ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.548      ;
; 0.766 ; sdram:inst|SdrDat[11]~en              ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.548      ;
; 0.766 ; sdram:inst|SdrDat[10]~en              ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.548      ;
; 0.766 ; sdram:inst|SdrDat[9]~en               ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.548      ;
; 0.767 ; sdram:inst|SdrDat[8]~en               ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.395     ; 2.548      ;
; 0.768 ; sdram:inst|SdrDat[2]~en               ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.394     ; 2.548      ;
; 0.769 ; sdram:inst|SdrDat[7]~en               ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.393     ; 2.548      ;
; 0.770 ; sdram:inst|SdrDat[12]~en              ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.548      ;
; 1.649 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 7.014      ;
; 1.753 ; genlock:inst8|brown[7]                ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.087     ; 6.885      ;
; 1.754 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.909      ;
; 1.774 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.087     ; 6.864      ;
; 1.801 ; genlock:inst8|brown[1]                ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.087     ; 6.837      ;
; 1.858 ; genlock:inst8|\process_pixel:pixel[1] ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.087     ; 6.780      ;
; 1.870 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.087     ; 6.768      ;
; 1.892 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.771      ;
; 1.999 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 6.655      ;
; 2.005 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 6.649      ;
; 2.044 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 6.612      ;
; 2.050 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 6.606      ;
; 2.077 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.586      ;
; 2.083 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.580      ;
; 2.111 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrCmd[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.100     ; 6.419      ;
; 2.125 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.530      ;
; 2.131 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.524      ;
; 2.137 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 6.517      ;
; 2.143 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 6.511      ;
; 2.149 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 6.507      ;
; 2.155 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 6.501      ;
; 2.176 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 6.480      ;
; 2.182 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 6.474      ;
; 2.211 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 6.439      ;
; 2.213 ; genlock:inst8|vcount[3]               ; genlock:inst8|\process_pixel:a_pixel[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 6.454      ;
; 2.238 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.425      ;
; 2.243 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 6.413      ;
; 2.244 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.419      ;
; 2.246 ; genlock:inst8|vcount[3]               ; genlock:inst8|\process_pixel:a_pixel[3]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.073     ; 6.406      ;
; 2.246 ; genlock:inst8|vcount[3]               ; genlock:inst8|\process_pixel:a_pixel[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.073     ; 6.406      ;
; 2.246 ; genlock:inst8|vcount[3]               ; genlock:inst8|\process_pixel:a_pixel[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.073     ; 6.406      ;
; 2.249 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 6.407      ;
; 2.251 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[4]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 6.399      ;
; 2.265 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[3]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 6.402      ;
; 2.265 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 6.402      ;
; 2.265 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 6.402      ;
; 2.267 ; genlock:inst8|vcount[3]               ; genlock:inst8|\process_pixel:a_pixel[4]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 6.400      ;
; 2.287 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 6.369      ;
; 2.291 ; input_detect:inst2|peak[1]            ; input_detect:inst2|hcount[10]             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 6.371      ;
; 2.291 ; input_detect:inst2|peak[1]            ; input_detect:inst2|hcount[11]             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 6.371      ;
; 2.293 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 6.363      ;
; 2.298 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 6.356      ;
; 2.326 ; genlock:inst8|brown[7]                ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 6.328      ;
; 2.352 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 6.295      ;
; 2.355 ; genlock:inst8|column[0]               ; genlock:inst8|\process_pixel:a_pixel[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.074     ; 6.296      ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                               ;
+--------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 35.638 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.982      ;
; 35.639 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.981      ;
; 35.806 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.814      ;
; 35.912 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.708      ;
; 35.915 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.705      ;
; 35.920 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.700      ;
; 35.921 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.699      ;
; 35.921 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.699      ;
; 35.927 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.693      ;
; 35.928 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.692      ;
; 35.928 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.692      ;
; 35.929 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.691      ;
; 35.936 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.684      ;
; 35.943 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.677      ;
; 35.945 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.670      ;
; 35.953 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.667      ;
; 35.959 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.656      ;
; 35.980 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.639      ;
; 36.031 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.588      ;
; 36.049 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.571      ;
; 36.059 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.561      ;
; 36.059 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.561      ;
; 36.059 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.561      ;
; 36.060 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.560      ;
; 36.060 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.560      ;
; 36.060 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.560      ;
; 36.060 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.560      ;
; 36.060 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.560      ;
; 36.061 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.559      ;
; 36.061 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.559      ;
; 36.086 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.534      ;
; 36.087 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.533      ;
; 36.087 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.533      ;
; 36.095 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.525      ;
; 36.109 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.506      ;
; 36.154 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.465      ;
; 36.184 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.431      ;
; 36.186 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.434      ;
; 36.187 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.433      ;
; 36.188 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.432      ;
; 36.188 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.432      ;
; 36.196 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.424      ;
; 36.209 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.411      ;
; 36.210 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.410      ;
; 36.210 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.410      ;
; 36.217 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.403      ;
; 36.226 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.394      ;
; 36.227 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.393      ;
; 36.227 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.393      ;
; 36.228 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.392      ;
; 36.228 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.392      ;
; 36.231 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.384      ;
; 36.232 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.383      ;
; 36.232 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.383      ;
; 36.237 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.383      ;
; 36.238 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.382      ;
; 36.238 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.382      ;
; 36.240 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.375      ;
; 36.245 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.375      ;
; 36.247 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.373      ;
; 36.248 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.372      ;
; 36.248 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.372      ;
; 36.250 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.370      ;
; 36.250 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.370      ;
; 36.250 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.370      ;
; 36.250 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.370      ;
; 36.250 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.370      ;
; 36.250 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.370      ;
; 36.250 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.370      ;
; 36.250 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.370      ;
; 36.250 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.370      ;
; 36.250 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.370      ;
; 36.250 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.365      ;
; 36.251 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.364      ;
; 36.251 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.364      ;
; 36.253 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.367      ;
; 36.255 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.365      ;
; 36.256 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.363      ;
; 36.257 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.362      ;
; 36.257 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.362      ;
; 36.257 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.363      ;
; 36.257 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.363      ;
; 36.257 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.363      ;
; 36.257 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.363      ;
; 36.257 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.363      ;
; 36.257 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.363      ;
; 36.257 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.363      ;
; 36.257 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.363      ;
; 36.257 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.363      ;
; 36.257 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.363      ;
; 36.259 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.356      ;
; 36.265 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.058     ; 3.354      ;
; 36.318 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.302      ;
; 36.318 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.302      ;
; 36.318 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.302      ;
; 36.318 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.302      ;
; 36.318 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.302      ;
; 36.318 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.302      ;
; 36.318 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.302      ;
; 36.318 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.057     ; 3.302      ;
+--------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.215 ; sdram:inst|pixelOut[6]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 0.789      ;
; 0.246 ; sdram:inst|colLoadNr[0]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.816      ;
; 0.289 ; sdram:inst|colLoadNr[1]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.859      ;
; 0.290 ; sdram:inst|colLoadNr[6]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.860      ;
; 0.292 ; sdram:inst|colLoadNr[2]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.862      ;
; 0.298 ; sdram:inst|pixelOut[7]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 0.872      ;
; 0.298 ; genlock:inst8|pixel_out[7]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.866      ;
; 0.300 ; sdram:inst|colLoadNr[3]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.870      ;
; 0.303 ; genlock:inst8|pixel_out[6]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.871      ;
; 0.306 ; sdram:inst|pixelOut[8]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 0.880      ;
; 0.311 ; sdram:inst|pixelOut[3]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 0.885      ;
; 0.315 ; sdram:inst|pixelOut[4]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 0.889      ;
; 0.320 ; genlock:inst8|col_number[1]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 0.912      ;
; 0.321 ; sdram:inst|colLoadNr[8]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.891      ;
; 0.321 ; sdram:inst|pixelOut[13]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 0.895      ;
; 0.325 ; sdram:inst|colLoadNr[7]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.895      ;
; 0.331 ; sdram:inst|pixelOut[2]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 0.905      ;
; 0.333 ; sdram:inst|pixelOut[0]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 0.907      ;
; 0.335 ; genlock:inst8|col_number[0]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 0.927      ;
; 0.340 ; sdram:inst|colLoadNr[4]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.910      ;
; 0.347 ; genlock:inst8|pixel_out[5]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.915      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Null   ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Init   ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Idle   ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst8|artifact_mode             ; genlock:inst8|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrLdq~_Duplicate_2          ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; input_detect:inst2|sync                 ; input_detect:inst2|sync                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst8|decimator[0]              ; genlock:inst8|decimator[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst8|decimator[1]              ; genlock:inst8|decimator[1]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst8|decimator[2]              ; genlock:inst8|decimator[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; vgaout:inst7|load_req                   ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; input_detect:inst2|sync_level           ; input_detect:inst2|sync_level                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; genlock:inst8|frame[0]                  ; genlock:inst8|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; input_detect:inst2|hcount[13]           ; input_detect:inst2|hcount[13]                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; input_detect:inst2|video_active         ; input_detect:inst2|video_active                                                                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; genlock:inst8|vcount[0]                 ; genlock:inst8|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; genlock:inst8|hcount[0]                 ; genlock:inst8|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.374 ; genlock:inst8|frame[0]                  ; genlock:inst8|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.592      ;
; 0.377 ; sdram:inst|SdrRoutineSeq[11]            ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.596      ;
; 0.382 ; genlock:inst8|\process_pixel:c_pixel[1] ; genlock:inst8|pixel_out[1]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.601      ;
; 0.397 ; genlock:inst8|hcount[13]                ; genlock:inst8|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.616      ;
; 0.441 ; sdram:inst|SdrRoutine.SdrRoutine_Idle   ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.660      ;
; 0.442 ; sdram:inst|pixelOut[15]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.003      ;
; 0.449 ; sdram:inst|pixelOut[5]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.010      ;
; 0.451 ; sdram:inst|pixelOut[10]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.012      ;
; 0.463 ; sdram:inst|pixelOut[12]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.024      ;
; 0.470 ; sdram:inst|pixelOut[9]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.031      ;
; 0.477 ; sdram:inst|pixelOut[11]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.038      ;
; 0.489 ; sdram:inst|pixelOut[1]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.050      ;
; 0.518 ; input_detect:inst2|sync_level           ; genlock:inst8|sync_level                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.736      ;
; 0.540 ; genlock:inst8|pixel_out[3]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.117      ;
; 0.543 ; sdram:inst|pixelOut[14]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.104      ;
; 0.547 ; sdram:inst|refreshDelayCounter[11]      ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.766      ;
; 0.547 ; genlock:inst8|col_number[2]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 1.139      ;
; 0.548 ; sdram:inst|refreshDelayCounter[1]       ; sdram:inst|refreshDelayCounter[1]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.548 ; sdram:inst|refreshDelayCounter[15]      ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.549 ; sdram:inst|refreshDelayCounter[13]      ; sdram:inst|refreshDelayCounter[13]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.768      ;
; 0.549 ; sdram:inst|refreshDelayCounter[23]      ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.768      ;
; 0.550 ; sdram:inst|refreshDelayCounter[5]       ; sdram:inst|refreshDelayCounter[5]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; sdram:inst|refreshDelayCounter[12]      ; sdram:inst|refreshDelayCounter[12]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; genlock:inst8|column[9]                 ; genlock:inst8|col_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.551 ; sdram:inst|refreshDelayCounter[14]      ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; sdram:inst|refreshDelayCounter[21]      ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.553 ; sdram:inst|refreshDelayCounter[4]       ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; sdram:inst|refreshDelayCounter[22]      ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; genlock:inst8|pixel_out[2]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.131      ;
; 0.554 ; genlock:inst8|col_number[3]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 1.146      ;
; 0.555 ; sdram:inst|SdrAddress[11]               ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.775      ;
; 0.555 ; genlock:inst8|\process_pixel:c_pixel[6] ; genlock:inst8|pixel_out[5]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.774      ;
; 0.559 ; genlock:inst8|vcount[11]                ; genlock:inst8|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; sdram:inst|SdrRoutineSeq[10]            ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; genlock:inst8|vcount[10]                ; genlock:inst8|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; genlock:inst8|vcount[12]                ; genlock:inst8|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; genlock:inst8|vcount[13]                ; genlock:inst8|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; sdram:inst|SdrRoutineSeq[9]             ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; genlock:inst8|pixel_out[1]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 1.153      ;
; 0.567 ; HSYNC                                   ; input_detect:inst2|sync_down[10]                                                                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.410      ; 2.134      ;
; 0.567 ; HSYNC                                   ; input_detect:inst2|sync_down[11]                                                                          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.410      ; 2.134      ;
; 0.567 ; sdram:inst|SdrAddress[9]                ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; genlock:inst8|hcount[12]                ; genlock:inst8|hcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.786      ;
; 0.568 ; sdram:inst|SdrAddress[1]                ; sdram:inst|SdrAddress[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; sdram:inst|SdrAddress[15]               ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; genlock:inst8|hcount[4]                 ; genlock:inst8|hcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; genlock:inst8|col_number[6]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 1.161      ;
; 0.570 ; genlock:inst8|vcount[3]                 ; genlock:inst8|vcount[3]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; sdram:inst|SdrAddress[5]                ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; sdram:inst|SdrAddress[13]               ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; sdram:inst|SdrAddress[17]               ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; sdram:inst|colStoreNr[1]                ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; genlock:inst8|hcount[2]                 ; genlock:inst8|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; genlock:inst8|hcount[6]                 ; genlock:inst8|hcount[6]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; genlock:inst8|hcount[11]                ; genlock:inst8|hcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; genlock:inst8|col_number[9]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 1.162      ;
; 0.571 ; sdram:inst|SdrRoutineSeq[1]             ; sdram:inst|SdrRoutineSeq[1]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; genlock:inst8|vcount[2]                 ; genlock:inst8|vcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; sdram:inst|SdrAddress[10]               ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; sdram:inst|SdrAddress[12]               ; sdram:inst|SdrAddress[12]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; sdram:inst|SdrAddress[18]               ; sdram:inst|SdrAddress[18]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; sdram:inst|colStoreNr[6]                ; sdram:inst|colStoreNr[6]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; sdram:inst|colStoreNr[8]                ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                               ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.358 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.508 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.727      ;
; 0.552 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.771      ;
; 0.558 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.777      ;
; 0.561 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.780      ;
; 0.573 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.791      ;
; 0.575 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.793      ;
; 0.577 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.795      ;
; 0.577 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.795      ;
; 0.579 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.797      ;
; 0.579 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.797      ;
; 0.582 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.800      ;
; 0.582 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.800      ;
; 0.582 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.800      ;
; 0.590 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.808      ;
; 0.601 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.819      ;
; 0.700 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.919      ;
; 0.716 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.934      ;
; 0.734 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.952      ;
; 0.752 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.970      ;
; 0.768 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.986      ;
; 0.833 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.051      ;
; 0.848 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.066      ;
; 0.849 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.067      ;
; 0.850 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.068      ;
; 0.852 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.070      ;
; 0.854 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.072      ;
; 0.856 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.074      ;
; 0.862 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.082      ;
; 0.864 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.082      ;
; 0.866 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.084      ;
; 0.868 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.086      ;
; 0.868 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.086      ;
; 0.869 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.087      ;
; 0.870 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.088      ;
; 0.870 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.088      ;
; 0.871 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.089      ;
; 0.872 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.090      ;
; 0.880 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.098      ;
; 0.896 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.114      ;
; 0.943 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.161      ;
; 0.959 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.177      ;
; 0.960 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.178      ;
; 0.962 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.180      ;
; 0.964 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.182      ;
; 0.966 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.184      ;
; 0.966 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.184      ;
; 0.968 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.186      ;
; 0.976 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.194      ;
; 0.977 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.195      ;
; 0.980 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.198      ;
; 0.982 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.200      ;
; 0.982 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.200      ;
; 0.983 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.201      ;
; 0.984 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.202      ;
; 0.990 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.208      ;
; 0.990 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.208      ;
; 0.991 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.210      ;
; 0.993 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.215      ;
; 0.997 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.215      ;
; 0.998 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.220      ;
; 1.004 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.222      ;
; 1.006 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.224      ;
; 1.026 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.244      ;
; 1.026 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.244      ;
; 1.045 ; vgaout:inst7|hcount[10] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.264      ;
; 1.048 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.270      ;
; 1.052 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.270      ;
; 1.055 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.273      ;
; 1.057 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.275      ;
; 1.069 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.287      ;
; 1.071 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.289      ;
; 1.076 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.294      ;
; 1.076 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.294      ;
; 1.078 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.296      ;
; 1.080 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.298      ;
; 1.086 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.308      ;
; 1.086 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.304      ;
; 1.088 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.310      ;
; 1.088 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.306      ;
; 1.092 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.311      ;
; 1.093 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.311      ;
; 1.094 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.312      ;
; 1.094 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.312      ;
; 1.095 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.314      ;
; 1.095 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.314      ;
; 1.096 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.314      ;
; 1.100 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.318      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                           ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.115 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.551      ;
; 4.125 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.541      ;
; 4.125 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.541      ;
; 4.125 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 4.541      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.138 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 4.525      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.498 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.152      ;
; 4.521 ; genlock:inst8|vblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.129      ;
; 4.521 ; genlock:inst8|vblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.129      ;
; 4.521 ; genlock:inst8|vblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 4.129      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 4.534 ; genlock:inst8|vblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 4.113      ;
; 6.403 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.072     ; 2.250      ;
; 6.719 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 1.937      ;
; 6.887 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 1.769      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
; 7.086 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.576      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.229 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.336 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.579      ;
; 1.619 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.831      ;
; 1.842 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 2.050      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.692 ; genlock:inst8|vblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 3.926      ;
; 3.719 ; genlock:inst8|vblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.957      ;
; 3.719 ; genlock:inst8|vblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.957      ;
; 3.719 ; genlock:inst8|vblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.957      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 3.735 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.973      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.092 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 4.309      ;
; 4.119 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.340      ;
; 4.119 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.340      ;
; 4.119 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.340      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
; 4.146 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 4.367      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.104 ; 4.334        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.106 ; 4.336        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.106 ; 4.336        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[12]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[13]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[14]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[15]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[16]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[17]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[18]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[19]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[20]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[21]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[22]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|refreshDelayCounter[23]                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[0]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[1]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[3]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[4]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[0]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[4]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[0]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[10]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[1]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[2]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[3]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[4]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[5]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[6]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[7]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[8]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[9]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[0]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[1]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[2]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|frame[0]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[0]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[0]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[4]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hblank                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[0]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[1]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[5]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[6]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[7]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[0]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[0]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[4]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[0]                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[1]                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[2]                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|shrink                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|store_req                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|sync_level                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[1]                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[4]                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vblank                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[0]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[10]                                                                             ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[11]                                                                             ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[12]                                                                             ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[13]                                                                             ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[1]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[2]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[3]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[4]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[5]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[6]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[7]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[8]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[9]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[10]                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[11]                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[2]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[9]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_level                                                                             ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|video_active                                                                           ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[12]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[13]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[14]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[15]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[16]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[17]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[18]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[19]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[20]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[21]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[22]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[23]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[0]                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[10]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutineSeq[11]                                                                              ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.859  ; 9.859        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.598 ; 19.828       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.616 ; 19.846       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.823 ; 19.823       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                   ;
; 19.823 ; 19.823       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                     ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|videov|clk                                                                                          ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vsync|clk                                                                                           ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst1|altsyncram_component|auto_generated|ram_block1a0|clk1                                               ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|deinterlace|clk                                                                                     ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[0]|clk                                                                                       ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[10]|clk                                                                                      ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[11]|clk                                                                                      ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[12]|clk                                                                                      ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[13]|clk                                                                                      ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[1]|clk                                                                                       ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[2]|clk                                                                                       ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[3]|clk                                                                                       ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[4]|clk                                                                                       ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[5]|clk                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.638 ; 4.983 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.984 ; 5.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 5.110 ; 5.432 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.289 ; 4.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.203 ; 4.659 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.277 ; 4.725 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.727 ; 4.176 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.859 ; 4.279 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.978 ; 4.432 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.111 ; 4.551 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.142 ; 4.600 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.762 ; 4.199 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.100 ; 4.604 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.063 ; 4.559 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.095 ; 4.580 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.125 ; 4.610 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.712 ; 4.150 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.281 ; 4.798 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.289 ; 4.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.781 ; 4.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 4.037 ; 4.480 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.753 ; 4.206 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 4.005 ; 4.504 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 4.077 ; 4.605 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 4.499 ; 5.036 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 6.922 ; 7.025 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 3.053 ; 3.161 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -3.775 ; -4.140 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -4.082 ; -4.499 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -3.853 ; -4.183 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -3.022 ; -3.440 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.497 ; -3.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.579 ; -4.015 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -3.037 ; -3.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -3.167 ; -3.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -3.278 ; -3.711 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -3.408 ; -3.826 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -3.439 ; -3.874 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -3.070 ; -3.488 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -3.395 ; -3.876 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.359 ; -3.833 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.389 ; -3.853 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.419 ; -3.882 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -3.022 ; -3.440 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.566 ; -4.062 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -3.573 ; -4.081 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -3.092 ; -3.499 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -3.333 ; -3.756 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -3.061 ; -3.494 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -3.315 ; -3.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -3.309 ; -3.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -3.789 ; -4.312 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -1.658 ; -1.756 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.991 ; -2.112 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.144 ; 3.209 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.145 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.145 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.071 ; 3.042 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.070 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.997 ; 2.969 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.974 ; 2.952 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.070 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.071 ; 3.042 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.064 ; 3.035 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.972 ; 2.950 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.067 ; 3.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.067 ; 3.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.970 ; 2.948 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.069 ; 3.040 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.993 ; 2.965 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.069 ; 3.040 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.075 ; 3.046 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.744 ; 2.809 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.745 ; 2.810 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.745 ; 2.810 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.572 ; 2.550 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.670 ; 2.641 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.596 ; 2.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.596 ; 2.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.595 ; 2.567 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.597 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.594 ; 2.566 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.595 ; 2.567 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.593 ; 2.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.574 ; 2.552 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.670 ; 2.641 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.671 ; 2.642 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.664 ; 2.635 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.572 ; 2.550 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.595 ; 2.567 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.595 ; 2.567 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.596 ; 2.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.679 ; 2.650 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.570 ; 2.548 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.667 ; 2.638 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.667 ; 2.638 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.594 ; 2.566 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.570 ; 2.548 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.670 ; 2.641 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.681 ; 2.652 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.681 ; 2.652 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.594 ; 2.566 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.596 ; 2.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.596 ; 2.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.597 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.597 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.593 ; 2.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.597 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.597 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.670 ; 2.641 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.593 ; 2.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.593 ; 2.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.593 ; 2.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.679 ; 2.650 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.675 ; 2.646 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.802 ; 2.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.898 ; 2.825 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.898 ; 2.825 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.817 ; 2.738 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.802 ; 2.738 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.900 ; 2.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.912 ; 2.839 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.912 ; 2.839 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.816 ; 2.737 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.818 ; 2.739 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.819 ; 2.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.819 ; 2.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.819 ; 2.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.815 ; 2.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.819 ; 2.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.819 ; 2.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.900 ; 2.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.404 ; 2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.500 ; 2.427 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.500 ; 2.427 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.419 ; 2.340 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.404 ; 2.340 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.503 ; 2.430 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.514 ; 2.441 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.514 ; 2.441 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.419 ; 2.340 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.421 ; 2.342 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.421 ; 2.342 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.422 ; 2.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.422 ; 2.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.418 ; 2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.422 ; 2.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.422 ; 2.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.503 ; 2.430 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.770     ; 2.849     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.883     ; 2.956     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.883     ; 2.956     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.772     ; 2.851     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.796     ; 2.860     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.885     ; 2.958     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.897     ; 2.970     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.897     ; 2.970     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.771     ; 2.850     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.773     ; 2.852     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.774     ; 2.853     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.774     ; 2.853     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.774     ; 2.853     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.770     ; 2.849     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.774     ; 2.853     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.774     ; 2.853     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.885     ; 2.958     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.372     ; 2.451     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.482     ; 2.555     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.482     ; 2.555     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.373     ; 2.452     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.395     ; 2.459     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.485     ; 2.558     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.496     ; 2.569     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.496     ; 2.569     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.373     ; 2.452     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.375     ; 2.454     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.375     ; 2.454     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.376     ; 2.455     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.376     ; 2.455     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.372     ; 2.451     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.376     ; 2.455     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.376     ; 2.455     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.485     ; 2.558     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 131.94 MHz ; 131.94 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 274.73 MHz ; 274.73 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 1.151  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 36.042 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.215 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.312 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.565 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 1.121 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.107  ; 0.000         ;
; CLOCK_50                                          ; 9.818  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.585 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.151 ; genlock:inst8|dac_step[1]             ; D1                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.024     ; 2.535      ;
; 1.151 ; genlock:inst8|dac_step[2]             ; D2                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.024     ; 2.535      ;
; 1.152 ; genlock:inst8|dac_step[0]             ; D0                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.023     ; 2.535      ;
; 1.242 ; sdram:inst|SdrDat[6]                  ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.455      ;
; 1.242 ; sdram:inst|SdrDat[5]                  ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.455      ;
; 1.245 ; sdram:inst|SdrCmd[2]                  ; DRAM_RAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.455      ;
; 1.245 ; sdram:inst|SdrCmd[1]                  ; DRAM_CAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.455      ;
; 1.248 ; sdram:inst|SdrCmd[0]                  ; DRAM_WE_N                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.007     ; 2.455      ;
; 1.253 ; sdram:inst|SdrAdr[0]                  ; DRAM_ADDR[0]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.002     ; 2.455      ;
; 1.253 ; sdram:inst|SdrDat[15]                 ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.002     ; 2.455      ;
; 1.253 ; sdram:inst|SdrDat[4]                  ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.002     ; 2.455      ;
; 1.253 ; sdram:inst|SdrAdr[10]                 ; DRAM_ADDR[10]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.002     ; 2.455      ;
; 1.253 ; sdram:inst|SdrAdr[9]                  ; DRAM_ADDR[9]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.002     ; 2.455      ;
; 1.258 ; sdram:inst|SdrDat[0]                  ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.997     ; 2.455      ;
; 1.258 ; sdram:inst|SdrDat[1]                  ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.997     ; 2.455      ;
; 1.259 ; sdram:inst|SdrAdr[11]                 ; DRAM_ADDR[11]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.996     ; 2.455      ;
; 1.343 ; sdram:inst|SdrDat[14]                 ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.353      ;
; 1.343 ; sdram:inst|SdrDat[13]                 ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.353      ;
; 1.343 ; sdram:inst|SdrDat[11]                 ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.353      ;
; 1.343 ; sdram:inst|SdrDat[10]                 ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.353      ;
; 1.343 ; sdram:inst|SdrAdr[4]                  ; DRAM_ADDR[4]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.353      ;
; 1.344 ; sdram:inst|SdrAdr[1]                  ; DRAM_ADDR[1]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.353      ;
; 1.344 ; sdram:inst|SdrBa1                     ; DRAM_BA[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.353      ;
; 1.344 ; sdram:inst|SdrDat[8]                  ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.353      ;
; 1.344 ; sdram:inst|SdrDat[9]                  ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.353      ;
; 1.344 ; sdram:inst|SdrAdr[2]                  ; DRAM_ADDR[2]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.353      ;
; 1.344 ; sdram:inst|SdrDat[6]~en               ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.000     ; 2.366      ;
; 1.344 ; sdram:inst|SdrDat[5]~en               ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.000     ; 2.366      ;
; 1.345 ; sdram:inst|SdrAdr[6]                  ; DRAM_ADDR[6]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.012     ; 2.353      ;
; 1.345 ; sdram:inst|SdrAdr[3]                  ; DRAM_ADDR[3]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.012     ; 2.353      ;
; 1.346 ; sdram:inst|SdrBa0                     ; DRAM_BA[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.011     ; 2.353      ;
; 1.346 ; sdram:inst|SdrDat[2]                  ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.011     ; 2.353      ;
; 1.346 ; sdram:inst|SdrAdr[5]                  ; DRAM_ADDR[5]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.011     ; 2.353      ;
; 1.347 ; sdram:inst|SdrDat[7]                  ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.353      ;
; 1.347 ; sdram:inst|SdrLdq                     ; DRAM_DQM[1]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.353      ;
; 1.347 ; sdram:inst|SdrLdq~_Duplicate_1        ; DRAM_DQM[0]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.353      ;
; 1.347 ; sdram:inst|SdrDat[12]                 ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.353      ;
; 1.347 ; sdram:inst|SdrAdr[7]                  ; DRAM_ADDR[7]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.353      ;
; 1.355 ; sdram:inst|SdrDat[15]~en              ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.989     ; 2.366      ;
; 1.355 ; sdram:inst|SdrDat[4]~en               ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.989     ; 2.366      ;
; 1.360 ; sdram:inst|SdrAdr[8]                  ; DRAM_ADDR[8]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.000     ; 2.350      ;
; 1.360 ; sdram:inst|SdrDat[0]~en               ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.984     ; 2.366      ;
; 1.360 ; sdram:inst|SdrDat[1]~en               ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.984     ; 2.366      ;
; 1.362 ; sdram:inst|SdrAdr[12]                 ; DRAM_ADDR[12]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.998     ; 2.350      ;
; 1.364 ; sdram:inst|SdrDat[3]                  ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.996     ; 2.350      ;
; 1.467 ; sdram:inst|SdrDat[3]~en               ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.983     ; 2.260      ;
; 1.478 ; sdram:inst|SdrDat[14]~en              ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.018     ; 2.214      ;
; 1.478 ; sdram:inst|SdrDat[13]~en              ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.018     ; 2.214      ;
; 1.478 ; sdram:inst|SdrDat[11]~en              ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.018     ; 2.214      ;
; 1.478 ; sdram:inst|SdrDat[10]~en              ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.018     ; 2.214      ;
; 1.479 ; sdram:inst|SdrDat[8]~en               ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.017     ; 2.214      ;
; 1.479 ; sdram:inst|SdrDat[9]~en               ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.017     ; 2.214      ;
; 1.481 ; sdram:inst|SdrDat[2]~en               ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.015     ; 2.214      ;
; 1.482 ; sdram:inst|SdrDat[7]~en               ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.214      ;
; 1.482 ; sdram:inst|SdrDat[12]~en              ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.214      ;
; 2.393 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 6.276      ;
; 2.479 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 6.190      ;
; 2.483 ; genlock:inst8|brown[7]                ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.163      ;
; 2.512 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.134      ;
; 2.546 ; genlock:inst8|brown[1]                ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.100      ;
; 2.584 ; genlock:inst8|\process_pixel:pixel[1] ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.062      ;
; 2.585 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.061      ;
; 2.607 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 6.062      ;
; 2.736 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.929      ;
; 2.752 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.910      ;
; 2.754 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.908      ;
; 2.754 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.907      ;
; 2.754 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.911      ;
; 2.772 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.889      ;
; 2.778 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrCmd[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.087     ; 5.770      ;
; 2.807 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.863      ;
; 2.819 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.065     ; 5.841      ;
; 2.822 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.843      ;
; 2.825 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.845      ;
; 2.840 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.825      ;
; 2.861 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[4]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.065     ; 5.799      ;
; 2.871 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[3]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.803      ;
; 2.871 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.803      ;
; 2.871 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.803      ;
; 2.872 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.789      ;
; 2.890 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.771      ;
; 2.913 ; input_detect:inst2|peak[1]            ; input_detect:inst2|hcount[10]             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.756      ;
; 2.913 ; input_detect:inst2|peak[1]            ; input_detect:inst2|hcount[11]             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.756      ;
; 2.913 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.752      ;
; 2.923 ; genlock:inst8|vcount[3]               ; genlock:inst8|\process_pixel:a_pixel[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.751      ;
; 2.931 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 5.735      ;
; 2.931 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.734      ;
; 2.949 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 5.717      ;
; 2.950 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.715      ;
; 2.951 ; genlock:inst8|column[0]               ; genlock:inst8|\process_pixel:a_pixel[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.065     ; 5.709      ;
; 2.968 ; genlock:inst8|vcount[3]               ; genlock:inst8|\process_pixel:a_pixel[4]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.706      ;
; 2.968 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.697      ;
; 2.971 ; genlock:inst8|vcount[3]               ; genlock:inst8|\process_pixel:a_pixel[3]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.065     ; 5.689      ;
; 2.971 ; genlock:inst8|vcount[3]               ; genlock:inst8|\process_pixel:a_pixel[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.065     ; 5.689      ;
; 2.971 ; genlock:inst8|vcount[3]               ; genlock:inst8|\process_pixel:a_pixel[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.065     ; 5.689      ;
; 2.982 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[5]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.687      ;
; 2.982 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.687      ;
; 2.982 ; genlock:inst8|front_porch[6]          ; genlock:inst8|\process_pixel:a_pixel[7]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.687      ;
; 2.984 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.686      ;
; 2.991 ; input_detect:inst2|peak[2]            ; input_detect:inst2|hcount[10]             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.680      ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+--------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 36.042 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.587      ;
; 36.043 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.586      ;
; 36.193 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.436      ;
; 36.286 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.343      ;
; 36.288 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.341      ;
; 36.288 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.341      ;
; 36.289 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.340      ;
; 36.289 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.340      ;
; 36.295 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.334      ;
; 36.295 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.334      ;
; 36.296 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.333      ;
; 36.297 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.332      ;
; 36.299 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.323      ;
; 36.304 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.325      ;
; 36.307 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.315      ;
; 36.332 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.297      ;
; 36.341 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.288      ;
; 36.347 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.049     ; 3.281      ;
; 36.408 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.221      ;
; 36.408 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.221      ;
; 36.409 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.220      ;
; 36.409 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.220      ;
; 36.409 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.049     ; 3.219      ;
; 36.411 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.218      ;
; 36.415 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.214      ;
; 36.415 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.214      ;
; 36.416 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.213      ;
; 36.416 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.213      ;
; 36.418 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.211      ;
; 36.420 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.209      ;
; 36.428 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.201      ;
; 36.428 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.201      ;
; 36.429 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.200      ;
; 36.437 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.192      ;
; 36.451 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.171      ;
; 36.515 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.049     ; 3.113      ;
; 36.523 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.106      ;
; 36.523 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.106      ;
; 36.524 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.105      ;
; 36.524 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.098      ;
; 36.532 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.097      ;
; 36.546 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.083      ;
; 36.548 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.081      ;
; 36.548 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.081      ;
; 36.549 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.080      ;
; 36.549 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.080      ;
; 36.551 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.078      ;
; 36.561 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.068      ;
; 36.561 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.068      ;
; 36.561 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.068      ;
; 36.561 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.068      ;
; 36.561 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.068      ;
; 36.561 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.068      ;
; 36.561 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.068      ;
; 36.561 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.068      ;
; 36.561 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.068      ;
; 36.561 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.068      ;
; 36.563 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.066      ;
; 36.563 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.066      ;
; 36.564 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.065      ;
; 36.568 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.061      ;
; 36.568 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.061      ;
; 36.568 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.061      ;
; 36.568 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.061      ;
; 36.568 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.061      ;
; 36.568 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.061      ;
; 36.568 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.061      ;
; 36.568 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.061      ;
; 36.568 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.061      ;
; 36.568 ; vgaout:inst7|hcount[12] ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.061      ;
; 36.569 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.053      ;
; 36.569 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.053      ;
; 36.570 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.052      ;
; 36.572 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.057      ;
; 36.578 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.044      ;
; 36.588 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.034      ;
; 36.588 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.034      ;
; 36.589 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.040      ;
; 36.589 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.033      ;
; 36.597 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.025      ;
; 36.606 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.049     ; 3.022      ;
; 36.606 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.049     ; 3.022      ;
; 36.607 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.049     ; 3.021      ;
; 36.615 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.049     ; 3.013      ;
; 36.616 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.013      ;
; 36.617 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.012      ;
; 36.617 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.012      ;
; 36.623 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.006      ;
; 36.625 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.004      ;
; 36.626 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.003      ;
; 36.626 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 3.003      ;
; 36.632 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 2.997      ;
; 36.643 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 2.986      ;
; 36.643 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 2.986      ;
; 36.644 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 2.985      ;
; 36.644 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 2.985      ;
; 36.646 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 2.983      ;
; 36.664 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 2.965      ;
; 36.665 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 2.964      ;
; 36.665 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.048     ; 2.964      ;
+--------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.215 ; sdram:inst|pixelOut[6]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.730      ;
; 0.242 ; sdram:inst|colLoadNr[0]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.753      ;
; 0.285 ; sdram:inst|colLoadNr[1]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.796      ;
; 0.285 ; sdram:inst|colLoadNr[6]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.796      ;
; 0.288 ; sdram:inst|colLoadNr[2]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.799      ;
; 0.293 ; sdram:inst|pixelOut[7]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.808      ;
; 0.295 ; sdram:inst|colLoadNr[3]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.806      ;
; 0.298 ; genlock:inst8|pixel_out[6]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.808      ;
; 0.298 ; genlock:inst8|pixel_out[7]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.808      ;
; 0.300 ; sdram:inst|pixelOut[8]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.815      ;
; 0.306 ; sdram:inst|pixelOut[3]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.821      ;
; 0.308 ; sdram:inst|pixelOut[4]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.823      ;
; 0.311 ; genlock:inst8|col_number[1]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.363      ; 0.843      ;
; 0.312 ; vgaout:inst7|load_req                   ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Null   ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Init   ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Idle   ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst8|artifact_mode             ; genlock:inst8|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrLdq~_Duplicate_2          ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; input_detect:inst2|sync                 ; input_detect:inst2|sync                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; input_detect:inst2|sync_level           ; input_detect:inst2|sync_level                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst8|decimator[0]              ; genlock:inst8|decimator[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst8|decimator[1]              ; genlock:inst8|decimator[1]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst8|decimator[2]              ; genlock:inst8|decimator[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst8|frame[0]                  ; genlock:inst8|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; input_detect:inst2|hcount[13]           ; input_detect:inst2|hcount[13]                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; input_detect:inst2|video_active         ; input_detect:inst2|video_active                                                                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.314 ; sdram:inst|pixelOut[13]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.829      ;
; 0.315 ; sdram:inst|colLoadNr[8]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.826      ;
; 0.318 ; sdram:inst|colLoadNr[7]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.829      ;
; 0.320 ; genlock:inst8|hcount[0]                 ; genlock:inst8|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; genlock:inst8|vcount[0]                 ; genlock:inst8|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.323 ; sdram:inst|pixelOut[2]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.838      ;
; 0.325 ; sdram:inst|pixelOut[0]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.840      ;
; 0.325 ; genlock:inst8|col_number[0]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.363      ; 0.857      ;
; 0.333 ; sdram:inst|SdrRoutineSeq[11]            ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.533      ;
; 0.333 ; sdram:inst|colLoadNr[4]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.844      ;
; 0.338 ; genlock:inst8|frame[0]                  ; genlock:inst8|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.537      ;
; 0.343 ; genlock:inst8|pixel_out[5]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.853      ;
; 0.345 ; genlock:inst8|\process_pixel:c_pixel[1] ; genlock:inst8|pixel_out[1]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.544      ;
; 0.353 ; genlock:inst8|hcount[13]                ; genlock:inst8|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.552      ;
; 0.391 ; sdram:inst|SdrRoutine.SdrRoutine_Idle   ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.590      ;
; 0.426 ; sdram:inst|pixelOut[15]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.929      ;
; 0.431 ; sdram:inst|pixelOut[5]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.934      ;
; 0.433 ; sdram:inst|pixelOut[10]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.936      ;
; 0.446 ; sdram:inst|pixelOut[12]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.949      ;
; 0.452 ; sdram:inst|pixelOut[9]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.955      ;
; 0.460 ; sdram:inst|pixelOut[11]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.963      ;
; 0.467 ; sdram:inst|pixelOut[1]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.334      ; 0.970      ;
; 0.467 ; input_detect:inst2|sync_level           ; genlock:inst8|sync_level                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.666      ;
; 0.490 ; sdram:inst|refreshDelayCounter[11]      ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.690      ;
; 0.491 ; sdram:inst|refreshDelayCounter[1]       ; sdram:inst|refreshDelayCounter[1]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.691      ;
; 0.492 ; sdram:inst|refreshDelayCounter[15]      ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.691      ;
; 0.493 ; sdram:inst|refreshDelayCounter[13]      ; sdram:inst|refreshDelayCounter[13]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; sdram:inst|refreshDelayCounter[23]      ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; sdram:inst|refreshDelayCounter[5]       ; sdram:inst|refreshDelayCounter[5]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.694      ;
; 0.495 ; sdram:inst|refreshDelayCounter[12]      ; sdram:inst|refreshDelayCounter[12]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; sdram:inst|refreshDelayCounter[4]       ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; sdram:inst|refreshDelayCounter[14]      ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; sdram:inst|refreshDelayCounter[21]      ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; genlock:inst8|column[9]                 ; genlock:inst8|col_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; sdram:inst|refreshDelayCounter[22]      ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; sdram:inst|SdrAddress[11]               ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.698      ;
; 0.500 ; sdram:inst|SdrRoutineSeq[10]            ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; genlock:inst8|\process_pixel:c_pixel[6] ; genlock:inst8|pixel_out[5]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.503 ; genlock:inst8|vcount[11]                ; genlock:inst8|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; genlock:inst8|vcount[12]                ; genlock:inst8|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; sdram:inst|SdrRoutineSeq[9]             ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.703      ;
; 0.504 ; genlock:inst8|vcount[13]                ; genlock:inst8|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.702      ;
; 0.505 ; genlock:inst8|vcount[10]                ; genlock:inst8|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.703      ;
; 0.507 ; genlock:inst8|hcount[12]                ; genlock:inst8|hcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.706      ;
; 0.509 ; sdram:inst|SdrAddress[9]                ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.709      ;
; 0.510 ; sdram:inst|SdrAddress[1]                ; sdram:inst|SdrAddress[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; sdram:inst|SdrAddress[15]               ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; genlock:inst8|hcount[4]                 ; genlock:inst8|hcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; genlock:inst8|hcount[11]                ; genlock:inst8|hcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; sdram:inst|SdrRoutineSeq[1]             ; sdram:inst|SdrRoutineSeq[1]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.712      ;
; 0.512 ; sdram:inst|refreshDelayCounter[0]       ; sdram:inst|refreshDelayCounter[0]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.712      ;
; 0.512 ; sdram:inst|SdrAddress[17]               ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; sdram:inst|colStoreNr[1]                ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; genlock:inst8|hcount[2]                 ; genlock:inst8|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; genlock:inst8|hcount[6]                 ; genlock:inst8|hcount[6]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; genlock:inst8|vcount[3]                 ; genlock:inst8|vcount[3]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|SdrAddress[5]                ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; sdram:inst|SdrAddress[13]               ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; sdram:inst|SdrAddress[18]               ; sdram:inst|SdrAddress[18]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; sdram:inst|SdrAddress[23]               ; sdram:inst|SdrAddress[23]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; sdram:inst|colStoreNr[6]                ; sdram:inst|colStoreNr[6]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; sdram:inst|colStoreNr[8]                ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; genlock:inst8|hcount[7]                 ; genlock:inst8|hcount[7]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; genlock:inst8|column[10]                ; genlock:inst8|column[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; genlock:inst8|vcount[2]                 ; genlock:inst8|vcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|SdrAddress[8]                ; sdram:inst|SdrAddress[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; sdram:inst|SdrAddress[10]               ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; sdram:inst|SdrAddress[12]               ; sdram:inst|SdrAddress[12]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; sdram:inst|colStoreNr[7]                ; sdram:inst|colStoreNr[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; sdram:inst|SdrAddress[6]                ; sdram:inst|SdrAddress[6]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; sdram:inst|SdrAddress[19]               ; sdram:inst|SdrAddress[19]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; sdram:inst|SdrAddress[21]               ; sdram:inst|SdrAddress[21]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; sdram:inst|colStoreNr[3]                ; sdram:inst|colStoreNr[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.312 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.450 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.649      ;
; 0.501 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.700      ;
; 0.505 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.703      ;
; 0.505 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.703      ;
; 0.515 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.713      ;
; 0.518 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.717      ;
; 0.520 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.718      ;
; 0.520 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.718      ;
; 0.522 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.720      ;
; 0.523 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.721      ;
; 0.523 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.721      ;
; 0.531 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.729      ;
; 0.538 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.736      ;
; 0.623 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.822      ;
; 0.655 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.853      ;
; 0.669 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.867      ;
; 0.690 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.888      ;
; 0.704 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.902      ;
; 0.745 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.943      ;
; 0.754 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.952      ;
; 0.754 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.952      ;
; 0.761 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.960      ;
; 0.764 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.962      ;
; 0.767 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.965      ;
; 0.768 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.966      ;
; 0.768 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.966      ;
; 0.771 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.969      ;
; 0.771 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.969      ;
; 0.772 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.970      ;
; 0.775 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.973      ;
; 0.775 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.973      ;
; 0.778 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.976      ;
; 0.778 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.976      ;
; 0.779 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.977      ;
; 0.785 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.984      ;
; 0.787 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.985      ;
; 0.826 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.024      ;
; 0.834 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.032      ;
; 0.850 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.048      ;
; 0.851 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.049      ;
; 0.856 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.054      ;
; 0.857 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.055      ;
; 0.858 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.056      ;
; 0.860 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.058      ;
; 0.864 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.062      ;
; 0.867 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.065      ;
; 0.867 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.065      ;
; 0.870 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.068      ;
; 0.870 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.068      ;
; 0.874 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.072      ;
; 0.874 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.072      ;
; 0.875 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.073      ;
; 0.876 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.074      ;
; 0.886 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.085      ;
; 0.900 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.098      ;
; 0.903 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.101      ;
; 0.905 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.103      ;
; 0.910 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.108      ;
; 0.912 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.113      ;
; 0.913 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.114      ;
; 0.927 ; vgaout:inst7|hcount[10] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.126      ;
; 0.934 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.132      ;
; 0.935 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.133      ;
; 0.945 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.143      ;
; 0.947 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.145      ;
; 0.949 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.147      ;
; 0.952 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.150      ;
; 0.953 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.154      ;
; 0.953 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.151      ;
; 0.954 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.152      ;
; 0.955 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.153      ;
; 0.959 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.157      ;
; 0.960 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.158      ;
; 0.960 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.158      ;
; 0.963 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.161      ;
; 0.964 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.162      ;
; 0.966 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.164      ;
; 0.970 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.168      ;
; 0.970 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.168      ;
; 0.979 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.177      ;
; 0.987 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.186      ;
; 0.989 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.187      ;
; 0.991 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.190      ;
; 0.991 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.190      ;
; 0.994 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.192      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.565 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.107      ;
; 4.571 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.101      ;
; 4.571 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.101      ;
; 4.571 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.101      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.583 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 4.086      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.915 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.743      ;
; 4.921 ; genlock:inst8|vblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.737      ;
; 4.921 ; genlock:inst8|vblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.737      ;
; 4.921 ; genlock:inst8|vblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 3.737      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 4.933 ; genlock:inst8|vblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 3.722      ;
; 6.633 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.066     ; 2.026      ;
; 6.931 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.732      ;
; 7.090 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 1.575      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
; 7.255 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.415      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.121 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.319      ;
; 1.216 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.438      ;
; 1.460 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 1.652      ;
; 1.688 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.876      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.348 ; genlock:inst8|vblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 3.560      ;
; 3.363 ; genlock:inst8|vblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.578      ;
; 3.363 ; genlock:inst8|vblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.578      ;
; 3.363 ; genlock:inst8|vblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.578      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.370 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 3.585      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.709 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 3.907      ;
; 3.724 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.925      ;
; 3.724 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.925      ;
; 3.724 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.925      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
; 3.731 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.932      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[0]                                                                   ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[1]                                                                   ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|apple2                                                                                      ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|magenta[3]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[2]                                                                                ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[3]                                                                                ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[4]                                                                                ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[1]                                                                                ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|store_req                                                                                   ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                                                 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[0]                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[1]                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[3]                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[0]                                                                                 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[1]                                                                                 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[2]                                                                                 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[3]                                                                                 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[4]                                                                                 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[6]                                                                                 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[0]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[1]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[2]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[3]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[4]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[5]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[6]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[7]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[8]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[9]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[0]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[10]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[1]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[2]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[3]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[4]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[5]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[6]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[7]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[8]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[9]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[0]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[1]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[2]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|deinterlace                                                                                 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|frame[0]                                                                                    ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[0]                                                                              ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[3]                                                                              ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[5]                                                                              ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[6]                                                                              ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[0]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[1]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[2]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[3]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[4]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[6]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hblank                                                                                      ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[0]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[10]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[11]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[12]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[13]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[1]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[2]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[3]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[4]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[5]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[6]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[7]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[8]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[9]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[0]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[1]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[5]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[6]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[7]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[0]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[0]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[1]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[2]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[3]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[4]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[6]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[0]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[1]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[2]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|shrink                                                                                      ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|sync_level                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[1]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[4]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vblank                                                                                      ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[0]                                                                              ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[10]                                                                             ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[11]                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.879  ; 9.879        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.120 ; 10.120       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.587 ; 19.803       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.595 ; 19.825       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.623 ; 19.853       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.694 ; 19.878       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.822 ; 19.822       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                   ;
; 19.822 ; 19.822       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                     ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|deinterlace|clk                                                                                     ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[0]|clk                                                                                   ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[1]|clk                                                                                   ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[2]|clk                                                                                   ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[3]|clk                                                                                   ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[4]|clk                                                                                   ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[5]|clk                                                                                   ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[6]|clk                                                                                   ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[7]|clk                                                                                   ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[8]|clk                                                                                   ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[9]|clk                                                                                   ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vcount[0]|clk                                                                                       ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vcount[1]|clk                                                                                       ;
; 19.826 ; 19.826       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vcount[2]|clk                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.048 ; 4.279 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.371 ; 4.659 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.479 ; 4.693 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.729 ; 4.147 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.655 ; 3.989 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.723 ; 4.054 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.213 ; 3.552 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.338 ; 3.655 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.440 ; 3.787 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.579 ; 3.904 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.599 ; 3.928 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.246 ; 3.584 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.565 ; 3.935 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.530 ; 3.887 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.554 ; 3.921 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.585 ; 3.946 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.197 ; 3.537 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.723 ; 4.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.729 ; 4.147 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.266 ; 3.584 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.500 ; 3.830 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.237 ; 3.577 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.472 ; 3.858 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.537 ; 3.947 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 3.929 ; 4.338 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 6.247 ; 6.379 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 2.709 ; 2.831 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -3.270 ; -3.535 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -3.555 ; -3.849 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -3.357 ; -3.570 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -2.587 ; -2.913 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.030 ; -3.348 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.105 ; -3.427 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -2.603 ; -2.928 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -2.726 ; -3.028 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -2.822 ; -3.153 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -2.956 ; -3.266 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.976 ; -3.290 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -2.635 ; -2.958 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -2.941 ; -3.295 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -2.907 ; -3.249 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -2.930 ; -3.282 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -2.960 ; -3.305 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -2.587 ; -2.913 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.091 ; -3.468 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -3.096 ; -3.496 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -2.655 ; -2.959 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -2.878 ; -3.195 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -2.626 ; -2.952 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -2.863 ; -3.238 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -2.855 ; -3.231 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -3.301 ; -3.698 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -1.457 ; -1.571 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.747 ; -1.881 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.834 ; 2.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.835 ; 2.878 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.835 ; 2.878 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.776 ; 2.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.776 ; 2.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.684 ; 2.681 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.686 ; 2.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.683 ; 2.680 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.684 ; 2.681 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.669 ; 2.667 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.776 ; 2.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.776 ; 2.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.770 ; 2.746 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.667 ; 2.665 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.683 ; 2.680 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.784 ; 2.760 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.787 ; 2.763 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.771 ; 2.747 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.771 ; 2.747 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.683 ; 2.680 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.665 ; 2.663 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.776 ; 2.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.787 ; 2.763 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.787 ; 2.763 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.686 ; 2.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.686 ; 2.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.686 ; 2.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.686 ; 2.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.776 ; 2.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.784 ; 2.760 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.781 ; 2.757 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.480 ; 2.522 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.481 ; 2.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.481 ; 2.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.312 ; 2.310 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.421 ; 2.397 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.331 ; 2.327 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.333 ; 2.329 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.330 ; 2.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.331 ; 2.327 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.314 ; 2.312 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.421 ; 2.397 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.421 ; 2.397 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.415 ; 2.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.312 ; 2.310 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.330 ; 2.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.330 ; 2.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.331 ; 2.327 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.429 ; 2.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.310 ; 2.308 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.416 ; 2.392 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.416 ; 2.392 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.330 ; 2.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.310 ; 2.308 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.421 ; 2.397 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.432 ; 2.408 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.432 ; 2.408 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.421 ; 2.397 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.429 ; 2.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.426 ; 2.402 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.507 ; 2.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.614 ; 2.539 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.614 ; 2.539 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.517 ; 2.466 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.507 ; 2.467 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.619 ; 2.544 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.630 ; 2.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.630 ; 2.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.516 ; 2.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.519 ; 2.468 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.519 ; 2.468 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.520 ; 2.469 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.520 ; 2.469 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.516 ; 2.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.520 ; 2.469 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.520 ; 2.469 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.619 ; 2.544 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.154 ; 2.114 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.261 ; 2.186 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.261 ; 2.186 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.166 ; 2.115 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.154 ; 2.114 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.266 ; 2.191 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.277 ; 2.202 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.277 ; 2.202 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.165 ; 2.114 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.165 ; 2.114 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.266 ; 2.191 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.496     ; 2.547     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.594     ; 2.669     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.594     ; 2.669     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.497     ; 2.548     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.522     ; 2.562     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.599     ; 2.674     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.610     ; 2.685     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.610     ; 2.685     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.496     ; 2.547     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.499     ; 2.550     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.499     ; 2.550     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.500     ; 2.551     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.500     ; 2.551     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.496     ; 2.547     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.500     ; 2.551     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.500     ; 2.551     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.599     ; 2.674     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.144     ; 2.195     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.239     ; 2.314     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.239     ; 2.314     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.145     ; 2.196     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.167     ; 2.207     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.244     ; 2.319     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.255     ; 2.330     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.255     ; 2.330     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.144     ; 2.195     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.144     ; 2.195     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.244     ; 2.319     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 2.868  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 37.428 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.091 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.187 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 6.022 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.660 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.115  ; 0.000         ;
; CLOCK_50                                          ; 9.587  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.596 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-------+---------------------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.868 ; genlock:inst8|dac_step[1]             ; D1                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.042     ; 1.800      ;
; 2.868 ; genlock:inst8|dac_step[2]             ; D2                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.042     ; 1.800      ;
; 2.869 ; genlock:inst8|dac_step[0]             ; D0                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.041     ; 1.800      ;
; 2.952 ; sdram:inst|SdrDat[6]                  ; DRAM_DQ[6]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.727      ;
; 2.952 ; sdram:inst|SdrDat[5]                  ; DRAM_DQ[5]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.727      ;
; 2.956 ; sdram:inst|SdrCmd[2]                  ; DRAM_RAS_N                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.027     ; 1.727      ;
; 2.956 ; sdram:inst|SdrCmd[1]                  ; DRAM_CAS_N                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.027     ; 1.727      ;
; 2.957 ; sdram:inst|SdrCmd[0]                  ; DRAM_WE_N                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.026     ; 1.727      ;
; 2.961 ; sdram:inst|SdrAdr[0]                  ; DRAM_ADDR[0]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.727      ;
; 2.961 ; sdram:inst|SdrDat[15]                 ; DRAM_DQ[15]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.727      ;
; 2.961 ; sdram:inst|SdrDat[4]                  ; DRAM_DQ[4]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.727      ;
; 2.961 ; sdram:inst|SdrAdr[9]                  ; DRAM_ADDR[9]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.727      ;
; 2.962 ; sdram:inst|SdrAdr[10]                 ; DRAM_ADDR[10]                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.021     ; 1.727      ;
; 2.965 ; sdram:inst|SdrDat[0]                  ; DRAM_DQ[0]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.018     ; 1.727      ;
; 2.965 ; sdram:inst|SdrDat[1]                  ; DRAM_DQ[1]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.018     ; 1.727      ;
; 2.966 ; sdram:inst|SdrAdr[11]                 ; DRAM_ADDR[11]                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.017     ; 1.727      ;
; 3.020 ; sdram:inst|SdrAdr[4]                  ; DRAM_ADDR[4]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.657      ;
; 3.021 ; sdram:inst|SdrAdr[1]                  ; DRAM_ADDR[1]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[14]                 ; DRAM_DQ[14]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[13]                 ; DRAM_DQ[13]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[11]                 ; DRAM_DQ[11]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[10]                 ; DRAM_DQ[10]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[8]                  ; DRAM_DQ[8]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[9]                  ; DRAM_DQ[9]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrAdr[2]                  ; DRAM_ADDR[2]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.022 ; sdram:inst|SdrBa1                     ; DRAM_BA[1]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.657      ;
; 3.022 ; sdram:inst|SdrDat[2]                  ; DRAM_DQ[2]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.657      ;
; 3.022 ; sdram:inst|SdrAdr[6]                  ; DRAM_ADDR[6]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.657      ;
; 3.022 ; sdram:inst|SdrAdr[5]                  ; DRAM_ADDR[5]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.657      ;
; 3.022 ; sdram:inst|SdrAdr[3]                  ; DRAM_ADDR[3]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.657      ;
; 3.023 ; sdram:inst|SdrDat[7]                  ; DRAM_DQ[7]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.657      ;
; 3.023 ; sdram:inst|SdrBa0                     ; DRAM_BA[0]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.657      ;
; 3.024 ; sdram:inst|SdrLdq                     ; DRAM_DQM[1]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.029     ; 1.657      ;
; 3.024 ; sdram:inst|SdrLdq~_Duplicate_1        ; DRAM_DQM[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.029     ; 1.657      ;
; 3.024 ; sdram:inst|SdrDat[12]                 ; DRAM_DQ[12]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.029     ; 1.657      ;
; 3.024 ; sdram:inst|SdrAdr[7]                  ; DRAM_ADDR[7]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.029     ; 1.657      ;
; 3.035 ; sdram:inst|SdrAdr[8]                  ; DRAM_ADDR[8]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.021     ; 1.654      ;
; 3.037 ; sdram:inst|SdrAdr[12]                 ; DRAM_ADDR[12]                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.019     ; 1.654      ;
; 3.039 ; sdram:inst|SdrDat[3]                  ; DRAM_DQ[3]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.017     ; 1.654      ;
; 3.058 ; sdram:inst|SdrDat[6]~en               ; DRAM_DQ[6]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.023     ; 1.629      ;
; 3.058 ; sdram:inst|SdrDat[5]~en               ; DRAM_DQ[5]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.023     ; 1.629      ;
; 3.067 ; sdram:inst|SdrDat[15]~en              ; DRAM_DQ[15]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.014     ; 1.629      ;
; 3.067 ; sdram:inst|SdrDat[4]~en               ; DRAM_DQ[4]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.014     ; 1.629      ;
; 3.071 ; sdram:inst|SdrDat[0]~en               ; DRAM_DQ[0]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.010     ; 1.629      ;
; 3.071 ; sdram:inst|SdrDat[1]~en               ; DRAM_DQ[1]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.010     ; 1.629      ;
; 3.127 ; sdram:inst|SdrDat[3]~en               ; DRAM_DQ[3]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.009     ; 1.574      ;
; 3.128 ; sdram:inst|SdrDat[14]~en              ; DRAM_DQ[14]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.128 ; sdram:inst|SdrDat[13]~en              ; DRAM_DQ[13]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.128 ; sdram:inst|SdrDat[11]~en              ; DRAM_DQ[11]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.128 ; sdram:inst|SdrDat[10]~en              ; DRAM_DQ[10]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.128 ; sdram:inst|SdrDat[8]~en               ; DRAM_DQ[8]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.128 ; sdram:inst|SdrDat[9]~en               ; DRAM_DQ[9]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.129 ; sdram:inst|SdrDat[2]~en               ; DRAM_DQ[2]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.549      ;
; 3.130 ; sdram:inst|SdrDat[7]~en               ; DRAM_DQ[7]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.549      ;
; 3.131 ; sdram:inst|SdrDat[12]~en              ; DRAM_DQ[12]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.549      ;
; 4.480 ; HSYNC                                 ; input_detect:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.951      ; 4.188      ;
; 4.480 ; HSYNC                                 ; input_detect:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.951      ; 4.188      ;
; 4.564 ; HSYNC                                 ; input_detect:inst2|sync_level    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.952      ; 4.105      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.603 ; HSYNC                                 ; input_detect:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 4.064      ;
; 4.637 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[0]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 4.043      ;
; 4.664 ; HSYNC                                 ; input_detect:inst2|sync          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 4.006      ;
; 4.679 ; HSYNC                                 ; input_detect:inst2|peak[9]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.950      ; 3.988      ;
; 4.690 ; genlock:inst8|brown[7]                ; genlock:inst8|pixel_out[0]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 3.972      ;
; 4.694 ; HSYNC                                 ; input_detect:inst2|sync_high[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.949      ; 3.972      ;
; 4.694 ; HSYNC                                 ; input_detect:inst2|sync_high[5]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.949      ; 3.972      ;
; 4.700 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[0]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 3.980      ;
; 4.701 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[0]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 3.961      ;
; 4.704 ; HSYNC                                 ; input_detect:inst2|sync_high[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.948      ; 3.961      ;
; 4.704 ; HSYNC                                 ; input_detect:inst2|sync_high[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.948      ; 3.961      ;
; 4.704 ; HSYNC                                 ; input_detect:inst2|sync_high[3]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.948      ; 3.961      ;
; 4.716 ; genlock:inst8|brown[1]                ; genlock:inst8|pixel_out[0]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 3.946      ;
; 4.717 ; HSYNC                                 ; input_detect:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.952      ; 3.952      ;
; 4.719 ; HSYNC                                 ; input_detect:inst2|video_active  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.952      ; 3.950      ;
; 4.725 ; HSYNC                                 ; input_detect:inst2|sync_down[11] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.945      ;
; 4.735 ; HSYNC                                 ; input_detect:inst2|sync_down[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.952      ; 3.934      ;
; 4.735 ; HSYNC                                 ; input_detect:inst2|sync_down[13] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.952      ; 3.934      ;
; 4.747 ; genlock:inst8|\process_pixel:pixel[1] ; genlock:inst8|pixel_out[0]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 3.915      ;
; 4.748 ; HSYNC                                 ; input_detect:inst2|peak[8]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.922      ;
; 4.749 ; HSYNC                                 ; input_detect:inst2|peak[3]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.921      ;
; 4.750 ; HSYNC                                 ; input_detect:inst2|peak[1]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.920      ;
; 4.752 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[0]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 3.910      ;
; 4.753 ; HSYNC                                 ; input_detect:inst2|peak[5]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.917      ;
; 4.755 ; HSYNC                                 ; input_detect:inst2|sync_down[7]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.915      ;
; 4.756 ; HSYNC                                 ; input_detect:inst2|sync_down[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.914      ;
; 4.759 ; HSYNC                                 ; input_detect:inst2|sync_down[3]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.911      ;
; 4.760 ; HSYNC                                 ; input_detect:inst2|sync_down[6]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.910      ;
; 4.761 ; HSYNC                                 ; input_detect:inst2|peak[4]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.909      ;
; 4.762 ; HSYNC                                 ; input_detect:inst2|sync_down[4]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.908      ;
; 4.763 ; HSYNC                                 ; input_detect:inst2|sync_down[5]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.907      ;
; 4.765 ; HSYNC                                 ; input_detect:inst2|peak[7]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.953      ; 3.905      ;
+-------+---------------------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+--------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 37.428 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 2.210      ;
; 37.428 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 2.210      ;
; 37.514 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 2.124      ;
; 37.566 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 2.071      ;
; 37.566 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 2.071      ;
; 37.567 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 2.070      ;
; 37.567 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 2.070      ;
; 37.567 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 2.070      ;
; 37.567 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 2.070      ;
; 37.573 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 2.065      ;
; 37.574 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 2.063      ;
; 37.574 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 2.063      ;
; 37.577 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 2.061      ;
; 37.580 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 2.058      ;
; 37.583 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 2.055      ;
; 37.588 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.045      ;
; 37.598 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.035      ;
; 37.614 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 2.024      ;
; 37.631 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 2.007      ;
; 37.642 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.996      ;
; 37.643 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.995      ;
; 37.643 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.995      ;
; 37.643 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.995      ;
; 37.643 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.995      ;
; 37.643 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.995      ;
; 37.643 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.995      ;
; 37.644 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.994      ;
; 37.644 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.994      ;
; 37.644 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.994      ;
; 37.644 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.994      ;
; 37.652 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.985      ;
; 37.653 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.984      ;
; 37.653 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.984      ;
; 37.660 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.977      ;
; 37.687 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 1.946      ;
; 37.706 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.932      ;
; 37.711 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.926      ;
; 37.712 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.925      ;
; 37.712 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.925      ;
; 37.714 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.924      ;
; 37.715 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.922      ;
; 37.716 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.921      ;
; 37.716 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.921      ;
; 37.718 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.919      ;
; 37.719 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.918      ;
; 37.719 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.918      ;
; 37.719 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.918      ;
; 37.721 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.916      ;
; 37.722 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.915      ;
; 37.722 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.915      ;
; 37.723 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.914      ;
; 37.726 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.911      ;
; 37.729 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.908      ;
; 37.729 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.909      ;
; 37.729 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.909      ;
; 37.729 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.909      ;
; 37.730 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.908      ;
; 37.730 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.908      ;
; 37.734 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.898      ;
; 37.735 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.897      ;
; 37.735 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.897      ;
; 37.736 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 1.897      ;
; 37.742 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.890      ;
; 37.744 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.888      ;
; 37.745 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.887      ;
; 37.745 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.887      ;
; 37.752 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.885      ;
; 37.752 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 1.880      ;
; 37.753 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.884      ;
; 37.753 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.884      ;
; 37.760 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.760 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.760 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.760 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.760 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.760 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.760 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.760 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.760 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.760 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.760 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.877      ;
; 37.763 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.874      ;
; 37.763 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.874      ;
; 37.763 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.874      ;
; 37.763 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.874      ;
; 37.763 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.874      ;
; 37.763 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.874      ;
; 37.763 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.874      ;
; 37.763 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.874      ;
; 37.763 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.874      ;
; 37.763 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.874      ;
; 37.764 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.031     ; 1.874      ;
; 37.764 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.873      ;
; 37.764 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.873      ;
; 37.764 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.873      ;
; 37.764 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.873      ;
; 37.764 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.873      ;
; 37.764 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.873      ;
; 37.764 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.873      ;
; 37.764 ; vgaout:inst7|hcount[11] ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.032     ; 1.873      ;
+--------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.091 ; sdram:inst|pixelOut[6]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.421      ;
; 0.109 ; sdram:inst|colLoadNr[0]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.437      ;
; 0.139 ; sdram:inst|colLoadNr[6]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.467      ;
; 0.140 ; sdram:inst|colLoadNr[1]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.468      ;
; 0.140 ; genlock:inst8|pixel_out[7]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.466      ;
; 0.141 ; genlock:inst8|pixel_out[6]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.467      ;
; 0.143 ; sdram:inst|colLoadNr[2]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.471      ;
; 0.143 ; sdram:inst|pixelOut[7]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.473      ;
; 0.147 ; sdram:inst|pixelOut[8]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.477      ;
; 0.147 ; sdram:inst|pixelOut[3]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.477      ;
; 0.148 ; sdram:inst|colLoadNr[3]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.476      ;
; 0.151 ; sdram:inst|pixelOut[4]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.481      ;
; 0.153 ; sdram:inst|pixelOut[13]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.483      ;
; 0.155 ; sdram:inst|colLoadNr[8]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.483      ;
; 0.159 ; sdram:inst|pixelOut[2]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.489      ;
; 0.161 ; sdram:inst|colLoadNr[7]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.489      ;
; 0.161 ; sdram:inst|pixelOut[0]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.491      ;
; 0.163 ; genlock:inst8|col_number[1]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.507      ;
; 0.164 ; genlock:inst8|pixel_out[5]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.490      ;
; 0.166 ; sdram:inst|colLoadNr[4]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.494      ;
; 0.170 ; genlock:inst8|col_number[0]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.514      ;
; 0.186 ; genlock:inst8|artifact_mode             ; genlock:inst8|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram:inst|SdrLdq~_Duplicate_2          ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; genlock:inst8|decimator[0]              ; genlock:inst8|decimator[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; genlock:inst8|decimator[1]              ; genlock:inst8|decimator[1]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; genlock:inst8|decimator[2]              ; genlock:inst8|decimator[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vgaout:inst7|load_req                   ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Null   ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Init   ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Idle   ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; input_detect:inst2|sync                 ; input_detect:inst2|sync                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; input_detect:inst2|sync_level           ; input_detect:inst2|sync_level                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst8|frame[0]                  ; genlock:inst8|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; input_detect:inst2|hcount[13]           ; input_detect:inst2|hcount[13]                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; input_detect:inst2|video_active         ; input_detect:inst2|video_active                                                                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; genlock:inst8|frame[0]                  ; genlock:inst8|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; genlock:inst8|vcount[0]                 ; genlock:inst8|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; genlock:inst8|hcount[0]                 ; genlock:inst8|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; sdram:inst|SdrRoutineSeq[11]            ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; genlock:inst8|\process_pixel:c_pixel[1] ; genlock:inst8|pixel_out[1]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.209 ; genlock:inst8|hcount[13]                ; genlock:inst8|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.329      ;
; 0.220 ; sdram:inst|pixelOut[15]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.543      ;
; 0.224 ; sdram:inst|pixelOut[5]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.547      ;
; 0.227 ; sdram:inst|pixelOut[10]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.550      ;
; 0.229 ; sdram:inst|pixelOut[12]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.552      ;
; 0.233 ; sdram:inst|pixelOut[9]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.556      ;
; 0.237 ; sdram:inst|SdrRoutine.SdrRoutine_Idle   ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.357      ;
; 0.240 ; sdram:inst|pixelOut[1]                  ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.563      ;
; 0.240 ; sdram:inst|pixelOut[11]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.563      ;
; 0.269 ; input_detect:inst2|sync_level           ; genlock:inst8|sync_level                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.389      ;
; 0.277 ; sdram:inst|pixelOut[14]                 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.600      ;
; 0.279 ; genlock:inst8|pixel_out[3]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.611      ;
; 0.282 ; genlock:inst8|column[9]                 ; genlock:inst8|col_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.403      ;
; 0.285 ; genlock:inst8|pixel_out[2]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.617      ;
; 0.291 ; sdram:inst|refreshDelayCounter[11]      ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.411      ;
; 0.291 ; sdram:inst|refreshDelayCounter[15]      ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; sdram:inst|refreshDelayCounter[1]       ; sdram:inst|refreshDelayCounter[1]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; sdram:inst|refreshDelayCounter[12]      ; sdram:inst|refreshDelayCounter[12]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; sdram:inst|refreshDelayCounter[13]      ; sdram:inst|refreshDelayCounter[13]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; sdram:inst|refreshDelayCounter[14]      ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; sdram:inst|refreshDelayCounter[21]      ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; sdram:inst|refreshDelayCounter[23]      ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[4]       ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[5]       ; sdram:inst|refreshDelayCounter[5]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[22]      ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; genlock:inst8|pixel_out[1]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.638      ;
; 0.296 ; sdram:inst|SdrAddress[11]               ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; genlock:inst8|\process_pixel:c_pixel[6] ; genlock:inst8|pixel_out[5]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; genlock:inst8|col_number[2]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.641      ;
; 0.299 ; sdram:inst|SdrRoutineSeq[9]             ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sdram:inst|SdrRoutineSeq[10]            ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; genlock:inst8|vcount[10]                ; genlock:inst8|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; genlock:inst8|vcount[11]                ; genlock:inst8|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; genlock:inst8|vcount[12]                ; genlock:inst8|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; genlock:inst8|vcount[13]                ; genlock:inst8|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; genlock:inst8|col_number[3]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.644      ;
; 0.300 ; genlock:inst8|col_number[9]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.644      ;
; 0.300 ; genlock:inst8|pixel_out[0]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.644      ;
; 0.303 ; genlock:inst8|col_number[6]             ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.240      ; 0.647      ;
; 0.304 ; sdram:inst|SdrAddress[1]                ; sdram:inst|SdrAddress[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sdram:inst|SdrAddress[9]                ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sdram:inst|colStoreNr[1]                ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; genlock:inst8|hcount[12]                ; genlock:inst8|hcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; sdram:inst|SdrAddress[13]               ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[15]               ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[17]               ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[23]               ; sdram:inst|SdrAddress[23]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|colStoreNr[3]                ; sdram:inst|colStoreNr[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; sdram:inst|colStoreNr[6]                ; sdram:inst|colStoreNr[6]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; sdram:inst|colStoreNr[8]                ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; genlock:inst8|hcount[2]                 ; genlock:inst8|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst8|hcount[4]                 ; genlock:inst8|hcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst8|hcount[6]                 ; genlock:inst8|hcount[6]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sdram:inst|SdrRoutineSeq[1]             ; sdram:inst|SdrRoutineSeq[1]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|refreshDelayCounter[0]       ; sdram:inst|refreshDelayCounter[0]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; genlock:inst8|vcount[2]                 ; genlock:inst8|vcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; genlock:inst8|vcount[3]                 ; genlock:inst8|vcount[3]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrAddress[5]                ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrAddress[10]               ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrAddress[12]               ; sdram:inst|SdrAddress[12]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.187 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.275 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.395      ;
; 0.291 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.411      ;
; 0.296 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.306 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.434      ;
; 0.317 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.437      ;
; 0.323 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.443      ;
; 0.379 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.499      ;
; 0.380 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.499      ;
; 0.389 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.508      ;
; 0.397 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.516      ;
; 0.404 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.523      ;
; 0.447 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.567      ;
; 0.455 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.591      ;
; 0.472 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.593      ;
; 0.475 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.595      ;
; 0.478 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.598      ;
; 0.510 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.630      ;
; 0.521 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.524 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.646      ;
; 0.529 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.648      ;
; 0.529 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.649      ;
; 0.532 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.658      ;
; 0.534 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.654      ;
; 0.536 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.656      ;
; 0.536 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.656      ;
; 0.538 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.657      ;
; 0.538 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.658      ;
; 0.538 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.661      ;
; 0.539 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.659      ;
; 0.539 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.659      ;
; 0.541 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.661      ;
; 0.541 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.660      ;
; 0.541 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.661      ;
; 0.544 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.664      ;
; 0.546 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.665      ;
; 0.561 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.685      ;
; 0.562 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.681      ;
; 0.563 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.683      ;
; 0.565 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.684      ;
; 0.578 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.698      ;
; 0.579 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.699      ;
; 0.580 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.700      ;
; 0.582 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.705      ;
; 0.583 ; vgaout:inst7|hcount[10] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.707      ;
; 0.584 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.704      ;
; 0.587 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.707      ;
; 0.588 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.708      ;
; 0.590 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.710      ;
; 0.592 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.711      ;
; 0.592 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.712      ;
; 0.595 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.714      ;
; 0.595 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.715      ;
; 0.595 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.715      ;
; 0.597 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.717      ;
; 0.600 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.720      ;
; 0.602 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.722      ;
; 0.604 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.724      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.022 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 2.662      ;
; 6.025 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 2.658      ;
; 6.025 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 2.658      ;
; 6.025 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 2.658      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.045 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 2.635      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.246 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 2.427      ;
; 6.260 ; genlock:inst8|vblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 2.412      ;
; 6.260 ; genlock:inst8|vblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 2.412      ;
; 6.260 ; genlock:inst8|vblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 2.412      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 6.277 ; genlock:inst8|vblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 2.392      ;
; 7.344 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.046     ; 1.327      ;
; 7.542 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.131      ;
; 7.642 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.039     ; 1.036      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
; 7.783 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.897      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.660 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.734 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.872      ;
; 0.891 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.029      ; 1.004      ;
; 1.035 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.027      ; 1.146      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.160 ; genlock:inst8|vblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 2.288      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.177 ; genlock:inst8|vblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.309      ;
; 2.178 ; genlock:inst8|vblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.310      ;
; 2.178 ; genlock:inst8|vblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.310      ;
; 2.178 ; genlock:inst8|vblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 2.310      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.398 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 2.517      ;
; 2.413 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.536      ;
; 2.413 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.536      ;
; 2.413 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.536      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
; 2.427 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.550      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|deinterlace                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[0]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[1]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[2]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[3]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[4]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[0]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[1]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[2]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[3]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[4]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|apple2                                                                                      ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[0]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[1]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[2]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[3]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[4]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[5]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[6]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[0]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[1]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[2]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[3]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[4]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[5]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[6]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[7]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[8]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[9]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|frame[0]                                                                                    ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[0]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[1]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[2]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[3]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[4]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[5]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[6]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hblank                                                                                      ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[0]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[10]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[11]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[12]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[13]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[1]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[2]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[3]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[4]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[5]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[6]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[7]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[8]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[9]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|magenta[3]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|mode                                                                                        ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[0]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[1]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[2]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[3]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[4]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[5]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[6]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_adc[7]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[1]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[2]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[3]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[4]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[0]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[1]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[2]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[3]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[4]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[5]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[6]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[0]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[1]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[2]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[3]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[4]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[5]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[6]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[7]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[8]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[9]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|store_req                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|sync_level                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[1]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[4]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vblank                                                                                      ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[10]                                                                             ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[11]                                                                             ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[13]                                                                             ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[0]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[1]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[3]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[4]                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.631  ; 9.631        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.369 ; 10.369       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.622 ; 19.838       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.623 ; 19.853       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.656 ; 19.840       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.656 ; 19.840       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.656 ; 19.840       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.656 ; 19.840       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.656 ; 19.840       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.656 ; 19.840       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.656 ; 19.840       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst1|altsyncram_component|auto_generated|ram_block1a0|clk1                                               ;
; 19.836 ; 19.836       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                   ;
; 19.836 ; 19.836       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                     ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[0]|clk                                                                                       ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[10]|clk                                                                                      ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[11]|clk                                                                                      ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[12]|clk                                                                                      ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[13]|clk                                                                                      ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[1]|clk                                                                                       ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[2]|clk                                                                                       ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[3]|clk                                                                                       ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[4]|clk                                                                                       ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[5]|clk                                                                                       ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[6]|clk                                                                                       ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[7]|clk                                                                                       ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[8]|clk                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 2.816 ; 3.105 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 3.046 ; 3.384 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 3.077 ; 3.386 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 2.501 ; 3.167 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.444 ; 3.078 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.472 ; 3.092 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.177 ; 2.773 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.234 ; 2.832 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.312 ; 2.915 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.392 ; 3.009 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.418 ; 3.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.195 ; 2.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.393 ; 3.039 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.368 ; 3.007 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.391 ; 3.035 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.406 ; 3.054 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.152 ; 2.756 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.492 ; 3.161 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.501 ; 3.167 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.196 ; 2.787 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 2.336 ; 2.955 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 2.187 ; 2.791 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 2.342 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 2.383 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 2.610 ; 3.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 4.002 ; 4.299 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.804 ; 2.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -2.331 ; -2.610 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.514 ; -2.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -2.355 ; -2.618 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.751 ; -2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -2.031 ; -2.649 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -2.061 ; -2.673 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.776 ; -2.356 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.829 ; -2.413 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.905 ; -2.492 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.979 ; -2.582 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.006 ; -2.610 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.793 ; -2.375 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.983 ; -2.612 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.958 ; -2.579 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.980 ; -2.607 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.994 ; -2.625 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.751 ; -2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -2.079 ; -2.728 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.086 ; -2.733 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.791 ; -2.368 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.927 ; -2.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.785 ; -2.373 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.939 ; -2.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -1.939 ; -2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -2.195 ; -2.855 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.996 ; -1.284 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.193 ; -1.467 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 1.907 ; 1.923 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 1.908 ; 1.924 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 1.908 ; 1.924 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.812 ; 1.831 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.812 ; 1.831 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.769 ; 1.772 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.765 ; 1.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.757 ; 1.756 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.812 ; 1.831 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.811 ; 1.830 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.807 ; 1.826 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 1.755 ; 1.754 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 1.766 ; 1.769 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.817 ; 1.836 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.821 ; 1.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.808 ; 1.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.808 ; 1.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.753 ; 1.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.812 ; 1.831 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.821 ; 1.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.821 ; 1.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.766 ; 1.769 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.765 ; 1.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 1.812 ; 1.831 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 1.765 ; 1.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 1.765 ; 1.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 1.765 ; 1.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.817 ; 1.836 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.816 ; 1.835 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.513 ; 1.513 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.528 ; 1.531 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.515 ; 1.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.570 ; 1.590 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.565 ; 1.585 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 1.513 ; 1.513 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.575 ; 1.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.511 ; 1.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.567 ; 1.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.567 ; 1.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.511 ; 1.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.579 ; 1.599 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.579 ; 1.599 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.575 ; 1.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.574 ; 1.594 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.633 ; 1.620 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.689 ; 1.688 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.689 ; 1.688 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.644 ; 1.630 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.633 ; 1.620 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.693 ; 1.692 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.702 ; 1.701 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.702 ; 1.701 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.643 ; 1.629 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.642 ; 1.628 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.693 ; 1.692 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.392 ; 1.379 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.449 ; 1.448 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.449 ; 1.448 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.403 ; 1.389 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.392 ; 1.379 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.453 ; 1.452 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.461 ; 1.460 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.461 ; 1.460 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.403 ; 1.389 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.404 ; 1.390 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.405 ; 1.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.405 ; 1.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.405 ; 1.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.401 ; 1.387 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.405 ; 1.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.405 ; 1.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.453 ; 1.452 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.647     ; 1.661     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.720     ; 1.721     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.720     ; 1.721     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.649     ; 1.663     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.652     ; 1.665     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.724     ; 1.725     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.733     ; 1.734     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.733     ; 1.734     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.648     ; 1.662     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.647     ; 1.661     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.724     ; 1.725     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.406     ; 1.420     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.479     ; 1.480     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.479     ; 1.480     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.408     ; 1.422     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.410     ; 1.423     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.483     ; 1.484     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.491     ; 1.492     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.491     ; 1.492     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.408     ; 1.422     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.409     ; 1.423     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.410     ; 1.424     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.410     ; 1.424     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.410     ; 1.424     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.406     ; 1.420     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.410     ; 1.424     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.410     ; 1.424     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.483     ; 1.484     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 0.409  ; 0.091 ; 4.115    ; 0.660   ; 4.104               ;
;  CLOCK_50                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 9.587               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.409  ; 0.091 ; 4.115    ; 0.660   ; 4.104               ;
;  inst6|altpll_component|auto_generated|pll1|clk[1] ; 35.638 ; 0.187 ; N/A      ; N/A     ; 19.585              ;
; Design-wide TNS                                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.638 ; 4.983 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.984 ; 5.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 5.110 ; 5.432 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.289 ; 4.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.203 ; 4.659 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.277 ; 4.725 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.727 ; 4.176 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.859 ; 4.279 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.978 ; 4.432 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.111 ; 4.551 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.142 ; 4.600 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.762 ; 4.199 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.100 ; 4.604 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.063 ; 4.559 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.095 ; 4.580 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.125 ; 4.610 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.712 ; 4.150 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.281 ; 4.798 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.289 ; 4.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.781 ; 4.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 4.037 ; 4.480 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.753 ; 4.206 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 4.005 ; 4.504 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 4.077 ; 4.605 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 4.499 ; 5.036 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 6.922 ; 7.025 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 3.053 ; 3.161 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -2.331 ; -2.610 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.514 ; -2.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -2.355 ; -2.618 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.751 ; -2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -2.031 ; -2.649 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -2.061 ; -2.673 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.776 ; -2.356 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.829 ; -2.413 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.905 ; -2.492 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.979 ; -2.582 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.006 ; -2.610 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.793 ; -2.375 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.983 ; -2.612 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.958 ; -2.579 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.980 ; -2.607 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.994 ; -2.625 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.751 ; -2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -2.079 ; -2.728 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.086 ; -2.733 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.791 ; -2.368 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.927 ; -2.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.785 ; -2.373 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.939 ; -2.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -1.939 ; -2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -2.195 ; -2.855 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.996 ; -1.284 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.193 ; -1.467 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.144 ; 3.209 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.145 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.145 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.071 ; 3.042 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.070 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.997 ; 2.969 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.974 ; 2.952 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.070 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.071 ; 3.042 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.064 ; 3.035 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.972 ; 2.950 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.067 ; 3.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.067 ; 3.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.970 ; 2.948 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.069 ; 3.040 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.993 ; 2.965 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.069 ; 3.040 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.075 ; 3.046 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.513 ; 1.513 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.528 ; 1.531 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.515 ; 1.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.570 ; 1.590 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.565 ; 1.585 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 1.513 ; 1.513 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.575 ; 1.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.511 ; 1.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.567 ; 1.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.567 ; 1.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.511 ; 1.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.579 ; 1.599 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.579 ; 1.599 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.575 ; 1.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.574 ; 1.594 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DRAM_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAVS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAHS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FP1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIFFB                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFBn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFG                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFGn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFR                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFRn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 30617      ; 1        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 896        ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 30617      ; 1        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 896        ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 73       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                 ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 73       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Nov 23 00:13:58 2014
Info: Command: quartus_sta rgb2vga -c rgb2vga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'rgb2vga.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.409         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    35.638         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.358         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 4.115
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.115         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.229         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.104         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.835         0.000 CLOCK_50 
    Info (332119):    19.589         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.151         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    36.042         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.312         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 4.565
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.565         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.121         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.107         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.818         0.000 CLOCK_50 
    Info (332119):    19.585         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 2.868
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.868         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    37.428         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.091         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.187         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 6.022
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.022         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.660         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.115
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.115         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.587         0.000 CLOCK_50 
    Info (332119):    19.596         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 479 megabytes
    Info: Processing ended: Sun Nov 23 00:14:01 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


