module fa_tb;
reg A,B,Cin;
wire S,C;
full_adder dut(S,C,A,B,Cin);
initial begin
A=0;B=0;Cin=0;
#10;A=0;B=0;Cin=0;
#10;A=0;B=0;Cin=1;
#10;A=0;B=1;Cin=0;
#10;A=0;B=1;Cin=1;
#10;A=1;B=0;Cin=0;
#10;A=1;B=0;Cin=1;
#10;A=1;B=1;Cin=0;
#10;A=1;B=1;Cin=1;
#10;
$finish;
end
endmodule
