--
-- UNIDADE LÓGICA ARITMÉTICA EM VHDL
--
--   sel2  sel1  sel0   |     O                      [A0..A3] [B0..B3]
--   --------------------------------                 ______  ______
--      0     0     0   |  A  +  B                    \     \/     /
--      0     0     1   |  A  -  B         [s0..s2]    \    ALU   /
--      0     1     0   |  A and B                      \________/
--      0     1     1   |  A  or B
--      1     0     0   |  A xor B                       [O0..O3]
--      1     0     1   |  not A
--      1     1     0   |  not B
--      1     1     1   |     Z































