INDIRECT_CLOCK_INFO_FLAG:: NO

BEGIN INFO
INPUT clk@@@@<clock>@@@@ -, @@@@ -, 
INPUT clk2@@@@<clock>@@@@ -, @@@@ -, 
INPUT rst@@@@<sync_reset>@@@@ -, @@@@ -, 
INPUT rst2@@@@<sync_reset>@@@@ -, @@@@ -, 
OUTPUT ROM_enable@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_read@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[0]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[1]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[2]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[3]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[4]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[5]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[6]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[7]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[8]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[9]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[10]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT ROM_address[11]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[0]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[1]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[2]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[3]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[4]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[5]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[6]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[7]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[8]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[9]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[10]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[11]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[12]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[13]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[14]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[15]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[16]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[17]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[18]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[19]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[20]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[21]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[22]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[23]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[24]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[25]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[26]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[27]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[28]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[29]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[30]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT ROM_out[31]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_CSn@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_WEn[0]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_WEn[1]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_WEn[2]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_WEn[3]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_RASn@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_CASn@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[0]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[1]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[2]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[3]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[4]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[5]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[6]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[7]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[8]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[9]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_A[10]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[0]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[1]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[2]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[3]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[4]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[5]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[6]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[7]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[8]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[9]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[10]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[11]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[12]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[13]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[14]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[15]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[16]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[17]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[18]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[19]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[20]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[21]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[22]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[23]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[24]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[25]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[26]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[27]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[28]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[29]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[30]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT DRAM_D[31]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[0]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[1]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[2]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[3]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[4]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[5]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[6]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[7]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[8]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[9]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[10]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[11]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[12]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[13]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[14]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[15]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[16]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[17]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[18]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[19]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[20]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[21]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[22]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[23]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[24]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[25]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[26]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[27]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[28]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[29]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[30]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_Q[31]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT DRAM_valid@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_ready@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[0]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[1]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[2]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[3]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[4]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[5]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[6]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[7]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[8]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[9]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[10]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[11]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[12]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[13]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[14]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[15]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[16]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[17]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[18]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[19]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[20]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[21]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[22]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[23]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[24]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[25]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[26]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[27]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[28]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[29]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[30]@@@@<->@@@@ top.clk, @@@@ -, 
INPUT sensor_out[31]@@@@<->@@@@ top.clk, @@@@ -, 
OUTPUT sensor_en@@@@<->@@@@ top.clk, @@@@ -, 
END INFO
