# Model Sim Project

使用 Model Sim 10.5 创建的工程


## 注意事项

已将src下的Verilog HDL源文件添加至工程，
并将工程源文件路径修改为相对路径（手动修改，可能出错，若出错则自己新建工程将源文件添加至工程即可）