On the x86 and several other processors, this instruction is called <EM><A data-ixbpernmnjoud4qz9ktzkg='{"name": "OEBPS/Text/part0000.xhtml", "frag": "glo:interrupt disable"}'>disable interrupts</A></EM>. However, this is a misnomer: the interrupt is only deferred (masked), and not ignored. Once a corresponding <EM><A data-ixbpernmnjoud4qz9ktzkg='{"name": "OEBPS/Text/part0000.xhtml", "frag": "glo:interrupt enable"}'>enable interrupts</A></EM> instruction is executed, any pending interrupts are delivered to the processor. 
<P></P>
<P><SPAN class=extract>&#22312;x86&#20197;&#21450;&#20854;&#20182;&#30340;&#19968;&#20123;&#23454;&#29616;&#20013;&#65292;&#26242;&#32531;&#20013;&#26029;&#25191;&#34892;&#30340;&#25351;&#20196;&#34987;&#31216;&#20026;&#31105;&#29992;&#20013;&#26029;&#65288;disable interrupt&#65289;&#25351;&#20196;</SPAN></P>
<P><SPAN class=extract>&#25191;&#34892;&#31105;&#29992;&#20013;&#26029;&#25351;&#20196;&#20043;&#21518;&#65292;&#24448;&#21518;&#21040;&#26469;&#30340;&#20013;&#26029;&#23454;&#38469;&#19978;&#24182;&#27809;&#26377;&#34987;&#31105;&#29992;&#65292;&#20165;&#20165;&#26159;&#34987;&#25512;&#36831;&#20102;</SPAN></P>
<P><SPAN class=extract>&#25191;&#34892;&#20102;&#21551;&#29992;&#20013;&#26029;&#65288;enable interrupt&#65289;&#25351;&#20196;&#20043;&#21518;&#65292;&#34987;&#8220;&#31105;&#29992;&#8221;&#30340;&#20013;&#26029;&#25165;&#20250;&#34987;&#20998;&#21457;&#32473;&#22788;&#29702;&#22120;</SPAN></P>
<P><SPAN class=extract>&#20013;&#26029;&#30340;&#20132;&#20184;&#23545;&#35937;&#21487;&#20197;&#34987;&#35748;&#20026;&#26159;&#22788;&#29702;&#22120;</SPAN>