**逻辑综合**    
利用工具将RTL代码转换为门级网表的工程称为逻辑综合。   
优化设计：优化的而主要方法为关键路径的逻辑重构、插入缓冲器、门的选择与替换等。具体为：   
1、架构优化：如选择DesignWare实现所需红能等。        
2、逻辑优化：重构(优化面积)与展平(优化速度)。   
3、门级优化：映射、延时优化、设计规则修正、面积优化。   
**SOC设计中常用的综合策略**   
1、自顶向下    
2、自底向上    
对于较大的设计，从RTL到门级的转化过程中，也可以采用自顶向下的综合策略，而随后在门级到门级优化中，采用自底向上的综合策略，这样  
做的好处在于增大了可以优化的电路规模，同时降低了对于CPU和存储器的要求。   
**静态时序分析**    
1、内容    
静态时序分析工具的分析思想是通过比较信号最晚可能到达的时间与最早要求到达的时间，来检测信号是否到达太晚(即检查建立时间)，同时   
它可以找到所有时序路径中最长的一条，这条最长路径决定系统最快的工作速度，即所谓的关键路径。   
**静态时序分析的流程图**    
1、读取设计电路数据，文件格式只能是db、verilog、VHHDL或EDIF格式；    
2、创建设计电路的约束条件，通常需要设置相关的时钟信号和输入/输出延时，相关的命令在逻辑综合中有具体介绍；  
3、指定环境分析条件，与DC的环境设置命令一致；    
4、进行静态时序分析，产生分析结果；    
**统计静态时序分析**


