# Reading C:/intelFPGA/19.1/modelsim_ase/tcl/vsim/pref.tcl
# do flipflop_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying C:/intelFPGA/19.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/flipflop {Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/flipflop/flipflop.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 17:46:32 on Nov 04,2023
# vlog -reportprogress 300 -sv -work work "+incdir+Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/flipflop" Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/flipflop/flipflop.sv 
# -- Compiling module flipflop
# 
# Top level modules:
# 	flipflop
# End time: 17:46:33 on Nov 04,2023, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/flipflop/Testsbences {Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/flipflop/Testsbences/flipflop_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 17:46:33 on Nov 04,2023
# vlog -reportprogress 300 -sv -work work "+incdir+Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/flipflop/Testsbences" Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/flipflop/Testsbences/flipflop_tb.sv 
# -- Compiling module flipflop_tb
# 
# Top level modules:
# 	flipflop_tb
# End time: 17:46:34 on Nov 04,2023, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L cycloneive_ver -L rtl_work -L work -voptargs="+acc" flipflop_tb
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L cycloneive_ver -L rtl_work -L work -voptargs=""+acc"" flipflop_tb 
# Start time: 17:46:36 on Nov 04,2023
# Loading sv_std.std
# Loading work.flipflop_tb
# Loading work.flipflop
# 
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
#            Iniciando Testbench
#              | D | CLK | Q |
#             ---------------
#   linha  1 | 0000 | 0 | 0000 |
#   linha  2 | 0000 | 1 | 0000 |
#   linha  3 | 0001 | 0 | 0000 |
#   linha  4 | 0001 | 1 | 0001 |
#   linha  5 | 0010 | 0 | 0001 |
#   linha  6 | 0010 | 1 | 0010 |
#   linha  7 | 0011 | 0 | 0010 |
#   linha  8 | 0011 | 1 | 0011 |
#   linha  9 | 0100 | 0 | 0011 |
#   linha 10 | 0100 | 1 | 0100 |
#   linha 11 | 0101 | 0 | 0100 |
#   linha 12 | 0101 | 1 | 0101 |
#   linha 13 | 0110 | 0 | 0101 |
#   linha 14 | 0110 | 1 | 0110 |
#   linha 15 | 0111 | 0 | 0110 |
#   linha 16 | 0111 | 1 | 0111 |
#   linha 17 | 1000 | 0 | 0111 |
#   linha 18 | 1000 | 1 | 1000 |
#   linha 19 | 1001 | 0 | 1000 |
#   linha 20 | 1001 | 1 | 1001 |
#   linha 21 | 1010 | 0 | 1001 |
#   linha 22 | 1010 | 1 | 1010 |
#   linha 23 | 1011 | 0 | 1010 |
#   linha 24 | 1011 | 1 | 1011 |
#   linha 25 | 1100 | 0 | 1011 |
#   linha 26 | 1100 | 1 | 1100 |
#   linha 27 | 1101 | 0 | 1100 |
#   linha 28 | 1101 | 1 | 1101 |
#   linha 29 | 1110 | 0 | 1101 |
#   linha 30 | 1110 | 1 | 1110 |
#   linha 31 | 1111 | 0 | 1110 |
#   linha 32 | 1111 | 1 | 1111 |
# Testes Efetuados = 32
# Erros Encontrados = 0
# ** Note: $stop    : Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/flipflop/Testsbences/flipflop_tb.sv(67)
#    Time: 660 ns  Iteration: 0  Instance: /flipflop_tb
# Break in Module flipflop_tb at Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/flipflop/Testsbences/flipflop_tb.sv line 67
# End time: 17:47:28 on Nov 04,2023, Elapsed time: 0:00:52
# Errors: 0, Warnings: 0
