---
title: 毕设--开题报告
toc: true
date: 2020-02-11 13:41:09
categories: 毕业设计
tags: [毕业设计, FPGA, RISC-V]
description: 毕业设计：基于RISC-V处理器的卷积神经网络加速器设计与实现 开题报告
---

> 开题报告填写要求
>
> 1．开题报告（含“文献综述”）作为毕业设计（论文）答辩委员会对学生答辩资格审查的依据材料之一。此报告应在指导教师指导下，由学生在毕业设计（论文）工作前期内完成，经指导教师签署意见及所在专业审查后生效；
>
> 2．开题报告内容必须用黑墨水笔工整书写或按教务处统一设计的电子文档标准格式（可从教务处网页上下载）打印，禁止打印在其它纸上后剪贴，完成后应及时交给指导教师签署意见；
>
> 3．“文献综述”应按论文的格式成文，并直接书写（或打印）在本开题报告第一栏目内，学生写文献综述的参考文献应不少于15篇（不包括辞典、手册）；
>
> 4．有关年月日等日期的填写，应当按照国标GB/T 7408—94《数据元和交换格式、信息交换、日期和时间表示法》规定的要求，一律用阿拉伯数字书写。如“2004年4月26日”或“2004-04-26”。

# 文献综述

> 结合毕业设计（论文）课题情况，根据所查阅的文献资料，每人撰写2000字左右的文献综述

## 研究背景及国内外研究现状

随着卷积神经网络[^1]的迅速发展，传统的CPU平台已经无法满足卷积神经网络并行计算的特点，卷积神经网络的硬件加速逐渐成为一个热门的研究问题，可重构加速器与通用CPU相结合的模式是一种高效地解决卷积神经网络加速问题的方案。

但是在这种定制结构中，CPU的选择具有极大的挑战。通常商业授权的IP会限制对指令集的修改，影响卷积神经网络加速器的实现。并且，商业授权的IP通常需要高昂的授权费，不利于高校和个人的研究。因此需要一个开源的指令集架构来进行定制加速器的研究。

RISC-V是一种新的开源指令集架构（ISA），目前已经有了一个完整的硬件和硬件生态[^2][^3]，包括完整的指令集、相应的编译器、模拟器和工具链。利用开源的RISC-V处理器，研究人员可以方便地将可重构加速器整合进SOC，并拓展相应的指令集来实现加速器的软件接口。

## 计目标及平台选择



## 研究意义及前景



## 参考文献

[^1]: 卷积神经网络
[^2]: K. Asanovic and D. Patterson. Instruction Sets Should Be Free: The Case for RISC-V. Technical Report UCB/EECS-2014-146, EECS Department, University of California, Berkeley, Aug 2014.
[^3]: RISC-V Foundation. http://www.riscv.org, 2017 (accessed Aug 15, 2017).



# 研究手段

> 本课题要研究或解决的问题和拟采用的研究手段（途径）

## 本课题要研究的问题



## 本课题拟采用的研究手段



## 总结

