Timing Analyzer report for vga_with_hw_test_image
Mon May 16 13:57:48 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Mon May 16 13:57:47 2022 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 140.1 MHz ; 140.1 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 12.862 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.694 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 12.862 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.066     ; 7.070      ;
; 12.910 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.068     ; 7.020      ;
; 12.943 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.072     ; 6.983      ;
; 12.991 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 6.933      ;
; 13.007 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.068     ; 6.923      ;
; 13.007 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.923      ;
; 13.007 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.923      ;
; 13.007 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.923      ;
; 13.007 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.923      ;
; 13.007 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.923      ;
; 13.055 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.070     ; 6.873      ;
; 13.055 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.873      ;
; 13.055 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.873      ;
; 13.055 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.873      ;
; 13.055 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.873      ;
; 13.055 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.873      ;
; 13.120 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.810      ;
; 13.168 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.756      ;
; 13.172 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.752      ;
; 13.201 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 6.723      ;
; 13.212 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.718      ;
; 13.249 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.080     ; 6.669      ;
; 13.253 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.080     ; 6.665      ;
; 13.264 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.066     ; 6.668      ;
; 13.265 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.070     ; 6.663      ;
; 13.265 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.663      ;
; 13.265 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.663      ;
; 13.265 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.663      ;
; 13.265 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.663      ;
; 13.265 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.663      ;
; 13.293 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 6.631      ;
; 13.313 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.076     ; 6.609      ;
; 13.313 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.609      ;
; 13.313 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.609      ;
; 13.313 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.609      ;
; 13.313 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.609      ;
; 13.313 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.609      ;
; 13.317 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.076     ; 6.605      ;
; 13.317 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.605      ;
; 13.317 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.605      ;
; 13.317 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.605      ;
; 13.317 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.605      ;
; 13.317 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.605      ;
; 13.329 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.595      ;
; 13.345 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.072     ; 6.581      ;
; 13.357 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.070     ; 6.571      ;
; 13.357 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.571      ;
; 13.357 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.571      ;
; 13.357 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.571      ;
; 13.357 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.571      ;
; 13.357 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.571      ;
; 13.409 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.068     ; 6.521      ;
; 13.409 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.521      ;
; 13.409 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.521      ;
; 13.409 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.521      ;
; 13.409 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.521      ;
; 13.409 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.521      ;
; 13.410 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.080     ; 6.508      ;
; 13.474 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.076     ; 6.448      ;
; 13.474 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.448      ;
; 13.474 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.448      ;
; 13.474 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.448      ;
; 13.474 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.448      ;
; 13.474 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.448      ;
; 13.617 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.068     ; 6.313      ;
; 13.658 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.266      ;
; 13.665 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.263      ;
; 13.692 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.232      ;
; 13.717 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.078     ; 6.203      ;
; 13.724 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.078     ; 6.196      ;
; 13.729 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.078     ; 6.191      ;
; 13.739 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.080     ; 6.179      ;
; 13.773 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.080     ; 6.145      ;
; 13.798 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.084     ; 6.116      ;
; 13.803 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.076     ; 6.119      ;
; 13.803 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.119      ;
; 13.803 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.119      ;
; 13.803 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.119      ;
; 13.803 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.119      ;
; 13.803 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.119      ;
; 13.805 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.084     ; 6.109      ;
; 13.810 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.084     ; 6.104      ;
; 13.837 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.076     ; 6.085      ;
; 13.837 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.085      ;
; 13.837 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.085      ;
; 13.837 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.085      ;
; 13.837 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.085      ;
; 13.837 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.085      ;
; 13.862 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.056      ;
; 13.862 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.056      ;
; 13.862 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.056      ;
; 13.862 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.056      ;
; 13.862 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.056      ;
; 13.862 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.056      ;
; 13.869 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.049      ;
; 13.869 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.049      ;
; 13.869 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.049      ;
; 13.869 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.049      ;
; 13.869 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.049      ;
; 13.869 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.049      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.753 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.019      ;
; 0.836 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.100      ;
; 0.836 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.100      ;
; 0.868 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.134      ;
; 0.869 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.135      ;
; 0.898 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.162      ;
; 0.902 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.166      ;
; 0.904 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.176      ;
; 0.904 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.176      ;
; 0.905 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.177      ;
; 0.905 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.177      ;
; 0.907 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.179      ;
; 0.925 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.189      ;
; 1.049 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.315      ;
; 1.072 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.336      ;
; 1.092 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.358      ;
; 1.137 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.142 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.406      ;
; 1.208 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.474      ;
; 1.209 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.475      ;
; 1.215 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.481      ;
; 1.228 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.494      ;
; 1.341 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.607      ;
; 1.350 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.616      ;
; 1.357 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.623      ;
; 1.357 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.623      ;
; 1.358 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.624      ;
; 1.360 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.626      ;
; 1.367 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.633      ;
; 1.367 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.633      ;
; 1.368 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.634      ;
; 1.368 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.634      ;
; 1.370 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.636      ;
; 1.375 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.641      ;
; 1.394 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.658      ;
; 1.426 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.692      ;
; 1.426 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.692      ;
; 1.431 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.697      ;
; 1.433 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.699      ;
; 1.441 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.707      ;
; 1.444 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.710      ;
; 1.519 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.785      ;
; 1.530 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.796      ;
; 1.531 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.797      ;
; 1.540 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.806      ;
; 1.570 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.836      ;
; 1.573 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.839      ;
; 1.582 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.840      ;
; 1.587 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.853      ;
; 1.590 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.856      ;
; 1.592 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.850      ;
; 1.597 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.863      ;
; 1.600 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.866      ;
; 1.603 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.869      ;
; 1.619 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.883      ;
; 1.620 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.880      ;
; 1.621 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.881      ;
; 1.622 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.898      ;
; 1.622 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.898      ;
; 1.623 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.899      ;
; 1.623 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.899      ;
; 1.630 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.890      ;
; 1.631 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.891      ;
; 1.633 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.899      ;
; 1.642 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.910      ;
; 1.651 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.076      ; 1.913      ;
; 1.654 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.922      ;
; 1.654 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.920      ;
; 1.656 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.922      ;
; 1.657 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.915      ;
; 1.667 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.925      ;
; 1.682 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.948      ;
; 1.692 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.952      ;
; 1.695 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.961      ;
; 1.702 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.962      ;
; 1.706 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.972      ;
; 1.710 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.974      ;
; 1.716 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.982      ;
; 1.716 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.982      ;
; 1.717 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.983      ;
; 1.717 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.983      ;
; 1.717 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.983      ;
; 1.718 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.982      ;
; 1.722 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.986      ;
; 1.722 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.986      ;
; 1.722 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.986      ;
; 1.724 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.744 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.002      ;
; 1.747 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.013      ;
; 1.757 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.025      ;
; 1.777 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.078      ; 2.041      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 152.79 MHz ; 152.79 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 13.455 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.678 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 13.455 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.057     ; 6.487      ;
; 13.500 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.059     ; 6.440      ;
; 13.548 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.063     ; 6.388      ;
; 13.579 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.059     ; 6.361      ;
; 13.579 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.059     ; 6.361      ;
; 13.579 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.059     ; 6.361      ;
; 13.579 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.059     ; 6.361      ;
; 13.579 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.059     ; 6.361      ;
; 13.579 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.059     ; 6.361      ;
; 13.593 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.065     ; 6.341      ;
; 13.624 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.314      ;
; 13.624 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.314      ;
; 13.624 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.314      ;
; 13.624 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.314      ;
; 13.624 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.314      ;
; 13.624 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.314      ;
; 13.676 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.059     ; 6.264      ;
; 13.734 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.065     ; 6.200      ;
; 13.737 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.065     ; 6.197      ;
; 13.766 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.059     ; 6.174      ;
; 13.769 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.065     ; 6.165      ;
; 13.800 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.138      ;
; 13.800 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.138      ;
; 13.800 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.138      ;
; 13.800 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.138      ;
; 13.800 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.138      ;
; 13.800 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.138      ;
; 13.823 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.057     ; 6.119      ;
; 13.827 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.071     ; 6.101      ;
; 13.830 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.071     ; 6.098      ;
; 13.858 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.067     ; 6.074      ;
; 13.858 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.074      ;
; 13.858 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.074      ;
; 13.858 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.074      ;
; 13.858 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.074      ;
; 13.858 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.074      ;
; 13.859 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.065     ; 6.075      ;
; 13.861 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.067     ; 6.071      ;
; 13.861 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.071      ;
; 13.861 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.071      ;
; 13.861 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.071      ;
; 13.861 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.071      ;
; 13.861 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.067     ; 6.071      ;
; 13.870 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.065     ; 6.064      ;
; 13.890 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.061     ; 6.048      ;
; 13.890 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.048      ;
; 13.890 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.048      ;
; 13.890 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.048      ;
; 13.890 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.048      ;
; 13.890 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.061     ; 6.048      ;
; 13.916 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.063     ; 6.020      ;
; 13.947 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.059     ; 5.993      ;
; 13.947 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.993      ;
; 13.947 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.993      ;
; 13.947 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.993      ;
; 13.947 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.993      ;
; 13.947 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.993      ;
; 13.963 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.071     ; 5.965      ;
; 13.994 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.067     ; 5.938      ;
; 13.994 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.938      ;
; 13.994 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.938      ;
; 13.994 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.938      ;
; 13.994 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.938      ;
; 13.994 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.938      ;
; 14.133 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.059     ; 5.807      ;
; 14.178 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.061     ; 5.760      ;
; 14.184 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.065     ; 5.750      ;
; 14.214 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.065     ; 5.720      ;
; 14.277 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.071     ; 5.651      ;
; 14.281 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.069     ; 5.649      ;
; 14.286 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.069     ; 5.644      ;
; 14.296 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.069     ; 5.634      ;
; 14.307 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.071     ; 5.621      ;
; 14.308 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.067     ; 5.624      ;
; 14.308 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.624      ;
; 14.308 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.624      ;
; 14.308 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.624      ;
; 14.308 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.624      ;
; 14.308 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.624      ;
; 14.338 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.067     ; 5.594      ;
; 14.338 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.594      ;
; 14.338 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.594      ;
; 14.338 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.594      ;
; 14.338 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.594      ;
; 14.338 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.594      ;
; 14.354 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.061     ; 5.584      ;
; 14.365 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.075     ; 5.559      ;
; 14.379 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.075     ; 5.545      ;
; 14.389 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.075     ; 5.535      ;
; 14.407 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.521      ;
; 14.407 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.521      ;
; 14.407 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.521      ;
; 14.407 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.521      ;
; 14.407 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.521      ;
; 14.407 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.521      ;
; 14.410 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.410 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.410 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.410 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.410 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.686 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.928      ;
; 0.781 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.021      ;
; 0.781 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.021      ;
; 0.794 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.034      ;
; 0.799 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.039      ;
; 0.807 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.049      ;
; 0.808 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.050      ;
; 0.819 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.059      ;
; 0.839 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.087      ;
; 0.840 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.088      ;
; 0.840 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.088      ;
; 0.840 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.088      ;
; 0.842 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.090      ;
; 0.963 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.206      ;
; 0.964 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.204      ;
; 0.972 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.214      ;
; 1.034 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.274      ;
; 1.043 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.285      ;
; 1.087 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.329      ;
; 1.102 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.344      ;
; 1.113 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.355      ;
; 1.123 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.365      ;
; 1.220 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.462      ;
; 1.233 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.475      ;
; 1.233 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.475      ;
; 1.234 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.476      ;
; 1.235 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.477      ;
; 1.237 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.479      ;
; 1.237 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.477      ;
; 1.239 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.481      ;
; 1.239 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.481      ;
; 1.240 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.482      ;
; 1.241 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.483      ;
; 1.244 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.486      ;
; 1.249 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.491      ;
; 1.291 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.533      ;
; 1.291 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.533      ;
; 1.296 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.538      ;
; 1.301 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.543      ;
; 1.333 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.575      ;
; 1.335 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.577      ;
; 1.366 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.608      ;
; 1.385 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.627      ;
; 1.385 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.627      ;
; 1.419 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.661      ;
; 1.432 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.666      ;
; 1.436 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.678      ;
; 1.438 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.672      ;
; 1.451 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.693      ;
; 1.453 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.695      ;
; 1.457 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.699      ;
; 1.458 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.700      ;
; 1.460 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.702      ;
; 1.463 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.699      ;
; 1.465 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.701      ;
; 1.466 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.708      ;
; 1.468 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.710      ;
; 1.469 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.705      ;
; 1.471 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.707      ;
; 1.474 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.726      ;
; 1.474 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.726      ;
; 1.475 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.727      ;
; 1.475 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.727      ;
; 1.480 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.724      ;
; 1.480 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.720      ;
; 1.495 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.729      ;
; 1.501 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.743      ;
; 1.501 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.735      ;
; 1.503 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.745      ;
; 1.504 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.749      ;
; 1.520 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.758      ;
; 1.524 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.760      ;
; 1.530 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.766      ;
; 1.541 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.781      ;
; 1.547 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.789      ;
; 1.547 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.789      ;
; 1.552 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.792      ;
; 1.555 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.795      ;
; 1.555 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.795      ;
; 1.556 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.796      ;
; 1.558 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.800      ;
; 1.559 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.801      ;
; 1.572 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.814      ;
; 1.573 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.815      ;
; 1.573 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.815      ;
; 1.574 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.816      ;
; 1.575 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.817      ;
; 1.588 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.832      ;
; 1.592 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.834      ;
; 1.599 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.833      ;
; 1.603 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.847      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.539 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.213 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 16.539 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.029     ; 3.419      ;
; 16.559 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.035     ; 3.393      ;
; 16.564 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.392      ;
; 16.584 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.037     ; 3.366      ;
; 16.612 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.031     ; 3.344      ;
; 16.612 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.344      ;
; 16.612 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.344      ;
; 16.612 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.344      ;
; 16.612 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.344      ;
; 16.612 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.344      ;
; 16.637 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.317      ;
; 16.637 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.317      ;
; 16.637 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.317      ;
; 16.637 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.317      ;
; 16.637 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.317      ;
; 16.637 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.317      ;
; 16.666 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.290      ;
; 16.686 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.037     ; 3.264      ;
; 16.693 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.034     ; 3.260      ;
; 16.693 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.034     ; 3.260      ;
; 16.713 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.040     ; 3.234      ;
; 16.713 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.040     ; 3.234      ;
; 16.714 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.242      ;
; 16.733 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.029     ; 3.225      ;
; 16.734 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.037     ; 3.216      ;
; 16.739 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.215      ;
; 16.739 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.215      ;
; 16.739 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.215      ;
; 16.739 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.215      ;
; 16.739 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.215      ;
; 16.739 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.215      ;
; 16.753 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.035     ; 3.199      ;
; 16.761 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.034     ; 3.192      ;
; 16.766 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.766 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.185      ;
; 16.781 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.040     ; 3.166      ;
; 16.787 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.167      ;
; 16.787 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.167      ;
; 16.787 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.167      ;
; 16.787 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.167      ;
; 16.787 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.167      ;
; 16.787 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.167      ;
; 16.806 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.031     ; 3.150      ;
; 16.806 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.150      ;
; 16.806 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.150      ;
; 16.806 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.150      ;
; 16.806 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.150      ;
; 16.806 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.150      ;
; 16.834 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.117      ;
; 16.834 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.117      ;
; 16.834 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.117      ;
; 16.834 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.117      ;
; 16.834 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.117      ;
; 16.834 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.117      ;
; 16.928 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.031     ; 3.028      ;
; 16.935 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.034     ; 3.018      ;
; 16.950 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.034     ; 3.003      ;
; 16.953 ; vga_controller:inst1|h_count[9] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.001      ;
; 16.955 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.040     ; 2.992      ;
; 16.970 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.040     ; 2.977      ;
; 17.008 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.036     ; 2.943      ;
; 17.008 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.943      ;
; 17.008 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.943      ;
; 17.008 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.943      ;
; 17.008 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.943      ;
; 17.008 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.943      ;
; 17.018 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.038     ; 2.931      ;
; 17.023 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.036     ; 2.928      ;
; 17.023 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.928      ;
; 17.023 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.928      ;
; 17.023 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.928      ;
; 17.023 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.928      ;
; 17.023 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.928      ;
; 17.025 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.038     ; 2.924      ;
; 17.028 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.038     ; 2.921      ;
; 17.038 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.044     ; 2.905      ;
; 17.045 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.044     ; 2.898      ;
; 17.048 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.044     ; 2.895      ;
; 17.055 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.033     ; 2.899      ;
; 17.082 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.869      ;
; 17.082 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.869      ;
; 17.091 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.856      ;
; 17.091 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.856      ;
; 17.091 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.856      ;
; 17.091 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.856      ;
; 17.091 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.856      ;
; 17.091 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.856      ;
; 17.098 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.849      ;
; 17.098 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.849      ;
; 17.098 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.849      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.341 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.466      ;
; 0.380 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.503      ;
; 0.380 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.503      ;
; 0.386 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.511      ;
; 0.387 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.512      ;
; 0.410 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.532      ;
; 0.411 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.539      ;
; 0.411 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.539      ;
; 0.412 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.534      ;
; 0.412 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.540      ;
; 0.413 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.541      ;
; 0.414 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.542      ;
; 0.421 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.543      ;
; 0.475 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.597      ;
; 0.477 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.602      ;
; 0.490 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.614      ;
; 0.516 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.638      ;
; 0.521 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.646      ;
; 0.545 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.669      ;
; 0.552 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.677      ;
; 0.563 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.688      ;
; 0.580 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.704      ;
; 0.624 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.746      ;
; 0.629 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.753      ;
; 0.629 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.754      ;
; 0.631 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.755      ;
; 0.635 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.760      ;
; 0.636 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.760      ;
; 0.637 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.762      ;
; 0.645 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.769      ;
; 0.647 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.771      ;
; 0.648 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.772      ;
; 0.648 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.772      ;
; 0.650 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.774      ;
; 0.650 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.774      ;
; 0.650 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.774      ;
; 0.651 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.775      ;
; 0.652 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.776      ;
; 0.654 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.778      ;
; 0.654 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.778      ;
; 0.658 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.782      ;
; 0.709 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.834      ;
; 0.711 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.835      ;
; 0.712 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.837      ;
; 0.718 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.843      ;
; 0.718 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.842      ;
; 0.724 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.848      ;
; 0.725 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.849      ;
; 0.725 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.849      ;
; 0.728 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.853      ;
; 0.737 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.861      ;
; 0.738 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.740 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.863      ;
; 0.740 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.864      ;
; 0.745 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.870      ;
; 0.754 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.881      ;
; 0.762 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.887      ;
; 0.771 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.890      ;
; 0.773 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.892      ;
; 0.773 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.897      ;
; 0.774 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.898      ;
; 0.776 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.901      ;
; 0.779 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.911      ;
; 0.779 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.911      ;
; 0.779 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.911      ;
; 0.779 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.911      ;
; 0.781 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.908      ;
; 0.786 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.911      ;
; 0.788 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.909      ;
; 0.789 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.789 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.913      ;
; 0.790 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.914      ;
; 0.791 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.912      ;
; 0.792 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.913      ;
; 0.797 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.921      ;
; 0.797 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.921      ;
; 0.798 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.922      ;
; 0.798 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.922      ;
; 0.800 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.924      ;
; 0.801 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.928      ;
; 0.802 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.921      ;
; 0.813 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.932      ;
; 0.815 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.934      ;
; 0.817 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.939      ;
; 0.818 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.945      ;
; 0.819 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.941      ;
; 0.822 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.944      ;
; 0.824 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.954      ;
; 0.825 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.947      ;
; 0.825 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.947      ;
; 0.825 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.952      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.862 ; 0.183 ; N/A      ; N/A     ; 9.213               ;
;  clk             ; 12.862 ; 0.183 ; N/A      ; N/A     ; 9.213               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3629     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3629     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 267   ; 267  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Mon May 16 13:57:46 2022
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.862
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.862               0.000 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.694               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 13.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.455               0.000 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.678
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.678               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 16.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.539               0.000 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.213               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4914 megabytes
    Info: Processing ended: Mon May 16 13:57:48 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


