# VexRiscv-read

[VexRiscV](https://github.com/SpinalHDL/VexRiscv)是采用SpinalHDL实现的RiscV架构的CPU。
本人初学SpinalHLD和RiscV,想通过阅读源码进行进一步的学习,顺便为源码增加一些注释,便于理解。

## 参考资料
* [RISC-V手册](crva.ict.ac.cn/documents/RISC-V-Reader-Chinese-v2p1.pdf)

<!--
## 注释说明
*   //cxzzzz  /*cxzzzz /**cxzzzz    个人添加的注释(与代码原有注释区分)
*   :-? 有疑问
*   TBC 尚未/准备阅读
-->