Fitter report for 8X8
Wed Jun 27 10:00:13 2018
Quartus II Version 7.2 Build 203 02/05/2008 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. All Package Pins
  8. Control Signals
  9. Global & Other Fast Signals
 10. Carry Chains
 11. Cascade Chains
 12. Non-Global High Fan-Out Signals
 13. Peripheral Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Wed Jun 27 10:00:13 2018        ;
; Quartus II Version    ; 7.2 Build 203 02/05/2008 SP 2 SJ Web Edition ;
; Revision Name         ; 8X8                                          ;
; Top-level Entity Name ; 8X8                                          ;
; Family                ; FLEX10KA                                     ;
; Device                ; EPF10K30ATC144-3                             ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 531 / 1,728 ( 31 % )                         ;
; Total pins            ; 53 / 102 ( 52 % )                            ;
; Total memory bits     ; 0 / 12,288 ( 0 % )                           ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K30ATC144-3   ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Equivalent RAM and MLAB Paused Read Capabilities           ; Care               ; Care               ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                 ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Monster2 ; 48    ; --  ; 24   ; 24      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; Monster1 ; 47    ; --  ; 25   ; 25      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; Ball     ; 51    ; --  ; 20   ; 26      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; No       ; 60    ; --  ; 15   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; Yes      ; 59    ; --  ; 16   ; 12      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; Monster3 ; 49    ; --  ; 21   ; 15      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; clear    ; 63    ; --  ; 11   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; CLOCK    ; 55    ; --  ; --   ; 15      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; pin_name ; 54    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                            ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; ledr     ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ledy     ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ledg     ; 9     ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; bee      ; 46    ; --  ; 27   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL[0]   ; 98    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL[1]   ; 99    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL[2]   ; 100   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL[3]   ; 101   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL[4]   ; 102   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL[5]   ; 109   ; --  ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL[6]   ; 110   ; --  ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL[7]   ; 111   ; --  ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL_S[0] ; 112   ; --  ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL_S[1] ; 113   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL_S[2] ; 114   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL_S[3] ; 116   ; --  ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL_S[4] ; 117   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL_S[5] ; 118   ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL_S[6] ; 119   ; --  ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; COL_S[7] ; 120   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW_S[0] ; 88    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW_S[1] ; 89    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW_S[2] ; 90    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW_S[3] ; 91    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW_S[4] ; 92    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW_S[5] ; 95    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW_S[6] ; 96    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW_S[7] ; 97    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[6]     ; 23    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[5]     ; 26    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[4]     ; 27    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[3]     ; 28    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[2]     ; 29    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[1]     ; 30    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[0]     ; 31    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; vcc      ; 141   ; --  ; 33   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW[0]   ; 132   ; --  ; 26   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW[1]   ; 69    ; --  ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW[2]   ; 22    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW[3]   ; 17    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW[4]   ; 73    ; --  ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW[5]   ; 80    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW[6]   ; 142   ; --  ; 34   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ROW[7]   ; 44    ; --  ; 29   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; VCC_INT    ;              ;
; 7     ; ledr       ; LVTTL/LVCMOS ;
; 8     ; ledy       ; LVTTL/LVCMOS ;
; 9     ; ledg       ; LVTTL/LVCMOS ;
; 10    ; GND*       ;              ;
; 11    ; GND*       ;              ;
; 12    ; GND*       ;              ;
; 13    ; GND*       ;              ;
; 14    ; GND*       ;              ;
; 15    ; GND_IO     ;              ;
; 16    ; GND_INT    ;              ;
; 17    ; ROW[3]     ; LVTTL/LVCMOS ;
; 18    ; GND*       ;              ;
; 19    ; GND*       ;              ;
; 20    ; GND*       ;              ;
; 21    ; GND*       ;              ;
; 22    ; ROW[2]     ; LVTTL/LVCMOS ;
; 23    ; Y[6]       ; LVTTL/LVCMOS ;
; 24    ; VCC_IO     ;              ;
; 25    ; VCC_INT    ;              ;
; 26    ; Y[5]       ; LVTTL/LVCMOS ;
; 27    ; Y[4]       ; LVTTL/LVCMOS ;
; 28    ; Y[3]       ; LVTTL/LVCMOS ;
; 29    ; Y[2]       ; LVTTL/LVCMOS ;
; 30    ; Y[1]       ; LVTTL/LVCMOS ;
; 31    ; Y[0]       ; LVTTL/LVCMOS ;
; 32    ; GND*       ;              ;
; 33    ; GND*       ;              ;
; 34    ; #TMS       ;              ;
; 35    ; ^nSTATUS   ;              ;
; 36    ; GND*       ;              ;
; 37    ; GND*       ;              ;
; 38    ; GND*       ;              ;
; 39    ; GND*       ;              ;
; 40    ; GND_IO     ;              ;
; 41    ; GND*       ;              ;
; 42    ; GND*       ;              ;
; 43    ; GND*       ;              ;
; 44    ; ROW[7]     ; LVTTL/LVCMOS ;
; 45    ; VCC_IO     ;              ;
; 46    ; bee        ; LVTTL/LVCMOS ;
; 47    ; Monster1   ; LVTTL/LVCMOS ;
; 48    ; Monster2   ; LVTTL/LVCMOS ;
; 49    ; Monster3   ; LVTTL/LVCMOS ;
; 50    ; GND_IO     ;              ;
; 51    ; Ball       ; LVTTL/LVCMOS ;
; 52    ; VCC_INT    ;              ;
; 53    ; VCC_INT    ;              ;
; 54    ; pin_name   ; LVTTL/LVCMOS ;
; 55    ; CLOCK      ; LVTTL/LVCMOS ;
; 56    ; GND+       ;              ;
; 57    ; GND_INT    ;              ;
; 58    ; GND_INT    ;              ;
; 59    ; Yes        ; LVTTL/LVCMOS ;
; 60    ; No         ; LVTTL/LVCMOS ;
; 61    ; VCC_IO     ;              ;
; 62    ; GND*       ;              ;
; 63    ; clear      ; LVTTL/LVCMOS ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND_IO     ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; ROW[1]     ; LVTTL/LVCMOS ;
; 70    ; GND*       ;              ;
; 71    ; VCC_IO     ;              ;
; 72    ; GND*       ;              ;
; 73    ; ROW[4]     ; LVTTL/LVCMOS ;
; 74    ; ^nCONFIG   ;              ;
; 75    ; VCC_INT    ;              ;
; 76    ; ^MSEL1     ;              ;
; 77    ; ^MSEL0     ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; ROW[5]     ; LVTTL/LVCMOS ;
; 81    ; GND*       ;              ;
; 82    ; GND*       ;              ;
; 83    ; GND*       ;              ;
; 84    ; GND_INT    ;              ;
; 85    ; GND_IO     ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; ROW_S[0]   ; LVTTL/LVCMOS ;
; 89    ; ROW_S[1]   ; LVTTL/LVCMOS ;
; 90    ; ROW_S[2]   ; LVTTL/LVCMOS ;
; 91    ; ROW_S[3]   ; LVTTL/LVCMOS ;
; 92    ; ROW_S[4]   ; LVTTL/LVCMOS ;
; 93    ; VCC_INT    ;              ;
; 94    ; VCC_IO     ;              ;
; 95    ; ROW_S[5]   ; LVTTL/LVCMOS ;
; 96    ; ROW_S[6]   ; LVTTL/LVCMOS ;
; 97    ; ROW_S[7]   ; LVTTL/LVCMOS ;
; 98    ; COL[0]     ; LVTTL/LVCMOS ;
; 99    ; COL[1]     ; LVTTL/LVCMOS ;
; 100   ; COL[2]     ; LVTTL/LVCMOS ;
; 101   ; COL[3]     ; LVTTL/LVCMOS ;
; 102   ; COL[4]     ; LVTTL/LVCMOS ;
; 103   ; GND_INT    ;              ;
; 104   ; GND_IO     ;              ;
; 105   ; #TDI       ;              ;
; 106   ; ^nCE       ;              ;
; 107   ; ^DCLK      ;              ;
; 108   ; ^DATA0     ;              ;
; 109   ; COL[5]     ; LVTTL/LVCMOS ;
; 110   ; COL[6]     ; LVTTL/LVCMOS ;
; 111   ; COL[7]     ; LVTTL/LVCMOS ;
; 112   ; COL_S[0]   ; LVTTL/LVCMOS ;
; 113   ; COL_S[1]   ; LVTTL/LVCMOS ;
; 114   ; COL_S[2]   ; LVTTL/LVCMOS ;
; 115   ; VCC_IO     ;              ;
; 116   ; COL_S[3]   ; LVTTL/LVCMOS ;
; 117   ; COL_S[4]   ; LVTTL/LVCMOS ;
; 118   ; COL_S[5]   ; LVTTL/LVCMOS ;
; 119   ; COL_S[6]   ; LVTTL/LVCMOS ;
; 120   ; COL_S[7]   ; LVTTL/LVCMOS ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; VCC_INT    ;              ;
; 124   ; GND+       ;              ;
; 125   ; GND+       ;              ;
; 126   ; GND+       ;              ;
; 127   ; GND_INT    ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND_IO     ;              ;
; 130   ; GND*       ;              ;
; 131   ; GND*       ;              ;
; 132   ; ROW[0]     ; LVTTL/LVCMOS ;
; 133   ; GND*       ;              ;
; 134   ; VCC_IO     ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND*       ;              ;
; 138   ; GND*       ;              ;
; 139   ; GND_IO     ;              ;
; 140   ; GND*       ;              ;
; 141   ; vcc        ; LVTTL/LVCMOS ;
; 142   ; ROW[6]     ; LVTTL/LVCMOS ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------------+
; Control Signals                                                                                     ;
+---------------------------------------------------+---------+---------+--------------+--------------+
; Name                                              ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+---------------------------------------------------+---------+---------+--------------+--------------+
; CLOCK                                             ; 55      ; 15      ; Clock        ; Pin          ;
; scanf_gen:inst1|PULSE                             ; LC1_E35 ; 37      ; Clock        ; Internal     ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst|2  ; LC2_A4  ; 6       ; Clock        ; Non-global   ;
; clk_gen:inst3|div10_t:inst|2                      ; LC3_E1  ; 6       ; Clock        ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst5|2 ; LC1_A35 ; 9       ; Clock        ; Non-global   ;
; monster1:inst|col_Red[1]~10133                    ; LC5_F3  ; 11      ; Clock enable ; Non-global   ;
; monster1:inst|col_Red~10033                       ; LC1_C9  ; 89      ; Clock enable ; Non-global   ;
; monster1:inst|cnt2[0]~117                         ; LC1_F30 ; 3       ; Clock enable ; Non-global   ;
; monster1:inst|col_Green~11438                     ; LC1_C13 ; 5       ; Clock enable ; Non-global   ;
; loopcountingg:inst2|present_state[1]              ; LC4_C6  ; 107     ; Clock enable ; Non-global   ;
; debounce_g:inst6|3                                ; LC2_E21 ; 4       ; Clock        ; Non-global   ;
; debounce_g:inst7|3                                ; LC1_E21 ; 4       ; Async. clear ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst4|2 ; LC1_A22 ; 6       ; Clock        ; Non-global   ;
; scanf_gen:inst1|Equal1~38                         ; LC5_E35 ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst6|2                     ; LC7_E6  ; 4       ; Clock        ; Non-global   ;
; clk_gen:inst3|div10_t:inst5|2                     ; LC1_E11 ; 10      ; Clock        ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst3|2 ; LC1_A31 ; 6       ; Clock        ; Non-global   ;
; clk_gen:inst3|div10_t:inst4|2                     ; LC1_E3  ; 6       ; Clock        ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst2|2 ; LC2_A32 ; 6       ; Clock        ; Non-global   ;
; clk_gen:inst3|div10_t:inst3|2                     ; LC6_E10 ; 6       ; Clock        ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst1|2 ; LC2_A15 ; 6       ; Clock        ; Non-global   ;
; clk_gen:inst3|div10_t:inst2|2                     ; LC1_E9  ; 6       ; Clock        ; Non-global   ;
; clk_gen:inst3|div10_t:inst2|8                     ; LC6_E9  ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst2|6                     ; LC1_E10 ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst1|2                     ; LC4_E9  ; 6       ; Clock        ; Non-global   ;
; clk_gen:inst3|div10_t:inst1|6                     ; LC4_E1  ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst1|8                     ; LC8_E9  ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst|6  ; LC4_A4  ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst|8  ; LC5_A4  ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst5|6 ; LC5_A35 ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst5|8 ; LC6_A35 ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst4|6 ; LC5_A22 ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst6|6                     ; LC4_E6  ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst5|6                     ; LC5_E11 ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst4|8 ; LC6_A22 ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst3|6 ; LC5_A31 ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst6|8                     ; LC5_E6  ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst5|8                     ; LC6_E11 ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst4|6                     ; LC5_E3  ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst3|8 ; LC6_A31 ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst2|6 ; LC5_A32 ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst4|8                     ; LC6_E3  ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst3|6                     ; LC7_E10 ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst2|8 ; LC6_A32 ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst1|6 ; LC5_A15 ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst3|8                     ; LC8_E10 ; 1       ; Clock enable ; Non-global   ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst1|8 ; LC6_A15 ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst|6                      ; LC7_E1  ; 1       ; Clock enable ; Non-global   ;
; clk_gen:inst3|div10_t:inst|8                      ; LC8_E1  ; 1       ; Clock enable ; Non-global   ;
+---------------------------------------------------+---------+---------+--------------+--------------+


+----------------------------------------------------+
; Global & Other Fast Signals                        ;
+-----------------------+---------+---------+--------+
; Name                  ; Pin #   ; Fan-Out ; Global ;
+-----------------------+---------+---------+--------+
; CLOCK                 ; 55      ; 15      ; yes    ;
; scanf_gen:inst1|PULSE ; LC1_E35 ; 37      ; yes    ;
; pin_name              ; 54      ; 1       ; no     ;
+-----------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 16    ;
; 3      ; 2     ;
+--------+-------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; loopcountingg:inst2|present_state[0]~21              ; 111     ;
; loopcountingg:inst2|present_state[1]~22              ; 107     ;
; monster1:inst|col_Red~10222                          ; 89      ;
; monster1:inst|cnt3[2]~120                            ; 35      ;
; monster1:inst|cnt3[1]~121                            ; 35      ;
; monster1:inst|cnt4[2]~130                            ; 32      ;
; monster1:inst|cnt4[1]~131                            ; 32      ;
; monster1:inst|cnt3[0]~119                            ; 32      ;
; monster1:inst|cnt2[1]~122                            ; 31      ;
; monster1:inst|cnt2[2]~121                            ; 30      ;
; monster1:inst|cnt1[0]~110                            ; 29      ;
; monster1:inst|cnt4[0]~129                            ; 29      ;
; monster1:inst|cnt2[0]~120                            ; 29      ;
; monster1:inst|cnt1[2]~111                            ; 28      ;
; monster1:inst|cnt1[1]~112                            ; 28      ;
; Ball                                                 ; 26      ;
; Monster1                                             ; 25      ;
; Monster2                                             ; 24      ;
; Monster3                                             ; 15      ;
; monster1:inst|col_Red~10168                          ; 15      ;
; monster1:inst|col_Green~11580                        ; 13      ;
; monster1:inst|col_Red~10167                          ; 12      ;
; monster1:inst|col_Red~10170                          ; 12      ;
; Yes                                                  ; 12      ;
; scorecount:inst5|present_state[0]~0                  ; 11      ;
; scorecount:inst5|present_state[1]~1                  ; 11      ;
; scorecount:inst5|present_state[3]~3                  ; 11      ;
; monster1:inst|col_Red[1]~10300                       ; 11      ;
; clk_gen:inst3|div10_t:inst5|2~15                     ; 10      ;
; scorecount:inst5|present_state[2]~2                  ; 10      ;
; monster1:inst|col_Green~11581                        ; 9       ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst5|2~15 ; 9       ;
; monster1:inst|col_Green~11635                        ; 8       ;
; monster1:inst|col_Green[5]~11574                     ; 7       ;
; monster1:inst|col_Red[5]~10158                       ; 7       ;
; monster1:inst|col_Green~11608                        ; 7       ;
; monster1:inst|col_Green[4]~11573                     ; 7       ;
; monster1:inst|col_Green[3]~11572                     ; 7       ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst|5~2   ; 7       ;
; monster1:inst|col_Red[4]~10157                       ; 7       ;
; clear                                                ; 7       ;
; clk_gen:inst3|div10_t:inst4|2~15                     ; 6       ;
; clk_gen:inst3|div10_t:inst2|2~15                     ; 6       ;
; clk_gen:inst3|div10_t:inst1|2~15                     ; 6       ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst2|2~15 ; 6       ;
; clk_gen:inst3|div10_t:inst3|2~15                     ; 6       ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst1|2~15 ; 6       ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst3|2~15 ; 6       ;
; DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst4|2~15 ; 6       ;
; monster1:inst|col_Red[3]~10156                       ; 6       ;
+------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                               ;
+-----------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal     ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-----------------------+---------+-------+-----------------+---------------------------+----------+
; scanf_gen:inst1|PULSE ; LC1_E35 ; Clock ; no              ; yes                       ; +ve      ;
+-----------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 132            ;
; 1                        ; 12             ;
; 2                        ; 2              ;
; 3                        ; 2              ;
; 4                        ; 0              ;
; 5                        ; 1              ;
; 6                        ; 12             ;
; 7                        ; 8              ;
; 8                        ; 47             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 152            ;
; 1                           ; 4              ;
; 2                           ; 1              ;
; 3                           ; 3              ;
; 4                           ; 14             ;
; 5                           ; 17             ;
; 6                           ; 15             ;
; 7                           ; 5              ;
; 8                           ; 5              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 144            ;
; 2 - 3                      ; 18             ;
; 4 - 5                      ; 9              ;
; 6 - 7                      ; 4              ;
; 8 - 9                      ; 5              ;
; 10 - 11                    ; 7              ;
; 12 - 13                    ; 9              ;
; 14 - 15                    ; 12             ;
; 16 - 17                    ; 4              ;
; 18 - 19                    ; 3              ;
; 20 - 21                    ; 1              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  3 / 144 ( 2 % )    ;  4 / 72 ( 6 % )             ;  7 / 72 ( 10 % )             ;
;  B    ;  1 / 144 ( < 1 % )  ;  1 / 72 ( 1 % )             ;  3 / 72 ( 4 % )              ;
;  C    ;  114 / 144 ( 79 % ) ;  42 / 72 ( 58 % )           ;  38 / 72 ( 53 % )            ;
;  D    ;  3 / 144 ( 2 % )    ;  2 / 72 ( 3 % )             ;  1 / 72 ( 1 % )              ;
;  E    ;  2 / 144 ( 1 % )    ;  10 / 72 ( 14 % )           ;  23 / 72 ( 32 % )            ;
;  F    ;  50 / 144 ( 35 % )  ;  37 / 72 ( 51 % )           ;  6 / 72 ( 8 % )              ;
; Total ;  173 / 864 ( 20 % ) ;  96 / 432 ( 22 % )          ;  78 / 432 ( 18 % )           ;
+-------+---------------------+-----------------------------+------------------------------+


+-----------------------------+
; LAB Column Interconnect     ;
+-------+---------------------+
; Col.  ; Interconnect Used   ;
+-------+---------------------+
; 1     ;  2 / 24 ( 8 % )     ;
; 2     ;  5 / 24 ( 21 % )    ;
; 3     ;  3 / 24 ( 13 % )    ;
; 4     ;  3 / 24 ( 13 % )    ;
; 5     ;  4 / 24 ( 17 % )    ;
; 6     ;  5 / 24 ( 21 % )    ;
; 7     ;  2 / 24 ( 8 % )     ;
; 8     ;  2 / 24 ( 8 % )     ;
; 9     ;  4 / 24 ( 17 % )    ;
; 10    ;  3 / 24 ( 13 % )    ;
; 11    ;  3 / 24 ( 13 % )    ;
; 12    ;  5 / 24 ( 21 % )    ;
; 13    ;  1 / 24 ( 4 % )     ;
; 14    ;  3 / 24 ( 13 % )    ;
; 15    ;  6 / 24 ( 25 % )    ;
; 16    ;  5 / 24 ( 21 % )    ;
; 17    ;  2 / 24 ( 8 % )     ;
; 18    ;  0 / 24 ( 0 % )     ;
; 19    ;  4 / 24 ( 17 % )    ;
; 20    ;  4 / 24 ( 17 % )    ;
; 21    ;  2 / 24 ( 8 % )     ;
; 22    ;  2 / 24 ( 8 % )     ;
; 23    ;  4 / 24 ( 17 % )    ;
; 24    ;  6 / 24 ( 25 % )    ;
; 25    ;  3 / 24 ( 13 % )    ;
; 26    ;  6 / 24 ( 25 % )    ;
; 27    ;  1 / 24 ( 4 % )     ;
; 28    ;  2 / 24 ( 8 % )     ;
; 29    ;  3 / 24 ( 13 % )    ;
; 30    ;  2 / 24 ( 8 % )     ;
; 31    ;  2 / 24 ( 8 % )     ;
; 32    ;  2 / 24 ( 8 % )     ;
; 33    ;  1 / 24 ( 4 % )     ;
; 34    ;  2 / 24 ( 8 % )     ;
; 35    ;  2 / 24 ( 8 % )     ;
; 36    ;  4 / 24 ( 17 % )    ;
; Total ;  110 / 864 ( 13 % ) ;
+-------+---------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+-----------------------------------+--------------------------------------+
; Resource                          ; Usage                                ;
+-----------------------------------+--------------------------------------+
; Total logic elements              ; 531 / 1,728 ( 31 % )                 ;
; Registers                         ; 112 / 1,728 ( 6 % )                  ;
; Logic elements in carry chains    ; 7                                    ;
; User inserted logic elements      ; 0                                    ;
; I/O pins                          ; 53 / 102 ( 52 % )                    ;
;     -- Clock pins                 ; 3                                    ;
;     -- Dedicated input pins       ; 3 / 4 ( 75 % )                       ;
; Global signals                    ; 2                                    ;
; EABs                              ; 0 / 6 ( 0 % )                        ;
; Total memory bits                 ; 0 / 12,288 ( 0 % )                   ;
; Total RAM block bits              ; 0 / 12,288 ( 0 % )                   ;
; Maximum fan-out node              ; loopcountingg:inst2|present_state[0] ;
; Maximum fan-out                   ; 111                                  ;
; Highest non-global fan-out signal ; loopcountingg:inst2|present_state[0] ;
; Highest non-global fan-out        ; 111                                  ;
; Total fan-out                     ; 1907                                 ;
; Average fan-out                   ; 3.27                                 ;
+-----------------------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                     ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                         ; Library Name ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------+--------------+
; |8X8                                  ; 531 (0)     ; 112          ; 0           ; 53   ; 419 (0)      ; 11 (0)            ; 101 (0)          ; 7 (0)           ; 0 (0)      ; |8X8                                                                        ; work         ;
;    |DFFDFFDFFDFF:inst9|               ; 43 (5)      ; 31           ; 0           ; 0    ; 12 (0)       ; 3 (2)             ; 28 (3)           ; 0 (0)           ; 0 (0)      ; |8X8|DFFDFFDFFDFF:inst9                                                     ; work         ;
;       |clk_gen:inst10|                ; 36 (0)      ; 24           ; 0           ; 0    ; 12 (0)       ; 0 (0)             ; 24 (0)           ; 0 (0)           ; 0 (0)      ; |8X8|DFFDFFDFFDFF:inst9|clk_gen:inst10                                      ; work         ;
;          |div10_t:inst1|              ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst1                        ; work         ;
;          |div10_t:inst2|              ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst2                        ; work         ;
;          |div10_t:inst3|              ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst3                        ; work         ;
;          |div10_t:inst4|              ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst4                        ; work         ;
;          |div10_t:inst5|              ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst5                        ; work         ;
;          |div10_t:inst|               ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|DFFDFFDFFDFF:inst9|clk_gen:inst10|div10_t:inst                         ; work         ;
;       |debounce_g:inst12|             ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |8X8|DFFDFFDFFDFF:inst9|debounce_g:inst12                                   ; work         ;
;    |VHDL09:inst8|                     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |8X8|VHDL09:inst8                                                           ; work         ;
;    |clk_gen:inst3|                    ; 41 (0)      ; 27           ; 0           ; 0    ; 14 (0)       ; 0 (0)             ; 27 (0)           ; 0 (0)           ; 0 (0)      ; |8X8|clk_gen:inst3                                                          ; work         ;
;       |div10_t:inst1|                 ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|clk_gen:inst3|div10_t:inst1                                            ; work         ;
;       |div10_t:inst2|                 ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|clk_gen:inst3|div10_t:inst2                                            ; work         ;
;       |div10_t:inst3|                 ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|clk_gen:inst3|div10_t:inst3                                            ; work         ;
;       |div10_t:inst4|                 ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|clk_gen:inst3|div10_t:inst4                                            ; work         ;
;       |div10_t:inst5|                 ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|clk_gen:inst3|div10_t:inst5                                            ; work         ;
;       |div10_t:inst6|                 ; 6 (6)       ; 4            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|clk_gen:inst3|div10_t:inst6                                            ; work         ;
;       |div10_t:inst|                  ; 5 (5)       ; 3            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |8X8|clk_gen:inst3|div10_t:inst                                             ; work         ;
;    |debounce_g:inst6|                 ; 3 (3)       ; 2            ; 0           ; 0    ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |8X8|debounce_g:inst6                                                       ; work         ;
;    |debounce_g:inst7|                 ; 3 (3)       ; 2            ; 0           ; 0    ; 1 (1)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |8X8|debounce_g:inst7                                                       ; work         ;
;    |loopcountingg:inst2|              ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |8X8|loopcountingg:inst2                                                    ; work         ;
;    |monster1:inst|                    ; 410 (410)   ; 36           ; 0           ; 0    ; 374 (374)    ; 2 (2)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |8X8|monster1:inst                                                          ; work         ;
;    |scanf_gen:inst1|                  ; 18 (12)     ; 8            ; 0           ; 0    ; 10 (4)       ; 3 (3)             ; 5 (5)            ; 7 (1)           ; 0 (0)      ; |8X8|scanf_gen:inst1                                                        ; work         ;
;       |lpm_add_sub:Add0|              ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 0 (0)      ; |8X8|scanf_gen:inst1|lpm_add_sub:Add0                                       ; work         ;
;          |addcore:adder|              ; 6 (1)       ; 0            ; 0           ; 0    ; 6 (1)        ; 0 (0)             ; 0 (0)            ; 6 (1)           ; 0 (0)      ; |8X8|scanf_gen:inst1|lpm_add_sub:Add0|addcore:adder                         ; work         ;
;             |a_csnbuffer:result_node| ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |8X8|scanf_gen:inst1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node ; work         ;
;    |scorecount:inst5|                 ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |8X8|scorecount:inst5                                                       ; work         ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------+
; Delay Chain Summary               ;
+----------+----------+-------------+
; Name     ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; Monster2 ; Input    ; OFF         ;
; Monster1 ; Input    ; OFF         ;
; Ball     ; Input    ; OFF         ;
; No       ; Input    ; OFF         ;
; Yes      ; Input    ; OFF         ;
; Monster3 ; Input    ; OFF         ;
; clear    ; Input    ; OFF         ;
; CLOCK    ; Input    ; OFF         ;
; pin_name ; Input    ; OFF         ;
; ledr     ; Output   ; OFF         ;
; ledy     ; Output   ; OFF         ;
; ledg     ; Output   ; OFF         ;
; vcc      ; Output   ; OFF         ;
; bee      ; Output   ; OFF         ;
; COL[0]   ; Output   ; OFF         ;
; COL[1]   ; Output   ; OFF         ;
; COL[2]   ; Output   ; OFF         ;
; COL[3]   ; Output   ; OFF         ;
; COL[4]   ; Output   ; OFF         ;
; COL[5]   ; Output   ; OFF         ;
; COL[6]   ; Output   ; OFF         ;
; COL[7]   ; Output   ; OFF         ;
; COL_S[0] ; Output   ; OFF         ;
; COL_S[1] ; Output   ; OFF         ;
; COL_S[2] ; Output   ; OFF         ;
; COL_S[3] ; Output   ; OFF         ;
; COL_S[4] ; Output   ; OFF         ;
; COL_S[5] ; Output   ; OFF         ;
; COL_S[6] ; Output   ; OFF         ;
; COL_S[7] ; Output   ; OFF         ;
; ROW[0]   ; Output   ; OFF         ;
; ROW[1]   ; Output   ; OFF         ;
; ROW[2]   ; Output   ; OFF         ;
; ROW[3]   ; Output   ; OFF         ;
; ROW[4]   ; Output   ; OFF         ;
; ROW[5]   ; Output   ; OFF         ;
; ROW[6]   ; Output   ; OFF         ;
; ROW[7]   ; Output   ; OFF         ;
; ROW_S[0] ; Output   ; OFF         ;
; ROW_S[1] ; Output   ; OFF         ;
; ROW_S[2] ; Output   ; OFF         ;
; ROW_S[3] ; Output   ; OFF         ;
; ROW_S[4] ; Output   ; OFF         ;
; ROW_S[5] ; Output   ; OFF         ;
; ROW_S[6] ; Output   ; OFF         ;
; ROW_S[7] ; Output   ; OFF         ;
; Y[6]     ; Output   ; OFF         ;
; Y[5]     ; Output   ; OFF         ;
; Y[4]     ; Output   ; OFF         ;
; Y[3]     ; Output   ; OFF         ;
; Y[2]     ; Output   ; OFF         ;
; Y[1]     ; Output   ; OFF         ;
; Y[0]     ; Output   ; OFF         ;
+----------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/cs/Downloads/1/8X8.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 203 02/05/2008 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jun 27 10:00:11 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off 8X8 -c 8X8
Info: Selected device EPF10K30ATC144-3 for design "8X8"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 1 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Jun 27 2018 at 10:00:11
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Allocated 210 megabytes of memory during processing
    Info: Processing ended: Wed Jun 27 10:00:13 2018
    Info: Elapsed time: 00:00:02


