
#################################################################
# 时序分析报告 Tue Jul 23 16:51:38 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 1930 ps
起点     : DATA_8080[7]_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_7 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
============================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                连线                 | 扇出 |
============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                                 |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                         | 284  |
| DATA_8080[7]_MGIOL/CLK          |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_B138B | AHB_USR_CLK                         |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| DATA_8080[7]_MGIOL/RXDATA0      |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_lcd8080_inst1/cmd_data_r_reg[7] | 1    |
| TARGEXP1HRDATA[5]/B2            |  SLICEL   | 4409.6 |     8552 |      net      | R14C61L   | ahb_lcd8080_inst1/cmd_data_r_reg[7] |      |
| TARGEXP1HRDATA[5]/B             |  SLICEL   |   75.1 |   8627.1 |     Tilo      |           | TARGEXP1HRDATA[7]                   | 1    |
| CM33_inst/TARGEXP1HRDATA_7      |   CM33    | 2548.3 |  11175.4 |      net      | CM3       | TARGEXP1HRDATA[7]                   |      |
============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7215       (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 75.1 
        总的连线延迟 = 6957.9 
        逻辑级数     = 1 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |       | AHB_USR_CLK      | 284  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:13942.4 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_7)
         = 13942.4    + 16         - 0          - 3960.4     - 7215       - 853        
         = 1930 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1952.6 ps
起点     : DATA_8080[8]_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_8 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
============================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                连线                 | 扇出 |
============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                                 |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                         | 284  |
| DATA_8080[8]_MGIOL/CLK          |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_B138A | AHB_USR_CLK                         |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| DATA_8080[8]_MGIOL/RXDATA0      |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_lcd8080_inst1/cmd_data_r_reg[8] | 1    |
| _n_5709/A6                      |  SLICEL   | 4100.4 |   8242.8 |      net      | R15C60M   | ahb_lcd8080_inst1/cmd_data_r_reg[8] |      |
| _n_5709/A                       |  SLICEL   |   75.1 |   8317.9 |     Tilo      |           | _n_5709                             | 1    |
| _n_5709/B5                      |  SLICEL   |    205 |     8523 |      net      | R15C60M   | _n_5709                             |      |
| _n_5709/B                       |  SLICEL   |   75.1 |   8598.1 |     Tilo      |           | TARGEXP1HRDATA[8]                   | 1    |
| CM33_inst/TARGEXP1HRDATA_8      |   CM33    | 2434.8 |  11032.8 |      net      | CM3       | TARGEXP1HRDATA[8]                   |      |
============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7072.4     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 150.2 
        总的连线延迟 = 6740.2 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |       | AHB_USR_CLK      | 284  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:13942.4 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_8)
         = 13942.4    + 16         - 0          - 3960.4     - 7072.4     - 973        
         = 1952.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1980.5 ps
起点     : DATA_8080[10]_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_10 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                     |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                          | 284  |
| DATA_8080[10]_MGIOL/CLK         |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_B107D | AHB_USR_CLK                          |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                   | --   |
| DATA_8080[10]_MGIOL/RXDATA0     |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_lcd8080_inst1/cmd_data_r_reg[10] | 1    |
| _n_5713/A2                      |  SLICEL   | 3962.5 |   8104.9 |      net      | R17C61L   | ahb_lcd8080_inst1/cmd_data_r_reg[10] |      |
| _n_5713/A                       |  SLICEL   |   75.1 |     8180 |     Tilo      |           | _n_5713                              | 1    |
| _n_5713/B5                      |  SLICEL   |    205 |     8385 |      net      | R17C61L   | _n_5713                              |      |
| _n_5713/B                       |  SLICEL   |   75.1 |   8460.1 |     Tilo      |           | TARGEXP1HRDATA[10]                   | 1    |
| CM33_inst/TARGEXP1HRDATA_10     |   CM33    | 2576.8 |  11036.9 |      net      | CM3       | TARGEXP1HRDATA[10]                   |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7076.5     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 150.2 
        总的连线延迟 = 6744.3 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |       | AHB_USR_CLK      | 284  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:13942.4 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_10)
         = 13942.4    + 16         - 0          - 3960.4     - 7076.5     - 941        
         = 1980.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2016.2 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[7]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |           | N/A                                                    |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                                       | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                                       |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP    |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP          |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                                            | 284  |
| ahb_lcd8080_inst1/addr[12]/CLK     |  SLICEL   | 2362.4 |   3960.4 |      net      | R15C57M   | AHB_USR_CLK                                            |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX    |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX0/A1             |  SLICEL   |  985.7 |   4993.8 |      net      | R15C57L   | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX0/BMUX           |  SLICEL   |    117 |   5110.8 |     Topab     |           | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1 |  SLICEL   |  522.4 |   5633.1 |      net      | R15C58L   | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B  |  SLICEL   |   75.1 |   5708.2 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                       |  SLICEL   |  455.2 |   6163.4 |      net      | R15C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                        |  SLICEL   |   75.1 |   6238.5 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_558/A3         |  SLICEL   |  469.9 |   6708.5 |      net      | R14C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_558/AMUX       |  SLICEL   |  100.6 |   6809.1 |     Topaa     |           | ahb_lcd8080_inst1/n_558                                | 10   |
| ahb_lcd8080_inst1/n_442/C2         |  SLICEL   |  497.2 |   7306.2 |      net      | R13C60L   | ahb_lcd8080_inst1/n_558                                |      |
| ahb_lcd8080_inst1/n_442/C          |  SLICEL   |   75.1 |   7381.3 |     Tilo      |           | ahb_lcd8080_inst1/sta8080_now[0]                       | 19   |
| ahb_lcd8080_inst1/n_442/A6         |  SLICEL   |  194.1 |   7575.4 |      net      | R13C60L   | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/n_442/A          |  SLICEL   |   75.1 |   7650.5 |     Tilo      |           | ahb_lcd8080_inst1/n_442                                | 16   |
| DATA_8080[7]_MGIOL/CE              |  IOLOGIC  | 4228.7 |  11879.2 |      net      | IOL_B138B | ahb_lcd8080_inst1/n_442                                |      |
==================================================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7918.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 7353.1 
        逻辑级数     = 6 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |           | AHB_USR_CLK      | 284  |
| DATA_8080[7]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_B138B | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 7918.8     - 63         
         = 2016.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2112.4 ps
起点     : DATA_8080[3]_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
============================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                连线                 | 扇出 |
============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                                 |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                         | 284  |
| DATA_8080[3]_MGIOL/CLK          |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_B126B | AHB_USR_CLK                         |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| DATA_8080[3]_MGIOL/RXDATA0      |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_lcd8080_inst1/cmd_data_r_reg[3] | 1    |
| _n_5718/C2                      |  SLICEL   | 4062.8 |   8205.2 |      net      | R13C62L   | ahb_lcd8080_inst1/cmd_data_r_reg[3] |      |
| _n_5718/C                       |  SLICEL   |   75.1 |   8280.3 |     Tilo      |           | _n_5717                             | 1    |
| _n_5718/D4                      |  SLICEL   |  209.9 |   8490.2 |      net      | R13C62L   | _n_5717                             |      |
| _n_5718/D                       |  SLICEL   |   75.1 |   8565.3 |     Tilo      |           | TARGEXP1HRDATA[3]                   | 1    |
| CM33_inst/TARGEXP1HRDATA_3      |   CM33    | 2342.8 |    10908 |      net      | CM3       | TARGEXP1HRDATA[3]                   |      |
============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 6947.6     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 150.2 
        总的连线延迟 = 6615.4 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |       | AHB_USR_CLK      | 284  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:13942.4 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_3)
         = 13942.4    + 16         - 0          - 3960.4     - 6947.6     - 938        
         = 2112.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2136.5 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[6]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |           | N/A                                                    |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                                       | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                                       |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP    |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP          |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                                            | 284  |
| ahb_lcd8080_inst1/addr[12]/CLK     |  SLICEL   | 2362.4 |   3960.4 |      net      | R15C57M   | AHB_USR_CLK                                            |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX    |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX0/A1             |  SLICEL   |  985.7 |   4993.8 |      net      | R15C57L   | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX0/BMUX           |  SLICEL   |    117 |   5110.8 |     Topab     |           | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1 |  SLICEL   |  522.4 |   5633.1 |      net      | R15C58L   | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B  |  SLICEL   |   75.1 |   5708.2 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                       |  SLICEL   |  455.2 |   6163.4 |      net      | R15C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                        |  SLICEL   |   75.1 |   6238.5 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_558/A3         |  SLICEL   |  469.9 |   6708.5 |      net      | R14C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_558/AMUX       |  SLICEL   |  100.6 |   6809.1 |     Topaa     |           | ahb_lcd8080_inst1/n_558                                | 10   |
| ahb_lcd8080_inst1/n_442/C2         |  SLICEL   |  497.2 |   7306.2 |      net      | R13C60L   | ahb_lcd8080_inst1/n_558                                |      |
| ahb_lcd8080_inst1/n_442/C          |  SLICEL   |   75.1 |   7381.3 |     Tilo      |           | ahb_lcd8080_inst1/sta8080_now[0]                       | 19   |
| ahb_lcd8080_inst1/n_442/A6         |  SLICEL   |  194.1 |   7575.4 |      net      | R13C60L   | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/n_442/A          |  SLICEL   |   75.1 |   7650.5 |     Tilo      |           | ahb_lcd8080_inst1/n_442                                | 16   |
| DATA_8080[6]_MGIOL/CE              |  IOLOGIC  | 4108.4 |  11758.9 |      net      | IOL_B116A | ahb_lcd8080_inst1/n_442                                |      |
==================================================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7798.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 7232.8 
        逻辑级数     = 6 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |           | AHB_USR_CLK      | 284  |
| DATA_8080[6]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_B116A | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 7798.5     - 63         
         = 2136.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2146.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[3]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |           | N/A                                                    |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                                       | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                                       |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP    |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP          |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                                            | 284  |
| ahb_lcd8080_inst1/addr[12]/CLK     |  SLICEL   | 2362.4 |   3960.4 |      net      | R15C57M   | AHB_USR_CLK                                            |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX    |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX0/A1             |  SLICEL   |  985.7 |   4993.8 |      net      | R15C57L   | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX0/BMUX           |  SLICEL   |    117 |   5110.8 |     Topab     |           | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1 |  SLICEL   |  522.4 |   5633.1 |      net      | R15C58L   | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B  |  SLICEL   |   75.1 |   5708.2 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                       |  SLICEL   |  455.2 |   6163.4 |      net      | R15C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                        |  SLICEL   |   75.1 |   6238.5 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_558/A3         |  SLICEL   |  469.9 |   6708.5 |      net      | R14C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_558/AMUX       |  SLICEL   |  100.6 |   6809.1 |     Topaa     |           | ahb_lcd8080_inst1/n_558                                | 10   |
| ahb_lcd8080_inst1/n_442/C2         |  SLICEL   |  497.2 |   7306.2 |      net      | R13C60L   | ahb_lcd8080_inst1/n_558                                |      |
| ahb_lcd8080_inst1/n_442/C          |  SLICEL   |   75.1 |   7381.3 |     Tilo      |           | ahb_lcd8080_inst1/sta8080_now[0]                       | 19   |
| ahb_lcd8080_inst1/n_442/A6         |  SLICEL   |  194.1 |   7575.4 |      net      | R13C60L   | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/n_442/A          |  SLICEL   |   75.1 |   7650.5 |     Tilo      |           | ahb_lcd8080_inst1/n_442                                | 16   |
| DATA_8080[3]_MGIOL/CE              |  IOLOGIC  | 4098.3 |  11748.8 |      net      | IOL_B126B | ahb_lcd8080_inst1/n_442                                |      |
==================================================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7788.4     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 7222.7 
        逻辑级数     = 6 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |           | AHB_USR_CLK      | 284  |
| DATA_8080[3]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_B126B | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 7788.4     - 63         
         = 2146.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2177.5 ps
起点     : DATA_8080[0]_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
============================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                连线                 | 扇出 |
============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                                 |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                         | 284  |
| DATA_8080[0]_MGIOL/CLK          |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_B132A | AHB_USR_CLK                         |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| DATA_8080[0]_MGIOL/RXDATA0      |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_lcd8080_inst1/cmd_data_r_reg[0] | 1    |
| _n_5709/C5                      |  SLICEL   | 3882.9 |   8025.3 |      net      | R15C60M   | ahb_lcd8080_inst1/cmd_data_r_reg[0] |      |
| _n_5709/C                       |  SLICEL   |   75.1 |   8100.4 |     Tilo      |           | _n_5710                             | 1    |
| _n_5709/D4                      |  SLICEL   |  209.9 |   8310.3 |      net      | R15C60M   | _n_5710                             |      |
| _n_5709/D                       |  SLICEL   |   75.1 |   8385.4 |     Tilo      |           | TARGEXP1HRDATA[0]                   | 1    |
| CM33_inst/TARGEXP1HRDATA_0      |   CM33    | 2526.5 |  10911.9 |      net      | CM3       | TARGEXP1HRDATA[0]                   |      |
============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 6951.5     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 150.2 
        总的连线延迟 = 6619.3 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |       | AHB_USR_CLK      | 284  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:13942.4 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_0)
         = 13942.4    + 16         - 0          - 3960.4     - 6951.5     - 869        
         = 2177.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2286.9 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[4]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |           | N/A                                                    |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                                       | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                                       |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP    |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP          |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                                            | 284  |
| ahb_lcd8080_inst1/addr[12]/CLK     |  SLICEL   | 2362.4 |   3960.4 |      net      | R15C57M   | AHB_USR_CLK                                            |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX    |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX0/A1             |  SLICEL   |  985.7 |   4993.8 |      net      | R15C57L   | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX0/BMUX           |  SLICEL   |    117 |   5110.8 |     Topab     |           | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1 |  SLICEL   |  522.4 |   5633.1 |      net      | R15C58L   | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B  |  SLICEL   |   75.1 |   5708.2 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                       |  SLICEL   |  455.2 |   6163.4 |      net      | R15C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                        |  SLICEL   |   75.1 |   6238.5 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_558/A3         |  SLICEL   |  469.9 |   6708.5 |      net      | R14C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_558/AMUX       |  SLICEL   |  100.6 |   6809.1 |     Topaa     |           | ahb_lcd8080_inst1/n_558                                | 10   |
| ahb_lcd8080_inst1/n_442/C2         |  SLICEL   |  497.2 |   7306.2 |      net      | R13C60L   | ahb_lcd8080_inst1/n_558                                |      |
| ahb_lcd8080_inst1/n_442/C          |  SLICEL   |   75.1 |   7381.3 |     Tilo      |           | ahb_lcd8080_inst1/sta8080_now[0]                       | 19   |
| ahb_lcd8080_inst1/n_442/A6         |  SLICEL   |  194.1 |   7575.4 |      net      | R13C60L   | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/n_442/A          |  SLICEL   |   75.1 |   7650.5 |     Tilo      |           | ahb_lcd8080_inst1/n_442                                | 16   |
| DATA_8080[4]_MGIOL/CE              |  IOLOGIC  |   3958 |  11608.5 |      net      | IOL_B126A | ahb_lcd8080_inst1/n_442                                |      |
==================================================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7648.1     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 7082.4 
        逻辑级数     = 6 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |           | AHB_USR_CLK      | 284  |
| DATA_8080[4]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_B126A | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 7648.1     - 63         
         = 2286.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2296.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[2]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |           | N/A                                                    |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                                       | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                                       |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP    |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP          |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                                            | 284  |
| ahb_lcd8080_inst1/addr[12]/CLK     |  SLICEL   | 2362.4 |   3960.4 |      net      | R15C57M   | AHB_USR_CLK                                            |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX    |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX0/A1             |  SLICEL   |  985.7 |   4993.8 |      net      | R15C57L   | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX0/BMUX           |  SLICEL   |    117 |   5110.8 |     Topab     |           | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1 |  SLICEL   |  522.4 |   5633.1 |      net      | R15C58L   | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B  |  SLICEL   |   75.1 |   5708.2 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                       |  SLICEL   |  455.2 |   6163.4 |      net      | R15C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                        |  SLICEL   |   75.1 |   6238.5 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_558/A3         |  SLICEL   |  469.9 |   6708.5 |      net      | R14C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_558/AMUX       |  SLICEL   |  100.6 |   6809.1 |     Topaa     |           | ahb_lcd8080_inst1/n_558                                | 10   |
| ahb_lcd8080_inst1/n_442/C2         |  SLICEL   |  497.2 |   7306.2 |      net      | R13C60L   | ahb_lcd8080_inst1/n_558                                |      |
| ahb_lcd8080_inst1/n_442/C          |  SLICEL   |   75.1 |   7381.3 |     Tilo      |           | ahb_lcd8080_inst1/sta8080_now[0]                       | 19   |
| ahb_lcd8080_inst1/n_442/A6         |  SLICEL   |  194.1 |   7575.4 |      net      | R13C60L   | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/n_442/A          |  SLICEL   |   75.1 |   7650.5 |     Tilo      |           | ahb_lcd8080_inst1/n_442                                | 16   |
| DATA_8080[2]_MGIOL/CE              |  IOLOGIC  | 3948.3 |  11598.8 |      net      | IOL_B116C | ahb_lcd8080_inst1/n_442                                |      |
==================================================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7638.4     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 7072.7 
        逻辑级数     = 6 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |           | AHB_USR_CLK      | 284  |
| DATA_8080[2]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_B116C | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 7638.4     - 63         
         = 2296.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Tue Jul 23 16:51:38 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 354.9 ps
起点     : ahb_uart1/TX_fifo_rd_ptr[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_fifo_rd_ptr[1]/B5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 284  |
| ahb_uart1/TX_fifo_rd_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R18C53L | AHB_USR_CLK                 |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_rd_ptr[0]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_rd_ptr[0] | 38   |
| ahb_uart1/TX_fifo_rd_ptr[1]/B5  |  SLICEL   |  208.6 |   4181.5 |      net      | R18C53M | ahb_uart1/TX_fifo_rd_ptr[0] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 239.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 208.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/TX_fifo_rd_ptr[1]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R18C53M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 239.1      - 3960.4     - -117.8     
         = 354.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 354.9 ps
起点     : ahb_uart1/TX_fifo_rd_ptr[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_fifo_rd_ptr[1]/A5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 284  |
| ahb_uart1/TX_fifo_rd_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R18C53L | AHB_USR_CLK                 |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_rd_ptr[0]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_rd_ptr[0] | 38   |
| ahb_uart1/TX_fifo_rd_ptr[1]/A5  |  SLICEL   |  208.6 |   4181.5 |      net      | R18C53M | ahb_uart1/TX_fifo_rd_ptr[0] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 239.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 208.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/TX_fifo_rd_ptr[1]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R18C53M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 239.1      - 3960.4     - -117.8     
         = 354.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 362.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                       |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c          | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK               | 284  |
| ahb_uart1/TX_shift_reg[8]/CLK   |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C56M | AHB_USR_CLK               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/DQ    |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shift_reg[6] | 1    |
| ahb_uart1/TX_shift_reg[8]/C3    |  SLICEL   |  216.6 |   4189.5 |      net      | R14C56M | ahb_uart1/TX_shift_reg[6] |      |
================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/TX_shift_reg[8]/CLK   |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C56M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 247.1      - 3960.4     - -117.8     
         = 362.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 362.9 ps
起点     : ahb_uart1/TX_shift_reg[4]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[4]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                       |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c          | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK               | 284  |
| ahb_uart1/TX_shift_reg[4]/CLK   |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C55M | AHB_USR_CLK               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[4]/DQ    |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shift_reg[3] | 1    |
| ahb_uart1/TX_shift_reg[4]/C3    |  SLICEL   |  216.6 |   4189.5 |      net      | R14C55M | ahb_uart1/TX_shift_reg[3] |      |
================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/TX_shift_reg[4]/CLK   |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C55M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 247.1      - 3960.4     - -117.8     
         = 362.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 367.4 ps
起点     : ahb_uart1/_i_403_rkd_5/CMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/_i_403_rkd_5/B5   [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                       |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c          | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK               | 284  |
| ahb_uart1/_i_403_rkd_5/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R17C70M | AHB_USR_CLK               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/_i_403_rkd_5/CMUX     |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | ahb_uart1/RX_samp_regs[1] | 4    |
| ahb_uart1/_i_403_rkd_5/B5       |  SLICEL   |  203.9 |     4194 |      net      | R17C70M | ahb_uart1/RX_samp_regs[1] |      |
================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 251.6      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 203.9 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/_i_403_rkd_5/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R17C70M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 251.6      - 3960.4     - -117.8     
         = 367.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 370.1 ps
起点     : ahb_uart1/_i_403_rkd_5/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/_i_403_rkd_5/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                       |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c          | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK               | 284  |
| ahb_uart1/_i_403_rkd_5/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R17C70M | AHB_USR_CLK               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/_i_403_rkd_5/AQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_samp_regs[0] | 3    |
| ahb_uart1/_i_403_rkd_5/B3       |  SLICEL   |  223.8 |   4196.7 |      net      | R17C70M | ahb_uart1/RX_samp_regs[0] |      |
================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 254.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 223.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/_i_403_rkd_5/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R17C70M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 254.3      - 3960.4     - -117.8     
         = 370.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 370.1 ps
起点     : ahb_uart1/read_en/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/read_en/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK       | 284  |
| ahb_uart1/read_en/CLK           |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C54L | AHB_USR_CLK       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                | --   |
| ahb_uart1/read_en/AQ            |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/read_en | 3    |
| ahb_uart1/read_en/A3            |  SLICEL   |  223.8 |   4196.7 |      net      | R13C54L | ahb_uart1/read_en |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 254.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 223.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/read_en/CLK           |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C54L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 254.3      - 3960.4     - -117.8     
         = 370.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 370.1 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shiftOUT_cnt[1]/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                  | 284  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C54L | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[1] | 5    |
| ahb_uart1/TX_shiftOUT_cnt[1]/A3  |  SLICEL   |  223.8 |   4196.7 |      net      | R14C54L | ahb_uart1/TX_shiftOUT_cnt[1] |      |
====================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 254.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 223.8 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C54L | AHB_USR_CLK      |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 254.3      - 3960.4     - -117.8     
         = 370.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 370.1 ps
起点     : ahb_lcd8080_inst1/write_l_cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_lcd8080_inst1/write_l_cnt[0]/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================================
|                 节点                 |   单元    |  延迟  | 到达时间 |     类型      |  位置   |               连线               | 扇出 |
============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN                 |    N/A    |      0 |       -- |               |         | N/A                              |      |
| CLK_IN_25M_PIN                       | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in          |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                   | 1    |
| CLK_IN_25M_PIN/PADDI                 |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI             |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c                 |      |
| --                                   |    --     |     -- |       -- |      --       | --      | --                               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP      |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                              |      |
| PLL_inst1/PLLInst_0/CLKOP            |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                      | 284  |
| ahb_lcd8080_inst1/write_l_cnt[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C59M | AHB_USR_CLK                      |      |
| --                                   |    --     |     -- |       -- |      --       | --      | --                               | --   |
| ahb_lcd8080_inst1/write_l_cnt[0]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_lcd8080_inst1/write_l_cnt[0] | 3    |
| ahb_lcd8080_inst1/write_l_cnt[0]/A3  |  SLICEL   |  223.8 |   4196.7 |      net      | R13C59M | ahb_lcd8080_inst1/write_l_cnt[0] |      |
============================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 254.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 223.8 
        逻辑级数     = 0 

[数据捕获路径]
===============================================================================================================================
|                 节点                 |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===============================================================================================================================
| CLOCK'CLK_IN_25M_PIN                 |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                       | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in          |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI                 |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI             |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                                   |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP      |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP            |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_lcd8080_inst1/write_l_cnt[0]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C59M | AHB_USR_CLK      |      |
===============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 254.3      - 3960.4     - -117.8     
         = 370.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 371.9 ps
起点     : ahb_lcd8080_inst1/write_en/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_lcd8080_inst1/write_en/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线            | 扇出 |
=================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                        |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN             | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN             | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c           | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c           |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                         | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                        |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                | 284  |
| ahb_lcd8080_inst1/write_en/CLK  |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C56L | AHB_USR_CLK                |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                         | --   |
| ahb_lcd8080_inst1/write_en/AQ   |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_lcd8080_inst1/write_en | 13   |
| ahb_lcd8080_inst1/write_en/A3   |  SLICEL   |  225.6 |   4198.5 |      net      | R14C56L | ahb_lcd8080_inst1/write_en |      |
=================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 256.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 225.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_lcd8080_inst1/write_en/CLK  |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C56L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 256.1      - 3960.4     - -117.8     
         = 371.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Tue Jul 23 16:51:38 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: CLK_IN_25M_PIN
#  终点 : 时钟: CLK_IN_25M_PIN
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Tue Jul 23 16:51:38 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: CLK_IN_25M_PIN
#  终点 : 时钟: CLK_IN_25M_PIN
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Tue Jul 23 16:51:38 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 1930 ps
起点     : DATA_8080[7]_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_7 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
============================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                连线                 | 扇出 |
============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                                 |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                         | 284  |
| DATA_8080[7]_MGIOL/CLK          |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_B138B | AHB_USR_CLK                         |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| DATA_8080[7]_MGIOL/RXDATA0      |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_lcd8080_inst1/cmd_data_r_reg[7] | 1    |
| TARGEXP1HRDATA[5]/B2            |  SLICEL   | 4409.6 |     8552 |      net      | R14C61L   | ahb_lcd8080_inst1/cmd_data_r_reg[7] |      |
| TARGEXP1HRDATA[5]/B             |  SLICEL   |   75.1 |   8627.1 |     Tilo      |           | TARGEXP1HRDATA[7]                   | 1    |
| CM33_inst/TARGEXP1HRDATA_7      |   CM33    | 2548.3 |  11175.4 |      net      | CM3       | TARGEXP1HRDATA[7]                   |      |
============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7215       (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 75.1 
        总的连线延迟 = 6957.9 
        逻辑级数     = 1 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |       | AHB_USR_CLK      | 284  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:13942.4 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_7)
         = 13942.4    + 16         - 0          - 3960.4     - 7215       - 853        
         = 1930 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1952.6 ps
起点     : DATA_8080[8]_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_8 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
============================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                连线                 | 扇出 |
============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                                 |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                         | 284  |
| DATA_8080[8]_MGIOL/CLK          |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_B138A | AHB_USR_CLK                         |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| DATA_8080[8]_MGIOL/RXDATA0      |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_lcd8080_inst1/cmd_data_r_reg[8] | 1    |
| _n_5709/A6                      |  SLICEL   | 4100.4 |   8242.8 |      net      | R15C60M   | ahb_lcd8080_inst1/cmd_data_r_reg[8] |      |
| _n_5709/A                       |  SLICEL   |   75.1 |   8317.9 |     Tilo      |           | _n_5709                             | 1    |
| _n_5709/B5                      |  SLICEL   |    205 |     8523 |      net      | R15C60M   | _n_5709                             |      |
| _n_5709/B                       |  SLICEL   |   75.1 |   8598.1 |     Tilo      |           | TARGEXP1HRDATA[8]                   | 1    |
| CM33_inst/TARGEXP1HRDATA_8      |   CM33    | 2434.8 |  11032.8 |      net      | CM3       | TARGEXP1HRDATA[8]                   |      |
============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7072.4     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 150.2 
        总的连线延迟 = 6740.2 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |       | AHB_USR_CLK      | 284  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:13942.4 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_8)
         = 13942.4    + 16         - 0          - 3960.4     - 7072.4     - 973        
         = 1952.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1980.5 ps
起点     : DATA_8080[10]_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_10 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                     |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                          | 284  |
| DATA_8080[10]_MGIOL/CLK         |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_B107D | AHB_USR_CLK                          |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                   | --   |
| DATA_8080[10]_MGIOL/RXDATA0     |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_lcd8080_inst1/cmd_data_r_reg[10] | 1    |
| _n_5713/A2                      |  SLICEL   | 3962.5 |   8104.9 |      net      | R17C61L   | ahb_lcd8080_inst1/cmd_data_r_reg[10] |      |
| _n_5713/A                       |  SLICEL   |   75.1 |     8180 |     Tilo      |           | _n_5713                              | 1    |
| _n_5713/B5                      |  SLICEL   |    205 |     8385 |      net      | R17C61L   | _n_5713                              |      |
| _n_5713/B                       |  SLICEL   |   75.1 |   8460.1 |     Tilo      |           | TARGEXP1HRDATA[10]                   | 1    |
| CM33_inst/TARGEXP1HRDATA_10     |   CM33    | 2576.8 |  11036.9 |      net      | CM3       | TARGEXP1HRDATA[10]                   |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7076.5     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 150.2 
        总的连线延迟 = 6744.3 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |       | AHB_USR_CLK      | 284  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:13942.4 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_10)
         = 13942.4    + 16         - 0          - 3960.4     - 7076.5     - 941        
         = 1980.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2016.2 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[7]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |           | N/A                                                    |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                                       | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                                       |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP    |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP          |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                                            | 284  |
| ahb_lcd8080_inst1/addr[12]/CLK     |  SLICEL   | 2362.4 |   3960.4 |      net      | R15C57M   | AHB_USR_CLK                                            |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX    |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX0/A1             |  SLICEL   |  985.7 |   4993.8 |      net      | R15C57L   | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX0/BMUX           |  SLICEL   |    117 |   5110.8 |     Topab     |           | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1 |  SLICEL   |  522.4 |   5633.1 |      net      | R15C58L   | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B  |  SLICEL   |   75.1 |   5708.2 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                       |  SLICEL   |  455.2 |   6163.4 |      net      | R15C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                        |  SLICEL   |   75.1 |   6238.5 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_558/A3         |  SLICEL   |  469.9 |   6708.5 |      net      | R14C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_558/AMUX       |  SLICEL   |  100.6 |   6809.1 |     Topaa     |           | ahb_lcd8080_inst1/n_558                                | 10   |
| ahb_lcd8080_inst1/n_442/C2         |  SLICEL   |  497.2 |   7306.2 |      net      | R13C60L   | ahb_lcd8080_inst1/n_558                                |      |
| ahb_lcd8080_inst1/n_442/C          |  SLICEL   |   75.1 |   7381.3 |     Tilo      |           | ahb_lcd8080_inst1/sta8080_now[0]                       | 19   |
| ahb_lcd8080_inst1/n_442/A6         |  SLICEL   |  194.1 |   7575.4 |      net      | R13C60L   | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/n_442/A          |  SLICEL   |   75.1 |   7650.5 |     Tilo      |           | ahb_lcd8080_inst1/n_442                                | 16   |
| DATA_8080[7]_MGIOL/CE              |  IOLOGIC  | 4228.7 |  11879.2 |      net      | IOL_B138B | ahb_lcd8080_inst1/n_442                                |      |
==================================================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7918.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 7353.1 
        逻辑级数     = 6 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |           | AHB_USR_CLK      | 284  |
| DATA_8080[7]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_B138B | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 7918.8     - 63         
         = 2016.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2112.4 ps
起点     : DATA_8080[3]_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
============================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                连线                 | 扇出 |
============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                                 |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                         | 284  |
| DATA_8080[3]_MGIOL/CLK          |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_B126B | AHB_USR_CLK                         |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| DATA_8080[3]_MGIOL/RXDATA0      |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_lcd8080_inst1/cmd_data_r_reg[3] | 1    |
| _n_5718/C2                      |  SLICEL   | 4062.8 |   8205.2 |      net      | R13C62L   | ahb_lcd8080_inst1/cmd_data_r_reg[3] |      |
| _n_5718/C                       |  SLICEL   |   75.1 |   8280.3 |     Tilo      |           | _n_5717                             | 1    |
| _n_5718/D4                      |  SLICEL   |  209.9 |   8490.2 |      net      | R13C62L   | _n_5717                             |      |
| _n_5718/D                       |  SLICEL   |   75.1 |   8565.3 |     Tilo      |           | TARGEXP1HRDATA[3]                   | 1    |
| CM33_inst/TARGEXP1HRDATA_3      |   CM33    | 2342.8 |    10908 |      net      | CM3       | TARGEXP1HRDATA[3]                   |      |
============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 6947.6     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 150.2 
        总的连线延迟 = 6615.4 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |       | AHB_USR_CLK      | 284  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:13942.4 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_3)
         = 13942.4    + 16         - 0          - 3960.4     - 6947.6     - 938        
         = 2112.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2136.5 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[6]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |           | N/A                                                    |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                                       | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                                       |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP    |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP          |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                                            | 284  |
| ahb_lcd8080_inst1/addr[12]/CLK     |  SLICEL   | 2362.4 |   3960.4 |      net      | R15C57M   | AHB_USR_CLK                                            |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX    |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX0/A1             |  SLICEL   |  985.7 |   4993.8 |      net      | R15C57L   | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX0/BMUX           |  SLICEL   |    117 |   5110.8 |     Topab     |           | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1 |  SLICEL   |  522.4 |   5633.1 |      net      | R15C58L   | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B  |  SLICEL   |   75.1 |   5708.2 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                       |  SLICEL   |  455.2 |   6163.4 |      net      | R15C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                        |  SLICEL   |   75.1 |   6238.5 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_558/A3         |  SLICEL   |  469.9 |   6708.5 |      net      | R14C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_558/AMUX       |  SLICEL   |  100.6 |   6809.1 |     Topaa     |           | ahb_lcd8080_inst1/n_558                                | 10   |
| ahb_lcd8080_inst1/n_442/C2         |  SLICEL   |  497.2 |   7306.2 |      net      | R13C60L   | ahb_lcd8080_inst1/n_558                                |      |
| ahb_lcd8080_inst1/n_442/C          |  SLICEL   |   75.1 |   7381.3 |     Tilo      |           | ahb_lcd8080_inst1/sta8080_now[0]                       | 19   |
| ahb_lcd8080_inst1/n_442/A6         |  SLICEL   |  194.1 |   7575.4 |      net      | R13C60L   | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/n_442/A          |  SLICEL   |   75.1 |   7650.5 |     Tilo      |           | ahb_lcd8080_inst1/n_442                                | 16   |
| DATA_8080[6]_MGIOL/CE              |  IOLOGIC  | 4108.4 |  11758.9 |      net      | IOL_B116A | ahb_lcd8080_inst1/n_442                                |      |
==================================================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7798.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 7232.8 
        逻辑级数     = 6 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |           | AHB_USR_CLK      | 284  |
| DATA_8080[6]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_B116A | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 7798.5     - 63         
         = 2136.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2146.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[3]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |           | N/A                                                    |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                                       | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                                       |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP    |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP          |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                                            | 284  |
| ahb_lcd8080_inst1/addr[12]/CLK     |  SLICEL   | 2362.4 |   3960.4 |      net      | R15C57M   | AHB_USR_CLK                                            |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX    |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX0/A1             |  SLICEL   |  985.7 |   4993.8 |      net      | R15C57L   | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX0/BMUX           |  SLICEL   |    117 |   5110.8 |     Topab     |           | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1 |  SLICEL   |  522.4 |   5633.1 |      net      | R15C58L   | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B  |  SLICEL   |   75.1 |   5708.2 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                       |  SLICEL   |  455.2 |   6163.4 |      net      | R15C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                        |  SLICEL   |   75.1 |   6238.5 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_558/A3         |  SLICEL   |  469.9 |   6708.5 |      net      | R14C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_558/AMUX       |  SLICEL   |  100.6 |   6809.1 |     Topaa     |           | ahb_lcd8080_inst1/n_558                                | 10   |
| ahb_lcd8080_inst1/n_442/C2         |  SLICEL   |  497.2 |   7306.2 |      net      | R13C60L   | ahb_lcd8080_inst1/n_558                                |      |
| ahb_lcd8080_inst1/n_442/C          |  SLICEL   |   75.1 |   7381.3 |     Tilo      |           | ahb_lcd8080_inst1/sta8080_now[0]                       | 19   |
| ahb_lcd8080_inst1/n_442/A6         |  SLICEL   |  194.1 |   7575.4 |      net      | R13C60L   | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/n_442/A          |  SLICEL   |   75.1 |   7650.5 |     Tilo      |           | ahb_lcd8080_inst1/n_442                                | 16   |
| DATA_8080[3]_MGIOL/CE              |  IOLOGIC  | 4098.3 |  11748.8 |      net      | IOL_B126B | ahb_lcd8080_inst1/n_442                                |      |
==================================================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7788.4     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 7222.7 
        逻辑级数     = 6 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |           | AHB_USR_CLK      | 284  |
| DATA_8080[3]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_B126B | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 7788.4     - 63         
         = 2146.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2177.5 ps
起点     : DATA_8080[0]_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
============================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                连线                 | 扇出 |
============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                                 |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                      | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                         | 284  |
| DATA_8080[0]_MGIOL/CLK          |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_B132A | AHB_USR_CLK                         |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                                  | --   |
| DATA_8080[0]_MGIOL/RXDATA0      |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_lcd8080_inst1/cmd_data_r_reg[0] | 1    |
| _n_5709/C5                      |  SLICEL   | 3882.9 |   8025.3 |      net      | R15C60M   | ahb_lcd8080_inst1/cmd_data_r_reg[0] |      |
| _n_5709/C                       |  SLICEL   |   75.1 |   8100.4 |     Tilo      |           | _n_5710                             | 1    |
| _n_5709/D4                      |  SLICEL   |  209.9 |   8310.3 |      net      | R15C60M   | _n_5710                             |      |
| _n_5709/D                       |  SLICEL   |   75.1 |   8385.4 |     Tilo      |           | TARGEXP1HRDATA[0]                   | 1    |
| CM33_inst/TARGEXP1HRDATA_0      |   CM33    | 2526.5 |  10911.9 |      net      | CM3       | TARGEXP1HRDATA[0]                   |      |
============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 6951.5     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 150.2 
        总的连线延迟 = 6619.3 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |       | AHB_USR_CLK      | 284  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:13942.4 |      net      | CM3   | AHB_USR_CLK      |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_0)
         = 13942.4    + 16         - 0          - 3960.4     - 6951.5     - 869        
         = 2177.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2286.9 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[4]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |           | N/A                                                    |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                                       | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                                       |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP    |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP          |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                                            | 284  |
| ahb_lcd8080_inst1/addr[12]/CLK     |  SLICEL   | 2362.4 |   3960.4 |      net      | R15C57M   | AHB_USR_CLK                                            |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX    |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX0/A1             |  SLICEL   |  985.7 |   4993.8 |      net      | R15C57L   | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX0/BMUX           |  SLICEL   |    117 |   5110.8 |     Topab     |           | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1 |  SLICEL   |  522.4 |   5633.1 |      net      | R15C58L   | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B  |  SLICEL   |   75.1 |   5708.2 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                       |  SLICEL   |  455.2 |   6163.4 |      net      | R15C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                        |  SLICEL   |   75.1 |   6238.5 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_558/A3         |  SLICEL   |  469.9 |   6708.5 |      net      | R14C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_558/AMUX       |  SLICEL   |  100.6 |   6809.1 |     Topaa     |           | ahb_lcd8080_inst1/n_558                                | 10   |
| ahb_lcd8080_inst1/n_442/C2         |  SLICEL   |  497.2 |   7306.2 |      net      | R13C60L   | ahb_lcd8080_inst1/n_558                                |      |
| ahb_lcd8080_inst1/n_442/C          |  SLICEL   |   75.1 |   7381.3 |     Tilo      |           | ahb_lcd8080_inst1/sta8080_now[0]                       | 19   |
| ahb_lcd8080_inst1/n_442/A6         |  SLICEL   |  194.1 |   7575.4 |      net      | R13C60L   | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/n_442/A          |  SLICEL   |   75.1 |   7650.5 |     Tilo      |           | ahb_lcd8080_inst1/n_442                                | 16   |
| DATA_8080[4]_MGIOL/CE              |  IOLOGIC  |   3958 |  11608.5 |      net      | IOL_B126A | ahb_lcd8080_inst1/n_442                                |      |
==================================================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7648.1     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 7082.4 
        逻辑级数     = 6 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |           | AHB_USR_CLK      | 284  |
| DATA_8080[4]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_B126A | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 7648.1     - 63         
         = 2286.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2296.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[2]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |   位置    |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |           | N/A                                                    |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN                                         | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c                                       | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c                                       |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP    |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |           | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP          |  PLL_25K  |   1598 |     1598 | clock_latency |           | AHB_USR_CLK                                            | 284  |
| ahb_lcd8080_inst1/addr[12]/CLK     |  SLICEL   | 2362.4 |   3960.4 |      net      | R15C57M   | AHB_USR_CLK                                            |      |
| --                                 |    --     |     -- |       -- |      --       | --        | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX    |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |           | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX0/A1             |  SLICEL   |  985.7 |   4993.8 |      net      | R15C57L   | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX0/BMUX           |  SLICEL   |    117 |   5110.8 |     Topab     |           | net_extracted_nHQX0                                    | 14   |
| ahb_lcd8080_inst1/_i_246_decomp/B1 |  SLICEL   |  522.4 |   5633.1 |      net      | R15C58L   | net_extracted_nHQX0                                    |      |
| ahb_lcd8080_inst1/_i_246_decomp/B  |  SLICEL   |   75.1 |   5708.2 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                       |  SLICEL   |  455.2 |   6163.4 |      net      | R15C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                        |  SLICEL   |   75.1 |   6238.5 |     Tilo      |           | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_558/A3         |  SLICEL   |  469.9 |   6708.5 |      net      | R14C59M   | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_558/AMUX       |  SLICEL   |  100.6 |   6809.1 |     Topaa     |           | ahb_lcd8080_inst1/n_558                                | 10   |
| ahb_lcd8080_inst1/n_442/C2         |  SLICEL   |  497.2 |   7306.2 |      net      | R13C60L   | ahb_lcd8080_inst1/n_558                                |      |
| ahb_lcd8080_inst1/n_442/C          |  SLICEL   |   75.1 |   7381.3 |     Tilo      |           | ahb_lcd8080_inst1/sta8080_now[0]                       | 19   |
| ahb_lcd8080_inst1/n_442/A6         |  SLICEL   |  194.1 |   7575.4 |      net      | R13C60L   | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/n_442/A          |  SLICEL   |   75.1 |   7650.5 |     Tilo      |           | ahb_lcd8080_inst1/n_442                                | 16   |
| DATA_8080[2]_MGIOL/CE              |  IOLOGIC  | 3948.3 |  11598.8 |      net      | IOL_B116C | ahb_lcd8080_inst1/n_442                                |      |
==================================================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 7638.4     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 7072.7 
        逻辑级数     = 6 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |        10000 |  CLKI2OP_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |        11582 | clock_latency |           | AHB_USR_CLK      | 284  |
| DATA_8080[2]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_B116C | AHB_USR_CLK      |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 7638.4     - 63         
         = 2296.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Tue Jul 23 16:51:38 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 354.9 ps
起点     : ahb_uart1/TX_fifo_rd_ptr[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_fifo_rd_ptr[1]/B5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 284  |
| ahb_uart1/TX_fifo_rd_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R18C53L | AHB_USR_CLK                 |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_rd_ptr[0]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_rd_ptr[0] | 38   |
| ahb_uart1/TX_fifo_rd_ptr[1]/B5  |  SLICEL   |  208.6 |   4181.5 |      net      | R18C53M | ahb_uart1/TX_fifo_rd_ptr[0] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 239.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 208.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/TX_fifo_rd_ptr[1]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R18C53M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 239.1      - 3960.4     - -117.8     
         = 354.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 354.9 ps
起点     : ahb_uart1/TX_fifo_rd_ptr[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_fifo_rd_ptr[1]/A5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                 | 284  |
| ahb_uart1/TX_fifo_rd_ptr[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R18C53L | AHB_USR_CLK                 |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/TX_fifo_rd_ptr[0]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_fifo_rd_ptr[0] | 38   |
| ahb_uart1/TX_fifo_rd_ptr[1]/A5  |  SLICEL   |  208.6 |   4181.5 |      net      | R18C53M | ahb_uart1/TX_fifo_rd_ptr[0] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 239.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 208.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/TX_fifo_rd_ptr[1]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R18C53M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 239.1      - 3960.4     - -117.8     
         = 354.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 362.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                       |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c          | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK               | 284  |
| ahb_uart1/TX_shift_reg[8]/CLK   |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C56M | AHB_USR_CLK               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/DQ    |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shift_reg[6] | 1    |
| ahb_uart1/TX_shift_reg[8]/C3    |  SLICEL   |  216.6 |   4189.5 |      net      | R14C56M | ahb_uart1/TX_shift_reg[6] |      |
================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/TX_shift_reg[8]/CLK   |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C56M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 247.1      - 3960.4     - -117.8     
         = 362.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 362.9 ps
起点     : ahb_uart1/TX_shift_reg[4]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[4]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                       |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c          | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK               | 284  |
| ahb_uart1/TX_shift_reg[4]/CLK   |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C55M | AHB_USR_CLK               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[4]/DQ    |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shift_reg[3] | 1    |
| ahb_uart1/TX_shift_reg[4]/C3    |  SLICEL   |  216.6 |   4189.5 |      net      | R14C55M | ahb_uart1/TX_shift_reg[3] |      |
================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/TX_shift_reg[4]/CLK   |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C55M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 247.1      - 3960.4     - -117.8     
         = 362.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 367.4 ps
起点     : ahb_uart1/_i_403_rkd_5/CMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/_i_403_rkd_5/B5   [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                       |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c          | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK               | 284  |
| ahb_uart1/_i_403_rkd_5/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R17C70M | AHB_USR_CLK               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/_i_403_rkd_5/CMUX     |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | ahb_uart1/RX_samp_regs[1] | 4    |
| ahb_uart1/_i_403_rkd_5/B5       |  SLICEL   |  203.9 |     4194 |      net      | R17C70M | ahb_uart1/RX_samp_regs[1] |      |
================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 251.6      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 203.9 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/_i_403_rkd_5/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R17C70M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 251.6      - 3960.4     - -117.8     
         = 367.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 370.1 ps
起点     : ahb_uart1/_i_403_rkd_5/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/_i_403_rkd_5/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                       |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN            | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c          | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c          |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK               | 284  |
| ahb_uart1/_i_403_rkd_5/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R17C70M | AHB_USR_CLK               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/_i_403_rkd_5/AQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_samp_regs[0] | 3    |
| ahb_uart1/_i_403_rkd_5/B3       |  SLICEL   |  223.8 |   4196.7 |      net      | R17C70M | ahb_uart1/RX_samp_regs[0] |      |
================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 254.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 223.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/_i_403_rkd_5/CLK      |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R17C70M | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 254.3      - 3960.4     - -117.8     
         = 370.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 370.1 ps
起点     : ahb_uart1/read_en/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/read_en/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK       | 284  |
| ahb_uart1/read_en/CLK           |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C54L | AHB_USR_CLK       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                | --   |
| ahb_uart1/read_en/AQ            |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/read_en | 3    |
| ahb_uart1/read_en/A3            |  SLICEL   |  223.8 |   4196.7 |      net      | R13C54L | ahb_uart1/read_en |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 254.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 223.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/read_en/CLK           |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C54L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 254.3      - 3960.4     - -117.8     
         = 370.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 370.1 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shiftOUT_cnt[1]/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                  | 284  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C54L | AHB_USR_CLK                  |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[1] | 5    |
| ahb_uart1/TX_shiftOUT_cnt[1]/A3  |  SLICEL   |  223.8 |   4196.7 |      net      | R14C54L | ahb_uart1/TX_shiftOUT_cnt[1] |      |
====================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 254.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 223.8 
        逻辑级数     = 0 

[数据捕获路径]
===========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP        |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C54L | AHB_USR_CLK      |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 254.3      - 3960.4     - -117.8     
         = 370.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 370.1 ps
起点     : ahb_lcd8080_inst1/write_l_cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_lcd8080_inst1/write_l_cnt[0]/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================================
|                 节点                 |   单元    |  延迟  | 到达时间 |     类型      |  位置   |               连线               | 扇出 |
============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN                 |    N/A    |      0 |       -- |               |         | N/A                              |      |
| CLK_IN_25M_PIN                       | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in          |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                   | 1    |
| CLK_IN_25M_PIN/PADDI                 |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI             |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c                 |      |
| --                                   |    --     |     -- |       -- |      --       | --      | --                               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP      |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                              |      |
| PLL_inst1/PLLInst_0/CLKOP            |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                      | 284  |
| ahb_lcd8080_inst1/write_l_cnt[0]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C59M | AHB_USR_CLK                      |      |
| --                                   |    --     |     -- |       -- |      --       | --      | --                               | --   |
| ahb_lcd8080_inst1/write_l_cnt[0]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_lcd8080_inst1/write_l_cnt[0] | 3    |
| ahb_lcd8080_inst1/write_l_cnt[0]/A3  |  SLICEL   |  223.8 |   4196.7 |      net      | R13C59M | ahb_lcd8080_inst1/write_l_cnt[0] |      |
============================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 254.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 223.8 
        逻辑级数     = 0 

[数据捕获路径]
===============================================================================================================================
|                 节点                 |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
===============================================================================================================================
| CLOCK'CLK_IN_25M_PIN                 |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                       | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in          |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI                 |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI             |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                                   |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP      |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP            |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_lcd8080_inst1/write_l_cnt[0]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C59M | AHB_USR_CLK      |      |
===============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 254.3      - 3960.4     - -117.8     
         = 370.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 371.9 ps
起点     : ahb_lcd8080_inst1/write_en/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_lcd8080_inst1/write_en/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线            | 扇出 |
=================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                        |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN             | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN             | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c           | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c           |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                         | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                        |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1582 |     1582 | clock_latency |         | AHB_USR_CLK                | 284  |
| ahb_lcd8080_inst1/write_en/CLK  |  SLICEL   | 2360.4 |   3942.4 |      net      | R14C56L | AHB_USR_CLK                |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                         | --   |
| ahb_lcd8080_inst1/write_en/AQ   |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_lcd8080_inst1/write_en | 13   |
| ahb_lcd8080_inst1/write_en/A3   |  SLICEL   |  225.6 |   4198.5 |      net      | R14C56L | ahb_lcd8080_inst1/write_en |      |
=================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 256.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 225.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |    N/A    |      0 |           0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       |  PLL_25K  |   1598 |        1598 | clock_latency |         | AHB_USR_CLK      | 284  |
| ahb_lcd8080_inst1/write_en/CLK  |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R14C56L | AHB_USR_CLK      |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 256.1      - 3960.4     - -117.8     
         = 371.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Tue Jul 23 16:51:38 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 4635.4 ps
起点     : led_wf_inst1/cnt[19]/DQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : LED01_PIN[0]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[19]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R3C121L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[19]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[15]                 | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C1 |  SLICEL   |  740.1 |     4731 |      net      | R4C121M  | led_wf_inst1/cnt[15]                 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4806.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |     5016 |      net      | R4C121M  | led_wf_inst1/_i_2/_i_0_rkd_16        |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5091.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5335.2 |      net      | R4C121M  | led_wf_inst1/_i_2/_i_0_rkd_21        |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5410.3 |     Tilo      |          | _n_5602                              | 1    |
| led_wf_inst1/cnt[24]/D3          |  SLICEL   |  225.8 |   5636.1 |      net      | R4C121L  | _n_5602                              |      |
| led_wf_inst1/cnt[24]/D           |  SLICEL   |   75.1 |   5711.2 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[1]/C3           |  SLICEL   |  517.8 |   6229.1 |      net      | R4C123M  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[1]/C            |  SLICEL   |   75.1 |   6304.2 |     Tilo      |          | led_wf_inst1/led_sig_reg[0]_ctrl_din | 1    |
| LED01_PIN[0]_MGIOL/TXDATA0       |  IOLOGIC  | 2734.8 |     9039 |      net      | IOL_T61C | led_wf_inst1/led_sig_reg[0]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5078.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 375.5 
        总的连线延迟 = 4672.6 
        逻辑级数     = 5 

[数据捕获路径]
============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[0]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61C | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 5078.6     - 284        
         = 4635.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 4865.5 ps
起点     : led_wf_inst1/cnt[19]/DQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : LED01_PIN[1]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[19]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R3C121L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[19]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[15]                 | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C1 |  SLICEL   |  740.1 |     4731 |      net      | R4C121M  | led_wf_inst1/cnt[15]                 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4806.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |     5016 |      net      | R4C121M  | led_wf_inst1/_i_2/_i_0_rkd_16        |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5091.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5335.2 |      net      | R4C121M  | led_wf_inst1/_i_2/_i_0_rkd_21        |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5410.3 |     Tilo      |          | _n_5602                              | 1    |
| led_wf_inst1/cnt[24]/D3          |  SLICEL   |  225.8 |   5636.1 |      net      | R4C121L  | _n_5602                              |      |
| led_wf_inst1/cnt[24]/D           |  SLICEL   |   75.1 |   5711.2 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  517.8 |   6229.1 |      net      | R4C123M  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   6304.2 |     Tilo      |          | led_wf_inst1/led_sig_reg[1]_ctrl_din | 1    |
| LED01_PIN[1]_MGIOL/TXDATA0       |  IOLOGIC  | 2486.8 |   8790.9 |      net      | IOL_T61D | led_wf_inst1/led_sig_reg[1]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4830.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 375.5 
        总的连线延迟 = 4424.5 
        逻辑级数     = 5 

[数据捕获路径]
============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[1]_MGIOL/CLK          |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61D | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 4830.5     - 302        
         = 4865.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 7553 ps
起点     : led_wf_inst1/n_35/AQ   [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[1]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线        | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A               |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c  |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK           |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C95L  | CLK_FPGA_SYS1     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                | --   |
| led_wf_inst1/n_35/AQ            |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | CM33SYS_RSTN      | 27   |
| led_wf_inst1/n_35/A3            |  SLICEL   |  240.6 |   4231.5 |      net      | R2C95L  | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A             |  SLICEL   |   75.1 |   4306.6 |     Tilo      |         | led_wf_inst1/n_35 | 277  |
| led_wf_inst1/cnt[1]/SR          |  SLICEL   | 2052.9 |   6359.5 |      net      | R4C123M | led_wf_inst1/n_35 |      |
========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2399.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 2293.5 
        逻辑级数     = 1 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 2399.1     - 45.9       
         = 7553 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 7577.1 ps
起点     : led_wf_inst1/cnt[19]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[1]/B2  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[19]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R3C121L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[19]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C1 |  SLICEL   |  740.1 |     4731 |      net      | R4C121M | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4806.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |     5016 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5091.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5335.2 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5410.3 |     Tilo      |         | _n_5602                       | 1    |
| led_wf_inst1/cnt[24]/D3          |  SLICEL   |  225.8 |   5636.1 |      net      | R4C121L | _n_5602                       |      |
| led_wf_inst1/cnt[24]/D           |  SLICEL   |   75.1 |   5711.2 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[1]/B2           |  SLICEL   |  526.1 |   6237.3 |      net      | R4C123M | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2276.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 1946 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2276.9     - 144        
         = 7577.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 7577.1 ps
起点     : led_wf_inst1/cnt[19]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[1]/A2  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[19]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R3C121L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[19]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C1 |  SLICEL   |  740.1 |     4731 |      net      | R4C121M | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4806.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |     5016 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5091.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5335.2 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5410.3 |     Tilo      |         | _n_5602                       | 1    |
| led_wf_inst1/cnt[24]/D3          |  SLICEL   |  225.8 |   5636.1 |      net      | R4C121L | _n_5602                       |      |
| led_wf_inst1/cnt[24]/D           |  SLICEL   |   75.1 |   5711.2 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[1]/A2           |  SLICEL   |  526.1 |   6237.3 |      net      | R4C123M | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2276.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 1946 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2276.9     - 144        
         = 7577.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 7597.6 ps
起点     : led_wf_inst1/cnt[19]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[9]/B2  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[19]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R3C121L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[19]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C1 |  SLICEL   |  740.1 |     4731 |      net      | R4C121M | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4806.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |     5016 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5091.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5335.2 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5410.3 |     Tilo      |         | _n_5602                       | 1    |
| led_wf_inst1/cnt[24]/D3          |  SLICEL   |  225.8 |   5636.1 |      net      | R4C121L | _n_5602                       |      |
| led_wf_inst1/cnt[24]/D           |  SLICEL   |   75.1 |   5711.2 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[9]/B2           |  SLICEL   |  505.5 |   6216.8 |      net      | R4C120M | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2256.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 1925.5 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[9]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C120M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2256.4     - 144        
         = 7597.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 7600.1 ps
起点     : led_wf_inst1/cnt[19]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[19]/D2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[19]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R3C121L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[19]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C1 |  SLICEL   |  740.1 |     4731 |      net      | R4C121M | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4806.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |     5016 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5091.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5335.2 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5410.3 |     Tilo      |         | _n_5602                       | 1    |
| led_wf_inst1/cnt[24]/D3          |  SLICEL   |  225.8 |   5636.1 |      net      | R4C121L | _n_5602                       |      |
| led_wf_inst1/cnt[24]/D           |  SLICEL   |   75.1 |   5711.2 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[19]/D2          |  SLICEL   |  503.1 |   6214.3 |      net      | R3C121L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2253.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 1923 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[19]/CLK        |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R3C121L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2253.9     - 144        
         = 7600.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 7605.7 ps
起点     : led_wf_inst1/cnt[19]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[19]/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[19]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R3C121L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[19]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C1 |  SLICEL   |  740.1 |     4731 |      net      | R4C121M | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4806.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |     5016 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5091.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5335.2 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5410.3 |     Tilo      |         | _n_5602                       | 1    |
| led_wf_inst1/cnt[24]/D3          |  SLICEL   |  225.8 |   5636.1 |      net      | R4C121L | _n_5602                       |      |
| led_wf_inst1/cnt[24]/D           |  SLICEL   |   75.1 |   5711.2 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[19]/A3          |  SLICEL   |  497.5 |   6208.7 |      net      | R3C121L | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2248.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 1917.4 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[19]/CLK        |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R3C121L | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2248.3     - 144        
         = 7605.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 7605.9 ps
起点     : led_wf_inst1/cnt[19]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[9]/D3  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[19]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R3C121L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[19]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C1 |  SLICEL   |  740.1 |     4731 |      net      | R4C121M | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4806.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |     5016 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5091.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5335.2 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5410.3 |     Tilo      |         | _n_5602                       | 1    |
| led_wf_inst1/cnt[24]/D3          |  SLICEL   |  225.8 |   5636.1 |      net      | R4C121L | _n_5602                       |      |
| led_wf_inst1/cnt[24]/D           |  SLICEL   |   75.1 |   5711.2 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[9]/D3           |  SLICEL   |  497.3 |   6208.5 |      net      | R4C120M | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2248.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 1917.2 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[9]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C120M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2248.1     - 144        
         = 7605.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 7605.9 ps
起点     : led_wf_inst1/cnt[19]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[9]/C3  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[19]/CLK         |  SLICEL   | 2362.4 |   3960.4 |      net      | R3C121L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[19]/DQ          |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | led_wf_inst1/cnt[15]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/C1 |  SLICEL   |  740.1 |     4731 |      net      | R4C121M | led_wf_inst1/cnt[15]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/C  |  SLICEL   |   75.1 |   4806.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D4 |  SLICEL   |  209.9 |     5016 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  |  SLICEL   |   75.1 |   5091.1 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B1 |  SLICEL   |  244.1 |   5335.2 |      net      | R4C121M | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  |  SLICEL   |   75.1 |   5410.3 |     Tilo      |         | _n_5602                       | 1    |
| led_wf_inst1/cnt[24]/D3          |  SLICEL   |  225.8 |   5636.1 |      net      | R4C121L | _n_5602                       |      |
| led_wf_inst1/cnt[24]/D           |  SLICEL   |   75.1 |   5711.2 |     Tilo      |         | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[9]/C3           |  SLICEL   |  497.3 |   6208.5 |      net      | R4C120M | led_wf_inst1/n_38             |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2248.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 1917.2 
        逻辑级数     = 4 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |        10000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |        11582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[9]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R4C120M | CLK_FPGA_SYS1    |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2248.1     - 144        
         = 7605.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Tue Jul 23 16:51:38 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 375 ps
起点     : led_wf_inst1/cnt[1]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[1]/D2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[1]/CQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[1]/D2          |  SLICEL   |  228.7 |   4201.6 |      net      | R4C123M | LED01_PIN[0]_c   |      |
=======================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 259.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 228.7 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 259.2      - 3960.4     - -117.8     
         = 375 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 375 ps
起点     : led_wf_inst1/cnt[1]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[1]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[1]/CQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[1]/C2          |  SLICEL   |  228.7 |   4201.6 |      net      | R4C123M | LED01_PIN[0]_c   |      |
=======================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 259.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 228.7 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 259.2      - 3960.4     - -117.8     
         = 375 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 378.8 ps
起点     : led_wf_inst1/cnt[24]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[24]/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                 |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c    | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1       | 8    |
| led_wf_inst1/cnt[24]/CLK        |  SLICEL   | 2360.4 |   3942.4 |      net      | R4C121L | CLK_FPGA_SYS1       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                  | --   |
| led_wf_inst1/cnt[24]/BQ         |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[0] | 3    |
| led_wf_inst1/cnt[24]/B2         |  SLICEL   |  232.5 |   4205.4 |      net      | R4C121L | led_wf_inst1/cnt[0] |      |
==========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 263        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 232.5 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[24]/CLK        |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C121L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 263        - 3960.4     - -117.8     
         = 378.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 614.4 ps
起点     : led_wf_inst1/cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[1]/D6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[1]/DQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[1]/D6          |  SLICEL   |  468.1 |     4441 |      net      | R4C123M | LED01_PIN[1]_c   |      |
=======================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 498.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 468.1 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 498.6      - 3960.4     - -117.8     
         = 614.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 647.9 ps
起点     : led_wf_inst1/cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[1]/C4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --               | --   |
| led_wf_inst1/cnt[1]/DQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[1]/C4          |  SLICEL   |  501.6 |   4474.5 |      net      | R4C123M | LED01_PIN[1]_c   |      |
=======================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 532.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 501.6 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C123M | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 532.1      - 3960.4     - -117.8     
         = 647.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 660.1 ps
起点     : led_wf_inst1/n_35/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/n_35/AX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |       连线        | 扇出 |
=======================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |        | N/A               |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c  |      |
| --                              |    --     |     -- |       -- |      --       | --     | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |        | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK           |  SLICEL   | 2360.4 |   3942.4 |      net      | R2C95L | CLK_FPGA_SYS1     |      |
| --                              |    --     |     -- |       -- |      --       | --     | --                | --   |
| led_wf_inst1/n_35/BQ            |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | CM33SYS_RSTN_buff | 1    |
| led_wf_inst1/n_35/AX            |  SLICEL   |  588.9 |   4561.8 |      net      | R2C95L | CM33SYS_RSTN_buff |      |
=======================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 619.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 588.9 
        逻辑级数     = 0 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/n_35/CLK           |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R2C95L | CLK_FPGA_SYS1    |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 16         + 3942.4     + 619.4      - 3960.4     - -42.7      
         = 660.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 747.3 ps
起点     : led_wf_inst1/cnt[19]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[19]/D3   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                   |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c      |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1         | 8    |
| led_wf_inst1/cnt[19]/CLK        |  SLICEL   | 2360.4 |   3942.4 |      net      | R3C121L | CLK_FPGA_SYS1         |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[19]/DMUX       |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[10]  | 2    |
| led_wf_inst1/n_69[9]/B2         |  SLICEL   |  228.7 |   4218.8 |      net      | R3C121M | led_wf_inst1/cnt[10]  |      |
| led_wf_inst1/n_69[9]/BMUX       |  SLICEL   |  121.3 |   4340.1 |     Topbb     |         | led_wf_inst1/n_69[10] | 1    |
| led_wf_inst1/cnt[19]/D3         |  SLICEL   |  216.6 |   4556.7 |      net      | R3C121L | led_wf_inst1/n_69[10] |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 614.3      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 121.3 
        总的连线延迟 = 445.3 
        逻辑级数     = 1 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[19]/CLK        |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R3C121L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 614.3      - 3960.4     - -135       
         = 747.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 747.3 ps
起点     : led_wf_inst1/cnt[19]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[19]/B2   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                   |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c      |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1         | 8    |
| led_wf_inst1/cnt[19]/CLK        |  SLICEL   | 2360.4 |   3942.4 |      net      | R3C121L | CLK_FPGA_SYS1         |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[19]/BMUX       |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |         | led_wf_inst1/cnt[12]  | 2    |
| led_wf_inst1/n_69[9]/D3         |  SLICEL   |  220.4 |   4210.5 |      net      | R3C121M | led_wf_inst1/cnt[12]  |      |
| led_wf_inst1/n_69[9]/DMUX       |  SLICEL   |  121.3 |   4331.8 |     Topdd     |         | led_wf_inst1/n_69[12] | 1    |
| led_wf_inst1/cnt[19]/B2         |  SLICEL   |  224.9 |   4556.7 |      net      | R3C121L | led_wf_inst1/n_69[12] |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 614.3      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 121.3 
        总的连线延迟 = 445.3 
        逻辑级数     = 1 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[19]/CLK        |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R3C121L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 614.3      - 3960.4     - -135       
         = 747.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 765.6 ps
起点     : led_wf_inst1/cnt[1]/BQ  [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[24]/A4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R4C123M | CLK_FPGA_SYS1        |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[1]/BQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[20] | 2    |
| led_wf_inst1/cnt[24]/D6         |  SLICEL   |  332.6 |   4305.5 |      net      | R4C121L | led_wf_inst1/cnt[20] |      |
| led_wf_inst1/cnt[24]/D          |  SLICEL   |   75.1 |   4380.6 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[24]/A4         |  SLICEL   |  211.6 |   4592.2 |      net      | R4C121L | led_wf_inst1/n_38    |      |
===========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 649.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 544.2 
        逻辑级数     = 1 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[24]/CLK        |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C121L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 649.8      - 3960.4     - -117.8     
         = 765.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 799.7 ps
起点     : led_wf_inst1/cnt[1]/BQ  [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[24]/B1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[1]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R4C123M | CLK_FPGA_SYS1        |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[1]/BQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | led_wf_inst1/cnt[20] | 2    |
| led_wf_inst1/cnt[24]/D6         |  SLICEL   |  332.6 |   4305.5 |      net      | R4C121L | led_wf_inst1/cnt[20] |      |
| led_wf_inst1/cnt[24]/D          |  SLICEL   |   75.1 |   4380.6 |     Tilo      |         | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[24]/B1         |  SLICEL   |  245.7 |   4626.3 |      net      | R4C121L | led_wf_inst1/n_38    |      |
===========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 683.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 578.3 
        逻辑级数     = 1 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[24]/CLK        |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R4C121L | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 683.9      - 3960.4     - -117.8     
         = 799.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

