---
title: RISC-V Personalizado + CORDIC en FPGA
category: hardware
timeframe: "2023"
status: completed
summary: Diseñé un procesador personalizado basado en la arquitectura de código abierto RISC-V para crear una calculadora interactiva con operaciones matemáticas aceleradas por hardware en la tarjeta FPGA Basys 3.
stack:
  - RISC-V
  - FPGA
  - Verilog
  - Síntesis de alto nivel
  - UVM (Entorno Universal de Verificación)
  - Basys 3 FPGA
impact:
  - Desarrollé una calculadora completamente funcional realizando operaciones de suma, resta, multiplicación y división con aceleración de hardware personalizada.
  - Obtuve amplia experiencia en diseño de arquitectura lógica y toma de decisiones dentro de personalización de procesador.
  - Implementé verificación exhaustiva usando Entorno Universal de Verificación (UVM) para asegurar que el rendimiento RTL cumpliera las especificaciones del proyecto.
  - Integré exitosamente firmware personalizado para manejar periféricos incluyendo interruptores, botones y displays de 7 segmentos.
links:
  - label: Repositorio GitHub
    href: "https://github.com/Clarkson-RISC-V-2023"
  - label: Documentación del Proyecto
    href: "https://clarkson0-my.sharepoint.com/:w:/g/personal/schumae_clarkson_edu/EUdUE70viBBCvmclsxku4SABC-uydwZhRiyyJ6euBa7byQ?e=wxUaMR"
---
