<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:35.3435</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0027498</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>수직형 비휘발성 메모리 소자 및 그 제조 방법</inventionTitle><inventionTitleEng>VERTICAL NONVOLATILE MEMORY DEVICE, AND MANUFACTURING METHOD  THEREOF</inventionTitleEng><openDate>2025.09.02</openDate><openNumber>10-2025-0131139</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/68</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/69</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일 실시예에 따른 메모리 소자는, 복수의 셀 스트링을 포함하고, 복수의 셀 스트링 각각은, 횡방향으로 배열되는 채널층, 전하 터널링층, 전하 트랩층, 전하 블로킹층, 및 게이트 전극과 복수의 전하 트랩층, 복수의 전하 블로킹층, 및 복수의 게이트 전극을 길이 방향으로 구분하는 복수의 분리층을 포함하고, 분리층은 게이트 전극과 맞닿는 영역에서 Ge, Sn, 또는 C를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 셀 스트링을 포함하는 메모리 소자에 있어서,상기 복수의 셀 스트링 각각은,채널층;상기 채널층의 길이 방향에 수직한 횡방향의 외측에 마련되는 전하 터널링층;상기 전하 터널링층의 상기 횡방향의 외측에 상기 길이 방향으로 이격되게 마련되는 복수의 전하 트랩층;상기 복수의 전하 트랩층 각각의 상기 횡방향의 외측에 마련되는 복수의 전하 블로킹층;상기 복수의 전하 블로킹층 각각의 상기 횡방향의 외측에 마련되는 복수의 게이트 전극; 및상기 복수의 전하 트랩층, 상기 복수의 전하 블로킹층, 및 상기 복수의 게이트 전극을 상기 길이 방향으로 구분하는 복수의 분리층;을 포함하고,상기 분리층은 상기 게이트 전극과 맞닿는 영역에서 Ge, Sn, 또는 C를 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 분리층은 상기 게이트 전극과 맞닿는 영역에서 Ge, Sn, 또는 C를 1wt% 이상 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 전하 블로킹층은 상기 게이트 전극과 맞닿는 영역에서 Ge, Sn, 또는 C를 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 전하 블로킹층은 상기 게이트 전극과 맞닿는 영역에서 Ge, Sn, 또는 C를 1wt% 이상 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 전하 트랩층은 실리콘 또는 실리콘 질화물을 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 전하 트랩층은 인접한 전하 트랩층과 수직 방향으로 이격하여 배치되는, 메모리 소자.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 전하 트랩층의 상기 길이 방향으로의 두께는, 상기 게이트 전극의 상기 길이 방향으로의 두께보다 큰 메모리 소자.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 전하 터널링층은 상기 복수의 전하 트랩층에 대하여 공유되도록 상기 채널층의 길이 방향으로 연장된 메모리 소자.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 전하 터널링층의 상기 횡방향으로의 두께의 편차는 5nm 이하인 메모리 소자.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,상기 게이트 전극과 상기 전하 블로킹층 사이에 마련되는 고유전율 확산 방지층을 더 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 고유전율 확산 방지층은 AlO, HfO, ZrO, AlN, AlScN, AlBN, HfZrO, 또는 HfSiO를 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,상기 분리층은 실리콘 옥사이드를 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 분리층은 H, C 및 N 중 적어도 하나를 더 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서,상기 전하 터널링층은 실리콘 옥사이드를 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>15. 제1 항에 있어서,상기 전하 블로킹층은 상기 전하 트랩층이 포함하는 물질의 산화물을 포함하는 메모리 소자.</claim></claimInfo><claimInfo><claim>16. 기판 상에 복수의 분리층과 복수의 반도체 물질층을 교대로 적층하는 단계;상기 복수의 분리층과 상기 복수의 반도체 물질층을 관통하는 관통 홀을 형성하는 단계;상기 관통 홀의 내벽에서 복수의 반도체 물질층의 일부를 선택적으로 식각하여 복수의 리세스를 형성하는 단계;상기 복수의 리세스를 채우는 복수의 전하 트랩층을 형성하는 단계;상기 관통 홀의 내벽에 전하 터널링층 및 채널층을 순차적으로 형성하는 단계;상기 남아있는 복수의 반도체 물질층을 식각하는 단계;상기 복수의 전하 트랩층의 외측의 일부를 산화시켜 전하 블로킹층을 형성하는 단계; 및상기 남아있는 복수의 반도체 물질층을 식각한 영역에 게이트 전극을 형성하는 단계;를 포함하고,상기 분리층은 상기 게이트 전극과 맞닿는 영역에서 Ge, Sn, 또는 C를 포함하는 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 분리층은 상기 게이트 전극과 맞닿는 영역에서 Ge, Sn, 또는 C를 1wt% 이상 포함하는 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제16 항에 있어서,상기 전하 터널링층을 형성하는 단계는,상기 전하 트랩층을 산화시켜 상기 전하 터널링층을 형성하는 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제16 항에 있어서,상기 전하 터널링층을 형성하는 단계는 원자층 증착(Atomic layer deposition; ALD) 공정을 통해 상기 전하 터널링층을 형성하는 메모리 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 메모리; 및상기 메모리로부터의 데이터 독출 또는 메모리로의 데이터 기입을 위하여 상기 메모리를 제어하도록 구성된 메모리 제어기;를 포함하고,상기 메모리는 제1 항 내지 제15 항 중 어느 한 항에 기재된 메모리 소자를 포함하는 전자 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code>420170493630</code><country>대한민국</country><engName>Lee Min-Hyun</engName><name>이민현</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420180432499</code><country>대한민국</country><engName>PARK, Jin Joo</engName><name>박진주</name></inventorInfo><inventorInfo><address>경기도 수원시 권선구...</address><code>420240035311</code><country>대한민국</country><engName>JANG, Seong Hun</engName><name>장성훈</name></inventorInfo><inventorInfo><address>서울특별시 강남구...</address><code>420220855701</code><country>대한민국</country><engName>Choi, Seokhoon</engName><name>최석훈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.26</receiptDate><receiptNumber>1-1-2024-0220435-73</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240027498.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930f176f371e30f34709be56dd5c4be9eab845f56b2dcb72ca13eff895fd10c9748a219eb4c5a2c06f7f7b417d887c8a712dbfe623919765ab</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf881899b93e5ec2c32e7801a01aba4a811fde0a580cd75047ac5d14cf412bab27de25f7a01ddee11802fbaf88b6abcbd74148ab7c6f8abd36</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>