orientation,row,col,pin_num_in_cell,port_name,mapped_pin,GPIO_type,Associated Clock,Clock Edge
TOP,,,,gfpga_pad_GPIO_PAD[0],pad_fpga_io[0],in,,
TOP,,,,gfpga_pad_GPIO_PAD[1],pad_fpga_io[1],in,,
TOP,,,,gfpga_pad_GPIO_PAD[2],pad_fpga_io[2],in,,
TOP,,,,gfpga_pad_GPIO_PAD[3],pad_fpga_io[3],in,,
TOP,,,,gfpga_pad_GPIO_PAD[4],pad_fpga_io[4],in,,
TOP,,,,gfpga_pad_GPIO_PAD[5],pad_fpga_io[5],in,,
TOP,,,,gfpga_pad_GPIO_PAD[6],pad_fpga_io[6],in,,
TOP,,,,gfpga_pad_GPIO_PAD[7],pad_fpga_io[7],in,,
RIGHT,,,,gfpga_pad_GPIO_PAD[8],pad_fpga_io[8],in,,
RIGHT,,,,gfpga_pad_GPIO_PAD[9],pad_fpga_io[9],in,,
RIGHT,,,,gfpga_pad_GPIO_PAD[10],pad_fpga_io[10],in,,
RIGHT,,,,gfpga_pad_GPIO_PAD[11],pad_fpga_io[11],in,,
RIGHT,,,,gfpga_pad_GPIO_PAD[12],pad_fpga_io[12],in,,
RIGHT,,,,gfpga_pad_GPIO_PAD[13],pad_fpga_io[13],in,,
RIGHT,,,,gfpga_pad_GPIO_PAD[14],pad_fpga_io[14],in,,
RIGHT,,,,gfpga_pad_GPIO_PAD[15],pad_fpga_io[15],in,,
BOTTOM,,,,gfpga_pad_GPIO_PAD[16],pad_fpga_io[16],in,,
BOTTOM,,,,gfpga_pad_GPIO_PAD[17],pad_fpga_io[17],in,,
BOTTOM,,,,gfpga_pad_GPIO_PAD[18],pad_fpga_io[18],in,,
BOTTOM,,,,gfpga_pad_GPIO_PAD[19],pad_fpga_io[19],in,,
BOTTOM,,,,gfpga_pad_GPIO_PAD[20],pad_fpga_io[20],in,,
BOTTOM,,,,gfpga_pad_GPIO_PAD[21],pad_fpga_io[21],in,,
BOTTOM,,,,gfpga_pad_GPIO_PAD[22],pad_fpga_io[22],in,,
BOTTOM,,,,gfpga_pad_GPIO_PAD[23],pad_fpga_io[23],in,,
LEFT,,,,gfpga_pad_GPIO_PAD[24],pad_fpga_io[24],in,,
LEFT,,,,gfpga_pad_GPIO_PAD[25],pad_fpga_io[25],in,,
LEFT,,,,gfpga_pad_GPIO_PAD[26],pad_fpga_io[26],in,,
LEFT,,,,gfpga_pad_GPIO_PAD[27],pad_fpga_io[27],in,,
LEFT,,,,gfpga_pad_GPIO_PAD[28],pad_fpga_io[28],in,,
LEFT,,,,gfpga_pad_GPIO_PAD[29],pad_fpga_io[29],in,,
LEFT,,,,gfpga_pad_GPIO_PAD[30],pad_fpga_io[30],in,,
LEFT,,,,gfpga_pad_GPIO_PAD[31],pad_fpga_io[31],in,,
