{
  "module_name": "chipcommon.h",
  "hash_id": "96a196ae0e818d38af99f0ca2b5c4aa61941cae22e9269cd959cb192889b0f19",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/wireless/broadcom/brcm80211/include/chipcommon.h",
  "human_readable_source": "\n \n\n#ifndef\t_SBCHIPC_H\n#define\t_SBCHIPC_H\n\n#include \"defs.h\"\t\t \n\n#define CHIPCREGOFFS(field)\toffsetof(struct chipcregs, field)\n\nstruct chipcregs {\n\tu32 chipid;\t\t \n\tu32 capabilities;\n\tu32 corecontrol;\t \n\tu32 bist;\n\n\t \n\tu32 otpstatus;\t \n\tu32 otpcontrol;\n\tu32 otpprog;\n\tu32 otplayout;\t \n\n\t \n\tu32 intstatus;\t \n\tu32 intmask;\n\n\t \n\tu32 chipcontrol;\t \n\tu32 chipstatus;\t \n\n\t \n\tu32 jtagcmd;\t\t \n\tu32 jtagir;\n\tu32 jtagdr;\n\tu32 jtagctrl;\n\n\t \n\tu32 flashcontrol;\t \n\tu32 flashaddress;\n\tu32 flashdata;\n\tu32 PAD[1];\n\n\t \n\tu32 broadcastaddress;\t \n\tu32 broadcastdata;\n\n\t \n\tu32 gpiopullup;\t \n\tu32 gpiopulldown;\t \n\tu32 gpioin;\t\t \n\tu32 gpioout;\t\t \n\tu32 gpioouten;\t \n\tu32 gpiocontrol;\t \n\tu32 gpiointpolarity;\t \n\tu32 gpiointmask;\t \n\n\t \n\tu32 gpioevent;\n\tu32 gpioeventintmask;\n\n\t \n\tu32 watchdog;\t \n\n\t \n\tu32 gpioeventintpolarity;\n\n\t \n\tu32 gpiotimerval;\t \n\tu32 gpiotimeroutmask;\n\n\t \n\tu32 clockcontrol_n;\t \n\tu32 clockcontrol_sb;\t \n\tu32 clockcontrol_pci;\t \n\tu32 clockcontrol_m2;\t \n\tu32 clockcontrol_m3;\t \n\tu32 clkdiv;\t\t \n\tu32 gpiodebugsel;\t \n\tu32 capabilities_ext;\t \n\n\t \n\tu32 pll_on_delay;\t \n\tu32 fref_sel_delay;\n\tu32 slow_clk_ctl;\t \n\tu32 PAD;\n\n\t \n\tu32 system_clk_ctl;\t \n\tu32 clkstatestretch;\n\tu32 PAD[2];\n\n\t \n\tu32 bp_addrlow;\t \n\tu32 bp_addrhigh;\n\tu32 bp_data;\n\tu32 PAD;\n\tu32 bp_indaccess;\n\tu32 PAD[3];\n\n\t \n\tu32 clkdiv2;\n\tu32 PAD[2];\n\n\t \n\tu32 eromptr;\t\t \n\n\t \n\tu32 pcmcia_config;\t \n\tu32 pcmcia_memwait;\n\tu32 pcmcia_attrwait;\n\tu32 pcmcia_iowait;\n\tu32 ide_config;\n\tu32 ide_memwait;\n\tu32 ide_attrwait;\n\tu32 ide_iowait;\n\tu32 prog_config;\n\tu32 prog_waitcount;\n\tu32 flash_config;\n\tu32 flash_waitcount;\n\tu32 SECI_config;\t \n\tu32 PAD[3];\n\n\t \n\tu32 eci_output;\t \n\tu32 eci_control;\n\tu32 eci_inputlo;\n\tu32 eci_inputmi;\n\tu32 eci_inputhi;\n\tu32 eci_inputintpolaritylo;\n\tu32 eci_inputintpolaritymi;\n\tu32 eci_inputintpolarityhi;\n\tu32 eci_intmasklo;\n\tu32 eci_intmaskmi;\n\tu32 eci_intmaskhi;\n\tu32 eci_eventlo;\n\tu32 eci_eventmi;\n\tu32 eci_eventhi;\n\tu32 eci_eventmasklo;\n\tu32 eci_eventmaskmi;\n\tu32 eci_eventmaskhi;\n\tu32 PAD[3];\n\n\t \n\tu32 sromcontrol;\t \n\tu32 sromaddress;\n\tu32 sromdata;\n\tu32 PAD[17];\n\n\t \n\tu32 clk_ctl_st;\t \n\tu32 hw_war;\n\tu32 PAD[70];\n\n\t \n\tu8 uart0data;\t \n\tu8 uart0imr;\n\tu8 uart0fcr;\n\tu8 uart0lcr;\n\tu8 uart0mcr;\n\tu8 uart0lsr;\n\tu8 uart0msr;\n\tu8 uart0scratch;\n\tu8 PAD[248];\t\t \n\n\tu8 uart1data;\t \n\tu8 uart1imr;\n\tu8 uart1fcr;\n\tu8 uart1lcr;\n\tu8 uart1mcr;\n\tu8 uart1lsr;\n\tu8 uart1msr;\n\tu8 uart1scratch;\n\tu32 PAD[62];\n\n\t \n\tu32 sr_capability;           \n\tu32 sr_control0;             \n\tu32 sr_control1;             \n\tu32 gpio_control;            \n\tu32 PAD[60];\n\n\t \n\tu32 pmucontrol;\t \n\tu32 pmucapabilities;\n\tu32 pmustatus;\n\tu32 res_state;\n\tu32 res_pending;\n\tu32 pmutimer;\n\tu32 min_res_mask;\n\tu32 max_res_mask;\n\tu32 res_table_sel;\n\tu32 res_dep_mask;\n\tu32 res_updn_timer;\n\tu32 res_timer;\n\tu32 clkstretch;\n\tu32 pmuwatchdog;\n\tu32 gpiosel;\t\t \n\tu32 gpioenable;\t \n\tu32 res_req_timer_sel;\n\tu32 res_req_timer;\n\tu32 res_req_mask;\n\tu32 pmucapabilities_ext;  \n\tu32 chipcontrol_addr;\t \n\tu32 chipcontrol_data;\t \n\tu32 regcontrol_addr;\n\tu32 regcontrol_data;\n\tu32 pllcontrol_addr;\n\tu32 pllcontrol_data;\n\tu32 pmustrapopt;\t \n\tu32 pmu_xtalfreq;\t \n\tu32 retention_ctl;           \n\tu32 PAD[3];\n\tu32 retention_grpidx;        \n\tu32 retention_grpctl;        \n\tu32 PAD[94];\n\tu16 sromotp[768];\n};\n\n \n#define\tCID_ID_MASK\t\t0x0000ffff\t \n#define\tCID_REV_MASK\t\t0x000f0000\t \n#define\tCID_REV_SHIFT\t\t16\t \n#define\tCID_PKG_MASK\t\t0x00f00000\t \n#define\tCID_PKG_SHIFT\t\t20\t \n#define\tCID_CC_MASK\t\t0x0f000000\t \n#define CID_CC_SHIFT\t\t24\n#define\tCID_TYPE_MASK\t\t0xf0000000\t \n#define CID_TYPE_SHIFT\t\t28\n\n \n#define\tCC_CAP_UARTS_MASK\t0x00000003\t \n#define CC_CAP_MIPSEB\t\t0x00000004\t \n#define CC_CAP_UCLKSEL\t\t0x00000018\t \n \n#define CC_CAP_UINTCLK\t\t0x00000008\n#define CC_CAP_UARTGPIO\t\t0x00000020\t \n#define CC_CAP_EXTBUS_MASK\t0x000000c0\t \n#define CC_CAP_EXTBUS_NONE\t0x00000000\t \n#define CC_CAP_EXTBUS_FULL\t0x00000040\t \n#define CC_CAP_EXTBUS_PROG\t0x00000080\t \n#define\tCC_CAP_FLASH_MASK\t0x00000700\t \n#define\tCC_CAP_PLL_MASK\t\t0x00038000\t \n#define CC_CAP_PWR_CTL\t\t0x00040000\t \n#define CC_CAP_OTPSIZE\t\t0x00380000\t \n#define CC_CAP_OTPSIZE_SHIFT\t19\t \n#define CC_CAP_OTPSIZE_BASE\t5\t \n#define CC_CAP_JTAGP\t\t0x00400000\t \n#define CC_CAP_ROM\t\t0x00800000\t \n#define CC_CAP_BKPLN64\t\t0x08000000\t \n#define\tCC_CAP_PMU\t\t0x10000000\t \n#define\tCC_CAP_SROM\t\t0x40000000\t \n \n#define\tCC_CAP_NFLASH\t\t0x80000000\n\n#define\tCC_CAP2_SECI\t\t0x00000001\t \n \n#define\tCC_CAP2_GSIO\t\t0x00000002\n\n \n#define CC_SR_CTL0_ENABLE_MASK\t\t\tBIT(0)\n#define CC_SR_CTL0_ENABLE_SHIFT\t\t0\n#define CC_SR_CTL0_EN_SR_ENG_CLK_SHIFT\t1  \n#define CC_SR_CTL0_RSRC_TRIGGER_SHIFT\t2  \n#define CC_SR_CTL0_MIN_DIV_SHIFT\t6  \n#define CC_SR_CTL0_EN_SBC_STBY_SHIFT\t\t16\n#define CC_SR_CTL0_EN_SR_ALP_CLK_MASK_SHIFT\t18\n#define CC_SR_CTL0_EN_SR_HT_CLK_SHIFT\t\t19\n#define CC_SR_CTL0_ALLOW_PIC_SHIFT\t20  \n#define CC_SR_CTL0_MAX_SR_LQ_CLK_CNT_SHIFT\t25\n#define CC_SR_CTL0_EN_MEM_DISABLE_FOR_SLEEP\t30\n\n \n#define PCAP_REV_MASK\t0x000000ff\n#define PCAP_RC_MASK\t0x00001f00\n#define PCAP_RC_SHIFT\t8\n#define PCAP_TC_MASK\t0x0001e000\n#define PCAP_TC_SHIFT\t13\n#define PCAP_PC_MASK\t0x001e0000\n#define PCAP_PC_SHIFT\t17\n#define PCAP_VC_MASK\t0x01e00000\n#define PCAP_VC_SHIFT\t21\n#define PCAP_CC_MASK\t0x1e000000\n#define PCAP_CC_SHIFT\t25\n#define PCAP5_PC_MASK\t0x003e0000\t \n#define PCAP5_PC_SHIFT\t17\n#define PCAP5_VC_MASK\t0x07c00000\n#define PCAP5_VC_SHIFT\t22\n#define PCAP5_CC_MASK\t0xf8000000\n#define PCAP5_CC_SHIFT\t27\n \n#define PCAPEXT_SR_SUPPORTED_MASK\t(1 << 1)\n \n#define PMU_RCTL_MACPHY_DISABLE_MASK        (1 << 26)\n#define PMU_RCTL_LOGIC_DISABLE_MASK         (1 << 27)\n\n\n \n#define PMU_MAX_TRANSITION_DLY\t15000\n\n#endif\t\t\t\t \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}