<stg><name>response_r</name>


<trans_list>

<trans id="293" from="1" to="2">
<condition id="276">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="294" from="2" to="3">
<condition id="277">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="5" op_0_bw="5">
<![CDATA[
entry:4  %br_outWordCounter_lo = load i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name="br_outWordCounter_lo"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="4" op_0_bw="5">
<![CDATA[
entry:5  %tmp_58 = trunc i5 %br_outWordCounter_lo to i4

]]></Node>
<StgValue><ssdm name="tmp_58"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
entry:6  %tmp_i = icmp eq i4 %tmp_58, 0

]]></Node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="8" op_0_bw="8">
<![CDATA[
entry:7  %outOpCode_load = load i8* @outOpCode, align 1

]]></Node>
<StgValue><ssdm name="outOpCode_load"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="8" op_0_bw="8">
<![CDATA[
entry:8  %errorCode_load = load i8* @errorCode, align 1

]]></Node>
<StgValue><ssdm name="errorCode_load"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
entry:9  br i1 %tmp_i, label %0, label %2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_i_87 = icmp eq i4 %tmp_58, 1

]]></Node>
<StgValue><ssdm name="tmp_i_87"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="16" op_0_bw="16">
<![CDATA[
:1  %valueLength_load = load i16* @valueLength, align 2

]]></Node>
<StgValue><ssdm name="valueLength_load"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_i_87, label %3, label %5

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_18_i = icmp eq i4 %tmp_58, 2

]]></Node>
<StgValue><ssdm name="tmp_18_i"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_18_i, label %6, label %9

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_24_i = icmp eq i4 %tmp_58, 3

]]></Node>
<StgValue><ssdm name="tmp_24_i"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_24_i, label %10, label %16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_29_i = icmp eq i4 %tmp_58, 4

]]></Node>
<StgValue><ssdm name="tmp_29_i"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_29_i, label %17, label %22

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_31_i = icmp eq i4 %tmp_58, 5

]]></Node>
<StgValue><ssdm name="tmp_31_i"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_31_i, label %23, label %30

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_35_i = icmp eq i4 %tmp_58, 6

]]></Node>
<StgValue><ssdm name="tmp_35_i"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_35_i, label %31, label %32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="160">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_41_i = icmp eq i4 %tmp_58, 7

]]></Node>
<StgValue><ssdm name="tmp_41_i"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="160">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_41_i, label %33, label %._crit_edge17.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="0"/>
<literal name="tmp_41_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 0, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:4  store i16 0, i16* @valueLength, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:5  store i5 0, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge4.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_34_i = icmp ugt i16 %valueLength_load, 4

]]></Node>
<StgValue><ssdm name="tmp_34_i"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_34_i, label %24, label %._crit_edge12.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_6 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @valueBuffer_rf_V_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge12.i:0  %tmp_39_i = icmp ult i16 %valueLength_load, 5

]]></Node>
<StgValue><ssdm name="tmp_39_i"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge12.i:1  br i1 %tmp_39_i, label %29, label %._crit_edge16.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:28  store i16 0, i16* @valueLength, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:29  store i5 0, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge16.i:0  br label %._crit_edge4.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge14.i:1  %tmp_V_5 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @valueBuffer_rf_V_V)

]]></Node>
<StgValue><ssdm name="tmp_V_5"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="32" op_0_bw="64">
<![CDATA[
._crit_edge14.i:2  %tmp_69 = trunc i64 %tmp_V_5 to i32

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="8" op_0_bw="16">
<![CDATA[
._crit_edge14.i:4  %tmp_70 = trunc i16 %valueLength_load to i8

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="8" op_0_bw="8" op_1_bw="8" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8" op_8_bw="8" op_9_bw="8" op_10_bw="8" op_11_bw="8" op_12_bw="8" op_13_bw="8" op_14_bw="8" op_15_bw="8" op_16_bw="8" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="8" op_21_bw="8" op_22_bw="8" op_23_bw="8" op_24_bw="8" op_25_bw="8" op_26_bw="8" op_27_bw="8" op_28_bw="8" op_29_bw="8" op_30_bw="8" op_31_bw="8" op_32_bw="8" op_33_bw="8" op_34_bw="8" op_35_bw="8" op_36_bw="8" op_37_bw="8" op_38_bw="8" op_39_bw="8" op_40_bw="8" op_41_bw="8" op_42_bw="8" op_43_bw="8" op_44_bw="8" op_45_bw="8" op_46_bw="8" op_47_bw="8" op_48_bw="8" op_49_bw="8" op_50_bw="8" op_51_bw="8" op_52_bw="8" op_53_bw="8" op_54_bw="8" op_55_bw="8" op_56_bw="8" op_57_bw="8" op_58_bw="8" op_59_bw="8" op_60_bw="8" op_61_bw="8" op_62_bw="8" op_63_bw="8" op_64_bw="8" op_65_bw="8" op_66_bw="8" op_67_bw="8" op_68_bw="8" op_69_bw="8" op_70_bw="8" op_71_bw="8" op_72_bw="8" op_73_bw="8" op_74_bw="8" op_75_bw="8" op_76_bw="8" op_77_bw="8" op_78_bw="8" op_79_bw="8" op_80_bw="8" op_81_bw="8" op_82_bw="8" op_83_bw="8" op_84_bw="8" op_85_bw="8" op_86_bw="8" op_87_bw="8" op_88_bw="8" op_89_bw="8" op_90_bw="8" op_91_bw="8" op_92_bw="8" op_93_bw="8" op_94_bw="8" op_95_bw="8" op_96_bw="8" op_97_bw="8" op_98_bw="8" op_99_bw="8" op_100_bw="8" op_101_bw="8" op_102_bw="8" op_103_bw="8" op_104_bw="8" op_105_bw="8" op_106_bw="8" op_107_bw="8" op_108_bw="8" op_109_bw="8" op_110_bw="8" op_111_bw="8" op_112_bw="8" op_113_bw="8" op_114_bw="8" op_115_bw="8" op_116_bw="8" op_117_bw="8" op_118_bw="8" op_119_bw="8" op_120_bw="8" op_121_bw="8" op_122_bw="8" op_123_bw="8" op_124_bw="8" op_125_bw="8" op_126_bw="8" op_127_bw="8" op_128_bw="8" op_129_bw="8" op_130_bw="8" op_131_bw="8" op_132_bw="8" op_133_bw="8" op_134_bw="8" op_135_bw="8" op_136_bw="8" op_137_bw="8" op_138_bw="8" op_139_bw="8" op_140_bw="8" op_141_bw="8" op_142_bw="8" op_143_bw="8" op_144_bw="8" op_145_bw="8" op_146_bw="8" op_147_bw="8" op_148_bw="8" op_149_bw="8" op_150_bw="8" op_151_bw="8" op_152_bw="8" op_153_bw="8" op_154_bw="8" op_155_bw="8" op_156_bw="8" op_157_bw="8" op_158_bw="8" op_159_bw="8" op_160_bw="8" op_161_bw="8" op_162_bw="8" op_163_bw="8" op_164_bw="8" op_165_bw="8" op_166_bw="8" op_167_bw="8" op_168_bw="8" op_169_bw="8" op_170_bw="8" op_171_bw="8" op_172_bw="8" op_173_bw="8" op_174_bw="8" op_175_bw="8" op_176_bw="8" op_177_bw="8" op_178_bw="8" op_179_bw="8" op_180_bw="8" op_181_bw="8" op_182_bw="8" op_183_bw="8" op_184_bw="8" op_185_bw="8" op_186_bw="8" op_187_bw="8" op_188_bw="8" op_189_bw="8" op_190_bw="8" op_191_bw="8" op_192_bw="8" op_193_bw="8" op_194_bw="8" op_195_bw="8" op_196_bw="8" op_197_bw="8" op_198_bw="8" op_199_bw="8" op_200_bw="8" op_201_bw="8" op_202_bw="8" op_203_bw="8" op_204_bw="8" op_205_bw="8" op_206_bw="8" op_207_bw="8" op_208_bw="8" op_209_bw="8" op_210_bw="8" op_211_bw="8" op_212_bw="8" op_213_bw="8" op_214_bw="8" op_215_bw="8" op_216_bw="8" op_217_bw="8" op_218_bw="8" op_219_bw="8" op_220_bw="8" op_221_bw="8" op_222_bw="8" op_223_bw="8" op_224_bw="8" op_225_bw="8" op_226_bw="8" op_227_bw="8" op_228_bw="8" op_229_bw="8" op_230_bw="8" op_231_bw="8" op_232_bw="8" op_233_bw="8" op_234_bw="8" op_235_bw="8" op_236_bw="8" op_237_bw="8" op_238_bw="8" op_239_bw="8" op_240_bw="8" op_241_bw="8" op_242_bw="8" op_243_bw="8" op_244_bw="8" op_245_bw="8" op_246_bw="8" op_247_bw="8" op_248_bw="8" op_249_bw="8" op_250_bw="8" op_251_bw="8" op_252_bw="8" op_253_bw="8" op_254_bw="8" op_255_bw="8" op_256_bw="8" op_257_bw="8">
<![CDATA[
._crit_edge14.i:5  %tempKeep_V = call i8 @_ssdm_op_Mux.ap_auto.256i8.i8(i8 -1, i8 1, i8 3, i8 7, i8 15, i8 31, i8 63, i8 127, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 %tmp_70)

]]></Node>
<StgValue><ssdm name="tempKeep_V"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge14.i:6  %tmp_43_i = icmp ugt i16 %valueLength_load, 8

]]></Node>
<StgValue><ssdm name="tmp_43_i"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge14.i:7  %tmp_44_i = add i16 -8, %valueLength_load

]]></Node>
<StgValue><ssdm name="tmp_44_i"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge14.i:8  %tmp_45_i = select i1 %tmp_43_i, i16 %tmp_44_i, i16 0

]]></Node>
<StgValue><ssdm name="tmp_45_i"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge14.i:9  store i16 %tmp_45_i, i16* @valueLength, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge14.i:10  %tmp_46_i = icmp eq i16 %tmp_45_i, 0

]]></Node>
<StgValue><ssdm name="tmp_46_i"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge14.i:11  br i1 %tmp_46_i, label %25, label %26

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_46_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  %tmp_50_i = icmp ult i16 %tmp_45_i, 5

]]></Node>
<StgValue><ssdm name="tmp_50_i"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_46_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_50_i, label %27, label %._crit_edge15.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_46_i" val="0"/>
<literal name="tmp_50_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 6, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="172">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_46_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge15.i:0  br label %28

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_46_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 0, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_46_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %28

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge4.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_5 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @valueBuffer_rf_V_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_5, label %18, label %._crit_edge4.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1  %tmp_V_4 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @valueBuffer_rf_V_V)

]]></Node>
<StgValue><ssdm name="tmp_V_4"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="32" op_0_bw="64">
<![CDATA[
:2  %tmp_66 = trunc i64 %tmp_V_4 to i32

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:4  %tmp_33_i = icmp ult i16 %valueLength_load, 5

]]></Node>
<StgValue><ssdm name="tmp_33_i"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_33_i, label %19, label %20

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_33_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 5, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_33_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  %tmp_38_i = add i16 %valueLength_load, -4

]]></Node>
<StgValue><ssdm name="tmp_38_i"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_33_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  store i16 %tmp_38_i, i16* @valueLength, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_33_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %21

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_33_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 0, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_33_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="4" op_0_bw="16">
<![CDATA[
:1  %tmp_67 = trunc i16 %valueLength_load to i4

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_33_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %lengthValue_assign = add i4 4, %tmp_67

]]></Node>
<StgValue><ssdm name="lengthValue_assign"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_33_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="8" op_0_bw="4">
<![CDATA[
:3  %tmp_37_cast_i = zext i4 %lengthValue_assign to i8

]]></Node>
<StgValue><ssdm name="tmp_37_cast_i"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_33_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="8" op_0_bw="8" op_1_bw="8" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8" op_8_bw="8" op_9_bw="8" op_10_bw="8" op_11_bw="8" op_12_bw="8" op_13_bw="8" op_14_bw="8" op_15_bw="8" op_16_bw="8" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="8" op_21_bw="8" op_22_bw="8" op_23_bw="8" op_24_bw="8" op_25_bw="8" op_26_bw="8" op_27_bw="8" op_28_bw="8" op_29_bw="8" op_30_bw="8" op_31_bw="8" op_32_bw="8" op_33_bw="8" op_34_bw="8" op_35_bw="8" op_36_bw="8" op_37_bw="8" op_38_bw="8" op_39_bw="8" op_40_bw="8" op_41_bw="8" op_42_bw="8" op_43_bw="8" op_44_bw="8" op_45_bw="8" op_46_bw="8" op_47_bw="8" op_48_bw="8" op_49_bw="8" op_50_bw="8" op_51_bw="8" op_52_bw="8" op_53_bw="8" op_54_bw="8" op_55_bw="8" op_56_bw="8" op_57_bw="8" op_58_bw="8" op_59_bw="8" op_60_bw="8" op_61_bw="8" op_62_bw="8" op_63_bw="8" op_64_bw="8" op_65_bw="8" op_66_bw="8" op_67_bw="8" op_68_bw="8" op_69_bw="8" op_70_bw="8" op_71_bw="8" op_72_bw="8" op_73_bw="8" op_74_bw="8" op_75_bw="8" op_76_bw="8" op_77_bw="8" op_78_bw="8" op_79_bw="8" op_80_bw="8" op_81_bw="8" op_82_bw="8" op_83_bw="8" op_84_bw="8" op_85_bw="8" op_86_bw="8" op_87_bw="8" op_88_bw="8" op_89_bw="8" op_90_bw="8" op_91_bw="8" op_92_bw="8" op_93_bw="8" op_94_bw="8" op_95_bw="8" op_96_bw="8" op_97_bw="8" op_98_bw="8" op_99_bw="8" op_100_bw="8" op_101_bw="8" op_102_bw="8" op_103_bw="8" op_104_bw="8" op_105_bw="8" op_106_bw="8" op_107_bw="8" op_108_bw="8" op_109_bw="8" op_110_bw="8" op_111_bw="8" op_112_bw="8" op_113_bw="8" op_114_bw="8" op_115_bw="8" op_116_bw="8" op_117_bw="8" op_118_bw="8" op_119_bw="8" op_120_bw="8" op_121_bw="8" op_122_bw="8" op_123_bw="8" op_124_bw="8" op_125_bw="8" op_126_bw="8" op_127_bw="8" op_128_bw="8" op_129_bw="8" op_130_bw="8" op_131_bw="8" op_132_bw="8" op_133_bw="8" op_134_bw="8" op_135_bw="8" op_136_bw="8" op_137_bw="8" op_138_bw="8" op_139_bw="8" op_140_bw="8" op_141_bw="8" op_142_bw="8" op_143_bw="8" op_144_bw="8" op_145_bw="8" op_146_bw="8" op_147_bw="8" op_148_bw="8" op_149_bw="8" op_150_bw="8" op_151_bw="8" op_152_bw="8" op_153_bw="8" op_154_bw="8" op_155_bw="8" op_156_bw="8" op_157_bw="8" op_158_bw="8" op_159_bw="8" op_160_bw="8" op_161_bw="8" op_162_bw="8" op_163_bw="8" op_164_bw="8" op_165_bw="8" op_166_bw="8" op_167_bw="8" op_168_bw="8" op_169_bw="8" op_170_bw="8" op_171_bw="8" op_172_bw="8" op_173_bw="8" op_174_bw="8" op_175_bw="8" op_176_bw="8" op_177_bw="8" op_178_bw="8" op_179_bw="8" op_180_bw="8" op_181_bw="8" op_182_bw="8" op_183_bw="8" op_184_bw="8" op_185_bw="8" op_186_bw="8" op_187_bw="8" op_188_bw="8" op_189_bw="8" op_190_bw="8" op_191_bw="8" op_192_bw="8" op_193_bw="8" op_194_bw="8" op_195_bw="8" op_196_bw="8" op_197_bw="8" op_198_bw="8" op_199_bw="8" op_200_bw="8" op_201_bw="8" op_202_bw="8" op_203_bw="8" op_204_bw="8" op_205_bw="8" op_206_bw="8" op_207_bw="8" op_208_bw="8" op_209_bw="8" op_210_bw="8" op_211_bw="8" op_212_bw="8" op_213_bw="8" op_214_bw="8" op_215_bw="8" op_216_bw="8" op_217_bw="8" op_218_bw="8" op_219_bw="8" op_220_bw="8" op_221_bw="8" op_222_bw="8" op_223_bw="8" op_224_bw="8" op_225_bw="8" op_226_bw="8" op_227_bw="8" op_228_bw="8" op_229_bw="8" op_230_bw="8" op_231_bw="8" op_232_bw="8" op_233_bw="8" op_234_bw="8" op_235_bw="8" op_236_bw="8" op_237_bw="8" op_238_bw="8" op_239_bw="8" op_240_bw="8" op_241_bw="8" op_242_bw="8" op_243_bw="8" op_244_bw="8" op_245_bw="8" op_246_bw="8" op_247_bw="8" op_248_bw="8" op_249_bw="8" op_250_bw="8" op_251_bw="8" op_252_bw="8" op_253_bw="8" op_254_bw="8" op_255_bw="8" op_256_bw="8" op_257_bw="8">
<![CDATA[
:4  %tempOutput_keep_V = call i8 @_ssdm_op_Mux.ap_auto.256i8.i8(i8 -1, i8 1, i8 3, i8 7, i8 15, i8 31, i8 63, i8 127, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 %tmp_37_cast_i)

]]></Node>
<StgValue><ssdm name="tempOutput_keep_V"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_33_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="0" op_0_bw="0">
<![CDATA[
:5  br label %21

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge4.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_28_i = icmp eq i8 %errorCode_load, 1

]]></Node>
<StgValue><ssdm name="tmp_28_i"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_28_i, label %11, label %12

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_60 = icmp eq i8 %outOpCode_load, 8

]]></Node>
<StgValue><ssdm name="tmp_60"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_61 = icmp eq i8 %outOpCode_load, 4

]]></Node>
<StgValue><ssdm name="tmp_61"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %tmp_62 = or i1 %tmp_61, %tmp_60

]]></Node>
<StgValue><ssdm name="tmp_62"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_63 = icmp eq i8 %outOpCode_load, 1

]]></Node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4  %tmp_64 = or i1 %tmp_63, %tmp_62

]]></Node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_64, label %._crit_edge9.i, label %13

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_32_i = icmp eq i8 %outOpCode_load, 0

]]></Node>
<StgValue><ssdm name="tmp_32_i"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_32_i, label %14, label %._crit_edge10.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="183">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
<literal name="tmp_64" val="0"/>
<literal name="tmp_32_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 4, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge10.i:0  br label %15

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
<literal name="tmp_64" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge9.i:0  store i5 0, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
<literal name="tmp_64" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge9.i:1  br label %15

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="186">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:0  store i5 7, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="186">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %15

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge4.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_22_i = or i8 %errorCode_load, %outOpCode_load

]]></Node>
<StgValue><ssdm name="tmp_22_i"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_23_i = icmp eq i8 %tmp_22_i, 0

]]></Node>
<StgValue><ssdm name="tmp_23_i"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_23_i, label %7, label %8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_25_i = icmp eq i8 %outOpCode_load, 0

]]></Node>
<StgValue><ssdm name="tmp_25_i"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_26_i = icmp eq i8 %outOpCode_load, 4

]]></Node>
<StgValue><ssdm name="tmp_26_i"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %or_cond3_i = or i1 %tmp_25_i, %tmp_26_i

]]></Node>
<StgValue><ssdm name="or_cond3_i"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_27_i = icmp eq i8 %errorCode_load, 1

]]></Node>
<StgValue><ssdm name="tmp_27_i"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4  %or_cond4_i = and i1 %or_cond3_i, %tmp_27_i

]]></Node>
<StgValue><ssdm name="or_cond4_i"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5  %p_1_cast_i_cast_cast = select i1 %or_cond4_i, i32 134217728, i32 0

]]></Node>
<StgValue><ssdm name="p_1_cast_i_cast_cast"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="0">
<![CDATA[
:6  br label %._crit_edge6.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="32" op_0_bw="32">
<![CDATA[
:0  %resp_ValueConvertTem_1 = load i32* @resp_ValueConvertTem, align 4

]]></Node>
<StgValue><ssdm name="resp_ValueConvertTem_1"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %p_Val2_4 = add i32 4, %resp_ValueConvertTem_1

]]></Node>
<StgValue><ssdm name="p_Val2_4"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2  store i32 %p_Val2_4, i32* @resp_ValueConvertTem, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %p_Result_i_i = call i8 @_ssdm_op_PartSelect.i8.i32.i32.i32(i32 %p_Val2_4, i32 24, i32 31)

]]></Node>
<StgValue><ssdm name="p_Result_i_i"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %p_Result_i_i_89 = call i8 @_ssdm_op_PartSelect.i8.i32.i32.i32(i32 %p_Val2_4, i32 16, i32 23)

]]></Node>
<StgValue><ssdm name="p_Result_i_i_89"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %p_Result_61_i_i = call i8 @_ssdm_op_PartSelect.i8.i32.i32.i32(i32 %p_Val2_4, i32 8, i32 15)

]]></Node>
<StgValue><ssdm name="p_Result_61_i_i"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="8" op_0_bw="32">
<![CDATA[
:6  %tmp_59 = trunc i32 %p_Val2_4 to i8

]]></Node>
<StgValue><ssdm name="tmp_59"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="8" op_3_bw="8" op_4_bw="8">
<![CDATA[
:7  %tmp_i_i = call i32 @_ssdm_op_BitConcatenate.i32.i8.i8.i8.i8(i8 %tmp_59, i8 %p_Result_61_i_i, i8 %p_Result_i_i_89, i8 %p_Result_i_i)

]]></Node>
<StgValue><ssdm name="tmp_i_i"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="190">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
<literal name="tmp_23_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="0" op_0_bw="0">
<![CDATA[
:8  br label %._crit_edge6.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge6.i:2  store i5 3, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge6.i:4  br label %._crit_edge4.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_4 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @valueBuffer_rf_V_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_16_i = icmp eq i8 %outOpCode_load, 0

]]></Node>
<StgValue><ssdm name="tmp_16_i"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %p_not_i = icmp ne i8 %errorCode_load, 1

]]></Node>
<StgValue><ssdm name="p_not_i"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:3  %tmp1 = and i1 %tmp_16_i, %p_not_i

]]></Node>
<StgValue><ssdm name="tmp1"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4  %or_cond913_not_i = and i1 %tmp1, %tmp_4

]]></Node>
<StgValue><ssdm name="or_cond913_not_i"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:5  %tmp_17_i = icmp eq i8 %errorCode_load, 1

]]></Node>
<StgValue><ssdm name="tmp_17_i"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6  %or_cond1_i = or i1 %or_cond913_not_i, %tmp_17_i

]]></Node>
<StgValue><ssdm name="or_cond1_i"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7  %or_cond915_not_i = xor i1 %or_cond1_i, true

]]></Node>
<StgValue><ssdm name="or_cond915_not_i"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8  %or_cond2_i = and i1 %tmp_16_i, %or_cond915_not_i

]]></Node>
<StgValue><ssdm name="or_cond2_i"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %or_cond2_i, label %._crit_edge4.i, label %_ifconv

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="248" op_0_bw="248">
<![CDATA[
_ifconv:0  %p_Val2_1 = load i248* @outMetadataTempBuffe, align 16

]]></Node>
<StgValue><ssdm name="p_Val2_1"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="32" op_0_bw="32" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:1  %p_Result_i_88 = call i32 @_ssdm_op_PartSelect.i32.i248.i32.i32(i248 %p_Val2_1, i32 8, i32 39)

]]></Node>
<StgValue><ssdm name="p_Result_i_88"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="16" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:2  %tempVar_V = call i16 @_ssdm_op_PartSelect.i16.i248.i32.i32(i248 %p_Val2_1, i32 8, i32 23)

]]></Node>
<StgValue><ssdm name="tempVar_V"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:3  %tmp_19_i = add i32 %p_Result_i_88, -8

]]></Node>
<StgValue><ssdm name="tmp_19_i"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:4  store i32 %tmp_19_i, i32* @resp_ValueConvertTem, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ifconv:5  %tmp_20_i = add i16 %tempVar_V, -8

]]></Node>
<StgValue><ssdm name="tmp_20_i"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ifconv:6  store i16 %tmp_20_i, i16* @valueLength, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="96" op_0_bw="96" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:7  %p_Result_1_i = call i96 @_ssdm_op_PartSelect.i96.i248.i32.i32(i248 %p_Val2_1, i32 124, i32 219)

]]></Node>
<StgValue><ssdm name="p_Result_1_i"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="8" op_0_bw="8" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:8  %p_Result_2_i = call i8 @_ssdm_op_PartSelect.i8.i248.i32.i32(i248 %p_Val2_1, i32 104, i32 111)

]]></Node>
<StgValue><ssdm name="p_Result_2_i"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:11  %tmp_7 = or i8 %errorCode_load, %outOpCode_load

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:12  %tmp_8 = icmp eq i8 %tmp_7, 0

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="8" op_0_bw="8" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:14  %p_Result_8_i = call i8 @_ssdm_op_PartSelect.i8.i248.i32.i32(i248 %p_Val2_1, i32 112, i32 119)

]]></Node>
<StgValue><ssdm name="p_Result_8_i"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:16  %tmp_30_i = icmp ne i8 %outOpCode_load, 0

]]></Node>
<StgValue><ssdm name="tmp_30_i"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:17  %or_cond5_i = or i1 %tmp_30_i, %tmp_17_i

]]></Node>
<StgValue><ssdm name="or_cond5_i"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv:18  br i1 %or_cond5_i, label %.critedge.i, label %._crit_edge5.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
<literal name="or_cond5_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge5.i:0  %tmp_V = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @valueBuffer_rf_V_V)

]]></Node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
<literal name="or_cond5_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge5.i:1  %br_valueLengthTemp_V = add i16 %tempVar_V, 20

]]></Node>
<StgValue><ssdm name="br_valueLengthTemp_V"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="194">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
<literal name="or_cond5_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge5.i:2  br label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
<literal name="or_cond5_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
.critedge.i:0  %p_cast_i_cast_cast = select i1 %tmp_17_i, i16 32, i16 24

]]></Node>
<StgValue><ssdm name="p_cast_i_cast_cast"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
<literal name="or_cond5_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="0" op_0_bw="0">
<![CDATA[
.critedge.i:1  br label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:3  store i5 2, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="1" op_0_bw="1" op_1_bw="248" op_2_bw="32">
<![CDATA[
:0  %tmp = call i1 @_ssdm_op_NbReadReq.ap_fifo.i248P(i248* @metadataBuffer_rf_V_s, i32 1)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp, label %1, label %._crit_edge3.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="248" op_0_bw="248" op_1_bw="248">
<![CDATA[
:0  %tmp_V_3 = call i248 @_ssdm_op_Read.ap_fifo.volatile.i248P(i248* @metadataBuffer_rf_V_s)

]]></Node>
<StgValue><ssdm name="tmp_V_3"/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="0" op_0_bw="248" op_1_bw="248">
<![CDATA[
:1  store i248 %tmp_V_3, i248* @outMetadataTempBuffe, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="8" op_0_bw="8" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %p_Result_i = call i8 @_ssdm_op_PartSelect.i8.i248.i32.i32(i248 %tmp_V_3, i32 104, i32 111)

]]></Node>
<StgValue><ssdm name="p_Result_i"/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  store i8 %p_Result_i, i8* @outOpCode, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="8" op_0_bw="8" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %p_Result_3_i = call i8 @_ssdm_op_PartSelect.i8.i248.i32.i32(i248 %tmp_V_3, i32 112, i32 119)

]]></Node>
<StgValue><ssdm name="p_Result_3_i"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:5  store i8 %p_Result_3_i, i8* @errorCode, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="0" op_0_bw="5" op_1_bw="5">
<![CDATA[
:6  store i5 1, i5* @br_outWordCounter, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="149" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="64" op_0_bw="64">
<![CDATA[
:2  %p_Val2_5 = load i64* @xtrasBuffer_V, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_5"/></StgValue>
</operation>

<operation id="150" st_id="2" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="0"/>
<literal name="tmp_41_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:1  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 3544368444630782533, i112 0, i8 -1, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="151" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %tmp_10_i = call i32 @_ssdm_op_PartSelect.i32.i64.i32.i32(i64 %p_Val2_5, i32 32, i32 63)

]]></Node>
<StgValue><ssdm name="tmp_10_i"/></StgValue>
</operation>

<operation id="152" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="64" op_0_bw="32">
<![CDATA[
:1  %p_Result_10 = zext i32 %tmp_10_i to i64

]]></Node>
<StgValue><ssdm name="p_Result_10"/></StgValue>
</operation>

<operation id="153" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="8" op_0_bw="16">
<![CDATA[
:2  %tmp_68 = trunc i16 %valueLength_load to i8

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="154" st_id="2" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="8" op_0_bw="8" op_1_bw="8" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8" op_8_bw="8" op_9_bw="8" op_10_bw="8" op_11_bw="8" op_12_bw="8" op_13_bw="8" op_14_bw="8" op_15_bw="8" op_16_bw="8" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="8" op_21_bw="8" op_22_bw="8" op_23_bw="8" op_24_bw="8" op_25_bw="8" op_26_bw="8" op_27_bw="8" op_28_bw="8" op_29_bw="8" op_30_bw="8" op_31_bw="8" op_32_bw="8" op_33_bw="8" op_34_bw="8" op_35_bw="8" op_36_bw="8" op_37_bw="8" op_38_bw="8" op_39_bw="8" op_40_bw="8" op_41_bw="8" op_42_bw="8" op_43_bw="8" op_44_bw="8" op_45_bw="8" op_46_bw="8" op_47_bw="8" op_48_bw="8" op_49_bw="8" op_50_bw="8" op_51_bw="8" op_52_bw="8" op_53_bw="8" op_54_bw="8" op_55_bw="8" op_56_bw="8" op_57_bw="8" op_58_bw="8" op_59_bw="8" op_60_bw="8" op_61_bw="8" op_62_bw="8" op_63_bw="8" op_64_bw="8" op_65_bw="8" op_66_bw="8" op_67_bw="8" op_68_bw="8" op_69_bw="8" op_70_bw="8" op_71_bw="8" op_72_bw="8" op_73_bw="8" op_74_bw="8" op_75_bw="8" op_76_bw="8" op_77_bw="8" op_78_bw="8" op_79_bw="8" op_80_bw="8" op_81_bw="8" op_82_bw="8" op_83_bw="8" op_84_bw="8" op_85_bw="8" op_86_bw="8" op_87_bw="8" op_88_bw="8" op_89_bw="8" op_90_bw="8" op_91_bw="8" op_92_bw="8" op_93_bw="8" op_94_bw="8" op_95_bw="8" op_96_bw="8" op_97_bw="8" op_98_bw="8" op_99_bw="8" op_100_bw="8" op_101_bw="8" op_102_bw="8" op_103_bw="8" op_104_bw="8" op_105_bw="8" op_106_bw="8" op_107_bw="8" op_108_bw="8" op_109_bw="8" op_110_bw="8" op_111_bw="8" op_112_bw="8" op_113_bw="8" op_114_bw="8" op_115_bw="8" op_116_bw="8" op_117_bw="8" op_118_bw="8" op_119_bw="8" op_120_bw="8" op_121_bw="8" op_122_bw="8" op_123_bw="8" op_124_bw="8" op_125_bw="8" op_126_bw="8" op_127_bw="8" op_128_bw="8" op_129_bw="8" op_130_bw="8" op_131_bw="8" op_132_bw="8" op_133_bw="8" op_134_bw="8" op_135_bw="8" op_136_bw="8" op_137_bw="8" op_138_bw="8" op_139_bw="8" op_140_bw="8" op_141_bw="8" op_142_bw="8" op_143_bw="8" op_144_bw="8" op_145_bw="8" op_146_bw="8" op_147_bw="8" op_148_bw="8" op_149_bw="8" op_150_bw="8" op_151_bw="8" op_152_bw="8" op_153_bw="8" op_154_bw="8" op_155_bw="8" op_156_bw="8" op_157_bw="8" op_158_bw="8" op_159_bw="8" op_160_bw="8" op_161_bw="8" op_162_bw="8" op_163_bw="8" op_164_bw="8" op_165_bw="8" op_166_bw="8" op_167_bw="8" op_168_bw="8" op_169_bw="8" op_170_bw="8" op_171_bw="8" op_172_bw="8" op_173_bw="8" op_174_bw="8" op_175_bw="8" op_176_bw="8" op_177_bw="8" op_178_bw="8" op_179_bw="8" op_180_bw="8" op_181_bw="8" op_182_bw="8" op_183_bw="8" op_184_bw="8" op_185_bw="8" op_186_bw="8" op_187_bw="8" op_188_bw="8" op_189_bw="8" op_190_bw="8" op_191_bw="8" op_192_bw="8" op_193_bw="8" op_194_bw="8" op_195_bw="8" op_196_bw="8" op_197_bw="8" op_198_bw="8" op_199_bw="8" op_200_bw="8" op_201_bw="8" op_202_bw="8" op_203_bw="8" op_204_bw="8" op_205_bw="8" op_206_bw="8" op_207_bw="8" op_208_bw="8" op_209_bw="8" op_210_bw="8" op_211_bw="8" op_212_bw="8" op_213_bw="8" op_214_bw="8" op_215_bw="8" op_216_bw="8" op_217_bw="8" op_218_bw="8" op_219_bw="8" op_220_bw="8" op_221_bw="8" op_222_bw="8" op_223_bw="8" op_224_bw="8" op_225_bw="8" op_226_bw="8" op_227_bw="8" op_228_bw="8" op_229_bw="8" op_230_bw="8" op_231_bw="8" op_232_bw="8" op_233_bw="8" op_234_bw="8" op_235_bw="8" op_236_bw="8" op_237_bw="8" op_238_bw="8" op_239_bw="8" op_240_bw="8" op_241_bw="8" op_242_bw="8" op_243_bw="8" op_244_bw="8" op_245_bw="8" op_246_bw="8" op_247_bw="8" op_248_bw="8" op_249_bw="8" op_250_bw="8" op_251_bw="8" op_252_bw="8" op_253_bw="8" op_254_bw="8" op_255_bw="8" op_256_bw="8" op_257_bw="8">
<![CDATA[
:3  %tempOutput_keep_V_5 = call i8 @_ssdm_op_Mux.ap_auto.256i8.i8(i8 -1, i8 1, i8 3, i8 7, i8 15, i8 31, i8 63, i8 127, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 %tmp_68)

]]></Node>
<StgValue><ssdm name="tempOutput_keep_V_5"/></StgValue>
</operation>

<operation id="155" st_id="2" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:6  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_10, i112 0, i8 %tempOutput_keep_V_5, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="156" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_6, label %._crit_edge14.i, label %._crit_edge12.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="3" op_0_bw="16">
<![CDATA[
:0  %tmp_71 = trunc i16 %valueLength_load to i3

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="158" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="6" op_0_bw="6" op_1_bw="3" op_2_bw="3">
<![CDATA[
:1  %tmp_48_i = call i6 @_ssdm_op_BitConcatenate.i6.i3.i3(i3 %tmp_71, i3 0)

]]></Node>
<StgValue><ssdm name="tmp_48_i"/></StgValue>
</operation>

<operation id="159" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:2  %Hi_assign = add i6 -1, %tmp_48_i

]]></Node>
<StgValue><ssdm name="Hi_assign"/></StgValue>
</operation>

<operation id="160" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:3  %Hi_assign_2 = add i6 31, %tmp_48_i

]]></Node>
<StgValue><ssdm name="Hi_assign_2"/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="1" op_0_bw="1" op_1_bw="6" op_2_bw="32">
<![CDATA[
:4  %tmp_72 = call i1 @_ssdm_op_BitSelect.i1.i6.i32(i6 %Hi_assign_2, i32 5)

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:5  %rev = xor i1 %tmp_72, true

]]></Node>
<StgValue><ssdm name="rev"/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="7" op_0_bw="6">
<![CDATA[
:6  %tmp_73 = zext i6 %Hi_assign_2 to i7

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:7  %tmp_74 = call i64 @llvm.part.select.i64(i64 %p_Val2_5, i32 63, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:8  %tmp_75 = sub i7 32, %tmp_73

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:9  %tmp_76 = add i7 -32, %tmp_73

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="167" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
:10  %tmp_77 = select i1 %rev, i7 %tmp_75, i7 %tmp_76

]]></Node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %tmp_78 = select i1 %rev, i64 %tmp_74, i64 %p_Val2_5

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="169" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:12  %tmp_79 = sub i7 63, %tmp_77

]]></Node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="170" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="64" op_0_bw="7">
<![CDATA[
:13  %tmp_80 = zext i7 %tmp_79 to i64

]]></Node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="171" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="33" op_0_bw="33" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:14  %st = call i33 @_ssdm_op_PartSelect.i33.i64.i32.i32(i64 %tmp_78, i32 31, i32 63)

]]></Node>
<StgValue><ssdm name="st"/></StgValue>
</operation>

<operation id="172" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="64" op_0_bw="33">
<![CDATA[
:15  %tmp_81 = zext i33 %st to i64

]]></Node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="173" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:16  %sf = call i32 @_ssdm_op_PartSelect.i32.i64.i32.i32(i64 %tmp_78, i32 32, i32 63)

]]></Node>
<StgValue><ssdm name="sf"/></StgValue>
</operation>

<operation id="174" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="64" op_0_bw="32">
<![CDATA[
:17  %tmp_82 = zext i32 %sf to i64

]]></Node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="175" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:18  %tmp_83 = select i1 %rev, i64 %tmp_81, i64 %tmp_82

]]></Node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="176" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:19  %tmp_84 = lshr i64 -1, %tmp_80

]]></Node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="177" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:20  %p_Result_8 = and i64 %tmp_83, %tmp_84

]]></Node>
<StgValue><ssdm name="p_Result_8"/></StgValue>
</operation>

<operation id="178" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="7" op_0_bw="6">
<![CDATA[
:21  %tmp_86 = sext i6 %Hi_assign to i7

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="179" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:22  %tmp_87 = sub i7 63, %tmp_86

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="180" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="64" op_0_bw="7">
<![CDATA[
:23  %tmp_88 = zext i7 %tmp_87 to i64

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="181" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:24  %tmp_89 = lshr i64 -1, %tmp_88

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="182" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:25  %p_Result_9 = and i64 %p_Result_8, %tmp_89

]]></Node>
<StgValue><ssdm name="p_Result_9"/></StgValue>
</operation>

<operation id="183" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="8" op_0_bw="16">
<![CDATA[
:26  %tmp_91 = trunc i16 %valueLength_load to i8

]]></Node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="184" st_id="2" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="8" op_0_bw="8" op_1_bw="8" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8" op_8_bw="8" op_9_bw="8" op_10_bw="8" op_11_bw="8" op_12_bw="8" op_13_bw="8" op_14_bw="8" op_15_bw="8" op_16_bw="8" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="8" op_21_bw="8" op_22_bw="8" op_23_bw="8" op_24_bw="8" op_25_bw="8" op_26_bw="8" op_27_bw="8" op_28_bw="8" op_29_bw="8" op_30_bw="8" op_31_bw="8" op_32_bw="8" op_33_bw="8" op_34_bw="8" op_35_bw="8" op_36_bw="8" op_37_bw="8" op_38_bw="8" op_39_bw="8" op_40_bw="8" op_41_bw="8" op_42_bw="8" op_43_bw="8" op_44_bw="8" op_45_bw="8" op_46_bw="8" op_47_bw="8" op_48_bw="8" op_49_bw="8" op_50_bw="8" op_51_bw="8" op_52_bw="8" op_53_bw="8" op_54_bw="8" op_55_bw="8" op_56_bw="8" op_57_bw="8" op_58_bw="8" op_59_bw="8" op_60_bw="8" op_61_bw="8" op_62_bw="8" op_63_bw="8" op_64_bw="8" op_65_bw="8" op_66_bw="8" op_67_bw="8" op_68_bw="8" op_69_bw="8" op_70_bw="8" op_71_bw="8" op_72_bw="8" op_73_bw="8" op_74_bw="8" op_75_bw="8" op_76_bw="8" op_77_bw="8" op_78_bw="8" op_79_bw="8" op_80_bw="8" op_81_bw="8" op_82_bw="8" op_83_bw="8" op_84_bw="8" op_85_bw="8" op_86_bw="8" op_87_bw="8" op_88_bw="8" op_89_bw="8" op_90_bw="8" op_91_bw="8" op_92_bw="8" op_93_bw="8" op_94_bw="8" op_95_bw="8" op_96_bw="8" op_97_bw="8" op_98_bw="8" op_99_bw="8" op_100_bw="8" op_101_bw="8" op_102_bw="8" op_103_bw="8" op_104_bw="8" op_105_bw="8" op_106_bw="8" op_107_bw="8" op_108_bw="8" op_109_bw="8" op_110_bw="8" op_111_bw="8" op_112_bw="8" op_113_bw="8" op_114_bw="8" op_115_bw="8" op_116_bw="8" op_117_bw="8" op_118_bw="8" op_119_bw="8" op_120_bw="8" op_121_bw="8" op_122_bw="8" op_123_bw="8" op_124_bw="8" op_125_bw="8" op_126_bw="8" op_127_bw="8" op_128_bw="8" op_129_bw="8" op_130_bw="8" op_131_bw="8" op_132_bw="8" op_133_bw="8" op_134_bw="8" op_135_bw="8" op_136_bw="8" op_137_bw="8" op_138_bw="8" op_139_bw="8" op_140_bw="8" op_141_bw="8" op_142_bw="8" op_143_bw="8" op_144_bw="8" op_145_bw="8" op_146_bw="8" op_147_bw="8" op_148_bw="8" op_149_bw="8" op_150_bw="8" op_151_bw="8" op_152_bw="8" op_153_bw="8" op_154_bw="8" op_155_bw="8" op_156_bw="8" op_157_bw="8" op_158_bw="8" op_159_bw="8" op_160_bw="8" op_161_bw="8" op_162_bw="8" op_163_bw="8" op_164_bw="8" op_165_bw="8" op_166_bw="8" op_167_bw="8" op_168_bw="8" op_169_bw="8" op_170_bw="8" op_171_bw="8" op_172_bw="8" op_173_bw="8" op_174_bw="8" op_175_bw="8" op_176_bw="8" op_177_bw="8" op_178_bw="8" op_179_bw="8" op_180_bw="8" op_181_bw="8" op_182_bw="8" op_183_bw="8" op_184_bw="8" op_185_bw="8" op_186_bw="8" op_187_bw="8" op_188_bw="8" op_189_bw="8" op_190_bw="8" op_191_bw="8" op_192_bw="8" op_193_bw="8" op_194_bw="8" op_195_bw="8" op_196_bw="8" op_197_bw="8" op_198_bw="8" op_199_bw="8" op_200_bw="8" op_201_bw="8" op_202_bw="8" op_203_bw="8" op_204_bw="8" op_205_bw="8" op_206_bw="8" op_207_bw="8" op_208_bw="8" op_209_bw="8" op_210_bw="8" op_211_bw="8" op_212_bw="8" op_213_bw="8" op_214_bw="8" op_215_bw="8" op_216_bw="8" op_217_bw="8" op_218_bw="8" op_219_bw="8" op_220_bw="8" op_221_bw="8" op_222_bw="8" op_223_bw="8" op_224_bw="8" op_225_bw="8" op_226_bw="8" op_227_bw="8" op_228_bw="8" op_229_bw="8" op_230_bw="8" op_231_bw="8" op_232_bw="8" op_233_bw="8" op_234_bw="8" op_235_bw="8" op_236_bw="8" op_237_bw="8" op_238_bw="8" op_239_bw="8" op_240_bw="8" op_241_bw="8" op_242_bw="8" op_243_bw="8" op_244_bw="8" op_245_bw="8" op_246_bw="8" op_247_bw="8" op_248_bw="8" op_249_bw="8" op_250_bw="8" op_251_bw="8" op_252_bw="8" op_253_bw="8" op_254_bw="8" op_255_bw="8" op_256_bw="8" op_257_bw="8">
<![CDATA[
:27  %tempOutput_keep_V_4 = call i8 @_ssdm_op_Mux.ap_auto.256i8.i8(i8 -1, i8 1, i8 3, i8 7, i8 15, i8 31, i8 63, i8 127, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 %tmp_91)

]]></Node>
<StgValue><ssdm name="tempOutput_keep_V_4"/></StgValue>
</operation>

<operation id="185" st_id="2" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:30  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_9, i112 0, i8 %tempOutput_keep_V_4, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="186" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge14.i:0  %p_Result_15_i = call i32 @_ssdm_op_PartSelect.i32.i64.i32.i32(i64 %p_Val2_5, i32 32, i32 63)

]]></Node>
<StgValue><ssdm name="p_Result_15_i"/></StgValue>
</operation>

<operation id="187" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge14.i:3  %p_Result_7 = call i64 @_ssdm_op_BitConcatenate.i64.i32.i32(i32 %tmp_69, i32 %p_Result_15_i)

]]></Node>
<StgValue><ssdm name="p_Result_7"/></StgValue>
</operation>

<operation id="188" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
:0  %tmp_last_V_2 = phi i1 [ true, %25 ], [ false, %._crit_edge15.i ]

]]></Node>
<StgValue><ssdm name="tmp_last_V_2"/></StgValue>
</operation>

<operation id="189" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
:1  %tmp_keep_V_3 = phi i8 [ %tempKeep_V, %25 ], [ -1, %._crit_edge15.i ]

]]></Node>
<StgValue><ssdm name="tmp_keep_V_3"/></StgValue>
</operation>

<operation id="190" st_id="2" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:2  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_7, i112 0, i8 %tmp_keep_V_3, i1 %tmp_last_V_2)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="191" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="32" op_0_bw="64">
<![CDATA[
:0  %tmp_65 = trunc i64 %p_Val2_5 to i32

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="192" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="32">
<![CDATA[
:3  %p_Result_6 = call i64 @_ssdm_op_BitConcatenate.i64.i32.i32(i32 %tmp_66, i32 %tmp_65)

]]></Node>
<StgValue><ssdm name="p_Result_6"/></StgValue>
</operation>

<operation id="193" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
:0  %tmp_last_V_1 = phi i1 [ true, %19 ], [ false, %20 ]

]]></Node>
<StgValue><ssdm name="tmp_last_V_1"/></StgValue>
</operation>

<operation id="194" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
:1  %tmp_keep_V_1 = phi i8 [ %tempOutput_keep_V, %19 ], [ -1, %20 ]

]]></Node>
<StgValue><ssdm name="tmp_keep_V_1"/></StgValue>
</operation>

<operation id="195" st_id="2" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:2  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_6, i112 0, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="196" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1">
<![CDATA[
:0  %tmp_last_V = phi i1 [ false, %11 ], [ true, %._crit_edge9.i ], [ false, %._crit_edge10.i ]

]]></Node>
<StgValue><ssdm name="tmp_last_V"/></StgValue>
</operation>

<operation id="197" st_id="2" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:1  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 0, i112 0, i8 -1, i1 %tmp_last_V)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="198" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
._crit_edge6.i:0  %tmp_data_V_1 = phi i32 [ %tmp_i_i, %7 ], [ %p_1_cast_i_cast_cast, %8 ]

]]></Node>
<StgValue><ssdm name="tmp_data_V_1"/></StgValue>
</operation>

<operation id="199" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="64" op_0_bw="32">
<![CDATA[
._crit_edge6.i:1  %tmp_data_V_2 = zext i32 %tmp_data_V_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_data_V_2"/></StgValue>
</operation>

<operation id="200" st_id="2" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
._crit_edge6.i:3  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %tmp_data_V_2, i112 0, i8 -1, i1 false)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="201" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="279">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
<literal name="tmp_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="64" op_0_bw="64" op_1_bw="48" op_2_bw="8" op_3_bw="8">
<![CDATA[
_ifconv:9  %p_Result_s = call i64 @_ssdm_op_BitConcatenate.i64.i48.i8.i8(i48 0, i8 %p_Result_2_i, i8 -127)

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="202" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="278">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="64" op_0_bw="64" op_1_bw="48" op_2_bw="8" op_3_bw="8">
<![CDATA[
_ifconv:10  %p_Result_3 = call i64 @_ssdm_op_BitConcatenate.i64.i48.i8.i8(i48 262144, i8 %p_Result_2_i, i8 -127)

]]></Node>
<StgValue><ssdm name="p_Result_3"/></StgValue>
</operation>

<operation id="203" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:13  %tempOutput_data_V = select i1 %tmp_8, i64 %p_Result_3, i64 %p_Result_s

]]></Node>
<StgValue><ssdm name="tempOutput_data_V"/></StgValue>
</operation>

<operation id="204" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32">
<![CDATA[
_ifconv:15  %p_Result_4 = call i64 @llvm.part.set.i64.i8(i64 %tempOutput_data_V, i8 %p_Result_8_i, i32 56, i32 63)

]]></Node>
<StgValue><ssdm name="p_Result_4"/></StgValue>
</operation>

<operation id="205" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
:0  %xtrasBuffer_V_new_i = phi i64 [ 0, %.critedge.i ], [ %tmp_V, %._crit_edge5.i ]

]]></Node>
<StgValue><ssdm name="xtrasBuffer_V_new_i"/></StgValue>
</operation>

<operation id="206" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
:1  %p_0492_1_i = phi i16 [ %p_cast_i_cast_cast, %.critedge.i ], [ %br_valueLengthTemp_V, %._crit_edge5.i ]

]]></Node>
<StgValue><ssdm name="p_0492_1_i"/></StgValue>
</operation>

<operation id="207" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="112" op_0_bw="112" op_1_bw="16" op_2_bw="96">
<![CDATA[
:2  %p_Result_5 = call i112 @_ssdm_op_BitConcatenate.i112.i16.i96(i16 %p_0492_1_i, i96 %p_Result_1_i)

]]></Node>
<StgValue><ssdm name="p_Result_5"/></StgValue>
</operation>

<operation id="208" st_id="2" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:4  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_4, i112 %p_Result_5, i8 -1, i1 false)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="209" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="0" op_0_bw="0">
<![CDATA[
:5  br label %._crit_edge4.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="210" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1">
<![CDATA[
._crit_edge4.i:0  %xtrasBuffer_V_flag_8 = phi i1 [ false, %3 ], [ true, %4 ], [ false, %._crit_edge6.i ], [ false, %15 ], [ true, %21 ], [ false, %17 ], [ false, %34 ], [ true, %28 ], [ false, %._crit_edge16.i ]

]]></Node>
<StgValue><ssdm name="xtrasBuffer_V_flag_8"/></StgValue>
</operation>

<operation id="211" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="64" op_0_bw="64" op_1_bw="0" op_2_bw="64" op_3_bw="0" op_4_bw="64" op_5_bw="0" op_6_bw="64" op_7_bw="0" op_8_bw="64">
<![CDATA[
._crit_edge4.i:1  %xtrasBuffer_V_new_8_s = phi i64 [ undef, %3 ], [ %xtrasBuffer_V_new_i, %4 ], [ undef, %._crit_edge6.i ], [ undef, %15 ], [ %tmp_V_4, %21 ], [ undef, %17 ], [ undef, %34 ], [ %tmp_V_5, %28 ], [ undef, %._crit_edge16.i ]

]]></Node>
<StgValue><ssdm name="xtrasBuffer_V_new_8_s"/></StgValue>
</operation>

<operation id="212" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge4.i:2  br i1 %xtrasBuffer_V_flag_8, label %mergeST.i, label %.new.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="213" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="199">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="xtrasBuffer_V_flag_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
mergeST.i:0  store i64 %xtrasBuffer_V_new_8_s, i64* @xtrasBuffer_V, align 8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="214" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="0" op_0_bw="0" op_1_bw="248" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:0  call void (...)* @_ssdm_op_SpecInterface(i248* @metadataBuffer_rf_V_s, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="215" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:1  call void (...)* @_ssdm_op_SpecInterface(i64* @valueBuffer_rf_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="216" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="32" op_10_bw="32" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="0" op_19_bw="0">
<![CDATA[
entry:2  call void (...)* @_ssdm_op_SpecInterface(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, [5 x i8]* @p_str3149, i32 1, i32 1, [5 x i8]* @p_str4150, i32 0, i32 0, [1 x i8]* @p_str1147, [1 x i8]* @p_str1147, [1 x i8]* @p_str1147, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1147, [1 x i8]* @p_str1147) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="217" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
entry:3  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str56) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="218" st_id="3" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="0"/>
<literal name="tmp_41_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:1  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 3544368444630782533, i112 0, i8 -1, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="219" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="0"/>
<literal name="tmp_41_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge17.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="220" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge17.i:0  br label %34

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="221" st_id="3" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:6  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_10, i112 0, i8 %tempOutput_keep_V_5, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="222" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="0"/>
<literal name="tmp_35_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="0" op_0_bw="0">
<![CDATA[
:7  br label %34

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="223" st_id="3" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:30  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_9, i112 0, i8 %tempOutput_keep_V_4, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="224" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_39_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="0" op_0_bw="0">
<![CDATA[
:31  br label %._crit_edge16.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="225" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_46_i" val="0"/>
<literal name="tmp_50_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge15.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="226" st_id="3" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="0"/>
<literal name="tmp_31_i" val="1"/>
<literal name="tmp_34_i" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:2  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_7, i112 0, i8 %tmp_keep_V_3, i1 %tmp_last_V_2)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="227" st_id="3" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="0"/>
<literal name="tmp_29_i" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:2  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_6, i112 0, i8 %tmp_keep_V_1, i1 %tmp_last_V_1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="228" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="183">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
<literal name="tmp_28_i" val="0"/>
<literal name="tmp_64" val="0"/>
<literal name="tmp_32_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge10.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="229" st_id="3" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="0"/>
<literal name="tmp_24_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:1  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 0, i112 0, i8 -1, i1 %tmp_last_V)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="230" st_id="3" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="0"/>
<literal name="tmp_18_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
._crit_edge6.i:3  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %tmp_data_V_2, i112 0, i8 -1, i1 false)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="231" st_id="3" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="tmp_i_87" val="1"/>
<literal name="or_cond2_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="112" op_3_bw="8" op_4_bw="1" op_5_bw="64" op_6_bw="112" op_7_bw="8" op_8_bw="1">
<![CDATA[
:4  call void @_ssdm_op_Write.axis.volatile.i64P.i112P.i8P.i1P(i64* %respOutput_V_data_V, i112* %respOutput_V_user_V, i8* %respOutput_V_keep_V, i1* %respOutput_V_last_V, i64 %p_Result_4, i112 %p_Result_5, i8 -1, i1 false)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="232" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="199">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
<literal name="xtrasBuffer_V_flag_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="0" op_0_bw="0">
<![CDATA[
mergeST.i:1  br label %.new.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="233" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="201">
<or_exp><and_exp><literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="0" op_0_bw="0">
<![CDATA[
.new.i:0  br label %response_r.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="234" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="0" op_0_bw="0">
<![CDATA[
:7  br label %._crit_edge3.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="235" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge3.i:0  br label %response_r.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="236" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="289" bw="0">
<![CDATA[
response_r.exit:0  ret void

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
