5 9 1 * 0
8 /ptmp/cvs/covered/diags/verilog -t main -vcd hier3.2.vcd -o hier3.2.cdd -v hier3.2.v
3 0 $root $root NA 0 0
3 0 main main hier3.2.v 1 14
3 0 foo main.a hier3.2.v 18 26
3 0 bar main.a.a hier3.2.v 30 34
1 y 32 830004 1 0 0 0 1 1 1002
3 0 bar main.a.b hier3.2.v 30 34
1 y 32 830004 1 0 0 0 1 1 2
3 0 bar main.a.c hier3.2.v 30 34
1 y 32 830004 1 0 0 0 1 1 2
3 0 test main.a.t hier3.2.v 38 48
2 1 41 e0011 1 0 20008 0 0 1 4 1
2 2 41 1000a 0 1 400 0 0 main.a.a.y
2 3 41 10011 1 37 100a 1 2
2 4 42 20002 1 0 20008 0 0 32 64 11 0 0 0 0 0 0 0
2 5 42 20002 1 0 20004 0 0 64 0 11 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
2 6 42 10002 2 2c 2000a 4 5 64 2 aa aa aa aa aa aa aa aa aa aa aa aa aa aa aa aa
2 7 43 e0011 1 0 20004 0 0 1 4 0
2 8 43 1000a 0 1 400 0 0 main.a.a.y
2 9 43 10011 1 37 6 7 8
4 9 0 0
4 6 9 0
4 3 6 6
3 0 boo main.a.t.a hier3.2.v 52 56
1 y 54 30004 1 0 0 0 1 1 2
