MDIP0
MDIN0
AVDD10
MDIP1
MDIN1
AVDD33
MDIP2
MDIN2
AVDD10
MDIP3
MDIN3
NC
RXCTL
RXD0/SELRGV
DVDD33
RXD1/TXDLY
RXD2/AN[0]
RXD3/AN[1]
RXC
INT
DVDD33
GTX_CLK
TXD0
TXD1
TXD2
TXD3
TXCTL
DVDD10
PHYRSTB
MDC
MDIO
RXDLY/LED2
PME
PHY_AD[0]/LED0
PHY_AD[1]/LED1
DVDD10
DVDD33
ENSWREG
RSET
AVDD10
AVDD33
CKXTAL1
CKXTAL2
VDDREG
VDDREG
CLK125
GND
REG_OUT
