/**
 * Gpio_Private.h
 *
 *  Created on: Tue Apr 11 2023
 *  Author    : Abdullah Darwish
 */

#ifndef GPIO_PRIVATE_H
#define GPIO_PRIVATE_H

#define GPIOA_BASE_ADDR 0x40020000
#define GPIOA_MODER REG32(GPIOA_BASE_ADDR, 0x00)
#define GPIOA_OTYPER REG32(GPIOA_BASE_ADDR, 0x04)
#define GPIOA_OSPEEDR REG32(GPIOA_BASE_ADDR, 0x08)
#define GPIOA_PUPDR REG32(GPIOA_BASE_ADDR, 0x0C)
#define GPIOA_IDR REG32(GPIOA_BASE_ADDR, 0x10)
#define GPIOA_ODR REG32(GPIOA_BASE_ADDR, 0x14)
#define GPIOA_BSRR REG32(GPIOA_BASE_ADDR, 0x18)
#define GPIOA_LCKR REG32(GPIOA_BASE_ADDR, 0x1C)
#define GPIOA_AFRL REG32(GPIOA_BASE_ADDR, 0x20)
#define GPIOA_AFRH REG32(GPIOA_BASE_ADDR, 0x24)

#define GPIOB_BASE_ADDR 0x40020400
#define GPIOB_MODER REG32(GPIOB_BASE_ADDR, 0x00)
#define GPIOB_OTYPER REG32(GPIOB_BASE_ADDR, 0x04)
#define GPIOB_OSPEEDR REG32(GPIOB_BASE_ADDR, 0x08)
#define GPIOB_PUPDR REG32(GPIOB_BASE_ADDR, 0x0C)
#define GPIOB_IDR REG32(GPIOB_BASE_ADDR, 0x10)
#define GPIOB_ODR REG32(GPIOB_BASE_ADDR, 0x14)
#define GPIOB_BSRR REG32(GPIOB_BASE_ADDR, 0x18)
#define GPIOB_LCKR REG32(GPIOB_BASE_ADDR, 0x1C)
#define GPIOB_AFRL REG32(GPIOB_BASE_ADDR, 0x20)
#define GPIOB_AFRH REG32(GPIOB_BASE_ADDR, 0x24)

#define GPIOC_BASE_ADDR 0x40020800
#define GPIOC_MODER REG32(GPIOB_BASE_ADDR, 0x00)
#define GPIOC_OTYPER REG32(GPIOB_BASE_ADDR, 0x04)
#define GPIOC_OSPEEDR REG32(GPIOB_BASE_ADDR, 0x08)
#define GPIOC_PUPDR REG32(GPIOB_BASE_ADDR, 0x0C)
#define GPIOC_IDR REG32(GPIOB_BASE_ADDR, 0x10)
#define GPIOC_ODR REG32(GPIOB_BASE_ADDR, 0x14)
#define GPIOC_BSRR REG32(GPIOB_BASE_ADDR, 0x18)
#define GPIOC_LCKR REG32(GPIOB_BASE_ADDR, 0x1C)
#define GPIOC_AFRL REG32(GPIOB_BASE_ADDR, 0x20)
#define GPIOC_AFRH REG32(GPIOB_BASE_ADDR, 0x24)

#define GPIOD_BASE_ADDR 0x40020C00
#define GPIOD_MODER REG32(GPIOB_BASE_ADDR, 0x00)
#define GPIOD_OTYPER REG32(GPIOB_BASE_ADDR, 0x04)
#define GPIOD_OSPEEDR REG32(GPIOB_BASE_ADDR, 0x08)
#define GPIOD_PUPDR REG32(GPIOB_BASE_ADDR, 0x0C)
#define GPIOD_IDR REG32(GPIOB_BASE_ADDR, 0x10)
#define GPIOD_ODR REG32(GPIOB_BASE_ADDR, 0x14)
#define GPIOD_BSRR REG32(GPIOB_BASE_ADDR, 0x18)
#define GPIOD_LCKR REG32(GPIOB_BASE_ADDR, 0x1C)
#define GPIOD_AFRL REG32(GPIOB_BASE_ADDR, 0x20)
#define GPIOD_AFRH REG32(GPIOB_BASE_ADDR, 0x24)

#define EXTI_BASE_ADDR 0x40013C00
#define EXTI_IMR REG32(EXTI_BASE_ADDR, 0x00)
#define EXTI_FTSR REG32(EXTI_BASE_ADDR, 0x0C)

#define NVIC_BASE_ADDR 0xE000E100
#define NVIC_ISER0 REG32(NVIC_BASE_ADDR, 0x00)

#endif /* GPIO_PRIVATE_H */
