 -1- 
可有效提高崩潰電壓與降低特定導通電阻之 U 型井溝渠型及 RESURF 型新
穎結構 LDMOSFET 之設計與研製(I) 
Design and fabrication of novel trench U-shape and RESURF structure to effectively improve the 
breakdown voltage and specific-on resistance of LDMOSFET devices 
計畫編號：NSC 94-2215-E-274-003 
執行期限：94 年 8 月 1 日至 95 年 7 月 31 日 
主持人：劉博文 副教授---吳鳳技術學院  資訊工程系 
共同主持人：王水進 教授 ---成功大學 微電子工程研究所 
研究助理：陳聰敏-成功大學微電子所-博士班研究生 
 
一、中文摘要 
高功率 MOSFET 因為具有高輸入阻
抗、低功率損耗以及高崩崩潰電壓之操
作特性，於電子工業如電力電子與微波
電路等應用極為廣泛。隨著應用市場對
高功率元件之需求，具有低特定導通電
阻(Rsp,on)、高崩潰電壓(VBD)、低功率損
耗(PD)、高速切換速度與高功率操作等
特性 MOSFET 已然成為現階段研發與製
作之重點。然而 MOSFET 之特定導通電
阻與崩潰電壓主要由基板之載子濃度
(nsub)所決定，因此較低之特定導通電阻
(高的基板載子濃度特性)及較高之崩潰
電壓(低的基板載子濃度特性)是背道而
馳的兩個目標。於進行最小功率損耗操
作考量上，基板之載子濃度須在兩者間
取得妥協，同時尚須顧及低功率損耗、
高功率與高速操作之要求。 
本計畫擬旨在進行低 Rsp,on、高 VBD、
低 PD、高速切換速度與高功率操作
LDMOSFET (Lateral Double diffusion 
MOSFET)元件之設計、模擬與製造等技
術之研發。主要研發研究工作將著重
於：(1)一種結合『U』型溝渠(Trench)式
結構以降低特定導通電阻與調變特定導
通電阻值並配合 SOI (Si On Insulator)氧化
矽與複晶矽薄膜填充技術以降低蝕刻缺
陷之佈局，及(2)一可有效降低金半表面
電場與提昇崩潰電壓之低表面電場型
(REduce SUrface Field, RESURF)型側超接
面(Lateral Super Junction, LSJ)[4-7]結構佈
局之新穎結 LDMOSFET，及(3)一種可同
時提昇閘極控制能力之長閘極長度製
程，其中包括複晶矽閘極(Poly-Si gate)、
金屬閘極(Metal gate)之製程技術與閘-汲
極 通 道 間 表 面 摻 雜 濃 度 (Surface 
overdoped region, nsur)之技術[1]等，以獲致
最佳化 LDMOSFET 之閘極控制能力、調
變特定導通電阻值與最小功率損失之
LDMOSFET 結構中之新穎 MOSFET 元件
之開發，並進行相關製程技術之建立，
同時將針對所提結構其中有關溝渠
(Trench)式『U』型井、閘極通道表面摻
雜濃度、SOI 氧化矽與複晶矽薄膜填充
『U』型結構設計與 RESURF 結構佈局溝
渠設計之深度、寬度與 RESURF 區域之
濃度及擴散深度對 Rsp,on、VBD 與 PD 之相
對關係進行探討。 
本計畫預定執行期限為一年，首先將
連續去年之研究成果：即完成最佳化溝
渠式『U』型水平橫向式 p+/n 接面結構佈
局之『U』型深度與寬度、複晶矽薄膜接
觸式閘極、與複晶矽薄膜填充『U』型結
構之製程條件，繼續進行探討溝渠式『U』
型 LUDMOSFET(Lateral U-shape DMOSFET)
元件之閘極長度大小調變技術與閘-汲
極通道間表面摻雜濃度(nsur)之研究，比
較與第去年所研製之溝渠式『U』型水平
橫向式 LUDMOSFET 結構佈局之崩潰電
壓與特定導通電阻(Rsp,on)改善之數值模
擬與製程製作，本年度預期將建立元件
之最佳化之設計、模擬分析與製作及特
性量測分析。接下來將提出一可更有效
進行崩潰電壓與特定導通電阻(Rsp,on)之
調變、可獲致最小功率損耗 RESURF 型
LDMOSFET 之模擬設計與製程開發，其
中將進一步應用去年於低 Rsp,on、高
VBD、低 PD、高速切換速度與高功率操
作之研究成果，進行一優越特性、新穎
LDMOSFET 之實作與特性量測與分析。
 -3- 
fabrication technology to be developed in the 
present project proposal will be successfully 
applicable to the realization of LDMOSFETs 
with 300BDV V≥  (~ ( )98% BD idealV≥ × ), 
V80@cmm3R 2on,sp ⋅Ω≤ , 
cycleduty%50,V150V,cm/A1@mW1P R
2
L =≤
, and an adjustable Rsp,on 2cmm3~1 ⋅Ω ). 
 
Keywords ： High power device MOSFETs, 
Specific-on resistance, Breakdown voltage, 
Power dissipation, LDMOSFETs, Trench ”U” 
shape, SOI, RIE, gate-drain surface overdoped 
region, RESURF, Lateral Super-Junction (LSJ), 
二、緣由與目的 
國內半導體產業的發展，多年來一直
是偏重於數位積體電路方面之研發，在
功率元件及功率積體電路的投入則是相
當匱乏的，也因此國內半導體產業中屬
於功率方面的技術落後於國外甚多。隨
著個人電腦與高頻通訊器材高頻率需求
提昇以及高效率發展，使得功率元件及
高壓積體電路日漸獲得重視，同時智慧
型功率元件之研究是目前整個系統應用
發展之潮流趨勢，並且一直不斷朝著多
元化的方向進行。因此在此計畫中，我
們首先提出一前瞻性及新穎性之元件結
構，希望能藉此研究計畫之執行，進而
加速國內高功率半導體元件之研發與製
作。 
功率金氧半場效電晶體由於控制電路
簡單、速度快、容易並聯操作，是相當重
要的功率元件，它不僅具備高輸入阻抗以
及低功率散逸而被廣泛的應用，同時新的
MOSFET 結構以及新的製程技術更可以
提高元件的穩定性。高功率 MOSFET 在
許多電力電子應用上相當常見，例如切換
式電源供應器，在高速切換的狀態下，高
功率散逸為嚴重的問題，另外高電壓、高
電流與與低特定導通電阻之訴求也是主
要考量之一。然而 MOSFET 為一單極性
電晶體，其高速切換速度以及高輸入阻抗
可以降低功率模組的功率損耗，同時大部
份的高功率MOSFET元件更可以承受高
電壓以及高電流，因此高功率 MOSFET
已經廣泛應用在電力電子技術之設備
上，諸如馬達控制，展頻通訊，多媒體設
備以及燈泡控制……等。 
通常高功率MOSFET元件之設計是採
用垂直結構以降低導通電阻增加電流驅
動能力，而為了提昇元件之崩潰電壓，
一般功率元件係採用較高電阻係數、較
大厚度磊晶層之磊晶基板，於此情況下
使得元件之特定導通電阻 (Specific 
on-resistance, Rsp,on)變大，導致工作頻
率無法提昇與功率之損耗。而於目前蓬
勃發展中之智慧型功率 IC 之製作上，為
使功率元件之製程與控制 IC 之製程相
容，可縮小產品之體積，降低生產成本，
功率元件必須以水平橫向式結構進行設
計。基本上，水平橫向結構之 MOSFET
較垂直式結構者雖具有較高之操作速
度，然卻具有較高之漏電流與較高功率
損耗之特性，同時其在獲得高崩潰電壓
之設計上較為複雜，因此如何針對功率
元件橫向結構之缺點進行改善，乃為現
階段開發智慧型功率 IC 之要務。 
隨著應用市場對高功率元件之需
求，具有低特定導通電阻(Rsp,on)、快速
反應時間( τ )、高崩潰電壓(VBD)、低漏
電電流(IR)、高速切換速度、與大面積需
求等高功率等特性之 MOSFET 元件，已
經成為目前現階段本計畫之研發與製作
重點。在此，為了大幅度提昇國內在功
率半導體元件之生產技術，縮小與國外
廠商技術上的差距，本計畫擬以三年時
間進行兩種具高崩潰電壓、低特定導通
電阻(Rsp,on)、高速切換速度、低功率損
耗、及完全與 VLSI 製程相容之新穎結構
MOSFET 之模擬、設計、研製、及相關製
程技術之開發工作。本計畫所規劃新穎
結構 MOSFET 為：(1)一種結合『U』型溝
渠(Trench)式結構以降低特定導通電阻與
調變特定導通電阻值並配合 SOI (Si On 
Insulator)氧化矽與複晶矽薄膜填充技術
以降低蝕刻缺陷之佈局，及(2)一可有效
降低金半表面電場與提昇崩潰電壓之低
表面電場型(REduce SUrface Field, RESURF)
型側超接面(Lateral Super Junction, LSJ)[4-7]
結構佈局之新穎結 LDMOSFET，及(3)一種
可同時提昇閘極控制能力之長閘極長度
製程，其中包括複晶矽閘極、金屬閘極
之製程技術與閘-汲極通道間表面摻雜
 -5- 
製程比較蕭基二極體複雜些(只多二道光
罩)，相對地挑戰性也提升，深致地期望
對工業界在開發高功率元件能有所幫助。 
在研究 RESURF 結構之 MOSFET 元件
前，Phillip 公司於 2000 [7]也已經首次提出
側面橫向式超接面 RESURF 結構應用在
高功率水平橫向式製程之 n/p+ 二極體
與 LDMOSFET 元件上。其主要設計係在
n/p+ 元件表面處擴散出濃度低、深度淺
之 n--飄移區(以 p 型為元件基板)，以提高
元件之崩潰電壓。圖 2 為其本計畫之元
件結構圖，發現結合 RESURF 二極體側
面 n--飄移區之超接面結構之 LDMOSFET
結構，不僅可有效降低表面電場強度，
進而可提高元件之崩潰電壓與降低特定
導通電阻，同時其崩潰電壓與 RESUEF
中 n--飄移區之濃度及其擴散深度是息息
相關。 
 
 
A′
A
A′
A
 
 Fig. 2 Schematic diagram of the proposed 
LDMOSFETs: (a) conventional structure, (b) SJ RESURF 
structure, and (c) top-view of charge description in the 
depletion region. 
為了進一步探討溝渠式『U』型結構之
LDMOSFET 佈 局 設 計 與 RESURF 型
LDMOSFET元件使用在MOSFET電晶體元件
之可行性，首先嘗試利用 ISE-TCAD-9.5 製程
模擬軟體，實際將該設計之元件進行製程
模擬，分別以圖 1 水平側面橫向式
LUDMOSFET 元 件 及 圖 2 RESURF 型
LDMOSFET 元件，加上不同 U 型井溝渠結構
之深度調變與不同之閘-汲極通道間表面摻
雜濃度(nsur)，比較各種不同元件通道內特定
導通電阻對崩潰電壓與 LD 大小之關係特
性，至於圖 2 RESURF 型 LDMOSFET 元件則
探討 n-well 區域之雜質濃度與擴散深度，以
控制 RESURF 型 LDMOSFET 元件內之崩潰
電壓與通道特定導通電阻大小，其初步模
擬之 LUDMOSFET元件結果表示在圖 3(a)-(b)
之中。從該圖顯示出本計畫所擬採用元件
結構設計，只要有 U 型井溝渠結構設計，
其中LUDMOSFET元件之設計之反向崩潰電
壓皆遠比傳統之沒有 U 型井溝渠結構設計
之 LDMOSFET 元件高出許多，同時反向飽
和電流相對地也比較小。倘若加深 U 型井
溝渠深度設計，得到元件之崩潰電壓則會
隨者 U 型井溝渠深度增大而提高，對反向
電流之容忍度則會更好。經過初步研究結
果 發 現 ， 以 4 mμ 磊 晶 厚 度 及 阻 值
cm20 −Ω 是之矽晶片為例子，其反向崩潰
電壓可依 U 型井溝渠深度不同而從 200 調
變至 350 伏特，結果發現順向行為與逆向
崩潰電壓都比傳統沒有 U 型井溝渠之
LDMOSFET 元件要好，甚至可高達約 320 伏
特之崩潰電壓，距離理想之崩潰電壓值已
接近 98%，另外通道內特定導通電阻可從
0.1~30 2mmΩ− ，同時崩潰電壓之可靠度也
大幅度提升，順向 I-V 特性也有不錯之表
現，U 型井溝渠深度愈深順向電流之線性
度愈佳，同時順向驅動能力也有增加之趨
勢。至於圖 2 RESURF 型 LDMOSFET 元件之
模擬結果則表示在圖 3(c)-(d)之中，發現該
元件之崩潰電壓是隨著 n-well 區域之雜質
濃度之擴散深度增大而增大，至於雜質濃
度之大小在 146 10× cm-3 附近有較佳之崩潰
電壓，當其濃度繼續變大時，RESURF 型
LDMOSFET 元件之崩潰電壓則明顯變小，反
之雜質濃度比 146 10× cm-3 小時，則是隨著
摻濃度大小而增加，一直到 146 10× cm-3 左
右之濃度，RESURF 型 LDMOSFET 元件有最
大崩潰電壓值，因此本計畫之 RESURF 型
LDMOSFET 元件設計中之 n-well 區域之雜質
 -7- 
括 U 型井溝渠結構與 RESURF 型層之之
尺寸、不同之閘-汲極通道間表面摻雜濃
度(nsur)、長閘極長度之設計與歐姆式接
觸之金屬源極(汲極)設計、以及氧化矽或
複晶矽薄膜填充 U 型結構之 SOI 製程條
件、U 型井溝渠結構面積與填充覆蓋材
料及 RESURF 層之製程參數，同時尋找
出最佳功率損耗之製程參數。於模擬實
方面，因為 T-CAD 軟體在 U 型結構與
RESURF 型結構之模擬會存在一些參數
設定之限制，特別是三維空間與大面積
元件之模擬，更是耗時，往往求得一特
性曲線則必須等好幾個星期之工作時
間，因此吾人擬使用特別的模擬技巧，
在不影響元件特性下，以簡化模擬結構
與製程步驟，等模擬出最佳 U 型井溝渠
結構之面積，以實際之製程製造技術，
製作出 U 型井溝渠結構與 RESURF 型之
LDMOSFET 元件來，並同時探討 U 型井
溝渠結構與 RESURF 型之 LDMOSFET 元
件之物性與電性量測分析。 
三、實驗步驟 
本計畫擬針對 LDMOSFET 元件，提出
一系列理論與實驗之研究，以期對混合
U 型井溝渠式、閘-汲極通道間表面摻雜
濃度(nsur)、SOI 氧化矽、複晶矽與金屬薄
膜填充 U 型結構之技術、RESURF 式 LSJ
結構、金屬(複晶矽薄膜)接觸式閘極、源
極與汲極歐姆接觸之金屬 Field plate 結
構、通道長度與長閘極長度結構設計之
特性作一深入之比較與探討，進行此一
全新結構式 LDMOSFET 元件之最佳化設
計與製造。茲將本計畫所擬執行之工
作，針對理論模擬及實驗部分，詳細介
紹如下： 
(I)理論模擬分析 
本計畫擬利用三維與二維模擬分析系
統(TCAD 之 Davinci、MEDICI 及 TSUPREM4
與 ISE-TCAD 10、Star-HSPICE 及 Cadence 
等軟體)，計算不同結構參數下元件之電
場強度、電位、電流、及空乏區等分佈，
以瞭解 U 型井溝渠式佈局、SOI 氧化矽
與複晶矽薄膜填充 U 型結構之技術、
RESURF 式之組合、矽磊晶層濃度、及不
同佈局形狀下之傳導特性，首先探討 U
型井溝渠式佈局之尺寸及溝渠深度與寬
度、複晶矽薄膜接觸式閘極、閘-汲極通
道間之表面摻雜濃度(nsur)、SOI 氧化矽與
複晶矽薄膜填充 U 型結構之技術，以其
Field plate 與通道長度的大小。接下來則
研究 RESURF 結構設計式之 LDMOSFET
元件。結合前二項之研究結構、磊晶層
摻雜濃度與厚度及閘-汲極通道間表面
摻雜濃度(nsur)等參數對 LDMOSFET 崩潰
電壓、特定導通電阻(Rsp,on)與功率損耗
特性之影響，並找出反偏下可為 RESURF
結構設計屏蔽之濃度與擴散深度所允許
之最大參數，以作為第三年計畫中之側
面超接面 RESURF 式金屬閘極結構
LDMOSFET 元件最佳化之設計依據。同
時，為了比較不同 LDMOSFET 元件結構
之電壓對電流特性，理論模擬與製程技
術將針對三種 LDMOSFET 元件結構加以
做比較。 
(II)實驗部分 
水平側面橫向式 RESURF 型 LDMOSFET
元件之製作程序 
首先準備 n- on n++之磊晶矽晶片，方
向 暫 定 為 <100> ， n- 厚 度 暫 定 為 
m10~4 μ 。產業界為了增加順向電流之
密度，大部份是採用<111>方向之晶片，
然而在實驗室對此方向之矽磊晶片處理
不易，因此本計畫仍以<100>方向之晶片
為主。圖 12 與圖 11 最大不同處是使用
長閘極長度結構與以複晶矽材料填充 U
型井溝渠區域，設計閘極長度延伸至 U
型井。 
 
圖 4(a). <100>磊晶片用 RCA 清洗步驟清
洗，爾後將其晶片送進高溫爐管，在
1000° C 的溫度下以濕氧方法成長約
1,000 Å 的氧化層。 
圖 4(b).結合第一道光罩與黃光微影技
術，以及 RIE 蝕刻技術定義 U 型井溝
渠區域，蝕刻出適當 U 型井之寬度與
深度。另外為了降低『U』型溝渠所
造成之缺陷問題，可結合 SOI 製程技
術，先在原『U』型位置用離子佈植
技術，植入氧(O-)離子，如圖 11(a)與
11(b)所述。 
圖 4(c). 結合第二道光罩與黃光微影技
術，以離子佈植技術摻雜磷離子
 -9- 
 
圖 4. 水平側面橫向式溝渠『U』型井結構之複
晶矽閘極(Poly-Si)接觸式 LUDMOSFET 之製作程
序圖：(a)磊晶矽晶片成長厚度約 1000Å 之氧化
矽，(b)利用 RIE 乾式蝕刻定義出 U 型井溝渠，(c)
形成閘極通道表面摻雜濃度(nsur)區域，(d)用濕
式蝕刻技術定義出 p+區域，同時以離子佈植技
術植入 +2BF 離子，形成 LUDMOSFET 之 p--base 
區域，(e)利用濕氧技術長厚度約 5000Å 之厚氧
化矽，(f)定義出源極、閘極與汲極之區域，(g)
成長閘氧化矽與複晶矽薄膜，此時閘氧化矽與
複晶矽薄膜延伸至 U 型井，(h)以離子佈植技術
植入磷(P+)離子，接下來用高溫爐管做焠火處
理，其條件為 950 oC, 20 min，形成 LUDMOSFET
元件之源極、閘極與汲極之 n+區域，(i)最後蒸
鍍 Al 金屬形成 LUDMOSFET 元件電極之歐姆接
觸 
四、結果與討論 
圖 5 是氧化矽電容經過 N2O 退火後之累積 TZBD
分佈圖，發現經過 N2O 退火後氧化矽電容之特性
變佳。 
gate oxide 950 C / 30 nm°
oplanar capacitor, 950 C / 30 nm
2gate oxide 950 C / 30 nm N O anneal 5 min° +
2gate oxide 950 C / 30 nm N O anneal 15 min° +
3−
2−
1−
0
1
2
3
)cm/MV(E,FieldElectricBreakdown bd
6 7 8 9 10 11 12
gate oxide 950 C / 40 nm°
Fig. 5 Cumulative characteristics of TZDB with N2O 
annealing after gate oxide growth. 
圖 6 是以 ONO 電容結構中，閘極電容之電容量乘
上 LDMOSFET 之特定導通電阻，RON×QGD 對每個元
件單元尺寸之相對關係，發現元件單元尺寸愈大，
RON×QGD 則愈小，這再元件設計時是一項非常之重
要製程參數。 
Cell Pitch ( m)μ  
Fig. 6 Figure of merit RON×QGD of conventional structure and 
the reported mater using ONO films  
圖 7 是利用 ISETCAD_R10 製程模擬軟體，所製得之
汲集電流對汲集電壓之相對關係，此時之製程參數
詳列於圖中 
12 -2
12 -2
n - type drift region dose 6 10 cm
n - type drift region width 3 m
p - type drift region dose 5.8 10 cm
p - type strip region width 1 m
= ×
= μ
= ×
= μ
V15VG =
V5.12VG =
V10VG =
V5.7VG =
V0VG =
)V(VVoltageDrain D  
Fig.7 Typical Id-Vd output characteristics of an optimized 
SJ-RESURF LDMOSFET with drift length of 30 μm. The VT 
is 4.5 V 
為了設計出最佳狀態之元件結構，將不同之結構佈
局之崩潰電壓對飄移長度之相對關係展示於圖 8
中，其中有傳統之 LDMOSFET 結構與超接面之
SJ-RESURF-LDMOSFET 佈局，發現模擬結果之元件
崩潰電壓比實際用製程所製得之元件特性為佳，另
外超接面之 SJ-RESURF-LDMOSFET 佈局比傳統之
LDMOSFET 結構好，這恰巧與文獻所報導之關係互
相對應。 
 
Fig. 8 Simulated and measured breakdown voltages versus 
drift region of the optimal SJ-RESURF and conventional 
LDMOSFETs.  
圖 9 為元件之崩潰電壓對超接面佈局中 n-drift/p-drift
接面兩邊電荷平衡之關係，其中假設 NaWa=NdWd
 -11- 
(1)實用性：本研究致力於改良目前工業界
LDMOSFET 之〝低崩潰電壓〞、〝高特
定導通電阻〞及〝高功率損失〞之行為，
尤其是在高功率及高速之微波電路、光
偵測元件上，更需要反應快速、崩潰電
壓高及低功率損失之 LDMOSFET 開關元
件。因此，本計畫提出一個新的結構和
製程來製作此 U 型井溝渠式、SOI 氧化
矽與複晶矽薄膜填充 U 型結構之技術、
RESURF 型結構佈局、Field plate 結構與長
閘極長度結構設計佈局 LDMOSFET 結
構。經初步研究結果發現，以 m4 μ 寬度
之溝渠式金屬：如圖 3 所述，順向行為
與逆向崩潰電壓均較傳統 MOSFET 為
佳；以崩潰電壓進行可靠度分析，利用
U型井溝渠式結構與RESURF型 LSJ結構
佈局製作 LDMOSFET 之電晶體，崩潰特
性與特定導通電阻都遠優於其他傳統
LDMOSFET，在圖 8 則進一步地說明了利
用 U 型井溝渠式結構調整有效崩潰電壓
之可能性。使本計畫在製作 LDMOSFET
元件進行最低特定導通電阻、高崩潰電
壓與最低功率損失之最佳化設計時有所
依據。因此，藉此計畫之進行，預期可
獲得此元件品質之最佳化、最佳可靠度
及最低特定導通電阻與高崩潰電壓。 
(2)新穎性：本計畫擬完成之 LDMOSFET 結
構，結合高反向崩潰電壓的 U 型井溝渠
式結構、SOI 氧化矽與複晶矽薄膜填充技
術、與 RESURF 型結構佈局和高反應速
度的 MOSFET 電晶體之特性，在場氧化
矽層下方成長 RESURF 型結構佈局與 U
型溝渠式結構與在元件源極與汲極歐姆
接觸之邊緣處成長一層金屬 Field plate 之
護環，以緩和元件之邊緣因高電場而崩
潰，增加元件對電場之容忍度，此為國
內外文獻中首見之創舉。 
(3)進步性：經電腦模擬程式 T-CAD 及簡單
之製程實驗發現， 本計畫擬完成之 U
型井溝渠式結構與RESURF型 n/p+ 接面
二極體結構具有良好電流-電壓特性、預
計有高良率及理想因子 n 趨近 1。至於以
結合 U 型井溝渠式結構與 RESURF 型結
構之 LDMOSFET 元件為例，其特定導通
電阻可維持在 V80@cmm1 2⋅Ω≤ 以
下，以 cm20 −Ω 之矽基板為例，其反
向崩潰電壓可遠高於 300 伏特以上，順
向操作頻率範圍亦可提升至 MHz 以上之
級數，並保存 MOSFET 電晶體原有之快
速的、及高崩潰電壓之特性。此係目前
文獻報導中最佳之數值，在高頻微波及
高功率元件上，極有應用開發之價值。
為進一步完成此元件之更高崩潰行為、
崩潰物理現象與特定導通電阻之研究及
其功率損耗之最佳化，擬藉此計畫之進
行研究其相關特性，尋找最佳特性之元
件結構。 
未來努力之重點： 
(1)研究 U 型井溝渠式佈局、閘-汲極通道間
表面摻雜濃度(nsur)、RESURF 型 LSJ 之結
構佈局、金屬 (複晶矽薄膜 )接觸式閘
極、源極與汲極歐姆接觸之金屬 Field 
plate 結構與長金屬閘極長度結構設計佈
局 LDMOSFET 結構特性之最佳化，利用
元件尺寸、摻雜濃度、深度等調整，得
到最佳之崩潰電壓及漏電電流、特定導
通電阻與功率損耗之特性。 
(2)建立完整之 U 型井溝渠式形狀佈局、及
磊晶層濃度與厚度對 LDMOSFET 元件特
性之影響分析，完成最低特定導通電阻
與最高崩潰電壓之 LDMOSFET 元件設計。 
(3)進行 U 型井溝渠式形狀佈局、RESURF 型
結構佈局及源極與汲極歐姆接觸之 Field 
plate 結 構 之 結 構 n/p+ 二 極 體 與
LDMOSFET 元件之參數摘取，以建立該結
構之理論分析模型，預期相對誤差值可
小於 0.05 %。 
(4)建立 U 型井溝渠式佈局、RESURF 型 LSJ
之結構佈局、金屬(複晶矽薄膜)接觸式閘
極、源極與汲極歐姆接觸之金屬 Field plate
結 構 與 長 閘 極 長 度 結 構 設 計 佈 局
LDMOSFET 結構與各種不同混合結構之
LDMOSFET 結構，其特定導通電阻與崩潰
電壓特性之的理論模式，以及相關之測
量技術。 
(5)建立半導體表面缺陷與污染之清洗去除
方法，以得到良好之 LDMOSFET 結構設計
之特性。 
(6) 研究以結合 U 型井溝渠式佈局、閘-汲極
通道間表面摻雜濃度(nsur)、SOI 氧化矽與
複晶矽薄膜填充 U 型結構之技術、
 -13- 
26-28, 2006. 
(12)專利：  
類
別 
專利
名稱 
國
別 
專利
號碼 
發
明
人 
專
利
權
人 
專利
核准
日期 
發
明 
蕭基
二極
體之
製造
方法 
中
華
民
國 
發明
第 I 
261362 
劉
博
文 
吳
鳳
技
術
學
院 
95年 
7月13
日 
參考文獻 
[1] M. Zitouni, F. Morancho, P. Rossel, H. Tranduc, 
J. Buxo and I. Pages, “A new concept for the 
lateral DMOS transistor for smart power IC’s,” 
The 11th International Symposium on Power 
Semiconductor Devices & ICs, ISPD’99 
proceedings, pp. 73-76, 1999. 
[2] L. Vestling, J. Olsson and K. H. Eklund, “Drift 
region optimization of lateral RESURF devices”, 
Solid-State Electronics, vol. 46, pp.1177-1184, 
2002. 
[3] Z. Parpia and C. Andre. T, Salama, 
“Optimization of RESURF LDMOS: An 
analytical apporach,” IEEE Transactions on 
electron Devices, ED-36, pp.789-796, 1990. 
[4] B. Jayant Baliga,”Trenchs in Power 
Semiconductor Devices,” IEEE Transactions on 
electron Devices, ED-43, pp.1717-1731, 1996. 
[5] J. A. Appels, M. G. Collet, P. A. H. Hart, H. M. J. 
vaes and J. F. C. M. Verhoeven, “Thin layer 
high-voltage devices (RESURF devices),” 
Philips Journal of Research, vol. 35, pp.1-13, 
1980. 
[6] F. Udrea, T. Trajkovic, J. Thomson, L. Coulbeck, 
P. R. Waind, G. A. J. Amaratunga and P. Taylor, 
“Ultra-high voltage device termination using the 
3D RESURF (Super junction) 
concept-experimental demonstration at 6.5 KV,” 
Proc. of 2001 International Symposium on 
Power Semiconductor Devices & ICs, Osaka, 
pp. 129-132, 2001. 
[7] A. W. Ludikhuize, “A Review of RESURF,” Proc. 
of 2000 International Symposium on Power 
Semiconductor Devices & ICs, France, pp. 
11-18, 2000. 
[8] Bor-Wen Liou(劉博文), C. L. Lee and T. F. Lei, 
"High breakdown voltage Schottky barrier diode 
using p+-polycrystalline silicon diffused guard 
ring," Electronics Letters, vol. 31, no. 22, pp. 
1950-1951, 1995. 
[9] Bor Wen Liou(劉博文 ) and C. L. Lee, 
"Characteristics of high breakdown voltage 
Schottky barrier diodes using 
p+-polycrystalline-silicon diffused-guard ring,” 
Solid-State Electronics, vol. 44, Issue 4, pp. 
631-638, Apr. 2000. 
[10] M. H. Kim, J. J. Kim, Y. S. Choi, C. K. Jeon, S. 
L. Kim, H. S. Kang and C. S. Song, “A 650 V 
rated RESURF-type LDMOS employing an 
internal clamping diode for induced bulk 
breakdown without epi-layer,” Proceedings of 
2001 International Symposium on power 
semiconductor devices & IC, Osska, pp. 
347-350, 2001. 
[11] Y. Kawaguchi, K. Nakamura, A. Yahata and A. 
Nakagawa, “Predicted electrical characteristics 
of 4500 V super multi-RESURF MOSFETs,” 
roceedings of 1999 International Symposium on 
power semiconductor devices & IC, pp. 95-98, 
1999. 
[12] A. Nezar and C. A. T. 
Salama, ”Breakdown voltage in LDMOS 
transistors using internal field rings,” IEEE 
Transactions on electron Devices, ED-38, 
pp.1676-1680, 1991. 
[13] B. J. Baliga, “The pinch rectifier: A 
low-forward-drop, high speed power diode,” 
IEEE Electron Decice Lett., vol. 5, p.194-196, 
1984. 
[14] L. Lorenz, G. Deboy, A. Knapp and M. Marz, 
COOLMOSTM-a new milestone in high voltage 
power MOS, Proc. of 1999 International 
Symposium on Power Semiconductor Devices 
& ICs, pp. 3-10, 1999. 
[15] Praveen M. Shenoy, A. Bhalla and Gary M. 
 -15- 
國家整體半導體界趨於美國與日本水準。
然而，現今國內發表論文於期刊的風氣日
盛，而參與國際性會議型論文發表仍然遠
遠落後美日先進半導體國家。如何能急起
直追，而超越先進國家。這可能需要透過
獎勵出國發表論文，才能更進一步的提昇
國內半導體於國際的知名度。近年中國大
陸在半導體學術及產業，可以說是急起直
追，本次 2006 DRC 國際性半導體會議，
雖然沒有直接來自於中國大陸發表之論
文，但會場中來自於中國大陸的留學生為
數相當多，這應是相當值得警訊，目前台
灣經濟優勢唯有高科技，要保有這僅有的
經濟優勢，我輩從事研究者當不可有絲毫
之鬆懈。 
3. 攜回資料名稱及內容 
此次從該會議中攜回 2006年DRC會議
論文集一本。該論文集針對 2006 年電子元
件與半導體材料的發展，作了精闢的選
取，內容涵蓋了半導體領域各個方向外， 
另外也完整的收錄了百餘篇論文。而學生
的論文即被收錄於該論文集之第 29,30 頁
中。 
4.其它 
附錄大會的會議議程順序，裡面簡單的包
含了大會論文發表的順序、發表的論文名
稱、與論文創作者。 
5.、動用差旅費說明書 
計畫名稱：可有效提高崩潰電壓與降低特
定導通電阻之 U 型井溝渠型及 RESURF 型
新穎結構 LDMOSFET 之設計與研製(I) 
計畫編號：NSC 94-2215-E-274-003 
主持人：劉博文 
研究助理：陳聰敏 博士生 
執行期限：94 年 8 月 1 日至 95 年 7 月 31
日 
補助差旅費額度：40,000.- 
出差理由： 
高功率半導體元件之設計與製備，多
年來一直是計畫主持人研究之重點，諸如
在 LDMOSFET 元件結構之設計和高功率
LED 元件電極結構之開發與研製，目前已
有少許之研究成果(請參閱附件之著作目錄
清單)，此次在美國 6/26~6/28 日假賓州州立
大學(Pennsylvania State University) 舉辦之 64
屆 DRC (Device Research Conference )會議，本
人投稿兩篇分別屬於上述之研究領域之文
章，然只有垂直式高功率 LED 元件電極結
構之內容被評審所青睞，幸運地得以”Oral 
presentation”，故在有限之差旅費下，特請研
究助理陳聰敏博士生前往與會，同時作一
簡短 20 分之報告。此外台灣學術界此次只
有一篇文章是 ”Oral presentation”，非常難
得，最後特別感謝貴會之資助，使得此次
炫風式之美國之旅能順利成行。 
順便附上此次會議之報告內容與計畫
主持人於此計畫執行期間所發表之代表性
之論文 JJAP_2005。 
 
 17
 
 19
