 1
中文摘要 
本整合型計畫致力於單封裝系統訊號完整性之前瞻性研究，涵蓋寬頻模型化、射頻積
體電路封裝效應、內埋被動式元件整合、屏蔽結構設計、電源分佈網路分析、以及全波電
磁模擬等幾項研究主題。共分為四項子計畫，各子計畫第二年的研究成果摘要如下： 
子計畫一：單封裝系統射頻模組元件設計資料庫之研究與建立 
在現代的射頻單封裝系統模組的研究發展中，在多層封裝基板內埋被動式元件可有效
縮小模組體積，並能提升模組整體電性性能。子計畫ㄧ第二年致力於封裝效應具體納入
RFIC 的設計考量中，仍然以修正 T 等效電路為基礎，配合頻域微波網路之剝皮萃取方法，
建立封裝互連及接地效應之寬頻 SPICE 模型資料庫。本子計畫以頻域寬頻模型化技術建立
射頻封裝模型資料庫的主要目的在充分滿足射頻單封裝系統電子設計自動化之需求。 
子計畫二：單封裝系統高速互連結構設計資料庫之研究與建立 
隨著系統級封裝或系統單晶片時脈速度快速的增加與互連結構佈局密度的增高，在相
鄰互連結構間的串音雜訊 對於電路系統訊號完整性的影響也日益增加。正確地得到多導體
高速耦合互連結構的等效電路模型來預測其暫態響應，並執行整個系統的訊號完整性模擬
是相當重要的。子計畫二第二年發展出一種新的時域演算法，架構在多維度逐層萃取技術
的基礎上，只需單一激發源之時域暫態響應，就可建立耦合互連結構之等效寬頻模型。此
種新的時域模型化技術可應用於高速匯流排的分析與設計上。 
子計畫三：單封裝系統被動元件整合與屏蔽設計 
單晶片系統因為需要增加額外的光罩，去整合數位邏輯、記憶體與類比功能在特別的
基材上，這會導致其成本大幅的提升。所以，單封裝系統在現階段被視為一種可能的通訊
模組解決方案。在實現單封裝系統技術中被動元件整合技術是模組縮小化的重要關鍵，而
且數位電路與 RF 電路之間的隔絕度需要依靠良好的屏蔽結構設計。子計畫三第二年在研
究電源分佈網路上數位電路與 RF 電路之間的隔絕度，以及屏蔽結構設計來達到所要求的
隔絕度，又不會對被動式元件之效能造成妨礙。 
子計畫四：單封裝系統訊號完整性之電磁模擬方法研發 
單封裝系統是混和數位、類比、及 RF 訊號的應用，由於混和訊號系統的電源分佈平
面通常是不規則狀，使用傳統的 FDTD 法分析外型不規則的金屬面時，如果採用階梯狀的
方式近似，會有準確度不高的問題，當然縮小空間網格的尺寸可以減小誤差，但相對的亦
必須使用較長的計算時間。子計畫三第二年以模型階數減縮法為基礎，研發晶片內電源分
佈網絡的模型。由於準確的寬頻模型必須納入多導體傳輸線的不連續結構之等效電路，使
得整體電源分佈網絡的等效電路模型過於龐大，形成計算資源很大的負擔。已研發出一寬
頻的分析方法，以準確的模擬、預測晶片內電源分佈網路的雜訊，而模型階數減縮法成為
一有效率的替代方案。 
 
關鍵詞：單封裝系統、訊號完整性、寬頻 SPICE 模型、被動元件整合、屏蔽結構、電源分
佈網路、全波電磁模擬 
 
 3
approximation. Reducing the grid size can alleviate the problem with the added cost of longer 
computation time. The subproject in the second year has developed the macromodel of the power 
distribution network within the chip based on the model order reduction (MOR) method.  Since 
an accurate broad-band model must incorporate the equivalent circuits of discontinuities of the 
multi-conductor transmission lines, the computer resource required is enormous.  In order to 
develop a broad-band analysis method to analyze and simulate the noise of the power distribution 
network within the chip, mode order reduction is henceforth a viable alternative. 
Keywords: System-in-Package (SiP), signal integrity, broadband SPICE model, embedded 
passives integration, shielding structure, power distribution network, full-wave electromagnetic 
simulation 
 
報告內容 
ㄧ、前言與目的 
單晶片封裝系統意謂將一系統所需之主被動元件以晶片組及離散元件方式組合於單一
封裝中。其特色包括下列幾項[1]-[6]： 
(1) 封裝中包含晶片與封裝間之互連，如覆晶、鎊線、捲帶自動鍵合等方式。 
(2) 封裝中包含內埋式或表面粘著式之被動式元件。 
(3) 封裝中包含多晶片模組並有晶片間之互連設計。 
(4) 封裝中可引入散熱片、電磁干擾屏蔽、蓋與接頭、天線、電池等設計。 
(5) 通常其物理尺寸接近於單晶片系統或甚至可以比單晶片系統更小。 
相較於單晶片系統所注重的單晶圓製程，單封裝系統強調可以容許以不同的半導體製
程製作各式不同功能的 IC，優點有下列幾項 [2]： 
(1) Smaller size：單封裝系統可以整合被動式元件，且多晶片模組間可以採取垂直堆疊的方
式，可比單晶片系統方式做的更小。 
(2) Shorter time to market：單晶片系統由於在半導體製程及所需光罩之複雜度極高，自然在
系統研發過程中需要甚長的時間做調整、除錯以及重新設計的工作，相較於單封裝系統利
用現有的 IC 製造技術做多晶片模組式之封裝，單晶片系統顯然需要花更多的時間。 
(3) Simpler mother board design：單封裝系統強調將 mother board 上重要之 routing 技術，尤
其針對高速及高頻線路，予以具體實現在封裝中，可更簡化 mother board 之設計要求。 
(4) Better performance：單封裝系統採用多晶片模組的方式可在晶片間對彼此干擾之防護上
做的比單晶片系統更好，且高速或高頻的 IC 可自由選擇電性效果更佳的半導體製程，如
GaAs、InP 等，故在性能上可更為優越。 
(5) plug and play：單封裝系統可以擁有蓋與接頭之設計，可以與其他系統(或次系統)之單封
裝系統解決方案相連結，著名的例子如將一影像感測器之單封裝系統插入另ㄧ個藍牙之單
封裝系統中以達到無線影像傳輸之功能。 
(6) Lower cost：單封裝系統包含多晶片模組及被動式元件，故在系統功能方塊圖上可依成
本考量在實現時做最佳化的 IC partitioning，故成本可以比單晶片系統更低。 
基於上述優點，本計畫致力於單封裝系統訊號完整性之前瞻性研究，涵蓋寬頻模型化、
射頻積體電路封裝效應、內埋被動式元件整合、屏蔽結構設計、電源分佈網路分析、以及
全波電磁模擬等幾項研究主題。 
 5
後，就可直接將晶片表面粘著於 mother board 中，之間無須再用覆晶封裝基板。 
表二 鎊線與覆晶互連技術之競爭優劣比較 
Interconnect Cost I/O Pin Count 
Density 
Electrical Performance Thermal Performance
Bondwire Low Low Worse Worse 
Flip Clip High High Better Better 
3. 被動式元件整合技術 
被動式元件納入於封裝結構體中，可有效減少 mother board 被動元件使用量，縮小模
組體積並提升模組性能。目前可歸類下列幾項主要技術：(a) 在封裝基板(主要為 BT 壓層
基板)上予以表面粘著電阻器與電容器，再灌封裝塑膠模殼材料[2]；(b) 積體化被動元件
(Integrated Passive Devices, IPD)，主要依靠薄膜製程技術製作[16],[17] ；(c) 內埋 patterned
被動式元件於封裝基板中，包括 spiral 電感器, MIM 電容器, 濾波器、baluns 等，主要應用
於厚膜製程上，如 LTCC 基板結構[18],[19]。 
目前在壓層封裝基板上較難內埋電阻與電容元件，因而被動元件整合度較差。最新的
發展趨勢則包括在在壓層基板上內埋損耗性及高 k 值介質材料，使得內埋電阻與電容元件
得以實現[20],[21]。另外，傳輸線及被動式元件整合於軟板中，可以提供 conformal 形式之
訊號傳輸處理，有利於應用在不規則的單封裝結構體中[22]。 
4. 縮小化技術 
縮小化是單封裝系統最重要的應用訴求，其物理尺寸在採用晶圓級封裝[15]與晶片堆疊
[23]等封裝技術後，可以比單晶片系統的物理尺寸更小，而且在被動式元件的整合上也比單
晶片系統有更大的彈性與更佳的性能。最新縮小化的技術發展中，特別注重內埋天線設計
問題[22],[24]，因為天線受限於輻射效率的要求，所需物理尺寸遠大於其他被動式元件，而
且其性能又容易被其他元件所干擾，以致於一般單封裝系統設計，鮮見整合天線於單封裝
結構體的例子。另外，配合縮小化的要求，多晶片及被動式元件以高密度整合於單封裝結
構體中，電磁干擾與散熱現象變得相當嚴重，需要發展屏蔽結構設計以及散熱結構設計等
技術[25]。 
 
三、研究方法與結果討論 
就本整合型計畫第二年應用於單封裝系統之幾項研究主題，包括射頻封裝效應與模
型、覆晶封裝匯流排寬頻巨集模型、數位與 RF 電路間隔絕度及屏蔽結構設計、及電源分
佈網路寬頻巨集模型等，在研究方法與論文發表成果上，簡要說明如下： 
1. 射頻積體電路封裝效應與模型化方法 
現代無線通訊系統在通道頻率的選擇上明顯趨向於更高微波頻段，因此在前端的射頻
積體電路設計上，除仰賴更微小而快速的半導體製程外，也需要同步發展各種晶片尺寸封
裝，並嚴謹考量封裝效應。本年度計畫的研究重點在將封裝效應具體納入射頻積體電路的
設計考量中，並建立能考量封裝效應的射頻積體電路元件資料庫，以提供日後電子設計自
動化的發展所需。主要研究的封裝種類包括兩款目前最為先進的射頻晶片尺寸封裝，以接
合形式可區分為鎊線型之無引線晶片載體(LCC, Leadless Chip Carrier)封裝以及覆晶型之球
陣列 (BGA, Ball Grid Array)封裝。主要研究封裝效應對低雜訊放大器、功率放大器
 7
五、參考文獻 
(引用論文部份) 
[1] P. Collander. (2000, November). System in Package versus System on Chip [Online]. 
Available: http://www.acreo.se. 
[2] C.M. Scanlan and N. Karim. (2001). System-in-Package Technology, Application and Trends 
[Online]. Available: http://www.amkor. com. 
[3] C. Scanlan. (2003). System in Package: Flexibility and Integration [Online]. Available: 
http://www.amkor.com. 
[4] R.R. Tummla, “SOP: what is it and why? A new microsystem-integration technology 
paradigm-Moore’s law for system integration of the next decade,” IEEE Trans. Adv. Packag., vol. 
27, pp. 241-249, May 2004. 
[5] R.R. Tummala, et. al., “The SOP for miniaturized, mixed-signal computing, communication, 
and consumer systems of the next decade,” IEEE Trans. Adv. Packag., vol. 27, pp. 250-267, May 
2004. 
[6] S. Islam, (2004, May 10). Overcoming the Technical Challenges of System-in-Package (SiP) 
[Online]. Available: http://www.eet.com. 
[7] R. Tummala, et. al. (2004). Next-Generation Packaging Material [Online]. Available: 
http://www.semipark.co.kr. 
[8] V. Sundaram, et. al., “Next-generation microvia and global wiring technologies for SOP,” 
IEEE Trans. Adv. Packag., vol. 27, pp. 315-325, May 2004. 
[9] T. Edwards and M.B. Steer, Foundations of Interconnect and Microstrip Design, 3rd Ed., John 
Wiley & Sons, Ltd., England, 2000. 
[10] D.J. Mathews and M.P. Gaynor. (2004 Aprial). RF System in Package: Consideration, 
Technologies and Solutions [Online]. Available: http://www.amkor.com. 
[11] J. Wu, D. Coller, M.J. Anderson, and G. Guth, “RF SiP Technology: Integration and 
Innovation,” in International Conf. Compound Semiconductor Manufacturing Technology Dig., 
2004. pp. 10A.3. 
[12] A.B. Smolders, N.J. Pulsford, P. Philippe, F.E. Straten, “RF SiP: the next wave for wireless 
system integration,” in Radio Frequency Integrated Circuits Symp. Dig., 2003, pp. 233-236. 
[13] M.M. Tentzeris, et. al., “3-D integrated RF and millimeter-waves functions and module 
using liquid crystal polymer system-on-package technology,” IEEE Trans. Adv. Packag., vol. 27, 
pp. 332-340, May 2004. 
[14] S.N. Towle, et. al., “Bumpless build-up layer packaging,” in Proc. 52nd Electronic 
Component Technology Conf., 2002, pp. 353-358. 
[15] High Density Interconnect & Wafer Level Packaging, Technical University of Berlin and 
Fraunhofer Institutie, 2004.  
[16] R.J. Zavrel and S. Bantas, S.A. Helic, and R. Wood, “Integration of silicon with passive 
device yields advantages in wireless design,” High Frequency Electronics, pp. 56-61, July 2003. 
[17] (2004). Philips Silicon-Based RF SiP Technology [Online]. Available: 
http://www.semiconductors.philips.com. 
[18] G. Oliver, “RF system-in-package design: new tools and methods for LTCC,” Agilent EEsof 
Seminar, April 2004. 
[19] R. Wood and S. Bantas, (2003 December). Passive Integration Activates Wireless [Online]. 
Available: http://www.eet.com. 
[20] R. Ulrich, “Embedded resistors and capacitors for organic-based SOP,” IEEE Trans. Adv. 
Packag., vol. 27, pp. 326-331, May 2004. 
[21] T.D. Lantzer, Dupont’s InterraTM Planar Capacitor Laminates, Dupont Technologies, 2002. 
[22] SiP Integration: Technology and Challenges, Forum on SiP Integration for Wireless 
Applications, May 2004. 
[23] (2004). Multi-chip System in Package (SIP) [Online]. Available: http://www.intel.com. 
[24] S. Brebels, et. al., “SOP integration and codesign of antennas,” IEEE Trans. Adv. Packag., 
vol. 27, pp. 341-351, May 2004. 
[25] T. Sudo, H. Sasaki, N. Masuda, and J.L. Drewniak, “Electromagnetic interference (EMI) of 
 9
International Symposium on Electromagnetic, pp. 550-555, 2006. 
[44] C.C. Wang, C.W. Ku, C.C. Kuo, T.L. Wu, “A time-domain approach for extracting 
broadband macro-π models of differential via holes,” IEEE Transactions on Advanced Packaging, 
vol. 29, No. 4, pp. 789 - pp. 797, Nov. 2006.  
[45] T.L. Wu and S.T. Chen, “A photonic crystal power/ground layer for eliminating 
simultaneously switching noise in high-speed circuit,” IEEE Transactions on Microwave Theory 
and Techniques, vol. 54, no. 8, pp. 3398 - 3406, Sept. 2006.  
[46] T.L. Wu and S.T. Chen, “An electromagnetic crystal power substrate with efficient 
suppression of power/ground plane noise on high-speed circuits,” IEEE Microwave and Wireless 
Components Letters, vol. 16, no. 7, pp. 413 - 415, Jun. 2006.  
[47] T.L. Wu and T.K. Wang, “Embedded power plane with ultra-wide stop-band for 
simultaneously switching noise on high-speed circuits,” Electronic Letters, vol. 42, no. 4, pp. 213 
- 214, Feb. 2006.  
[48] M. H. Chang, K. H. Lin, J. W. Huang, and A. K. Chu, “On-chip solenoid inductors with high 
quality factor for high frequency magnetic integrated circuits,” IEEE Microwave Wireless 
Compon. Lett., vol. 16, no. 4, pp. 203–205, Apr. 2006. 
[49] K. Y. Lin and K. H. Lin, “Study of sacrificial electrode with fractal concept on SAW pattern 
for ESD protection using FDTD,” IEEE Microwave Wireless Compon. Lett., vol. 16, no. 5, pp. 
311-313, May 2006. 
[50] C.A. Shen and K.H. Lin, “A broadband internal planar monopole antenna for mobile phone,” 
Microwave Opt. Technol. Lett., vol. 48, no. 4, pp. 768–769, Apr. 2006. 
[51] W.Y. Wu, A. Lai, C.W. Kuo, K.M.K.H. Leong, and T. Itoh, “Efficient FDTD method for 
analysis of mushroom-structure based left-handed materials,” IET Microwaves, Antennas & 
Propagation, vol. 1, pp. 100-107, Mar. 2007. 
[52] H.H. Su and C.W. Kuo, “Efficient generation of FDTD subcells using Krylov subspace 
technique to the wave equation,” IEEE Microw. and Wireless Compon. Lett., vol. 17, no. 4, pp. 
280-282, Apr. 2007. 
[53] C.C. Wang and C.W. Kuo, “An efficient scheme for processing arbitrary lumped multiport 
devices in the finite-difference time domain method,” IEEE Trans. Microw. Theory Tech., vol. 55, 
no. 5, pp. 958-965, May 2007. 
[54] C.W. Kuo and C.C. Wang, “Scheme to process arbitrary microwave devices in FDTD,” 
Electronic Letters, vol. 42, no. 22, pp. 1287-1288, Oct. 2006. 
[55] H.H. Su, and C.W. Kuo, “High-order FDTD subcells using MOR technique,” IASTED ARP, 
pp. 60-63, 2006. 
[56] C.C. Wang, C.W. Kuo, Alex Wang, and H.H. Cheng, “A novel time-domain approach by 
TDR/TDT for synthesizing SPICE-compatible models of power delivery networks with 
resonance effect,” Progress in Electromagnetics Research Symposium, accepted, 2007. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
