Timing Analyzer report for HLSTM_FIXED
Sun May 12 13:37:41 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Recovery: 'clock'
 16. Slow 1200mV 85C Model Removal: 'clock'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clock'
 25. Slow 1200mV 0C Model Hold: 'clock'
 26. Slow 1200mV 0C Model Recovery: 'clock'
 27. Slow 1200mV 0C Model Removal: 'clock'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clock'
 35. Fast 1200mV 0C Model Hold: 'clock'
 36. Fast 1200mV 0C Model Recovery: 'clock'
 37. Fast 1200mV 0C Model Removal: 'clock'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; HLSTM_FIXED                                         ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL025YE144C6G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   8.7%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Sun May 12 13:37:39 2024 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 5.500  ; 181.82 MHz ; 0.000 ; 2.750 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 92.07 MHz ; 92.07 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -5.361 ; -890.089           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 2.257 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 2.021 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clock ; 1.500 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.361 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.258      ; 11.134     ;
; -5.337 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.258      ; 11.110     ;
; -5.331 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.258      ; 11.104     ;
; -5.307 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.258      ; 11.080     ;
; -5.297 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.258      ; 11.070     ;
; -5.296 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.258      ; 11.069     ;
; -5.293 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.258      ; 11.066     ;
; -5.282 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.258      ; 11.055     ;
; -5.265 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.258      ; 11.038     ;
; -5.263 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.258      ; 11.036     ;
; -5.259 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.258      ; 11.032     ;
; -5.249 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.258      ; 11.022     ;
; -5.221 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.994     ;
; -5.219 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.992     ;
; -5.213 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.986     ;
; -5.183 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.956     ;
; -5.182 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.955     ;
; -5.141 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.914     ;
; -5.119 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.892     ;
; -5.089 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.862     ;
; -5.047 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.820     ;
; -4.979 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.752     ;
; -4.978 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.751     ;
; -4.948 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; -0.059     ; 10.404     ;
; -4.947 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.720     ;
; -4.941 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.262      ; 10.718     ;
; -4.941 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[0]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.714     ;
; -4.941 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[1]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.714     ;
; -4.941 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[2]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.714     ;
; -4.941 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[3]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.714     ;
; -4.941 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[4]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.714     ;
; -4.941 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[5]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.714     ;
; -4.941 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[7]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.714     ;
; -4.941 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[9]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.714     ;
; -4.940 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.713     ;
; -4.940 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.262      ; 10.717     ;
; -4.927 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[1]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.700     ;
; -4.927 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[2]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.700     ;
; -4.927 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[9]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.700     ;
; -4.927 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[3]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.700     ;
; -4.927 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[5]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.700     ;
; -4.927 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[7]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.700     ;
; -4.927 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[4]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.700     ;
; -4.927 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[0]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.700     ;
; -4.924 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[9]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.697     ;
; -4.921 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.256      ; 10.692     ;
; -4.916 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.689     ;
; -4.909 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.262      ; 10.686     ;
; -4.908 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.681     ;
; -4.903 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.676     ;
; -4.900 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.252      ; 10.667     ;
; -4.897 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.256      ; 10.668     ;
; -4.894 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.252      ; 10.661     ;
; -4.893 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[7]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.666     ;
; -4.890 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.252      ; 10.657     ;
; -4.884 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.252      ; 10.651     ;
; -4.876 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.252      ; 10.643     ;
; -4.872 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.645     ;
; -4.870 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.252      ; 10.637     ;
; -4.865 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.262      ; 10.642     ;
; -4.864 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.637     ;
; -4.863 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; -0.059     ; 10.319     ;
; -4.853 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.256      ; 10.624     ;
; -4.840 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.613     ;
; -4.839 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.612     ;
; -4.832 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.252      ; 10.599     ;
; -4.828 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.601     ;
; -4.826 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.252      ; 10.593     ;
; -4.826 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.262      ; 10.603     ;
; -4.823 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.596     ;
; -4.819 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.256      ; 10.590     ;
; -4.809 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.256      ; 10.580     ;
; -4.808 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.581     ;
; -4.803 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[5]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.576     ;
; -4.803 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[4]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.576     ;
; -4.803 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[2]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.576     ;
; -4.803 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[3]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.576     ;
; -4.803 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[1]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.576     ;
; -4.803 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[0]  ; clock        ; clock       ; 5.500        ; 0.258      ; 10.576     ;
; -4.800 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; -0.059     ; 10.256     ;
; -4.798 ; shiftReg:l0|reg[9][5]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.265      ; 10.578     ;
; -4.793 ; shiftReg:l0|reg[6][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.566     ;
; -4.792 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.565     ;
; -4.788 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.252      ; 10.555     ;
; -4.785 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.262      ; 10.562     ;
; -4.782 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.252      ; 10.549     ;
; -4.780 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; -0.059     ; 10.236     ;
; -4.774 ; shiftReg:l0|reg[9][5]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.265      ; 10.554     ;
; -4.773 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.256      ; 10.544     ;
; -4.769 ; shiftReg:l0|reg[6][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.542     ;
; -4.764 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.537     ;
; -4.752 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.252      ; 10.519     ;
; -4.746 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.252      ; 10.513     ;
; -4.733 ; shiftReg:l0|reg[2][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.256      ; 10.504     ;
; -4.731 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.262      ; 10.508     ;
; -4.730 ; shiftReg:l0|reg[9][5]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.265      ; 10.510     ;
; -4.730 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.262      ; 10.507     ;
; -4.729 ; shiftReg:l0|reg[2][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.256      ; 10.500     ;
; -4.729 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.502     ;
; -4.725 ; shiftReg:l0|reg[6][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.258      ; 10.498     ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                       ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; nReg:r1|Q[15]                                ; nReg:r1|Q[15]                                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; nReg:r0|Q[15]                                ; nReg:r0|Q[15]                                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; current_state.state_idle                     ; current_state.state_idle                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LSTM_gate:u2|mac_pe:u1|fixed_adder:u1|sum[0] ; LSTM_gate:u2|mac_pe:u1|fixed_adder:u1|sum[0] ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LSTM_gate:u3|current_state.s_idl             ; LSTM_gate:u3|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; current_state.state_gate                     ; current_state.state_gate                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; LSTM_gate:u1|current_state.s_idl             ; LSTM_gate:u1|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; LSTM_gate:u2|current_state.s_idl             ; LSTM_gate:u2|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; LSTM_gate:u0|current_state.s_idl             ; LSTM_gate:u0|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.061      ; 0.577      ;
; 0.372 ; current_state.state_dense_a                  ; current_state.state_dense_b                  ; clock        ; clock       ; 0.000        ; 0.062      ; 0.591      ;
; 0.373 ; current_state.state_icmul                    ; current_state.state_icmul_s                  ; clock        ; clock       ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; current_state.state_supd                     ; current_state.state_supd_s                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; LSTM_gate:u2|fixed_adder:u2|sum[1]           ; LSTM_gate:u2|nReg:r0|Q[1]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; mac_pe:u7|fixed_adder:u1|sum[1]              ; nReg:r6|Q[1]                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; fixed_adder:u17|sum[0]                       ; nReg:r17|Q[0]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; fixed_adder:u19|sgn                          ; nReg:r19|Q[15]                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; fixed_adder:u19|sum[13]                      ; nReg:r19|Q[13]                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; fixed_adder:u19|sum[11]                      ; nReg:r19|Q[11]                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; fixed_adder:u19|sum[9]                       ; nReg:r19|Q[9]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; fixed_adder:u19|sum[3]                       ; nReg:r19|Q[3]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; fixed_adder:u19|sum[0]                       ; nReg:r19|Q[0]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; fixed_adder:u17|sum[13]                      ; nReg:r17|Q[13]                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; LSTM_gate:u2|fixed_adder:u2|sum[3]           ; LSTM_gate:u2|nReg:r0|Q[3]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; mac_pe:u10|fixed_adder:u1|sum[8]             ; nReg:r10|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; mac_pe:u9|fixed_adder:u1|sum[8]              ; nReg:r9|Q[8]                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; mac_pe:u7|fixed_adder:u1|sum[0]              ; nReg:r6|Q[0]                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; mac_pe:u4|fixed_adder:u1|sum[6]              ; nReg:r2|Q[6]~_Duplicate_1                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; LSTM_gate:u1|current_state.s_sum             ; LSTM_gate:u1|current_state.s_sav             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; LSTM_gate:u1|current_state.s_idl             ; LSTM_gate:u1|current_state.s_mac             ; clock        ; clock       ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; current_state.state_linear_e                 ; current_state.state_linear_f                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; fixed_adder:u19|sum[14]                      ; nReg:r19|Q[14]                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; fixed_adder:u19|sum[8]                       ; nReg:r19|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; fixed_adder:u19|sum[5]                       ; nReg:r19|Q[5]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; mac_pe:u16|fixed_adder:u1|sum[14]            ; nReg:r16|Q[14]                               ; clock        ; clock       ; 0.000        ; 0.060      ; 0.592      ;
; 0.375 ; fixed_adder:u17|sum[9]                       ; nReg:r17|Q[9]                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; mac_pe:u16|fixed_adder:u1|sum[1]             ; nReg:r16|Q[1]                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; LSTM_gate:u2|fixed_adder:u2|sum[8]           ; LSTM_gate:u2|nReg:r0|Q[8]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; mac_pe:u9|fixed_adder:u1|sum[6]              ; nReg:r9|Q[6]                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; mac_pe:u7|fixed_adder:u1|sum[3]              ; nReg:r6|Q[3]                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; LSTM_gate:u2|current_state.s_sum             ; LSTM_gate:u2|current_state.s_sav             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.376 ; shiftReg:l0|reg[7][12]                       ; shiftReg:l0|reg[8][12]                       ; clock        ; clock       ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; fixed_adder:u19|sum[10]                      ; nReg:r19|Q[10]                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.595      ;
; 0.376 ; mac_pe:u16|fixed_adder:u1|sum[13]            ; nReg:r16|Q[13]                               ; clock        ; clock       ; 0.000        ; 0.060      ; 0.593      ;
; 0.376 ; LSTM_gate:u0|current_state.s_sum             ; LSTM_gate:u0|current_state.s_sav             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.595      ;
; 0.376 ; mac_pe:u16|fixed_adder:u1|sum[3]             ; nReg:r16|Q[3]                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; mac_pe:u10|fixed_adder:u1|sum[9]             ; nReg:r10|Q[9]                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; mac_pe:u10|fixed_adder:u1|sum[3]             ; nReg:r10|Q[3]                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.594      ;
; 0.377 ; mac_pe:u16|fixed_adder:u1|sum[8]             ; nReg:r16|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.060      ; 0.594      ;
; 0.378 ; mac_pe:u16|fixed_adder:u1|sum[5]             ; nReg:r16|Q[5]                                ; clock        ; clock       ; 0.000        ; 0.060      ; 0.595      ;
; 0.379 ; shiftReg:l0|reg[5][11]                       ; shiftReg:l0|reg[6][11]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.598      ;
; 0.380 ; shiftReg:l0|reg[5][8]                        ; shiftReg:l0|reg[6][8]                        ; clock        ; clock       ; 0.000        ; 0.061      ; 0.598      ;
; 0.380 ; shiftReg:l0|reg[2][7]                        ; shiftReg:l0|reg[3][7]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.599      ;
; 0.381 ; shiftReg:l0|reg[2][14]                       ; shiftReg:l0|reg[3][14]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; shiftReg:l0|reg[3][14]                       ; shiftReg:l0|reg[4][14]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; shiftReg:l0|reg[5][14]                       ; shiftReg:l0|reg[6][14]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; shiftReg:l0|reg[3][6]                        ; shiftReg:l0|reg[4][6]                        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.601      ;
; 0.382 ; shiftReg:l0|reg[2][0]                        ; shiftReg:l0|reg[3][0]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; shiftReg:l0|reg[6][14]                       ; shiftReg:l0|reg[7][14]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; shiftReg:l0|reg[2][3]                        ; shiftReg:l0|reg[3][3]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.601      ;
; 0.383 ; shiftReg:l0|reg[5][12]                       ; shiftReg:l0|reg[6][12]                       ; clock        ; clock       ; 0.000        ; 0.061      ; 0.601      ;
; 0.386 ; current_state.state_cnt                      ; current_state.state_start                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.605      ;
; 0.387 ; LSTM_gate:u1|nReg:r1|Q[15]                   ; LSTM_gate:u1|fixed_adder:u2|sgn              ; clock        ; clock       ; 0.000        ; 0.062      ; 0.606      ;
; 0.387 ; d_flip_flop:f1|q                             ; LSTM_gate:u2|current_state.s_mac             ; clock        ; clock       ; 0.000        ; 0.061      ; 0.605      ;
; 0.388 ; d_flip_flop:f1|q                             ; LSTM_gate:u2|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.061      ; 0.606      ;
; 0.389 ; current_state.state_cnt                      ; current_state.state_dense_a                  ; clock        ; clock       ; 0.000        ; 0.062      ; 0.608      ;
; 0.391 ; d_flip_flop:f1|q                             ; d_flip_flop:f2|q                             ; clock        ; clock       ; 0.000        ; 0.061      ; 0.609      ;
; 0.393 ; current_state.state_reset                    ; current_state.state_idle                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.612      ;
; 0.400 ; nReg:r2|Q[5]~_Duplicate_1                    ; mac_pe:u4|fixed_adder:u1|sum[4]              ; clock        ; clock       ; 0.000        ; 0.062      ; 0.619      ;
; 0.414 ; nReg:r6|Q[5]                                 ; mac_pe:u7|fixed_adder:u1|sum[4]              ; clock        ; clock       ; 0.000        ; 0.062      ; 0.633      ;
; 0.415 ; current_state.state_load                     ; d_flip_flop:f0|q                             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.634      ;
; 0.458 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[12]                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.677      ;
; 0.463 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[7]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.682      ;
; 0.466 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[4]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.685      ;
; 0.468 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[10]                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.687      ;
; 0.470 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[13]                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.689      ;
; 0.478 ; fixed_adder:u19|sum[7]                       ; nReg:r19|Q[7]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.697      ;
; 0.478 ; fixed_adder:u19|sum[1]                       ; nReg:r19|Q[1]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.697      ;
; 0.478 ; mac_pe:u12|fixed_adder:u1|sum[10]            ; nReg:r12|Q[10]                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.697      ;
; 0.478 ; mac_pe:u4|fixed_adder:u1|sum[5]              ; nReg:r2|Q[5]~_Duplicate_1                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.697      ;
; 0.479 ; fixed_adder:u19|sum[12]                      ; nReg:r19|Q[12]                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.698      ;
; 0.479 ; mac_pe:u12|fixed_adder:u1|sum[6]             ; nReg:r12|Q[6]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.698      ;
; 0.479 ; mac_pe:u10|fixed_adder:u1|sum[0]             ; nReg:r10|Q[0]                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.697      ;
; 0.479 ; mac_pe:u7|fixed_adder:u1|sum[8]              ; nReg:r6|Q[8]                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.698      ;
; 0.479 ; LSTM_gate:u3|current_state.s_idl             ; LSTM_gate:u3|current_state.s_mac             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; fixed_adder:u19|sum[6]                       ; nReg:r19|Q[6]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.699      ;
; 0.480 ; fixed_adder:u19|sum[4]                       ; nReg:r19|Q[4]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.699      ;
; 0.480 ; mac_pe:u12|fixed_adder:u1|sum[1]             ; nReg:r12|Q[1]                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.699      ;
; 0.504 ; mac_pe:u10|fixed_adder:u1|sum[12]            ; nReg:r10|Q[12]                               ; clock        ; clock       ; 0.000        ; 0.061      ; 0.722      ;
; 0.505 ; fixed_adder:u17|sum[12]                      ; nReg:r17|Q[12]                               ; clock        ; clock       ; 0.000        ; 0.061      ; 0.723      ;
; 0.505 ; LSTM_gate:u2|fixed_adder:u2|sum[6]           ; LSTM_gate:u2|nReg:r0|Q[6]                    ; clock        ; clock       ; 0.000        ; 0.060      ; 0.722      ;
; 0.506 ; LSTM_gate:u2|fixed_adder:u2|sum[11]          ; LSTM_gate:u2|nReg:r0|Q[11]                   ; clock        ; clock       ; 0.000        ; 0.060      ; 0.723      ;
; 0.506 ; nReg:r6|Q[1]                                 ; mac_pe:u7|fixed_adder:u1|sum[0]              ; clock        ; clock       ; 0.000        ; 0.062      ; 0.725      ;
; 0.510 ; mac_pe:u5|fixed_adder:u1|sum[1]              ; nReg:r3|Q[1]                                 ; clock        ; clock       ; 0.000        ; 0.061      ; 0.728      ;
; 0.512 ; LSTM_gate:u0|fixed_adder:u2|sum[8]           ; LSTM_gate:u0|nReg:r0|Q[8]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.731      ;
; 0.512 ; mac_pe:u15|fixed_adder:u1|sum[8]             ; nReg:r15|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.730      ;
; 0.512 ; mac_pe:u7|fixed_adder:u1|sgn                 ; nReg:r6|Q[15]                                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.732      ;
; 0.513 ; mac_pe:u7|fixed_adder:u1|sum[13]             ; nReg:r6|Q[13]                                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.733      ;
; 0.514 ; LSTM_gate:u0|fixed_adder:u2|sum[5]           ; LSTM_gate:u0|nReg:r0|Q[5]                    ; clock        ; clock       ; 0.000        ; 0.061      ; 0.732      ;
; 0.514 ; nReg:r3|Q[4]                                 ; mac_pe:u5|fixed_adder:u1|sum[3]              ; clock        ; clock       ; 0.000        ; 0.063      ; 0.734      ;
; 0.515 ; shiftReg:l0|reg[5][3]                        ; shiftReg:l0|reg[6][3]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.734      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                                                                                  ;
+-------+----------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[14]                                                                           ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[9]                                                                            ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[4]                                                                            ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[13]                                                                           ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[10]                                                                           ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[11]                                                                           ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[12]                                                                           ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[0]                                                                            ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[1]                                                                            ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[7]                                                                            ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[6]                                                                            ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[8]                                                                            ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[2]                                                                            ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[5]                                                                            ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.257 ; current_state.state_reset        ; nReg:r2|Q[3]                                                                            ; clock        ; clock       ; 5.500        ; -0.187     ; 2.879      ;
; 2.277 ; current_state.state_reset        ; LSTM_gate:u1|current_state.s_sum                                                        ; clock        ; clock       ; 5.500        ; -0.067     ; 3.171      ;
; 2.277 ; current_state.state_reset        ; LSTM_gate:u1|current_state.s_sav                                                        ; clock        ; clock       ; 5.500        ; -0.067     ; 3.171      ;
; 2.292 ; current_state.state_reset        ; LSTM_gate:u0|current_state.s_sav                                                        ; clock        ; clock       ; 5.500        ; -0.073     ; 3.150      ;
; 2.292 ; current_state.state_reset        ; LSTM_gate:u0|current_state.s_sum                                                        ; clock        ; clock       ; 5.500        ; -0.073     ; 3.150      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[14]                                                              ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[13]                                                              ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[11]                                                              ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[10]                                                              ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[12]                                                              ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[7]                                                               ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[4]                                                               ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[5]                                                               ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[6]                                                               ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[2]                                                               ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.338 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[9]                                                               ; clock        ; clock       ; 5.500        ; -0.084     ; 3.093      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[10]                                                              ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[2]                                                               ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[7]                                                               ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[4]                                                               ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[5]                                                               ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[6]                                                               ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[8]                                                               ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[9]                                                               ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[13]                                                              ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[3]                                                               ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[1]                                                               ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[11]                                                              ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[0]                                                               ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.383 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[12]                                                              ; clock        ; clock       ; 5.500        ; -0.072     ; 3.060      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[10]                                                                           ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[5]                                                                            ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[11]                                                                           ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[12]                                                                           ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[13]                                                                           ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[14]                                                                           ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[9]                                                                            ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[8]                                                                            ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[7]                                                                            ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[6]                                                                            ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[4]                                                                            ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[3]                                                                            ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[2]                                                                            ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[1]                                                                            ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.514 ; current_state.state_reset        ; nReg:r5|Q[0]                                                                            ; clock        ; clock       ; 5.500        ; 0.070      ; 2.879      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[11]                                                                           ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[5]                                                                            ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[3]                                                                            ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[6]                                                                            ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[7]                                                                            ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[9]                                                                            ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[1]                                                                            ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[4]                                                                            ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[13]                                                                           ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[12]                                                                           ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[14]                                                                           ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[8]                                                                            ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[2]                                                                            ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[0]                                                                            ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.530 ; current_state.state_reset        ; nReg:r8|Q[10]                                                                           ; clock        ; clock       ; 5.500        ; 0.089      ; 2.882      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[3][0]                                                                   ; clock        ; clock       ; 5.500        ; -0.074     ; 2.824      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[1][6]                                                                   ; clock        ; clock       ; 5.500        ; -0.069     ; 2.829      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[9][7]                                                                   ; clock        ; clock       ; 5.500        ; -0.068     ; 2.830      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[2][7]                                                                   ; clock        ; clock       ; 5.500        ; -0.068     ; 2.830      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[9][11]                                                                  ; clock        ; clock       ; 5.500        ; -0.074     ; 2.824      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[9][2]                                                                   ; clock        ; clock       ; 5.500        ; -0.072     ; 2.826      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[2][2]                                                                   ; clock        ; clock       ; 5.500        ; -0.072     ; 2.826      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[4][10]                                                                  ; clock        ; clock       ; 5.500        ; -0.078     ; 2.820      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[7][7]                                                                   ; clock        ; clock       ; 5.500        ; -0.068     ; 2.830      ;
; 2.617 ; current_state.state_reset        ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; clock        ; clock       ; 5.500        ; -0.074     ; 2.824      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[6][7]                                                                   ; clock        ; clock       ; 5.500        ; -0.068     ; 2.830      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[1][10]                                                                  ; clock        ; clock       ; 5.500        ; -0.074     ; 2.824      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[6][11]                                                                  ; clock        ; clock       ; 5.500        ; -0.074     ; 2.824      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[5][7]                                                                   ; clock        ; clock       ; 5.500        ; -0.068     ; 2.830      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[6][1]                                                                   ; clock        ; clock       ; 5.500        ; -0.074     ; 2.824      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[9][1]                                                                   ; clock        ; clock       ; 5.500        ; -0.072     ; 2.826      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[9][6]                                                                   ; clock        ; clock       ; 5.500        ; -0.069     ; 2.829      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[8][6]                                                                   ; clock        ; clock       ; 5.500        ; -0.069     ; 2.829      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[7][11]                                                                  ; clock        ; clock       ; 5.500        ; -0.074     ; 2.824      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[7][0]                                                                   ; clock        ; clock       ; 5.500        ; -0.068     ; 2.830      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[8][7]                                                                   ; clock        ; clock       ; 5.500        ; -0.068     ; 2.830      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[4][6]                                                                   ; clock        ; clock       ; 5.500        ; -0.069     ; 2.829      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[5][2]                                                                   ; clock        ; clock       ; 5.500        ; -0.072     ; 2.826      ;
; 2.617 ; current_state.state_reset        ; shiftReg:l0|reg[7][9]                                                                   ; clock        ; clock       ; 5.500        ; -0.074     ; 2.824      ;
; 2.617 ; current_state.state_reset        ; LSTM_gate:u3|current_state.s_sum                                                        ; clock        ; clock       ; 5.500        ; -0.067     ; 2.831      ;
; 2.617 ; current_state.state_reset        ; LSTM_gate:u3|current_state.s_sav                                                        ; clock        ; clock       ; 5.500        ; -0.067     ; 2.831      ;
+-------+----------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                      ;
+-------+----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 2.021 ; current_state.state_reset        ; shiftReg:l0|reg[0][13]     ; clock        ; clock       ; 0.000        ; 0.444      ; 2.622      ;
; 2.021 ; current_state.state_reset        ; shiftReg:l0|reg[4][13]     ; clock        ; clock       ; 0.000        ; 0.444      ; 2.622      ;
; 2.021 ; current_state.state_reset        ; shiftReg:l0|reg[1][3]      ; clock        ; clock       ; 0.000        ; 0.446      ; 2.624      ;
; 2.021 ; current_state.state_reset        ; shiftReg:l0|reg[0][3]      ; clock        ; clock       ; 0.000        ; 0.446      ; 2.624      ;
; 2.021 ; current_state.state_reset        ; shiftReg:l0|reg[7][13]     ; clock        ; clock       ; 0.000        ; 0.444      ; 2.622      ;
; 2.021 ; current_state.state_reset        ; shiftReg:l0|reg[5][13]     ; clock        ; clock       ; 0.000        ; 0.444      ; 2.622      ;
; 2.029 ; current_state.state_reset        ; shiftReg:l0|reg[0][6]      ; clock        ; clock       ; 0.000        ; 0.454      ; 2.640      ;
; 2.029 ; current_state.state_reset        ; shiftReg:l0|reg[0][2]      ; clock        ; clock       ; 0.000        ; 0.451      ; 2.637      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[5][0]      ; clock        ; clock       ; 0.000        ; 0.448      ; 2.635      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[0][14]     ; clock        ; clock       ; 0.000        ; 0.445      ; 2.632      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[7][4]      ; clock        ; clock       ; 0.000        ; 0.440      ; 2.627      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[8][4]      ; clock        ; clock       ; 0.000        ; 0.440      ; 2.627      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[0][4]      ; clock        ; clock       ; 0.000        ; 0.440      ; 2.627      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[4][15]     ; clock        ; clock       ; 0.000        ; 0.440      ; 2.627      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[0][7]      ; clock        ; clock       ; 0.000        ; 0.454      ; 2.641      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[0][9]      ; clock        ; clock       ; 0.000        ; 0.444      ; 2.631      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[5][9]      ; clock        ; clock       ; 0.000        ; 0.444      ; 2.631      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[1][9]      ; clock        ; clock       ; 0.000        ; 0.444      ; 2.631      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[0][0]      ; clock        ; clock       ; 0.000        ; 0.448      ; 2.635      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[0][11]     ; clock        ; clock       ; 0.000        ; 0.448      ; 2.635      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[1][11]     ; clock        ; clock       ; 0.000        ; 0.448      ; 2.635      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[2][11]     ; clock        ; clock       ; 0.000        ; 0.448      ; 2.635      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[3][11]     ; clock        ; clock       ; 0.000        ; 0.448      ; 2.635      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[0][10]     ; clock        ; clock       ; 0.000        ; 0.444      ; 2.631      ;
; 2.030 ; current_state.state_reset        ; shiftReg:l0|reg[2][10]     ; clock        ; clock       ; 0.000        ; 0.444      ; 2.631      ;
; 2.031 ; current_state.state_reset        ; shiftReg:l0|reg[0][15]     ; clock        ; clock       ; 0.000        ; 0.439      ; 2.627      ;
; 2.031 ; current_state.state_reset        ; shiftReg:l0|reg[0][12]     ; clock        ; clock       ; 0.000        ; 0.439      ; 2.627      ;
; 2.031 ; current_state.state_reset        ; shiftReg:l0|reg[8][15]     ; clock        ; clock       ; 0.000        ; 0.444      ; 2.632      ;
; 2.031 ; current_state.state_reset        ; shiftReg:l0|reg[0][8]      ; clock        ; clock       ; 0.000        ; 0.444      ; 2.632      ;
; 2.031 ; current_state.state_reset        ; shiftReg:l0|reg[8][5]      ; clock        ; clock       ; 0.000        ; 0.440      ; 2.628      ;
; 2.031 ; current_state.state_reset        ; shiftReg:l0|reg[2][5]      ; clock        ; clock       ; 0.000        ; 0.440      ; 2.628      ;
; 2.031 ; current_state.state_reset        ; shiftReg:l0|reg[1][5]      ; clock        ; clock       ; 0.000        ; 0.440      ; 2.628      ;
; 2.031 ; current_state.state_reset        ; shiftReg:l0|reg[2][15]     ; clock        ; clock       ; 0.000        ; 0.440      ; 2.628      ;
; 2.031 ; current_state.state_reset        ; shiftReg:l0|reg[0][5]      ; clock        ; clock       ; 0.000        ; 0.440      ; 2.628      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[10] ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[11] ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[6]  ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[5]  ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.312 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.084      ; 2.553      ;
; 2.314 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.542      ;
; 2.314 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[15] ; clock        ; clock       ; 0.000        ; 0.090      ; 2.561      ;
; 2.322 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[13] ; clock        ; clock       ; 0.000        ; 0.081      ; 2.560      ;
; 2.322 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 2.560      ;
; 2.322 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.560      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[6]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.077      ; 2.557      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[9]  ; clock        ; clock       ; 0.000        ; 0.077      ; 2.557      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[10] ; clock        ; clock       ; 0.000        ; 0.076      ; 2.556      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.072      ; 2.552      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[13] ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.076      ; 2.556      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.077      ; 2.557      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.560      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.072      ; 2.552      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.080      ; 2.560      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.072      ; 2.552      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.076      ; 2.556      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.072      ; 2.552      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.080      ; 2.560      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[5]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.080      ; 2.560      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 2.561      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[11] ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
; 2.323 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[10] ; clock        ; clock       ; 0.000        ; 0.078      ; 2.558      ;
+-------+----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 103.34 MHz ; 103.34 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.177 ; -621.342          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 2.591 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.805 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 1.500 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.177 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.923      ;
; -4.171 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.917      ;
; -4.168 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.914      ;
; -4.167 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.913      ;
; -4.162 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.908      ;
; -4.158 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.904      ;
; -4.116 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.862      ;
; -4.105 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.851      ;
; -4.102 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.848      ;
; -4.099 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.845      ;
; -4.095 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.841      ;
; -4.086 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.832      ;
; -4.080 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.826      ;
; -4.076 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.822      ;
; -4.074 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.820      ;
; -4.068 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.814      ;
; -4.064 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.810      ;
; -4.038 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.784      ;
; -3.945 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.691      ;
; -3.939 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.685      ;
; -3.935 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.681      ;
; -3.883 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.629      ;
; -3.874 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.620      ;
; -3.852 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.235      ; 9.602      ;
; -3.843 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.235      ; 9.593      ;
; -3.836 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; -0.051     ; 9.300      ;
; -3.832 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.578      ;
; -3.816 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[9]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.562      ;
; -3.811 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.557      ;
; -3.811 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[0]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.557      ;
; -3.811 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[1]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.557      ;
; -3.811 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[2]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.557      ;
; -3.811 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[3]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.557      ;
; -3.811 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[4]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.557      ;
; -3.811 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[5]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.557      ;
; -3.811 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[7]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.557      ;
; -3.811 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[9]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.557      ;
; -3.810 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[9]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.556      ;
; -3.802 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.548      ;
; -3.801 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.235      ; 9.551      ;
; -3.797 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[5]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.543      ;
; -3.797 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[7]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.543      ;
; -3.797 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[2]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.543      ;
; -3.797 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[3]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.543      ;
; -3.797 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[4]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.543      ;
; -3.797 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[0]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.543      ;
; -3.797 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[1]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.543      ;
; -3.793 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.539      ;
; -3.792 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.229      ; 9.536      ;
; -3.792 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.538      ;
; -3.789 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; -0.051     ; 9.253      ;
; -3.787 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.226      ; 9.528      ;
; -3.784 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[7]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.530      ;
; -3.783 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.229      ; 9.527      ;
; -3.782 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.226      ; 9.523      ;
; -3.780 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.235      ; 9.530      ;
; -3.780 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.526      ;
; -3.778 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.226      ; 9.519      ;
; -3.773 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.226      ; 9.514      ;
; -3.767 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.513      ;
; -3.761 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.235      ; 9.511      ;
; -3.758 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.504      ;
; -3.757 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.503      ;
; -3.757 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.226      ; 9.498      ;
; -3.752 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.226      ; 9.493      ;
; -3.749 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.235      ; 9.499      ;
; -3.730 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.476      ;
; -3.725 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; -0.051     ; 9.189      ;
; -3.720 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.229      ; 9.464      ;
; -3.716 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.462      ;
; -3.715 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.226      ; 9.456      ;
; -3.711 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.457      ;
; -3.710 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.226      ; 9.451      ;
; -3.701 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.229      ; 9.445      ;
; -3.699 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.445      ;
; -3.696 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.226      ; 9.437      ;
; -3.695 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.441      ;
; -3.691 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.226      ; 9.432      ;
; -3.689 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.229      ; 9.433      ;
; -3.684 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.226      ; 9.425      ;
; -3.682 ; shiftReg:l0|reg[9][5]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.236      ; 9.433      ;
; -3.681 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.235      ; 9.431      ;
; -3.679 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.226      ; 9.420      ;
; -3.678 ; shiftReg:l0|reg[6][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.424      ;
; -3.676 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.422      ;
; -3.673 ; shiftReg:l0|reg[9][5]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.236      ; 9.424      ;
; -3.672 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.235      ; 9.422      ;
; -3.669 ; shiftReg:l0|reg[6][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.415      ;
; -3.664 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.410      ;
; -3.660 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[5]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.406      ;
; -3.660 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[4]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.406      ;
; -3.660 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[3]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.406      ;
; -3.660 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[2]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.406      ;
; -3.660 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[1]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.406      ;
; -3.660 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[0]  ; clock        ; clock       ; 5.500        ; 0.231      ; 9.406      ;
; -3.652 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.229      ; 9.396      ;
; -3.651 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.231      ; 9.397      ;
; -3.646 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; -0.051     ; 9.110      ;
; -3.637 ; shiftReg:l0|reg[2][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.229      ; 9.381      ;
; -3.630 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.235      ; 9.380      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                        ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; nReg:r1|Q[15]                                ; nReg:r1|Q[15]                                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; nReg:r0|Q[15]                                ; nReg:r0|Q[15]                                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; LSTM_gate:u1|current_state.s_idl             ; LSTM_gate:u1|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; current_state.state_idle                     ; current_state.state_idle                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LSTM_gate:u2|current_state.s_idl             ; LSTM_gate:u2|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LSTM_gate:u0|current_state.s_idl             ; LSTM_gate:u0|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LSTM_gate:u2|mac_pe:u1|fixed_adder:u1|sum[0] ; LSTM_gate:u2|mac_pe:u1|fixed_adder:u1|sum[0] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LSTM_gate:u3|current_state.s_idl             ; LSTM_gate:u3|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; current_state.state_gate                     ; current_state.state_gate                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.337 ; mac_pe:u7|fixed_adder:u1|sum[1]              ; nReg:r6|Q[1]                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.537      ;
; 0.338 ; current_state.state_dense_a                  ; current_state.state_dense_b                  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; current_state.state_icmul                    ; current_state.state_icmul_s                  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; LSTM_gate:u2|fixed_adder:u2|sum[1]           ; LSTM_gate:u2|nReg:r0|Q[1]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; LSTM_gate:u1|current_state.s_idl             ; LSTM_gate:u1|current_state.s_mac             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; fixed_adder:u19|sum[13]                      ; nReg:r19|Q[13]                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; fixed_adder:u19|sum[11]                      ; nReg:r19|Q[11]                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; current_state.state_supd                     ; current_state.state_supd_s                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; LSTM_gate:u2|fixed_adder:u2|sum[3]           ; LSTM_gate:u2|nReg:r0|Q[3]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; mac_pe:u10|fixed_adder:u1|sum[8]             ; nReg:r10|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; mac_pe:u9|fixed_adder:u1|sum[8]              ; nReg:r9|Q[8]                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; mac_pe:u9|fixed_adder:u1|sum[6]              ; nReg:r9|Q[6]                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; mac_pe:u7|fixed_adder:u1|sum[0]              ; nReg:r6|Q[0]                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; fixed_adder:u17|sum[0]                       ; nReg:r17|Q[0]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; shiftReg:l0|reg[7][12]                       ; shiftReg:l0|reg[8][12]                       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; LSTM_gate:u1|current_state.s_sum             ; LSTM_gate:u1|current_state.s_sav             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; current_state.state_linear_e                 ; current_state.state_linear_f                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; fixed_adder:u19|sum[5]                       ; nReg:r19|Q[5]                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; fixed_adder:u19|sum[3]                       ; nReg:r19|Q[3]                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; mac_pe:u16|fixed_adder:u1|sum[14]            ; nReg:r16|Q[14]                               ; clock        ; clock       ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; mac_pe:u16|fixed_adder:u1|sum[13]            ; nReg:r16|Q[13]                               ; clock        ; clock       ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; fixed_adder:u17|sum[13]                      ; nReg:r17|Q[13]                               ; clock        ; clock       ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; fixed_adder:u17|sum[9]                       ; nReg:r17|Q[9]                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; mac_pe:u16|fixed_adder:u1|sum[1]             ; nReg:r16|Q[1]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; LSTM_gate:u2|fixed_adder:u2|sum[8]           ; LSTM_gate:u2|nReg:r0|Q[8]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; mac_pe:u10|fixed_adder:u1|sum[9]             ; nReg:r10|Q[9]                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; mac_pe:u10|fixed_adder:u1|sum[3]             ; nReg:r10|Q[3]                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; mac_pe:u7|fixed_adder:u1|sum[3]              ; nReg:r6|Q[3]                                 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; mac_pe:u4|fixed_adder:u1|sum[6]              ; nReg:r2|Q[6]~_Duplicate_1                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; LSTM_gate:u2|current_state.s_sum             ; LSTM_gate:u2|current_state.s_sav             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; fixed_adder:u19|sgn                          ; nReg:r19|Q[15]                               ; clock        ; clock       ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; fixed_adder:u19|sum[14]                      ; nReg:r19|Q[14]                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; fixed_adder:u19|sum[9]                       ; nReg:r19|Q[9]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; fixed_adder:u19|sum[8]                       ; nReg:r19|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; fixed_adder:u19|sum[0]                       ; nReg:r19|Q[0]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; mac_pe:u16|fixed_adder:u1|sum[8]             ; nReg:r16|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; LSTM_gate:u0|current_state.s_sum             ; LSTM_gate:u0|current_state.s_sav             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.540      ;
; 0.342 ; fixed_adder:u19|sum[10]                      ; nReg:r19|Q[10]                               ; clock        ; clock       ; 0.000        ; 0.054      ; 0.540      ;
; 0.342 ; mac_pe:u16|fixed_adder:u1|sum[5]             ; nReg:r16|Q[5]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.540      ;
; 0.342 ; mac_pe:u16|fixed_adder:u1|sum[3]             ; nReg:r16|Q[3]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.540      ;
; 0.345 ; shiftReg:l0|reg[2][14]                       ; shiftReg:l0|reg[3][14]                       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; shiftReg:l0|reg[3][14]                       ; shiftReg:l0|reg[4][14]                       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; shiftReg:l0|reg[6][14]                       ; shiftReg:l0|reg[7][14]                       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; shiftReg:l0|reg[5][11]                       ; shiftReg:l0|reg[6][11]                       ; clock        ; clock       ; 0.000        ; 0.054      ; 0.543      ;
; 0.345 ; shiftReg:l0|reg[5][8]                        ; shiftReg:l0|reg[6][8]                        ; clock        ; clock       ; 0.000        ; 0.054      ; 0.543      ;
; 0.345 ; shiftReg:l0|reg[2][7]                        ; shiftReg:l0|reg[3][7]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; d_flip_flop:f1|q                             ; LSTM_gate:u2|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; shiftReg:l0|reg[5][14]                       ; shiftReg:l0|reg[6][14]                       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; shiftReg:l0|reg[5][12]                       ; shiftReg:l0|reg[6][12]                       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; shiftReg:l0|reg[2][3]                        ; shiftReg:l0|reg[3][3]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; shiftReg:l0|reg[3][6]                        ; shiftReg:l0|reg[4][6]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.546      ;
; 0.348 ; shiftReg:l0|reg[2][0]                        ; shiftReg:l0|reg[3][0]                        ; clock        ; clock       ; 0.000        ; 0.054      ; 0.546      ;
; 0.350 ; current_state.state_reset                    ; current_state.state_idle                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.549      ;
; 0.350 ; d_flip_flop:f1|q                             ; LSTM_gate:u2|current_state.s_mac             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.549      ;
; 0.351 ; current_state.state_cnt                      ; current_state.state_start                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.550      ;
; 0.352 ; LSTM_gate:u1|nReg:r1|Q[15]                   ; LSTM_gate:u1|fixed_adder:u2|sgn              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.550      ;
; 0.354 ; current_state.state_cnt                      ; current_state.state_dense_a                  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.553      ;
; 0.354 ; d_flip_flop:f1|q                             ; d_flip_flop:f2|q                             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.553      ;
; 0.363 ; nReg:r2|Q[5]~_Duplicate_1                    ; mac_pe:u4|fixed_adder:u1|sum[4]              ; clock        ; clock       ; 0.000        ; 0.055      ; 0.562      ;
; 0.374 ; current_state.state_load                     ; d_flip_flop:f0|q                             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.573      ;
; 0.375 ; nReg:r6|Q[5]                                 ; mac_pe:u7|fixed_adder:u1|sum[4]              ; clock        ; clock       ; 0.000        ; 0.055      ; 0.574      ;
; 0.422 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[12]                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.621      ;
; 0.424 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[7]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.623      ;
; 0.428 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[4]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.627      ;
; 0.430 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[13]                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.629      ;
; 0.430 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[10]                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.629      ;
; 0.431 ; fixed_adder:u19|sum[7]                       ; nReg:r19|Q[7]                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.630      ;
; 0.432 ; fixed_adder:u19|sum[12]                      ; nReg:r19|Q[12]                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; fixed_adder:u19|sum[1]                       ; nReg:r19|Q[1]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.630      ;
; 0.432 ; mac_pe:u12|fixed_adder:u1|sum[10]            ; nReg:r12|Q[10]                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; mac_pe:u10|fixed_adder:u1|sum[0]             ; nReg:r10|Q[0]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.630      ;
; 0.432 ; mac_pe:u4|fixed_adder:u1|sum[5]              ; nReg:r2|Q[5]~_Duplicate_1                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; LSTM_gate:u3|current_state.s_idl             ; LSTM_gate:u3|current_state.s_mac             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; fixed_adder:u19|sum[6]                       ; nReg:r19|Q[6]                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; mac_pe:u12|fixed_adder:u1|sum[6]             ; nReg:r12|Q[6]                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; mac_pe:u12|fixed_adder:u1|sum[1]             ; nReg:r12|Q[1]                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; mac_pe:u7|fixed_adder:u1|sum[8]              ; nReg:r6|Q[8]                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; fixed_adder:u19|sum[4]                       ; nReg:r19|Q[4]                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.632      ;
; 0.454 ; nReg:r6|Q[1]                                 ; mac_pe:u7|fixed_adder:u1|sum[0]              ; clock        ; clock       ; 0.000        ; 0.056      ; 0.654      ;
; 0.463 ; mac_pe:u10|fixed_adder:u1|sum[12]            ; nReg:r10|Q[12]                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.662      ;
; 0.465 ; d_flip_flop:f5|q                             ; d_flip_flop:f6|q                             ; clock        ; clock       ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; shiftReg:l0|reg[5][3]                        ; shiftReg:l0|reg[6][3]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; fixed_adder:u17|sum[12]                      ; nReg:r17|Q[12]                               ; clock        ; clock       ; 0.000        ; 0.054      ; 0.663      ;
; 0.465 ; LSTM_gate:u2|fixed_adder:u2|sum[6]           ; LSTM_gate:u2|nReg:r0|Q[6]                    ; clock        ; clock       ; 0.000        ; 0.053      ; 0.662      ;
; 0.465 ; current_state.state_linear_a                 ; current_state.state_linear_b                 ; clock        ; clock       ; 0.000        ; 0.054      ; 0.663      ;
; 0.466 ; LSTM_gate:u1|mac_pe:u1|fixed_adder:u1|sgn    ; LSTM_gate:u1|nReg:r1|Q[15]                   ; clock        ; clock       ; 0.000        ; 0.054      ; 0.664      ;
; 0.466 ; shiftReg:l0|reg[7][2]                        ; shiftReg:l0|reg[8][2]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; shiftReg:l0|reg[8][3]                        ; shiftReg:l0|reg[9][3]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; shiftReg:l0|reg[3][10]                       ; shiftReg:l0|reg[4][10]                       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; LSTM_gate:u2|fixed_adder:u2|sum[11]          ; LSTM_gate:u2|nReg:r0|Q[11]                   ; clock        ; clock       ; 0.000        ; 0.053      ; 0.663      ;
; 0.467 ; shiftReg:l0|reg[3][12]                       ; shiftReg:l0|reg[4][12]                       ; clock        ; clock       ; 0.000        ; 0.055      ; 0.666      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[14]                    ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[9]                     ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[4]                     ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[13]                    ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[10]                    ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[11]                    ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[12]                    ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[0]                     ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[1]                     ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[7]                     ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[6]                     ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[8]                     ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[2]                     ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[5]                     ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.591 ; current_state.state_reset        ; nReg:r2|Q[3]                     ; clock        ; clock       ; 5.500        ; -0.175     ; 2.573      ;
; 2.630 ; current_state.state_reset        ; LSTM_gate:u1|current_state.s_sum ; clock        ; clock       ; 5.500        ; -0.060     ; 2.825      ;
; 2.630 ; current_state.state_reset        ; LSTM_gate:u1|current_state.s_sav ; clock        ; clock       ; 5.500        ; -0.060     ; 2.825      ;
; 2.643 ; current_state.state_reset        ; LSTM_gate:u0|current_state.s_sav ; clock        ; clock       ; 5.500        ; -0.064     ; 2.808      ;
; 2.643 ; current_state.state_reset        ; LSTM_gate:u0|current_state.s_sum ; clock        ; clock       ; 5.500        ; -0.064     ; 2.808      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[14]       ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[13]       ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[11]       ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[10]       ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[12]       ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[7]        ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[4]        ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[5]        ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[6]        ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[2]        ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.698 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[9]        ; clock        ; clock       ; 5.500        ; -0.075     ; 2.742      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[10]       ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[2]        ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[7]        ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[4]        ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[5]        ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[6]        ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[8]        ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[9]        ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[13]       ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[3]        ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[1]        ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[11]       ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[0]        ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.730 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[12]       ; clock        ; clock       ; 5.500        ; -0.066     ; 2.719      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[10]                    ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[5]                     ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[11]                    ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[12]                    ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[13]                    ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[14]                    ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[9]                     ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[8]                     ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[7]                     ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[6]                     ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[4]                     ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[3]                     ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[2]                     ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[1]                     ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.817 ; current_state.state_reset        ; nReg:r5|Q[0]                     ; clock        ; clock       ; 5.500        ; 0.051      ; 2.573      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[11]                    ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[5]                     ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[3]                     ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[6]                     ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[7]                     ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[9]                     ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[1]                     ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[4]                     ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[13]                    ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[12]                    ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[14]                    ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[8]                     ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[2]                     ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[0]                     ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.831 ; current_state.state_reset        ; nReg:r8|Q[10]                    ; clock        ; clock       ; 5.500        ; 0.068      ; 2.576      ;
; 2.929 ; current_state.state_reset        ; nReg:r14|Q[3]                    ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
; 2.929 ; current_state.state_reset        ; nReg:r14|Q[13]                   ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[3]                     ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[13]                    ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r14|Q[0]                    ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[4]                     ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[10]                    ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[6]                     ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[0]                     ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[2]                     ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[1]                     ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r14|Q[8]                    ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[8]                     ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r13|Q[3]                    ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
; 2.929 ; current_state.state_reset        ; nReg:r13|Q[15]                   ; clock        ; clock       ; 5.500        ; -0.078     ; 2.508      ;
; 2.929 ; current_state.state_reset        ; nReg:r14|Q[11]                   ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[5]                     ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[15]                    ; clock        ; clock       ; 5.500        ; -0.054     ; 2.532      ;
; 2.929 ; current_state.state_reset        ; nReg:r14|Q[1]                    ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
; 2.929 ; current_state.state_reset        ; nReg:r0|Q[15]                    ; clock        ; clock       ; 5.500        ; -0.054     ; 2.532      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[11]                    ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r14|Q[2]                    ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
; 2.929 ; current_state.state_reset        ; nReg:r14|Q[10]                   ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
; 2.929 ; current_state.state_reset        ; nReg:r1|Q[9]                     ; clock        ; clock       ; 5.500        ; -0.062     ; 2.524      ;
; 2.929 ; current_state.state_reset        ; nReg:r14|Q[6]                    ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
; 2.929 ; current_state.state_reset        ; nReg:r14|Q[12]                   ; clock        ; clock       ; 5.500        ; -0.074     ; 2.512      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                       ;
+-------+----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.805 ; current_state.state_reset        ; shiftReg:l0|reg[0][13]     ; clock        ; clock       ; 0.000        ; 0.396      ; 2.345      ;
; 1.805 ; current_state.state_reset        ; shiftReg:l0|reg[4][13]     ; clock        ; clock       ; 0.000        ; 0.396      ; 2.345      ;
; 1.805 ; current_state.state_reset        ; shiftReg:l0|reg[1][3]      ; clock        ; clock       ; 0.000        ; 0.398      ; 2.347      ;
; 1.805 ; current_state.state_reset        ; shiftReg:l0|reg[0][3]      ; clock        ; clock       ; 0.000        ; 0.398      ; 2.347      ;
; 1.805 ; current_state.state_reset        ; shiftReg:l0|reg[7][13]     ; clock        ; clock       ; 0.000        ; 0.396      ; 2.345      ;
; 1.805 ; current_state.state_reset        ; shiftReg:l0|reg[5][13]     ; clock        ; clock       ; 0.000        ; 0.396      ; 2.345      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[4][15]     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.351      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[0][6]      ; clock        ; clock       ; 0.000        ; 0.405      ; 2.362      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[0][7]      ; clock        ; clock       ; 0.000        ; 0.405      ; 2.362      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[5][0]      ; clock        ; clock       ; 0.000        ; 0.399      ; 2.356      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[0][0]      ; clock        ; clock       ; 0.000        ; 0.399      ; 2.356      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[0][2]      ; clock        ; clock       ; 0.000        ; 0.402      ; 2.359      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[7][4]      ; clock        ; clock       ; 0.000        ; 0.394      ; 2.351      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[0][14]     ; clock        ; clock       ; 0.000        ; 0.398      ; 2.355      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[0][4]      ; clock        ; clock       ; 0.000        ; 0.394      ; 2.351      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[8][4]      ; clock        ; clock       ; 0.000        ; 0.394      ; 2.351      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[0][11]     ; clock        ; clock       ; 0.000        ; 0.399      ; 2.356      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[1][11]     ; clock        ; clock       ; 0.000        ; 0.399      ; 2.356      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[2][11]     ; clock        ; clock       ; 0.000        ; 0.399      ; 2.356      ;
; 1.813 ; current_state.state_reset        ; shiftReg:l0|reg[3][11]     ; clock        ; clock       ; 0.000        ; 0.399      ; 2.356      ;
; 1.814 ; current_state.state_reset        ; shiftReg:l0|reg[0][12]     ; clock        ; clock       ; 0.000        ; 0.393      ; 2.351      ;
; 1.814 ; current_state.state_reset        ; shiftReg:l0|reg[0][15]     ; clock        ; clock       ; 0.000        ; 0.393      ; 2.351      ;
; 1.814 ; current_state.state_reset        ; shiftReg:l0|reg[8][15]     ; clock        ; clock       ; 0.000        ; 0.395      ; 2.353      ;
; 1.814 ; current_state.state_reset        ; shiftReg:l0|reg[0][8]      ; clock        ; clock       ; 0.000        ; 0.395      ; 2.353      ;
; 1.814 ; current_state.state_reset        ; shiftReg:l0|reg[8][5]      ; clock        ; clock       ; 0.000        ; 0.394      ; 2.352      ;
; 1.814 ; current_state.state_reset        ; shiftReg:l0|reg[2][5]      ; clock        ; clock       ; 0.000        ; 0.394      ; 2.352      ;
; 1.814 ; current_state.state_reset        ; shiftReg:l0|reg[1][5]      ; clock        ; clock       ; 0.000        ; 0.394      ; 2.352      ;
; 1.814 ; current_state.state_reset        ; shiftReg:l0|reg[0][5]      ; clock        ; clock       ; 0.000        ; 0.394      ; 2.352      ;
; 1.814 ; current_state.state_reset        ; shiftReg:l0|reg[2][15]     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.352      ;
; 1.815 ; current_state.state_reset        ; shiftReg:l0|reg[1][9]      ; clock        ; clock       ; 0.000        ; 0.394      ; 2.353      ;
; 1.815 ; current_state.state_reset        ; shiftReg:l0|reg[0][9]      ; clock        ; clock       ; 0.000        ; 0.394      ; 2.353      ;
; 1.815 ; current_state.state_reset        ; shiftReg:l0|reg[5][9]      ; clock        ; clock       ; 0.000        ; 0.394      ; 2.353      ;
; 1.815 ; current_state.state_reset        ; shiftReg:l0|reg[0][10]     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.353      ;
; 1.815 ; current_state.state_reset        ; shiftReg:l0|reg[2][10]     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.353      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[15] ; clock        ; clock       ; 0.000        ; 0.081      ; 2.289      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[5]  ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[10] ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[11] ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.061      ; 2.269      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[6]  ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.064 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.073      ; 2.281      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.284      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.285      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.288      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.288      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[9]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.285      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.288      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.288      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.280      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.280      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.067      ; 2.284      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.280      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.280      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[10] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.284      ;
; 2.073 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.285      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[6]  ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[5]  ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[13] ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[13] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.068      ; 2.286      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[11] ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[10] ; clock        ; clock       ; 0.000        ; 0.069      ; 2.287      ;
; 2.074 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[10] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.289      ;
+-------+----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.725 ; -14.199           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.185 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 3.586 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.184 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 1.500 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.725 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.368      ;
; -0.721 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.364      ;
; -0.714 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.357      ;
; -0.710 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.353      ;
; -0.684 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.327      ;
; -0.673 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.316      ;
; -0.650 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.293      ;
; -0.646 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.289      ;
; -0.635 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.278      ;
; -0.631 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.274      ;
; -0.621 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.264      ;
; -0.617 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.260      ;
; -0.609 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.252      ;
; -0.594 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.237      ;
; -0.590 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.233      ;
; -0.586 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.229      ;
; -0.580 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.223      ;
; -0.568 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.211      ;
; -0.564 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.207      ;
; -0.549 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.192      ;
; -0.547 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.190      ;
; -0.536 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.179      ;
; -0.527 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.170      ;
; -0.501 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.139      ; 6.147      ;
; -0.490 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.139      ; 6.136      ;
; -0.472 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.115      ;
; -0.467 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[4]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.110      ;
; -0.467 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[0]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.110      ;
; -0.467 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[1]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.110      ;
; -0.467 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[2]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.110      ;
; -0.467 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[3]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.110      ;
; -0.467 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[5]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.110      ;
; -0.467 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[7]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.110      ;
; -0.467 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[3] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[9]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.110      ;
; -0.463 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[3]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.106      ;
; -0.463 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[5]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.106      ;
; -0.463 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[7]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.106      ;
; -0.463 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[9]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.106      ;
; -0.463 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[4]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.106      ;
; -0.463 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[1]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.106      ;
; -0.463 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[2]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.106      ;
; -0.463 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[0]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.106      ;
; -0.462 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.105      ;
; -0.457 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.100      ;
; -0.453 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.139      ; 6.099      ;
; -0.451 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.132      ; 6.090      ;
; -0.451 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.132      ; 6.090      ;
; -0.451 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.094      ;
; -0.446 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.089      ;
; -0.443 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.086      ;
; -0.442 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.139      ; 6.088      ;
; -0.440 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.132      ; 6.079      ;
; -0.440 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.132      ; 6.079      ;
; -0.435 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.078      ;
; -0.431 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.135      ; 6.073      ;
; -0.426 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.139      ; 6.072      ;
; -0.420 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.135      ; 6.062      ;
; -0.412 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.055      ;
; -0.411 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.139      ; 6.057      ;
; -0.397 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.139      ; 6.043      ;
; -0.390 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[2] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.033      ;
; -0.387 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.030      ;
; -0.378 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.139      ; 6.024      ;
; -0.376 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.132      ; 6.015      ;
; -0.376 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.132      ; 6.015      ;
; -0.375 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; -0.034     ; 5.848      ;
; -0.372 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.015      ;
; -0.371 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.014      ;
; -0.366 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.139      ; 6.012      ;
; -0.363 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.139      ; 6.009      ;
; -0.363 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[9]  ; clock        ; clock       ; 5.500        ; 0.136      ; 6.006      ;
; -0.361 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.132      ; 6.000      ;
; -0.361 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.132      ; 6.000      ;
; -0.358 ; shiftReg:l0|reg[6][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.001      ;
; -0.358 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.136      ; 6.001      ;
; -0.356 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.136      ; 5.999      ;
; -0.356 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; 0.135      ; 5.998      ;
; -0.351 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[0]  ; clock        ; clock       ; 5.500        ; 0.136      ; 5.994      ;
; -0.349 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.139      ; 5.995      ;
; -0.347 ; shiftReg:l0|reg[7][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.132      ; 5.986      ;
; -0.347 ; shiftReg:l0|reg[6][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.132      ; 5.986      ;
; -0.347 ; shiftReg:l0|reg[6][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.136      ; 5.990      ;
; -0.344 ; shiftReg:l0|reg[8][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[11] ; clock        ; clock       ; 5.500        ; 0.139      ; 5.990      ;
; -0.342 ; shiftReg:l0|reg[6][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.136      ; 5.985      ;
; -0.342 ; shiftReg:l0|reg[9][5]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.139      ; 5.988      ;
; -0.341 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; 0.135      ; 5.983      ;
; -0.340 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.143      ; 5.990      ;
; -0.333 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[7]  ; clock        ; clock       ; 5.500        ; 0.136      ; 5.976      ;
; -0.332 ; shiftReg:l0|reg[5][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.132      ; 5.971      ;
; -0.331 ; shiftReg:l0|reg[9][5]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.139      ; 5.977      ;
; -0.331 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[0] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[8]  ; clock        ; clock       ; 5.500        ; -0.034     ; 5.804      ;
; -0.327 ; shiftReg:l0|reg[4][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[14] ; clock        ; clock       ; 5.500        ; 0.135      ; 5.969      ;
; -0.327 ; shiftReg:l0|reg[7][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.136      ; 5.970      ;
; -0.324 ; shiftReg:l0|reg[2][2]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.135      ; 5.966      ;
; -0.324 ; shiftReg:l0|reg[2][1]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.135      ; 5.966      ;
; -0.322 ; counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated|counter_reg_bit[1] ; LSTM_gate:u1|mac_pe:u0|fixed_adder:u1|sum[13] ; clock        ; clock       ; 5.500        ; -0.034     ; 5.795      ;
; -0.321 ; shiftReg:l0|reg[5][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[6]  ; clock        ; clock       ; 5.500        ; 0.132      ; 5.960      ;
; -0.320 ; shiftReg:l0|reg[4][6]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.132      ; 5.959      ;
; -0.318 ; shiftReg:l0|reg[3][9]                                                                   ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[10] ; clock        ; clock       ; 5.500        ; 0.139      ; 5.964      ;
; -0.317 ; shiftReg:l0|reg[8][10]                                                                  ; LSTM_gate:u2|mac_pe:u0|fixed_adder:u1|sum[12] ; clock        ; clock       ; 5.500        ; 0.135      ; 5.959      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                        ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; nReg:r1|Q[15]                                ; nReg:r1|Q[15]                                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LSTM_gate:u2|mac_pe:u1|fixed_adder:u1|sum[0] ; LSTM_gate:u2|mac_pe:u1|fixed_adder:u1|sum[0] ; clock        ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; nReg:r0|Q[15]                                ; nReg:r0|Q[15]                                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; LSTM_gate:u1|current_state.s_idl             ; LSTM_gate:u1|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; current_state.state_idle                     ; current_state.state_idle                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LSTM_gate:u2|current_state.s_idl             ; LSTM_gate:u2|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LSTM_gate:u0|current_state.s_idl             ; LSTM_gate:u0|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LSTM_gate:u3|current_state.s_idl             ; LSTM_gate:u3|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; current_state.state_gate                     ; current_state.state_gate                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; current_state.state_dense_a                  ; current_state.state_dense_b                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; mac_pe:u10|fixed_adder:u1|sum[8]             ; nReg:r10|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; LSTM_gate:u2|fixed_adder:u2|sum[1]           ; LSTM_gate:u2|nReg:r0|Q[1]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; fixed_adder:u17|sum[0]                       ; nReg:r17|Q[0]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; current_state.state_icmul                    ; current_state.state_icmul_s                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; fixed_adder:u19|sgn                          ; nReg:r19|Q[15]                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; fixed_adder:u19|sum[13]                      ; nReg:r19|Q[13]                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; fixed_adder:u19|sum[11]                      ; nReg:r19|Q[11]                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; fixed_adder:u19|sum[9]                       ; nReg:r19|Q[9]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; fixed_adder:u19|sum[8]                       ; nReg:r19|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; fixed_adder:u19|sum[5]                       ; nReg:r19|Q[5]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; mac_pe:u16|fixed_adder:u1|sum[14]            ; nReg:r16|Q[14]                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; current_state.state_supd                     ; current_state.state_supd_s                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; LSTM_gate:u2|fixed_adder:u2|sum[8]           ; LSTM_gate:u2|nReg:r0|Q[8]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; mac_pe:u10|fixed_adder:u1|sum[9]             ; nReg:r10|Q[9]                                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; LSTM_gate:u2|fixed_adder:u2|sum[3]           ; LSTM_gate:u2|nReg:r0|Q[3]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; mac_pe:u9|fixed_adder:u1|sum[8]              ; nReg:r9|Q[8]                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; mac_pe:u9|fixed_adder:u1|sum[6]              ; nReg:r9|Q[6]                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; mac_pe:u7|fixed_adder:u1|sum[1]              ; nReg:r6|Q[1]                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; LSTM_gate:u2|current_state.s_sum             ; LSTM_gate:u2|current_state.s_sav             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; shiftReg:l0|reg[7][12]                       ; shiftReg:l0|reg[8][12]                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; LSTM_gate:u1|current_state.s_sum             ; LSTM_gate:u1|current_state.s_sav             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; LSTM_gate:u1|current_state.s_idl             ; LSTM_gate:u1|current_state.s_mac             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; current_state.state_linear_e                 ; current_state.state_linear_f                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; fixed_adder:u19|sum[0]                       ; nReg:r19|Q[0]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; mac_pe:u16|fixed_adder:u1|sum[13]            ; nReg:r16|Q[13]                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; fixed_adder:u17|sum[13]                      ; nReg:r17|Q[13]                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; mac_pe:u16|fixed_adder:u1|sum[8]             ; nReg:r16|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; LSTM_gate:u0|current_state.s_sum             ; LSTM_gate:u0|current_state.s_sav             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; mac_pe:u10|fixed_adder:u1|sum[3]             ; nReg:r10|Q[3]                                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; mac_pe:u7|fixed_adder:u1|sum[0]              ; nReg:r6|Q[0]                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; mac_pe:u4|fixed_adder:u1|sum[6]              ; nReg:r2|Q[6]~_Duplicate_1                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; fixed_adder:u19|sum[14]                      ; nReg:r19|Q[14]                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; fixed_adder:u19|sum[10]                      ; nReg:r19|Q[10]                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; fixed_adder:u19|sum[3]                       ; nReg:r19|Q[3]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; mac_pe:u16|fixed_adder:u1|sum[3]             ; nReg:r16|Q[3]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; mac_pe:u16|fixed_adder:u1|sum[1]             ; nReg:r16|Q[1]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; mac_pe:u7|fixed_adder:u1|sum[3]              ; nReg:r6|Q[3]                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; fixed_adder:u17|sum[9]                       ; nReg:r17|Q[9]                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; mac_pe:u16|fixed_adder:u1|sum[5]             ; nReg:r16|Q[5]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; shiftReg:l0|reg[2][7]                        ; shiftReg:l0|reg[3][7]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[2][14]                       ; shiftReg:l0|reg[3][14]                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[3][14]                       ; shiftReg:l0|reg[4][14]                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][11]                       ; shiftReg:l0|reg[6][11]                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; shiftReg:l0|reg[5][8]                        ; shiftReg:l0|reg[6][8]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; shiftReg:l0|reg[6][14]                       ; shiftReg:l0|reg[7][14]                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[5][14]                       ; shiftReg:l0|reg[6][14]                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; shiftReg:l0|reg[3][6]                        ; shiftReg:l0|reg[4][6]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; shiftReg:l0|reg[2][0]                        ; shiftReg:l0|reg[3][0]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; current_state.state_cnt                      ; current_state.state_start                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; shiftReg:l0|reg[2][3]                        ; shiftReg:l0|reg[3][3]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; d_flip_flop:f1|q                             ; LSTM_gate:u2|current_state.s_mac             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.320      ;
; 0.200 ; shiftReg:l0|reg[5][12]                       ; shiftReg:l0|reg[6][12]                       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; LSTM_gate:u1|nReg:r1|Q[15]                   ; LSTM_gate:u1|fixed_adder:u2|sgn              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.321      ;
; 0.203 ; current_state.state_cnt                      ; current_state.state_dense_a                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.324      ;
; 0.203 ; d_flip_flop:f1|q                             ; d_flip_flop:f2|q                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.324      ;
; 0.208 ; d_flip_flop:f1|q                             ; LSTM_gate:u2|current_state.s_idl             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.329      ;
; 0.209 ; nReg:r2|Q[5]~_Duplicate_1                    ; mac_pe:u4|fixed_adder:u1|sum[4]              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.330      ;
; 0.211 ; current_state.state_reset                    ; current_state.state_idle                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.332      ;
; 0.217 ; current_state.state_load                     ; d_flip_flop:f0|q                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.338      ;
; 0.217 ; nReg:r6|Q[5]                                 ; mac_pe:u7|fixed_adder:u1|sum[4]              ; clock        ; clock       ; 0.000        ; 0.037      ; 0.338      ;
; 0.250 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[12]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.371      ;
; 0.252 ; fixed_adder:u19|sum[7]                       ; nReg:r19|Q[7]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; fixed_adder:u19|sum[1]                       ; nReg:r19|Q[1]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[7]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; mac_pe:u12|fixed_adder:u1|sum[10]            ; nReg:r12|Q[10]                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; mac_pe:u10|fixed_adder:u1|sum[0]             ; nReg:r10|Q[0]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; fixed_adder:u19|sum[12]                      ; nReg:r19|Q[12]                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; fixed_adder:u19|sum[6]                       ; nReg:r19|Q[6]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; mac_pe:u4|fixed_adder:u1|sum[5]              ; nReg:r2|Q[5]~_Duplicate_1                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[10]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; mac_pe:u12|fixed_adder:u1|sum[6]             ; nReg:r12|Q[6]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; mac_pe:u12|fixed_adder:u1|sum[1]             ; nReg:r12|Q[1]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; LSTM_gate:u3|current_state.s_idl             ; LSTM_gate:u3|current_state.s_mac             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; fixed_adder:u19|sum[4]                       ; nReg:r19|Q[4]                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[13]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; LSTM_gate:u2|current_state.s_sav             ; LSTM_gate:u2|nReg:r0|Q[4]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; mac_pe:u7|fixed_adder:u1|sum[8]              ; nReg:r6|Q[8]                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.376      ;
; 0.256 ; mac_pe:u10|fixed_adder:u1|sum[12]            ; nReg:r10|Q[12]                               ; clock        ; clock       ; 0.000        ; 0.038      ; 0.378      ;
; 0.257 ; LSTM_gate:u2|fixed_adder:u2|sum[6]           ; LSTM_gate:u2|nReg:r0|Q[6]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; fixed_adder:u17|sum[12]                      ; nReg:r17|Q[12]                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; LSTM_gate:u2|fixed_adder:u2|sum[11]          ; LSTM_gate:u2|nReg:r0|Q[11]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.379      ;
; 0.259 ; shiftReg:l0|reg[7][5]                        ; shiftReg:l0|reg[8][5]                        ; clock        ; clock       ; 0.000        ; 0.235      ; 0.578      ;
; 0.260 ; mac_pe:u7|fixed_adder:u1|sgn                 ; nReg:r6|Q[15]                                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.382      ;
; 0.262 ; LSTM_gate:u0|fixed_adder:u2|sum[8]           ; LSTM_gate:u0|nReg:r0|Q[8]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.383      ;
; 0.262 ; mac_pe:u15|fixed_adder:u1|sum[8]             ; nReg:r15|Q[8]                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.382      ;
; 0.262 ; mac_pe:u5|fixed_adder:u1|sum[1]              ; nReg:r3|Q[1]                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.382      ;
; 0.262 ; mac_pe:u7|fixed_adder:u1|sum[13]             ; nReg:r6|Q[13]                                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.384      ;
; 0.263 ; LSTM_gate:u0|fixed_adder:u2|sum[5]           ; LSTM_gate:u0|nReg:r0|Q[5]                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.263 ; shiftReg:l0|reg[2][8]                        ; shiftReg:l0|reg[3][8]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.384      ;
; 0.263 ; nReg:r3|Q[2]                                 ; mac_pe:u5|fixed_adder:u1|sum[1]              ; clock        ; clock       ; 0.000        ; 0.038      ; 0.385      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 3.586 ; current_state.state_reset        ; LSTM_gate:u1|current_state.s_sum ; clock        ; clock       ; 5.500        ; -0.043     ; 1.878      ;
; 3.586 ; current_state.state_reset        ; LSTM_gate:u1|current_state.s_sav ; clock        ; clock       ; 5.500        ; -0.043     ; 1.878      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[10]                    ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[5]                     ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[0]                     ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[11]                    ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[1]                     ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[2]                     ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[3]                     ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[4]                     ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[9]                     ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[14]                    ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[8]                     ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[13]                    ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[6]                     ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[12]                    ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.592 ; current_state.state_reset        ; nReg:r2|Q[7]                     ; clock        ; clock       ; 5.500        ; -0.101     ; 1.699      ;
; 3.594 ; current_state.state_reset        ; LSTM_gate:u0|current_state.s_sav ; clock        ; clock       ; 5.500        ; -0.045     ; 1.868      ;
; 3.594 ; current_state.state_reset        ; LSTM_gate:u0|current_state.s_sum ; clock        ; clock       ; 5.500        ; -0.045     ; 1.868      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[13]       ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[7]        ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[12]       ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[14]       ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[11]       ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[10]       ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[2]        ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[4]        ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[5]        ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[6]        ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.637 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[9]        ; clock        ; clock       ; 5.500        ; -0.054     ; 1.816      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[10]       ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[2]        ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[7]        ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[4]        ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[5]        ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[6]        ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[8]        ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[9]        ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[13]       ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[3]        ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[1]        ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[11]       ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[0]        ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.664 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u3|nReg:r0|Q[12]       ; clock        ; clock       ; 5.500        ; -0.048     ; 1.795      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[10]                    ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[5]                     ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[11]                    ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[12]                    ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[13]                    ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[14]                    ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[9]                     ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[8]                     ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[7]                     ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[6]                     ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[4]                     ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[3]                     ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[2]                     ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[1]                     ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.735 ; current_state.state_reset        ; nReg:r5|Q[0]                     ; clock        ; clock       ; 5.500        ; 0.042      ; 1.699      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[11]                    ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[5]                     ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[3]                     ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[6]                     ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[7]                     ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[9]                     ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[1]                     ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[4]                     ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[13]                    ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[12]                    ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[14]                    ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[8]                     ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[2]                     ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[0]                     ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.746 ; current_state.state_reset        ; nReg:r8|Q[10]                    ; clock        ; clock       ; 5.500        ; 0.054      ; 1.700      ;
; 3.785 ; current_state.state_reset        ; nReg:r13|Q[8]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; nReg:r14|Q[6]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; shiftReg:l0|reg[2][6]            ; clock        ; clock       ; 5.500        ; -0.045     ; 1.677      ;
; 3.785 ; current_state.state_reset        ; nReg:r14|Q[4]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; nReg:r13|Q[7]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; shiftReg:l0|reg[1][6]            ; clock        ; clock       ; 5.500        ; -0.045     ; 1.677      ;
; 3.785 ; current_state.state_reset        ; nReg:r13|Q[3]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; nReg:r14|Q[0]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; nReg:r13|Q[6]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; nReg:r13|Q[4]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; nReg:r13|Q[1]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; nReg:r11|Q[7]                    ; clock        ; clock       ; 5.500        ; -0.049     ; 1.673      ;
; 3.785 ; current_state.state_reset        ; nReg:r9|Q[8]                     ; clock        ; clock       ; 5.500        ; -0.054     ; 1.668      ;
; 3.785 ; current_state.state_reset        ; nReg:r14|Q[2]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; nReg:r14|Q[7]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; nReg:r9|Q[7]                     ; clock        ; clock       ; 5.500        ; -0.054     ; 1.668      ;
; 3.785 ; current_state.state_reset        ; nReg:r14|Q[1]                    ; clock        ; clock       ; 5.500        ; -0.053     ; 1.669      ;
; 3.785 ; current_state.state_reset        ; nReg:r12|Q[11]                   ; clock        ; clock       ; 5.500        ; -0.043     ; 1.679      ;
; 3.785 ; current_state.state_reset        ; shiftReg:l0|reg[7][0]            ; clock        ; clock       ; 5.500        ; -0.045     ; 1.677      ;
; 3.785 ; current_state.state_reset        ; shiftReg:l0|reg[3][7]            ; clock        ; clock       ; 5.500        ; -0.045     ; 1.677      ;
; 3.785 ; current_state.state_reset        ; nReg:r11|Q[8]                    ; clock        ; clock       ; 5.500        ; -0.049     ; 1.673      ;
; 3.785 ; current_state.state_reset        ; shiftReg:l0|reg[1][7]            ; clock        ; clock       ; 5.500        ; -0.045     ; 1.677      ;
; 3.785 ; current_state.state_reset        ; nReg:r12|Q[0]                    ; clock        ; clock       ; 5.500        ; -0.043     ; 1.679      ;
; 3.785 ; current_state.state_reset        ; nReg:r12|Q[13]                   ; clock        ; clock       ; 5.500        ; -0.046     ; 1.676      ;
; 3.785 ; current_state.state_reset        ; shiftReg:l0|reg[7][7]            ; clock        ; clock       ; 5.500        ; -0.045     ; 1.677      ;
; 3.785 ; current_state.state_reset        ; nReg:r11|Q[9]                    ; clock        ; clock       ; 5.500        ; -0.049     ; 1.673      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                       ;
+-------+----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.184 ; current_state.state_reset        ; shiftReg:l0|reg[0][13]     ; clock        ; clock       ; 0.000        ; 0.240      ; 1.508      ;
; 1.184 ; current_state.state_reset        ; shiftReg:l0|reg[4][13]     ; clock        ; clock       ; 0.000        ; 0.240      ; 1.508      ;
; 1.184 ; current_state.state_reset        ; shiftReg:l0|reg[1][3]      ; clock        ; clock       ; 0.000        ; 0.241      ; 1.509      ;
; 1.184 ; current_state.state_reset        ; shiftReg:l0|reg[0][3]      ; clock        ; clock       ; 0.000        ; 0.241      ; 1.509      ;
; 1.184 ; current_state.state_reset        ; shiftReg:l0|reg[7][13]     ; clock        ; clock       ; 0.000        ; 0.240      ; 1.508      ;
; 1.184 ; current_state.state_reset        ; shiftReg:l0|reg[5][13]     ; clock        ; clock       ; 0.000        ; 0.240      ; 1.508      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[4][15]     ; clock        ; clock       ; 0.000        ; 0.239      ; 1.513      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[0][6]      ; clock        ; clock       ; 0.000        ; 0.247      ; 1.521      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[5][0]      ; clock        ; clock       ; 0.000        ; 0.242      ; 1.516      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[0][7]      ; clock        ; clock       ; 0.000        ; 0.248      ; 1.522      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[8][4]      ; clock        ; clock       ; 0.000        ; 0.239      ; 1.513      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[0][15]     ; clock        ; clock       ; 0.000        ; 0.238      ; 1.512      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[2][15]     ; clock        ; clock       ; 0.000        ; 0.240      ; 1.514      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[0][12]     ; clock        ; clock       ; 0.000        ; 0.238      ; 1.512      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[7][4]      ; clock        ; clock       ; 0.000        ; 0.239      ; 1.513      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[0][14]     ; clock        ; clock       ; 0.000        ; 0.243      ; 1.517      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[0][11]     ; clock        ; clock       ; 0.000        ; 0.242      ; 1.516      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[0][5]      ; clock        ; clock       ; 0.000        ; 0.240      ; 1.514      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[0][2]      ; clock        ; clock       ; 0.000        ; 0.244      ; 1.518      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[0][0]      ; clock        ; clock       ; 0.000        ; 0.242      ; 1.516      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[0][4]      ; clock        ; clock       ; 0.000        ; 0.239      ; 1.513      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[1][5]      ; clock        ; clock       ; 0.000        ; 0.240      ; 1.514      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[8][5]      ; clock        ; clock       ; 0.000        ; 0.240      ; 1.514      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[1][11]     ; clock        ; clock       ; 0.000        ; 0.242      ; 1.516      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[2][5]      ; clock        ; clock       ; 0.000        ; 0.240      ; 1.514      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[2][11]     ; clock        ; clock       ; 0.000        ; 0.242      ; 1.516      ;
; 1.190 ; current_state.state_reset        ; shiftReg:l0|reg[3][11]     ; clock        ; clock       ; 0.000        ; 0.242      ; 1.516      ;
; 1.191 ; current_state.state_reset        ; shiftReg:l0|reg[8][15]     ; clock        ; clock       ; 0.000        ; 0.239      ; 1.514      ;
; 1.191 ; current_state.state_reset        ; shiftReg:l0|reg[0][8]      ; clock        ; clock       ; 0.000        ; 0.239      ; 1.514      ;
; 1.191 ; current_state.state_reset        ; shiftReg:l0|reg[1][9]      ; clock        ; clock       ; 0.000        ; 0.238      ; 1.513      ;
; 1.191 ; current_state.state_reset        ; shiftReg:l0|reg[0][9]      ; clock        ; clock       ; 0.000        ; 0.238      ; 1.513      ;
; 1.191 ; current_state.state_reset        ; shiftReg:l0|reg[5][9]      ; clock        ; clock       ; 0.000        ; 0.238      ; 1.513      ;
; 1.191 ; current_state.state_reset        ; shiftReg:l0|reg[2][10]     ; clock        ; clock       ; 0.000        ; 0.238      ; 1.513      ;
; 1.191 ; current_state.state_reset        ; shiftReg:l0|reg[0][10]     ; clock        ; clock       ; 0.000        ; 0.238      ; 1.513      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[15] ; clock        ; clock       ; 0.000        ; 0.054      ; 1.464      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[5]  ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[10] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[11] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.447      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[6]  ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.326 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.457      ;
; 1.331 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[13] ; clock        ; clock       ; 0.000        ; 0.048      ; 1.463      ;
; 1.331 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.048      ; 1.463      ;
; 1.331 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.048      ; 1.463      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[13] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[5]  ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.044      ; 1.460      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[6]  ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[10] ; clock        ; clock       ; 0.000        ; 0.044      ; 1.460      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[1]  ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.044      ; 1.460      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[9]  ; clock        ; clock       ; 0.000        ; 0.044      ; 1.460      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[9]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.455      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[6]  ; clock        ; clock       ; 0.000        ; 0.044      ; 1.460      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[0]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.455      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u1|nReg:r0|Q[2]  ; clock        ; clock       ; 0.000        ; 0.044      ; 1.460      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.047      ; 1.463      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[7]  ; clock        ; clock       ; 0.000        ; 0.047      ; 1.463      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[1]  ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[11] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[3]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[4]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[4]  ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[15] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.463      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[8]  ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[8]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.455      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.039      ; 1.455      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[2]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[14] ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[7]  ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[14] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[3]  ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[5]  ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[13] ; clock        ; clock       ; 0.000        ; 0.047      ; 1.463      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u2|nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.045      ; 1.461      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r1|Q[12] ; clock        ; clock       ; 0.000        ; 0.048      ; 1.464      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[12] ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[11] ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
; 1.332 ; LSTM_gate:u0|current_state.s_rst ; LSTM_gate:u0|nReg:r0|Q[10] ; clock        ; clock       ; 0.000        ; 0.046      ; 1.462      ;
+-------+----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.361   ; 0.185 ; 2.257    ; 1.184   ; 1.500               ;
;  clock           ; -5.361   ; 0.185 ; 2.257    ; 1.184   ; 1.500               ;
; Design-wide TNS  ; -890.089 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; -890.089 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 31762913 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 31762913 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 618      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 618      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; input[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; h_out[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_out[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sun May 12 13:37:38 2024
Info: Command: quartus_sta HLSTM_FIXED -c HLSTM_FIXED
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'SDC1.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.361            -890.089 clock 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clock 
Info (332146): Worst-case recovery slack is 2.257
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.257               0.000 clock 
Info (332146): Worst-case removal slack is 2.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.021               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.500               0.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.177            -621.342 clock 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clock 
Info (332146): Worst-case recovery slack is 2.591
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.591               0.000 clock 
Info (332146): Worst-case removal slack is 1.805
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.805               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.500               0.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.725
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.725             -14.199 clock 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clock 
Info (332146): Worst-case recovery slack is 3.586
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.586               0.000 clock 
Info (332146): Worst-case removal slack is 1.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.184               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.500               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4853 megabytes
    Info: Processing ended: Sun May 12 13:37:41 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


