/**********************************************************************************
**我们的FPGA开发网
**www.OurFPGA.com
**欢迎大家登陆网站，参与FPGA及各类电子技术讨论，参加学习小组，下载各类免费学习教程
*****************文件信息**********************************************************
**创建者：     victor.fang
**创建日期：   2009.06.23
**版本号：     version 0.1
**功能描述：   蜂鸣器输出报警声实验
**********************************************************************************/



module	beep(clk,beep);					//模块名称beep		
input	clk;							//系统时钟48MHz	
output	beep;							//蜂鸣器输出端				
reg beep_r;								//寄存器
reg[27:0]count;

assign beep = beep_r;					//脉冲输出

always@(posedge clk)
begin
	count <= count + 1'b1;
end

always @(count[9])
begin
	beep_r = !(count[13]&count[24]&count[27]);
end

endmodule