### 第三章：邏輯綜合與優化

#### 3.1 二元決策圖（BDD）  
- **BDD 的定義與結構**  
  - **基本概念**：二元決策圖是一種壓縮布爾函數的圖形結構，通過分支節點和終端節點表示邏輯表達式的所有可能解。  
  - **有序與化簡**：有序化（Ordered）和規則化（Reduced）的 BDD（簡稱 ROBDD）是 EDA 中應用最廣的變體，可顯著減少冗餘節點。  

- **BDD 的構造與操作**  
  - **構造方法**：從布爾函數構造初始 BDD，通過變量順序優化壓縮結果。  
  - **基本操作**：布爾操作（如 AND、OR、NOT）、等價檢查和代數化簡。  
  - **實例應用**：在電路等價檢查、故障模擬和設計驗證中具有重要作用。

- **BDD 的優化與挑戰**  
  - **優化技術**：選擇最佳變量順序以降低節點數量。  
  - **挑戰**：對於高複雜度函數，BDD 節點可能呈指數增長。  

#### 3.2 布爾代數簡化  
- **基本理論**  
  - **布爾函數的最小化目標**：簡化邏輯表達式以降低電路的面積與功耗。  
  - **基本定律**：吸收律、分配律、德摩根定律。  

- **經典簡化算法**  
  - **Karnaugh 圖（K-map）**  
    - 視覺化工具，用於簡化最多包含 6 個變量的布爾函數。  
    - 適合小型電路的快速優化。  
  - **Quine-McCluskey 法**  
    - 基於表格的最小化算法，適合中型邏輯函數。  
    - 提供全局最優解但計算成本較高。  

- **現代簡化技術**  
  - **啟發式算法**：應用於大規模邏輯表達式的近似最小化，例如 Espresso 演算法。  
  - **SAT 求解器**：基於可滿足性問題（SAT）的邏輯化簡方法，可處理更多邏輯約束條件。  

#### 3.3 多層與單層邏輯網表優化  
- **單層邏輯網表**  
  - **特性與優化目標**：所有邏輯閘都在單層中，目標是最小化電路面積與信號延遲。  
  - **優化方法**：通過布爾代數簡化和邏輯共享，減少重複子表達式。  
  - **應用場景**：適合於高速電路或標準單元庫設計。  

- **多層邏輯網表**  
  - **特性與優化目標**：邏輯表達式分為多個層次，適合更複雜的設計場景。  
  - **優化技術**：  
    - **重結構化**：將電路重新分解為高效的子模塊。  
    - **緩衝插入**：在信號路徑中插入緩衝器以平衡延遲。  
    - **邏輯壓縮**：合併冗餘模塊以減少層數。  
  - **應用場景**：用於減少長信號路徑或適應功耗/性能平衡需求的電路設計。

---

本章著重介紹邏輯綜合與優化的核心理論與方法，並提供從理論到實踐的完整視角，為後續的佈局與布線奠定堅實基礎。