# Projetos-RiscV---System-Verilog
Alguns projetos que desenvolvi como parte da disciplina de Arquitetura de Sistemas Digitais elaborados.
# Sprints 1 a 9 
 # Sprint 1: Implemente um MUX 2x1 de 8bits
 # Sprint 2 : Decodificador 7 seg, Clock e Contador
 # Sprint 3 : Banco de Registrador 8 bits
 # Sprint 4 : ULA
 # Sprint 5 : Unidade de Controle
 # Sprint 6 : Memoria RAM
 # Sprint 7 : Criação de Instr Desvio Beq Bne
 # Sprint 8 : Entrada e Saida Paralela 
 # Sprint 9 : Programação em Assembly

# Lembrando que todos os laboratorios seguem uma logica para facilitação do aprendizado!
