行政院國家科學委員會補助專題研究計畫 ■成果報告   □期中進度報告 
 
低硬體成本抗雜訊 CMOS數位電路設計(II) 
 
 
計畫類別：■個別型計畫   □整合型計畫 
計畫編號：NSC99-2221-E-182-63 
執行期間： 99年 08月 01日至 100年 07月 31日 
 
執行機構及系所：長庚大學 電機工程學系 
 
計畫主持人：魏一勤 
計畫參與人員：沈業智, 張均維, 陳政昌, 楊詠順¸陳羿廷 
 
 
 
成果報告類型(依經費核定清單規定繳交)：■精簡報告  □完整報告 
 
本計畫除繳交成果報告外，另須繳交以下出國心得報告： 
□赴國外出差或研習心得報告 
□赴大陸地區出差或研習心得報告 
□出席國際學術會議心得報告 
□國際合作研究計畫國外研究報告 
 
 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            ■涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
 
中   華   民   國   100 年  10  月  28  日 
 
所以，我們將以馬可夫亂數場理論為基礎，進行設計並實現以機率為基礎的抗雜訊電路。 
  動態 CMOS電路方面，因為電路實現時只需一般靜態 CMOS電路約一半的電晶體數，具有運
算快且面積較小的優點，因此常被應用在高速、高性能的系統中，但是動態電路是使用雜散電容來
儲存電荷，在求值相位(evaluation phase)時會有浮接的情形發生，以致於動態電路本身非常容易受
到雜訊的干擾，本身的抗雜訊能力較差。在靜態電路中，雜訊干擾僅會產生一個突波(glitch)；但是
在動態電路中，當電容上的電荷受雜訊干擾而損失，將造成運算上的錯誤，如圖二[15]。所以在求
值相位時，如何防止電荷不受雜訊干擾，是動態電路設計所必須面對的主要問題。 
 
 Under Noise Interference  
Dynamic Circuit Under 
Noise Interference
  
 
 Vnoise-Peak=0.6V        
         
       
         
 (Noise only lead to glitch )   
 (Noise lead to function error )   
VN   
Cout
 
(b)  
VCLK  
VCLK  
VN   
Cout  
(a)
Vnoise-Peak=0.8V
Vnoise-Peak=1.0V
Vnoise-Peak=1.2V
Vnoise-Peak=0.6V
Vnoise-Peak=0.8V
Vnoise-Peak=1.0V
Vnoise-Peak=1.2V
Out
Out
 
圖二 雜訊對靜態和動態電路影響圖 (a) 靜態電路, (b) 動態電路. [15] 
二、 研究目的 
在靜態CMOS電路方面，過去抗雜訊電路技術由Direct-Mapping MRF[14]電路開始，擁有高抗
雜訊能力的優點，但缺點是增加過多的電晶體數目，成本過高不宜於晶片中實現，後來陸續提出
Master-and-Slave MRF[11][12]技術，改進Direct-Mapping MRF[14]技術，達成大幅降低電晶體使用
數目，但抗雜訊能力也被削弱，本計畫將提出H-Tree平衡式的邏輯電路[30]，根據Master-and-Slave 
MRF電路架構，結合H-Tree的邏輯電路合併技術[30]，擁有Direct-Mapping MRF技術高抗雜訊的優
點，但克服Direct-Mapping MRF電晶體呈指數型增加、電路複雜度高的缺點；也比Master-and-Slave 
MRF[11][12]技術使用更少的電晶體，但抗雜訊的效能更好。最後我們將H-Tree平衡式馬可夫亂數
場抗雜訊電路架構，用來實現16 位元前瞻進位加法器(Carry Look-ahead Adder)上，使用TSMC 90nm
製程製造，在輸入不同信噪比(Signal-to-Noise Ratio, SNR)雜訊干擾情形下，進行我們所設計的
H-Tree電路與Master-and-Slave MRF、和CMOS電路的抗雜訊以及晶片效能分析。 
在動態 CMOS 電路方面，也有許多抗雜訊動態電路的設計方法在近幾年相繼被提出：一種方
法是在求值期間提供另一充電路徑，直接避免動態浮接的現象發生[25]-[28]，優點是電路結構較簡
單，但缺點是抗雜訊能力的效果有限，且充電路徑和放電路徑會有訊號爭搶(signal contention)的情
形發生；另一種方法是提升 pull-down network的源極電位(source voltage)技術[17]-[24]，最簡單的
方法是使用有回饋裝置的 nMOS pull-up電路技術來提升電壓源，缺點是抗雜訊裝置很容易就被雜
訊給破壞；接著有人提出 Mirror技術[21]，解決 nMOS pull-up技術的缺點，但缺點是電晶體增加
一倍，延遲時間也大大增加；Twin-transistor技術[23]是另一個解決方案，雖有降低設計成本的優點，
但電路架構仍存在因雜訊的發生遭到破壞的可能，仍然有改善空間。 
為解決提升 pull down network 源極電位技術易受雜訊破壞的缺點，隔離式動態抗雜訊技術
體易受雜訊破壞，是其待改進的缺點；另一類方法是在求值相位提供另一充電路徑，直接避免動態
浮接的現象發生[25]-[28]。其優點是架構簡單，電路複雜度較低，但是在 pull-down 網路導通放電
時，浮動節點必須跟著放電，抗雜訊機制無法即時關閉而持續對浮動節點充電，造成訊號爭搶的情
形發生，以至操作速度和抗雜訊能力無法兩全。 
2.2 隔離式動態抗雜訊技術[13] 
 文獻[13] Isolated Noise Tolerant (INT) 技術擁有雜訊隔離機制來保護抗雜訊機制，能夠保護抗
雜訊電晶體不易受雜訊的影響，如圖三(a)[13]。由MNT2、MNT4和MNT6、MNT8分別對二輸入
訊號 A和 B形成一獨立的保護機制。在預充電相位，會對抗雜訊電晶體的閘極電壓 VG1、VG2充
電，隨著時脈訊號切換到求值相位，電路產生浮動節點，當雜訊干擾時會啟動雜訊隔離機制，此時
抗雜訊電晶體閘極電壓 VG1、VG2 會與原充電路徑分隔，所以不會受到雜訊干擾的影響，電路的
抗雜訊能力便得以維持，如圖三(b)[13]。MNT3和MNT7則透過輸出訊號的轉換，提供 VG1、VG2
放電路徑以關閉抗雜訊功能，減少功率消耗。INT的設計在 Twin-transistor技術的基礎上，再增加
一個隔離雜訊架構來獨立保護抗雜訊電晶體的閘極電壓，即使是雜訊干擾嚴重的情況下，pull-down
網路的源極仍可維持在高電位，因此有相當良好的抗雜訊能力。但隨著時脈訊號的快速切換，INT
技術會對抗雜訊電晶體閘極電壓過度充電的情況；而且在輸入訊號在做切換時，會有額外漏電的問
題，將會有訊號爭搶和功率消耗的問題發生。 
 
                         (a)                    (b) 
圖三、(a) INT電路圖, (b) INT技術之抗雜訊示意圖[13] 
2.3 新式避免動態浮接之設計[29] 
   避免動態浮接的抗雜訊方法中，額外的充電路徑將造成訊號爭搶的發生；因此，減少訊號爭搶
的情形發生，降低操作速度延遲是這一類設計最重要的研究目標。現有的文獻中，XOR-NT技術[29]
透過一個簡單的邏輯元件，連接於時脈訊號、浮動節點和回授 keeper 之間，如圖四。預充電相位
下，浮動節點同為低電位時，啟動回朔 keeper 來加快電路的運算，當浮動節點充電到高電位，回
朔 keeper 會關閉以減少功率消耗。求值相位時，浮動節點同時脈訊號為高電位，啟動回朔 keeper
來提升抗雜訊能力，且在電路未受雜訊影響正常操作時，浮動節點放電至低電位的同時也能關閉回
朔 keeper，減少訊號爭搶的情況。XOR-NT有著能適度調節抗雜訊的時機，將充電路徑和 pull-down
網路放電時機分開的優點，同時滿足低功率消耗、操作速度和抗雜訊能力上的設計需求。 
計方法，可以使5-input AND的MRF簡化到只需要48顆和46顆CMOS，且電晶體數目僅會隨邏輯電
路輸入數目增加而呈線性成長；使用H-Tree MRF的方式，電晶體數目同樣僅會隨邏輯電路輸入數
目增加而呈線性成長，且電晶體數目會比Master-and-Slave MRF的方式減少 28.5%，在
MRF_NAND、MRF_OR以及MRF_NOR也有相同的改進效果。 
 
圖五、MRF理論映射到CMOS邏輯電路中以提昇電路抗雜訊能力。(a) Master-and-Slave MRF_AND邏輯閘電
路 (b)H-Tree MRF_AND邏輯閘電路 (c)在MRF 網路上面進行局部化簡 (d)H-Tree MRF網路化簡 
表一 各種不同輸入數目MRF_AND的電晶體數量比較 
Bench Circuit Direct-Mapping 
MRF[14] 
Cost-effective 
MRF[16] 
Master-and-Slave 
MRF[11],[12] 
H-Tree 
MRF 
2-inputAND 
3-inputAND 
4-inputAND 
5-inputAND 
60 
144 
352 
832 
28 
36 
44 
48 
28 
34 
40 
46 
20 
26 
32 
38 
以馬可夫亂數場理論為基礎所設計的運算電路本身具有非常優越的抗雜訊能力；然而，在考慮
晶片面積以及電路複雜度的情形下，勢必會犧牲抗雜訊的能力，所以我們將模擬 H-Tree MRF在 16
位元前瞻進位加法器，是否仍維持很好的抗雜訊能力，同時對 Master-and-Slave MRF 以及 CMOS
電路進行效能分析。將所有基礎的 H-Tree MRF邏輯運算模組實現於各次馬可夫亂數場網路中，像
是 MRF_NAND、MRF_AND、MRF_NOR、MRF_OR、MRF_XOR 以及 MRF_XNOR 電路，再使
用四個 4位元加法器串接的 16位元前瞻進位加法器邏輯算術電路，(圖六)4位元加法器H-Tree MRF
電路架構圖。由於每一個 H-Tree MRF單位模組電路僅實現於MRF次網路中，因此電路的抗雜訊
能力可以獲得提升，且整體電路的電路複雜度以及功率消耗都可以獲得改善。將 4位元的前瞻進位
加法器在不同電路下進行 transistor、power、delay和 dB值比較，由於超過 25dB就算是正常的訊
號，所以我們將超過 25dB以上的訊號就表示為 25dB可以從表二數據中看到，H-Tree還是具有良
好的抗雜訊能力，並且 power和 delay也比Master-and-Slave MRF還要來的小。 
然會是無雜訊干擾的訊號。 
TSPC-NT電路預充電期間 A有一正常訊號輸入，到了求值狀態時，CLK啟動 TSPC-NT的隔
離功能而關閉電晶體M，正確的訊號會被儲存在 AA點後，電晶體Ｎ也會關閉。若雜訊訊號輸入 A
產生雜訊的同時，有了 TSPC-NT 的隔離功能保護，AA 點的訊號將不會受到雜訊的影響，仍會維
持正確輸出訊號。因此不需額外提供充電路徑來抑制雜訊，解決先前電路為了抑制雜訊影響而產生
的訊號爭搶問題，也減少 power的損失，良好的抗雜訊能力亦可獲得保持。 
然後我們選用 4-bits Manchester加法器(圖十)做模擬，將 TSPC-NT電路應用於其上，以確定實
際應用中邏輯值能正常執行，再組合成 16-bits Manchester加法器，採用 TSMC 90nm CMOS 製程
模擬，並與各種抗雜訊技術效能做比較，利用 noise immunity curves(NICs)來比較各種技術的抗雜
訊能力，橫軸為 noise duration，縱軸為 noise amplitude，而 NIC曲線較高者代表有較好的抗雜訊能
力(圖十四)，可看出 TSPC-NT電路技術有最好的效能。 
 
圖七、以 TSPC為為基礎設計阻斷雜訊訊號傳遞路徑之抗雜訊動態電路技術 
   
圖八、TSPC-NT電路抗雜訊情形 
雖然電晶體數目最少為1136顆，但是抗雜訊能力是非常低的；H-Tree MRF的抗雜訊能力都可為維
持在25dB；Master-and-Slave抗雜訊能力有限，在輸入SNR=4.5dB，輸出SNR的dB值才會達到25dB。
圖十二為16-bit CLA的H-Tree MRF、Master-and-Slave MRF和CMOS電路的佈局平面圖，總晶片大
小為983.98 um*578.14 um，電晶體總數7966顆。本計畫研究設計H型平衡式的邏輯電路合併技術，
搭配跨區合併的馬可夫亂數場(Markov Random Field, MRF)簡化技術來降低設計複雜度至傳統
CMOS設計，進而實現具有優越抗雜訊能力的晶片，使電路能操作在低電壓與低信噪比的環境下。
在台積電90nm製程中，以16位元前瞻進位加法器證實，我們設計的H-Tree MRF電路比起
Master-and-slave MRF電路，硬體面積節省22%，抗雜訊能力從18.1dB提升到24.8dB。 
 
 
圖十一、16bit CLA的H-Tree MRF、Master-and-Slave MRF和CMOS電路中在SNR=2~5dB時，輸出SNR的模
擬結果 
表三 16-bit CLA各晶片規格性能比較表 
Design(16-bit) H-Tree MRF_CLA 
Master-and-Slave 
MRF_CLA [51] CMOS_CLA
Process TSMC 90nm 
VDD 1.2V 
Area 17172 um2 22000 um2 9345 um2 
Transistor 2528 3360 1136 
Delay 
(10-10s) 
Pre-sim 22.9 27.1 12 
Post-sim 38.4 40.4 15.9 
Power 
(μW) 
Pre-sim 28.44 44.1 13.5 
Post-sim 50.02 65.06 21.82 
Output SNR  
@  
Various Input 
SNR 
2 dB 24.8dB 18.1dB 8.9dB 
2.5dB 25dB 20.1dB 9.7dB 
3 dB 25dB 22.5dB 12.1dB 
3.5dB 25dB 24.1dB 13.7dB 
4 dB 25dB 24.9dB 16.1dB 
4.5dB 25dB 25dB 18.6dB 
5 dB 25dB 25dB 21.6dB 
表四 效能比較表 
PreDriver
Pr
eD
riv
er
Buffer Buffer Buffer Buffer
TSPC-NT XOR-NT
1081.74 μm
56
9.
18
 μm
206.4 μm
15
9.
2 
μm
15
9.
2 
μm
206.4 μm
 
圖十四、 16-bit pipeline Manchester加法器電路圖 
 
 
 
 
 
 
 
 
 
  
Process TSMC 90nm 
Supply Voltage 1.2V 
Clock Frequency 200MHz 
Design Type Domino XOR-0.5X XOR-1X XOR-2X XOR-3X XOR-4X TSPC-NT
Transistor Count 2968 3108 3108 3108 3108 3108 3284 
Pre-Layout Simulation 
ANTE(ns·V2) 0.74 3.32 4.64 6.5 8.81 13.16 15.84 
ANTE Enhancement  4.43X 6.2X 8.71X 11.76X 17.57X 21.14X 
Delay(ps) 228 237 237 237 239 241 237 
Power(mW) 0.492 0.699 0.701 0.712 0.726 0.749 0.654 
PDP(mW·ps) 112 165 166 166 173 181 155 
Post-Layout Simulation 
ANTE(ns·V2)   4.64    15.84 
Delay(ps)   239    241 
Power(mW)   0.709    0.66 
PDP(mW·ps)   169    159 
參考文獻 
[1] B. Davari, R. H. Dennard and G. G. Shahidi, “CMOS Scaling for High Performance and Low 
Power-The Next ten Years,” in Proceedings of IEEE, vol. 83, pp. 595-606, Apr. 1995. 
[2] J. M. Daga and D. Auvergne, “A Comprehensive Delay Macro Modeling for Submicrometer CMOS 
logics,” IEEE Journal of Solid-State Circuits, vol. 34, pp. 42-55, Jan. 1999. 
[3] P. P. Sotiriadis, V. Tarokh and A. Chandrakasan, “Energy Reduction in VLSI Computation Modules: 
An Information-Theoretic Approach,” IEEE Transactions on Information Theory, vol. 49, pp. 
790-808, 2003. 
[4] S. D. Vusser, J. Genoe and P. Heremans, “Influence of Transistor Parameters on The Noise Margin 
of Organic Digital Circuits,” IEEE Transactions on Electron Devices, vol. 53, pp. 601-610, Apr. 
2006.  
[5] G. Blakiewicz, “Active Suppression of Substrate Noise in CMOS Integrated Circuits,” IEEE 
International Conference on Mixed Design of Integrated Circuits and Systems, MIXDES '07., pp. 
219-224, Aug. 2007. 
[6] E. Mensink, D. Schinkel, E.A.M. Klumperink, E. van Tuijl and B. Nauta, “Optimal Positions of 
Twists in Global on-chip Differential Interconnects,” IEEE Transactions on VLSI Systems, vol. 15, 
pp. 438-446, Apr. 2007. 
[7] K. Weidong, Z. Peiyi, J. S. Yuan and R. F. DeMara, “Design of Asynchronous Circuits for High Soft 
Error Tolerance in Deep Submicrometer CMOS Circuits,” IEEE Transactions on VLSI Systems, pp. 
410-422, 2010. 
[8] Y. Cui, G. Niu, A. Rezvani1 and S. S. Taylor, “Measurement and Modeling of Drain Current Thermal 
Noise to Shot Noise Ratio in 90nm CMOS,” IEEE Topical Meeting on Silicon Monolithic Integrated 
Circuits in RF Systems, pp. 118-121, 2008. 
[9] D. Suzuki, T. Endoh and T. Hanyu, “TMR-Logic-Based LUT for Quickly Wake-Up FPGA,” 51st 
Midwest Symposium on Circuits and Systems, pp. 326-329, 2008. 
[10] S. Z. Li. Markov Random Field Modeling in Computer Vision. Springer, 1995. 
[11] I. C. Wey, Y. G. Chen, C. Yu, J. Chen and A. Y. Wu, “Design and Implementation of Cost-Effective 
Probabilistic-Based Noise Tolerant VLSI Circuits,” IEEE Transactions on Circuits and Systems I: 
Regular Papers, vol. 56, no. 11, pp. 2411-2424, Nov. 2009. 
[12] I. C. Wey, Y. G. Chen, C. H. Yu, J. Chen, and A. Y. Wu, “A 0.13μm Hardware-Efficient 
Probabilistic-Based Noise-Tolerant Circuit Design and Implementation with 24.5dB 
Noise-Immunity Improvement ,” in Proceeding IEEE Asian Solid-State Circuits Conferences , pp. 
316-319 Nov. 2007. 
[13] I. C. Wey, Y. G. Chen, and A. Y. Wu, “Design and Analysis of Isolated Noise-Tolerant (INT) 
Technique in Dynamic CMOS Circuits,” IEEE Transactions on Circuits and System II, vol. 16, pp. 
1708-1712, Dec. 2008. 
[14] I. C. Wey, Y. G. Chen, C. H. Yu, J. Chen and A. Y. Wu, “A 0.18μm Probabilistic-Based 
Noise-Tolerate Circuit Design and Implementation with 28.7dB Noise-Immunity Improvement,” in 
Proceeding IEEE Asian Solid-State Circuits Conference, pp. 291-294, Nov. 2006. 
[15] Y. G. Chen, I. C. Wey, A. Y. Wu, “A New Noise-Tolerant Dynamic Circuit Design with Enhanced 
PDP Performance under Low SNR Environment,’’ IEEE Asia Conference of Solid-State Circuits, 
pp.295-298, Nov. 2006. 
[16] K. Nepal, R. I. Bahar, J. Mundy, W. R. Patterson, and A. Zaslavsky, “Optimizing noise immune 
nanoscale circuits using principles of Markov random fields,” in Proceeding of Great Lakes 
Symposium on VLSI, pp. 149-152, Apr. 2006. 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/11/26
國科會補助計畫
計畫名稱: 低硬體成本抗雜訊CMOS數位電路設計(II)
計畫主持人: 魏一勤
計畫編號: 99-2221-E-182-063- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
晶片實現: 
1. 製程名稱：TSMC 90nm 製程下線, 晶片編號：TN90RF-98C-14, 晶片名稱：
以 H-Tree 為基礎之低硬體成本高抗雜訊能力馬可夫亂數場抗雜訊電路。 
2. 製程名稱：TSMC 90nm 製程下線, 晶片編號：TN90RF-99B-34, 晶片名稱：
以真單向時脈邏輯為基礎之抗雜訊電路。 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
