// Generated by CIRCT firtool-1.114.1
module p_Adder_Dep_1(
  input        io_sign_0,
               io_sign_1,
               io_sign_2,
               io_sign_3,
               io_sign_4,
               io_sign_5,
               io_sign_6,
               io_sign_7,
               io_sign_8,
               io_sign_9,
               io_sign_10,
               io_sign_11,
               io_sign_12,
               io_sign_13,
               io_sign_14,
               io_sign_15,
               io_sign_16,
               io_sign_17,
               io_sign_18,
               io_sign_19,
               io_sign_20,
               io_sign_21,
               io_sign_22,
               io_sign_23,
               io_sign_24,
               io_sign_25,
               io_sign_26,
               io_sign_27,
               io_sign_28,
               io_sign_29,
               io_sign_30,
               io_sign_31,
  input  [7:0] io_mantissa_0,
               io_mantissa_1,
               io_mantissa_2,
               io_mantissa_3,
               io_mantissa_4,
               io_mantissa_5,
               io_mantissa_6,
               io_mantissa_7,
               io_mantissa_8,
               io_mantissa_9,
               io_mantissa_10,
               io_mantissa_11,
               io_mantissa_12,
               io_mantissa_13,
               io_mantissa_14,
               io_mantissa_15,
               io_mantissa_16,
               io_mantissa_17,
               io_mantissa_18,
               io_mantissa_19,
               io_mantissa_20,
               io_mantissa_21,
               io_mantissa_22,
               io_mantissa_23,
               io_mantissa_24,
               io_mantissa_25,
               io_mantissa_26,
               io_mantissa_27,
               io_mantissa_28,
               io_mantissa_29,
               io_mantissa_30,
               io_mantissa_31,
  output [9:0] io_out_0,
               io_out_1,
               io_out_2,
               io_out_3,
               io_out_4,
               io_out_5,
               io_out_6,
               io_out_7,
               io_out_8,
               io_out_9,
               io_out_10,
               io_out_11,
               io_out_12,
               io_out_13,
               io_out_14,
               io_out_15
);

  wire [8:0] a_sint = io_sign_0 ? 9'h0 - {1'h0, io_mantissa_0} : {1'h0, io_mantissa_0};
  wire [8:0] b_sint = io_sign_1 ? 9'h0 - {1'h0, io_mantissa_1} : {1'h0, io_mantissa_1};
  wire [8:0] a_sint_1 = io_sign_2 ? 9'h0 - {1'h0, io_mantissa_2} : {1'h0, io_mantissa_2};
  wire [8:0] b_sint_1 = io_sign_3 ? 9'h0 - {1'h0, io_mantissa_3} : {1'h0, io_mantissa_3};
  wire [8:0] a_sint_2 = io_sign_4 ? 9'h0 - {1'h0, io_mantissa_4} : {1'h0, io_mantissa_4};
  wire [8:0] b_sint_2 = io_sign_5 ? 9'h0 - {1'h0, io_mantissa_5} : {1'h0, io_mantissa_5};
  wire [8:0] a_sint_3 = io_sign_6 ? 9'h0 - {1'h0, io_mantissa_6} : {1'h0, io_mantissa_6};
  wire [8:0] b_sint_3 = io_sign_7 ? 9'h0 - {1'h0, io_mantissa_7} : {1'h0, io_mantissa_7};
  wire [8:0] a_sint_4 = io_sign_8 ? 9'h0 - {1'h0, io_mantissa_8} : {1'h0, io_mantissa_8};
  wire [8:0] b_sint_4 = io_sign_9 ? 9'h0 - {1'h0, io_mantissa_9} : {1'h0, io_mantissa_9};
  wire [8:0] a_sint_5 =
    io_sign_10 ? 9'h0 - {1'h0, io_mantissa_10} : {1'h0, io_mantissa_10};
  wire [8:0] b_sint_5 =
    io_sign_11 ? 9'h0 - {1'h0, io_mantissa_11} : {1'h0, io_mantissa_11};
  wire [8:0] a_sint_6 =
    io_sign_12 ? 9'h0 - {1'h0, io_mantissa_12} : {1'h0, io_mantissa_12};
  wire [8:0] b_sint_6 =
    io_sign_13 ? 9'h0 - {1'h0, io_mantissa_13} : {1'h0, io_mantissa_13};
  wire [8:0] a_sint_7 =
    io_sign_14 ? 9'h0 - {1'h0, io_mantissa_14} : {1'h0, io_mantissa_14};
  wire [8:0] b_sint_7 =
    io_sign_15 ? 9'h0 - {1'h0, io_mantissa_15} : {1'h0, io_mantissa_15};
  wire [8:0] a_sint_8 =
    io_sign_16 ? 9'h0 - {1'h0, io_mantissa_16} : {1'h0, io_mantissa_16};
  wire [8:0] b_sint_8 =
    io_sign_17 ? 9'h0 - {1'h0, io_mantissa_17} : {1'h0, io_mantissa_17};
  wire [8:0] a_sint_9 =
    io_sign_18 ? 9'h0 - {1'h0, io_mantissa_18} : {1'h0, io_mantissa_18};
  wire [8:0] b_sint_9 =
    io_sign_19 ? 9'h0 - {1'h0, io_mantissa_19} : {1'h0, io_mantissa_19};
  wire [8:0] a_sint_10 =
    io_sign_20 ? 9'h0 - {1'h0, io_mantissa_20} : {1'h0, io_mantissa_20};
  wire [8:0] b_sint_10 =
    io_sign_21 ? 9'h0 - {1'h0, io_mantissa_21} : {1'h0, io_mantissa_21};
  wire [8:0] a_sint_11 =
    io_sign_22 ? 9'h0 - {1'h0, io_mantissa_22} : {1'h0, io_mantissa_22};
  wire [8:0] b_sint_11 =
    io_sign_23 ? 9'h0 - {1'h0, io_mantissa_23} : {1'h0, io_mantissa_23};
  wire [8:0] a_sint_12 =
    io_sign_24 ? 9'h0 - {1'h0, io_mantissa_24} : {1'h0, io_mantissa_24};
  wire [8:0] b_sint_12 =
    io_sign_25 ? 9'h0 - {1'h0, io_mantissa_25} : {1'h0, io_mantissa_25};
  wire [8:0] a_sint_13 =
    io_sign_26 ? 9'h0 - {1'h0, io_mantissa_26} : {1'h0, io_mantissa_26};
  wire [8:0] b_sint_13 =
    io_sign_27 ? 9'h0 - {1'h0, io_mantissa_27} : {1'h0, io_mantissa_27};
  wire [8:0] a_sint_14 =
    io_sign_28 ? 9'h0 - {1'h0, io_mantissa_28} : {1'h0, io_mantissa_28};
  wire [8:0] b_sint_14 =
    io_sign_29 ? 9'h0 - {1'h0, io_mantissa_29} : {1'h0, io_mantissa_29};
  wire [8:0] a_sint_15 =
    io_sign_30 ? 9'h0 - {1'h0, io_mantissa_30} : {1'h0, io_mantissa_30};
  wire [8:0] b_sint_15 =
    io_sign_31 ? 9'h0 - {1'h0, io_mantissa_31} : {1'h0, io_mantissa_31};
  assign io_out_0 = {a_sint[8], a_sint} + {b_sint[8], b_sint};
  assign io_out_1 = {a_sint_1[8], a_sint_1} + {b_sint_1[8], b_sint_1};
  assign io_out_2 = {a_sint_2[8], a_sint_2} + {b_sint_2[8], b_sint_2};
  assign io_out_3 = {a_sint_3[8], a_sint_3} + {b_sint_3[8], b_sint_3};
  assign io_out_4 = {a_sint_4[8], a_sint_4} + {b_sint_4[8], b_sint_4};
  assign io_out_5 = {a_sint_5[8], a_sint_5} + {b_sint_5[8], b_sint_5};
  assign io_out_6 = {a_sint_6[8], a_sint_6} + {b_sint_6[8], b_sint_6};
  assign io_out_7 = {a_sint_7[8], a_sint_7} + {b_sint_7[8], b_sint_7};
  assign io_out_8 = {a_sint_8[8], a_sint_8} + {b_sint_8[8], b_sint_8};
  assign io_out_9 = {a_sint_9[8], a_sint_9} + {b_sint_9[8], b_sint_9};
  assign io_out_10 = {a_sint_10[8], a_sint_10} + {b_sint_10[8], b_sint_10};
  assign io_out_11 = {a_sint_11[8], a_sint_11} + {b_sint_11[8], b_sint_11};
  assign io_out_12 = {a_sint_12[8], a_sint_12} + {b_sint_12[8], b_sint_12};
  assign io_out_13 = {a_sint_13[8], a_sint_13} + {b_sint_13[8], b_sint_13};
  assign io_out_14 = {a_sint_14[8], a_sint_14} + {b_sint_14[8], b_sint_14};
  assign io_out_15 = {a_sint_15[8], a_sint_15} + {b_sint_15[8], b_sint_15};
endmodule

