一、 前言  
隨著 CMOS 製程技術的進步，設計電路的複雜度和電晶體的密度在單晶片系統中快速增加，
導致功率消耗也隨之急遽增加[1]，低功率設計成為單晶片系統中的主要設計挑戰[1]。降低工作電
壓是節省功率消耗最有效的辦法，因為功率消耗和操作電壓的平方成正比[2]。然而，工作電壓越
低，臨界電壓(threshold voltage)和雜訊邊界(noise margin)都越來越小，所以超低壓操作以及奈米電
路設計中都必須面對雜訊干擾所帶來的困難設計挑戰[3]。在過去，數位電路並不像類比電路那樣
的在意雜訊；但是隨著製程技術進步到奈米等級，因為臨界電壓持續降低以及超低電壓低功率的應
用需求日益急迫，雜訊已變成一個影響數位電路操作的重要因素[4]。因此，如何研究開發電路技
術來增加數位電路的抗雜訊能力，來讓電路正確操作是非常重要的研究議題。 
數位電路分成靜態電路和動態電路，過去已有許多文獻針對靜態CMOS電路中，降低雜訊或抗
雜訊的技術進行探討，但這些技術多是針對降低或消除基底雜訊(substrate noise)[5]、串音雜訊
(crosstalk noise) [6]或軟錯誤(soft-error)[7]進行設計。不過，這類的設計並無法解決隨機的熱雜訊
(thermal noise)[8]。由於熱雜訊是電子在電路上隨機移動時所造成的，此項雜訊均佈在頻譜上，很
難加以消除。解決熱雜訊干擾最廣泛被使用的方法就是TMR(Triple Majority Redundancy)的技術
[9]，但是TMR的架構較簡單，且沒有收斂迴路，因此它對於抗雜訊效能的提升仍相當有限。一般
認為較可行的另一個方法是使用類神經網路架構[10]，雖然它有收斂迴路，但是利用類神經網路架
構中判斷訊號前需先送訓練序(training sequence)，所以目前仍很難實現在及時運算系統中。目前還
有人使用錯誤修正碼檢查(Error Correcting Code, ECC)的技術來檢查錯誤[11]，並且將錯誤更正。但
其電路無法及時運算訊號輸出。 
由於在奈米運算系統中的雜訊訊號原本就具有隨機(random)和動態(dynamic)的特質，因此使用
以機率為基礎(probabilistic-based)的抗雜訊電路技術會比傳統固定決定式的(deterministic)更有效抑
制雜訊對電路的干擾[12]。兩者技術主要的差別在於傳統的技術以訊號準位是否超過邏輯臨界準位
來判斷輸出訊號值[13]，如圖一(a)所示，雜訊訊號只要超過1/2 VDD就會導致運算錯誤。在我們所
提出的以機率為基礎的抗雜訊電路設計中，則是把雜訊訊號的能量展開分散到鄰近的節點，如圖一
(b)所示，因此雜訊訊號的累積能量(斜線區面積)必須要大於邏輯臨界能量(灰色長方形面積)才會造
成運算錯誤。相較之下，很明顯地斜線區面積要大於灰色長方形面積是很困難的。所以，我們以新
的機率設計概念來設計、開發抗雜訊靜態CMOS電路技術。 
 
圖一、傳統固定決定式和以機率為基礎的抗雜訊示意圖(a)傳統固定決定式的抗雜訊電路技術以訊號準位是
否超過邏輯臨界準位來判斷輸出訊號值 (b)以機率為基礎的抗雜訊電路技術以訊號的累積能量是否超過邏
輯臨界能量來決定輸出訊號值[13] 
重的情況下，pull-down網路的源極仍可維持在高電位，因此有相當良好的抗雜訊能力。在本計劃
中，我們提出的減緩競爭隔離式動態抗雜訊技術 (Contention-Relaxed Isolation Noise-Tolerant 
technique CR-INT)，調整INT技術啟動抗雜訊機制的時機並解決額外漏電的情形以避免訊號爭搶的
情況發生，並利用時脈反向訊號來保護抗雜訊裝置，讓電路可以在功率消耗以及時間延遲犧牲較少
的情形下達到優越的抗雜訊能力。最後我們將CR-INT抗雜訊技術實現於16位元前瞻進位加法器
上，TSMC 90nm製程，在輸入不同雜訊干擾情形下，與INT技術進行抗雜訊以及晶片效能分析。 
三、文獻探討 
-以機率為基礎的馬可夫亂數場抗雜訊電路 
年[17]，各學者運用馬可夫所作的相關研究很多，
廣泛
(一)靜態抗雜訊電路回顧
1.1 Direct-Mapping MRF[14]電路設計方法 
馬可夫亂數場理論模型發展至今已超過 100
使用於影像辨識及通訊領域[18]。馬可夫亂數場理論主要是利用機率的方法分析一個模型中的
參數對於周邊相關隨機變數的影響，藉由最大可能機率的求得，我們可以找到ㄧ組最佳化的模型參
數。如圖三，其中 xｉ為隨機變數，X 為馬可夫亂數場， ( | )i iP x X x− 為各隨機變數的條件機率。 
 
圖三、馬可夫亂數場理論模型[19] 
馬可夫亂數場最重要的設計精 鄰近結點共同判斷，雜訊能量可
以平
的
MRF
神在於共同判斷決定[12]，透過
均展開而由鄰近結點共同分擔，雜訊能量可以平均展開而由鄰近結點共同分擔。因此，雜訊造
成的影響可以大幅減少[13]。過去，文獻[20]利用邏輯電路的對應狀態表首先把 MRF 網路建構在
CMOS 電路中，文獻[14]進一步將 Direct-Mapping MRF 電路實現於晶片並證實其抗雜訊能力。 
根據馬可夫亂數場網路對映原則，可以根據不同的邏輯電路對應狀態表來實現各種不同
邏輯電路。我們以 NAND 電路為例，說明 MRF 抗雜訊電路的 mapping。根據 MRF 理論，我
們必須增加正確狀態(Valid States)的發生機率，並減少錯誤狀態(Invalid States)的發生機率以求得最
大 clique energy，增強電路的抗雜訊能力。圖四(b)中，利用最小共同項產生電路(Valid Minterm 
Generator)，可以增強正確狀態 10 2 0 1 2 0 1 2 0 1 2[ ],[ ], [ ],[ ]x x x x x x x x x x x x 的發生機率；接著，把這些最小共同
項中具有相同變數的輸出端回饋拉回相對應的變數輸入端 0 0 1 1 2 2 , ,  , ,  ,x x x x x x ，以形成最小共同項回
饋收斂迴路(Valid Minterm Feedback loops)，增強輸入變數的正確狀態發生機率，如此，一個 MRF 
NAND 邏輯閘就建構完成了。透過最小共同項回饋收斂迴路，各個變數輸入端 0 0 1 1 2 2,  , ,  , ,  x x x x x x 會
不斷的收斂到一個最穩定的狀態，並會把雜訊能量平均分散到各節點，以減少雜訊對運算電路的干
擾，讓奈米運算電路具有優越的抗雜訊能力。然而，電路過於複雜是 MRF 設計所面對的最大問題
與挑戰。 
X=0
1
x2
y=1 0
3 1s =
3 0s =  
(a)                         (b) 
圖六、漏電流示意圖(a)反相器 h 漏電流路徑 (b)反相器 g 漏電流路徑 
1.3 Master-and-Slave MRF[13]電路設計方法法 
文獻[13]中，提出以主從式馬可夫亂數場抗雜訊電路(Master-and-Slave MRF)設計來進一步降低
硬體成本。使用分群的方法來化簡最小共同項產生電路，讓 MRF 電路複雜度將不再與節點數目呈
指數次方成長 (僅會呈線性成長 )。在此利用 NAND 電路的例子來說明，其能量函數為
( 0, 1, 2) 0 1 2 0 1 2 0 1 2 0 1 2CU x x x x x x x x x x x x x x x= + + + 。首先，把它經過 Boolean difference 將表示式分成兩個
Group， 1 2 0 2 0 1 2x x x x x x x+ + ，再把裡面的 2x ，分成 0 和 1 兩群，提出 2x 和 2x 之後可以變成
( 0 1) 2 ( 0 1) 2x x x x x x+ + ，輸入部份以 Master 方式建構，回饋部分以 Slave 方式建構，輸入端互為反向訊
號先經過最小共同項產生電路，再利用兩個 NAND 拉回正向與反向輸出結果，以回授方式加強正
確訊號的能量，來加強對雜訊的免疫力。最後，兩輸入的 MRF_NAND 經過化簡成 Master-and-Slave 
MRF_NAND 後(如圖七)，電晶體可以從 60 顆減少為 28 顆。Master-and-Slave MRF 的硬體複雜度
將可大幅降低，但它的缺點是因為簡化了電路複雜度而犧牲了抗雜訊能力，所以我們希望新的改良
電路能在節省面積(電晶體數目)的情形下，擁有優越的抗雜訊能力。 
x0
x1
x1
x0
Master Slave
x2
x2
 
圖七、Master-and-Slave MRF NAND 邏輯電路[13] 
 (二)動態抗雜訊電路回顧 
2.1 動態 CMOS 電路抗雜訊方法 
 近幾年，有許多抗雜訊動態電路的設計方法相繼被提出，文獻中所提出的設計方法大略分為兩
類：其中一類方法是在求值相位提供另一充電路徑，直接避免動態浮接的現象發生[22]，如圖八(a) 
[23]，此種方法的優點是架構簡單，電路複雜度較低，但是在 pull-down 網路導通放電時，浮動節
點必須跟著放電，抗雜訊機制無法即時關閉而持續對浮動節點充電，造成訊號爭搶的情形發生，以
至操作速度和抗雜訊能力無法兩全。另一類方法是提升 pull-down 網路的源極電位 (source 
voltage)，以防止閘極導通而造成電荷流失[24]-[32]，如圖八(b)。此類方法具有顯著的抗雜訊效果，
當 VGS-Vth>0 時電晶體會導通，而提升 pull-down 網路的電晶體源極電位可增加雜訊導通電晶體的
難度，同時會產生基體效應(Body Effect)，使得 Vth 上升，增加電晶體的抗雜訊能力，因此本計畫
選用這類方法來達到動態抗雜訊的目的。 
2.3 隔離式動態抗雜訊技術 
 提升 pull-down 網路源極電位的抗雜訊方法中，雜訊輸入時透過抗雜訊電晶體將雜訊電荷注入
pull-down 電晶體的源極，雖然可以有效抑制雜訊，但抗雜訊電晶體(MNT1、MNT5)的閘極電壓，
若是受到雜訊的影響，無法維持在高電位，電路抗雜訊能力將大幅降低；文獻[32] Isolated Noise 
Tolerant (INT) 技術擁有雜訊隔離機制來保護抗雜訊機制，能夠保護抗雜訊電晶體不易受雜訊的影
響，如圖十(a)[32]。由 MNT2、MNT4 和 MNT6、MNT8 分別對二輸入訊號 A 和 B 形成一獨立的
保護機制。在預充電相位，會對抗雜訊電晶體的閘極電壓 VG1、VG2 充電，隨著時脈訊號切換到
求值相位，電路產生浮動節點，當雜訊干擾時會啟動雜訊隔離機制，此時抗雜訊電晶體閘極電壓
VG1、VG2 會與原充電路徑分隔，所以不會受到雜訊干擾的影響，電路的抗雜訊能力便得以維持，
如圖十(b)[32]。MNT3 和 MNT7 則透過輸出訊號的轉換，提供 VG1、VG2 放電路徑以關閉抗雜訊
功能，減少功率消耗。INT 的設計在 Twin-transistor 技術的基礎上，再增加一個隔離雜訊架構來獨
立保護抗雜訊電晶體的閘極電壓，即使是雜訊干擾嚴重的情況下，pull-down 網路的源極仍可維持
在高電位，因此有相當良好的抗雜訊能力。但隨著時脈訊號的快速切換，INT 技術會對抗雜訊電晶
體閘極電壓過度充電的情況；而且在輸入訊號在做切換時，會有額外漏電的問題，將會有訊號爭搶
和功率消耗的問題發生。 
 
                         (a)                    (b) 
圖十、(a) INT 電路圖, (b) INT 技術之抗雜訊示意圖[32] 
四、研究方法 
(一)本計劃所設計的靜態抗雜訊電路-共用回授機制低硬體成本抗雜訊設 MRF(MRF-CL-Schmitt) 
我們以Master-and-Slave MRF的抗雜訊電路為基礎，透過共用回授機制技術，來化簡最小共同
項回饋收斂迴路以節省晶片面積；抗雜訊能力的維持則是搭配電路面積較小且兼具抗雜訊能力的史
密特觸發器來協助達成。圖十一為並聯N個電路使用共用Latch的方塊示意圖，我們將原本多條並聯
的回授路徑全部接至單一Latch，即可簡化複雜度。隨著並聯的回授路徑增加，透過共用Latch的方
法，可節省較多的硬體成本。我們以AOA邏輯電路說明，先將CMOS AOA電路中的AND、OR和
AND三個邏輯電路各自轉換成Master-and-Slave MRF_AND、OR和AND邏輯電路，接著將
Master-and-Slave MRF AOA邏輯電路裡的3個Latch提出共用，讓原本有3個Latch的邏輯電路化簡為1
個Latch的MRF-CL邏輯電路，來達到節省硬體面積的目的。 
我們將 MRF-CL-schmitt 電路與過去文獻(MRF-ML、Master-and-Slave MRF)與傳統 CMOS 電
路，同時映射到 16 位元前瞻進位加法器上，分析其抗雜訊能力、電晶體數目、延遲時間及功率消
耗等各方面效能表現，其中抗雜訊能力以及硬體成本是本設計最重視的兩個設計參數。 
16 位元加法器是用 4 個 4 位元加法器串接而成，圖十四是利用共用 Latch 方法標示區分 4 位
元加法器電路圖，我們把電路分成 a、b、c、d、e 和 f 6 個部份，這樣區分的原因是考慮到輸入雜
訊路徑和 Latch 的共用，第一部份(圖十五(a)、a 和 b 部分)：因為此部分邏輯閘有 x 和 y 兩個輸入，
為了讓輸入雜訊能在第一時間就能濾除雜訊，除了史密特觸發器之後再加上 Latch。第二部份(圖十
五(b)、c、d、e、f 部分)：這四個部分皆含有多個邏輯閘，我們依照 Master-and-Slave MRF 映射，
將 Latch 提出共用。 
ab
cdef
ababab
b
S0S3
C0X0Y0X1Y1X2Y2X3Y3
G3P3 G3P3 G3P3 G3P3
P0C1P1C2P2
S1S2
C3P3C4
 
圖十四、利用共用 Latch 方法建構 4-bit MRF_CLA 電路 
     
                     (a)                                           (b) 
圖十五、從圖十四中 4-bit MRF_CLA 電路 (a) b 部分映射到 MRF-CL-schmitt 架構的電路圖 (b) f 部分映射到
MRF-CL-schmitt 架構的電路圖 
表一為各電路映射到 4 位元 CLA 的模擬結果，可以發現雖然 Direct-Mapping MRF、MRF-ML
和我們設計的 MRF-CL-schmitt 電路在各點均能維持高抗雜訊能力，但 Direct-Mapping MRF 電晶體
數目非常多，需要 2930 顆，MRF-ML 為 1446 顆，而我們的 MRF-CL-schmitt 只需要 672 顆。
Master-and-Slave MRF 電晶體使用 840 顆，但是它的抗雜訊能力不足。CMOS 電晶體雖然只使用
252 顆電晶體，但他抗雜訊能力是最低的。 
VG 點放電路徑改由時脈反相和輸入訊號同時驅動，同樣在預充電相位下，輸入訊號由 A=1、B=0
轉態至 A=0、B=1 時，VG2 電壓將被順利放電至地，解決額外漏電的問題，降低功率消耗，如圖十
九示意圖所示。 
         
  (a)                              (b) 
 
(c) 
圖十七、(a) INT 電路圖 A=1、B=0, (b) INT 電路圖 A=0、B=1, (c) INT 訊號轉態示意圖. 
    
(a)                        (b) 
圖十八、(a) CR-INT 電路圖 A=1、B=0, (b) CR-INT 電路圖 A=0、B=1. 
五、結果 
(一)共用回授機制低硬體成本抗雜訊設計 MRF(MRF-CL-Schmitt) 
本計劃以 16-bit 前瞻性加法器來證實此改良抗雜訊電路的抗雜訊效能。圖二十二分別表示在
16-bit CLA 的各種電路中，在輸入 SNR=2、3.5 和 5dB 時，各電路節點 s0~s15,c16 與輸出 SNR 能
量關係圖。表二為 16-bit CLA 的 MRF-CL-Schmitt、MRF-ML、Master-and-Slave MRF 與 CMOS 電
路的晶片性能規格比較表。在 16 位元中，我們設計的 MRF-CL-Schmitt 和 MRF-ML 電路輸出抗雜
訊能力平均都接近理想值(25dB)，但 MRF-ML 功率消耗過大，且使用較多的電晶體數目，為 5784
顆。MRF-CL-Schmitt 比 Master-and-Slave MRF 電晶體數目減少 20%(從 3360 減少至 2688 顆)，在
輸入 SNR=2dB 時，MRF-CL-Schmitt 會比 Master-and-Slave MRF 電路輸出抗雜訊能力從 18.1dB 提
升到 24.2dB，顯然的 Master-and-Slave MRF 電路抗雜訊能力不足。CMOS 電晶體只使用 1136 顆，
但它的抗雜訊能力是最差的，在 SNR=5dB 時，輸出的抗雜訊能力只到 21.6dB。 
表二、晶片性能規格比較表 
Design(16-bit) MRF-CL-Schmitt_CLA 
MRF-ML 
_CLA[16] 
Master-and-Slave 
MRF_CLA[13] 
CMOS 
_CLA 
Process TSMC 90nm 
VDD 1.2V 
Area 191um x 114 um 475um x 161um 200um x 110um 105um x 89um 
Transistor 2688 5784 3360 1136 
Pre-sim 3.55 3.33 2.71 1.2 Delay 
(ns) Post-sim 7.39 6.034 4.04 1.59 
Pre-sim 48.4 21440 44.1 13.5 Power 
(μW) Post-sim 92.75 21727 65.06 21.821 
2 dB 24.2dB 24.4Db 18.1dB 8.9dB 
2.5dB 25dB 24.6dB 20.1dB 9.7dB 
3 dB 25dB 24.7dB 22.5dB 12.1dB 
3.5dB 25dB 24.8dB 24.1dB 13.7dB 
4 dB 25dB 24.9dB 24.9dB 16.1dB 
4.5dB 25dB 25dB 25dB 18.6dB 
Output 
SNR @  
Various 
Input 
SNR 
5 dB 25dB 25dB 25dB 21.6dB 
            
(a)                                            (b) 
圖二十二、各種 16-bit CLA 設計，在輸入不同 SNR 時，電路節點 s0~s15,c16 與輸出 SNR 能量關係圖 (a)輸入
SNR=2dB (b)輸入 SNR=5dB 
Ci
P 0
P1
P 2
P3
P 4
P 2
P 3
P 1
C i
P 0
G 0
G 1
G 3
G 2
C C 0
C C 1
C C 2
C C 3
CC 3P 4
P 5
P 6
P 7
P 4
P5
P6
P7
G 4
G 5
G 6
G 7
C C 4
C C 5
C C 6
C C 7
C C 8
C C 9
CC 10
CC 11
C C 7
P8
P9
P10
P11
CC 7
G 8
G 9
G 10
G 11
P8
P9
P10
P11
C C 12
C C 13
C C 14
C C 15
P 12
P13
P 14
P15
P12
P13
P14
P15
C C 11
C C 11
C i
A0
B 0
A1
B1
A2
B 2
A3
B3
A 4
B4
A 5
B 5
A6
B 6
A 7
B 7
A8
B8
A 9
B 9
A10
B 10
A 11
B11
A12
B 12
A 13
B 13
A14
B14
A15
B15
S 0
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S 11
S12
S13
S14
S15
C out
P5
P 6
P 7
G 4
G 5
G 6
G 7
P8
P 9
P 10
P 11
G 8
G 9
G 10
G 11
G 12
G 13
G 14
G 15
P 12
P 13
P 14
P15
G 12
G 13
G 14
G 15
4-bit M
an
chester carry generater
R egister R egister R egister R egister Register
C C 3
4-bit M
anche
ster carry ge
nerater 4-bit M
a
nchester carry generater
4-b
it M
an
chester carry generater
 
圖二十五、16-bit pipeline Manchester 加法器電路圖 
圖二十六是 16-bit Manchester 加法器之雜訊容忍力曲線(Noise Immunity Curves, NICs)圖，NIC
曲線較高者代表有較好的抗雜訊能力。透過平均抗雜訊能力(Average Noise Tolerant Energy, 
ANTE)，ANTE=E(Vn2·Tn) [33]，將 NIC 曲線上的抗雜訊能力量化。我們除了比較各技術的抗雜訊
能力外，還必需考慮電路實現所付出的設計成本。如圖二十七，透過調整各種技術抗雜訊電晶體的
通道寬度(NT-SIZE)，比較雜訊免疫力增進與 PDP 表現之關係。在 ANTE=65ns·V2 的條件之下，
CR-INT 技術的 PDP 為 6.3mW·ns，比起 INT 技術的 17mW·ns 減少 62% 。同理，在相同 PDP 表現
之下，CR-INT 電路有更佳的抗雜訊能力。由表三可看出，隔離式動態抗雜訊技術有非常好的雜訊
免疫效果，相對於沒有加任何抗雜訊技術的 Domino 電路，INT 和 CR-INT 技術雜訊免疫力分別提
升了 9.82 倍以及 11.35 倍。由於 CR-INT 能更加有效隔離保護 VG 電壓，雜訊免疫力比 INT 電路增
加 1.2 倍。另外 CR-INT 能適當調節充放電時機，減少延遲時間約 11%。原始 INT 會有漏電流問題，
在 16-bit Manchester 加法器中 CR- INT 功率消耗較 INT 電路減少 43%。最後，圖二十八為晶片的
佈局平面圖以及晶片照相圖，CR-INT 晶片大小為 508×422μm2，電晶體總數為 2983 顆。 
 
圖二十六、16-bit Manchester 加法器 NIC 圖      圖二十七、16-bit Manchester 加法器 ANTE 與 PDP 關係圖 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價值（簡要敘
述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適合在學術期刊發表或申請專利、
主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標  
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
論文發表 
z 魏一勤, 沈業智,“共用回授機制的低成本機率式抗雜訊電路設計與實現,” 台塑關係企業應
用技術研討會, 2010. 
z 魏一勤, 張均維,“減緩競爭隔離式動態抗雜訊電路設計,” 台塑關係企業應用技術研討會, 
2010. 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
晶片下線 
z 製程名稱：TSMC 90nm製程下線, 晶片編號：TN90RF-98B-35, 晶片名稱：共用回授機制的
低成本機率式抗雜訊電路設計與實現. 
z 製程名稱：TSMC 0.18um製程下線, 晶片編號：T18-99A-33, 晶片名稱：減緩競爭隔離式動
態抗雜訊電路設計 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價值（簡要敘述成果
所代表之意義、價值、影響或進一步發展之可能性）（以 500 字為限） 
本計畫目的在開發抗雜訊電路技術來提升數位 CMOS 電路的抗雜訊能力。靜態 CMOS 電路方
面，以馬可夫亂數場理論為基礎，透過共用回授 Latch 方式化簡最小共同項回饋收斂迴路以節省晶
片面積，搭配史密特觸發器來協助提升抗雜訊能力。在台積電 90nm 製程中，以 16 位元前瞻進位
加法器證實，我們設計的 MRF-CL-Schmitt 電路比起 Master-and-slave MRF 電路，硬體面積節省
20%，抗雜訊能力從 18.1dB 提升到 24.2dB。動態 CMOS 電路方面，則是透過雜訊隔離機制，配合
雜訊本身注入 pull-down 電晶體源極，保護抗雜訊電晶體不受雜訊干擾的影響，維持高抗雜訊能力，
並隨著時脈訊號的切換，能夠適時關閉抗雜訊電晶體，無訊號爭搶的情形發生，在台積電 0.18um
製程中，以 16 位元前瞻進位加法器證實，我們所設計的 CR-INT 技術可以較 INT 電路節省 43%的
功率損耗，操作延遲時間下降 14%，雜訊免疫力提升 1.2 倍。本研究成果可廣泛應用於低電壓低功
率電路系統、可攜式電子產品與系統、抗雜訊電路系統。未來，高抗雜訊能力以及低應體成本和
低系統效能犧牲仍是此研究領域最重要的設計以及改進方向。 
 
 
 Symposium on VLSI, pp. 149-152, Apr. 2006. 
[17] http://iem.csu.edu.tw/elearn/web/wmv/ch11-1pp/ch11-1.ppt  
[18] S. Shirani, F. Kossentini, and R. Ward, “An adaptive Markov random field based error concealment 
method for video communication in an error prone environment,” in Proceeding of IEEE 
International Conference on Acoustics, Speech, and Signal Processing, pp. 3117-3120, Mar. 1999. 
[19] R. I. Bahar, J. Chen, and J. Mundy, Nano, Quantum and Molecular Computing. Chapter 5: A 
probabilistic-based design for nanoscale computation. Springer, pp. 133-156, 2004. 
[20] J. Chen, J. Mundy, Y. Bai, S.-M. C. Chan, P. Petrica and I. R. Bahar, “A probabilistic approach to 
nano-computing,” in Proceedings of IEEE Non-silicon Computer Workshop, pp. 1-8, Jun. 2003. 
[21] Y. G. Chen, I. C. Wey, A. Y. Wu, “A new noise-tolerant Dynamic Circuit Design with Enhanced PDP 
Performance under Low SNR Environment,’’ IEEE Asia Conference of Solid-State Circuits, 
pp.295-298, Nov. 2006. 
[22] V. G. Oklobdzija and R. K. Montoye, “Design-performance trade-offs in CMOS domino logic,” in 
Proceeding of IEEE Custom Integrated Circuits Conference, pp. 334-337 ,May 1985. 
[23] 魏一勤，〈抗噪性數位互補金氧半導體電路之設計與實現〉，國立台灣大學，博士論文，民國
97 年。 
[24] A. Lakshmanan, R. Sridhar, “Input controlled refresh for noise tolerant dynamic circuits,”  in 
Proceeding of IEEE International ASIC/SOC Conference, pp.129-133, 2001. 
[25] L. Wang, R. Shanbhag, “An Energy-Efficient Noise-Tolerant Dynamic Circuit Technique,” IEEE 
Transactions on Circuits and System II: Circuits and Systems II: Analog and Digital Signal 
Processing, pp.1300-1306, 2000. 
[26] G. P. D’Souza, “Dynamic logic circuit with reduced charge leakage,” U.S. Patent 5 483 181, Jan. 
1996. 
[27] E. B. Schorn, “NMOS charge-sharing prevention device for dynamic logic circuits,” U.S. Patent 5 
838 169, Nov. 1998. 
[28] L. Wang and N. R. Shanbhag, “Noise-tolerant dynamic circuit design,” in Proceeding of 
International Symposium on Circuits and Systems, pp. I 549-552, May 1999. 
[29] L. Wang and N. R. Shanbhag, “An energy-efficient noise-tolerant dynamic circuit technique,” IEEE 
Transactions on Circuits and System II, vol. 47, pp. 1300-1306, Nov. 2000. 
[30] G. Balamurugan and N. R. Shanbhag, “The twin-transistor noise-tolerant dynamic circuit technique,” 
IEEE Journal of Solid-State Circuits, vol. 36, pp. 273-280, Feb. 2001. 
[31] S. Wei, J. Song, L. Xiayu, L. Limin, and W. Yuan, “New Noise-Tolerant Dynamic Circuit Design” 
IEEE International Conference of Electron Devices and Solid-State Circuits, pp. 254-257, 2009. 
[32] I. C. Wey, Y. G. Chen, and A. Y. Wu, “Design and Analysis of Isolated Noise-Tolerant (INT) 
Technique in Dynamic CMOS Circuits,” IEEE Transactions on Circuits and System II, vol. 16, pp. 
1708-1712, Dec. 2008. 
[33] J. S. Yuan, L. Yang, “Teaching digital noise and noise margin issues in engineering education,” IEEE 
Transactions on Education, vol. 48, pp. 162-168, Feb. 2005. 
[34] L. Ding and P. Mazumder, “On circuit techniques to improve noise immunity of CMOS dynamic 
logic,” IEEE Transactions on VLSI Systems, vol. 12, pp. 910 - 925, Sept. 2004. 
 2
信可以吸引更多學界和業界的專家參與，機發出更多研究的火花與靈感。 
在此次大會中最大的收穫來自於不同國家的學者針對Reliability和Soft-Error方面的研究議題
從不同角度提出不同的見解，讓我印象深刻。尤其是今年的ICICDT議程中特別把Soft-Error Rate獨立
成一個 session，可見此方面研究對於未來SoC領域的重要性。 
Reliability方面，幾個talk，包括：“Reliability Concerns in High-K/Metal Gate Technologies”，
“Modeling the Effects of Plasma-Induced Physical Damage on Subthreshold Leakage Current in Scaled 
MOSFETs”，“Design Solutions for Preventing Process Induced ESD Damage during Manufacturing of 
Interconnects”，“Power-Switch Gate-Oxide Breakdown Tolerance Techniques for Power-Gated SRAM”，
“Power Switch Optimization and Sizing in 65nm PD-SOI Considering Supply Voltage Noise，一連幾個研
究報告內容都讓我收穫良多，也對於reliability的研究方向更為明確與堅定。 
Soft-Error Rate這個 session更是讓我們了解到目前最迫切的雜訊議題有更多的認識，也讓我們對
於實驗的方法以及量化模型的建構有更多的瞭解。而這次大會收錄的幾篇論文，像是：“Novel SER 
Standards: Backgrounds and Methodologies”，“Design techniques for soft-error mitigation”，“Reflections on 
a SER-Aware Design Flow”，“Alpha-Emitter Induced Soft-Errors in CMOS 130nm SRAM: Real-Time 
Underground Experiment and Monte-Carlo Simulation”，“Cost Effective Soft Error Mitigation for Parallel 
Adders by Exploiting Inherent Redundancy”，這些論文雖然都還不是做的非常完善，但都有相當的指標
意義，畢竟這個領域的研究這幾年才正在起步階段，許多問題的定義以及研究或是實驗方法都尚未
確定。因此；任何先期的研究報告都是非常寶貴的經驗累積。 
  此次會議的與會者來自世界各地(尤以歐美學者最多，華人也不少)，因此，我可經由跟不同
與會者的討論中，深刻體會每個國家之間不同的研究精神。而目前台灣的晶片代工技術以及規模已
經是世界上屬一屬二，因此我們在IC設計領域的發展相較於其他國家來說，可算是相當前瞻先進，
唯投入CAD tool的開發能量以及產品開發的領導權仍受限於其他的歐美國家，這是較為難以突破之
處。然而，現在幾所學校以都有設立EDA組，相信未來台灣的IC設計產業仍是非常具有競爭力。 
三、考察參觀活動(無是項活動者略) 
 
四、建議 
這次的會議是在法國舉行，消費水平相當高，建議國科會可以增加補助出國參與國際會議的金
額，以鼓勵研究同仁多參與國際學術活動，以提升研究能量。同時，建議學校方面應開拓國際化的
視野，引進更多國際教材，帶入更多國際人才，如此才能夠讓學生的素質提昇，擁有更寬廣的視野。  
五、攜回資料名稱及內容 
1. ICICDT 2010 Session Index 一本  
2. 會議論文 CD-ROM 一份，內含所有發表論文 
六、其他 
非常感謝國科會補助出席 ICICDT 2010 會議，讓我們得以藉由國際學術會議的報告與討論，擴
展視野與經驗。 
 2
信可以吸引更多學界和業界的專家參與，機發出更多研究的火花與靈感。 
在此次大會中最大的收穫來自於不同國家的學者針對Reliability和Soft-Error方面的研究議題
從不同角度提出不同的見解，讓我印象深刻。尤其是今年的ICICDT議程中特別把Soft-Error Rate獨立
成一個 session，可見此方面研究對於未來SoC領域的重要性。 
Reliability方面，幾個talk，包括：“Reliability Concerns in High-K/Metal Gate Technologies”，
“Modeling the Effects of Plasma-Induced Physical Damage on Subthreshold Leakage Current in Scaled 
MOSFETs”，“Design Solutions for Preventing Process Induced ESD Damage during Manufacturing of 
Interconnects”，“Power-Switch Gate-Oxide Breakdown Tolerance Techniques for Power-Gated SRAM”，
“Power Switch Optimization and Sizing in 65nm PD-SOI Considering Supply Voltage Noise，一連幾個研
究報告內容都讓我收穫良多，也對於reliability的研究方向更為明確與堅定。 
Soft-Error Rate這個 session更是讓我們了解到目前最迫切的雜訊議題有更多的認識，也讓我們對
於實驗的方法以及量化模型的建構有更多的瞭解。而這次大會收錄的幾篇論文，像是：“Novel SER 
Standards: Backgrounds and Methodologies”，“Design techniques for soft-error mitigation”，“Reflections on 
a SER-Aware Design Flow”，“Alpha-Emitter Induced Soft-Errors in CMOS 130nm SRAM: Real-Time 
Underground Experiment and Monte-Carlo Simulation”，“Cost Effective Soft Error Mitigation for Parallel 
Adders by Exploiting Inherent Redundancy”，這些論文雖然都還不是做的非常完善，但都有相當的指標
意義，畢竟這個領域的研究這幾年才正在起步階段，許多問題的定義以及研究或是實驗方法都尚未
確定。因此；任何先期的研究報告都是非常寶貴的經驗累積。 
  此次會議的與會者來自世界各地(尤以歐美學者最多，華人也不少)，因此，我可經由跟不同
與會者的討論中，深刻體會每個國家之間不同的研究精神。而目前台灣的晶片代工技術以及規模已
經是世界上屬一屬二，因此我們在IC設計領域的發展相較於其他國家來說，可算是相當前瞻先進，
唯投入CAD tool的開發能量以及產品開發的領導權仍受限於其他的歐美國家，這是較為難以突破之
處。然而，現在幾所學校以都有設立EDA組，相信未來台灣的IC設計產業仍是非常具有競爭力。 
三、考察參觀活動(無是項活動者略) 
 
四、建議 
這次的會議是在法國舉行，消費水平相當高，建議國科會可以增加補助出國參與國際會議的金
額，以鼓勵研究同仁多參與國際學術活動，以提升研究能量。同時，建議學校方面應開拓國際化的
視野，引進更多國際教材，帶入更多國際人才，如此才能夠讓學生的素質提昇，擁有更寬廣的視野。  
五、攜回資料名稱及內容 
1. ICICDT 2010 Session Index 一本  
2. 會議論文 CD-ROM 一份，內含所有發表論文 
六、其他 
非常感謝國科會補助出席 ICICDT 2010 會議，讓我們得以藉由國際學術會議的報告與討論，擴
展視野與經驗。 
98年度專題研究計畫研究成果彙整表 
計畫主持人：魏一勤 計畫編號：98-2221-E-182-043- 
計畫名稱：低硬體成本抗雜訊 CMOS數位電路設計 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 6 2 50%  
博士生 0 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
