TimeQuest Timing Analyzer report for TEI_GRUPO17
Thu Jul 31 21:48:03 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Slow Corner Signal Integrity Metrics
 67. Fast Corner Signal Integrity Metrics
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.56 MHz ; 167.56 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.968 ; -130.856           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.968 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.900      ;
; -4.968 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.900      ;
; -4.968 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.900      ;
; -4.968 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.900      ;
; -4.968 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.900      ;
; -4.968 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.900      ;
; -4.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.760      ;
; -4.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.760      ;
; -4.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.760      ;
; -4.688 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.620      ;
; -4.688 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.620      ;
; -4.688 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.620      ;
; -4.637 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.569      ;
; -4.637 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.569      ;
; -4.637 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.569      ;
; -4.502 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.434      ;
; -4.502 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.434      ;
; -4.502 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.434      ;
; -4.468 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.431     ; 5.032      ;
; -4.468 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.431     ; 5.032      ;
; -4.468 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.431     ; 5.032      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.727      ;
; -4.365 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.293      ;
; -4.365 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.293      ;
; -4.365 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.293      ;
; -4.302 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.587      ;
; -4.302 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.587      ;
; -4.302 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.587      ;
; -4.302 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.587      ;
; -4.302 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.587      ;
; -4.302 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.587      ;
; -4.302 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.587      ;
; -4.302 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.587      ;
; -4.302 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.587      ;
; -4.256 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.543      ;
; -4.256 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.543      ;
; -4.187 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.115      ;
; -4.187 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.115      ;
; -4.187 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.115      ;
; -4.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.447      ;
; -4.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.447      ;
; -4.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.447      ;
; -4.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.447      ;
; -4.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.447      ;
; -4.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.447      ;
; -4.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.447      ;
; -4.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.447      ;
; -4.162 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.447      ;
; -4.116 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.403      ;
; -4.111 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.396      ;
; -4.111 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.396      ;
; -4.111 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.396      ;
; -4.111 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.396      ;
; -4.111 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.396      ;
; -4.111 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.396      ;
; -4.111 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.396      ;
; -4.111 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.396      ;
; -4.111 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.396      ;
; -4.046 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.431     ; 4.610      ;
; -4.046 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.431     ; 4.610      ;
; -4.046 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.431     ; 4.610      ;
; -4.003 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.433     ; 4.565      ;
; -4.003 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.433     ; 4.565      ;
; -4.003 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.433     ; 4.565      ;
; -3.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.261      ;
; -3.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.261      ;
; -3.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.261      ;
; -3.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.261      ;
; -3.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.261      ;
; -3.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.261      ;
; -3.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.261      ;
; -3.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.261      ;
; -3.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.261      ;
; -3.976 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.288      ; 5.259      ;
; -3.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.263      ;
; -3.972 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.901      ;
; -3.972 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.901      ;
; -3.972 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.901      ;
; -3.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.247      ;
; -3.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.247      ;
; -3.952 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.239      ;
; -3.952 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.239      ;
; -3.942 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.859      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.874 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.109      ;
; 0.889 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.475      ;
; 0.927 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.162      ;
; 0.981 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.567      ;
; 0.982 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.217      ;
; 1.014 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.249      ;
; 1.053 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.288      ;
; 1.074 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.309      ;
; 1.089 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 1.677      ;
; 1.124 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.359      ;
; 1.150 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.385      ;
; 1.170 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.390      ;
; 1.203 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 1.791      ;
; 1.260 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.495      ;
; 1.285 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 1.873      ;
; 1.294 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.510      ;
; 1.306 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.176      ;
; 1.313 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.533      ;
; 1.389 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.624      ;
; 1.391 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 1.979      ;
; 1.426 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.296      ;
; 1.428 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.648      ;
; 1.461 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.049      ;
; 1.467 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.702      ;
; 1.485 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.073      ;
; 1.486 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.702      ;
; 1.510 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.730      ;
; 1.529 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.117      ;
; 1.531 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.117      ;
; 1.534 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.753      ;
; 1.535 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.754      ;
; 1.565 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.151      ;
; 1.587 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.173      ;
; 1.588 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.458      ;
; 1.603 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.823      ;
; 1.616 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.836      ;
; 1.624 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.210      ;
; 1.629 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.215      ;
; 1.639 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.225      ;
; 1.643 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.231      ;
; 1.645 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.865      ;
; 1.651 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.239      ;
; 1.654 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.240      ;
; 1.686 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.906      ;
; 1.687 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.273      ;
; 1.701 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.287      ;
; 1.710 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.930      ;
; 1.725 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.313      ;
; 1.737 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.323      ;
; 1.742 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.328      ;
; 1.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.329      ;
; 1.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.016      ;
; 1.791 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.026      ;
; 1.797 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.030      ;
; 1.797 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.030      ;
; 1.797 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.030      ;
; 1.797 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.030      ;
; 1.797 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.030      ;
; 1.797 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.030      ;
; 1.797 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.030      ;
; 1.797 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.030      ;
; 1.797 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.030      ;
; 1.831 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.419      ;
; 1.839 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.072      ;
; 1.839 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.072      ;
; 1.839 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.072      ;
; 1.839 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.072      ;
; 1.839 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.072      ;
; 1.839 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.072      ;
; 1.839 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.072      ;
; 1.839 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.072      ;
; 1.839 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.072      ;
; 1.840 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.077      ;
; 1.843 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.429      ;
; 1.843 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.080      ;
; 1.845 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.433      ;
; 1.845 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.431      ;
; 1.860 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.095      ;
; 1.882 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.117      ;
; 1.885 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.120      ;
; 1.901 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.489      ;
; 1.911 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.499      ;
; 1.925 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.513      ;
; 1.925 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.512      ;
; 1.926 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.163      ;
; 1.928 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.515      ;
; 1.928 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.515      ;
; 1.929 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.166      ;
; 1.950 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.170      ;
; 1.951 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.539      ;
; 1.955 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.542      ;
; 2.015 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.250      ;
; 2.021 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.609      ;
; 2.031 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.266      ;
; 2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.276      ;
; 2.045 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.633      ;
; 2.074 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.309      ;
; 2.097 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.684      ;
; 2.100 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.687      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst1|clk                                                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst2|clk                                                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst|clk                                                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst3|inst4|clk                                                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst4|inst4|clk                                                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst5|inst4|clk                                                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst6|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.442 ; 2.941 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.444 ; 6.847 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.444 ; 6.847 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.188 ; 6.618 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.931 ; 6.382 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.306 ; 5.721 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.845 ; 5.249 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.803 ; 6.183 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.587 ; 6.057 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.799 ; 6.216 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.725 ; 6.230 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.226 ; 5.732 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.334 ; 6.758 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.664 ; 6.119 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.348 ; 3.730 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.997 ; 4.446 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.783 ; 1.833 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.722 ; 0.894 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.805 ; 2.202 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.223 ; 3.753 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 3.080 ; 3.481 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.783 ; 3.252 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.223 ; 3.753 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.754 ; -2.219 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.841 ; -1.243 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.536 ; -1.963 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.403 ; -1.817 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.350 ; -1.775 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.195 ; -1.627 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.028 ; -1.462 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.081 ; -1.489 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.242 ; -1.668 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.686 ; -2.094 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.336 ; -1.755 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.474 ; -1.874 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.423 ; -1.830 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.841 ; -1.243 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.806 ; -3.178 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -2.989 ; -3.370 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.014 ; -0.169 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.159 ; -0.308 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.441 ; -1.817 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.305 ; -1.705 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.657 ; -2.054 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.305 ; -1.705 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -2.150 ; -2.588 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 9.136 ; 9.065 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 9.136 ; 9.065 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.809 ; 7.684 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.564 ; 7.427 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.553 ; 7.505 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.205 ; 7.136 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.252 ; 7.178 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.564 ; 7.430 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.886 ; 7.755 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.536 ; 7.490 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.442 ; 7.382 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 8.427 ; 8.296 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.357 ; 7.285 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.718 ; 6.613 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.745 ; 6.655 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.199 ; 6.117 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.032 ; 5.003 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.093 ; 7.197 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.648 ; 5.688 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.561 ; 5.593 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.786 ; 5.782 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.437 ; 5.495 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.256 ; 5.273 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.032 ; 5.003 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.339 ; 5.315 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.431 ; 5.444 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.574 ; 5.603 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.478 ; 5.438 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.531 ; 5.557 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.314 ; 6.346 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.333 ; 6.362 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.748 ; 5.724 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.838 ; 6.838 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.838 ; 6.838 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.849 ; 6.849 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.872 ; 6.872 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.872 ; 6.872 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.858 ; 6.858 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.878 ; 6.878 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.872 ; 6.872 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.115 ; 7.115 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.872 ; 6.872 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.879 ; 6.879 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.114 ; 7.114 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.858 ; 6.858 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.307 ; 6.307 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.307 ; 6.307 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.317 ; 6.317 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.339 ; 6.339 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.339 ; 6.339 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.327 ; 6.327 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.347 ; 6.347 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.339 ; 6.339 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.573 ; 6.573 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.339 ; 6.339 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.347 ; 6.347 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.571 ; 6.571 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.327 ; 6.327 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.829     ; 6.920     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.829     ; 6.920     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.834     ; 6.925     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.853     ; 6.944     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.853     ; 6.944     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.849     ; 6.940     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.869     ; 6.960     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.853     ; 6.944     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.097     ; 7.188     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.853     ; 6.944     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.864     ; 6.955     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.108     ; 7.199     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.849     ; 6.940     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.365     ; 6.373     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.365     ; 6.373     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.371     ; 6.379     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.389     ; 6.397     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.389     ; 6.397     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.385     ; 6.393     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.405     ; 6.413     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.389     ; 6.397     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.624     ; 6.632     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.389     ; 6.397     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.401     ; 6.409     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.634     ; 6.642     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.385     ; 6.393     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 186.78 MHz ; 186.78 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.354 ; -113.615          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.354 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.292      ;
; -4.354 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.292      ;
; -4.354 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.292      ;
; -4.353 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.291      ;
; -4.353 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.291      ;
; -4.353 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.291      ;
; -4.235 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.173      ;
; -4.235 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.173      ;
; -4.235 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.173      ;
; -4.105 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.043      ;
; -4.105 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.043      ;
; -4.105 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.043      ;
; -4.057 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.995      ;
; -4.057 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.995      ;
; -4.057 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.995      ;
; -3.944 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.398     ; 4.541      ;
; -3.944 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.398     ; 4.541      ;
; -3.944 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.398     ; 4.541      ;
; -3.943 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.881      ;
; -3.943 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.881      ;
; -3.943 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.881      ;
; -3.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.135      ;
; -3.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.135      ;
; -3.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.135      ;
; -3.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.135      ;
; -3.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.135      ;
; -3.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.135      ;
; -3.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.135      ;
; -3.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.135      ;
; -3.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.135      ;
; -3.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.134      ;
; -3.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.134      ;
; -3.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.134      ;
; -3.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.134      ;
; -3.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.134      ;
; -3.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.134      ;
; -3.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.134      ;
; -3.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.134      ;
; -3.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.134      ;
; -3.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.780      ;
; -3.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.780      ;
; -3.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.780      ;
; -3.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.016      ;
; -3.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.016      ;
; -3.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.016      ;
; -3.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.016      ;
; -3.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.016      ;
; -3.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.016      ;
; -3.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.016      ;
; -3.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.016      ;
; -3.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 5.016      ;
; -3.723 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.991      ;
; -3.722 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.990      ;
; -3.662 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.596      ;
; -3.662 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.596      ;
; -3.662 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.596      ;
; -3.620 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.886      ;
; -3.620 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.886      ;
; -3.620 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.886      ;
; -3.620 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.886      ;
; -3.620 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.886      ;
; -3.620 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.886      ;
; -3.620 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.886      ;
; -3.620 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.886      ;
; -3.620 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.886      ;
; -3.604 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.872      ;
; -3.572 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.838      ;
; -3.572 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.838      ;
; -3.572 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.838      ;
; -3.572 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.838      ;
; -3.572 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.838      ;
; -3.572 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.838      ;
; -3.572 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.838      ;
; -3.572 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.838      ;
; -3.572 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.838      ;
; -3.559 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.400     ; 4.154      ;
; -3.559 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.400     ; 4.154      ;
; -3.559 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.400     ; 4.154      ;
; -3.542 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.398     ; 4.139      ;
; -3.542 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.398     ; 4.139      ;
; -3.542 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.398     ; 4.139      ;
; -3.474 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.742      ;
; -3.469 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.405      ;
; -3.469 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.405      ;
; -3.469 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.405      ;
; -3.459 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst ; CLK          ; CLK         ; 1.000        ; 0.269      ; 4.723      ;
; -3.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.724      ;
; -3.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.724      ;
; -3.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.724      ;
; -3.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.724      ;
; -3.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.724      ;
; -3.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.724      ;
; -3.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.724      ;
; -3.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.724      ;
; -3.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.724      ;
; -3.449 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.383      ;
; -3.449 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.383      ;
; -3.449 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.383      ;
; -3.447 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.372      ;
; -3.447 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.372      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.792 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.006      ;
; 0.797 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.336      ;
; 0.854 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.068      ;
; 0.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.100      ;
; 0.897 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.436      ;
; 0.921 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.135      ;
; 0.955 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.169      ;
; 0.967 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.181      ;
; 0.968 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.510      ;
; 1.021 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.235      ;
; 1.048 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.262      ;
; 1.070 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.612      ;
; 1.075 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.276      ;
; 1.149 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.363      ;
; 1.153 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.695      ;
; 1.160 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.361      ;
; 1.175 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.269     ; 1.050      ;
; 1.180 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.376      ;
; 1.222 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.436      ;
; 1.247 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.789      ;
; 1.277 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.269     ; 1.152      ;
; 1.301 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.502      ;
; 1.307 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.849      ;
; 1.331 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.873      ;
; 1.336 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.550      ;
; 1.346 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.547      ;
; 1.360 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.556      ;
; 1.379 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.921      ;
; 1.396 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.935      ;
; 1.401 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.941      ;
; 1.409 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.949      ;
; 1.412 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.610      ;
; 1.412 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.610      ;
; 1.428 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.269     ; 1.303      ;
; 1.438 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.639      ;
; 1.440 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.641      ;
; 1.466 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.005      ;
; 1.476 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.015      ;
; 1.478 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.679      ;
; 1.481 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.023      ;
; 1.491 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.030      ;
; 1.500 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.701      ;
; 1.509 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.051      ;
; 1.512 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.051      ;
; 1.517 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.056      ;
; 1.517 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.056      ;
; 1.524 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.725      ;
; 1.549 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.088      ;
; 1.551 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.090      ;
; 1.552 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.396      ; 2.092      ;
; 1.564 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.106      ;
; 1.620 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.834      ;
; 1.631 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.845      ;
; 1.642 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.854      ;
; 1.642 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.854      ;
; 1.642 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.854      ;
; 1.642 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.854      ;
; 1.642 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.854      ;
; 1.642 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.854      ;
; 1.642 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.854      ;
; 1.642 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.854      ;
; 1.642 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.854      ;
; 1.656 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.195      ;
; 1.658 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.200      ;
; 1.665 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.204      ;
; 1.676 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.888      ;
; 1.676 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.888      ;
; 1.676 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.888      ;
; 1.676 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.888      ;
; 1.676 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.888      ;
; 1.676 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.888      ;
; 1.676 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.888      ;
; 1.676 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.888      ;
; 1.676 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.888      ;
; 1.678 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.892      ;
; 1.679 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.895      ;
; 1.687 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.903      ;
; 1.691 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.233      ;
; 1.708 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.922      ;
; 1.709 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.923      ;
; 1.718 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.260      ;
; 1.740 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.282      ;
; 1.741 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.279      ;
; 1.742 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.284      ;
; 1.749 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.287      ;
; 1.754 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.292      ;
; 1.757 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.973      ;
; 1.762 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.300      ;
; 1.765 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.981      ;
; 1.785 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.327      ;
; 1.788 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.989      ;
; 1.835 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.049      ;
; 1.837 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.051      ;
; 1.845 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.387      ;
; 1.860 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.074      ;
; 1.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.398      ; 2.411      ;
; 1.889 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.103      ;
; 1.892 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.430      ;
; 1.900 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.438      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst1|clk                                                    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst2|clk                                                    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst|clk                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst3|inst4|clk                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst4|inst4|clk                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst5|inst4|clk                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst6|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.102 ; 2.516 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.717 ; 6.086 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.717 ; 6.086 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.514 ; 5.852 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.279 ; 5.637 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.705 ; 5.049 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.290 ; 4.631 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.168 ; 5.449 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.950 ; 5.369 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.142 ; 5.521 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.101 ; 5.515 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.656 ; 5.054 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.661 ; 5.978 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.049 ; 5.404 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 2.970 ; 3.249 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.563 ; 3.882 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.577 ; 1.747 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.645 ; 0.865 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.548 ; 1.868 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.860 ; 3.248 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.733 ; 3.017 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.439 ; 2.810 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.860 ; 3.248 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.496 ; -1.872 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.671 ; -1.006 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.306 ; -1.655 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.182 ; -1.527 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.142 ; -1.496 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.001 ; -1.344 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.841 ; -1.197 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.885 ; -1.228 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.037 ; -1.382 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.438 ; -1.785 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.127 ; -1.480 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.243 ; -1.576 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.209 ; -1.528 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.671 ; -1.006 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.472 ; -2.763 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -2.644 ; -2.923 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.015 ; -0.204 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.137 ; -0.334 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.227 ; -1.534 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.085 ; -1.440 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.426 ; -1.744 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.085 ; -1.440 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.883 ; -2.217 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 8.600 ; 8.573 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 8.600 ; 8.573 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.268 ; 7.208 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.050 ; 6.951 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.039 ; 7.005 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.743 ; 6.672 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.782 ; 6.709 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.049 ; 6.952 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.346 ; 7.233 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.026 ; 6.994 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.947 ; 6.890 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.841 ; 7.738 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.868 ; 6.805 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.311 ; 6.220 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.337 ; 6.254 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.829 ; 5.775 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.782 ; 4.733 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.781 ; 6.829 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.357 ; 5.347 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.275 ; 5.267 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.490 ; 5.421 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.164 ; 5.165 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.003 ; 4.973 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.782 ; 4.733 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.065 ; 5.002 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.152 ; 5.126 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.297 ; 5.272 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.194 ; 5.113 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.256 ; 5.232 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 5.972 ; 5.943 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.981 ; 5.964 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.425 ; 5.423 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.389 ; 6.391 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.389 ; 6.391 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.406 ; 6.408 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.423 ; 6.425 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.423 ; 6.425 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.409 ; 6.411 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.429 ; 6.431 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.423 ; 6.425 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.652 ; 6.654 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.423 ; 6.425 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.436 ; 6.438 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.650 ; 6.652 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.409 ; 6.411 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.684 ; 5.684 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.684 ; 5.684 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.700 ; 5.700 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.716 ; 5.716 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.716 ; 5.716 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.704 ; 5.704 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.724 ; 5.724 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.716 ; 5.716 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.937 ; 5.937 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.716 ; 5.716 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.730 ; 5.730 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.935 ; 5.935 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.704 ; 5.704 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.410     ; 6.410     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.410     ; 6.410     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.416     ; 6.416     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.434     ; 6.434     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.434     ; 6.434     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.430     ; 6.430     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.450     ; 6.450     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.434     ; 6.434     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.657     ; 6.657     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.434     ; 6.434     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.446     ; 6.446     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.660     ; 6.660     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.430     ; 6.430     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.676     ; 5.777     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.676     ; 5.777     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.682     ; 5.783     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.700     ; 5.801     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.700     ; 5.801     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.696     ; 5.797     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.716     ; 5.817     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.700     ; 5.801     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.914     ; 6.015     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.700     ; 5.801     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.712     ; 5.813     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.916     ; 6.017     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.696     ; 5.797     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.321 ; -53.783           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -51.036                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.321 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.271      ;
; -2.321 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.271      ;
; -2.321 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.271      ;
; -2.316 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.266      ;
; -2.316 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.266      ;
; -2.316 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.266      ;
; -2.236 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.186      ;
; -2.236 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.186      ;
; -2.236 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.186      ;
; -2.161 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.111      ;
; -2.161 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.111      ;
; -2.161 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.111      ;
; -2.136 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.086      ;
; -2.136 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.086      ;
; -2.136 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.086      ;
; -2.053 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.003      ;
; -2.053 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.003      ;
; -2.053 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.003      ;
; -2.043 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.236     ; 2.794      ;
; -2.043 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 2.794      ;
; -2.043 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 2.794      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.183      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.183      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.183      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.183      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.183      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.183      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.183      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.183      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.183      ;
; -2.036 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.178      ;
; -2.036 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.178      ;
; -2.036 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.178      ;
; -2.036 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.178      ;
; -2.036 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.178      ;
; -2.036 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.178      ;
; -2.036 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.178      ;
; -2.036 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.178      ;
; -2.036 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.178      ;
; -1.957 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.102      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.098      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.098      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.098      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.098      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.098      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.098      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.098      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.098      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.098      ;
; -1.952 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.097      ;
; -1.915 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.863      ;
; -1.915 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.863      ;
; -1.915 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.863      ;
; -1.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.023      ;
; -1.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.023      ;
; -1.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.023      ;
; -1.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.023      ;
; -1.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.023      ;
; -1.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.023      ;
; -1.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.023      ;
; -1.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.023      ;
; -1.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.023      ;
; -1.872 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.017      ;
; -1.856 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.998      ;
; -1.856 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.998      ;
; -1.856 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.998      ;
; -1.856 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.998      ;
; -1.856 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.998      ;
; -1.856 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.998      ;
; -1.856 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.998      ;
; -1.856 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.998      ;
; -1.856 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.998      ;
; -1.848 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.796      ;
; -1.848 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.796      ;
; -1.848 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.796      ;
; -1.798 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.236     ; 2.549      ;
; -1.798 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 2.549      ;
; -1.798 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 2.549      ;
; -1.797 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.942      ;
; -1.792 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 2.540      ;
; -1.792 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 2.540      ;
; -1.792 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 2.540      ;
; -1.787 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.932      ;
; -1.782 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.927      ;
; -1.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.926      ;
; -1.776 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.921      ;
; -1.773 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.915      ;
; -1.773 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.915      ;
; -1.773 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.915      ;
; -1.773 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.915      ;
; -1.773 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.915      ;
; -1.773 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.915      ;
; -1.773 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.915      ;
; -1.773 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.915      ;
; -1.773 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.915      ;
; -1.772 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.917      ;
; -1.767 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.717      ;
; -1.767 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.717      ;
; -1.767 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.717      ;
; -1.763 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.706      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.462 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.781      ;
; 0.464 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.592      ;
; 0.489 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.617      ;
; 0.508 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.827      ;
; 0.511 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.639      ;
; 0.533 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.661      ;
; 0.556 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.684      ;
; 0.571 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.891      ;
; 0.581 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.709      ;
; 0.599 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.727      ;
; 0.599 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.727      ;
; 0.609 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.730      ;
; 0.637 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.957      ;
; 0.666 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.794      ;
; 0.671 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.991      ;
; 0.690 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.808      ;
; 0.697 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.818      ;
; 0.716 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.645      ;
; 0.732 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.052      ;
; 0.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.872      ;
; 0.769 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.089      ;
; 0.775 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.903      ;
; 0.777 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.905      ;
; 0.781 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.710      ;
; 0.783 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.103      ;
; 0.794 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.912      ;
; 0.796 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.917      ;
; 0.798 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.117      ;
; 0.802 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.122      ;
; 0.806 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.126      ;
; 0.813 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.931      ;
; 0.814 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.932      ;
; 0.838 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.959      ;
; 0.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.166      ;
; 0.857 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.978      ;
; 0.859 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.179      ;
; 0.861 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.982      ;
; 0.862 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.182      ;
; 0.863 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.182      ;
; 0.867 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.796      ;
; 0.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.188      ;
; 0.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.188      ;
; 0.870 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.189      ;
; 0.894 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.015      ;
; 0.899 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.219      ;
; 0.902 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.222      ;
; 0.908 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.029      ;
; 0.917 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.236      ;
; 0.921 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.240      ;
; 0.930 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.249      ;
; 0.932 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.252      ;
; 0.938 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.066      ;
; 0.959 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.279      ;
; 0.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.088      ;
; 0.963 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.283      ;
; 0.970 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.095      ;
; 0.970 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.095      ;
; 0.970 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.095      ;
; 0.970 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.095      ;
; 0.970 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.095      ;
; 0.970 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.095      ;
; 0.970 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.095      ;
; 0.970 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.095      ;
; 0.970 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.095      ;
; 0.976 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.107      ;
; 0.978 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.297      ;
; 0.979 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.110      ;
; 0.985 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.305      ;
; 0.988 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.113      ;
; 0.988 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.113      ;
; 0.988 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.113      ;
; 0.988 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.113      ;
; 0.988 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.113      ;
; 0.988 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.113      ;
; 0.988 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.113      ;
; 0.988 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.113      ;
; 0.988 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.113      ;
; 0.999 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.127      ;
; 1.000 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.320      ;
; 1.004 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.324      ;
; 1.009 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.137      ;
; 1.010 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.331      ;
; 1.014 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.334      ;
; 1.014 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.142      ;
; 1.016 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.337      ;
; 1.019 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.340      ;
; 1.020 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.340      ;
; 1.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.144      ;
; 1.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.154      ;
; 1.026 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.157      ;
; 1.050 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.371      ;
; 1.057 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.377      ;
; 1.069 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.197      ;
; 1.071 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.391      ;
; 1.085 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.213      ;
; 1.101 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.229      ;
; 1.105 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.426      ;
; 1.111 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.432      ;
; 1.114 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.436      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst1|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst2|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst3|inst4|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst4|inst4|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst5|inst4|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst6|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.377 ; 2.017 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.564 ; 4.205 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.543 ; 4.103 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.387 ; 4.010 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.250 ; 3.885 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 2.917 ; 3.511 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.680 ; 3.252 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.194 ; 3.802 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.141 ; 3.705 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.251 ; 3.822 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.175 ; 3.850 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 2.905 ; 3.606 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.564 ; 4.205 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.180 ; 3.799 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 1.858 ; 2.487 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 2.209 ; 2.892 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.052 ; 1.220 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.420 ; 0.768 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.007 ; 1.594 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 1.841 ; 2.552 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 1.713 ; 2.353 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 1.544 ; 2.195 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 1.841 ; 2.552 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -0.994 ; -1.618 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.498 ; -1.057 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.874 ; -1.459 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.800 ; -1.370 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.772 ; -1.338 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.691 ; -1.283 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.600 ; -1.184 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.632 ; -1.203 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.715 ; -1.312 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.951 ; -1.546 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.764 ; -1.323 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.853 ; -1.438 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.821 ; -1.415 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.498 ; -1.057 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.547 ; -2.152 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.653 ; -2.259 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.018 ; -0.342 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.115 ; -0.441 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.801 ; -1.375 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.747 ; -1.296 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.942 ; -1.533 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.747 ; -1.296 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.253 ; -1.888 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.518 ; 5.454 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.518 ; 5.454 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.587 ; 4.451 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.431 ; 4.300 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.423 ; 4.412 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.213 ; 4.215 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.251 ; 4.298 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.430 ; 4.299 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.615 ; 4.502 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.412 ; 4.402 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.370 ; 4.363 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.949 ; 4.803 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.313 ; 4.300 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.930 ; 3.875 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.958 ; 3.900 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.694 ; 3.569 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 2.959 ; 2.997 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.296 ; 4.479 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.280 ; 3.398 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.231 ; 3.344 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.361 ; 3.469 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.169 ; 3.274 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.080 ; 3.158 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.959 ; 2.997 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.134 ; 3.190 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.166 ; 3.267 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.262 ; 3.355 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.207 ; 3.259 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.215 ; 3.315 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.644 ; 3.740 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.661 ; 3.766 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.438 ; 3.344 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.707 ; 4.704 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.707 ; 4.704 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.718 ; 4.715 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.732 ; 4.729 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.732 ; 4.729 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.727 ; 4.724 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.747 ; 4.744 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.732 ; 4.729 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.883 ; 4.880 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.732 ; 4.729 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.748 ; 4.745 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.878 ; 4.875 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.727 ; 4.724 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.671 ; 3.671 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.671 ; 3.671 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.682 ; 3.682 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.695 ; 3.695 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.695 ; 3.695 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.711 ; 3.711 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.695 ; 3.695 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.841 ; 3.841 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.695 ; 3.695 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.712 ; 3.712 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.836 ; 3.836 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.850     ; 4.850     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.850     ; 4.850     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.865     ; 4.865     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.876     ; 4.876     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.876     ; 4.876     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.870     ; 4.870     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.890     ; 4.890     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.876     ; 4.876     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.049     ; 5.049     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.876     ; 4.876     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.895     ; 4.895     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.045     ; 5.045     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.870     ; 4.870     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.795     ; 3.861     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.795     ; 3.861     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.810     ; 3.876     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.821     ; 3.887     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.821     ; 3.887     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.815     ; 3.881     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.835     ; 3.901     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.821     ; 3.887     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.988     ; 4.054     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.821     ; 3.887     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.840     ; 3.906     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.983     ; 4.049     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.815     ; 3.881     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.968   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.968   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -130.856 ; 0.0   ; 0.0      ; 0.0     ; -51.036             ;
;  CLK             ; -130.856 ; 0.000 ; N/A      ; N/A     ; -51.036             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.442 ; 2.941 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.444 ; 6.847 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.444 ; 6.847 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.188 ; 6.618 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.931 ; 6.382 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.306 ; 5.721 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.845 ; 5.249 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.803 ; 6.183 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.587 ; 6.057 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.799 ; 6.216 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.725 ; 6.230 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.226 ; 5.732 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.334 ; 6.758 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.664 ; 6.119 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.348 ; 3.730 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.997 ; 4.446 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.783 ; 1.833 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.722 ; 0.894 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.805 ; 2.202 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.223 ; 3.753 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 3.080 ; 3.481 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.783 ; 3.252 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.223 ; 3.753 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -0.994 ; -1.618 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.498 ; -1.006 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.874 ; -1.459 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.800 ; -1.370 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.772 ; -1.338 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.691 ; -1.283 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.600 ; -1.184 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.632 ; -1.203 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.715 ; -1.312 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.951 ; -1.546 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.764 ; -1.323 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.853 ; -1.438 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.821 ; -1.415 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.498 ; -1.006 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.547 ; -2.152 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.653 ; -2.259 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.014 ; -0.169 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.115 ; -0.308 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.801 ; -1.375 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.747 ; -1.296 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.942 ; -1.533 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.747 ; -1.296 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.253 ; -1.888 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 9.136 ; 9.065 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 9.136 ; 9.065 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.809 ; 7.684 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.564 ; 7.427 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.553 ; 7.505 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.205 ; 7.136 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.252 ; 7.178 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.564 ; 7.430 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.886 ; 7.755 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.536 ; 7.490 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.442 ; 7.382 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 8.427 ; 8.296 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.357 ; 7.285 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.718 ; 6.613 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.745 ; 6.655 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.199 ; 6.117 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 2.959 ; 2.997 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.296 ; 4.479 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.280 ; 3.398 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.231 ; 3.344 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.361 ; 3.469 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.169 ; 3.274 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.080 ; 3.158 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.959 ; 2.997 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.134 ; 3.190 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.166 ; 3.267 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.262 ; 3.355 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.207 ; 3.259 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.215 ; 3.315 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.644 ; 3.740 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.661 ; 3.766 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.438 ; 3.344 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3001     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3001     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 268   ; 268  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jul 31 21:48:02 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.968
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.968            -130.856 CLK 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.354            -113.615 CLK 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.321
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.321             -53.783 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.036 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4619 megabytes
    Info: Processing ended: Thu Jul 31 21:48:03 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


