TimeQuest Timing Analyzer report for ochoBits
Wed Oct 23 20:42:21 2019
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; ochoBits                                         ;
; Device Family      ; Cyclone IV E                                     ;
; Device Name        ; EP4CE115F29C7                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  25.0%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 49.46 MHz ; 49.46 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -19.219 ; -586.384          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.880 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -203.460                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                      ;
+---------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+------------+--------------+-------------+--------------+------------+------------+
; -19.219 ; reg1[7]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 20.218     ;
; -19.161 ; reg1[7]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 20.124     ;
; -19.146 ; reg1[7]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 20.109     ;
; -19.139 ; reg1[0]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 20.138     ;
; -19.114 ; reg1[1]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 20.113     ;
; -19.081 ; reg1[0]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 20.044     ;
; -19.066 ; reg1[0]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 20.029     ;
; -19.056 ; reg1[1]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 20.019     ;
; -19.050 ; reg1[7]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 20.042     ;
; -19.041 ; reg1[1]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 20.004     ;
; -19.019 ; reg1[7]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.090      ; 20.127     ;
; -19.018 ; reg1[4]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 20.017     ;
; -19.006 ; reg1[3]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 20.005     ;
; -18.995 ; reg1[7]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.996     ;
; -18.971 ; reg1[2]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 19.970     ;
; -18.970 ; reg1[0]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.962     ;
; -18.960 ; reg1[4]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 19.923     ;
; -18.948 ; reg1[3]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 19.911     ;
; -18.945 ; reg1[4]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 19.908     ;
; -18.945 ; reg1[1]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.937     ;
; -18.939 ; reg1[0]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.090      ; 20.047     ;
; -18.933 ; reg1[3]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 19.896     ;
; -18.929 ; reg1[7]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.921     ;
; -18.915 ; reg1[0]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.916     ;
; -18.914 ; reg1[1]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.090      ; 20.022     ;
; -18.913 ; reg1[2]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 19.876     ;
; -18.898 ; reg1[2]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 19.861     ;
; -18.890 ; reg1[1]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.891     ;
; -18.853 ; reg1[5]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 19.852     ;
; -18.849 ; reg1[4]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.841     ;
; -18.849 ; reg1[0]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.841     ;
; -18.837 ; reg1[3]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.829     ;
; -18.824 ; reg1[1]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.816     ;
; -18.818 ; reg1[4]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.090      ; 19.926     ;
; -18.806 ; reg1[3]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.090      ; 19.914     ;
; -18.802 ; reg1[2]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.794     ;
; -18.795 ; reg1[5]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 19.758     ;
; -18.794 ; reg1[4]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.795     ;
; -18.792 ; reg1[6]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 19.791     ;
; -18.782 ; reg1[3]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.783     ;
; -18.780 ; reg1[5]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 19.743     ;
; -18.771 ; reg1[2]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.090      ; 19.879     ;
; -18.747 ; reg1[2]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.748     ;
; -18.734 ; reg1[6]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 19.697     ;
; -18.728 ; reg1[4]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.720     ;
; -18.719 ; reg1[6]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 19.682     ;
; -18.716 ; reg1[3]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.708     ;
; -18.684 ; reg1[5]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.676     ;
; -18.681 ; reg1[2]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.673     ;
; -18.653 ; reg1[5]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.090      ; 19.761     ;
; -18.629 ; reg1[5]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.630     ;
; -18.623 ; reg1[6]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.615     ;
; -18.592 ; reg1[6]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.090      ; 19.700     ;
; -18.568 ; reg1[6]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.569     ;
; -18.563 ; reg1[5]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.555     ;
; -18.502 ; reg1[6]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 19.494     ;
; -18.410 ; reg1[7]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.411     ;
; -18.330 ; reg1[0]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.331     ;
; -18.305 ; reg1[1]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.306     ;
; -18.209 ; reg1[4]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.210     ;
; -18.197 ; reg1[3]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.198     ;
; -18.162 ; reg1[2]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.163     ;
; -18.044 ; reg1[5]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 19.045     ;
; -17.983 ; reg1[6]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 18.984     ;
; -5.411  ; ram_sel[3] ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.130     ; 6.299      ;
; -5.181  ; Ax01[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.174     ; 6.025      ;
; -5.095  ; ram_sel[0] ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.983      ;
; -5.077  ; ram_sel[3] ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.965      ;
; -5.013  ; ram_sel[3] ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.901      ;
; -4.794  ; ram_sel[1] ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.682      ;
; -4.783  ; Ax05[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.121     ; 5.680      ;
; -4.757  ; ram_sel[3] ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.645      ;
; -4.685  ; ram_sel[2] ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.573      ;
; -4.667  ; ram_sel[0] ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.555      ;
; -4.655  ; ram_sel[2] ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.543      ;
; -4.531  ; ram_sel[1] ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.419      ;
; -4.484  ; Ax05[5]    ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.121     ; 5.381      ;
; -4.470  ; Ax08[5]    ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.268     ; 5.220      ;
; -4.418  ; ram_sel[2] ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.306      ;
; -4.406  ; Ax06[7]    ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.216     ; 5.208      ;
; -4.371  ; Ax07[5]    ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.151     ; 5.238      ;
; -4.354  ; ram_sel[2] ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.242      ;
; -4.285  ; ram_sel[0] ; reg1[4]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.173      ;
; -4.255  ; Ax10[2]    ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.311     ; 4.962      ;
; -4.236  ; Ax08[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.268     ; 4.986      ;
; -4.225  ; ram_sel[0] ; reg1[6]    ; clk          ; clk         ; 1.000        ; -0.130     ; 5.113      ;
; -4.085  ; Ax01[4]    ; reg1[4]    ; clk          ; clk         ; 1.000        ; -0.174     ; 4.929      ;
; -4.050  ; Ax01[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.174     ; 4.894      ;
; -4.046  ; Ax02[6]    ; reg1[6]    ; clk          ; clk         ; 1.000        ; -0.259     ; 4.805      ;
; -4.043  ; Ax06[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.216     ; 4.845      ;
; -4.033  ; Ax06[3]    ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.216     ; 4.835      ;
; -4.020  ; Ax02[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.259     ; 4.779      ;
; -4.013  ; ram_sel[1] ; reg1[4]    ; clk          ; clk         ; 1.000        ; -0.130     ; 4.901      ;
; -4.010  ; Ax07[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.151     ; 4.877      ;
; -4.000  ; Ax02[7]    ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.259     ; 4.759      ;
; -3.955  ; Ax12[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.224     ; 4.749      ;
; -3.954  ; ram_sel[1] ; reg1[6]    ; clk          ; clk         ; 1.000        ; -0.130     ; 4.842      ;
; -3.910  ; Ax08[2]    ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.268     ; 4.660      ;
; -3.901  ; Ax11[3]    ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.164     ; 4.755      ;
; -3.874  ; Ax02[2]    ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.259     ; 4.633      ;
+---------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                          ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.880 ; buf_out[5] ; out_alu[5]~reg0 ; clk          ; clk         ; 0.000        ; -0.202     ; 0.864      ;
; 1.159 ; buf_out[6] ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.026      ; 1.371      ;
; 1.173 ; buf_out[6] ; out_alu[6]~reg0 ; clk          ; clk         ; 0.000        ; -0.195     ; 1.164      ;
; 1.202 ; buf_out[0] ; out_alu[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.200     ; 1.188      ;
; 1.219 ; buf_out[4] ; out_alu[4]~reg0 ; clk          ; clk         ; 0.000        ; -0.195     ; 1.210      ;
; 1.229 ; buf_out[1] ; out_alu[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.162     ; 1.253      ;
; 1.332 ; buf_out[7] ; out_alu[7]~reg0 ; clk          ; clk         ; 0.000        ; -0.162     ; 1.356      ;
; 1.336 ; buf_out[1] ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.577      ;
; 1.351 ; buf_out[4] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.026      ; 1.563      ;
; 1.355 ; reg1[7]    ; buf_out[7]      ; clk          ; clk         ; 0.000        ; 0.138      ; 1.679      ;
; 1.369 ; buf_out[7] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.610      ;
; 1.379 ; buf_out[3] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.017      ; 1.582      ;
; 1.387 ; buf_out[0] ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.017      ; 1.590      ;
; 1.399 ; buf_out[2] ; out_alu[2]~reg0 ; clk          ; clk         ; 0.000        ; -0.307     ; 1.278      ;
; 1.401 ; buf_out[5] ; reg1[5]         ; clk          ; clk         ; 0.000        ; 0.019      ; 1.606      ;
; 1.641 ; reg1[6]    ; buf_out[6]      ; clk          ; clk         ; 0.000        ; 0.169      ; 1.996      ;
; 1.675 ; reg1[3]    ; buf_out[3]      ; clk          ; clk         ; 0.000        ; 0.178      ; 2.039      ;
; 1.696 ; Ax05[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.954      ;
; 1.776 ; Ax15[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.067      ; 2.029      ;
; 1.779 ; buf_out[2] ; reg1[2]         ; clk          ; clk         ; 0.000        ; -0.090     ; 1.875      ;
; 1.795 ; reg1[2]    ; buf_out[2]      ; clk          ; clk         ; 0.000        ; 0.289      ; 2.270      ;
; 1.887 ; ram_sel[0] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.136      ;
; 1.913 ; Ax07[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.108      ; 2.207      ;
; 1.919 ; ram_sel[0] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.168      ;
; 1.930 ; buf_out[3] ; out_alu[3]~reg0 ; clk          ; clk         ; 0.000        ; -0.200     ; 1.916      ;
; 1.990 ; Ax14[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.273      ;
; 2.004 ; Ax05[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 2.262      ;
; 2.009 ; Ax11[0]    ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.030      ; 2.225      ;
; 2.011 ; Ax14[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.294      ;
; 2.073 ; ram_sel[1] ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.322      ;
; 2.074 ; ram_sel[1] ; reg1[5]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.323      ;
; 2.092 ; ram_sel[1] ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.341      ;
; 2.100 ; Ax03[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.054      ; 2.340      ;
; 2.162 ; Ax15[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.067      ; 2.415      ;
; 2.181 ; ram_sel[2] ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.430      ;
; 2.185 ; Ax07[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.108      ; 2.479      ;
; 2.191 ; Ax06[1]    ; reg1[1]         ; clk          ; clk         ; 0.000        ; -0.019     ; 2.358      ;
; 2.206 ; ram_sel[2] ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.455      ;
; 2.222 ; ram_sel[3] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.471      ;
; 2.235 ; Ax11[1]    ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.030      ; 2.451      ;
; 2.274 ; Ax06[5]    ; reg1[5]         ; clk          ; clk         ; 0.000        ; -0.019     ; 2.441      ;
; 2.274 ; reg1[4]    ; buf_out[4]      ; clk          ; clk         ; 0.000        ; 0.169      ; 2.629      ;
; 2.285 ; ram_sel[1] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.534      ;
; 2.294 ; reg1[0]    ; buf_out[0]      ; clk          ; clk         ; 0.000        ; 0.178      ; 2.658      ;
; 2.301 ; ram_sel[1] ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.550      ;
; 2.313 ; Ax03[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.054      ; 2.553      ;
; 2.343 ; Ax06[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; -0.019     ; 2.510      ;
; 2.354 ; Ax07[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 2.582      ;
; 2.359 ; Ax06[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; -0.019     ; 2.526      ;
; 2.361 ; reg1[5]    ; buf_out[5]      ; clk          ; clk         ; 0.000        ; 0.176      ; 2.723      ;
; 2.371 ; Ax07[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.042      ; 2.599      ;
; 2.393 ; ram_sel[3] ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.642      ;
; 2.432 ; Ax13[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.009      ; 2.627      ;
; 2.441 ; Ax13[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.009      ; 2.636      ;
; 2.448 ; Ax14[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.097      ; 2.731      ;
; 2.480 ; ram_sel[2] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.729      ;
; 2.496 ; ram_sel[1] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.745      ;
; 2.498 ; reg1[1]    ; buf_out[1]      ; clk          ; clk         ; 0.000        ; 0.138      ; 2.822      ;
; 2.510 ; Ax15[0]    ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.074      ; 2.770      ;
; 2.525 ; Ax11[5]    ; reg1[5]         ; clk          ; clk         ; 0.000        ; 0.030      ; 2.741      ;
; 2.526 ; ram_sel[3] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.775      ;
; 2.559 ; ram_sel[1] ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.808      ;
; 2.562 ; Ax03[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.054      ; 2.802      ;
; 2.570 ; ram_sel[2] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.819      ;
; 2.580 ; Ax10[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; -0.140     ; 2.626      ;
; 2.618 ; Ax01[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.021      ; 2.825      ;
; 2.641 ; Ax12[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; -0.028     ; 2.799      ;
; 2.644 ; Ax11[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.030      ; 2.860      ;
; 2.645 ; Ax07[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.042      ; 2.873      ;
; 2.668 ; ram_sel[3] ; Ax11[2]         ; clk          ; clk         ; 0.000        ; 0.116      ; 2.970      ;
; 2.668 ; ram_sel[3] ; Ax11[5]         ; clk          ; clk         ; 0.000        ; 0.116      ; 2.970      ;
; 2.668 ; ram_sel[3] ; Ax11[4]         ; clk          ; clk         ; 0.000        ; 0.116      ; 2.970      ;
; 2.668 ; ram_sel[3] ; Ax11[3]         ; clk          ; clk         ; 0.000        ; 0.116      ; 2.970      ;
; 2.668 ; ram_sel[3] ; Ax11[6]         ; clk          ; clk         ; 0.000        ; 0.116      ; 2.970      ;
; 2.668 ; ram_sel[3] ; Ax11[1]         ; clk          ; clk         ; 0.000        ; 0.116      ; 2.970      ;
; 2.668 ; ram_sel[3] ; Ax11[7]         ; clk          ; clk         ; 0.000        ; 0.116      ; 2.970      ;
; 2.668 ; ram_sel[3] ; Ax11[0]         ; clk          ; clk         ; 0.000        ; 0.116      ; 2.970      ;
; 2.697 ; Ax15[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.067      ; 2.950      ;
; 2.702 ; ram_sel[2] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.951      ;
; 2.708 ; ram_sel[1] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.957      ;
; 2.775 ; ram_sel[1] ; Ax11[2]         ; clk          ; clk         ; 0.000        ; 0.116      ; 3.077      ;
; 2.775 ; ram_sel[1] ; Ax11[5]         ; clk          ; clk         ; 0.000        ; 0.116      ; 3.077      ;
; 2.775 ; ram_sel[1] ; Ax11[4]         ; clk          ; clk         ; 0.000        ; 0.116      ; 3.077      ;
; 2.775 ; ram_sel[1] ; Ax11[3]         ; clk          ; clk         ; 0.000        ; 0.116      ; 3.077      ;
; 2.775 ; ram_sel[1] ; Ax11[6]         ; clk          ; clk         ; 0.000        ; 0.116      ; 3.077      ;
; 2.775 ; ram_sel[1] ; Ax11[1]         ; clk          ; clk         ; 0.000        ; 0.116      ; 3.077      ;
; 2.775 ; ram_sel[1] ; Ax11[7]         ; clk          ; clk         ; 0.000        ; 0.116      ; 3.077      ;
; 2.775 ; ram_sel[1] ; Ax11[0]         ; clk          ; clk         ; 0.000        ; 0.116      ; 3.077      ;
; 2.777 ; ram_sel[0] ; Ax09[2]         ; clk          ; clk         ; 0.000        ; 0.158      ; 3.121      ;
; 2.777 ; ram_sel[0] ; Ax09[5]         ; clk          ; clk         ; 0.000        ; 0.158      ; 3.121      ;
; 2.777 ; ram_sel[0] ; Ax09[4]         ; clk          ; clk         ; 0.000        ; 0.158      ; 3.121      ;
; 2.777 ; ram_sel[0] ; Ax09[3]         ; clk          ; clk         ; 0.000        ; 0.158      ; 3.121      ;
; 2.777 ; ram_sel[0] ; Ax09[6]         ; clk          ; clk         ; 0.000        ; 0.158      ; 3.121      ;
; 2.777 ; ram_sel[0] ; Ax09[1]         ; clk          ; clk         ; 0.000        ; 0.158      ; 3.121      ;
; 2.777 ; ram_sel[0] ; Ax09[7]         ; clk          ; clk         ; 0.000        ; 0.158      ; 3.121      ;
; 2.777 ; ram_sel[0] ; Ax09[0]         ; clk          ; clk         ; 0.000        ; 0.158      ; 3.121      ;
; 2.778 ; Ax14[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.097      ; 3.061      ;
; 2.782 ; Ax01[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.021      ; 2.989      ;
; 2.795 ; Ax13[0]    ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.038      ; 3.019      ;
; 2.796 ; Ax15[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.067      ; 3.049      ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                   ;
+--------+--------------+----------------+------------+-------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target  ;
+--------+--------------+----------------+------------+-------+------------+---------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax12[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax12[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax12[2] ;
+--------+--------------+----------------+------------+-------+------------+---------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inp_a[*]  ; clk        ; 24.612 ; 25.030 ; Rise       ; clk             ;
;  inp_a[0] ; clk        ; 24.612 ; 25.030 ; Rise       ; clk             ;
;  inp_a[1] ; clk        ; 24.070 ; 24.521 ; Rise       ; clk             ;
;  inp_a[2] ; clk        ; 24.107 ; 24.502 ; Rise       ; clk             ;
;  inp_a[3] ; clk        ; 24.496 ; 24.899 ; Rise       ; clk             ;
;  inp_a[4] ; clk        ; 24.333 ; 24.769 ; Rise       ; clk             ;
;  inp_a[5] ; clk        ; 24.085 ; 24.557 ; Rise       ; clk             ;
;  inp_a[6] ; clk        ; 24.308 ; 24.707 ; Rise       ; clk             ;
;  inp_a[7] ; clk        ; 24.389 ; 24.853 ; Rise       ; clk             ;
; sel[*]    ; clk        ; 9.017  ; 9.400  ; Rise       ; clk             ;
;  sel[0]   ; clk        ; 9.017  ; 9.395  ; Rise       ; clk             ;
;  sel[1]   ; clk        ; 8.822  ; 9.400  ; Rise       ; clk             ;
;  sel[2]   ; clk        ; 8.625  ; 8.834  ; Rise       ; clk             ;
;  sel[3]   ; clk        ; 7.692  ; 7.844  ; Rise       ; clk             ;
;  sel[4]   ; clk        ; 7.139  ; 7.301  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inp_a[*]  ; clk        ; -2.302 ; -2.645 ; Rise       ; clk             ;
;  inp_a[0] ; clk        ; -2.632 ; -2.983 ; Rise       ; clk             ;
;  inp_a[1] ; clk        ; -3.199 ; -3.545 ; Rise       ; clk             ;
;  inp_a[2] ; clk        ; -2.302 ; -2.645 ; Rise       ; clk             ;
;  inp_a[3] ; clk        ; -3.161 ; -3.514 ; Rise       ; clk             ;
;  inp_a[4] ; clk        ; -2.682 ; -3.079 ; Rise       ; clk             ;
;  inp_a[5] ; clk        ; -3.450 ; -3.885 ; Rise       ; clk             ;
;  inp_a[6] ; clk        ; -3.406 ; -3.751 ; Rise       ; clk             ;
;  inp_a[7] ; clk        ; -2.666 ; -3.019 ; Rise       ; clk             ;
; sel[*]    ; clk        ; -2.504 ; -2.867 ; Rise       ; clk             ;
;  sel[0]   ; clk        ; -3.038 ; -3.416 ; Rise       ; clk             ;
;  sel[1]   ; clk        ; -2.504 ; -2.867 ; Rise       ; clk             ;
;  sel[2]   ; clk        ; -2.911 ; -3.323 ; Rise       ; clk             ;
;  sel[3]   ; clk        ; -2.844 ; -3.217 ; Rise       ; clk             ;
;  sel[4]   ; clk        ; -2.753 ; -3.147 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; out_alu[*]  ; clk        ; 9.919 ; 9.827 ; Rise       ; clk             ;
;  out_alu[0] ; clk        ; 7.183 ; 7.179 ; Rise       ; clk             ;
;  out_alu[1] ; clk        ; 7.341 ; 7.352 ; Rise       ; clk             ;
;  out_alu[2] ; clk        ; 9.919 ; 9.827 ; Rise       ; clk             ;
;  out_alu[3] ; clk        ; 7.473 ; 7.524 ; Rise       ; clk             ;
;  out_alu[4] ; clk        ; 8.831 ; 8.947 ; Rise       ; clk             ;
;  out_alu[5] ; clk        ; 7.823 ; 7.916 ; Rise       ; clk             ;
;  out_alu[6] ; clk        ; 8.417 ; 8.469 ; Rise       ; clk             ;
;  out_alu[7] ; clk        ; 8.241 ; 8.333 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; out_alu[*]  ; clk        ; 6.933 ; 6.928 ; Rise       ; clk             ;
;  out_alu[0] ; clk        ; 6.933 ; 6.928 ; Rise       ; clk             ;
;  out_alu[1] ; clk        ; 7.086 ; 7.095 ; Rise       ; clk             ;
;  out_alu[2] ; clk        ; 9.563 ; 9.472 ; Rise       ; clk             ;
;  out_alu[3] ; clk        ; 7.215 ; 7.262 ; Rise       ; clk             ;
;  out_alu[4] ; clk        ; 8.517 ; 8.627 ; Rise       ; clk             ;
;  out_alu[5] ; clk        ; 7.551 ; 7.638 ; Rise       ; clk             ;
;  out_alu[6] ; clk        ; 8.119 ; 8.168 ; Rise       ; clk             ;
;  out_alu[7] ; clk        ; 7.952 ; 8.039 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 54.94 MHz ; 54.94 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -17.203 ; -522.355         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.810 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -203.460                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                       ;
+---------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+------------+--------------+-------------+--------------+------------+------------+
; -17.203 ; reg1[7]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 18.197     ;
; -17.202 ; reg1[7]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 18.163     ;
; -17.166 ; reg1[7]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 18.127     ;
; -17.127 ; reg1[0]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 18.121     ;
; -17.126 ; reg1[0]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 18.087     ;
; -17.112 ; reg1[1]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 18.106     ;
; -17.111 ; reg1[1]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 18.072     ;
; -17.090 ; reg1[0]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 18.051     ;
; -17.075 ; reg1[1]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 18.036     ;
; -17.063 ; reg1[7]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.068      ; 18.150     ;
; -17.050 ; reg1[7]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 18.038     ;
; -17.035 ; reg1[7]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 18.030     ;
; -17.022 ; reg1[4]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 18.016     ;
; -17.021 ; reg1[4]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 17.982     ;
; -17.018 ; reg1[3]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 18.012     ;
; -17.017 ; reg1[3]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 17.978     ;
; -16.987 ; reg1[0]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.068      ; 18.074     ;
; -16.985 ; reg1[4]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 17.946     ;
; -16.981 ; reg1[3]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 17.942     ;
; -16.979 ; reg1[2]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 17.973     ;
; -16.978 ; reg1[2]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 17.939     ;
; -16.974 ; reg1[0]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.962     ;
; -16.972 ; reg1[1]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.068      ; 18.059     ;
; -16.968 ; reg1[7]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.956     ;
; -16.959 ; reg1[1]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.947     ;
; -16.959 ; reg1[0]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.954     ;
; -16.944 ; reg1[1]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.939     ;
; -16.942 ; reg1[2]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 17.903     ;
; -16.892 ; reg1[0]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.880     ;
; -16.883 ; reg1[5]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 17.877     ;
; -16.882 ; reg1[5]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 17.843     ;
; -16.882 ; reg1[4]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.068      ; 17.969     ;
; -16.878 ; reg1[3]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.068      ; 17.965     ;
; -16.877 ; reg1[1]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.865     ;
; -16.869 ; reg1[4]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.857     ;
; -16.865 ; reg1[3]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.853     ;
; -16.854 ; reg1[4]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.849     ;
; -16.850 ; reg1[3]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.845     ;
; -16.846 ; reg1[5]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 17.807     ;
; -16.839 ; reg1[2]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.068      ; 17.926     ;
; -16.836 ; reg1[6]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.025     ; 17.830     ;
; -16.835 ; reg1[6]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 17.796     ;
; -16.826 ; reg1[2]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.814     ;
; -16.811 ; reg1[2]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.806     ;
; -16.799 ; reg1[6]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 17.760     ;
; -16.787 ; reg1[4]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.775     ;
; -16.783 ; reg1[3]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.771     ;
; -16.744 ; reg1[2]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.732     ;
; -16.743 ; reg1[5]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.068      ; 17.830     ;
; -16.730 ; reg1[5]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.718     ;
; -16.715 ; reg1[5]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.710     ;
; -16.696 ; reg1[6]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.068      ; 17.783     ;
; -16.683 ; reg1[6]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.671     ;
; -16.668 ; reg1[6]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.663     ;
; -16.648 ; reg1[5]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.636     ;
; -16.601 ; reg1[6]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.031     ; 17.589     ;
; -16.513 ; reg1[7]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.508     ;
; -16.437 ; reg1[0]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.432     ;
; -16.422 ; reg1[1]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.417     ;
; -16.332 ; reg1[4]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.327     ;
; -16.328 ; reg1[3]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.323     ;
; -16.289 ; reg1[2]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.284     ;
; -16.193 ; reg1[5]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.188     ;
; -16.146 ; reg1[6]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 17.141     ;
; -4.892  ; ram_sel[3] ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.113     ; 5.798      ;
; -4.645  ; Ax01[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.147     ; 5.517      ;
; -4.597  ; ram_sel[3] ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.113     ; 5.503      ;
; -4.562  ; ram_sel[3] ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.113     ; 5.468      ;
; -4.539  ; ram_sel[0] ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.113     ; 5.445      ;
; -4.374  ; Ax05[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.102     ; 5.291      ;
; -4.330  ; ram_sel[3] ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.113     ; 5.236      ;
; -4.323  ; ram_sel[1] ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.113     ; 5.229      ;
; -4.258  ; ram_sel[2] ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.113     ; 5.164      ;
; -4.240  ; ram_sel[2] ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.113     ; 5.146      ;
; -4.194  ; ram_sel[0] ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.113     ; 5.100      ;
; -4.125  ; Ax05[5]    ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.102     ; 5.042      ;
; -4.077  ; ram_sel[1] ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.113     ; 4.983      ;
; -4.018  ; ram_sel[2] ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.113     ; 4.924      ;
; -4.017  ; Ax06[7]    ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.181     ; 4.855      ;
; -4.015  ; Ax08[5]    ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.244     ; 4.790      ;
; -3.996  ; Ax07[5]    ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.120     ; 4.895      ;
; -3.966  ; ram_sel[2] ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.113     ; 4.872      ;
; -3.858  ; ram_sel[0] ; reg1[4]    ; clk          ; clk         ; 1.000        ; -0.113     ; 4.764      ;
; -3.792  ; ram_sel[0] ; reg1[6]    ; clk          ; clk         ; 1.000        ; -0.113     ; 4.698      ;
; -3.792  ; Ax08[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.244     ; 4.567      ;
; -3.750  ; Ax10[2]    ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.286     ; 4.483      ;
; -3.720  ; Ax01[4]    ; reg1[4]    ; clk          ; clk         ; 1.000        ; -0.147     ; 4.592      ;
; -3.690  ; Ax01[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.147     ; 4.562      ;
; -3.684  ; Ax06[3]    ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.181     ; 4.522      ;
; -3.663  ; Ax07[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.120     ; 4.562      ;
; -3.650  ; Ax02[6]    ; reg1[6]    ; clk          ; clk         ; 1.000        ; -0.223     ; 4.446      ;
; -3.649  ; Ax06[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.181     ; 4.487      ;
; -3.628  ; Ax02[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.223     ; 4.424      ;
; -3.622  ; Ax02[7]    ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.223     ; 4.418      ;
; -3.616  ; ram_sel[1] ; reg1[4]    ; clk          ; clk         ; 1.000        ; -0.113     ; 4.522      ;
; -3.544  ; ram_sel[1] ; reg1[6]    ; clk          ; clk         ; 1.000        ; -0.113     ; 4.450      ;
; -3.534  ; Ax05[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.102     ; 4.451      ;
; -3.527  ; Ax02[2]    ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.223     ; 4.323      ;
; -3.482  ; Ax12[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.188     ; 4.313      ;
; -3.479  ; Ax08[2]    ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.244     ; 4.254      ;
+---------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                           ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.810 ; buf_out[5] ; out_alu[5]~reg0 ; clk          ; clk         ; 0.000        ; -0.183     ; 0.798      ;
; 1.066 ; buf_out[6] ; out_alu[6]~reg0 ; clk          ; clk         ; 0.000        ; -0.177     ; 1.060      ;
; 1.068 ; buf_out[6] ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.031      ; 1.270      ;
; 1.084 ; buf_out[0] ; out_alu[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.180     ; 1.075      ;
; 1.110 ; buf_out[4] ; out_alu[4]~reg0 ; clk          ; clk         ; 0.000        ; -0.177     ; 1.104      ;
; 1.131 ; buf_out[1] ; out_alu[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.146     ; 1.156      ;
; 1.189 ; buf_out[7] ; out_alu[7]~reg0 ; clk          ; clk         ; 0.000        ; -0.146     ; 1.214      ;
; 1.213 ; buf_out[1] ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.442      ;
; 1.232 ; buf_out[4] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.031      ; 1.434      ;
; 1.239 ; buf_out[7] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.468      ;
; 1.252 ; buf_out[3] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.024      ; 1.447      ;
; 1.253 ; reg1[7]    ; buf_out[7]      ; clk          ; clk         ; 0.000        ; 0.118      ; 1.542      ;
; 1.266 ; buf_out[0] ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.024      ; 1.461      ;
; 1.275 ; buf_out[5] ; reg1[5]         ; clk          ; clk         ; 0.000        ; 0.025      ; 1.471      ;
; 1.281 ; buf_out[2] ; out_alu[2]~reg0 ; clk          ; clk         ; 0.000        ; -0.272     ; 1.180      ;
; 1.488 ; reg1[6]    ; buf_out[6]      ; clk          ; clk         ; 0.000        ; 0.146      ; 1.805      ;
; 1.497 ; Ax05[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.741      ;
; 1.519 ; reg1[3]    ; buf_out[3]      ; clk          ; clk         ; 0.000        ; 0.153      ; 1.843      ;
; 1.584 ; Ax15[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.818      ;
; 1.585 ; buf_out[2] ; reg1[2]         ; clk          ; clk         ; 0.000        ; -0.068     ; 1.688      ;
; 1.652 ; reg1[2]    ; buf_out[2]      ; clk          ; clk         ; 0.000        ; 0.249      ; 2.072      ;
; 1.683 ; Ax07[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.109      ; 1.963      ;
; 1.714 ; ram_sel[0] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.948      ;
; 1.739 ; ram_sel[0] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.063      ; 1.973      ;
; 1.741 ; buf_out[3] ; out_alu[3]~reg0 ; clk          ; clk         ; 0.000        ; -0.180     ; 1.732      ;
; 1.760 ; Ax14[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.096      ; 2.027      ;
; 1.771 ; Ax05[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.073      ; 2.015      ;
; 1.775 ; Ax11[0]    ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.983      ;
; 1.778 ; Ax14[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.096      ; 2.045      ;
; 1.848 ; ram_sel[1] ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.082      ;
; 1.852 ; Ax03[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.086      ;
; 1.863 ; ram_sel[1] ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.097      ;
; 1.883 ; ram_sel[1] ; reg1[5]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.117      ;
; 1.919 ; Ax15[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.153      ;
; 1.941 ; Ax06[1]    ; reg1[1]         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.109      ;
; 1.964 ; Ax07[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.109      ; 2.244      ;
; 1.982 ; Ax11[1]    ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.190      ;
; 1.989 ; ram_sel[2] ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.223      ;
; 2.011 ; ram_sel[2] ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.245      ;
; 2.012 ; Ax06[5]    ; reg1[5]         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.180      ;
; 2.024 ; ram_sel[3] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.258      ;
; 2.039 ; Ax03[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.273      ;
; 2.044 ; ram_sel[1] ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.278      ;
; 2.048 ; reg1[4]    ; buf_out[4]      ; clk          ; clk         ; 0.000        ; 0.146      ; 2.365      ;
; 2.067 ; ram_sel[1] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.301      ;
; 2.070 ; Ax06[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.238      ;
; 2.081 ; Ax07[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.056      ; 2.308      ;
; 2.088 ; Ax06[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.256      ;
; 2.098 ; reg1[0]    ; buf_out[0]      ; clk          ; clk         ; 0.000        ; 0.153      ; 2.422      ;
; 2.100 ; Ax07[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.056      ; 2.327      ;
; 2.140 ; Ax13[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.026      ; 2.337      ;
; 2.154 ; Ax13[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.026      ; 2.351      ;
; 2.167 ; Ax14[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.096      ; 2.434      ;
; 2.169 ; ram_sel[3] ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.403      ;
; 2.174 ; reg1[5]    ; buf_out[5]      ; clk          ; clk         ; 0.000        ; 0.152      ; 2.497      ;
; 2.203 ; ram_sel[2] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.437      ;
; 2.227 ; Ax15[0]    ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.075      ; 2.473      ;
; 2.238 ; Ax11[5]    ; reg1[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.446      ;
; 2.247 ; reg1[1]    ; buf_out[1]      ; clk          ; clk         ; 0.000        ; 0.118      ; 2.536      ;
; 2.250 ; ram_sel[3] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.484      ;
; 2.262 ; ram_sel[1] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.496      ;
; 2.263 ; Ax03[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.497      ;
; 2.301 ; Ax10[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; -0.129     ; 2.343      ;
; 2.307 ; ram_sel[1] ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.541      ;
; 2.323 ; ram_sel[2] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.557      ;
; 2.334 ; Ax12[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; -0.010     ; 2.495      ;
; 2.340 ; Ax07[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.056      ; 2.567      ;
; 2.342 ; Ax11[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.550      ;
; 2.348 ; Ax01[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.030      ; 2.549      ;
; 2.393 ; Ax15[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.627      ;
; 2.425 ; ram_sel[2] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.659      ;
; 2.436 ; ram_sel[1] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.670      ;
; 2.458 ; ram_sel[3] ; Ax11[2]         ; clk          ; clk         ; 0.000        ; 0.102      ; 2.731      ;
; 2.458 ; ram_sel[3] ; Ax11[5]         ; clk          ; clk         ; 0.000        ; 0.102      ; 2.731      ;
; 2.458 ; ram_sel[3] ; Ax11[4]         ; clk          ; clk         ; 0.000        ; 0.102      ; 2.731      ;
; 2.458 ; ram_sel[3] ; Ax11[3]         ; clk          ; clk         ; 0.000        ; 0.102      ; 2.731      ;
; 2.458 ; ram_sel[3] ; Ax11[6]         ; clk          ; clk         ; 0.000        ; 0.102      ; 2.731      ;
; 2.458 ; ram_sel[3] ; Ax11[1]         ; clk          ; clk         ; 0.000        ; 0.102      ; 2.731      ;
; 2.458 ; ram_sel[3] ; Ax11[7]         ; clk          ; clk         ; 0.000        ; 0.102      ; 2.731      ;
; 2.458 ; ram_sel[3] ; Ax11[0]         ; clk          ; clk         ; 0.000        ; 0.102      ; 2.731      ;
; 2.463 ; Ax01[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.030      ; 2.664      ;
; 2.463 ; Ax14[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.096      ; 2.730      ;
; 2.490 ; Ax13[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.026      ; 2.687      ;
; 2.498 ; Ax15[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.732      ;
; 2.500 ; ram_sel[0] ; Ax09[2]         ; clk          ; clk         ; 0.000        ; 0.144      ; 2.815      ;
; 2.500 ; ram_sel[0] ; Ax09[5]         ; clk          ; clk         ; 0.000        ; 0.144      ; 2.815      ;
; 2.500 ; ram_sel[0] ; Ax09[4]         ; clk          ; clk         ; 0.000        ; 0.144      ; 2.815      ;
; 2.500 ; ram_sel[0] ; Ax09[3]         ; clk          ; clk         ; 0.000        ; 0.144      ; 2.815      ;
; 2.500 ; ram_sel[0] ; Ax09[6]         ; clk          ; clk         ; 0.000        ; 0.144      ; 2.815      ;
; 2.500 ; ram_sel[0] ; Ax09[1]         ; clk          ; clk         ; 0.000        ; 0.144      ; 2.815      ;
; 2.500 ; ram_sel[0] ; Ax09[7]         ; clk          ; clk         ; 0.000        ; 0.144      ; 2.815      ;
; 2.500 ; ram_sel[0] ; Ax09[0]         ; clk          ; clk         ; 0.000        ; 0.144      ; 2.815      ;
; 2.533 ; ram_sel[3] ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.767      ;
; 2.538 ; Ax13[0]    ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.040      ; 2.749      ;
; 2.557 ; Ax12[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; -0.010     ; 2.718      ;
; 2.565 ; Ax08[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; -0.088     ; 2.648      ;
; 2.569 ; ram_sel[1] ; Ax15[0]         ; clk          ; clk         ; 0.000        ; 0.063      ; 2.803      ;
; 2.577 ; Ax01[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.030      ; 2.778      ;
; 2.579 ; ram_sel[1] ; Ax11[2]         ; clk          ; clk         ; 0.000        ; 0.102      ; 2.852      ;
; 2.579 ; ram_sel[1] ; Ax11[5]         ; clk          ; clk         ; 0.000        ; 0.102      ; 2.852      ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                    ;
+--------+--------------+----------------+------------+-------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target  ;
+--------+--------------+----------------+------------+-------+------------+---------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax00[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax01[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax02[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax03[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax04[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax05[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax06[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax07[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax08[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax09[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax10[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax11[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax12[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax12[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; Ax12[2] ;
+--------+--------------+----------------+------------+-------+------------+---------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inp_a[*]  ; clk        ; 22.139 ; 22.352 ; Rise       ; clk             ;
;  inp_a[0] ; clk        ; 22.139 ; 22.352 ; Rise       ; clk             ;
;  inp_a[1] ; clk        ; 21.631 ; 21.919 ; Rise       ; clk             ;
;  inp_a[2] ; clk        ; 21.677 ; 21.884 ; Rise       ; clk             ;
;  inp_a[3] ; clk        ; 22.034 ; 22.253 ; Rise       ; clk             ;
;  inp_a[4] ; clk        ; 21.895 ; 22.125 ; Rise       ; clk             ;
;  inp_a[5] ; clk        ; 21.656 ; 21.956 ; Rise       ; clk             ;
;  inp_a[6] ; clk        ; 21.858 ; 22.077 ; Rise       ; clk             ;
;  inp_a[7] ; clk        ; 21.923 ; 22.208 ; Rise       ; clk             ;
; sel[*]    ; clk        ; 8.063  ; 8.286  ; Rise       ; clk             ;
;  sel[0]   ; clk        ; 8.063  ; 8.278  ; Rise       ; clk             ;
;  sel[1]   ; clk        ; 8.003  ; 8.286  ; Rise       ; clk             ;
;  sel[2]   ; clk        ; 7.703  ; 7.891  ; Rise       ; clk             ;
;  sel[3]   ; clk        ; 6.893  ; 6.931  ; Rise       ; clk             ;
;  sel[4]   ; clk        ; 6.378  ; 6.456  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inp_a[*]  ; clk        ; -1.981 ; -2.163 ; Rise       ; clk             ;
;  inp_a[0] ; clk        ; -2.280 ; -2.467 ; Rise       ; clk             ;
;  inp_a[1] ; clk        ; -2.780 ; -2.988 ; Rise       ; clk             ;
;  inp_a[2] ; clk        ; -1.981 ; -2.163 ; Rise       ; clk             ;
;  inp_a[3] ; clk        ; -2.754 ; -2.961 ; Rise       ; clk             ;
;  inp_a[4] ; clk        ; -2.317 ; -2.575 ; Rise       ; clk             ;
;  inp_a[5] ; clk        ; -2.995 ; -3.322 ; Rise       ; clk             ;
;  inp_a[6] ; clk        ; -2.973 ; -3.167 ; Rise       ; clk             ;
;  inp_a[7] ; clk        ; -2.322 ; -2.496 ; Rise       ; clk             ;
; sel[*]    ; clk        ; -2.142 ; -2.365 ; Rise       ; clk             ;
;  sel[0]   ; clk        ; -2.658 ; -2.890 ; Rise       ; clk             ;
;  sel[1]   ; clk        ; -2.142 ; -2.365 ; Rise       ; clk             ;
;  sel[2]   ; clk        ; -2.505 ; -2.791 ; Rise       ; clk             ;
;  sel[3]   ; clk        ; -2.479 ; -2.682 ; Rise       ; clk             ;
;  sel[4]   ; clk        ; -2.371 ; -2.630 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; out_alu[*]  ; clk        ; 9.163 ; 8.894 ; Rise       ; clk             ;
;  out_alu[0] ; clk        ; 6.583 ; 6.504 ; Rise       ; clk             ;
;  out_alu[1] ; clk        ; 6.718 ; 6.666 ; Rise       ; clk             ;
;  out_alu[2] ; clk        ; 9.163 ; 8.894 ; Rise       ; clk             ;
;  out_alu[3] ; clk        ; 6.865 ; 6.822 ; Rise       ; clk             ;
;  out_alu[4] ; clk        ; 8.123 ; 8.100 ; Rise       ; clk             ;
;  out_alu[5] ; clk        ; 7.185 ; 7.180 ; Rise       ; clk             ;
;  out_alu[6] ; clk        ; 7.734 ; 7.670 ; Rise       ; clk             ;
;  out_alu[7] ; clk        ; 7.571 ; 7.556 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; out_alu[*]  ; clk        ; 6.338 ; 6.260 ; Rise       ; clk             ;
;  out_alu[0] ; clk        ; 6.338 ; 6.260 ; Rise       ; clk             ;
;  out_alu[1] ; clk        ; 6.467 ; 6.416 ; Rise       ; clk             ;
;  out_alu[2] ; clk        ; 8.816 ; 8.557 ; Rise       ; clk             ;
;  out_alu[3] ; clk        ; 6.610 ; 6.569 ; Rise       ; clk             ;
;  out_alu[4] ; clk        ; 7.817 ; 7.794 ; Rise       ; clk             ;
;  out_alu[5] ; clk        ; 6.917 ; 6.911 ; Rise       ; clk             ;
;  out_alu[6] ; clk        ; 7.444 ; 7.381 ; Rise       ; clk             ;
;  out_alu[7] ; clk        ; 7.288 ; 7.272 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.780 ; -217.110          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.405 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -177.773                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -8.780 ; reg1[7]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 9.768      ;
; -8.741 ; reg1[7]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.711      ;
; -8.741 ; reg1[0]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 9.729      ;
; -8.737 ; reg1[7]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.707      ;
; -8.719 ; reg1[1]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 9.707      ;
; -8.705 ; reg1[7]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.689      ;
; -8.702 ; reg1[0]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.672      ;
; -8.698 ; reg1[0]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.668      ;
; -8.692 ; reg1[7]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.042      ; 9.741      ;
; -8.683 ; reg1[4]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 9.671      ;
; -8.680 ; reg1[1]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.650      ;
; -8.676 ; reg1[1]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.646      ;
; -8.666 ; reg1[0]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.650      ;
; -8.662 ; reg1[3]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 9.650      ;
; -8.655 ; reg1[2]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 9.643      ;
; -8.654 ; reg1[7]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.638      ;
; -8.653 ; reg1[0]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.042      ; 9.702      ;
; -8.647 ; reg1[7]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.646      ;
; -8.644 ; reg1[1]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.628      ;
; -8.644 ; reg1[4]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.614      ;
; -8.640 ; reg1[4]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.610      ;
; -8.631 ; reg1[1]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.042      ; 9.680      ;
; -8.623 ; reg1[3]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.593      ;
; -8.619 ; reg1[3]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.589      ;
; -8.616 ; reg1[2]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.586      ;
; -8.615 ; reg1[0]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.599      ;
; -8.612 ; reg1[2]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.582      ;
; -8.608 ; reg1[4]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.592      ;
; -8.608 ; reg1[0]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.607      ;
; -8.595 ; reg1[4]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.042      ; 9.644      ;
; -8.593 ; reg1[1]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.577      ;
; -8.587 ; reg1[3]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.571      ;
; -8.586 ; reg1[5]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 9.574      ;
; -8.586 ; reg1[1]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.585      ;
; -8.580 ; reg1[2]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.564      ;
; -8.574 ; reg1[3]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.042      ; 9.623      ;
; -8.567 ; reg1[2]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.042      ; 9.616      ;
; -8.557 ; reg1[4]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.541      ;
; -8.550 ; reg1[4]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.549      ;
; -8.547 ; reg1[5]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.517      ;
; -8.544 ; reg1[6]    ; buf_out[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 9.532      ;
; -8.543 ; reg1[5]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.513      ;
; -8.536 ; reg1[3]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.520      ;
; -8.529 ; reg1[3]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.528      ;
; -8.529 ; reg1[2]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.513      ;
; -8.522 ; reg1[2]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.521      ;
; -8.511 ; reg1[5]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.495      ;
; -8.505 ; reg1[6]    ; buf_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.475      ;
; -8.501 ; reg1[6]    ; buf_out[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.471      ;
; -8.498 ; reg1[5]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.042      ; 9.547      ;
; -8.469 ; reg1[6]    ; buf_out[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.453      ;
; -8.460 ; reg1[5]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.444      ;
; -8.456 ; reg1[6]    ; buf_out[2] ; clk          ; clk         ; 1.000        ; 0.042      ; 9.505      ;
; -8.453 ; reg1[5]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.452      ;
; -8.418 ; reg1[6]    ; buf_out[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.402      ;
; -8.411 ; reg1[6]    ; buf_out[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.410      ;
; -8.372 ; reg1[7]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.371      ;
; -8.333 ; reg1[0]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.332      ;
; -8.311 ; reg1[1]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.310      ;
; -8.275 ; reg1[4]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.274      ;
; -8.254 ; reg1[3]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.253      ;
; -8.247 ; reg1[2]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.246      ;
; -8.178 ; reg1[5]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.177      ;
; -8.136 ; reg1[6]    ; buf_out[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 9.135      ;
; -2.247 ; ram_sel[3] ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.050     ; 3.204      ;
; -2.117 ; Ax01[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.071     ; 3.053      ;
; -2.090 ; ram_sel[0] ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.050     ; 3.047      ;
; -2.054 ; ram_sel[3] ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.050     ; 3.011      ;
; -2.022 ; ram_sel[3] ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.979      ;
; -1.943 ; ram_sel[1] ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.900      ;
; -1.919 ; Ax05[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.887      ;
; -1.886 ; ram_sel[2] ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.843      ;
; -1.882 ; ram_sel[0] ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.839      ;
; -1.870 ; ram_sel[2] ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.827      ;
; -1.869 ; ram_sel[3] ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.826      ;
; -1.807 ; ram_sel[1] ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.764      ;
; -1.758 ; ram_sel[2] ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.715      ;
; -1.751 ; Ax05[5]    ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.719      ;
; -1.729 ; Ax08[5]    ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.105     ; 2.631      ;
; -1.727 ; Ax06[7]    ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.098     ; 2.636      ;
; -1.719 ; Ax07[5]    ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.665      ;
; -1.696 ; ram_sel[2] ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.653      ;
; -1.627 ; Ax10[2]    ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.123     ; 2.511      ;
; -1.620 ; ram_sel[0] ; reg1[4]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.577      ;
; -1.598 ; ram_sel[0] ; reg1[6]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.555      ;
; -1.585 ; Ax08[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.105     ; 2.487      ;
; -1.555 ; Ax01[4]    ; reg1[4]    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.491      ;
; -1.545 ; Ax06[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.098     ; 2.454      ;
; -1.538 ; Ax07[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.484      ;
; -1.538 ; Ax01[1]    ; reg1[1]    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.474      ;
; -1.524 ; Ax02[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.111     ; 2.420      ;
; -1.524 ; ram_sel[1] ; reg1[4]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.481      ;
; -1.523 ; Ax11[3]    ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.077     ; 2.453      ;
; -1.522 ; Ax06[3]    ; reg1[3]    ; clk          ; clk         ; 1.000        ; -0.098     ; 2.431      ;
; -1.507 ; Ax02[6]    ; reg1[6]    ; clk          ; clk         ; 1.000        ; -0.111     ; 2.403      ;
; -1.504 ; Ax02[7]    ; reg1[7]    ; clk          ; clk         ; 1.000        ; -0.111     ; 2.400      ;
; -1.496 ; ram_sel[1] ; reg1[6]    ; clk          ; clk         ; 1.000        ; -0.050     ; 2.453      ;
; -1.492 ; Ax12[0]    ; reg1[0]    ; clk          ; clk         ; 1.000        ; -0.096     ; 2.403      ;
; -1.476 ; Ax09[5]    ; reg1[5]    ; clk          ; clk         ; 1.000        ; -0.095     ; 2.388      ;
; -1.466 ; Ax08[2]    ; reg1[2]    ; clk          ; clk         ; 1.000        ; -0.105     ; 2.368      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                           ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; buf_out[5] ; out_alu[5]~reg0 ; clk          ; clk         ; 0.000        ; -0.104     ; 0.385      ;
; 0.520 ; buf_out[6] ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.023      ; 0.627      ;
; 0.546 ; buf_out[6] ; out_alu[6]~reg0 ; clk          ; clk         ; 0.000        ; -0.100     ; 0.530      ;
; 0.558 ; buf_out[1] ; out_alu[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.084     ; 0.558      ;
; 0.562 ; buf_out[4] ; out_alu[4]~reg0 ; clk          ; clk         ; 0.000        ; -0.100     ; 0.546      ;
; 0.568 ; buf_out[0] ; out_alu[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.113     ; 0.539      ;
; 0.599 ; buf_out[1] ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.604 ; buf_out[7] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.605 ; buf_out[4] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.023      ; 0.712      ;
; 0.618 ; buf_out[7] ; out_alu[7]~reg0 ; clk          ; clk         ; 0.000        ; -0.084     ; 0.618      ;
; 0.625 ; buf_out[3] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.008      ; 0.717      ;
; 0.627 ; buf_out[5] ; reg1[5]         ; clk          ; clk         ; 0.000        ; 0.019      ; 0.730      ;
; 0.630 ; buf_out[0] ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.008      ; 0.722      ;
; 0.644 ; buf_out[2] ; out_alu[2]~reg0 ; clk          ; clk         ; 0.000        ; -0.163     ; 0.565      ;
; 0.646 ; reg1[7]    ; buf_out[7]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.762 ; Ax05[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.904      ;
; 0.766 ; reg1[6]    ; buf_out[6]      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.926      ;
; 0.782 ; reg1[3]    ; buf_out[3]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.957      ;
; 0.802 ; Ax15[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.928      ;
; 0.806 ; buf_out[2] ; reg1[2]         ; clk          ; clk         ; 0.000        ; -0.042     ; 0.848      ;
; 0.841 ; reg1[2]    ; buf_out[2]      ; clk          ; clk         ; 0.000        ; 0.143      ; 1.068      ;
; 0.855 ; Ax07[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.074      ; 1.013      ;
; 0.875 ; ram_sel[0] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.006      ;
; 0.887 ; ram_sel[0] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.018      ;
; 0.904 ; Ax05[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.046      ;
; 0.908 ; buf_out[3] ; out_alu[3]~reg0 ; clk          ; clk         ; 0.000        ; -0.113     ; 0.879      ;
; 0.915 ; Ax11[0]    ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.022      ; 1.021      ;
; 0.921 ; Ax14[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.067      ;
; 0.928 ; Ax14[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.074      ;
; 0.947 ; Ax03[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.043      ; 1.074      ;
; 0.954 ; ram_sel[1] ; reg1[5]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.085      ;
; 0.961 ; ram_sel[1] ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.092      ;
; 0.963 ; Ax15[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.042      ; 1.089      ;
; 0.967 ; ram_sel[1] ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.098      ;
; 0.968 ; Ax07[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.074      ; 1.126      ;
; 1.007 ; ram_sel[2] ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.138      ;
; 1.012 ; ram_sel[2] ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.143      ;
; 1.016 ; Ax06[1]    ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.102      ;
; 1.022 ; ram_sel[3] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.153      ;
; 1.041 ; Ax06[5]    ; reg1[5]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.127      ;
; 1.042 ; ram_sel[1] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.173      ;
; 1.042 ; Ax03[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.043      ; 1.169      ;
; 1.046 ; reg1[0]    ; buf_out[0]      ; clk          ; clk         ; 0.000        ; 0.091      ; 1.221      ;
; 1.053 ; ram_sel[1] ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.184      ;
; 1.060 ; Ax11[1]    ; reg1[1]         ; clk          ; clk         ; 0.000        ; 0.022      ; 1.166      ;
; 1.063 ; Ax07[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.184      ;
; 1.069 ; Ax07[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.190      ;
; 1.074 ; reg1[4]    ; buf_out[4]      ; clk          ; clk         ; 0.000        ; 0.076      ; 1.234      ;
; 1.088 ; ram_sel[3] ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.219      ;
; 1.090 ; Ax06[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.176      ;
; 1.096 ; Ax06[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.182      ;
; 1.113 ; ram_sel[2] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.244      ;
; 1.114 ; Ax13[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.015      ; 1.213      ;
; 1.125 ; Ax14[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.271      ;
; 1.126 ; Ax13[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.015      ; 1.225      ;
; 1.131 ; ram_sel[1] ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.262      ;
; 1.137 ; reg1[5]    ; buf_out[5]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.301      ;
; 1.140 ; Ax15[0]    ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.046      ; 1.270      ;
; 1.151 ; Ax03[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.043      ; 1.278      ;
; 1.161 ; ram_sel[3] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.292      ;
; 1.168 ; ram_sel[1] ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.299      ;
; 1.168 ; Ax11[5]    ; reg1[5]         ; clk          ; clk         ; 0.000        ; 0.022      ; 1.274      ;
; 1.170 ; Ax10[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; -0.040     ; 1.214      ;
; 1.172 ; Ax01[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.027      ; 1.283      ;
; 1.174 ; ram_sel[2] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.305      ;
; 1.195 ; reg1[1]    ; buf_out[1]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.210 ; Ax07[4]    ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.331      ;
; 1.210 ; Ax11[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.022      ; 1.316      ;
; 1.215 ; ram_sel[3] ; Ax11[2]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.365      ;
; 1.215 ; ram_sel[3] ; Ax11[5]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.365      ;
; 1.215 ; ram_sel[3] ; Ax11[4]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.365      ;
; 1.215 ; ram_sel[3] ; Ax11[3]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.365      ;
; 1.215 ; ram_sel[3] ; Ax11[6]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.365      ;
; 1.215 ; ram_sel[3] ; Ax11[1]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.365      ;
; 1.215 ; ram_sel[3] ; Ax11[7]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.365      ;
; 1.215 ; ram_sel[3] ; Ax11[0]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.365      ;
; 1.219 ; Ax15[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.042      ; 1.345      ;
; 1.222 ; ram_sel[2] ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.353      ;
; 1.222 ; Ax12[3]    ; reg1[3]         ; clk          ; clk         ; 0.000        ; 0.003      ; 1.309      ;
; 1.232 ; ram_sel[1] ; reg1[4]         ; clk          ; clk         ; 0.000        ; 0.047      ; 1.363      ;
; 1.267 ; Ax14[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.413      ;
; 1.270 ; Ax13[0]    ; reg1[0]         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.384      ;
; 1.271 ; Ax15[2]    ; reg1[2]         ; clk          ; clk         ; 0.000        ; 0.042      ; 1.397      ;
; 1.277 ; ram_sel[1] ; Ax11[2]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.427      ;
; 1.277 ; ram_sel[1] ; Ax11[5]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.427      ;
; 1.277 ; ram_sel[1] ; Ax11[4]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.427      ;
; 1.277 ; ram_sel[1] ; Ax11[3]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.427      ;
; 1.277 ; ram_sel[1] ; Ax11[6]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.427      ;
; 1.277 ; ram_sel[1] ; Ax11[1]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.427      ;
; 1.277 ; ram_sel[1] ; Ax11[7]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.427      ;
; 1.277 ; ram_sel[1] ; Ax11[0]         ; clk          ; clk         ; 0.000        ; 0.066      ; 1.427      ;
; 1.278 ; Ax01[7]    ; reg1[7]         ; clk          ; clk         ; 0.000        ; 0.027      ; 1.389      ;
; 1.280 ; Ax01[6]    ; reg1[6]         ; clk          ; clk         ; 0.000        ; 0.027      ; 1.391      ;
; 1.282 ; ram_sel[0] ; Ax09[2]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.450      ;
; 1.282 ; ram_sel[0] ; Ax09[5]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.450      ;
; 1.282 ; ram_sel[0] ; Ax09[4]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.450      ;
; 1.282 ; ram_sel[0] ; Ax09[3]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.450      ;
; 1.282 ; ram_sel[0] ; Ax09[6]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.450      ;
; 1.282 ; ram_sel[0] ; Ax09[1]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.450      ;
; 1.282 ; ram_sel[0] ; Ax09[7]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.450      ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                    ;
+--------+--------------+----------------+------------+-------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target  ;
+--------+--------------+----------------+------------+-------+------------+---------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax03[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax03[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax03[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax03[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax03[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax03[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax03[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax03[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax04[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax04[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax04[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax04[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax04[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax04[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax04[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax04[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax05[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax05[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax05[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax05[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax05[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax05[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax05[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax05[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax06[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax06[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax06[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax06[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax06[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax06[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax06[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax06[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax07[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax07[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax07[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax07[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax07[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax07[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax07[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax07[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax08[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax08[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax08[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax08[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax08[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax08[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax08[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax08[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax09[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax09[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax09[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax09[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax09[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax09[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax09[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax09[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax10[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax10[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax10[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax10[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax10[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax10[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax10[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax10[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax11[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax11[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax11[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax11[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax11[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax11[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax11[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax11[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax12[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax12[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Ax12[2] ;
+--------+--------------+----------------+------------+-------+------------+---------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inp_a[*]  ; clk        ; 12.056 ; 12.800 ; Rise       ; clk             ;
;  inp_a[0] ; clk        ; 12.056 ; 12.800 ; Rise       ; clk             ;
;  inp_a[1] ; clk        ; 11.813 ; 12.495 ; Rise       ; clk             ;
;  inp_a[2] ; clk        ; 11.831 ; 12.518 ; Rise       ; clk             ;
;  inp_a[3] ; clk        ; 11.972 ; 12.692 ; Rise       ; clk             ;
;  inp_a[4] ; clk        ; 11.933 ; 12.663 ; Rise       ; clk             ;
;  inp_a[5] ; clk        ; 11.806 ; 12.522 ; Rise       ; clk             ;
;  inp_a[6] ; clk        ; 11.889 ; 12.623 ; Rise       ; clk             ;
;  inp_a[7] ; clk        ; 11.938 ; 12.665 ; Rise       ; clk             ;
; sel[*]    ; clk        ; 4.629  ; 5.306  ; Rise       ; clk             ;
;  sel[0]   ; clk        ; 4.629  ; 5.286  ; Rise       ; clk             ;
;  sel[1]   ; clk        ; 4.405  ; 5.306  ; Rise       ; clk             ;
;  sel[2]   ; clk        ; 4.443  ; 4.892  ; Rise       ; clk             ;
;  sel[3]   ; clk        ; 3.939  ; 4.490  ; Rise       ; clk             ;
;  sel[4]   ; clk        ; 3.674  ; 4.186  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inp_a[*]  ; clk        ; -1.275 ; -1.916 ; Rise       ; clk             ;
;  inp_a[0] ; clk        ; -1.409 ; -2.072 ; Rise       ; clk             ;
;  inp_a[1] ; clk        ; -1.694 ; -2.354 ; Rise       ; clk             ;
;  inp_a[2] ; clk        ; -1.275 ; -1.916 ; Rise       ; clk             ;
;  inp_a[3] ; clk        ; -1.670 ; -2.318 ; Rise       ; clk             ;
;  inp_a[4] ; clk        ; -1.466 ; -2.105 ; Rise       ; clk             ;
;  inp_a[5] ; clk        ; -1.846 ; -2.502 ; Rise       ; clk             ;
;  inp_a[6] ; clk        ; -1.789 ; -2.455 ; Rise       ; clk             ;
;  inp_a[7] ; clk        ; -1.404 ; -2.083 ; Rise       ; clk             ;
; sel[*]    ; clk        ; -1.366 ; -1.996 ; Rise       ; clk             ;
;  sel[0]   ; clk        ; -1.587 ; -2.221 ; Rise       ; clk             ;
;  sel[1]   ; clk        ; -1.366 ; -1.996 ; Rise       ; clk             ;
;  sel[2]   ; clk        ; -1.546 ; -2.198 ; Rise       ; clk             ;
;  sel[3]   ; clk        ; -1.488 ; -2.169 ; Rise       ; clk             ;
;  sel[4]   ; clk        ; -1.444 ; -2.086 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; out_alu[*]  ; clk        ; 4.989 ; 5.282 ; Rise       ; clk             ;
;  out_alu[0] ; clk        ; 3.604 ; 3.746 ; Rise       ; clk             ;
;  out_alu[1] ; clk        ; 3.703 ; 3.859 ; Rise       ; clk             ;
;  out_alu[2] ; clk        ; 4.989 ; 5.282 ; Rise       ; clk             ;
;  out_alu[3] ; clk        ; 3.813 ; 3.983 ; Rise       ; clk             ;
;  out_alu[4] ; clk        ; 4.484 ; 4.770 ; Rise       ; clk             ;
;  out_alu[5] ; clk        ; 3.994 ; 4.202 ; Rise       ; clk             ;
;  out_alu[6] ; clk        ; 4.255 ; 4.496 ; Rise       ; clk             ;
;  out_alu[7] ; clk        ; 4.202 ; 4.442 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; out_alu[*]  ; clk        ; 3.480 ; 3.617 ; Rise       ; clk             ;
;  out_alu[0] ; clk        ; 3.480 ; 3.617 ; Rise       ; clk             ;
;  out_alu[1] ; clk        ; 3.575 ; 3.724 ; Rise       ; clk             ;
;  out_alu[2] ; clk        ; 4.811 ; 5.094 ; Rise       ; clk             ;
;  out_alu[3] ; clk        ; 3.683 ; 3.846 ; Rise       ; clk             ;
;  out_alu[4] ; clk        ; 4.326 ; 4.600 ; Rise       ; clk             ;
;  out_alu[5] ; clk        ; 3.856 ; 4.056 ; Rise       ; clk             ;
;  out_alu[6] ; clk        ; 4.106 ; 4.338 ; Rise       ; clk             ;
;  out_alu[7] ; clk        ; 4.057 ; 4.287 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -19.219  ; 0.405 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -19.219  ; 0.405 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -586.384 ; 0.0   ; 0.0      ; 0.0     ; -203.46             ;
;  clk             ; -586.384 ; 0.000 ; N/A      ; N/A     ; -203.460            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inp_a[*]  ; clk        ; 24.612 ; 25.030 ; Rise       ; clk             ;
;  inp_a[0] ; clk        ; 24.612 ; 25.030 ; Rise       ; clk             ;
;  inp_a[1] ; clk        ; 24.070 ; 24.521 ; Rise       ; clk             ;
;  inp_a[2] ; clk        ; 24.107 ; 24.502 ; Rise       ; clk             ;
;  inp_a[3] ; clk        ; 24.496 ; 24.899 ; Rise       ; clk             ;
;  inp_a[4] ; clk        ; 24.333 ; 24.769 ; Rise       ; clk             ;
;  inp_a[5] ; clk        ; 24.085 ; 24.557 ; Rise       ; clk             ;
;  inp_a[6] ; clk        ; 24.308 ; 24.707 ; Rise       ; clk             ;
;  inp_a[7] ; clk        ; 24.389 ; 24.853 ; Rise       ; clk             ;
; sel[*]    ; clk        ; 9.017  ; 9.400  ; Rise       ; clk             ;
;  sel[0]   ; clk        ; 9.017  ; 9.395  ; Rise       ; clk             ;
;  sel[1]   ; clk        ; 8.822  ; 9.400  ; Rise       ; clk             ;
;  sel[2]   ; clk        ; 8.625  ; 8.834  ; Rise       ; clk             ;
;  sel[3]   ; clk        ; 7.692  ; 7.844  ; Rise       ; clk             ;
;  sel[4]   ; clk        ; 7.139  ; 7.301  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inp_a[*]  ; clk        ; -1.275 ; -1.916 ; Rise       ; clk             ;
;  inp_a[0] ; clk        ; -1.409 ; -2.072 ; Rise       ; clk             ;
;  inp_a[1] ; clk        ; -1.694 ; -2.354 ; Rise       ; clk             ;
;  inp_a[2] ; clk        ; -1.275 ; -1.916 ; Rise       ; clk             ;
;  inp_a[3] ; clk        ; -1.670 ; -2.318 ; Rise       ; clk             ;
;  inp_a[4] ; clk        ; -1.466 ; -2.105 ; Rise       ; clk             ;
;  inp_a[5] ; clk        ; -1.846 ; -2.502 ; Rise       ; clk             ;
;  inp_a[6] ; clk        ; -1.789 ; -2.455 ; Rise       ; clk             ;
;  inp_a[7] ; clk        ; -1.404 ; -2.083 ; Rise       ; clk             ;
; sel[*]    ; clk        ; -1.366 ; -1.996 ; Rise       ; clk             ;
;  sel[0]   ; clk        ; -1.587 ; -2.221 ; Rise       ; clk             ;
;  sel[1]   ; clk        ; -1.366 ; -1.996 ; Rise       ; clk             ;
;  sel[2]   ; clk        ; -1.546 ; -2.198 ; Rise       ; clk             ;
;  sel[3]   ; clk        ; -1.488 ; -2.169 ; Rise       ; clk             ;
;  sel[4]   ; clk        ; -1.444 ; -2.086 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; out_alu[*]  ; clk        ; 9.919 ; 9.827 ; Rise       ; clk             ;
;  out_alu[0] ; clk        ; 7.183 ; 7.179 ; Rise       ; clk             ;
;  out_alu[1] ; clk        ; 7.341 ; 7.352 ; Rise       ; clk             ;
;  out_alu[2] ; clk        ; 9.919 ; 9.827 ; Rise       ; clk             ;
;  out_alu[3] ; clk        ; 7.473 ; 7.524 ; Rise       ; clk             ;
;  out_alu[4] ; clk        ; 8.831 ; 8.947 ; Rise       ; clk             ;
;  out_alu[5] ; clk        ; 7.823 ; 7.916 ; Rise       ; clk             ;
;  out_alu[6] ; clk        ; 8.417 ; 8.469 ; Rise       ; clk             ;
;  out_alu[7] ; clk        ; 8.241 ; 8.333 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; out_alu[*]  ; clk        ; 3.480 ; 3.617 ; Rise       ; clk             ;
;  out_alu[0] ; clk        ; 3.480 ; 3.617 ; Rise       ; clk             ;
;  out_alu[1] ; clk        ; 3.575 ; 3.724 ; Rise       ; clk             ;
;  out_alu[2] ; clk        ; 4.811 ; 5.094 ; Rise       ; clk             ;
;  out_alu[3] ; clk        ; 3.683 ; 3.846 ; Rise       ; clk             ;
;  out_alu[4] ; clk        ; 4.326 ; 4.600 ; Rise       ; clk             ;
;  out_alu[5] ; clk        ; 3.856 ; 4.056 ; Rise       ; clk             ;
;  out_alu[6] ; clk        ; 4.106 ; 4.338 ; Rise       ; clk             ;
;  out_alu[7] ; clk        ; 4.057 ; 4.287 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out_alu[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_alu[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_alu[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_alu[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_alu[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_alu[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_alu[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_alu[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inp_a[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inp_a[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inp_a[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inp_a[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inp_a[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inp_a[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inp_a[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inp_a[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_alu[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_alu[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_alu[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_alu[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_alu[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_alu[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_alu[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out_alu[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_alu[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_alu[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_alu[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 23532634 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 23532634 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 976   ; 976  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed Oct 23 20:42:16 2019
Info: Command: quartus_sta ochoBits -c ochoBits
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ochoBits.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -19.219
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.219      -586.384 clk 
Info (332146): Worst-case hold slack is 0.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.880         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -203.460 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -17.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.203      -522.355 clk 
Info (332146): Worst-case hold slack is 0.810
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.810         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -203.460 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.780
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.780      -217.110 clk 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.405         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -177.773 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 430 megabytes
    Info: Processing ended: Wed Oct 23 20:42:21 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


