# SystemVerilog 完全解説 入門書

SystemVerilogの基礎から応用まで、設計・検証・UVMを網羅的に解説する入門書です。

本書は [Zenn Book](https://zenn.dev) として公開されています。

## 対象読者

- HDL（ハードウェア記述言語）をこれから学ぶ初学者
- Verilog HDLからSystemVerilogへの移行を検討しているエンジニア
- 検証手法（CRV、SVA、機能カバレッジ）を体系的に学びたい検証エンジニア
- FPGA/ASICの設計・検証に携わるエンジニア

## 目次

### 第I部：導入と背景

- 第1章：ハードウェア記述言語の進化
- 第2章：開発環境とワークフロー

### 第II部：設計編

- 第3章：基本データ型とリテラル
- 第4章：配列と集合
- 第5章：組み合わせ回路と順序回路
- 第6章：モジュールとインターフェース

### 第III部：プログラミング編

- 第7章：タスクと関数
- 第8章：パッケージとコンパイル単位

### 第IV部：検証編

- 第9章：オブジェクト指向プログラミング（OOP）
- 第10章：制約付きランダム検証（CRV）
- 第11章：プロセス制御と同期
- 第12章：SystemVerilog Assertions（SVA）
- 第13章：機能カバレッジ

### 第V部：高度なシステム連携

- 第14章：SystemVerilogの高度なトピック
- 第15章：VPI（前編）
- 第15章：デバッグ技法（後編）
- 第16章：デザインパターンと実践

### 第VI部：実践と発展

- 第17章：プロジェクト演習
- 第18章：今後の学習リソースとまとめ

### 付録

- 予約語一覧、システムタスク、演算子優先度、クイックリファレンス

## ディレクトリ構成

```
.
├── articles/                            # Zenn記事
├── books/
│   └── systemverilog-complete-guide/    # 本書のコンテンツ
│       ├── config.yaml
│       ├── chapter01.md 〜 chapter18.md
│       └── appendix.md
├── images/                              # 図版（DrawIO + PNG）
└── README.md
```

## 技術情報

- 全18章 + 付録
- 約14,000行のMarkdownコンテンツ
- 32点の技術図版（DrawIO形式）
- IEEE 1800-2017準拠

## ライセンス

MIT License
