{"patent_id": "10-2023-0111350", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0030238", "출원번호": "10-2023-0111350", "발명의 명칭": "프로그램 동작을 수행하는 메모리 장치 및 그것의 동작 방법", "출원인": "에스케이하이닉스 주식회사", "발명자": "안치욱"}}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 메모리 셀들;상기 복수의 메모리 셀들에 데이터를 저장하는 프로그램 동작을 수행하는 주변 회로; 및상기 프로그램 동작시, 상기 복수의 메모리 셀들의 문턱 전압을 소거 상태 및 제1 내지 제6 포기 프로그램 상태들 중 어느 하나의 상태에 대응되는 문턱 전압으로 상승시키는 포기 프로그램 동작을 수행하고, 상기 복수의 메모리 셀들의 문턱 전압을 상기 소거 상태 및 제1 내지 제15 파인 프로그램 상태들 중 어느 하나의 상태에 대응되는 문턱 전압으로 상승시키는 파인 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 프로그램 동작 제어 회로;를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 파인 프로그램 동작시 상기 복수의 메모리 셀들 중 상기 소거 상태 및 상기 제1 내지 제2 포기 프로그램상태들에 대응되는 문턱 전압을 갖는 제1 메모리 셀들이 상기 소거 상태 및 상기 제1 내지 제11 파인 프로그램상태들에 대응되는 문턱 전압을 갖도록 상기 주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 파인 프로그램 동작시 상기 복수의 메모리 셀들 중 상기 제3 내지 제6 포기 프로그램 상태들에 대응되는문턱 전압을 갖는 제2 메모리 셀들이 상기 제12 내지 제15 파인 프로그램 상태들에 대응되는 문턱 전압을 갖도록 상기 주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 파인 프로그램 동작시 상기 복수의 메모리 셀들 중 상기 제2 포기 프로그램 상태에 대응되는 문턱 전압을갖는 제3 메모리 셀들이 상기 제8 내지 제11 파인 프로그램 상태들에 대응되는 문턱 전압을 갖도록 상기 주변회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 제1 내지 제6 포기 프로그램 상태들에 대응되는 포기 검증 전압들을 이용하여 상기 포기 프로그램 동작을수행하도록 상기 주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 포기 검증 전압들을 이용한 포기 검증 동작들이 패스되면 상기 파인 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 복수의 메모리 셀들에 대한 상기 파인 프로그램 동작을 수행하기 전에 상기 복수의 메모리 셀들에 연결된워드라인과 인접한 워드라인에 연결된 메모리 셀들에 대한 상기 포기 프로그램 동작을 수행하도록 상기 주변 회공개특허 10-2025-0030238-3-로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 항에 있어서, 상기 프로그램 동작 제어 회로는,외부로부터 수신된 복수의 논리 페이지 데이터를 이용하여 상기 파인 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 파인 프로그램 동작시 상기 복수의 논리 페이지 데이터 중 제1 내지 제2 논리 페이지 데이터를 상기 복수의 메모리 셀들로부터 리드하도록 상기 주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 제1 내지 제2 논리 페이지 데이터 및 상기 복수의 논리 페이지 데이터 중 상기 외부로부터 수신된 제3 내지 제4 논리 페이지 데이터를 이용하여 상기 파인 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "복수의 메모리 셀들;상기 복수의 메모리 셀들의 문턱 전압을 상승시키는 프로그램 동작을 수행하는 주변 회로; 및상기 프로그램 동작시, 상기 복수의 메모리 셀들의 문턱 전압을 제1 내지 제6 포기 프로그램 상태들에 대응되는문턱 전압으로 상승시키는 포기 프로그램 동작을 수행하고, 상기 복수의 메모리 셀들 중 상기 제1 포기 프로그램 상태 또는 제2 포기 프로그램 상태에 대응되는 제1 메모리 셀들의 문턱 전압을 소거 상태 및 상기 제1 내지제15 파인 프로그램 상태들 중 상기 제4 내지 제7 파인 프로그램 상태들 또는 상기 제8 내지 제11 파인 프로그램 상태들에 대응되는 문턱 전압으로 상승시키고, 상기 복수의 메모리 셀들 중 상기 제3 내지 제6 포기 프로그램 상태들에 대응되는 제2 메모리 셀들의 문턱 전압을 상기 제12 내지 제15 파인 프로그램 상태들에 대응되는문턱 전압으로 상승시키는 파인 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 프로그램 동작 제어 회로;를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 파인 프로그램 동작시 상기 복수의 메모리 셀들 중 상기 소거 상태에 대응되는 제3 메모리 셀들의 문턱 전압이 상기 소거 상태 및 상기 제1 내지 제3 파인 프로그램 상태들에 대응되는 문턱 전압으로 상승하도록 상기주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 포기 프로그램 동작시 상기 제1 내지 제6 포기 프로그램 상태들에 각각 대응되는 포기 검증 전압들을 상기복수의 메모리 셀들에 연결된 워드라인에 인가하도록 상기 주변 회로를 제어하는 워드라인 제어 회로;를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13 항에 있어서, 상기 워드라인 제어 회로는,상기 포기 검증 전압들을 이용한 포기 검증 동작들이 패스된 뒤, 상기 워드라인에 파인 프로그램 전압을 인가하도록 상기 주변 회로를 제어하는 메모리 장치.공개특허 10-2025-0030238-4-청구항 15 제11 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 복수의 메모리 셀들에 대한 상기 포기 프로그램 동작을 수행하기 전에 상기 복수의 메모리 셀들에 연결된워드라인과 인접한 워드라인에 연결된 메모리 셀들에 대한 상기 파인 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제11 항에 있어서, 상기 프로그램 동작 제어 회로는,외부로부터 수신된 제1 내지 제4 논리 페이지 데이터를 이용하여 상기 포기 프로그램 동작을 수행하도록 상기주변 회로를 제어하는 메모리 장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제11 항에 있어서, 상기 프로그램 동작 제어 회로는,상기 복수의 메모리 셀들로부터 리드된 제1 내지 제2 논리 페이지 데이터 및 외부로부터 수신된 제3 내지 제4논리 페이지 데이터를 이용하여 상기 파인 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 메모리장치."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "복수의 메모리 셀들의 문턱 전압이 소거 상태 및 제1 내지 제6 포기 프로그램 상태들 중 어느 하나의 상태에 대응되는 문턱 전압으로 상승하는 포기 프로그램 동작을 수행하는 단계; 및상기 복수의 메모리 셀들의 문턱 전압이 상기 소거 상태 및 제1 내지 제15 파인 프로그램상태들 중 어느 하나의상태에 대응되는 문턱 전압으로 상승하는 파인 프로그램 동작을 수행하는 단계;를 포함하는 메모리 장치의 동작방법."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18 항에 있어서, 상기 파인 프로그램 동작을 수행하는 단계는,상기 복수의 메모리 셀들 중 상기 소거 상태 및 상기 제1 내지 제2 포기 프로그램 상태들에 대응되는 제1 메모리 셀들의 문턱 전압이 상기 소거 상태 및 상기 제1 내지 제11 파인 프로그램 상태들에 대응되는 문턱 전압으로상승하는 메모리 장치의 동작 방법."}
{"patent_id": "10-2023-0111350", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제18 항에 있어서, 상기 파인 프로그램 동작을 수행하는 단계는,상기 복수의 메모리 셀들 중 상기 제3 내지 제6 포기 프로그램 상태들에 대응되는 제2 메모리 셀들의 문턱 전압이 상기 제12 내지 제15 파인 프로그램 상태들에 대응되는 문턱 전압으로 상승하는 메모리 장치의 동작 방법."}
{"patent_id": "10-2023-0111350", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 메모리 장치는, 복수의 메모리 셀들, 상기 복수의 메모리 셀들에 데이터를 저장하는 프로그램 동작을 수행하는 주변 회로 및 상기 프로그램 동작시, 상기 복수의 메모리 셀들이 소거 상태, 제1 내지 제6 포기 프로그램 상태들에 대응되는 문턱 전압을 갖는 포기 프로그램 동작을 수행 하고, 상기 복수의 메모리 셀들이 소거 상태, 제1 내지 제15 파인 프로그램 상태들에 대응되는 문턱 전압을 갖는 파인 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 프로그램 동작 제어 회로를 포함한다."}
{"patent_id": "10-2023-0111350", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 프로그램 동작을 수행하는 메모리 장치 및 그것의 동작 방법에 관한 것이다."}
{"patent_id": "10-2023-0111350", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "메모리 시스템은 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 메모리 시스템은 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다. 비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다. 메모리 장치는 복수의 메모리 셀들에 데이터를 저장하는 프로그램 동작을 수행할 수 있다. 프로그램 동작시 복 수의 메모리 셀들의 문턱 전압은 상승할 수 있다. 어느 하나의 워드라인에 연결된 메모리 셀들의 문턱 전압이 상승하는 동안 다른 하나의 워드라인에 연결된 메모리 셀들의 문턱 전압은 변동될 수 있다. 워드라인들을 번갈 아 선택하며 프로그램하는 포기, 파인 프로그램 동작을 수행하면 메모리 셀들의 문턱 전압이 변동되는 현상은 감소될 수 있다."}
{"patent_id": "10-2023-0111350", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 실시 예는 프로그램 동작시 메모리 셀들의 문턱 전압 분포를 개선시킬 수 있는 메모리 장치 및 그것 의 동작 방법을 제공한다."}
{"patent_id": "10-2023-0111350", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시 예에 따른 메모리 장치는, 복수의 메모리 셀들, 상기 복수의 메모리 셀들에 데이터를 저장하는 프로그램 동작을 수행하는 주변 회로 및 상기 프로그램 동작시, 상기 복수의 메모리 셀들이 소거 상태, 제1 내 지 제6 포기 프로그램 상태들에 대응되는 문턱 전압을 갖는 포기 프로그램 동작을 수행하고, 상기 복수의 메모 리 셀들이 소거 상태, 제1 내지 제15 파인 프로그램 상태들에 대응되는 문턱 전압을 갖는 파인 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 프로그램 동작 제어 회로를 포함한다. 본 발명의 실시 예에 따른 메모리 장치는, 복수의 메모리 셀들, 상기 복수의 메모리 셀들의 문턱 전압을 상승시 키는 프로그램 동작을 수행하는 주변 회로 및 상기 프로그램 동작시, 상기 복수의 메모리 셀들의 문턱 전압을 제1 내지 제5 포기 프로그램 상태들에 대응되는 문턱 전압으로 상승시키는 포기 프로그램 동작을 수행하고, 상 기 복수의 메모리 셀들 중 상기 제1 포기 프로그램 상태에 대응되는 제1 메모리 셀들의 문턱 전압을 제1 파인 프로그램 상태들에 대응되는 문턱 전압으로 상승시키고, 상기 복수의 메모리 셀들 중 상기 제2 내지 제5 포기 프로그램 상태들에 대응되는 제2 메모리 셀들의 문턱 전압을 제2 파인 프로그램 상태들에 대응되는 문턱 전압으 로 상승시키는 파인 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 프로그램 동작 제어 회로를 포함한 다. 상기 제1 파인 프로그램 상태들의 개수와 상기 제2 파인 프로그램 상태들의 개수는 동일하다. 본 발명의 실시 예에 따른 메모리 장치의 동작 방법은, 복수의 메모리 셀들이 제1 포기 프로그램 상태 및 제2 포기 프로그램 상태들에 대응되는 문턱 전압으로 상승하는 포기 프로그램 동작을 수행하는 단계 및 상기 복수의 메모리 셀들 중 상기 제1 포기 프로그램 상태에 대응되는 제1 메모리 셀들의 문턱 전압이 제1 내지 제4 파인 프 로그램 상태들에 대응되는 문턱 전압으로 상승하고, 상기 복수의 메모리 셀들 중 상기 제2 포기 프로그램 상태 들에 대응되는 제2 메모리 셀들의 문턱 전압이 제2 파인 프로그램 상태들에 대응되는 문턱 전압으로 상승하는 파인 프로그램 동작을 수행하는 단계를 포함한다."}
{"patent_id": "10-2023-0111350", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 기술에 따르면 프로그램 동작시 메모리 셀들의 문턱 전압 분포를 개선시킬 수 있는 메모리 장치 및 그것의 동작 방법이 제공된다."}
{"patent_id": "10-2023-0111350", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따 른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다. 도 1은 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 도면이다. 도 1을 참조하면, 메모리 시스템은 메모리 장치 및 메모리 컨트롤러를 포함할 수 있다. 메모리 시스템은 휴대폰, 테블릿PC, 웨어러블 디바이스 등과 같은 모바일 장치 뿐만 아니라 컴퓨터, 서버, 자동차 등 다양한 전자 장치에 포함될 수 있다. 메모리 시스템은 외부 장치인 호스트의 제어에 따라 데이터를 저장하는 장치일 수 있다. 메모리 시스템은 호스트와의 통신 방식인 호스트 인터페이스에 따라서 SSD(Solid State Drive) 및 UFS(Universal Flash Storage) 등과 같은 다양한 종류의 저장 장치들로 제조될 수 있다. 메모리 시스템은 SOC(system on chip) 등과 같은 다양한 종류의 패키지(package) 형태들로 제조될 수 있다. 메모리 장치는 데이터를 저장할 수 있다. 메모리 장치는 메모리 컨트롤러의 제어에 응답하여 동 작할 수 있다. 실시 예에서, 메모리 장치는 비휘발성 메모리 장치 또는 휘발성 메모리 장치일 수 있다. 본 명세서에서는 메모리 장치가 낸드 플래시 메모리인 경우를 가정하여 설명한다. 메모리 장치는 메모리 컨트롤러로부터 커맨드 및 어드레스를 수신하고, 어드레스에 의해 선택된 영역 에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 메모리 장치는 어드레스에 의해 선택된 영역에 데이터 를 저장하는 프로그램 동작(쓰기 동작), 데이터를 읽는 리드 동작 또는 데이터를 삭제하는 소거 동작을 수행할 수 있다. 메모리 컨트롤러는 메모리 시스템의 전반적인 동작을 제어할 수 있다. 메모리 시스템에 전원이 인가되면, 메모리 컨트롤러는 펌웨어(firmware, FW)를 실행할 수 있다. 실시 예에서, 메모리 컨트롤러는 펌웨어를 실행하여 호스트와 메모리 장치간의 통신을 제어할 수 있 다. 실시 예에서, 메모리 컨트롤러는 호스트의 논리 어드레스를 메모리 장치의 물리 어드레스로 변환할 수 있다. 메모리 컨트롤러는 호스트의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치를 제어할 수 있다. 메모리 컨트롤러는 프로그램 동작, 리드 동작 또는 소거동작에 따라 커맨드, 물리 어드레스 또는 데이터를 메모리 장치에 제공할 수 있다. 실시 예에서, 메모리 컨트롤러는 호스트로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치에 전송할 수 있다. 예를 들면, 메모리 컨트롤러는 웨어 레벨링(wear leveling), 리드 리클레임(read reclaim), 가비지 컬렉션(garbage collection)등과 같은 백그라운드 동작을 수 행하는데 필요한 프로그램 동작, 리드 동작 및 소거 동작을 수행하기 위한 커맨드, 어드레스 및 데이터를 메모 리 장치로 제공할 수 있다. 실시 예에서, 메모리 컨트롤러는 적어도 둘 이상의 메모리 장치들을 제어할 수 있다. 이 경우, 메모 리 컨트롤러는 동작 성능의 향상을 위해 메모리 장치들을 인터리빙 방식에 따라 제어할 수 있다. 인 터리빙 방식은 적어도 둘 이상의 메모리 장치들의 내부 동작이 중첩되도록 제어하는 방식일 수 있다. 호스트는 다양한 통신 방식들을 이용하여 메모리 시스템과 통신할 수 있다. 도 2는 메모리 장치의 프로그램 동작을 설명하기 위한 도면이다. 도 2를 참조하면, 메모리 장치는 메모리 블록, 프로그램 동작 제어 회로 및 주변 회로를 포함할 수 있다. 메모리 블록은 복수의 워드라인들(WL1~WL3)에 연결된 복수의 메모리 셀들을 포함할 수 있 다. 실시 예에서, 제1 내지 제7 메모리 셀들(M1~M7)은 제2 워드라인(WL2)에 공통 연결될 수 있다. 프로그램 동작 제어 회로는 워드라인 제어 회로 및 비트라인 제어 회로를 포함할 수 있다. 주변 회로는 전압 생성 회로 및 페이지 버퍼 그룹을 포함할 수 있다. 페이지 버퍼 그룹은 제1 내지 제7 페이지 버퍼들(PB1~PB7)을 포함할 수 있다. 제1 내지 제7 페이지 버퍼들(PB1~PB7)은 제1 내지 제7 비 트라인들(BL1~BL7)에 각각 연결될 수 있다. 실시 예에서, 프로그램 동작 제어 회로는 메모리 컨트롤러로부터 프로그램 커맨드 및 어드레스를 수 신할 수 있다. 페이지 버퍼 그룹은 메모리 컨트롤러로부터 데이터를 수신할 수 있다. 프로그램 동작 제어 회로는 프로그램 커맨드에 응답하여 복수의 메모리 셀들에 대한 프로그램 동작을 수행하도록 주변 회 로를 제어할 수 있다. 프로그램 동작은 복수의 메모리 셀들에 데이터를 저장하는 동작일 수 있다. 실시 예에서, 워드라인 제어 회로는 프로그램 동작에 이용되는 동작 전압들을 생성하도록 전압 생성 회로 를 제어할 수 있다. 동작 전압들은 복수의 워드라인들(WL1~WL3)에 인가되는 프로그램 전압 및 패스 전압을 포함할 수 있다. 동작 전압들은 비트라인들(BL1~BL7)에 인가되는 비트라인 전압들을 포함할 수 있다. 비트라인 전압들은 프로그램 허용 전압 및 프로그램 금지 전압을 포함할 수 있다. 전압 생성 회로는 동작 전압들을 메모리 블록 및 페이지 버퍼 그룹에 제공할 수 있다. 실시 예에서, 워드라인 제어 회로는 복수의 워드라인들(WL1~WL3) 중 선택된 워드라인에 프로그램 전압을 인가하고, 비선택된 워드라인들에 패스 전압을 인가하도록 전압 생성 회로를 제어할 수 있다. 실시 예에서, 워드라인 제어 회로는 프로그램 동작시 복수의 워드라인들 중 선택된 제2 워드라인(WL2)에 프로그 램 전압을 인가하고, 비선택된 제1 워드라인(WL1) 및 제3 워드라인(WL3)에 패스 전압을 인가하도록 전압 생성 회로를 제어할 수 있다. 제2 워드라인(WL2)에 공통 연결된 제1 내지 제7 메모리 셀들(M1~M7)은 프로그램 전압에 의해 문턱 전압이 상승할 수 있다. 실시 예에서, 비트라인 제어 회로는 제1 내지 제7 비트라인들(BL1~BL7)에 프로그램 허용 전압 또는 프로그 램 금지 전압을 인가하도록 전압 생성 회로 및 페이지 버퍼 그룹을 제어할 수 있다. 실시 예에서, 비트라인 제어 회로는 문턱 전압이 상승해야할 메모리 셀에 연결된 비트라인에 프로그램 허 용 전압을 인가하도록 전압 생성 회로 및 페이지 버퍼 그룹을 제어할 수 있다. 실시 예에서, 프로그 램 허용 전압은 접지 전압일 수 있다 실시 예에서, 비트라인 제어 회로는 문턱 전압이 상승하지 않아야할 메모리 셀에 연결된 비트라인에 프로 그램 금지 전압을 인가하도록 전압 생성 회로 및 페이지 버퍼 그룹을 제어할 수 있다. 실시 예에서, 프로그램 금지 전압은 전원 전압일 수 있다. 도 3은 포기 프로그램 동작 및 파인 프로그램 동작에 따른 메모리 셀들의 문턱 전압 분포의 실시 예를 설명하기 위한 도면이다. 도 3에서, 그래프의 가로축은 메모리 셀들의 문턱 전압(Vth)을 나타내고, 그래프의 세로축은 메모리 셀들의 개 수(# of cells)를 나타낸다. 도 3에서는 하나의 메모리 셀이 네 개 비트의 데이터를 저장하는 QLC로 프로그램되는 경우를 예를 들어 설명하 도록 한다. 도 3을 참조하면, 메모리 장치는 메모리 셀들에 대한 프로그램 동작을 수행할 수 있다. 프로그램 동작은 포기 프로그램 동작 및 파인 프로그램 동작을 포함할 수 있다. 메모리 셀들의 문턱 전압 분포는 포기 프로그램 동작에 따라 초기 상태에서 포기 프로그램 상태로 변화할 수 있다. 메모리 셀들의 문턱 전압 분포는 파인 프로 그램 동작에 따라 포기 프로그램 상태에서 파인 프로그램 상태로 변화할 수 있다. 초기 상태는 프로그램 동작을 수행하지 않은 상태로 메모리 셀들의 문턱 전압 분포는 소거 상태(E)일 수 있다. 포기 프로그램 상태는 포기 프로그램 동작을 수행한 메모리 셀들의 프로그램 상태일 수 있다. 포기 프로그램 상 태는 소거 상태(E), 제1 내지 제3 포기 프로그램 상태들(FPV1~FPV3)을 포함할 수 있다. 포기 프로그램 동작은 메모리 셀들의 문턱 전압이 소거 상태(E), 제1 내지 제3 포기 프로그램 상태들(FPV1~FPV3)에 대응되는 문턱 전 압을 갖는 동작일 수 있다. 포기 프로그램 동작은 제1 내지 제3 포기 프로그램 상태들(FPV1~FPV3)에 각각 대응 되는 제1 내지 제3 포기 검증 전압들(fvfy1~fvfy3)을 이용하는 동작일 수 있다. 파인 프로그램 상태는 파인 프로그램 동작을 수행한 메모리 셀들의 프로그램 상태일 수 있다. 파인 프로그램 상 태는 소거 상태(E), 제1 내지 제15 파인 프로그램 상태들(PV1~PV15)을 포함할 수 있다. 파인 프로그램 동작은 메모리 셀들의 문턱 전압이 소거 상태(E), 제1 내지 제15 파인 프로그램 상태들(PV1~PV15)에 대응되는 문턱 전 압을 갖는 동작일 수 있다. 파인 프로그램 동작은 제1 내지 제15 파인 프로그램 상태들(PV1~PV15)에 각각 대응 되는 제1 내지 제15 파인 검증 전압들(mvfy1~mvfy15)을 이용하는 동작일 수 있다. 메모리 셀들 각각은 파인 프로그램 상태인 소거 상태(E), 제1 내지 제15 파인 프로그램 상태들(PV1~PV15) 중 어 느 하나를 목표 프로그램 상태로 가질 수 있다. 목표 프로그램 상태는 각 메모리 셀에 저장될 데이터에 따라 결 정될 수 있다. 구체적으로, 메모리 셀들 중 소거 상태(E), 제1 내지 제3 파인 프로그램 상태들(PV1~PV3)을 목표 프로그램 상태 로 갖는 제1 메모리 셀들은 포기 프로그램 동작에 의해 소거 상태(E)에 대응되는 문턱 전압을 가질 수 있다. 그 리고 제1 메모리 셀들은 파인 프로그램 동작에 의해 소거 상태(E), 제1 내지 제3 파인 프로그램 상태들 (PV1~PV3)에 대응되는 문턱 전압을 가질 수 있다. 메모리 셀들 중 제4 내지 제7 파인 프로그램 상태들(PV4~PV7)을 목표 프로그램 상태로 갖는 제2 메모리 셀들은 포기 프로그램 동작에 의해 제1 포기 프로그램 상태(FPV1)에 대응되는 문턱 전압을 가질 수 있다. 그리고, 제2 메모리 셀들은 파인 프로그램 동작에 의해 제4 내지 제7 파인 프로그램 상태들(PV4~PV7)에 대응되는 문턱 전압 을 가질 수 있다. 메모리 셀들 중 제8 내지 11 파인 프로그램 상태들(PV8~PV11)을 목표 프로그램 상태로 갖는 제3 메모리 셀들은 포기 프로그램 동작에 의해 제2 포기 프로그램 상태(FPV2)에 대응되는 문턱 전압을 가질 수 있다. 그리고, 제3 메모리 셀들은 파인 프로그램 동작에 의해 제8 내지 제11 파인 프로그램 상태들(PV8~PV11)에 대응되는 문턱 전 압을 가질 수 있다. 메모리 셀들 중 제12 내지 제15 파인 프로그램 상태들(PV12~PV15)을 목표 프로그램 상태로 갖는 제4 메모리 셀 들은 포기 프로그램 동작에 의해 제3 포기 프로그램 상태(FPV3)에 대응되는 문턱 전압을 가질 수 있다. 그리고, 제4 메모리 셀들은 파인 프로그램 동작에 의해 제12 내지 제15 파인 프로그램 상태들(PV12~PV15)에 대응되는 문 턱 전압을 가질 수 있다. 도 4는 적어도 두 개의 비트 데이터를 저장하는 메모리 셀들의 문턱 전압 분포의 실시 예를 설명하기 위한 도면 이다. 도 4에서, 그래프의 가로축은 메모리 셀들의 문턱 전압(Vth)을 나타내고, 그래프의 세로축은 메모리 셀들의 개 수(# of cells)를 나타낸다.도 4를 참조하면, 포기 프로그램 상태는 포기 프로그램 동작을 수행한 메모리 셀들의 프로그램 상태일 수 있다. 포기 프로그램 동작을 수행한 메모리 셀들은 소거 상태(E), 제1 내지 제3 포기 프로그램 상태들(FPV1~FPV3)에 대응되는 문턱 전압을 가질 수 있다. 실시 예에서, 하나의 메모리 셀에는 포기 프로그램 동작에 의해 두 개 비트의 데이터가 저장될 수 있다. 예를 들어, 하나의 메모리 셀에 저장되는 데이터는 LSB 데이터 및 CSB 데이터일 수 있다. 실시 예에서, 소거 상태(E), 제1 내지 제3 파인 프로그램 상태들(PV1~PV3)을 목표 프로그램 상태로 갖는 메모리 셀들에는 포기 프로그램 동작에 의해 11의 데이터가 저장될 수 있다. 제4 내지 제7 파인 프로그램 상태들 (PV4~PV7)을 목표 프로그램 상태로 갖는 메모리 셀들에는 포기 프로그램 동작에 의해 10의 데이터가 저장될 수 있다. 제8 내지 제11 파인 프로그램 상태들(PV8~PV11)을 목표 프로그램 상태로 갖는 메모리 셀들에는 포기 프로 그램 동작에 의해 00의 데이터가 저장될 수 있다. 제12 내지 제15 파인 프로그램 상태들(PV12~PV15)을 목표 프 로그램 상태로 갖는 메모리 셀들에는 포기 프로그램 동작에 의해 01의 데이터가 저장될 수 있다. 제1 내지 제3 포기 리드 전압들(fvr1~fvr3)은 포기 프로그램 상태에서 소거 상태(E), 제1 내지 제3 포기 프로그 램 상태들(FPV1~FPV3)을 구분하기 위한 리드 전압일 수 있다. 실시 예에서, 제2 포기 리드 전압(fvr2)은 LSB 데 이터를 리드하기 위한 전압일 수 있다. 제1 포기 리드 전압(fvr1) 및 제3 포기 리드 전압(fvr3)은 CSB 데이터를 리드하기 위한 전압일 수 있다. 메모리 장치는 포기 프로그램 동작을 수행한 뒤, 제1 내지 제3 포기 리드 전압들(fvr1~fvr3)을 이용하여 메모리 셀들에 저장된 LSB 데이터 및 CSB 데이터를 리드할 수 있다. 실시 예에서, 하나의 메모리 셀에는 파인 프로그램 동작에 의해 네 개 비트의 데이터가 저장될 수 있다. 예를 들어, 하나의 메모리 셀에는 LSB 데이터, CSB 데이터, MSB 데이터 및 QSB 데이터가 저장될 수 있다. 제1 내지 제15 파인 리드 전압들(mvr1~mvr15)은 파인 프로그램 상태에서 소거 상태(E), 제1 내지 제15 파인 프 로그램 상태들(PV1~PV15)을 구분하기 위한 리드 전압일 수 있다. 실시 예에서, 제8 파인 리드 전압(mvr8)은 LSB 데이터를 리드하기 위한 전압일 수 있다. 제4 파인 리드 전압(mvr4) 및 제12 파인 리드 전압(mvr12)은 CSB 데이 터를 리드하기 위한 전압일 수 있다. 제2 파인 리드 전압(mvr2), 제6 파인 리드 전압(mvr6), 제9 파인 리드 전 압(mvr9), 제11 파인 리드 전압(mvr11), 제13 파인 리드 전압(mvr13) 및 제15 파인 리드 전압(mvr15)은 MSB 데 이터를 리드하기 위한 전압일 수 있다. 제1 파인 리드 전압(mvr1), 제3 파인 리드 전압(mvr3), 제5 파인 리드 전압(mvr5), 제7 파인 리드 전압(mvr7), 제10 파인 리드 전압(mvr10) 및 제14 파인 리드 전압(mvr14)은 QSB 데 이터를 리드하기 위한 전압일 수 있다. 도 5는 메모리 컨트롤러로부터 수신된 프로그램 커맨드에 따른 포기 프로그램 동작 및 파인 프로그램 동작의 실 시 예를 설명하기 위한 도면이다. 도 5를 참조하면, 입출력 라인(I/O) 및 레디 비지 라인(R/B)이 도시되어 있다. 메모리 장치는 입출력 라인 (I/O)을 통해 메모리 컨트롤러로부터 프로그램 커맨드(CMD), 어드레스(ADDR) 및 데이터를 제공받을 수 있 다. 메모리 장치는 레디 비지 라인(R/B)을 통해 메모리 컨트롤러로 상태 신호를 출력할 수 있다. 예 를 들어, 메모리 장치는 내부 동작이 수행되는 동안 비지 상태 신호를 메모리 컨트롤러로 출력할 수 있다. 비지 상태 신호는 로직 로우일 수 있다. 메모리 장치는 아무 동작을 수행하지 않는 동안 레디 상태 신호를 메모리 컨트롤러로 출력할 수 있다. 레디 상태 신호는 로직 하이일 수 있다. 실시 예에서, 메모리 장치는 메모리 컨트롤러로부터 프로그램 커맨드(CMD), 어드레스(ADDR), LSB 데 이터 및 CSB 데이터를 수신할 수 있다. 메모리 장치는 LSB 데이터 및 CSB 데이터를 이용하여 어드레스 (ADDR)에 의해 선택된 영역에 대한 포기 프로그램 동작을 수행할 수 있다. 포기 프로그램 동작을 수행하는데 소 요되는 시간은 제1 프로그램 시간(tPROG1)일 수 있다. 이때, 메모리 장치는 비지 상태 신호를 출력할 수 있다. 이후, 메모리 장치는 메모리 컨트롤러로부터 프로그램 커맨드(CMD), 어드레스(ADDR), MSB 데이터 및 QSB 데이터를 수신할 수 있다. 메모리 장치는 포기 프로그램 동작이 수행된 메모리 셀들로부터 LSB 데이터 및 CSB 데이터를 리드할 수 있다. 메모리 장치는 메모리 셀들로부터 리드된 LSB 데이터 및 CSB 데이터와 메모리 컨트롤러로부터 수신된 MSB 데이터 및 QSB 데이터를 이용하여 파인 프로그램 동작을 수행할 수 있 다. 파인 프로그램 동작을 수행하는데 소요되는 시간은 제2 프로그램 시간(tPROG2)일 수 있다. 이때, 메모리 장 치는 비지 상태 신호를 출력할 수 있다.도 6은 포기 프로그램 동작 및 파인 프로그램 동작에 따른 메모리 셀들의 문턱 전압 분포의 다른 실시 예를 설 명하기 위한 도면이다. 도 6에서, 그래프의 가로축은 메모리 셀들의 문턱 전압(Vth)을 나타내고, 그래프의 세로축은 메모리 셀들의 개 수(# of cells)를 나타낸다. 도 6을 참조하면, 메모리 장치는 포기 프로그램 동작 및 파인 프로그램 동작을 포함하는 프로그램 동작을 수행할 수 있다. 메모리 셀들의 문턱 전압 분포는 포기 프로그램 동작에 따라 초기 상태에서 포기 프로그램 상 태로 변화할 수 있다. 포기 프로그램 상태는 포기 프로그램 동작을 수행한 메모리 셀들의 프로그램 상태일 수 있다. 포기 프로그램 상 태는 소거 상태(E), 제1 내지 제6 포기 프로그램 상태들(FPV1~FPV6)을 포함할 수 있다. 포기 프로그램 동작은 메모리 셀들의 문턱 전압이 소거 상태(E), 제1 내지 제6 포기 프로그램 상태들(FPV1~FPV6)에 대응되는 문턱 전 압을 갖는 동작일 수 있다. 포기 프로그램 동작은 제1 내지 제6 포기 프로그램 상태들(FPV1~FPV6)에 각각 대응 되는 제1 내지 제6 포기 검증 전압들(fvfy1~fvfy6)을 이용하는 동작일 수 있다. 메모리 장치는 제1 내지 제6 포기 검증 전압들(fvfy1~fvfy6)을 이용하여 메모리 셀들이 제1 내지 제6 포기 프로그램 상태들(FPV1~FPV6) 에 대응되는 문턱 전압으로 상승하였는지 여부를 식별할 수 있다. 실시 예에서, 메모리 장치는 포기 프로 그램 동작시 제1 내지 제6 포기 검증 전압들(fvfy1~fvfy6)을 이용한 포기 검증 동작이 패스되면 메모리 셀들에 대한 파인 프로그램 동작을 수행할 수 있다. 메모리 장치는 메모리 셀들의 문턱 전압이 포기 프로그램 동작에 의해 소거 상태(E), 제1 내지 제6 포기 프로그램 상태들(FPV1~FPV6)에 대응되는 문턱 전압으로 상승한 뒤, 메모리 셀들에 대한 파인 프로그램 동작을 수행할 수 있다. 파인 프로그램 상태는 파인 프로그램 동작을 수행한 메모리 셀들의 프로그램 상태일 수 있다. 파인 프로그램 상 태는 소거 상태(E), 제1 내지 제15 파인 프로그램 상태들(PV1~PV15)을 포함할 수 있다. 파인 프로그램 동작은 메모리 셀들의 문턱 전압이 소거 상태(E), 제1 내지 제15 파인 프로그램 상태들(PV1~PV15)에 대응되는 문턱 전 압을 갖는 동작일 수 있다. 파인 프로그램 동작은 제1 내지 제15 파인 프로그램 상태들(PV1~PV15)에 각각 대응 되는 제1 내지 제15 파인 검증 전압들(mvfy1~mvfy15)을 이용하는 동작일 수 있다. 메모리 장치는 제1 내지 제15 파인 검증 전압들(mvfy1~mvfy15)을 이용하여 메모리 셀들이 제1 내지 제15 파인 프로그램 상태들 (PV1~PV15)에 대응되는 문턱 전압으로 상승하였는지 여부를 식별할 수 있다. 실시 예에서, 제1 내지 제15 파인 검증 전압들(mvfy1~mvfy15)을 이용한 파인 검증 동작이 패스되면 프로그램 동작은 완료될 수 있다. 구체적으로, 메모리 셀들 중 소거 상태(E), 제1 내지 제3 파인 프로그램 상태들(PV1~PV3)을 목표 프로그램 상태 로 갖는 제1 메모리 셀들은 포기 프로그램 동작에 의해 소거 상태(E)에 대응되는 문턱 전압을 가질 수 있다. 그 리고 제1 메모리 셀들은 파인 프로그램 동작에 의해 소거 상태(E), 제1 내지 제3 파인 프로그램 상태들 (PV1~PV3)에 대응되는 문턱 전압을 가질 수 있다. 메모리 셀들 중 제4 내지 제7 파인 프로그램 상태들(PV4~PV7)을 목표 프로그램 상태로 갖는 제2 메모리 셀들은 포기 프로그램 동작에 의해 제1 포기 프로그램 상태(FPV1)에 대응되는 문턱 전압을 가질 수 있다. 그리고, 제2 메모리 셀들은 파인 프로그램 동작에 의해 제4 내지 제7 파인 프로그램 상태들(PV4~PV7)에 대응되는 문턱 전압 을 가질 수 있다. 메모리 셀들 중 제8 내지 11 파인 프로그램 상태들(PV8~PV11)을 목표 프로그램 상태로 갖는 제3 메모리 셀들은 포기 프로그램 동작에 의해 제2 포기 프로그램 상태(FPV2)에 대응되는 문턱 전압을 가질 수 있다. 그리고, 제3 메모리 셀들은 파인 프로그램 동작에 의해 제8 내지 제11 파인 프로그램 상태들(PV8~PV11)에 대응되는 문턱 전 압을 가질 수 있다. 메모리 셀들 중 제12 파인 프로그램 상태(PV12)를 목표 프로그램 상태로 갖는 제4 메모리 셀들은 포기 프로그램 동작에 의해 제3 포기 프로그램 상태(FPV3)에 대응되는 문턱 전압을 가질 수 있다. 그리고, 제4 메모리 셀들은 파인 프로그램 동작에 의해 제12 파인 프로그램 상태(PV12)에 대응되는 문턱 전압을 가질 수 있다. 메모리 셀들 중 제13 파인 프로그램 상태(PV13)를 목표 프로그램 상태로 갖는 제5 메모리 셀들은 포기 프로그램 동작에 의해 제4 포기 프로그램 상태(FPV4)에 대응되는 문턱 전압을 가질 수 있다. 그리고, 제5 메모리 셀들은 파인 프로그램 동작에 의해 제13 파인 프로그램 상태(PV13)에 대응되는 문턱 전압을 가질 수 있다.메모리 셀들 중 제14 파인 프로그램 상태(PV14)를 목표 프로그램 상태로 갖는 제6 메모리 셀들은 포기 프로그램 동작에 의해 제5 포기 프로그램 상태(FPV5)에 대응되는 문턱 전압을 가질 수 있다. 그리고, 제6 메모리 셀들은 파인 프로그램 동작에 의해 제14 파인 프로그램 상태(PV14)에 대응되는 문턱 전압을 가질 수 있다. 메모리 셀들 중 제15 파인 프로그램 상태(PV15)를 목표 프로그램 상태로 갖는 제7 메모리 셀들은 포기 프로그램 동작에 의해 제6 포기 프로그램 상태(FPV6)에 대응되는 문턱 전압을 가질 수 있다. 그리고, 제7 메모리 셀들은 파인 프로그램 동작에 의해 제15 파인 프로그램 상태(PV15)에 대응되는 문턱 전압을 가질 수 있다. 실시 예에서, 포기 프로그램 동작에 의해 소거 상태, 제1 포기 프로그램 상태 또는 제2 포기 프로그램 상태에 대응되는 문턱 전압을 갖는 메모리 셀들은, 파인 프로그램 동작에 의해 4개의 파인 프로그램 상태들에 대응되는 문턱 전압을 가질 수 있다. 실시 예에서, 포기 프로그램 동작에 의해 4개의 포기 프로그램 상태들인 제3 내지 제6 포기 프로그램 상태들에 대응되는 문턱 전압을 갖는 메모리 셀들은, 파인 프로그램 동작에 의해 4개의 파인 프로그램 상태들에 대응되는 문턱 전압을 가질 수 있다. 실시 예에서, 메모리 장치는 제12 내지 제15 파인 프로그램 상태들(PV12~PV15)을 목표 프로그램 상태로 갖 는 메모리 셀들에 대한 프로그램 동작시, 메모리 셀들의 문턱 전압을 제3 내지 제6 포기 프로그램 상태들 (FPV3~FPV6)에 대응되는 문턱 전압으로 상승시키는 포기 프로그램 동작을 수행한 뒤, 제12 내지 제15 파인 프로 그램 상태들(PV12~PV15)에 대응되는 문턱 전압으로 상승시키는 파인 프로그램 동작을 수행할 수 있다. 메모리 장치는 포기 프로그램 동작시 제12 내지 제15 파인 프로그램 상태들(PV12~PV15)을 목표 프로그램 상태로 갖는 메모리 셀들의 문턱 전압이 서로 다른 포기 프로그램 상태들을 갖도록 상승시킴으로써, 포기 프로그램 동 작 및 파인 프로그램 동작에서 인접 워드라인들간의 디스터번스에 의해 메모리 셀들의 문턱 전압이 변동되는 현 상을 개선시킬 수 있다. 도 7은 적어도 두 개의 비트 데이터를 저장하는 메모리 셀들의 문턱 전압 분포의 다른 실시 예를 설명하기 위한 도면이다. 도 7에서, 그래프의 가로축은 메모리 셀들의 문턱 전압(Vth)을 나타내고, 그래프의 세로축은 메모리 셀들의 개 수(# of cells)를 나타낸다. 도 7을 참조하면, 포기 프로그램 상태는 포기 프로그램 동작을 수행한 메모리 셀들의 프로그램 상태일 수 있다. 포기 프로그램 동작을 수행한 메모리 셀들은 소거 상태(E), 제1 내지 제6 포기 프로그램 상태들(FPV1~FPV6)에 대응되는 문턱 전압을 가질 수 있다. 실시 예에서, 하나의 메모리 셀에는 포기 프로그램 동작에 의해 두 개 비트의 데이터가 저장될 수 있다. 예를 들어, 하나의 메모리 셀에 저장되는 데이터는 LSB 데이터 및 CSB 데이터일 수 있다. 실시 예에서, 제3 내지 제6 포기 프로그램 상태들에 대응되는 문턱 전압을 갖는 메모리 셀들은 동일한 LSB 데이터 및 CSB 데이터가 저장될 수 있다. 실시 예에서, 제3 내지 제6 포기 프로그램 상태들에 대응되는 문턱 전압을 갖는 메모리 셀들에는 01의 데이터가 저장될 수 있다. 제1 내지 제3 포기 리드 전압들(fvr1~fvr3)은 포기 프로그램 상태에서 소거 상태(E), 제1 내지 제3 포기 프로그 램 상태들(FPV1~FPV3)을 구분하기 위한 리드 전압일 수 있다. 실시 예에서, 제2 포기 리드 전압(fvr2)은 LSB 데 이터를 리드하기 위한 전압일 수 있다. 제1 포기 리드 전압(fvr1) 및 제3 포기 리드 전압(fvr3)은 CSB 데이터를 리드하기 위한 전압일 수 있다. 메모리 장치는 포기 프로그램 동작을 수행한 뒤, 제1 내지 제3 포기 리드 전압들(fvr1~fvr3)을 이용하여 메모리 셀들에 저장된 LSB 데이터 및 CSB 데이터를 리드할 수 있다. 실시 예에서, 메모리 장치는 도 3과 달리, 포기 프로그램 동작시 제4 내지 제6 포기 프로그램 상태들 (FPV4~FPV6)에 대응되는 문턱 전압 분포를 추가로 형성하여도, 제3 내지 제6 포기 프로그램 상태들(FPV3~FPV6) 에 대응되는 문턱 전압을 갖는 메모리 셀들에 저장된 데이터는 동일하므로, 추가적인 리드 전압이 필요 없이 제 1 내지 제3 포기 리드 전압들(fvr1~fvr3)만을 이용하여, 제3 내지 제6 포기 프로그램 상태들(FPV3~FPV6)에 대응 되는 문턱 전압을 갖는 메모리 셀들에 저장된 데이터를 리드할 수 있다. 실시 예에서, 하나의 메모리 셀에는 파인 프로그램 동작에 의해 네 개 비트의 데이터가 저장될 수 있다. 예를 들어, 하나의 메모리 셀에는 LSB 데이터, CSB 데이터, MSB 데이터 및 QSB 데이터가 저장될 수 있다. 제1 내지 제15 파인 리드 전압들(mvr1~mvr15)은 파인 프로그램 상태에서 소거 상태(E), 제1 내지 제15 파인 프 로그램 상태들(PV1~PV15)을 구분하기 위한 리드 전압일 수 있다. 메모리 장치는 파인 프로그램 동작을 수 행한 뒤, 제1 내지 제15 파인 리드 전압들(mvr1~mvr15)을 이용하여 메모리 셀들에 저장된 데이터를 리드할 수 있다. 도 8은 메모리 컨트롤러로부터 수신된 프로그램 커맨드에 따른 포기 프로그램 동작 및 파인 프로그램 동작의 다 른 실시 예를 설명하기 위한 도면이다. 도 8을 참조하면, 메모리 장치는 메모리 컨트롤러로부터 프로그램 커맨드(CMD), 어드레스(ADDR), LSB 데이터, CSB 데이터, MSB 데이터 및 QSB 데이터를 수신할 수 있다. 메모리 장치는 LSB 데이터, CSB 데이터, MSB 데이터 및 QSB 데이터를 이용하여 어드레스(ADDR)에 의해 선택된 영역에 대한 포기 프로그램 동작 을 수행할 수 있다. 메모리 셀들의 문턱 전압은 메모리 컨트롤러로부터 수신된 LSB 데이터, CSB 데이터, MSB 데이터 및 QSB 데이터에 따라 소거 상태(E), 제1 내지 제6 포기 프로그램 상태들(FPV1~FPV6)에 대응되는 문 턱 전압을 가질 수 있다. 이후, 메모리 장치는 메모리 컨트롤러로부터 프로그램 커맨드(CMD), 어드레스(ADDR), MSB 데이터 및 QSB 데이터를 수신할 수 있다. 메모리 장치는 포기 프로그램 동작이 수행된 메모리 셀들로부터 LSB 데이터 및 CSB 데이터를 리드할 수 있다. 메모리 장치는 메모리 셀들로부터 리드된 LSB 데이터 및 CSB 데이터와 메모리 컨트롤러로부터 수신된 MSB 데이터 및 QSB 데이터를 이용하여 파인 프로그램 동작을 수행할 수 있 다. 메모리 셀들의 문턱 전압은 메모리 셀들로부터 리드된 LSB 데이터 및 CSB 데이터와 메모리 컨트롤러로 부터 수신된 MSB 데이터 및 QSB 데이터에 따라 소거 상태(E), 제1 내지 제15 파인 프로그램 상태들(PV1~PV15)에 대응되는 문턱 전압을 가질 수 있다. 도 9 및 도 10은 복수의 포기 프로그램 루프들을 포함하는 포기 프로그램 동작을 설명하기 위한 도면이다. 도 9 및 도 10에서는 도 2 및 도 6을 참조하여 설명하도록 한다. 도 9 및 도 10를 참조하면, 메모리 장치 는 포기 프로그램 동작을 수행할 수 있다. 포기 프로그램 동작은 복수의 포기 프로그램 루프들을 포함할 수 있 다. 도 9 및 도 10에서는 11개의 포기 프로그램 루프들을 포함하는 포기 프로그램 동작을 수행하는 경우를 예를 들어 설명하도록 한다. 실시 예에서, 제1 내지 제11 포기 프로그램 루프들(FPL1~FPL11) 각각은 포기 프로그램 전압 인가 동작(Pgm Pulse) 및 포기 검증 동작(Verify)을 포함할 수 있다. 포기 프로그램 전압 인가 동작(Pgm Pulse)은 선택된 워드 라인(Sel_WL)에 포기 프로그램 전압(fpgm)을 인가하고, 선택된 워드라인(Sel_WL)에 연결된 선택된 메모리 셀들 에 연결된 비트라인들에 프로그램 허용 전압(Vallow) 또는 프로그램 금지 전압(Vinh)을 인가하는 동작일 수 있 다. 포기 검증 동작(Verify)은 선택된 워드라인(Sel_WL)에 포기 검증 전압(fvfy)을 인가하여 선택된 메모리 셀 들의 문턱 전압이 포기 검증 전압(fvfy)을 초과하는지 여부를 식별하는 동작일 수 있다. 먼저, 도 9를 참조하면, 메모리 장치는 복수의 워드라인들 중 선택된 제2 워드라인에 연결된 제1 내지 제7 메모리 셀들(MC1~MC7)에 대한 포기 프로그램 동작을 수행할 수 있다. 실시 예에서, 제1 메모리 셀(MC1)은 제1 파인 프로그램 상태(PV1)를 목표 프로그램 상태로 가질 수 있다. 제1 메모리 셀(MC1)은 포기 프로그램 동작시 소거 상태(E)에 대응되는 문턱 전압을 가져야할 수 있다. 소거 상태 (E), 제2 내지 제3 파인 프로그램 상태들(PV2~PV3)을 목표 프로그램 상태로 갖는 메모리 셀들에 대한 포기 프로 그램 동작은 제1 메모리 셀(MC1)에 대한 포기 프로그램 동작과 동일하게 수행될 수 있다. 제2 메모리 셀(MC2)은 제4 파인 프로그램 상태(PV4)를 목표 프로그램 상태로 가질 수 있다. 제2 메모리 셀(MC 2)은 포기 프로그램 동작시 제1 포기 프로그램 상태(FPV1)에 대응되는 문턱 전압으로 상승해야할 수 있다. 제5 내지 제7 파인 프로그램 상태들(PV5~PV7)을 목표 프로그램 상태로 갖는 메모리 셀들에 대한 포기 프로그램 동작 은 제2 메모리 셀(MC2)에 대한 포기 프로그램 동작과 동일하게 수행될 수 있다. 제3 메모리 셀(MC3)은 제8 파인 프로그램 상태(PV8)를 목표 프로그램 상태로 가질 수 있다. 제3 메모리 셀(MC 3)은 포기 프로그램 동작시 제2 포기 프로그램 상태(FPV2)에 대응되는 문턱 전압으로 상승해야할 수 있다. 제9 내지 제11 파인 프로그램 상태들(PV9~PV11)을 목표 프로그램 상태로 갖는 메모리 셀들에 대한 포기 프로그램 동작은 제3 메모리 셀(MC3)에 대한 포기 프로그램 동작과 동일하게 수행될 수 있다. 제4 메모리 셀(MC4)은 제12 파인 프로그램 상태(PV12)를 목표 프로그램 상태로 가질 수 있다. 제4 메모리 셀 (MC4)은 포기 프로그램 동작시 제3 포기 프로그램 상태(FPV3)에 대응되는 문턱 전압으로 상승해야할 수 있다. 제5 메모리 셀(MC5)은 제13 파인 프로그램 상태(PV13)를 목표 프로그램 상태로 가질 수 있다. 제5 메모리 셀 (MC5)은 포기 프로그램 동작시 제4 포기 프로그램 상태(FPV4)에 대응되는 문턱 전압으로 상승해야할 수 있다. 제6 메모리 셀(MC6)은 제14 파인 프로그램 상태(PV14)를 목표 프로그램 상태로 가질 수 있다. 제6 메모리 셀 (MC6)은 포기 프로그램 동작시 제5 포기 프로그램 상태(FPV5)에 대응되는 문턱 전압으로 상승해야할 수 있다. 제7 메모리 셀(MC7)은 제15 파인 프로그램 상태(PV15)를 목표 프로그램 상태로 가질 수 있다. 제7 메모리 셀 (MC7)은 포기 프로그램 동작시 제6 포기 프로그램 상태(FPV6)에 대응되는 문턱 전압으로 상승해야할 수 있다. 실시 예에서, 메모리 장치는 제1 포기 프로그램 루프(FPL1)에서, 선택된 워드라인(Sel_WL)에 제1 포기 프 로그램 전압(fpgm1)을 인가할 수 있다. 제1 메모리 셀(MC1)은 포기 프로그램 동작시 소거 상태(E)에 대응되는 문턱 전압을 가져야 하므로, 제1 메모리 셀(MC1)의 문턱 전압은 상승하지 않아야할 수 있다. 메모리 장치 는 제1 포기 프로그램 루프(FPL1)에서, 제1 메모리 셀(MC1)에 연결된 제1 비트라인(BL1)에 프로그램 금지 전압 (Vinh)을 인가할 수 있다. 실시 예에서, 메모리 장치는 제1 포기 프로그램 루프(FPL1)에서, 제2 내지 제7 메모리 셀들(MC2~MC7)에 연 결된 제2 내지 제7 비트라인들(BL2~BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제1 포기 프로그램 루프(FPL1)에서, 선택된 워드라인(Sel_WL)에 제1 포기 검증 전압(fvfy 1)을 인가할 수 있다. 메모리 장치는 제1 포기 검증 전압(fvfy1)을 이용하여 메모리 셀들의 문턱 전압이 제1 포기 프로그램 상태(FPV1)에 대응되는 문턱 전압으로 상승하였는지 여부를 식별할 수 있다. 제2 메모리 셀 (MC2)은 포기 프로그램 동작시 제1 포기 프로그램 상태(FPV1)에 대응되는 문턱 전압으로 상승해야 하므로, 제2 메모리 셀(MC2)의 문턱 전압이 제1 포기 검증 전압(fvfy1)을 초과하면 포기 검증 동작은 패스될 수 있다. 제2 메모리 셀(MC2)의 문턱 전압이 제1 포기 검증 전압(fvfy1)을 초과하면 제2 메모리 셀(MC2)의 문턱 전압은 더 이 상 상승하지 않아야하므로, 다음 포기 프로그램 루프에서 제2 메모리 셀(MC2)에 연결된 제2 비트라인(BL2)에는 프로그램 금지 전압(Vinh)이 인가될 수 있다. 메모리 장치는 제2 포기 프로그램 루프(FPL2)에서, 선택된 워드라인(Sel_WL)에 제1 포기 프로그램 전압 (fpgm1)보다 스텝 전압만큼 큰 제2 포기 프로그램 전압(fpgm2)을 인가할 수 있다. 메모리 장치는 제2 포기 프로그램 루프(FPL2)에서, 제1 내지 제2 메모리 셀들(MC1~MC2)의 문턱 전압은 상승하지 않아야 하므로, 제1 내 지 제2 메모리 셀들(MC1~MC2)에 연결된 제1 내지 제2 비트라인들(BL1~BL2)에 프로그램 금지 전압(Vinh)을 인가 할 수 있다. 메모리 장치는 제2 포기 프로그램 루프(FPL2)에서, 문턱 전압이 상승해야할 제3 내지 제7 메모리 셀들 (MC3~MC7)에 연결된 제3 내지 제7 비트라인들(BL3~BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제2 포기 프로그램 루프(FPL2)에서, 선택된 워드라인(Sel_WL)에 제2 포기 검증 전압(fvfy 2)을 인가할 수 있다. 메모리 장치는 제2 포기 검증 전압(fvfy2)을 이용하여 메모리 셀들의 문턱 전압이 제2 포기 프로그램 상태(FPV2)에 대응되는 문턱 전압으로 상승하였는지 여부를 식별할 수 있다. 제3 메모리 셀 (MC3)은 포기 프로그램 동작시 제2 포기 프로그램 상태(FPV2)에 대응되는 문턱 전압으로 상승해야 하므로, 제3 메모리 셀(MC3)의 문턱 전압이 제2 포기 검증 전압(fvfy2)을 초과해야할 수 있다. 다만, 제2 포기 프로그램 루 프(FPL2)에서, 제3 메모리 셀(MC3)의 문턱 전압이 제2 포기 검증 전압(fvfy2) 이하이면 포기 검증 동작은 페일 될 수 있다. 메모리 장치는 제3 포기 프로그램 루프(FPL3)에서, 제2 포기 프로그램 전압(fpgm2)보다 스텝 전압만큼 큰 제3 포기 프로그램 전압(fpgm3)을 인가할 수 있다. 메모리 장치는 제3 포기 프로그램 루프(FPL3)에서, 제1 내지 제2 메모리 셀들(MC1~MC2)에 연결된 제1 내지 제2 비트라인들(BL1~BL2)에 프로그램 금지 전압(Vinh)을 인 가할 수 있다. 메모리 장치는 제3 포기 프로그램 루프(FPL3)에서, 제3 내지 제7 메모리 셀들(MC3~MC7)에 연결된 제3 내지 제7 비트라인들(BL3~BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제3 포기 프로그램 루프(FPL3)에서, 선택된 워드라인(Sel_WL)에 제2 포기 검증 전압(fvfy 2)을 인가할 수 있다. 제3 포기 프로그램 루프(FPL3)에서, 제3 메모리 셀(MC3)의 문턱 전압이 제2 포기 검증 전압(fvfy2)을 초과하면 포기 검증 동작은 패스될 수 있다. 메모리 장치는 제4 포기 프로그램 루프(FPL4)에서, 제3 포기 프로그램 전압(fpgm3)보다 스텝 전압만큼 큰 제4 포기 프로그램 전압(fpgm4)을 인가할 수 있다. 메모리 장치는 제4 포기 프로그램 루프(FPL4)에서, 문 턱 전압이 상승하지 않아야할 제1 내지 제3 메모리 셀들(MC1~MC3)에 연결된 제1 내지 제3 비트라인들(BL1~BL3) 에 프로그램 금지 전압(Vinh)을 인가할 수 있다. 메모리 장치는 제4 포기 프로그램 루프(FPL4)에서, 문턱 전압이 상승해야할 제4 내지 제7 메모리 셀들(MC4~MC7)에 연결된 제4 내지 제7 비트라인들(BL4~BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제4 포기 프로그램 루프(FPL4)에서, 선택된 워드라인(Sel_WL)에 제3 포기 검증 전압(fvfy 3)을 인가할 수 있다. 메모리 장치는 제3 포기 검증 전압(fvfy3)을 이용하여 메모리 셀들의 문턱 전압이 제3 포기 프로그램 상태(FPV3)에 대응되는 문턱 전압으로 상승하였는지 여부를 식별할 수 있다. 제4 메모리 셀 (MC4)은 포기 프로그램 동작시 제3 포기 프로그램 상태(FPV3)에 대응되는 문턱 전압으로 상승해야 하므로, 제4 메모리 셀(MC4)의 문턱 전압이 제3 포기 검증 전압(fvfy3)을 초과해야할 수 있다. 다만, 제4 포기 프로그램 루 프(FPL4)에서, 제4 메모리 셀(MC4)의 문턱 전압이 제3 포기 검증 전압(fvfy3) 이하이면 포기 검증 동작은 페일 될 수 있다. 메모리 장치는 제5 포기 프로그램 루프(FPL5)에서, 제4 포기 프로그램 전압(fpgm4)보다 스텝 전압만큼 큰 제5 포기 프로그램 전압(fpgm5)을 인가할 수 있다. 메모리 장치는 제5 포기 프로그램 루프(FPL5)에서, 제1 내지 제3 메모리 셀들(MC1~MC3)에 연결된 제1 내지 제3 비트라인들(BL1~BL3)에 프로그램 금지 전압(Vinh)을 인 가할 수 있다. 메모리 장치는 제5 포기 프로그램 루프(FPL5)에서, 제4 내지 제7 메모리 셀들(MC4~MC7)에 연결된 제4 내지 제7 비트라인들(BL4~BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제5 포기 프로그램 루프(FPL5)에서, 선택된 워드라인(Sel_WL)에 제3 포기 검증 전압(fvfy 3)을 인가할 수 있다. 제5 포기 프로그램 루프(FPL5)에서, 제4 메모리 셀(MC4)의 문턱 전압이 제3 포기 검증 전 압(fvfy3)을 초과하면 포기 검증 동작은 패스될 수 있다. 다음으로, 도 10을 참조하면, 메모리 장치는 제6 포기 프로그램 루프(FPL6)에서, 제5 포기 프로그램 전압 (fpgm5)보다 스텝 전압만큼 큰 제6 포기 프로그램 전압(fpgm6)을 인가할 수 있다. 메모리 장치는 제6 포기 프로그램 루프(FPL6)에서, 제1 내지 제4 메모리 셀들(MC1~MC4)에 연결된 제1 내지 제4 비트라인들(BL1~BL4)에 프로그램 금지 전압(Vinh)을 인가할 수 있다. 메모리 장치는 제6 포기 프로그램 루프(FPL6)에서, 제5 내지 제7 메모리 셀들(MC5~MC7)에 연결된 제5 내지 제7 비트라인들(BL5~BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제6 포기 프로그램 루프(FPL6)에서, 선택된 워드라인(Sel_WL)에 제4 포기 검증 전압(fvfy 4)을 인가할 수 있다. 메모리 장치는 제4 포기 검증 전압(fvfy4)을 이용하여 메모리 셀들의 문턱 전압이 제4 포기 프로그램 상태(FPV4)에 대응되는 문턱 전압으로 상승하였는지 여부를 식별할 수 있다. 제5 메모리 셀 (MC5)은 포기 프로그램 동작시 제4 포기 프로그램 상태(FPV4)에 대응되는 문턱 전압으로 상승해야 하므로, 제5 메모리 셀(MC5)의 문턱 전압이 제4 포기 검증 전압(fvfy4)을 초과해야할 수 있다. 다만, 제6 포기 프로그램 루 프(FPL6)에서, 제5 메모리 셀(MC5)의 문턱 전압이 제4 포기 검증 전압(fvfy4) 이하이면 포기 검증 동작은 페일 될 수 있다. 메모리 장치는 제7 포기 프로그램 루프(FPL7)에서, 제6 포기 프로그램 전압(fpgm6)보다 스텝 전압만큼 큰 제7 포기 프로그램 전압(fpgm7)을 인가할 수 있다. 메모리 장치는 제7 포기 프로그램 루프(FPL7)에서, 제1 내지 제4 메모리 셀들(MC1~MC4)에 연결된 제1 내지 제4 비트라인들(BL1~BL4)에 프로그램 금지 전압(Vinh)을 인 가할 수 있다. 메모리 장치는 제7 포기 프로그램 루프(FPL7)에서, 제5 내지 제7 메모리 셀들(MC5~MC7)에 연결된 제5 내지 제7 비트라인들(BL5~BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제7 포기 프로그램 루프(FPL7)에서, 선택된 워드라인(Sel_WL)에 제4 포기 검증 전압(fvfy 4)을 인가할 수 있다. 제7 포기 프로그램 루프(FPL7)에서, 제5 메모리 셀(MC5)의 문턱 전압이 제4 포기 검증 전 압(fvfy4)을 초과하면 포기 검증 동작은 패스될 수 있다. 메모리 장치는 제8 포기 프로그램 루프(FPL8)에서, 제7 포기 프로그램 전압(fpgm7)보다 스텝 전압만큼 큰 제8 포기 프로그램 전압(fpgm8)을 인가할 수 있다. 메모리 장치는 제8 포기 프로그램 루프(FPL8)에서, 제1 내지 제5 메모리 셀들(MC1~MC5)에 연결된 제1 내지 제5 비트라인들(BL1~BL5)에 프로그램 금지 전압(Vinh)을 인 가할 수 있다. 메모리 장치는 제8 포기 프로그램 루프(FPL8)에서, 제6 내지 제7 메모리 셀들(MC6~MC7)에연결된 제6 내지 제7 비트라인들(BL6~BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제8 포기 프로그램 루프(FPL8)에서, 선택된 워드라인(Sel_WL)에 제5 포기 검증 전압(fvfy 5)을 인가할 수 있다. 메모리 장치는 제5 포기 검증 전압(fvfy5)을 이용하여 메모리 셀들의 문턱 전압이 제5 포기 프로그램 상태(FPV5)에 대응되는 문턱 전압으로 상승하였는지 여부를 식별할 수 있다. 제6 메모리 셀 (MC6)은 포기 프로그램 동작시 제5 포기 프로그램 상태(FPV5)에 대응되는 문턱 전압으로 상승해야 하므로, 제6 메모리 셀(MC6)의 문턱 전압이 제5 포기 검증 전압(fvfy5)을 초과해야할 수 있다. 다만, 제8 포기 프로그램 루 프(FPL8)에서, 제6 메모리 셀(MC6)의 문턱 전압이 제5 포기 검증 전압(fvfy5) 이하이면 포기 검증 동작은 페일 될 수 있다. 메모리 장치는 제9 포기 프로그램 루프(FPL9)에서, 제8 포기 프로그램 전압(fpgm8)보다 스텝 전압만큼 큰 제9 포기 프로그램 전압(fpgm9)을 인가할 수 있다. 메모리 장치는 제9 포기 프로그램 루프(FPL9)에서, 제1 내지 제5 메모리 셀들(MC1~MC5)에 연결된 제1 내지 제5 비트라인들(BL1~BL5)에 프로그램 금지 전압(Vinh)을 인 가할 수 있다. 메모리 장치는 제9 포기 프로그램 루프(FPL9)에서, 제6 내지 제7 메모리 셀들(MC6~MC7)에 연결된 제6 내지 제7 비트라인들(BL6~BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제9 포기 프로그램 루프(FPL9)에서, 선택된 워드라인(Sel_WL)에 제5 포기 검증 전압(fvfy 5)을 인가할 수 있다. 제9 포기 프로그램 루프(FPL9)에서, 제6 메모리 셀(MC6)의 문턱 전압이 제5 포기 검증 전 압(fvfy5)을 초과하면 포기 검증 동작은 패스될 수 있다. 메모리 장치는 제10 포기 프로그램 루프(FPL10)에서, 제9 포기 프로그램 전압(fpgm9)보다 스텝 전압만큼 큰 제10 포기 프로그램 전압(fpgm10)을 인가할 수 있다. 메모리 장치는 제10 포기 프로그램 루프(FPL10)에 서, 제1 내지 제6 메모리 셀들(MC1~MC6)에 연결된 제1 내지 제6 비트라인들(BL1~BL6)에 프로그램 금지 전압 (Vinh)을 인가할 수 있다. 메모리 장치는 제10 포기 프로그램 루프(FPL10)에서, 제7 메모리 셀(MC7)에 연 결된 제7 비트라인(BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제10 포기 프로그램 루프(FPL10)에서, 선택된 워드라인(Sel_WL)에 제6 포기 검증 전압 (fvfy6)을 인가할 수 있다. 메모리 장치는 제6 포기 검증 전압(fvfy6)을 이용하여 메모리 셀들의 문턱 전 압이 제6 포기 프로그램 상태(FPV6)에 대응되는 문턱 전압으로 상승하였는지 여부를 식별할 수 있다. 제7 메모 리 셀(MC7)은 포기 프로그램 동작시 제6 포기 프로그램 상태(FPV6)에 대응되는 문턱 전압으로 상승해야 하므로, 제7 메모리 셀(MC7)의 문턱 전압이 제6 포기 검증 전압(fvfy6)을 초과해야할 수 있다. 다만, 제10 포기 프로그 램 루프(FPL10)에서, 제7 메모리 셀(MC7)의 문턱 전압이 제6 포기 검증 전압(fvfy6) 이하이면 포기 검증 동작은 페일될 수 있다. 메모리 장치는 제11 포기 프로그램 루프(FPL11)에서, 제10 포기 프로그램 전압(fpgm10)보다 스텝 전압만큼 큰 제11 포기 프로그램 전압(fpgm11)을 인가할 수 있다. 메모리 장치는 제10 포기 프로그램 루프(FPL10)에 서, 제1 내지 제6 메모리 셀들(MC1~MC6)에 연결된 제1 내지 제6 비트라인들(BL1~BL6)에 프로그램 금지 전압 (Vinh)을 인가할 수 있다. 메모리 장치는 제11 포기 프로그램 루프(FPL11)에서, 제7 메모리 셀(MC7)에 연 결된 제7 비트라인(BL7)에 프로그램 허용 전압(Vallow)을 인가할 수 있다. 메모리 장치는 제11 포기 프로그램 루프(FPL11)에서, 선택된 워드라인(Sel_WL)에 제6 포기 검증 전압 (fvfy6)을 인가할 수 있다. 제11 포기 프로그램 루프(FPL11)에서, 제7 메모리 셀(MC7)의 문턱 전압이 제6 포기 검증 전압(fvfy6)을 초과하면 포기 검증 동작은 패스될 수 있다. 실시 예에서, 제1 내지 제7 메모리 셀들(MC1~MC7)의 문턱 전압이 소거 상태(E), 제1 내지 제6 포기 프로그램 상 태들(FPV1~FPV6)에 대응되는 문턱 전압을 가지면 포기 프로그램 동작은 완료될 수 있다. 실시 예에서, 제1 내지 제6 포기 검증 전압들(fvfy1~fvfy6)을 이용한 포기 검증 동작이 패스되면 포기 프로그램 동작은 완료될 수 있다. 메모리 장치는 제1 내지 제7 메모리 셀들(MC1~MC7)에 대한 포기 프로그램 동작이 완료된 뒤, 제1 내 지 제7 메모리 셀들(MC1~MC7)에 대한 파인 프로그램 동작을 수행할 수 있다. 도 11은 복수의 파인 프로그램 루프들을 포함하는 파인 프로그램 동작을 설명하기 위한 도면이다. 도 11에서, 그래프의 가로축은 시간(Time)을 나타내고, 그래프의 세로축은 워드라인에 인가되는 전압(V)을 나타 낸다. 워드라인에 인가되는 전압(V)은 파인 프로그램 전압(Vpgm) 및 파인 검증 전압(mvfy)을 포함할 수 있다. 도 11을 참조하면, 메모리 장치는 포기 프로그램 동작을 수행한 뒤, 파인 프로그램 동작을 수행할 수 있다. 파인 프로그램 동작은 복수의 파인 프로그램 루프들(MPL1~MPLn)을 포함할 수 있다. 복수의 파인 프로그램 루프들(MPL1~MPLn) 각각은 파인 프로그램 전압 인가 동작(Pgm Pulse) 및 파인 검증 동작(Verify)을 포함할 수 있다. 파인 프로그램 전압 인가 동작(Pgm Pulse)은 선택된 메모리 셀들이 연결된 선택된 워드라인에 파인 프로그램 전 압을 인가하는 동작일 수 있다. 파인 검증 동작(Verify)은 선택된 메모리 셀들이 연결된 선택된 워드라인에 파 인 검증 전압(mvfy)을 인가하는 동작일 수 있다. 실시 예에서, 메모리 장치는 제1 파인 프로그램 루프(MPL1)에서, 선택된 메모리 셀들이 연결된 선택된 워 드라인에 제1 파인 프로그램 전압(Vpgm1)이 인가한 뒤, 제1 내지 제7 파인 검증 전압들(mvfy1~mvfy7)을 인가할 수 있다. 메모리 장치는 제1 내지 제7 파인 검증 전압들(mvfy1~mvfy7) 중 메모리 셀들의 목표 프로그램 상 태에 대응하는 파인 검증 전압을 선택된 워드라인에 인가할 수 있다. 예를 들어, 메모리 장치는 제1 파인 검증 전압(mvfy1)을 이용하여 목표 프로그램 상태가 제1 파인 프로그램 상태인 메모리 셀들에 대한 파인 검증 동작을 수행할 수 있다. 파인 검증 전압의 개수는 본 실시 예에 제한되지 않는다. 파인 검증 전압들(mvfy1~mvfy7) 각각에 의해 파인 검증 동작(Verify)이 패스된 메모리 셀들의 문턱 전압은 목표 프로그램 상태에 대응하는 문턱 전압을 갖는 것으로 판별될 수 있다. 파인 검증 동작(Verify)이 패스된 메모리 셀들에 연결된 비트라인들에는 프로그램 금지 전압이 인가될 수 있다. 파인 검증 전압들(mvfy1~mvfy7) 각각에 의해 파인 검증 동작(Verify)이 페일된 메모리 셀들의 문턱 전압은 목표 프로그램 상태에 대응하는 문턱 전압을 갖지 못한 것으로 판별될 수 있다. 파인 검증 동작(Verify)이 페일된 메 모리 셀들은 제2 파인 프로그램 루프(MPL2)를 수행할 수 있다. 파인 검증 동작(Verify)이 페일된 메모리 셀들에 연결된 비트라인들에는 프로그램 허용 전압이 인가될 수 있다. 제2 파인 프로그램 루프(MPL2)에서 메모리 장치는 선택된 메모리 셀들이 연결된 선택된 워드라인에 제1 파 인 프로그램 전압(Vpgm1)보다 스텝 전압(△Vstep)만큼 큰 제2 파인 프로그램 전압(Vpgm2)을 인가할 수 있다. 이 후, 메모리 장치는 제1 파인 프로그램 루프(MPL1)의 파인 검증 동작(Verify)과 동일하게 제2 파인 프로그 램 루프(PL2)의 파인 검증 동작(Verify)을 수행할 수 있다. 이후, 메모리 장치는 미리 설정된 횟수만큼 제2 파인 프로그램 루프(MPL2)와 동일하게 다음 파인 프로그램 루프를 수행할 수 있다. 실시 예에서, 미리 설정된 횟수의 파인 프로그램 루프 이내에 파인 프로그램 동작이 완료되지 않으면, 파인 프 로그램 동작은 페일일 수 있다. 미리 설정된 횟수의 파인 프로그램 루프 이내에 파인 프로그램 동작이 완료되면, 파인 프로그램 동작은 패스일 수 있다. 선택된 메모리 셀들에 대한 모든 파인 검증 동작(Verify)이 패스되면 파인 프로그램 동작이 완료될 수 있다. 선택된 메모리 셀들 모두에 대한 파인 검증 동작(Verify)이 패 스되면, 다음 파인 프로그램 루프는 수행되지 않을 수 있다. 실시 예에서, 프로그램 전압은 증가형 스텝 펄스 프로그래밍(Incremental Step Pulse Programming: ISPP) 방식 에 따라 결정될 수 있다. 파인 프로그램 전압의 레벨은 파인 프로그램 루프들(MPL1~MPLn)이 반복됨에 따라 단계 적으로 증가 또는 감소할 수 있다. 각각의 파인 프로그램 루프에서 사용되는 파인 프로그램 전압들의 인가 횟수, 전압 레벨, 그리고 전압 인가 시간 등은 메모리 컨트롤러의 제어에 따라 다양한 형태로 결정될 수 있다. 도 12는 3차원으로 구성된 메모리 블록의 구조를 설명하기 위한 도면이다. 도 12를 참조하면, 도 2에 도시된 메모리 블록(BLK)은 3차원으로 구성된 메모리 블록일 수 있다. 메모리 블록은 복수의 물리 페이지들(P1~P12)을 포함할 수 있다. 복수의 물리 페이지들(P1~P12)은 각각 복수의 메모리 셀들을 포함할 수 있다. 복수의 물리 페이지들(P1~P12)은 비트라인들(BL1~BL3)과 공통 소스 라인(CSL) 사이에 연결될 수 있다. 하나의 워드라인은 네 개의 로컬 워드라인들에 공통 연결될 수 있다. 예를 들어, 제1 워드라인(WL1)은 제11 내지 제14 로컬 워드라인들(LWL11~LWL14)에 공통 연결될 수 있다. 로컬 워드라인들 각각에는 메모리 셀들 이 연결될 수 있다. 하나의 로컬 워드라인들에 연결된 메모리 셀들은 하나의 물리 페이지(P)를 구성할 수 있다. 예를 들어, 제11 로컬 워드라인(LWL11)에 연결된 메모리 셀들은 제1 물리 페이지(P1)를 구성할 수 있다. 하나의 워드라인은 공통 연결된 로컬 워드라인들의 개수만큼의 물리 페이지들을 포함할 수 있다. 하나의 워드라인에 연결되는 로컬 워드라인들의 개수는 하나의 비트라인에 공통 연결되는 메모리 셀 스트링들의 개수에 따라 결정될 수 있다. 예를 들어, 하나의 비트라인에 4개의 메모리 셀 스트링들이 공통 연결된 경우, 하 나의 워드라인에는 4개의 로컬 워드라인들이 공통 연결될 수 있다. 이 경우 하나의 워드라인은 4개의 물리 페이 지들을 포함할 수 있다. 제1 워드라인(WL1)은 제11 내지 제14 로컬 워드라인들(LWL11~LWL14)에 각각 연결된 제1 내지 제4 물리 페이지들(P1~P4)을 포함할 수 있다. 하나의 메모리 셀 스트링은 Z 방향으로 직렬 연결된 메모리 셀들을 포함할 수 있다. Y 방향의 메모리 셀 스트링 들은 하나의 비트라인에 연결될 수 있다. 예를 들어, 제1 메모리 셀 스트링(ST1), 제4 메모리 셀 스트링(ST4), 제7 메모리 셀 스트링(ST7) 및 제10 메모리 셀 스트링(ST10)은 제1 비트라인(BL1)에 연결될 수 있다. 실시 예에서, 하나의 물리 페이지에는 복수의 논리 페이지 데이터가 저장될 수 있다. 하나의 물리 페이지에 저 장될 논리 페이지 데이터의 개수는 하나의 메모리 셀이 저장하는 비트 데이터의 개수에 따라 결정될 수 있다. 예를 들어, 하나의 메모리 셀이 4개 비트의 데이터를 저장하는 경우 복수의 논리 페이지 데이터는 LSB 페이지 데이터, CSB 페이지 데이터, MSB 페이지 데이터 및 QSB 페이지 데이터를 포함할 수 있다. 도 12에 도시된 워드라인, 로컬 워드라인, 메모리 셀 스트링, 비트라인, 메모리 셀 각각의 개수는 설명의 편의 를 위한 것이고, 도 12에 도시된 개수보다 적거나 많을 수 있다. 도 13은 포기 프로그램 동작 및 파인 프로그램 동작의 순서를 설명하기 위한 도면이다. 도 13에서는 도 12를 참조하여 설명하도록 한다. 메모리 장치는 도 13에 도시된 순서에 따라 포기 프로그 램 동작 및 파인 프로그램 동작을 수행할 수 있다. 하나의 로컬 워드라인(Local WL)에 연결된 메모리 셀들은 하 나의 물리 페이지를 구성할 수 있다. 먼저, 메모리 장치는 제1 워드라인(WL1)에 포함된 제1 내지 제4 물리 페이지들(P1~P4)에 대한 포기 프로그 램 동작을 순차적으로 수행할 수 있다. 이후, 메모리 장치는 제2 워드라인(WL2)과 제1 워드라인(WL1)이 교 번으로 선택되면서 포기 프로그램 동작 및 포기 프로그램 동작을 수행할 수 있다. 실시 예에서, 메모리 장치 는 제5 물리 페이지(P5)에 대한 포기 프로그램을 수행한 뒤, 제1 물리 페이지(P1)에 대한 파인 프로그램 동작을 수행할 수 있다. 즉, 제5 내지 제8 물리 페이지들(P5~P8) 각각에 대한 포기 프로그램 동작과 제1 내지 제4 물리 페이지들(P1~P4) 각각에 대한 포기 프로그램 동작이 번갈아가며 수행될 수 있다. 이와 동일하게, 메모리 장치는 제3 워드라인(WL3)과 제2 워드라인(WL2)에 교번으로 선택되면서 포기 프로 그램 동작 및 파인 프로그램 동작을 수행할 수 있다. 메모리 장치는 제12 물리 페이지(P12)에 대한 포기 프로그램 동작을 수행한 뒤, 제8 물리 페이지(P8)에 대한 파인 프로그램 동작을 수행할 수 있다. 즉, 메모리 장 치는 제9 내지 제12 물리 페이지들(P9~P12) 각각에 대한 포기 프로그램 동작과 제5 내지 제9 물리 페이지 들(P5~P9) 각각에 대한 파인 프로그램 동작을 번갈아가며 수행할 수 있다. 이후, 메모리 장치는 모든 물리 페이지들에 대한 포기 프로그램 동작이 수행되면 마지막 워드라인인 제3 워드라인(WL3)에 포함된 제9 내지 제12 물리 페이지들(P9~P12)에 대한 파인 프로그램 동작을 순차적으로 수행할 수 있다. 도 14는 포기 프로그램 동작 및 파인 프로그램 동작을 설명하기 위한 순서도이다. 도 14를 참조하면, 단계 S1401에서, 메모리 장치는 복수의 메모리 셀들이 소거 상태, 제1 내지 제6 포기 프로그램 상태들에 대응되는 문턱 전압을 갖는 포기 프로그램 동작을 수행할 수 있다. 단계 S1403에서, 메모리 장치는 복수의 메모리 셀들이 소거 상태, 제1 내지 제15 파인 프로그램 상태들에 대응되는 문턱 전압을 갖는 파인 프로그램 동작을 수행할 수 있다. 실시 예에서, 소거 상태, 제1 내지 제2 포기 프로그램 상태들에 대응되는 문턱 전압을 갖는 메모리 셀들은 파인 프로그램 동작시 소거 상태, 제1 내지 제11 파인 프로그램 상태들에 대응되는 문턱 전압을 가질 수 있다. 실시 예에서, 제3 내지 제6 포기 프로그램 상태들 에 대응되는 문턱 전압을 갖는 메모리 셀들은 파인 프로그램 동작시 제12 내지 제15 파인 프로그램 상태들에 대 응되는 문턱 전압을 가질 수 있다. 도 15는 메모리 장치의 구조를 설명하기 위한 도면이다. 도 15를 참조하면, 메모리 장치는 메모리 셀 어레이, 주변 회로 및 제어 로직을 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 복수의 메모리 블록들 (BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더에 연결될 수 있다. 복수의 메모리 블록들 (BLK1~BLKz)은 비트라인들(BL1~BLm)을 통해 페이지 버퍼 그룹에 연결될 수 있다. 복수의 메모리 블록들 (BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 실시 예에서, 복수의 메모리 셀들은 비휘발성 메모 리 셀들일 수 있다. 주변 회로는 메모리 셀 어레이를 구동할 수 있다. 예를 들어, 주변 회로는 제어 로직의 제 어에 따라 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이를 구동할 수 있다. 다 른 예로, 주변 회로는 제어 로직의 제어에 따라 행 라인들(RL) 및 비트라인들(BL1~BLm)에 다양한 동 작 전압들을 인가하거나, 인가된 전압들을 디스차지할 수 있다. 주변 회로는 어드레스 디코더, 전압 생성 회로, 페이지 버퍼 그룹 및 데이터 입출력 회로 를 포함할 수 있다. 도 15에 도시된 주변 회로는, 도 2에 도시된 주변 회로에서 어드레스 디코 더 및 데이터 입출력 회로를 더 포함하는 구성일 수 있다. 어드레스 디코더는 행 라인들(RL)을 통해 메모리 셀 어레이에 연결될 수 있다. 행 라인들(RL)은 드레 인 선택 라인들, 더미 워드라인들, 복수의 워드라인들 및 소스 선택 라인들을 포함할 수 있다. 어드레스 디코더는 제어 로직의 제어에 응답하여 동작하도록 구성될 수 있다. 어드레스 디코더 는 제어 로직으로부터 어드레스를 수신할 수 있다. 어드레스 디코더는 어드레스 중 로우 어드레스를 디코딩하도록 구성될 수 있다. 어드레스 디코더는 로우 어드레스에 따라 전압 생성 회로로부터 제공받은 전압들을 적어도 하나의 워드라인에 인가하여 선택 된 메모리 블록의 적어도 하나의 워드라인을 선택할 수 있다. 어드레스 디코더는 어드레스 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 컬럼 어드레스는 페이지 버퍼 그룹에 전달될 수 있다. 프로그램 동작 시에, 어드레스 디코더는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인 들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 어드레스 디코더 는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 수 있다. 리드 동작 시에, 어드레스 디코더는 선택된 워드라인에 리드 전압을 인가하고, 비선택된 워드라인들에 리 드 전압보다 높은 레벨의 리드 패스 전압을 인가할 수 있다. 전압 생성 회로는 메모리 장치에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압들을 생성할 수 있다. 전압 생성 회로는 제어 로직의 제어에 응답하여 동작할 수 있다. 실시 예에서, 전압 생성 회로는 도 2의 전압 생성 회로를 포함할 수 있다. 실시 예에서, 전압 생성 회로는 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들을 생성할 수 있다. 예를 들어, 전압 생성 회로는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다. 동작 전압들은 어드레스 디코 더에 의해 메모리 셀 어레이에 공급될 수 있다. 페이지 버퍼 그룹은 제1 내지 제m 페이지 버퍼들(PB1~PBm)을 포함할 수 있다. 제1 내지 제m 페이지 버퍼들 (PB1~PBm)은 각각 제1 내지 제m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이에 연결될 수 있다. 제1 내 지 제m 페이지 버퍼들(PB1~PBm)은 제어 로직의 제어에 응답하여 동작할 수 있다. 페이지 버퍼 그룹은 도 2에 도시된 페이지 버퍼 그룹을 포함할 수 있다. 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로와 데이터를 통신할 수 있다. 프로그램 시에, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로 및 데이터 라인들(DL)을 통해 데이터(DATA)를 수신할 수 있다. 프로그램 동작 시, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로를 통해 수신한 데이터를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 수 있다. 선택된 페이지의 메모리 셀들은 전달된 데이터에 따라 프로그램될 수 있다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메 모리 셀은 상승된 문턱 전압을 가질 수 있다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인 과 연결된 메모리 셀의 문턱 전압은 유지될 수 있다. 검증 동작 시에, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터를 읽을 수 있다. 리드 동작 시, 페이지 버퍼 그룹은 비트라인들(BL1~BLm)을 통해 선택된 워드라인의 메모리 셀들로부터 데 이터를 센싱하고, 센싱된 데이터를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다. 데이터 입출력 회로는 데이터 라인들(DL)을 통해 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 연결될 수 있다. 데이터 입출력 회로는 제어 로직의 제어에 응답하여 동작할 수 있다. 프로그램 동작시, 데이터 입출 력 회로는 메모리 컨트롤러로부터 저장될 데이터를 수신할 수 있다. 리드 동작시, 데이터 입출력 회 로는 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 센싱된 데이터를 메모리 컨트롤러로 출력할 수 있다. 제어 로직은 어드레스 디코더, 전압 생성 회로, 페이지 버퍼 그룹 및 데이터 입출력 회로 연결될 수 있다. 제어 로직은 메모리 장치의 제반 동작을 제어하도록 구성될 수 있다. 제어 로 직은 메모리 컨트롤러로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다. 제어 로직은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로를 제 어할 수 있다. 실시 예에서, 제어 로직은 도 2에 도시된 프로그램 동작 제어 회로를 포함할 수 있다. 실시 예에서, 제어 로직은 복수의 메모리 셀들 중 선택된 메모리 셀들이 소거 상태, 제1 내지 제6 포기 프 로그램 상태들에 대응되는 문턱 전압을 갖는 포기 프로그램 동작을 수행하도록 주변 회로를 제어할 수 있 다. 제어 로직은 포기 프로그램 동작을 수행한 선택된 메모리 셀들이 소거 상태, 제1 내지 제15 파인 프로 그램 상태들에 대응되는 문턱 전압을 갖는 파인 프로그램 동작을 수행하도록 주변 회로를 제어할 수 있다. 도 16은 메모리 시스템을 포함하는 전자 시스템을 설명하기 위한 도면이다. 도 16을 참조하면, 전자 시스템은 메모리 시스템(10a) 및 호스트 시스템(30a)을 포함할 수 있다. 실시 예에서, 도 1에 도시된 메모리 시스템은 도 16에 도시된 메모리 시스템(10a)과 동일하게 구현될 수 있다. 본 개시의 전자 시스템은 다양한 형태의 전자 장치로 구현될 수 있다. 예를 들어, 전자 시스템은 모바일 폰, PC(Personal Computer), 태블릿 PC, 웨어러블 장치, 헬스케어 장치, IoT(internet of things) 장치, 서버 장치, 데이터 센터, 오토 파일럿, 배터리 관리 시스템(BMS, Battery Management System), e-북(e-book), 게임 콘솔(game console) 장치, 스마트 텔레비전, 디지털 카메라 또는 인공지능 학습 장치 등으로 구현될 수 있다. 호스트 시스템(30a)은 호스트 컨트롤러(310a) 및 호스트 메모리(320a)를 포함할 수 있다. 일 실시 예에서, 호스 트 컨트롤러(310a) 및 호스트 메모리(320a)는 별도의 반도체 패키지 칩으로 구현될 수 있다. 다른 실시 예에서, 호스트 컨트롤러(310a) 및 호스트 메모리(320a)는 하나의 통합 반도체 패키지 칩으로 구현될 수 있다. 호스트 컨트롤러(310a)는 데이터와 관련된 요청을 메모리 컨트롤러(100a)에 제공할 수 있다. 예를 들어, 호스트 컨트롤러(310a)는 데이터를 저장하기 위해, 쓰기 요청, 데이터 및 어드레스를 메모리 컨트롤러(100a)에 제공할 수 있다. 호스트 컨트롤러(310a)는 데이터를 리드하기 위해, 리드 요청, 어드레스를 메모리 컨트롤러(100a)에 제공할 수 있다. 호스트 컨트롤러(310a)는 데이터를 삭제하기 위해, 삭제 요청 및 어드레스를 메모리 컨트롤러 (100a)에 제공할 수 있다. 호스트 메모리(320a)는 메모리 컨트롤러(100a)로 전송될 데이터, 또는 메모리 컨트롤러(100a)로부터 수신된 데 이터를 임시 저장할 수 있다. 호스트 메모리(320a)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM) 등으로 구현될 수 있다. 메모리 시스템(10a)은 메모리 컨트롤러(100a) 및 적어도 하나의 메모리 장치(200a)를 포함할 수 있다. 메모리 컨트롤러(100a)는 메모리 장치(200a)를 제어할 수 있다. 메모리 컨트롤러(100a)는 프로세서(110a), 램(RAM, 120a), 호스트 인터페이스(130a), 메모리 인터페이스 (140a), 보조 전원 공급부(150a), AES(Advanced Encryption Standard) 엔진(160a), ECC(Error Correction Code) 엔진(170a) 및 DMA(Direct Memory Access) 컨트롤러(180a)를 포함할 수 있고, 이들은 버스를 통해 통신 할 수 있다. 프로세서(110a)는 중앙 처리 장치로서 동작할 수 있다. 프로세서(110a)는 메모리 컨트롤러(100a)의 전반적인 동 작을 제어할 수 있다. 프로세서(110a)는 메모리 장치(200a)의 동작을 제어하기 위해 커맨드를 생성하고, 메모리 인터페이스(140a)를 통해 커맨드를 메모리 장치(200a)에 제공할 수 있다. 구체적으로, 프로세서(110a)는 호스트 시스템(30a)으로부 터 리드 요청이 수신되면 리드 커맨드를 생성하고, 호스트 시스템(30a)으로부터 쓰기 요청이 수신되면 프로그램 커맨드를 생성하고, 호스트 시스템(30a)으로부터 삭제 요청이 수신되면 이레이즈 커맨드를 생성할 수 있다. 프로세서(110a)는 플래시 변환 계층(FTL, Flash Translation Layer)의 기능을 수행할 수 있다. 구체적으로, 프 로세서(110a)는 호스트 시스템(30a)으로부터 수신된 논리 어드레스(logical address)를 물리 어드레스(physical address)로 변환할 수 있다. 물리 어드레스는 메모리 장치(200a)의 저장 영역의 위치를 나타내는 어드레스일 수 있다. 램(120a)은 버퍼 메모리로서 동작할 수 있다. 예를 들어, 램(120a)은 호스트 시스템(30a)으로부터 수신된 데이 터 또는 메모리 장치(200a)로부터 수신된 데이터를 임시 저장할 수 있다. 호스트 인터페이스(130a)는 호스트 시스템(30a)과 통신할 수 있다. 구체적으로, 호스트 인터페이스(130a)는 호 스트 시스템(30a)으로부터 요청 및 논리 어드레스를 수신할 수 있다. 호스트 인터페이스(130a)는 호스트 시스템 (30a)으로부터 데이터를 수신하거나, 호스트 시스템(30a)으로 데이터를 전송할 수 있다. 메모리 인터페이스(140a)는 메모리 장치(200a)와 통신할 수 있다. 구체적으로, 메모리 인터페이스(140a)는 프로 그램 커맨드, 물리 어드레스 및 데이터를 메모리 장치(200a)로 전송할 수 있다. 메모리 인터페이스(140a)는 리 드 커맨드 및 물리 어드레스를 메모리 장치(200a)로 전송하고, 메모리 장치(200a)로부터 출력된 데이터를 수신 할 수 있다. 메모리 인터페이스(140a)는 이레이즈 커맨드 및 물리 어드레스를 메모리 장치(200a)로 전송할 수 있다. 이를 위해, 메모리 인터페이스(140a)는 채널을 통해 메모리 장치(200a)에 연결될 수 있다. 보조 전원 공급부(150a)는 커넥터를 통해 호스트 시스템(30a)에 연결될 수 있다. 보조 전원 공급부(150a)는 호 스트 시스템(30a)으로부터 공급되는 전원의 레벨을 주기적으로 확인할 수 있다. 보조 전원 공급부(150a)는 전원 의 레벨에 따라 순간 정전(SPO, Sudden Power Off)이 발생한 것으로 판단되면, 메모리 시스템(10a)에 보조 전원 을 공급할 수 있다. AES 엔진(160a)은 AES 알고리즘을 이용하여 데이터를 암호화하거나 또는 복호화할 수 있다. AES 알고리즘은 암 호화 동작 및 복호화 동작에 동일한 암호화 키를 이용하는 대칭키 알고리즘일 수 있다. ECC 엔진(170a)은 데이터에 대한 에러 검출 동작 및 에러 정정 동작을 수행할 수 있다. 구체적으로, ECC 엔진 (170a)은 메모리 장치(200a)에 저장될 데이터에 대한 패리티 데이터를 생성할 수 있다. DMA 컨트롤러(180a)는 호스트 시스템(30a)의 호스트 메모리(320a)에 직접적으로 접근할 수 있다. 예를 들어, DMA 컨트롤러(180a)는 호스트 컨트롤러(310a)와는 별개로, 호스트 메모리(320a)에 저장된 데이터를 가져오거나, 또는 호스트 메모리(320a)에 데이터를 저장할 수 있다."}
{"patent_id": "10-2023-0111350", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 도면이다. 도 2는 메모리 장치의 프로그램 동작을 설명하기 위한 도면이다. 도 3은 포기 프로그램 동작 및 파인 프로그램 동작에 따른 메모리 셀들의 문턱 전압 분포의 실시 예를 설명하기 위한 도면이다. 도 4는 적어도 두 개의 비트 데이터를 저장하는 메모리 셀들의 문턱 전압 분포의 실시 예를 설명하기 위한 도면 이다. 도 5는 메모리 컨트롤러로부터 수신된 프로그램 커맨드에 따른 포기 프로그램 동작 및 파인 프로그램 동작의 실시 예를 설명하기 위한 도면이다. 도 6은 포기 프로그램 동작 및 파인 프로그램 동작에 따른 메모리 셀들의 문턱 전압 분포의 다른 실시 예를 설 명하기 위한 도면이다. 도 7은 적어도 두 개의 비트 데이터를 저장하는 메모리 셀들의 문턱 전압 분포의 다른 실시 예를 설명하기 위한 도면이다. 도 8은 메모리 컨트롤러로부터 수신된 프로그램 커맨드에 따른 포기 프로그램 동작 및 파인 프로그램 동작의 다 른 실시 예를 설명하기 위한 도면이다. 도 9 및 도 10은 복수의 포기 프로그램 루프들을 포함하는 포기 프로그램 동작을 설명하기 위한 도면이다. 도 11은 복수의 파인 프로그램 루프들을 포함하는 파인 프로그램 동작을 설명하기 위한 도면이다. 도 12는 3차원으로 구성된 메모리 블록의 구조를 설명하기 위한 도면이다. 도 13은 포기 프로그램 동작 및 파인 프로그램 동작의 순서를 설명하기 위한 도면이다. 도 14는 포기 프로그램 동작 및 파인 프로그램 동작을 설명하기 위한 순서도이다. 도 15는 메모리 장치의 구조를 설명하기 위한 도면이다. 도 16은 메모리 시스템을 포함하는 전자 시스템을 설명하기 위한 도면이다."}
