以下是添加了“使用的设备”列后的**FinFET CMOS工艺步骤表**：

---

### **FinFET CMOS 工艺步骤表**

| **工艺阶段**       | **步骤**                       | **描述与关键点**                                                               | **使用的设备**                          |
|--------------------|-------------------------------|-------------------------------------------------------------------------------|----------------------------------------|
| **前道工艺 (FEoL)** | 鳍（Fin）形成                 | 1. 热生长垫氧化层和沉积硅化氮（SiN）层作为硬掩膜。                              | PECVD（氧化层沉积），ALD（氮化层沉积） |
|                    |                               | 2. 使用自对准双图案化（SADP）技术生成鳍图案。                                   | 光刻机（DUV/EUV），干法蚀刻机           |
|                    |                               | 3. 通过各向异性蚀刻形成硅鳍结构，控制鳍高度和间距。                              | 干法蚀刻机                              |
|                    | 栅极（Gate）形成              | 1. 沉积占位层并完成图案化，形成栅极间距（<80nm）的线条图案。                    | 光刻机，ALD或PVD设备                   |
|                    |                               | 2. 替换占位层为高k材料（如HfO₂）和金属栅（TiN、TaN）。                           | ALD（高k材料沉积），PVD（金属栅沉积）   |
|                    |                               | 3. 确保栅极与鳍结构的对齐精度。                                                 | 光刻机，刻蚀机                          |
|                    | 源/漏（S/D）结构              | 1. 沉积间隔层（Spacer）保护鳍侧壁。                                             | PECVD或ALD设备                          |
|                    |                               | 2. 离子注入形成掺杂区域。                                                       | 离子注入机                              |
|                    |                               | 3. 通过选择性外延生长（SEG）技术沉积SiGe或硅，优化源/漏性能。                     | 外延生长设备（CVD/MOCVD）              |
|                    |                               | 4. 使用自对准硅化工艺（Salicide）在源/漏区域形成低电阻硅化物层。                  | RTP（快速热处理设备）                   |
| **中道工艺 (MEoL)** | 接触结构的建立（S/D 和 Gate） | 1. 沉积间隙填充氧化物（ILD）并进行化学机械抛光（CMP）。                          | PECVD（氧化物沉积），CMP设备            |
|                    |                               | 2. 使用双图案化技术定义接触孔（Via）。                                           | 光刻机，干法蚀刻机                      |
|                    |                               | 3. 沉积钛氮（TiN）屏障层并填充钨（W），形成接触插塞（Plug）。                    | PVD（屏障层沉积），CVD（钨填充）        |
| **后道工艺 (BEoL)** | 金属互连层构建                 | 1. 沉积超低介电常数材料（Ultra-Low-k Dielectric）作为绝缘层。                     | PECVD（低k材料沉积）                    |
|                    |                               | 2. 使用双镶嵌（Dual-Damascene）工艺制作金属线条和过孔（Via）。                     | 光刻机，干法蚀刻机                      |
|                    |                               | 3. 使用铜（Cu）填充并通过CMP完成平面化处理。                                     | PVD（铜沉积），CMP设备                  |

---

### **关键工艺技术与设备**

| **技术名称**         | **描述**                                               | **使用的设备**                          |
|---------------------|-------------------------------------------------------|----------------------------------------|
| 自对准双图案化（SADP）| 增加图案密度，支持更小的线宽。                            | 光刻机，干法蚀刻机                      |
| 高k金属栅（HKMG）     | 减少漏电流，提高晶体管性能。                              | ALD（HfO₂），PVD（金属层沉积）          |
| 选择性外延生长（SEG）  | 在源/漏区域精确沉积材料，提高迁移率和降低电阻。              | 外延生长设备（CVD/MOCVD）              |
| 自对准硅化物（Salicide）| 在源/漏区域形成低电阻接触，优化电性能。                     | RTP（快速热处理设备）                   |

---

### **总结**
此表格不仅列出了FinFET CMOS工艺的具体步骤，还将每一步骤所需的设备列出，方便更直观地了解工艺与设备的对应关系。

