<h1 align="center">Hi there 👋 I'm Heesik</h1>

<p align="center">
  🔧 RTL 설계 엔지니어를 꿈꾸며 <br>
  🧠 회로 설계와 AI의 경계를 탐구합니다
</p>

<p align="center">
  <a href="https://he-sik2.tistory.com" target="_blank">
    <img src="https://img.shields.io/badge/Blog-he_sik2 log-black?style=flat-square&logo=GitBook&logoColor=white"/>
  </a>
  <a href="mailto:your_email@example.com">
    <img src="https://img.shields.io/badge/Gmail-Contact-red?style=flat-square&logo=Gmail&logoColor=white"/>
  </a>
</p>

---

## 🙋‍♂️ About Me

- 🎓 시스템 반도체를 전공하며 디지털 논리와 Verilog를 다루고 있어요  
- 🛠 **FPGA, RTL 설계, SoC 통합 테스트**에 관심이 많아요  
- 🤖 최근엔 **라즈베리파이 기반 AI 프로젝트**도 진행하고 있어요  
- 📝 공부한 내용을 [블로그](https://he-sik2.tistory.com)에 정리하고 있어요  

---

## 🧰 Tech Stack

```txt
💻 Language
Verilog, SystemVerilog, Python, C

🔧 Tools
Vivado, ModelSim, Quartus, STM32CubeIDE, Synopsys Tools

📦 Others
Git, GitHub, Markdown, Tera Term, MobaXterm
