TimeQuest Timing Analyzer report for main
Fri Nov 24 14:36:59 2023
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'fpga_clock'
 13. Slow 1200mV 85C Model Setup: 'many_frequencies_divider:frequency_divider|filtered_clock'
 14. Slow 1200mV 85C Model Hold: 'many_frequencies_divider:frequency_divider|filtered_clock'
 15. Slow 1200mV 85C Model Hold: 'fpga_clock'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'fpga_clock'
 24. Slow 1200mV 0C Model Setup: 'many_frequencies_divider:frequency_divider|filtered_clock'
 25. Slow 1200mV 0C Model Hold: 'many_frequencies_divider:frequency_divider|filtered_clock'
 26. Slow 1200mV 0C Model Hold: 'fpga_clock'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'fpga_clock'
 34. Fast 1200mV 0C Model Setup: 'many_frequencies_divider:frequency_divider|filtered_clock'
 35. Fast 1200mV 0C Model Hold: 'many_frequencies_divider:frequency_divider|filtered_clock'
 36. Fast 1200mV 0C Model Hold: 'fpga_clock'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; main                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+
; Clock Name                                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                       ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+
; fpga_clock                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fpga_clock }                                                ;
; many_frequencies_divider:frequency_divider|filtered_clock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { many_frequencies_divider:frequency_divider|filtered_clock } ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                        ;
+------------+-----------------+-----------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note                                           ;
+------------+-----------------+-----------------------------------------------------------+------------------------------------------------+
; 204.54 MHz ; 204.54 MHz      ; fpga_clock                                                ;                                                ;
; 834.03 MHz ; 437.64 MHz      ; many_frequencies_divider:frequency_divider|filtered_clock ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; fpga_clock                                                ; -3.889 ; -110.403      ;
; many_frequencies_divider:frequency_divider|filtered_clock ; -0.199 ; -0.199        ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; many_frequencies_divider:frequency_divider|filtered_clock ; 0.407 ; 0.000         ;
; fpga_clock                                                ; 0.443 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                  ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; fpga_clock                                                ; -3.000 ; -41.550       ;
; many_frequencies_divider:frequency_divider|filtered_clock ; -1.285 ; -3.855        ;
+-----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fpga_clock'                                                                                                                                              ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.889 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.803      ;
; -3.889 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.803      ;
; -3.889 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.803      ;
; -3.889 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.803      ;
; -3.889 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.803      ;
; -3.869 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.783      ;
; -3.869 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.783      ;
; -3.869 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.783      ;
; -3.869 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.783      ;
; -3.869 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.783      ;
; -3.856 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.774      ;
; -3.856 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.774      ;
; -3.856 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.774      ;
; -3.856 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.774      ;
; -3.856 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.770      ;
; -3.856 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.770      ;
; -3.856 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.770      ;
; -3.856 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.770      ;
; -3.856 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.770      ;
; -3.836 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.754      ;
; -3.836 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.754      ;
; -3.836 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.754      ;
; -3.836 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.754      ;
; -3.829 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.743      ;
; -3.829 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.743      ;
; -3.829 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.743      ;
; -3.829 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.743      ;
; -3.829 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.743      ;
; -3.823 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.741      ;
; -3.823 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.741      ;
; -3.823 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.741      ;
; -3.823 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.741      ;
; -3.822 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.741      ;
; -3.822 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.741      ;
; -3.822 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.741      ;
; -3.822 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.741      ;
; -3.822 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.741      ;
; -3.789 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 4.712      ;
; -3.789 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 4.712      ;
; -3.789 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 4.712      ;
; -3.789 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 4.712      ;
; -3.786 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.704      ;
; -3.786 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.704      ;
; -3.786 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.704      ;
; -3.786 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.704      ;
; -3.780 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 4.269      ;
; -3.780 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 4.269      ;
; -3.780 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 4.269      ;
; -3.780 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 4.269      ;
; -3.780 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 4.269      ;
; -3.772 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.686      ;
; -3.772 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.686      ;
; -3.772 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.686      ;
; -3.772 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.686      ;
; -3.772 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.686      ;
; -3.772 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 4.261      ;
; -3.772 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 4.261      ;
; -3.772 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 4.261      ;
; -3.772 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 4.261      ;
; -3.772 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 4.261      ;
; -3.765 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.679      ;
; -3.765 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.679      ;
; -3.765 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.679      ;
; -3.765 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.679      ;
; -3.765 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.679      ;
; -3.739 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.657      ;
; -3.739 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.657      ;
; -3.739 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.657      ;
; -3.739 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.657      ;
; -3.739 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.505     ; 4.232      ;
; -3.739 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.505     ; 4.232      ;
; -3.739 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.505     ; 4.232      ;
; -3.739 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.505     ; 4.232      ;
; -3.737 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.505     ; 4.230      ;
; -3.737 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.505     ; 4.230      ;
; -3.737 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.505     ; 4.230      ;
; -3.737 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.505     ; 4.230      ;
; -3.732 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.650      ;
; -3.732 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.650      ;
; -3.732 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.650      ;
; -3.732 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.080     ; 4.650      ;
; -3.699 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.618      ;
; -3.699 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.618      ;
; -3.699 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.618      ;
; -3.699 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.618      ;
; -3.699 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.618      ;
; -3.680 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.594      ;
; -3.680 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.594      ;
; -3.680 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.594      ;
; -3.680 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.594      ;
; -3.680 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.594      ;
; -3.680 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.594      ;
; -3.680 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.594      ;
; -3.680 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.594      ;
; -3.680 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.594      ;
; -3.680 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 4.594      ;
; -3.677 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[0]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.596      ;
; -3.677 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[1]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.596      ;
; -3.677 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.596      ;
; -3.677 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 4.596      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'many_frequencies_divider:frequency_divider|filtered_clock'                                                                                                                                    ;
+--------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -0.199 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.076     ; 1.121      ;
; 0.065  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.076     ; 0.857      ;
; 0.065  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.076     ; 0.857      ;
; 0.157  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.076     ; 0.765      ;
; 0.157  ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.076     ; 0.765      ;
; 0.157  ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.076     ; 0.765      ;
+--------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'many_frequencies_divider:frequency_divider|filtered_clock'                                                                                                                                    ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.407 ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.076      ; 0.669      ;
; 0.407 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.076      ; 0.669      ;
; 0.412 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.076      ; 0.674      ;
; 0.479 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.076      ; 0.741      ;
; 0.480 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.076      ; 0.742      ;
; 0.687 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.076      ; 0.949      ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fpga_clock'                                                                                                                                              ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.443 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.708      ;
; 0.586 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.509      ; 1.281      ;
; 0.640 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.905      ;
; 0.640 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.096      ; 0.922      ;
; 0.645 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.910      ;
; 0.646 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.911      ;
; 0.650 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.096      ; 0.932      ;
; 0.656 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.921      ;
; 0.661 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.926      ;
; 0.662 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; many_frequencies_divider:frequency_divider|out[26] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.927      ;
; 0.668 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.933      ;
; 0.670 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.509      ; 1.365      ;
; 0.679 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.944      ;
; 0.681 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.946      ;
; 0.683 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.948      ;
; 0.684 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[0]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.949      ;
; 0.684 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.949      ;
; 0.684 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 0.949      ;
; 0.822 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.509      ; 1.517      ;
; 0.911 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.504      ; 1.601      ;
; 0.959 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.509      ; 1.654      ;
; 0.962 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.227      ;
; 0.963 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.074      ; 1.223      ;
; 0.968 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.504      ; 1.658      ;
; 0.972 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.237      ;
; 0.973 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.238      ;
; 0.974 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.239      ;
; 0.977 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.242      ;
; 0.978 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.243      ;
; 0.988 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.253      ;
; 0.988 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.253      ;
; 0.989 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.254      ;
; 0.993 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.258      ;
; 0.993 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.258      ;
; 0.994 ; many_frequencies_divider:frequency_divider|out[26] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.259      ;
; 0.994 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.259      ;
; 0.997 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.262      ;
; 0.998 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.263      ;
; 1.010 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.275      ;
; 1.011 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.276      ;
; 1.016 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.281      ;
; 1.020 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.074      ; 1.280      ;
; 1.043 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.509      ; 1.738      ;
; 1.053 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.504      ; 1.743      ;
; 1.057 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.504      ; 1.747      ;
; 1.083 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.505      ; 1.774      ;
; 1.083 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.348      ;
; 1.088 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.353      ;
; 1.095 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.360      ;
; 1.095 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.360      ;
; 1.095 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.360      ;
; 1.098 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.363      ;
; 1.099 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.364      ;
; 1.100 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.365      ;
; 1.100 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.365      ;
; 1.103 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.368      ;
; 1.105 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.074      ; 1.365      ;
; 1.109 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.505      ; 1.800      ;
; 1.109 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.074      ; 1.369      ;
; 1.111 ; many_frequencies_divider:frequency_divider|out[23] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.503      ; 1.800      ;
; 1.114 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.379      ;
; 1.114 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.379      ;
; 1.115 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.380      ;
; 1.118 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.383      ;
; 1.119 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.384      ;
; 1.119 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.384      ;
; 1.119 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.384      ;
; 1.120 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.385      ;
; 1.121 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.386      ;
; 1.123 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.388      ;
; 1.124 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.389      ;
; 1.126 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.391      ;
; 1.137 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.402      ;
; 1.142 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.407      ;
; 1.195 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.509      ; 1.890      ;
; 1.202 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.504      ; 1.892      ;
; 1.209 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.474      ;
; 1.210 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.074      ; 1.470      ;
; 1.214 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.479      ;
; 1.215 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.074      ; 1.475      ;
; 1.216 ; many_frequencies_divider:frequency_divider|out[16] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.503      ; 1.905      ;
; 1.221 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.486      ;
; 1.221 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.486      ;
; 1.221 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.504      ; 1.911      ;
; 1.224 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.489      ;
; 1.225 ; many_frequencies_divider:frequency_divider|out[24] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.503      ; 1.914      ;
; 1.226 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.491      ;
; 1.226 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.491      ;
; 1.229 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.096      ; 1.511      ;
; 1.229 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.494      ;
; 1.240 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.505      ;
; 1.240 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.079      ; 1.505      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                         ;
+------------+-----------------+-----------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note                                           ;
+------------+-----------------+-----------------------------------------------------------+------------------------------------------------+
; 221.48 MHz ; 221.48 MHz      ; fpga_clock                                                ;                                                ;
; 923.36 MHz ; 437.64 MHz      ; many_frequencies_divider:frequency_divider|filtered_clock ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; fpga_clock                                                ; -3.515 ; -99.273       ;
; many_frequencies_divider:frequency_divider|filtered_clock ; -0.083 ; -0.083        ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                 ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; many_frequencies_divider:frequency_divider|filtered_clock ; 0.355 ; 0.000         ;
; fpga_clock                                                ; 0.400 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; fpga_clock                                                ; -3.000 ; -41.550       ;
; many_frequencies_divider:frequency_divider|filtered_clock ; -1.285 ; -3.855        ;
+-----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fpga_clock'                                                                                                                                               ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.515 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.437      ;
; -3.515 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.437      ;
; -3.515 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.437      ;
; -3.515 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.437      ;
; -3.515 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.437      ;
; -3.497 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.419      ;
; -3.497 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.419      ;
; -3.497 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.419      ;
; -3.497 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.419      ;
; -3.497 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.419      ;
; -3.478 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.406      ;
; -3.478 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.406      ;
; -3.478 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.406      ;
; -3.478 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.406      ;
; -3.460 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.388      ;
; -3.460 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.388      ;
; -3.460 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.388      ;
; -3.460 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.388      ;
; -3.429 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.357      ;
; -3.429 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.357      ;
; -3.429 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.357      ;
; -3.429 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.357      ;
; -3.429 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.357      ;
; -3.428 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.076     ; 4.351      ;
; -3.428 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.076     ; 4.351      ;
; -3.428 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.076     ; 4.351      ;
; -3.428 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.076     ; 4.351      ;
; -3.428 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.076     ; 4.351      ;
; -3.425 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.466     ; 3.958      ;
; -3.425 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.466     ; 3.958      ;
; -3.425 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.466     ; 3.958      ;
; -3.425 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.466     ; 3.958      ;
; -3.425 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.466     ; 3.958      ;
; -3.417 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.076     ; 4.340      ;
; -3.417 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.076     ; 4.340      ;
; -3.417 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.076     ; 4.340      ;
; -3.417 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.076     ; 4.340      ;
; -3.417 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.076     ; 4.340      ;
; -3.410 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.332      ;
; -3.410 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.332      ;
; -3.410 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.332      ;
; -3.410 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.332      ;
; -3.410 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.332      ;
; -3.403 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.325      ;
; -3.403 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.325      ;
; -3.403 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.325      ;
; -3.403 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.325      ;
; -3.403 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.325      ;
; -3.392 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.065     ; 4.326      ;
; -3.392 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.065     ; 4.326      ;
; -3.392 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.065     ; 4.326      ;
; -3.392 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.065     ; 4.326      ;
; -3.391 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 4.320      ;
; -3.391 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 4.320      ;
; -3.391 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 4.320      ;
; -3.391 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 4.320      ;
; -3.388 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 3.927      ;
; -3.388 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 3.927      ;
; -3.388 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 3.927      ;
; -3.388 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 3.927      ;
; -3.380 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 4.309      ;
; -3.380 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 4.309      ;
; -3.380 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 4.309      ;
; -3.380 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 4.309      ;
; -3.380 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.466     ; 3.913      ;
; -3.380 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.466     ; 3.913      ;
; -3.380 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.466     ; 3.913      ;
; -3.380 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.466     ; 3.913      ;
; -3.380 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.466     ; 3.913      ;
; -3.373 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.301      ;
; -3.373 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.301      ;
; -3.373 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.301      ;
; -3.373 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.301      ;
; -3.366 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.294      ;
; -3.366 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.294      ;
; -3.366 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.294      ;
; -3.366 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.294      ;
; -3.339 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 3.878      ;
; -3.339 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 3.878      ;
; -3.339 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 3.878      ;
; -3.339 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 3.878      ;
; -3.337 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.259      ;
; -3.337 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.259      ;
; -3.337 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.259      ;
; -3.337 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.259      ;
; -3.337 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 4.259      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[0]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[1]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
; -3.304 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 4.232      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'many_frequencies_divider:frequency_divider|filtered_clock'                                                                                                                                     ;
+--------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -0.083 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.071     ; 1.011      ;
; 0.150  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.071     ; 0.778      ;
; 0.151  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.071     ; 0.777      ;
; 0.245  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.071     ; 0.683      ;
+--------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'many_frequencies_divider:frequency_divider|filtered_clock'                                                                                                                                     ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.355 ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.071      ; 0.608      ;
; 0.429 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.071      ; 0.671      ;
; 0.430 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.071      ; 0.672      ;
; 0.624 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.071      ; 0.866      ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fpga_clock'                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.642      ;
; 0.528 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.466      ; 1.165      ;
; 0.584 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.826      ;
; 0.585 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.086      ; 0.842      ;
; 0.589 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.831      ;
; 0.590 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.832      ;
; 0.591 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.833      ;
; 0.594 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.086      ; 0.851      ;
; 0.599 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.841      ;
; 0.600 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.466      ; 1.237      ;
; 0.604 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; many_frequencies_divider:frequency_divider|out[26] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.847      ;
; 0.609 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.851      ;
; 0.618 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.860      ;
; 0.622 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.864      ;
; 0.623 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.865      ;
; 0.624 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.866      ;
; 0.624 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.866      ;
; 0.625 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[0]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 0.867      ;
; 0.733 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.466      ; 1.370      ;
; 0.811 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.460      ; 1.442      ;
; 0.847 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.466      ; 1.484      ;
; 0.863 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.460      ; 1.494      ;
; 0.876 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.065      ; 1.112      ;
; 0.877 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.119      ;
; 0.877 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.119      ;
; 0.879 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.121      ;
; 0.885 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.127      ;
; 0.888 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.130      ;
; 0.890 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.132      ;
; 0.892 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.135      ;
; 0.903 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.145      ;
; 0.903 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.145      ;
; 0.904 ; many_frequencies_divider:frequency_divider|out[26] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.146      ;
; 0.909 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.151      ;
; 0.911 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.153      ;
; 0.912 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.154      ;
; 0.919 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.466      ; 1.556      ;
; 0.923 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.165      ;
; 0.928 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.065      ; 1.164      ;
; 0.936 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.460      ; 1.567      ;
; 0.941 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.460      ; 1.572      ;
; 0.976 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.218      ;
; 0.979 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.460      ; 1.610      ;
; 0.981 ; many_frequencies_divider:frequency_divider|out[23] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.459      ; 1.611      ;
; 0.984 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.226      ;
; 0.984 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.226      ;
; 0.984 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.226      ;
; 0.987 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.229      ;
; 0.987 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.229      ;
; 0.989 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.231      ;
; 0.995 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.237      ;
; 0.995 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.237      ;
; 0.998 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.240      ;
; 0.999 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.460      ; 1.630      ;
; 1.001 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.065      ; 1.237      ;
; 1.002 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.244      ;
; 1.002 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.244      ;
; 1.003 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.245      ;
; 1.003 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.245      ;
; 1.006 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.065      ; 1.242      ;
; 1.007 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.249      ;
; 1.008 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.250      ;
; 1.013 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.255      ;
; 1.013 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.255      ;
; 1.014 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.256      ;
; 1.014 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.256      ;
; 1.018 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.260      ;
; 1.019 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.261      ;
; 1.022 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.264      ;
; 1.033 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.275      ;
; 1.052 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.466      ; 1.689      ;
; 1.065 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.460      ; 1.696      ;
; 1.084 ; many_frequencies_divider:frequency_divider|out[24] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.459      ; 1.714      ;
; 1.084 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.460      ; 1.715      ;
; 1.085 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.065      ; 1.321      ;
; 1.086 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.328      ;
; 1.094 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.336      ;
; 1.094 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.336      ;
; 1.096 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.065      ; 1.332      ;
; 1.097 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.339      ;
; 1.097 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.339      ;
; 1.102 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.086      ; 1.359      ;
; 1.105 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.347      ;
; 1.105 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.347      ;
; 1.108 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.350      ;
; 1.112 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.354      ;
; 1.112 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.354      ;
; 1.113 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.355      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; fpga_clock                                                ; -1.366 ; -37.933       ;
; many_frequencies_divider:frequency_divider|filtered_clock ; 0.410  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                 ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; many_frequencies_divider:frequency_divider|filtered_clock ; 0.181 ; 0.000         ;
; fpga_clock                                                ; 0.201 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; fpga_clock                                                ; -3.000 ; -34.863       ;
; many_frequencies_divider:frequency_divider|filtered_clock ; -1.000 ; -3.000        ;
+-----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fpga_clock'                                                                                                                                               ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.366 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.309      ;
; -1.366 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.309      ;
; -1.366 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.309      ;
; -1.366 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.309      ;
; -1.366 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.309      ;
; -1.345 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.292      ;
; -1.345 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.292      ;
; -1.345 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.292      ;
; -1.345 ; many_frequencies_divider:frequency_divider|out[21] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.292      ;
; -1.335 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.278      ;
; -1.335 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.278      ;
; -1.335 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.278      ;
; -1.335 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.278      ;
; -1.335 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.278      ;
; -1.334 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.276      ;
; -1.334 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.276      ;
; -1.334 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.276      ;
; -1.334 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.276      ;
; -1.334 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.276      ;
; -1.319 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.261      ;
; -1.319 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.261      ;
; -1.319 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.261      ;
; -1.319 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.261      ;
; -1.319 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.261      ;
; -1.314 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.261      ;
; -1.314 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.261      ;
; -1.314 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.261      ;
; -1.314 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.261      ;
; -1.313 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.259      ;
; -1.313 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.259      ;
; -1.313 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.259      ;
; -1.313 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.259      ;
; -1.305 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.242     ; 2.050      ;
; -1.305 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.242     ; 2.050      ;
; -1.305 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.242     ; 2.050      ;
; -1.305 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.242     ; 2.050      ;
; -1.305 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.242     ; 2.050      ;
; -1.298 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.244      ;
; -1.298 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.244      ;
; -1.298 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.244      ;
; -1.298 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.244      ;
; -1.291 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.233      ;
; -1.291 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.233      ;
; -1.291 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.233      ;
; -1.291 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.233      ;
; -1.291 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.233      ;
; -1.288 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.230      ;
; -1.288 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.230      ;
; -1.288 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.230      ;
; -1.288 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.230      ;
; -1.288 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.230      ;
; -1.286 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.229      ;
; -1.286 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.229      ;
; -1.286 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.229      ;
; -1.286 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.229      ;
; -1.286 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 2.229      ;
; -1.285 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.242     ; 2.030      ;
; -1.285 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.242     ; 2.030      ;
; -1.285 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.242     ; 2.030      ;
; -1.285 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.242     ; 2.030      ;
; -1.285 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.242     ; 2.030      ;
; -1.284 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.238     ; 2.033      ;
; -1.284 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.238     ; 2.033      ;
; -1.284 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.238     ; 2.033      ;
; -1.284 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.238     ; 2.033      ;
; -1.281 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 2.229      ;
; -1.281 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 2.229      ;
; -1.281 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 2.229      ;
; -1.281 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 2.229      ;
; -1.281 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 2.229      ;
; -1.271 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 2.219      ;
; -1.271 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 2.219      ;
; -1.271 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 2.219      ;
; -1.271 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 2.219      ;
; -1.271 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 2.219      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.216      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.216      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.216      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.216      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.238     ; 2.019      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.238     ; 2.019      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.238     ; 2.019      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.238     ; 2.019      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.212      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.212      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.212      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.212      ;
; -1.270 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.045     ; 2.212      ;
; -1.267 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.213      ;
; -1.267 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.213      ;
; -1.267 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.213      ;
; -1.267 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 2.213      ;
; -1.265 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.212      ;
; -1.265 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.212      ;
; -1.265 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.212      ;
; -1.265 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.040     ; 2.212      ;
; -1.260 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[19] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.035     ; 2.212      ;
; -1.260 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[21] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.035     ; 2.212      ;
; -1.260 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[22] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.035     ; 2.212      ;
; -1.260 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[27] ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.035     ; 2.212      ;
+--------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'many_frequencies_divider:frequency_divider|filtered_clock'                                                                                                                                    ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.410 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.042     ; 0.535      ;
; 0.539 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.042     ; 0.406      ;
; 0.539 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.042     ; 0.406      ;
; 0.586 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 1.000        ; -0.042     ; 0.359      ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'many_frequencies_divider:frequency_divider|filtered_clock'                                                                                                                                     ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.181 ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.042      ; 0.314      ;
; 0.217 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.042      ; 0.343      ;
; 0.217 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.042      ; 0.343      ;
; 0.312 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0.000        ; 0.042      ; 0.438      ;
+-------+-------------------------+-------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fpga_clock'                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; many_frequencies_divider:frequency_divider|out[28] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.324      ;
; 0.273 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.242      ; 0.599      ;
; 0.292 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.416      ;
; 0.293 ; many_frequencies_divider:frequency_divider|out[25] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.048      ; 0.425      ;
; 0.294 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.418      ;
; 0.295 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.419      ;
; 0.298 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.048      ; 0.430      ;
; 0.300 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.424      ;
; 0.302 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.426      ;
; 0.304 ; many_frequencies_divider:frequency_divider|out[26] ; many_frequencies_divider:frequency_divider|out[26] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.427      ;
; 0.306 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.429      ;
; 0.312 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.436      ;
; 0.313 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[0]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.437      ;
; 0.313 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.437      ;
; 0.313 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.437      ;
; 0.313 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.242      ; 0.639      ;
; 0.314 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.438      ;
; 0.315 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.438      ;
; 0.396 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.242      ; 0.722      ;
; 0.442 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.237      ; 0.763      ;
; 0.443 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.567      ;
; 0.447 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.034      ; 0.565      ;
; 0.449 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.573      ;
; 0.450 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.573      ;
; 0.453 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.577      ;
; 0.453 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.577      ;
; 0.456 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.580      ;
; 0.460 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.584      ;
; 0.461 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.585      ;
; 0.462 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.586      ;
; 0.463 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.587      ;
; 0.463 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.587      ;
; 0.463 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.587      ;
; 0.465 ; many_frequencies_divider:frequency_divider|out[26] ; many_frequencies_divider:frequency_divider|out[28] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.588      ;
; 0.468 ; many_frequencies_divider:frequency_divider|out[18] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.242      ; 0.794      ;
; 0.471 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.595      ;
; 0.472 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.596      ;
; 0.475 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.237      ; 0.796      ;
; 0.475 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.599      ;
; 0.480 ; many_frequencies_divider:frequency_divider|out[12] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.034      ; 0.598      ;
; 0.490 ; many_frequencies_divider:frequency_divider|out[19] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.238      ; 0.812      ;
; 0.506 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.630      ;
; 0.508 ; many_frequencies_divider:frequency_divider|out[17] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.242      ; 0.834      ;
; 0.509 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.633      ;
; 0.512 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.636      ;
; 0.512 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.636      ;
; 0.512 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.636      ;
; 0.515 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.639      ;
; 0.515 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.639      ;
; 0.516 ; many_frequencies_divider:frequency_divider|out[22] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.238      ; 0.838      ;
; 0.516 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.237      ; 0.837      ;
; 0.519 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.643      ;
; 0.519 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.643      ;
; 0.521 ; many_frequencies_divider:frequency_divider|out[23] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.236      ; 0.841      ;
; 0.521 ; many_frequencies_divider:frequency_divider|out[11] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.034      ; 0.639      ;
; 0.522 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.646      ;
; 0.523 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.237      ; 0.844      ;
; 0.524 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.648      ;
; 0.525 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.649      ;
; 0.526 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.650      ;
; 0.526 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.650      ;
; 0.526 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.650      ;
; 0.527 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.651      ;
; 0.528 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.652      ;
; 0.528 ; many_frequencies_divider:frequency_divider|out[10] ; many_frequencies_divider:frequency_divider|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.034      ; 0.646      ;
; 0.529 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.653      ;
; 0.529 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.653      ;
; 0.529 ; many_frequencies_divider:frequency_divider|out[6]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.653      ;
; 0.530 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.653      ;
; 0.533 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.656      ;
; 0.538 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.662      ;
; 0.541 ; many_frequencies_divider:frequency_divider|out[8]  ; many_frequencies_divider:frequency_divider|out[12] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.665      ;
; 0.565 ; many_frequencies_divider:frequency_divider|out[16] ; many_frequencies_divider:frequency_divider|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.236      ; 0.885      ;
; 0.572 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.696      ;
; 0.575 ; many_frequencies_divider:frequency_divider|out[5]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.699      ;
; 0.576 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.034      ; 0.694      ;
; 0.577 ; many_frequencies_divider:frequency_divider|out[24] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.236      ; 0.897      ;
; 0.578 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.702      ;
; 0.578 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.702      ;
; 0.579 ; many_frequencies_divider:frequency_divider|out[13] ; many_frequencies_divider:frequency_divider|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.034      ; 0.697      ;
; 0.581 ; many_frequencies_divider:frequency_divider|out[3]  ; many_frequencies_divider:frequency_divider|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.705      ;
; 0.581 ; many_frequencies_divider:frequency_divider|out[1]  ; many_frequencies_divider:frequency_divider|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.705      ;
; 0.585 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.709      ;
; 0.588 ; many_frequencies_divider:frequency_divider|out[20] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.048      ; 0.720      ;
; 0.588 ; many_frequencies_divider:frequency_divider|out[4]  ; many_frequencies_divider:frequency_divider|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.712      ;
; 0.590 ; many_frequencies_divider:frequency_divider|out[9]  ; many_frequencies_divider:frequency_divider|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.714      ;
; 0.591 ; many_frequencies_divider:frequency_divider|out[14] ; many_frequencies_divider:frequency_divider|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.242      ; 0.917      ;
; 0.591 ; many_frequencies_divider:frequency_divider|out[7]  ; many_frequencies_divider:frequency_divider|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.715      ;
; 0.592 ; many_frequencies_divider:frequency_divider|out[2]  ; many_frequencies_divider:frequency_divider|out[7]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.716      ;
; 0.592 ; many_frequencies_divider:frequency_divider|out[0]  ; many_frequencies_divider:frequency_divider|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.040      ; 0.716      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                      ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                           ; -3.889   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  fpga_clock                                                ; -3.889   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  many_frequencies_divider:frequency_divider|filtered_clock ; -0.199   ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                                            ; -110.602 ; 0.0   ; 0.0      ; 0.0     ; -45.405             ;
;  fpga_clock                                                ; -110.403 ; 0.000 ; N/A      ; N/A     ; -41.550             ;
;  many_frequencies_divider:frequency_divider|filtered_clock ; -0.199   ; 0.000 ; N/A      ; N/A     ; -3.855              ;
+------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; filtered_clock ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; select1                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select2                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fpga_clock              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filtered_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Q[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Q[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; a              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; b              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; d              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; e              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; f              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; g              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filtered_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Q[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Q[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; a              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; b              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; d              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; e              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; f              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; g              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filtered_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; a              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; b              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; d              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; e              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; f              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; g              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                   ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; fpga_clock                                                ; fpga_clock                                                ; 3915     ; 0        ; 0        ; 0        ;
; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0        ; 0        ; 0        ; 6        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                    ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; fpga_clock                                                ; fpga_clock                                                ; 3915     ; 0        ; 0        ; 0        ;
; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; 0        ; 0        ; 0        ; 6        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 63    ; 63   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                       ;
+-----------------------------------------------------------+-----------------------------------------------------------+------+-------------+
; Target                                                    ; Clock                                                     ; Type ; Status      ;
+-----------------------------------------------------------+-----------------------------------------------------------+------+-------------+
; fpga_clock                                                ; fpga_clock                                                ; Base ; Constrained ;
; many_frequencies_divider:frequency_divider|filtered_clock ; many_frequencies_divider:frequency_divider|filtered_clock ; Base ; Constrained ;
+-----------------------------------------------------------+-----------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select1    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select2    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; Q[0]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[1]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[2]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; filtered_clock ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select1    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select2    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; Q[0]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[1]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[2]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; filtered_clock ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Fri Nov 24 14:36:56 2023
Info: Command: quartus_sta main -c main
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name fpga_clock fpga_clock
    Info (332105): create_clock -period 1.000 -name many_frequencies_divider:frequency_divider|filtered_clock many_frequencies_divider:frequency_divider|filtered_clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.889
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.889            -110.403 fpga_clock 
    Info (332119):    -0.199              -0.199 many_frequencies_divider:frequency_divider|filtered_clock 
Info (332146): Worst-case hold slack is 0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.407               0.000 many_frequencies_divider:frequency_divider|filtered_clock 
    Info (332119):     0.443               0.000 fpga_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 fpga_clock 
    Info (332119):    -1.285              -3.855 many_frequencies_divider:frequency_divider|filtered_clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.515
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.515             -99.273 fpga_clock 
    Info (332119):    -0.083              -0.083 many_frequencies_divider:frequency_divider|filtered_clock 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 many_frequencies_divider:frequency_divider|filtered_clock 
    Info (332119):     0.400               0.000 fpga_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 fpga_clock 
    Info (332119):    -1.285              -3.855 many_frequencies_divider:frequency_divider|filtered_clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.366             -37.933 fpga_clock 
    Info (332119):     0.410               0.000 many_frequencies_divider:frequency_divider|filtered_clock 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 many_frequencies_divider:frequency_divider|filtered_clock 
    Info (332119):     0.201               0.000 fpga_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.863 fpga_clock 
    Info (332119):    -1.000              -3.000 many_frequencies_divider:frequency_divider|filtered_clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4839 megabytes
    Info: Processing ended: Fri Nov 24 14:36:59 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


