---
title: 维持阻塞触发器
date: 2022-07-27 09:12:09
tags:
- 数字逻辑
categories:
- [数字逻辑, 触发器]
---
# 维持阻塞触发器

## 典型维持阻塞D触发器

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207271100068.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207271100886.png)
输入$R_D$ ,$S_D$

### 分析
- CP=0
   - RS=11
   - Q不变
- CP=1
   - D=0  Q=0
   - D=1   Q=1
   - D: 0-->1-->0
      - 无空翻
  - D: 1-->0-->1
     - 无空翻

### 结论
- 结论
   - CP=0
	   - RS=11
      - Q不变
   - CP=1
      - Q=D
      - 无空翻
也就是逻辑功能和钟控D触发器一样

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207271106444.png)
仅仅在时钟脉冲上升沿响应输入变化

- 边沿触发器：仅在时钟脉冲的上升或下降的时刻相应输入信号的触发器
   - 只在时钟脉冲的边沿进行采样并确定触发器的状态
   - ![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202210031054950.png)
   - 大大提高了抗干扰性
以后没有特殊说明，我们一般采用的就是维持阻塞触发器
## 触发器的对比

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207271108435.png)

## TTL集成JK触发器——74LS76

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207271109582.png)

- 集成触发器的性能参数
   - 直流参数
      - 电源电流
      - 低电平输入电流
      - 高电平输入电流
      - 输出高电平
      - 输出低电平
      - 扇出系数
  - 开关参数
     - 最高时钟频率
     - 时钟信号的延迟时间
     - 直接置0端的延迟
     - 直接置1端的延迟

**熟记触发器的功能表、状态表、激励表、次态方程**