<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:10:12.1012</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0158481</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.05.26</openDate><openNumber>10-2025-0072628</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 77/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/122</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치는 기판, 기판 상에 배치되고, 제1 영역, 제1 영역과 제1 방향으로 인접한 제1 채널 영역, 제1 영역과 제1 방향과 교차하는 제2 방향으로 이격하는 제2 영역, 및 제1 영역과 제2 영역 사이에 위치한 제2 채널 영역을 포함하는 액티브 패턴, 액티브 패턴 상에 배치되고, 제1 채널 영역과 중첩하는 제1 게이트 전압선 및 제2 채널 영역과 중첩하는 제2 게이트 전압선을 포함하는 제1 도전층, 제1 도전층 상에 배치되고, 제2 영역과 중첩하는 바이어스 전압선 및 제1 영역의 일부와 중첩하는 제1 안정화 전극을 포함하는 제2 도전층, 제2 도전층 상에 배치되고, 제1 영역의 일부와 중첩하는 부분으로부터 제2 채널 영역을 향해 돌출하는 제1 차단 패턴을 포함하는 제1 전극 패턴, 제1 전극 패턴 상에 배치되고, 제1 전극 패턴과 중첩하는 부분으로부터 제1 채널 영역을 향해 돌출되어 제1 채널 영역과 중첩하는 제2 차단 패턴을 포함하는 제2 전극 패턴 및 제1 전극 패턴 상에 배치되고, 제2 채널 영역과 중첩하는 제3 차단 패턴을 포함하고, 제1 방향으로 연장되는 제1 초기화 전압선을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판;상기 기판 상에 배치되고, 제1 영역, 상기 제1 영역과 제1 방향으로 인접한 제1 채널 영역, 상기 제1 영역과 상기 제1 방향과 교차하는 제2 방향으로 이격하는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이에 위치한 제2 채널 영역을 포함하는 액티브 패턴;상기 액티브 패턴 상에 배치되고, 상기 제1 채널 영역과 중첩하는 제1 게이트 전압선 및 상기 제2 채널 영역과 중첩하는 제2 게이트 전압선을 포함하는 제1 도전층;상기 제1 도전층 상에 배치되고, 상기 제2 영역과 중첩하는 바이어스 전압선 및 상기 제1 영역의 일부와 중첩하는 제1 안정화 전극을 포함하는 제2 도전층;상기 제2 도전층 상에 배치되고, 상기 제1 영역의 일부와 중첩하는 부분으로부터 상기 제2 채널 영역을 향해 돌출하는 제1 차단 패턴을 포함하는 제1 전극 패턴;상기 제1 전극 패턴 상에 배치되고, 상기 제1 전극 패턴과 중첩하는 부분으로부터 상기 제1 채널 영역을 향해 돌출되어 상기 제1 채널 영역과 중첩하는 제2 차단 패턴을 포함하는 제2 전극 패턴; 및상기 제1 전극 패턴 상에 배치되고, 상기 제2 채널 영역과 중첩하는 제3 차단 패턴을 포함하고, 상기 제1 방향으로 연장되는 제1 초기화 전압선을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제1 차단 패턴은 상기 제1 안정화 전극의 일부와 중첩하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 제1 차단 패턴은 상기 제1 방향 및 상기 제2 방향으로 정의되는 평면 상에서 상기 제1 안정화 전극과 접하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 상기 제3 차단 패턴은 상기 제1 안정화 전극의 일부와 중첩하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 액티브 패턴은,상기 제1 채널 영역과 상기 제1 방향으로 인접한 제3 영역, 상기 제3 영역과 상기 제2 방향과 반대되는 방향으로 인접한 제3 채널 영역, 및 상기 제2 영역과 상기 제1 방향과 반대되는 방향으로 인접한 제4 채널 영역을 더 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서, 상기 제3 차단 패턴은 상기 제4 채널 영역의 적어도 일부와 중첩하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제5 항에 있어서, 상기 제1 게이트 전압선의 일부는 상기 제3 채널 영역과 중첩하고,상기 제2 게이트 전압선의 일부는 상기 제4 채널 영역과 중첩하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 제1 게이트 전압선이 상기 제1 채널 영역 및 상기 제3 채널 영역과 중첩하는 부분은 제1 게이트 전극으로 정의되고,상기 제1 채널 영역, 상기 제3 채널 영역, 및 상기 제1 게이트 전극은 함께 보상 트랜지스터를 구성하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제7 항에 있어서,상기 제2 게이트 전압선이 상기 제2 채널 영역 및 상기 제4 채널 영역과 중첩하는 부분은 제2 게이트 전극으로 정의되고,상기 제2 채널 영역, 상기 제4 채널 영역, 및 상기 제2 게이트 전극은 함께 초기화 트랜지스터를 구성하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제5 항에 있어서,상기 제1 안정화 전극은 상기 액티브 패턴의 상기 제3 영역과 중첩하고,상기 제1 안정화 전극과 상기 제3 영역은 함께 제1 안정화 커패시터를 구성하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 바이어스 전압선이 상기 액티브 패턴의 상기 제2 영역과 중첩하는 부분은 제2 안정화 전극으로 정의되고,상기 제2 안정화 전극과 상기 제2 영역은 함께 제2 안정화 커패시터를 구성하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,상기 제1 전극 패턴과 동일한 층에 배치되고, 상기 제1 채널 영역 및 상기 제2 차단 패턴 각각의 일부와 중첩하고, 상기 제2 방향으로 연장되는 제2 초기화 전압선; 및상기 제1 초기화 전압선과 동일한 층에 배치되고, 상기 제2 전극 패턴과 일체로 형성되는 전원 전압선을 더 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1 초기화 전압선 및 상기 전원 전압선 상에 배치되고, 화소 전극, 상기 화소 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 공통 전극을 포함하는 발광 소자층; 및상기 화소 전극 상에 배치되고, 차광 물질을 포함하는 화소 정의막을 더 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 발광 소자;상기 발광 소자에 구동 전류를 전달하는 구동 트랜지스터;출력 단자가 상기 구동 트랜지스터의 게이트 전극과 전기적으로 연결되는 제1 서브 트랜지스터 및 출력 단자가 상기 제1 서브 트랜지스터의 입력 단자에 전기적으로 연결되며, 입력 단자가 상기 구동 트랜지스터의 상기 출력 단자에 전기적으로 연결되는 제2 서브 트랜지스터를 포함하는 보상 트랜지스터;출력 단자가 상기 구동 트랜지스터의 상기 게이트 전극과 전기적으로 연결되는 제3 서브 트랜지스터 및 출력 단자가 상기 제3 서브 트랜지스터의 입력 단자에 전기적으로 연결되며, 입력 단자가 초기화 전압선에 전기적으로 연결되는 제4 서브 트랜지스터를 포함하는 초기화 트랜지스터;상기 구동 트랜지스터의 상기 게이트 전극 상에 배치되고, 상기 제1 서브 트랜지스터의 출력 단자 및 상기 제3 서브 트랜지스터의 출력 단자와 만나는 액티브 패턴의 일부와 상기 제3 서브 트랜지스터 사이에 배치되는 제1 차단 패턴;상기 제1 차단 패턴 상에 배치되고, 상기 제1 서브 트랜지스터의 적어도 일부와 중첩하는 제2 차단 패턴; 및상기 제1 차단 패턴 상에 배치되고, 상기 제1 서브 트랜지스터 및 상기 제2 서브 트랜지스터의 적어도 일부와 중첩하는 제3 차단 패턴을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 구동 트랜지스터의 상기 게이트 전극과 상기 제1 서브 트랜지스터의 출력 단자 및 상기 제3 서브 트랜지스터의 출력 단자 각각을 전기적으로 연결시키는 제1 전극 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서, 상기 제1 차단 패턴은 상기 제1 전극 패턴과 일체로 형성되는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제15 항에 있어서,상기 제2 차단 패턴은 상기 제1 차단 패턴의 일부와 중첩하는 제2 전극 패턴 및 상기 제2 전극 패턴으로부터 연장되는 전원 전압선과 일체로 형성되고,상기 제3 차단 패턴은 상기 전원 전압선과 동일한 층에 배치되는 초기화 전압선과 일체로 형성되는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제14 항에 있어서,상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터 각각의 상부에 배치되고, 상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터 사이에 위치하는 제1 안정화 커패시터; 및상기 제3 서브 트랜지스터와 상기 제4 서브 트랜지스터 각각의 상부에 배치되고, 상기 제3 서브 트랜지스터와 상기 제4 서브 트랜지스터 사이에 위치하는 제2 안정화 커패시터를 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 제1 안정화 커패시터는 상기 제1 서브 트랜지스터의 입력 단자 및 상기 제2 서브 트랜지스터의 출력 단자 각각과 만나는 상기 액티브 패턴의 일부와 중첩하는 제1 안정화 전극을 포함하고,상기 제2 안정화 커패시터는 상기 제3 서브 트랜지스터의 입력 단자 및 상기 제4 서브 트랜지스터의 출력 단자 각각과 만나는 상기 액티브 패턴의 일부와 중첩하는 제2 안정화 전극을 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 제1 차단 패턴 및 제3 차단 패턴 각각은 상기 제1 안정화 전극의 일부와 중첩하는 것을 특징으로 하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>AN Jin Sung</engName><name>안진성</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM Sung Ho</engName><name>김성호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)</address><code>919980002302</code><country>대한민국</country><engName>PARK, Young Woo</engName><name>박영우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.11.15</receiptDate><receiptNumber>1-1-2023-1266032-32</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230158481.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d460cefbece9984b8324e87a14d9dd0dd978121c3c06044f929ba3aac0f990e9781a5f931905ca5cda10a0bee48f1902e41e3b792d863791</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf9ce65a5495ea4d50ee106ca9cd61035a886a13d30391459c88691114b335cf7f8c0e8d7ecc8321b557ceb4ab196e0b850251c7f342209465</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>