[*]
[*] GTKWave Analyzer v3.3.107 (w)1999-2020 BSI
[*] Sat May 22 08:54:58 2021
[*]
[dumpfile] "/Users/damien/workspace/hdl/friscv/test/asm_testsuite/test6.vcd"
[dumpfile_mtime] "Sat May 22 08:49:56 2021"
[dumpfile_size] 48508
[savefile] "/Users/damien/workspace/hdl/friscv/test/asm_testsuite/friscv_rv32i_testbench_main.gtkw"
[timestart] 0
[size] 1755 1341
[pos] -1 -1
*-13.316732 23770 33000 37000 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] dut.
[treeopen] dut.control_unit.
[treeopen] friscv_rv32i_testbench.
[treeopen] ios.
[treeopen] ios.uart.
[treeopen] processing.
[sst_width] 193
[signals_width] 423
[sst_expanded] 1
[sst_vpaned_height] 335
@c00200
-Top
@28
dut.aclk
dut.aresetn
dut.srst
dut.enable
@200
-
@28
dut.inst_en
@22
dut.control_unit.inst_addr[15:0]
dut.inst_rdata[31:0]
@28
dut.inst_ready
@200
-
@28
dut.mem_en
dut.mem_wr
@22
dut.mem_addr[15:0]
dut.mem_wdata[31:0]
dut.mem_strb[3:0]
dut.mem_rdata[31:0]
@28
dut.mem_ready
@200
-
@28
dut.proc_en
@22
dut.proc_instbus[86:0]
@28
dut.proc_ready
dut.proc_empty
@200
-
@22
dut.ctrl_rs1_addr[4:0]
dut.ctrl_rs1_val[31:0]
dut.ctrl_rs2_addr[4:0]
dut.ctrl_rs2_val[31:0]
@28
dut.ctrl_rd_wr
@22
dut.ctrl_rd_addr[4:0]
dut.ctrl_rd_val[31:0]
@200
-
@28
processing.alu_rd_wr
@22
processing.alu_rd_addr[4:0]
processing.alu_rd_strb[3:0]
processing.alu_rd_val[31:0]
processing.alu_rs1_addr[4:0]
processing.alu_rs1_val[31:0]
processing.alu_rs2_addr[4:0]
processing.alu_rs2_val[31:0]
@200
-
@22
dut.x0[31:0]
dut.x1[31:0]
dut.x2[31:0]
dut.x3[31:0]
dut.x4[31:0]
dut.x5[31:0]
dut.x6[31:0]
dut.x7[31:0]
dut.x8[31:0]
dut.x9[31:0]
dut.x10[31:0]
dut.x11[31:0]
dut.x12[31:0]
dut.x13[31:0]
dut.x14[31:0]
dut.x15[31:0]
dut.x16[31:0]
dut.x17[31:0]
dut.x18[31:0]
dut.x19[31:0]
dut.x20[31:0]
dut.x21[31:0]
dut.x22[31:0]
dut.x23[31:0]
dut.x24[31:0]
dut.x25[31:0]
dut.x26[31:0]
dut.x27[31:0]
dut.x28[31:0]
dut.x29[31:0]
dut.x30[31:0]
dut.x31[31:0]
@1401200
-Top
@800200
-control
@28
dut.control_unit.aclk
dut.control_unit.aresetn
dut.control_unit.srst
@200
-
@28
dut.control_unit.inst_en
@22
dut.control_unit.inst_addr[15:0]
[color] 2
dut.control_unit.pc[31:0]
dut.control_unit.inst_rdata[31:0]
@28
dut.control_unit.inst_ready
@200
-
@28
dut.control_unit.proc_en
@22
[color] 2
dut.control_unit.instruction[31:0]
dut.control_unit.proc_instbus[86:0]
@28
dut.control_unit.proc_ready
dut.control_unit.proc_empty
@22
dut.control_unit.proc_fenceinfo[3:0]
@200
-
@22
[color] 6
dut.control_unit.cfsm[3:0]
dut.control_unit.instruction[31:0]
@28
dut.control_unit.load_stored
@22
dut.control_unit.stored_inst[31:0]
@28
dut.control_unit.cant_branch_now
dut.control_unit.cant_process_now
[color] 6
dut.control_unit.ebreak
dut.control_unit.lui
dut.control_unit.auipc
[color] 3
dut.control_unit.jal
[color] 3
dut.control_unit.jalr
dut.control_unit.branching
dut.control_unit.processing
dut.control_unit.env[2:0]
dut.control_unit.fence[1:0]
@200
-
@28
dut.control_unit.ctrl_rd_wr
@22
dut.control_unit.ctrl_rd_addr[4:0]
dut.control_unit.ctrl_rd_val[31:0]
@200
-
@22
dut.control_unit.ctrl_rs1_addr[4:0]
dut.control_unit.ctrl_rs1_val[31:0]
dut.control_unit.ctrl_rs2_addr[4:0]
dut.control_unit.ctrl_rs2_val[31:0]
@200
-
@28
dut.control_unit.csr_rd_wr
@22
dut.control_unit.csr_rd_val[31:0]
@28
dut.control_unit.csr_ready
@200
-
@c00200
-Instructions
@22
dut.control_unit.instruction[31:0]
@c00022
dut.control_unit.opcode[6:0]
@28
(0)dut.control_unit.opcode[6:0]
(1)dut.control_unit.opcode[6:0]
(2)dut.control_unit.opcode[6:0]
(3)dut.control_unit.opcode[6:0]
(4)dut.control_unit.opcode[6:0]
(5)dut.control_unit.opcode[6:0]
(6)dut.control_unit.opcode[6:0]
@1401200
-group_end
@22
dut.control_unit.imm12[11:0]
dut.control_unit.imm20[19:0]
dut.control_unit.pred[3:0]
dut.control_unit.rd[4:0]
dut.control_unit.rs1[4:0]
dut.control_unit.rs2[4:0]
dut.control_unit.shamt[5:0]
dut.control_unit.succ[3:0]
dut.control_unit.zimm[4:0]
@1401200
-Instructions
@c00200
-PCs
@22
dut.control_unit.pc_reg[31:0]
dut.control_unit.pc[31:0]
dut.control_unit.pc_plus4[31:0]
dut.control_unit.pc_auipc[31:0]
dut.control_unit.pc_branching[31:0]
dut.control_unit.pc_jal[31:0]
dut.control_unit.pc_jalr[31:0]
@28
dut.control_unit.goto_branch
dut.control_unit.beq
dut.control_unit.bge
dut.control_unit.bgeu
dut.control_unit.blt
dut.control_unit.bltu
dut.control_unit.bne
@1401200
-PCs
@200
-
@1000200
-control
@c00200
-alu
@28
processing.alu.aclk
processing.alu.aresetn
processing.alu.srst
@200
-
@28
processing.alu.alu_en
@22
processing.alu.alu_instbus[86:0]
@28
processing.alu.alu_ready
processing.alu.alu_empty
@200
-
@22
processing.alu.opcode[6:0]
@28
processing.alu.r_i_opcode
@22
processing.alu.rd[4:0]
processing.alu.rs1[4:0]
processing.alu.rs2[4:0]
processing.alu.shamt[5:0]
processing.alu.zimm[4:0]
processing.alu.csr[11:0]
@28
processing.alu.funct3[2:0]
@22
processing.alu.funct7[6:0]
processing.alu.imm12[11:0]
@c00022
processing.alu.imm20[19:0]
@28
(0)processing.alu.imm20[19:0]
(1)processing.alu.imm20[19:0]
(2)processing.alu.imm20[19:0]
(3)processing.alu.imm20[19:0]
(4)processing.alu.imm20[19:0]
(5)processing.alu.imm20[19:0]
(6)processing.alu.imm20[19:0]
(7)processing.alu.imm20[19:0]
(8)processing.alu.imm20[19:0]
(9)processing.alu.imm20[19:0]
(10)processing.alu.imm20[19:0]
(11)processing.alu.imm20[19:0]
(12)processing.alu.imm20[19:0]
(13)processing.alu.imm20[19:0]
(14)processing.alu.imm20[19:0]
(15)processing.alu.imm20[19:0]
(16)processing.alu.imm20[19:0]
(17)processing.alu.imm20[19:0]
(18)processing.alu.imm20[19:0]
(19)processing.alu.imm20[19:0]
@1401200
-group_end
@200
-
@22
processing.alu.alu_rs1_addr[4:0]
processing.alu.alu_rs1_val[31:0]
processing.alu.alu_rs2_addr[4:0]
processing.alu.alu_rs2_val[31:0]
@200
-
@28
processing.alu.alu_rd_wr
@22
processing.alu.alu_rd_addr[4:0]
processing.alu.alu_rd_strb[3:0]
processing.alu.alu_rd_val[31:0]
@1401200
-alu
@c00200
-memfy
@28
processing.memfy.aclk
processing.memfy.aresetn
processing.memfy.memfy_en
@22
processing.memfy.memfy_instbus[86:0]
@28
processing.memfy.memfy_ready
@200
-
@22
processing.memfy.opcode[6:0]
processing.memfy.rs1[4:0]
processing.memfy.rs2[4:0]
processing.memfy.rd[4:0]
@200
-
@22
processing.memfy.memfy_rs1_addr[4:0]
processing.memfy.memfy_rs1_val[31:0]
processing.memfy.memfy_rs2_addr[4:0]
processing.memfy.memfy_rs2_val[31:0]
@200
-
@28
processing.memfy.mem_en
processing.memfy.mem_wr
@22
processing.memfy.mem_addr[15:0]
processing.memfy.mem_wdata[31:0]
processing.memfy.mem_strb[3:0]
processing.memfy.mem_rdata[31:0]
@28
processing.memfy.mem_ready
@200
-
@28
processing.memfy.memfy_rd_wr
@22
processing.memfy.memfy_rd_addr[4:0]
processing.memfy.memfy_rd_val[31:0]
processing.memfy.memfy_rd_strb[3:0]
@1401200
-memfy
@c00200
-instruction RAM
@28
instruction_ram.aclk
instruction_ram.aresetn
@22
instruction_ram.p1_addr[15:0]
@28
instruction_ram.p1_en
@22
instruction_ram.p1_rdata[31:0]
instruction_ram.p1_strb[3:0]
instruction_ram.p1_wdata[31:0]
@28
instruction_ram.p1_wr
@22
instruction_ram.p2_addr[15:0]
@28
instruction_ram.p2_en
@22
instruction_ram.p2_rdata[31:0]
instruction_ram.p2_strb[3:0]
instruction_ram.p2_wdata[31:0]
@28
instruction_ram.p2_wr
instruction_ram.srst
@1401200
-instruction RAM
@c00200
-ISA Registers
@200
-
@800200
-RW Interfaces
@200
-
-
@1000200
-RW Interfaces
@200
-
@1401200
-ISA Registers
@c00200
-UART
@28
ios.uart.aclk
ios.uart.aresetn
ios.uart.srst
ios.uart.busy
@22
ios.uart.clock_divider[15:0]
@28
ios.uart.enable
ios.uart.loopback_mode
@22
ios.uart.mst_addr[15:0]
@28
ios.uart.mst_en
@22
ios.uart.mst_rdata[31:0]
@28
ios.uart.mst_ready
@22
ios.uart.mst_strb[3:0]
ios.uart.mst_wdata[31:0]
@28
ios.uart.mst_wr
ios.uart.parity_en
ios.uart.parity_mode
@22
ios.uart.register0[31:0]
ios.uart.register2[7:0]
ios.uart.register3[7:0]
ios.uart.rx_baud_cnt[15:0]
ios.uart.rx_bit_cnt[3:0]
ios.uart.rx_data[7:0]
@28
ios.uart.rx_empty
ios.uart.rx_full
ios.uart.rx_pull
ios.uart.rx_push
@22
ios.uart.rxfsm[3:0]
@28
ios.uart.stop_mode
@22
ios.uart.tx_baud_cnt[15:0]
ios.uart.tx_bit_cnt[3:0]
ios.uart.tx_data[7:0]
ios.uart.tx_data_srr[7:0]
@28
ios.uart.tx_empty
ios.uart.tx_full
ios.uart.tx_pull
ios.uart.tx_push
@22
ios.uart.txfsm[3:0]
@28
ios.uart.uart_cts
ios.uart.uart_rts
ios.uart.uart_rx
ios.uart.uart_rx_cdc[1:0]
ios.uart.uart_rx_sync
ios.uart.uart_tx
@1401200
-UART
@800200
-IOs APB Interconnect
@28
ios.aclk
ios.aresetn
ios.srst
@200
-
@22
ios.gpio_in[31:0]
ios.gpio_out[31:0]
@28
ios.uart_cts
ios.uart_rts
ios.uart_rx
ios.uart_tx
@200
-
@28
ios.mst_en
ios.mst_wr
@22
ios.mst_addr[15:0]
ios.mst_wdata[31:0]
ios.mst_strb[3:0]
ios.mst_rdata[31:0]
@28
ios.mst_ready
@201
-
@28
ios.slv0_en
ios.slv0_wr
@22
ios.slv0_addr[15:0]
ios.slv0_wdata[31:0]
ios.slv0_strb[3:0]
ios.slv0_rdata[31:0]
@28
ios.slv0_ready
@200
-
@28
ios.slv1_en
ios.slv1_wr
@22
ios.slv1_addr[15:0]
ios.slv1_wdata[31:0]
ios.slv1_strb[3:0]
ios.slv1_rdata[31:0]
@28
ios.slv1_ready
@1000200
-IOs APB Interconnect
[pattern_trace] 1
[pattern_trace] 0
