Pregunta 4 (2.5 Puntos): NanoRisc-V

Se ha construido el procesador NanoRISC-V monociclo cuyo esquema se muestra en la figura. El ingeniero Hardware nos ha proporcionado los siguientes
datos sobre los componentes usados:

|Componente|	Retardo|
|-|-|
|Memoria de instrucciones| 170ps|
|Sumador|	20ps|
|ALU|	50ps|
|Memoria de datos|200ps|
|Banco de registros |80ps|
|Multiplexores|10ps|

Para el resto de componentes supondremos que su retardo es despreciable por lo que asumiremos un valor de 0

 a) Calcular el retardo de cada una de las fases: Fetch, Decodificación, Ejecución, Acceso a memoria y WriteBack para las instrucciones addi, ld, sd y beq (1 pto)


|Instrucción|	Fetch|	Decod|	Ejecución|	Memoria| WriteBack|
|-|-|-|-|-|-|
|addi|-|-|-|-|-|
|ld|-|-|-|-|-|
|sd|-|-|-|-|-|
|beq|-|-|-|-|-|
			
b) Indicar cuál es la instrucción crítica y calcular la frecuencia máxima de funcionamiento (0.5)

c) Queremos mejorar el rendimiento utiliando segmentación. ¿Cual será la nueva frecuencia maxima del procesador? (0.5)

d) Si tenemos un programa de prueba formado únicamente por una instrucción, ¿Cuántos ciclos de reloj tardará el procesador segmentado en ejecutarla? (0.5)
