clk 1 bit bool
rst 1 bit sc_logic
data_in_rsc_dat 8 bit_vector sc_lv
data_in_rsc_vld 1 bit sc_logic
data_in_rsc_rdy 1 bit sc_logic
widthIn_rsc_dat 11 bit_vector sc_lv
widthIn_rsc_vld 1 bit sc_logic
widthIn_rsc_rdy 1 bit sc_logic
widthIn_rsc_triosy_lz 1 bit sc_logic
heightIn_rsc_z 10 bit_vector sc_lv
heightIn_rsc_triosy_lz 1 bit sc_logic
x1_rsc_dat 11 bit_vector sc_lv
x1_rsc_vld 1 bit sc_logic
x1_rsc_rdy 1 bit sc_logic
y1_rsc_dat 10 bit_vector sc_lv
y1_rsc_vld 1 bit sc_logic
y1_rsc_rdy 1 bit sc_logic
x2_rsc_dat 11 bit_vector sc_lv
x2_rsc_vld 1 bit sc_logic
x2_rsc_rdy 1 bit sc_logic
y2_rsc_dat 10 bit_vector sc_lv
y2_rsc_vld 1 bit sc_logic
y2_rsc_rdy 1 bit sc_logic
