<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:26.2326</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.03.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7036498</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>PCB 금속 밸런싱</inventionTitle><inventionTitleEng>PCB METAL BALANCING</inventionTitleEng><openDate>2022.11.22</openDate><openNumber>10-2022-0154814</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.03.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.10.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/398</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 111/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 119/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 예시적인 실시형태는 PCB 기판 상의 금속의 전기화학적 증착을 밸런싱하기 위한 컴퓨터 구현 방법을 설명하며; 그 방법은 i) 회로 레이아웃(103)을 갖는 적어도 하나의 활성 영역(103, 101) 및 밸런싱에 이용 가능한 밸런싱 영역(102)을 포함하는 PCB 기판 상의 금속의 레이아웃(100)을 획득하는 단계; ii) 기판 영역을 복수의 유한 요소(161)로 분할하는 단계; iii) 각각의 유한 요소에 대한 레이아웃(100)으로부터 활성 금속 분율(150)을 결정하는 단계(110); iv) 각각의 유한 요소를 둘러싸는 적어도 하나의 활성 영역에서 유한 요소의 활성 금속 분율(183)에 기초하여 밸런싱 영역의 각각의 유한 요소를 덮는 금속 밸런싱 분율(182)을 결정하는 단계(170)를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.09.30</internationOpenDate><internationOpenNumber>WO2021191346</internationOpenNumber><internationalApplicationDate>2021.03.25</internationalApplicationDate><internationalApplicationNumber>PCT/EP2021/057727</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. PCB 기판 상의 금속의 전기화학적 증착을 밸런싱하기 위한 컴퓨터 구현 방법으로서, 그 방법은: - 회로 레이아웃 (103) 을 갖는 적어도 하나의 활성 영역 (103, 101) 및 상기 밸런싱에 이용가능한 밸런싱 영역 (102) 을 포함하는 상기 PCB 기판 상의 상기 금속의 레이아웃 (100) 을 획득하는 단계; - 기판 영역을 복수의 유한 요소들 (161) 로 분할하는 단계 (201);  - 각각의 유한 요소들에 대한 상기 레이아웃 (100) 으로부터의 활성 금속 분율들 (150, 202) 을 결정하는 단계 (110, 201); - 각각의 유한 요소를 둘러싸는 상기 적어도 하나의 활성 영역에서의 유한 요소들의 상기 활성 금속 분율들 (183) 에 기초하여 상기 밸런싱 영역에서 각각의 유한 요소들을 덮는 금속 밸런싱 분율들 (182, 207) 을 결정하는 단계 (170, 206, 406) 를 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, - 결정된 상기 금속 밸런싱 분율들에 따라 상기 밸런싱 영역에서 상기 레이아웃 (211) 을 적응시키는 단계 (210) 를 더 포함하는, 컴퓨터 구현 방법.     </claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서, 상기 적응시키는 단계는,- 상기 각각의 금속 밸런싱 분율들을 갖는 상기 밸런싱 영역 내의 각각의 유한 요소들에 대한 패턴들 (209) 을 선택하는 단계; 및 - 상기 레이아웃에 상기 패턴들을 추가하는 단계를 더 포함하는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 밸런싱 분율들을 결정하는 단계는 상기 활성 영역에서의 각각의 주변 유한 요소에 대한 더 낮은 활성 금속 분율이 더 높은 활성 금속 분율보다 상기 금속 밸런싱 분율에 더 많이 기여하도록 수행되는, 컴퓨터 구현 방법.     </claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 밸런싱 분율들을 결정하는 단계는 상기 활성 영역의 각각의 주변 유한 요소가 상기 밸런싱 영역의 상기 각각의 유한 요소까지의 거리가 클수록 상기 금속 밸런싱 분율에 덜 기여하도록 수행되는, 컴퓨터 구현 방법.     </claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 밸런싱 분율들을 결정하는 단계는 상기 밸런싱 영역의 상기 각각의 유한 요소가 상기 레이아웃의 경계에 더 가깝게 위치될 때 상기 활성 영역의 각각의 주변 유한 요소가 상기 밸런싱 분율에 더 많이 기여하도록 수행되는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, - 획득된 상기 레이아웃에 따라 상기 전기화학적 증착을 수행할 때 상기 유한 요소들을 덮는 상기 금속의 평균 두께 (204, 311) 를 시뮬레이션하는 단계 (203) 를 더 포함하고; 상기 밸런싱 분율을 결정하는 단계는 상기 활성 영역에서의 각각의 주변 유한 요소에서의 상기 금속의 시뮬레이션된 평균 두께가 더 높을 수록 더 작은 시뮬레이션된 평균 두께보다 상기 밸런싱 분율에 더 많이 기여하도록 수행되는, 컴퓨터 구현 방법.     </claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, - 결정된 상기 밸런싱 분율들에 따라 상기 레이아웃에 대한 상기 전기화학적 증착을 수행할 때 상기 유한 요소들을 덮는 상기 금속의 평균 최적화된 두께 (602) 를 시뮬레이션하는 단계 (601); - 상기 금속의 상기 평균 최적화된 두께가 미리 결정된 두께 범위 내에 있도록 상기 전기화학적 증착의 프로세스 파라미터들 (604) 를 적응시키는 단계 (603) 를 더 포함하는, 컴퓨터 구현 방법.     </claim></claimInfo><claimInfo><claim>9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 밸런싱 분율들을 결정하는 단계는 상기 밸런싱 영역의 주변 유한 요소들이 더 많이 이용가능할 때 상기 활성 영역의 각각의 주변 유한 요소가 상기 밸런싱 분율에 더 적게 기여하도록 수행되는, 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>10. 금속의 전기화학적 증착에 의해 PCB 패널을 제조하기 위한 방법으로서, - 회로 레이아웃을 갖는 적어도 하나의 활성 영역 (103, 101) 및 재료의 밸런싱에 이용가능한 밸런싱 영역 (102) 을 포함하는 상기 PCB 패널의 레이아웃 (100) 을 결정하는 단계; - 제 1 항 내지 제 9 항 중 어느 한 항에 따른 방법에 의해 상기 레이아웃을 밸런싱하는 단계; - 이에 따라 상기 PCB 패널을 제조하는 단계 (212) 를 포함하는, PCB 패널을 제조하기 위한 방법.     </claim></claimInfo><claimInfo><claim>11. 적어도 하나의 프로세서 및 컴퓨터 프로그램 코드를 포함하는 적어도 하나의 메모리를 포함하는 제어기 (700) 로서, 상기 적어도 하나의 메모리 및 컴퓨터 프로그램 코드는, 상기 적어도 하나의 프로세서와 함께, 상기 제어기로 하여금 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 방법을 수행하게 하도록 구성된, 제어기 (700).     </claim></claimInfo><claimInfo><claim>12. 디바이스로 하여금 적어도 제 1 항 내지 제 10 항 중 어느 한 항에 따른 방법을 수행하게 하기 위한 컴퓨터 실행가능 명령들을 포함하는 컴퓨터 프로그램 제품.     </claim></claimInfo><claimInfo><claim>13. 프로그램이 컴퓨터 상에서 실행될 때 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 방법을 수행하기 위한 컴퓨터 실행가능 명령들을 포함하는 컴퓨터 판독가능 저장 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>벨기에 **** 뢰번 바르트데이크 * 뷔스 ***</address><code>520220707612</code><country>벨기에</country><engName>Elsyca N.V.</engName><name>엘시카 엔브이</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>벨기에 **** 뢰번...</address><code> </code><country> </country><engName>VAN DEN BOSSCHE, BART JUUL WILHELMINA</engName><name>판 던 보쉐 바르트 윌 빌헐미나</name></inventorInfo><inventorInfo><address>벨기에 **** 뢰번...</address><code> </code><country> </country><engName>BELIS, ROBRECHT LODE FLORENT</engName><name>벨리스 로브러흐트 로더 플로랑</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>유럽특허청(EPO)</priorityApplicationCountry><priorityApplicationDate>2020.03.26</priorityApplicationDate><priorityApplicationNumber>20165884.6</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.10.19</receiptDate><receiptNumber>1-1-2022-1104223-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.11.01</receiptDate><receiptNumber>1-5-2022-0161831-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.03.06</receiptDate><receiptNumber>1-1-2024-0253966-67</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227036498.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93039bc3a72644a08a715bda0fe7ebe7f1868cbad582dc6fb3c29396a9f219e88326eaa8d5182025946158cb0f5ca45b2b5fa663acc19b45ab</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd5e2e3afc87ff87408591164a0242ab831b395755636414e883dcb60ce55fcf7bf3b0f22335e3149d45f7daf9eca4e6df0b5b5995a9d6a83</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>