TimeQuest Timing Analyzer report for main
Tue Mar 10 14:22:32 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_main'
 12. Slow Model Setup: 'clr_main'
 13. Slow Model Hold: 'clk_main'
 14. Slow Model Hold: 'clr_main'
 15. Slow Model Recovery: 'clk_main'
 16. Slow Model Removal: 'clk_main'
 17. Slow Model Minimum Pulse Width: 'clr_main'
 18. Slow Model Minimum Pulse Width: 'clk_main'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk_main'
 29. Fast Model Setup: 'clr_main'
 30. Fast Model Hold: 'clk_main'
 31. Fast Model Hold: 'clr_main'
 32. Fast Model Recovery: 'clk_main'
 33. Fast Model Removal: 'clk_main'
 34. Fast Model Minimum Pulse Width: 'clr_main'
 35. Fast Model Minimum Pulse Width: 'clk_main'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; main                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_main   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_main } ;
; clr_main   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clr_main } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 251.7 MHz ; 251.7 MHz       ; clk_main   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -5.193 ; -46.551       ;
; clr_main ; -0.217 ; -0.217        ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.391 ; 0.000         ;
; clr_main ; 0.679 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.414 ; -2.304        ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.049 ; -0.490        ;
+----------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clr_main ; -1.423 ; -18.456            ;
; clk_main ; -1.380 ; -19.380            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_main'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.193 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 6.167      ;
; -5.193 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 6.167      ;
; -5.193 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 6.167      ;
; -5.193 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 6.167      ;
; -5.193 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 6.167      ;
; -5.193 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 6.167      ;
; -5.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.063     ; 6.092      ;
; -5.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.063     ; 6.092      ;
; -5.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.063     ; 6.092      ;
; -5.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.063     ; 6.092      ;
; -5.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.063     ; 6.092      ;
; -5.119 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.063     ; 6.092      ;
; -4.997 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.971      ;
; -4.997 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.971      ;
; -4.997 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.971      ;
; -4.997 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.971      ;
; -4.997 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.971      ;
; -4.997 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.971      ;
; -4.902 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.876      ;
; -4.902 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.876      ;
; -4.902 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.876      ;
; -4.902 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.876      ;
; -4.902 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.876      ;
; -4.902 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.876      ;
; -4.485 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.459      ;
; -4.485 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.459      ;
; -4.485 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.459      ;
; -4.485 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.459      ;
; -4.485 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.459      ;
; -4.485 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.459      ;
; -4.395 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.369      ;
; -4.395 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.369      ;
; -4.395 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.369      ;
; -4.395 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.369      ;
; -4.395 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.369      ;
; -4.395 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 5.369      ;
; -3.655 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.629      ;
; -3.655 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.629      ;
; -3.655 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.629      ;
; -3.655 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.629      ;
; -3.655 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.629      ;
; -3.655 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.629      ;
; -3.581 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.555      ;
; -3.581 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.555      ;
; -3.581 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.555      ;
; -3.581 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.555      ;
; -3.581 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.555      ;
; -3.581 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.062     ; 4.555      ;
; -2.973 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 4.008      ;
; -2.972 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 4.007      ;
; -2.874 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.909      ;
; -2.873 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.908      ;
; -2.620 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.655      ;
; -2.619 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.654      ;
; -2.574 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.609      ;
; -2.477 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.512      ;
; -2.476 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.511      ;
; -2.475 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.510      ;
; -2.363 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.398      ;
; -2.362 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.397      ;
; -2.276 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.312      ;
; -2.221 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.256      ;
; -2.202 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.237      ;
; -2.175 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.211      ;
; -2.080 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.116      ;
; -2.078 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.113      ;
; -2.009 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.045      ;
; -1.964 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.999      ;
; -1.935 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.970      ;
; -1.917 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.953      ;
; -1.843 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.878      ;
; -1.813 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.849      ;
; -1.721 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.757      ;
; -1.683 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.719      ;
; -1.679 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.715      ;
; -1.642 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.678      ;
; -1.641 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.677      ;
; -1.641 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.677      ;
; -1.605 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.640      ;
; -1.568 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.604      ;
; -1.483 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.519      ;
; -1.478 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.514      ;
; -1.453 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 2.490      ;
; -1.257 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 2.294      ;
; -1.252 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.287      ;
; -1.251 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.286      ;
; -1.243 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.279      ;
; -1.223 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 2.260      ;
; -1.211 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.247      ;
; -1.209 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.245      ;
; -1.119 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.155      ;
; -1.119 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.155      ;
; -1.064 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.100      ;
; -1.025 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.061      ;
; -0.881 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.917      ;
; -0.879 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.915      ;
; -0.874 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 1.911      ;
; -0.853 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.888      ;
; -0.834 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.870      ;
; -0.816 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.852      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clr_main'                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.217 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clr_main    ; 1.000        ; 0.053      ; 1.235      ;
; 0.035  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clr_main    ; 1.000        ; 0.053      ; 0.983      ;
; 0.041  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clr_main    ; 1.000        ; 0.053      ; 0.977      ;
; 0.042  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clr_main    ; 1.000        ; 0.053      ; 0.976      ;
; 0.049  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clr_main    ; 1.000        ; 0.053      ; 0.969      ;
; 0.052  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clr_main    ; 1.000        ; 0.053      ; 0.966      ;
+--------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_main'                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mde_b:MOORE|y_present.somar                                                                                    ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.731 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.997      ;
; 0.733 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.999      ;
; 0.734 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.000      ;
; 0.801 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.067      ;
; 0.809 ; mde_b:MOORE|y_present.somar                                                                                    ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.080      ;
; 0.843 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.109      ;
; 0.927 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.193      ;
; 0.928 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.194      ;
; 0.998 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.263      ;
; 1.037 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.303      ;
; 1.070 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.336      ;
; 1.071 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.337      ;
; 1.075 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.341      ;
; 1.101 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.368      ;
; 1.101 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.368      ;
; 1.101 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.368      ;
; 1.101 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.368      ;
; 1.184 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.451      ;
; 1.209 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.475      ;
; 1.212 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.478      ;
; 1.213 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.479      ;
; 1.272 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.539      ;
; 1.335 ; mde_b:MOORE|y_present.inicio                                                                                   ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.600      ;
; 1.355 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.621      ;
; 1.392 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.657      ;
; 1.393 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.658      ;
; 1.399 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.665      ;
; 1.425 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.692      ;
; 1.434 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.700      ;
; 1.451 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.717      ;
; 1.473 ; mde_b:MOORE|y_present.fornecer                                                                                 ; mde_b:MOORE|y_present.inicio                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.740      ;
; 1.586 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.852      ;
; 1.604 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.870      ;
; 1.623 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.888      ;
; 1.644 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.911      ;
; 1.649 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.915      ;
; 1.651 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.917      ;
; 1.747 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.013      ;
; 1.889 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.155      ;
; 1.889 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.155      ;
; 1.979 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.245      ;
; 1.993 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.260      ;
; 2.013 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.279      ;
; 2.021 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.286      ;
; 2.022 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.287      ;
; 2.027 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.294      ;
; 2.223 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.490      ;
; 2.248 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.514      ;
; 2.253 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.519      ;
; 2.338 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.604      ;
; 2.349 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.615      ;
; 2.375 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.640      ;
; 2.411 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.677      ;
; 2.411 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.677      ;
; 2.412 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.678      ;
; 2.449 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.715      ;
; 2.453 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.719      ;
; 2.472 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.737      ;
; 2.491 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.757      ;
; 2.527 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.793      ;
; 2.545 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.811      ;
; 2.613 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.878      ;
; 2.687 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.953      ;
; 2.734 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.999      ;
; 2.848 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.113      ;
; 2.850 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.116      ;
; 2.972 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.237      ;
; 2.991 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.256      ;
; 3.046 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.312      ;
; 3.132 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.397      ;
; 3.133 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.398      ;
; 3.245 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.510      ;
; 3.246 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.511      ;
; 3.247 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.512      ;
; 3.344 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.609      ;
; 3.389 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.654      ;
; 3.390 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.655      ;
; 3.643 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.908      ;
; 3.644 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.909      ;
; 3.742 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 4.007      ;
; 3.743 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 4.008      ;
; 3.896 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 0.000        ; -0.062     ; 4.100      ;
; 3.896 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 0.000        ; -0.062     ; 4.100      ;
; 3.896 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 0.000        ; -0.062     ; 4.100      ;
; 3.896 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 0.000        ; -0.062     ; 4.100      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clr_main'                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.679 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clr_main    ; 0.000        ; 0.053      ; 0.966      ;
; 0.682 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clr_main    ; 0.000        ; 0.053      ; 0.969      ;
; 0.689 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clr_main    ; 0.000        ; 0.053      ; 0.976      ;
; 0.690 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clr_main    ; 0.000        ; 0.053      ; 0.977      ;
; 0.696 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clr_main    ; 0.000        ; 0.053      ; 0.983      ;
; 0.948 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clr_main    ; 0.000        ; 0.053      ; 1.235      ;
+-------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_main'                                                                                                                                        ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.414 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.449      ;
; -0.270 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.306      ;
; 0.319  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; clr_main     ; clk_main    ; 0.500        ; 2.684      ; 2.901      ;
; 0.319  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clr_main     ; clk_main    ; 0.500        ; 2.684      ; 2.901      ;
; 0.319  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clr_main     ; clk_main    ; 0.500        ; 2.684      ; 2.901      ;
; 0.319  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clr_main     ; clk_main    ; 0.500        ; 2.684      ; 2.901      ;
; 0.319  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clr_main     ; clk_main    ; 0.500        ; 2.684      ; 2.901      ;
; 0.319  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clr_main     ; clk_main    ; 0.500        ; 2.684      ; 2.901      ;
; 0.319  ; clr_main                     ; mde_b:MOORE|y_present.inicio                             ; clr_main     ; clk_main    ; 0.500        ; 2.675      ; 2.892      ;
; 0.319  ; clr_main                     ; mde_b:MOORE|y_present.esperar                            ; clr_main     ; clk_main    ; 0.500        ; 2.674      ; 2.891      ;
; 0.319  ; clr_main                     ; mde_b:MOORE|y_present.somar                              ; clr_main     ; clk_main    ; 0.500        ; 2.674      ; 2.891      ;
; 0.319  ; clr_main                     ; mde_b:MOORE|y_present.fornecer                           ; clr_main     ; clk_main    ; 0.500        ; 2.674      ; 2.891      ;
; 0.819  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; clr_main     ; clk_main    ; 1.000        ; 2.684      ; 2.901      ;
; 0.819  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clr_main     ; clk_main    ; 1.000        ; 2.684      ; 2.901      ;
; 0.819  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clr_main     ; clk_main    ; 1.000        ; 2.684      ; 2.901      ;
; 0.819  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clr_main     ; clk_main    ; 1.000        ; 2.684      ; 2.901      ;
; 0.819  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clr_main     ; clk_main    ; 1.000        ; 2.684      ; 2.901      ;
; 0.819  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clr_main     ; clk_main    ; 1.000        ; 2.684      ; 2.901      ;
; 0.819  ; clr_main                     ; mde_b:MOORE|y_present.inicio                             ; clr_main     ; clk_main    ; 1.000        ; 2.675      ; 2.892      ;
; 0.819  ; clr_main                     ; mde_b:MOORE|y_present.esperar                            ; clr_main     ; clk_main    ; 1.000        ; 2.674      ; 2.891      ;
; 0.819  ; clr_main                     ; mde_b:MOORE|y_present.somar                              ; clr_main     ; clk_main    ; 1.000        ; 2.674      ; 2.891      ;
; 0.819  ; clr_main                     ; mde_b:MOORE|y_present.fornecer                           ; clr_main     ; clk_main    ; 1.000        ; 2.674      ; 2.891      ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_main'                                                                                                                                         ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.049 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; clr_main     ; clk_main    ; 0.000        ; 2.684      ; 2.901      ;
; -0.049 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clr_main     ; clk_main    ; 0.000        ; 2.684      ; 2.901      ;
; -0.049 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clr_main     ; clk_main    ; 0.000        ; 2.684      ; 2.901      ;
; -0.049 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clr_main     ; clk_main    ; 0.000        ; 2.684      ; 2.901      ;
; -0.049 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clr_main     ; clk_main    ; 0.000        ; 2.684      ; 2.901      ;
; -0.049 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clr_main     ; clk_main    ; 0.000        ; 2.684      ; 2.901      ;
; -0.049 ; clr_main                     ; mde_b:MOORE|y_present.inicio                             ; clr_main     ; clk_main    ; 0.000        ; 2.675      ; 2.892      ;
; -0.049 ; clr_main                     ; mde_b:MOORE|y_present.esperar                            ; clr_main     ; clk_main    ; 0.000        ; 2.674      ; 2.891      ;
; -0.049 ; clr_main                     ; mde_b:MOORE|y_present.somar                              ; clr_main     ; clk_main    ; 0.000        ; 2.674      ; 2.891      ;
; -0.049 ; clr_main                     ; mde_b:MOORE|y_present.fornecer                           ; clr_main     ; clk_main    ; 0.000        ; 2.674      ; 2.891      ;
; 0.451  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; clr_main     ; clk_main    ; -0.500       ; 2.684      ; 2.901      ;
; 0.451  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clr_main     ; clk_main    ; -0.500       ; 2.684      ; 2.901      ;
; 0.451  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clr_main     ; clk_main    ; -0.500       ; 2.684      ; 2.901      ;
; 0.451  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clr_main     ; clk_main    ; -0.500       ; 2.684      ; 2.901      ;
; 0.451  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clr_main     ; clk_main    ; -0.500       ; 2.684      ; 2.901      ;
; 0.451  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clr_main     ; clk_main    ; -0.500       ; 2.684      ; 2.901      ;
; 0.451  ; clr_main                     ; mde_b:MOORE|y_present.inicio                             ; clr_main     ; clk_main    ; -0.500       ; 2.675      ; 2.892      ;
; 0.451  ; clr_main                     ; mde_b:MOORE|y_present.esperar                            ; clr_main     ; clk_main    ; -0.500       ; 2.674      ; 2.891      ;
; 0.451  ; clr_main                     ; mde_b:MOORE|y_present.somar                              ; clr_main     ; clk_main    ; -0.500       ; 2.674      ; 2.891      ;
; 0.451  ; clr_main                     ; mde_b:MOORE|y_present.fornecer                           ; clr_main     ; clk_main    ; -0.500       ; 2.674      ; 2.891      ;
; 1.040  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.306      ;
; 1.184  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.449      ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clr_main'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clr_main ; Rise       ; clr_main                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clr_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clr_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clr_main ; Rise       ; clr_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clr_main ; Rise       ; clr_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clr_main ; Rise       ; clr_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clr_main ; Rise       ; clr_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clr_main ; Rise       ; clr_main~clkctrl|outclk                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clr_main ; Rise       ; clr_main~clkctrl|outclk                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_main'                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_main ; Rise       ; clk_main                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~clkctrl|outclk                                  ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; S_main[*]  ; clk_main   ; 6.590 ; 6.590 ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; 6.590 ; 6.590 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; 6.466 ; 6.466 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; 6.202 ; 6.202 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; 5.490 ; 5.490 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; 5.386 ; 5.386 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; 4.782 ; 4.782 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 1.263 ; 1.263 ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.609 ; 0.609 ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; 4.883 ; 4.883 ; Rise       ; clk_main        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 0.020  ; 0.020  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; -5.961 ; -5.961 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; -5.837 ; -5.837 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; -5.573 ; -5.573 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; -4.861 ; -4.861 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; -4.757 ; -4.757 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; -4.153 ; -4.153 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; -0.634 ; -0.634 ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.020  ; 0.020  ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; -3.283 ; -3.283 ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d_main    ; clk_main   ; 6.398  ; 6.398  ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 12.914 ; 12.914 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 7.880  ; 7.880  ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 12.914 ; 12.914 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 12.683 ; 12.683 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 12.895 ; 12.895 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 13.046 ; 13.046 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 12.687 ; 12.687 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 12.829 ; 12.829 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 13.026 ; 13.026 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 13.046 ; 13.046 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 13.036 ; 13.036 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 13.036 ; 13.036 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 11.532 ; 11.532 ; Rise       ; clk_main        ;
; A_0[*]    ; clr_main   ; 12.843 ; 12.843 ; Rise       ; clr_main        ;
;  A_0[0]   ; clr_main   ; 9.545  ; 9.545  ; Rise       ; clr_main        ;
;  A_0[1]   ; clr_main   ; 12.842 ; 12.842 ; Rise       ; clr_main        ;
;  A_0[2]   ; clr_main   ; 12.843 ; 12.843 ; Rise       ; clr_main        ;
;  A_0[3]   ; clr_main   ; 12.843 ; 12.843 ; Rise       ; clr_main        ;
; A_1[*]    ; clr_main   ; 13.073 ; 13.073 ; Rise       ; clr_main        ;
;  A_1[0]   ; clr_main   ; 13.073 ; 13.073 ; Rise       ; clr_main        ;
;  A_1[1]   ; clr_main   ; 12.852 ; 12.852 ; Rise       ; clr_main        ;
;  A_1[2]   ; clr_main   ; 12.605 ; 12.605 ; Rise       ; clr_main        ;
;  A_1[3]   ; clr_main   ; 12.615 ; 12.615 ; Rise       ; clr_main        ;
; tot_0[*]  ; clr_main   ; 15.831 ; 15.831 ; Rise       ; clr_main        ;
;  tot_0[0] ; clr_main   ; 10.661 ; 10.661 ; Rise       ; clr_main        ;
;  tot_0[1] ; clr_main   ; 15.831 ; 15.831 ; Rise       ; clr_main        ;
;  tot_0[2] ; clr_main   ; 15.600 ; 15.600 ; Rise       ; clr_main        ;
;  tot_0[3] ; clr_main   ; 15.812 ; 15.812 ; Rise       ; clr_main        ;
; tot_1[*]  ; clr_main   ; 15.963 ; 15.963 ; Rise       ; clr_main        ;
;  tot_1[0] ; clr_main   ; 15.604 ; 15.604 ; Rise       ; clr_main        ;
;  tot_1[1] ; clr_main   ; 15.746 ; 15.746 ; Rise       ; clr_main        ;
;  tot_1[2] ; clr_main   ; 15.943 ; 15.943 ; Rise       ; clr_main        ;
;  tot_1[3] ; clr_main   ; 15.963 ; 15.963 ; Rise       ; clr_main        ;
; tot_2[*]  ; clr_main   ; 15.953 ; 15.953 ; Rise       ; clr_main        ;
;  tot_2[0] ; clr_main   ; 15.953 ; 15.953 ; Rise       ; clr_main        ;
;  tot_2[1] ; clr_main   ; 14.449 ; 14.449 ; Rise       ; clr_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d_main    ; clk_main   ; 6.398  ; 6.398  ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 7.591  ; 7.591  ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 7.591  ; 7.591  ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 8.631  ; 8.631  ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 8.396  ; 8.396  ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 8.606  ; 8.606  ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 7.856  ; 7.856  ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 8.396  ; 8.396  ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 7.856  ; 7.856  ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 8.051  ; 8.051  ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 8.080  ; 8.080  ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 7.862  ; 7.862  ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 8.072  ; 8.072  ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 7.862  ; 7.862  ; Rise       ; clk_main        ;
; A_0[*]    ; clr_main   ; 9.545  ; 9.545  ; Rise       ; clr_main        ;
;  A_0[0]   ; clr_main   ; 9.545  ; 9.545  ; Rise       ; clr_main        ;
;  A_0[1]   ; clr_main   ; 10.281 ; 10.281 ; Rise       ; clr_main        ;
;  A_0[2]   ; clr_main   ; 10.278 ; 10.278 ; Rise       ; clr_main        ;
;  A_0[3]   ; clr_main   ; 10.282 ; 10.282 ; Rise       ; clr_main        ;
; A_1[*]    ; clr_main   ; 10.506 ; 10.506 ; Rise       ; clr_main        ;
;  A_1[0]   ; clr_main   ; 10.506 ; 10.506 ; Rise       ; clr_main        ;
;  A_1[1]   ; clr_main   ; 10.838 ; 10.838 ; Rise       ; clr_main        ;
;  A_1[2]   ; clr_main   ; 10.599 ; 10.599 ; Rise       ; clr_main        ;
;  A_1[3]   ; clr_main   ; 10.595 ; 10.595 ; Rise       ; clr_main        ;
; tot_0[*]  ; clr_main   ; 10.661 ; 10.661 ; Rise       ; clr_main        ;
;  tot_0[0] ; clr_main   ; 10.661 ; 10.661 ; Rise       ; clr_main        ;
;  tot_0[1] ; clr_main   ; 12.135 ; 12.135 ; Rise       ; clr_main        ;
;  tot_0[2] ; clr_main   ; 11.900 ; 11.900 ; Rise       ; clr_main        ;
;  tot_0[3] ; clr_main   ; 12.110 ; 12.110 ; Rise       ; clr_main        ;
; tot_1[*]  ; clr_main   ; 11.414 ; 11.414 ; Rise       ; clr_main        ;
;  tot_1[0] ; clr_main   ; 11.900 ; 11.900 ; Rise       ; clr_main        ;
;  tot_1[1] ; clr_main   ; 11.414 ; 11.414 ; Rise       ; clr_main        ;
;  tot_1[2] ; clr_main   ; 11.609 ; 11.609 ; Rise       ; clr_main        ;
;  tot_1[3] ; clr_main   ; 11.638 ; 11.638 ; Rise       ; clr_main        ;
; tot_2[*]  ; clr_main   ; 11.420 ; 11.420 ; Rise       ; clr_main        ;
;  tot_2[0] ; clr_main   ; 11.630 ; 11.630 ; Rise       ; clr_main        ;
;  tot_2[1] ; clr_main   ; 11.420 ; 11.420 ; Rise       ; clr_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -2.354 ; -18.698       ;
; clr_main ; 0.448  ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.215 ; 0.000         ;
; clr_main ; 0.282 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.223 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.030 ; -0.300        ;
+----------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clr_main ; -1.423 ; -18.456            ;
; clk_main ; -1.380 ; -19.380            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_main'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.354 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.316      ;
; -2.354 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.316      ;
; -2.354 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.316      ;
; -2.354 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.316      ;
; -2.354 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.316      ;
; -2.354 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.316      ;
; -2.348 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.071     ; 3.309      ;
; -2.348 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.071     ; 3.309      ;
; -2.348 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.071     ; 3.309      ;
; -2.348 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.071     ; 3.309      ;
; -2.348 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.071     ; 3.309      ;
; -2.348 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.071     ; 3.309      ;
; -2.276 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.238      ;
; -2.276 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.238      ;
; -2.276 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.238      ;
; -2.276 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.238      ;
; -2.276 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.238      ;
; -2.276 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.238      ;
; -2.271 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.233      ;
; -2.271 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.233      ;
; -2.271 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.233      ;
; -2.271 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.233      ;
; -2.271 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.233      ;
; -2.271 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.233      ;
; -2.055 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.017      ;
; -2.055 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.017      ;
; -2.055 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.017      ;
; -2.055 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.017      ;
; -2.055 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.017      ;
; -2.055 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 3.017      ;
; -2.016 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.978      ;
; -2.016 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.978      ;
; -2.016 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.978      ;
; -2.016 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.978      ;
; -2.016 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.978      ;
; -2.016 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.978      ;
; -1.725 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.687      ;
; -1.725 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.687      ;
; -1.725 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.687      ;
; -1.725 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.687      ;
; -1.725 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.687      ;
; -1.725 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.687      ;
; -1.674 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.636      ;
; -1.674 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.636      ;
; -1.674 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.636      ;
; -1.674 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.636      ;
; -1.674 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.636      ;
; -1.674 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clr_main     ; clk_main    ; 1.000        ; -0.070     ; 2.636      ;
; -0.716 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.747      ;
; -0.715 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.746      ;
; -0.670 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.701      ;
; -0.669 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.700      ;
; -0.559 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.590      ;
; -0.558 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.589      ;
; -0.554 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.585      ;
; -0.553 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.584      ;
; -0.548 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.579      ;
; -0.502 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.533      ;
; -0.478 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.510      ;
; -0.459 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.490      ;
; -0.458 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.489      ;
; -0.441 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.473      ;
; -0.435 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.466      ;
; -0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.422      ;
; -0.386 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.417      ;
; -0.363 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.395      ;
; -0.341 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.373      ;
; -0.335 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.366      ;
; -0.291 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.322      ;
; -0.265 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.297      ;
; -0.263 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.295      ;
; -0.259 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.290      ;
; -0.222 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.254      ;
; -0.198 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.230      ;
; -0.187 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.219      ;
; -0.171 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.203      ;
; -0.165 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.196      ;
; -0.148 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.180      ;
; -0.147 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.179      ;
; -0.142 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.174      ;
; -0.103 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.135      ;
; -0.093 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.125      ;
; -0.082 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 1.115      ;
; -0.045 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 1.078      ;
; -0.008 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.039      ;
; -0.008 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.040      ;
; -0.007 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.038      ;
; -0.004 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 1.037      ;
; -0.003 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.035      ;
; 0.020  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.012      ;
; 0.034  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.998      ;
; 0.073  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.959      ;
; 0.076  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.956      ;
; 0.079  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.953      ;
; 0.127  ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 0.906      ;
; 0.159  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.873      ;
; 0.160  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 0.871      ;
; 0.167  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.865      ;
; 0.171  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.861      ;
; 0.177  ; mde_b:MOORE|y_present.fornecer                                                                                 ; mde_b:MOORE|y_present.inicio                             ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 0.856      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clr_main'                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.448 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clr_main    ; 1.000        ; 0.061      ; 0.612      ;
; 0.570 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clr_main    ; 1.000        ; 0.061      ; 0.490      ;
; 0.573 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clr_main    ; 1.000        ; 0.061      ; 0.487      ;
; 0.574 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clr_main    ; 1.000        ; 0.061      ; 0.486      ;
; 0.576 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clr_main    ; 1.000        ; 0.061      ; 0.484      ;
; 0.579 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clr_main    ; 1.000        ; 0.061      ; 0.481      ;
+-------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_main'                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mde_b:MOORE|y_present.somar                                                                                    ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.334 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.490      ;
; 0.358 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.510      ;
; 0.365 ; mde_b:MOORE|y_present.somar                                                                                    ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.519      ;
; 0.375 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.527      ;
; 0.411 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.563      ;
; 0.454 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 0.605      ;
; 0.465 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.617      ;
; 0.470 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.622      ;
; 0.494 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.646      ;
; 0.499 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.652      ;
; 0.499 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.652      ;
; 0.500 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.653      ;
; 0.500 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.653      ;
; 0.538 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.690      ;
; 0.551 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.704      ;
; 0.573 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.726      ;
; 0.605 ; mde_b:MOORE|y_present.inicio                                                                                   ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 0.756      ;
; 0.614 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 0.765      ;
; 0.615 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 0.766      ;
; 0.622 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.774      ;
; 0.624 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.777      ;
; 0.639 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.791      ;
; 0.641 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.793      ;
; 0.700 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.852      ;
; 0.703 ; mde_b:MOORE|y_present.fornecer                                                                                 ; mde_b:MOORE|y_present.inicio                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.856      ;
; 0.709 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.861      ;
; 0.713 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.865      ;
; 0.720 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 0.871      ;
; 0.721 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.873      ;
; 0.753 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.906      ;
; 0.777 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.929      ;
; 0.807 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.959      ;
; 0.846 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.998      ;
; 0.860 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.012      ;
; 0.884 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.037      ;
; 0.887 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.038      ;
; 0.888 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.040      ;
; 0.888 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.039      ;
; 0.925 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.078      ;
; 0.962 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.115      ;
; 0.973 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.125      ;
; 0.983 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.135      ;
; 1.022 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.174      ;
; 1.027 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.179      ;
; 1.028 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.180      ;
; 1.037 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.189      ;
; 1.045 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.196      ;
; 1.051 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.203      ;
; 1.067 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.219      ;
; 1.078 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.230      ;
; 1.102 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.254      ;
; 1.112 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.263      ;
; 1.115 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.267      ;
; 1.139 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.290      ;
; 1.145 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.297      ;
; 1.146 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.298      ;
; 1.171 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.322      ;
; 1.243 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.395      ;
; 1.266 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.417      ;
; 1.271 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.422      ;
; 1.315 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.466      ;
; 1.321 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.473      ;
; 1.338 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.489      ;
; 1.339 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.490      ;
; 1.382 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.533      ;
; 1.428 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.579      ;
; 1.433 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.584      ;
; 1.434 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.585      ;
; 1.438 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.589      ;
; 1.439 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.590      ;
; 1.549 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.700      ;
; 1.550 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.701      ;
; 1.595 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.746      ;
; 1.596 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.747      ;
; 2.366 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 0.000        ; -0.070     ; 2.448      ;
; 2.366 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 0.000        ; -0.070     ; 2.448      ;
; 2.366 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 0.000        ; -0.070     ; 2.448      ;
; 2.366 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clr_main     ; clk_main    ; 0.000        ; -0.070     ; 2.448      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clr_main'                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.282 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clr_main    ; 0.000        ; 0.061      ; 0.481      ;
; 0.285 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clr_main    ; 0.000        ; 0.061      ; 0.484      ;
; 0.287 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clr_main    ; 0.000        ; 0.061      ; 0.486      ;
; 0.288 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clr_main    ; 0.000        ; 0.061      ; 0.487      ;
; 0.291 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clr_main    ; 0.000        ; 0.061      ; 0.490      ;
; 0.413 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clr_main    ; 0.000        ; 0.061      ; 0.612      ;
+-------+---------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_main'                                                                                                                                       ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.223 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 0.808      ;
; 0.293 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.739      ;
; 0.410 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; clr_main     ; clk_main    ; 0.500        ; 1.659      ; 1.781      ;
; 0.410 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clr_main     ; clk_main    ; 0.500        ; 1.659      ; 1.781      ;
; 0.410 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clr_main     ; clk_main    ; 0.500        ; 1.659      ; 1.781      ;
; 0.410 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clr_main     ; clk_main    ; 0.500        ; 1.659      ; 1.781      ;
; 0.410 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clr_main     ; clk_main    ; 0.500        ; 1.659      ; 1.781      ;
; 0.410 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clr_main     ; clk_main    ; 0.500        ; 1.659      ; 1.781      ;
; 0.410 ; clr_main                     ; mde_b:MOORE|y_present.inicio                             ; clr_main     ; clk_main    ; 0.500        ; 1.650      ; 1.772      ;
; 0.410 ; clr_main                     ; mde_b:MOORE|y_present.esperar                            ; clr_main     ; clk_main    ; 0.500        ; 1.649      ; 1.771      ;
; 0.410 ; clr_main                     ; mde_b:MOORE|y_present.somar                              ; clr_main     ; clk_main    ; 0.500        ; 1.649      ; 1.771      ;
; 0.410 ; clr_main                     ; mde_b:MOORE|y_present.fornecer                           ; clr_main     ; clk_main    ; 0.500        ; 1.649      ; 1.771      ;
; 0.910 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; clr_main     ; clk_main    ; 1.000        ; 1.659      ; 1.781      ;
; 0.910 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clr_main     ; clk_main    ; 1.000        ; 1.659      ; 1.781      ;
; 0.910 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clr_main     ; clk_main    ; 1.000        ; 1.659      ; 1.781      ;
; 0.910 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clr_main     ; clk_main    ; 1.000        ; 1.659      ; 1.781      ;
; 0.910 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clr_main     ; clk_main    ; 1.000        ; 1.659      ; 1.781      ;
; 0.910 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clr_main     ; clk_main    ; 1.000        ; 1.659      ; 1.781      ;
; 0.910 ; clr_main                     ; mde_b:MOORE|y_present.inicio                             ; clr_main     ; clk_main    ; 1.000        ; 1.650      ; 1.772      ;
; 0.910 ; clr_main                     ; mde_b:MOORE|y_present.esperar                            ; clr_main     ; clk_main    ; 1.000        ; 1.649      ; 1.771      ;
; 0.910 ; clr_main                     ; mde_b:MOORE|y_present.somar                              ; clr_main     ; clk_main    ; 1.000        ; 1.649      ; 1.771      ;
; 0.910 ; clr_main                     ; mde_b:MOORE|y_present.fornecer                           ; clr_main     ; clk_main    ; 1.000        ; 1.649      ; 1.771      ;
+-------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_main'                                                                                                                                         ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.030 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; clr_main     ; clk_main    ; 0.000        ; 1.659      ; 1.781      ;
; -0.030 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clr_main     ; clk_main    ; 0.000        ; 1.659      ; 1.781      ;
; -0.030 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clr_main     ; clk_main    ; 0.000        ; 1.659      ; 1.781      ;
; -0.030 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clr_main     ; clk_main    ; 0.000        ; 1.659      ; 1.781      ;
; -0.030 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clr_main     ; clk_main    ; 0.000        ; 1.659      ; 1.781      ;
; -0.030 ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clr_main     ; clk_main    ; 0.000        ; 1.659      ; 1.781      ;
; -0.030 ; clr_main                     ; mde_b:MOORE|y_present.inicio                             ; clr_main     ; clk_main    ; 0.000        ; 1.650      ; 1.772      ;
; -0.030 ; clr_main                     ; mde_b:MOORE|y_present.esperar                            ; clr_main     ; clk_main    ; 0.000        ; 1.649      ; 1.771      ;
; -0.030 ; clr_main                     ; mde_b:MOORE|y_present.somar                              ; clr_main     ; clk_main    ; 0.000        ; 1.649      ; 1.771      ;
; -0.030 ; clr_main                     ; mde_b:MOORE|y_present.fornecer                           ; clr_main     ; clk_main    ; 0.000        ; 1.649      ; 1.771      ;
; 0.470  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; clr_main     ; clk_main    ; -0.500       ; 1.659      ; 1.781      ;
; 0.470  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; clr_main     ; clk_main    ; -0.500       ; 1.659      ; 1.781      ;
; 0.470  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; clr_main     ; clk_main    ; -0.500       ; 1.659      ; 1.781      ;
; 0.470  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; clr_main     ; clk_main    ; -0.500       ; 1.659      ; 1.781      ;
; 0.470  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; clr_main     ; clk_main    ; -0.500       ; 1.659      ; 1.781      ;
; 0.470  ; clr_main                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; clr_main     ; clk_main    ; -0.500       ; 1.659      ; 1.781      ;
; 0.470  ; clr_main                     ; mde_b:MOORE|y_present.inicio                             ; clr_main     ; clk_main    ; -0.500       ; 1.650      ; 1.772      ;
; 0.470  ; clr_main                     ; mde_b:MOORE|y_present.esperar                            ; clr_main     ; clk_main    ; -0.500       ; 1.649      ; 1.771      ;
; 0.470  ; clr_main                     ; mde_b:MOORE|y_present.somar                              ; clr_main     ; clk_main    ; -0.500       ; 1.649      ; 1.771      ;
; 0.470  ; clr_main                     ; mde_b:MOORE|y_present.fornecer                           ; clr_main     ; clk_main    ; -0.500       ; 1.649      ; 1.771      ;
; 0.587  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.739      ;
; 0.657  ; mde_b:MOORE|y_present.inicio ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 0.808      ;
+--------+------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clr_main'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clr_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clr_main ; Rise       ; clr_main                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clr_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clr_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clr_main ; Rise       ; clr_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clr_main ; Rise       ; clr_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clr_main ; Rise       ; clr_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clr_main ; Rise       ; clr_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clr_main ; Rise       ; clr_main~clkctrl|outclk                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clr_main ; Rise       ; clr_main~clkctrl|outclk                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_main'                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_main ; Rise       ; clk_main                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~clkctrl|outclk                                  ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; S_main[*]  ; clk_main   ; 3.152 ; 3.152 ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; 3.152 ; 3.152 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; 3.110 ; 3.110 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; 3.015 ; 3.015 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; 2.690 ; 2.690 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; 2.669 ; 2.669 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; 2.403 ; 2.403 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.234 ; 0.234 ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.006 ; 0.006 ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; 2.495 ; 2.495 ; Rise       ; clk_main        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 0.282  ; 0.282  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; -2.864 ; -2.864 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; -2.822 ; -2.822 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; -2.727 ; -2.727 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; -2.402 ; -2.402 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; -2.381 ; -2.381 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; -2.115 ; -2.115 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.054  ; 0.054  ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.282  ; 0.282  ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; -1.765 ; -1.765 ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d_main    ; clk_main   ; 3.654 ; 3.654 ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 6.459 ; 6.459 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 4.315 ; 4.315 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 6.459 ; 6.459 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 6.350 ; 6.350 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 6.437 ; 6.437 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 6.513 ; 6.513 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 6.352 ; 6.352 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 6.417 ; 6.417 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 6.493 ; 6.493 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 6.513 ; 6.513 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 6.503 ; 6.503 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 6.503 ; 6.503 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 5.852 ; 5.852 ; Rise       ; clk_main        ;
; A_0[*]    ; clr_main   ; 7.109 ; 7.109 ; Rise       ; clr_main        ;
;  A_0[0]   ; clr_main   ; 5.683 ; 5.683 ; Rise       ; clr_main        ;
;  A_0[1]   ; clr_main   ; 7.100 ; 7.100 ; Rise       ; clr_main        ;
;  A_0[2]   ; clr_main   ; 7.101 ; 7.101 ; Rise       ; clr_main        ;
;  A_0[3]   ; clr_main   ; 7.109 ; 7.109 ; Rise       ; clr_main        ;
; A_1[*]    ; clr_main   ; 7.209 ; 7.209 ; Rise       ; clr_main        ;
;  A_1[0]   ; clr_main   ; 7.209 ; 7.209 ; Rise       ; clr_main        ;
;  A_1[1]   ; clr_main   ; 7.110 ; 7.110 ; Rise       ; clr_main        ;
;  A_1[2]   ; clr_main   ; 6.991 ; 6.991 ; Rise       ; clr_main        ;
;  A_1[3]   ; clr_main   ; 6.995 ; 6.995 ; Rise       ; clr_main        ;
; tot_0[*]  ; clr_main   ; 8.372 ; 8.372 ; Rise       ; clr_main        ;
;  tot_0[0] ; clr_main   ; 6.167 ; 6.167 ; Rise       ; clr_main        ;
;  tot_0[1] ; clr_main   ; 8.372 ; 8.372 ; Rise       ; clr_main        ;
;  tot_0[2] ; clr_main   ; 8.263 ; 8.263 ; Rise       ; clr_main        ;
;  tot_0[3] ; clr_main   ; 8.350 ; 8.350 ; Rise       ; clr_main        ;
; tot_1[*]  ; clr_main   ; 8.426 ; 8.426 ; Rise       ; clr_main        ;
;  tot_1[0] ; clr_main   ; 8.265 ; 8.265 ; Rise       ; clr_main        ;
;  tot_1[1] ; clr_main   ; 8.330 ; 8.330 ; Rise       ; clr_main        ;
;  tot_1[2] ; clr_main   ; 8.406 ; 8.406 ; Rise       ; clr_main        ;
;  tot_1[3] ; clr_main   ; 8.426 ; 8.426 ; Rise       ; clr_main        ;
; tot_2[*]  ; clr_main   ; 8.416 ; 8.416 ; Rise       ; clr_main        ;
;  tot_2[0] ; clr_main   ; 8.416 ; 8.416 ; Rise       ; clr_main        ;
;  tot_2[1] ; clr_main   ; 7.765 ; 7.765 ; Rise       ; clr_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d_main    ; clk_main   ; 3.654 ; 3.654 ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 4.184 ; 4.184 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 4.184 ; 4.184 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 4.650 ; 4.650 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 4.541 ; 4.541 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 4.627 ; 4.627 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 4.299 ; 4.299 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 4.537 ; 4.537 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 4.299 ; 4.299 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 4.373 ; 4.373 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 4.403 ; 4.403 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 4.305 ; 4.305 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 4.393 ; 4.393 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 4.305 ; 4.305 ; Rise       ; clk_main        ;
; A_0[*]    ; clr_main   ; 5.683 ; 5.683 ; Rise       ; clr_main        ;
;  A_0[0]   ; clr_main   ; 5.683 ; 5.683 ; Rise       ; clr_main        ;
;  A_0[1]   ; clr_main   ; 5.995 ; 5.995 ; Rise       ; clr_main        ;
;  A_0[2]   ; clr_main   ; 5.996 ; 5.996 ; Rise       ; clr_main        ;
;  A_0[3]   ; clr_main   ; 5.998 ; 5.998 ; Rise       ; clr_main        ;
; A_1[*]    ; clr_main   ; 6.097 ; 6.097 ; Rise       ; clr_main        ;
;  A_1[0]   ; clr_main   ; 6.097 ; 6.097 ; Rise       ; clr_main        ;
;  A_1[1]   ; clr_main   ; 6.254 ; 6.254 ; Rise       ; clr_main        ;
;  A_1[2]   ; clr_main   ; 6.136 ; 6.136 ; Rise       ; clr_main        ;
;  A_1[3]   ; clr_main   ; 6.130 ; 6.130 ; Rise       ; clr_main        ;
; tot_0[*]  ; clr_main   ; 6.167 ; 6.167 ; Rise       ; clr_main        ;
;  tot_0[0] ; clr_main   ; 6.167 ; 6.167 ; Rise       ; clr_main        ;
;  tot_0[1] ; clr_main   ; 6.796 ; 6.796 ; Rise       ; clr_main        ;
;  tot_0[2] ; clr_main   ; 6.687 ; 6.687 ; Rise       ; clr_main        ;
;  tot_0[3] ; clr_main   ; 6.773 ; 6.773 ; Rise       ; clr_main        ;
; tot_1[*]  ; clr_main   ; 6.467 ; 6.467 ; Rise       ; clr_main        ;
;  tot_1[0] ; clr_main   ; 6.683 ; 6.683 ; Rise       ; clr_main        ;
;  tot_1[1] ; clr_main   ; 6.467 ; 6.467 ; Rise       ; clr_main        ;
;  tot_1[2] ; clr_main   ; 6.541 ; 6.541 ; Rise       ; clr_main        ;
;  tot_1[3] ; clr_main   ; 6.571 ; 6.571 ; Rise       ; clr_main        ;
; tot_2[*]  ; clr_main   ; 6.473 ; 6.473 ; Rise       ; clr_main        ;
;  tot_2[0] ; clr_main   ; 6.561 ; 6.561 ; Rise       ; clr_main        ;
;  tot_2[1] ; clr_main   ; 6.473 ; 6.473 ; Rise       ; clr_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.193  ; 0.215 ; -0.414   ; -0.049  ; -1.423              ;
;  clk_main        ; -5.193  ; 0.215 ; -0.414   ; -0.049  ; -1.380              ;
;  clr_main        ; -0.217  ; 0.282 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -46.768 ; 0.0   ; -2.304   ; -0.49   ; -37.836             ;
;  clk_main        ; -46.551 ; 0.000 ; -2.304   ; -0.490  ; -19.380             ;
;  clr_main        ; -0.217  ; 0.000 ; N/A      ; N/A     ; -18.456             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; S_main[*]  ; clk_main   ; 6.590 ; 6.590 ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; 6.590 ; 6.590 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; 6.466 ; 6.466 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; 6.202 ; 6.202 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; 5.490 ; 5.490 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; 5.386 ; 5.386 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; 4.782 ; 4.782 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 1.263 ; 1.263 ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.609 ; 0.609 ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; 4.883 ; 4.883 ; Rise       ; clk_main        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 0.282  ; 0.282  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; -2.864 ; -2.864 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; -2.822 ; -2.822 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; -2.727 ; -2.727 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; -2.402 ; -2.402 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; -2.381 ; -2.381 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; -2.115 ; -2.115 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.054  ; 0.054  ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.282  ; 0.282  ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; -1.765 ; -1.765 ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d_main    ; clk_main   ; 6.398  ; 6.398  ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 12.914 ; 12.914 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 7.880  ; 7.880  ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 12.914 ; 12.914 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 12.683 ; 12.683 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 12.895 ; 12.895 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 13.046 ; 13.046 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 12.687 ; 12.687 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 12.829 ; 12.829 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 13.026 ; 13.026 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 13.046 ; 13.046 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 13.036 ; 13.036 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 13.036 ; 13.036 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 11.532 ; 11.532 ; Rise       ; clk_main        ;
; A_0[*]    ; clr_main   ; 12.843 ; 12.843 ; Rise       ; clr_main        ;
;  A_0[0]   ; clr_main   ; 9.545  ; 9.545  ; Rise       ; clr_main        ;
;  A_0[1]   ; clr_main   ; 12.842 ; 12.842 ; Rise       ; clr_main        ;
;  A_0[2]   ; clr_main   ; 12.843 ; 12.843 ; Rise       ; clr_main        ;
;  A_0[3]   ; clr_main   ; 12.843 ; 12.843 ; Rise       ; clr_main        ;
; A_1[*]    ; clr_main   ; 13.073 ; 13.073 ; Rise       ; clr_main        ;
;  A_1[0]   ; clr_main   ; 13.073 ; 13.073 ; Rise       ; clr_main        ;
;  A_1[1]   ; clr_main   ; 12.852 ; 12.852 ; Rise       ; clr_main        ;
;  A_1[2]   ; clr_main   ; 12.605 ; 12.605 ; Rise       ; clr_main        ;
;  A_1[3]   ; clr_main   ; 12.615 ; 12.615 ; Rise       ; clr_main        ;
; tot_0[*]  ; clr_main   ; 15.831 ; 15.831 ; Rise       ; clr_main        ;
;  tot_0[0] ; clr_main   ; 10.661 ; 10.661 ; Rise       ; clr_main        ;
;  tot_0[1] ; clr_main   ; 15.831 ; 15.831 ; Rise       ; clr_main        ;
;  tot_0[2] ; clr_main   ; 15.600 ; 15.600 ; Rise       ; clr_main        ;
;  tot_0[3] ; clr_main   ; 15.812 ; 15.812 ; Rise       ; clr_main        ;
; tot_1[*]  ; clr_main   ; 15.963 ; 15.963 ; Rise       ; clr_main        ;
;  tot_1[0] ; clr_main   ; 15.604 ; 15.604 ; Rise       ; clr_main        ;
;  tot_1[1] ; clr_main   ; 15.746 ; 15.746 ; Rise       ; clr_main        ;
;  tot_1[2] ; clr_main   ; 15.943 ; 15.943 ; Rise       ; clr_main        ;
;  tot_1[3] ; clr_main   ; 15.963 ; 15.963 ; Rise       ; clr_main        ;
; tot_2[*]  ; clr_main   ; 15.953 ; 15.953 ; Rise       ; clr_main        ;
;  tot_2[0] ; clr_main   ; 15.953 ; 15.953 ; Rise       ; clr_main        ;
;  tot_2[1] ; clr_main   ; 14.449 ; 14.449 ; Rise       ; clr_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d_main    ; clk_main   ; 3.654 ; 3.654 ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 4.184 ; 4.184 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 4.184 ; 4.184 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 4.650 ; 4.650 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 4.541 ; 4.541 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 4.627 ; 4.627 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 4.299 ; 4.299 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 4.537 ; 4.537 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 4.299 ; 4.299 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 4.373 ; 4.373 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 4.403 ; 4.403 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 4.305 ; 4.305 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 4.393 ; 4.393 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 4.305 ; 4.305 ; Rise       ; clk_main        ;
; A_0[*]    ; clr_main   ; 5.683 ; 5.683 ; Rise       ; clr_main        ;
;  A_0[0]   ; clr_main   ; 5.683 ; 5.683 ; Rise       ; clr_main        ;
;  A_0[1]   ; clr_main   ; 5.995 ; 5.995 ; Rise       ; clr_main        ;
;  A_0[2]   ; clr_main   ; 5.996 ; 5.996 ; Rise       ; clr_main        ;
;  A_0[3]   ; clr_main   ; 5.998 ; 5.998 ; Rise       ; clr_main        ;
; A_1[*]    ; clr_main   ; 6.097 ; 6.097 ; Rise       ; clr_main        ;
;  A_1[0]   ; clr_main   ; 6.097 ; 6.097 ; Rise       ; clr_main        ;
;  A_1[1]   ; clr_main   ; 6.254 ; 6.254 ; Rise       ; clr_main        ;
;  A_1[2]   ; clr_main   ; 6.136 ; 6.136 ; Rise       ; clr_main        ;
;  A_1[3]   ; clr_main   ; 6.130 ; 6.130 ; Rise       ; clr_main        ;
; tot_0[*]  ; clr_main   ; 6.167 ; 6.167 ; Rise       ; clr_main        ;
;  tot_0[0] ; clr_main   ; 6.167 ; 6.167 ; Rise       ; clr_main        ;
;  tot_0[1] ; clr_main   ; 6.796 ; 6.796 ; Rise       ; clr_main        ;
;  tot_0[2] ; clr_main   ; 6.687 ; 6.687 ; Rise       ; clr_main        ;
;  tot_0[3] ; clr_main   ; 6.773 ; 6.773 ; Rise       ; clr_main        ;
; tot_1[*]  ; clr_main   ; 6.467 ; 6.467 ; Rise       ; clr_main        ;
;  tot_1[0] ; clr_main   ; 6.683 ; 6.683 ; Rise       ; clr_main        ;
;  tot_1[1] ; clr_main   ; 6.467 ; 6.467 ; Rise       ; clr_main        ;
;  tot_1[2] ; clr_main   ; 6.541 ; 6.541 ; Rise       ; clr_main        ;
;  tot_1[3] ; clr_main   ; 6.571 ; 6.571 ; Rise       ; clr_main        ;
; tot_2[*]  ; clr_main   ; 6.473 ; 6.473 ; Rise       ; clr_main        ;
;  tot_2[0] ; clr_main   ; 6.561 ; 6.561 ; Rise       ; clr_main        ;
;  tot_2[1] ; clr_main   ; 6.473 ; 6.473 ; Rise       ; clr_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 103      ; 0        ; 0        ; 0        ;
; clr_main   ; clk_main ; 240      ; 0        ; 0        ; 0        ;
; clk_main   ; clr_main ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 103      ; 0        ; 0        ; 0        ;
; clr_main   ; clk_main ; 240      ; 0        ; 0        ; 0        ;
; clk_main   ; clr_main ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 8        ; 0        ; 0        ; 0        ;
; clr_main   ; clk_main ; 10       ; 10       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 8        ; 0        ; 0        ; 0        ;
; clr_main   ; clk_main ; 10       ; 10       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 192   ; 192  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Mar 10 14:22:29 2020
Info: Command: quartus_sta maquinadevedas -c main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clr_main clr_main
    Info (332105): create_clock -period 1.000 -name clk_main clk_main
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.193       -46.551 clk_main 
    Info (332119):    -0.217        -0.217 clr_main 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk_main 
    Info (332119):     0.679         0.000 clr_main 
Info (332146): Worst-case recovery slack is -0.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.414        -2.304 clk_main 
Info (332146): Worst-case removal slack is -0.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.049        -0.490 clk_main 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -18.456 clr_main 
    Info (332119):    -1.380       -19.380 clk_main 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.354       -18.698 clk_main 
    Info (332119):     0.448         0.000 clr_main 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk_main 
    Info (332119):     0.282         0.000 clr_main 
Info (332146): Worst-case recovery slack is 0.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.223         0.000 clk_main 
Info (332146): Worst-case removal slack is -0.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.030        -0.300 clk_main 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -18.456 clr_main 
    Info (332119):    -1.380       -19.380 clk_main 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Tue Mar 10 14:22:32 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


