---
layout:     post                    # 使用的布局（不需要改）
title:      终于还是看起了HLS           # 标题 
subtitle:   曾经，我认为这玩意不太靠谱...        #副标题
date:       2019-10-14              # 时间
author:     tianchen                      # 作者
header-img:  img/bg-nmb2.jpg  #这篇文章标题背景图片  
catalog: true                       # 是否归档
tags:                               #标签
     - fpga
---

> 本文基本是书本[Parallel Programming in FPGA](https://github.com/KastnerRG/pp4fpgas)的读书笔记

# 《ParProg Of FPGA》
* 不同的抽象层次
    - Verilog/VHDL
        * **EDA Tool**: Transfer *RTL* to *Digital Circuit*，同时针对硬件平台进行分析
    - RTL(Register Transfer Level)
        * **HLS** 输入高级的系统结构，产生RTL结构
    - 算法级别(比如计算图)
* **What Does HLS Do？**
    * 找寻到程序中的*并行性*
    * 在关键的数据通路上加Reg缓存去*保证时钟频率收敛*
    * 自动生成选择数据通路的*控制逻辑*
    * 自动生成*接口*
    * 将数据存储映射到存储器件，并且保证*同步性*

* 可以把HLS看做一种编译器，类比gcc，不是编译产生汇编代码，而是编译产生一些RTL

---

* Vivado Flow
    * Logic Synthesis： 将*RTL级的门电路*(Verilog描述的)转化为*Netlist*的网表
        * Netlist网表： 包含了Logic Elements以及他们之间的Connection
            * *与FPGA里面的资源是有关的*
    * 后面是Implemention(Place & Route) 将上面的逻辑设计铺到FPGA上，包含在*bitstream*中
        * Bitstream：比特流包含了FPGA元素的所有配置（包括了连接，逻辑资源，片上存储），以*二进制形式*

---

* **HLS Input**
    * Function 描述算法
        * 不能有动态内存 ```malloc(); new(); delete();```
        * 不能有系统调用(会被忽略) ```abort();exit()```
        * 不能调用其他的系统库(math.h可以，其他不一定支持)
        * 少用指针
    * Testbench调用Function 
    * 目标设备(FPGA型号)
    * 时钟周期
    * Implemention过程中的一些Guiding
* **FPGA Structure**
    * FF+LUT - CLB(Configurable Logic Block)
    * Routing Track连接各个Slice，他们的输入输出连接在Switch Box上
    * Programmble Interconnect(Switch Box)是一个Multiplexer复选器
    * Switch Box一般连接外围接口（在最外层）
    * ![](https://github.com/A-suozhang/MyPicBed/raw/master/img/20190924214542.png)
    * ![](https://github.com/A-suozhang/MyPicBed/raw/master/img/20190924215335.png)
    * 除了几个主流模块之外还会集成比如DSP48（BRAM）这样的硬件模块
        * 让整个FPGA变得更“硬”
        * 在DSP48上实现一个MAC比直接用逻辑资源要优化多了
        * 一个BRAM大概32K
* Design指标
    * 不能直接用clk cycle，因为跑的时钟频率不一定一样
        * 在HLS中用*Task*来描述一个单位活动，*Task Latency是一个指标*，*task interval描述task出现的频繁程度*（有点时候被其他工具叫做thoroughput）
            * Task Interval取决于Task的实现方式
            * **限制Task Interval(Throughput)的因素**
                * Recurrence & FeedBack Loop
                    * 当目前的元素计算依赖于同一元素的之前一个计算
                    * 实际代码中比如```static```或者是```For Loop```中都会出现
                * Resource LImit
                    * 单位时钟能够读取的Memory速度有限
        * ![](https://github.com/A-suozhang/MyPicBed/raw/master/img/20190924221144.png)
        * 同时*Data Rate*也是一个重要的指标
* *Sequential Design*
    * 目标是获得高并行度
    * 但是Control Logic会比较复杂
    * 一般复杂的设计汇中*Sequential*以及*Parallel*design会构成Trade-Off
* *functional Pipeline*
    * 将整个函数看为一个计算流的一个整体
    * 函数内部的循环以及分支被转化为非条件的(给它摊平？)
    * *一般用于简单，高数据率的*


# 《ug871 - Xilinx HLS Tutorial》

## Intro
1. Lab1
* Design Flow
    1. Xilinx HLS 软件打开，建立工程
        * 添加Design和Test Source
        * 设置默认的时钟速率(10ns)-以及clk uncertainty(一般默认是-1.25ns，给信号setup和hold用的)
        * 选择Part
    2. Validate C Source Code 验证C Testbench
        > Project >> Run C Simulation
        * 会存储下输出的结果（out.dat）和GoldenResults相对比
            * 对比的是C仿真跑出来的结果
            * 中间也可以Launch Debugger
        * 这里的C Testbench在RTL Simulation中会被Reuse
    3. High Level Synthesis (真正的)
        > Solution > C Synthesis > Active Solution
    4. 查看Performance Estimation
        * Timing 能跑到的时钟速率
        * Latency 完成任务需要的clk cycle数目
        * Detail   
            * Instance - Submodule
            * Loop
        * Utilization Estimation
            * Summary - RAM，LUT资源都用了多少
        * Interface 用到了哪些接口
            * clk，rst一定有
            * 有的时候HLS会产生一些control port
    5. RTL Verification
        > Solution >> C/RTL Simulation 
    6. Export IP
        > Solution > Export RTL
        * 导出到了Vivado的IP Catalog当中

> 这一过程在ubuntu上的Vivado 18上可以正常完成，但是在win的17上面就会报各种神奇错误...暂时还没解决

