# TPS55288 方案设计笔记（DC-DC 段）

## 0. 选型矩阵总览（封装/优选/次优/混搭）

> 本节前置给出 MOSFET 与主电感在“两种封装尺寸”下的“优选/次优/混搭”结论，详细理由与计算见后文对应章节。

### 0.1 MOSFET（Buck 外置功率级）

- 封装A（5×6 mm｜LFPAK/PowerPAK/TDSON-8 等）
  - 优选：高边 NCEP4090GU + 低边 NCEP4045GU（折中 RDS(on) 与 Qg/Qrr，驱动/EMI 友好）
  - 次优：高边 NCEP40T13GU + 低边 NCEP4090GU（更低导通损耗，代价是更高 Qg/Qrr 与 EMI/驱动功耗）
  - 统一料号（混搭基线）：NCEP4090GU ×2（高低边统一，备货/BOM 简化）

- 封装B（DFN-8 3.3×3.3 mm｜实验限定）
  - 适用边界：当前市售为 30 V 等级，仅用于 ≤12–15 V 的降压实验对照；严禁在 20 V 升压满载或 24 V 输入量产使用。
  - 优选：高边 NCEP3040Q + 低边 NCE3035Q（低 Qg 组合，便于验证驱动功耗/热）
  - 次优：高边 NCEP3040Q + 低边 NCE3025Q（更高 RDS(on) 用于温升/损耗敏感度对照）
  - 统一料号（效率对照用）：NCEP3065QU ×2（极低 RDS(on)，但 Qg 显著增大；仅用于小电流对照）

参考与落地：详见 2.5/2.6/2.7 小节；BOM 条目见 6.4 小节（已映射到具体料号）。

### 0.2 主电感（两种封装尺寸，含不同感值对比）

- 封装A（大尺寸｜16.5×16.0 mm 等级）
  - 优选：KEMET MPX1D1650L4R7（4.7 µH，连续 13 A，饱和 20 A）
  - 次优：KEMET MPX1D1770L4R7（4.7 µH，17×17 mm，作为更宽热裕量的备用）

- 封装B（中尺寸｜≈12.5×12.5 mm 等级）
  - 优选：Suntengwei HPC1265‑4R7MT（4.7 µH，低 DCR，满足 100 W 热预算）
  - 次优：Suntengwei HPC1250‑4R7MT（同感值薄型款，DCR 较高，热需复核）

- 感值对比（统一频点 ≈450–470 kHz）：
  - 4.7 µH：纹波/EMI 较优，是 100 W 的默认基线；
  - 3.3 µH：体积/动态响应更好，但纹波与铜损上升，需要加大输出电容与关注 EMI；选用前按 3 章公式校核 ΔI_L / I_pk 与热。

落地提示：若需要统一两档封装在同一 DEMO 板验证，推荐采用“叠加焊盘”与过孔矩阵，详见 5 章布局要点。

## 1. 系统需求与实现目标

- 输入范围：`12–24 VDC`（上电/掉电斜率受控；来自受限母线而非汽车级，允许常规 EMI 抑制与浪涌/尖峰吸收）。
- 输出范围与能力：`最高 20 V / 5 A（100 W）`；支持 USB-PD 固定电压 5/9/15/20 V，后续可评估 PPS 步进（20 mV）。
- 控制模式：初期以协议芯片（如 `SW2303`）通过 `FB` 实现调压；若具备 I2C/AVS/PPS 能力，优先与 TPS55288 I2C 联控（获得线缆压降补偿、限流与斜率可编程）。
- 效率/热目标：20 V 5 A 满载效率 ≥94%（自然风/轻风冷）；关键器件结温 <125 °C（环境 25–40 °C）。
- EMC：满足常规开关电源 EMI 要求；支持固定频率/展频/同步功能以避让干扰；本项目锁定 `≈465 kHz（FSW=43 kΩ）`，早期评估可在 `400–800 kHz` 范围折衷效率/体积/EMI。
- 保护：过压、限流、短路打嗝、过温；源端 PD 广告电流与硬件 OCP 一致；5 A 输出需 E-Marker 线缆。

### 1.1 资料索引

- 输入范围 2.7–36 V：`docs/datasheets/tps55288-datasheet.md:38`
- 集成 Buck 侧门极驱动（DR1H/DR1L 1 A 源 / 1.8 A 灌；Boost 模式 Buck 上管常导通）：`docs/datasheets/tps55288-datasheet.md:194`–`200`
- 电缆压降补偿（CDC 寄存器 / 外部）：`docs/datasheets/tps55288-datasheet.md:402`–`405`
- PPS 支持与步进：`docs/datasheets/tps55288-datasheet.md:671`, `923`
- 官方能力陈述（“12 V 输入可达 100 W”）：`docs/datasheets/tps55288-datasheet.md:708`

> 注：更多寄存器与环路补偿细节见上述 Markdown 摘要与原始 PDF。

### 1.2 原理图覆盖范围与依据

- 本设计笔记给出完整的电源段实现与参数计算：外置 Buck 功率级（DR1H/DR1L + 外置 MOSFET）、Boost 内部功率级、主电感、ILIM/FSW/FB 分压、CDC、VCC/BOOT 去耦、输入/输出电容分区、DITH/SYNC 预留等，均按数据手册的连接关系组织，并在相应章节提供计算与选型准则。
- 连接关系与布局关键点对应数据手册的“Layout Guidelines”与引脚功能章节：见 `docs/datasheets/tps55288-datasheet.md:42`–`50`（高频环路与取样走线）与 `docs/datasheets/tps55288-datasheet.md:196`–`202`（Buck 栅极驱动供电/能力）。
- 仓库附带参考网表（仅用于对照与交叉验证设计连线，不作为量产原理图约束）：`docs/netlists/tps55288-demo-2025-11-07.enet`。

### 1.3 I2C 地址与配置（本项目固定）

- TPS55288（7-bit）：固定 `0x74`
  - 依据：器件支持 `0x74/0x75`；本板 `MODE` 引脚拉地（见网表 “U1.15 MODE → GND via R5=0Ω”），且寄存器 `I2CADD` 缺省为 0，故在未改写寄存器时地址为 `0x74`。
  - 总线：`SDA_TPS/SCL_TPS`（与同域 SW2303 共总线）。
  - 参考：`docs/datasheets/tps55288-datasheet.md`、`docs/netlists/netlist-review-2025-11-11.md`
- SW2303（7-bit）：固定 `0x3C`
  - 用途：协议控制器（与 TPS55288 同域），I2C 时序示例从地址 `0x3C`。
  - 总线：`SDA_TPS/SCL_TPS`。
  - 参考：`docs/datasheets/sw2303/sw2303-datasheet.md`

### 1.4 上电与地址固定要点

- 本域无默认地址冲突：TPS55288 以 `0x74` 上电；SW2303 为 `0x3C`。
- 设计约束：保持 `MODE` 引脚按网表拉地，固件勿将 `REG0x00.I2CADD` 置 1（否则会切到 `0x75`）。
- 兼容性：若未来同域新增 `0x74/0x75` 设备，需在评审时调整 `I2CADD` 或改动 `MODE` 档位，确保不与现有设备重叠。

## 2. 外置 MOSFET 设计要点与候选

### 2.1 关键工况与初算

以两端典型工况快速估算 Buck 两只外置 MOSFET 的应力与损耗：

- Boost 工况（12 V → 20 V / 5 A，η≈95%）：
  - 输入电流约 `IIN ≈ 20*5/(12*0.95) ≈ 8.8 A`。
  - Buck 侧：上管（DR1H）“常导通”，下管（DR1L）关断；因此 Buck 上管相当于串联通态电阻，损耗近似 `P ≈ IIN² · RDS(on)`。
- Buck 工况（24 V → 20 V / 5 A，η≈95%）：
  - 占空比 `D ≈ Vout/Vin ≈ 0.833`，电感电流近似 5 A。
  - 高边 / 低边均在开关，导通损耗：`PHS ≈ I²·RDS(on)·D`，`PLS ≈ I²·RDS(on)·(1-D)`；高边还承担主要开关损耗 `Psw ≈ 0.5·Vin·I·(tr+tf)·fs` 及 Coss/Qrr 相关损耗。

结论：100 W 场景下，Boost 工况对 Buck 高边 MOSFET 的导通电阻极为敏感；Buck 工况下，高边 MOS 兼顾导通与开关损耗，低边 MOS 更侧重体二极管 / Qrr 与 Coss 指标。

### 2.2 通用要求（高边 / 低边共性）

- 电压等级 `VDS`：输入上限 24 V，考虑尖峰 / 谐振和安规裕量，建议选 `40 V` 器件；若应用存在更高浪涌（如车规 24 V 母线），需评估 `60 V` 器件与 TVS/RC 吸收搭配。
- 栅极驱动与阈值：TPS55288 的 Buck 驱动为栅极约 5 V 级（VCC/BOOT1 供电，见 `docs/datasheets/tps55288-datasheet.md:200`），优选 `Logic-Level` 器件，`RDS(on)` 在 `VGS=4.5/5 V` 有明确指标；`VGS(max) ≥ ±20 V`。
- 热与封装：优先 `LFPAK / PowerPAK / TDSON-8 5×6` 等低寄生、低热阻封装；要求大铜皮、密集过孔导热与 Kelvin 源（若可用）以降低环流与 EMI。
- 开关频率与门极电荷：门极损耗近似 `Pgate ≈ Qg · Vdrive · fs`。以 `Qg=30 nC, Vdrive=5 V, fs≈465 kHz` 估算，单管门极损耗约 `0.07 W`，两管合计约 `0.14 W`；`Qg` 过大将显著抬升驱动损耗与开关损耗。
- 布局：缩短 `VIN–HS–LS–PGND–输入电容` 高频环路（见 `docs/datasheets/tps55288-datasheet.md:42`–`46`），必要时加 2–10 Ω 栅电阻折中 dV/dt 与 EMI。

### 2.3 高边 MOSFET 要点（DR1H）

- Boost 工况下“常导通”，承受约 9 A 直流电流（12→20 V 满载）。
- Buck 工况下为主要开关器件（24→20 V），需兼顾导通、驱动与开关损耗。
- 选型侧重：
  - 低 `RDS(on)` 优先；为将导通损耗压至 ≲0.5 W，建议目标 `RDS(on)@4.5/5 V ≤ 5 mΩ`（9 A 场景导通损耗约 `0.41 W`；若 3 mΩ 则约 `0.24 W`）。
  - 控制 `Qg/Qgd`，在满足低电阻的前提下，选择较低 `Qg、Qgd` 的器件以降低 `Pgate` 与 `Psw`；过大的 `Qgd` 会拉长开关沿，从而提高 `0.5·Vin·I·(tr+tf)·fs` 项。
  - 低 `Coss`（尤其是高压段）有助于降低充放电损耗与谐振尖峰。
- 校核项：`SOA / 雪崩 / UIS` 能力以应对尖峰或异常短路瞬态；按 `Tj=100–125 °C` 的 `RDS(on)` 重新核算损耗与热平衡。

### 2.4 低边 MOSFET 要点（DR1L）

- Boost 工况长期关断（损耗主要为泄露与耦合微小损失），Buck 工况下与高边同步整流，占空约 `(1-D)`。
- 选型侧重：
  - 关注 `Qrr`、体二极管反向恢复速度与波形；低 `Qrr` 有助于抑制整流尖峰与 dv/dt 振铃。
  - 降低 `Coss`、`Crss` 以减轻开关交叉导通风险。
  - 在导通损耗与驱动损耗间折中：低电阻通常意味着更大 `Qg`，需结合驱动能力评估。
- 校核项：确认额定连续电流 / 脉冲电流与封装热阻满足满载热设计；必要时通过栅电阻或 RC snubber 优化波形。

### 2.5 候选器件指标对比

| 器件 | RDS(on)@10 V (typ/max) | RDS(on)@4.5 V (typ/max) | Qg typ (nC) | Qgs/Qgd (nC) | Ciss / Coss / Crss (pF) | Qrr / trr | R<sub>θJC</sub> (°C/W) | I<sub>D</sub> (25 °C) | 亮点 / 风险 |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| NCEP4090GU | 2.2 / 2.75 mΩ | 3.3 / 4.0 mΩ | 40 | 5.8 / 7.2 | 2300 / 740 / 38 | 21 nC / 14 ns | 1.47 | 90 A | 阻抗与门极电荷平衡，SOA / 热参数充裕 |
| NCEP40T13GU | 1.8 / 2.3 mΩ | 2.8 / 3.6 mΩ | 49 (max 70) | 9.4 / 5.0 | 3334 / 650 / 57 | 67 nC / 23 ns | 1.56 | 130 A | 阻抗最低但 Qg、Qrr 偏大，对驱动 / EMI 更苛刻 |
| NCEP4045GU | 6.0 / 6.6 mΩ | 8.5 / 10 mΩ | 17.6 | 3.5 / 3.1 | 831 / 318 / 24 | 19 nC / 11 ns | 4.5 | 45 A | 门极 / 恢复指标理想但 RDS(on) 偏高、热阻大 |

### 2.6 适配性分析与组合建议

**高边（DR1H）适配性**

- NCEP4090GU：Boost 12→20 V、I≈9 A 时导通损耗约 0.27–0.32 W，符合 5 mΩ 目标；门极损耗约 0.12 W，TPS55288 1 A / 1.8 A 驱动可控。
- NCEP40T13GU：导通损耗进一步下降至约 0.23–0.29 W，但门极损耗 0.15–0.21 W，需重点关注驱动温升与 EMI 调试。
- NCEP4045GU：导通损耗约 0.69–0.81 W，显著超出热预算，不宜作为高边。

**低边（DR1L）适配性**

- NCEP4090GU：Buck 24→20 V 时导通损耗约 0.05 W；`Qrr=21 nC`，综合表现稳健。
- NCEP40T13GU：导通损耗约 0.04 W，但 `Qrr=67 nC`，反向恢复尖峰与高频振铃压力大。
- NCEP4045GU：导通损耗约 0.035–0.04 W，且 `Qrr`、`Qg` 较低，有利于减轻 dv/dt 与驱动功耗；需确认其 45 A 电流额定与 4.5 °C/W 热阻是否满足热设计。

**组合与验证要点**

1. 基线方案：NCEP4090GU（高边）+ NCEP4045GU（低边）。若 NCEP4045GU 供货或热阻不足，则上下管均使用 NCEP4090GU。
2. 效率强化对照：高边替换为 NCEP40T13GU，对比导通损耗下降与驱动能耗、EMI 的取舍；低边仍以 NCEP4045GU 为主。
3. 频率锁定 ≈465 kHz（FSW=43 kΩ）；视驱动温升与波形调整 2–5 Ω 栅电阻，必要时补充 RC snubber。
4. 满载条件下记录高边、低边 MOS 结温（Boost & Buck 各 30 min），并观察 SW 节点 dv/dt / 整流反向恢复尖峰；确认 45 A 额定器件的浪涌、短时过流与线缆插拔可靠性。

> 若需与国际品牌 MOSFET 做效率或 EMI 对比，可在同封装范畴内引入 AOS / Infineon / Vishay 等器件作为 Benchmark，建立栅驱能耗与 Qrr 性能的量化对照。

### 2.7 DFN-8 (3.3 × 3.3 mm) 小封装 MOSFET 试验选型

> 搜索来源：店铺 https://youxindianzi.taobao.com/（2025-03-17~18，通过 chrome-devtools MCP 遍历 `DFN-8(3.3x3.3)` 与 `N沟道 DFN-8` 关键词）  
> 数据手册：NCE Power 官方 PDF（如 `DOC013078122.pdf`、`DOC013079559.pdf` 等，存放于 ChipDip 静态镜像）

为评估更紧凑封装对 PCB 面积及热设计的影响，保留一套 3.3 × 3.3 mm DFN-8（又称 PQFN3x3、PDFN3x3）的 N 沟道 MOSFET 作为实验方案。其等效电气角色与 5×6 mm 方案一致（高边 / 低边各一颗），但需注意以下限制：

- **耐压仅 30 V**：当前市售 DFN3x3 NCEP/NCE “Q” 系列全部为 `VDS=30 V`，低于设计笔记对 40 V 安全余量的要求。仅可在实验阶段于输入 ≤15 V 的降压模式或低功率平台上验证导通/热表现，严禁在 20 V 升压满载及 24 V 输入环境量产使用。
- **热阻与封装面积**：裸焊盘尺寸约 2.4 × 2.4 mm，热阻典型 40–60 °C/W，较 5×6 mm 器件明显升高，需借助多层铜皮与底部过孔阵列散热。
- **寄生参数**：更短引脚可减小寄生电感，有利于高频环路；但封装内部源极 Kelvin 选项有限，需通过布局优化环路。

| 型号 | Taobao 链接 | 主要指标（典型） | 试验建议 |
| --- | --- | --- | --- |
| NCEP3040Q | https://item.taobao.com/item.htm?id=812367836579 | V<sub>DS</sub>=30 V，R<sub>DS(on)</sub>=6.8 mΩ @10 V / 9.5 mΩ @4.5 V，Q<sub>g</sub>≈15 nC | 低阻、低 Q<sub>g</sub>；可先作为高边样品，验证 10 A 内导通损耗与驱动能耗；注意 30 V 限制 |
| NCE3035Q | https://item.taobao.com/item.htm?id=813775396551 | V<sub>DS</sub>=30 V，R<sub>DS(on)</sub>=7.0 mΩ @10 V / 11 mΩ @4.5 V，Q<sub>g</sub>≈16 nC | 适合作低边对照件，比 NCEP3040Q 稍高的 R<sub>DS(on)</sub> 与 Q<sub>g</sub> |
| NCE3025Q | https://item.taobao.com/item.htm?id=813675385660 | V<sub>DS</sub>=30 V，R<sub>DS(on)</sub>=9.5 mΩ @10 V / 13 mΩ @4.5 V，Q<sub>g</sub>≈12 nC | 作为更高电阻版本，用于评估导通损耗对温升影响 |
| NCEP3065QU | https://item.taobao.com/item.htm?id=814077881714 | V<sub>DS</sub>=30 V，R<sub>DS(on)</sub>=1.9 mΩ @10 V / 3.0 mΩ @4.5 V，Q<sub>g</sub>≈28 nC | 极低 R<sub>DS(on)</sub>、高 Q<sub>g</sub>，可压低导通损耗但驱动损耗显著增加，注意 30 V 额定及大电流管理 |

**实验场景与评估重点**

1. **输入 ≤12 V 的同步 Buck 模式**（如 12 V → 5 V /5 A）：对比小封装与 5×6 mm 器件的效率、结温、SW 波形。若硬件允许，可降低电流至 3 A 以内避免耐压风险。
2. **短时 Boost 测试**：在 9 V → 15 V /3 A 条件下测量高边 MOS 温升，验证 30 V 器件的短时工作能力（需同时记录输入纹波，确保无尖峰超过 24 V）。
3. **散热策略验证**：使用 4 层板 + 底部阵列过孔，评估封装焊盘面积及铜厚对 ΔT 的影响；必要时增加顶层铜覆、风冷或小型散热片。
4. **驱动损耗测量**：对比 Q<sub>g</sub> 差异较大的 NCE3025Q 与 NCEP3065QU，统计不同器件对 TPS55288 栅驱温升的影响。

**推荐组合（DFN3×3｜Buck 实验限定）**

- 优选：高边 NCEP3040Q + 低边 NCE3035Q（低 Qg、易于驱动，便于对比 5×6mm 方案的驱动与热）
- 次优：高边 NCEP3040Q + 低边 NCE3025Q（提高 RDS(on) 以观察导通损耗对温升的影响）
- 统一料号对照：NCEP3065QU ×2（极低 RDS(on) 但 Qg 高，仅用于小电流/短时对照）
- 严禁：在 ≥20 V 输入或满载 Boost 工况中使用 30 V 器件量产；一旦需要 24 V 输入或更高浪涌，必须回退到 5×6/≥40 V 方案。

**风险与退出条件**

- 任意测试中，如监测到栅极、漏极瞬态超过 28 V，应立即停机；若需要继续，则必须加 RC snubber / TVS 并确保输入电压降至 ≤12 V。
- 若小封装器件结温在 3 A 以上工况超过 125 °C，或 SW 节点 dv/dt 引发 EMI 超出现有整改能力，应回退至 5×6 mm 方案。
- 量产前需确认是否能采购到 ≥40 V 的同封装器件（如 AOS AON75xx / Infineon BSC 系列）；否则本章节仅作为实验记录，不进入正式 BOM。
- 当输入固定在 **12 V（含浪涌和启动瞬态）** 且通过示波验证 SW/Drain 尖峰不超过 24–25 V 时，可覆盖 PPS 3.3–21 V 的全范围测试：低压段由 Buck 负责，>12 V 段进入 Boost 模式。即便如此，也必须持续监测输入波形与 MOSFET 结温；一旦后续产品需要 20–24 V 输入，必须回退到 ≥40 V 额定的 5×6 mm 器件。

### 2.8 栅极串联电阻（R_G）建议与布局实现

- 作用与范围：用于折中 dv/dt、EMI 与开关损耗，抑制环路振铃与交越导通风险。高边/低边各自独立放置串联电阻，不共用。
- 初值与调节区间（f_SW≈465 kHz 基线）：
  - 高边（DR1H→HS Gate）：默认 3.3 Ω（0402），调节范围 0–10 Ω；若采用更大 Qg 的 5×6 器件，可先以 4.7 Ω 起步。
  - 低边（DR1L→LS Gate）：默认 2.2 Ω（0402），调节范围 0–10 Ω；若关心二极管恢复相关振铃，可适度上调至 3.3–4.7 Ω。
- 小封装 DFN3×3（试验方案 B）提示：为避免过度钝化开关沿，R_G 通常控制在 1–3 Ω，并优先通过 RC snubber 抑制尖峰。
- 版图放置：
  - 电阻应紧贴 MOSFET Gate 焊盘，采用“驱动器 → R_G → Gate”的直串结构，避免在 R_G 与 Gate 之间形成分支或长 stub。
  - Gate 走线远离 SW1/功率铜皮边缘；优先走内层或地屏蔽通道，减少对栅线的电容/电感耦合。
  - 若器件提供 Kelvin 源极引脚（或等效近地过孔），驱动回流优先参考该 Kelvin 节点，减少环路面积。
- 与 RC Snubber 的配合（Buck SW1→PGND）：
  - 预留 `R_SNUB`（100 Ω 起步）串联 `C_SNUB`（220–470 pF 起步）的贴片位，紧邻 Buck MOSFET 与 SW1 节点，默认 DNP。
  - 调参方法：先以 C_SNUB 固定、逐步减小 R_SNUB 观察 SW 振铃幅度/频率与效率折衷；目标是将尖峰控制在安全余量内，同时避免过大的附加损耗。测得振铃主频 f_r 时，可用经验式使 `2π·f_r·R_SNUB·C_SNUB ≈ 1` 作为起始点微调。

### 2.9 波形指标与调参流程（样机阶段）

1) 在 24→20 V/5 A（Buck）与 12→20 V/5 A（Boost）两端工况，使用 ≥500 MHz 带宽与低环路探头测量 SW1/SW2 与 Gate 波形。
2) 目标与判据：
   - SW 节点尖峰不越过器件与应用的安全裕量（≥40 V 器件，尖峰需留足余量）。
   - dv/dt 与振铃幅度在不触发 EMI 与过冲风险的前提下尽量小；高边/低边无明显交越导通迹象。
3) 调参顺序：优先 R_G（2.2–4.7 Ω 小步进）→ 评估 C_SNUB/R_SNUB → 必要时下调 f_SW（见第 6 章）。

## 3. 主电感设计准则与候选

> 数据来源：天猫 *Sntengwei* HPC 系列规格图（`O1CN01iyWSMM1upRUTFzsI4.jpg` 等，已保存为 `/tmp/hpc_specs12.png`、`/tmp/hpc_specs14.png`、`/tmp/hpc_specs6.png`）。测试条件均为 100 kHz / 1 V，25 °C 环境；Idc 为器件温升约 40 °C 时的连续电流，Isat 为电感量跌落约 30% 时的峰值电流。

| 系列（外形） | 型号 | L (µH) | DCR typ / max (mΩ) | Idc (A, ΔT≈40 °C) | Isat (A, ΔL≈30 %) | 备注 |
| --- | --- | --- | --- | --- | --- | --- |
| HPC1250（约 12.5 × 12.5 × 5.0 mm） | STWHPC1250-4R7MT | 4.7 | 10.5 / 12.5 | 13.0 | 20.0 | 厚度最低，DCR 和电流能力居中 |
| HPC1265（约 12.5 × 12.5 × 6.5 mm） | STWHPC1265-4R7MT | 4.7 | 6.9 / 10.0 | 12.0 | 21.0 | 同尺寸更高高度，DCR 显著降低 |
| HPC1770（约 17 × 17 × 7.0 mm） | STWHPC1770-4R7MT | 4.7 | 4.21 / 5.11 | 23.0 | 30.0 | 体积最大，电流余量最充足 |

- `HPC1265-4R7MT` 在 4.7 µH 候选中提供最低 DCR（典型 6.9 mΩ），可将 12→20 V Boost 工况下的铜损控制在约 0.53 W（以 8.8 A 平均电流估算），符合 100 W 应用的热预算。
- `HPC1250-4R7MT` 高度较低，适合对整机高度敏感的封装，代价是 DCR 增加约 50%。
- `HPC1770-4R7MT` 电流能力显著提升，可作为高余量、低温升方案，但占板面积大，成本也需评估。

> 样机验证建议：以 HPC1265-4R7MT 作为首选版本，HPC1250-4R7MT 做低高度对照，HPC1770-4R7MT 保留作高余量版本。重点测试 12 V/20 V@5 A Boost 工况下的结温与噪声表现，并确认电感温升与 TPS55288 驱动策略（PFM/FCCM）之间的交互。

## 4. ILIM 功能分析与配置建议

- **控制目标**：在 USB-PD 20 V/5 A 满载（12 V 输入升压）时，确保平均电感电流限制不提前触发，同时峰值留有电感 / 器件余量。该工况下平均电感电流约 8.8–9.2 A（假设效率 92–95%）。
- **数据手册公式**：TPS55288 的平均电感限流由 ILIM 电阻决定，关系式为
  $$I_{AVG\_LIMIT} = \frac{\min(1, 0.6 \times V_{OUT}) \times 330000}{R_{ILIM}}$$
  （参考 `docs/datasheets/tps55288-datasheet.md:1041`, `1044`）。
- **电阻取值**：在 5/9/15/20 V 档位均有 $0.6 \times V_{OUT} \ge 1$，因此选用 $R_{ILIM} = 31.6\text{ kΩ}$（E96、1%）可得到 $I_{AVG\_LIMIT} \approx 10.4\text{ A}$。该上限高于 20 V/5 A 升压工况的平均电感电流，使限流不会误触；同时低于 `HPC1250` 的 13 A 连续额定与 20 A 饱和电流，配合 4.7 µH / ≈465 kHz 的纹波计算，可保持峰值不超过约 12 A，确保磁性件与 MOSFET 的热 / 磁安全余量。
- **实施要点**：
  - 使用 1% 精度、额定温漂 ≤100 ppm/°C 的片阻，靠近 ILIM 与 AGND 就近布置，减小噪声耦合。
  - 若后续在 PPS 或低压档位（<1.67 V）工作，可按公式将 $\min(1,0.6V_{OUT})$ 替换为 $0.6 \times V_{OUT}$ 重新评估。
  - 样机调试时，通过 I²C 读取平均电感电流寄存器，确认硬件限流与软件 OCP 设置一致，并记录结温表现。

## 5. CDC 引脚配置策略（Demo 阶段）

- **阶段性策略**：演示板暂不启用线缆压降补偿，维持寄存器 05h 默认值 `CDC_OPTION=0`、`CDC[2:0]=000`，对应内部补偿模式且抬升量为 0；在未更改寄存器的情况下，CDC 引脚悬空即不会影响输出设定值【docs/datasheets/tps55288-datasheet.md:398】【docs/datasheets/tps55288-datasheet.md:1086】。
- **布线与占位**：CDC 引脚默认提供与 ISP/ISN 电流感测成比例的电压输出（`V_CDC = 20 × (V_ISP - V_ISN)`），只有当通过电阻回灌到 FB 上拉电阻时才会提升 VOUT【docs/datasheets/tps55288-datasheet.md:796】【docs/datasheets/tps55288-datasheet.md:1076】【docs/datasheets/tps55288-datasheet.md:1082】。现阶段仅在 CDC 与 AGND 之间预留一颗 `NC` 标记的贴片电阻位，后续若需要外部补偿可直接焊接。
- **固件约束**：保持 I²C 初始化流程中不写入非零的 `CDC[2:0]`，也不要将 `CDC_OPTION` 置 1，以免在硬件仍悬空时误启补偿造成输出漂移。
- **后续扩展指引**：若未来需要补偿线缆压降，可按照 `ΔV_OUT = 3 × R_FB_UP × ((V_ISP - V_ISN) / R_CDC)` 计算目标补偿量，选择合适 R_CDC（推荐保持 `R_FB_UP ≈ 100 kΩ`），并视需求改写寄存器启用内部阶梯或外部补偿通道【docs/datasheets/tps55288-datasheet.md:1089】。

## 6. 开关频率与 FSW 电阻配置（锁定 43 kΩ）

### 6.1 目标与依据

- 高功率应用建议将开关频率控制在 500 kHz 以下，以降低开关损耗、驱动功耗与热压力；结合本设计的 MOSFET（高边 NCEP4090GU、低边 NCEP4045GU）与 4.7 µH 主电感，选择约 450–470 kHz 的折中频率【docs/datasheets/tps55288-datasheet.md:452】【docs/datasheets/tps55288-datasheet.md:710】。
- TPS55288 的频率由 `FSW` 引脚外接电阻到 `AGND` 设定；数据手册示例显示 `49.9 kΩ → ≈400 kHz`，据此可近似按 `f_SW ∝ 1 / R_FSW` 进行换算【docs/datasheets/tps55288-datasheet.md:473】【docs/datasheets/tps55288-datasheet.md:792】。

### 6.2 取值与连接

- 选定阻值：`R_FSW = 43.0 kΩ / 1%`（E24），对应 `f_SW ≈ 465 kHz`（以 49.9 kΩ→400 kHz 为锚点线性近似）。
- 连接方式：`FSW` → `43.0 kΩ` → `AGND`。电阻靠近芯片放置，参考模拟地，走线远离 `SW` 与栅极驱动走线，避免高 dv/dt 串扰；勿与功率地高脉动电流回流共地环路。
- 同步/展频：`DITH/SYNC` 焊盘保留，可对地加电容启用展频降低 EMI 峰值，或输入外部同步时钟；默认关闭升降压模式的加倍位 `FSWDBL=0`（>1.6 MHz 不建议加倍）【docs/datasheets/tps55288-datasheet.md:418】【docs/datasheets/tps55288-datasheet.md:792】。

### 6.3 影响评估与快速校核（L=4.7 µH）

- 电感纹波（近似，CCM）：
  - Buck 24→20 V/5 A：ΔI_L ≈ ((24−20)·20)/(4.7e−6·465k·24) ≈ 1.53 A（≈31% 额定）。
  - Boost 12→20 V/5 A：ΔI_L ≈ (12·(20−12))/(4.7e−6·465k·20) ≈ 2.20 A；I_DC≈8.8 A，I_PK≈9.9 A ≪ Isat=21 A。
- 输出电容（Boost 最重，Vr 预算 20–25 mV）：
  - ESR 纹波：I_OUT·V_OUT/V_IN ≈ 8.33 A；若 25 mV→R_COUT ≤ 3 mΩ；若 20 mV→≤2.4 mΩ（与频率无关）。
  - 容性纹波：Vr_CAP = I_OUT·(1−V_IN/V_OUT)/(C·f) = 2/(C·f)。在 465 kHz 下：Vr≤25 mV → C≥~172 µF；Vr≤20 mV → C≥~215 µF【docs/datasheets/tps55288-datasheet.md:582】【docs/datasheets/tps55288-datasheet.md:592】。
- 门极/开关损耗（Buck 24→20 V 粗估，Qg_HS≈40 nC，Qg_LS≈17.6 nC，Vdrive≈5 V）：
  - P_gate ≈ (40nC+17.6nC)·5 V·465 kHz ≈ 0.133 W；
  - P_sw_HS ≈ 0.5·24 V·5 A·(t_r+t_f)·465 kHz；若 (t_r+t_f)=12 ns → ≈0.34 W；若 20 ns → ≈0.57 W。

> 注：以上为设计期校核基线。样机阶段需结合实测 tr/tf、dv/dt 与振铃及结温，必要时通过 2–5 Ω 栅电阻、RC Snubber 或展频/同步做进一步优化。

### 6.4 小结

- 采用 `R_FSW = 43.0 kΩ / 1%`，目标 `f_SW ≈ 465 kHz`；满足 <500 kHz 的高功率建议，并与当前 MOSFET/电感组合匹配良好。
- 若更重视热/损耗余量，可备选 `47.0 kΩ → ≈425 kHz`；若更重视减小纹波与输出电容需求，则 `43.0 kΩ` 更优。

参考：TPS55288 Demo 网表（用于对照与交叉验证）已纳入仓库：`docs/netlists/tps55288-demo-2025-11-07.enet`

## 7. FB 分压网络与 1.2 V 参考配置

目标：在保持 SW2303 通过 `OPTO/FB` 引脚闭环控制的同时，使 TPS55288 默认稳定输出 5 V，并为后续 PD 档位调压留出易于标定的余量。

### 7.1 配置流程

1. **切换到外部分压模式并设定基准**：在寄存器 04h 中写入 `FB=1`，让 TPS55288 读取外部分压；随后通过寄存器 01h/00h 把内部参考电压 `VREF` 设定为 1.200 V（10-bit DAC，LSB ≈ 1.129 mV），对应代码约 `0x0376`【docs/datasheets/tps55288-datasheet.md:1056】【docs/datasheets/tps55288-datasheet.md:1063】【docs/datasheets/tps55288-datasheet.md:314】。
2. **计算分压比**：外部分压满足 `VOUT = VREF × (1 + R_FB_UP / R_FB_BT)`【docs/datasheets/tps55288-datasheet.md:1065】。目标 5 V 时，`R_FB_UP / R_FB_BT ≈ 3.1667`。
3. **阻值建议**：保持 TI 推荐的上臂约 100 kΩ 以便 CDC 补偿保持线性【docs/datasheets/tps55288-datasheet.md:1072】【docs/tps55288-design-notes.md:160】，可选 `R_FB_UP = 100 kΩ`、`R_FB_BT = 31.6 kΩ`（E96、1%）；实测约得到 5.01 V。若需更接近 5.000 V，可用 31.2 kΩ 或在 31.6 kΩ 并联 1 MΩ 微调。
4. **与 SW2303 的连接**：将 SW2303 的 `OPTO/FB` 直接连到分压节点，并按数据手册 9.2 节将 `VFB` 接地启用 FB 模式，使内部“类 TL431”环路把节点拉到协议目标电压。

### 7.2 实施注意事项

- **校准余量**：`VREF = 1.2 V` 已处于 DAC 上限，若默认输出偏低只能通过调整电阻或在 SW2303 侧抬高目标档位；建议在样机阶段记录默认 5 V 档 `FB/INT` 电压，必要时通过寄存器细调 1–2 个 LSB。
- **噪声与补偿**：在 FB 节点到 AGND 保留 100–220 pF 的并联电容抑制高速噪声，或按 TL431 常规串联 RC（示例：4.7 kΩ / 4.7 nF）后依据波形微调，确保 SW2303 外环路稳定。
- **布局要点**：`R_FB_UP` 上端直接 Kelvin 到 VOUT 铜皮、下端与 `R_FB_BT` 汇合后短接至 `FB/INT` 节点；`R_FB_BT` 接 AGND。`OPTO/FB` 走线保持短且远离开关节点，避免高频干扰导致输出漂移。
- **量产复核**：出厂前在 5 V、9 V、20 V 档位各测一次输出，以确认 SW2303 的多档调压仍与分压配置匹配；若启用 CDC 外补偿，记得重新校核 5 V 档静态电压。

## 8. 输入 / 输出电容规划

> 本节估算基于已选开关频率 `f_SW ≈ 465 kHz`；若后续调整 `f_SW`，按数据手册式 (17) 对输出端最小等效电容成比例修正。`docs/datasheets/tps55288-datasheet.md:566`, `docs/datasheets/tps55288-datasheet.md:594`

### 8.1 输入端（VIN↔PGND）

- 高频陶瓷堆栈：2×22 µF/35 V X7R（1210）+ 1 µF + 0.1 µF X7R，贴近 `VIN–HS–LS–PGND` 环路压缩高 di/dt 面积；考虑 24 V 直流偏压后有效电容仍约 20 µF，符合手册 4.7–22 µF 的推荐范围与 “20 µF 起步” 指南。`docs/datasheets/tps55288-datasheet.md:42`–`46`, `docs/datasheets/tps55288-datasheet.md:566`, `docs/datasheets/tps55288-datasheet.md:820`
- 母线补偿：在输入连接器附近并联 100 µF/35 V 低 ESR 铝聚合物或电解电容，满足第 9 章所述的 bulk capacitance 要求并抑制远端母线扰动。`docs/datasheets/tps55288-datasheet.md:38`
- 纹波电流校核：Buck 场景（24 V→20 V@5 A）下利用式 (14) 估算 `I_CIN(RMS) ≈ 1.86 A`，选型时保证并联陶瓷的额定 RMS ≥2 A，必要时放大封装或增片延长寿命。`docs/datasheets/tps55288-datasheet.md:556`

### 8.2 输出端分区（检流电阻 ISP/ISN 两侧）

#### 8.2.1 转换器侧（TPS → 检流电阻上游）

- 目标：提供 Boost 高频环路低阻抗回路，同时避免脉动压降落在检流电阻上，确保 ISP/ISN 读取干净。
- 推荐：≥3×22 µF/25 V X7R + 1 µF + 0.1 µF X7R，全部紧贴 VOUT/PGND。直流偏压后有效电容约 30 µF，可承受 12→20 V@5 A 的 4.1 A RMS 电流（式 15）。`docs/datasheets/tps55288-datasheet.md:40`, `docs/datasheets/tps55288-datasheet.md:48`, `docs/datasheets/tps55288-datasheet.md:578`
- 布局要点：陶瓷正负极直接跨接 SW2→VOUT 铜皮与 PGND，必要时在 SW2 外沿布地过孔围栏抑制 dv/dt。

#### 8.2.2 负载侧（检流电阻下游 → 外部负载）

- 目标：吸收 USB-PD 阶跃能量并配合电缆压降补偿。
- 推荐：≥150 µF/25 V 低 ESR 聚合物 + 22 µF + 1 µF X7R。按式 (17) 在 1 % 纹波（0.2 V）下得到 `C_min ≈ 16.7 µF`；聚合物容量设置为 150–220 µF 可把突发压降控制在 <0.3 V，同时覆盖线缆压降补偿幅度。`docs/datasheets/tps55288-datasheet.md:594`
- Kelvin 连接：ISP/ISN 需分别以独立、紧邻的差分走线取样；大电流铜皮只允许从 Sense 电阻负载端引出，避免测量偏移。`docs/datasheets/tps55288-datasheet.md:48`, `docs/datasheets/tps55288-datasheet.md:602`

### 8.3 实施与验证要点

- 选用 X7R/X7S 等电介质时需查看直流偏压曲线；聚合物电容确认 100 kHz 阻抗与纹波额定。
- 输入、输出陶瓷尽量与 MOSFET/电感同层布置，PGND 面使用密集过孔回流并避免跨越模拟地。
- 样机验证：在 12 V→20 V/5 A（Boost）与 24 V→5 V/5 A（Buck）工况下测量输入/输出纹波、ISP/ISN 差分电压及限流触发；若调整 `f_SW`，按式 (17) 重新评估输出侧总等效电容后复测。

## 9. 关键器件选型清单

- `Buck` 高边 / 低边 MOSFET：默认采用 **NCEP4090GU**，满足低阻抗与适中门极电荷；若验证低边热阻允许，也可组合 **NCEP4045GU** 作为同步整流管以改善 dv/dt。
- `Buck` 小封装 MOSFET：高边指定 **NCEP3040Q**、低边指定 **NCE3035Q**（DFN-8，3.3×3.3 mm，V<sub>DS</sub>=30 V，R<sub>DS(on)</sub> 分别为 6.8 mΩ / 7.0 mΩ @10 V），测试重点记录 12 V→5 V /5 A 工况下的效率、SW dv/dt 与结温，确保与 5×6 mm 方案形成并行对比数据。
- `主电感`：首选 **Sumida HPC1250-4R7MT**（4.7 µH，DCR_typ ≈ 10.5 mΩ，连续电流 13 A，饱和 20 A）；高度受限时可对比 HPC1250，需额外温升验证时可引入 HPC1770 方案。对外出 BOM 默认沿用 16.5×16.0 mm 方案（等效封装 MPX1D1650L4R7），17×17 mm 版本仅在极端低温升评估中作为“备用的备用”，无需常规验证。
- `ILIM` 设置：使用 31.6 kΩ（E96、1%）贴片电阻，置于 ILIM 与 AGND 之间确保电流限幅目标。
- `FSW` 频率设定：使用 43.0 kΩ（E24、1%）贴片电阻，`FSW → 43k → AGND`，对应 `f_SW ≈ 465 kHz`；封装建议 0603/0402，靠近芯片与 AGND 放置，远离 SW/栅极走线。
- 输入电容网络：参见 8.1 节，按本设计 `f_SW ≈ 465 kHz` 堆叠 2×22 µF X7R + 1 µF + 0.1 µF，并配合 100 µF Bulk；按式 (14) 校核 `I_CIN(RMS)`。
- 输出电容网络：参见 8.2 节，转换器侧堆叠陶瓷、负载侧采用 ≥150 µF 聚合物 + 陶瓷，按式 (15)/(17) 校核并保持 Kelvin 走线。
- `验证重点`：沿用第 2 节建议，完成 Boost / Buck 满载结温与 SW 波形测试，并在 12→20 V/5 A、24→5 V/5 A 两端工况验证输入 / 输出纹波与 ISP/ISN 差分，确认与设计假设匹配后再冻结 BOM。

- `R_GH / R_GL（栅极串联电阻）`：默认 3.3 Ω（高边）/ 2.2 Ω（低边），0402，贴近 MOSFET Gate；调节范围 0–10 Ω，用于 dv/dt/EMI 折中（详见 2.8 节）。
- `RC Snubber 预留`：`R_SNUB(100 Ω)` 串 `C_SNUB(330 pF)` 起步位于 Buck SW1→PGND，默认 DNP，样机按 2.8/2.9 节流程调参。

| 器件型号 | 用途 | 数量 | [单价](购买链接) |
| --- | --- | --- | --- |
| NCEP4090GU | Buck 功率级高边（DFN5×6 mm，方案 A，与 NCEP4045GU 配对二选一） | 2 | [¥1.08](https://item.taobao.com/item.htm?id=812122094056) |
| NCEP4045GU | Buck 功率级低边（DFN5×6 mm，方案 A，与 NCEP4090GU 配对二选一） | 2 | [¥0.87](https://item.taobao.com/item.htm?id=813916566695) |
| NCEP3040Q | Buck 功率级高边（DFN3×3 mm，方案 B，小封装，与 NCE3035Q 配对二选一） | 2 | [¥0.61](https://item.taobao.com/item.htm?id=812367836579) |
| NCE3035Q | Buck 功率级低边（DFN3×3 mm，方案 B，小封装，与 NCEP3040Q 配对二选一） | 2 | [¥0.62](https://item.taobao.com/item.htm?id=813775396551) |
| MPX1D1650L4R7 | 16.5×16.0 mm 主电感（默认量产件，适配 1650 焊盘，KEMET） | 1 | [¥18.45](https://item.szlcsc.com/1943475.html) |
| MPX1D1770L4R7 | 17×17 mm 主电感（仅作备用-的-备用，极端热预算才启用，KEMET） | 1 | [¥16.39](https://item.szlcsc.com/2139545.html) |
| R_FSW 43.0kΩ 1% 0603 | FSW 频率设定（≈465 kHz，对应 43 kΩ→AGND） | 1 | - |

## 10. 示波器自检方案（无 EMI 仪表）

> 目标：在没有 EMI 仪表的条件下，用通用示波器快速评估波形质量与潜在辐射/传导风险，并指导 R_G / RC snubber / 频率等一阶调参。

### 10.1 测试配置

- 示波器带宽：≥200 MHz（推荐 ≥500 MHz）。
- 探头：
  - SW 节点/栅极：10× 被动高带宽探头，配短弹簧地（tip‑and‑barrel），避免长接地线。
  - 高边栅极/跨节点差分：若条件允许，用差分探头；否则仅测低边与 SW，避免错误共模。
- 接地与走线：在被测点附近打地弹簧或同层小铜皮，减最小环路面积；避免跨接大地环路。

### 10.2 关键测试点与连接方法

- `SW1`（Buck 节点）与 `SW2`（Boost 节点）：探头尖端直接点到节点，地弹簧落在就近 PGND 过孔/铜皮。
- `Gate_H`（DR1H→HS Gate）、`Gate_L`（DR1L→LS Gate）：在 R_G 外侧（靠近 MOSFET Gate 的一侧）测量。必要时再量 R_G 内侧（靠近驱动引脚），对比驱动器输出与栅极端差异。
- `VOUT`（转换器侧/负载侧）：分别在 ISP/ISN 上游与下游观测纹波（参考 8.2 分区）。
- `VIN`：靠近芯片引脚侧测 RMS 与尖峰；连接器侧测母线纹波与回灌。
- `ISP–ISN`：差分测量，确认采样噪声与限流动作的干净程度。

### 10.3 观测指标与通过判据

- SW 节点尖峰：不超过器件与应用留足裕量；以 ≥40 V MOSFET 为例，建议尖峰 < 28–30 V（含环境/批次/线缆变动裕量）。
- 振铃衰减：主振铃 2–3 个周期内明显衰减；频率稳定（便于用 RC snubber 针对性阻尼）。
- dv/dt：不过快到引发门极串扰/EMI；若 Gate/Ls 有明显毛刺或负向过冲，优先增大 R_G 或加 snubber。
- Gate 波形：
  - 无明显负向过冲（Vgs_min 不小于 –2 V），无交越导通痕迹（开通/关断重叠电流异常）。
  - 高边开通平台（Miller plateau）持续时间不过长，避免过大开关损耗。
- VOUT 纹波：满足设计预算（如 Boost 20 V 档 Vr 20–25 mV）；突发阶跃时不出现过冲/欠冲异常。
- VIN 端：芯片近端尖峰可被近端 MLCC 抑制；连接器端大幅纹波则考虑 bulk/铁氧体珠（DNP 预留）与线缆管理。

### 10.4 无仪表调参流程（与 2.8/2.9 联动）

1) 基线测量：按 12 → 20 V/5 A（Boost）与 24 → 20 V/5 A（Buck）各录一组 SW/Gate/VOUT/VIN 波形。
2) 先调 `R_G`：
   - 高边自 3.3 Ω 起、低边自 2.2 Ω 起，按 1–2 Ω 小步进增减，观察 dv/dt、振铃、门极过冲与效率变化。
3) 再加 `RC snubber`（SW1→PGND）：
   - 起步 `R=100 Ω` 串 `C=330 pF`，固定 C 小步进减 R；使振铃幅度/周期达到满意的阻尼，兼顾损耗。
4) 需要时启用展频：
   - 在 `DITH/SYNC` 加入小电容，使 ±7% 展频（<1 kHz 调制频率）生效；用示波器频率读数随时间轻微扫动验证开启。
5) 最后考虑降频：
   - 将 `FSW` 电阻从 43 kΩ 增至 47 kΩ（≈425 kHz）减轻驱动/开关损耗并放松 dv/dt；同步复核输出电容需求与纹波（见 8 章）。

### 10.5 记录模板（建议）

- 工况：输入/输出/电流/环境温度；器件与 PCB 版本。
- 波形截图：SW1、SW2、Gate_H、Gate_L、VOUT（两侧）、VIN（两侧），标注量程与带宽限制。
- 参数：尖峰电压、dv/dt、振铃主频与衰减、VOUT/VIN 纹波（RMS/pp）。
- 调参轨迹：R_G、R/C_snub、FSW、展频状态；效率与温升变化。

> 参考：
> - 栅极与 snubber 的使用与调参：见 2.8、2.9 节。
> - 输入/输出电容与分区：见 8.1、8.2 节。
