## 13.1 系统时钟和定时器 (2017.12.19)
1. `FCLK HCLK PCLK`
```
* CPUh核S3C2440) ===> FCLK
* AHB总线上的设备 ===> HCLK
* APB总线上的设备 ===> PCLK
```
## FCLK-HCLK-PCLK的区别
![FCLK-HCLK-PCLK的区别](https://github.com/GalenDeng/Embedded-Linux/blob/master/13.%20%E7%B3%BB%E7%BB%9F%E6%97%B6%E9%92%9F%E5%92%8C%E5%AE%9A%E6%97%B6%E5%99%A8/%E7%B3%BB%E7%BB%9F%E6%97%B6%E9%92%9F%E5%92%8C%E5%AE%9A%E6%97%B6%E5%99%A8%E5%9B%BE%E7%89%87%E7%AC%94%E8%AE%B0/FCLK-HCLK-PCLK%E7%9A%84%E5%8C%BA%E5%88%AB.JPG)
* 3c2440的晶振是12M,通过设置PLL来达到提高系统时钟的频率(400MHZ),然后通过分频来给HCLK和PCLK
* PLL : 1.锁定时间 2. PLL寄存器
## PLL启动过程
![PLL启动过程](https://github.com/GalenDeng/Embedded-Linux/blob/master/13.%20%E7%B3%BB%E7%BB%9F%E6%97%B6%E9%92%9F%E5%92%8C%E5%AE%9A%E6%97%B6%E5%99%A8/%E7%B3%BB%E7%BB%9F%E6%97%B6%E9%92%9F%E5%92%8C%E5%AE%9A%E6%97%B6%E5%99%A8%E5%9B%BE%E7%89%87%E7%AC%94%E8%AE%B0/PLL%E5%90%AF%E5%8A%A8%E8%BF%87%E7%A8%8B.JPG)