TimeQuest Timing Analyzer report for DE0_Top
Wed Mar  6 12:22:25 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 29. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 44. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; DE0_Top                                                            ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C16F484C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.64 MHz ; 110.64 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -8.038 ; -808.356        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.320 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -229.431                      ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.038 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 8.659      ;
; -8.012 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 8.631      ;
; -7.909 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 8.519      ;
; -7.713 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 8.338      ;
; -7.687 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 8.310      ;
; -7.660 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 8.271      ;
; -7.584 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.381     ; 8.198      ;
; -7.581 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 8.200      ;
; -7.572 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 8.191      ;
; -7.564 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 8.175      ;
; -7.482 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 8.093      ;
; -7.404 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 8.384      ;
; -7.382 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 7.993      ;
; -7.371 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 7.982      ;
; -7.364 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.030     ; 8.329      ;
; -7.335 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.950      ;
; -7.322 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 7.933      ;
; -7.292 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 7.903      ;
; -7.256 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.879      ;
; -7.254 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 7.865      ;
; -7.247 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.870      ;
; -7.244 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.030     ; 8.209      ;
; -7.239 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.854      ;
; -7.230 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 8.192      ;
; -7.227 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.846      ;
; -7.215 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 7.826      ;
; -7.196 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 7.807      ;
; -7.172 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 7.783      ;
; -7.157 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.772      ;
; -7.146 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 8.112      ;
; -7.142 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 7.763      ;
; -7.079 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 8.063      ;
; -7.070 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.685      ;
; -7.061 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.671      ;
; -7.057 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.672      ;
; -7.046 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.661      ;
; -7.042 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.657      ;
; -7.039 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 8.008      ;
; -7.031 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.646      ;
; -6.999 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.614      ;
; -6.997 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.612      ;
; -6.968 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.583      ;
; -6.967 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.582      ;
; -6.947 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.562      ;
; -6.929 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.544      ;
; -6.919 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 7.888      ;
; -6.918 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.528      ;
; -6.905 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 7.871      ;
; -6.902 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.525      ;
; -6.890 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.505      ;
; -6.871 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.486      ;
; -6.847 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.462      ;
; -6.834 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.449      ;
; -6.829 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 7.450      ;
; -6.821 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 7.791      ;
; -6.817 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 7.442      ;
; -6.807 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.417      ;
; -6.802 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.412      ;
; -6.773 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 7.752      ;
; -6.767 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 7.746      ;
; -6.765 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 7.745      ;
; -6.745 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.364      ;
; -6.736 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.381     ; 7.350      ;
; -6.717 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.336      ;
; -6.706 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.325      ;
; -6.679 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.302      ;
; -6.678 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 7.616      ;
; -6.674 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.293      ;
; -6.644 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.390     ; 7.249      ;
; -6.643 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.262      ;
; -6.639 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.262      ;
; -6.624 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 7.245      ;
; -6.622 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.241      ;
; -6.593 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.381     ; 7.207      ;
; -6.540 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.163      ;
; -6.523 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.390     ; 7.128      ;
; -6.509 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.128      ;
; -6.504 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 7.129      ;
; -6.482 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.381     ; 7.096      ;
; -6.477 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.381     ; 7.091      ;
; -6.468 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.083      ;
; -6.448 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 7.431      ;
; -6.442 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 7.425      ;
; -6.440 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 7.424      ;
; -6.426 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 7.047      ;
; -6.397 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 7.376      ;
; -6.391 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.373     ; 7.013      ;
; -6.384 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 7.321      ;
; -6.358 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 7.293      ;
; -6.354 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.368     ; 6.981      ;
; -6.353 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 7.295      ;
; -6.331 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 7.268      ;
; -6.319 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 6.928      ;
; -6.316 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 7.270      ;
; -6.314 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.368     ; 6.941      ;
; -6.305 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 7.240      ;
; -6.299 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 6.924      ;
; -6.289 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 7.261      ;
; -6.279 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT7                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 7.216      ;
; -6.259 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 7.221      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[15] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.380      ; 0.887      ;
; 0.327 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[14] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.376      ; 0.890      ;
; 0.350 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.376      ; 0.913      ;
; 0.359 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; arm:arm_1|MAE:MAE1|isr                                    ; arm:arm_1|MAE:MAE1|isr                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.923      ;
; 0.359 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.923      ;
; 0.359 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT13                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT14                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 0.594      ;
; 0.362 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.926      ;
; 0.365 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[24]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.929      ;
; 0.366 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.930      ;
; 0.375 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.593      ;
; 0.381 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.599      ;
; 0.382 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[6]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.600      ;
; 0.384 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT0                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.602      ;
; 0.392 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.611      ;
; 0.393 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.611      ;
; 0.394 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.614      ;
; 0.395 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17                    ; arm:arm_1|MAE:MAE1|isr                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.614      ;
; 0.396 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.614      ;
; 0.401 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.619      ;
; 0.402 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.620      ;
; 0.404 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[5]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.622      ;
; 0.405 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.623      ;
; 0.410 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.628      ;
; 0.477 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.696      ;
; 0.479 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.698      ;
; 0.479 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.698      ;
; 0.479 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.697      ;
; 0.480 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.699      ;
; 0.480 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.698      ;
; 0.481 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[6]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.699      ;
; 0.481 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.699      ;
; 0.486 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.704      ;
; 0.488 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.706      ;
; 0.494 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.712      ;
; 0.499 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.718      ;
; 0.501 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.719      ;
; 0.546 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]         ; arm:arm_1|DataPath:DataPath1|RegLd:SPSR0|data[31]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.765      ;
; 0.549 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.767      ;
; 0.552 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.771      ;
; 0.554 ; arm:arm_1|DataPath:DataPath1|RegLd:SPSR0|data[31]         ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.772      ;
; 0.555 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.773      ;
; 0.556 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[5]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.774      ;
; 0.556 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.774      ;
; 0.558 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.777      ;
; 0.583 ; arm:arm_1|MAE:MAE1|isr                                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT2                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.801      ;
; 0.586 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT2                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.804      ;
; 0.596 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_prec           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.210      ; 0.963      ;
; 0.598 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_prec           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.210      ; 0.965      ;
; 0.606 ; arm:arm_1|MAE:MAE1|isr                                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.824      ;
; 0.651 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 1.215      ;
; 0.653 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT5                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.871      ;
; 0.657 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[19] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.025      ; 0.869      ;
; 0.662 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.414      ; 1.233      ;
; 0.692 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.910      ;
; 0.696 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.914      ;
; 0.697 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.915      ;
; 0.698 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.916      ;
; 0.721 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[16] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.103      ; 0.981      ;
; 0.733 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 1.301      ;
; 0.734 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[15] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.376      ; 1.297      ;
; 0.751 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 1.319      ;
; 0.752 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 1.320      ;
; 0.759 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 1.327      ;
; 0.769 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.987      ;
; 0.770 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.411      ; 1.338      ;
; 0.771 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.411      ; 1.339      ;
; 0.773 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 1.341      ;
; 0.794 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[22] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.103      ; 1.054      ;
; 0.796 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]         ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.015      ;
; 0.806 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[18] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.106      ; 1.069      ;
; 0.820 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.038      ;
; 0.832 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10]       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.390      ; 1.409      ;
; 0.835 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[13] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 1.399      ;
; 0.835 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[27]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 1.399      ;
; 0.839 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 1.053      ;
; 0.849 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14]       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.390      ; 1.426      ;
; 0.880 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[21] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.440      ; 1.477      ;
; 0.887 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[1]        ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 1.451      ;
; 0.888 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.066      ; 1.111      ;
; 0.891 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.395      ; 1.443      ;
; 0.908 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.059      ; 1.124      ;
; 0.910 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.411      ; 1.478      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[0]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[11]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[1]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[2]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[3]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[4]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[5]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[6]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[7]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[8]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[27]                                                                                              ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -0.652 ; -0.403 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -0.682 ; -0.428 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -0.652 ; -0.403 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.392 ; 1.138 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.392 ; 1.138 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 1.372 ; 1.118 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.956 ; 8.066 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.488 ; 7.374 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.138 ; 6.953 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.353 ; 7.306 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.579 ; 7.405 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.290 ; 7.131 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.932 ; 7.733 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.956 ; 8.066 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.692 ; 7.573 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.531 ; 7.473 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.526 ; 7.470 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.497 ; 7.376 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.317 ; 7.204 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.528 ; 7.406 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.692 ; 7.573 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 7.405 ; 7.518 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 8.039 ; 8.049 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.845 ; 7.739 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.813 ; 7.727 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.589 ; 7.452 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 8.023 ; 7.990 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 8.039 ; 8.023 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.603 ; 7.524 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 8.001 ; 8.049 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 8.334 ; 8.280 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.949 ; 7.825 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 8.334 ; 8.234 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.999 ; 7.786 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 8.021 ; 7.848 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 8.235 ; 8.172 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 8.208 ; 8.153 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 8.153 ; 8.280 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 6.235 ; 6.086 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 6.497 ; 6.392 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 6.235 ; 6.086 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 6.504 ; 6.494 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 6.649 ; 6.528 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 6.460 ; 6.266 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 6.990 ; 6.822 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.002 ; 7.153 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 6.728 ; 6.585 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.859 ; 6.756 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.861 ; 6.771 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.891 ; 6.740 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.728 ; 6.585 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.856 ; 6.750 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.087 ; 6.937 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.768 ; 6.913 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.003 ; 6.887 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.244 ; 7.107 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.216 ; 7.098 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.003 ; 6.887 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.356 ; 7.276 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.443 ; 7.309 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.035 ; 6.910 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.286 ; 7.380 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.084 ; 6.980 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.084 ; 6.980 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.462 ; 7.347 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.140 ; 7.057 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.152 ; 7.001 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.529 ; 7.307 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.423 ; 7.288 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.287 ; 7.429 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.457 ; 5.815 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.794 ; 3.918 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 5.708 ; 5.661 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 7.140 ; 7.807 ;       ;
; SW[0]      ; HEX0[1]     ; 6.825 ;       ;       ; 7.275 ;
; SW[0]      ; HEX0[2]     ; 7.622 ;       ;       ; 8.117 ;
; SW[0]      ; HEX0[3]     ; 7.628 ;       ;       ; 8.061 ;
; SW[0]      ; HEX0[4]     ;       ; 7.221 ; 7.869 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 7.076 ; 7.735 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 7.238 ; 7.665 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 6.488 ; 7.176 ;       ;
; SW[0]      ; HEX1[1]     ; 6.642 ;       ;       ; 7.068 ;
; SW[0]      ; HEX1[2]     ; 6.859 ;       ;       ; 7.268 ;
; SW[0]      ; HEX1[3]     ; 6.682 ;       ;       ; 7.104 ;
; SW[0]      ; HEX1[4]     ;       ; 6.483 ; 7.171 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.899 ; 7.593 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.875 ; 7.297 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 7.340 ; 8.004 ;       ;
; SW[0]      ; HEX2[1]     ; 7.455 ;       ;       ; 7.880 ;
; SW[0]      ; HEX2[2]     ; 7.224 ;       ;       ; 7.652 ;
; SW[0]      ; HEX2[3]     ; 7.419 ;       ;       ; 7.850 ;
; SW[0]      ; HEX2[4]     ;       ; 7.326 ; 7.969 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 7.128 ; 7.777 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 7.439 ; 7.851 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 7.351 ; 8.013 ;       ;
; SW[0]      ; HEX3[1]     ; 7.871 ;       ;       ; 8.347 ;
; SW[0]      ; HEX3[2]     ; 7.529 ;       ;       ; 7.968 ;
; SW[0]      ; HEX3[3]     ; 7.545 ;       ;       ; 7.985 ;
; SW[0]      ; HEX3[4]     ;       ; 7.593 ; 8.327 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 7.576 ; 8.294 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 7.728 ; 8.147 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.358 ; 5.703 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.755 ; 3.881 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 5.668 ; 5.623 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 6.950 ; 7.605 ;       ;
; SW[0]      ; HEX0[1]     ; 6.629 ;       ;       ; 7.043 ;
; SW[0]      ; HEX0[2]     ; 7.394 ;       ;       ; 7.852 ;
; SW[0]      ; HEX0[3]     ; 7.426 ;       ;       ; 7.845 ;
; SW[0]      ; HEX0[4]     ;       ; 7.031 ; 7.666 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.891 ; 7.536 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 6.991 ; 7.385 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 6.324 ; 6.999 ;       ;
; SW[0]      ; HEX1[1]     ; 6.478 ;       ;       ; 6.891 ;
; SW[0]      ; HEX1[2]     ; 6.686 ;       ;       ; 7.083 ;
; SW[0]      ; HEX1[3]     ; 6.518 ;       ;       ; 6.926 ;
; SW[0]      ; HEX1[4]     ;       ; 6.319 ; 6.996 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.720 ; 7.400 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.703 ; 7.111 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 7.144 ; 7.795 ;       ;
; SW[0]      ; HEX2[1]     ; 7.260 ;       ;       ; 7.671 ;
; SW[0]      ; HEX2[2]     ; 7.038 ;       ;       ; 7.453 ;
; SW[0]      ; HEX2[3]     ; 7.222 ;       ;       ; 7.641 ;
; SW[0]      ; HEX2[4]     ;       ; 7.128 ; 7.761 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 6.942 ; 7.578 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 7.242 ; 7.642 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 7.129 ; 7.783 ;       ;
; SW[0]      ; HEX3[1]     ; 7.632 ;       ;       ; 8.074 ;
; SW[0]      ; HEX3[2]     ; 7.306 ;       ;       ; 7.710 ;
; SW[0]      ; HEX3[3]     ; 7.321 ;       ;       ; 7.726 ;
; SW[0]      ; HEX3[4]     ;       ; 7.322 ; 8.054 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 7.305 ; 8.022 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 7.457 ; 7.850 ;       ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 123.41 MHz ; 123.41 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -7.103 ; -704.936       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.306 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -229.478                     ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.103 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 7.761      ;
; -7.069 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 7.729      ;
; -6.935 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 7.586      ;
; -6.793 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 7.455      ;
; -6.759 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 7.423      ;
; -6.716 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 7.367      ;
; -6.687 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 7.345      ;
; -6.654 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 7.312      ;
; -6.625 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 7.280      ;
; -6.622 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 7.273      ;
; -6.555 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 7.206      ;
; -6.536 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 7.187      ;
; -6.470 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 7.455      ;
; -6.464 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 7.437      ;
; -6.447 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 7.098      ;
; -6.424 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 7.075      ;
; -6.406 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 7.061      ;
; -6.378 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 7.029      ;
; -6.377 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 7.039      ;
; -6.368 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 7.019      ;
; -6.355 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 7.017      ;
; -6.348 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 7.006      ;
; -6.339 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 7.309      ;
; -6.336 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 6.987      ;
; -6.323 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 7.296      ;
; -6.318 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.978      ;
; -6.312 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.967      ;
; -6.295 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 6.946      ;
; -6.288 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 6.939      ;
; -6.256 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.911      ;
; -6.237 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 7.211      ;
; -6.226 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.881      ;
; -6.209 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.864      ;
; -6.208 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.863      ;
; -6.177 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 6.828      ;
; -6.160 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.815      ;
; -6.160 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 7.149      ;
; -6.158 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.813      ;
; -6.157 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.812      ;
; -6.154 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 7.131      ;
; -6.137 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.792      ;
; -6.114 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.769      ;
; -6.109 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.764      ;
; -6.069 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.724      ;
; -6.068 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.723      ;
; -6.049 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.711      ;
; -6.043 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.698      ;
; -6.041 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 6.692      ;
; -6.029 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 7.003      ;
; -6.026 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.681      ;
; -6.024 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 7.001      ;
; -6.008 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.672      ;
; -6.003 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.663      ;
; -5.985 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.640      ;
; -5.978 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.633      ;
; -5.962 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 6.613      ;
; -5.947 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.931      ;
; -5.941 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.344     ; 6.592      ;
; -5.927 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 6.905      ;
; -5.921 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.905      ;
; -5.920 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.905      ;
; -5.909 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 6.568      ;
; -5.903 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.565      ;
; -5.899 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 6.558      ;
; -5.867 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.522      ;
; -5.865 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 6.813      ;
; -5.861 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.523      ;
; -5.861 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 6.520      ;
; -5.858 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 6.517      ;
; -5.848 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 6.507      ;
; -5.837 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.497      ;
; -5.826 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.349     ; 6.472      ;
; -5.799 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 6.458      ;
; -5.750 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.412      ;
; -5.733 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 6.392      ;
; -5.731 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.349     ; 6.377      ;
; -5.731 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.386      ;
; -5.699 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.359      ;
; -5.693 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.357      ;
; -5.677 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.332      ;
; -5.652 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.307      ;
; -5.637 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 6.625      ;
; -5.631 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.286      ;
; -5.614 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.334     ; 6.275      ;
; -5.611 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 6.599      ;
; -5.610 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.599      ;
; -5.598 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 6.540      ;
; -5.596 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.580      ;
; -5.593 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.329     ; 6.259      ;
; -5.564 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 6.508      ;
; -5.562 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.329     ; 6.228      ;
; -5.557 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 6.520      ;
; -5.555 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 6.507      ;
; -5.552 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 6.494      ;
; -5.546 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 6.526      ;
; -5.527 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.191      ;
; -5.519 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT7                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 6.461      ;
; -5.518 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 6.462      ;
; -5.516 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 6.166      ;
; -5.489 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 6.459      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.306 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[15] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.341      ; 0.816      ;
; 0.312 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; arm:arm_1|MAE:MAE1|isr                                    ; arm:arm_1|MAE:MAE1|isr                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.323 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[14] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.337      ; 0.829      ;
; 0.327 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT13                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT14                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.539      ;
; 0.338 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.845      ;
; 0.338 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.845      ;
; 0.339 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.337      ; 0.845      ;
; 0.340 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.847      ;
; 0.341 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT0                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.539      ;
; 0.343 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.850      ;
; 0.343 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[24]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.850      ;
; 0.345 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[6]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.545      ;
; 0.356 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.555      ;
; 0.356 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.557      ;
; 0.358 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17                    ; arm:arm_1|MAE:MAE1|isr                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.556      ;
; 0.359 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.557      ;
; 0.362 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.561      ;
; 0.364 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.563      ;
; 0.365 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.564      ;
; 0.366 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[5]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.565      ;
; 0.373 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.571      ;
; 0.430 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.629      ;
; 0.431 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.630      ;
; 0.432 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[6]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.631      ;
; 0.434 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.632      ;
; 0.436 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.635      ;
; 0.440 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.639      ;
; 0.442 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.641      ;
; 0.450 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.649      ;
; 0.451 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.650      ;
; 0.492 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]         ; arm:arm_1|DataPath:DataPath1|RegLd:SPSR0|data[31]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.690      ;
; 0.496 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.696      ;
; 0.498 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.696      ;
; 0.499 ; arm:arm_1|DataPath:DataPath1|RegLd:SPSR0|data[31]         ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.697      ;
; 0.499 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[5]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.698      ;
; 0.501 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.515 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_prec           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.193      ; 0.852      ;
; 0.516 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_prec           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.193      ; 0.853      ;
; 0.523 ; arm:arm_1|MAE:MAE1|isr                                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT2                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.721      ;
; 0.526 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT2                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.724      ;
; 0.541 ; arm:arm_1|MAE:MAE1|isr                                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.739      ;
; 0.581 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT5                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.779      ;
; 0.598 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 1.119      ;
; 0.607 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 1.114      ;
; 0.615 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[19] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.016      ; 0.800      ;
; 0.629 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.828      ;
; 0.634 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.833      ;
; 0.635 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.834      ;
; 0.636 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.835      ;
; 0.645 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[16] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.094      ; 0.883      ;
; 0.680 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 1.191      ;
; 0.686 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[15] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.337      ; 1.192      ;
; 0.696 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.374      ; 1.214      ;
; 0.697 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.374      ; 1.215      ;
; 0.698 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 1.209      ;
; 0.698 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 1.209      ;
; 0.703 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.902      ;
; 0.705 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 1.216      ;
; 0.710 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[22] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.094      ; 0.948      ;
; 0.717 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 1.228      ;
; 0.722 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]         ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.920      ;
; 0.723 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[18] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.963      ;
; 0.751 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.950      ;
; 0.756 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[27]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.340      ; 1.265      ;
; 0.768 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.051      ; 0.963      ;
; 0.779 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10]       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.349      ; 1.297      ;
; 0.782 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[13] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.337      ; 1.288      ;
; 0.790 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14]       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.349      ; 1.308      ;
; 0.802 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[15] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 1.330      ;
; 0.808 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[21] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 1.351      ;
; 0.814 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.358      ; 1.316      ;
; 0.819 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[1]        ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 1.326      ;
; 0.821 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.023      ;
; 0.825 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.374      ; 1.343      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[0]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[11]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[1]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[2]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[3]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[4]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[5]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[6]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[7]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[8]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[27]                                                                                              ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -0.566 ; -0.331 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -0.599 ; -0.354 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -0.566 ; -0.331 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.227 ; 0.974 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.227 ; 0.974 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 1.207 ; 0.954 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.424 ; 7.559 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.003 ; 6.842 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 6.692 ; 6.482 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 6.897 ; 6.772 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.093 ; 6.892 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 6.841 ; 6.632 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.424 ; 7.201 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.344 ; 7.559 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.207 ; 7.049 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.047 ; 6.951 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.048 ; 6.945 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.019 ; 6.870 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.868 ; 6.715 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.046 ; 6.924 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.207 ; 7.032 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.888 ; 7.049 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.545 ; 7.540 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.354 ; 7.215 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.326 ; 7.170 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.106 ; 6.947 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.514 ; 7.406 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.545 ; 7.435 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.152 ; 6.985 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.394 ; 7.540 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.774 ; 7.714 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.408 ; 7.245 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.774 ; 7.608 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.470 ; 7.257 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.480 ; 7.276 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.724 ; 7.561 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.700 ; 7.542 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.529 ; 7.714 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 5.903 ; 5.707 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 6.135 ; 5.972 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 5.903 ; 5.707 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 6.141 ; 6.058 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 6.282 ; 6.096 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 6.107 ; 5.847 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 6.601 ; 6.395 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 6.509 ; 6.755 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 6.351 ; 6.194 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.467 ; 6.334 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.468 ; 6.335 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.506 ; 6.332 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.363 ; 6.194 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.468 ; 6.333 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 6.689 ; 6.491 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.351 ; 6.534 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 6.610 ; 6.435 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.829 ; 6.679 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.805 ; 6.634 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 6.610 ; 6.435 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.924 ; 6.791 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.956 ; 6.825 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.635 ; 6.459 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 6.781 ; 6.950 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 6.699 ; 6.549 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.699 ; 6.549 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.055 ; 6.879 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 6.761 ; 6.578 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 6.769 ; 6.579 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.063 ; 6.851 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.012 ; 6.832 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 6.818 ; 7.018 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.095 ; 5.394 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.725 ; 3.829 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 5.635 ; 5.569 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 6.565 ; 7.205 ;       ;
; SW[0]      ; HEX0[1]     ; 6.309 ;       ;       ; 6.680 ;
; SW[0]      ; HEX0[2]     ; 7.056 ;       ;       ; 7.407 ;
; SW[0]      ; HEX0[3]     ; 7.074 ;       ;       ; 7.370 ;
; SW[0]      ; HEX0[4]     ;       ; 6.620 ; 7.270 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.520 ; 7.147 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 6.704 ; 7.020 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 5.985 ; 6.632 ;       ;
; SW[0]      ; HEX1[1]     ; 6.155 ;       ;       ; 6.503 ;
; SW[0]      ; HEX1[2]     ; 6.353 ;       ;       ; 6.687 ;
; SW[0]      ; HEX1[3]     ; 6.197 ;       ;       ; 6.540 ;
; SW[0]      ; HEX1[4]     ;       ; 5.986 ; 6.635 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.343 ; 7.018 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.378 ; 6.705 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 6.779 ; 7.397 ;       ;
; SW[0]      ; HEX2[1]     ; 6.903 ;       ;       ; 7.229 ;
; SW[0]      ; HEX2[2]     ; 6.693 ;       ;       ; 7.016 ;
; SW[0]      ; HEX2[3]     ; 6.868 ;       ;       ; 7.206 ;
; SW[0]      ; HEX2[4]     ;       ; 6.734 ; 7.360 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 6.551 ; 7.191 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 6.891 ; 7.186 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 6.745 ; 7.392 ;       ;
; SW[0]      ; HEX3[1]     ; 7.280 ;       ;       ; 7.643 ;
; SW[0]      ; HEX3[2]     ; 6.971 ;       ;       ; 7.305 ;
; SW[0]      ; HEX3[3]     ; 6.979 ;       ;       ; 7.327 ;
; SW[0]      ; HEX3[4]     ;       ; 6.969 ; 7.687 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 6.951 ; 7.659 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 7.148 ; 7.453 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.011 ; 5.300 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.692 ; 3.797 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 5.601 ; 5.536 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 6.401 ; 7.030 ;       ;
; SW[0]      ; HEX0[1]     ; 6.136 ;       ;       ; 6.481 ;
; SW[0]      ; HEX0[2]     ; 6.853 ;       ;       ; 7.179 ;
; SW[0]      ; HEX0[3]     ; 6.897 ;       ;       ; 7.184 ;
; SW[0]      ; HEX0[4]     ;       ; 6.455 ; 7.095 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.359 ; 6.975 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 6.485 ; 6.776 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 5.844 ; 6.480 ;       ;
; SW[0]      ; HEX1[1]     ; 6.013 ;       ;       ; 6.350 ;
; SW[0]      ; HEX1[2]     ; 6.205 ;       ;       ; 6.529 ;
; SW[0]      ; HEX1[3]     ; 6.055 ;       ;       ; 6.387 ;
; SW[0]      ; HEX1[4]     ;       ; 5.844 ; 6.483 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.188 ; 6.852 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.229 ; 6.546 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 6.607 ; 7.215 ;       ;
; SW[0]      ; HEX2[1]     ; 6.733 ;       ;       ; 7.050 ;
; SW[0]      ; HEX2[2]     ; 6.531 ;       ;       ; 6.845 ;
; SW[0]      ; HEX2[3]     ; 6.697 ;       ;       ; 7.025 ;
; SW[0]      ; HEX2[4]     ;       ; 6.563 ; 7.180 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 6.390 ; 7.018 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 6.719 ; 7.006 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 6.558 ; 7.191 ;       ;
; SW[0]      ; HEX3[1]     ; 7.068 ;       ;       ; 7.405 ;
; SW[0]      ; HEX3[2]     ; 6.773 ;       ;       ; 7.082 ;
; SW[0]      ; HEX3[3]     ; 6.781 ;       ;       ; 7.103 ;
; SW[0]      ; HEX3[4]     ;       ; 6.735 ; 7.446 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 6.719 ; 7.418 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 6.908 ; 7.193 ;       ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -4.001 ; -346.978       ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.166 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -278.751                     ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.001 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.768      ;
; -4.001 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 4.769      ;
; -3.868 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.630      ;
; -3.857 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.218     ; 4.626      ;
; -3.857 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 4.627      ;
; -3.725 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.487      ;
; -3.724 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.491      ;
; -3.724 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.488      ;
; -3.709 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.476      ;
; -3.685 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.447      ;
; -3.644 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.406      ;
; -3.615 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 4.567      ;
; -3.614 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 4.578      ;
; -3.610 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.372      ;
; -3.581 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.345      ;
; -3.580 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.218     ; 4.349      ;
; -3.577 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.339      ;
; -3.565 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.218     ; 4.334      ;
; -3.546 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 4.498      ;
; -3.545 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.307      ;
; -3.541 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.305      ;
; -3.540 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.302      ;
; -3.520 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 4.472      ;
; -3.516 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.283      ;
; -3.503 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.265      ;
; -3.500 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.264      ;
; -3.493 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 4.445      ;
; -3.483 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.245      ;
; -3.471 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 4.425      ;
; -3.470 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 4.436      ;
; -3.466 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.230      ;
; -3.465 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.227      ;
; -3.464 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 4.232      ;
; -3.463 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.225      ;
; -3.433 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.197      ;
; -3.420 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 4.185      ;
; -3.402 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 4.356      ;
; -3.401 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.165      ;
; -3.396 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.160      ;
; -3.389 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.151      ;
; -3.380 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 4.145      ;
; -3.376 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 4.330      ;
; -3.375 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 4.140      ;
; -3.373 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 4.138      ;
; -3.372 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.218     ; 4.141      ;
; -3.359 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.123      ;
; -3.350 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 4.115      ;
; -3.349 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 4.303      ;
; -3.345 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 4.110      ;
; -3.339 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.103      ;
; -3.321 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.085      ;
; -3.320 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.082      ;
; -3.320 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 4.090      ;
; -3.319 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.083      ;
; -3.313 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 4.266      ;
; -3.313 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 4.267      ;
; -3.307 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT7                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 4.260      ;
; -3.307 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT7                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 4.261      ;
; -3.281 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 4.049      ;
; -3.277 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 4.238      ;
; -3.276 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.043      ;
; -3.276 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 4.229      ;
; -3.276 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 4.230      ;
; -3.272 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 4.037      ;
; -3.264 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 4.225      ;
; -3.263 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 4.227      ;
; -3.252 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.014      ;
; -3.248 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.010      ;
; -3.245 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.009      ;
; -3.236 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.003      ;
; -3.231 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 3.998      ;
; -3.229 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 3.996      ;
; -3.206 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 3.973      ;
; -3.206 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT9                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 4.159      ;
; -3.206 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT9                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 4.160      ;
; -3.201 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 3.968      ;
; -3.200 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 4.140      ;
; -3.180 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 4.128      ;
; -3.179 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.228     ; 3.938      ;
; -3.176 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 3.940      ;
; -3.175 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.218     ; 3.944      ;
; -3.174 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT7                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 4.122      ;
; -3.173 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.218     ; 3.942      ;
; -3.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 4.091      ;
; -3.142 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 3.910      ;
; -3.137 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 3.907      ;
; -3.133 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 4.096      ;
; -3.128 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 3.895      ;
; -3.120 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 4.083      ;
; -3.119 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 4.085      ;
; -3.115 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.218     ; 3.884      ;
; -3.108 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 3.872      ;
; -3.104 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.228     ; 3.863      ;
; -3.104 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 3.868      ;
; -3.077 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 4.026      ;
; -3.077 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 4.027      ;
; -3.073 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT9                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 4.021      ;
; -3.056 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 4.017      ;
; -3.056 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 3.998      ;
; -3.049 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 3.814      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[14] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.218      ; 0.488      ;
; 0.170 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.493      ;
; 0.170 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.493      ;
; 0.171 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.494      ;
; 0.173 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[24]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.496      ;
; 0.173 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[15] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.497      ;
; 0.174 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.218      ; 0.496      ;
; 0.174 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.497      ;
; 0.187 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT13                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT14                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.314      ;
; 0.188 ; arm:arm_1|MAE:MAE1|isr                                    ; arm:arm_1|MAE:MAE1|isr                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.314      ;
; 0.197 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.317      ;
; 0.199 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.318      ;
; 0.200 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[6]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.320      ;
; 0.204 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT0                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17                    ; arm:arm_1|MAE:MAE1|isr                                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.325      ;
; 0.207 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.326      ;
; 0.207 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.327      ;
; 0.209 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.329      ;
; 0.213 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[5]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.333      ;
; 0.217 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.336      ;
; 0.252 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[6]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.375      ;
; 0.258 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.377      ;
; 0.261 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.380      ;
; 0.263 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.383      ;
; 0.266 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.387      ;
; 0.281 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.400      ;
; 0.285 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]         ; arm:arm_1|DataPath:DataPath1|RegLd:SPSR0|data[31]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.404      ;
; 0.294 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; arm:arm_1|DataPath:DataPath1|RegLd:SPSR0|data[31]         ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.416      ;
; 0.298 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[5]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.419      ;
; 0.312 ; arm:arm_1|MAE:MAE1|isr                                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT2                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.431      ;
; 0.314 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT2                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.433      ;
; 0.324 ; arm:arm_1|MAE:MAE1|isr                                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.443      ;
; 0.330 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_prec           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.125      ; 0.539      ;
; 0.331 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_prec           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.125      ; 0.540      ;
; 0.337 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[19] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.031      ; 0.472      ;
; 0.339 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.662      ;
; 0.342 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT5                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.461      ;
; 0.344 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.225      ; 0.653      ;
; 0.362 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.482      ;
; 0.365 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.484      ;
; 0.366 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.485      ;
; 0.368 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.487      ;
; 0.381 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[16] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.522      ;
; 0.386 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[15] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.218      ; 0.708      ;
; 0.394 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.513      ;
; 0.409 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.734      ;
; 0.418 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.743      ;
; 0.419 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.744      ;
; 0.421 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]         ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.540      ;
; 0.422 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[22] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.057      ; 0.563      ;
; 0.423 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.748      ;
; 0.425 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.224      ; 0.733      ;
; 0.428 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[18] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.059      ; 0.571      ;
; 0.428 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.753      ;
; 0.428 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.224      ; 0.736      ;
; 0.433 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.552      ;
; 0.437 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10]       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.767      ;
; 0.440 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.556      ;
; 0.442 ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[27]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.217      ; 0.763      ;
; 0.446 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14]       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.776      ;
; 0.448 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[13] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.218      ; 0.770      ;
; 0.472 ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.595      ;
; 0.475 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[1]        ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.218      ; 0.797      ;
; 0.477 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[23] ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27]                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.791      ;
; 0.477 ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[18] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.630      ;
; 0.478 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT10                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT13                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.605      ;
; 0.481 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.599      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[0]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[11]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[1]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[2]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[3]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[4]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[5]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[6]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[7]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[8]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[27]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[28]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[29]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[30]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[31]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[5]                                                                                               ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -0.445 ; 0.142 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -0.470 ; 0.118 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -0.445 ; 0.142 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.850 ; 0.292 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.850 ; 0.292 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 0.830 ; 0.272 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.757 ; 4.701 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.411 ; 4.407 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.201 ; 4.161 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.360 ; 4.397 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.461 ; 4.418 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.305 ; 4.224 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.654 ; 4.681 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.757 ; 4.701 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.578 ; 4.562 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.502 ; 4.496 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.496 ; 4.489 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.469 ; 4.440 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.378 ; 4.345 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.501 ; 4.377 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.578 ; 4.562 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.466 ; 4.488 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.816 ; 4.860 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.671 ; 4.705 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.666 ; 4.688 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.520 ; 4.394 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.773 ; 4.828 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.713 ; 4.860 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.468 ; 4.547 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.816 ; 4.772 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.932 ; 4.960 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.742 ; 4.712 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.932 ; 4.960 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.758 ; 4.655 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.767 ; 4.729 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.860 ; 4.916 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.852 ; 4.901 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.890 ; 4.883 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 3.661 ; 3.652 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 3.822 ; 3.829 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 3.661 ; 3.652 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 3.857 ; 3.921 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 3.909 ; 3.923 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 3.811 ; 3.764 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.098 ; 4.144 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.198 ; 4.164 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 3.938 ; 3.891 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.008 ; 3.979 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.010 ; 4.069 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.014 ; 3.971 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 3.938 ; 3.891 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.008 ; 3.976 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.127 ; 4.095 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.006 ; 4.045 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.092 ; 4.080 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.237 ; 4.254 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.231 ; 4.237 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.092 ; 4.080 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.301 ; 4.329 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.432 ; 4.361 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.119 ; 4.104 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.319 ; 4.300 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.178 ; 4.171 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.178 ; 4.171 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.367 ; 4.392 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.194 ; 4.276 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.205 ; 4.192 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.455 ; 4.362 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.340 ; 4.348 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.331 ; 4.330 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 3.268 ; 3.919 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 2.288 ; 2.809 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 3.766 ; 4.105 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 4.262 ; 5.064 ;       ;
; SW[0]      ; HEX0[1]     ; 4.011 ;       ;       ; 4.787 ;
; SW[0]      ; HEX0[2]     ; 4.506 ;       ;       ; 5.330 ;
; SW[0]      ; HEX0[3]     ; 4.482 ;       ;       ; 5.280 ;
; SW[0]      ; HEX0[4]     ;       ; 4.310 ; 5.102 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 4.246 ; 5.042 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 4.246 ; 5.025 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 3.860 ; 4.719 ;       ;
; SW[0]      ; HEX1[1]     ; 3.934 ;       ;       ; 4.677 ;
; SW[0]      ; HEX1[2]     ; 4.040 ;       ;       ; 4.789 ;
; SW[0]      ; HEX1[3]     ; 3.954 ;       ;       ; 4.700 ;
; SW[0]      ; HEX1[4]     ;       ; 3.861 ; 4.716 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 4.106 ; 4.941 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 4.062 ; 4.818 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 4.414 ; 5.193 ;       ;
; SW[0]      ; HEX2[1]     ; 4.410 ;       ;       ; 5.200 ;
; SW[0]      ; HEX2[2]     ; 4.253 ;       ;       ; 5.028 ;
; SW[0]      ; HEX2[3]     ; 4.378 ;       ;       ; 5.177 ;
; SW[0]      ; HEX2[4]     ;       ; 4.400 ; 5.192 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 4.255 ; 5.069 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 4.370 ; 5.154 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 4.381 ; 5.227 ;       ;
; SW[0]      ; HEX3[1]     ; 4.611 ;       ;       ; 5.465 ;
; SW[0]      ; HEX3[2]     ; 4.428 ;       ;       ; 5.234 ;
; SW[0]      ; HEX3[3]     ; 4.439 ;       ;       ; 5.252 ;
; SW[0]      ; HEX3[4]     ;       ; 4.532 ; 5.366 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 4.518 ; 5.356 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 4.510 ; 5.327 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 3.209 ; 3.853 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 2.265 ; 2.787 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 3.743 ; 4.082 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 4.150 ; 4.945 ;       ;
; SW[0]      ; HEX0[1]     ; 3.899 ;       ;       ; 4.653 ;
; SW[0]      ; HEX0[2]     ; 4.373 ;       ;       ; 5.174 ;
; SW[0]      ; HEX0[3]     ; 4.364 ;       ;       ; 5.152 ;
; SW[0]      ; HEX0[4]     ;       ; 4.195 ; 4.983 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 4.133 ; 4.926 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 4.104 ; 4.859 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 3.763 ; 4.615 ;       ;
; SW[0]      ; HEX1[1]     ; 3.838 ;       ;       ; 4.573 ;
; SW[0]      ; HEX1[2]     ; 3.940 ;       ;       ; 4.680 ;
; SW[0]      ; HEX1[3]     ; 3.858 ;       ;       ; 4.595 ;
; SW[0]      ; HEX1[4]     ;       ; 3.765 ; 4.612 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 3.999 ; 4.828 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 3.963 ; 4.709 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 4.295 ; 5.071 ;       ;
; SW[0]      ; HEX2[1]     ; 4.295 ;       ;       ; 5.075 ;
; SW[0]      ; HEX2[2]     ; 4.145 ;       ;       ; 4.910 ;
; SW[0]      ; HEX2[3]     ; 4.265 ;       ;       ; 5.051 ;
; SW[0]      ; HEX2[4]     ;       ; 4.282 ; 5.068 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 4.144 ; 4.953 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 4.257 ; 5.031 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 4.250 ; 5.089 ;       ;
; SW[0]      ; HEX3[1]     ; 4.475 ;       ;       ; 5.304 ;
; SW[0]      ; HEX3[2]     ; 4.301 ;       ;       ; 5.084 ;
; SW[0]      ; HEX3[3]     ; 4.311 ;       ;       ; 5.101 ;
; SW[0]      ; HEX3[4]     ;       ; 4.372 ; 5.206 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 4.359 ; 5.195 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 4.356 ; 5.152 ;       ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.038   ; 0.166 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -8.038   ; 0.166 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -808.356 ; 0.0   ; 0.0      ; 0.0     ; -278.751            ;
;  CLOCK_50        ; -808.356 ; 0.000 ; N/A      ; N/A     ; -278.751            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -0.445 ; 0.142 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -0.470 ; 0.118 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -0.445 ; 0.142 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.392 ; 1.138 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.392 ; 1.138 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 1.372 ; 1.118 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.956 ; 8.066 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.488 ; 7.374 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.138 ; 6.953 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.353 ; 7.306 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.579 ; 7.405 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.290 ; 7.131 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.932 ; 7.733 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.956 ; 8.066 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.692 ; 7.573 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.531 ; 7.473 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.526 ; 7.470 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.497 ; 7.376 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.317 ; 7.204 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.528 ; 7.406 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.692 ; 7.573 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 7.405 ; 7.518 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 8.039 ; 8.049 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.845 ; 7.739 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.813 ; 7.727 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.589 ; 7.452 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 8.023 ; 7.990 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 8.039 ; 8.023 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.603 ; 7.524 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 8.001 ; 8.049 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 8.334 ; 8.280 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.949 ; 7.825 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 8.334 ; 8.234 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.999 ; 7.786 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 8.021 ; 7.848 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 8.235 ; 8.172 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 8.208 ; 8.153 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 8.153 ; 8.280 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 3.661 ; 3.652 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 3.822 ; 3.829 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 3.661 ; 3.652 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 3.857 ; 3.921 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 3.909 ; 3.923 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 3.811 ; 3.764 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.098 ; 4.144 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.198 ; 4.164 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 3.938 ; 3.891 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.008 ; 3.979 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.010 ; 4.069 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.014 ; 3.971 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 3.938 ; 3.891 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.008 ; 3.976 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.127 ; 4.095 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.006 ; 4.045 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.092 ; 4.080 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.237 ; 4.254 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.231 ; 4.237 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.092 ; 4.080 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.301 ; 4.329 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.432 ; 4.361 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.119 ; 4.104 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.319 ; 4.300 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.178 ; 4.171 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.178 ; 4.171 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.367 ; 4.392 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.194 ; 4.276 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.205 ; 4.192 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.455 ; 4.362 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.340 ; 4.348 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.331 ; 4.330 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.457 ; 5.815 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.794 ; 3.918 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 5.708 ; 5.661 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 7.140 ; 7.807 ;       ;
; SW[0]      ; HEX0[1]     ; 6.825 ;       ;       ; 7.275 ;
; SW[0]      ; HEX0[2]     ; 7.622 ;       ;       ; 8.117 ;
; SW[0]      ; HEX0[3]     ; 7.628 ;       ;       ; 8.061 ;
; SW[0]      ; HEX0[4]     ;       ; 7.221 ; 7.869 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 7.076 ; 7.735 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 7.238 ; 7.665 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 6.488 ; 7.176 ;       ;
; SW[0]      ; HEX1[1]     ; 6.642 ;       ;       ; 7.068 ;
; SW[0]      ; HEX1[2]     ; 6.859 ;       ;       ; 7.268 ;
; SW[0]      ; HEX1[3]     ; 6.682 ;       ;       ; 7.104 ;
; SW[0]      ; HEX1[4]     ;       ; 6.483 ; 7.171 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.899 ; 7.593 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.875 ; 7.297 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 7.340 ; 8.004 ;       ;
; SW[0]      ; HEX2[1]     ; 7.455 ;       ;       ; 7.880 ;
; SW[0]      ; HEX2[2]     ; 7.224 ;       ;       ; 7.652 ;
; SW[0]      ; HEX2[3]     ; 7.419 ;       ;       ; 7.850 ;
; SW[0]      ; HEX2[4]     ;       ; 7.326 ; 7.969 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 7.128 ; 7.777 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 7.439 ; 7.851 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 7.351 ; 8.013 ;       ;
; SW[0]      ; HEX3[1]     ; 7.871 ;       ;       ; 8.347 ;
; SW[0]      ; HEX3[2]     ; 7.529 ;       ;       ; 7.968 ;
; SW[0]      ; HEX3[3]     ; 7.545 ;       ;       ; 7.985 ;
; SW[0]      ; HEX3[4]     ;       ; 7.593 ; 8.327 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 7.576 ; 8.294 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 7.728 ; 8.147 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 3.209 ; 3.853 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 2.265 ; 2.787 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 3.743 ; 4.082 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 4.150 ; 4.945 ;       ;
; SW[0]      ; HEX0[1]     ; 3.899 ;       ;       ; 4.653 ;
; SW[0]      ; HEX0[2]     ; 4.373 ;       ;       ; 5.174 ;
; SW[0]      ; HEX0[3]     ; 4.364 ;       ;       ; 5.152 ;
; SW[0]      ; HEX0[4]     ;       ; 4.195 ; 4.983 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 4.133 ; 4.926 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 4.104 ; 4.859 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 3.763 ; 4.615 ;       ;
; SW[0]      ; HEX1[1]     ; 3.838 ;       ;       ; 4.573 ;
; SW[0]      ; HEX1[2]     ; 3.940 ;       ;       ; 4.680 ;
; SW[0]      ; HEX1[3]     ; 3.858 ;       ;       ; 4.595 ;
; SW[0]      ; HEX1[4]     ;       ; 3.765 ; 4.612 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 3.999 ; 4.828 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 3.963 ; 4.709 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 4.295 ; 5.071 ;       ;
; SW[0]      ; HEX2[1]     ; 4.295 ;       ;       ; 5.075 ;
; SW[0]      ; HEX2[2]     ; 4.145 ;       ;       ; 4.910 ;
; SW[0]      ; HEX2[3]     ; 4.265 ;       ;       ; 5.051 ;
; SW[0]      ; HEX2[4]     ;       ; 4.282 ; 5.068 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 4.144 ; 4.953 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 4.257 ; 5.031 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 4.250 ; 5.089 ;       ;
; SW[0]      ; HEX3[1]     ; 4.475 ;       ;       ; 5.304 ;
; SW[0]      ; HEX3[2]     ; 4.301 ;       ;       ; 5.084 ;
; SW[0]      ; HEX3[3]     ; 4.311 ;       ;       ; 5.101 ;
; SW[0]      ; HEX3[4]     ;       ; 4.372 ; 5.206 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 4.359 ; 5.195 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 4.356 ; 5.152 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.065 V            ; 0.234 V                              ; 0.088 V                              ; 2.93e-10 s                  ; 3.06e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.065 V           ; 0.234 V                             ; 0.088 V                             ; 2.93e-10 s                 ; 3.06e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 23842    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 23842    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 232   ; 232  ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 143   ; 143  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Mar  6 12:22:20 2019
Info: Command: quartus_sta DE0_Top -c DE0_Top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE0_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.038
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.038      -808.356 CLOCK_50 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.320         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -229.431 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.103
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.103      -704.936 CLOCK_50 
Info (332146): Worst-case hold slack is 0.306
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.306         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -229.478 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.001
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.001      -346.978 CLOCK_50 
Info (332146): Worst-case hold slack is 0.166
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.166         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -278.751 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 561 megabytes
    Info: Processing ended: Wed Mar  6 12:22:25 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


