TimeQuest Timing Analyzer report for Practica5
Tue Apr 20 22:56:10 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Practica5                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                          ;
+-----------+-----------------+------------+-------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                  ;
+-----------+-----------------+------------+-------------------------------------------------------+
; 325.1 MHz ; 195.01 MHz      ; clk        ; limit due to high minimum pulse width violation (tch) ;
+-----------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.076 ; -66.432       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.786 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -513.503              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.076 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 3.014      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.786 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.022     ; 3.014      ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg1 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; acc_type[*]  ; clk        ; 6.596 ; 6.596 ; Rise       ; clk             ;
;  acc_type[0] ; clk        ; 6.596 ; 6.596 ; Rise       ; clk             ;
;  acc_type[1] ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
; addr[*]      ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; 6.092 ; 6.092 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; 4.459 ; 4.459 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; 3.865 ; 3.865 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; 4.300 ; 4.300 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
; d_in[*]      ; clk        ; 7.156 ; 7.156 ; Rise       ; clk             ;
;  d_in[0]     ; clk        ; 6.479 ; 6.479 ; Rise       ; clk             ;
;  d_in[1]     ; clk        ; 6.641 ; 6.641 ; Rise       ; clk             ;
;  d_in[2]     ; clk        ; 6.579 ; 6.579 ; Rise       ; clk             ;
;  d_in[3]     ; clk        ; 6.092 ; 6.092 ; Rise       ; clk             ;
;  d_in[4]     ; clk        ; 6.027 ; 6.027 ; Rise       ; clk             ;
;  d_in[5]     ; clk        ; 6.558 ; 6.558 ; Rise       ; clk             ;
;  d_in[6]     ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  d_in[7]     ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
;  d_in[8]     ; clk        ; 7.156 ; 7.156 ; Rise       ; clk             ;
;  d_in[9]     ; clk        ; 6.203 ; 6.203 ; Rise       ; clk             ;
;  d_in[10]    ; clk        ; 6.061 ; 6.061 ; Rise       ; clk             ;
;  d_in[11]    ; clk        ; 6.130 ; 6.130 ; Rise       ; clk             ;
;  d_in[12]    ; clk        ; 6.605 ; 6.605 ; Rise       ; clk             ;
;  d_in[13]    ; clk        ; 6.212 ; 6.212 ; Rise       ; clk             ;
;  d_in[14]    ; clk        ; 6.037 ; 6.037 ; Rise       ; clk             ;
;  d_in[15]    ; clk        ; 6.616 ; 6.616 ; Rise       ; clk             ;
;  d_in[16]    ; clk        ; 5.714 ; 5.714 ; Rise       ; clk             ;
;  d_in[17]    ; clk        ; 5.829 ; 5.829 ; Rise       ; clk             ;
;  d_in[18]    ; clk        ; 5.400 ; 5.400 ; Rise       ; clk             ;
;  d_in[19]    ; clk        ; 5.135 ; 5.135 ; Rise       ; clk             ;
;  d_in[20]    ; clk        ; 5.377 ; 5.377 ; Rise       ; clk             ;
;  d_in[21]    ; clk        ; 6.012 ; 6.012 ; Rise       ; clk             ;
;  d_in[22]    ; clk        ; 5.399 ; 5.399 ; Rise       ; clk             ;
;  d_in[23]    ; clk        ; 5.306 ; 5.306 ; Rise       ; clk             ;
;  d_in[24]    ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  d_in[25]    ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
;  d_in[26]    ; clk        ; 5.349 ; 5.349 ; Rise       ; clk             ;
;  d_in[27]    ; clk        ; 5.438 ; 5.438 ; Rise       ; clk             ;
;  d_in[28]    ; clk        ; 5.986 ; 5.986 ; Rise       ; clk             ;
;  d_in[29]    ; clk        ; 4.980 ; 4.980 ; Rise       ; clk             ;
;  d_in[30]    ; clk        ; 5.573 ; 5.573 ; Rise       ; clk             ;
;  d_in[31]    ; clk        ; 5.373 ; 5.373 ; Rise       ; clk             ;
; we           ; clk        ; 6.743 ; 6.743 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; acc_type[*]  ; clk        ; -4.430 ; -4.430 ; Rise       ; clk             ;
;  acc_type[0] ; clk        ; -5.170 ; -5.170 ; Rise       ; clk             ;
;  acc_type[1] ; clk        ; -4.430 ; -4.430 ; Rise       ; clk             ;
; addr[*]      ; clk        ; -3.166 ; -3.166 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; -6.089 ; -6.089 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; -4.831 ; -4.831 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; -3.667 ; -3.667 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; -3.179 ; -3.179 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; -3.758 ; -3.758 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; -3.166 ; -3.166 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; -3.167 ; -3.167 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; -3.638 ; -3.638 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; -3.483 ; -3.483 ; Rise       ; clk             ;
; d_in[*]      ; clk        ; -3.482 ; -3.482 ; Rise       ; clk             ;
;  d_in[0]     ; clk        ; -4.013 ; -4.013 ; Rise       ; clk             ;
;  d_in[1]     ; clk        ; -4.341 ; -4.341 ; Rise       ; clk             ;
;  d_in[2]     ; clk        ; -3.779 ; -3.779 ; Rise       ; clk             ;
;  d_in[3]     ; clk        ; -3.964 ; -3.964 ; Rise       ; clk             ;
;  d_in[4]     ; clk        ; -3.482 ; -3.482 ; Rise       ; clk             ;
;  d_in[5]     ; clk        ; -4.353 ; -4.353 ; Rise       ; clk             ;
;  d_in[6]     ; clk        ; -3.530 ; -3.530 ; Rise       ; clk             ;
;  d_in[7]     ; clk        ; -3.585 ; -3.585 ; Rise       ; clk             ;
;  d_in[8]     ; clk        ; -6.063 ; -6.063 ; Rise       ; clk             ;
;  d_in[9]     ; clk        ; -5.395 ; -5.395 ; Rise       ; clk             ;
;  d_in[10]    ; clk        ; -5.324 ; -5.324 ; Rise       ; clk             ;
;  d_in[11]    ; clk        ; -5.372 ; -5.372 ; Rise       ; clk             ;
;  d_in[12]    ; clk        ; -5.531 ; -5.531 ; Rise       ; clk             ;
;  d_in[13]    ; clk        ; -5.081 ; -5.081 ; Rise       ; clk             ;
;  d_in[14]    ; clk        ; -5.285 ; -5.285 ; Rise       ; clk             ;
;  d_in[15]    ; clk        ; -5.814 ; -5.814 ; Rise       ; clk             ;
;  d_in[16]    ; clk        ; -5.424 ; -5.424 ; Rise       ; clk             ;
;  d_in[17]    ; clk        ; -5.539 ; -5.539 ; Rise       ; clk             ;
;  d_in[18]    ; clk        ; -5.110 ; -5.110 ; Rise       ; clk             ;
;  d_in[19]    ; clk        ; -4.845 ; -4.845 ; Rise       ; clk             ;
;  d_in[20]    ; clk        ; -5.087 ; -5.087 ; Rise       ; clk             ;
;  d_in[21]    ; clk        ; -5.722 ; -5.722 ; Rise       ; clk             ;
;  d_in[22]    ; clk        ; -5.109 ; -5.109 ; Rise       ; clk             ;
;  d_in[23]    ; clk        ; -5.016 ; -5.016 ; Rise       ; clk             ;
;  d_in[24]    ; clk        ; -4.487 ; -4.487 ; Rise       ; clk             ;
;  d_in[25]    ; clk        ; -4.990 ; -4.990 ; Rise       ; clk             ;
;  d_in[26]    ; clk        ; -5.059 ; -5.059 ; Rise       ; clk             ;
;  d_in[27]    ; clk        ; -5.148 ; -5.148 ; Rise       ; clk             ;
;  d_in[28]    ; clk        ; -5.696 ; -5.696 ; Rise       ; clk             ;
;  d_in[29]    ; clk        ; -4.690 ; -4.690 ; Rise       ; clk             ;
;  d_in[30]    ; clk        ; -5.283 ; -5.283 ; Rise       ; clk             ;
;  d_in[31]    ; clk        ; -5.083 ; -5.083 ; Rise       ; clk             ;
; we           ; clk        ; -5.753 ; -5.753 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; d_out[*]   ; clk        ; 15.424 ; 15.424 ; Rise       ; clk             ;
;  d_out[0]  ; clk        ; 15.019 ; 15.019 ; Rise       ; clk             ;
;  d_out[1]  ; clk        ; 15.372 ; 15.372 ; Rise       ; clk             ;
;  d_out[2]  ; clk        ; 14.782 ; 14.782 ; Rise       ; clk             ;
;  d_out[3]  ; clk        ; 14.821 ; 14.821 ; Rise       ; clk             ;
;  d_out[4]  ; clk        ; 14.480 ; 14.480 ; Rise       ; clk             ;
;  d_out[5]  ; clk        ; 14.131 ; 14.131 ; Rise       ; clk             ;
;  d_out[6]  ; clk        ; 14.234 ; 14.234 ; Rise       ; clk             ;
;  d_out[7]  ; clk        ; 14.039 ; 14.039 ; Rise       ; clk             ;
;  d_out[8]  ; clk        ; 14.444 ; 14.444 ; Rise       ; clk             ;
;  d_out[9]  ; clk        ; 14.731 ; 14.731 ; Rise       ; clk             ;
;  d_out[10] ; clk        ; 15.217 ; 15.217 ; Rise       ; clk             ;
;  d_out[11] ; clk        ; 15.116 ; 15.116 ; Rise       ; clk             ;
;  d_out[12] ; clk        ; 14.266 ; 14.266 ; Rise       ; clk             ;
;  d_out[13] ; clk        ; 14.920 ; 14.920 ; Rise       ; clk             ;
;  d_out[14] ; clk        ; 13.834 ; 13.834 ; Rise       ; clk             ;
;  d_out[15] ; clk        ; 14.274 ; 14.274 ; Rise       ; clk             ;
;  d_out[16] ; clk        ; 13.753 ; 13.753 ; Rise       ; clk             ;
;  d_out[17] ; clk        ; 14.045 ; 14.045 ; Rise       ; clk             ;
;  d_out[18] ; clk        ; 15.424 ; 15.424 ; Rise       ; clk             ;
;  d_out[19] ; clk        ; 14.866 ; 14.866 ; Rise       ; clk             ;
;  d_out[20] ; clk        ; 13.726 ; 13.726 ; Rise       ; clk             ;
;  d_out[21] ; clk        ; 14.620 ; 14.620 ; Rise       ; clk             ;
;  d_out[22] ; clk        ; 15.101 ; 15.101 ; Rise       ; clk             ;
;  d_out[23] ; clk        ; 14.417 ; 14.417 ; Rise       ; clk             ;
;  d_out[24] ; clk        ; 15.019 ; 15.019 ; Rise       ; clk             ;
;  d_out[25] ; clk        ; 15.091 ; 15.091 ; Rise       ; clk             ;
;  d_out[26] ; clk        ; 15.176 ; 15.176 ; Rise       ; clk             ;
;  d_out[27] ; clk        ; 14.726 ; 14.726 ; Rise       ; clk             ;
;  d_out[28] ; clk        ; 14.270 ; 14.270 ; Rise       ; clk             ;
;  d_out[29] ; clk        ; 14.870 ; 14.870 ; Rise       ; clk             ;
;  d_out[30] ; clk        ; 14.930 ; 14.930 ; Rise       ; clk             ;
;  d_out[31] ; clk        ; 14.264 ; 14.264 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; d_out[*]   ; clk        ; 11.702 ; 11.702 ; Rise       ; clk             ;
;  d_out[0]  ; clk        ; 12.157 ; 12.157 ; Rise       ; clk             ;
;  d_out[1]  ; clk        ; 13.475 ; 13.475 ; Rise       ; clk             ;
;  d_out[2]  ; clk        ; 12.571 ; 12.571 ; Rise       ; clk             ;
;  d_out[3]  ; clk        ; 12.068 ; 12.068 ; Rise       ; clk             ;
;  d_out[4]  ; clk        ; 12.079 ; 12.079 ; Rise       ; clk             ;
;  d_out[5]  ; clk        ; 12.067 ; 12.067 ; Rise       ; clk             ;
;  d_out[6]  ; clk        ; 12.573 ; 12.573 ; Rise       ; clk             ;
;  d_out[7]  ; clk        ; 12.988 ; 12.988 ; Rise       ; clk             ;
;  d_out[8]  ; clk        ; 12.520 ; 12.520 ; Rise       ; clk             ;
;  d_out[9]  ; clk        ; 12.419 ; 12.419 ; Rise       ; clk             ;
;  d_out[10] ; clk        ; 12.909 ; 12.909 ; Rise       ; clk             ;
;  d_out[11] ; clk        ; 12.733 ; 12.733 ; Rise       ; clk             ;
;  d_out[12] ; clk        ; 12.224 ; 12.224 ; Rise       ; clk             ;
;  d_out[13] ; clk        ; 12.564 ; 12.564 ; Rise       ; clk             ;
;  d_out[14] ; clk        ; 11.966 ; 11.966 ; Rise       ; clk             ;
;  d_out[15] ; clk        ; 12.209 ; 12.209 ; Rise       ; clk             ;
;  d_out[16] ; clk        ; 11.702 ; 11.702 ; Rise       ; clk             ;
;  d_out[17] ; clk        ; 12.009 ; 12.009 ; Rise       ; clk             ;
;  d_out[18] ; clk        ; 13.081 ; 13.081 ; Rise       ; clk             ;
;  d_out[19] ; clk        ; 12.330 ; 12.330 ; Rise       ; clk             ;
;  d_out[20] ; clk        ; 11.743 ; 11.743 ; Rise       ; clk             ;
;  d_out[21] ; clk        ; 12.237 ; 12.237 ; Rise       ; clk             ;
;  d_out[22] ; clk        ; 12.730 ; 12.730 ; Rise       ; clk             ;
;  d_out[23] ; clk        ; 12.128 ; 12.128 ; Rise       ; clk             ;
;  d_out[24] ; clk        ; 12.537 ; 12.537 ; Rise       ; clk             ;
;  d_out[25] ; clk        ; 12.789 ; 12.789 ; Rise       ; clk             ;
;  d_out[26] ; clk        ; 12.863 ; 12.863 ; Rise       ; clk             ;
;  d_out[27] ; clk        ; 12.408 ; 12.408 ; Rise       ; clk             ;
;  d_out[28] ; clk        ; 12.229 ; 12.229 ; Rise       ; clk             ;
;  d_out[29] ; clk        ; 12.854 ; 12.854 ; Rise       ; clk             ;
;  d_out[30] ; clk        ; 12.534 ; 12.534 ; Rise       ; clk             ;
;  d_out[31] ; clk        ; 12.319 ; 12.319 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; acc_type[0] ; d_out[0]    ; 12.351 ; 12.351 ; 12.351 ; 12.351 ;
; acc_type[0] ; d_out[1]    ; 13.201 ; 13.201 ; 13.201 ; 13.201 ;
; acc_type[0] ; d_out[2]    ; 12.291 ; 12.291 ; 12.291 ; 12.291 ;
; acc_type[0] ; d_out[3]    ; 11.918 ; 11.918 ; 11.918 ; 11.918 ;
; acc_type[0] ; d_out[4]    ; 12.332 ; 12.332 ; 12.332 ; 12.332 ;
; acc_type[0] ; d_out[5]    ; 11.647 ; 11.647 ; 11.647 ; 11.647 ;
; acc_type[0] ; d_out[6]    ; 11.873 ; 11.873 ; 11.873 ; 11.873 ;
; acc_type[0] ; d_out[7]    ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; acc_type[0] ; d_out[8]    ; 12.750 ; 12.632 ; 12.632 ; 12.750 ;
; acc_type[0] ; d_out[9]    ; 12.755 ; 12.919 ; 12.919 ; 12.755 ;
; acc_type[0] ; d_out[10]   ; 13.241 ; 13.405 ; 13.405 ; 13.241 ;
; acc_type[0] ; d_out[11]   ; 13.139 ; 13.304 ; 13.304 ; 13.139 ;
; acc_type[0] ; d_out[12]   ; 11.829 ; 12.454 ; 12.454 ; 11.829 ;
; acc_type[0] ; d_out[13]   ; 12.483 ; 13.108 ; 13.108 ; 12.483 ;
; acc_type[0] ; d_out[14]   ; 11.834 ; 12.022 ; 12.022 ; 11.834 ;
; acc_type[0] ; d_out[15]   ; 12.071 ; 12.462 ; 12.462 ; 12.071 ;
; acc_type[0] ; d_out[16]   ; 12.572 ; 11.632 ; 11.632 ; 12.572 ;
; acc_type[0] ; d_out[17]   ; 12.864 ; 11.927 ; 11.927 ; 12.864 ;
; acc_type[0] ; d_out[18]   ; 14.243 ; 13.315 ; 13.315 ; 14.243 ;
; acc_type[0] ; d_out[19]   ; 13.685 ; 13.036 ; 13.036 ; 13.685 ;
; acc_type[0] ; d_out[20]   ; 12.545 ; 11.891 ; 11.891 ; 12.545 ;
; acc_type[0] ; d_out[21]   ; 13.226 ; 12.808 ; 12.808 ; 13.226 ;
; acc_type[0] ; d_out[22]   ; 13.708 ; 13.289 ; 13.289 ; 13.708 ;
; acc_type[0] ; d_out[23]   ; 13.236 ; 12.019 ; 12.019 ; 13.236 ;
; acc_type[0] ; d_out[24]   ; 13.838 ; 12.649 ; 12.649 ; 13.838 ;
; acc_type[0] ; d_out[25]   ; 13.692 ; 13.279 ; 13.279 ; 13.692 ;
; acc_type[0] ; d_out[26]   ; 13.767 ; 13.364 ; 13.364 ; 13.767 ;
; acc_type[0] ; d_out[27]   ; 13.329 ; 12.914 ; 12.914 ; 13.329 ;
; acc_type[0] ; d_out[28]   ; 12.875 ; 12.458 ; 12.458 ; 12.875 ;
; acc_type[0] ; d_out[29]   ; 13.476 ; 13.058 ; 13.058 ; 13.476 ;
; acc_type[0] ; d_out[30]   ; 13.536 ; 13.118 ; 13.118 ; 13.536 ;
; acc_type[0] ; d_out[31]   ; 13.083 ; 11.868 ; 11.868 ; 13.083 ;
; acc_type[1] ; d_out[0]    ; 12.196 ; 12.196 ; 12.196 ; 12.196 ;
; acc_type[1] ; d_out[1]    ; 13.708 ; 13.708 ; 13.708 ; 13.708 ;
; acc_type[1] ; d_out[2]    ; 12.798 ; 12.798 ; 12.798 ; 12.798 ;
; acc_type[1] ; d_out[3]    ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; acc_type[1] ; d_out[4]    ; 12.116 ; 12.116 ; 12.116 ; 12.116 ;
; acc_type[1] ; d_out[5]    ; 11.849 ; 11.849 ; 11.849 ; 11.849 ;
; acc_type[1] ; d_out[6]    ; 12.081 ; 12.081 ; 12.081 ; 12.081 ;
; acc_type[1] ; d_out[7]    ; 11.748 ; 11.748 ; 11.748 ; 11.748 ;
; acc_type[1] ; d_out[8]    ; 12.319 ; 13.460 ; 13.460 ; 12.319 ;
; acc_type[1] ; d_out[9]    ; 12.492 ; 13.747 ; 13.747 ; 12.492 ;
; acc_type[1] ; d_out[10]   ; 12.974 ; 14.233 ; 14.233 ; 12.974 ;
; acc_type[1] ; d_out[11]   ; 12.868 ; 14.132 ; 14.132 ; 12.868 ;
; acc_type[1] ; d_out[12]   ; 11.238 ; 13.282 ; 13.282 ; 11.238 ;
; acc_type[1] ; d_out[13]   ; 12.246 ; 13.936 ; 13.936 ; 12.246 ;
; acc_type[1] ; d_out[14]   ; 11.599 ; 12.850 ; 12.850 ; 11.599 ;
; acc_type[1] ; d_out[15]   ; 12.263 ; 13.290 ; 13.290 ; 12.263 ;
; acc_type[1] ; d_out[16]   ; 11.367 ; 12.460 ; 12.460 ; 11.367 ;
; acc_type[1] ; d_out[17]   ; 11.666 ; 12.755 ; 12.755 ; 11.666 ;
; acc_type[1] ; d_out[18]   ; 11.526 ; 14.143 ; 14.143 ; 11.526 ;
; acc_type[1] ; d_out[19]   ; 10.976 ; 13.864 ; 13.864 ; 10.976 ;
; acc_type[1] ; d_out[20]   ; 11.344 ; 12.719 ; 12.719 ; 11.344 ;
; acc_type[1] ; d_out[21]   ; 10.727 ; 13.636 ; 13.636 ; 10.727 ;
; acc_type[1] ; d_out[22]   ; 11.210 ; 14.117 ; 14.117 ; 11.210 ;
; acc_type[1] ; d_out[23]   ; 11.756 ; 12.862 ; 12.862 ; 11.756 ;
; acc_type[1] ; d_out[24]   ; 11.540 ; 13.477 ; 13.477 ; 11.540 ;
; acc_type[1] ; d_out[25]   ; 11.883 ; 14.107 ; 14.107 ; 11.883 ;
; acc_type[1] ; d_out[26]   ; 11.970 ; 14.192 ; 14.192 ; 11.970 ;
; acc_type[1] ; d_out[27]   ; 11.515 ; 13.742 ; 13.742 ; 11.515 ;
; acc_type[1] ; d_out[28]   ; 10.398 ; 13.286 ; 13.286 ; 10.398 ;
; acc_type[1] ; d_out[29]   ; 10.983 ; 13.886 ; 13.886 ; 10.983 ;
; acc_type[1] ; d_out[30]   ; 11.049 ; 13.946 ; 13.946 ; 11.049 ;
; acc_type[1] ; d_out[31]   ; 11.606 ; 12.709 ; 12.709 ; 11.606 ;
; addr[0]     ; d_out[0]    ; 12.299 ; 12.299 ; 12.299 ; 12.299 ;
; addr[0]     ; d_out[1]    ; 13.513 ; 13.513 ; 13.513 ; 13.513 ;
; addr[0]     ; d_out[2]    ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; addr[0]     ; d_out[3]    ; 12.459 ; 12.459 ; 12.459 ; 12.459 ;
; addr[0]     ; d_out[4]    ; 12.289 ; 12.289 ; 12.289 ; 12.289 ;
; addr[0]     ; d_out[5]    ; 11.946 ; 11.946 ; 11.946 ; 11.946 ;
; addr[0]     ; d_out[6]    ; 12.191 ; 12.191 ; 12.191 ; 12.191 ;
; addr[0]     ; d_out[7]    ; 12.548 ; 12.821 ; 12.821 ; 12.548 ;
; addr[0]     ; d_out[8]    ; 13.030 ; 13.226 ; 13.226 ; 13.030 ;
; addr[0]     ; d_out[9]    ; 13.317 ; 13.513 ; 13.513 ; 13.317 ;
; addr[0]     ; d_out[10]   ; 13.803 ; 13.999 ; 13.999 ; 13.803 ;
; addr[0]     ; d_out[11]   ; 13.702 ; 13.898 ; 13.898 ; 13.702 ;
; addr[0]     ; d_out[12]   ; 12.852 ; 13.048 ; 13.048 ; 12.852 ;
; addr[0]     ; d_out[13]   ; 13.506 ; 13.702 ; 13.702 ; 13.506 ;
; addr[0]     ; d_out[14]   ; 12.420 ; 12.616 ; 12.616 ; 12.420 ;
; addr[0]     ; d_out[15]   ; 12.860 ; 13.056 ; 13.056 ; 12.860 ;
; addr[0]     ; d_out[16]   ; 12.030 ; 12.226 ; 12.226 ; 12.030 ;
; addr[0]     ; d_out[17]   ; 12.325 ; 12.521 ; 12.521 ; 12.325 ;
; addr[0]     ; d_out[18]   ; 13.713 ; 13.909 ; 13.909 ; 13.713 ;
; addr[0]     ; d_out[19]   ; 13.434 ; 13.630 ; 13.630 ; 13.434 ;
; addr[0]     ; d_out[20]   ; 12.289 ; 12.485 ; 12.485 ; 12.289 ;
; addr[0]     ; d_out[21]   ; 13.206 ; 13.402 ; 13.402 ; 13.206 ;
; addr[0]     ; d_out[22]   ; 13.687 ; 13.883 ; 13.883 ; 13.687 ;
; addr[0]     ; d_out[23]   ; 12.417 ; 12.613 ; 12.613 ; 12.417 ;
; addr[0]     ; d_out[24]   ; 13.047 ; 13.243 ; 13.243 ; 13.047 ;
; addr[0]     ; d_out[25]   ; 13.677 ; 13.873 ; 13.873 ; 13.677 ;
; addr[0]     ; d_out[26]   ; 13.762 ; 13.958 ; 13.958 ; 13.762 ;
; addr[0]     ; d_out[27]   ; 13.312 ; 13.508 ; 13.508 ; 13.312 ;
; addr[0]     ; d_out[28]   ; 12.856 ; 13.052 ; 13.052 ; 12.856 ;
; addr[0]     ; d_out[29]   ; 13.456 ; 13.652 ; 13.652 ; 13.456 ;
; addr[0]     ; d_out[30]   ; 13.516 ; 13.712 ; 13.712 ; 13.516 ;
; addr[0]     ; d_out[31]   ; 12.266 ; 12.462 ; 12.462 ; 12.266 ;
; addr[1]     ; d_out[0]    ; 13.743 ; 13.743 ; 13.743 ; 13.743 ;
; addr[1]     ; d_out[1]    ; 14.866 ; 14.866 ; 14.866 ; 14.866 ;
; addr[1]     ; d_out[2]    ; 13.603 ; 13.603 ; 13.603 ; 13.603 ;
; addr[1]     ; d_out[3]    ; 13.659 ; 13.659 ; 13.659 ; 13.659 ;
; addr[1]     ; d_out[4]    ; 13.678 ; 13.678 ; 13.678 ; 13.678 ;
; addr[1]     ; d_out[5]    ; 13.299 ; 13.299 ; 13.299 ; 13.299 ;
; addr[1]     ; d_out[6]    ; 13.584 ; 13.584 ; 13.584 ; 13.584 ;
; addr[1]     ; d_out[7]    ; 13.137 ; 13.137 ; 13.137 ; 13.137 ;
; addr[1]     ; d_out[8]    ; 13.542 ; 13.542 ; 13.542 ; 13.542 ;
; addr[1]     ; d_out[9]    ; 13.829 ; 13.829 ; 13.829 ; 13.829 ;
; addr[1]     ; d_out[10]   ; 14.315 ; 14.315 ; 14.315 ; 14.315 ;
; addr[1]     ; d_out[11]   ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; addr[1]     ; d_out[12]   ; 13.364 ; 13.364 ; 13.364 ; 13.364 ;
; addr[1]     ; d_out[13]   ; 14.018 ; 14.018 ; 14.018 ; 14.018 ;
; addr[1]     ; d_out[14]   ; 12.932 ; 12.932 ; 12.932 ; 12.932 ;
; addr[1]     ; d_out[15]   ; 13.372 ; 13.372 ; 13.372 ; 13.372 ;
; addr[1]     ; d_out[16]   ; 12.759 ; 12.759 ; 12.759 ; 12.759 ;
; addr[1]     ; d_out[17]   ; 13.051 ; 13.051 ; 13.051 ; 13.051 ;
; addr[1]     ; d_out[18]   ; 14.430 ; 14.430 ; 14.430 ; 14.430 ;
; addr[1]     ; d_out[19]   ; 13.946 ; 13.946 ; 13.946 ; 13.946 ;
; addr[1]     ; d_out[20]   ; 12.801 ; 12.801 ; 12.801 ; 12.801 ;
; addr[1]     ; d_out[21]   ; 13.718 ; 13.718 ; 13.718 ; 13.718 ;
; addr[1]     ; d_out[22]   ; 14.199 ; 14.199 ; 14.199 ; 14.199 ;
; addr[1]     ; d_out[23]   ; 13.423 ; 13.423 ; 13.423 ; 13.423 ;
; addr[1]     ; d_out[24]   ; 14.025 ; 14.025 ; 14.025 ; 14.025 ;
; addr[1]     ; d_out[25]   ; 14.189 ; 14.189 ; 14.189 ; 14.189 ;
; addr[1]     ; d_out[26]   ; 14.274 ; 14.274 ; 14.274 ; 14.274 ;
; addr[1]     ; d_out[27]   ; 13.824 ; 13.824 ; 13.824 ; 13.824 ;
; addr[1]     ; d_out[28]   ; 13.368 ; 13.368 ; 13.368 ; 13.368 ;
; addr[1]     ; d_out[29]   ; 13.968 ; 13.968 ; 13.968 ; 13.968 ;
; addr[1]     ; d_out[30]   ; 14.028 ; 14.028 ; 14.028 ; 14.028 ;
; addr[1]     ; d_out[31]   ; 13.270 ; 13.270 ; 13.270 ; 13.270 ;
; l_u         ; d_out[8]    ;        ; 13.117 ; 13.117 ;        ;
; l_u         ; d_out[9]    ;        ; 13.404 ; 13.404 ;        ;
; l_u         ; d_out[10]   ;        ; 13.890 ; 13.890 ;        ;
; l_u         ; d_out[11]   ;        ; 13.789 ; 13.789 ;        ;
; l_u         ; d_out[12]   ;        ; 12.939 ; 12.939 ;        ;
; l_u         ; d_out[13]   ;        ; 13.593 ; 13.593 ;        ;
; l_u         ; d_out[14]   ;        ; 12.507 ; 12.507 ;        ;
; l_u         ; d_out[15]   ;        ; 12.947 ; 12.947 ;        ;
; l_u         ; d_out[16]   ;        ; 12.117 ; 12.117 ;        ;
; l_u         ; d_out[17]   ;        ; 12.412 ; 12.412 ;        ;
; l_u         ; d_out[18]   ;        ; 13.800 ; 13.800 ;        ;
; l_u         ; d_out[19]   ;        ; 13.521 ; 13.521 ;        ;
; l_u         ; d_out[20]   ;        ; 12.376 ; 12.376 ;        ;
; l_u         ; d_out[21]   ;        ; 13.293 ; 13.293 ;        ;
; l_u         ; d_out[22]   ;        ; 13.774 ; 13.774 ;        ;
; l_u         ; d_out[23]   ;        ; 12.522 ; 12.522 ;        ;
; l_u         ; d_out[24]   ;        ; 13.134 ; 13.134 ;        ;
; l_u         ; d_out[25]   ;        ; 13.764 ; 13.764 ;        ;
; l_u         ; d_out[26]   ;        ; 13.849 ; 13.849 ;        ;
; l_u         ; d_out[27]   ;        ; 13.399 ; 13.399 ;        ;
; l_u         ; d_out[28]   ;        ; 12.943 ; 12.943 ;        ;
; l_u         ; d_out[29]   ;        ; 13.543 ; 13.543 ;        ;
; l_u         ; d_out[30]   ;        ; 13.603 ; 13.603 ;        ;
; l_u         ; d_out[31]   ;        ; 12.369 ; 12.369 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; acc_type[0] ; d_out[0]    ; 11.689 ; 11.689 ; 11.689 ; 11.689 ;
; acc_type[0] ; d_out[1]    ; 12.774 ; 12.774 ; 12.774 ; 12.774 ;
; acc_type[0] ; d_out[2]    ; 11.865 ; 11.865 ; 11.865 ; 11.865 ;
; acc_type[0] ; d_out[3]    ; 11.613 ; 11.613 ; 11.613 ; 11.613 ;
; acc_type[0] ; d_out[4]    ; 11.609 ; 11.609 ; 11.609 ; 11.609 ;
; acc_type[0] ; d_out[5]    ; 11.342 ; 11.342 ; 11.342 ; 11.342 ;
; acc_type[0] ; d_out[6]    ; 11.574 ; 11.574 ; 11.574 ; 11.574 ;
; acc_type[0] ; d_out[7]    ; 11.279 ; 11.279 ; 11.279 ; 11.279 ;
; acc_type[0] ; d_out[8]    ; 12.429 ; 12.632 ; 12.632 ; 12.429 ;
; acc_type[0] ; d_out[9]    ; 12.174 ; 12.919 ; 12.919 ; 12.174 ;
; acc_type[0] ; d_out[10]   ; 12.675 ; 13.405 ; 13.405 ; 12.675 ;
; acc_type[0] ; d_out[11]   ; 12.571 ; 13.304 ; 13.304 ; 12.571 ;
; acc_type[0] ; d_out[12]   ; 11.335 ; 12.454 ; 12.454 ; 11.335 ;
; acc_type[0] ; d_out[13]   ; 12.338 ; 13.108 ; 13.108 ; 12.338 ;
; acc_type[0] ; d_out[14]   ; 11.692 ; 12.022 ; 12.022 ; 11.692 ;
; acc_type[0] ; d_out[15]   ; 12.071 ; 12.462 ; 12.462 ; 12.071 ;
; acc_type[0] ; d_out[16]   ; 12.572 ; 11.632 ; 11.632 ; 12.572 ;
; acc_type[0] ; d_out[17]   ; 12.864 ; 11.927 ; 11.927 ; 12.864 ;
; acc_type[0] ; d_out[18]   ; 14.243 ; 13.315 ; 13.315 ; 14.243 ;
; acc_type[0] ; d_out[19]   ; 13.685 ; 13.036 ; 13.036 ; 13.685 ;
; acc_type[0] ; d_out[20]   ; 12.545 ; 11.891 ; 11.891 ; 12.545 ;
; acc_type[0] ; d_out[21]   ; 13.226 ; 12.808 ; 12.808 ; 13.226 ;
; acc_type[0] ; d_out[22]   ; 13.708 ; 13.289 ; 13.289 ; 13.708 ;
; acc_type[0] ; d_out[23]   ; 13.236 ; 12.019 ; 12.019 ; 13.236 ;
; acc_type[0] ; d_out[24]   ; 13.838 ; 12.649 ; 12.649 ; 13.838 ;
; acc_type[0] ; d_out[25]   ; 13.692 ; 13.279 ; 13.279 ; 13.692 ;
; acc_type[0] ; d_out[26]   ; 13.767 ; 13.364 ; 13.364 ; 13.767 ;
; acc_type[0] ; d_out[27]   ; 13.329 ; 12.914 ; 12.914 ; 13.329 ;
; acc_type[0] ; d_out[28]   ; 12.875 ; 12.458 ; 12.458 ; 12.875 ;
; acc_type[0] ; d_out[29]   ; 13.476 ; 13.058 ; 13.058 ; 13.476 ;
; acc_type[0] ; d_out[30]   ; 13.536 ; 13.118 ; 13.118 ; 13.536 ;
; acc_type[0] ; d_out[31]   ; 13.083 ; 11.868 ; 11.868 ; 13.083 ;
; acc_type[1] ; d_out[0]    ; 12.196 ; 12.196 ; 12.196 ; 12.196 ;
; acc_type[1] ; d_out[1]    ; 13.708 ; 13.708 ; 13.708 ; 13.708 ;
; acc_type[1] ; d_out[2]    ; 12.798 ; 12.798 ; 12.798 ; 12.798 ;
; acc_type[1] ; d_out[3]    ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; acc_type[1] ; d_out[4]    ; 12.116 ; 12.116 ; 12.116 ; 12.116 ;
; acc_type[1] ; d_out[5]    ; 11.849 ; 11.849 ; 11.849 ; 11.849 ;
; acc_type[1] ; d_out[6]    ; 12.081 ; 12.081 ; 12.081 ; 12.081 ;
; acc_type[1] ; d_out[7]    ; 11.748 ; 11.748 ; 11.748 ; 11.748 ;
; acc_type[1] ; d_out[8]    ; 12.319 ; 12.499 ; 12.499 ; 12.319 ;
; acc_type[1] ; d_out[9]    ; 12.492 ; 12.504 ; 12.504 ; 12.492 ;
; acc_type[1] ; d_out[10]   ; 12.974 ; 12.990 ; 12.990 ; 12.974 ;
; acc_type[1] ; d_out[11]   ; 12.868 ; 12.888 ; 12.888 ; 12.868 ;
; acc_type[1] ; d_out[12]   ; 11.238 ; 11.578 ; 11.578 ; 11.238 ;
; acc_type[1] ; d_out[13]   ; 12.246 ; 12.232 ; 12.232 ; 12.246 ;
; acc_type[1] ; d_out[14]   ; 11.599 ; 11.583 ; 11.583 ; 11.599 ;
; acc_type[1] ; d_out[15]   ; 12.263 ; 12.263 ; 12.263 ; 12.263 ;
; acc_type[1] ; d_out[16]   ; 11.367 ; 12.198 ; 12.198 ; 11.367 ;
; acc_type[1] ; d_out[17]   ; 11.666 ; 12.490 ; 12.490 ; 11.666 ;
; acc_type[1] ; d_out[18]   ; 11.526 ; 13.869 ; 13.869 ; 11.526 ;
; acc_type[1] ; d_out[19]   ; 10.976 ; 13.311 ; 13.311 ; 10.976 ;
; acc_type[1] ; d_out[20]   ; 11.344 ; 12.171 ; 12.171 ; 11.344 ;
; acc_type[1] ; d_out[21]   ; 10.727 ; 12.852 ; 12.852 ; 10.727 ;
; acc_type[1] ; d_out[22]   ; 11.210 ; 13.334 ; 13.334 ; 11.210 ;
; acc_type[1] ; d_out[23]   ; 11.756 ; 12.847 ; 12.847 ; 11.756 ;
; acc_type[1] ; d_out[24]   ; 11.540 ; 13.464 ; 13.464 ; 11.540 ;
; acc_type[1] ; d_out[25]   ; 11.883 ; 13.318 ; 13.318 ; 11.883 ;
; acc_type[1] ; d_out[26]   ; 11.970 ; 13.393 ; 13.393 ; 11.970 ;
; acc_type[1] ; d_out[27]   ; 11.515 ; 12.955 ; 12.955 ; 11.515 ;
; acc_type[1] ; d_out[28]   ; 10.398 ; 12.501 ; 12.501 ; 10.398 ;
; acc_type[1] ; d_out[29]   ; 10.983 ; 13.102 ; 13.102 ; 10.983 ;
; acc_type[1] ; d_out[30]   ; 11.049 ; 13.162 ; 13.162 ; 11.049 ;
; acc_type[1] ; d_out[31]   ; 11.606 ; 12.696 ; 12.696 ; 11.606 ;
; addr[0]     ; d_out[0]    ; 12.001 ; 12.001 ; 12.001 ; 12.001 ;
; addr[0]     ; d_out[1]    ; 13.318 ; 13.318 ; 13.318 ; 13.318 ;
; addr[0]     ; d_out[2]    ; 12.403 ; 12.403 ; 12.403 ; 12.403 ;
; addr[0]     ; d_out[3]    ; 11.925 ; 11.925 ; 11.925 ; 11.925 ;
; addr[0]     ; d_out[4]    ; 11.921 ; 11.921 ; 11.921 ; 11.921 ;
; addr[0]     ; d_out[5]    ; 11.654 ; 11.654 ; 11.654 ; 11.654 ;
; addr[0]     ; d_out[6]    ; 11.886 ; 11.886 ; 11.886 ; 11.886 ;
; addr[0]     ; d_out[7]    ; 12.548 ; 12.821 ; 12.821 ; 12.548 ;
; addr[0]     ; d_out[8]    ; 13.030 ; 13.226 ; 13.226 ; 13.030 ;
; addr[0]     ; d_out[9]    ; 13.317 ; 13.513 ; 13.513 ; 13.317 ;
; addr[0]     ; d_out[10]   ; 13.803 ; 13.999 ; 13.999 ; 13.803 ;
; addr[0]     ; d_out[11]   ; 13.702 ; 13.898 ; 13.898 ; 13.702 ;
; addr[0]     ; d_out[12]   ; 12.852 ; 13.048 ; 13.048 ; 12.852 ;
; addr[0]     ; d_out[13]   ; 13.506 ; 13.702 ; 13.702 ; 13.506 ;
; addr[0]     ; d_out[14]   ; 12.420 ; 12.616 ; 12.616 ; 12.420 ;
; addr[0]     ; d_out[15]   ; 12.860 ; 13.056 ; 13.056 ; 12.860 ;
; addr[0]     ; d_out[16]   ; 12.030 ; 12.226 ; 12.226 ; 12.030 ;
; addr[0]     ; d_out[17]   ; 12.325 ; 12.521 ; 12.521 ; 12.325 ;
; addr[0]     ; d_out[18]   ; 13.713 ; 13.909 ; 13.909 ; 13.713 ;
; addr[0]     ; d_out[19]   ; 13.434 ; 13.630 ; 13.630 ; 13.434 ;
; addr[0]     ; d_out[20]   ; 12.289 ; 12.485 ; 12.485 ; 12.289 ;
; addr[0]     ; d_out[21]   ; 13.206 ; 13.402 ; 13.402 ; 13.206 ;
; addr[0]     ; d_out[22]   ; 13.687 ; 13.883 ; 13.883 ; 13.687 ;
; addr[0]     ; d_out[23]   ; 12.417 ; 12.613 ; 12.613 ; 12.417 ;
; addr[0]     ; d_out[24]   ; 13.047 ; 13.243 ; 13.243 ; 13.047 ;
; addr[0]     ; d_out[25]   ; 13.677 ; 13.873 ; 13.873 ; 13.677 ;
; addr[0]     ; d_out[26]   ; 13.762 ; 13.958 ; 13.958 ; 13.762 ;
; addr[0]     ; d_out[27]   ; 13.312 ; 13.508 ; 13.508 ; 13.312 ;
; addr[0]     ; d_out[28]   ; 12.856 ; 13.052 ; 13.052 ; 12.856 ;
; addr[0]     ; d_out[29]   ; 13.456 ; 13.652 ; 13.652 ; 13.456 ;
; addr[0]     ; d_out[30]   ; 13.516 ; 13.712 ; 13.712 ; 13.516 ;
; addr[0]     ; d_out[31]   ; 12.266 ; 12.462 ; 12.462 ; 12.266 ;
; addr[1]     ; d_out[0]    ; 12.617 ; 12.617 ; 12.617 ; 12.617 ;
; addr[1]     ; d_out[1]    ; 14.129 ; 14.129 ; 14.129 ; 14.129 ;
; addr[1]     ; d_out[2]    ; 13.219 ; 13.219 ; 13.219 ; 13.219 ;
; addr[1]     ; d_out[3]    ; 12.541 ; 12.541 ; 12.541 ; 12.541 ;
; addr[1]     ; d_out[4]    ; 12.537 ; 12.537 ; 12.537 ; 12.537 ;
; addr[1]     ; d_out[5]    ; 12.270 ; 12.270 ; 12.270 ; 12.270 ;
; addr[1]     ; d_out[6]    ; 12.502 ; 12.502 ; 12.502 ; 12.502 ;
; addr[1]     ; d_out[7]    ; 12.351 ; 12.351 ; 12.351 ; 12.351 ;
; addr[1]     ; d_out[8]    ; 12.548 ; 12.406 ; 12.406 ; 12.548 ;
; addr[1]     ; d_out[9]    ; 12.553 ; 11.822 ; 11.822 ; 12.553 ;
; addr[1]     ; d_out[10]   ; 13.039 ; 12.307 ; 12.307 ; 13.039 ;
; addr[1]     ; d_out[11]   ; 12.937 ; 12.200 ; 12.200 ; 12.937 ;
; addr[1]     ; d_out[12]   ; 11.627 ; 11.888 ; 11.888 ; 11.627 ;
; addr[1]     ; d_out[13]   ; 12.281 ; 12.888 ; 12.888 ; 12.281 ;
; addr[1]     ; d_out[14]   ; 11.632 ; 12.242 ; 12.242 ; 11.632 ;
; addr[1]     ; d_out[15]   ; 12.258 ; 12.258 ; 12.258 ; 12.258 ;
; addr[1]     ; d_out[16]   ; 12.347 ; 12.347 ; 12.347 ; 12.347 ;
; addr[1]     ; d_out[17]   ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; addr[1]     ; d_out[18]   ; 14.030 ; 14.030 ; 14.030 ; 14.030 ;
; addr[1]     ; d_out[19]   ; 13.751 ; 13.751 ; 13.751 ; 13.751 ;
; addr[1]     ; d_out[20]   ; 12.606 ; 12.606 ; 12.606 ; 12.606 ;
; addr[1]     ; d_out[21]   ; 13.413 ; 13.413 ; 13.413 ; 13.413 ;
; addr[1]     ; d_out[22]   ; 13.895 ; 13.895 ; 13.895 ; 13.895 ;
; addr[1]     ; d_out[23]   ; 12.734 ; 12.734 ; 12.734 ; 12.734 ;
; addr[1]     ; d_out[24]   ; 13.364 ; 13.364 ; 13.364 ; 13.364 ;
; addr[1]     ; d_out[25]   ; 13.879 ; 13.879 ; 13.879 ; 13.879 ;
; addr[1]     ; d_out[26]   ; 13.954 ; 13.954 ; 13.954 ; 13.954 ;
; addr[1]     ; d_out[27]   ; 13.516 ; 13.516 ; 13.516 ; 13.516 ;
; addr[1]     ; d_out[28]   ; 13.062 ; 13.062 ; 13.062 ; 13.062 ;
; addr[1]     ; d_out[29]   ; 13.663 ; 13.663 ; 13.663 ; 13.663 ;
; addr[1]     ; d_out[30]   ; 13.723 ; 13.723 ; 13.723 ; 13.723 ;
; addr[1]     ; d_out[31]   ; 12.583 ; 12.583 ; 12.583 ; 12.583 ;
; l_u         ; d_out[8]    ;        ; 13.117 ; 13.117 ;        ;
; l_u         ; d_out[9]    ;        ; 13.404 ; 13.404 ;        ;
; l_u         ; d_out[10]   ;        ; 13.890 ; 13.890 ;        ;
; l_u         ; d_out[11]   ;        ; 13.789 ; 13.789 ;        ;
; l_u         ; d_out[12]   ;        ; 12.939 ; 12.939 ;        ;
; l_u         ; d_out[13]   ;        ; 13.593 ; 13.593 ;        ;
; l_u         ; d_out[14]   ;        ; 12.507 ; 12.507 ;        ;
; l_u         ; d_out[15]   ;        ; 12.947 ; 12.947 ;        ;
; l_u         ; d_out[16]   ;        ; 11.858 ; 11.858 ;        ;
; l_u         ; d_out[17]   ;        ; 12.150 ; 12.150 ;        ;
; l_u         ; d_out[18]   ;        ; 13.529 ; 13.529 ;        ;
; l_u         ; d_out[19]   ;        ; 12.971 ; 12.971 ;        ;
; l_u         ; d_out[20]   ;        ; 11.831 ; 11.831 ;        ;
; l_u         ; d_out[21]   ;        ; 12.512 ; 12.512 ;        ;
; l_u         ; d_out[22]   ;        ; 12.994 ; 12.994 ;        ;
; l_u         ; d_out[23]   ;        ; 12.504 ; 12.504 ;        ;
; l_u         ; d_out[24]   ;        ; 13.124 ; 13.124 ;        ;
; l_u         ; d_out[25]   ;        ; 12.978 ; 12.978 ;        ;
; l_u         ; d_out[26]   ;        ; 13.053 ; 13.053 ;        ;
; l_u         ; d_out[27]   ;        ; 12.615 ; 12.615 ;        ;
; l_u         ; d_out[28]   ;        ; 12.161 ; 12.161 ;        ;
; l_u         ; d_out[29]   ;        ; 12.762 ; 12.762 ;        ;
; l_u         ; d_out[30]   ;        ; 12.822 ; 12.822 ;        ;
; l_u         ; d_out[31]   ;        ; 12.353 ; 12.353 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.460 ; -46.720       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.321 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -404.876              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_2_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_3_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7 ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_0_rtl_0|altsyncram_iog1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:ram_1_rtl_0|altsyncram_iog1:auto_generated|ram_block1a0~portb_address_reg1 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; acc_type[*]  ; clk        ; 2.835 ; 2.835 ; Rise       ; clk             ;
;  acc_type[0] ; clk        ; 2.835 ; 2.835 ; Rise       ; clk             ;
;  acc_type[1] ; clk        ; 2.655 ; 2.655 ; Rise       ; clk             ;
; addr[*]      ; clk        ; 2.792 ; 2.792 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; 2.792 ; 2.792 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; 2.510 ; 2.510 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; 1.945 ; 1.945 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; 1.740 ; 1.740 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; 2.022 ; 2.022 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; 1.718 ; 1.718 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; 1.723 ; 1.723 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; 1.914 ; 1.914 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; 1.852 ; 1.852 ; Rise       ; clk             ;
; d_in[*]      ; clk        ; 2.924 ; 2.924 ; Rise       ; clk             ;
;  d_in[0]     ; clk        ; 2.686 ; 2.686 ; Rise       ; clk             ;
;  d_in[1]     ; clk        ; 2.744 ; 2.744 ; Rise       ; clk             ;
;  d_in[2]     ; clk        ; 2.686 ; 2.686 ; Rise       ; clk             ;
;  d_in[3]     ; clk        ; 2.540 ; 2.540 ; Rise       ; clk             ;
;  d_in[4]     ; clk        ; 2.473 ; 2.473 ; Rise       ; clk             ;
;  d_in[5]     ; clk        ; 2.702 ; 2.702 ; Rise       ; clk             ;
;  d_in[6]     ; clk        ; 2.456 ; 2.456 ; Rise       ; clk             ;
;  d_in[7]     ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  d_in[8]     ; clk        ; 2.924 ; 2.924 ; Rise       ; clk             ;
;  d_in[9]     ; clk        ; 2.576 ; 2.576 ; Rise       ; clk             ;
;  d_in[10]    ; clk        ; 2.536 ; 2.536 ; Rise       ; clk             ;
;  d_in[11]    ; clk        ; 2.552 ; 2.552 ; Rise       ; clk             ;
;  d_in[12]    ; clk        ; 2.773 ; 2.773 ; Rise       ; clk             ;
;  d_in[13]    ; clk        ; 2.541 ; 2.541 ; Rise       ; clk             ;
;  d_in[14]    ; clk        ; 2.547 ; 2.547 ; Rise       ; clk             ;
;  d_in[15]    ; clk        ; 2.748 ; 2.748 ; Rise       ; clk             ;
;  d_in[16]    ; clk        ; 2.397 ; 2.397 ; Rise       ; clk             ;
;  d_in[17]    ; clk        ; 2.468 ; 2.468 ; Rise       ; clk             ;
;  d_in[18]    ; clk        ; 2.289 ; 2.289 ; Rise       ; clk             ;
;  d_in[19]    ; clk        ; 2.153 ; 2.153 ; Rise       ; clk             ;
;  d_in[20]    ; clk        ; 2.305 ; 2.305 ; Rise       ; clk             ;
;  d_in[21]    ; clk        ; 2.551 ; 2.551 ; Rise       ; clk             ;
;  d_in[22]    ; clk        ; 2.265 ; 2.265 ; Rise       ; clk             ;
;  d_in[23]    ; clk        ; 2.292 ; 2.292 ; Rise       ; clk             ;
;  d_in[24]    ; clk        ; 2.027 ; 2.027 ; Rise       ; clk             ;
;  d_in[25]    ; clk        ; 2.264 ; 2.264 ; Rise       ; clk             ;
;  d_in[26]    ; clk        ; 2.307 ; 2.307 ; Rise       ; clk             ;
;  d_in[27]    ; clk        ; 2.316 ; 2.316 ; Rise       ; clk             ;
;  d_in[28]    ; clk        ; 2.497 ; 2.497 ; Rise       ; clk             ;
;  d_in[29]    ; clk        ; 2.163 ; 2.163 ; Rise       ; clk             ;
;  d_in[30]    ; clk        ; 2.399 ; 2.399 ; Rise       ; clk             ;
;  d_in[31]    ; clk        ; 2.316 ; 2.316 ; Rise       ; clk             ;
; we           ; clk        ; 2.813 ; 2.813 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; acc_type[*]  ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  acc_type[0] ; clk        ; -2.244 ; -2.244 ; Rise       ; clk             ;
;  acc_type[1] ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
; addr[*]      ; clk        ; -1.413 ; -1.413 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; -2.512 ; -2.512 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; -2.023 ; -2.023 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; -1.658 ; -1.658 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; -1.429 ; -1.429 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; -1.726 ; -1.726 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; -1.413 ; -1.413 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; -1.416 ; -1.416 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; -1.641 ; -1.641 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; -1.549 ; -1.549 ; Rise       ; clk             ;
; d_in[*]      ; clk        ; -1.532 ; -1.532 ; Rise       ; clk             ;
;  d_in[0]     ; clk        ; -1.760 ; -1.760 ; Rise       ; clk             ;
;  d_in[1]     ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
;  d_in[2]     ; clk        ; -1.640 ; -1.640 ; Rise       ; clk             ;
;  d_in[3]     ; clk        ; -1.747 ; -1.747 ; Rise       ; clk             ;
;  d_in[4]     ; clk        ; -1.532 ; -1.532 ; Rise       ; clk             ;
;  d_in[5]     ; clk        ; -1.901 ; -1.901 ; Rise       ; clk             ;
;  d_in[6]     ; clk        ; -1.586 ; -1.586 ; Rise       ; clk             ;
;  d_in[7]     ; clk        ; -1.630 ; -1.630 ; Rise       ; clk             ;
;  d_in[8]     ; clk        ; -2.517 ; -2.517 ; Rise       ; clk             ;
;  d_in[9]     ; clk        ; -2.275 ; -2.275 ; Rise       ; clk             ;
;  d_in[10]    ; clk        ; -2.258 ; -2.258 ; Rise       ; clk             ;
;  d_in[11]    ; clk        ; -2.265 ; -2.265 ; Rise       ; clk             ;
;  d_in[12]    ; clk        ; -2.372 ; -2.372 ; Rise       ; clk             ;
;  d_in[13]    ; clk        ; -2.121 ; -2.121 ; Rise       ; clk             ;
;  d_in[14]    ; clk        ; -2.262 ; -2.262 ; Rise       ; clk             ;
;  d_in[15]    ; clk        ; -2.451 ; -2.451 ; Rise       ; clk             ;
;  d_in[16]    ; clk        ; -2.258 ; -2.258 ; Rise       ; clk             ;
;  d_in[17]    ; clk        ; -2.329 ; -2.329 ; Rise       ; clk             ;
;  d_in[18]    ; clk        ; -2.150 ; -2.150 ; Rise       ; clk             ;
;  d_in[19]    ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  d_in[20]    ; clk        ; -2.166 ; -2.166 ; Rise       ; clk             ;
;  d_in[21]    ; clk        ; -2.412 ; -2.412 ; Rise       ; clk             ;
;  d_in[22]    ; clk        ; -2.126 ; -2.126 ; Rise       ; clk             ;
;  d_in[23]    ; clk        ; -2.153 ; -2.153 ; Rise       ; clk             ;
;  d_in[24]    ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  d_in[25]    ; clk        ; -2.125 ; -2.125 ; Rise       ; clk             ;
;  d_in[26]    ; clk        ; -2.168 ; -2.168 ; Rise       ; clk             ;
;  d_in[27]    ; clk        ; -2.177 ; -2.177 ; Rise       ; clk             ;
;  d_in[28]    ; clk        ; -2.358 ; -2.358 ; Rise       ; clk             ;
;  d_in[29]    ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
;  d_in[30]    ; clk        ; -2.260 ; -2.260 ; Rise       ; clk             ;
;  d_in[31]    ; clk        ; -2.177 ; -2.177 ; Rise       ; clk             ;
; we           ; clk        ; -2.454 ; -2.454 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; d_out[*]   ; clk        ; 7.645 ; 7.645 ; Rise       ; clk             ;
;  d_out[0]  ; clk        ; 7.430 ; 7.430 ; Rise       ; clk             ;
;  d_out[1]  ; clk        ; 7.645 ; 7.645 ; Rise       ; clk             ;
;  d_out[2]  ; clk        ; 7.364 ; 7.364 ; Rise       ; clk             ;
;  d_out[3]  ; clk        ; 7.368 ; 7.368 ; Rise       ; clk             ;
;  d_out[4]  ; clk        ; 7.214 ; 7.214 ; Rise       ; clk             ;
;  d_out[5]  ; clk        ; 7.114 ; 7.114 ; Rise       ; clk             ;
;  d_out[6]  ; clk        ; 7.134 ; 7.134 ; Rise       ; clk             ;
;  d_out[7]  ; clk        ; 6.970 ; 6.970 ; Rise       ; clk             ;
;  d_out[8]  ; clk        ; 7.176 ; 7.176 ; Rise       ; clk             ;
;  d_out[9]  ; clk        ; 7.258 ; 7.258 ; Rise       ; clk             ;
;  d_out[10] ; clk        ; 7.520 ; 7.520 ; Rise       ; clk             ;
;  d_out[11] ; clk        ; 7.423 ; 7.423 ; Rise       ; clk             ;
;  d_out[12] ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  d_out[13] ; clk        ; 7.418 ; 7.418 ; Rise       ; clk             ;
;  d_out[14] ; clk        ; 6.991 ; 6.991 ; Rise       ; clk             ;
;  d_out[15] ; clk        ; 7.155 ; 7.155 ; Rise       ; clk             ;
;  d_out[16] ; clk        ; 6.983 ; 6.983 ; Rise       ; clk             ;
;  d_out[17] ; clk        ; 7.092 ; 7.092 ; Rise       ; clk             ;
;  d_out[18] ; clk        ; 7.621 ; 7.621 ; Rise       ; clk             ;
;  d_out[19] ; clk        ; 7.388 ; 7.388 ; Rise       ; clk             ;
;  d_out[20] ; clk        ; 6.956 ; 6.956 ; Rise       ; clk             ;
;  d_out[21] ; clk        ; 7.310 ; 7.310 ; Rise       ; clk             ;
;  d_out[22] ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  d_out[23] ; clk        ; 7.148 ; 7.148 ; Rise       ; clk             ;
;  d_out[24] ; clk        ; 7.384 ; 7.384 ; Rise       ; clk             ;
;  d_out[25] ; clk        ; 7.403 ; 7.403 ; Rise       ; clk             ;
;  d_out[26] ; clk        ; 7.463 ; 7.463 ; Rise       ; clk             ;
;  d_out[27] ; clk        ; 7.253 ; 7.253 ; Rise       ; clk             ;
;  d_out[28] ; clk        ; 7.145 ; 7.145 ; Rise       ; clk             ;
;  d_out[29] ; clk        ; 7.397 ; 7.397 ; Rise       ; clk             ;
;  d_out[30] ; clk        ; 7.478 ; 7.478 ; Rise       ; clk             ;
;  d_out[31] ; clk        ; 7.148 ; 7.148 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; d_out[*]   ; clk        ; 6.229 ; 6.229 ; Rise       ; clk             ;
;  d_out[0]  ; clk        ; 6.385 ; 6.385 ; Rise       ; clk             ;
;  d_out[1]  ; clk        ; 6.962 ; 6.962 ; Rise       ; clk             ;
;  d_out[2]  ; clk        ; 6.555 ; 6.555 ; Rise       ; clk             ;
;  d_out[3]  ; clk        ; 6.376 ; 6.376 ; Rise       ; clk             ;
;  d_out[4]  ; clk        ; 6.376 ; 6.376 ; Rise       ; clk             ;
;  d_out[5]  ; clk        ; 6.374 ; 6.374 ; Rise       ; clk             ;
;  d_out[6]  ; clk        ; 6.548 ; 6.548 ; Rise       ; clk             ;
;  d_out[7]  ; clk        ; 6.631 ; 6.631 ; Rise       ; clk             ;
;  d_out[8]  ; clk        ; 6.471 ; 6.471 ; Rise       ; clk             ;
;  d_out[9]  ; clk        ; 6.424 ; 6.424 ; Rise       ; clk             ;
;  d_out[10] ; clk        ; 6.690 ; 6.690 ; Rise       ; clk             ;
;  d_out[11] ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  d_out[12] ; clk        ; 6.399 ; 6.399 ; Rise       ; clk             ;
;  d_out[13] ; clk        ; 6.577 ; 6.577 ; Rise       ; clk             ;
;  d_out[14] ; clk        ; 6.311 ; 6.311 ; Rise       ; clk             ;
;  d_out[15] ; clk        ; 6.436 ; 6.436 ; Rise       ; clk             ;
;  d_out[16] ; clk        ; 6.229 ; 6.229 ; Rise       ; clk             ;
;  d_out[17] ; clk        ; 6.346 ; 6.346 ; Rise       ; clk             ;
;  d_out[18] ; clk        ; 6.765 ; 6.765 ; Rise       ; clk             ;
;  d_out[19] ; clk        ; 6.492 ; 6.492 ; Rise       ; clk             ;
;  d_out[20] ; clk        ; 6.246 ; 6.246 ; Rise       ; clk             ;
;  d_out[21] ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
;  d_out[22] ; clk        ; 6.599 ; 6.599 ; Rise       ; clk             ;
;  d_out[23] ; clk        ; 6.331 ; 6.331 ; Rise       ; clk             ;
;  d_out[24] ; clk        ; 6.487 ; 6.487 ; Rise       ; clk             ;
;  d_out[25] ; clk        ; 6.580 ; 6.580 ; Rise       ; clk             ;
;  d_out[26] ; clk        ; 6.629 ; 6.629 ; Rise       ; clk             ;
;  d_out[27] ; clk        ; 6.419 ; 6.419 ; Rise       ; clk             ;
;  d_out[28] ; clk        ; 6.401 ; 6.401 ; Rise       ; clk             ;
;  d_out[29] ; clk        ; 6.671 ; 6.671 ; Rise       ; clk             ;
;  d_out[30] ; clk        ; 6.598 ; 6.598 ; Rise       ; clk             ;
;  d_out[31] ; clk        ; 6.460 ; 6.460 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; acc_type[0] ; d_out[0]    ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; acc_type[0] ; d_out[1]    ; 6.511 ; 6.511 ; 6.511 ; 6.511 ;
; acc_type[0] ; d_out[2]    ; 6.100 ; 6.100 ; 6.100 ; 6.100 ;
; acc_type[0] ; d_out[3]    ; 5.963 ; 5.963 ; 5.963 ; 5.963 ;
; acc_type[0] ; d_out[4]    ; 6.100 ; 6.100 ; 6.100 ; 6.100 ;
; acc_type[0] ; d_out[5]    ; 5.864 ; 5.864 ; 5.864 ; 5.864 ;
; acc_type[0] ; d_out[6]    ; 5.934 ; 5.934 ; 5.934 ; 5.934 ;
; acc_type[0] ; d_out[7]    ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; acc_type[0] ; d_out[8]    ; 6.253 ; 6.228 ; 6.228 ; 6.253 ;
; acc_type[0] ; d_out[9]    ; 6.256 ; 6.310 ; 6.310 ; 6.256 ;
; acc_type[0] ; d_out[10]   ; 6.519 ; 6.572 ; 6.572 ; 6.519 ;
; acc_type[0] ; d_out[11]   ; 6.421 ; 6.475 ; 6.475 ; 6.421 ;
; acc_type[0] ; d_out[12]   ; 5.956 ; 6.195 ; 6.195 ; 5.956 ;
; acc_type[0] ; d_out[13]   ; 6.228 ; 6.470 ; 6.470 ; 6.228 ;
; acc_type[0] ; d_out[14]   ; 5.959 ; 6.043 ; 6.043 ; 5.959 ;
; acc_type[0] ; d_out[15]   ; 6.057 ; 6.207 ; 6.207 ; 6.057 ;
; acc_type[0] ; d_out[16]   ; 6.227 ; 5.924 ; 5.924 ; 6.227 ;
; acc_type[0] ; d_out[17]   ; 6.336 ; 6.037 ; 6.037 ; 6.336 ;
; acc_type[0] ; d_out[18]   ; 6.865 ; 6.572 ; 6.572 ; 6.865 ;
; acc_type[0] ; d_out[19]   ; 6.632 ; 6.418 ; 6.418 ; 6.632 ;
; acc_type[0] ; d_out[20]   ; 6.200 ; 5.978 ; 5.978 ; 6.200 ;
; acc_type[0] ; d_out[21]   ; 6.522 ; 6.362 ; 6.362 ; 6.522 ;
; acc_type[0] ; d_out[22]   ; 6.673 ; 6.513 ; 6.513 ; 6.673 ;
; acc_type[0] ; d_out[23]   ; 6.392 ; 5.993 ; 5.993 ; 6.392 ;
; acc_type[0] ; d_out[24]   ; 6.628 ; 6.245 ; 6.245 ; 6.628 ;
; acc_type[0] ; d_out[25]   ; 6.613 ; 6.455 ; 6.455 ; 6.613 ;
; acc_type[0] ; d_out[26]   ; 6.662 ; 6.515 ; 6.515 ; 6.662 ;
; acc_type[0] ; d_out[27]   ; 6.466 ; 6.305 ; 6.305 ; 6.466 ;
; acc_type[0] ; d_out[28]   ; 6.355 ; 6.197 ; 6.197 ; 6.355 ;
; acc_type[0] ; d_out[29]   ; 6.609 ; 6.449 ; 6.449 ; 6.609 ;
; acc_type[0] ; d_out[30]   ; 6.690 ; 6.530 ; 6.530 ; 6.690 ;
; acc_type[0] ; d_out[31]   ; 6.392 ; 5.996 ; 5.996 ; 6.392 ;
; acc_type[1] ; d_out[0]    ; 5.966 ; 5.966 ; 5.966 ; 5.966 ;
; acc_type[1] ; d_out[1]    ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; acc_type[1] ; d_out[2]    ; 6.197 ; 6.197 ; 6.197 ; 6.197 ;
; acc_type[1] ; d_out[3]    ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; acc_type[1] ; d_out[4]    ; 5.955 ; 5.955 ; 5.955 ; 5.955 ;
; acc_type[1] ; d_out[5]    ; 5.866 ; 5.866 ; 5.866 ; 5.866 ;
; acc_type[1] ; d_out[6]    ; 5.939 ; 5.939 ; 5.939 ; 5.939 ;
; acc_type[1] ; d_out[7]    ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; acc_type[1] ; d_out[8]    ; 5.990 ; 6.429 ; 6.429 ; 5.990 ;
; acc_type[1] ; d_out[9]    ; 6.077 ; 6.511 ; 6.511 ; 6.077 ;
; acc_type[1] ; d_out[10]   ; 6.333 ; 6.773 ; 6.773 ; 6.333 ;
; acc_type[1] ; d_out[11]   ; 6.231 ; 6.676 ; 6.676 ; 6.231 ;
; acc_type[1] ; d_out[12]   ; 5.624 ; 6.396 ; 6.396 ; 5.624 ;
; acc_type[1] ; d_out[13]   ; 6.019 ; 6.671 ; 6.671 ; 6.019 ;
; acc_type[1] ; d_out[14]   ; 5.755 ; 6.244 ; 6.244 ; 5.755 ;
; acc_type[1] ; d_out[15]   ; 6.046 ; 6.408 ; 6.408 ; 6.046 ;
; acc_type[1] ; d_out[16]   ; 5.723 ; 6.125 ; 6.125 ; 5.723 ;
; acc_type[1] ; d_out[17]   ; 5.837 ; 6.238 ; 6.238 ; 5.837 ;
; acc_type[1] ; d_out[18]   ; 5.778 ; 6.773 ; 6.773 ; 5.778 ;
; acc_type[1] ; d_out[19]   ; 5.556 ; 6.619 ; 6.619 ; 5.556 ;
; acc_type[1] ; d_out[20]   ; 5.698 ; 6.179 ; 6.179 ; 5.698 ;
; acc_type[1] ; d_out[21]   ; 5.481 ; 6.563 ; 6.563 ; 5.481 ;
; acc_type[1] ; d_out[22]   ; 5.635 ; 6.714 ; 6.714 ; 5.635 ;
; acc_type[1] ; d_out[23]   ; 5.792 ; 6.194 ; 6.194 ; 5.792 ;
; acc_type[1] ; d_out[24]   ; 5.742 ; 6.446 ; 6.446 ; 5.742 ;
; acc_type[1] ; d_out[25]   ; 5.870 ; 6.656 ; 6.656 ; 5.870 ;
; acc_type[1] ; d_out[26]   ; 5.931 ; 6.716 ; 6.716 ; 5.931 ;
; acc_type[1] ; d_out[27]   ; 5.717 ; 6.506 ; 6.506 ; 5.717 ;
; acc_type[1] ; d_out[28]   ; 5.335 ; 6.398 ; 6.398 ; 5.335 ;
; acc_type[1] ; d_out[29]   ; 5.573 ; 6.650 ; 6.650 ; 5.573 ;
; acc_type[1] ; d_out[30]   ; 5.658 ; 6.731 ; 6.731 ; 5.658 ;
; acc_type[1] ; d_out[31]   ; 5.796 ; 6.197 ; 6.197 ; 5.796 ;
; addr[0]     ; d_out[0]    ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; addr[0]     ; d_out[1]    ; 6.558 ; 6.558 ; 6.558 ; 6.558 ;
; addr[0]     ; d_out[2]    ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; addr[0]     ; d_out[3]    ; 6.084 ; 6.084 ; 6.084 ; 6.084 ;
; addr[0]     ; d_out[4]    ; 6.024 ; 6.024 ; 6.024 ; 6.024 ;
; addr[0]     ; d_out[5]    ; 5.901 ; 5.901 ; 5.901 ; 5.901 ;
; addr[0]     ; d_out[6]    ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; addr[0]     ; d_out[7]    ; 6.056 ; 6.103 ; 6.103 ; 6.056 ;
; addr[0]     ; d_out[8]    ; 6.263 ; 6.309 ; 6.309 ; 6.263 ;
; addr[0]     ; d_out[9]    ; 6.345 ; 6.391 ; 6.391 ; 6.345 ;
; addr[0]     ; d_out[10]   ; 6.607 ; 6.653 ; 6.653 ; 6.607 ;
; addr[0]     ; d_out[11]   ; 6.510 ; 6.556 ; 6.556 ; 6.510 ;
; addr[0]     ; d_out[12]   ; 6.230 ; 6.276 ; 6.276 ; 6.230 ;
; addr[0]     ; d_out[13]   ; 6.505 ; 6.551 ; 6.551 ; 6.505 ;
; addr[0]     ; d_out[14]   ; 6.078 ; 6.124 ; 6.124 ; 6.078 ;
; addr[0]     ; d_out[15]   ; 6.242 ; 6.288 ; 6.288 ; 6.242 ;
; addr[0]     ; d_out[16]   ; 5.959 ; 6.005 ; 6.005 ; 5.959 ;
; addr[0]     ; d_out[17]   ; 6.072 ; 6.118 ; 6.118 ; 6.072 ;
; addr[0]     ; d_out[18]   ; 6.607 ; 6.653 ; 6.653 ; 6.607 ;
; addr[0]     ; d_out[19]   ; 6.453 ; 6.499 ; 6.499 ; 6.453 ;
; addr[0]     ; d_out[20]   ; 6.013 ; 6.059 ; 6.059 ; 6.013 ;
; addr[0]     ; d_out[21]   ; 6.397 ; 6.443 ; 6.443 ; 6.397 ;
; addr[0]     ; d_out[22]   ; 6.548 ; 6.594 ; 6.594 ; 6.548 ;
; addr[0]     ; d_out[23]   ; 6.028 ; 6.074 ; 6.074 ; 6.028 ;
; addr[0]     ; d_out[24]   ; 6.280 ; 6.326 ; 6.326 ; 6.280 ;
; addr[0]     ; d_out[25]   ; 6.490 ; 6.536 ; 6.536 ; 6.490 ;
; addr[0]     ; d_out[26]   ; 6.550 ; 6.596 ; 6.596 ; 6.550 ;
; addr[0]     ; d_out[27]   ; 6.340 ; 6.386 ; 6.386 ; 6.340 ;
; addr[0]     ; d_out[28]   ; 6.232 ; 6.278 ; 6.278 ; 6.232 ;
; addr[0]     ; d_out[29]   ; 6.484 ; 6.530 ; 6.530 ; 6.484 ;
; addr[0]     ; d_out[30]   ; 6.565 ; 6.611 ; 6.611 ; 6.565 ;
; addr[0]     ; d_out[31]   ; 6.031 ; 6.077 ; 6.077 ; 6.031 ;
; addr[1]     ; d_out[0]    ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; addr[1]     ; d_out[1]    ; 7.081 ; 7.081 ; 7.081 ; 7.081 ;
; addr[1]     ; d_out[2]    ; 6.541 ; 6.541 ; 6.541 ; 6.541 ;
; addr[1]     ; d_out[3]    ; 6.552 ; 6.552 ; 6.552 ; 6.552 ;
; addr[1]     ; d_out[4]    ; 6.550 ; 6.550 ; 6.550 ; 6.550 ;
; addr[1]     ; d_out[5]    ; 6.428 ; 6.428 ; 6.428 ; 6.428 ;
; addr[1]     ; d_out[6]    ; 6.515 ; 6.515 ; 6.515 ; 6.515 ;
; addr[1]     ; d_out[7]    ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; addr[1]     ; d_out[8]    ; 6.453 ; 6.453 ; 6.453 ; 6.453 ;
; addr[1]     ; d_out[9]    ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; addr[1]     ; d_out[10]   ; 6.797 ; 6.797 ; 6.797 ; 6.797 ;
; addr[1]     ; d_out[11]   ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; addr[1]     ; d_out[12]   ; 6.420 ; 6.420 ; 6.420 ; 6.420 ;
; addr[1]     ; d_out[13]   ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; addr[1]     ; d_out[14]   ; 6.268 ; 6.268 ; 6.268 ; 6.268 ;
; addr[1]     ; d_out[15]   ; 6.432 ; 6.432 ; 6.432 ; 6.432 ;
; addr[1]     ; d_out[16]   ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; addr[1]     ; d_out[17]   ; 6.314 ; 6.314 ; 6.314 ; 6.314 ;
; addr[1]     ; d_out[18]   ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; addr[1]     ; d_out[19]   ; 6.643 ; 6.643 ; 6.643 ; 6.643 ;
; addr[1]     ; d_out[20]   ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; addr[1]     ; d_out[21]   ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; addr[1]     ; d_out[22]   ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; addr[1]     ; d_out[23]   ; 6.370 ; 6.370 ; 6.370 ; 6.370 ;
; addr[1]     ; d_out[24]   ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; addr[1]     ; d_out[25]   ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; addr[1]     ; d_out[26]   ; 6.740 ; 6.740 ; 6.740 ; 6.740 ;
; addr[1]     ; d_out[27]   ; 6.530 ; 6.530 ; 6.530 ; 6.530 ;
; addr[1]     ; d_out[28]   ; 6.422 ; 6.422 ; 6.422 ; 6.422 ;
; addr[1]     ; d_out[29]   ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; addr[1]     ; d_out[30]   ; 6.755 ; 6.755 ; 6.755 ; 6.755 ;
; addr[1]     ; d_out[31]   ; 6.370 ; 6.370 ; 6.370 ; 6.370 ;
; l_u         ; d_out[8]    ;       ; 6.266 ; 6.266 ;       ;
; l_u         ; d_out[9]    ;       ; 6.348 ; 6.348 ;       ;
; l_u         ; d_out[10]   ;       ; 6.610 ; 6.610 ;       ;
; l_u         ; d_out[11]   ;       ; 6.513 ; 6.513 ;       ;
; l_u         ; d_out[12]   ;       ; 6.233 ; 6.233 ;       ;
; l_u         ; d_out[13]   ;       ; 6.508 ; 6.508 ;       ;
; l_u         ; d_out[14]   ;       ; 6.081 ; 6.081 ;       ;
; l_u         ; d_out[15]   ;       ; 6.245 ; 6.245 ;       ;
; l_u         ; d_out[16]   ;       ; 5.962 ; 5.962 ;       ;
; l_u         ; d_out[17]   ;       ; 6.075 ; 6.075 ;       ;
; l_u         ; d_out[18]   ;       ; 6.610 ; 6.610 ;       ;
; l_u         ; d_out[19]   ;       ; 6.456 ; 6.456 ;       ;
; l_u         ; d_out[20]   ;       ; 6.016 ; 6.016 ;       ;
; l_u         ; d_out[21]   ;       ; 6.400 ; 6.400 ;       ;
; l_u         ; d_out[22]   ;       ; 6.551 ; 6.551 ;       ;
; l_u         ; d_out[23]   ;       ; 6.031 ; 6.031 ;       ;
; l_u         ; d_out[24]   ;       ; 6.283 ; 6.283 ;       ;
; l_u         ; d_out[25]   ;       ; 6.493 ; 6.493 ;       ;
; l_u         ; d_out[26]   ;       ; 6.553 ; 6.553 ;       ;
; l_u         ; d_out[27]   ;       ; 6.343 ; 6.343 ;       ;
; l_u         ; d_out[28]   ;       ; 6.235 ; 6.235 ;       ;
; l_u         ; d_out[29]   ;       ; 6.487 ; 6.487 ;       ;
; l_u         ; d_out[30]   ;       ; 6.568 ; 6.568 ;       ;
; l_u         ; d_out[31]   ;       ; 6.034 ; 6.034 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; acc_type[0] ; d_out[0]    ; 5.869 ; 5.869 ; 5.869 ; 5.869 ;
; acc_type[0] ; d_out[1]    ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; acc_type[0] ; d_out[2]    ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; acc_type[0] ; d_out[3]    ; 5.867 ; 5.867 ; 5.867 ; 5.867 ;
; acc_type[0] ; d_out[4]    ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; acc_type[0] ; d_out[5]    ; 5.769 ; 5.769 ; 5.769 ; 5.769 ;
; acc_type[0] ; d_out[6]    ; 5.842 ; 5.842 ; 5.842 ; 5.842 ;
; acc_type[0] ; d_out[7]    ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; acc_type[0] ; d_out[8]    ; 6.066 ; 6.228 ; 6.228 ; 6.066 ;
; acc_type[0] ; d_out[9]    ; 5.998 ; 6.310 ; 6.310 ; 5.998 ;
; acc_type[0] ; d_out[10]   ; 6.272 ; 6.572 ; 6.572 ; 6.272 ;
; acc_type[0] ; d_out[11]   ; 6.174 ; 6.475 ; 6.475 ; 6.174 ;
; acc_type[0] ; d_out[12]   ; 5.724 ; 6.195 ; 6.195 ; 5.724 ;
; acc_type[0] ; d_out[13]   ; 6.117 ; 6.470 ; 6.470 ; 6.117 ;
; acc_type[0] ; d_out[14]   ; 5.853 ; 6.043 ; 6.043 ; 5.853 ;
; acc_type[0] ; d_out[15]   ; 6.057 ; 6.207 ; 6.207 ; 6.057 ;
; acc_type[0] ; d_out[16]   ; 6.227 ; 5.924 ; 5.924 ; 6.227 ;
; acc_type[0] ; d_out[17]   ; 6.336 ; 6.037 ; 6.037 ; 6.336 ;
; acc_type[0] ; d_out[18]   ; 6.865 ; 6.572 ; 6.572 ; 6.865 ;
; acc_type[0] ; d_out[19]   ; 6.632 ; 6.418 ; 6.418 ; 6.632 ;
; acc_type[0] ; d_out[20]   ; 6.200 ; 5.978 ; 5.978 ; 6.200 ;
; acc_type[0] ; d_out[21]   ; 6.522 ; 6.362 ; 6.362 ; 6.522 ;
; acc_type[0] ; d_out[22]   ; 6.673 ; 6.513 ; 6.513 ; 6.673 ;
; acc_type[0] ; d_out[23]   ; 6.392 ; 5.993 ; 5.993 ; 6.392 ;
; acc_type[0] ; d_out[24]   ; 6.628 ; 6.245 ; 6.245 ; 6.628 ;
; acc_type[0] ; d_out[25]   ; 6.613 ; 6.455 ; 6.455 ; 6.613 ;
; acc_type[0] ; d_out[26]   ; 6.662 ; 6.515 ; 6.515 ; 6.662 ;
; acc_type[0] ; d_out[27]   ; 6.466 ; 6.305 ; 6.305 ; 6.466 ;
; acc_type[0] ; d_out[28]   ; 6.355 ; 6.197 ; 6.197 ; 6.355 ;
; acc_type[0] ; d_out[29]   ; 6.609 ; 6.449 ; 6.449 ; 6.609 ;
; acc_type[0] ; d_out[30]   ; 6.690 ; 6.530 ; 6.530 ; 6.690 ;
; acc_type[0] ; d_out[31]   ; 6.392 ; 5.996 ; 5.996 ; 6.392 ;
; acc_type[1] ; d_out[0]    ; 5.966 ; 5.966 ; 5.966 ; 5.966 ;
; acc_type[1] ; d_out[1]    ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; acc_type[1] ; d_out[2]    ; 6.197 ; 6.197 ; 6.197 ; 6.197 ;
; acc_type[1] ; d_out[3]    ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; acc_type[1] ; d_out[4]    ; 5.955 ; 5.955 ; 5.955 ; 5.955 ;
; acc_type[1] ; d_out[5]    ; 5.866 ; 5.866 ; 5.866 ; 5.866 ;
; acc_type[1] ; d_out[6]    ; 5.939 ; 5.939 ; 5.939 ; 5.939 ;
; acc_type[1] ; d_out[7]    ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; acc_type[1] ; d_out[8]    ; 5.990 ; 6.079 ; 6.079 ; 5.990 ;
; acc_type[1] ; d_out[9]    ; 6.077 ; 6.082 ; 6.082 ; 6.077 ;
; acc_type[1] ; d_out[10]   ; 6.333 ; 6.345 ; 6.345 ; 6.333 ;
; acc_type[1] ; d_out[11]   ; 6.231 ; 6.247 ; 6.247 ; 6.231 ;
; acc_type[1] ; d_out[12]   ; 5.624 ; 5.782 ; 5.782 ; 5.624 ;
; acc_type[1] ; d_out[13]   ; 6.019 ; 6.054 ; 6.054 ; 6.019 ;
; acc_type[1] ; d_out[14]   ; 5.755 ; 5.785 ; 5.785 ; 5.755 ;
; acc_type[1] ; d_out[15]   ; 6.046 ; 6.046 ; 6.046 ; 6.046 ;
; acc_type[1] ; d_out[16]   ; 5.723 ; 6.009 ; 6.009 ; 5.723 ;
; acc_type[1] ; d_out[17]   ; 5.837 ; 6.118 ; 6.118 ; 5.837 ;
; acc_type[1] ; d_out[18]   ; 5.778 ; 6.647 ; 6.647 ; 5.778 ;
; acc_type[1] ; d_out[19]   ; 5.556 ; 6.414 ; 6.414 ; 5.556 ;
; acc_type[1] ; d_out[20]   ; 5.698 ; 5.982 ; 5.982 ; 5.698 ;
; acc_type[1] ; d_out[21]   ; 5.481 ; 6.304 ; 6.304 ; 5.481 ;
; acc_type[1] ; d_out[22]   ; 5.635 ; 6.455 ; 6.455 ; 5.635 ;
; acc_type[1] ; d_out[23]   ; 5.792 ; 6.174 ; 6.174 ; 5.792 ;
; acc_type[1] ; d_out[24]   ; 5.742 ; 6.410 ; 6.410 ; 5.742 ;
; acc_type[1] ; d_out[25]   ; 5.870 ; 6.395 ; 6.395 ; 5.870 ;
; acc_type[1] ; d_out[26]   ; 5.931 ; 6.444 ; 6.444 ; 5.931 ;
; acc_type[1] ; d_out[27]   ; 5.717 ; 6.248 ; 6.248 ; 5.717 ;
; acc_type[1] ; d_out[28]   ; 5.335 ; 6.137 ; 6.137 ; 5.335 ;
; acc_type[1] ; d_out[29]   ; 5.573 ; 6.391 ; 6.391 ; 5.573 ;
; acc_type[1] ; d_out[30]   ; 5.658 ; 6.472 ; 6.472 ; 5.658 ;
; acc_type[1] ; d_out[31]   ; 5.796 ; 6.174 ; 6.174 ; 5.796 ;
; addr[0]     ; d_out[0]    ; 5.916 ; 5.916 ; 5.916 ; 5.916 ;
; addr[0]     ; d_out[1]    ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; addr[0]     ; d_out[2]    ; 6.073 ; 6.073 ; 6.073 ; 6.073 ;
; addr[0]     ; d_out[3]    ; 5.914 ; 5.914 ; 5.914 ; 5.914 ;
; addr[0]     ; d_out[4]    ; 5.905 ; 5.905 ; 5.905 ; 5.905 ;
; addr[0]     ; d_out[5]    ; 5.816 ; 5.816 ; 5.816 ; 5.816 ;
; addr[0]     ; d_out[6]    ; 5.889 ; 5.889 ; 5.889 ; 5.889 ;
; addr[0]     ; d_out[7]    ; 6.056 ; 6.103 ; 6.103 ; 6.056 ;
; addr[0]     ; d_out[8]    ; 6.263 ; 6.309 ; 6.309 ; 6.263 ;
; addr[0]     ; d_out[9]    ; 6.345 ; 6.391 ; 6.391 ; 6.345 ;
; addr[0]     ; d_out[10]   ; 6.607 ; 6.653 ; 6.653 ; 6.607 ;
; addr[0]     ; d_out[11]   ; 6.510 ; 6.556 ; 6.556 ; 6.510 ;
; addr[0]     ; d_out[12]   ; 6.230 ; 6.276 ; 6.276 ; 6.230 ;
; addr[0]     ; d_out[13]   ; 6.505 ; 6.551 ; 6.551 ; 6.505 ;
; addr[0]     ; d_out[14]   ; 6.078 ; 6.124 ; 6.124 ; 6.078 ;
; addr[0]     ; d_out[15]   ; 6.242 ; 6.288 ; 6.288 ; 6.242 ;
; addr[0]     ; d_out[16]   ; 5.959 ; 6.005 ; 6.005 ; 5.959 ;
; addr[0]     ; d_out[17]   ; 6.072 ; 6.118 ; 6.118 ; 6.072 ;
; addr[0]     ; d_out[18]   ; 6.607 ; 6.653 ; 6.653 ; 6.607 ;
; addr[0]     ; d_out[19]   ; 6.453 ; 6.499 ; 6.499 ; 6.453 ;
; addr[0]     ; d_out[20]   ; 6.013 ; 6.059 ; 6.059 ; 6.013 ;
; addr[0]     ; d_out[21]   ; 6.397 ; 6.443 ; 6.443 ; 6.397 ;
; addr[0]     ; d_out[22]   ; 6.548 ; 6.594 ; 6.594 ; 6.548 ;
; addr[0]     ; d_out[23]   ; 6.028 ; 6.074 ; 6.074 ; 6.028 ;
; addr[0]     ; d_out[24]   ; 6.280 ; 6.326 ; 6.326 ; 6.280 ;
; addr[0]     ; d_out[25]   ; 6.490 ; 6.536 ; 6.536 ; 6.490 ;
; addr[0]     ; d_out[26]   ; 6.550 ; 6.596 ; 6.596 ; 6.550 ;
; addr[0]     ; d_out[27]   ; 6.340 ; 6.386 ; 6.386 ; 6.340 ;
; addr[0]     ; d_out[28]   ; 6.232 ; 6.278 ; 6.278 ; 6.232 ;
; addr[0]     ; d_out[29]   ; 6.484 ; 6.530 ; 6.530 ; 6.484 ;
; addr[0]     ; d_out[30]   ; 6.565 ; 6.611 ; 6.611 ; 6.565 ;
; addr[0]     ; d_out[31]   ; 6.031 ; 6.077 ; 6.077 ; 6.031 ;
; addr[1]     ; d_out[0]    ; 6.158 ; 6.158 ; 6.158 ; 6.158 ;
; addr[1]     ; d_out[1]    ; 6.800 ; 6.800 ; 6.800 ; 6.800 ;
; addr[1]     ; d_out[2]    ; 6.389 ; 6.389 ; 6.389 ; 6.389 ;
; addr[1]     ; d_out[3]    ; 6.156 ; 6.156 ; 6.156 ; 6.156 ;
; addr[1]     ; d_out[4]    ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; addr[1]     ; d_out[5]    ; 6.058 ; 6.058 ; 6.058 ; 6.058 ;
; addr[1]     ; d_out[6]    ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; addr[1]     ; d_out[7]    ; 5.988 ; 5.988 ; 5.988 ; 5.988 ;
; addr[1]     ; d_out[8]    ; 6.055 ; 6.010 ; 6.010 ; 6.055 ;
; addr[1]     ; d_out[9]    ; 6.058 ; 5.828 ; 5.828 ; 6.058 ;
; addr[1]     ; d_out[10]   ; 6.321 ; 6.084 ; 6.084 ; 6.321 ;
; addr[1]     ; d_out[11]   ; 6.223 ; 5.981 ; 5.981 ; 6.223 ;
; addr[1]     ; d_out[12]   ; 5.758 ; 5.905 ; 5.905 ; 5.758 ;
; addr[1]     ; d_out[13]   ; 6.030 ; 6.295 ; 6.295 ; 6.030 ;
; addr[1]     ; d_out[14]   ; 5.761 ; 6.030 ; 6.030 ; 5.761 ;
; addr[1]     ; d_out[15]   ; 6.035 ; 6.035 ; 6.035 ; 6.035 ;
; addr[1]     ; d_out[16]   ; 6.078 ; 6.078 ; 6.078 ; 6.078 ;
; addr[1]     ; d_out[17]   ; 6.191 ; 6.191 ; 6.191 ; 6.191 ;
; addr[1]     ; d_out[18]   ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; addr[1]     ; d_out[19]   ; 6.572 ; 6.572 ; 6.572 ; 6.572 ;
; addr[1]     ; d_out[20]   ; 6.132 ; 6.132 ; 6.132 ; 6.132 ;
; addr[1]     ; d_out[21]   ; 6.500 ; 6.500 ; 6.500 ; 6.500 ;
; addr[1]     ; d_out[22]   ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; addr[1]     ; d_out[23]   ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; addr[1]     ; d_out[24]   ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; addr[1]     ; d_out[25]   ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; addr[1]     ; d_out[26]   ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; addr[1]     ; d_out[27]   ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; addr[1]     ; d_out[28]   ; 6.333 ; 6.333 ; 6.333 ; 6.333 ;
; addr[1]     ; d_out[29]   ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; addr[1]     ; d_out[30]   ; 6.668 ; 6.668 ; 6.668 ; 6.668 ;
; addr[1]     ; d_out[31]   ; 6.150 ; 6.150 ; 6.150 ; 6.150 ;
; l_u         ; d_out[8]    ;       ; 6.266 ; 6.266 ;       ;
; l_u         ; d_out[9]    ;       ; 6.348 ; 6.348 ;       ;
; l_u         ; d_out[10]   ;       ; 6.610 ; 6.610 ;       ;
; l_u         ; d_out[11]   ;       ; 6.513 ; 6.513 ;       ;
; l_u         ; d_out[12]   ;       ; 6.233 ; 6.233 ;       ;
; l_u         ; d_out[13]   ;       ; 6.508 ; 6.508 ;       ;
; l_u         ; d_out[14]   ;       ; 6.081 ; 6.081 ;       ;
; l_u         ; d_out[15]   ;       ; 6.245 ; 6.245 ;       ;
; l_u         ; d_out[16]   ;       ; 5.848 ; 5.848 ;       ;
; l_u         ; d_out[17]   ;       ; 5.957 ; 5.957 ;       ;
; l_u         ; d_out[18]   ;       ; 6.486 ; 6.486 ;       ;
; l_u         ; d_out[19]   ;       ; 6.253 ; 6.253 ;       ;
; l_u         ; d_out[20]   ;       ; 5.821 ; 5.821 ;       ;
; l_u         ; d_out[21]   ;       ; 6.143 ; 6.143 ;       ;
; l_u         ; d_out[22]   ;       ; 6.294 ; 6.294 ;       ;
; l_u         ; d_out[23]   ;       ; 6.013 ; 6.013 ;       ;
; l_u         ; d_out[24]   ;       ; 6.249 ; 6.249 ;       ;
; l_u         ; d_out[25]   ;       ; 6.234 ; 6.234 ;       ;
; l_u         ; d_out[26]   ;       ; 6.283 ; 6.283 ;       ;
; l_u         ; d_out[27]   ;       ; 6.087 ; 6.087 ;       ;
; l_u         ; d_out[28]   ;       ; 5.976 ; 5.976 ;       ;
; l_u         ; d_out[29]   ;       ; 6.230 ; 6.230 ;       ;
; l_u         ; d_out[30]   ;       ; 6.311 ; 6.311 ;       ;
; l_u         ; d_out[31]   ;       ; 6.013 ; 6.013 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.076  ; 2.321 ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -2.076  ; 2.321 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -66.432 ; 0.0   ; 0.0      ; 0.0     ; -513.503            ;
;  clk             ; -66.432 ; 0.000 ; N/A      ; N/A     ; -513.503            ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; acc_type[*]  ; clk        ; 6.596 ; 6.596 ; Rise       ; clk             ;
;  acc_type[0] ; clk        ; 6.596 ; 6.596 ; Rise       ; clk             ;
;  acc_type[1] ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
; addr[*]      ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; 6.092 ; 6.092 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; 4.459 ; 4.459 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; 3.865 ; 3.865 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; 4.300 ; 4.300 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
; d_in[*]      ; clk        ; 7.156 ; 7.156 ; Rise       ; clk             ;
;  d_in[0]     ; clk        ; 6.479 ; 6.479 ; Rise       ; clk             ;
;  d_in[1]     ; clk        ; 6.641 ; 6.641 ; Rise       ; clk             ;
;  d_in[2]     ; clk        ; 6.579 ; 6.579 ; Rise       ; clk             ;
;  d_in[3]     ; clk        ; 6.092 ; 6.092 ; Rise       ; clk             ;
;  d_in[4]     ; clk        ; 6.027 ; 6.027 ; Rise       ; clk             ;
;  d_in[5]     ; clk        ; 6.558 ; 6.558 ; Rise       ; clk             ;
;  d_in[6]     ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  d_in[7]     ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
;  d_in[8]     ; clk        ; 7.156 ; 7.156 ; Rise       ; clk             ;
;  d_in[9]     ; clk        ; 6.203 ; 6.203 ; Rise       ; clk             ;
;  d_in[10]    ; clk        ; 6.061 ; 6.061 ; Rise       ; clk             ;
;  d_in[11]    ; clk        ; 6.130 ; 6.130 ; Rise       ; clk             ;
;  d_in[12]    ; clk        ; 6.605 ; 6.605 ; Rise       ; clk             ;
;  d_in[13]    ; clk        ; 6.212 ; 6.212 ; Rise       ; clk             ;
;  d_in[14]    ; clk        ; 6.037 ; 6.037 ; Rise       ; clk             ;
;  d_in[15]    ; clk        ; 6.616 ; 6.616 ; Rise       ; clk             ;
;  d_in[16]    ; clk        ; 5.714 ; 5.714 ; Rise       ; clk             ;
;  d_in[17]    ; clk        ; 5.829 ; 5.829 ; Rise       ; clk             ;
;  d_in[18]    ; clk        ; 5.400 ; 5.400 ; Rise       ; clk             ;
;  d_in[19]    ; clk        ; 5.135 ; 5.135 ; Rise       ; clk             ;
;  d_in[20]    ; clk        ; 5.377 ; 5.377 ; Rise       ; clk             ;
;  d_in[21]    ; clk        ; 6.012 ; 6.012 ; Rise       ; clk             ;
;  d_in[22]    ; clk        ; 5.399 ; 5.399 ; Rise       ; clk             ;
;  d_in[23]    ; clk        ; 5.306 ; 5.306 ; Rise       ; clk             ;
;  d_in[24]    ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  d_in[25]    ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
;  d_in[26]    ; clk        ; 5.349 ; 5.349 ; Rise       ; clk             ;
;  d_in[27]    ; clk        ; 5.438 ; 5.438 ; Rise       ; clk             ;
;  d_in[28]    ; clk        ; 5.986 ; 5.986 ; Rise       ; clk             ;
;  d_in[29]    ; clk        ; 4.980 ; 4.980 ; Rise       ; clk             ;
;  d_in[30]    ; clk        ; 5.573 ; 5.573 ; Rise       ; clk             ;
;  d_in[31]    ; clk        ; 5.373 ; 5.373 ; Rise       ; clk             ;
; we           ; clk        ; 6.743 ; 6.743 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; acc_type[*]  ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  acc_type[0] ; clk        ; -2.244 ; -2.244 ; Rise       ; clk             ;
;  acc_type[1] ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
; addr[*]      ; clk        ; -1.413 ; -1.413 ; Rise       ; clk             ;
;  addr[0]     ; clk        ; -2.512 ; -2.512 ; Rise       ; clk             ;
;  addr[1]     ; clk        ; -2.023 ; -2.023 ; Rise       ; clk             ;
;  addr[2]     ; clk        ; -1.658 ; -1.658 ; Rise       ; clk             ;
;  addr[3]     ; clk        ; -1.429 ; -1.429 ; Rise       ; clk             ;
;  addr[4]     ; clk        ; -1.726 ; -1.726 ; Rise       ; clk             ;
;  addr[5]     ; clk        ; -1.413 ; -1.413 ; Rise       ; clk             ;
;  addr[6]     ; clk        ; -1.416 ; -1.416 ; Rise       ; clk             ;
;  addr[7]     ; clk        ; -1.641 ; -1.641 ; Rise       ; clk             ;
;  addr[8]     ; clk        ; -1.549 ; -1.549 ; Rise       ; clk             ;
; d_in[*]      ; clk        ; -1.532 ; -1.532 ; Rise       ; clk             ;
;  d_in[0]     ; clk        ; -1.760 ; -1.760 ; Rise       ; clk             ;
;  d_in[1]     ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
;  d_in[2]     ; clk        ; -1.640 ; -1.640 ; Rise       ; clk             ;
;  d_in[3]     ; clk        ; -1.747 ; -1.747 ; Rise       ; clk             ;
;  d_in[4]     ; clk        ; -1.532 ; -1.532 ; Rise       ; clk             ;
;  d_in[5]     ; clk        ; -1.901 ; -1.901 ; Rise       ; clk             ;
;  d_in[6]     ; clk        ; -1.586 ; -1.586 ; Rise       ; clk             ;
;  d_in[7]     ; clk        ; -1.630 ; -1.630 ; Rise       ; clk             ;
;  d_in[8]     ; clk        ; -2.517 ; -2.517 ; Rise       ; clk             ;
;  d_in[9]     ; clk        ; -2.275 ; -2.275 ; Rise       ; clk             ;
;  d_in[10]    ; clk        ; -2.258 ; -2.258 ; Rise       ; clk             ;
;  d_in[11]    ; clk        ; -2.265 ; -2.265 ; Rise       ; clk             ;
;  d_in[12]    ; clk        ; -2.372 ; -2.372 ; Rise       ; clk             ;
;  d_in[13]    ; clk        ; -2.121 ; -2.121 ; Rise       ; clk             ;
;  d_in[14]    ; clk        ; -2.262 ; -2.262 ; Rise       ; clk             ;
;  d_in[15]    ; clk        ; -2.451 ; -2.451 ; Rise       ; clk             ;
;  d_in[16]    ; clk        ; -2.258 ; -2.258 ; Rise       ; clk             ;
;  d_in[17]    ; clk        ; -2.329 ; -2.329 ; Rise       ; clk             ;
;  d_in[18]    ; clk        ; -2.150 ; -2.150 ; Rise       ; clk             ;
;  d_in[19]    ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  d_in[20]    ; clk        ; -2.166 ; -2.166 ; Rise       ; clk             ;
;  d_in[21]    ; clk        ; -2.412 ; -2.412 ; Rise       ; clk             ;
;  d_in[22]    ; clk        ; -2.126 ; -2.126 ; Rise       ; clk             ;
;  d_in[23]    ; clk        ; -2.153 ; -2.153 ; Rise       ; clk             ;
;  d_in[24]    ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  d_in[25]    ; clk        ; -2.125 ; -2.125 ; Rise       ; clk             ;
;  d_in[26]    ; clk        ; -2.168 ; -2.168 ; Rise       ; clk             ;
;  d_in[27]    ; clk        ; -2.177 ; -2.177 ; Rise       ; clk             ;
;  d_in[28]    ; clk        ; -2.358 ; -2.358 ; Rise       ; clk             ;
;  d_in[29]    ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
;  d_in[30]    ; clk        ; -2.260 ; -2.260 ; Rise       ; clk             ;
;  d_in[31]    ; clk        ; -2.177 ; -2.177 ; Rise       ; clk             ;
; we           ; clk        ; -2.454 ; -2.454 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; d_out[*]   ; clk        ; 15.424 ; 15.424 ; Rise       ; clk             ;
;  d_out[0]  ; clk        ; 15.019 ; 15.019 ; Rise       ; clk             ;
;  d_out[1]  ; clk        ; 15.372 ; 15.372 ; Rise       ; clk             ;
;  d_out[2]  ; clk        ; 14.782 ; 14.782 ; Rise       ; clk             ;
;  d_out[3]  ; clk        ; 14.821 ; 14.821 ; Rise       ; clk             ;
;  d_out[4]  ; clk        ; 14.480 ; 14.480 ; Rise       ; clk             ;
;  d_out[5]  ; clk        ; 14.131 ; 14.131 ; Rise       ; clk             ;
;  d_out[6]  ; clk        ; 14.234 ; 14.234 ; Rise       ; clk             ;
;  d_out[7]  ; clk        ; 14.039 ; 14.039 ; Rise       ; clk             ;
;  d_out[8]  ; clk        ; 14.444 ; 14.444 ; Rise       ; clk             ;
;  d_out[9]  ; clk        ; 14.731 ; 14.731 ; Rise       ; clk             ;
;  d_out[10] ; clk        ; 15.217 ; 15.217 ; Rise       ; clk             ;
;  d_out[11] ; clk        ; 15.116 ; 15.116 ; Rise       ; clk             ;
;  d_out[12] ; clk        ; 14.266 ; 14.266 ; Rise       ; clk             ;
;  d_out[13] ; clk        ; 14.920 ; 14.920 ; Rise       ; clk             ;
;  d_out[14] ; clk        ; 13.834 ; 13.834 ; Rise       ; clk             ;
;  d_out[15] ; clk        ; 14.274 ; 14.274 ; Rise       ; clk             ;
;  d_out[16] ; clk        ; 13.753 ; 13.753 ; Rise       ; clk             ;
;  d_out[17] ; clk        ; 14.045 ; 14.045 ; Rise       ; clk             ;
;  d_out[18] ; clk        ; 15.424 ; 15.424 ; Rise       ; clk             ;
;  d_out[19] ; clk        ; 14.866 ; 14.866 ; Rise       ; clk             ;
;  d_out[20] ; clk        ; 13.726 ; 13.726 ; Rise       ; clk             ;
;  d_out[21] ; clk        ; 14.620 ; 14.620 ; Rise       ; clk             ;
;  d_out[22] ; clk        ; 15.101 ; 15.101 ; Rise       ; clk             ;
;  d_out[23] ; clk        ; 14.417 ; 14.417 ; Rise       ; clk             ;
;  d_out[24] ; clk        ; 15.019 ; 15.019 ; Rise       ; clk             ;
;  d_out[25] ; clk        ; 15.091 ; 15.091 ; Rise       ; clk             ;
;  d_out[26] ; clk        ; 15.176 ; 15.176 ; Rise       ; clk             ;
;  d_out[27] ; clk        ; 14.726 ; 14.726 ; Rise       ; clk             ;
;  d_out[28] ; clk        ; 14.270 ; 14.270 ; Rise       ; clk             ;
;  d_out[29] ; clk        ; 14.870 ; 14.870 ; Rise       ; clk             ;
;  d_out[30] ; clk        ; 14.930 ; 14.930 ; Rise       ; clk             ;
;  d_out[31] ; clk        ; 14.264 ; 14.264 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; d_out[*]   ; clk        ; 6.229 ; 6.229 ; Rise       ; clk             ;
;  d_out[0]  ; clk        ; 6.385 ; 6.385 ; Rise       ; clk             ;
;  d_out[1]  ; clk        ; 6.962 ; 6.962 ; Rise       ; clk             ;
;  d_out[2]  ; clk        ; 6.555 ; 6.555 ; Rise       ; clk             ;
;  d_out[3]  ; clk        ; 6.376 ; 6.376 ; Rise       ; clk             ;
;  d_out[4]  ; clk        ; 6.376 ; 6.376 ; Rise       ; clk             ;
;  d_out[5]  ; clk        ; 6.374 ; 6.374 ; Rise       ; clk             ;
;  d_out[6]  ; clk        ; 6.548 ; 6.548 ; Rise       ; clk             ;
;  d_out[7]  ; clk        ; 6.631 ; 6.631 ; Rise       ; clk             ;
;  d_out[8]  ; clk        ; 6.471 ; 6.471 ; Rise       ; clk             ;
;  d_out[9]  ; clk        ; 6.424 ; 6.424 ; Rise       ; clk             ;
;  d_out[10] ; clk        ; 6.690 ; 6.690 ; Rise       ; clk             ;
;  d_out[11] ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  d_out[12] ; clk        ; 6.399 ; 6.399 ; Rise       ; clk             ;
;  d_out[13] ; clk        ; 6.577 ; 6.577 ; Rise       ; clk             ;
;  d_out[14] ; clk        ; 6.311 ; 6.311 ; Rise       ; clk             ;
;  d_out[15] ; clk        ; 6.436 ; 6.436 ; Rise       ; clk             ;
;  d_out[16] ; clk        ; 6.229 ; 6.229 ; Rise       ; clk             ;
;  d_out[17] ; clk        ; 6.346 ; 6.346 ; Rise       ; clk             ;
;  d_out[18] ; clk        ; 6.765 ; 6.765 ; Rise       ; clk             ;
;  d_out[19] ; clk        ; 6.492 ; 6.492 ; Rise       ; clk             ;
;  d_out[20] ; clk        ; 6.246 ; 6.246 ; Rise       ; clk             ;
;  d_out[21] ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
;  d_out[22] ; clk        ; 6.599 ; 6.599 ; Rise       ; clk             ;
;  d_out[23] ; clk        ; 6.331 ; 6.331 ; Rise       ; clk             ;
;  d_out[24] ; clk        ; 6.487 ; 6.487 ; Rise       ; clk             ;
;  d_out[25] ; clk        ; 6.580 ; 6.580 ; Rise       ; clk             ;
;  d_out[26] ; clk        ; 6.629 ; 6.629 ; Rise       ; clk             ;
;  d_out[27] ; clk        ; 6.419 ; 6.419 ; Rise       ; clk             ;
;  d_out[28] ; clk        ; 6.401 ; 6.401 ; Rise       ; clk             ;
;  d_out[29] ; clk        ; 6.671 ; 6.671 ; Rise       ; clk             ;
;  d_out[30] ; clk        ; 6.598 ; 6.598 ; Rise       ; clk             ;
;  d_out[31] ; clk        ; 6.460 ; 6.460 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; acc_type[0] ; d_out[0]    ; 12.351 ; 12.351 ; 12.351 ; 12.351 ;
; acc_type[0] ; d_out[1]    ; 13.201 ; 13.201 ; 13.201 ; 13.201 ;
; acc_type[0] ; d_out[2]    ; 12.291 ; 12.291 ; 12.291 ; 12.291 ;
; acc_type[0] ; d_out[3]    ; 11.918 ; 11.918 ; 11.918 ; 11.918 ;
; acc_type[0] ; d_out[4]    ; 12.332 ; 12.332 ; 12.332 ; 12.332 ;
; acc_type[0] ; d_out[5]    ; 11.647 ; 11.647 ; 11.647 ; 11.647 ;
; acc_type[0] ; d_out[6]    ; 11.873 ; 11.873 ; 11.873 ; 11.873 ;
; acc_type[0] ; d_out[7]    ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; acc_type[0] ; d_out[8]    ; 12.750 ; 12.632 ; 12.632 ; 12.750 ;
; acc_type[0] ; d_out[9]    ; 12.755 ; 12.919 ; 12.919 ; 12.755 ;
; acc_type[0] ; d_out[10]   ; 13.241 ; 13.405 ; 13.405 ; 13.241 ;
; acc_type[0] ; d_out[11]   ; 13.139 ; 13.304 ; 13.304 ; 13.139 ;
; acc_type[0] ; d_out[12]   ; 11.829 ; 12.454 ; 12.454 ; 11.829 ;
; acc_type[0] ; d_out[13]   ; 12.483 ; 13.108 ; 13.108 ; 12.483 ;
; acc_type[0] ; d_out[14]   ; 11.834 ; 12.022 ; 12.022 ; 11.834 ;
; acc_type[0] ; d_out[15]   ; 12.071 ; 12.462 ; 12.462 ; 12.071 ;
; acc_type[0] ; d_out[16]   ; 12.572 ; 11.632 ; 11.632 ; 12.572 ;
; acc_type[0] ; d_out[17]   ; 12.864 ; 11.927 ; 11.927 ; 12.864 ;
; acc_type[0] ; d_out[18]   ; 14.243 ; 13.315 ; 13.315 ; 14.243 ;
; acc_type[0] ; d_out[19]   ; 13.685 ; 13.036 ; 13.036 ; 13.685 ;
; acc_type[0] ; d_out[20]   ; 12.545 ; 11.891 ; 11.891 ; 12.545 ;
; acc_type[0] ; d_out[21]   ; 13.226 ; 12.808 ; 12.808 ; 13.226 ;
; acc_type[0] ; d_out[22]   ; 13.708 ; 13.289 ; 13.289 ; 13.708 ;
; acc_type[0] ; d_out[23]   ; 13.236 ; 12.019 ; 12.019 ; 13.236 ;
; acc_type[0] ; d_out[24]   ; 13.838 ; 12.649 ; 12.649 ; 13.838 ;
; acc_type[0] ; d_out[25]   ; 13.692 ; 13.279 ; 13.279 ; 13.692 ;
; acc_type[0] ; d_out[26]   ; 13.767 ; 13.364 ; 13.364 ; 13.767 ;
; acc_type[0] ; d_out[27]   ; 13.329 ; 12.914 ; 12.914 ; 13.329 ;
; acc_type[0] ; d_out[28]   ; 12.875 ; 12.458 ; 12.458 ; 12.875 ;
; acc_type[0] ; d_out[29]   ; 13.476 ; 13.058 ; 13.058 ; 13.476 ;
; acc_type[0] ; d_out[30]   ; 13.536 ; 13.118 ; 13.118 ; 13.536 ;
; acc_type[0] ; d_out[31]   ; 13.083 ; 11.868 ; 11.868 ; 13.083 ;
; acc_type[1] ; d_out[0]    ; 12.196 ; 12.196 ; 12.196 ; 12.196 ;
; acc_type[1] ; d_out[1]    ; 13.708 ; 13.708 ; 13.708 ; 13.708 ;
; acc_type[1] ; d_out[2]    ; 12.798 ; 12.798 ; 12.798 ; 12.798 ;
; acc_type[1] ; d_out[3]    ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; acc_type[1] ; d_out[4]    ; 12.116 ; 12.116 ; 12.116 ; 12.116 ;
; acc_type[1] ; d_out[5]    ; 11.849 ; 11.849 ; 11.849 ; 11.849 ;
; acc_type[1] ; d_out[6]    ; 12.081 ; 12.081 ; 12.081 ; 12.081 ;
; acc_type[1] ; d_out[7]    ; 11.748 ; 11.748 ; 11.748 ; 11.748 ;
; acc_type[1] ; d_out[8]    ; 12.319 ; 13.460 ; 13.460 ; 12.319 ;
; acc_type[1] ; d_out[9]    ; 12.492 ; 13.747 ; 13.747 ; 12.492 ;
; acc_type[1] ; d_out[10]   ; 12.974 ; 14.233 ; 14.233 ; 12.974 ;
; acc_type[1] ; d_out[11]   ; 12.868 ; 14.132 ; 14.132 ; 12.868 ;
; acc_type[1] ; d_out[12]   ; 11.238 ; 13.282 ; 13.282 ; 11.238 ;
; acc_type[1] ; d_out[13]   ; 12.246 ; 13.936 ; 13.936 ; 12.246 ;
; acc_type[1] ; d_out[14]   ; 11.599 ; 12.850 ; 12.850 ; 11.599 ;
; acc_type[1] ; d_out[15]   ; 12.263 ; 13.290 ; 13.290 ; 12.263 ;
; acc_type[1] ; d_out[16]   ; 11.367 ; 12.460 ; 12.460 ; 11.367 ;
; acc_type[1] ; d_out[17]   ; 11.666 ; 12.755 ; 12.755 ; 11.666 ;
; acc_type[1] ; d_out[18]   ; 11.526 ; 14.143 ; 14.143 ; 11.526 ;
; acc_type[1] ; d_out[19]   ; 10.976 ; 13.864 ; 13.864 ; 10.976 ;
; acc_type[1] ; d_out[20]   ; 11.344 ; 12.719 ; 12.719 ; 11.344 ;
; acc_type[1] ; d_out[21]   ; 10.727 ; 13.636 ; 13.636 ; 10.727 ;
; acc_type[1] ; d_out[22]   ; 11.210 ; 14.117 ; 14.117 ; 11.210 ;
; acc_type[1] ; d_out[23]   ; 11.756 ; 12.862 ; 12.862 ; 11.756 ;
; acc_type[1] ; d_out[24]   ; 11.540 ; 13.477 ; 13.477 ; 11.540 ;
; acc_type[1] ; d_out[25]   ; 11.883 ; 14.107 ; 14.107 ; 11.883 ;
; acc_type[1] ; d_out[26]   ; 11.970 ; 14.192 ; 14.192 ; 11.970 ;
; acc_type[1] ; d_out[27]   ; 11.515 ; 13.742 ; 13.742 ; 11.515 ;
; acc_type[1] ; d_out[28]   ; 10.398 ; 13.286 ; 13.286 ; 10.398 ;
; acc_type[1] ; d_out[29]   ; 10.983 ; 13.886 ; 13.886 ; 10.983 ;
; acc_type[1] ; d_out[30]   ; 11.049 ; 13.946 ; 13.946 ; 11.049 ;
; acc_type[1] ; d_out[31]   ; 11.606 ; 12.709 ; 12.709 ; 11.606 ;
; addr[0]     ; d_out[0]    ; 12.299 ; 12.299 ; 12.299 ; 12.299 ;
; addr[0]     ; d_out[1]    ; 13.513 ; 13.513 ; 13.513 ; 13.513 ;
; addr[0]     ; d_out[2]    ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; addr[0]     ; d_out[3]    ; 12.459 ; 12.459 ; 12.459 ; 12.459 ;
; addr[0]     ; d_out[4]    ; 12.289 ; 12.289 ; 12.289 ; 12.289 ;
; addr[0]     ; d_out[5]    ; 11.946 ; 11.946 ; 11.946 ; 11.946 ;
; addr[0]     ; d_out[6]    ; 12.191 ; 12.191 ; 12.191 ; 12.191 ;
; addr[0]     ; d_out[7]    ; 12.548 ; 12.821 ; 12.821 ; 12.548 ;
; addr[0]     ; d_out[8]    ; 13.030 ; 13.226 ; 13.226 ; 13.030 ;
; addr[0]     ; d_out[9]    ; 13.317 ; 13.513 ; 13.513 ; 13.317 ;
; addr[0]     ; d_out[10]   ; 13.803 ; 13.999 ; 13.999 ; 13.803 ;
; addr[0]     ; d_out[11]   ; 13.702 ; 13.898 ; 13.898 ; 13.702 ;
; addr[0]     ; d_out[12]   ; 12.852 ; 13.048 ; 13.048 ; 12.852 ;
; addr[0]     ; d_out[13]   ; 13.506 ; 13.702 ; 13.702 ; 13.506 ;
; addr[0]     ; d_out[14]   ; 12.420 ; 12.616 ; 12.616 ; 12.420 ;
; addr[0]     ; d_out[15]   ; 12.860 ; 13.056 ; 13.056 ; 12.860 ;
; addr[0]     ; d_out[16]   ; 12.030 ; 12.226 ; 12.226 ; 12.030 ;
; addr[0]     ; d_out[17]   ; 12.325 ; 12.521 ; 12.521 ; 12.325 ;
; addr[0]     ; d_out[18]   ; 13.713 ; 13.909 ; 13.909 ; 13.713 ;
; addr[0]     ; d_out[19]   ; 13.434 ; 13.630 ; 13.630 ; 13.434 ;
; addr[0]     ; d_out[20]   ; 12.289 ; 12.485 ; 12.485 ; 12.289 ;
; addr[0]     ; d_out[21]   ; 13.206 ; 13.402 ; 13.402 ; 13.206 ;
; addr[0]     ; d_out[22]   ; 13.687 ; 13.883 ; 13.883 ; 13.687 ;
; addr[0]     ; d_out[23]   ; 12.417 ; 12.613 ; 12.613 ; 12.417 ;
; addr[0]     ; d_out[24]   ; 13.047 ; 13.243 ; 13.243 ; 13.047 ;
; addr[0]     ; d_out[25]   ; 13.677 ; 13.873 ; 13.873 ; 13.677 ;
; addr[0]     ; d_out[26]   ; 13.762 ; 13.958 ; 13.958 ; 13.762 ;
; addr[0]     ; d_out[27]   ; 13.312 ; 13.508 ; 13.508 ; 13.312 ;
; addr[0]     ; d_out[28]   ; 12.856 ; 13.052 ; 13.052 ; 12.856 ;
; addr[0]     ; d_out[29]   ; 13.456 ; 13.652 ; 13.652 ; 13.456 ;
; addr[0]     ; d_out[30]   ; 13.516 ; 13.712 ; 13.712 ; 13.516 ;
; addr[0]     ; d_out[31]   ; 12.266 ; 12.462 ; 12.462 ; 12.266 ;
; addr[1]     ; d_out[0]    ; 13.743 ; 13.743 ; 13.743 ; 13.743 ;
; addr[1]     ; d_out[1]    ; 14.866 ; 14.866 ; 14.866 ; 14.866 ;
; addr[1]     ; d_out[2]    ; 13.603 ; 13.603 ; 13.603 ; 13.603 ;
; addr[1]     ; d_out[3]    ; 13.659 ; 13.659 ; 13.659 ; 13.659 ;
; addr[1]     ; d_out[4]    ; 13.678 ; 13.678 ; 13.678 ; 13.678 ;
; addr[1]     ; d_out[5]    ; 13.299 ; 13.299 ; 13.299 ; 13.299 ;
; addr[1]     ; d_out[6]    ; 13.584 ; 13.584 ; 13.584 ; 13.584 ;
; addr[1]     ; d_out[7]    ; 13.137 ; 13.137 ; 13.137 ; 13.137 ;
; addr[1]     ; d_out[8]    ; 13.542 ; 13.542 ; 13.542 ; 13.542 ;
; addr[1]     ; d_out[9]    ; 13.829 ; 13.829 ; 13.829 ; 13.829 ;
; addr[1]     ; d_out[10]   ; 14.315 ; 14.315 ; 14.315 ; 14.315 ;
; addr[1]     ; d_out[11]   ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; addr[1]     ; d_out[12]   ; 13.364 ; 13.364 ; 13.364 ; 13.364 ;
; addr[1]     ; d_out[13]   ; 14.018 ; 14.018 ; 14.018 ; 14.018 ;
; addr[1]     ; d_out[14]   ; 12.932 ; 12.932 ; 12.932 ; 12.932 ;
; addr[1]     ; d_out[15]   ; 13.372 ; 13.372 ; 13.372 ; 13.372 ;
; addr[1]     ; d_out[16]   ; 12.759 ; 12.759 ; 12.759 ; 12.759 ;
; addr[1]     ; d_out[17]   ; 13.051 ; 13.051 ; 13.051 ; 13.051 ;
; addr[1]     ; d_out[18]   ; 14.430 ; 14.430 ; 14.430 ; 14.430 ;
; addr[1]     ; d_out[19]   ; 13.946 ; 13.946 ; 13.946 ; 13.946 ;
; addr[1]     ; d_out[20]   ; 12.801 ; 12.801 ; 12.801 ; 12.801 ;
; addr[1]     ; d_out[21]   ; 13.718 ; 13.718 ; 13.718 ; 13.718 ;
; addr[1]     ; d_out[22]   ; 14.199 ; 14.199 ; 14.199 ; 14.199 ;
; addr[1]     ; d_out[23]   ; 13.423 ; 13.423 ; 13.423 ; 13.423 ;
; addr[1]     ; d_out[24]   ; 14.025 ; 14.025 ; 14.025 ; 14.025 ;
; addr[1]     ; d_out[25]   ; 14.189 ; 14.189 ; 14.189 ; 14.189 ;
; addr[1]     ; d_out[26]   ; 14.274 ; 14.274 ; 14.274 ; 14.274 ;
; addr[1]     ; d_out[27]   ; 13.824 ; 13.824 ; 13.824 ; 13.824 ;
; addr[1]     ; d_out[28]   ; 13.368 ; 13.368 ; 13.368 ; 13.368 ;
; addr[1]     ; d_out[29]   ; 13.968 ; 13.968 ; 13.968 ; 13.968 ;
; addr[1]     ; d_out[30]   ; 14.028 ; 14.028 ; 14.028 ; 14.028 ;
; addr[1]     ; d_out[31]   ; 13.270 ; 13.270 ; 13.270 ; 13.270 ;
; l_u         ; d_out[8]    ;        ; 13.117 ; 13.117 ;        ;
; l_u         ; d_out[9]    ;        ; 13.404 ; 13.404 ;        ;
; l_u         ; d_out[10]   ;        ; 13.890 ; 13.890 ;        ;
; l_u         ; d_out[11]   ;        ; 13.789 ; 13.789 ;        ;
; l_u         ; d_out[12]   ;        ; 12.939 ; 12.939 ;        ;
; l_u         ; d_out[13]   ;        ; 13.593 ; 13.593 ;        ;
; l_u         ; d_out[14]   ;        ; 12.507 ; 12.507 ;        ;
; l_u         ; d_out[15]   ;        ; 12.947 ; 12.947 ;        ;
; l_u         ; d_out[16]   ;        ; 12.117 ; 12.117 ;        ;
; l_u         ; d_out[17]   ;        ; 12.412 ; 12.412 ;        ;
; l_u         ; d_out[18]   ;        ; 13.800 ; 13.800 ;        ;
; l_u         ; d_out[19]   ;        ; 13.521 ; 13.521 ;        ;
; l_u         ; d_out[20]   ;        ; 12.376 ; 12.376 ;        ;
; l_u         ; d_out[21]   ;        ; 13.293 ; 13.293 ;        ;
; l_u         ; d_out[22]   ;        ; 13.774 ; 13.774 ;        ;
; l_u         ; d_out[23]   ;        ; 12.522 ; 12.522 ;        ;
; l_u         ; d_out[24]   ;        ; 13.134 ; 13.134 ;        ;
; l_u         ; d_out[25]   ;        ; 13.764 ; 13.764 ;        ;
; l_u         ; d_out[26]   ;        ; 13.849 ; 13.849 ;        ;
; l_u         ; d_out[27]   ;        ; 13.399 ; 13.399 ;        ;
; l_u         ; d_out[28]   ;        ; 12.943 ; 12.943 ;        ;
; l_u         ; d_out[29]   ;        ; 13.543 ; 13.543 ;        ;
; l_u         ; d_out[30]   ;        ; 13.603 ; 13.603 ;        ;
; l_u         ; d_out[31]   ;        ; 12.369 ; 12.369 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; acc_type[0] ; d_out[0]    ; 5.869 ; 5.869 ; 5.869 ; 5.869 ;
; acc_type[0] ; d_out[1]    ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; acc_type[0] ; d_out[2]    ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; acc_type[0] ; d_out[3]    ; 5.867 ; 5.867 ; 5.867 ; 5.867 ;
; acc_type[0] ; d_out[4]    ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; acc_type[0] ; d_out[5]    ; 5.769 ; 5.769 ; 5.769 ; 5.769 ;
; acc_type[0] ; d_out[6]    ; 5.842 ; 5.842 ; 5.842 ; 5.842 ;
; acc_type[0] ; d_out[7]    ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; acc_type[0] ; d_out[8]    ; 6.066 ; 6.228 ; 6.228 ; 6.066 ;
; acc_type[0] ; d_out[9]    ; 5.998 ; 6.310 ; 6.310 ; 5.998 ;
; acc_type[0] ; d_out[10]   ; 6.272 ; 6.572 ; 6.572 ; 6.272 ;
; acc_type[0] ; d_out[11]   ; 6.174 ; 6.475 ; 6.475 ; 6.174 ;
; acc_type[0] ; d_out[12]   ; 5.724 ; 6.195 ; 6.195 ; 5.724 ;
; acc_type[0] ; d_out[13]   ; 6.117 ; 6.470 ; 6.470 ; 6.117 ;
; acc_type[0] ; d_out[14]   ; 5.853 ; 6.043 ; 6.043 ; 5.853 ;
; acc_type[0] ; d_out[15]   ; 6.057 ; 6.207 ; 6.207 ; 6.057 ;
; acc_type[0] ; d_out[16]   ; 6.227 ; 5.924 ; 5.924 ; 6.227 ;
; acc_type[0] ; d_out[17]   ; 6.336 ; 6.037 ; 6.037 ; 6.336 ;
; acc_type[0] ; d_out[18]   ; 6.865 ; 6.572 ; 6.572 ; 6.865 ;
; acc_type[0] ; d_out[19]   ; 6.632 ; 6.418 ; 6.418 ; 6.632 ;
; acc_type[0] ; d_out[20]   ; 6.200 ; 5.978 ; 5.978 ; 6.200 ;
; acc_type[0] ; d_out[21]   ; 6.522 ; 6.362 ; 6.362 ; 6.522 ;
; acc_type[0] ; d_out[22]   ; 6.673 ; 6.513 ; 6.513 ; 6.673 ;
; acc_type[0] ; d_out[23]   ; 6.392 ; 5.993 ; 5.993 ; 6.392 ;
; acc_type[0] ; d_out[24]   ; 6.628 ; 6.245 ; 6.245 ; 6.628 ;
; acc_type[0] ; d_out[25]   ; 6.613 ; 6.455 ; 6.455 ; 6.613 ;
; acc_type[0] ; d_out[26]   ; 6.662 ; 6.515 ; 6.515 ; 6.662 ;
; acc_type[0] ; d_out[27]   ; 6.466 ; 6.305 ; 6.305 ; 6.466 ;
; acc_type[0] ; d_out[28]   ; 6.355 ; 6.197 ; 6.197 ; 6.355 ;
; acc_type[0] ; d_out[29]   ; 6.609 ; 6.449 ; 6.449 ; 6.609 ;
; acc_type[0] ; d_out[30]   ; 6.690 ; 6.530 ; 6.530 ; 6.690 ;
; acc_type[0] ; d_out[31]   ; 6.392 ; 5.996 ; 5.996 ; 6.392 ;
; acc_type[1] ; d_out[0]    ; 5.966 ; 5.966 ; 5.966 ; 5.966 ;
; acc_type[1] ; d_out[1]    ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; acc_type[1] ; d_out[2]    ; 6.197 ; 6.197 ; 6.197 ; 6.197 ;
; acc_type[1] ; d_out[3]    ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; acc_type[1] ; d_out[4]    ; 5.955 ; 5.955 ; 5.955 ; 5.955 ;
; acc_type[1] ; d_out[5]    ; 5.866 ; 5.866 ; 5.866 ; 5.866 ;
; acc_type[1] ; d_out[6]    ; 5.939 ; 5.939 ; 5.939 ; 5.939 ;
; acc_type[1] ; d_out[7]    ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; acc_type[1] ; d_out[8]    ; 5.990 ; 6.079 ; 6.079 ; 5.990 ;
; acc_type[1] ; d_out[9]    ; 6.077 ; 6.082 ; 6.082 ; 6.077 ;
; acc_type[1] ; d_out[10]   ; 6.333 ; 6.345 ; 6.345 ; 6.333 ;
; acc_type[1] ; d_out[11]   ; 6.231 ; 6.247 ; 6.247 ; 6.231 ;
; acc_type[1] ; d_out[12]   ; 5.624 ; 5.782 ; 5.782 ; 5.624 ;
; acc_type[1] ; d_out[13]   ; 6.019 ; 6.054 ; 6.054 ; 6.019 ;
; acc_type[1] ; d_out[14]   ; 5.755 ; 5.785 ; 5.785 ; 5.755 ;
; acc_type[1] ; d_out[15]   ; 6.046 ; 6.046 ; 6.046 ; 6.046 ;
; acc_type[1] ; d_out[16]   ; 5.723 ; 6.009 ; 6.009 ; 5.723 ;
; acc_type[1] ; d_out[17]   ; 5.837 ; 6.118 ; 6.118 ; 5.837 ;
; acc_type[1] ; d_out[18]   ; 5.778 ; 6.647 ; 6.647 ; 5.778 ;
; acc_type[1] ; d_out[19]   ; 5.556 ; 6.414 ; 6.414 ; 5.556 ;
; acc_type[1] ; d_out[20]   ; 5.698 ; 5.982 ; 5.982 ; 5.698 ;
; acc_type[1] ; d_out[21]   ; 5.481 ; 6.304 ; 6.304 ; 5.481 ;
; acc_type[1] ; d_out[22]   ; 5.635 ; 6.455 ; 6.455 ; 5.635 ;
; acc_type[1] ; d_out[23]   ; 5.792 ; 6.174 ; 6.174 ; 5.792 ;
; acc_type[1] ; d_out[24]   ; 5.742 ; 6.410 ; 6.410 ; 5.742 ;
; acc_type[1] ; d_out[25]   ; 5.870 ; 6.395 ; 6.395 ; 5.870 ;
; acc_type[1] ; d_out[26]   ; 5.931 ; 6.444 ; 6.444 ; 5.931 ;
; acc_type[1] ; d_out[27]   ; 5.717 ; 6.248 ; 6.248 ; 5.717 ;
; acc_type[1] ; d_out[28]   ; 5.335 ; 6.137 ; 6.137 ; 5.335 ;
; acc_type[1] ; d_out[29]   ; 5.573 ; 6.391 ; 6.391 ; 5.573 ;
; acc_type[1] ; d_out[30]   ; 5.658 ; 6.472 ; 6.472 ; 5.658 ;
; acc_type[1] ; d_out[31]   ; 5.796 ; 6.174 ; 6.174 ; 5.796 ;
; addr[0]     ; d_out[0]    ; 5.916 ; 5.916 ; 5.916 ; 5.916 ;
; addr[0]     ; d_out[1]    ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; addr[0]     ; d_out[2]    ; 6.073 ; 6.073 ; 6.073 ; 6.073 ;
; addr[0]     ; d_out[3]    ; 5.914 ; 5.914 ; 5.914 ; 5.914 ;
; addr[0]     ; d_out[4]    ; 5.905 ; 5.905 ; 5.905 ; 5.905 ;
; addr[0]     ; d_out[5]    ; 5.816 ; 5.816 ; 5.816 ; 5.816 ;
; addr[0]     ; d_out[6]    ; 5.889 ; 5.889 ; 5.889 ; 5.889 ;
; addr[0]     ; d_out[7]    ; 6.056 ; 6.103 ; 6.103 ; 6.056 ;
; addr[0]     ; d_out[8]    ; 6.263 ; 6.309 ; 6.309 ; 6.263 ;
; addr[0]     ; d_out[9]    ; 6.345 ; 6.391 ; 6.391 ; 6.345 ;
; addr[0]     ; d_out[10]   ; 6.607 ; 6.653 ; 6.653 ; 6.607 ;
; addr[0]     ; d_out[11]   ; 6.510 ; 6.556 ; 6.556 ; 6.510 ;
; addr[0]     ; d_out[12]   ; 6.230 ; 6.276 ; 6.276 ; 6.230 ;
; addr[0]     ; d_out[13]   ; 6.505 ; 6.551 ; 6.551 ; 6.505 ;
; addr[0]     ; d_out[14]   ; 6.078 ; 6.124 ; 6.124 ; 6.078 ;
; addr[0]     ; d_out[15]   ; 6.242 ; 6.288 ; 6.288 ; 6.242 ;
; addr[0]     ; d_out[16]   ; 5.959 ; 6.005 ; 6.005 ; 5.959 ;
; addr[0]     ; d_out[17]   ; 6.072 ; 6.118 ; 6.118 ; 6.072 ;
; addr[0]     ; d_out[18]   ; 6.607 ; 6.653 ; 6.653 ; 6.607 ;
; addr[0]     ; d_out[19]   ; 6.453 ; 6.499 ; 6.499 ; 6.453 ;
; addr[0]     ; d_out[20]   ; 6.013 ; 6.059 ; 6.059 ; 6.013 ;
; addr[0]     ; d_out[21]   ; 6.397 ; 6.443 ; 6.443 ; 6.397 ;
; addr[0]     ; d_out[22]   ; 6.548 ; 6.594 ; 6.594 ; 6.548 ;
; addr[0]     ; d_out[23]   ; 6.028 ; 6.074 ; 6.074 ; 6.028 ;
; addr[0]     ; d_out[24]   ; 6.280 ; 6.326 ; 6.326 ; 6.280 ;
; addr[0]     ; d_out[25]   ; 6.490 ; 6.536 ; 6.536 ; 6.490 ;
; addr[0]     ; d_out[26]   ; 6.550 ; 6.596 ; 6.596 ; 6.550 ;
; addr[0]     ; d_out[27]   ; 6.340 ; 6.386 ; 6.386 ; 6.340 ;
; addr[0]     ; d_out[28]   ; 6.232 ; 6.278 ; 6.278 ; 6.232 ;
; addr[0]     ; d_out[29]   ; 6.484 ; 6.530 ; 6.530 ; 6.484 ;
; addr[0]     ; d_out[30]   ; 6.565 ; 6.611 ; 6.611 ; 6.565 ;
; addr[0]     ; d_out[31]   ; 6.031 ; 6.077 ; 6.077 ; 6.031 ;
; addr[1]     ; d_out[0]    ; 6.158 ; 6.158 ; 6.158 ; 6.158 ;
; addr[1]     ; d_out[1]    ; 6.800 ; 6.800 ; 6.800 ; 6.800 ;
; addr[1]     ; d_out[2]    ; 6.389 ; 6.389 ; 6.389 ; 6.389 ;
; addr[1]     ; d_out[3]    ; 6.156 ; 6.156 ; 6.156 ; 6.156 ;
; addr[1]     ; d_out[4]    ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; addr[1]     ; d_out[5]    ; 6.058 ; 6.058 ; 6.058 ; 6.058 ;
; addr[1]     ; d_out[6]    ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; addr[1]     ; d_out[7]    ; 5.988 ; 5.988 ; 5.988 ; 5.988 ;
; addr[1]     ; d_out[8]    ; 6.055 ; 6.010 ; 6.010 ; 6.055 ;
; addr[1]     ; d_out[9]    ; 6.058 ; 5.828 ; 5.828 ; 6.058 ;
; addr[1]     ; d_out[10]   ; 6.321 ; 6.084 ; 6.084 ; 6.321 ;
; addr[1]     ; d_out[11]   ; 6.223 ; 5.981 ; 5.981 ; 6.223 ;
; addr[1]     ; d_out[12]   ; 5.758 ; 5.905 ; 5.905 ; 5.758 ;
; addr[1]     ; d_out[13]   ; 6.030 ; 6.295 ; 6.295 ; 6.030 ;
; addr[1]     ; d_out[14]   ; 5.761 ; 6.030 ; 6.030 ; 5.761 ;
; addr[1]     ; d_out[15]   ; 6.035 ; 6.035 ; 6.035 ; 6.035 ;
; addr[1]     ; d_out[16]   ; 6.078 ; 6.078 ; 6.078 ; 6.078 ;
; addr[1]     ; d_out[17]   ; 6.191 ; 6.191 ; 6.191 ; 6.191 ;
; addr[1]     ; d_out[18]   ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; addr[1]     ; d_out[19]   ; 6.572 ; 6.572 ; 6.572 ; 6.572 ;
; addr[1]     ; d_out[20]   ; 6.132 ; 6.132 ; 6.132 ; 6.132 ;
; addr[1]     ; d_out[21]   ; 6.500 ; 6.500 ; 6.500 ; 6.500 ;
; addr[1]     ; d_out[22]   ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; addr[1]     ; d_out[23]   ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; addr[1]     ; d_out[24]   ; 6.399 ; 6.399 ; 6.399 ; 6.399 ;
; addr[1]     ; d_out[25]   ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; addr[1]     ; d_out[26]   ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; addr[1]     ; d_out[27]   ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; addr[1]     ; d_out[28]   ; 6.333 ; 6.333 ; 6.333 ; 6.333 ;
; addr[1]     ; d_out[29]   ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; addr[1]     ; d_out[30]   ; 6.668 ; 6.668 ; 6.668 ; 6.668 ;
; addr[1]     ; d_out[31]   ; 6.150 ; 6.150 ; 6.150 ; 6.150 ;
; l_u         ; d_out[8]    ;       ; 6.266 ; 6.266 ;       ;
; l_u         ; d_out[9]    ;       ; 6.348 ; 6.348 ;       ;
; l_u         ; d_out[10]   ;       ; 6.610 ; 6.610 ;       ;
; l_u         ; d_out[11]   ;       ; 6.513 ; 6.513 ;       ;
; l_u         ; d_out[12]   ;       ; 6.233 ; 6.233 ;       ;
; l_u         ; d_out[13]   ;       ; 6.508 ; 6.508 ;       ;
; l_u         ; d_out[14]   ;       ; 6.081 ; 6.081 ;       ;
; l_u         ; d_out[15]   ;       ; 6.245 ; 6.245 ;       ;
; l_u         ; d_out[16]   ;       ; 5.848 ; 5.848 ;       ;
; l_u         ; d_out[17]   ;       ; 5.957 ; 5.957 ;       ;
; l_u         ; d_out[18]   ;       ; 6.486 ; 6.486 ;       ;
; l_u         ; d_out[19]   ;       ; 6.253 ; 6.253 ;       ;
; l_u         ; d_out[20]   ;       ; 5.821 ; 5.821 ;       ;
; l_u         ; d_out[21]   ;       ; 6.143 ; 6.143 ;       ;
; l_u         ; d_out[22]   ;       ; 6.294 ; 6.294 ;       ;
; l_u         ; d_out[23]   ;       ; 6.013 ; 6.013 ;       ;
; l_u         ; d_out[24]   ;       ; 6.249 ; 6.249 ;       ;
; l_u         ; d_out[25]   ;       ; 6.234 ; 6.234 ;       ;
; l_u         ; d_out[26]   ;       ; 6.283 ; 6.283 ;       ;
; l_u         ; d_out[27]   ;       ; 6.087 ; 6.087 ;       ;
; l_u         ; d_out[28]   ;       ; 5.976 ; 5.976 ;       ;
; l_u         ; d_out[29]   ;       ; 6.230 ; 6.230 ;       ;
; l_u         ; d_out[30]   ;       ; 6.311 ; 6.311 ;       ;
; l_u         ; d_out[31]   ;       ; 6.013 ; 6.013 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 45    ; 45   ;
; Unconstrained Input Port Paths  ; 332   ; 332  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 1048  ; 1048 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 20 22:56:09 2021
Info: Command: quartus_sta Practica5 -c Practica5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Practica5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.076       -66.432 clk 
Info (332146): Worst-case hold slack is 2.786
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.786         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -513.503 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -46.720 clk 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -404.876 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Tue Apr 20 22:56:10 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


