RTL モデリングのための新しい言語として開発された，ハードウェアのレジスタを変数，ワイヤを関数として扱う ArchHDL の高速化を行う．
ArchHDL を用いることで，Verilog HDL に近い RTL モデリングを実現できる．
ArchHDL は 150 行程度のシンプルなライブラリで実装されている．
本稿では，ライブラリ中の分岐の削減，メモリ配置の工夫，OpenMP による並列化といった高速化手法を提案し，実装する．
4096 個のカウンタ回路を用いた評価から，高速化手法を適用した ArchHDL のシミュレーションは商用の Verilog シミュレータである VCS より 56.7 倍高速であった．