`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Create Date: 2019/05/15 21:03:09
//////////////////////////////////////////////////////////////////////////////////

//module lab3_1(clk, clk_N);
//input clk;
//output clk_N;
//    divider #(50_000_000) DV(clk, clk_N);
//endmodule
