# Projet : POC Ordinateur Ternaire Base 24 ("Prism Core T24" ou nom choisi)
# Phase 4 : Simulation et Test (Architecture 24 trits / 16 MTrytes)

**Version :** 2.0 (Architecture étendue à 24 trits / 16 MTrytes, Implémentation en Rust)
**Date :** 2024-08-28
**Dépendances :**
*   Phase 1 - Définition Fondamentale (v1.1 - Mise à jour implicite pour Word=24t)
*   Phase 2 - Unité Arithmétique et Logique (ALU) (v1.0 - Mise à jour implicite pour opérandes 24t)
*   Phase 3 - Architecture Système (v1.0 - Mise à jour implicite pour registres 24t, adresses 16t, mémoire 16MTr, ISA à redéfinir)

## 1. Introduction

L'objectif de cette phase est de valider la conception théorique de notre architecture ternaire Base 24 **étendue**, désormais basée sur des **mots de 24 trits** et un espace mémoire de **16 MégaTrytes**. Compte tenu de la nature unique de cette architecture (ternaire, Base 24, taille de mot spécifique), le développement d'outils de simulation et d'assemblage **depuis le début** reste la seule approche viable.

Cette phase est cruciale pour :
*   Vérifier la **correction** de l'architecture étendue et de son jeu d'instructions (ISA) **révisé**.
*   Déboguer les interactions entre les composants (ALU 24 trits, registres 24 trits, mémoire 16 MTrytes).
*   Fournir un environnement pour **tester** la capacité de l'architecture à gérer des données et des adresses plus grandes.
*   Préparer le terrain pour une analyse comparative future (Phase 5) avec une architecture plus puissante.

Nous développerons deux outils principaux en **Rust** : un **simulateur** et un **assembleur**, adaptés à la nouvelle architecture, ainsi qu'un ensemble de **programmes de test** mis à jour.

## 2. Simulateur (Implémenté en Rust pour l'Architecture 24t/16MTr)

Le simulateur est un programme logiciel écrit en Rust qui imite le comportement matériel de notre processeur ternaire Base 24 étendu.

### 2.1 Objectifs
*   Exécuter instruction par instruction le code machine défini par l'**ISA révisée** (adaptée aux mots 24 trits et adresses 16 trits).
*   Modéliser fidèlement l'état du système : mémoire de 16 MTrytes, registres de 24 trits (GPR, PC, SP), registre de flags (FR).
*   Implémenter la logique de l'**ALU 24 trits**, y compris la gestion des états spéciaux sur cette nouvelle largeur.
*   Permettre à l'utilisateur d'inspecter et de contrôler l'exécution.

### 2.2 Langage de Développement : Rust
*   **Choix Maintenu :** Rust reste le langage sélectionné.
*   **Justification Renforcée :** Sa performance, sa sécurité mémoire, et son système de types expressif sont encore plus bénéfiques pour gérer la complexité accrue d'une ALU 24 trits et d'un espace mémoire plus grand. La modélisation des `Word` (24 trits), `Address` (16 trits), et de l'ISA révisée se fera élégamment en Rust.

### 2.3 Composants à Simuler (en Rust - Modifications Clés)
*   **Mémoire :**
    *   Représentation : `Vec<Tryte>` de taille **16 777 216**.
        *   *Note :* La taille mémoire du simulateur lui-même peut devenir importante. Pour des tests initiaux, une taille plus petite ou une simulation de mémoire "sparse" (ex: `HashMap<u32, Tryte>`) pourrait être considérée pour économiser les ressources de la machine hôte.
    *   Initialisation : `Tryte::Undefined` par défaut.
    *   Adresse : Taille d'adresse de **16 trits** (valeurs de 0 à 16 777 215). L'indexation dans le `Vec` (ou autre structure) utilisera un type entier non signé hôte (`usize`) capable de contenir ces valeurs.
    *   Accès : Fonctions Rust `read_tryte(address: Address) -> Result<Tryte, MemError>` et `write_tryte(address: Address, data: Tryte) -> Result<(), MemError>`. Le type `Address` représente 16 trits. Les fonctions `read_word`/`write_word` opèrent sur **24 trits (8 trytes)**, gèrent l'endianness Little-Endian et l'alignement (sur adresses multiples de 8 ? à définir).
*   **Registres :**
    *   Représentation : `struct ProcessorState` contenant :
        *   `gpr: [Word; 8]` où `Word` représente **24 trits** (ex: `struct Word([Tryte; 8])`).
        *   `pc: Word` (Contiendra l'adresse 16 trits, les trits supérieurs peuvent être ignorés ou utilisés pour autre chose).
        *   `sp: Word` (Similaire au PC pour l'adresse de pile).
        *   `fr: Flags` (Structure `struct { zf: bool, sf: bool, xf: bool }` ou similaire, reflétant le résultat d'opérations 24 trits).
*   **ALU :**
    *   Représentation : Module `alu` ou `struct Alu` avec des méthodes Rust opérant sur des `Word` de **24 trits**.
    *   Logique : **Refonte majeure** pour implémenter l'arithmétique ternaire Bal3 (addition, soustraction, potentiellement comparaison) sur 24 trits, ainsi que la logique trit-à-trit (MIN, MAX, INV). La gestion des états spéciaux et des flags (ZF, SF, XF, CF, OF) doit être adaptée à la largeur de 24 trits.
*   **Cycle d'Instruction (Fetch-Decode-Execute) :**
    *   **Hypothèse ISA :** Supposons une nouvelle longueur d'instruction fixe, par exemple **15 trits (5 trytes)**, pour accommoder des champs d'adresse/offset/immédiat plus grands. Ce choix doit être formalisé dans une révision de la Phase 3.
    *   **Fetch :** Lire **5 trytes** depuis la mémoire à l'adresse `pc`.
    *   **Decode :** Analyser les 15 trits selon les **nouveaux formats d'instructions** (à définir en Phase 3 révisée) pour extraire OpCode, registres, immédiats (potentiellement > 2 trits), adresses/offsets (16 trits).
    *   **Execute :** `match` sur l'instruction décodée. Appels à l'**ALU 24 trits**. Accès mémoire avec des **adresses 16 trits**. Modifications des **registres 24 trits**.
    *   **Mise à jour PC :** Incrémenter PC de **5 trytes** (selon l'hypothèse de longueur d'instruction), sauf si modifié par l'exécution.

### 2.4 Fonctionnalités Clés du Simulateur (Adaptées)
*   **Chargement de Programme :** Charger le code machine (format des nouvelles instructions 15 trits) dans la grande mémoire simulée.
*   **Exécution / Points d'Arrêt :** Identiques en concept.
*   **Inspection Mémoire / Registres :** Les outils doivent afficher et permettre de modifier des **mots de 24 trits** et de naviguer dans l'espace d'adressage de **16 MTrytes** (potentiellement par pages ou plages).
*   **Affichage d'État :** Afficher les registres 24 trits (ex: en Base 24 sur 8 chiffres, ou en Bal3), l'adresse PC 16 trits, l'instruction désassemblée (selon la nouvelle ISA).

### 2.5 Interface Utilisateur (UI)
*   CLI Rust, potentiellement améliorée pour gérer l'affichage de données plus grandes et la navigation mémoire étendue.

## 3. Assembleur (Implémenté en Rust - Modifications Clés)

L'assembleur Rust doit être mis à jour pour générer le code de l'architecture étendue.

### 3.1 Objectif
*   Traduire le langage d'assemblage (utilisant potentiellement des mnémoniques légèrement modifiés ou des directives pour gérer les tailles de données) en code machine **15 trits** (ou autre taille choisie).

### 3.2 Syntaxe de l'Assembleur
*   La syntaxe de base reste similaire, mais des directives comme `.word` devront maintenant allouer et initialiser **24 trits (8 trytes)**. La gestion des constantes et des adresses doit pouvoir représenter des valeurs de 16 trits.

### 3.3 Fonctionnalités (en Rust - Adaptation)
*   **Analyse Lexicale et Syntaxique :** Doit reconnaître les opérandes pouvant être des adresses 16 trits ou des constantes plus grandes.
*   **Table des Symboles :** Mappe les labels à des adresses de **16 trits**.
*   **Directives d'Assemblage :** `.word` gère 24 trits. De nouvelles directives pourraient être nécessaires (ex: `.address` pour définir une constante d'adresse 16 trits).
*   **Encodage des Instructions :** **Refonte majeure** pour générer les instructions au **nouveau format (15 trits)**. Cela implique :
    *   Encoder les OpCodes révisés.
    *   Encoder les numéros de registres (inchangés).
    *   Encoder correctement les **offsets/adresses de 16 trits** dans les champs dédiés des formats J, B, I (Load/Store). Gérer l'extension de signe ou le formatage spécifique.
    *   Encoder les **immédiats** (potentiellement plus grands que 2 trits si le nouveau format le permet).
*   **Format de Sortie :** Produire un fichier binaire/texte contenant la séquence des instructions de **15 trits**.

## 4. Programmes de Test (Adaptés)

Les programmes de test doivent être revus ou réécrits pour utiliser la **nouvelle ISA** et tester les capacités étendues.

### 4.1 Types de Tests
*   Idem, mais en testant l'ALU 24 trits, les accès mémoire sur 16 MTrytes, les branchements/sauts avec offsets 16 trits, et la manipulation de données 24 trits.

### 4.2 Exemples de Petits Programmes
*   Les exemples précédents peuvent être adaptés. On peut ajouter des tests manipulant de plus grandes valeurs numériques ou des adresses plus lointaines. Test de copie de blocs mémoire plus importants.

## 5. Débogage et Validation (avec Rust)

*   Les principes restent les mêmes.
*   Les tests unitaires Rust (`cargo test`) pour l'ALU 24 trits et les routines de manipulation d'adresses 16 trits sont essentiels.
*   Valider la gestion correcte du grand espace mémoire (ex: pas d'erreurs "off-by-one" aux limites).
*   Tester intensivement les nouveaux formats d'instructions via l'assembleur et le simulateur.

## 6. Conclusion de la Phase 4 (Révisée)

À l'issue de cette phase, avec l'architecture étendue, nous devrions disposer de :
1.  Un **simulateur fonctionnel écrit en Rust**, capable de charger et d'exécuter le code machine de l'architecture ternaire Base 24 avec **mots de 24 trits** et **mémoire de 16 MTrytes**.
2.  Un **assembleur adapté écrit en Rust**, capable de traduire des programmes utilisant la **nouvelle ISA (ex: instructions 15 trits)** en code machine pour ce simulateur.
3.  Une **suite de programmes de test mise à jour** validant le fonctionnement correct de cette architecture plus puissante.

Ces outils constituent une validation essentielle de l'architecture étendue, la rendant plausible (en termes de ressources brutes) pour des tâches plus complexes et préparant le terrain pour la **Phase 5 : Analyse et Comparaison**, ou pour une future **Phase X : Définition de l'Architecture d'E/S**.
```