Две модели памяти. Одна имеет вид плоской памяти,
а вторая это двумерный массив, основное место в котором
являются 64 битные адреса ячеек размером 8 бит.

Что бы задействовать максимум возможностей четырех тритного
процесссора я решила воспользоваться особенностями архитектуры
гарварда и даже пойти несколько дальше и разделить память на три равные
сегмента с размером каждого в 81 байт. Так же я планирую ввсести сегментный
регистр и возможно я придумаю механизм как компенсировать нехватку места
в одном сегменте местом в другом. Но пака это будут полностью независимые
три сегмента памяти.
Первый сегмент я отдаю под стек. Таким образом организованный ранее доступ
по целому числу я упраздняю и верхушка стека будет переделана под общий
тип структуры трайта. Тоесть область в регистре флагов преобразуется
в полноценную структуру адресов с 81 доступным адресом в стеке и для этого
будет отведен полноценный регистр SP.
Общую шину соответственно двум другим сегментам я разделю на шину данных
и шину инструкций. Теперь секции text и data будут находится не на
противоположных краях единой, плоской памяти а в двух разных симметричных
областях - пока независимых сегментах.
