<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a200tsbg484-1" LaunchTime="1605750128">
  <File Type="PA-TCL" Name="fpga2.tcl"/>
  <File Type="REPORTS-TCL" Name="fpga2_reports.tcl"/>
  <File Type="RDS-RDS" Name="fpga2.vds"/>
  <File Type="RDS-UTIL" Name="fpga2_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="fpga2_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="fpga2.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/arbiter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/arbiter.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/arp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/arp.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/arp_cache.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/arp_cache.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/arp_eth_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/arp_eth_rx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/arp_eth_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/arp_eth_tx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/axis_async_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/axis_async_fifo.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/axis_async_fifo_adapter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/axis_async_fifo_adapter.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/axis_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/axis_fifo.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/axis_gmii_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/axis_gmii_rx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/axis_gmii_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/axis_gmii_tx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/debounce_switch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/rtl/debounce_switch.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_arb_mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_arb_mux.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_axis_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_axis_rx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_axis_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_axis_tx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_mac_1g.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_mac_1g.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_mac_1g_rgmii.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_mac_1g_rgmii.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/eth_mac_1g_rgmii_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/eth_mac_1g_rgmii_fifo.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fpga_core_4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq3/verilog_ethernet_acq3.srcs/sources_1/new/fpga_core_4.v"/>
        <Attr Name="ImportTime" Val="1603988636"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/iddr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/iddr.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ip.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ip.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ip_arb_mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ip_arb_mux.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ip_complete.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ip_complete.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ip_eth_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ip_eth_rx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ip_eth_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ip_eth_tx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/lfsr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/lfsr.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/oddr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/oddr.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/priority_encoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/priority_encoder.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/rgmii_phy_if.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/rgmii_phy_if.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ssio_ddr_in.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ssio_ddr_in.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/lib/axis/rtl/sync_reset.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/rtl/sync_reset.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/sync_signal.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/rtl/sync_signal.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/udp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/udp.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/udp_checksum_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/udp_checksum_gen.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/udp_complete.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/udp_complete.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/udp_ip_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/udp_ip_rx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/udp_ip_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/udp_ip_tx.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/imports/Nexys3_AD2_DA1_Source/TWICtl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/imports/Nexys3_AD2_DA1_Source/TWICtl.vhd"/>
        <Attr Name="ImportTime" Val="1603346834"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/i2cmaster4.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq3/verilog_ethernet_acq3.srcs/sources_1/new/i2cmaster4.vhd"/>
        <Attr Name="ImportTime" Val="1603943586"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/imports/Nexys3_AD2_DA1_Source/pmodAD2_ctrl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/imports/Nexys3_AD2_DA1_Source/pmodAD2_ctrl.vhd"/>
        <Attr Name="ImportTime" Val="1603349663"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/fifo_comp_axi_s.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/new/fifo_comp_axi_s.vhd"/>
        <Attr Name="ImportTime" Val="1602213407"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/timestamp_cnt3.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fpga2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq3/verilog_ethernet_acq3.srcs/sources_1/new/fpga2.v"/>
        <Attr Name="ImportTime" Val="1603942290"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/timestamp_cnt2.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/new/timestamp_cnt2.vhd"/>
        <Attr Name="ImportTime" Val="1602284718"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/fifo_control2.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/new/fifo_control2.vhd"/>
        <Attr Name="ImportTime" Val="1601585192"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/dbldabble.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/new/dbldabble.v"/>
        <Attr Name="ImportTime" Val="1600049250"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/char2std.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/char2std.vhd"/>
        <Attr Name="ImportTime" Val="1603913920"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/bcd2ascii.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/imports/sources_1/new/bcd2ascii.vhd"/>
        <Attr Name="ImportTime" Val="1601332089"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/string_gen_4.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq3/verilog_ethernet_acq3.srcs/sources_1/new/string_gen_4.vhd"/>
        <Attr Name="ImportTime" Val="1603990257"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/i2cmaster3.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/new/i2cmaster3.vhd"/>
        <Attr Name="ImportTime" Val="1603941236"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/fpga.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/rtl/fpga.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fpga_core3.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/fpga_core3.v"/>
        <Attr Name="ImportTime" Val="1603919489"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/udp_dummy4.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/udp_dummy4.vhd"/>
        <Attr Name="ImportTime" Val="1603918324"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/udp_dummy3.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/udp_dummy3.vhd"/>
        <Attr Name="ImportTime" Val="1603864620"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/udp_dummy_2.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/udp_dummy_2.vhd"/>
        <Attr Name="ImportTime" Val="1603862283"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/udp_dummy.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq2/verilog_ethernet_acq2.srcs/sources_1/new/udp_dummy.vhd"/>
        <Attr Name="ImportTime" Val="1603827098"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/fpga_core.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/rtl/fpga_core.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/lib/eth/rtl/ssio_ddr_out.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/rtl/ssio_ddr_out.v"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/fpga/defines.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/fpga/defines.v"/>
        <Attr Name="ImportTime" Val="1601680635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/string_gen_3.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../verilog_ethernet_acq_1/verilog_ethernet_acq_1.srcs/sources_1/new/string_gen_3.vhd"/>
        <Attr Name="ImportTime" Val="1603404107"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fpga2"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/fpga.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/fpga.xdc"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/eth.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/eth.xdc"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/syn/rgmii_phy_if.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/syn/rgmii_phy_if.tcl"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/syn/eth_mac_1g_rgmii.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/syn/eth_mac_1g_rgmii.tcl"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/syn/eth_mac_fifo.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/syn/eth_mac_fifo.tcl"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/lib/axis/syn/axis_async_fifo.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/syn/axis_async_fifo.tcl"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/lib/axis/syn/sync_reset.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../home/coldfire/src/verilog-ethernet/example/NexysVideo/fpga/lib/eth/lib/axis/syn/sync_reset.tcl"/>
        <Attr Name="ImportTime" Val="1601680408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/fpga/eth.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/impl_1/fpga2_routed.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PRUNDIR/impl_1/fpga2_routed.dcp"/>
        <Attr Name="ImportTime" Val="1605750127"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="impl_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
