oscillator is presented. With a proper startup 
control, the oscillator operates in two different 
modes covering two different frequency bands. A 
nonlinear model, along with the linearization method, 
is used to obtain the transient and steady-state 
behaviors of the dual-mode ring oscillator 
英文關鍵詞： 3D IC, through silicon via (TSV), deskew circuit, 
dual-path ring oscillator 
 
線，只需要垂直放置好後透過穿矽通孔 
(Through-Silicon Via, TSV) 上下相連，最
後統一封裝成一個 IC。這樣作的好處是，
不像以往二維結構時接線需要繞很長，因
此讓訊號傳遞的速度增加，傳遞所耗費的
功率減小。訊號垂直傳遞，使得 I/O密度
增加，整個積體電路將會更緊實。 
不過使用三維堆疊積體電路的技術
也會因為 TSV 傳輸頻寬以及熱不易散去
的問題，造成訊號在通過這些導線時產生
了訊號失真和各層晶片的偏移(Skew)。 
1.2 本篇報告結構 
本篇進度報告中，將針對兩研究主題
的電路架構以及目前研究進度狀況，分別
的報告：第一部分為任意寬域延遲之低抖
動去偏斜時脈產生器，內容包含目前研究
的進度以及量測結果；其二將針對閘振盪
器為基礎的時脈資料回復電路進行報告。 
 
II. 任意寬域延遲低抖動去
偏斜時脈產生器研究進度： 
2.1 概述 
一般時脈產生器可用鎖相迴路或延
遲鎖定迴路實踐。鎖相迴路的優點是較容
易產生倍頻之時脈，但是因為有振盪器，
會有抖動累加(jitter accumulation)效應，抖
動較延遲鎖定迴路為差。另外延遲鎖定迴
路為永遠穩定之系統，較容易設計，且鎖
定時間亦較鎖相迴路小。為了減少偏移，
延遲線也常在數位系統中被使用，雖無法
產生可變的輸出頻率，但是考慮穩定性，
延遲鎖被廣泛的應用在時脈產生器及數
位系統中。 
圖 1.為一個傳統延遲鎖定迴路結構，
在高速、高複雜度的整合操作環境下，造
成時脈偏斜的情形越來越嚴重，時脈偏斜
的情形可能已經超過時脈一個週期以上。 
 
 
圖 1.傳統延遲鎖定迴路結構 
 
傳統的架構在 ΔT 比輸入時脈的週期
更長時，會有 ringing的現象，如圖 2。可
看出延遲鎖定迴路之控制電壓上下擺動
很久後才鎖定。這是由於複製延遲
(Dummy delay, ΔT)位在回授路徑上，使得
fin 要經過更長的路徑後才和 Fout_adv.作相
位比較，造成會比較過頭後才拉回來的
ringing現象。這種現象會帶來以下缺點：
一，鎖定週期需要更長時間；二，只要稍
微有擾動，整個系統就會 ringing，使得抖
動變大。 
 
圖 2.傳統延遲鎖定迴路之控制電壓
ringing效應 
 
另外若頻寬太大，也有不穩定的可
能，完全失去了延遲鎖定迴路穩定的優
勢。我們提出一個減少這些問題的延遲鎖
定迴路架構，以達到消除偏斜的目的，並
不會有上述控制電壓 ringing、輸出抖動、
鎖定時間的問題。 
2.2 系統架構簡介與分析 
(a)提出的延遲鎖定迴路結構 
提出的架構的輸出對輸入轉換函式
可以被導出來為： 
        n
n
m
In
Out z
Kzz
zzK −
−−
−−








+−
−+
= 1
1
1
)1(
φ
φ   (3)  
這些分析可以適用在當 Dummy的範
圍從小於一個週期到數個週期。根據轉換
函式我們可以畫出兩個架構的轉換函式
增益曲線，如圖 8(a)所示。我們提出的架
構在所有的頻率範圍保持著較低的增
益。而傳統的架構，如圖 8(b)在某些頻率
會出現增益峰值，這將會使得延遲鎖相迴
路對於抖動更加的敏感。 
 
 
圖 8.(a)提出架構輸出對輸入的頻率響應 
(b)傳統架構輸出對輸入的頻率響應 
 
假設延遲鎖定迴路的輸入抖動呈現
的是常態分佈，那此輸入抖動在頻域上，
代表的就是一個平坦響應。因此我們以公
式(4)積分出雜訊能量。 
∫
π
ωω
π
2
0
2)(
2
1 djH          (4)  
為了得到客觀的比較我們假設在傳
統架構中 N=4，而在提出的架構中
n=1/m=3，開迴路增益在兩架構中都為
K=0.4，算出來的雜訊能量分別為 2.70 與
1.27。這代表提出來架構的抖動，大約只
有傳統架構的 50%。 
  
2.3 電路架構簡介 
(a) 電壓控制延遲線 (Voltage 
Control Delay Line) 
在整個系統迴路中，電壓與電流雜訊
源到處都存在，這些雜訊加到電壓控制延
遲線之後，全部都會產生相位雜訊，而迴
路本身的主動元件所產生的雜訊，亦會改
變延遲線的特性。如圖 9(a)，此電路的延
遲線架構僅用單端的反向器，並用不同電
流 以 達 到 不 同 延 遲 是 特 性
(current-starved)，而額外的反向器，可當
作是輸出緩衝器，補償高頻訊號衰減，此
延遲架構只有切換時消耗功率，不消耗靜
態功率。 
由於差動對於共模抑制有較佳的效
果，圖 9(b)利用兩個延遲組件和兩個反向
器校準輸出訊號，組成類差動延遲組件
(Pseudo-differential delay cell)，而兩個反
向器必須選擇小尺寸，兩個反向器有平均
的效果，並且可以使得工作週期 (duty 
cycle)較接近 50%。因為系統中造成時脈
偏斜的原因種類很多，因此這邊以延遲線
做成複製延遲(Dummy)，且調整成規格 ΔT
所適合的級數，此電路規格定 ΔT 為
2~4ns。並利用外接的電阻，以調整時脈
偏斜的時間長短。 
 
 
圖 9. (a)延遲線組件 (b)差動延遲組件 
 
(b) 相位選擇器(Phase selector)  
由於輸入頻率範圍較大，利用差動延
遲組件(Pseudo-differential delay cell)輸出
 
圖 14.提出架講的鎖定時間量測 
 
 
圖 15.提出架講的抖動量測 
 
圖 14 為提出架講的量測的鎖定圖，
利用寄生效應較小的主動探針，並在開迴
路以及閉迴路之間切換。在開迴路時控制
電壓設定在供應電壓 1.8V，當電路切回閉
迴路時，即可量測鎖定的時間。而圖 15
為抖動量測。 
Table I為此次設計所提出的規格與量
測結果，使用 TSMC0.18um製程，輸入的
頻率範圍為 300-800MHz，輸入電壓為
1.8V，在 800MHZ下量測到的抖動均方根
值為 6.85 ps，消耗的功率為 10.8mW.  
 
Table I 
Performance summary 
 
 
III. 閘控振盪器為基礎的時
脈資料回復電路研究進度： 
3.1 概述 
經過垂直整合之後的 3D 晶片，因為
TSV 的成本很高，我們希望能將 TSV 的
數量減至愈少愈好。假如原本要將一組
N-bit 平行訊號(Parallel signals)傳到上層
的晶粒，我們無法使用 N個 TSV，因為這
樣成本會太高。最理想的情況是只使用一
個 TSV，這意味著我們要先將 N-bit 平行
訊號透過多路轉換器 (Multiplexer)轉為
1-bit串列訊號(Serial signal)，再經由 TSV
傳遞出去。而接收端為了將這串列訊號轉
為原本的平行訊號，會需要一個 CDR 
(Clock and Data Recovery)將串列訊號中
的時脈(Clock)萃取出來，再利用這時脈把
資料(DATA)解出，如圖 16所示。  
 
 
   圖 16.Function of CDR circuit 
 
Table II 列出了各種不同架構的時脈
資料回復電路的優點和缺點。傳統的 PLL 
based CDR有幾個缺點，例如鎖定時間過
長，使用電阻和電容等被動元件，因此比
較耗功率且佔面積。而使用 Interpolation
和 Oversampling技巧的 CDR 因為結構有
點複雜所以功率方面的表現是中等。 
因為以閘控振盪器為主體的資料時
脈回復電路(GCCO-Based CDR)這種架構
複雜度很低，所以若從功率消耗和佔用面
積的因素來考量，使用閘控振盪器架構的
時脈回復電路是較佳的選擇，因此以下將
以此種架構的時脈回復電路為研究主題。 
 
3.2 系統架構簡介與分析 
(a)提出的架構 
圖 20.為一個閘控振盪器為主體的時
脈資料回復電路(Gated-Oscillator Based 
CDR)的架構圖，主要是由邊緣檢測器
(Edge Detector) 和 閘 控 振 盪 器 (Gated 
Oscillator)兩個部分所組成，這種架構的優
點是功率消耗比較低，而且佔的面積比較
小，原因是因為架構非常的簡單。此外，
這種架構還可以達到快速鎖定，在遇到第
一個轉態邊緣後便可產生取樣時脈
(Sampling Clock)，非常適合用在較高速
的資料傳輸系統。但是這個架構的缺點是
對於抖動和頻率誤差的容忍度比較差。 
左 邊 的 這 個 邊 緣 檢 測 器 (Edge 
Detector)是用來偵測輸入資料的轉態邊
緣，右邊的閘控振盪器是用來產生取樣時
脈，這個 Dummy Gate是用來改善 NAND
閘兩個輸入端不匹配所造成的影響。 
 
 
圖 20. 閘控振盪器為主體的時脈資料回復
電路 
 
(b) Behavior Model Simulation 
    以下是我用Matlab模擬電路跑 10^4
個資料位元的結果。 
 
圖 21.Input Data Jitter-BER Curve without 
Frequency Error 
 
 
圖 22.Frequency Error Curve without Input 
Data Jitter-BER 
 
時間的增加而不斷累積，如圖 26所示， 
 
 
圖 26. 振盪器抖動累積 
 
經由測量和統計，我們得知環型震盪
器輸出所產生的RMS jitter 可以表示成以
下式子(5):  
ΔTκσ ≈ck           (5) 
ΔT : Free running time interval of oscillator 
к : A proportionality factor depends 
on circuit parameters 
而在參考文獻[14]中，推導出 к的表示式 : 






+=
SSL
DD
char
DD
IR
V
V
V
P
KT
h
κ
3
8N
min      (6) 
N : delay stage of ring oscillator 
P : oscillator power dissipation 
從式子(5)(6)可以看出，如果想要降低
環形振盪器的消耗功率，就會造成 к值的
上升，也就是環形振盪器輸出時脈的均方
根抖動會增加。從圖 25 可以看出來，當
頻率誤差越大的時候，對於抖動容忍度就
越小，為了要維持達到位元錯誤率(BER)
的要求，所以勢必要使頻率誤差減少，因
此以閘控振盪器為主體的時脈資料回復
電路若想要更進一步的降低功率消耗，其
重點就在於改善振盪器間的不匹配，以降
低頻率誤差。 
 
3.4.2 結論 
以下列出閘控振盪器為主體的時脈
資料回復電路 (Gated Oscillator Based 
CDR)的優、缺點，並指出接下來的研究重
點和目標規格。 
◆ Advantage of GCCO-based CDR  
   ─ Lower Power 
   ─Lower area 
   ─ Fast locking 
◆ Disadvantage of GCCO-based CDR  
   ─ Tradeoff between power and 
jitter tolerance 
   ─ Worse jitter tolerance 
   ─ Power ↓ => clock jitter ↑ 
     
3.4.3研究重點 : 
1. 希望藉由佈局技巧以及設計頻率校正
(frequency calibration)的電路來降低頻
率誤差(frequency error)，以求在低功率
消耗、位元錯誤率、以及抖動容忍間
尋找一個最適當的折衷點。 
2. 目前此架構仍須輸入參考頻率，使鎖相
迴路(PLL)可以鎖在資料傳輸率，且須
等到鎖相迴路鎖定後時脈資料回復電
路(CDR)才可以正常運作，因此希望之
後可以加入頻率偵測機制，使得不需
要輸入參考頻率，讓時脈資料回復電
路可以操作在一個較寬的資料傳輸率
(Data rate)範圍，並設計一個可較快鎖
定數位鎖相迴路。 
 
3.4.4目標規格 : 
希望可以在 90nm 製程下，實現
Frequency Error < 3%，功率消耗達到小於
1mw/Gb/s的時脈資料回復電路。 
 
為節點等校的附載。為了方便分析，此模
型將省略控制頻率的電晶體Mcont1,2。根據
圖 28 的模型，節點的向量方程式可表示
成下式 
 
經過向量的運算，可求得解為 
 
 
由微分方程解出來的解可得知，振盪器存
在兩種震盪的解，分別為共模振盪(ωCM)
與差摸振盪(ωDM)；其中較強的一項將會
主導整體振盪頻率，而另外一項就會慢慢
地衰減至沒有，至於如何控制選擇振盪頻
率的機制將會在後面提出。 
(a) 差 模 振 盪 (differential mode 
oscillation) 
 
圖 29.差模震盪器等校電路 
 
 圖 29 為差模振盪器重新排列的等校
電路，重新解得的微分方程結果為 
 
各個節點的振幅與頻率皆相同，而相位的
表示如下所示 
 
 
(b) 共 模 振 盪 (common mode 
oscillation) 
 
圖 30.共模震盪器等校電路 
 
圖 30 為共模振盪器重新排列的等校
電路，重新解得的微分方程結果為 
應，模擬結果顯示，將αCM設計的較大，
或者梯度電源啟動的時間越慢，會造成較
長的αCM >αDM時間，共模振盪訊號將會
比較有機會蓋過差模振盪訊號，由共模振
盪頻率主導振盪器的頻率。 
 
2.3 電路架構簡介 
 由以上之分析，我們設計了可以完整
選擇兩種振盪頻率的雙模振盪器，圖 33
為所設計的延遲單元以及啟動電路，M1,2
為輸入級，而M3,4為輔助輸入級構成第二
延遲路徑，電晶體M5,6操作於二極體區當
作負載，兩路的電流合 Itotal=I1+I2維持一
固定職，並且為了確保可以選擇想要的振
盪頻率，額外設計了啟動電路，藉由 Vctrl2
去控制兩路的電流。操作的方式如下所述: 
模式 1: 
先將 Vctrl2設定為低電壓，電流將會全
部留至主要輸入級，當振盪完整的啟動
後，再將 Vctrl2調整至高電壓，啟動輔助輸
入級，將振盪頻率提高。 
模式 2: 
將 Vctrl2設定為高電壓，電流將會全部
留至輔助輸入級，當振盪完整的啟動後，
再將 Vctrl2調整至低電壓，啟動主要輸入
級，將振盪頻率降低。 
 
4.4 模擬與結論 
 由提出的電路架構，藉由圖 34 的電
流控制方式， 可以實現振盪頻率為 2-5 
GHz的模式 1與振盪頻率為 0.1-2 GHz的
模式 2，並且，我們比較了等校模型，數
學推導以及真實電路模擬，振盪結果如圖
35所示，三者的結果非常接近。未來我們
將會針對此模擬結果以真實電路去實
現，比較量測與預測之結果。 
 
圖 33.(a)延遲單元(b)啟動電路 
 
圖 34.模式(1)與模式(2)的電流 
-196, 2005 
[9] Armin Tajalli, Paul Muller, Mojtaba 
Atarodi, and Yusuf Leblebici. “A 
Low-Power, Multichannel Gated 
Oscillator-Based CDR for Short-Haul 
Applications”, IEEE J. Solid-State 
Circuits, pp. 107-110, 2005 
[10] Qingjin Du et al., “A Low-Power, Fast 
Acquisition, Data Recovery Circuit 
With Digital Threshold Decision for 
SFI-5 Application”, IEEE Trans. On 
VLSI systems, pp. 107-110, 2009 
[11] Qingjin Du et al., “A 2.5 Gb/s, Low 
Power Clock and Data Recovery    
Circuit”, Canadian Conference on 
Electrical and Computer Engineering, 
pp. 526-529, 2007 
[12] Dan Lei Yan et al., “A Gated-Oscillator 
based Burst-Mode Clock and Data 
Recovery (CDR) Circuit”, IEEE 
International Workshop on RF 
Integration Technology, pp. 90-93, 
2007 
[13] Nathan Kiddinapillai, et al., “A 2-5 
Gb/s Fully Differential 3X 
Oversampling CDR for High- Speed 
Serial Data Link”, NORCHIP, pp. 1-4, 
2009 
[14] J. McNeill, “Jitter in ring oscillators,” 
IEEE J. Solid-State Circuits, vol.32, pp. 
870-879, June 1997.  
[15] L. Sun and T. A. Kwasniewski, “A 
1.25-GHz 0.35-μm monolithic CMOS 
PLL based on a multiphase ring 
oscillator,” IEEE J. Solid-State Circuits, 
vol. 36, no. 6, pp. 910–916, Jun. 2001. 
[16] Y. A. Eken and J. P. Uyemura, “A 
5.9-GHz voltage-controlled ring 
oscillator in 0.18-μm CMOS,” IEEE J. 
Solid-State Circuits, vol. 39, no. 1, pp. 
230–233, Jan. 2004. 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：李泰成 計畫編號：99-2220-E-002-023- 
計畫名稱：前瞻三維積體電路之平台技術研究與發展--子計畫三：適用於三維積體電路之高速介面電
路設計(2/2) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 2 2 100%  
研究報告/技術報告 3 3 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 7 7 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
