TimeQuest Timing Analyzer report for sort3
Mon Dec 16 23:46:09 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sort3                                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.39 MHz ; 105.39 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -8.489 ; -375.322           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -132.785                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                               ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -8.489 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.409      ;
; -8.489 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.409      ;
; -8.489 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.409      ;
; -8.489 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.409      ;
; -8.489 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.409      ;
; -8.489 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.409      ;
; -8.489 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.409      ;
; -8.489 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.409      ;
; -8.356 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.276      ;
; -8.356 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.276      ;
; -8.356 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.276      ;
; -8.356 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.276      ;
; -8.356 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.276      ;
; -8.356 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.276      ;
; -8.356 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.276      ;
; -8.356 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.078     ; 9.276      ;
; -8.137 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][4] ; clk          ; clk         ; 1.000        ; -0.078     ; 9.057      ;
; -8.031 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.951      ;
; -8.031 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.951      ;
; -8.031 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.951      ;
; -8.031 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.951      ;
; -8.031 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.951      ;
; -8.031 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.951      ;
; -8.031 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.951      ;
; -8.031 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.951      ;
; -8.004 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][4] ; clk          ; clk         ; 1.000        ; -0.078     ; 8.924      ;
; -7.835 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][2] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.155      ;
; -7.835 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][0] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.155      ;
; -7.834 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][1] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.154      ;
; -7.832 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][3] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.152      ;
; -7.832 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][5] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.152      ;
; -7.830 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][7] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.150      ;
; -7.829 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][6] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.149      ;
; -7.702 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][2] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.022      ;
; -7.702 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][0] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.022      ;
; -7.701 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][1] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.021      ;
; -7.699 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][3] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.019      ;
; -7.699 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][5] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.019      ;
; -7.697 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][7] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.017      ;
; -7.696 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][6] ; clk          ; clk         ; 1.000        ; 0.322      ; 9.016      ;
; -7.679 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|buff[3][4] ; clk          ; clk         ; 1.000        ; -0.078     ; 8.599      ;
; -7.596 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.515      ;
; -7.596 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.515      ;
; -7.596 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.515      ;
; -7.596 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.515      ;
; -7.596 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.515      ;
; -7.596 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.515      ;
; -7.596 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.515      ;
; -7.596 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.515      ;
; -7.591 ; dt[1][6]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.510     ; 8.079      ;
; -7.591 ; dt[1][6]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.510     ; 8.079      ;
; -7.591 ; dt[1][6]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.510     ; 8.079      ;
; -7.591 ; dt[1][6]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.510     ; 8.079      ;
; -7.591 ; dt[1][6]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.510     ; 8.079      ;
; -7.591 ; dt[1][6]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.510     ; 8.079      ;
; -7.591 ; dt[1][6]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.510     ; 8.079      ;
; -7.591 ; dt[1][6]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.510     ; 8.079      ;
; -7.570 ; dt[1][0]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.490      ;
; -7.570 ; dt[1][0]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.490      ;
; -7.570 ; dt[1][0]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.490      ;
; -7.570 ; dt[1][0]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.490      ;
; -7.570 ; dt[1][0]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.490      ;
; -7.570 ; dt[1][0]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.490      ;
; -7.570 ; dt[1][0]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.490      ;
; -7.570 ; dt[1][0]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.490      ;
; -7.549 ; dt[1][1]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.077     ; 8.470      ;
; -7.549 ; dt[1][1]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.077     ; 8.470      ;
; -7.549 ; dt[1][1]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.077     ; 8.470      ;
; -7.549 ; dt[1][1]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.077     ; 8.470      ;
; -7.549 ; dt[1][1]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.077     ; 8.470      ;
; -7.549 ; dt[1][1]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.077     ; 8.470      ;
; -7.549 ; dt[1][1]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.077     ; 8.470      ;
; -7.549 ; dt[1][1]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 8.470      ;
; -7.510 ; dt[0][0]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.429      ;
; -7.510 ; dt[0][0]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.429      ;
; -7.510 ; dt[0][0]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.429      ;
; -7.510 ; dt[0][0]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.429      ;
; -7.510 ; dt[0][0]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.429      ;
; -7.510 ; dt[0][0]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.429      ;
; -7.510 ; dt[0][0]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.429      ;
; -7.510 ; dt[0][0]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.429      ;
; -7.472 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.392      ;
; -7.472 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.392      ;
; -7.472 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.392      ;
; -7.472 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.392      ;
; -7.472 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.392      ;
; -7.472 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.392      ;
; -7.472 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.392      ;
; -7.472 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.078     ; 8.392      ;
; -7.458 ; dt[0][3]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.377      ;
; -7.458 ; dt[0][3]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.377      ;
; -7.458 ; dt[0][3]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.377      ;
; -7.458 ; dt[0][3]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.377      ;
; -7.458 ; dt[0][3]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.377      ;
; -7.458 ; dt[0][3]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.377      ;
; -7.458 ; dt[0][3]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.377      ;
; -7.458 ; dt[0][3]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.377      ;
; -7.454 ; dt[0][4]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.373      ;
; -7.454 ; dt[0][4]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.373      ;
; -7.454 ; dt[0][4]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.079     ; 8.373      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; key_cur                 ; key_cur                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; ce                      ; ce                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; rw                      ; rw                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|count[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; isSort                  ; isSort                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; sort_count[2]           ; sort_count[2]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; status.COMPUTING        ; status.COMPUTING        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; sort_count[1]           ; sort_count[1]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; addr[0]                 ; addr[0]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; addr[1]                 ; addr[1]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; autoing                 ; autoing                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; status.WRITE_RESET      ; status.WRITE_RESET      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; sort_count[0]           ; sort_count[0]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.426 ; sort_count[0]           ; sort_count[1]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.692      ;
; 0.427 ; count[9]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.694      ;
; 0.444 ; sort_count[1]           ; sort_count[2]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.710      ;
; 0.452 ; dt[3][2]                ; dt[2][2]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.719      ;
; 0.472 ; addr[0]                 ; addr[1]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.738      ;
; 0.575 ; dt[3][4]                ; dt[2][4]                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.841      ;
; 0.576 ; dt[3][7]                ; dt[2][7]                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.842      ;
; 0.576 ; dt[3][5]                ; dt[2][5]                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.842      ;
; 0.635 ; count[1]                ; count[1]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; count[2]                ; count[2]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.642 ; count[5]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; count[3]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; count[4]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.645 ; count[7]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.648 ; count[6]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.915      ;
; 0.649 ; sort_count[0]           ; sort_count[2]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.915      ;
; 0.654 ; autoing                 ; status.HOLD             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.920      ;
; 0.656 ; autoing                 ; status.WRITEDATA        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; status.COMPUTING        ; isSort                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.921      ;
; 0.659 ; dt[3][6]                ; dt[2][6]                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.661 ; count[0]                ; count[0]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; count[8]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.706 ; autoing                 ; status.000              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.972      ;
; 0.748 ; autoing                 ; rw                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.014      ;
; 0.757 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|count[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.023      ;
; 0.769 ; autoing                 ; status.WRITE_RESET      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.838 ; status.HOLD             ; status.WRITEDATA        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.104      ;
; 0.863 ; status.WRITE_RESET      ; addr[0]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.129      ;
; 0.871 ; status.COMPUTING        ; status.WRITE_RESET      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.137      ;
; 0.874 ; status.WRITE_RESET      ; rw                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.140      ;
; 0.875 ; status.WRITE_RESET      ; status.HOLD             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.141      ;
; 0.883 ; dt[2][7]                ; out_data[7]             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.147      ;
; 0.899 ; VVSort_3:sor|out[0]     ; dt[3][0]                ; clk          ; clk         ; 0.000        ; 0.085      ; 1.170      ;
; 0.906 ; VVSort_3:sor|out[1]     ; dt[3][1]                ; clk          ; clk         ; 0.000        ; 0.085      ; 1.177      ;
; 0.914 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|count[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.180      ;
; 0.917 ; VVSort_3:sor|out[4]     ; dt[3][4]                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.176      ;
; 0.931 ; status.HOLD             ; autoing                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.197      ;
; 0.941 ; status.HOLD             ; status.COMPUTING        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.207      ;
; 0.952 ; count[1]                ; count[2]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.219      ;
; 0.960 ; count[3]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; count[5]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.227      ;
; 0.962 ; count[7]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.962 ; count[2]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.965 ; count[0]                ; count[1]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.967 ; count[2]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.968 ; dt[2][0]                ; out_data[0]             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.232      ;
; 0.970 ; count[4]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; count[0]                ; count[2]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.975 ; count[6]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; count[4]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.980 ; count[6]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 0.987 ; dt[1][4]                ; VVSort_3:sor|buff[1][4] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.253      ;
; 0.989 ; count[8]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.993 ; dt[0][6]                ; VVSort_3:sor|buff[1][6] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.259      ;
; 0.997 ; key_cur                 ; key_pos                 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.260      ;
; 1.001 ; autoing                 ; sort_count[0]           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.265      ;
; 1.025 ; VVSort_3:sor|buff[3][6] ; VVSort_3:sor|buff[3][6] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.309      ;
; 1.027 ; count[9]                ; key_cur                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 1.030 ; dt[1][5]                ; out_data[5]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.034 ; VVSort_3:sor|buff[3][1] ; VVSort_3:sor|buff[3][1] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.318      ;
; 1.034 ; VVSort_3:sor|buff[3][3] ; VVSort_3:sor|buff[3][3] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.318      ;
; 1.044 ; VVSort_3:sor|out[6]     ; dt[3][6]                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.303      ;
; 1.045 ; VVSort_3:sor|buff[1][6] ; VVSort_3:sor|buff[1][6] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.047 ; VVSort_3:sor|buff[1][1] ; VVSort_3:sor|buff[1][1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.313      ;
; 1.048 ; VVSort_3:sor|buff[1][7] ; VVSort_3:sor|buff[1][7] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.314      ;
; 1.048 ; dt[2][5]                ; out_data[5]             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.312      ;
; 1.051 ; dt[1][7]                ; out_data[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.316      ;
; 1.052 ; dt[3][2]                ; VVSort_3:sor|buff[3][2] ; clk          ; clk         ; 0.000        ; 0.542      ; 1.780      ;
; 1.055 ; dt[2][1]                ; dt[1][1]                ; clk          ; clk         ; 0.000        ; 0.074      ; 1.315      ;
; 1.059 ; dt[2][2]                ; out_data[2]             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.327      ;
; 1.063 ; dt[2][4]                ; out_data[4]             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.327      ;
; 1.073 ; count[1]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.340      ;
; 1.074 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[1][4] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.340      ;
; 1.075 ; status.WRITEDATA        ; status.HOLD             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.341      ;
; 1.078 ; count[1]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.081 ; count[3]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; count[5]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.348      ;
; 1.083 ; count[7]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.350      ;
; 1.086 ; count[3]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; count[5]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.353      ;
; 1.088 ; count[2]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.355      ;
; 1.091 ; count[0]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.358      ;
; 1.093 ; count[2]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.360      ;
; 1.094 ; dt[2][4]                ; VVSort_3:sor|buff[2][4] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.359      ;
; 1.096 ; count[0]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; count[4]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.101 ; count[6]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.368      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|count[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|count[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; addr[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; addr[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; autoing                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ce                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; isSort                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; key_cur                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; key_pos                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; rw                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; sort_count[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; sort_count[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; sort_count[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; status.000              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; status.COMPUTING        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; status.HOLD             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 4.572 ; 4.961 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 3.793 ; 4.221 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 3.792 ; 4.302 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 3.699 ; 4.168 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 4.572 ; 4.961 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 3.746 ; 4.178 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 4.093 ; 4.536 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 3.656 ; 4.141 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 3.796 ; 4.267 ; Rise       ; clk             ;
; button      ; clk        ; 3.646 ; 4.127 ; Rise       ; clk             ;
; rst_n       ; clk        ; 5.926 ; 6.332 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; -1.756 ; -2.222 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -2.023 ; -2.454 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -2.205 ; -2.715 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -1.756 ; -2.222 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -2.087 ; -2.530 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -1.910 ; -2.399 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -1.792 ; -2.267 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -1.800 ; -2.291 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -1.893 ; -2.372 ; Rise       ; clk             ;
; button      ; clk        ; -2.516 ; -2.978 ; Rise       ; clk             ;
; rst_n       ; clk        ; -3.169 ; -3.685 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; HEX0[*]       ; clk        ; 18.202 ; 18.234 ; Rise       ; clk             ;
;  HEX0[0]      ; clk        ; 14.347 ; 14.298 ; Rise       ; clk             ;
;  HEX0[1]      ; clk        ; 18.008 ; 17.866 ; Rise       ; clk             ;
;  HEX0[2]      ; clk        ; 13.903 ; 13.878 ; Rise       ; clk             ;
;  HEX0[3]      ; clk        ; 14.897 ; 14.829 ; Rise       ; clk             ;
;  HEX0[4]      ; clk        ; 13.952 ; 13.983 ; Rise       ; clk             ;
;  HEX0[5]      ; clk        ; 18.202 ; 18.234 ; Rise       ; clk             ;
;  HEX0[6]      ; clk        ; 16.969 ; 17.169 ; Rise       ; clk             ;
; HEX1[*]       ; clk        ; 14.415 ; 14.542 ; Rise       ; clk             ;
;  HEX1[0]      ; clk        ; 11.796 ; 11.807 ; Rise       ; clk             ;
;  HEX1[1]      ; clk        ; 12.412 ; 12.403 ; Rise       ; clk             ;
;  HEX1[2]      ; clk        ; 13.215 ; 13.282 ; Rise       ; clk             ;
;  HEX1[3]      ; clk        ; 12.203 ; 12.229 ; Rise       ; clk             ;
;  HEX1[4]      ; clk        ; 11.248 ; 11.199 ; Rise       ; clk             ;
;  HEX1[5]      ; clk        ; 14.415 ; 14.542 ; Rise       ; clk             ;
;  HEX1[6]      ; clk        ; 14.045 ; 13.885 ; Rise       ; clk             ;
; SRAM_ADDR[*]  ; clk        ; 9.710  ; 9.701  ; Rise       ; clk             ;
;  SRAM_ADDR[0] ; clk        ; 9.400  ; 9.479  ; Rise       ; clk             ;
;  SRAM_ADDR[1] ; clk        ; 9.710  ; 9.701  ; Rise       ; clk             ;
; SRAM_CE_N     ; clk        ; 10.348 ; 10.437 ; Rise       ; clk             ;
; SRAM_DQ[*]    ; clk        ; 11.169 ; 11.200 ; Rise       ; clk             ;
;  SRAM_DQ[0]   ; clk        ; 10.462 ; 10.404 ; Rise       ; clk             ;
;  SRAM_DQ[1]   ; clk        ; 10.991 ; 10.930 ; Rise       ; clk             ;
;  SRAM_DQ[2]   ; clk        ; 10.352 ; 10.315 ; Rise       ; clk             ;
;  SRAM_DQ[3]   ; clk        ; 11.169 ; 11.200 ; Rise       ; clk             ;
;  SRAM_DQ[4]   ; clk        ; 10.216 ; 10.180 ; Rise       ; clk             ;
;  SRAM_DQ[5]   ; clk        ; 10.232 ; 10.236 ; Rise       ; clk             ;
;  SRAM_DQ[6]   ; clk        ; 9.653  ; 9.597  ; Rise       ; clk             ;
;  SRAM_DQ[7]   ; clk        ; 9.900  ; 9.960  ; Rise       ; clk             ;
;  SRAM_DQ[8]   ; clk        ; 10.482 ; 10.619 ; Rise       ; clk             ;
;  SRAM_DQ[9]   ; clk        ; 10.139 ; 10.282 ; Rise       ; clk             ;
;  SRAM_DQ[10]  ; clk        ; 10.854 ; 10.987 ; Rise       ; clk             ;
;  SRAM_DQ[11]  ; clk        ; 10.891 ; 11.024 ; Rise       ; clk             ;
;  SRAM_DQ[12]  ; clk        ; 9.974  ; 10.039 ; Rise       ; clk             ;
;  SRAM_DQ[13]  ; clk        ; 10.109 ; 10.138 ; Rise       ; clk             ;
;  SRAM_DQ[14]  ; clk        ; 10.014 ; 10.068 ; Rise       ; clk             ;
;  SRAM_DQ[15]  ; clk        ; 10.109 ; 10.138 ; Rise       ; clk             ;
; SRAM_OE_N     ; clk        ; 10.137 ; 10.111 ; Rise       ; clk             ;
; SRAM_WE_N     ; clk        ; 10.247 ; 10.325 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; HEX0[*]       ; clk        ; 10.603 ; 10.501 ; Rise       ; clk             ;
;  HEX0[0]      ; clk        ; 10.988 ; 10.904 ; Rise       ; clk             ;
;  HEX0[1]      ; clk        ; 14.572 ; 14.450 ; Rise       ; clk             ;
;  HEX0[2]      ; clk        ; 10.773 ; 10.501 ; Rise       ; clk             ;
;  HEX0[3]      ; clk        ; 11.512 ; 11.406 ; Rise       ; clk             ;
;  HEX0[4]      ; clk        ; 10.603 ; 10.790 ; Rise       ; clk             ;
;  HEX0[5]      ; clk        ; 14.741 ; 14.935 ; Rise       ; clk             ;
;  HEX0[6]      ; clk        ; 13.522 ; 13.899 ; Rise       ; clk             ;
; HEX1[*]       ; clk        ; 10.445 ; 10.324 ; Rise       ; clk             ;
;  HEX1[0]      ; clk        ; 10.877 ; 10.906 ; Rise       ; clk             ;
;  HEX1[1]      ; clk        ; 11.557 ; 11.453 ; Rise       ; clk             ;
;  HEX1[2]      ; clk        ; 12.323 ; 12.420 ; Rise       ; clk             ;
;  HEX1[3]      ; clk        ; 11.272 ; 11.315 ; Rise       ; clk             ;
;  HEX1[4]      ; clk        ; 10.445 ; 10.324 ; Rise       ; clk             ;
;  HEX1[5]      ; clk        ; 13.446 ; 13.601 ; Rise       ; clk             ;
;  HEX1[6]      ; clk        ; 13.085 ; 12.979 ; Rise       ; clk             ;
; SRAM_ADDR[*]  ; clk        ; 8.986  ; 9.031  ; Rise       ; clk             ;
;  SRAM_ADDR[0] ; clk        ; 8.986  ; 9.031  ; Rise       ; clk             ;
;  SRAM_ADDR[1] ; clk        ; 9.175  ; 9.194  ; Rise       ; clk             ;
; SRAM_CE_N     ; clk        ; 9.755  ; 9.801  ; Rise       ; clk             ;
; SRAM_DQ[*]    ; clk        ; 8.758  ; 8.866  ; Rise       ; clk             ;
;  SRAM_DQ[0]   ; clk        ; 9.380  ; 9.409  ; Rise       ; clk             ;
;  SRAM_DQ[1]   ; clk        ; 10.017 ; 9.971  ; Rise       ; clk             ;
;  SRAM_DQ[2]   ; clk        ; 9.563  ; 9.578  ; Rise       ; clk             ;
;  SRAM_DQ[3]   ; clk        ; 10.141 ; 10.202 ; Rise       ; clk             ;
;  SRAM_DQ[4]   ; clk        ; 9.139  ; 9.189  ; Rise       ; clk             ;
;  SRAM_DQ[5]   ; clk        ; 9.601  ; 9.624  ; Rise       ; clk             ;
;  SRAM_DQ[6]   ; clk        ; 8.880  ; 8.881  ; Rise       ; clk             ;
;  SRAM_DQ[7]   ; clk        ; 8.758  ; 8.866  ; Rise       ; clk             ;
;  SRAM_DQ[8]   ; clk        ; 9.955  ; 9.989  ; Rise       ; clk             ;
;  SRAM_DQ[9]   ; clk        ; 9.625  ; 9.665  ; Rise       ; clk             ;
;  SRAM_DQ[10]  ; clk        ; 10.312 ; 10.342 ; Rise       ; clk             ;
;  SRAM_DQ[11]  ; clk        ; 10.347 ; 10.378 ; Rise       ; clk             ;
;  SRAM_DQ[12]  ; clk        ; 9.465  ; 9.431  ; Rise       ; clk             ;
;  SRAM_DQ[13]  ; clk        ; 9.598  ; 9.527  ; Rise       ; clk             ;
;  SRAM_DQ[14]  ; clk        ; 9.506  ; 9.460  ; Rise       ; clk             ;
;  SRAM_DQ[15]  ; clk        ; 9.598  ; 9.527  ; Rise       ; clk             ;
; SRAM_OE_N     ; clk        ; 9.525  ; 9.598  ; Rise       ; clk             ;
; SRAM_WE_N     ; clk        ; 9.729  ; 9.706  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; SRAM_DQ[0] ; HEX0[0]      ; 12.669 ; 12.584 ; 13.219 ; 13.125 ;
; SRAM_DQ[0] ; HEX0[1]      ; 16.347 ; 16.218 ; 16.897 ; 16.759 ;
; SRAM_DQ[0] ; HEX0[2]      ;        ; 12.165 ; 12.780 ;        ;
; SRAM_DQ[0] ; HEX0[3]      ; 13.221 ; 13.112 ; 13.771 ; 13.653 ;
; SRAM_DQ[0] ; HEX0[4]      ; 12.275 ;        ;        ; 12.805 ;
; SRAM_DQ[0] ; HEX0[5]      ; 16.529 ;        ;        ; 17.062 ;
; SRAM_DQ[0] ; HEX0[6]      ; 15.317 ;        ;        ; 16.042 ;
; SRAM_DQ[1] ; HEX0[0]      ; 15.313 ; 15.326 ; 15.812 ; 15.626 ;
; SRAM_DQ[1] ; HEX0[1]      ; 19.031 ; 18.894 ; 19.438 ; 19.361 ;
; SRAM_DQ[1] ; HEX0[2]      ; 14.931 ;        ;        ; 15.288 ;
; SRAM_DQ[1] ; HEX0[3]      ; 15.909 ; 15.857 ; 16.368 ; 16.202 ;
; SRAM_DQ[1] ; HEX0[4]      ;        ; 15.011 ; 15.424 ;        ;
; SRAM_DQ[1] ; HEX0[5]      ; 19.230 ; 19.254 ; 19.654 ; 19.643 ;
; SRAM_DQ[1] ; HEX0[6]      ; 17.997 ; 18.196 ; 18.443 ; 18.587 ;
; SRAM_DQ[2] ; HEX0[0]      ; 14.908 ; 14.804 ; 15.283 ; 15.243 ;
; SRAM_DQ[2] ; HEX0[1]      ; 18.569 ;        ;        ; 18.897 ;
; SRAM_DQ[2] ; HEX0[2]      ; 14.451 ; 14.439 ; 14.898 ; 14.820 ;
; SRAM_DQ[2] ; HEX0[3]      ; 15.458 ; 15.376 ; 15.870 ; 15.769 ;
; SRAM_DQ[2] ; HEX0[4]      ; 14.513 ; 14.453 ; 14.862 ; 14.921 ;
; SRAM_DQ[2] ; HEX0[5]      ; 18.750 ; 18.795 ; 19.196 ; 19.143 ;
; SRAM_DQ[2] ; HEX0[6]      ; 17.525 ; 17.730 ; 17.974 ; 18.106 ;
; SRAM_DQ[3] ; HEX0[0]      ; 14.971 ; 14.887 ; 15.297 ; 15.249 ;
; SRAM_DQ[3] ; HEX0[1]      ; 18.650 ; 18.520 ; 18.974 ; 18.882 ;
; SRAM_DQ[3] ; HEX0[2]      ; 14.535 ; 14.466 ; 14.860 ; 14.831 ;
; SRAM_DQ[3] ; HEX0[3]      ; 15.529 ; 15.419 ; 15.855 ; 15.781 ;
; SRAM_DQ[3] ; HEX0[4]      ;        ; 14.574 ; 14.912 ;        ;
; SRAM_DQ[3] ; HEX0[5]      ; 18.833 ; 18.824 ; 19.158 ; 19.186 ;
; SRAM_DQ[3] ; HEX0[6]      ;        ; 17.800 ; 17.986 ;        ;
; SRAM_DQ[4] ; HEX1[0]      ; 11.935 ; 12.003 ; 12.449 ; 12.472 ;
; SRAM_DQ[4] ; HEX1[1]      ; 12.621 ; 12.562 ; 13.136 ; 13.058 ;
; SRAM_DQ[4] ; HEX1[2]      ;        ; 13.499 ; 13.935 ;        ;
; SRAM_DQ[4] ; HEX1[3]      ; 12.343 ; 12.426 ; 12.856 ; 12.894 ;
; SRAM_DQ[4] ; HEX1[4]      ; 11.404 ;        ;        ; 11.863 ;
; SRAM_DQ[4] ; HEX1[5]      ; 14.554 ;        ;        ; 15.218 ;
; SRAM_DQ[4] ; HEX1[6]      ; 14.147 ;        ;        ; 14.530 ;
; SRAM_DQ[5] ; HEX1[0]      ; 11.195 ; 11.227 ; 11.716 ; 11.739 ;
; SRAM_DQ[5] ; HEX1[1]      ; 11.899 ; 11.793 ; 12.420 ; 12.305 ;
; SRAM_DQ[5] ; HEX1[2]      ; 12.698 ;        ;        ; 13.243 ;
; SRAM_DQ[5] ; HEX1[3]      ; 11.603 ; 11.650 ; 12.123 ; 12.161 ;
; SRAM_DQ[5] ; HEX1[4]      ;        ; 10.618 ; 11.184 ;        ;
; SRAM_DQ[5] ; HEX1[5]      ; 13.814 ; 13.973 ; 14.334 ; 14.484 ;
; SRAM_DQ[5] ; HEX1[6]      ; 13.435 ; 13.327 ; 13.947 ; 13.848 ;
; SRAM_DQ[6] ; HEX1[0]      ; 11.779 ; 11.852 ; 12.327 ; 12.338 ;
; SRAM_DQ[6] ; HEX1[1]      ; 12.475 ;        ;        ; 12.934 ;
; SRAM_DQ[6] ; HEX1[2]      ; 13.273 ; 13.284 ; 13.746 ; 13.813 ;
; SRAM_DQ[6] ; HEX1[3]      ; 12.186 ; 12.274 ; 12.734 ; 12.760 ;
; SRAM_DQ[6] ; HEX1[4]      ; 11.249 ; 11.235 ; 11.779 ; 11.730 ;
; SRAM_DQ[6] ; HEX1[5]      ; 14.382 ; 14.598 ; 14.946 ; 15.073 ;
; SRAM_DQ[6] ; HEX1[6]      ; 14.003 ; 13.919 ; 14.576 ; 14.416 ;
; SRAM_DQ[7] ; HEX1[0]      ; 11.405 ; 11.433 ; 11.927 ; 11.995 ;
; SRAM_DQ[7] ; HEX1[1]      ; 12.118 ; 12.008 ; 12.641 ; 12.571 ;
; SRAM_DQ[7] ; HEX1[2]      ; 12.915 ; 12.947 ; 13.437 ; 13.507 ;
; SRAM_DQ[7] ; HEX1[3]      ; 11.810 ; 11.855 ; 12.334 ; 12.417 ;
; SRAM_DQ[7] ; HEX1[4]      ;        ; 10.828 ; 11.397 ;        ;
; SRAM_DQ[7] ; HEX1[5]      ; 14.024 ; 14.182 ; 14.546 ; 14.740 ;
; SRAM_DQ[7] ; HEX1[6]      ;        ; 13.547 ; 14.213 ;        ;
; SW_CE      ; SRAM_CE_N    ;        ; 10.825 ; 11.138 ;        ;
; SW_RW      ; HEX0[0]      ; 15.076 ; 15.022 ; 15.630 ; 15.581 ;
; SW_RW      ; HEX0[1]      ; 18.702 ; 18.676 ; 19.291 ; 19.149 ;
; SW_RW      ; HEX0[2]      ; 14.677 ; 14.599 ; 15.186 ; 15.161 ;
; SW_RW      ; HEX0[3]      ; 15.649 ; 15.548 ; 16.180 ; 16.112 ;
; SW_RW      ; HEX0[4]      ; 14.688 ; 14.700 ; 15.235 ; 15.266 ;
; SW_RW      ; HEX0[5]      ; 18.975 ; 18.922 ; 19.485 ; 19.517 ;
; SW_RW      ; HEX0[6]      ; 17.753 ; 17.885 ; 18.252 ; 18.452 ;
; SW_RW      ; HEX1[0]      ; 12.027 ; 12.050 ; 12.382 ; 12.453 ;
; SW_RW      ; HEX1[1]      ; 12.714 ; 12.636 ; 13.076 ; 13.009 ;
; SW_RW      ; HEX1[2]      ; 13.513 ; 13.509 ; 13.874 ; 13.946 ;
; SW_RW      ; HEX1[3]      ; 12.434 ; 12.472 ; 12.790 ; 12.875 ;
; SW_RW      ; HEX1[4]      ; 11.475 ; 11.441 ; 11.851 ; 11.836 ;
; SW_RW      ; HEX1[5]      ; 14.642 ; 14.796 ; 15.001 ; 15.199 ;
; SW_RW      ; HEX1[6]      ; 14.272 ; 14.112 ; 14.604 ; 14.520 ;
; SW_RW      ; SRAM_DQ[0]   ; 10.742 ; 10.645 ; 11.266 ; 11.169 ;
; SW_RW      ; SRAM_DQ[1]   ; 11.198 ; 11.101 ; 11.678 ; 11.581 ;
; SW_RW      ; SRAM_DQ[2]   ; 11.080 ; 10.983 ; 11.587 ; 11.490 ;
; SW_RW      ; SRAM_DQ[3]   ; 11.080 ; 10.983 ; 11.587 ; 11.490 ;
; SW_RW      ; SRAM_DQ[4]   ; 11.081 ; 10.984 ; 11.589 ; 11.492 ;
; SW_RW      ; SRAM_DQ[5]   ; 11.081 ; 10.984 ; 11.588 ; 11.491 ;
; SW_RW      ; SRAM_DQ[6]   ; 11.081 ; 10.984 ; 11.588 ; 11.491 ;
; SW_RW      ; SRAM_DQ[7]   ; 11.059 ; 10.962 ; 11.564 ; 11.467 ;
; SW_RW      ; SRAM_DQ[8]   ; 11.488 ;        ;        ; 12.037 ;
; SW_RW      ; SRAM_DQ[9]   ; 11.145 ;        ;        ; 11.700 ;
; SW_RW      ; SRAM_DQ[10]  ; 11.860 ;        ;        ; 12.405 ;
; SW_RW      ; SRAM_DQ[11]  ; 11.897 ;        ;        ; 12.442 ;
; SW_RW      ; SRAM_DQ[12]  ; 10.980 ;        ;        ; 11.457 ;
; SW_RW      ; SRAM_DQ[13]  ; 11.115 ;        ;        ; 11.556 ;
; SW_RW      ; SRAM_DQ[14]  ; 11.020 ;        ;        ; 11.486 ;
; SW_RW      ; SRAM_DQ[15]  ; 11.115 ;        ;        ; 11.556 ;
; SW_RW      ; SRAM_OE_N    ;        ; 11.117 ; 11.555 ;        ;
; SW_RW      ; SRAM_WE_N    ; 11.253 ;        ;        ; 11.743 ;
; SW_addr[0] ; SRAM_ADDR[0] ; 9.827  ;        ;        ; 10.242 ;
; SW_addr[1] ; SRAM_ADDR[1] ; 10.811 ;        ;        ; 11.209 ;
; SW_dq[0]   ; SRAM_DQ[0]   ; 11.276 ;        ;        ; 11.675 ;
; SW_dq[1]   ; SRAM_DQ[1]   ; 11.342 ;        ;        ; 11.674 ;
; SW_dq[2]   ; SRAM_DQ[2]   ; 11.345 ;        ;        ; 11.685 ;
; SW_dq[3]   ; SRAM_DQ[3]   ; 11.576 ;        ;        ; 12.008 ;
; SW_dq[4]   ; SRAM_DQ[4]   ; 11.287 ;        ;        ; 11.750 ;
; SW_dq[5]   ; SRAM_DQ[5]   ; 10.269 ;        ;        ; 10.674 ;
; SW_dq[6]   ; SRAM_DQ[6]   ; 10.127 ;        ;        ; 10.542 ;
; SW_dq[7]   ; SRAM_DQ[7]   ; 10.173 ;        ;        ; 10.630 ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; SRAM_DQ[0] ; HEX0[0]      ; 12.206 ; 12.122 ; 12.741 ; 12.649 ;
; SRAM_DQ[0] ; HEX0[1]      ; 15.790 ; 15.668 ; 16.325 ; 16.195 ;
; SRAM_DQ[0] ; HEX0[2]      ;        ; 11.719 ; 12.319 ;        ;
; SRAM_DQ[0] ; HEX0[3]      ; 12.730 ; 12.624 ; 13.265 ; 13.151 ;
; SRAM_DQ[0] ; HEX0[4]      ; 11.821 ;        ;        ; 12.336 ;
; SRAM_DQ[0] ; HEX0[5]      ; 15.959 ;        ;        ; 16.481 ;
; SRAM_DQ[0] ; HEX0[6]      ; 14.740 ;        ;        ; 15.445 ;
; SRAM_DQ[1] ; HEX0[0]      ; 14.744 ; 14.679 ; 15.142 ; 15.049 ;
; SRAM_DQ[1] ; HEX0[1]      ; 18.312 ; 18.238 ; 18.764 ; 18.595 ;
; SRAM_DQ[1] ; HEX0[2]      ; 14.307 ;        ;        ; 14.672 ;
; SRAM_DQ[1] ; HEX0[3]      ; 15.252 ; 15.184 ; 15.670 ; 15.580 ;
; SRAM_DQ[1] ; HEX0[4]      ;        ; 14.368 ; 14.763 ;        ;
; SRAM_DQ[1] ; HEX0[5]      ; 18.478 ; 18.532 ; 18.930 ; 18.912 ;
; SRAM_DQ[1] ; HEX0[6]      ; 17.313 ; 17.449 ; 17.678 ; 17.888 ;
; SRAM_DQ[2] ; HEX0[0]      ; 14.299 ; 14.233 ; 14.697 ; 14.605 ;
; SRAM_DQ[2] ; HEX0[1]      ; 17.882 ;        ;        ; 18.158 ;
; SRAM_DQ[2] ; HEX0[2]      ; 13.858 ; 13.903 ; 14.352 ; 14.230 ;
; SRAM_DQ[2] ; HEX0[3]      ; 14.801 ; 14.733 ; 15.219 ; 15.133 ;
; SRAM_DQ[2] ; HEX0[4]      ; 13.969 ; 13.911 ; 14.311 ; 14.367 ;
; SRAM_DQ[2] ; HEX0[5]      ; 18.051 ; 18.064 ; 18.450 ; 18.437 ;
; SRAM_DQ[2] ; HEX0[6]      ; 16.861 ; 17.001 ; 17.229 ; 17.427 ;
; SRAM_DQ[3] ; HEX0[0]      ; 14.416 ; 14.334 ; 14.736 ; 14.688 ;
; SRAM_DQ[3] ; HEX0[1]      ; 17.999 ; 17.879 ; 18.319 ; 18.232 ;
; SRAM_DQ[3] ; HEX0[2]      ; 13.995 ; 13.929 ; 14.316 ; 14.285 ;
; SRAM_DQ[3] ; HEX0[3]      ; 14.946 ; 14.837 ; 15.265 ; 15.194 ;
; SRAM_DQ[3] ; HEX0[4]      ;        ; 14.024 ; 14.358 ;        ;
; SRAM_DQ[3] ; HEX0[5]      ; 18.169 ; 18.163 ; 18.489 ; 18.519 ;
; SRAM_DQ[3] ; HEX0[6]      ;        ; 17.124 ; 17.309 ;        ;
; SRAM_DQ[4] ; HEX1[0]      ; 11.381 ; 11.502 ; 11.953 ; 11.897 ;
; SRAM_DQ[4] ; HEX1[1]      ; 12.062 ; 11.987 ; 12.584 ; 12.445 ;
; SRAM_DQ[4] ; HEX1[2]      ;        ; 12.876 ; 13.323 ;        ;
; SRAM_DQ[4] ; HEX1[3]      ; 11.756 ; 11.829 ; 12.273 ; 12.335 ;
; SRAM_DQ[4] ; HEX1[4]      ; 10.855 ;        ;        ; 11.323 ;
; SRAM_DQ[4] ; HEX1[5]      ; 13.930 ;        ;        ; 14.621 ;
; SRAM_DQ[4] ; HEX1[6]      ; 13.620 ;        ;        ; 14.006 ;
; SRAM_DQ[5] ; HEX1[0]      ; 10.784 ; 10.813 ; 11.291 ; 11.312 ;
; SRAM_DQ[5] ; HEX1[1]      ; 11.464 ; 11.360 ; 11.971 ; 11.859 ;
; SRAM_DQ[5] ; HEX1[2]      ; 12.230 ;        ;        ; 12.759 ;
; SRAM_DQ[5] ; HEX1[3]      ; 11.179 ; 11.222 ; 11.687 ; 11.722 ;
; SRAM_DQ[5] ; HEX1[4]      ;        ; 10.231 ; 10.784 ;        ;
; SRAM_DQ[5] ; HEX1[5]      ; 13.353 ; 13.508 ; 13.859 ; 14.006 ;
; SRAM_DQ[5] ; HEX1[6]      ; 12.992 ; 12.886 ; 13.491 ; 13.393 ;
; SRAM_DQ[6] ; HEX1[0]      ; 11.316 ; 11.359 ; 11.825 ; 11.853 ;
; SRAM_DQ[6] ; HEX1[1]      ; 11.976 ;        ;        ; 12.366 ;
; SRAM_DQ[6] ; HEX1[2]      ; 12.726 ; 12.791 ; 13.243 ; 13.264 ;
; SRAM_DQ[6] ; HEX1[3]      ; 11.666 ; 11.744 ; 12.185 ; 12.244 ;
; SRAM_DQ[6] ; HEX1[4]      ; 10.838 ; 10.824 ; 11.355 ; 11.307 ;
; SRAM_DQ[6] ; HEX1[5]      ; 13.885 ; 14.033 ; 14.359 ; 14.548 ;
; SRAM_DQ[6] ; HEX1[6]      ; 13.538 ; 13.439 ; 14.075 ; 13.939 ;
; SRAM_DQ[7] ; HEX1[0]      ; 10.984 ; 11.012 ; 11.494 ; 11.557 ;
; SRAM_DQ[7] ; HEX1[1]      ; 11.673 ; 11.568 ; 12.184 ; 12.114 ;
; SRAM_DQ[7] ; HEX1[2]      ; 12.437 ; 12.469 ; 12.947 ; 13.012 ;
; SRAM_DQ[7] ; HEX1[3]      ; 11.379 ; 11.421 ; 11.889 ; 11.967 ;
; SRAM_DQ[7] ; HEX1[4]      ;        ; 10.432 ; 10.988 ;        ;
; SRAM_DQ[7] ; HEX1[5]      ; 13.555 ; 13.707 ; 14.062 ; 14.252 ;
; SRAM_DQ[7] ; HEX1[6]      ;        ; 13.096 ; 13.746 ;        ;
; SW_CE      ; SRAM_CE_N    ;        ; 10.441 ; 10.740 ;        ;
; SW_RW      ; HEX0[0]      ; 12.297 ; 12.205 ; 12.641 ; 12.557 ;
; SW_RW      ; HEX0[1]      ; 15.881 ; 15.751 ; 16.225 ; 16.103 ;
; SW_RW      ; HEX0[2]      ; 11.875 ; 13.763 ; 14.364 ; 12.154 ;
; SW_RW      ; HEX0[3]      ; 12.821 ; 12.707 ; 13.165 ; 13.059 ;
; SW_RW      ; HEX0[4]      ; 13.836 ; 11.892 ; 12.256 ; 14.393 ;
; SW_RW      ; HEX0[5]      ; 17.967 ; 16.037 ; 16.394 ; 18.532 ;
; SW_RW      ; HEX0[6]      ; 16.787 ; 15.001 ; 15.175 ; 17.493 ;
; SW_RW      ; HEX1[0]      ; 11.256 ; 11.277 ; 11.647 ; 11.676 ;
; SW_RW      ; HEX1[1]      ; 11.936 ; 11.824 ; 12.327 ; 12.223 ;
; SW_RW      ; HEX1[2]      ; 12.824 ; 12.724 ; 13.093 ; 13.252 ;
; SW_RW      ; HEX1[3]      ; 11.652 ; 11.687 ; 12.042 ; 12.085 ;
; SW_RW      ; HEX1[4]      ; 10.749 ; 10.957 ; 11.348 ; 11.094 ;
; SW_RW      ; HEX1[5]      ; 13.824 ; 13.971 ; 14.216 ; 14.371 ;
; SW_RW      ; HEX1[6]      ; 13.456 ; 13.358 ; 13.855 ; 13.749 ;
; SW_RW      ; SRAM_DQ[0]   ; 10.335 ; 10.238 ; 10.839 ; 10.742 ;
; SW_RW      ; SRAM_DQ[1]   ; 10.773 ; 10.676 ; 11.234 ; 11.137 ;
; SW_RW      ; SRAM_DQ[2]   ; 10.660 ; 10.563 ; 11.147 ; 11.050 ;
; SW_RW      ; SRAM_DQ[3]   ; 10.660 ; 10.563 ; 11.147 ; 11.050 ;
; SW_RW      ; SRAM_DQ[4]   ; 10.661 ; 10.564 ; 11.149 ; 11.052 ;
; SW_RW      ; SRAM_DQ[5]   ; 10.661 ; 10.564 ; 11.148 ; 11.051 ;
; SW_RW      ; SRAM_DQ[6]   ; 10.661 ; 10.564 ; 11.148 ; 11.051 ;
; SW_RW      ; SRAM_DQ[7]   ; 10.640 ; 10.543 ; 11.124 ; 11.027 ;
; SW_RW      ; SRAM_DQ[8]   ; 11.078 ;        ;        ; 11.604 ;
; SW_RW      ; SRAM_DQ[9]   ; 10.748 ;        ;        ; 11.280 ;
; SW_RW      ; SRAM_DQ[10]  ; 11.435 ;        ;        ; 11.957 ;
; SW_RW      ; SRAM_DQ[11]  ; 11.470 ;        ;        ; 11.993 ;
; SW_RW      ; SRAM_DQ[12]  ; 10.588 ;        ;        ; 11.046 ;
; SW_RW      ; SRAM_DQ[13]  ; 10.721 ;        ;        ; 11.142 ;
; SW_RW      ; SRAM_DQ[14]  ; 10.629 ;        ;        ; 11.075 ;
; SW_RW      ; SRAM_DQ[15]  ; 10.721 ;        ;        ; 11.142 ;
; SW_RW      ; SRAM_OE_N    ;        ; 10.721 ; 11.140 ;        ;
; SW_RW      ; SRAM_WE_N    ; 10.852 ;        ;        ; 11.321 ;
; SW_addr[0] ; SRAM_ADDR[0] ; 9.483  ;        ;        ; 9.880  ;
; SW_addr[1] ; SRAM_ADDR[1] ; 10.428 ;        ;        ; 10.807 ;
; SW_dq[0]   ; SRAM_DQ[0]   ; 10.877 ;        ;        ; 11.259 ;
; SW_dq[1]   ; SRAM_DQ[1]   ; 10.939 ;        ;        ; 11.257 ;
; SW_dq[2]   ; SRAM_DQ[2]   ; 10.943 ;        ;        ; 11.269 ;
; SW_dq[3]   ; SRAM_DQ[3]   ; 11.165 ;        ;        ; 11.579 ;
; SW_dq[4]   ; SRAM_DQ[4]   ; 10.853 ;        ;        ; 11.277 ;
; SW_dq[5]   ; SRAM_DQ[5]   ; 9.909  ;        ;        ; 10.297 ;
; SW_dq[6]   ; SRAM_DQ[6]   ; 9.772  ;        ;        ; 10.170 ;
; SW_dq[7]   ; SRAM_DQ[7]   ; 9.815  ;        ;        ; 10.255 ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.736  ; 9.639  ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.736  ; 9.639  ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 10.192 ; 10.095 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 10.074 ; 9.977  ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 10.074 ; 9.977  ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 10.075 ; 9.978  ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 10.075 ; 9.978  ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 10.075 ; 9.978  ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 10.053 ; 9.956  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.212 ; 9.115 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.212 ; 9.115 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.650 ; 9.553 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.537 ; 9.440 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.537 ; 9.440 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.538 ; 9.441 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.538 ; 9.441 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.538 ; 9.441 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.517 ; 9.420 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.751     ; 9.848     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.751     ; 9.848     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 10.163    ; 10.260    ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 10.072    ; 10.169    ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 10.072    ; 10.169    ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 10.074    ; 10.171    ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 10.073    ; 10.170    ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 10.073    ; 10.170    ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 10.049    ; 10.146    ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.127     ; 9.224     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.127     ; 9.224     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.522     ; 9.619     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.435     ; 9.532     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.435     ; 9.532     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.437     ; 9.534     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.436     ; 9.533     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.436     ; 9.533     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.412     ; 9.509     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.77 MHz ; 116.77 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -7.564 ; -331.661          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -132.785                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -7.564 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.494      ;
; -7.564 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.494      ;
; -7.564 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.494      ;
; -7.564 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.494      ;
; -7.564 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.494      ;
; -7.564 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.494      ;
; -7.564 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.494      ;
; -7.564 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.494      ;
; -7.447 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.377      ;
; -7.447 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.377      ;
; -7.447 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.377      ;
; -7.447 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.377      ;
; -7.447 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.377      ;
; -7.447 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.377      ;
; -7.447 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.377      ;
; -7.447 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.377      ;
; -7.229 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][4] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.159      ;
; -7.161 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.091      ;
; -7.161 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.091      ;
; -7.161 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.091      ;
; -7.161 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.091      ;
; -7.161 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.091      ;
; -7.161 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.091      ;
; -7.161 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.091      ;
; -7.161 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.069     ; 8.091      ;
; -7.112 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][4] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.042      ;
; -6.951 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][2] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.247      ;
; -6.950 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][1] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.246      ;
; -6.950 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][0] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.246      ;
; -6.947 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][3] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.243      ;
; -6.947 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][5] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.243      ;
; -6.946 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][7] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.242      ;
; -6.945 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][6] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.241      ;
; -6.834 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][2] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.130      ;
; -6.833 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][1] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.129      ;
; -6.833 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][0] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.129      ;
; -6.830 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][3] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.126      ;
; -6.830 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][5] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.126      ;
; -6.829 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][7] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.125      ;
; -6.828 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][6] ; clk          ; clk         ; 1.000        ; 0.297      ; 8.124      ;
; -6.826 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|buff[3][4] ; clk          ; clk         ; 1.000        ; -0.069     ; 7.756      ;
; -6.747 ; dt[1][6]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.466     ; 7.280      ;
; -6.747 ; dt[1][6]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.466     ; 7.280      ;
; -6.747 ; dt[1][6]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.466     ; 7.280      ;
; -6.747 ; dt[1][6]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.466     ; 7.280      ;
; -6.747 ; dt[1][6]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.466     ; 7.280      ;
; -6.747 ; dt[1][6]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.466     ; 7.280      ;
; -6.747 ; dt[1][6]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.466     ; 7.280      ;
; -6.747 ; dt[1][6]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.466     ; 7.280      ;
; -6.737 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.666      ;
; -6.737 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.666      ;
; -6.737 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.666      ;
; -6.737 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.666      ;
; -6.737 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.666      ;
; -6.737 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.666      ;
; -6.737 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.666      ;
; -6.737 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.666      ;
; -6.725 ; dt[0][0]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.654      ;
; -6.725 ; dt[0][0]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.654      ;
; -6.725 ; dt[0][0]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.654      ;
; -6.725 ; dt[0][0]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.654      ;
; -6.725 ; dt[0][0]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.654      ;
; -6.725 ; dt[0][0]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.654      ;
; -6.725 ; dt[0][0]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.654      ;
; -6.725 ; dt[0][0]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.654      ;
; -6.714 ; dt[1][0]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.644      ;
; -6.714 ; dt[1][0]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.644      ;
; -6.714 ; dt[1][0]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.644      ;
; -6.714 ; dt[1][0]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.644      ;
; -6.714 ; dt[1][0]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.644      ;
; -6.714 ; dt[1][0]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.644      ;
; -6.714 ; dt[1][0]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.644      ;
; -6.714 ; dt[1][0]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.644      ;
; -6.698 ; dt[1][1]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.068     ; 7.629      ;
; -6.698 ; dt[1][1]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.068     ; 7.629      ;
; -6.698 ; dt[1][1]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.068     ; 7.629      ;
; -6.698 ; dt[1][1]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.068     ; 7.629      ;
; -6.698 ; dt[1][1]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.068     ; 7.629      ;
; -6.698 ; dt[1][1]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.068     ; 7.629      ;
; -6.698 ; dt[1][1]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.068     ; 7.629      ;
; -6.698 ; dt[1][1]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.068     ; 7.629      ;
; -6.677 ; dt[0][4]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.606      ;
; -6.677 ; dt[0][4]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.606      ;
; -6.677 ; dt[0][4]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.606      ;
; -6.677 ; dt[0][4]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.606      ;
; -6.677 ; dt[0][4]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.606      ;
; -6.677 ; dt[0][4]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.606      ;
; -6.677 ; dt[0][4]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.606      ;
; -6.677 ; dt[0][4]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.606      ;
; -6.629 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.559      ;
; -6.629 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.559      ;
; -6.629 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.559      ;
; -6.629 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.559      ;
; -6.629 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.559      ;
; -6.629 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.559      ;
; -6.629 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.559      ;
; -6.629 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.069     ; 7.559      ;
; -6.599 ; dt[0][3]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.528      ;
; -6.599 ; dt[0][3]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.528      ;
; -6.599 ; dt[0][3]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.070     ; 7.528      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; ce                      ; ce                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; rw                      ; rw                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|count[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; isSort                  ; isSort                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; sort_count[2]           ; sort_count[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; status.COMPUTING        ; status.COMPUTING        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; sort_count[1]           ; sort_count[1]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; addr[0]                 ; addr[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; addr[1]                 ; addr[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; autoing                 ; autoing                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; key_cur                 ; key_cur                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; status.WRITE_RESET      ; status.WRITE_RESET      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; sort_count[0]           ; sort_count[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.385 ; sort_count[0]           ; sort_count[1]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.628      ;
; 0.387 ; count[9]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.630      ;
; 0.402 ; sort_count[1]           ; sort_count[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.645      ;
; 0.418 ; dt[3][2]                ; dt[2][2]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.425 ; addr[0]                 ; addr[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.668      ;
; 0.527 ; dt[3][4]                ; dt[2][4]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.769      ;
; 0.528 ; dt[3][5]                ; dt[2][5]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.770      ;
; 0.529 ; dt[3][7]                ; dt[2][7]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.771      ;
; 0.580 ; count[2]                ; count[2]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.823      ;
; 0.582 ; count[1]                ; count[1]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.587 ; count[4]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; count[5]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; count[3]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.591 ; count[7]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.834      ;
; 0.592 ; count[6]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.835      ;
; 0.593 ; sort_count[0]           ; sort_count[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.836      ;
; 0.595 ; autoing                 ; status.HOLD             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.838      ;
; 0.597 ; autoing                 ; status.WRITEDATA        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.840      ;
; 0.603 ; dt[3][6]                ; dt[2][6]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.845      ;
; 0.605 ; count[0]                ; count[0]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; count[8]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.607 ; status.COMPUTING        ; isSort                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.849      ;
; 0.642 ; autoing                 ; status.000              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.885      ;
; 0.681 ; autoing                 ; rw                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.924      ;
; 0.685 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|count[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.928      ;
; 0.701 ; autoing                 ; status.WRITE_RESET      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.944      ;
; 0.773 ; status.HOLD             ; status.WRITEDATA        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.016      ;
; 0.778 ; status.WRITE_RESET      ; rw                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.021      ;
; 0.779 ; status.WRITE_RESET      ; status.HOLD             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.022      ;
; 0.787 ; dt[2][7]                ; out_data[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.027      ;
; 0.792 ; status.COMPUTING        ; status.WRITE_RESET      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.035      ;
; 0.797 ; status.WRITE_RESET      ; addr[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.040      ;
; 0.819 ; VVSort_3:sor|out[0]     ; dt[3][0]                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.065      ;
; 0.827 ; VVSort_3:sor|out[1]     ; dt[3][1]                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.073      ;
; 0.835 ; VVSort_3:sor|out[4]     ; dt[3][4]                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.070      ;
; 0.843 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|count[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.086      ;
; 0.856 ; status.HOLD             ; autoing                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.099      ;
; 0.862 ; status.HOLD             ; status.COMPUTING        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.105      ;
; 0.868 ; count[2]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.111      ;
; 0.869 ; count[1]                ; count[2]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.112      ;
; 0.872 ; count[0]                ; count[1]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.874 ; count[5]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; count[4]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; count[3]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.119      ;
; 0.878 ; count[7]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; count[2]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.880 ; count[6]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.123      ;
; 0.883 ; count[0]                ; count[2]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.886 ; count[4]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.891 ; count[6]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; dt[1][4]                ; VVSort_3:sor|buff[1][4] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.894 ; count[8]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.897 ; dt[2][0]                ; out_data[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.137      ;
; 0.902 ; dt[0][6]                ; VVSort_3:sor|buff[1][6] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.145      ;
; 0.907 ; key_cur                 ; key_pos                 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.147      ;
; 0.916 ; autoing                 ; sort_count[0]           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.157      ;
; 0.927 ; count[9]                ; key_cur                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.170      ;
; 0.941 ; VVSort_3:sor|buff[3][6] ; VVSort_3:sor|buff[3][6] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.200      ;
; 0.949 ; VVSort_3:sor|buff[3][1] ; VVSort_3:sor|buff[3][1] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.208      ;
; 0.949 ; VVSort_3:sor|buff[3][3] ; VVSort_3:sor|buff[3][3] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.208      ;
; 0.958 ; VVSort_3:sor|buff[1][6] ; VVSort_3:sor|buff[1][6] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.201      ;
; 0.960 ; dt[1][5]                ; out_data[5]             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.196      ;
; 0.960 ; dt[2][4]                ; out_data[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.200      ;
; 0.962 ; VVSort_3:sor|buff[1][1] ; VVSort_3:sor|buff[1][1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.204      ;
; 0.963 ; VVSort_3:sor|buff[1][7] ; VVSort_3:sor|buff[1][7] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.205      ;
; 0.968 ; count[1]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.211      ;
; 0.973 ; count[5]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; dt[3][2]                ; VVSort_3:sor|buff[3][2] ; clk          ; clk         ; 0.000        ; 0.492      ; 1.637      ;
; 0.975 ; count[3]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.218      ;
; 0.977 ; count[7]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.220      ;
; 0.978 ; VVSort_3:sor|out[6]     ; dt[3][6]                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.213      ;
; 0.978 ; count[2]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.221      ;
; 0.979 ; count[1]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.222      ;
; 0.980 ; VVSort_3:sor|out[2]     ; dt[3][2]                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.226      ;
; 0.980 ; status.WRITEDATA        ; status.HOLD             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.223      ;
; 0.982 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[1][4] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.982 ; dt[2][5]                ; out_data[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.222      ;
; 0.982 ; count[0]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.984 ; dt[2][2]                ; out_data[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; count[5]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; dt[1][7]                ; out_data[7]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.226      ;
; 0.985 ; count[4]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; count[3]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; dt[2][1]                ; dt[1][1]                ; clk          ; clk         ; 0.000        ; 0.066      ; 1.224      ;
; 0.989 ; count[2]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; count[6]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.233      ;
; 0.993 ; count[0]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.236      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|count[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|count[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; addr[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; addr[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; autoing                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ce                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; count[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[0][7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[1][7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[2][7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; dt[3][7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; isSort                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; key_cur                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; key_pos                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; out_data[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; rw                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; sort_count[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; sort_count[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; sort_count[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; status.000              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; status.COMPUTING        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; status.HOLD             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 4.157 ; 4.326 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 3.431 ; 3.662 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 3.427 ; 3.733 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 3.348 ; 3.615 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 4.157 ; 4.326 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 3.400 ; 3.626 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 3.724 ; 3.950 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 3.316 ; 3.583 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 3.444 ; 3.711 ; Rise       ; clk             ;
; button      ; clk        ; 3.302 ; 3.587 ; Rise       ; clk             ;
; rst_n       ; clk        ; 5.424 ; 5.559 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; -1.559 ; -1.871 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -1.804 ; -2.075 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -1.972 ; -2.311 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -1.559 ; -1.871 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -1.866 ; -2.149 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -1.698 ; -2.038 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -1.595 ; -1.915 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -1.601 ; -1.935 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -1.681 ; -1.999 ; Rise       ; clk             ;
; button      ; clk        ; -2.267 ; -2.533 ; Rise       ; clk             ;
; rst_n       ; clk        ; -2.880 ; -3.169 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; HEX0[*]       ; clk        ; 16.626 ; 16.474 ; Rise       ; clk             ;
;  HEX0[0]      ; clk        ; 13.115 ; 13.015 ; Rise       ; clk             ;
;  HEX0[1]      ; clk        ; 16.463 ; 16.135 ; Rise       ; clk             ;
;  HEX0[2]      ; clk        ; 12.698 ; 12.637 ; Rise       ; clk             ;
;  HEX0[3]      ; clk        ; 13.636 ; 13.472 ; Rise       ; clk             ;
;  HEX0[4]      ; clk        ; 12.748 ; 12.724 ; Rise       ; clk             ;
;  HEX0[5]      ; clk        ; 16.626 ; 16.474 ; Rise       ; clk             ;
;  HEX0[6]      ; clk        ; 15.398 ; 15.756 ; Rise       ; clk             ;
; HEX1[*]       ; clk        ; 13.109 ; 13.041 ; Rise       ; clk             ;
;  HEX1[0]      ; clk        ; 10.742 ; 10.664 ; Rise       ; clk             ;
;  HEX1[1]      ; clk        ; 11.298 ; 11.197 ; Rise       ; clk             ;
;  HEX1[2]      ; clk        ; 12.085 ; 11.974 ; Rise       ; clk             ;
;  HEX1[3]      ; clk        ; 11.142 ; 11.034 ; Rise       ; clk             ;
;  HEX1[4]      ; clk        ; 10.251 ; 10.109 ; Rise       ; clk             ;
;  HEX1[5]      ; clk        ; 13.109 ; 13.041 ; Rise       ; clk             ;
;  HEX1[6]      ; clk        ; 12.602 ; 12.613 ; Rise       ; clk             ;
; SRAM_ADDR[*]  ; clk        ; 8.817  ; 8.712  ; Rise       ; clk             ;
;  SRAM_ADDR[0] ; clk        ; 8.553  ; 8.494  ; Rise       ; clk             ;
;  SRAM_ADDR[1] ; clk        ; 8.817  ; 8.712  ; Rise       ; clk             ;
; SRAM_CE_N     ; clk        ; 9.283  ; 9.510  ; Rise       ; clk             ;
; SRAM_DQ[*]    ; clk        ; 10.213 ; 10.048 ; Rise       ; clk             ;
;  SRAM_DQ[0]   ; clk        ; 9.524  ; 9.366  ; Rise       ; clk             ;
;  SRAM_DQ[1]   ; clk        ; 10.050 ; 9.811  ; Rise       ; clk             ;
;  SRAM_DQ[2]   ; clk        ; 9.460  ; 9.263  ; Rise       ; clk             ;
;  SRAM_DQ[3]   ; clk        ; 10.213 ; 10.048 ; Rise       ; clk             ;
;  SRAM_DQ[4]   ; clk        ; 9.282  ; 9.166  ; Rise       ; clk             ;
;  SRAM_DQ[5]   ; clk        ; 9.305  ; 9.200  ; Rise       ; clk             ;
;  SRAM_DQ[6]   ; clk        ; 8.736  ; 8.671  ; Rise       ; clk             ;
;  SRAM_DQ[7]   ; clk        ; 8.976  ; 8.934  ; Rise       ; clk             ;
;  SRAM_DQ[8]   ; clk        ; 9.566  ; 9.523  ; Rise       ; clk             ;
;  SRAM_DQ[9]   ; clk        ; 9.244  ; 9.220  ; Rise       ; clk             ;
;  SRAM_DQ[10]  ; clk        ; 9.910  ; 9.858  ; Rise       ; clk             ;
;  SRAM_DQ[11]  ; clk        ; 9.946  ; 9.893  ; Rise       ; clk             ;
;  SRAM_DQ[12]  ; clk        ; 9.101  ; 9.002  ; Rise       ; clk             ;
;  SRAM_DQ[13]  ; clk        ; 9.210  ; 9.094  ; Rise       ; clk             ;
;  SRAM_DQ[14]  ; clk        ; 9.108  ; 9.041  ; Rise       ; clk             ;
;  SRAM_DQ[15]  ; clk        ; 9.210  ; 9.094  ; Rise       ; clk             ;
; SRAM_OE_N     ; clk        ; 9.090  ; 9.208  ; Rise       ; clk             ;
; SRAM_WE_N     ; clk        ; 9.332  ; 9.261  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; HEX0[*]       ; clk        ; 9.666  ; 9.528  ; Rise       ; clk             ;
;  HEX0[0]      ; clk        ; 10.020 ; 9.899  ; Rise       ; clk             ;
;  HEX0[1]      ; clk        ; 13.293 ; 13.000 ; Rise       ; clk             ;
;  HEX0[2]      ; clk        ; 9.684  ; 9.528  ; Rise       ; clk             ;
;  HEX0[3]      ; clk        ; 10.519 ; 10.331 ; Rise       ; clk             ;
;  HEX0[4]      ; clk        ; 9.666  ; 9.660  ; Rise       ; clk             ;
;  HEX0[5]      ; clk        ; 13.446 ; 13.308 ; Rise       ; clk             ;
;  HEX0[6]      ; clk        ; 12.235 ; 12.606 ; Rise       ; clk             ;
; HEX1[*]       ; clk        ; 9.449  ; 9.320  ; Rise       ; clk             ;
;  HEX1[0]      ; clk        ; 9.903  ; 9.833  ; Rise       ; clk             ;
;  HEX1[1]      ; clk        ; 10.558 ; 10.323 ; Rise       ; clk             ;
;  HEX1[2]      ; clk        ; 11.280 ; 11.117 ; Rise       ; clk             ;
;  HEX1[3]      ; clk        ; 10.293 ; 10.192 ; Rise       ; clk             ;
;  HEX1[4]      ; clk        ; 9.449  ; 9.320  ; Rise       ; clk             ;
;  HEX1[5]      ; clk        ; 12.222 ; 12.175 ; Rise       ; clk             ;
;  HEX1[6]      ; clk        ; 11.719 ; 11.785 ; Rise       ; clk             ;
; SRAM_ADDR[*]  ; clk        ; 8.162  ; 8.093  ; Rise       ; clk             ;
;  SRAM_ADDR[0] ; clk        ; 8.162  ; 8.093  ; Rise       ; clk             ;
;  SRAM_ADDR[1] ; clk        ; 8.345  ; 8.240  ; Rise       ; clk             ;
; SRAM_CE_N     ; clk        ; 8.738  ; 8.949  ; Rise       ; clk             ;
; SRAM_DQ[*]    ; clk        ; 7.942  ; 7.932  ; Rise       ; clk             ;
;  SRAM_DQ[0]   ; clk        ; 8.532  ; 8.443  ; Rise       ; clk             ;
;  SRAM_DQ[1]   ; clk        ; 9.149  ; 8.929  ; Rise       ; clk             ;
;  SRAM_DQ[2]   ; clk        ; 8.710  ; 8.585  ; Rise       ; clk             ;
;  SRAM_DQ[3]   ; clk        ; 9.260  ; 9.131  ; Rise       ; clk             ;
;  SRAM_DQ[4]   ; clk        ; 8.295  ; 8.245  ; Rise       ; clk             ;
;  SRAM_DQ[5]   ; clk        ; 8.734  ; 8.628  ; Rise       ; clk             ;
;  SRAM_DQ[6]   ; clk        ; 8.066  ; 7.967  ; Rise       ; clk             ;
;  SRAM_DQ[7]   ; clk        ; 7.942  ; 7.932  ; Rise       ; clk             ;
;  SRAM_DQ[8]   ; clk        ; 9.060  ; 8.980  ; Rise       ; clk             ;
;  SRAM_DQ[9]   ; clk        ; 8.749  ; 8.688  ; Rise       ; clk             ;
;  SRAM_DQ[10]  ; clk        ; 9.390  ; 9.301  ; Rise       ; clk             ;
;  SRAM_DQ[11]  ; clk        ; 9.423  ; 9.335  ; Rise       ; clk             ;
;  SRAM_DQ[12]  ; clk        ; 8.612  ; 8.478  ; Rise       ; clk             ;
;  SRAM_DQ[13]  ; clk        ; 8.715  ; 8.565  ; Rise       ; clk             ;
;  SRAM_DQ[14]  ; clk        ; 8.616  ; 8.514  ; Rise       ; clk             ;
;  SRAM_DQ[15]  ; clk        ; 8.715  ; 8.565  ; Rise       ; clk             ;
; SRAM_OE_N     ; clk        ; 8.561  ; 8.711  ; Rise       ; clk             ;
; SRAM_WE_N     ; clk        ; 8.831  ; 8.725  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; SRAM_DQ[0] ; HEX0[0]      ; 11.506 ; 11.381 ; 11.782 ; 11.652 ;
; SRAM_DQ[0] ; HEX0[1]      ; 14.867 ; 14.562 ; 15.142 ; 14.832 ;
; SRAM_DQ[0] ; HEX0[2]      ;        ; 10.996 ; 11.376 ;        ;
; SRAM_DQ[0] ; HEX0[3]      ; 12.029 ; 11.835 ; 12.304 ; 12.105 ;
; SRAM_DQ[0] ; HEX0[4]      ; 11.141 ;        ;        ; 11.355 ;
; SRAM_DQ[0] ; HEX0[5]      ; 15.029 ;        ;        ; 15.103 ;
; SRAM_DQ[0] ; HEX0[6]      ; 13.819 ;        ;        ; 14.424 ;
; SRAM_DQ[1] ; HEX0[0]      ; 13.974 ; 13.936 ; 14.127 ; 13.917 ;
; SRAM_DQ[1] ; HEX0[1]      ; 17.367 ; 17.056 ; 17.440 ; 17.189 ;
; SRAM_DQ[1] ; HEX0[2]      ; 13.619 ;        ;        ; 13.607 ;
; SRAM_DQ[1] ; HEX0[3]      ; 14.538 ; 14.393 ; 14.654 ; 14.417 ;
; SRAM_DQ[1] ; HEX0[4]      ;        ; 13.645 ; 13.767 ;        ;
; SRAM_DQ[1] ; HEX0[5]      ; 17.547 ; 17.384 ; 17.636 ; 17.443 ;
; SRAM_DQ[1] ; HEX0[6]      ; 16.317 ; 16.670 ; 16.432 ; 16.725 ;
; SRAM_DQ[2] ; HEX0[0]      ; 13.605 ; 13.463 ; 13.655 ; 13.575 ;
; SRAM_DQ[2] ; HEX0[1]      ; 16.953 ;        ;        ; 16.773 ;
; SRAM_DQ[2] ; HEX0[2]      ; 13.186 ; 13.127 ; 13.297 ; 13.186 ;
; SRAM_DQ[2] ; HEX0[3]      ; 14.126 ; 13.960 ; 14.211 ; 14.027 ;
; SRAM_DQ[2] ; HEX0[4]      ; 13.238 ; 13.144 ; 13.266 ; 13.277 ;
; SRAM_DQ[2] ; HEX0[5]      ; 17.114 ; 16.964 ; 17.225 ; 16.995 ;
; SRAM_DQ[2] ; HEX0[6]      ; 15.888 ; 16.246 ; 16.011 ; 16.296 ;
; SRAM_DQ[3] ; HEX0[0]      ; 13.665 ; 13.541 ; 13.679 ; 13.588 ;
; SRAM_DQ[3] ; HEX0[1]      ; 17.028 ; 16.722 ; 17.039 ; 16.768 ;
; SRAM_DQ[3] ; HEX0[2]      ; 13.263 ; 13.155 ; 13.276 ; 13.204 ;
; SRAM_DQ[3] ; HEX0[3]      ; 14.195 ; 14.000 ; 14.208 ; 14.046 ;
; SRAM_DQ[3] ; HEX0[4]      ;        ; 13.252 ; 13.323 ;        ;
; SRAM_DQ[3] ; HEX0[5]      ; 17.190 ; 16.993 ; 17.204 ; 17.041 ;
; SRAM_DQ[3] ; HEX0[6]      ;        ; 16.314 ; 16.031 ;        ;
; SRAM_DQ[4] ; HEX1[0]      ; 10.821 ; 10.787 ; 11.145 ; 11.075 ;
; SRAM_DQ[4] ; HEX1[1]      ; 11.478 ; 11.290 ; 11.810 ; 11.599 ;
; SRAM_DQ[4] ; HEX1[2]      ;        ; 12.118 ; 12.548 ;        ;
; SRAM_DQ[4] ; HEX1[3]      ; 11.221 ; 11.157 ; 11.545 ; 11.445 ;
; SRAM_DQ[4] ; HEX1[4]      ; 10.344 ;        ;        ; 10.519 ;
; SRAM_DQ[4] ; HEX1[5]      ; 13.188 ;        ;        ; 13.463 ;
; SRAM_DQ[4] ; HEX1[6]      ; 12.639 ;        ;        ; 13.007 ;
; SRAM_DQ[5] ; HEX1[0]      ; 10.137 ; 10.070 ; 10.491 ; 10.419 ;
; SRAM_DQ[5] ; HEX1[1]      ; 10.815 ; 10.577 ; 11.169 ; 10.926 ;
; SRAM_DQ[5] ; HEX1[2]      ; 11.553 ;        ;        ; 11.754 ;
; SRAM_DQ[5] ; HEX1[3]      ; 10.537 ; 10.440 ; 10.892 ; 10.790 ;
; SRAM_DQ[5] ; HEX1[4]      ;        ; 9.514  ; 10.014 ;        ;
; SRAM_DQ[5] ; HEX1[5]      ; 12.503 ; 12.458 ; 12.858 ; 12.808 ;
; SRAM_DQ[5] ; HEX1[6]      ; 11.982 ; 12.047 ; 12.331 ; 12.401 ;
; SRAM_DQ[6] ; HEX1[0]      ; 10.668 ; 10.638 ; 11.034 ; 10.956 ;
; SRAM_DQ[6] ; HEX1[1]      ; 11.343 ;        ;        ; 11.489 ;
; SRAM_DQ[6] ; HEX1[2]      ; 12.079 ; 11.912 ; 12.377 ; 12.266 ;
; SRAM_DQ[6] ; HEX1[3]      ; 11.068 ; 11.008 ; 11.434 ; 11.326 ;
; SRAM_DQ[6] ; HEX1[4]      ; 10.192 ; 10.080 ; 10.543 ; 10.401 ;
; SRAM_DQ[6] ; HEX1[5]      ; 13.023 ; 13.027 ; 13.401 ; 13.333 ;
; SRAM_DQ[6] ; HEX1[6]      ; 12.499 ; 12.587 ; 12.894 ; 12.905 ;
; SRAM_DQ[7] ; HEX1[0]      ; 10.315 ; 10.245 ; 10.684 ; 10.650 ;
; SRAM_DQ[7] ; HEX1[1]      ; 11.002 ; 10.761 ; 11.372 ; 11.167 ;
; SRAM_DQ[7] ; HEX1[2]      ; 11.738 ; 11.589 ; 12.107 ; 11.993 ;
; SRAM_DQ[7] ; HEX1[3]      ; 10.713 ; 10.615 ; 11.084 ; 11.020 ;
; SRAM_DQ[7] ; HEX1[4]      ;        ; 9.693  ; 10.208 ;        ;
; SRAM_DQ[7] ; HEX1[5]      ; 12.682 ; 12.636 ; 13.051 ; 13.038 ;
; SRAM_DQ[7] ; HEX1[6]      ;        ; 12.235 ; 12.572 ;        ;
; SW_CE      ; SRAM_CE_N    ;        ; 9.828  ; 9.864  ;        ;
; SW_RW      ; HEX0[0]      ; 13.578 ; 13.485 ; 14.135 ; 14.036 ;
; SW_RW      ; HEX0[1]      ; 16.891 ; 16.683 ; 17.483 ; 17.156 ;
; SW_RW      ; HEX0[2]      ; 13.207 ; 13.096 ; 13.719 ; 13.657 ;
; SW_RW      ; HEX0[3]      ; 14.121 ; 13.937 ; 14.656 ; 14.493 ;
; SW_RW      ; HEX0[4]      ; 13.218 ; 13.187 ; 13.768 ; 13.745 ;
; SW_RW      ; HEX0[5]      ; 17.135 ; 16.905 ; 17.647 ; 17.494 ;
; SW_RW      ; HEX0[6]      ; 15.921 ; 16.206 ; 16.418 ; 16.776 ;
; SW_RW      ; HEX1[0]      ; 10.885 ; 10.815 ; 11.090 ; 11.056 ;
; SW_RW      ; HEX1[1]      ; 11.550 ; 11.339 ; 11.754 ; 11.559 ;
; SW_RW      ; HEX1[2]      ; 12.288 ; 12.105 ; 12.490 ; 12.387 ;
; SW_RW      ; HEX1[3]      ; 11.285 ; 11.185 ; 11.490 ; 11.426 ;
; SW_RW      ; HEX1[4]      ; 10.382 ; 10.259 ; 10.613 ; 10.491 ;
; SW_RW      ; HEX1[5]      ; 13.240 ; 13.203 ; 13.457 ; 13.438 ;
; SW_RW      ; HEX1[6]      ; 12.733 ; 12.747 ; 12.910 ; 12.998 ;
; SW_RW      ; SRAM_DQ[0]   ; 9.708  ; 9.639  ; 9.939  ; 9.870  ;
; SW_RW      ; SRAM_DQ[1]   ; 10.143 ; 10.074 ; 10.303 ; 10.234 ;
; SW_RW      ; SRAM_DQ[2]   ; 10.021 ; 9.952  ; 10.232 ; 10.163 ;
; SW_RW      ; SRAM_DQ[3]   ; 10.021 ; 9.952  ; 10.232 ; 10.163 ;
; SW_RW      ; SRAM_DQ[4]   ; 10.023 ; 9.954  ; 10.234 ; 10.165 ;
; SW_RW      ; SRAM_DQ[5]   ; 10.022 ; 9.953  ; 10.233 ; 10.164 ;
; SW_RW      ; SRAM_DQ[6]   ; 10.022 ; 9.953  ; 10.233 ; 10.164 ;
; SW_RW      ; SRAM_DQ[7]   ; 10.000 ; 9.931  ; 10.209 ; 10.140 ;
; SW_RW      ; SRAM_DQ[8]   ; 10.444 ;        ;        ; 10.658 ;
; SW_RW      ; SRAM_DQ[9]   ; 10.122 ;        ;        ; 10.355 ;
; SW_RW      ; SRAM_DQ[10]  ; 10.788 ;        ;        ; 10.993 ;
; SW_RW      ; SRAM_DQ[11]  ; 10.824 ;        ;        ; 11.028 ;
; SW_RW      ; SRAM_DQ[12]  ; 9.979  ;        ;        ; 10.137 ;
; SW_RW      ; SRAM_DQ[13]  ; 10.088 ;        ;        ; 10.229 ;
; SW_RW      ; SRAM_DQ[14]  ; 9.986  ;        ;        ; 10.176 ;
; SW_RW      ; SRAM_DQ[15]  ; 10.088 ;        ;        ; 10.229 ;
; SW_RW      ; SRAM_OE_N    ;        ; 10.086 ; 10.225 ;        ;
; SW_RW      ; SRAM_WE_N    ; 10.210 ;        ;        ; 10.396 ;
; SW_addr[0] ; SRAM_ADDR[0] ; 8.878  ;        ;        ; 9.053  ;
; SW_addr[1] ; SRAM_ADDR[1] ; 9.809  ;        ;        ; 9.935  ;
; SW_dq[0]   ; SRAM_DQ[0]   ; 10.239 ;        ;        ; 10.366 ;
; SW_dq[1]   ; SRAM_DQ[1]   ; 10.315 ;        ;        ; 10.352 ;
; SW_dq[2]   ; SRAM_DQ[2]   ; 10.312 ;        ;        ; 10.364 ;
; SW_dq[3]   ; SRAM_DQ[3]   ; 10.529 ;        ;        ; 10.652 ;
; SW_dq[4]   ; SRAM_DQ[4]   ; 10.232 ;        ;        ; 10.433 ;
; SW_dq[5]   ; SRAM_DQ[5]   ; 9.291  ;        ;        ; 9.463  ;
; SW_dq[6]   ; SRAM_DQ[6]   ; 9.156  ;        ;        ; 9.349  ;
; SW_dq[7]   ; SRAM_DQ[7]   ; 9.189  ;        ;        ; 9.412  ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; SRAM_DQ[0] ; HEX0[0]      ; 11.072 ; 10.951 ; 11.340 ; 11.214 ;
; SRAM_DQ[0] ; HEX0[1]      ; 14.345 ; 14.052 ; 14.613 ; 14.315 ;
; SRAM_DQ[0] ; HEX0[2]      ;        ; 10.580 ; 10.950 ;        ;
; SRAM_DQ[0] ; HEX0[3]      ; 11.571 ; 11.383 ; 11.838 ; 11.645 ;
; SRAM_DQ[0] ; HEX0[4]      ; 10.718 ;        ;        ; 10.926 ;
; SRAM_DQ[0] ; HEX0[5]      ; 14.498 ;        ;        ; 14.574 ;
; SRAM_DQ[0] ; HEX0[6]      ; 13.287 ;        ;        ; 13.872 ;
; SRAM_DQ[1] ; HEX0[0]      ; 13.439 ; 13.337 ; 13.513 ; 13.389 ;
; SRAM_DQ[1] ; HEX0[1]      ; 16.694 ; 16.446 ; 16.817 ; 16.489 ;
; SRAM_DQ[1] ; HEX0[2]      ; 13.032 ;        ;        ; 13.039 ;
; SRAM_DQ[1] ; HEX0[3]      ; 13.922 ; 13.773 ; 14.015 ; 13.844 ;
; SRAM_DQ[1] ; HEX0[4]      ;        ; 13.054 ; 13.165 ;        ;
; SRAM_DQ[1] ; HEX0[5]      ; 16.845 ; 16.715 ; 16.971 ; 16.775 ;
; SRAM_DQ[1] ; HEX0[6]      ; 15.684 ; 15.972 ; 15.733 ; 16.081 ;
; SRAM_DQ[2] ; HEX0[0]      ; 13.037 ; 12.936 ; 13.114 ; 12.990 ;
; SRAM_DQ[2] ; HEX0[1]      ; 16.309 ;        ;        ; 16.097 ;
; SRAM_DQ[2] ; HEX0[2]      ; 12.625 ; 12.627 ; 12.793 ; 12.643 ;
; SRAM_DQ[2] ; HEX0[3]      ; 13.513 ; 13.367 ; 13.611 ; 13.445 ;
; SRAM_DQ[2] ; HEX0[4]      ; 12.732 ; 12.641 ; 12.760 ; 12.770 ;
; SRAM_DQ[2] ; HEX0[5]      ; 16.462 ; 16.295 ; 16.539 ; 16.349 ;
; SRAM_DQ[2] ; HEX0[6]      ; 15.275 ; 15.568 ; 15.330 ; 15.669 ;
; SRAM_DQ[3] ; HEX0[0]      ; 13.144 ; 13.026 ; 13.161 ; 13.073 ;
; SRAM_DQ[3] ; HEX0[1]      ; 16.417 ; 16.127 ; 16.433 ; 16.172 ;
; SRAM_DQ[3] ; HEX0[2]      ; 12.755 ; 12.654 ; 12.773 ; 12.702 ;
; SRAM_DQ[3] ; HEX0[3]      ; 13.650 ; 13.461 ; 13.665 ; 13.509 ;
; SRAM_DQ[3] ; HEX0[4]      ;        ; 12.743 ; 12.814 ;        ;
; SRAM_DQ[3] ; HEX0[5]      ; 16.570 ; 16.384 ; 16.587 ; 16.432 ;
; SRAM_DQ[3] ; HEX0[6]      ;        ; 15.681 ; 15.412 ;        ;
; SRAM_DQ[4] ; HEX1[0]      ; 10.305 ; 10.323 ; 10.684 ; 10.546 ;
; SRAM_DQ[4] ; HEX1[1]      ; 10.961 ; 10.755 ; 11.293 ; 11.036 ;
; SRAM_DQ[4] ; HEX1[2]      ;        ; 11.545 ; 11.978 ;        ;
; SRAM_DQ[4] ; HEX1[3]      ; 10.673 ; 10.613 ; 11.006 ; 10.930 ;
; SRAM_DQ[4] ; HEX1[4]      ; 9.830  ;        ;        ; 10.021 ;
; SRAM_DQ[4] ; HEX1[5]      ; 12.603 ;        ;        ; 12.914 ;
; SRAM_DQ[4] ; HEX1[6]      ; 12.151 ;        ;        ; 12.520 ;
; SRAM_DQ[5] ; HEX1[0]      ; 9.753  ; 9.688  ; 10.096 ; 10.026 ;
; SRAM_DQ[5] ; HEX1[1]      ; 10.408 ; 10.178 ; 10.751 ; 10.516 ;
; SRAM_DQ[5] ; HEX1[2]      ; 11.117 ;        ;        ; 11.310 ;
; SRAM_DQ[5] ; HEX1[3]      ; 10.143 ; 10.047 ; 10.486 ; 10.385 ;
; SRAM_DQ[5] ; HEX1[4]      ;        ; 9.157  ; 9.642  ;        ;
; SRAM_DQ[5] ; HEX1[5]      ; 12.072 ; 12.030 ; 12.415 ; 12.368 ;
; SRAM_DQ[5] ; HEX1[6]      ; 11.574 ; 11.635 ; 11.912 ; 11.978 ;
; SRAM_DQ[6] ; HEX1[0]      ; 10.234 ; 10.187 ; 10.571 ; 10.511 ;
; SRAM_DQ[6] ; HEX1[1]      ; 10.875 ;        ;        ; 10.970 ;
; SRAM_DQ[6] ; HEX1[2]      ; 11.568 ; 11.460 ; 11.910 ; 11.762 ;
; SRAM_DQ[6] ; HEX1[3]      ; 10.585 ; 10.528 ; 10.930 ; 10.850 ;
; SRAM_DQ[6] ; HEX1[4]      ; 9.811  ; 9.702  ; 10.151 ; 10.012 ;
; SRAM_DQ[6] ; HEX1[5]      ; 12.554 ; 12.512 ; 12.859 ; 12.854 ;
; SRAM_DQ[6] ; HEX1[6]      ; 12.071 ; 12.136 ; 12.436 ; 12.462 ;
; SRAM_DQ[7] ; HEX1[0]      ; 9.921  ; 9.857  ; 10.281 ; 10.247 ;
; SRAM_DQ[7] ; HEX1[1]      ; 10.585 ; 10.356 ; 10.946 ; 10.747 ;
; SRAM_DQ[7] ; HEX1[2]      ; 11.292 ; 11.150 ; 11.652 ; 11.539 ;
; SRAM_DQ[7] ; HEX1[3]      ; 10.311 ; 10.216 ; 10.671 ; 10.607 ;
; SRAM_DQ[7] ; HEX1[4]      ;        ; 9.328  ; 9.828  ;        ;
; SRAM_DQ[7] ; HEX1[5]      ; 12.243 ; 12.200 ; 12.600 ; 12.590 ;
; SRAM_DQ[7] ; HEX1[6]      ;        ; 11.812 ; 12.143 ;        ;
; SW_CE      ; SRAM_CE_N    ;        ; 9.464  ; 9.495  ;        ;
; SW_RW      ; HEX0[0]      ; 11.053 ; 10.927 ; 11.342 ; 11.221 ;
; SW_RW      ; HEX0[1]      ; 14.326 ; 14.028 ; 14.615 ; 14.322 ;
; SW_RW      ; HEX0[2]      ; 10.663 ; 12.339 ; 12.959 ; 10.850 ;
; SW_RW      ; HEX0[3]      ; 11.551 ; 11.358 ; 11.841 ; 11.653 ;
; SW_RW      ; HEX0[4]      ; 12.451 ; 10.639 ; 10.988 ; 12.947 ;
; SW_RW      ; HEX0[5]      ; 16.224 ; 14.287 ; 14.768 ; 16.588 ;
; SW_RW      ; HEX0[6]      ; 15.049 ; 13.585 ; 13.557 ; 15.885 ;
; SW_RW      ; HEX1[0]      ; 10.177 ; 10.107 ; 10.408 ; 10.343 ;
; SW_RW      ; HEX1[1]      ; 10.832 ; 10.597 ; 11.063 ; 10.833 ;
; SW_RW      ; HEX1[2]      ; 11.651 ; 11.391 ; 11.772 ; 11.743 ;
; SW_RW      ; HEX1[3]      ; 10.567 ; 10.466 ; 10.798 ; 10.702 ;
; SW_RW      ; HEX1[4]      ; 9.723  ; 9.813  ; 10.145 ; 9.812  ;
; SW_RW      ; HEX1[5]      ; 12.496 ; 12.449 ; 12.727 ; 12.685 ;
; SW_RW      ; HEX1[6]      ; 11.993 ; 12.059 ; 12.229 ; 12.290 ;
; SW_RW      ; SRAM_DQ[0]   ; 9.334  ; 9.265  ; 9.553  ; 9.484  ;
; SW_RW      ; SRAM_DQ[1]   ; 9.751  ; 9.682  ; 9.903  ; 9.834  ;
; SW_RW      ; SRAM_DQ[2]   ; 9.635  ; 9.566  ; 9.834  ; 9.765  ;
; SW_RW      ; SRAM_DQ[3]   ; 9.635  ; 9.566  ; 9.834  ; 9.765  ;
; SW_RW      ; SRAM_DQ[4]   ; 9.636  ; 9.567  ; 9.836  ; 9.767  ;
; SW_RW      ; SRAM_DQ[5]   ; 9.635  ; 9.566  ; 9.836  ; 9.767  ;
; SW_RW      ; SRAM_DQ[6]   ; 9.635  ; 9.566  ; 9.836  ; 9.767  ;
; SW_RW      ; SRAM_DQ[7]   ; 9.615  ; 9.546  ; 9.812  ; 9.743  ;
; SW_RW      ; SRAM_DQ[8]   ; 10.061 ;        ;        ; 10.262 ;
; SW_RW      ; SRAM_DQ[9]   ; 9.750  ;        ;        ; 9.970  ;
; SW_RW      ; SRAM_DQ[10]  ; 10.391 ;        ;        ; 10.583 ;
; SW_RW      ; SRAM_DQ[11]  ; 10.424 ;        ;        ; 10.617 ;
; SW_RW      ; SRAM_DQ[12]  ; 9.613  ;        ;        ; 9.760  ;
; SW_RW      ; SRAM_DQ[13]  ; 9.716  ;        ;        ; 9.847  ;
; SW_RW      ; SRAM_DQ[14]  ; 9.617  ;        ;        ; 9.796  ;
; SW_RW      ; SRAM_DQ[15]  ; 9.716  ;        ;        ; 9.847  ;
; SW_RW      ; SRAM_OE_N    ;        ; 9.712  ; 9.843  ;        ;
; SW_RW      ; SRAM_WE_N    ; 9.832  ;        ;        ; 10.007 ;
; SW_addr[0] ; SRAM_ADDR[0] ; 8.552  ;        ;        ; 8.716  ;
; SW_addr[1] ; SRAM_ADDR[1] ; 9.446  ;        ;        ; 9.564  ;
; SW_dq[0]   ; SRAM_DQ[0]   ; 9.861  ;        ;        ; 9.981  ;
; SW_dq[1]   ; SRAM_DQ[1]   ; 9.934  ;        ;        ; 9.966  ;
; SW_dq[2]   ; SRAM_DQ[2]   ; 9.932  ;        ;        ; 9.979  ;
; SW_dq[3]   ; SRAM_DQ[3]   ; 10.141 ;        ;        ; 10.254 ;
; SW_dq[4]   ; SRAM_DQ[4]   ; 9.822  ;        ;        ; 9.998  ;
; SW_dq[5]   ; SRAM_DQ[5]   ; 8.951  ;        ;        ; 9.112  ;
; SW_dq[6]   ; SRAM_DQ[6]   ; 8.819  ;        ;        ; 9.003  ;
; SW_dq[7]   ; SRAM_DQ[7]   ; 8.849  ;        ;        ; 9.063  ;
+------------+--------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 8.830 ; 8.761 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 8.830 ; 8.761 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.265 ; 9.196 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.143 ; 9.074 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.143 ; 9.074 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.145 ; 9.076 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.144 ; 9.075 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.144 ; 9.075 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.122 ; 9.053 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 8.333 ; 8.264 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 8.333 ; 8.264 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 8.750 ; 8.681 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 8.634 ; 8.565 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 8.634 ; 8.565 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 8.635 ; 8.566 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 8.634 ; 8.565 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 8.634 ; 8.565 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 8.614 ; 8.545 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 8.735     ; 8.804     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 8.735     ; 8.804     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.099     ; 9.168     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.028     ; 9.097     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.028     ; 9.097     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.030     ; 9.099     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.029     ; 9.098     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.029     ; 9.098     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.005     ; 9.074     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 8.202     ; 8.271     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 8.202     ; 8.271     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 8.552     ; 8.621     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 8.483     ; 8.552     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 8.483     ; 8.552     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 8.485     ; 8.554     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 8.485     ; 8.554     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 8.485     ; 8.554     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 8.461     ; 8.530     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.552 ; -131.059          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -110.349                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.552 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.499      ;
; -3.552 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.499      ;
; -3.552 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.499      ;
; -3.552 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.499      ;
; -3.552 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.499      ;
; -3.552 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.499      ;
; -3.552 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.499      ;
; -3.552 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.499      ;
; -3.479 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.426      ;
; -3.479 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.426      ;
; -3.479 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.426      ;
; -3.479 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.426      ;
; -3.479 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.426      ;
; -3.479 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.426      ;
; -3.479 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.426      ;
; -3.479 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.426      ;
; -3.398 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][4] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.345      ;
; -3.325 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][4] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.272      ;
; -3.314 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.261      ;
; -3.314 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.261      ;
; -3.314 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.261      ;
; -3.314 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.261      ;
; -3.314 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.261      ;
; -3.314 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.261      ;
; -3.314 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.261      ;
; -3.314 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.261      ;
; -3.281 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][1] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.414      ;
; -3.281 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][2] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.414      ;
; -3.281 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][0] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.414      ;
; -3.278 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][3] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.411      ;
; -3.278 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][5] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.411      ;
; -3.277 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][7] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.410      ;
; -3.276 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[3][6] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.409      ;
; -3.208 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][1] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.341      ;
; -3.208 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][2] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.341      ;
; -3.208 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][0] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.341      ;
; -3.205 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][3] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.338      ;
; -3.205 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][5] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.338      ;
; -3.204 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][7] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.337      ;
; -3.203 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[3][6] ; clk          ; clk         ; 1.000        ; 0.146      ; 4.336      ;
; -3.160 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|buff[3][4] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.107      ;
; -3.144 ; dt[0][3]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.091      ;
; -3.144 ; dt[0][3]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.091      ;
; -3.144 ; dt[0][3]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.091      ;
; -3.144 ; dt[0][3]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.091      ;
; -3.144 ; dt[0][3]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.091      ;
; -3.144 ; dt[0][3]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.091      ;
; -3.144 ; dt[0][3]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.091      ;
; -3.144 ; dt[0][3]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.091      ;
; -3.134 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.081      ;
; -3.134 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.081      ;
; -3.134 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.081      ;
; -3.134 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.081      ;
; -3.134 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.081      ;
; -3.134 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.081      ;
; -3.134 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.081      ;
; -3.134 ; VVSort_3:sor|buff[1][0] ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.081      ;
; -3.124 ; dt[1][0]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.071      ;
; -3.124 ; dt[1][0]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.071      ;
; -3.124 ; dt[1][0]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.071      ;
; -3.124 ; dt[1][0]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.071      ;
; -3.124 ; dt[1][0]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.071      ;
; -3.124 ; dt[1][0]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.071      ;
; -3.124 ; dt[1][0]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.071      ;
; -3.124 ; dt[1][0]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.071      ;
; -3.118 ; dt[1][6]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.243     ; 3.862      ;
; -3.118 ; dt[1][6]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.243     ; 3.862      ;
; -3.118 ; dt[1][6]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.243     ; 3.862      ;
; -3.118 ; dt[1][6]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.243     ; 3.862      ;
; -3.118 ; dt[1][6]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.243     ; 3.862      ;
; -3.118 ; dt[1][6]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.243     ; 3.862      ;
; -3.118 ; dt[1][6]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.243     ; 3.862      ;
; -3.118 ; dt[1][6]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.243     ; 3.862      ;
; -3.117 ; dt[1][1]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.039     ; 4.065      ;
; -3.117 ; dt[1][1]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.039     ; 4.065      ;
; -3.117 ; dt[1][1]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.039     ; 4.065      ;
; -3.117 ; dt[1][1]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.039     ; 4.065      ;
; -3.117 ; dt[1][1]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.039     ; 4.065      ;
; -3.117 ; dt[1][1]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.039     ; 4.065      ;
; -3.117 ; dt[1][1]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.039     ; 4.065      ;
; -3.117 ; dt[1][1]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.039     ; 4.065      ;
; -3.088 ; dt[0][0]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.035      ;
; -3.088 ; dt[0][0]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.035      ;
; -3.088 ; dt[0][0]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.035      ;
; -3.088 ; dt[0][0]                ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.035      ;
; -3.088 ; dt[0][0]                ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.035      ;
; -3.088 ; dt[0][0]                ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.035      ;
; -3.088 ; dt[0][0]                ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.035      ;
; -3.088 ; dt[0][0]                ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.035      ;
; -3.072 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.019      ;
; -3.072 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.019      ;
; -3.072 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.019      ;
; -3.072 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[3]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.019      ;
; -3.072 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[4]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.019      ;
; -3.072 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[5]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.019      ;
; -3.072 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[6]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.019      ;
; -3.072 ; VVSort_3:sor|buff[1][2] ; VVSort_3:sor|out[7]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.019      ;
; -3.058 ; dt[0][1]                ; VVSort_3:sor|out[0]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.005      ;
; -3.058 ; dt[0][1]                ; VVSort_3:sor|out[1]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.005      ;
; -3.058 ; dt[0][1]                ; VVSort_3:sor|out[2]     ; clk          ; clk         ; 1.000        ; -0.040     ; 4.005      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; ce                      ; ce                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; rw                      ; rw                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; VVSort_3:sor|count[2]   ; VVSort_3:sor|count[2]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; isSort                  ; isSort                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; sort_count[2]           ; sort_count[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; status.COMPUTING        ; status.COMPUTING        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; sort_count[1]           ; sort_count[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; addr[0]                 ; addr[0]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; addr[1]                 ; addr[1]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; autoing                 ; autoing                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; key_cur                 ; key_cur                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; status.WRITE_RESET      ; status.WRITE_RESET      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; sort_count[0]           ; sort_count[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.192 ; sort_count[0]           ; sort_count[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.317      ;
; 0.193 ; count[9]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.202 ; dt[3][2]                ; dt[2][2]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.202 ; sort_count[1]           ; sort_count[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.216 ; addr[0]                 ; addr[1]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.341      ;
; 0.260 ; dt[3][4]                ; dt[2][4]                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.384      ;
; 0.261 ; dt[3][5]                ; dt[2][5]                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.385      ;
; 0.262 ; dt[3][7]                ; dt[2][7]                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.386      ;
; 0.290 ; count[1]                ; count[1]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; count[2]                ; count[2]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.294 ; count[4]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; count[5]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; count[3]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; count[7]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.296 ; count[6]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.421      ;
; 0.297 ; sort_count[0]           ; sort_count[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.422      ;
; 0.298 ; status.COMPUTING        ; isSort                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.423      ;
; 0.301 ; dt[3][6]                ; dt[2][6]                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; count[0]                ; count[0]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.303 ; count[8]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.304 ; autoing                 ; status.HOLD             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.429      ;
; 0.305 ; autoing                 ; status.WRITEDATA        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.430      ;
; 0.322 ; autoing                 ; status.000              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.447      ;
; 0.352 ; autoing                 ; rw                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.477      ;
; 0.353 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|count[2]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.478      ;
; 0.362 ; autoing                 ; status.WRITE_RESET      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.487      ;
; 0.378 ; status.HOLD             ; status.WRITEDATA        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.503      ;
; 0.379 ; status.WRITE_RESET      ; rw                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.504      ;
; 0.381 ; status.WRITE_RESET      ; addr[0]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.506      ;
; 0.381 ; status.WRITE_RESET      ; status.HOLD             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.506      ;
; 0.386 ; status.COMPUTING        ; status.WRITE_RESET      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.511      ;
; 0.387 ; dt[2][7]                ; out_data[7]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.511      ;
; 0.401 ; VVSort_3:sor|out[0]     ; dt[3][0]                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.530      ;
; 0.406 ; VVSort_3:sor|out[1]     ; dt[3][1]                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.535      ;
; 0.412 ; VVSort_3:sor|out[4]     ; dt[3][4]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.531      ;
; 0.421 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|count[2]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.546      ;
; 0.424 ; status.HOLD             ; autoing                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.549      ;
; 0.428 ; dt[2][0]                ; out_data[0]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.552      ;
; 0.431 ; status.HOLD             ; status.COMPUTING        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.556      ;
; 0.439 ; count[1]                ; count[2]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.564      ;
; 0.443 ; count[5]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.568      ;
; 0.444 ; count[3]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.569      ;
; 0.444 ; count[7]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.569      ;
; 0.447 ; dt[1][4]                ; VVSort_3:sor|buff[1][4] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.572      ;
; 0.448 ; count[0]                ; count[1]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; count[2]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.450 ; key_cur                 ; key_pos                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.573      ;
; 0.451 ; count[0]                ; count[2]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; count[2]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; dt[0][6]                ; VVSort_3:sor|buff[1][6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; count[4]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; autoing                 ; sort_count[0]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.577      ;
; 0.454 ; count[6]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; count[4]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.580      ;
; 0.457 ; count[6]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.582      ;
; 0.461 ; count[8]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.586      ;
; 0.464 ; VVSort_3:sor|buff[3][6] ; VVSort_3:sor|buff[3][6] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.597      ;
; 0.469 ; VVSort_3:sor|buff[3][1] ; VVSort_3:sor|buff[3][1] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.602      ;
; 0.470 ; VVSort_3:sor|buff[3][3] ; VVSort_3:sor|buff[3][3] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.603      ;
; 0.470 ; dt[3][2]                ; VVSort_3:sor|buff[3][2] ; clk          ; clk         ; 0.000        ; 0.261      ; 0.815      ;
; 0.470 ; dt[1][5]                ; out_data[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; dt[2][5]                ; out_data[5]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.595      ;
; 0.472 ; dt[1][7]                ; out_data[7]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.597      ;
; 0.474 ; VVSort_3:sor|buff[1][7] ; VVSort_3:sor|buff[1][7] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.599      ;
; 0.474 ; dt[2][4]                ; out_data[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.598      ;
; 0.475 ; VVSort_3:sor|buff[1][1] ; VVSort_3:sor|buff[1][1] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.599      ;
; 0.475 ; VVSort_3:sor|out[6]     ; dt[3][6]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.594      ;
; 0.475 ; VVSort_3:sor|buff[1][6] ; VVSort_3:sor|buff[1][6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.600      ;
; 0.480 ; dt[2][2]                ; out_data[2]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.606      ;
; 0.482 ; dt[2][1]                ; dt[1][1]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.601      ;
; 0.484 ; status.WRITEDATA        ; status.HOLD             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.609      ;
; 0.486 ; dt[2][4]                ; VVSort_3:sor|buff[2][4] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.610      ;
; 0.487 ; count[9]                ; key_cur                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.612      ;
; 0.490 ; VVSort_3:sor|count[1]   ; VVSort_3:sor|buff[1][4] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.615      ;
; 0.496 ; VVSort_3:sor|out[2]     ; dt[3][2]                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.625      ;
; 0.499 ; status.WRITEDATA        ; status.WRITE_RESET      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.624      ;
; 0.502 ; count[1]                ; count[3]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.627      ;
; 0.505 ; count[1]                ; count[4]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; count[5]                ; count[7]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; count[3]                ; count[5]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.632      ;
; 0.507 ; count[7]                ; count[9]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.632      ;
; 0.509 ; VVSort_3:sor|count[0]   ; VVSort_3:sor|buff[1][3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; count[5]                ; count[8]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.634      ;
; 0.510 ; count[3]                ; count[6]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.635      ;
; 0.510 ; dt[3][4]                ; out_data[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.634      ;
; 0.512 ; VVSort_3:sor|out[5]     ; dt[3][5]                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.513 ; dt[1][1]                ; out_data[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[1][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[2][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|buff[3][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; VVSort_3:sor|out[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; autoing                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ce                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; count[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; count[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; count[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; count[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; count[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; count[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; count[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; count[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; count[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; count[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[0][0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[0][1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[0][2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[0][3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[0][4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[0][5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[0][6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[0][7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[1][0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[1][1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[1][2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[1][3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[1][4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[1][5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[1][6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[1][7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[2][0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[2][1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[2][2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[2][3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[2][4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[2][5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[2][6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[2][7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[3][0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[3][1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[3][2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[3][3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[3][4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[3][5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[3][6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dt[3][7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; isSort                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_cur                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; key_pos                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; out_data[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; out_data[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; out_data[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; out_data[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; out_data[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; out_data[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; out_data[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; out_data[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sort_count[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sort_count[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sort_count[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; status.000              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; status.COMPUTING        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; status.HOLD             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 2.182 ; 2.985 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 1.809 ; 2.565 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 1.821 ; 2.604 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 1.780 ; 2.545 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 2.182 ; 2.985 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 1.811 ; 2.581 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 1.978 ; 2.764 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 1.761 ; 2.568 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 1.835 ; 2.613 ; Rise       ; clk             ;
; button      ; clk        ; 1.734 ; 2.465 ; Rise       ; clk             ;
; rst_n       ; clk        ; 2.830 ; 3.682 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; -0.882 ; -1.558 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -0.994 ; -1.683 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -1.092 ; -1.822 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -0.882 ; -1.558 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -1.039 ; -1.732 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -0.968 ; -1.668 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -0.918 ; -1.618 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -0.899 ; -1.593 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -0.935 ; -1.628 ; Rise       ; clk             ;
; button      ; clk        ; -1.206 ; -1.930 ; Rise       ; clk             ;
; rst_n       ; clk        ; -1.515 ; -2.310 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+---------------+------------+-------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+--------+------------+-----------------+
; HEX0[*]       ; clk        ; 9.786 ; 10.077 ; Rise       ; clk             ;
;  HEX0[0]      ; clk        ; 7.664 ; 7.760  ; Rise       ; clk             ;
;  HEX0[1]      ; clk        ; 9.650 ; 9.950  ; Rise       ; clk             ;
;  HEX0[2]      ; clk        ; 7.436 ; 7.498  ; Rise       ; clk             ;
;  HEX0[3]      ; clk        ; 7.885 ; 8.002  ; Rise       ; clk             ;
;  HEX0[4]      ; clk        ; 7.464 ; 7.552  ; Rise       ; clk             ;
;  HEX0[5]      ; clk        ; 9.786 ; 10.077 ; Rise       ; clk             ;
;  HEX0[6]      ; clk        ; 9.251 ; 8.977  ; Rise       ; clk             ;
; HEX1[*]       ; clk        ; 7.790 ; 8.050  ; Rise       ; clk             ;
;  HEX1[0]      ; clk        ; 6.188 ; 6.385  ; Rise       ; clk             ;
;  HEX1[1]      ; clk        ; 6.478 ; 6.739  ; Rise       ; clk             ;
;  HEX1[2]      ; clk        ; 6.883 ; 7.198  ; Rise       ; clk             ;
;  HEX1[3]      ; clk        ; 6.388 ; 6.627  ; Rise       ; clk             ;
;  HEX1[4]      ; clk        ; 5.895 ; 6.044  ; Rise       ; clk             ;
;  HEX1[5]      ; clk        ; 7.715 ; 8.050  ; Rise       ; clk             ;
;  HEX1[6]      ; clk        ; 7.790 ; 7.464  ; Rise       ; clk             ;
; SRAM_ADDR[*]  ; clk        ; 5.071 ; 5.263  ; Rise       ; clk             ;
;  SRAM_ADDR[0] ; clk        ; 4.938 ; 5.117  ; Rise       ; clk             ;
;  SRAM_ADDR[1] ; clk        ; 5.071 ; 5.263  ; Rise       ; clk             ;
; SRAM_CE_N     ; clk        ; 5.635 ; 5.445  ; Rise       ; clk             ;
; SRAM_DQ[*]    ; clk        ; 5.848 ; 6.120  ; Rise       ; clk             ;
;  SRAM_DQ[0]   ; clk        ; 5.506 ; 5.700  ; Rise       ; clk             ;
;  SRAM_DQ[1]   ; clk        ; 5.734 ; 5.973  ; Rise       ; clk             ;
;  SRAM_DQ[2]   ; clk        ; 5.413 ; 5.627  ; Rise       ; clk             ;
;  SRAM_DQ[3]   ; clk        ; 5.848 ; 6.120  ; Rise       ; clk             ;
;  SRAM_DQ[4]   ; clk        ; 5.383 ; 5.570  ; Rise       ; clk             ;
;  SRAM_DQ[5]   ; clk        ; 5.402 ; 5.583  ; Rise       ; clk             ;
;  SRAM_DQ[6]   ; clk        ; 5.099 ; 5.218  ; Rise       ; clk             ;
;  SRAM_DQ[7]   ; clk        ; 5.223 ; 5.400  ; Rise       ; clk             ;
;  SRAM_DQ[8]   ; clk        ; 5.515 ; 5.807  ; Rise       ; clk             ;
;  SRAM_DQ[9]   ; clk        ; 5.337 ; 5.610  ; Rise       ; clk             ;
;  SRAM_DQ[10]  ; clk        ; 5.700 ; 6.019  ; Rise       ; clk             ;
;  SRAM_DQ[11]  ; clk        ; 5.719 ; 6.044  ; Rise       ; clk             ;
;  SRAM_DQ[12]  ; clk        ; 5.233 ; 5.476  ; Rise       ; clk             ;
;  SRAM_DQ[13]  ; clk        ; 5.292 ; 5.510  ; Rise       ; clk             ;
;  SRAM_DQ[14]  ; clk        ; 5.266 ; 5.490  ; Rise       ; clk             ;
;  SRAM_DQ[15]  ; clk        ; 5.292 ; 5.510  ; Rise       ; clk             ;
; SRAM_OE_N     ; clk        ; 5.498 ; 5.276  ; Rise       ; clk             ;
; SRAM_WE_N     ; clk        ; 5.368 ; 5.613  ; Rise       ; clk             ;
+---------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; HEX0[*]       ; clk        ; 5.463 ; 5.511 ; Rise       ; clk             ;
;  HEX0[0]      ; clk        ; 5.661 ; 5.763 ; Rise       ; clk             ;
;  HEX0[1]      ; clk        ; 7.630 ; 7.892 ; Rise       ; clk             ;
;  HEX0[2]      ; clk        ; 5.725 ; 5.511 ; Rise       ; clk             ;
;  HEX0[3]      ; clk        ; 5.870 ; 5.998 ; Rise       ; clk             ;
;  HEX0[4]      ; clk        ; 5.463 ; 5.850 ; Rise       ; clk             ;
;  HEX0[5]      ; clk        ; 7.727 ; 8.325 ; Rise       ; clk             ;
;  HEX0[6]      ; clk        ; 7.196 ; 7.232 ; Rise       ; clk             ;
; HEX1[*]       ; clk        ; 5.414 ; 5.500 ; Rise       ; clk             ;
;  HEX1[0]      ; clk        ; 5.610 ; 5.823 ; Rise       ; clk             ;
;  HEX1[1]      ; clk        ; 5.914 ; 6.144 ; Rise       ; clk             ;
;  HEX1[2]      ; clk        ; 6.304 ; 6.673 ; Rise       ; clk             ;
;  HEX1[3]      ; clk        ; 5.804 ; 6.060 ; Rise       ; clk             ;
;  HEX1[4]      ; clk        ; 5.414 ; 5.500 ; Rise       ; clk             ;
;  HEX1[5]      ; clk        ; 7.113 ; 7.461 ; Rise       ; clk             ;
;  HEX1[6]      ; clk        ; 7.189 ; 6.889 ; Rise       ; clk             ;
; SRAM_ADDR[*]  ; clk        ; 4.664 ; 4.822 ; Rise       ; clk             ;
;  SRAM_ADDR[0] ; clk        ; 4.664 ; 4.822 ; Rise       ; clk             ;
;  SRAM_ADDR[1] ; clk        ; 4.761 ; 4.995 ; Rise       ; clk             ;
; SRAM_CE_N     ; clk        ; 5.318 ; 5.060 ; Rise       ; clk             ;
; SRAM_DQ[*]    ; clk        ; 4.574 ; 4.802 ; Rise       ; clk             ;
;  SRAM_DQ[0]   ; clk        ; 4.908 ; 5.146 ; Rise       ; clk             ;
;  SRAM_DQ[1]   ; clk        ; 5.173 ; 5.443 ; Rise       ; clk             ;
;  SRAM_DQ[2]   ; clk        ; 4.993 ; 5.234 ; Rise       ; clk             ;
;  SRAM_DQ[3]   ; clk        ; 5.265 ; 5.569 ; Rise       ; clk             ;
;  SRAM_DQ[4]   ; clk        ; 4.785 ; 5.015 ; Rise       ; clk             ;
;  SRAM_DQ[5]   ; clk        ; 4.990 ; 5.253 ; Rise       ; clk             ;
;  SRAM_DQ[6]   ; clk        ; 4.648 ; 4.864 ; Rise       ; clk             ;
;  SRAM_DQ[7]   ; clk        ; 4.574 ; 4.802 ; Rise       ; clk             ;
;  SRAM_DQ[8]   ; clk        ; 5.251 ; 5.446 ; Rise       ; clk             ;
;  SRAM_DQ[9]   ; clk        ; 5.080 ; 5.257 ; Rise       ; clk             ;
;  SRAM_DQ[10]  ; clk        ; 5.428 ; 5.650 ; Rise       ; clk             ;
;  SRAM_DQ[11]  ; clk        ; 5.447 ; 5.674 ; Rise       ; clk             ;
;  SRAM_DQ[12]  ; clk        ; 4.979 ; 5.128 ; Rise       ; clk             ;
;  SRAM_DQ[13]  ; clk        ; 5.033 ; 5.157 ; Rise       ; clk             ;
;  SRAM_DQ[14]  ; clk        ; 5.007 ; 5.137 ; Rise       ; clk             ;
;  SRAM_DQ[15]  ; clk        ; 5.033 ; 5.157 ; Rise       ; clk             ;
; SRAM_OE_N     ; clk        ; 5.144 ; 5.016 ; Rise       ; clk             ;
; SRAM_WE_N     ; clk        ; 5.105 ; 5.255 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; SRAM_DQ[0] ; HEX0[0]      ; 6.523  ; 6.629  ; 7.443  ; 7.542  ;
; SRAM_DQ[0] ; HEX0[1]      ; 8.537  ; 8.807  ; 9.457  ; 9.720  ;
; SRAM_DQ[0] ; HEX0[2]      ;        ; 6.367  ; 7.207  ;        ;
; SRAM_DQ[0] ; HEX0[3]      ; 6.741  ; 6.873  ; 7.661  ; 7.786  ;
; SRAM_DQ[0] ; HEX0[4]      ; 6.318  ;        ;        ; 7.335  ;
; SRAM_DQ[0] ; HEX0[5]      ; 8.637  ;        ;        ; 9.873  ;
; SRAM_DQ[0] ; HEX0[6]      ; 8.121  ;        ;        ; 8.776  ;
; SRAM_DQ[1] ; HEX0[0]      ; 7.839  ; 7.989  ; 8.928  ; 8.973  ;
; SRAM_DQ[1] ; HEX0[1]      ; 9.876  ; 10.135 ; 10.914 ; 11.201 ;
; SRAM_DQ[1] ; HEX0[2]      ; 7.633  ;        ;        ; 8.747  ;
; SRAM_DQ[1] ; HEX0[3]      ; 8.081  ; 8.236  ; 9.149  ; 9.241  ;
; SRAM_DQ[1] ; HEX0[4]      ;        ; 7.787  ; 8.728  ;        ;
; SRAM_DQ[1] ; HEX0[5]      ; 9.982  ; 10.316 ; 11.034 ; 11.340 ;
; SRAM_DQ[1] ; HEX0[6]      ; 9.452  ; 9.204  ; 10.504 ; 10.237 ;
; SRAM_DQ[2] ; HEX0[0]      ; 7.652  ; 7.745  ; 8.633  ; 8.748  ;
; SRAM_DQ[2] ; HEX0[1]      ; 9.660  ;        ;        ; 10.938 ;
; SRAM_DQ[2] ; HEX0[2]      ; 7.409  ; 7.510  ; 8.424  ; 8.486  ;
; SRAM_DQ[2] ; HEX0[3]      ; 7.869  ; 8.011  ; 8.868  ; 8.990  ;
; SRAM_DQ[2] ; HEX0[4]      ; 7.446  ; 7.520  ; 8.413  ; 8.540  ;
; SRAM_DQ[2] ; HEX0[5]      ; 9.759  ; 10.103 ; 10.774 ; 11.065 ;
; SRAM_DQ[2] ; HEX0[6]      ; 9.231  ; 8.984  ; 10.239 ; 9.965  ;
; SRAM_DQ[3] ; HEX0[0]      ; 7.683  ; 7.786  ; 8.660  ; 8.782  ;
; SRAM_DQ[3] ; HEX0[1]      ; 9.697  ; 9.964  ; 10.673 ; 10.959 ;
; SRAM_DQ[3] ; HEX0[2]      ; 7.448  ; 7.524  ; 8.426  ; 8.521  ;
; SRAM_DQ[3] ; HEX0[3]      ; 7.906  ; 8.035  ; 8.884  ; 9.031  ;
; SRAM_DQ[3] ; HEX0[4]      ;        ; 7.586  ; 8.464  ;        ;
; SRAM_DQ[3] ; HEX0[5]      ; 9.797  ; 10.117 ; 10.775 ; 11.113 ;
; SRAM_DQ[3] ; HEX0[6]      ;        ; 9.020  ; 10.279 ;        ;
; SRAM_DQ[4] ; HEX1[0]      ; 6.173  ; 6.408  ; 6.940  ; 7.143  ;
; SRAM_DQ[4] ; HEX1[1]      ; 6.483  ; 6.737  ; 7.247  ; 7.485  ;
; SRAM_DQ[4] ; HEX1[2]      ;        ; 7.227  ; 7.652  ;        ;
; SRAM_DQ[4] ; HEX1[3]      ; 6.374  ; 6.652  ; 7.141  ; 7.387  ;
; SRAM_DQ[4] ; HEX1[4]      ; 5.888  ;        ;        ; 6.803  ;
; SRAM_DQ[4] ; HEX1[5]      ; 7.701  ;        ;        ; 8.809  ;
; SRAM_DQ[4] ; HEX1[6]      ; 7.760  ;        ;        ; 8.208  ;
; SRAM_DQ[5] ; HEX1[0]      ; 5.824  ; 6.045  ; 6.559  ; 6.773  ;
; SRAM_DQ[5] ; HEX1[1]      ; 6.140  ; 6.377  ; 6.872  ; 7.102  ;
; SRAM_DQ[5] ; HEX1[2]      ; 6.546  ;        ;        ; 7.592  ;
; SRAM_DQ[5] ; HEX1[3]      ; 6.025  ; 6.289  ; 6.760  ; 7.017  ;
; SRAM_DQ[5] ; HEX1[4]      ;        ; 5.705  ; 6.275  ;        ;
; SRAM_DQ[5] ; HEX1[5]      ; 7.352  ; 7.711  ; 8.087  ; 8.439  ;
; SRAM_DQ[5] ; HEX1[6]      ; 7.428  ; 7.119  ; 8.153  ; 7.851  ;
; SRAM_DQ[6] ; HEX1[0]      ; 6.107  ; 6.343  ; 6.881  ; 7.078  ;
; SRAM_DQ[6] ; HEX1[1]      ; 6.424  ;        ;        ; 7.432  ;
; SRAM_DQ[6] ; HEX1[2]      ; 6.827  ; 7.129  ; 7.559  ; 7.891  ;
; SRAM_DQ[6] ; HEX1[3]      ; 6.307  ; 6.586  ; 7.081  ; 7.320  ;
; SRAM_DQ[6] ; HEX1[4]      ; 5.823  ; 6.000  ; 6.588  ; 6.737  ;
; SRAM_DQ[6] ; HEX1[5]      ; 7.626  ; 8.008  ; 8.408  ; 8.743  ;
; SRAM_DQ[6] ; HEX1[6]      ; 7.701  ; 7.409  ; 8.483  ; 8.157  ;
; SRAM_DQ[7] ; HEX1[0]      ; 5.927  ; 6.144  ; 6.658  ; 6.894  ;
; SRAM_DQ[7] ; HEX1[1]      ; 6.252  ; 6.485  ; 6.984  ; 7.236  ;
; SRAM_DQ[7] ; HEX1[2]      ; 6.656  ; 6.974  ; 7.388  ; 7.725  ;
; SRAM_DQ[7] ; HEX1[3]      ; 6.127  ; 6.387  ; 6.859  ; 7.138  ;
; SRAM_DQ[7] ; HEX1[4]      ;        ; 5.807  ; 6.374  ;        ;
; SRAM_DQ[7] ; HEX1[5]      ; 7.455  ; 7.811  ; 8.186  ; 8.560  ;
; SRAM_DQ[7] ; HEX1[6]      ;        ; 7.231  ; 8.287  ;        ;
; SW_CE      ; SRAM_CE_N    ;        ; 5.586  ; 6.437  ;        ;
; SW_RW      ; HEX0[0]      ; 8.044  ; 8.139  ; 8.442  ; 8.560  ;
; SW_RW      ; HEX0[1]      ; 10.030 ; 10.329 ; 10.450 ; 10.706 ;
; SW_RW      ; HEX0[2]      ; 7.815  ; 7.877  ; 8.204  ; 8.300  ;
; SW_RW      ; HEX0[3]      ; 8.265  ; 8.381  ; 8.659  ; 8.807  ;
; SW_RW      ; HEX0[4]      ; 7.844  ; 7.931  ; 8.236  ; 8.358  ;
; SW_RW      ; HEX0[5]      ; 10.165 ; 10.456 ; 10.553 ; 10.893 ;
; SW_RW      ; HEX0[6]      ; 9.630  ; 9.356  ; 10.023 ; 9.775  ;
; SW_RW      ; HEX1[0]      ; 6.219  ; 6.422  ; 6.871  ; 7.106  ;
; SW_RW      ; HEX1[1]      ; 6.526  ; 6.765  ; 7.183  ; 7.435  ;
; SW_RW      ; HEX1[2]      ; 6.931  ; 7.224  ; 7.586  ; 7.925  ;
; SW_RW      ; HEX1[3]      ; 6.420  ; 6.666  ; 7.072  ; 7.350  ;
; SW_RW      ; HEX1[4]      ; 5.921  ; 6.082  ; 6.586  ; 6.759  ;
; SW_RW      ; HEX1[5]      ; 7.741  ; 8.088  ; 8.399  ; 8.767  ;
; SW_RW      ; HEX1[6]      ; 7.816  ; 7.490  ; 8.460  ; 8.168  ;
; SW_RW      ; SRAM_DQ[0]   ; 5.574  ; 5.560  ; 6.466  ; 6.452  ;
; SW_RW      ; SRAM_DQ[1]   ; 5.780  ; 5.766  ; 6.689  ; 6.675  ;
; SW_RW      ; SRAM_DQ[2]   ; 5.748  ; 5.734  ; 6.660  ; 6.646  ;
; SW_RW      ; SRAM_DQ[3]   ; 5.748  ; 5.734  ; 6.660  ; 6.646  ;
; SW_RW      ; SRAM_DQ[4]   ; 5.750  ; 5.736  ; 6.661  ; 6.647  ;
; SW_RW      ; SRAM_DQ[5]   ; 5.746  ; 5.732  ; 6.659  ; 6.645  ;
; SW_RW      ; SRAM_DQ[6]   ; 5.746  ; 5.732  ; 6.659  ; 6.645  ;
; SW_RW      ; SRAM_DQ[7]   ; 5.728  ; 5.714  ; 6.638  ; 6.624  ;
; SW_RW      ; SRAM_DQ[8]   ; 5.974  ;        ;        ; 6.956  ;
; SW_RW      ; SRAM_DQ[9]   ; 5.796  ;        ;        ; 6.759  ;
; SW_RW      ; SRAM_DQ[10]  ; 6.159  ;        ;        ; 7.168  ;
; SW_RW      ; SRAM_DQ[11]  ; 6.178  ;        ;        ; 7.193  ;
; SW_RW      ; SRAM_DQ[12]  ; 5.692  ;        ;        ; 6.625  ;
; SW_RW      ; SRAM_DQ[13]  ; 5.751  ;        ;        ; 6.659  ;
; SW_RW      ; SRAM_DQ[14]  ; 5.725  ;        ;        ; 6.639  ;
; SW_RW      ; SRAM_DQ[15]  ; 5.751  ;        ;        ; 6.659  ;
; SW_RW      ; SRAM_OE_N    ;        ; 5.735  ; 6.647  ;        ;
; SW_RW      ; SRAM_WE_N    ; 5.827  ;        ;        ; 6.762  ;
; SW_addr[0] ; SRAM_ADDR[0] ; 5.110  ;        ;        ; 5.913  ;
; SW_addr[1] ; SRAM_ADDR[1] ; 5.606  ;        ;        ; 6.477  ;
; SW_dq[0]   ; SRAM_DQ[0]   ; 5.874  ;        ;        ; 6.767  ;
; SW_dq[1]   ; SRAM_DQ[1]   ; 5.875  ;        ;        ; 6.769  ;
; SW_dq[2]   ; SRAM_DQ[2]   ; 5.900  ;        ;        ; 6.782  ;
; SW_dq[3]   ; SRAM_DQ[3]   ; 6.027  ;        ;        ; 6.956  ;
; SW_dq[4]   ; SRAM_DQ[4]   ; 5.886  ;        ;        ; 6.799  ;
; SW_dq[5]   ; SRAM_DQ[5]   ; 5.373  ;        ;        ; 6.212  ;
; SW_dq[6]   ; SRAM_DQ[6]   ; 5.289  ;        ;        ; 6.117  ;
; SW_dq[7]   ; SRAM_DQ[7]   ; 5.310  ;        ;        ; 6.141  ;
+------------+--------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+--------------+-------+-------+--------+--------+
; Input Port ; Output Port  ; RR    ; RF    ; FR     ; FF     ;
+------------+--------------+-------+-------+--------+--------+
; SRAM_DQ[0] ; HEX0[0]      ; 6.293 ; 6.395 ; 7.191  ; 7.286  ;
; SRAM_DQ[0] ; HEX0[1]      ; 8.262 ; 8.524 ; 9.160  ; 9.415  ;
; SRAM_DQ[0] ; HEX0[2]      ;       ; 6.143 ; 6.963  ;        ;
; SRAM_DQ[0] ; HEX0[3]      ; 6.502 ; 6.630 ; 7.400  ; 7.521  ;
; SRAM_DQ[0] ; HEX0[4]      ; 6.095 ;       ;        ; 7.088  ;
; SRAM_DQ[0] ; HEX0[5]      ; 8.359 ;       ;        ; 9.563  ;
; SRAM_DQ[0] ; HEX0[6]      ; 7.828 ;       ;        ; 8.470  ;
; SRAM_DQ[1] ; HEX0[0]      ; 7.557 ; 7.660 ; 8.566  ; 8.658  ;
; SRAM_DQ[1] ; HEX0[1]      ; 9.519 ; 9.797 ; 10.559 ; 10.787 ;
; SRAM_DQ[1] ; HEX0[2]      ; 7.323 ;       ;        ; 8.424  ;
; SRAM_DQ[1] ; HEX0[3]      ; 7.762 ; 7.898 ; 8.778  ; 8.913  ;
; SRAM_DQ[1] ; HEX0[4]      ;       ; 7.467 ; 8.374  ;        ;
; SRAM_DQ[1] ; HEX0[5]      ; 9.615 ; 9.949 ; 10.655 ; 10.954 ;
; SRAM_DQ[1] ; HEX0[6]      ; 9.104 ; 8.837 ; 10.096 ; 9.872  ;
; SRAM_DQ[2] ; HEX0[0]      ; 7.350 ; 7.452 ; 8.318  ; 8.409  ;
; SRAM_DQ[2] ; HEX0[1]      ; 9.319 ;       ;        ; 10.540 ;
; SRAM_DQ[2] ; HEX0[2]      ; 7.115 ; 7.239 ; 8.131  ; 8.172  ;
; SRAM_DQ[2] ; HEX0[3]      ; 7.550 ; 7.686 ; 8.525  ; 8.657  ;
; SRAM_DQ[2] ; HEX0[4]      ; 7.179 ; 7.251 ; 8.121  ; 8.245  ;
; SRAM_DQ[2] ; HEX0[5]      ; 9.416 ; 9.729 ; 10.384 ; 10.686 ;
; SRAM_DQ[2] ; HEX0[6]      ; 8.893 ; 8.627 ; 9.843  ; 9.612  ;
; SRAM_DQ[3] ; HEX0[0]      ; 7.407 ; 7.505 ; 8.360  ; 8.477  ;
; SRAM_DQ[3] ; HEX0[1]      ; 9.375 ; 9.633 ; 10.328 ; 10.605 ;
; SRAM_DQ[3] ; HEX0[2]      ; 7.180 ; 7.253 ; 8.134  ; 8.226  ;
; SRAM_DQ[3] ; HEX0[3]      ; 7.621 ; 7.744 ; 8.573  ; 8.716  ;
; SRAM_DQ[3] ; HEX0[4]      ;       ; 7.313 ; 8.169  ;        ;
; SRAM_DQ[3] ; HEX0[5]      ; 9.473 ; 9.781 ; 10.426 ; 10.754 ;
; SRAM_DQ[3] ; HEX0[6]      ;       ; 8.690 ; 9.914  ;        ;
; SRAM_DQ[4] ; HEX1[0]      ; 5.903 ; 6.155 ; 6.686  ; 6.847  ;
; SRAM_DQ[4] ; HEX1[1]      ; 6.208 ; 6.447 ; 6.965  ; 7.168  ;
; SRAM_DQ[4] ; HEX1[2]      ;       ; 6.908 ; 7.337  ;        ;
; SRAM_DQ[4] ; HEX1[3]      ; 6.089 ; 6.351 ; 6.841  ; 7.099  ;
; SRAM_DQ[4] ; HEX1[4]      ; 5.624 ;       ;        ; 6.526  ;
; SRAM_DQ[4] ; HEX1[5]      ; 7.398 ;       ;        ; 8.500  ;
; SRAM_DQ[4] ; HEX1[6]      ; 7.492 ;       ;        ; 7.940  ;
; SRAM_DQ[5] ; HEX1[0]      ; 5.621 ; 5.834 ; 6.343  ; 6.549  ;
; SRAM_DQ[5] ; HEX1[1]      ; 5.925 ; 6.155 ; 6.644  ; 6.867  ;
; SRAM_DQ[5] ; HEX1[2]      ; 6.315 ;       ;        ; 7.337  ;
; SRAM_DQ[5] ; HEX1[3]      ; 5.815 ; 6.071 ; 6.537  ; 6.786  ;
; SRAM_DQ[5] ; HEX1[4]      ;       ; 5.511 ; 6.072  ;        ;
; SRAM_DQ[5] ; HEX1[5]      ; 7.124 ; 7.472 ; 7.846  ; 8.187  ;
; SRAM_DQ[5] ; HEX1[6]      ; 7.200 ; 6.900 ; 7.912  ; 7.619  ;
; SRAM_DQ[6] ; HEX1[0]      ; 5.878 ; 6.091 ; 6.625  ; 6.825  ;
; SRAM_DQ[6] ; HEX1[1]      ; 6.176 ;       ;        ; 7.135  ;
; SRAM_DQ[6] ; HEX1[2]      ; 6.558 ; 6.876 ; 7.303  ; 7.604  ;
; SRAM_DQ[6] ; HEX1[3]      ; 6.051 ; 6.315 ; 6.797  ; 7.059  ;
; SRAM_DQ[6] ; HEX1[4]      ; 5.622 ; 5.791 ; 6.372  ; 6.517  ;
; SRAM_DQ[6] ; HEX1[5]      ; 7.382 ; 7.717 ; 8.105  ; 8.463  ;
; SRAM_DQ[6] ; HEX1[6]      ; 7.462 ; 7.174 ; 8.215  ; 7.914  ;
; SRAM_DQ[7] ; HEX1[0]      ; 5.720 ; 5.928 ; 6.436  ; 6.663  ;
; SRAM_DQ[7] ; HEX1[1]      ; 6.034 ; 6.259 ; 6.751  ; 6.995  ;
; SRAM_DQ[7] ; HEX1[2]      ; 6.421 ; 6.728 ; 7.138  ; 7.464  ;
; SRAM_DQ[7] ; HEX1[3]      ; 5.914 ; 6.165 ; 6.631  ; 6.901  ;
; SRAM_DQ[7] ; HEX1[4]      ;       ; 5.607 ; 6.165  ;        ;
; SRAM_DQ[7] ; HEX1[5]      ; 7.225 ; 7.568 ; 7.939  ; 8.302  ;
; SRAM_DQ[7] ; HEX1[6]      ;       ; 7.009 ; 8.040  ;        ;
; SW_CE      ; SRAM_CE_N    ;       ; 5.388 ; 6.224  ;        ;
; SW_RW      ; HEX0[0]      ; 6.466 ; 6.561 ; 6.955  ; 7.057  ;
; SW_RW      ; HEX0[1]      ; 8.435 ; 8.690 ; 8.924  ; 9.186  ;
; SW_RW      ; HEX0[2]      ; 6.238 ; 7.449 ; 7.794  ; 6.805  ;
; SW_RW      ; HEX0[3]      ; 6.675 ; 6.796 ; 7.164  ; 7.292  ;
; SW_RW      ; HEX0[4]      ; 7.392 ; 6.363 ; 6.757  ; 7.927  ;
; SW_RW      ; HEX0[5]      ; 9.649 ; 8.838 ; 9.021  ; 10.395 ;
; SW_RW      ; HEX0[6]      ; 9.137 ; 7.745 ; 8.490  ; 9.304  ;
; SW_RW      ; HEX1[0]      ; 5.827 ; 6.033 ; 6.497  ; 6.710  ;
; SW_RW      ; HEX1[1]      ; 6.128 ; 6.351 ; 6.801  ; 7.031  ;
; SW_RW      ; HEX1[2]      ; 6.579 ; 6.821 ; 7.191  ; 7.563  ;
; SW_RW      ; HEX1[3]      ; 6.021 ; 6.270 ; 6.691  ; 6.947  ;
; SW_RW      ; HEX1[4]      ; 5.556 ; 5.838 ; 6.333  ; 6.387  ;
; SW_RW      ; HEX1[5]      ; 7.330 ; 7.671 ; 8.000  ; 8.348  ;
; SW_RW      ; HEX1[6]      ; 7.396 ; 7.103 ; 8.076  ; 7.776  ;
; SW_RW      ; SRAM_DQ[0]   ; 5.377 ; 5.363 ; 6.251  ; 6.237  ;
; SW_RW      ; SRAM_DQ[1]   ; 5.575 ; 5.561 ; 6.465  ; 6.451  ;
; SW_RW      ; SRAM_DQ[2]   ; 5.545 ; 5.531 ; 6.437  ; 6.423  ;
; SW_RW      ; SRAM_DQ[3]   ; 5.545 ; 5.531 ; 6.437  ; 6.423  ;
; SW_RW      ; SRAM_DQ[4]   ; 5.546 ; 5.532 ; 6.438  ; 6.424  ;
; SW_RW      ; SRAM_DQ[5]   ; 5.543 ; 5.529 ; 6.437  ; 6.423  ;
; SW_RW      ; SRAM_DQ[6]   ; 5.543 ; 5.529 ; 6.437  ; 6.423  ;
; SW_RW      ; SRAM_DQ[7]   ; 5.525 ; 5.511 ; 6.416  ; 6.402  ;
; SW_RW      ; SRAM_DQ[8]   ; 5.767 ;       ;        ; 6.727  ;
; SW_RW      ; SRAM_DQ[9]   ; 5.596 ;       ;        ; 6.538  ;
; SW_RW      ; SRAM_DQ[10]  ; 5.944 ;       ;        ; 6.931  ;
; SW_RW      ; SRAM_DQ[11]  ; 5.963 ;       ;        ; 6.955  ;
; SW_RW      ; SRAM_DQ[12]  ; 5.495 ;       ;        ; 6.409  ;
; SW_RW      ; SRAM_DQ[13]  ; 5.549 ;       ;        ; 6.438  ;
; SW_RW      ; SRAM_DQ[14]  ; 5.523 ;       ;        ; 6.418  ;
; SW_RW      ; SRAM_DQ[15]  ; 5.549 ;       ;        ; 6.438  ;
; SW_RW      ; SRAM_OE_N    ;       ; 5.532 ; 6.425  ;        ;
; SW_RW      ; SRAM_WE_N    ; 5.621 ;       ;        ; 6.536  ;
; SW_addr[0] ; SRAM_ADDR[0] ; 4.931 ;       ;        ; 5.720  ;
; SW_addr[1] ; SRAM_ADDR[1] ; 5.408 ;       ;        ; 6.261  ;
; SW_dq[0]   ; SRAM_DQ[0]   ; 5.669 ;       ;        ; 6.543  ;
; SW_dq[1]   ; SRAM_DQ[1]   ; 5.668 ;       ;        ; 6.544  ;
; SW_dq[2]   ; SRAM_DQ[2]   ; 5.692 ;       ;        ; 6.557  ;
; SW_dq[3]   ; SRAM_DQ[3]   ; 5.815 ;       ;        ; 6.725  ;
; SW_dq[4]   ; SRAM_DQ[4]   ; 5.665 ;       ;        ; 6.547  ;
; SW_dq[5]   ; SRAM_DQ[5]   ; 5.186 ;       ;        ; 6.010  ;
; SW_dq[6]   ; SRAM_DQ[6]   ; 5.105 ;       ;        ; 5.917  ;
; SW_dq[7]   ; SRAM_DQ[7]   ; 5.125 ;       ;        ; 5.940  ;
+------------+--------------+-------+-------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 5.115 ; 5.101 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.115 ; 5.101 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.321 ; 5.307 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.289 ; 5.275 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.289 ; 5.275 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.291 ; 5.277 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.287 ; 5.273 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.287 ; 5.273 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.269 ; 5.255 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 4.861 ; 4.847 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 4.861 ; 4.847 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.059 ; 5.045 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.029 ; 5.015 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.029 ; 5.015 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.030 ; 5.016 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.027 ; 5.013 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.027 ; 5.013 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.009 ; 4.995 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 5.303     ; 5.317     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.303     ; 5.317     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.526     ; 5.540     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.497     ; 5.511     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.497     ; 5.511     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.498     ; 5.512     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.496     ; 5.510     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.496     ; 5.510     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.475     ; 5.489     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 4.956     ; 4.970     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 4.956     ; 4.970     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.170     ; 5.184     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.142     ; 5.156     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.142     ; 5.156     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.143     ; 5.157     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.142     ; 5.156     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.142     ; 5.156     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.121     ; 5.135     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.489   ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -8.489   ; 0.182 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -375.322 ; 0.0   ; 0.0      ; 0.0     ; -132.785            ;
;  clk             ; -375.322 ; 0.000 ; N/A      ; N/A     ; -132.785            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 4.572 ; 4.961 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 3.793 ; 4.221 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 3.792 ; 4.302 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 3.699 ; 4.168 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 4.572 ; 4.961 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 3.746 ; 4.178 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 4.093 ; 4.536 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 3.656 ; 4.141 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 3.796 ; 4.267 ; Rise       ; clk             ;
; button      ; clk        ; 3.646 ; 4.127 ; Rise       ; clk             ;
; rst_n       ; clk        ; 5.926 ; 6.332 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; -0.882 ; -1.558 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -0.994 ; -1.683 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -1.092 ; -1.822 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -0.882 ; -1.558 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -1.039 ; -1.732 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -0.968 ; -1.668 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -0.918 ; -1.618 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -0.899 ; -1.593 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -0.935 ; -1.628 ; Rise       ; clk             ;
; button      ; clk        ; -1.206 ; -1.930 ; Rise       ; clk             ;
; rst_n       ; clk        ; -1.515 ; -2.310 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; HEX0[*]       ; clk        ; 18.202 ; 18.234 ; Rise       ; clk             ;
;  HEX0[0]      ; clk        ; 14.347 ; 14.298 ; Rise       ; clk             ;
;  HEX0[1]      ; clk        ; 18.008 ; 17.866 ; Rise       ; clk             ;
;  HEX0[2]      ; clk        ; 13.903 ; 13.878 ; Rise       ; clk             ;
;  HEX0[3]      ; clk        ; 14.897 ; 14.829 ; Rise       ; clk             ;
;  HEX0[4]      ; clk        ; 13.952 ; 13.983 ; Rise       ; clk             ;
;  HEX0[5]      ; clk        ; 18.202 ; 18.234 ; Rise       ; clk             ;
;  HEX0[6]      ; clk        ; 16.969 ; 17.169 ; Rise       ; clk             ;
; HEX1[*]       ; clk        ; 14.415 ; 14.542 ; Rise       ; clk             ;
;  HEX1[0]      ; clk        ; 11.796 ; 11.807 ; Rise       ; clk             ;
;  HEX1[1]      ; clk        ; 12.412 ; 12.403 ; Rise       ; clk             ;
;  HEX1[2]      ; clk        ; 13.215 ; 13.282 ; Rise       ; clk             ;
;  HEX1[3]      ; clk        ; 12.203 ; 12.229 ; Rise       ; clk             ;
;  HEX1[4]      ; clk        ; 11.248 ; 11.199 ; Rise       ; clk             ;
;  HEX1[5]      ; clk        ; 14.415 ; 14.542 ; Rise       ; clk             ;
;  HEX1[6]      ; clk        ; 14.045 ; 13.885 ; Rise       ; clk             ;
; SRAM_ADDR[*]  ; clk        ; 9.710  ; 9.701  ; Rise       ; clk             ;
;  SRAM_ADDR[0] ; clk        ; 9.400  ; 9.479  ; Rise       ; clk             ;
;  SRAM_ADDR[1] ; clk        ; 9.710  ; 9.701  ; Rise       ; clk             ;
; SRAM_CE_N     ; clk        ; 10.348 ; 10.437 ; Rise       ; clk             ;
; SRAM_DQ[*]    ; clk        ; 11.169 ; 11.200 ; Rise       ; clk             ;
;  SRAM_DQ[0]   ; clk        ; 10.462 ; 10.404 ; Rise       ; clk             ;
;  SRAM_DQ[1]   ; clk        ; 10.991 ; 10.930 ; Rise       ; clk             ;
;  SRAM_DQ[2]   ; clk        ; 10.352 ; 10.315 ; Rise       ; clk             ;
;  SRAM_DQ[3]   ; clk        ; 11.169 ; 11.200 ; Rise       ; clk             ;
;  SRAM_DQ[4]   ; clk        ; 10.216 ; 10.180 ; Rise       ; clk             ;
;  SRAM_DQ[5]   ; clk        ; 10.232 ; 10.236 ; Rise       ; clk             ;
;  SRAM_DQ[6]   ; clk        ; 9.653  ; 9.597  ; Rise       ; clk             ;
;  SRAM_DQ[7]   ; clk        ; 9.900  ; 9.960  ; Rise       ; clk             ;
;  SRAM_DQ[8]   ; clk        ; 10.482 ; 10.619 ; Rise       ; clk             ;
;  SRAM_DQ[9]   ; clk        ; 10.139 ; 10.282 ; Rise       ; clk             ;
;  SRAM_DQ[10]  ; clk        ; 10.854 ; 10.987 ; Rise       ; clk             ;
;  SRAM_DQ[11]  ; clk        ; 10.891 ; 11.024 ; Rise       ; clk             ;
;  SRAM_DQ[12]  ; clk        ; 9.974  ; 10.039 ; Rise       ; clk             ;
;  SRAM_DQ[13]  ; clk        ; 10.109 ; 10.138 ; Rise       ; clk             ;
;  SRAM_DQ[14]  ; clk        ; 10.014 ; 10.068 ; Rise       ; clk             ;
;  SRAM_DQ[15]  ; clk        ; 10.109 ; 10.138 ; Rise       ; clk             ;
; SRAM_OE_N     ; clk        ; 10.137 ; 10.111 ; Rise       ; clk             ;
; SRAM_WE_N     ; clk        ; 10.247 ; 10.325 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; HEX0[*]       ; clk        ; 5.463 ; 5.511 ; Rise       ; clk             ;
;  HEX0[0]      ; clk        ; 5.661 ; 5.763 ; Rise       ; clk             ;
;  HEX0[1]      ; clk        ; 7.630 ; 7.892 ; Rise       ; clk             ;
;  HEX0[2]      ; clk        ; 5.725 ; 5.511 ; Rise       ; clk             ;
;  HEX0[3]      ; clk        ; 5.870 ; 5.998 ; Rise       ; clk             ;
;  HEX0[4]      ; clk        ; 5.463 ; 5.850 ; Rise       ; clk             ;
;  HEX0[5]      ; clk        ; 7.727 ; 8.325 ; Rise       ; clk             ;
;  HEX0[6]      ; clk        ; 7.196 ; 7.232 ; Rise       ; clk             ;
; HEX1[*]       ; clk        ; 5.414 ; 5.500 ; Rise       ; clk             ;
;  HEX1[0]      ; clk        ; 5.610 ; 5.823 ; Rise       ; clk             ;
;  HEX1[1]      ; clk        ; 5.914 ; 6.144 ; Rise       ; clk             ;
;  HEX1[2]      ; clk        ; 6.304 ; 6.673 ; Rise       ; clk             ;
;  HEX1[3]      ; clk        ; 5.804 ; 6.060 ; Rise       ; clk             ;
;  HEX1[4]      ; clk        ; 5.414 ; 5.500 ; Rise       ; clk             ;
;  HEX1[5]      ; clk        ; 7.113 ; 7.461 ; Rise       ; clk             ;
;  HEX1[6]      ; clk        ; 7.189 ; 6.889 ; Rise       ; clk             ;
; SRAM_ADDR[*]  ; clk        ; 4.664 ; 4.822 ; Rise       ; clk             ;
;  SRAM_ADDR[0] ; clk        ; 4.664 ; 4.822 ; Rise       ; clk             ;
;  SRAM_ADDR[1] ; clk        ; 4.761 ; 4.995 ; Rise       ; clk             ;
; SRAM_CE_N     ; clk        ; 5.318 ; 5.060 ; Rise       ; clk             ;
; SRAM_DQ[*]    ; clk        ; 4.574 ; 4.802 ; Rise       ; clk             ;
;  SRAM_DQ[0]   ; clk        ; 4.908 ; 5.146 ; Rise       ; clk             ;
;  SRAM_DQ[1]   ; clk        ; 5.173 ; 5.443 ; Rise       ; clk             ;
;  SRAM_DQ[2]   ; clk        ; 4.993 ; 5.234 ; Rise       ; clk             ;
;  SRAM_DQ[3]   ; clk        ; 5.265 ; 5.569 ; Rise       ; clk             ;
;  SRAM_DQ[4]   ; clk        ; 4.785 ; 5.015 ; Rise       ; clk             ;
;  SRAM_DQ[5]   ; clk        ; 4.990 ; 5.253 ; Rise       ; clk             ;
;  SRAM_DQ[6]   ; clk        ; 4.648 ; 4.864 ; Rise       ; clk             ;
;  SRAM_DQ[7]   ; clk        ; 4.574 ; 4.802 ; Rise       ; clk             ;
;  SRAM_DQ[8]   ; clk        ; 5.251 ; 5.446 ; Rise       ; clk             ;
;  SRAM_DQ[9]   ; clk        ; 5.080 ; 5.257 ; Rise       ; clk             ;
;  SRAM_DQ[10]  ; clk        ; 5.428 ; 5.650 ; Rise       ; clk             ;
;  SRAM_DQ[11]  ; clk        ; 5.447 ; 5.674 ; Rise       ; clk             ;
;  SRAM_DQ[12]  ; clk        ; 4.979 ; 5.128 ; Rise       ; clk             ;
;  SRAM_DQ[13]  ; clk        ; 5.033 ; 5.157 ; Rise       ; clk             ;
;  SRAM_DQ[14]  ; clk        ; 5.007 ; 5.137 ; Rise       ; clk             ;
;  SRAM_DQ[15]  ; clk        ; 5.033 ; 5.157 ; Rise       ; clk             ;
; SRAM_OE_N     ; clk        ; 5.144 ; 5.016 ; Rise       ; clk             ;
; SRAM_WE_N     ; clk        ; 5.105 ; 5.255 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; SRAM_DQ[0] ; HEX0[0]      ; 12.669 ; 12.584 ; 13.219 ; 13.125 ;
; SRAM_DQ[0] ; HEX0[1]      ; 16.347 ; 16.218 ; 16.897 ; 16.759 ;
; SRAM_DQ[0] ; HEX0[2]      ;        ; 12.165 ; 12.780 ;        ;
; SRAM_DQ[0] ; HEX0[3]      ; 13.221 ; 13.112 ; 13.771 ; 13.653 ;
; SRAM_DQ[0] ; HEX0[4]      ; 12.275 ;        ;        ; 12.805 ;
; SRAM_DQ[0] ; HEX0[5]      ; 16.529 ;        ;        ; 17.062 ;
; SRAM_DQ[0] ; HEX0[6]      ; 15.317 ;        ;        ; 16.042 ;
; SRAM_DQ[1] ; HEX0[0]      ; 15.313 ; 15.326 ; 15.812 ; 15.626 ;
; SRAM_DQ[1] ; HEX0[1]      ; 19.031 ; 18.894 ; 19.438 ; 19.361 ;
; SRAM_DQ[1] ; HEX0[2]      ; 14.931 ;        ;        ; 15.288 ;
; SRAM_DQ[1] ; HEX0[3]      ; 15.909 ; 15.857 ; 16.368 ; 16.202 ;
; SRAM_DQ[1] ; HEX0[4]      ;        ; 15.011 ; 15.424 ;        ;
; SRAM_DQ[1] ; HEX0[5]      ; 19.230 ; 19.254 ; 19.654 ; 19.643 ;
; SRAM_DQ[1] ; HEX0[6]      ; 17.997 ; 18.196 ; 18.443 ; 18.587 ;
; SRAM_DQ[2] ; HEX0[0]      ; 14.908 ; 14.804 ; 15.283 ; 15.243 ;
; SRAM_DQ[2] ; HEX0[1]      ; 18.569 ;        ;        ; 18.897 ;
; SRAM_DQ[2] ; HEX0[2]      ; 14.451 ; 14.439 ; 14.898 ; 14.820 ;
; SRAM_DQ[2] ; HEX0[3]      ; 15.458 ; 15.376 ; 15.870 ; 15.769 ;
; SRAM_DQ[2] ; HEX0[4]      ; 14.513 ; 14.453 ; 14.862 ; 14.921 ;
; SRAM_DQ[2] ; HEX0[5]      ; 18.750 ; 18.795 ; 19.196 ; 19.143 ;
; SRAM_DQ[2] ; HEX0[6]      ; 17.525 ; 17.730 ; 17.974 ; 18.106 ;
; SRAM_DQ[3] ; HEX0[0]      ; 14.971 ; 14.887 ; 15.297 ; 15.249 ;
; SRAM_DQ[3] ; HEX0[1]      ; 18.650 ; 18.520 ; 18.974 ; 18.882 ;
; SRAM_DQ[3] ; HEX0[2]      ; 14.535 ; 14.466 ; 14.860 ; 14.831 ;
; SRAM_DQ[3] ; HEX0[3]      ; 15.529 ; 15.419 ; 15.855 ; 15.781 ;
; SRAM_DQ[3] ; HEX0[4]      ;        ; 14.574 ; 14.912 ;        ;
; SRAM_DQ[3] ; HEX0[5]      ; 18.833 ; 18.824 ; 19.158 ; 19.186 ;
; SRAM_DQ[3] ; HEX0[6]      ;        ; 17.800 ; 17.986 ;        ;
; SRAM_DQ[4] ; HEX1[0]      ; 11.935 ; 12.003 ; 12.449 ; 12.472 ;
; SRAM_DQ[4] ; HEX1[1]      ; 12.621 ; 12.562 ; 13.136 ; 13.058 ;
; SRAM_DQ[4] ; HEX1[2]      ;        ; 13.499 ; 13.935 ;        ;
; SRAM_DQ[4] ; HEX1[3]      ; 12.343 ; 12.426 ; 12.856 ; 12.894 ;
; SRAM_DQ[4] ; HEX1[4]      ; 11.404 ;        ;        ; 11.863 ;
; SRAM_DQ[4] ; HEX1[5]      ; 14.554 ;        ;        ; 15.218 ;
; SRAM_DQ[4] ; HEX1[6]      ; 14.147 ;        ;        ; 14.530 ;
; SRAM_DQ[5] ; HEX1[0]      ; 11.195 ; 11.227 ; 11.716 ; 11.739 ;
; SRAM_DQ[5] ; HEX1[1]      ; 11.899 ; 11.793 ; 12.420 ; 12.305 ;
; SRAM_DQ[5] ; HEX1[2]      ; 12.698 ;        ;        ; 13.243 ;
; SRAM_DQ[5] ; HEX1[3]      ; 11.603 ; 11.650 ; 12.123 ; 12.161 ;
; SRAM_DQ[5] ; HEX1[4]      ;        ; 10.618 ; 11.184 ;        ;
; SRAM_DQ[5] ; HEX1[5]      ; 13.814 ; 13.973 ; 14.334 ; 14.484 ;
; SRAM_DQ[5] ; HEX1[6]      ; 13.435 ; 13.327 ; 13.947 ; 13.848 ;
; SRAM_DQ[6] ; HEX1[0]      ; 11.779 ; 11.852 ; 12.327 ; 12.338 ;
; SRAM_DQ[6] ; HEX1[1]      ; 12.475 ;        ;        ; 12.934 ;
; SRAM_DQ[6] ; HEX1[2]      ; 13.273 ; 13.284 ; 13.746 ; 13.813 ;
; SRAM_DQ[6] ; HEX1[3]      ; 12.186 ; 12.274 ; 12.734 ; 12.760 ;
; SRAM_DQ[6] ; HEX1[4]      ; 11.249 ; 11.235 ; 11.779 ; 11.730 ;
; SRAM_DQ[6] ; HEX1[5]      ; 14.382 ; 14.598 ; 14.946 ; 15.073 ;
; SRAM_DQ[6] ; HEX1[6]      ; 14.003 ; 13.919 ; 14.576 ; 14.416 ;
; SRAM_DQ[7] ; HEX1[0]      ; 11.405 ; 11.433 ; 11.927 ; 11.995 ;
; SRAM_DQ[7] ; HEX1[1]      ; 12.118 ; 12.008 ; 12.641 ; 12.571 ;
; SRAM_DQ[7] ; HEX1[2]      ; 12.915 ; 12.947 ; 13.437 ; 13.507 ;
; SRAM_DQ[7] ; HEX1[3]      ; 11.810 ; 11.855 ; 12.334 ; 12.417 ;
; SRAM_DQ[7] ; HEX1[4]      ;        ; 10.828 ; 11.397 ;        ;
; SRAM_DQ[7] ; HEX1[5]      ; 14.024 ; 14.182 ; 14.546 ; 14.740 ;
; SRAM_DQ[7] ; HEX1[6]      ;        ; 13.547 ; 14.213 ;        ;
; SW_CE      ; SRAM_CE_N    ;        ; 10.825 ; 11.138 ;        ;
; SW_RW      ; HEX0[0]      ; 15.076 ; 15.022 ; 15.630 ; 15.581 ;
; SW_RW      ; HEX0[1]      ; 18.702 ; 18.676 ; 19.291 ; 19.149 ;
; SW_RW      ; HEX0[2]      ; 14.677 ; 14.599 ; 15.186 ; 15.161 ;
; SW_RW      ; HEX0[3]      ; 15.649 ; 15.548 ; 16.180 ; 16.112 ;
; SW_RW      ; HEX0[4]      ; 14.688 ; 14.700 ; 15.235 ; 15.266 ;
; SW_RW      ; HEX0[5]      ; 18.975 ; 18.922 ; 19.485 ; 19.517 ;
; SW_RW      ; HEX0[6]      ; 17.753 ; 17.885 ; 18.252 ; 18.452 ;
; SW_RW      ; HEX1[0]      ; 12.027 ; 12.050 ; 12.382 ; 12.453 ;
; SW_RW      ; HEX1[1]      ; 12.714 ; 12.636 ; 13.076 ; 13.009 ;
; SW_RW      ; HEX1[2]      ; 13.513 ; 13.509 ; 13.874 ; 13.946 ;
; SW_RW      ; HEX1[3]      ; 12.434 ; 12.472 ; 12.790 ; 12.875 ;
; SW_RW      ; HEX1[4]      ; 11.475 ; 11.441 ; 11.851 ; 11.836 ;
; SW_RW      ; HEX1[5]      ; 14.642 ; 14.796 ; 15.001 ; 15.199 ;
; SW_RW      ; HEX1[6]      ; 14.272 ; 14.112 ; 14.604 ; 14.520 ;
; SW_RW      ; SRAM_DQ[0]   ; 10.742 ; 10.645 ; 11.266 ; 11.169 ;
; SW_RW      ; SRAM_DQ[1]   ; 11.198 ; 11.101 ; 11.678 ; 11.581 ;
; SW_RW      ; SRAM_DQ[2]   ; 11.080 ; 10.983 ; 11.587 ; 11.490 ;
; SW_RW      ; SRAM_DQ[3]   ; 11.080 ; 10.983 ; 11.587 ; 11.490 ;
; SW_RW      ; SRAM_DQ[4]   ; 11.081 ; 10.984 ; 11.589 ; 11.492 ;
; SW_RW      ; SRAM_DQ[5]   ; 11.081 ; 10.984 ; 11.588 ; 11.491 ;
; SW_RW      ; SRAM_DQ[6]   ; 11.081 ; 10.984 ; 11.588 ; 11.491 ;
; SW_RW      ; SRAM_DQ[7]   ; 11.059 ; 10.962 ; 11.564 ; 11.467 ;
; SW_RW      ; SRAM_DQ[8]   ; 11.488 ;        ;        ; 12.037 ;
; SW_RW      ; SRAM_DQ[9]   ; 11.145 ;        ;        ; 11.700 ;
; SW_RW      ; SRAM_DQ[10]  ; 11.860 ;        ;        ; 12.405 ;
; SW_RW      ; SRAM_DQ[11]  ; 11.897 ;        ;        ; 12.442 ;
; SW_RW      ; SRAM_DQ[12]  ; 10.980 ;        ;        ; 11.457 ;
; SW_RW      ; SRAM_DQ[13]  ; 11.115 ;        ;        ; 11.556 ;
; SW_RW      ; SRAM_DQ[14]  ; 11.020 ;        ;        ; 11.486 ;
; SW_RW      ; SRAM_DQ[15]  ; 11.115 ;        ;        ; 11.556 ;
; SW_RW      ; SRAM_OE_N    ;        ; 11.117 ; 11.555 ;        ;
; SW_RW      ; SRAM_WE_N    ; 11.253 ;        ;        ; 11.743 ;
; SW_addr[0] ; SRAM_ADDR[0] ; 9.827  ;        ;        ; 10.242 ;
; SW_addr[1] ; SRAM_ADDR[1] ; 10.811 ;        ;        ; 11.209 ;
; SW_dq[0]   ; SRAM_DQ[0]   ; 11.276 ;        ;        ; 11.675 ;
; SW_dq[1]   ; SRAM_DQ[1]   ; 11.342 ;        ;        ; 11.674 ;
; SW_dq[2]   ; SRAM_DQ[2]   ; 11.345 ;        ;        ; 11.685 ;
; SW_dq[3]   ; SRAM_DQ[3]   ; 11.576 ;        ;        ; 12.008 ;
; SW_dq[4]   ; SRAM_DQ[4]   ; 11.287 ;        ;        ; 11.750 ;
; SW_dq[5]   ; SRAM_DQ[5]   ; 10.269 ;        ;        ; 10.674 ;
; SW_dq[6]   ; SRAM_DQ[6]   ; 10.127 ;        ;        ; 10.542 ;
; SW_dq[7]   ; SRAM_DQ[7]   ; 10.173 ;        ;        ; 10.630 ;
+------------+--------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+--------------+-------+-------+--------+--------+
; Input Port ; Output Port  ; RR    ; RF    ; FR     ; FF     ;
+------------+--------------+-------+-------+--------+--------+
; SRAM_DQ[0] ; HEX0[0]      ; 6.293 ; 6.395 ; 7.191  ; 7.286  ;
; SRAM_DQ[0] ; HEX0[1]      ; 8.262 ; 8.524 ; 9.160  ; 9.415  ;
; SRAM_DQ[0] ; HEX0[2]      ;       ; 6.143 ; 6.963  ;        ;
; SRAM_DQ[0] ; HEX0[3]      ; 6.502 ; 6.630 ; 7.400  ; 7.521  ;
; SRAM_DQ[0] ; HEX0[4]      ; 6.095 ;       ;        ; 7.088  ;
; SRAM_DQ[0] ; HEX0[5]      ; 8.359 ;       ;        ; 9.563  ;
; SRAM_DQ[0] ; HEX0[6]      ; 7.828 ;       ;        ; 8.470  ;
; SRAM_DQ[1] ; HEX0[0]      ; 7.557 ; 7.660 ; 8.566  ; 8.658  ;
; SRAM_DQ[1] ; HEX0[1]      ; 9.519 ; 9.797 ; 10.559 ; 10.787 ;
; SRAM_DQ[1] ; HEX0[2]      ; 7.323 ;       ;        ; 8.424  ;
; SRAM_DQ[1] ; HEX0[3]      ; 7.762 ; 7.898 ; 8.778  ; 8.913  ;
; SRAM_DQ[1] ; HEX0[4]      ;       ; 7.467 ; 8.374  ;        ;
; SRAM_DQ[1] ; HEX0[5]      ; 9.615 ; 9.949 ; 10.655 ; 10.954 ;
; SRAM_DQ[1] ; HEX0[6]      ; 9.104 ; 8.837 ; 10.096 ; 9.872  ;
; SRAM_DQ[2] ; HEX0[0]      ; 7.350 ; 7.452 ; 8.318  ; 8.409  ;
; SRAM_DQ[2] ; HEX0[1]      ; 9.319 ;       ;        ; 10.540 ;
; SRAM_DQ[2] ; HEX0[2]      ; 7.115 ; 7.239 ; 8.131  ; 8.172  ;
; SRAM_DQ[2] ; HEX0[3]      ; 7.550 ; 7.686 ; 8.525  ; 8.657  ;
; SRAM_DQ[2] ; HEX0[4]      ; 7.179 ; 7.251 ; 8.121  ; 8.245  ;
; SRAM_DQ[2] ; HEX0[5]      ; 9.416 ; 9.729 ; 10.384 ; 10.686 ;
; SRAM_DQ[2] ; HEX0[6]      ; 8.893 ; 8.627 ; 9.843  ; 9.612  ;
; SRAM_DQ[3] ; HEX0[0]      ; 7.407 ; 7.505 ; 8.360  ; 8.477  ;
; SRAM_DQ[3] ; HEX0[1]      ; 9.375 ; 9.633 ; 10.328 ; 10.605 ;
; SRAM_DQ[3] ; HEX0[2]      ; 7.180 ; 7.253 ; 8.134  ; 8.226  ;
; SRAM_DQ[3] ; HEX0[3]      ; 7.621 ; 7.744 ; 8.573  ; 8.716  ;
; SRAM_DQ[3] ; HEX0[4]      ;       ; 7.313 ; 8.169  ;        ;
; SRAM_DQ[3] ; HEX0[5]      ; 9.473 ; 9.781 ; 10.426 ; 10.754 ;
; SRAM_DQ[3] ; HEX0[6]      ;       ; 8.690 ; 9.914  ;        ;
; SRAM_DQ[4] ; HEX1[0]      ; 5.903 ; 6.155 ; 6.686  ; 6.847  ;
; SRAM_DQ[4] ; HEX1[1]      ; 6.208 ; 6.447 ; 6.965  ; 7.168  ;
; SRAM_DQ[4] ; HEX1[2]      ;       ; 6.908 ; 7.337  ;        ;
; SRAM_DQ[4] ; HEX1[3]      ; 6.089 ; 6.351 ; 6.841  ; 7.099  ;
; SRAM_DQ[4] ; HEX1[4]      ; 5.624 ;       ;        ; 6.526  ;
; SRAM_DQ[4] ; HEX1[5]      ; 7.398 ;       ;        ; 8.500  ;
; SRAM_DQ[4] ; HEX1[6]      ; 7.492 ;       ;        ; 7.940  ;
; SRAM_DQ[5] ; HEX1[0]      ; 5.621 ; 5.834 ; 6.343  ; 6.549  ;
; SRAM_DQ[5] ; HEX1[1]      ; 5.925 ; 6.155 ; 6.644  ; 6.867  ;
; SRAM_DQ[5] ; HEX1[2]      ; 6.315 ;       ;        ; 7.337  ;
; SRAM_DQ[5] ; HEX1[3]      ; 5.815 ; 6.071 ; 6.537  ; 6.786  ;
; SRAM_DQ[5] ; HEX1[4]      ;       ; 5.511 ; 6.072  ;        ;
; SRAM_DQ[5] ; HEX1[5]      ; 7.124 ; 7.472 ; 7.846  ; 8.187  ;
; SRAM_DQ[5] ; HEX1[6]      ; 7.200 ; 6.900 ; 7.912  ; 7.619  ;
; SRAM_DQ[6] ; HEX1[0]      ; 5.878 ; 6.091 ; 6.625  ; 6.825  ;
; SRAM_DQ[6] ; HEX1[1]      ; 6.176 ;       ;        ; 7.135  ;
; SRAM_DQ[6] ; HEX1[2]      ; 6.558 ; 6.876 ; 7.303  ; 7.604  ;
; SRAM_DQ[6] ; HEX1[3]      ; 6.051 ; 6.315 ; 6.797  ; 7.059  ;
; SRAM_DQ[6] ; HEX1[4]      ; 5.622 ; 5.791 ; 6.372  ; 6.517  ;
; SRAM_DQ[6] ; HEX1[5]      ; 7.382 ; 7.717 ; 8.105  ; 8.463  ;
; SRAM_DQ[6] ; HEX1[6]      ; 7.462 ; 7.174 ; 8.215  ; 7.914  ;
; SRAM_DQ[7] ; HEX1[0]      ; 5.720 ; 5.928 ; 6.436  ; 6.663  ;
; SRAM_DQ[7] ; HEX1[1]      ; 6.034 ; 6.259 ; 6.751  ; 6.995  ;
; SRAM_DQ[7] ; HEX1[2]      ; 6.421 ; 6.728 ; 7.138  ; 7.464  ;
; SRAM_DQ[7] ; HEX1[3]      ; 5.914 ; 6.165 ; 6.631  ; 6.901  ;
; SRAM_DQ[7] ; HEX1[4]      ;       ; 5.607 ; 6.165  ;        ;
; SRAM_DQ[7] ; HEX1[5]      ; 7.225 ; 7.568 ; 7.939  ; 8.302  ;
; SRAM_DQ[7] ; HEX1[6]      ;       ; 7.009 ; 8.040  ;        ;
; SW_CE      ; SRAM_CE_N    ;       ; 5.388 ; 6.224  ;        ;
; SW_RW      ; HEX0[0]      ; 6.466 ; 6.561 ; 6.955  ; 7.057  ;
; SW_RW      ; HEX0[1]      ; 8.435 ; 8.690 ; 8.924  ; 9.186  ;
; SW_RW      ; HEX0[2]      ; 6.238 ; 7.449 ; 7.794  ; 6.805  ;
; SW_RW      ; HEX0[3]      ; 6.675 ; 6.796 ; 7.164  ; 7.292  ;
; SW_RW      ; HEX0[4]      ; 7.392 ; 6.363 ; 6.757  ; 7.927  ;
; SW_RW      ; HEX0[5]      ; 9.649 ; 8.838 ; 9.021  ; 10.395 ;
; SW_RW      ; HEX0[6]      ; 9.137 ; 7.745 ; 8.490  ; 9.304  ;
; SW_RW      ; HEX1[0]      ; 5.827 ; 6.033 ; 6.497  ; 6.710  ;
; SW_RW      ; HEX1[1]      ; 6.128 ; 6.351 ; 6.801  ; 7.031  ;
; SW_RW      ; HEX1[2]      ; 6.579 ; 6.821 ; 7.191  ; 7.563  ;
; SW_RW      ; HEX1[3]      ; 6.021 ; 6.270 ; 6.691  ; 6.947  ;
; SW_RW      ; HEX1[4]      ; 5.556 ; 5.838 ; 6.333  ; 6.387  ;
; SW_RW      ; HEX1[5]      ; 7.330 ; 7.671 ; 8.000  ; 8.348  ;
; SW_RW      ; HEX1[6]      ; 7.396 ; 7.103 ; 8.076  ; 7.776  ;
; SW_RW      ; SRAM_DQ[0]   ; 5.377 ; 5.363 ; 6.251  ; 6.237  ;
; SW_RW      ; SRAM_DQ[1]   ; 5.575 ; 5.561 ; 6.465  ; 6.451  ;
; SW_RW      ; SRAM_DQ[2]   ; 5.545 ; 5.531 ; 6.437  ; 6.423  ;
; SW_RW      ; SRAM_DQ[3]   ; 5.545 ; 5.531 ; 6.437  ; 6.423  ;
; SW_RW      ; SRAM_DQ[4]   ; 5.546 ; 5.532 ; 6.438  ; 6.424  ;
; SW_RW      ; SRAM_DQ[5]   ; 5.543 ; 5.529 ; 6.437  ; 6.423  ;
; SW_RW      ; SRAM_DQ[6]   ; 5.543 ; 5.529 ; 6.437  ; 6.423  ;
; SW_RW      ; SRAM_DQ[7]   ; 5.525 ; 5.511 ; 6.416  ; 6.402  ;
; SW_RW      ; SRAM_DQ[8]   ; 5.767 ;       ;        ; 6.727  ;
; SW_RW      ; SRAM_DQ[9]   ; 5.596 ;       ;        ; 6.538  ;
; SW_RW      ; SRAM_DQ[10]  ; 5.944 ;       ;        ; 6.931  ;
; SW_RW      ; SRAM_DQ[11]  ; 5.963 ;       ;        ; 6.955  ;
; SW_RW      ; SRAM_DQ[12]  ; 5.495 ;       ;        ; 6.409  ;
; SW_RW      ; SRAM_DQ[13]  ; 5.549 ;       ;        ; 6.438  ;
; SW_RW      ; SRAM_DQ[14]  ; 5.523 ;       ;        ; 6.418  ;
; SW_RW      ; SRAM_DQ[15]  ; 5.549 ;       ;        ; 6.438  ;
; SW_RW      ; SRAM_OE_N    ;       ; 5.532 ; 6.425  ;        ;
; SW_RW      ; SRAM_WE_N    ; 5.621 ;       ;        ; 6.536  ;
; SW_addr[0] ; SRAM_ADDR[0] ; 4.931 ;       ;        ; 5.720  ;
; SW_addr[1] ; SRAM_ADDR[1] ; 5.408 ;       ;        ; 6.261  ;
; SW_dq[0]   ; SRAM_DQ[0]   ; 5.669 ;       ;        ; 6.543  ;
; SW_dq[1]   ; SRAM_DQ[1]   ; 5.668 ;       ;        ; 6.544  ;
; SW_dq[2]   ; SRAM_DQ[2]   ; 5.692 ;       ;        ; 6.557  ;
; SW_dq[3]   ; SRAM_DQ[3]   ; 5.815 ;       ;        ; 6.725  ;
; SW_dq[4]   ; SRAM_DQ[4]   ; 5.665 ;       ;        ; 6.547  ;
; SW_dq[5]   ; SRAM_DQ[5]   ; 5.186 ;       ;        ; 6.010  ;
; SW_dq[6]   ; SRAM_DQ[6]   ; 5.105 ;       ;        ; 5.917  ;
; SW_dq[7]   ; SRAM_DQ[7]   ; 5.125 ;       ;        ; 5.940  ;
+------------+--------------+-------+-------+--------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_RW                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_addr[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_addr[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_CE                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_dq[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_dq[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_dq[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_dq[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_dq[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_dq[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_dq[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_dq[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_UE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_LE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 141611   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 141611   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 242   ; 242  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 177   ; 177  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Dec 16 23:46:06 2019
Info: Command: quartus_sta sort3 -c sort3
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sort3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.489            -375.322 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -132.785 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.564
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.564            -331.661 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -132.785 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.552
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.552            -131.059 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -110.349 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4747 megabytes
    Info: Processing ended: Mon Dec 16 23:46:09 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


