m255
K3
13
cModel Technology
dD:\altera\13.1
Eseletor_andar
Z0 w1658694343
Z1 DPx4 ieee 18 std_logic_unsigned 0 22 RYmj;=TK`k=k>D@Cz`zoB3
Z2 DPx4 ieee 15 std_logic_arith 0 22 4`Y?g_lkdn;7UL9IiJck01
Z3 DPx3 std 6 textio 0 22 5>J:;AW>W0[[dW0I6EN1Q0
Z4 DPx4 ieee 14 std_logic_1164 0 22 5=aWaoGZSMWIcH0i^f`XF1
Z5 dD:\felip\Documents\Estudos\Trabalho_01_VHDL\Trabalho_Final\ElevadorFinal
Z6 8D:/felip/Documents/Estudos/Trabalho_01_VHDL/Trabalho_Final/ElevadorFinal/Seletor_andar.vhd
Z7 FD:/felip/Documents/Estudos/Trabalho_01_VHDL/Trabalho_Final/ElevadorFinal/Seletor_andar.vhd
l0
L6
ViZCT84gRBzPdXhdX<eHB?0
!s100 d_g]g8Q9hhZhO_3ij0N[;2
Z8 OV;C;10.1d;51
32
!i10b 1
Z9 !s108 1658955361.502000
Z10 !s90 -reportprogress|300|-work|work|-2002|-explicit|D:/felip/Documents/Estudos/Trabalho_01_VHDL/Trabalho_Final/ElevadorFinal/Seletor_andar.vhd|
Z11 !s107 D:/felip/Documents/Estudos/Trabalho_01_VHDL/Trabalho_Final/ElevadorFinal/Seletor_andar.vhd|
Z12 o-work work -2002 -explicit -O0
Z13 tExplicit 1
Abehavorial
R1
R2
R3
R4
Z14 DEx4 work 13 seletor_andar 0 22 iZCT84gRBzPdXhdX<eHB?0
l20
L18
Z15 V`9cAF`^B[5L4JZ[aWa8di3
Z16 !s100 o8MfzkWdGdJefM09cQmFf2
R8
32
!i10b 1
R9
R10
R11
R12
R13
Etb_seletor_andar
Z17 w1658794593
R1
R2
R3
R4
R5
Z18 8D:/felip/Documents/Estudos/Trabalho_01_VHDL/Trabalho_Final/ElevadorFinal/TB_SELETOR_ANDAR.vhd
Z19 FD:/felip/Documents/Estudos/Trabalho_01_VHDL/Trabalho_Final/ElevadorFinal/TB_SELETOR_ANDAR.vhd
l0
L6
V4CJPP>@JSaC<U`HHeCRQX1
R8
32
Z20 !s108 1658955361.139000
Z21 !s90 -reportprogress|300|-work|work|-2002|-explicit|D:/felip/Documents/Estudos/Trabalho_01_VHDL/Trabalho_Final/ElevadorFinal/TB_SELETOR_ANDAR.vhd|
Z22 !s107 D:/felip/Documents/Estudos/Trabalho_01_VHDL/Trabalho_Final/ElevadorFinal/TB_SELETOR_ANDAR.vhd|
R12
R13
!s100 8]:AYek<SQG^eI9X_6eV93
!i10b 1
Abehavorial
R1
R2
R3
R4
DEx4 work 16 tb_seletor_andar 0 22 4CJPP>@JSaC<U`HHeCRQX1
l38
L11
VeJ:i?Y=?6m6hjoQ<7ID4`2
!s100 <BhBn6e81?g?Ff<docm`j2
R8
32
R20
R21
R22
R12
R13
!i10b 1
