TimeQuest Timing Analyzer report for SISTEMA_FINAL
Tue Jul 03 21:22:19 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SISTEMA_FINAL                                                      ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 49.0 MHz ; 49.0 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -9.839 ; -661.593      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.814 ; -145.713              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                        ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -9.839 ; Controle:controle|SELM          ; Controle:controle|contador[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 10.874     ;
; -9.839 ; Controle:controle|SELM          ; Controle:controle|contador[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 10.874     ;
; -9.839 ; Controle:controle|SELM          ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 10.874     ;
; -9.839 ; Controle:controle|SELM          ; Controle:controle|contador[5] ; clk          ; clk         ; 1.000        ; -0.003     ; 10.874     ;
; -9.839 ; Controle:controle|SELM          ; Controle:controle|contador[6] ; clk          ; clk         ; 1.000        ; -0.003     ; 10.874     ;
; -9.839 ; Controle:controle|SELM          ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 10.874     ;
; -9.704 ; regA:regb|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.002      ; 10.244     ;
; -9.704 ; regA:regb|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.002      ; 10.244     ;
; -9.704 ; regA:regb|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.002      ; 10.244     ;
; -9.704 ; regA:regb|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.002      ; 10.244     ;
; -9.704 ; regA:regb|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.002      ; 10.244     ;
; -9.704 ; regA:regb|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.002      ; 10.244     ;
; -9.649 ; Controle:controle|SELM          ; Controle:controle|EnB         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.687     ;
; -9.602 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.003      ; 10.143     ;
; -9.602 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.003      ; 10.143     ;
; -9.602 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.003      ; 10.143     ;
; -9.602 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.003      ; 10.143     ;
; -9.602 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.003      ; 10.143     ;
; -9.602 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.003      ; 10.143     ;
; -9.514 ; regA:regb|saidaA[0]             ; Controle:controle|EnB         ; clk          ; clk         ; 0.500        ; 0.005      ; 10.057     ;
; -9.486 ; Controle:controle|SELM          ; Controle:controle|EnResto     ; clk          ; clk         ; 1.000        ; -0.002     ; 10.522     ;
; -9.485 ; Controle:controle|SELM          ; Controle:controle|multp       ; clk          ; clk         ; 1.000        ; -0.002     ; 10.521     ;
; -9.446 ; Controle:controle|SELD          ; Controle:controle|contador[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 10.487     ;
; -9.446 ; Controle:controle|SELD          ; Controle:controle|contador[3] ; clk          ; clk         ; 1.000        ; 0.003      ; 10.487     ;
; -9.446 ; Controle:controle|SELD          ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; 0.003      ; 10.487     ;
; -9.446 ; Controle:controle|SELD          ; Controle:controle|contador[5] ; clk          ; clk         ; 1.000        ; 0.003      ; 10.487     ;
; -9.446 ; Controle:controle|SELD          ; Controle:controle|contador[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 10.487     ;
; -9.446 ; Controle:controle|SELD          ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; 0.003      ; 10.487     ;
; -9.412 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|EnB         ; clk          ; clk         ; 0.500        ; 0.006      ; 9.956      ;
; -9.373 ; regA:regb|saidaA[4]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.913      ;
; -9.373 ; regA:regb|saidaA[4]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.913      ;
; -9.373 ; regA:regb|saidaA[4]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.913      ;
; -9.373 ; regA:regb|saidaA[4]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.913      ;
; -9.373 ; regA:regb|saidaA[4]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.913      ;
; -9.373 ; regA:regb|saidaA[4]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.913      ;
; -9.351 ; regA:regb|saidaA[0]             ; Controle:controle|EnResto     ; clk          ; clk         ; 0.500        ; 0.003      ; 9.892      ;
; -9.350 ; regA:regb|saidaA[0]             ; Controle:controle|multp       ; clk          ; clk         ; 0.500        ; 0.003      ; 9.891      ;
; -9.339 ; regA:regb|saidaA[5]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.879      ;
; -9.339 ; regA:regb|saidaA[5]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.879      ;
; -9.339 ; regA:regb|saidaA[5]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.879      ;
; -9.339 ; regA:regb|saidaA[5]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.879      ;
; -9.339 ; regA:regb|saidaA[5]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.879      ;
; -9.339 ; regA:regb|saidaA[5]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.879      ;
; -9.319 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.864      ;
; -9.319 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.864      ;
; -9.319 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.864      ;
; -9.319 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.864      ;
; -9.319 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.864      ;
; -9.319 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.864      ;
; -9.291 ; Controle:controle|SELM          ; Controle:controle|contador[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 10.327     ;
; -9.282 ; regA:rega|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.828      ;
; -9.282 ; regA:rega|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.828      ;
; -9.282 ; regA:rega|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.828      ;
; -9.282 ; regA:rega|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.828      ;
; -9.282 ; regA:rega|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.828      ;
; -9.282 ; regA:rega|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.828      ;
; -9.282 ; Controle:controle|SELM          ; Controle:controle|contador[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 10.318     ;
; -9.260 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.003      ; 9.801      ;
; -9.260 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.003      ; 9.801      ;
; -9.260 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.003      ; 9.801      ;
; -9.260 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.003      ; 9.801      ;
; -9.260 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.003      ; 9.801      ;
; -9.260 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.003      ; 9.801      ;
; -9.256 ; Controle:controle|SELD          ; Controle:controle|EnB         ; clk          ; clk         ; 1.000        ; 0.006      ; 10.300     ;
; -9.249 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|EnResto     ; clk          ; clk         ; 0.500        ; 0.004      ; 9.791      ;
; -9.248 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|multp       ; clk          ; clk         ; 0.500        ; 0.004      ; 9.790      ;
; -9.245 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.791      ;
; -9.245 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.791      ;
; -9.245 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.791      ;
; -9.245 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.791      ;
; -9.245 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.791      ;
; -9.245 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.791      ;
; -9.212 ; regA:rega|saidaA[6]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.758      ;
; -9.212 ; regA:rega|saidaA[6]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.758      ;
; -9.212 ; regA:rega|saidaA[6]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.758      ;
; -9.212 ; regA:rega|saidaA[6]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.758      ;
; -9.212 ; regA:rega|saidaA[6]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.758      ;
; -9.212 ; regA:rega|saidaA[6]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.008      ; 9.758      ;
; -9.198 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.738      ;
; -9.198 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.738      ;
; -9.198 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.738      ;
; -9.198 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.738      ;
; -9.198 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.738      ;
; -9.198 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.002      ; 9.738      ;
; -9.183 ; regA:regb|saidaA[4]             ; Controle:controle|EnB         ; clk          ; clk         ; 0.500        ; 0.005      ; 9.726      ;
; -9.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.724      ;
; -9.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.724      ;
; -9.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.724      ;
; -9.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.724      ;
; -9.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.724      ;
; -9.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.724      ;
; -9.156 ; regA:regb|saidaA[0]             ; Controle:controle|contador[0] ; clk          ; clk         ; 0.500        ; 0.003      ; 9.697      ;
; -9.152 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.697      ;
; -9.152 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.697      ;
; -9.152 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.697      ;
; -9.152 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.697      ;
; -9.152 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.697      ;
; -9.152 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.697      ;
; -9.149 ; regA:regb|saidaA[5]             ; Controle:controle|EnB         ; clk          ; clk         ; 0.500        ; 0.005      ; 9.692      ;
; -9.147 ; regA:regb|saidaA[0]             ; Controle:controle|contador[1] ; clk          ; clk         ; 0.500        ; 0.003      ; 9.688      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; Controle:controle|Endereco[1]    ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnB            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnA            ; Controle:controle|EnA                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|menor          ; Controle:controle|menor                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; Controle:controle|state.s4       ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.774 ; AntiLoopM:antiloopm|saidaALM[13] ; regC:regc|saidaC[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.799 ; Controle:controle|state.s1       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.087      ;
; 0.850 ; AntiLoopM:antiloopm|saidaALM[8]  ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.135      ;
; 0.927 ; Controle:controle|state.s1       ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.971 ; AntiLoopM:antiloopm|saidaALM[14] ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.257      ;
; 0.985 ; Controle:controle|state.s3       ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
; 1.013 ; Controle:controle|state.s2       ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.019 ; AntiLoopM:antiloopm|saidaALM[10] ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.116 ; Controle:controle|state.s2       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.404      ;
; 1.129 ; AntiLoopM:antiloopm|saidaALM[1]  ; regC:regc|saidaC[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.005      ; 1.420      ;
; 1.130 ; Controle:controle|state.s3       ; Controle:controle|SELM                                                                       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.422      ;
; 1.139 ; AntiLoopM:antiloopm|saidaALM[11] ; regC:regc|saidaC[11]                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.424      ;
; 1.141 ; regC:regc|FimC                   ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.927      ;
; 1.156 ; AntiLoopM:antiloopm|saidaALM[9]  ; regC:regc|saidaC[9]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.441      ;
; 1.236 ; AntiLoopM:antiloopm|saidaALM[0]  ; regC:regc|saidaC[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.245 ; Controle:controle|multp          ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.530      ;
; 1.248 ; Controle:controle|multp          ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.533      ;
; 1.252 ; Controle:controle|multp          ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.537      ;
; 1.254 ; regA:rega|saidaA[0]              ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 1.552      ;
; 1.276 ; Controle:controle|multp          ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.561      ;
; 1.279 ; Controle:controle|multp          ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.564      ;
; 1.280 ; Controle:controle|multp          ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.565      ;
; 1.281 ; Controle:controle|state.s4       ; Controle:controle|DIV                                                                        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.573      ;
; 1.344 ; AntiLoopM:antiloopm|saidaALM[15] ; regC:regc|saidaC[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.007      ; 1.637      ;
; 1.347 ; AntiLoopM:antiloopm|saidaALM[12] ; regC:regc|saidaC[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.007      ; 1.640      ;
; 1.417 ; regA:rega|FimA                   ; Controle:controle|EnA                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.203      ;
; 1.436 ; Controle:controle|multp          ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.455 ; Controle:controle|state.s3       ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.743      ;
; 1.470 ; regA:rega|saidaA[5]              ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 1.767      ;
; 1.474 ; Controle:controle|contador[7]    ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.760      ;
; 1.481 ; Controle:controle|EnB            ; regA:regb|FimA                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 1.267      ;
; 1.511 ; AntiLoopM:antiloopm|saidaALM[4]  ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.797      ;
; 1.514 ; AntiLoopM:antiloopm|saidaALM[2]  ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.799      ;
; 1.519 ; Controle:controle|EnC            ; regC:regc|FimC                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 1.305      ;
; 1.543 ; RegResto:regResto|FimResto       ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.329      ;
; 1.548 ; AntiLoopM:antiloopm|saidaALM[6]  ; regC:regc|saidaC[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.005      ; 1.839      ;
; 1.551 ; Controle:controle|EnC            ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.837      ;
; 1.587 ; Controle:controle|Endereco[2]    ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; -0.500       ; 0.083      ; 1.420      ;
; 1.588 ; Controle:controle|Endereco[1]    ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; -0.500       ; 0.083      ; 1.421      ;
; 1.589 ; Controle:controle|contador[5]    ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.875      ;
; 1.635 ; Controle:controle|resetResto     ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; -0.500       ; 0.006      ; 1.427      ;
; 1.639 ; Controle:controle|EnResto        ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.925      ;
; 1.642 ; Controle:controle|contador[2]    ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.928      ;
; 1.650 ; Controle:controle|contador[6]    ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.936      ;
; 1.654 ; regA:rega|saidaA[7]              ; RegResto:regResto|saidaResto[7]                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 1.952      ;
; 1.674 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[9]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.467      ;
; 1.674 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[10]                                                             ; clk          ; clk         ; -0.500       ; 0.007      ; 1.467      ;
; 1.677 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.470      ;
; 1.677 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[13]                                                             ; clk          ; clk         ; -0.500       ; 0.007      ; 1.470      ;
; 1.677 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[14]                                                             ; clk          ; clk         ; -0.500       ; 0.007      ; 1.470      ;
; 1.678 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.471      ;
; 1.680 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[2]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.473      ;
; 1.694 ; Controle:controle|state.s1       ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.982      ;
; 1.761 ; Controle:controle|EnA            ; regA:rega|FimA                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 1.547      ;
; 1.791 ; AntiLoopM:antiloopm|saidaALM[3]  ; regC:regc|saidaC[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.081      ;
; 1.801 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[8]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.594      ;
; 1.802 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[15]                                                             ; clk          ; clk         ; -0.500       ; 0.007      ; 1.595      ;
; 1.803 ; Controle:controle|contador[7]    ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; -0.500       ; 0.001      ; 1.590      ;
; 1.803 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[12]                                                             ; clk          ; clk         ; -0.500       ; 0.007      ; 1.596      ;
; 1.805 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[11]                                                             ; clk          ; clk         ; -0.500       ; 0.007      ; 1.598      ;
; 1.812 ; Controle:controle|SELD           ; regC:regc|saidaC[0]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.598      ;
; 1.812 ; Controle:controle|SELD           ; regC:regc|saidaC[1]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.598      ;
; 1.812 ; Controle:controle|SELD           ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.598      ;
; 1.812 ; Controle:controle|SELD           ; regC:regc|saidaC[3]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.598      ;
; 1.812 ; Controle:controle|SELD           ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.598      ;
; 1.812 ; Controle:controle|SELD           ; regC:regc|saidaC[5]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.598      ;
; 1.812 ; Controle:controle|SELD           ; regC:regc|saidaC[6]                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.598      ;
; 1.820 ; regC:regc|FimC                   ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; -0.500       ; -0.006     ; 1.600      ;
; 1.821 ; regC:regc|FimC                   ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; -0.500       ; -0.006     ; 1.601      ;
; 1.823 ; regC:regc|FimC                   ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; -0.500       ; -0.006     ; 1.603      ;
; 1.825 ; regC:regc|FimC                   ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; -0.500       ; -0.006     ; 1.605      ;
; 1.835 ; Controle:controle|contador[3]    ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.121      ;
; 1.838 ; Controle:controle|contador[6]    ; regC:regc|saidaC[6]                                                                          ; clk          ; clk         ; -0.500       ; -0.003     ; 1.621      ;
; 1.842 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.635      ;
; 1.843 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.636      ;
; 1.844 ; regA:rega|saidaA[3]              ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 2.142      ;
; 1.845 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.638      ;
; 1.846 ; regA:rega|FimA                   ; Controle:controle|EnB                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.632      ;
; 1.850 ; Controle:controle|state.s3       ; Controle:controle|Op                                                                         ; clk          ; clk         ; 0.000        ; 0.006      ; 2.142      ;
; 1.854 ; Controle:controle|contador[4]    ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; -0.500       ; -0.003     ; 1.637      ;
; 1.859 ; Controle:controle|contador[5]    ; regC:regc|saidaC[5]                                                                          ; clk          ; clk         ; -0.500       ; -0.003     ; 1.642      ;
; 1.868 ; regA:rega|saidaA[4]              ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 2.165      ;
; 1.871 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[1]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.664      ;
; 1.873 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[7]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.666      ;
; 1.891 ; regA:rega|saidaA[6]              ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 2.189      ;
; 1.898 ; Controle:controle|EnA            ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.079      ; 1.727      ;
; 1.921 ; AntiLoopD:antiloopd|saidaALD[10] ; AntiLoopD:antiloopd|saidaALD[10]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.207      ;
; 1.977 ; regA:rega|FimA                   ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; -0.500       ; -0.006     ; 1.757      ;
; 1.978 ; regA:regb|saidaA[4]              ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; -0.500       ; 0.002      ; 1.766      ;
; 1.986 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.779      ;
; 1.986 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[1]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.779      ;
; 1.986 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[2]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.779      ;
; 1.986 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.779      ;
; 1.986 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.779      ;
; 1.986 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; -0.500       ; 0.007      ; 1.779      ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[4]                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 7.057 ; 7.057 ; Rise       ; clk             ;
; reset     ; clk        ; 6.311 ; 6.311 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -3.341 ; -3.341 ; Rise       ; clk             ;
; reset     ; clk        ; -3.555 ; -3.555 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 7.221 ; 7.221 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 7.251 ; 7.251 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 6.944 ; 6.944 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 7.208 ; 7.208 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 7.211 ; 7.211 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 6.951 ; 6.951 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 6.861 ; 6.861 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 6.859 ; 6.859 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 7.157 ; 7.157 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 6.871 ; 6.871 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 7.124 ; 7.124 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 7.145 ; 7.145 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 7.136 ; 7.136 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 7.822 ; 7.822 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 6.976 ; 6.976 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 7.781 ; 7.781 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 6.917 ; 6.917 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 7.822 ; 7.822 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 6.895 ; 6.895 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 7.209 ; 7.209 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 7.516 ; 7.516 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 7.519 ; 7.519 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 7.490 ; 7.490 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 7.227 ; 7.227 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 7.473 ; 7.473 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 7.274 ; 7.274 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 7.511 ; 7.511 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 6.962 ; 6.962 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 6.859 ; 6.859 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 7.221 ; 7.221 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 7.251 ; 7.251 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 6.944 ; 6.944 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 7.208 ; 7.208 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 7.211 ; 7.211 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 6.951 ; 6.951 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 6.861 ; 6.861 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 6.859 ; 6.859 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 7.157 ; 7.157 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 6.871 ; 6.871 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 7.124 ; 7.124 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 7.145 ; 7.145 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 7.136 ; 7.136 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 6.895 ; 6.895 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 6.976 ; 6.976 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 7.781 ; 7.781 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 6.917 ; 6.917 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 7.822 ; 7.822 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 6.895 ; 6.895 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 7.209 ; 7.209 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 7.516 ; 7.516 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 7.519 ; 7.519 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 7.490 ; 7.490 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 7.227 ; 7.227 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 7.473 ; 7.473 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 7.274 ; 7.274 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 7.511 ; 7.511 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 6.962 ; 6.962 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.400 ; -221.856      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -118.918              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                        ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.400 ; regA:regb|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.935      ;
; -3.400 ; regA:regb|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.935      ;
; -3.400 ; regA:regb|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.935      ;
; -3.400 ; regA:regb|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.935      ;
; -3.400 ; regA:regb|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.935      ;
; -3.400 ; regA:regb|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.935      ;
; -3.367 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.902      ;
; -3.367 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.902      ;
; -3.367 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.902      ;
; -3.367 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.902      ;
; -3.367 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.902      ;
; -3.367 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.902      ;
; -3.262 ; regA:regb|saidaA[4]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.797      ;
; -3.262 ; regA:regb|saidaA[4]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.797      ;
; -3.262 ; regA:regb|saidaA[4]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.797      ;
; -3.262 ; regA:regb|saidaA[4]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.797      ;
; -3.262 ; regA:regb|saidaA[4]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.797      ;
; -3.262 ; regA:regb|saidaA[4]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.797      ;
; -3.257 ; regA:rega|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.798      ;
; -3.257 ; regA:rega|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.798      ;
; -3.257 ; regA:rega|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.798      ;
; -3.257 ; regA:rega|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.798      ;
; -3.257 ; regA:rega|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.798      ;
; -3.257 ; regA:rega|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.798      ;
; -3.243 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.783      ;
; -3.243 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.783      ;
; -3.243 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.783      ;
; -3.243 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.783      ;
; -3.243 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.783      ;
; -3.243 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.783      ;
; -3.236 ; regA:regb|saidaA[5]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.771      ;
; -3.236 ; regA:regb|saidaA[5]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.771      ;
; -3.236 ; regA:regb|saidaA[5]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.771      ;
; -3.236 ; regA:regb|saidaA[5]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.771      ;
; -3.236 ; regA:regb|saidaA[5]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.771      ;
; -3.236 ; regA:regb|saidaA[5]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.771      ;
; -3.226 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.767      ;
; -3.226 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.767      ;
; -3.226 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.767      ;
; -3.226 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.767      ;
; -3.226 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.767      ;
; -3.226 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.767      ;
; -3.224 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.759      ;
; -3.224 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.759      ;
; -3.224 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.759      ;
; -3.224 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.759      ;
; -3.224 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.759      ;
; -3.224 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.759      ;
; -3.218 ; regA:regb|saidaA[0]             ; Controle:controle|EnB         ; clk          ; clk         ; 0.500        ; 0.004      ; 3.754      ;
; -3.213 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.748      ;
; -3.213 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.748      ;
; -3.213 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.748      ;
; -3.213 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.748      ;
; -3.213 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.748      ;
; -3.213 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.748      ;
; -3.211 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.751      ;
; -3.211 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.751      ;
; -3.211 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.751      ;
; -3.211 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.751      ;
; -3.211 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.751      ;
; -3.211 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.751      ;
; -3.190 ; regA:rega|saidaA[6]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.731      ;
; -3.190 ; regA:rega|saidaA[6]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.731      ;
; -3.190 ; regA:rega|saidaA[6]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.731      ;
; -3.190 ; regA:rega|saidaA[6]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.731      ;
; -3.190 ; regA:rega|saidaA[6]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.731      ;
; -3.190 ; regA:rega|saidaA[6]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.009      ; 3.731      ;
; -3.185 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|EnB         ; clk          ; clk         ; 0.500        ; 0.004      ; 3.721      ;
; -3.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.719      ;
; -3.179 ; AntiLoopM:antiloopm|saidaALM[2] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.714      ;
; -3.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.719      ;
; -3.179 ; AntiLoopM:antiloopm|saidaALM[2] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.714      ;
; -3.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.719      ;
; -3.179 ; AntiLoopM:antiloopm|saidaALM[2] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.714      ;
; -3.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.719      ;
; -3.179 ; AntiLoopM:antiloopm|saidaALM[2] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.714      ;
; -3.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.719      ;
; -3.179 ; AntiLoopM:antiloopm|saidaALM[2] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.714      ;
; -3.179 ; regA:rega|saidaA[4]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.719      ;
; -3.179 ; AntiLoopM:antiloopm|saidaALM[2] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.003      ; 3.714      ;
; -3.158 ; regA:regb|saidaA[0]             ; Controle:controle|EnResto     ; clk          ; clk         ; 0.500        ; 0.003      ; 3.693      ;
; -3.158 ; regA:rega|saidaA[2]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.698      ;
; -3.158 ; regA:rega|saidaA[2]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.698      ;
; -3.158 ; regA:rega|saidaA[2]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.698      ;
; -3.158 ; regA:rega|saidaA[2]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.698      ;
; -3.158 ; regA:rega|saidaA[2]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.698      ;
; -3.158 ; regA:rega|saidaA[2]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.698      ;
; -3.157 ; regA:regb|saidaA[0]             ; Controle:controle|multp       ; clk          ; clk         ; 0.500        ; 0.003      ; 3.692      ;
; -3.152 ; Controle:controle|SELM          ; Controle:controle|contador[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 4.182      ;
; -3.152 ; Controle:controle|SELM          ; Controle:controle|contador[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 4.182      ;
; -3.152 ; Controle:controle|SELM          ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; -0.002     ; 4.182      ;
; -3.152 ; Controle:controle|SELM          ; Controle:controle|contador[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 4.182      ;
; -3.152 ; Controle:controle|SELM          ; Controle:controle|contador[6] ; clk          ; clk         ; 1.000        ; -0.002     ; 4.182      ;
; -3.152 ; Controle:controle|SELM          ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; -0.002     ; 4.182      ;
; -3.127 ; AntiLoopD:antiloopd|saidaALD[4] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.667      ;
; -3.127 ; AntiLoopD:antiloopd|saidaALD[4] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.667      ;
; -3.127 ; AntiLoopD:antiloopd|saidaALD[4] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.667      ;
; -3.127 ; AntiLoopD:antiloopd|saidaALD[4] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.667      ;
; -3.127 ; AntiLoopD:antiloopd|saidaALD[4] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.667      ;
; -3.127 ; AntiLoopD:antiloopd|saidaALD[4] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.008      ; 3.667      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Controle:controle|Endereco[1]    ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnB            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnA            ; Controle:controle|EnA                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|menor          ; Controle:controle|menor                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; Controle:controle|state.s4       ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.289 ; AntiLoopM:antiloopm|saidaALM[13] ; regC:regc|saidaC[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.441      ;
; 0.313 ; Controle:controle|state.s1       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.466      ;
; 0.320 ; AntiLoopM:antiloopm|saidaALM[8]  ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.471      ;
; 0.361 ; AntiLoopM:antiloopm|saidaALM[14] ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.368 ; Controle:controle|state.s1       ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; Controle:controle|state.s3       ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.377 ; Controle:controle|state.s2       ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.385 ; AntiLoopM:antiloopm|saidaALM[10] ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.422 ; Controle:controle|state.s3       ; Controle:controle|SELM                                                                       ; clk          ; clk         ; 0.000        ; 0.006      ; 0.580      ;
; 0.423 ; AntiLoopM:antiloopm|saidaALM[1]  ; regC:regc|saidaC[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.005      ; 0.580      ;
; 0.436 ; AntiLoopM:antiloopm|saidaALM[9]  ; regC:regc|saidaC[9]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.587      ;
; 0.447 ; Controle:controle|state.s2       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.600      ;
; 0.448 ; AntiLoopM:antiloopm|saidaALM[11] ; regC:regc|saidaC[11]                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.599      ;
; 0.449 ; AntiLoopM:antiloopm|saidaALM[0]  ; regC:regc|saidaC[0]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.600      ;
; 0.477 ; Controle:controle|multp          ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.629      ;
; 0.479 ; Controle:controle|multp          ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.479 ; Controle:controle|multp          ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.480 ; Controle:controle|multp          ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.481 ; Controle:controle|multp          ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.633      ;
; 0.485 ; Controle:controle|multp          ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.637      ;
; 0.488 ; regA:rega|saidaA[0]              ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 0.652      ;
; 0.500 ; Controle:controle|state.s4       ; Controle:controle|DIV                                                                        ; clk          ; clk         ; 0.000        ; 0.006      ; 0.658      ;
; 0.508 ; AntiLoopM:antiloopm|saidaALM[15] ; regC:regc|saidaC[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.006      ; 0.666      ;
; 0.509 ; AntiLoopM:antiloopm|saidaALM[12] ; regC:regc|saidaC[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.006      ; 0.667      ;
; 0.548 ; Controle:controle|state.s3       ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.701      ;
; 0.550 ; AntiLoopM:antiloopm|saidaALM[4]  ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.701      ;
; 0.554 ; regA:rega|saidaA[5]              ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 0.717      ;
; 0.555 ; AntiLoopM:antiloopm|saidaALM[2]  ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.706      ;
; 0.557 ; Controle:controle|multp          ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.570 ; AntiLoopM:antiloopm|saidaALM[6]  ; regC:regc|saidaC[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.005      ; 0.727      ;
; 0.576 ; Controle:controle|contador[7]    ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; Controle:controle|EnC            ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.586 ; Controle:controle|EnResto        ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.610 ; Controle:controle|contador[5]    ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.615 ; Controle:controle|state.s1       ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.768      ;
; 0.626 ; regA:rega|saidaA[7]              ; RegResto:regResto|saidaResto[7]                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 0.790      ;
; 0.630 ; Controle:controle|contador[6]    ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.631 ; Controle:controle|contador[2]    ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.651 ; AntiLoopM:antiloopm|saidaALM[3]  ; regC:regc|saidaC[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 0.807      ;
; 0.684 ; regA:rega|saidaA[3]              ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 0.848      ;
; 0.697 ; AntiLoopD:antiloopd|saidaALD[10] ; AntiLoopD:antiloopd|saidaALD[10]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.702 ; Controle:controle|contador[3]    ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.854      ;
; 0.715 ; regA:rega|saidaA[6]              ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 0.879      ;
; 0.718 ; regA:rega|saidaA[4]              ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 0.881      ;
; 0.735 ; Controle:controle|state.s3       ; Controle:controle|Op                                                                         ; clk          ; clk         ; 0.000        ; 0.006      ; 0.893      ;
; 0.741 ; AntiLoopD:antiloopd|saidaALD[15] ; AntiLoopD:antiloopd|saidaALD[15]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AntiLoopD:antiloopd|saidaALD[15] ; AntiLoopM:antiloopm|saidaALM[15]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.893      ;
; 0.751 ; regC:regc|FimC                   ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.403      ;
; 0.757 ; Controle:controle|contador[4]    ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.759 ; Controle:controle|DIV            ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.766 ; regA:regb|saidaA[7]              ; AntiLoopM:antiloopm|saidaALM[7]                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.911      ;
; 0.767 ; regA:rega|saidaA[1]              ; AntiLoopM:antiloopm|saidaALM[1]                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.912      ;
; 0.778 ; regA:regb|saidaA[1]              ; AntiLoopM:antiloopm|saidaALM[1]                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.923      ;
; 0.779 ; Controle:controle|DIV            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.930      ;
; 0.785 ; Controle:controle|resetResto     ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.785 ; Controle:controle|SELM           ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.791 ; Controle:controle|contador[3]    ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.944      ;
; 0.792 ; Controle:controle|contador[3]    ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.795 ; Controle:controle|contador[4]    ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.802 ; Controle:controle|state.s1       ; Controle:controle|Op                                                                         ; clk          ; clk         ; 0.000        ; 0.006      ; 0.960      ;
; 0.806 ; Controle:controle|contador[5]    ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.958      ;
; 0.806 ; Controle:controle|SELM           ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.957      ;
; 0.812 ; regA:rega|saidaA[2]              ; RegResto:regResto|saidaResto[2]                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 0.975      ;
; 0.832 ; AntiLoopM:antiloopm|saidaALM[7]  ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.010      ; 0.994      ;
; 0.840 ; Controle:controle|contador[2]    ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.992      ;
; 0.844 ; Controle:controle|contador[2]    ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.997      ;
; 0.845 ; AntiLoopM:antiloopm|saidaALM[5]  ; regC:regc|saidaC[5]                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.996      ;
; 0.851 ; Controle:controle|contador[6]    ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.003      ;
; 0.852 ; Controle:controle|contador[1]    ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.004      ;
; 0.853 ; Controle:controle|SELM           ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.003      ;
; 0.853 ; Controle:controle|contador[2]    ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.005      ;
; 0.854 ; Controle:controle|contador[4]    ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.006      ;
; 0.855 ; regA:rega|FimA                   ; Controle:controle|EnA                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.507      ;
; 0.870 ; AntiLoopM:antiloopm|saidaALM[7]  ; AntiLoopM:antiloopm|saidaALM[7]                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.022      ;
; 0.870 ; Controle:controle|EnB            ; regA:regb|FimA                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 0.522      ;
; 0.875 ; AntiLoopD:antiloopd|saidaALD[1]  ; AntiLoopM:antiloopm|saidaALM[1]                                                              ; clk          ; clk         ; 0.000        ; -0.006     ; 1.021      ;
; 0.877 ; AntiLoopM:antiloopm|saidaALM[12] ; AntiLoopM:antiloopm|saidaALM[12]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.029      ;
; 0.877 ; Controle:controle|DIV            ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; 0.000        ; -0.006     ; 1.023      ;
; 0.881 ; regA:rega|saidaA[7]              ; AntiLoopM:antiloopm|saidaALM[7]                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.033      ;
; 0.882 ; Controle:controle|EnC            ; regC:regc|FimC                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 0.534      ;
; 0.885 ; Controle:controle|contador[0]    ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.886 ; AntiLoopM:antiloopm|saidaALM[1]  ; AntiLoopM:antiloopm|saidaALM[1]                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.887 ; Controle:controle|Endereco[2]    ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; -0.500       ; 0.071      ; 0.596      ;
; 0.887 ; Controle:controle|Endereco[1]    ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; -0.500       ; 0.071      ; 0.596      ;
; 0.887 ; RegResto:regResto|FimResto       ; Controle:controle|EnC                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.539      ;
; 0.889 ; Controle:controle|contador[3]    ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.894 ; Controle:controle|multp          ; Controle:controle|contador[0]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.897 ; Controle:controle|contador[1]    ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.908 ; AntiLoopD:antiloopd|saidaALD[7]  ; AntiLoopM:antiloopm|saidaALM[7]                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.913 ; Controle:controle|multp          ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.067      ;
; 0.915 ; AntiLoopD:antiloopd|saidaALD[0]  ; AntiLoopM:antiloopm|saidaALM[1]                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.066      ;
; 0.915 ; Controle:controle|contador[4]    ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.068      ;
; 0.922 ; Controle:controle|contador[5]    ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.929 ; Controle:controle|resetResto     ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; -0.500       ; 0.006      ; 0.587      ;
; 0.933 ; Controle:controle|contador[3]    ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.085      ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[4]                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 3.004 ; 3.004 ; Rise       ; clk             ;
; reset     ; clk        ; 2.689 ; 2.689 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.520 ; -1.520 ; Rise       ; clk             ;
; reset     ; clk        ; -1.664 ; -1.664 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 3.806 ; 3.806 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 4.008 ; 4.008 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 3.806 ; 3.806 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 4.008 ; 4.008 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.839   ; 0.215 ; N/A      ; N/A     ; -1.814              ;
;  clk             ; -9.839   ; 0.215 ; N/A      ; N/A     ; -1.814              ;
; Design-wide TNS  ; -661.593 ; 0.0   ; 0.0      ; 0.0     ; -145.713            ;
;  clk             ; -661.593 ; 0.000 ; N/A      ; N/A     ; -145.713            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 7.057 ; 7.057 ; Rise       ; clk             ;
; reset     ; clk        ; 6.311 ; 6.311 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.520 ; -1.520 ; Rise       ; clk             ;
; reset     ; clk        ; -1.664 ; -1.664 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 7.221 ; 7.221 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 7.251 ; 7.251 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 6.944 ; 6.944 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 7.208 ; 7.208 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 7.211 ; 7.211 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 6.951 ; 6.951 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 6.861 ; 6.861 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 6.859 ; 6.859 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 7.157 ; 7.157 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 6.871 ; 6.871 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 7.124 ; 7.124 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 7.145 ; 7.145 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 7.136 ; 7.136 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 7.822 ; 7.822 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 6.976 ; 6.976 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 7.781 ; 7.781 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 6.917 ; 6.917 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 7.822 ; 7.822 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 6.895 ; 6.895 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 7.209 ; 7.209 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 7.516 ; 7.516 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 7.519 ; 7.519 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 7.490 ; 7.490 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 7.227 ; 7.227 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 7.473 ; 7.473 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 7.274 ; 7.274 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 7.511 ; 7.511 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 6.962 ; 6.962 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 3.806 ; 3.806 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 4.008 ; 4.008 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3560     ; 2368     ; 14261    ; 8279     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3560     ; 2368     ; 14261    ; 8279     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 92    ; 92   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Jul 03 21:22:18 2018
Info: Command: quartus_sta SISTEMA_FINAL -c SISTEMA_FINAL
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SISTEMA_FINAL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.839
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.839      -661.593 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814      -145.713 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.400
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.400      -221.856 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -118.918 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Tue Jul 03 21:22:19 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


