+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; computer_inst0|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|rst_controller_002                                                                                                                                                                                                              ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|rst_controller_001                                                                                                                                                                                                              ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|rst_controller                                                                                                                                                                                                                  ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|irq_mapper                                                                                                                                                                                                                      ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_011                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_010                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_009                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                                                                         ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                                                                         ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_003                                                                                                                                                                                                   ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                                                                         ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_002                                                                                                                                                                                                   ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                                                                         ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser_001                                                                                                                                                                                                   ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser|clock_xer                                                                                                                                                                                             ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|crosser                                                                                                                                                                                                       ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sdram_s1_cmd_width_adapter                                                                                                                                                                                    ; 127   ; 3              ; 0            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sdram_s1_rsp_width_adapter|uncompressor                                                                                                                                                                       ; 44    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sdram_s1_rsp_width_adapter                                                                                                                                                                                    ; 109   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                         ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                               ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                   ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                             ; 48    ; 24             ; 0            ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                   ; 16    ; 0              ; 4            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                       ; 1455  ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_011                                                                                                                                                                                                 ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_010                                                                                                                                                                                                 ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_009                                                                                                                                                                                                 ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_008                                                                                                                                                                                                 ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_007                                                                                                                                                                                                 ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_006                                                                                                                                                                                                 ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                                 ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                 ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                 ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                 ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                 ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                     ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_011                                                                                                                                                                                                   ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_010                                                                                                                                                                                                   ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_009                                                                                                                                                                                                   ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_008                                                                                                                                                                                                   ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_007                                                                                                                                                                                                   ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                                                                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_006|arb                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_006                                                                                                                                                                                                   ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                                   ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                   ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                   ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                   ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                   ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                       ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                 ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                     ; 135   ; 144            ; 2            ; 144            ; 1453   ; 144             ; 144           ; 144             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                                                                                                            ; 106   ; 3              ; 5            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sdram_s1_burst_adapter                                                                                                                                                                                        ; 106   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_013|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_013                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_012|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_012                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_011|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_011                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_010|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_010                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_009|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_009                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_008                                                                                                                                                                                                    ; 94    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_007                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_006                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_005                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_004                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_003                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                 ; 0     ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_002                                                                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                 ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router_001                                                                                                                                                                                                    ; 112   ; 0              ; 6            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                     ; 0     ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|router                                                                                                                                                                                                        ; 112   ; 0              ; 6            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|ledr_s1_agent_rdata_fifo                                                                                                                                                                                      ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|ledr_s1_agent_rsp_fifo                                                                                                                                                                                        ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|ledr_s1_agent|uncompressor                                                                                                                                                                                    ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|ledr_s1_agent                                                                                                                                                                                                 ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sliders_s1_agent_rsp_fifo                                                                                                                                                                                     ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sliders_s1_agent|uncompressor                                                                                                                                                                                 ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sliders_s1_agent                                                                                                                                                                                              ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|hex3_hex0_s1_agent_rsp_fifo                                                                                                                                                                                   ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|hex3_hex0_s1_agent|uncompressor                                                                                                                                                                               ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|hex3_hex0_s1_agent                                                                                                                                                                                            ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|hex5_hex4_s1_agent_rsp_fifo                                                                                                                                                                                   ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|hex5_hex4_s1_agent|uncompressor                                                                                                                                                                               ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|hex5_hex4_s1_agent                                                                                                                                                                                            ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|key_s1_agent_rsp_fifo                                                                                                                                                                                         ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|key_s1_agent|uncompressor                                                                                                                                                                                     ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|key_s1_agent                                                                                                                                                                                                  ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sdram_s1_agent_rdata_fifo                                                                                                                                                                                     ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                                                                                                                                       ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sdram_s1_agent|uncompressor                                                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sdram_s1_agent                                                                                                                                                                                                ; 241   ; 22             ; 33           ; 22             ; 257    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|timer_s1_agent_rsp_fifo                                                                                                                                                                                       ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|timer_s1_agent|uncompressor                                                                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|timer_s1_agent                                                                                                                                                                                                ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|altpll_0_pll_slave_agent_rdata_fifo                                                                                                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|altpll_0_pll_slave_agent_rsp_fifo                                                                                                                                                                             ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|altpll_0_pll_slave_agent|uncompressor                                                                                                                                                                         ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|altpll_0_pll_slave_agent                                                                                                                                                                                      ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|mlp_0_mlp_mem_slave_agent_rsp_fifo                                                                                                                                                                            ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|mlp_0_mlp_mem_slave_agent|uncompressor                                                                                                                                                                        ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|mlp_0_mlp_mem_slave_agent                                                                                                                                                                                     ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                   ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                                                                                               ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                            ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sysid_control_slave_agent_rsp_fifo                                                                                                                                                                            ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sysid_control_slave_agent|uncompressor                                                                                                                                                                        ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sysid_control_slave_agent                                                                                                                                                                                     ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                    ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                                                                                                                                ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                                                                                                                             ; 309   ; 39             ; 49           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                                                                                                                         ; 195   ; 39             ; 90           ; 39             ; 144    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                                                                                                                                ; 195   ; 39             ; 90           ; 39             ; 144    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|ledr_s1_translator                                                                                                                                                                                            ; 111   ; 6              ; 29           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sliders_s1_translator                                                                                                                                                                                         ; 111   ; 6              ; 29           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|hex3_hex0_s1_translator                                                                                                                                                                                       ; 111   ; 6              ; 29           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|hex5_hex4_s1_translator                                                                                                                                                                                       ; 111   ; 6              ; 29           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|key_s1_translator                                                                                                                                                                                             ; 111   ; 6              ; 29           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sdram_s1_translator                                                                                                                                                                                           ; 76    ; 4              ; 3            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|timer_s1_translator                                                                                                                                                                                           ; 95    ; 22             ; 44           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|altpll_0_pll_slave_translator                                                                                                                                                                                 ; 111   ; 6              ; 26           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|mlp_0_mlp_mem_slave_translator                                                                                                                                                                                ; 111   ; 6              ; 26           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                       ; 111   ; 5              ; 19           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|sysid_control_slave_translator                                                                                                                                                                                ; 111   ; 6              ; 27           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                        ; 111   ; 5              ; 30           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                                                                                                                                    ; 112   ; 51             ; 0            ; 51             ; 104    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                                                                                           ; 112   ; 12             ; 0            ; 12             ; 104    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mm_interconnect_0                                                                                                                                                                                                               ; 457   ; 0              ; 1            ; 0              ; 435    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|timer                                                                                                                                                                                                                           ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|sysid                                                                                                                                                                                                                           ; 3     ; 19             ; 2            ; 19             ; 32     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|sliders                                                                                                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|sdram|the_DE10Lite_MLP_Computer_QSYS_sdram_input_efifo_module                                                                                                                                                                   ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|sdram                                                                                                                                                                                                                           ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                  ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_ocimem|DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_ocimem|DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_ocimem                                                                                         ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                     ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_im                                                                                         ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_pib                                                                                        ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_fifo|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_fifo|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_fifo|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_fifo                                                                                       ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_dtrace|DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_dtrace                                                                                     ; 113   ; 0              ; 102          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_itrace                                                                                     ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_dbrk                                                                                       ; 98    ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_xbrk                                                                                       ; 64    ; 5              ; 61           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_break                                                                                      ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci_debug                                                                                      ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                      ; 176   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu|the_DE10Lite_MLP_Computer_QSYS_nios2_gen2_0_cpu_test_bench                                                                                                                                                     ; 318   ; 3              ; 284          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0|cpu                                                                                                                                                                                                                ; 149   ; 1              ; 28           ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|nios2_gen2_0                                                                                                                                                                                                                    ; 149   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|ledr                                                                                                                                                                                                                            ; 38    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|key                                                                                                                                                                                                                             ; 40    ; 0              ; 30           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_r                                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart|the_DE10Lite_MLP_Computer_QSYS_jtag_uart_scfifo_w                                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|jtag_uart                                                                                                                                                                                                                       ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|hex5_hex4                                                                                                                                                                                                                       ; 38    ; 16             ; 16           ; 16             ; 48     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|hex3_hex0                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|altpll_0|sd1                                                                                                                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|altpll_0|stdsync2|dffpipe3                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|altpll_0|stdsync2                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|altpll_0                                                                                                                                                                                                                        ; 48    ; 40             ; 30           ; 40             ; 34     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer1|gen_mac[0].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer1|gen_weight_mem[0].weight_mem_j                                                                                                                                                                                     ; 25    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer1                                                                                                                                                                                                                    ; 51    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[49].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[48].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[47].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[46].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[45].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[44].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[43].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[42].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[41].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[40].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[39].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[38].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[37].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[36].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[35].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[34].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[33].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[32].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[31].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[30].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[29].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[28].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[27].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[26].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[25].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[24].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[23].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[22].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[21].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[20].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[19].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[18].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[17].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[16].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[15].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[14].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[13].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[12].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[11].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[10].mac_j                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[9].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[8].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[7].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[6].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[5].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[4].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[3].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[2].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[1].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_mac[0].mac_j                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[49].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[48].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[47].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[46].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[45].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[44].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[43].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[42].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[41].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[40].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[39].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[38].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[37].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[36].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[35].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[34].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[33].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[32].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[31].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[30].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[29].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[28].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[27].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[26].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[25].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[24].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[23].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[22].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[21].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[20].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[19].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[18].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[17].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[16].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[15].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[14].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[13].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[12].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[11].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[10].weight_mem_j                                                                                                                                                                                    ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[9].weight_mem_j                                                                                                                                                                                     ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[8].weight_mem_j                                                                                                                                                                                     ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[7].weight_mem_j                                                                                                                                                                                     ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[6].weight_mem_j                                                                                                                                                                                     ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[5].weight_mem_j                                                                                                                                                                                     ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[4].weight_mem_j                                                                                                                                                                                     ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[3].weight_mem_j                                                                                                                                                                                     ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[2].weight_mem_j                                                                                                                                                                                     ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[1].weight_mem_j                                                                                                                                                                                     ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0|gen_weight_mem[0].weight_mem_j                                                                                                                                                                                     ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0|layer0                                                                                                                                                                                                                    ; 47    ; 0              ; 0            ; 0              ; 800    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0|mlp_0                                                                                                                                                                                                                           ; 37    ; 0              ; 14           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; computer_inst0                                                                                                                                                                                                                                 ; 14    ; 1              ; 0            ; 1              ; 81     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
