<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7z010clg400-1" LaunchTime="1551317444">
  <File Type="ROUTE-PWR" Name="base_zynq_wrapper_power_routed.rpt"/>
  <File Type="PA-TCL" Name="base_zynq_wrapper.tcl"/>
  <File Type="BITSTR-BMM" Name="base_zynq_wrapper_bd.bmm"/>
  <File Type="ROUTE-PWR-SUM" Name="base_zynq_wrapper_power_summary_routed.pb"/>
  <File Type="REPORTS-TCL" Name="base_zynq_wrapper_reports.tcl"/>
  <File Type="OPT-DCP" Name="base_zynq_wrapper_opt.dcp"/>
  <File Type="OPT-DRC" Name="base_zynq_wrapper_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="base_zynq_wrapper.hwdef"/>
  <File Type="PWROPT-DCP" Name="base_zynq_wrapper_pwropt.dcp"/>
  <File Type="PLACE-DCP" Name="base_zynq_wrapper_placed.dcp"/>
  <File Type="PLACE-IO" Name="base_zynq_wrapper_io_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="base_zynq_wrapper_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="base_zynq_wrapper_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="base_zynq_wrapper_control_sets_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="base_zynq_wrapper_incremental_reuse_pre_placed.rpt"/>
  <File Type="BG-BGN" Name="base_zynq_wrapper.bgn"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="base_zynq_wrapper_postplace_pwropt.dcp"/>
  <File Type="BG-BIN" Name="base_zynq_wrapper.bin"/>
  <File Type="PHYSOPT-DCP" Name="base_zynq_wrapper_physopt.dcp"/>
  <File Type="BITSTR-MSK" Name="base_zynq_wrapper.msk"/>
  <File Type="ROUTE-ERROR-DCP" Name="base_zynq_wrapper_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="base_zynq_wrapper_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="base_zynq_wrapper_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="base_zynq_wrapper_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="base_zynq_wrapper_drc_routed.pb"/>
  <File Type="ROUTE-DRC-RPX" Name="base_zynq_wrapper_drc_routed.rpx"/>
  <File Type="BITSTR-LTX" Name="base_zynq_wrapper.ltx"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="base_zynq_wrapper_methodology_drc_routed.rpt"/>
  <File Type="BITSTR-MMI" Name="base_zynq_wrapper.mmi"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="base_zynq_wrapper_methodology_drc_routed.rpx"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="base_zynq_wrapper_methodology_drc_routed.pb"/>
  <File Type="BITSTR-SYSDEF" Name="base_zynq_wrapper.sysdef"/>
  <File Type="ROUTE-PWR-RPX" Name="base_zynq_wrapper_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="base_zynq_wrapper_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="base_zynq_wrapper_route_status.pb"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="base_zynq_wrapper_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="base_zynq_wrapper_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="base_zynq_wrapper_timing_summary_routed.rpx"/>
  <File Type="ROUTE-CLK" Name="base_zynq_wrapper_clock_utilization_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW" Name="base_zynq_wrapper_bus_skew_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="base_zynq_wrapper_bus_skew_routed.pb"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="base_zynq_wrapper_bus_skew_routed.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="base_zynq_wrapper_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="base_zynq_wrapper_postroute_physopt_bb.dcp"/>
  <File Type="BG-BIT" Name="base_zynq_wrapper.bit"/>
  <File Type="BITSTR-RBT" Name="base_zynq_wrapper.rbt"/>
  <File Type="BITSTR-NKY" Name="base_zynq_wrapper.nky"/>
  <File Type="BG-DRC" Name="base_zynq_wrapper.drc"/>
  <File Type="RDI-RDI" Name="base_zynq_wrapper.vdi"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../hw/src/98_Basic_Component/iobuf.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/AXI_Stream_Interface/AXI-STREAM_INTERFACE.vhdl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/99_Packages/AXI_Lite_pkg.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/FiFo_Manager/AddressDecoder.vhdl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/BitSelector.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/99_Packages/WindowCPU_pkg.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/99_Packages/TARGETC_pkg.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/BlockDelay.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Clock_Management/CLOCK_MANAGEMENT.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/98_Basic_Component/CNT_EN.vhdl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/CPU_CONTROLLERV3.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/98_Basic_Component/DFF.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/FiFo_Manager/DataDecoder.vhdl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/FiFo_Manager/FIFO_MANAGER.vhdl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/GrayDecoder.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/GrayEncoder.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/HammingDecoderV2.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/LookupTable_LE.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Digitization_Readout/READOUT_DIGITIZATION_SAMPLE.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Register_Handler/REGISTER_HANDLER.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/99_Packages/Register_pkg.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/RoundBufferV6.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/SingleTrigger.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/TargetC_Control/TARGETC_Control.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/TRIGGER_CONTROLLER.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/WindowStoreV4.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/Round_Buffer/Window_BrainV2.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/98_Basic_Component/afifoV2.vhdl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/98_Basic_Component/clockcrossing_Buffer.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/98_Basic_Component/counter.vhdl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/98_Basic_Component/fifo.vhdl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/src/TARGETC_TOPLEVEL.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/bd/base_zynq/base_zynq.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/bd/base_zynq/hdl/base_zynq_wrapper.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="base_zynq_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../hw/Constraints/DebugCore.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/Constraints/Implementation.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/Constraints/Pinout.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../hw/Constraints/Timing.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="base_zynq_TARGET_C_TopLevel_Sy_0_0"/>
</GenRun>
