# Simulador de Arquitectura x86

## DescripciÃ³n General

Este proyecto presenta un simulador interactivo de arquitectura x86 diseÃ±ado con fines educativos. La herramienta permite visualizar y comprender el funcionamiento interno de los principales componentes de un procesador moderno, facilitando el aprendizaje prÃ¡ctico de conceptos fundamentales de arquitectura de computadoras.

El simulador estÃ¡ implementado en Excel con macros VBA y soporta cÃ³digo ensamblador en sintaxis AT&T, proporcionando una representaciÃ³n visual del flujo de datos y control a travÃ©s de un pipeline de cinco etapas.

---

## Tabla de Contenidos

1. [CaracterÃ­sticas Principales](#caracterÃ­sticas-principales)
2. [Fundamentos TeÃ³ricos](#fundamentos-teÃ³ricos)
   - [2.1 Unidad de Control](#21-unidad-de-control-control-unit)
   - [2.2 Unidad AritmÃ©tico-LÃ³gica (ALU)](#22-unidad-aritmÃ©tico-lÃ³gica-alu)
   - [2.3 Banco de Registros](#23-banco-de-registros-registers)
   - [2.4 Unidad de Memoria](#24-unidad-de-memoria-memory-unit)
   - [2.5 Memoria Virtual](#25-memoria-virtual)
   - [2.6 Memoria CachÃ©](#26-memoria-cachÃ©)
   - [2.7 Arquitecturas: Von Neumann vs. Harvard](#27-arquitecturas-von-neumann-vs-harvard)
   - [2.8 Ciclo de InstrucciÃ³n](#28-ciclo-de-instrucciÃ³n)
   - [2.9 Pipeline de Instrucciones](#29-pipeline-de-instrucciones)
3. [Arquitectura del Simulador](#arquitectura-del-simulador)
4. [Componentes Implementados](#componentes-implementados)
5. [Manejo de Hazards y Dependencias](#manejo-de-hazards-y-dependencias)
6. [Ejemplos de Uso](#ejemplos-de-uso)
7. [InstalaciÃ³n y ConfiguraciÃ³n](#instalaciÃ³n-y-configuraciÃ³n)
8. [Referencias](#referencias)

---

## CaracterÃ­sticas Principales

- **VisualizaciÃ³n interactiva** del flujo de datos a travÃ©s del pipeline
- **Soporte para ensamblador x86** en sintaxis AT&T
- **Pipeline de 5 etapas** (IF, ID, EX, MEM, WB)
- **Sistema de memoria jerÃ¡rquico** con cachÃ©s L1 (I-Cache y D-Cache), L2 y L3
- **DetecciÃ³n automÃ¡tica de hazards** (RAW, WAW, WAR)
- **ImplementaciÃ³n de forwarding** para optimizaciÃ³n del pipeline
- **GestiÃ³n dinÃ¡mica de registros** de propÃ³sito general (RAX-R15)
- **SimulaciÃ³n de memoria virtual** con tabla de pÃ¡ginas conceptual
- **RepresentaciÃ³n visual de flags** (ZF, SF, CF, OF)

---

## Fundamentos TeÃ³ricos

### 2.1 Unidad de Control (Control Unit)

#### ConceptualizaciÃ³n

La Unidad de Control (UC) es el componente responsable de coordinar y dirigir las operaciones del procesador. ActÃºa como el "director de orquesta" del sistema, interpretando instrucciones y generando seÃ±ales de control para activar los componentes apropiados en el momento correcto.

#### DiseÃ±o en el Simulador

En nuestra implementaciÃ³n, la UC gestiona:

- **Program Counter (PC)**: Mantiene la direcciÃ³n de la prÃ³xima instrucciÃ³n a ejecutar
- **Instruction Register (IR)**: Almacena la instrucciÃ³n actualmente en decodificaciÃ³n
- **Memory Address Register (MAR)**: Contiene la direcciÃ³n de memoria a acceder
- **Memory Data Register (MDR)**: Almacena temporalmente datos leÃ­dos o a escribir en memoria

**Funciones implementadas:**

```vba
Sub Fetch()
    ' Obtiene la instrucciÃ³n apuntada por PC
    ' Actualiza IR con la instrucciÃ³n recuperada
    ' Consulta I-Cache antes de acceder a memoria principal
End Sub

Sub Decode()
    ' Decodifica la instrucciÃ³n en IR
    ' Identifica opcode y operandos
    ' Prepara seÃ±ales de control para la etapa de ejecuciÃ³n
End Sub
```

La UC implementa el ciclo fetch-decode-execute, coordinando el acceso a memoria, la decodificaciÃ³n de instrucciones y la activaciÃ³n de la ALU.

---

### 2.2 Unidad AritmÃ©tico-LÃ³gica (ALU)

#### ConceptualizaciÃ³n

La ALU es el componente que realiza operaciones aritmÃ©ticas (suma, resta, multiplicaciÃ³n, divisiÃ³n) y lÃ³gicas (AND, OR, XOR, NOT) sobre los datos. Es el "cerebro computacional" del procesador.

#### DiseÃ±o en el Simulador

Nuestra ALU incluye:

- **Entradas duales**: Dos buses de entrada (Input1, Input2) para operandos
- **Selector de operaciÃ³n**: Determina quÃ© operaciÃ³n ejecutar
- **Salida de resultado**: Bus de salida conectado al sistema de writeback
- **Registro de flags**: Actualiza automÃ¡ticamente ZF, SF, CF, OF segÃºn el resultado

**Operaciones soportadas:**

| OperaciÃ³n  | DescripciÃ³n                     | Actualiza Flags |
| ---------- | ------------------------------- | --------------- |
| ADD/SUB    | AritmÃ©tica entera               | SÃ­              |
| MUL/DIV    | MultiplicaciÃ³n/DivisiÃ³n         | SÃ­              |
| AND/OR/XOR | Operaciones lÃ³gicas             | SÃ­              |
| CMP        | ComparaciÃ³n (SUB sin escritura) | SÃ­              |
| MOV        | Transferencia de datos          | No              |

**ImplementaciÃ³n:**

```vba
Sub EjecutarEnALU(Operacion As String)
    ' 1. Parsear instrucciÃ³n y extraer operandos
    ' 2. Obtener valores de registros/memoria/inmediatos
    ' 3. Ejecutar operaciÃ³n seleccionada
    ' 4. Actualizar flags (ZF, SF, CF, OF)
    ' 5. Colocar resultado en registro temporal (Z1/Z2)
End Sub
```

---

### 2.3 Banco de Registros (Registers)

#### ConceptualizaciÃ³n

Los registros son elementos de almacenamiento ultrarrÃ¡pidos dentro del procesador. En arquitectura x86-64, existen 16 registros de propÃ³sito general de 64 bits, mÃ¡s registros especiales como el puntero de instrucciÃ³n (RIP) y el puntero de pila (RSP).

#### DiseÃ±o en el Simulador

**JerarquÃ­a de registros implementada:**

```
64-bit: RAX, RBX, RCX, RDX, RSI, RDI, RBP, RSP, R8-R15
32-bit: EAX, EBX, ECX, EDX, ESI, EDI, EBP, ESP, R8D-R15D
16-bit: AX, BX, CX, DX, SI, DI, BP, SP, R8W-R15W
8-bit:  AL, BL, CL, DL, SIL, DIL, BPL, SPL, R8B-R15B
```

**CaracterÃ­sticas del sistema de registros:**

- **NormalizaciÃ³n automÃ¡tica**: Todos los nombres de registro se normalizan internamente a su versiÃ³n de 64 bits
- **DetecciÃ³n dinÃ¡mica**: El sistema escanea el cÃ³digo ensamblador para identificar quÃ© registros se utilizan
- **RenderizaciÃ³n visual**: Los registros se muestran en una tabla con nombre, valor hexadecimal y decimal
- **Resaltado dinÃ¡mico**: Los registros se colorean al ser leÃ­dos o escritos para facilitar el seguimiento

**Funciones principales:**

```vba
Function LeerRegistro(nombreReg As String) As Long
    ' Normaliza el nombre del registro
    ' Retorna el valor almacenado
    ' Si no existe, lo crea dinÃ¡micamente
End Function

Sub EscribirRegistro(nombreReg As String, valor As Long)
    ' Normaliza el nombre del registro
    ' Actualiza el valor en el diccionario interno
    ' Refresca la visualizaciÃ³n en Excel
End Sub
```

---

### 2.4 Unidad de Memoria (Memory Unit)

#### ConceptualizaciÃ³n

La Unidad de Memoria es el subsistema responsable del almacenamiento de instrucciones y datos. Coordina el acceso a la jerarquÃ­a de memoria, desde los registros hasta el almacenamiento secundario, pasando por cachÃ©s y RAM.

#### DiseÃ±o en el Simulador

**Estructura implementada:**

1. **Memoria Principal (RAM simulada)**:

   - Implementada mediante un `Scripting.Dictionary` global
   - Claves formato: `"MEM_<direcciÃ³n>"`
   - Valores: datos de 32/64 bits

2. **Interfaz de acceso**:

   ```vba
   Function LeerMemoria(expresion As String) As Long
       ' Parsea expresiones como "-4(%rbp)" o "(%rax)"
       ' Calcula direcciÃ³n real: base + offset
       ' Consulta D-Cache antes de RAM
       ' Retorna el valor almacenado
   End Function

   Sub EscribirMemoria(expresion As String, valor As Long)
       ' Calcula direcciÃ³n efectiva
       ' Actualiza memoria global
       ' Invalida/actualiza entrada en D-Cache
   End Sub
   ```

3. **VisualizaciÃ³n**:
   - Tabla ordenada por direcciÃ³n de memoria
   - Formato hexadecimal y decimal
   - DiferenciaciÃ³n de segmentos (stack, heap, cÃ³digo)

---

### 2.5 Memoria Virtual

#### ConceptualizaciÃ³n

La memoria virtual es una tÃ©cnica que proporciona a cada proceso un espacio de direcciones lÃ³gico independiente, mapeado a memoria fÃ­sica mediante una tabla de pÃ¡ginas. Esto permite:

- **Aislamiento entre procesos**
- **Uso eficiente de memoria fÃ­sica limitada**
- **ProtecciÃ³n de memoria**
- **Soporte para paginaciÃ³n bajo demanda**

#### DiseÃ±o en el Simulador

**Modelo conceptual implementado:**

```
DirecciÃ³n Virtual â†’ MMU â†’ Tabla de PÃ¡ginas â†’ DirecciÃ³n FÃ­sica
      |                                              |
      â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                    (TraducciÃ³n)
```

**Componentes:**

1. **Memory Management Unit (MMU)** (simulada):

   - Intercepta accesos a memoria
   - Traduce direcciones virtuales a fÃ­sicas
   - Maneja page faults (conceptualmente)

2. **Tabla de PÃ¡ginas** (simplificada):

   - En la implementaciÃ³n actual, se usa mapeo directo
   - Cada entrada contiene: nÃºmero de pÃ¡gina virtual â†’ marco fÃ­sico

3. **VisualizaciÃ³n**:
   - Rango `RANGO_MEMORIA_VIRTUAL` muestra el espacio de direcciones virtuales
   - Rango `RANGO_MEMORIA_PRINCIPAL` muestra memoria fÃ­sica (RAM)

**SimulaciÃ³n de traducciÃ³n:**

```vba
' PseudocÃ³digo conceptual
Function TraducirDireccion(dirVirtual As Long) As Long
    numeroPagina = dirVirtual \ TAMANO_PAGINA
    offset = dirVirtual Mod TAMANO_PAGINA
    marcoFisico = TablaPaginas(numeroPagina)
    dirFisica = marcoFisico * TAMANO_PAGINA + offset
    Return dirFisica
End Function
```

---

### 2.6 Memoria CachÃ©

#### ConceptualizaciÃ³n

La memoria cachÃ© es una memoria pequeÃ±a y ultrarrÃ¡pida que almacena copias de datos frecuentemente accedidos, reduciendo el tiempo promedio de acceso a memoria. Se organiza en niveles (L1, L2, L3) con compromiso entre tamaÃ±o y velocidad.

#### DiseÃ±o en el Simulador

**JerarquÃ­a implementada:**

```
CPU
 â”œâ”€ L1 I-Cache (Instrucciones) - MÃ¡s rÃ¡pida, mÃ¡s pequeÃ±a
 â”œâ”€ L1 D-Cache (Datos)
 â”œâ”€ L2 Cache (Unificada)
 â”œâ”€ L3 Cache (Compartida)
 â””â”€ RAM Principal
```

**CaracterÃ­sticas:**

1. **I-Cache (Instruction Cache)**:

   - Almacena instrucciones recientemente ejecutadas
   - Consultada durante la etapa Fetch
   - Formato: `Addr:<PC> | <instrucciÃ³n>`

2. **D-Cache (Data Cache)**:

   - Almacena datos recientemente accedidos
   - Consultada durante la etapa Memory Access
   - Formato: `Addr:<direcciÃ³n> | direcciÃ³n=valor`

3. **PolÃ­tica de reemplazo**:
   - LRU (Least Recently Used) simplificado
   - Al llenarse, se desplazan entradas antiguas

**ImplementaciÃ³n:**

```vba
Function BuscarEnCache(cache As Range, direccion As String, _
                       ByRef dato As String) As Boolean
    ' Recorre las celdas del rango de cachÃ©
    ' Busca coincidencia con "Addr:<direccion>"
    ' Si encuentra, extrae dato y retorna True (HIT)
    ' Si no encuentra, retorna False (MISS)
End Function

Sub CargarEnCache(cache As Range, dato As String)
    ' Si hay espacio, aÃ±ade en primera celda vacÃ­a
    ' Si estÃ¡ lleno, desplaza entradas (LRU)
    ' Coloca nueva entrada al final
    ' Actualiza visualizaciÃ³n y estado de cachÃ©
End Sub
```

**MÃ©tricas visualizadas:**

- Hit Rate: `(Hits / Total Accesos) Ã— 100%`
- Miss Penalty: Ciclos adicionales en caso de miss
- Estado actual: HIT/MISS con cÃ³digo de colores

---

### 2.7 Arquitecturas: Von Neumann vs. Harvard

#### Arquitectura Von Neumann

**CaracterÃ­sticas:**

- **Memoria unificada**: Instrucciones y datos comparten el mismo espacio de memoria
- **Bus Ãºnico**: Un solo bus para transferir tanto instrucciones como datos
- **Cuello de botella**: El bus compartido limita el ancho de banda (Von Neumann bottleneck)

**Ventajas:**

- Simplicidad de diseÃ±o
- Flexibilidad en el uso de memoria
- Facilita la ejecuciÃ³n de cÃ³digo automodificable

**Desventajas:**

- No se puede acceder simultÃ¡neamente a instrucciones y datos
- Menor rendimiento potencial

#### Arquitectura Harvard

**CaracterÃ­sticas:**

- **Memorias separadas**: Espacios fÃ­sicamente distintos para instrucciones y datos
- **Buses independientes**: Bus de instrucciones y bus de datos separados
- **Paralelismo**: Permite acceso simultÃ¡neo a instrucciones y datos

**Ventajas:**

- Mayor ancho de banda total
- Mejor rendimiento en pipelines
- ProtecciÃ³n natural contra cÃ³digo malicioso

**Desventajas:**

- Mayor complejidad de hardware
- Uso menos flexible de memoria

#### ImplementaciÃ³n en el Simulador

Nuestro simulador adopta una **arquitectura Harvard modificada**:

```
                    CPU
                     |
         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
         |                       |
    I-Cache                  D-Cache
         |                       |
    â”Œâ”€â”€â”€â”€â”´â”€â”€â”€â”€â”            â”Œâ”€â”€â”€â”€â”´â”€â”€â”€â”€â”
    |         |            |         |
I-Buffer  Decode       ALU/Regs   MEM
         Buffer
```

**CaracterÃ­sticas de nuestra implementaciÃ³n:**

1. **SeparaciÃ³n lÃ³gica**:

   - I-Cache dedicada para instrucciones (consultada en Fetch)
   - D-Cache dedicada para datos (consultada en Memory Access)
   - Buffers independientes (Fetch Buffer, Decode Buffer)

2. **Memoria principal unificada**:

   - A nivel de RAM, se usa un diccionario Ãºnico (`memoriaStackGlobal`)
   - Esto facilita la implementaciÃ³n y debugging
   - Refleja la realidad de procesadores modernos (Harvard modificada)

3. **Ventajas obtenidas**:
   - Permite fetch de instrucciÃ³n y acceso a datos en el mismo ciclo
   - Reduce riesgos estructurales en el pipeline
   - Optimiza el rendimiento del simulador

---

### 2.8 Ciclo de InstrucciÃ³n

#### ConceptualizaciÃ³n

El ciclo de instrucciÃ³n es el proceso completo que realiza un procesador para ejecutar una Ãºnica instrucciÃ³n. En su forma bÃ¡sica consta de tres fases:

1. **Fetch (BÃºsqueda)**: Obtener la instrucciÃ³n de memoria
2. **Decode (DecodificaciÃ³n)**: Interpretar la instrucciÃ³n
3. **Execute (EjecuciÃ³n)**: Realizar la operaciÃ³n especificada

En procesadores modernos, se aÃ±aden fases adicionales:

4. **Memory Access**: Acceder a memoria para loads/stores
5. **Write Back**: Escribir resultados en registros

#### DiseÃ±o en el Simulador

**Ciclo detallado implementado:**

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                   CICLO DE INSTRUCCIÃ“N                   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
     â”‚
     â”œâ”€â–º 1. FETCH (IF)
     â”‚    â”œâ”€ Leer PC
     â”‚    â”œâ”€ Buscar en I-Cache
     â”‚    â”‚   â”œâ”€ HIT â†’ Obtener instrucciÃ³n
     â”‚    â”‚   â””â”€ MISS â†’ Acceder RAM, cargar en cachÃ©
     â”‚    â”œâ”€ Cargar instrucciÃ³n en IR
     â”‚    â”œâ”€ Actualizar Fetch Buffer
     â”‚    â””â”€ Incrementar PC
     â”‚
     â”œâ”€â–º 2. DECODE (ID)
     â”‚    â”œâ”€ Parsear instrucciÃ³n en IR
     â”‚    â”œâ”€ Identificar opcode
     â”‚    â”œâ”€ Extraer operandos (destino, fuente1, fuente2)
     â”‚    â”œâ”€ Cargar en Decode Buffer
     â”‚    â”œâ”€ Detectar dependencias (hazards)
     â”‚    â””â”€ Generar seÃ±ales de control
     â”‚
     â”œâ”€â–º 3. EXECUTE (EX)
     â”‚    â”œâ”€ Leer operandos de registros/memoria/inmediatos
     â”‚    â”œâ”€ Enviar operandos a ALU
     â”‚    â”œâ”€ Ejecutar operaciÃ³n segÃºn opcode
     â”‚    â”œâ”€ Calcular direcciones efectivas (loads/stores)
     â”‚    â”œâ”€ Actualizar flags (ZF, SF, CF, OF)
     â”‚    â””â”€ Colocar resultado en registro temporal (Z1/Z2)
     â”‚
     â”œâ”€â–º 4. MEMORY ACCESS (MEM)
     â”‚    â”œâ”€ Si es LOAD:
     â”‚    â”‚   â”œâ”€ Buscar en D-Cache
     â”‚    â”‚   â”œâ”€ HIT â†’ Obtener dato
     â”‚    â”‚   â””â”€ MISS â†’ Acceder RAM, cargar en cachÃ©
     â”‚    â”œâ”€ Si es STORE:
     â”‚    â”‚   â”œâ”€ Escribir en D-Cache
     â”‚    â”‚   â””â”€ Actualizar RAM (write-through/write-back)
     â”‚    â””â”€ Si es otra instrucciÃ³n: pasar resultado
     â”‚
     â””â”€â–º 5. WRITE BACK (WB)
          â”œâ”€ Escribir resultado en registro destino
          â”œâ”€ Actualizar visualizaciÃ³n de registros
          â”œâ”€ Limpiar buffers temporales (Z1/Z2)
          â””â”€ Marcar instrucciÃ³n como completada
```

**ImplementaciÃ³n en VBA:**

```vba
Sub AvanzarCiclo()
    Call Fetch()           ' Etapa 1: IF
    Call Decode()          ' Etapa 2: ID
    Call Execute()         ' Etapa 3: EX
    Call MemoryAccess()    ' Etapa 4: MEM
    Call WriteBack()       ' Etapa 5: WB
End Sub
```

**Timing y visualizaciÃ³n:**

- Cada etapa se resalta visualmente con colores especÃ­ficos
- Pausas configurables (`Application.Wait`) entre etapas
- ActualizaciÃ³n en tiempo real de shapes y celdas
- Indicadores de estado por etapa (COLOR_ACTIVO, etc.)

---

### 2.9 Pipeline de Instrucciones

#### ConceptualizaciÃ³n

El pipeline es una tÃ©cnica de implementaciÃ³n que permite superponer la ejecuciÃ³n de mÃºltiples instrucciones. Mientras una instrucciÃ³n estÃ¡ en fase de ejecuciÃ³n, otra puede estar decodificÃ¡ndose y una tercera puede estar siendo recuperada de memoria.

**AnalogÃ­a:** Como una lÃ­nea de ensamblaje en una fÃ¡brica, donde diferentes productos (instrucciones) estÃ¡n en diferentes etapas de fabricaciÃ³n simultÃ¡neamente.

#### Beneficios del Pipeline

1. **Mayor throughput**: Se completa una instrucciÃ³n por ciclo (en ideal)
2. **Mejor utilizaciÃ³n de recursos**: Cada unidad funcional trabaja constantemente
3. **Menor CPI (Cycles Per Instruction)**: Idealmente CPI = 1

**Speedup teÃ³rico:**

```
Speedup = (NÃºmero de etapas) / (1 + FracciÃ³n de hazards)
```

Para nuestro pipeline de 5 etapas sin hazards: **Speedup â‰ˆ 5Ã—**

#### DiseÃ±o en el Simulador

**Pipeline de 5 etapas:**

```
â”Œâ”€â”€â”€â”€â”   â”Œâ”€â”€â”€â”€â”   â”Œâ”€â”€â”€â”€â”   â”Œâ”€â”€â”€â”€â”€â”   â”Œâ”€â”€â”€â”€â”
â”‚ IF â”‚â”€â”€â–¶â”‚ ID â”‚â”€â”€â–¶â”‚ EX â”‚â”€â”€â–¶â”‚ MEM â”‚â”€â”€â–¶â”‚ WB â”‚
â””â”€â”€â”€â”€â”˜   â””â”€â”€â”€â”€â”˜   â””â”€â”€â”€â”€â”˜   â””â”€â”€â”€â”€â”€â”˜   â””â”€â”€â”€â”€â”˜
  T1       T2       T3       T4        T5
```

**Ejemplo de ejecuciÃ³n pipeline:**

```
Ciclo â”‚ Instr1 â”‚ Instr2 â”‚ Instr3 â”‚ Instr4 â”‚ Instr5
â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€
  1   â”‚   IF   â”‚        â”‚        â”‚        â”‚
  2   â”‚   ID   â”‚   IF   â”‚        â”‚        â”‚
  3   â”‚   EX   â”‚   ID   â”‚   IF   â”‚        â”‚
  4   â”‚  MEM   â”‚   EX   â”‚   ID   â”‚   IF   â”‚
  5   â”‚   WB   â”‚  MEM   â”‚   EX   â”‚   ID   â”‚   IF
  6   â”‚        â”‚   WB   â”‚  MEM   â”‚   EX   â”‚   ID
  7   â”‚        â”‚        â”‚   WB   â”‚  MEM   â”‚   EX
  8   â”‚        â”‚        â”‚        â”‚   WB   â”‚  MEM
  9   â”‚        â”‚        â”‚        â”‚        â”‚   WB
```

**Estructura de datos:**

```vba
Type InstruccionPipeline
    instruccion As String
    etapa As String  ' "IF", "ID", "EX", "MEM", "WB"
    RegistroDestino As String
    registrosFuente As String
    ciclo As Long
End Type

Dim pipeline(1 To 5) As InstruccionPipeline
```

**Algoritmo de simulaciÃ³n:**

```vba
Sub SimularPipelineCPU(rangoInstrucciones As Range, rangoPipeline As Range)
    Dim ciclo As Long: ciclo = 0
    Dim pc As Long: pc = 1
    Dim totalInstrucciones As Long

    Do While (pc <= totalInstrucciones) Or HayInstruccionesEnPipeline(pipeline)
        ciclo = ciclo + 1

        ' Procesar etapas en orden inverso para evitar sobrescritura
        If Not IsEmpty(pipeline(5).instruccion) Then
            ' WB: Escribir resultado
            Call EscribirEnTablaPipeline(rangoPipeline, pipeline(5), "WB")
        End If

        If Not IsEmpty(pipeline(4).instruccion) Then
            ' MEM: Acceso a memoria
            Call EscribirEnTablaPipeline(rangoPipeline, pipeline(4), "MEM")
            pipeline(5) = pipeline(4)
        End If

        If Not IsEmpty(pipeline(3).instruccion) Then
            ' EX: EjecuciÃ³n en ALU
            Call EscribirEnTablaPipeline(rangoPipeline, pipeline(3), "EX")
            pipeline(4) = pipeline(3)
        End If

        If Not IsEmpty(pipeline(2).instruccion) Then
            ' ID: DecodificaciÃ³n y detecciÃ³n de hazards
            Dim hayHazard As Boolean
            hayHazard = DetectarHazard(pipeline(2), pipeline(3), pipeline(4))

            If hayHazard Then
                ' Insertar STALL y BUBBLE
                Call InsertarStall(rangoPipeline, ciclo)
                ' No avanzar IF este ciclo
            Else
                Call EscribirEnTablaPipeline(rangoPipeline, pipeline(2), "ID")
                pipeline(3) = pipeline(2)
            End If
        End If

        If pc <= totalInstrucciones And Not hayHazard Then
            ' IF: Fetch nueva instrucciÃ³n
            pipeline(1).instruccion = rangoInstrucciones.Cells(pc, 1).Value
            pipeline(1).etapa = "IF"
            pipeline(1).ciclo = ciclo
            Call ExtraerRegistros(pipeline(1).instruccion, _
                                  pipeline(1).RegistroDestino, _
                                  pipeline(1).registrosFuente)
            Call EscribirEnTablaPipeline(rangoPipeline, pipeline(1), "IF")
            pipeline(2) = pipeline(1)
            pc = pc + 1
        End If

        Application.Wait Now + TimeValue("00:00:01")
        DoEvents
    Loop
End Sub
```

#### Hazards en el Pipeline

**Tipos de hazards implementados:**

1. **Hazards estructurales**: Conflictos por recursos compartidos (minimizados por arquitectura Harvard)

2. **Hazards de datos** (Data Hazards):

   - **RAW (Read After Write)**: La instrucciÃ³n lee un registro antes de que la anterior termine de escribirlo
   - **WAW (Write After Write)**: Dos instrucciones escriben el mismo registro
   - **WAR (Write After Read)**: Menos problemÃ¡tico en pipeline in-order

3. **Hazards de control**: Saltos y cambios de flujo (branch prediction no implementado actualmente)

**Ejemplo de RAW Hazard:**

```assembly
movl $10, %eax     # I1: EAX = 10
addl %eax, %ebx    # I2: EBX = EBX + EAX (depende de I1)
```

Sin forwarding:

```
Ciclo â”‚ I1  â”‚ I2
â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€
  1   â”‚ IF  â”‚
  2   â”‚ ID  â”‚ IF
  3   â”‚ EX  â”‚ ID (detecta hazard!)
  4   â”‚ MEM â”‚ STALL
  5   â”‚ WB  â”‚ STALL
  6   â”‚     â”‚ EX (ahora EAX estÃ¡ disponible)
```

Con forwarding (EXâ†’EX):

```
Ciclo â”‚ I1  â”‚ I2
â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€
  1   â”‚ IF  â”‚
  2   â”‚ ID  â”‚ IF
  3   â”‚ EX  â”‚ ID
  4   â”‚ MEM â”‚ EX (forwarding desde I1.EX)
  5   â”‚ WB  â”‚ MEM
```

**DetecciÃ³n de hazards:**

```vba
Function DetectarHazard(instrActual As InstruccionPipeline, _
                        instrEX As InstruccionPipeline, _
                        instrMEM As InstruccionPipeline) As Boolean
    Dim hazard As Boolean: hazard = False

    ' Verificar si hay dependencia RAW
    If instrActual.registrosFuente <> "" Then
        ' Comparar con registro destino de instrucciones en EX y MEM
        If InStr(instrActual.registrosFuente, instrEX.RegistroDestino) > 0 Then
            hazard = True
        ElseIf InStr(instrActual.registrosFuente, instrMEM.RegistroDestino) > 0 Then
            hazard = True
        End If
    End If

    DetectarHazard = hazard
End Function
```

**TÃ©cnicas de mitigaciÃ³n:**

1. **Stalling (Pipeline Bubbles)**:

   - Detener el pipeline hasta que la dependencia se resuelva
   - Inserta "burbujas" (NOPs) en el pipeline
   - Simple pero penaliza el rendimiento

2. **Forwarding (Bypassing)**:

   - Enviar resultados directamente desde etapas posteriores a anteriores
   - Rutas: EXâ†’EX, MEMâ†’EX, WBâ†’EX
   - ImplementaciÃ³n visual con flechas en el diagrama

3. **Reordenamiento de cÃ³digo** (compilador):
   - Insertar instrucciones independientes entre dependientes
   - No implementado en el simulador actual

---

## Arquitectura del Simulador

### Diagrama General

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                        USUARIO (Excel UI)                         â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                                 â”‚
                    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                    â”‚   CÃ³digo Ensamblador    â”‚
                    â”‚   (Sintaxis AT&T)       â”‚
                    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                                 â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                     CAPA DE CONTROL (VBA)                       â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚  CargarEnsamblador() â†’ InicializarSistemaRegistros()    â”‚  â”‚
â”‚  â”‚  AvanzarCiclo() / SimularPipelineCPU()                  â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
         â”‚                    â”‚                    â”‚
    â”Œâ”€â”€â”€â”€â”´â”€â”€â”€â”€â”         â”Œâ”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”       â”Œâ”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”
    â”‚  UNIDAD â”‚         â”‚  PIPELINE â”‚       â”‚  SISTEMA  â”‚
    â”‚    DE   â”‚         â”‚ (5 ETAPAS)â”‚       â”‚    DE     â”‚
    â”‚ CONTROL â”‚         â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”˜       â”‚  MEMORIA  â”‚
    â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜               â”‚             â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”˜
         â”‚                    â”‚                    â”‚
    â”Œâ”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”
    â”‚              DATAPATH (Ruta de Datos)              â”‚
    â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â” â”‚
    â”‚  â”‚ PC/  â”‚â†’ â”‚Fetchâ”‚â†’ â”‚Decodeâ”‚â†’ â”‚  ALU   â”‚â†’ â”‚ WB â”‚ â”‚
    â”‚  â”‚ IR   â”‚  â”‚Bufferâ”‚  â”‚Bufferâ”‚  â”‚  +     â”‚  â”‚    â”‚ â”‚
    â”‚  â”‚      â”‚  â”‚      â”‚  â”‚      â”‚  â”‚ Regs   â”‚  â”‚    â”‚ â”‚
    â”‚  â””â”€â”€â”€â”€â”€â”€â”˜  â””â”€â”€â”€â”€â”€â”˜  â””â”€â”€â”€â”€â”€â”€â”˜  â””â”€â”€â”€â”€â”¬â”€â”€â”€â”˜  â””â”€â”€â”€â”€â”˜ â”‚
    â”‚                                     â”‚              â”‚
    â”‚                            â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”     â”‚
    â”‚                            â”‚  Memory Access  â”‚     â”‚
    â”‚                            â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”˜     â”‚
    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                                          â”‚
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚           JERARQUÃA DE MEMORIA                     â”‚
    â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”‚
    â”‚  â”‚  I-Cache  â”‚  â”‚  D-Cache  â”‚  â”‚  L2 Cache  â”‚    â”‚
    â”‚  â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”˜  â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”˜  â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”˜    â”‚
    â”‚        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜          â”‚
    â”‚                â”Œâ”€â”€â”€â”€â”´â”€â”€â”€â”€â”                        â”‚
    â”‚                â”‚   L3    â”‚                        â”‚
    â”‚                â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜                        â”‚
    â”‚                â”Œâ”€â”€â”€â”€â”´â”€â”€â”€â”€â”                        â”‚
    â”‚                â”‚   RAM   â”‚                        â”‚
    â”‚                â”‚(memoria â”‚                        â”‚
    â”‚                â”‚StackG.) â”‚                        â”‚
    â”‚                â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                        â”‚
    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### Flujo de Datos End-to-End

1. **Carga**: Usuario ingresa cÃ³digo â†’ `CargarEnsamblador()` â†’ NormalizaciÃ³n â†’ InicializaciÃ³n de registros y memoria
2. **Fetch**: PC â†’ I-Cache â†’ IR â†’ Fetch Buffer
3. **Decode**: Fetch Buffer â†’ Parser â†’ Decode Buffer â†’ ExtracciÃ³n de registros
4. **Execute**: Decode Buffer â†’ ALU â†’ Operandos (Registros/Memoria/Inmediatos) â†’ Resultado en Z1/Z2
5. **Memory**: Z1/Z2 â†’ D-Cache â†’ RAM (si es load/store)
6. **WriteBack**: Z1/Z2 â†’ Registro destino â†’ ActualizaciÃ³n visual

---

## Componentes Implementados

### Listado Completo de MÃ³dulos VBA

| MÃ³dulo                 | DescripciÃ³n                          | Funciones Clave                                                            |
| ---------------------- | ------------------------------------ | -------------------------------------------------------------------------- |
| **MÃ³dulo1_Pipeline**   | Diagrama visual y creaciÃ³n de shapes | `CrearDiagramaPipeline`, `CrearFlechaForwarding`                           |
| **MÃ³dulo2_Simulacion** | Motor del pipeline                   | `SimularPipelineCPU`, `DetectarHazard`                                     |
| **MÃ³dulo3_Registros**  | GestiÃ³n dinÃ¡mica de registros        | `LeerRegistro`, `EscribirRegistro`, `InicializarSistemaRegistros`          |
| **MÃ³dulo4_ALU**        | EjecuciÃ³n de instrucciones           | `EjecutarEnALU`, `ActualizarFlags`                                         |
| **MÃ³dulo5_Memoria**    | Subsistema de memoria                | `LeerMemoria`, `EscribirMemoria`, `MostrarMemoriaFormatted`                |
| **MÃ³dulo6_Cache**      | GestiÃ³n de cachÃ©s                    | `BuscarEnCache`, `CargarEnCache`, `CargarEnCacheAcumulativo`               |
| **MÃ³dulo7_Control**    | Ciclo de instrucciÃ³n                 | `AvanzarCiclo`, `Fetch`, `Decode`, `Execute`, `MemoryAccess`, `WriteBack`  |
| **MÃ³dulo8_Parser**     | Parsing AT&T                         | `ParsearInstruccionDirecta`, `ParsearOperando`, `NormalizarNombreRegistro` |
| **MÃ³dulo9_Utilidades** | Funciones auxiliares                 | `ResaltarTemporal`, `LimpiarMemoria`, `CompactarMemoria`                   |

---

## Manejo de Hazards y Dependencias

### PolÃ­tica Sin Forwarding

Cuando se detecta un hazard RAW:

1. La instrucciÃ³n dependiente se detiene en ID
2. Se insertan burbujas (STALL) en la tabla visual
3. El pipeline se congela hasta que la instrucciÃ³n productora complete WB
4. PenalizaciÃ³n: 2-3 ciclos por dependencia

### PolÃ­tica Con Forwarding

ImplementaciÃ³n de rutas de bypass:

- **EX â†’ EX**: Forwarding desde ALU de instrucciÃ³n anterior
- **MEM â†’ EX**: Forwarding desde etapa de memoria
- **WB â†’ EX**: Forwarding desde writeback (raro, pero posible)

ReducciÃ³n de stalls:

- Dependencias ALU-ALU: 0 ciclos de penalizaciÃ³n
- Load-use: 1 ciclo de penalizaciÃ³n (inevitable)

### VisualizaciÃ³n

- **Flechas rojas**: Indican forwarding activo
- **Celdas amarillas**: STALL insertado
- **Celdas grises**: Burbuja (BUBBLE/NOP)

---

## Ejemplos de Uso

### Ejemplo 1: Programa Simple

```assembly
pushq %rbp
movq %rsp, %rbp
movl $9, -4(%rbp)
movl $11, -8(%rbp)
movl -4(%rbp), %edx
movl -8(%rbp), %eax
addl %edx, %eax
movl %eax, -12(%rbp)
movl $0, %eax
leave
ret
```

**AnÃ¡lisis:**

- **LÃ­nea 3**: Store inmediato 9 en `[RBP-4]`
- **LÃ­nea 4**: Store inmediato 11 en `[RBP-8]`
- **LÃ­nea 5**: Load `[RBP-4]` â†’ EDX (hazard potencial con lÃ­nea 3)
- **LÃ­nea 6**: Load `[RBP-8]` â†’ EAX (hazard potencial con lÃ­nea 4)
- **LÃ­nea 7**: ADD EDX + EAX â†’ EAX (hazard RAW con lÃ­neas 5 y 6)

### Ejemplo 2: Tabla Ciclo-a-Ciclo

Para las instrucciones del Ejemplo 1 (lÃ­neas 5-7):

**Sin Forwarding:**

| Ciclo | movl -4(%rbp), %edx | movl -8(%rbp), %eax | addl %edx, %eax |
| ----- | ------------------- | ------------------- | --------------- |
| 1     | IF                  |                     |                 |
| 2     | ID                  | IF                  |                 |
| 3     | EX                  | ID                  | IF              |
| 4     | MEM                 | EX                  | ID (STALL)      |
| 5     | WB                  | MEM                 | STALL           |
| 6     |                     | WB                  | STALL           |
| 7     |                     |                     | EX              |
| 8     |                     |                     | MEM             |
| 9     |                     |                     | WB              |

**Con Forwarding:**

| Ciclo | movl -4(%rbp), %edx | movl -8(%rbp), %eax | addl %edx, %eax |
| ----- | ------------------- | ------------------- | --------------- |
| 1     | IF                  |                     |                 |
| 2     | ID                  | IF                  |                 |
| 3     | EX                  | ID                  | IF              |
| 4     | MEM                 | EX                  | ID (STALL)      |
| 5     | WB                  | MEM                 | EX (Forwarding) |
| 6     |                     | WB                  | MEM             |
| 7     |                     |                     | WB              |

**Mejora:** 2 ciclos ahorrados (9 vs 7 ciclos totales)

---

## InstalaciÃ³n y ConfiguraciÃ³n

### Requisitos

- Microsoft Excel 2013 o superior
- Macros habilitadas
- ResoluciÃ³n de pantalla recomendada: 1920Ã—1080 o superior

### Pasos de InstalaciÃ³n

1. **Descargar el repositorio:**

   ```bash
   git clone https://github.com/alejandroramirezvallejos/Simulador-de-Arquitectura-x86.git
   cd Simulador-de-Arquitectura-x86
   ```

2. **Abrir el archivo Excel:**

   - Localizar `SimuladorX86.xlsm` (o nombre equivalente)
   - Hacer doble clic para abrir

3. **Habilitar macros:**

   - Cuando aparezca la advertencia de seguridad, clic en "Habilitar contenido"
   - Si no aparece, ir a `Archivo â†’ Opciones â†’ Centro de confianza â†’ ConfiguraciÃ³n del Centro de confianza â†’ ConfiguraciÃ³n de macros` y seleccionar "Habilitar todas las macros"

4. **Verificar mÃ³dulos VBA:**
   - Presionar `Alt + F11` para abrir el editor VBA
   - Confirmar que todos los mÃ³dulos estÃ¡n presentes (MÃ³dulo1 a MÃ³dulo9)

### Uso BÃ¡sico

1. **Ingresar cÃ³digo ensamblador:**

   - En `Hoja1`, celda B3 o B5, escribir el cÃ³digo en sintaxis AT&T
   - Ejemplo: `movl $10, %eax`

2. **Cargar el programa:**

   - Ejecutar macro `CargarEnsamblador` (botÃ³n o `Alt + F8`)

3. **Ejecutar paso a paso:**

   - Usar `AvanzarCiclo` para ejecutar una instrucciÃ³n completa (5 etapas)
   - Observar la visualizaciÃ³n en tiempo real

4. **Simular pipeline:**

   - Usar `SimularPipelineCPU` para ejecutar mÃºltiples instrucciones con visualizaciÃ³n de tabla

5. **Ver memoria y registros:**
   - Los rangos en la hoja se actualizan automÃ¡ticamente
   - Usar `MostrarMemoriaFormatted` para ver el contenido completo de memoria

---

## ğŸ“Š EstadÃ­sticas Generales del Proyecto

- **Total de Issues**: 27
- **Issues Cerradas**: 27 (100%)
- **Pull Requests**: 2
- **PerÃ­odo de Desarrollo**: 6 dÃ­as
- **DuraciÃ³n Total**: 29 septiembre - 5 octubre 2025
- **Etiquetas Utilizadas**: enhancement, documentation

---

## ğŸ—“ï¸ Roadmap CronolÃ³gico

### **Fase 1: Fundamentos (DÃ­a 1 - 29 Septiembre 2025)**

#### **Sprint 1.1: Componentes Core del CPU**

| #   | TÃ­tulo                                        | Asignado a                | Estado     | Prioridad | Inicio | Cierre |
| --- | --------------------------------------------- | ------------------------- | ---------- | --------- | ------ | ------ |
| #1  | Implementar CPU Base con Registros y Banderas | @alejandroramirezvallejos | âœ… Cerrado | Alta      | 29/09  | 29/09  |
| #2  | Desarrollar Unidad AritmÃ©tico-LÃ³gica (ALU)    | @alejandroramirezvallejos | âœ… Cerrado | Alta      | 29/09  | 29/09  |
| #3  | Implementar Sistema de Memoria RAM            | @alejandroramirezvallejos | âœ… Cerrado | Alta      | 29/09  | 29/09  |

**Entregables:**

- Sistema de registros x86 funcional
- ALU con operaciones aritmÃ©ticas bÃ¡sicas
- Sistema de memoria RAM bÃ¡sico

---

#### **Sprint 1.2: Parser y Motor de SimulaciÃ³n**

| #   | TÃ­tulo                          | Asignado a                | Estado     | Prioridad | Inicio | Cierre |
| --- | ------------------------------- | ------------------------- | ---------- | --------- | ------ | ------ |
| #4  | Crear Parser de Ensamblador x86 | @alejandroramirezvallejos | âœ… Cerrado | Alta      | 29/09  | 29/09  |
| #5  | Desarrollar Motor de SimulaciÃ³n | @alejandroramirezvallejos | âœ… Cerrado | Alta      | 29/09  | 29/09  |

**Entregables:**

- Parser de instrucciones ensamblador x86
- Motor de ejecuciÃ³n de instrucciones

---

#### **Sprint 1.3: API y Sistema de Salida**

| #   | TÃ­tulo                             | Asignado a                | Estado     | Prioridad | Inicio | Cierre |
| --- | ---------------------------------- | ------------------------- | ---------- | --------- | ------ | ------ |
| #6  | Desarrollar API para VBA Excel     | @alejandroramirezvallejos | âœ… Cerrado | Alta      | 29/09  | 29/09  |
| #7  | Implementar Sistema de Salida JSON | @alejandroramirezvallejos | âœ… Cerrado | Alta      | 29/09  | 29/09  |
| #8  | Configurar Sistema de Tipos        | @alejandroramirezvallejos | âœ… Cerrado | Media     | 29/09  | 29/09  |

**Entregables:**

- API DLL para integraciÃ³n con VBA
- Sistema de serializaciÃ³n JSON
- Sistema de tipos de datos

---

### **Fase 2: Interfaz y CaracterÃ­sticas Avanzadas (DÃ­as 2-3)**

#### **Sprint 2.1: Interfaz Visual y GeneraciÃ³n de CÃ³digo**

| #   | TÃ­tulo                                       | Asignado a                                  | Estado     | Prioridad | Inicio | Cierre |
| --- | -------------------------------------------- | ------------------------------------------- | ---------- | --------- | ------ | ------ |
| #9  | Desarrollar Interfaz Visual Excel VBA        | @josue-balbontin, @FernandoTerrazasLl       | âœ… Cerrado | Alta      | 29/09  | 03/10  |
| #10 | Implementar Generador C++ a Ensamblador AT&T | @josue-balbontin, @alejandroramirezvallejos | âœ… Cerrado | Media     | 29/09  | 02/10  |

**Entregables:**

- Interfaz grÃ¡fica en Excel con VBA
- Generador automÃ¡tico de cÃ³digo ensamblador

---

#### **Sprint 2.2: Sistemas de Memoria Avanzados**

| #   | TÃ­tulo                                       | Asignado a                                     | Estado     | Prioridad | Inicio | Cierre |
| --- | -------------------------------------------- | ---------------------------------------------- | ---------- | --------- | ------ | ------ |
| #11 | Desarrollar Sistema de Memoria CachÃ© con LRU | @alejandroramirezvallejos, @FernandoTerrazasLl | âœ… Cerrado | Alta      | 29/09  | 01/10  |
| #12 | Implementar Pipeline de CPU (4 Etapas)       | @FernandoTerrazasLl                            | âœ… Cerrado | Alta      | 29/09  | 01/10  |
| #13 | Desarrollar Sistema de Entrada/Salida (I/O)  | @FernandoTerrazasLl                            | âœ… Cerrado | Media     | 29/09  | 03/10  |
| #14 | Implementar Memoria Virtual BÃ¡sica           | @FernandoTerrazasLl                            | âœ… Cerrado | Media     | 29/09  | 01/10  |

**Entregables:**

- Sistema de cachÃ© L1/L2 con polÃ­tica LRU
- Pipeline de CPU de 4 etapas
- Sistema bÃ¡sico de I/O
- Memoria virtual con paginaciÃ³n

---

### **Fase 3: IntegraciÃ³n y OptimizaciÃ³n (DÃ­as 4-5)**

#### **Sprint 3.1: IntegraciÃ³n Excel-C++**

| #   | TÃ­tulo                                        | Asignado a       | Estado     | Prioridad | Inicio | Cierre |
| --- | --------------------------------------------- | ---------------- | ---------- | --------- | ------ | ------ |
| #15 | Conectar Excel con simulador C++ mediante DLL | @josue-balbontin | âœ… Cerrado | CrÃ­tica   | 30/09  | 30/09  |
| #16 | LocalizaciÃ³n automÃ¡tica del DLL               | @josue-balbontin | âœ… Cerrado | Media     | 30/09  | 30/09  |

**Entregables:**

- IntegraciÃ³n completa Excel-DLL
- Carga automÃ¡tica de DLL

---

#### **Sprint 3.2: DocumentaciÃ³n y Mejoras**

| #   | TÃ­tulo                                         | Asignado a       | Estado     | Prioridad | Inicio | Cierre |
| --- | ---------------------------------------------- | ---------------- | ---------- | --------- | ------ | ------ |
| #18 | Documentar relaciones del ciclo de instrucciÃ³n | @josue-balbontin | âœ… Cerrado | Baja      | 30/09  | 30/09  |
| #19 | Automatizar gestiÃ³n de memoria RAM/virtual     | @josue-balbontin | âœ… Cerrado | Media     | 30/09  | 30/09  |

**Entregables:**

- DocumentaciÃ³n tÃ©cnica del ciclo de instrucciones
- Mejora en la gestiÃ³n de memoria

---

### **Fase 4: CaracterÃ­sticas Avanzadas (DÃ­as 5-6)**

#### **Sprint 4.1: VisualizaciÃ³n de Memoria**

| #   | TÃ­tulo                                        | Asignado a          | Estado     | Prioridad | Inicio | Cierre |
| --- | --------------------------------------------- | ------------------- | ---------- | --------- | ------ | ------ |
| #20 | Desarrollar interfaz para Memoria RAM/Virtual | @FernandoTerrazasLl | âœ… Cerrado | Media     | 30/09  | 01/10  |
| #21 | Comparativa Von Neumann y Harvard             | @FernandoTerrazasLl | âœ… Cerrado | Alta      | 30/09  | 01/10  |

**Entregables:**

- VisualizaciÃ³n avanzada de RAM/Memoria Virtual
- ComparaciÃ³n visual de arquitecturas

---

#### **Sprint 4.2: EjecuciÃ³n de CÃ³digo**

| #   | TÃ­tulo                                     | Asignado a       | Estado     | Prioridad | Inicio | Cierre |
| --- | ------------------------------------------ | ---------------- | ---------- | --------- | ------ | ------ |
| #22 | EjecuciÃ³n de cÃ³digo ensamblador en DLL C++ | @josue-balbontin | âœ… Cerrado | CrÃ­tica   | 01/10  | 02/10  |

**Entregables:**

- Sistema de ejecuciÃ³n de cÃ³digo ensamblador
- Sistema de debugging
- Mejoras en el formato JSON

---

### **Fase 5: Refinamiento Final (DÃ­as 6-7)**

#### **Sprint 5.1: Optimizaciones Finales**

| #   | TÃ­tulo                                                         | Asignado a                            | Estado     | Prioridad | Inicio | Cierre |
| --- | -------------------------------------------------------------- | ------------------------------------- | ---------- | --------- | ------ | ------ |
| #24 | GestiÃ³n dinÃ¡mica registros x86-64                              | @josue-balbontin, @FernandoTerrazasLl | âœ… Cerrado | Alta      | 03/10  | 03/10  |
| #25 | VisualizaciÃ³n pipeline paso a paso                             | @josue-balbontin, @FernandoTerrazasLl | âœ… Cerrado | Alta      | 03/10  | 03/10  |
| #26 | CachÃ© mejorada con polÃ­tica LRU                                | @FernandoTerrazasLl                   | âœ… Cerrado | Alta      | 03/10  | 03/10  |
| #27 | Instrucciones aritmÃ©ticas (MOV, ADD, SUB, MUL, DIV, PUSH, POP) | @josue-balbontin, @FernandoTerrazasLl | âœ… Cerrado | CrÃ­tica   | 03/10  | 03/10  |

**Entregables:**

- Sistema de registros dinÃ¡micos x86-64
- VisualizaciÃ³n mejorada del pipeline
- CachÃ© optimizada con LRU
- Conjunto completo de instrucciones aritmÃ©ticas

---

## ğŸ“ˆ AnÃ¡lisis de DistribuciÃ³n de Trabajo

### Por Desarrollador

| Desarrollador             | Issues Asignadas | Issues Individuales | Issues en ColaboraciÃ³n |
| ------------------------- | ---------------- | ------------------- | ---------------------- |
| @alejandroramirezvallejos | 11               | 9                   | 2                      |
| @josue-balbontin          | 10               | 5                   | 5                      |
| @FernandoTerrazasLl       | 10               | 5                   | 5                      |

### Por Tipo de Tarea

| CategorÃ­a     | Cantidad | Porcentaje |
| ------------- | -------- | ---------- |
| Backend/Core  | 14       | 51.9%      |
| Interfaz/UI   | 5        | 18.5%      |
| IntegraciÃ³n   | 4        | 14.8%      |
| DocumentaciÃ³n | 2        | 7.4%       |
| Pull Requests | 2        | 7.4%       |

---

## ğŸ·ï¸ Historias de Usuario

### Historia de Usuario 1: SimulaciÃ³n BÃ¡sica

**Como** estudiante de arquitectura de computadoras  
**Quiero** ejecutar cÃ³digo ensamblador x86 en un simulador visual  
**Para** entender cÃ³mo funciona la CPU a bajo nivel

**Issues Relacionadas:** #1, #2, #4, #5, #22, #27

---

### Historia de Usuario 2: VisualizaciÃ³n de Memoria

**Como** profesor de sistemas operativos  
**Quiero** visualizar la jerarquÃ­a de memoria (RAM, CachÃ©, Virtual)  
**Para** explicar conceptos de gestiÃ³n de memoria a mis estudiantes

**Issues Relacionadas:** #3, #11, #14, #20, #26

---

### Historia de Usuario 3: AnÃ¡lisis de Pipeline

**Como** investigador de arquitectura de computadoras  
**Quiero** ver la ejecuciÃ³n paso a paso del pipeline  
**Para** analizar el comportamiento de las instrucciones

**Issues Relacionadas:** #12, #25

---

### Historia de Usuario 4: Interfaz Amigable

**Como** usuario sin experiencia en programaciÃ³n  
**Quiero** una interfaz visual intuitiva en Excel  
**Para** interactuar fÃ¡cilmente con el simulador

**Issues Relacionadas:** #9, #15, #16

---

### Historia de Usuario 5: ComparaciÃ³n de Arquitecturas

**Como** estudiante avanzado  
**Quiero** comparar arquitecturas Von Neumann y Harvard  
**Para** comprender sus diferencias fundamentales

**Issues Relacionadas:** #21

---

## ğŸ“Š MÃ©tricas del Proyecto

### Velocidad de Desarrollo

- **Promedio de issues cerradas por dÃ­a:** 4.5
- **Tiempo promedio de resoluciÃ³n:** 0.8 dÃ­as
- **Tasa de finalizaciÃ³n:** 100%

### Complejidad

- **Issues Alta Prioridad:** 14 (51.9%)
- **Issues Media Prioridad:** 8 (29.6%)
- **Issues Baja Prioridad:** 1 (3.7%)
- **Pull Requests:** 2 (7.4%)

### ColaboraciÃ³n

- **Issues individuales:** 19 (70.4%)
- **Issues en equipo (2+ personas):** 8 (29.6%)

---

## ğŸ¯ Backlog Priorizado

### Prioridad CrÃ­tica âœ… (COMPLETADO)

1. #15 - IntegraciÃ³n Excel-DLL
2. #22 - EjecuciÃ³n de cÃ³digo ensamblador
3. #27 - Instrucciones aritmÃ©ticas completas

### Prioridad Alta âœ… (COMPLETADO)

1. #1 - CPU Base
2. #2 - ALU
3. #3 - Memoria RAM
4. #4 - Parser
5. #5 - Motor de SimulaciÃ³n
6. #6 - API VBA
7. #9 - Interfaz Visual
8. #11 - Sistema de CachÃ©
9. #12 - Pipeline CPU
10. #21 - ComparaciÃ³n de Arquitecturas
11. #24 - Registros DinÃ¡micos
12. #25 - VisualizaciÃ³n Pipeline
13. #26 - CachÃ© Mejorada

### Prioridad Media âœ… (COMPLETADO)

1. #8 - Sistema de Tipos
2. #10 - Generador C++ a Ensamblador
3. #13 - Sistema I/O
4. #14 - Memoria Virtual
5. #16 - Carga AutomÃ¡tica DLL
6. #19 - GestiÃ³n Memoria
7. #20 - Interfaz RAM/Virtual

### Prioridad Baja âœ… (COMPLETADO)

1. #18 - DocumentaciÃ³n

---

## ğŸ“ Notas Adicionales

### Etiquetas Utilizadas

- **enhancement**: Mejoras y nuevas caracterÃ­sticas (8 issues)
- **documentation**: DocumentaciÃ³n tÃ©cnica (2 issues)

### Observaciones

1. El proyecto se completÃ³ exitosamente en 6 dÃ­as
2. Todos los miembros del equipo contribuyeron activamente
3. La mayorÃ­a de las issues se cerraron el mismo dÃ­a de su creaciÃ³n
4. Se utilizÃ³ una estrategia de desarrollo Ã¡gil con entregas rÃ¡pidas
5. El enfoque fue en componentes core primero, luego integraciÃ³n y finalmente optimizaciÃ³n

---

## Referencias

### Literatura AcadÃ©mica

1. **Patterson, D. A., & Hennessy, J. L.** (2017). _Computer Organization and Design: The Hardware/Software Interface_ (5th ed.). Morgan Kaufmann.

   - CapÃ­tulos 4 (El procesador) y 5 (JerarquÃ­a de memoria)

2. **Hennessy, J. L., & Patterson, D. A.** (2019). _Computer Architecture: A Quantitative Approach_ (6th ed.). Morgan Kaufmann.

   - Secciones sobre pipeline y hazards

3. **Stallings, W.** (2015). _Computer Organization and Architecture: Designing for Performance_ (10th ed.). Pearson.

   - CapÃ­tulos sobre arquitectura de CPU y memoria

4. **Tanenbaum, A. S., & Austin, T.** (2013). _Structured Computer Organization_ (6th ed.). Pearson.
   - AnÃ¡lisis de arquitecturas Von Neumann vs. Harvard

### Recursos en LÃ­nea

- [IntelÂ® 64 and IA-32 Architectures Software Developer's Manual](https://software.intel.com/content/www/us/en/develop/articles/intel-sdm.html)
- [AT&T Assembly Syntax](https://en.wikibooks.org/wiki/X86_Assembly/GAS_Syntax)
- [CPU Pipeline Visualization](https://www.scss.tcd.ie/~jones/CS2011/pipeline.html)

## Contribuciones

Las contribuciones son bienvenidas. Por favor:

1. Fork el repositorio
2. Crear una rama para tu feature (`git checkout -b feature/AmazingFeature`)
3. Commit tus cambios (`git commit -m 'Add some AmazingFeature'`)
4. Push a la rama (`git push origin feature/AmazingFeature`)
5. Abrir un Pull Request

---

## Autores

- [Josue Galo Balbontin Ugarteche](https://github.com/josue-balbontin)
- [Alejandro Ramirez Vallejos](https://github.com/alejandroramirezvallejos)
- [Fernando Terrazas Llanos](https://github.com/FernandoTerrazasLl)

---

## Repositorio

- GitHub: [@alejandroramirezvallejos](https://github.com/alejandroramirezvallejos)
- Repositorio: [Simulador-de-Arquitectura-x86](https://github.com/alejandroramirezvallejos/Simulador-de-Arquitectura-x86)
