<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>罗泽勋 on wiki</title>
    <link>/author/%E7%BD%97%E6%B3%BD%E5%8B%8B/</link>
    <description>Recent content in 罗泽勋 on wiki</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>en</language>
    <copyright>Copyright © 2008–2019, Steve Francia and the lee.so; all rights reserved.</copyright>
    <lastBuildDate>Wed, 29 Jun 2022 11:20:09 +0800</lastBuildDate><atom:link href="/author/%E7%BD%97%E6%B3%BD%E5%8B%8B/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>形式验证相关术语（持续更新）</title>
      <link>/post/glossary/</link>
      <pubDate>Wed, 29 Jun 2022 11:20:09 +0800</pubDate>
      
      <guid>/post/glossary/</guid>
      <description> ABC ABC 是一个开源的综合验证系统。 AIGs And-Inverter Graphs，对RTL电路设计做处理后的一种网络表示形式。 ASIC Application Specific Integrated Circuits，专用集成电路。 BDD/OBDD binary decision diagram，二叉决策图/有序二叉决策图，它是一种表示布尔函数的高效方法。 BMC bounded model checking，有界模型检验。 CEC combinational equivalence checking），组合等价性检查。 CNF conjunctive normal form，合取范式的简称。 CTL Compute Tree Logic，是计算树逻辑。 DUT design under test，待测设计。 FPGA Field Programmable Gate Array，现场可编程门阵列。 FSM Finite State Machine，有限状态机, HDL Hardware Description Language，硬件描述语言。 LTL Linear Temporal Logic，线性时态逻辑。 LUT Look-up table 查找表，一个可编程逻辑组件，可以实现 最多固定数量输入的任意布尔函数。 PI Primary input，顶层输入。 PO Primary output，顶层输出 RTL Register Transfer Level，寄存器传输级。 SAT/SMT Satisifiability，SAT问题是布尔可满足性问题的缩写。 SEC sequential equivalence checking），时序等价性检查 STA Static Timing Analysis 静态时序分析，数字IC设计流程中的重要环节。 SVA system verilog硬件描述语言的断言语言。 Tapout 流片，将最终的版图文件送到工艺厂去生产。 Theorem proving 定理证明，形式验证的一种。 Unbounded proof 无界证明 VCD value change dump，一个通用的波形文件格式。 VCS synopsys公司的数字前端仿真工具。 VHDL VHSIC Hardware Description Language，一种硬件描述语言。 Verilog Verilog HDL（简称 Verilog ）是一种硬件描述语言。 Vivado Vivado设计套件，是 FPGA 厂商赛灵思公司发布的集成设计环境。 async circuit 异步电路。 bit-level model rtl电路设计的一种位级表示。 combinational feedback loops 组合反馈回路 elaborate 阐述，是综合里的翻译步骤的一部分。 flatten 扁平化，将设计中的中间变量和结构转换掉。 hierarchy 设计电路的层次化/结构化结构 k-induction k 归纳法。 liveness property BMC的活力属性。 model checking/checker 模型检测（model checking）是形式化验证方法的一种。 netlist 网表，用于描述电路元件相互之间连接关系。 non-resettable flops 可复位的 flops（寄存器）。 primitive 基元，指的是电路的基本元件。 safety property BMC的安全属性。 solver solver一般指求解器，指的是具体的code，也就是算法和框架的具体实现。 spin/re-spin Spin是一款开源的模型验证系统。 sync circuit 同步电路。 synthesis 综合，从高抽象级转换到低抽象级的过程。 synthesizable design 可综合设计。 techmapping 工艺映射，将逻辑图或网表转化成可以用工艺实现的新的图或网表的过程。 word-level model rtl电路设计的一种字级表示 </description>
    </item>
    
    <item>
      <title>Formality 形式验证基本原理</title>
      <link>/post/2022-6-26/</link>
      <pubDate>Wed, 29 Jun 2022 00:30:05 +0800</pubDate>
      
      <guid>/post/2022-6-26/</guid>
      <description>1. 相关术语 Common Compare Points 常见比较点
Primary output 顶层输出 Register or latch 寄存器或锁存器 Input of a black-box 黑盒输入 Less Common Compare Points
Multiply-driven net Loop Cutpoint 切割点 Logic Cone 逻辑锥
驱动比较点的组合逻辑块（当设计很大的时候，可以分成很多块来比较，这些块就是逻辑锥） 锥底就是需要比较的点，锥底的输入就是要比较的所有输入 2. 原理 2.1 read 读 将参考和实现设计划分为逻辑锥和比较点.
2.2 match 根据一定的匹配规则（通常是名字），匹配两个设计的锥。
可能出现的匹配情况：
matched 根据用户声明规则 matched Unmatched，不匹配并不说明不通过，也许不匹配的锥对功能不影响 2.3 verify 对 matched 的锥进行验证，等价即通过，不等价即功能不等价，整个验证没通过。 出现 fail 则 debug 2.4 debug 调试</description>
    </item>
    
    <item>
      <title>yosys 常用命令（持续更新）</title>
      <link>/post/2022-6-19-2/</link>
      <pubDate>Sun, 19 Jun 2022 10:56:49 +0800</pubDate>
      
      <guid>/post/2022-6-19-2/</guid>
      <description>yosys 命令参考文档：https://yosyshq.net/yosys/documentation.html
1. abc： 使用ABC进行技术映射（ABC：一个时序综合验证系统）
2. read 加载 HDL 设计文件
read -sv test.v // 参数 -sv 表示支持 SystemVerilog 3. read_verilog 从 verilog 文件中读取 modules
4. hierarchy 检查、扩展和清理设计 hierarchy
hierarchy -top modulename 5. write_ilang(write_rtlil) 将设计写入RTLIL文件
6. proc 将进程转换为 netlist
7. techmap 通用的技术映射器，将网表转换为门逻辑并执行一些简单的优化。
8. write_verilog 将设计出的 netlist 写进新的 verilog 文件</description>
    </item>
    
    <item>
      <title>数字电路基础之数学逻辑</title>
      <link>/post/2022-6-7-math/</link>
      <pubDate>Tue, 07 Jun 2022 22:35:54 +0800</pubDate>
      
      <guid>/post/2022-6-7-math/</guid>
      <description>参考自《电子技术基础.数字部分》。
1. 数字集成电路 电子电路按功能分为模拟电路和数字电路。根据电路的结构特点及其对输入信号相应规则的不同，数字电路可分为组合逻辑电路和时序逻辑电路。数字电路中的电子器件，例如二极管、三极管处于开关状态，时而导通，时而截止，构成电子开关。这些电子开关是组成逻辑门电路的基本器件。逻辑门电路又是数字电路的基本单元。如果将这些门电路集成在一片半导体芯片上就构成了数字集成电路。
数字电路在集成度方面的发展：专用集成电路（ASIC）制作技术。ASIC是将一个复杂的数字系统制作在一块半导体芯片上，构成系统级芯片（Soc）。用户通过软件编程，将自己设计的数字系统制作在厂家厂家生产的可编程逻辑器件（PLD）半成品芯片上，便得到所需的系统级芯片。
在材料上的发展：由晶体管-晶体管逻辑门电路（TTL）发展到金属-氧化物-半导体（MOCS）工艺、互补型金属氧化物半导体（CMOS）工艺。
1.1 数字电路的分析方法 数字电路处理的是数字信号，主要研究的对象是电路的输出与输入之间的逻辑关系，所采用的分析工具是逻辑代数，表达电路输出与输入的关系主要用真值表、功能表、逻辑表达式或波形图。
借助计算机仿真软件，对电路进行分析，不仅可以进行电路进行电路的功能仿真，显示逻辑仿真的波形结果，以检查逻辑错误，而且可以考虑器件以连线的延迟时间，进行时序仿真，检测电路中存在的冒险竞争、时序错误等问题。
1.2 数字电路的设计方法 数字电路的设计是从给定的逻辑功能要求出发，确定输入、输出变量，选择适当的逻辑器件，设计出符合要求的逻辑电路。设计过程一般有方案的提出、验证和修改三个阶段。
借助 EDA 软件可以快速准确地完成电路的设计，设计者提出方案后，利用计算机 EDA 软件进行逻辑分析、性能分析、时序测试，如果发现错误或者方案不理想，可以重复上述过程直至得到满意的电路。
1.3 数字电路的测试技术 数字电路在正确设计和安装后，必须经过严格的测试方可使用。
1.4 模拟信号和数字信号 模拟信号：在时间上连续变化，幅值也是连续取值。
数字信号：时间离散，数值也离散。
1.5 二值数字逻辑和逻辑电平 在电路中，用电子器件的开关来实现二值数字逻辑，也就是以高、低电平分别表示逻辑 1 和 0 两种状态。数字电压的高、低电平通常称为逻辑电平。
1.5 数字波形 数字波形是逻辑电平对时间的图形表示。
1.6 数制 在 verilog 中数字声明时，合法的基数格式有 4 中，包括：十进制(&amp;rsquo;d 或 &amp;lsquo;D)，十六进制(&amp;lsquo;h 或 &amp;lsquo;H)，二进制（&amp;lsquo;b 或 &amp;lsquo;B），八进制（&amp;lsquo;o 或 &amp;lsquo;O）。
1.7 基本逻辑运算 与运算：只有当一件事的几个条件全部具备之后，这件事情才发生。
或运算：当一件事情的几个条件中只要有一个条件得到满足，这件事就会发生。
非运算：一件事情的发生是以其相反的条件作为依据。
与非运算：与运算和非运算结合在一起。
或非运算：由或运算和非运算组合在一起。
异或运算：当两个输入信号相同时，输出为0；当两个输入信号不同时，输出为1。
同或运算：与异或相反，当两个输入信号相同时，输出为1；当两个输入信号不同时，输出为0。
1.8 电路图、真值表、逻辑表达式、逻辑图和波形图 电路图和真值表：
逻辑表达式：
逻辑图：
波形图：
1.9 逻辑代数的基本定律和恒等式 </description>
    </item>
    
  </channel>
</rss>
