module index_fft_qip(


	//////////// CLOCK //////////

	input 		          		MAX10_CLK1_50,
	input 		          		FPGA_RESET_n,
	input 	[11:0]				rx_in_adc,
	output [7:0]					max_index
	);


//=======================================================
//  REG/WIRE declarations
//=======================================================
	wire reset_fft;
	wire  [11:0] rx_in_fft;
	



//=======================================================
//  Structural coding
//=======================================================

assign reset_fft=~FPGA_RESET_n;

 max_10_index_frequency u0(
 .clk(MAX10_CLK1_50),                           //   :   IN    std_logic;
        .reset(reset_fft),                      //     :   IN    std_logic;
        .clk_enable(1'b1)      ,                 //:   IN    std_logic;
        .rx_in (rx_in_fft)   ,                  //    :   IN    std_logic_vector(11 DOWNTO 0);  -- ufix12
        .ce_out  (LEDR[0])   ,                 //   :   OUT   std_logic;
        .index_max    (LEDR[8:1] )             //    :   OUT   std_logic_vector(7 DOWNTO 0);  -- uint8
       // .valid_out  (LEDR[9])                   //   :   OUT   std_logic
        );
endmodule