
LAB3_SPI_Esclavo.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000106  00800100  00000aac  00000b40  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000aac  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800206  00800206  00000c46  2**0
                  ALLOC
  3 .comment      0000005c  00000000  00000000  00000c46  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000ca4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000100  00000000  00000000  00000ce4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001170  00000000  00000000  00000de4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000a81  00000000  00000000  00001f54  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000008e1  00000000  00000000  000029d5  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000214  00000000  00000000  000032b8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000899  00000000  00000000  000034cc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000005c2  00000000  00000000  00003d65  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000c0  00000000  00000000  00004327  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 a2 00 	jmp	0x144	; 0x144 <__vector_17>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 ba 00 	jmp	0x174	; 0x174 <__vector_21>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	12 e0       	ldi	r17, 0x02	; 2
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ec ea       	ldi	r30, 0xAC	; 172
  7c:	fa e0       	ldi	r31, 0x0A	; 10
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a6 30       	cpi	r26, 0x06	; 6
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	22 e0       	ldi	r18, 0x02	; 2
  8c:	a6 e0       	ldi	r26, 0x06	; 6
  8e:	b2 e0       	ldi	r27, 0x02	; 2
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	aa 30       	cpi	r26, 0x0A	; 10
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 83 01 	call	0x306	; 0x306 <main>
  9e:	0c 94 54 05 	jmp	0xaa8	; 0xaa8 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <ADC_SetChannel>:
}

uint8_t ADC_GetChannel(void){
	uint8_t channel = ADMUX & 0X0F;
	return channel; 
}
  a6:	ec e7       	ldi	r30, 0x7C	; 124
  a8:	f0 e0       	ldi	r31, 0x00	; 0
  aa:	90 81       	ld	r25, Z
  ac:	90 7f       	andi	r25, 0xF0	; 240
  ae:	90 83       	st	Z, r25
  b0:	90 81       	ld	r25, Z
  b2:	8f 70       	andi	r24, 0x0F	; 15
  b4:	98 2b       	or	r25, r24
  b6:	90 83       	st	Z, r25
  b8:	08 95       	ret

000000ba <ADC_StartConversion>:

// INICIAR CONVERSIÓN
void ADC_StartConversion(void){
	ADCSRA |= (1 << ADSC);
  ba:	ea e7       	ldi	r30, 0x7A	; 122
  bc:	f0 e0       	ldi	r31, 0x00	; 0
  be:	80 81       	ld	r24, Z
  c0:	80 64       	ori	r24, 0x40	; 64
  c2:	80 83       	st	Z, r24
  c4:	08 95       	ret

000000c6 <ADC_Init>:
 Funciones Principales
--------------------------------------------------------------*/

// INICIALIZAR ADC
void ADC_Init(uint8_t int_en, uint8_t left_adj, uint8_t prescaler, uint8_t auto_trig_en, uint8_t auto_trig_src)
{
  c6:	0f 93       	push	r16
	// ADMUX - Voltaje de referencia y ajuste
	// Voltaje de referencia igual a VCC(AVCC)
	ADMUX &= ~((1 << REFS1) | (1 << REFS0));
  c8:	ec e7       	ldi	r30, 0x7C	; 124
  ca:	f0 e0       	ldi	r31, 0x00	; 0
  cc:	90 81       	ld	r25, Z
  ce:	9f 73       	andi	r25, 0x3F	; 63
  d0:	90 83       	st	Z, r25
	ADMUX |= (1 << REFS0);   // AVCC
  d2:	90 81       	ld	r25, Z
  d4:	90 64       	ori	r25, 0x40	; 64
  d6:	90 83       	st	Z, r25
	
	// left_adj : Ajustar bits de salida a la izquierda
	if(left_adj & 1) ADMUX |= (1 << ADLAR);
  d8:	60 ff       	sbrs	r22, 0
  da:	04 c0       	rjmp	.+8      	; 0xe4 <ADC_Init+0x1e>
  dc:	90 81       	ld	r25, Z
  de:	90 62       	ori	r25, 0x20	; 32
  e0:	90 83       	st	Z, r25
  e2:	05 c0       	rjmp	.+10     	; 0xee <ADC_Init+0x28>
	else ADMUX &= ~(1 << ADLAR);
  e4:	ec e7       	ldi	r30, 0x7C	; 124
  e6:	f0 e0       	ldi	r31, 0x00	; 0
  e8:	90 81       	ld	r25, Z
  ea:	9f 7d       	andi	r25, 0xDF	; 223
  ec:	90 83       	st	Z, r25
	
	// ADCSRA - Habilitación, prescaler, interrupciones
	// Habilitar ADC y Prescalers
	ADCSRA &= ~((1 << ADPS2) | (1 << ADPS1) | (1 << ADPS0));
  ee:	ea e7       	ldi	r30, 0x7A	; 122
  f0:	f0 e0       	ldi	r31, 0x00	; 0
  f2:	90 81       	ld	r25, Z
  f4:	98 7f       	andi	r25, 0xF8	; 248
  f6:	90 83       	st	Z, r25
	ADCSRA |= (prescaler & 0x07);
  f8:	90 81       	ld	r25, Z
  fa:	47 70       	andi	r20, 0x07	; 7
  fc:	49 2b       	or	r20, r25
  fe:	40 83       	st	Z, r20
	ADCSRA |= (1 << ADEN);
 100:	90 81       	ld	r25, Z
 102:	90 68       	ori	r25, 0x80	; 128
 104:	90 83       	st	Z, r25
	
	// int_en : Habilitar interrupciones
	if(int_en & 1) ADCSRA |= (1 << ADIE);
 106:	80 ff       	sbrs	r24, 0
 108:	04 c0       	rjmp	.+8      	; 0x112 <ADC_Init+0x4c>
 10a:	80 81       	ld	r24, Z
 10c:	88 60       	ori	r24, 0x08	; 8
 10e:	80 83       	st	Z, r24
 110:	05 c0       	rjmp	.+10     	; 0x11c <ADC_Init+0x56>
	else ADCSRA &= ~(1 << ADIE);
 112:	ea e7       	ldi	r30, 0x7A	; 122
 114:	f0 e0       	ldi	r31, 0x00	; 0
 116:	80 81       	ld	r24, Z
 118:	87 7f       	andi	r24, 0xF7	; 247
 11a:	80 83       	st	Z, r24
	
	// ADCSRB - Autotrigger
	if(auto_trig_en & 1) {
 11c:	20 ff       	sbrs	r18, 0
 11e:	0e c0       	rjmp	.+28     	; 0x13c <ADC_Init+0x76>
		ADCSRA |= (1 << ADATE);
 120:	ea e7       	ldi	r30, 0x7A	; 122
 122:	f0 e0       	ldi	r31, 0x00	; 0
 124:	80 81       	ld	r24, Z
 126:	80 62       	ori	r24, 0x20	; 32
 128:	80 83       	st	Z, r24
		ADCSRB &= ~0x07;
 12a:	eb e7       	ldi	r30, 0x7B	; 123
 12c:	f0 e0       	ldi	r31, 0x00	; 0
 12e:	80 81       	ld	r24, Z
 130:	88 7f       	andi	r24, 0xF8	; 248
 132:	80 83       	st	Z, r24
		ADCSRB |= (auto_trig_src & 0x07);
 134:	80 81       	ld	r24, Z
 136:	07 70       	andi	r16, 0x07	; 7
 138:	08 2b       	or	r16, r24
 13a:	00 83       	st	Z, r16
	}
	
	ADC_StartConversion();
 13c:	0e 94 5d 00 	call	0xba	; 0xba <ADC_StartConversion>
}
 140:	0f 91       	pop	r16
 142:	08 95       	ret

00000144 <__vector_17>:

/*-------------------------------------------------------------------
/ RUTINAS DE INTERRUPCIÓN
/-------------------------------------------------------------------*/
ISR(SPI_STC_vect)
{
 144:	1f 92       	push	r1
 146:	0f 92       	push	r0
 148:	0f b6       	in	r0, 0x3f	; 63
 14a:	0f 92       	push	r0
 14c:	11 24       	eor	r1, r1
 14e:	8f 93       	push	r24
	// Dato recibido
	uint8_t rx = SPDR;
 150:	8e b5       	in	r24, 0x2e	; 46
	
	if(rx == SPI_CMD_GET1){
 152:	81 30       	cpi	r24, 0x01	; 1
 154:	21 f4       	brne	.+8      	; 0x15e <__vector_17+0x1a>
		SPDR = pot1_value;
 156:	80 91 07 02 	lds	r24, 0x0207	; 0x800207 <pot1_value>
 15a:	8e bd       	out	0x2e, r24	; 46
 15c:	05 c0       	rjmp	.+10     	; 0x168 <__vector_17+0x24>
	}
	else if(rx == SPI_CMD_GET2){
 15e:	82 30       	cpi	r24, 0x02	; 2
 160:	19 f4       	brne	.+6      	; 0x168 <__vector_17+0x24>
		SPDR = pot2_value;
 162:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <__data_end>
 166:	8e bd       	out	0x2e, r24	; 46
	}
}
 168:	8f 91       	pop	r24
 16a:	0f 90       	pop	r0
 16c:	0f be       	out	0x3f, r0	; 63
 16e:	0f 90       	pop	r0
 170:	1f 90       	pop	r1
 172:	18 95       	reti

00000174 <__vector_21>:

// Interrupción de ADC - Leer ADC y multiplexar canales
ISR(ADC_vect){
 174:	1f 92       	push	r1
 176:	0f 92       	push	r0
 178:	0f b6       	in	r0, 0x3f	; 63
 17a:	0f 92       	push	r0
 17c:	11 24       	eor	r1, r1
 17e:	2f 93       	push	r18
 180:	3f 93       	push	r19
 182:	4f 93       	push	r20
 184:	5f 93       	push	r21
 186:	6f 93       	push	r22
 188:	7f 93       	push	r23
 18a:	8f 93       	push	r24
 18c:	9f 93       	push	r25
 18e:	af 93       	push	r26
 190:	bf 93       	push	r27
 192:	ef 93       	push	r30
 194:	ff 93       	push	r31
	uint16_t temp = ADC; 
 196:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
 19a:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
	
	if(adc_curr_channel == adc_chan1){
 19e:	30 91 09 02 	lds	r19, 0x0209	; 0x800209 <adc_curr_channel>
 1a2:	20 91 08 02 	lds	r18, 0x0208	; 0x800208 <adc_chan1>
 1a6:	32 13       	cpse	r19, r18
 1a8:	0f c0       	rjmp	.+30     	; 0x1c8 <__vector_21+0x54>
		pot1_value = (uint8_t)(temp >> 2);
 1aa:	96 95       	lsr	r25
 1ac:	87 95       	ror	r24
 1ae:	96 95       	lsr	r25
 1b0:	87 95       	ror	r24
 1b2:	80 93 07 02 	sts	0x0207, r24	; 0x800207 <pot1_value>
		adc_curr_channel = adc_chan2;
 1b6:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <adc_chan2>
 1ba:	80 93 09 02 	sts	0x0209, r24	; 0x800209 <adc_curr_channel>
		ADC_SetChannel(adc_chan2);
 1be:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <adc_chan2>
 1c2:	0e 94 53 00 	call	0xa6	; 0xa6 <ADC_SetChannel>
 1c6:	0e c0       	rjmp	.+28     	; 0x1e4 <__vector_21+0x70>
		
	}
	else {
		pot2_value = (uint8_t)(temp >> 2);
 1c8:	96 95       	lsr	r25
 1ca:	87 95       	ror	r24
 1cc:	96 95       	lsr	r25
 1ce:	87 95       	ror	r24
 1d0:	80 93 06 02 	sts	0x0206, r24	; 0x800206 <__data_end>
		adc_curr_channel = adc_chan1;
 1d4:	80 91 08 02 	lds	r24, 0x0208	; 0x800208 <adc_chan1>
 1d8:	80 93 09 02 	sts	0x0209, r24	; 0x800209 <adc_curr_channel>
		ADC_SetChannel(adc_chan1);
 1dc:	80 91 08 02 	lds	r24, 0x0208	; 0x800208 <adc_chan1>
 1e0:	0e 94 53 00 	call	0xa6	; 0xa6 <ADC_SetChannel>
	}
	
	ADC_StartConversion();
 1e4:	0e 94 5d 00 	call	0xba	; 0xba <ADC_StartConversion>
}
 1e8:	ff 91       	pop	r31
 1ea:	ef 91       	pop	r30
 1ec:	bf 91       	pop	r27
 1ee:	af 91       	pop	r26
 1f0:	9f 91       	pop	r25
 1f2:	8f 91       	pop	r24
 1f4:	7f 91       	pop	r23
 1f6:	6f 91       	pop	r22
 1f8:	5f 91       	pop	r21
 1fa:	4f 91       	pop	r20
 1fc:	3f 91       	pop	r19
 1fe:	2f 91       	pop	r18
 200:	0f 90       	pop	r0
 202:	0f be       	out	0x3f, r0	; 63
 204:	0f 90       	pop	r0
 206:	1f 90       	pop	r1
 208:	18 95       	reti

0000020a <InitPORT>:
/ FUNCIONES AUXILIARES
/-------------------------------------------------------------------*/
// Inicializar LEDs de salida (Sin importar el orden)
void InitPORT(void)
{
	for (uint8_t i = 0; i < 8; i++)
 20a:	40 e0       	ldi	r20, 0x00	; 0
 20c:	19 c0       	rjmp	.+50     	; 0x240 <InitPORT+0x36>
	{
		*LED_ddrs[i] |=  (1 << LED_pins[i]);
 20e:	24 2f       	mov	r18, r20
 210:	30 e0       	ldi	r19, 0x00	; 0
 212:	f9 01       	movw	r30, r18
 214:	ee 0f       	add	r30, r30
 216:	ff 1f       	adc	r31, r31
 218:	ee 5f       	subi	r30, 0xFE	; 254
 21a:	fe 4f       	sbci	r31, 0xFE	; 254
 21c:	01 90       	ld	r0, Z+
 21e:	f0 81       	ld	r31, Z
 220:	e0 2d       	mov	r30, r0
 222:	50 81       	ld	r21, Z
 224:	d9 01       	movw	r26, r18
 226:	ae 5e       	subi	r26, 0xEE	; 238
 228:	be 4f       	sbci	r27, 0xFE	; 254
 22a:	81 e0       	ldi	r24, 0x01	; 1
 22c:	90 e0       	ldi	r25, 0x00	; 0
 22e:	0c 90       	ld	r0, X
 230:	02 c0       	rjmp	.+4      	; 0x236 <InitPORT+0x2c>
 232:	88 0f       	add	r24, r24
 234:	99 1f       	adc	r25, r25
 236:	0a 94       	dec	r0
 238:	e2 f7       	brpl	.-8      	; 0x232 <InitPORT+0x28>
 23a:	85 2b       	or	r24, r21
 23c:	80 83       	st	Z, r24
/ FUNCIONES AUXILIARES
/-------------------------------------------------------------------*/
// Inicializar LEDs de salida (Sin importar el orden)
void InitPORT(void)
{
	for (uint8_t i = 0; i < 8; i++)
 23e:	4f 5f       	subi	r20, 0xFF	; 255
 240:	48 30       	cpi	r20, 0x08	; 8
 242:	28 f3       	brcs	.-54     	; 0x20e <InitPORT+0x4>
	{
		*LED_ddrs[i] |=  (1 << LED_pins[i]);
	}
}
 244:	08 95       	ret

00000246 <setup>:
void WritePORT(uint8_t number);

/*-------------------------------------------------------------------
/ SETUP
/-------------------------------------------------------------------*/
void setup(void){
 246:	0f 93       	push	r16
	cli();
 248:	f8 94       	cli
	
	// Inicializar puerto de contadores
	InitPORT();
 24a:	0e 94 05 01 	call	0x20a	; 0x20a <InitPORT>
	
	// Inicializar ADC
	ADC_Init(1,0,0x07,0,0);
 24e:	00 e0       	ldi	r16, 0x00	; 0
 250:	20 e0       	ldi	r18, 0x00	; 0
 252:	47 e0       	ldi	r20, 0x07	; 7
 254:	60 e0       	ldi	r22, 0x00	; 0
 256:	81 e0       	ldi	r24, 0x01	; 1
 258:	0e 94 63 00 	call	0xc6	; 0xc6 <ADC_Init>
	ADC_SetChannel(0);
 25c:	80 e0       	ldi	r24, 0x00	; 0
 25e:	0e 94 53 00 	call	0xa6	; 0xa6 <ADC_SetChannel>
	ADC_StartConversion();
 262:	0e 94 5d 00 	call	0xba	; 0xba <ADC_StartConversion>
	
	// Inicializar SPI
	SPI_Init(SLAVE_SS, MODE0_LE_SAMPLE_RISING, LSB_FIRST, SPI_INTERRUPTS_ENABLED);
 266:	21 e0       	ldi	r18, 0x01	; 1
 268:	40 e0       	ldi	r20, 0x00	; 0
 26a:	60 e0       	ldi	r22, 0x00	; 0
 26c:	80 e0       	ldi	r24, 0x00	; 0
 26e:	0e 94 d1 01 	call	0x3a2	; 0x3a2 <SPI_Init>
	
	UART_Init(UART_BAUD_9600_16MHZ, UART_INTERRUPTS_DISABLED);
 272:	60 e0       	ldi	r22, 0x00	; 0
 274:	80 ed       	ldi	r24, 0xD0	; 208
 276:	90 e0       	ldi	r25, 0x00	; 0
 278:	0e 94 ff 01 	call	0x3fe	; 0x3fe <UART_Init>
	sei();
 27c:	78 94       	sei
}
 27e:	0f 91       	pop	r16
 280:	08 95       	ret

00000282 <WritePORT>:
}

// Mostrar un número en los LEDs
void WritePORT(uint8_t number)
{
	for (uint8_t i = 0; i < 8; i++)
 282:	90 e0       	ldi	r25, 0x00	; 0
 284:	3d c0       	rjmp	.+122    	; 0x300 <WritePORT+0x7e>
	{
		if (number & (1 << i)) *LED_ports[i] |=  (1 << LED_pins[i]);
 286:	29 2f       	mov	r18, r25
 288:	30 e0       	ldi	r19, 0x00	; 0
 28a:	48 2f       	mov	r20, r24
 28c:	50 e0       	ldi	r21, 0x00	; 0
 28e:	09 2e       	mov	r0, r25
 290:	02 c0       	rjmp	.+4      	; 0x296 <WritePORT+0x14>
 292:	55 95       	asr	r21
 294:	47 95       	ror	r20
 296:	0a 94       	dec	r0
 298:	e2 f7       	brpl	.-8      	; 0x292 <WritePORT+0x10>
 29a:	40 ff       	sbrs	r20, 0
 29c:	18 c0       	rjmp	.+48     	; 0x2ce <WritePORT+0x4c>
 29e:	f9 01       	movw	r30, r18
 2a0:	ee 0f       	add	r30, r30
 2a2:	ff 1f       	adc	r31, r31
 2a4:	e6 5e       	subi	r30, 0xE6	; 230
 2a6:	fe 4f       	sbci	r31, 0xFE	; 254
 2a8:	01 90       	ld	r0, Z+
 2aa:	f0 81       	ld	r31, Z
 2ac:	e0 2d       	mov	r30, r0
 2ae:	60 81       	ld	r22, Z
 2b0:	d9 01       	movw	r26, r18
 2b2:	ae 5e       	subi	r26, 0xEE	; 238
 2b4:	be 4f       	sbci	r27, 0xFE	; 254
 2b6:	41 e0       	ldi	r20, 0x01	; 1
 2b8:	50 e0       	ldi	r21, 0x00	; 0
 2ba:	9a 01       	movw	r18, r20
 2bc:	0c 90       	ld	r0, X
 2be:	02 c0       	rjmp	.+4      	; 0x2c4 <WritePORT+0x42>
 2c0:	22 0f       	add	r18, r18
 2c2:	33 1f       	adc	r19, r19
 2c4:	0a 94       	dec	r0
 2c6:	e2 f7       	brpl	.-8      	; 0x2c0 <WritePORT+0x3e>
 2c8:	26 2b       	or	r18, r22
 2ca:	20 83       	st	Z, r18
 2cc:	18 c0       	rjmp	.+48     	; 0x2fe <WritePORT+0x7c>
		else *LED_ports[i] &= ~(1 << LED_pins[i]);
 2ce:	f9 01       	movw	r30, r18
 2d0:	ee 0f       	add	r30, r30
 2d2:	ff 1f       	adc	r31, r31
 2d4:	e6 5e       	subi	r30, 0xE6	; 230
 2d6:	fe 4f       	sbci	r31, 0xFE	; 254
 2d8:	01 90       	ld	r0, Z+
 2da:	f0 81       	ld	r31, Z
 2dc:	e0 2d       	mov	r30, r0
 2de:	60 81       	ld	r22, Z
 2e0:	d9 01       	movw	r26, r18
 2e2:	ae 5e       	subi	r26, 0xEE	; 238
 2e4:	be 4f       	sbci	r27, 0xFE	; 254
 2e6:	41 e0       	ldi	r20, 0x01	; 1
 2e8:	50 e0       	ldi	r21, 0x00	; 0
 2ea:	9a 01       	movw	r18, r20
 2ec:	0c 90       	ld	r0, X
 2ee:	02 c0       	rjmp	.+4      	; 0x2f4 <WritePORT+0x72>
 2f0:	22 0f       	add	r18, r18
 2f2:	33 1f       	adc	r19, r19
 2f4:	0a 94       	dec	r0
 2f6:	e2 f7       	brpl	.-8      	; 0x2f0 <WritePORT+0x6e>
 2f8:	20 95       	com	r18
 2fa:	26 23       	and	r18, r22
 2fc:	20 83       	st	Z, r18
}

// Mostrar un número en los LEDs
void WritePORT(uint8_t number)
{
	for (uint8_t i = 0; i < 8; i++)
 2fe:	9f 5f       	subi	r25, 0xFF	; 255
 300:	98 30       	cpi	r25, 0x08	; 8
 302:	08 f2       	brcs	.-126    	; 0x286 <WritePORT+0x4>
	{
		if (number & (1 << i)) *LED_ports[i] |=  (1 << LED_pins[i]);
		else *LED_ports[i] &= ~(1 << LED_pins[i]);
	}
}
 304:	08 95       	ret

00000306 <main>:
}

/*-------------------------------------------------------------------
/ MAINLOOP
/-------------------------------------------------------------------*/
int main(void){
 306:	cf 93       	push	r28
 308:	df 93       	push	r29
 30a:	cd b7       	in	r28, 0x3d	; 61
 30c:	de b7       	in	r29, 0x3e	; 62
 30e:	c0 55       	subi	r28, 0x50	; 80
 310:	d1 09       	sbc	r29, r1
 312:	0f b6       	in	r0, 0x3f	; 63
 314:	f8 94       	cli
 316:	de bf       	out	0x3e, r29	; 62
 318:	0f be       	out	0x3f, r0	; 63
 31a:	cd bf       	out	0x3d, r28	; 61
	setup();
 31c:	0e 94 23 01 	call	0x246	; 0x246 <setup>
	
	UART_sendString("-------------------------------------------------------------------- \r\n");
 320:	8a e2       	ldi	r24, 0x2A	; 42
 322:	91 e0       	ldi	r25, 0x01	; 1
 324:	0e 94 5d 02 	call	0x4ba	; 0x4ba <UART_sendString>
	UART_sendString("| LABORATORIO 3 - COMUNICACIÓN SPI - ESCLAVO                       | \r\n");
 328:	82 e7       	ldi	r24, 0x72	; 114
 32a:	91 e0       	ldi	r25, 0x01	; 1
 32c:	0e 94 5d 02 	call	0x4ba	; 0x4ba <UART_sendString>
	UART_sendString("-------------------------------------------------------------------- \r\n");
 330:	8a e2       	ldi	r24, 0x2A	; 42
 332:	91 e0       	ldi	r25, 0x01	; 1
 334:	0e 94 5d 02 	call	0x4ba	; 0x4ba <UART_sendString>
	
    /* Replace with your application code */
    while (1) 
    {
		// Desplazamos 4 bits a la derecha para quedarnos con los 4 más significativos (0-15)
		uint8_t high_nibble = (pot1_value >> 4);
 338:	20 91 07 02 	lds	r18, 0x0207	; 0x800207 <pot1_value>
 33c:	22 95       	swap	r18
 33e:	2f 70       	andi	r18, 0x0F	; 15
		uint8_t low_nibble  = (pot2_value >> 4);
 340:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <__data_end>

		// Colocamos pot1 en la parte alta y pot2 en la baja
		uint8_t output = (high_nibble << 4) | (low_nibble & 0x0F);
 344:	90 e1       	ldi	r25, 0x10	; 16
 346:	29 9f       	mul	r18, r25
 348:	90 01       	movw	r18, r0
 34a:	11 24       	eor	r1, r1
 34c:	82 95       	swap	r24
 34e:	8f 70       	andi	r24, 0x0F	; 15

		WritePORT(output);
 350:	82 2b       	or	r24, r18
 352:	0e 94 41 01 	call	0x282	; 0x282 <WritePORT>
		
		// Formateamos la cadena:
		// %03u indica un entero sin signo (uint8_t), de 3 dígitos, rellenado con '0'
		sprintf(mensaje, "| POTENCIOMETRO 1 : %03u | POTENCIOMETRO 2 = %03u | UART VALUE = %03u | \r\n", pot1_value, pot2_value, uart_value);
 356:	20 91 00 01 	lds	r18, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 35a:	90 91 06 02 	lds	r25, 0x0206	; 0x800206 <__data_end>
 35e:	80 91 07 02 	lds	r24, 0x0207	; 0x800207 <pot1_value>
 362:	1f 92       	push	r1
 364:	2f 93       	push	r18
 366:	1f 92       	push	r1
 368:	9f 93       	push	r25
 36a:	1f 92       	push	r1
 36c:	8f 93       	push	r24
 36e:	8a eb       	ldi	r24, 0xBA	; 186
 370:	91 e0       	ldi	r25, 0x01	; 1
 372:	9f 93       	push	r25
 374:	8f 93       	push	r24
 376:	8e 01       	movw	r16, r28
 378:	0f 5f       	subi	r16, 0xFF	; 255
 37a:	1f 4f       	sbci	r17, 0xFF	; 255
 37c:	1f 93       	push	r17
 37e:	0f 93       	push	r16
 380:	0e 94 6a 02 	call	0x4d4	; 0x4d4 <sprintf>
		
		// Enviamos la cadena completa por UART
		UART_sendString(mensaje);
 384:	c8 01       	movw	r24, r16
 386:	0e 94 5d 02 	call	0x4ba	; 0x4ba <UART_sendString>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 38a:	8f e9       	ldi	r24, 0x9F	; 159
 38c:	9f e0       	ldi	r25, 0x0F	; 15
 38e:	01 97       	sbiw	r24, 0x01	; 1
 390:	f1 f7       	brne	.-4      	; 0x38e <main+0x88>
 392:	00 c0       	rjmp	.+0      	; 0x394 <main+0x8e>
 394:	00 00       	nop
 396:	0f b6       	in	r0, 0x3f	; 63
 398:	f8 94       	cli
 39a:	de bf       	out	0x3e, r29	; 62
 39c:	0f be       	out	0x3f, r0	; 63
 39e:	cd bf       	out	0x3d, r28	; 61
 3a0:	cb cf       	rjmp	.-106    	; 0x338 <main+0x32>

000003a2 <SPI_Init>:
**********************************************************************************************************/
void SPI_Init(SPI_CONFIG config, SPI_CLOCK_MODE clock_mode, SPI_DORD data_order, SPI_INTERRUPT_CONFIG en_interrupts)
{
	// CONFIGURACIÓN EN REGISTRO DE CONTROL Y ESTATUS
	// Habilitar SPI
	SPCR = (1 << SPE);
 3a2:	90 e4       	ldi	r25, 0x40	; 64
 3a4:	9c bd       	out	0x2c, r25	; 44
	
	// Habilitar interrupciones
	if(en_interrupts == SPI_INTERRUPTS_ENABLED) SPCR |= (1 << SPIE);	
 3a6:	21 30       	cpi	r18, 0x01	; 1
 3a8:	19 f4       	brne	.+6      	; 0x3b0 <SPI_Init+0xe>
 3aa:	9c b5       	in	r25, 0x2c	; 44
 3ac:	90 68       	ori	r25, 0x80	; 128
 3ae:	9c bd       	out	0x2c, r25	; 44
	
	// Aplicar máscara sobre config (Descartar MSB de presets)
	uint8_t temp = config & ((1 << MSTR) | (1 << SPR1) | (1 << SPR0)); 
	SPCR |= (config | clock_mode | data_order);
 3b0:	9c b5       	in	r25, 0x2c	; 44
 3b2:	68 2b       	or	r22, r24
 3b4:	46 2b       	or	r20, r22
 3b6:	49 2b       	or	r20, r25
 3b8:	4c bd       	out	0x2c, r20	; 44
	
	// Prescalers de velocidad doble
	switch(config)
 3ba:	80 39       	cpi	r24, 0x90	; 144
 3bc:	69 f0       	breq	.+26     	; 0x3d8 <SPI_Init+0x36>
 3be:	18 f4       	brcc	.+6      	; 0x3c6 <SPI_Init+0x24>
 3c0:	82 31       	cpi	r24, 0x12	; 18
 3c2:	31 f0       	breq	.+12     	; 0x3d0 <SPI_Init+0x2e>
 3c4:	14 c0       	rjmp	.+40     	; 0x3ee <SPI_Init+0x4c>
 3c6:	81 39       	cpi	r24, 0x91	; 145
 3c8:	59 f0       	breq	.+22     	; 0x3e0 <SPI_Init+0x3e>
 3ca:	82 39       	cpi	r24, 0x92	; 146
 3cc:	69 f0       	breq	.+26     	; 0x3e8 <SPI_Init+0x46>
 3ce:	0f c0       	rjmp	.+30     	; 0x3ee <SPI_Init+0x4c>
	{
		case MASTER_PRESCALER_4:	break;
		case MASTER_PRESCALER_16:	break;
		case MASTER_PRESCALER_128:	break;
		case MASTER_PRESCALER_64:	SPSR |= (1 << SPI2X); break;
 3d0:	9d b5       	in	r25, 0x2d	; 45
 3d2:	91 60       	ori	r25, 0x01	; 1
 3d4:	9d bd       	out	0x2d, r25	; 45
 3d6:	0b c0       	rjmp	.+22     	; 0x3ee <SPI_Init+0x4c>
		case MASTER_PRESCALER_2:	SPSR |= (1 << SPI2X); break;
 3d8:	9d b5       	in	r25, 0x2d	; 45
 3da:	91 60       	ori	r25, 0x01	; 1
 3dc:	9d bd       	out	0x2d, r25	; 45
 3de:	07 c0       	rjmp	.+14     	; 0x3ee <SPI_Init+0x4c>
		case MASTER_PRESCALER_8:	SPSR |= (1 << SPI2X); break;
 3e0:	9d b5       	in	r25, 0x2d	; 45
 3e2:	91 60       	ori	r25, 0x01	; 1
 3e4:	9d bd       	out	0x2d, r25	; 45
 3e6:	03 c0       	rjmp	.+6      	; 0x3ee <SPI_Init+0x4c>
		case MASTER_PRESCALER_32:	SPSR |= (1 << SPI2X); break;
 3e8:	9d b5       	in	r25, 0x2d	; 45
 3ea:	91 60       	ori	r25, 0x01	; 1
 3ec:	9d bd       	out	0x2d, r25	; 45
		case SLAVE_SS:				break;
	}
	
	// INICIALIZACIÓN DE PUERTOS
	// En modo maestro MOSI y SCK son salidas
	if(temp & (1 << MSTR)) DDR_SPI	 =  (1 << DD_MOSI) | (1 << DD_SCK);
 3ee:	84 ff       	sbrs	r24, 4
 3f0:	03 c0       	rjmp	.+6      	; 0x3f8 <SPI_Init+0x56>
 3f2:	88 e2       	ldi	r24, 0x28	; 40
 3f4:	84 b9       	out	0x04, r24	; 4
 3f6:	08 95       	ret
	// En modo esclavo MISO es salidas
	else DDR_SPI = (1 << DD_MISO);
 3f8:	80 e1       	ldi	r24, 0x10	; 16
 3fa:	84 b9       	out	0x04, r24	; 4
 3fc:	08 95       	ret

000003fe <UART_Init>:
#endif

void UART_Init(UART_BAUD_CONFIG ubrr_value, UART_INTERRUPT_CONFIG interrupts_en)
{
	// Configurar pines de salida
	DDRD |=  (1 << DDD1);   // Salida (TX)
 3fe:	2a b1       	in	r18, 0x0a	; 10
 400:	22 60       	ori	r18, 0x02	; 2
 402:	2a b9       	out	0x0a, r18	; 10
	DDRD &= ~(1 << DDD0);   // Entrada (RX)
 404:	2a b1       	in	r18, 0x0a	; 10
 406:	2e 7f       	andi	r18, 0xFE	; 254
 408:	2a b9       	out	0x0a, r18	; 10

	// Reset de registros de control
	UCSR0A = 0;
 40a:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	UCSR0B = 0;
 40e:	10 92 c1 00 	sts	0x00C1, r1	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
	UCSR0C = 0;
 412:	10 92 c2 00 	sts	0x00C2, r1	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
	
	// Activar modo double speed para los presets
	switch(ubrr_value)
 416:	84 33       	cpi	r24, 0x34	; 52
 418:	91 05       	cpc	r25, r1
 41a:	29 f1       	breq	.+74     	; 0x466 <__EEPROM_REGION_LENGTH__+0x66>
 41c:	38 f4       	brcc	.+14     	; 0x42c <__EEPROM_REGION_LENGTH__+0x2c>
 41e:	81 31       	cpi	r24, 0x11	; 17
 420:	91 05       	cpc	r25, r1
 422:	69 f1       	breq	.+90     	; 0x47e <__EEPROM_REGION_LENGTH__+0x7e>
 424:	82 32       	cpi	r24, 0x22	; 34
 426:	91 05       	cpc	r25, r1
 428:	21 f1       	breq	.+72     	; 0x472 <__EEPROM_REGION_LENGTH__+0x72>
 42a:	2e c0       	rjmp	.+92     	; 0x488 <__EEPROM_REGION_LENGTH__+0x88>
 42c:	80 3d       	cpi	r24, 0xD0	; 208
 42e:	91 05       	cpc	r25, r1
 430:	71 f0       	breq	.+28     	; 0x44e <__EEPROM_REGION_LENGTH__+0x4e>
 432:	80 3a       	cpi	r24, 0xA0	; 160
 434:	21 e0       	ldi	r18, 0x01	; 1
 436:	92 07       	cpc	r25, r18
 438:	21 f0       	breq	.+8      	; 0x442 <__EEPROM_REGION_LENGTH__+0x42>
 43a:	88 36       	cpi	r24, 0x68	; 104
 43c:	91 05       	cpc	r25, r1
 43e:	21 f5       	brne	.+72     	; 0x488 <__EEPROM_REGION_LENGTH__+0x88>
 440:	0c c0       	rjmp	.+24     	; 0x45a <__EEPROM_REGION_LENGTH__+0x5a>
	{
		case UART_BAUD_4800_16MHZ:	 UCSR0A |= (1 << U2X0); break;
 442:	e0 ec       	ldi	r30, 0xC0	; 192
 444:	f0 e0       	ldi	r31, 0x00	; 0
 446:	20 81       	ld	r18, Z
 448:	22 60       	ori	r18, 0x02	; 2
 44a:	20 83       	st	Z, r18
 44c:	1d c0       	rjmp	.+58     	; 0x488 <__EEPROM_REGION_LENGTH__+0x88>
		case UART_BAUD_9600_16MHZ:	 UCSR0A |= (1 << U2X0); break;
 44e:	e0 ec       	ldi	r30, 0xC0	; 192
 450:	f0 e0       	ldi	r31, 0x00	; 0
 452:	20 81       	ld	r18, Z
 454:	22 60       	ori	r18, 0x02	; 2
 456:	20 83       	st	Z, r18
 458:	17 c0       	rjmp	.+46     	; 0x488 <__EEPROM_REGION_LENGTH__+0x88>
		case UART_BAUD_19200_16MHZ:  UCSR0A |= (1 << U2X0); break;
 45a:	e0 ec       	ldi	r30, 0xC0	; 192
 45c:	f0 e0       	ldi	r31, 0x00	; 0
 45e:	20 81       	ld	r18, Z
 460:	22 60       	ori	r18, 0x02	; 2
 462:	20 83       	st	Z, r18
 464:	11 c0       	rjmp	.+34     	; 0x488 <__EEPROM_REGION_LENGTH__+0x88>
		case UART_BAUD_38400_16MHZ:  UCSR0A |= (1 << U2X0); break;
 466:	e0 ec       	ldi	r30, 0xC0	; 192
 468:	f0 e0       	ldi	r31, 0x00	; 0
 46a:	20 81       	ld	r18, Z
 46c:	22 60       	ori	r18, 0x02	; 2
 46e:	20 83       	st	Z, r18
 470:	0b c0       	rjmp	.+22     	; 0x488 <__EEPROM_REGION_LENGTH__+0x88>
		case UART_BAUD_57600_16MHZ:	 UCSR0A |= (1 << U2X0); break;
 472:	e0 ec       	ldi	r30, 0xC0	; 192
 474:	f0 e0       	ldi	r31, 0x00	; 0
 476:	20 81       	ld	r18, Z
 478:	22 60       	ori	r18, 0x02	; 2
 47a:	20 83       	st	Z, r18
 47c:	05 c0       	rjmp	.+10     	; 0x488 <__EEPROM_REGION_LENGTH__+0x88>
		case UART_BAUD_115200_16MHZ: UCSR0A |= (1 << U2X0); break;
 47e:	e0 ec       	ldi	r30, 0xC0	; 192
 480:	f0 e0       	ldi	r31, 0x00	; 0
 482:	20 81       	ld	r18, Z
 484:	22 60       	ori	r18, 0x02	; 2
 486:	20 83       	st	Z, r18
	}
	
	// Poner valor de UBRR0;
	UBRR0 = ubrr_value; 
 488:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 48c:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>

	// Configuración de formato: 8N1 (Mensaje de 8 bits, 1 bit de stop)
	UCSR0C = (1 << UCSZ01) | (1 << UCSZ00);
 490:	86 e0       	ldi	r24, 0x06	; 6
 492:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>

	// Habilitar Transmisor y Receptor
	UCSR0B = (1 << RXEN0) | (1 << TXEN0);
 496:	88 e1       	ldi	r24, 0x18	; 24
 498:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>

	// Configurar interrupciones si se solicitaron
	if (interrupts_en & 1) {
 49c:	60 ff       	sbrs	r22, 0
 49e:	05 c0       	rjmp	.+10     	; 0x4aa <__EEPROM_REGION_LENGTH__+0xaa>
		UCSR0B |= (1 << RXCIE0);
 4a0:	e1 ec       	ldi	r30, 0xC1	; 193
 4a2:	f0 e0       	ldi	r31, 0x00	; 0
 4a4:	80 81       	ld	r24, Z
 4a6:	80 68       	ori	r24, 0x80	; 128
 4a8:	80 83       	st	Z, r24
 4aa:	08 95       	ret

000004ac <UART_sendChar>:



// Enviar un carácter
void UART_sendChar(char c) {
	while (!(UCSR0A & (1 << UDRE0)));  // Espera buffer libre
 4ac:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 4b0:	95 ff       	sbrs	r25, 5
 4b2:	fc cf       	rjmp	.-8      	; 0x4ac <UART_sendChar>
	UDR0 = c;
 4b4:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 4b8:	08 95       	ret

000004ba <UART_sendString>:
}

// Enviar una cadena de texto
void UART_sendString(const char* str) {
 4ba:	cf 93       	push	r28
 4bc:	df 93       	push	r29
 4be:	ec 01       	movw	r28, r24
	while (*str) UART_sendChar(*str++);
 4c0:	03 c0       	rjmp	.+6      	; 0x4c8 <UART_sendString+0xe>
 4c2:	21 96       	adiw	r28, 0x01	; 1
 4c4:	0e 94 56 02 	call	0x4ac	; 0x4ac <UART_sendChar>
 4c8:	88 81       	ld	r24, Y
 4ca:	81 11       	cpse	r24, r1
 4cc:	fa cf       	rjmp	.-12     	; 0x4c2 <UART_sendString+0x8>
}
 4ce:	df 91       	pop	r29
 4d0:	cf 91       	pop	r28
 4d2:	08 95       	ret

000004d4 <sprintf>:
 4d4:	ae e0       	ldi	r26, 0x0E	; 14
 4d6:	b0 e0       	ldi	r27, 0x00	; 0
 4d8:	e0 e7       	ldi	r30, 0x70	; 112
 4da:	f2 e0       	ldi	r31, 0x02	; 2
 4dc:	0c 94 2b 05 	jmp	0xa56	; 0xa56 <__prologue_saves__+0x1c>
 4e0:	0d 89       	ldd	r16, Y+21	; 0x15
 4e2:	1e 89       	ldd	r17, Y+22	; 0x16
 4e4:	86 e0       	ldi	r24, 0x06	; 6
 4e6:	8c 83       	std	Y+4, r24	; 0x04
 4e8:	1a 83       	std	Y+2, r17	; 0x02
 4ea:	09 83       	std	Y+1, r16	; 0x01
 4ec:	8f ef       	ldi	r24, 0xFF	; 255
 4ee:	9f e7       	ldi	r25, 0x7F	; 127
 4f0:	9e 83       	std	Y+6, r25	; 0x06
 4f2:	8d 83       	std	Y+5, r24	; 0x05
 4f4:	ae 01       	movw	r20, r28
 4f6:	47 5e       	subi	r20, 0xE7	; 231
 4f8:	5f 4f       	sbci	r21, 0xFF	; 255
 4fa:	6f 89       	ldd	r22, Y+23	; 0x17
 4fc:	78 8d       	ldd	r23, Y+24	; 0x18
 4fe:	ce 01       	movw	r24, r28
 500:	01 96       	adiw	r24, 0x01	; 1
 502:	0e 94 8c 02 	call	0x518	; 0x518 <vfprintf>
 506:	ef 81       	ldd	r30, Y+7	; 0x07
 508:	f8 85       	ldd	r31, Y+8	; 0x08
 50a:	e0 0f       	add	r30, r16
 50c:	f1 1f       	adc	r31, r17
 50e:	10 82       	st	Z, r1
 510:	2e 96       	adiw	r28, 0x0e	; 14
 512:	e4 e0       	ldi	r30, 0x04	; 4
 514:	0c 94 47 05 	jmp	0xa8e	; 0xa8e <__epilogue_restores__+0x1c>

00000518 <vfprintf>:
 518:	ab e0       	ldi	r26, 0x0B	; 11
 51a:	b0 e0       	ldi	r27, 0x00	; 0
 51c:	e2 e9       	ldi	r30, 0x92	; 146
 51e:	f2 e0       	ldi	r31, 0x02	; 2
 520:	0c 94 1d 05 	jmp	0xa3a	; 0xa3a <__prologue_saves__>
 524:	6c 01       	movw	r12, r24
 526:	7b 01       	movw	r14, r22
 528:	8a 01       	movw	r16, r20
 52a:	fc 01       	movw	r30, r24
 52c:	17 82       	std	Z+7, r1	; 0x07
 52e:	16 82       	std	Z+6, r1	; 0x06
 530:	83 81       	ldd	r24, Z+3	; 0x03
 532:	81 ff       	sbrs	r24, 1
 534:	cc c1       	rjmp	.+920    	; 0x8ce <__DATA_REGION_LENGTH__+0xce>
 536:	ce 01       	movw	r24, r28
 538:	01 96       	adiw	r24, 0x01	; 1
 53a:	3c 01       	movw	r6, r24
 53c:	f6 01       	movw	r30, r12
 53e:	93 81       	ldd	r25, Z+3	; 0x03
 540:	f7 01       	movw	r30, r14
 542:	93 fd       	sbrc	r25, 3
 544:	85 91       	lpm	r24, Z+
 546:	93 ff       	sbrs	r25, 3
 548:	81 91       	ld	r24, Z+
 54a:	7f 01       	movw	r14, r30
 54c:	88 23       	and	r24, r24
 54e:	09 f4       	brne	.+2      	; 0x552 <vfprintf+0x3a>
 550:	ba c1       	rjmp	.+884    	; 0x8c6 <__DATA_REGION_LENGTH__+0xc6>
 552:	85 32       	cpi	r24, 0x25	; 37
 554:	39 f4       	brne	.+14     	; 0x564 <vfprintf+0x4c>
 556:	93 fd       	sbrc	r25, 3
 558:	85 91       	lpm	r24, Z+
 55a:	93 ff       	sbrs	r25, 3
 55c:	81 91       	ld	r24, Z+
 55e:	7f 01       	movw	r14, r30
 560:	85 32       	cpi	r24, 0x25	; 37
 562:	29 f4       	brne	.+10     	; 0x56e <vfprintf+0x56>
 564:	b6 01       	movw	r22, r12
 566:	90 e0       	ldi	r25, 0x00	; 0
 568:	0e 94 83 04 	call	0x906	; 0x906 <fputc>
 56c:	e7 cf       	rjmp	.-50     	; 0x53c <vfprintf+0x24>
 56e:	91 2c       	mov	r9, r1
 570:	21 2c       	mov	r2, r1
 572:	31 2c       	mov	r3, r1
 574:	ff e1       	ldi	r31, 0x1F	; 31
 576:	f3 15       	cp	r31, r3
 578:	d8 f0       	brcs	.+54     	; 0x5b0 <vfprintf+0x98>
 57a:	8b 32       	cpi	r24, 0x2B	; 43
 57c:	79 f0       	breq	.+30     	; 0x59c <vfprintf+0x84>
 57e:	38 f4       	brcc	.+14     	; 0x58e <vfprintf+0x76>
 580:	80 32       	cpi	r24, 0x20	; 32
 582:	79 f0       	breq	.+30     	; 0x5a2 <vfprintf+0x8a>
 584:	83 32       	cpi	r24, 0x23	; 35
 586:	a1 f4       	brne	.+40     	; 0x5b0 <vfprintf+0x98>
 588:	23 2d       	mov	r18, r3
 58a:	20 61       	ori	r18, 0x10	; 16
 58c:	1d c0       	rjmp	.+58     	; 0x5c8 <vfprintf+0xb0>
 58e:	8d 32       	cpi	r24, 0x2D	; 45
 590:	61 f0       	breq	.+24     	; 0x5aa <vfprintf+0x92>
 592:	80 33       	cpi	r24, 0x30	; 48
 594:	69 f4       	brne	.+26     	; 0x5b0 <vfprintf+0x98>
 596:	23 2d       	mov	r18, r3
 598:	21 60       	ori	r18, 0x01	; 1
 59a:	16 c0       	rjmp	.+44     	; 0x5c8 <vfprintf+0xb0>
 59c:	83 2d       	mov	r24, r3
 59e:	82 60       	ori	r24, 0x02	; 2
 5a0:	38 2e       	mov	r3, r24
 5a2:	e3 2d       	mov	r30, r3
 5a4:	e4 60       	ori	r30, 0x04	; 4
 5a6:	3e 2e       	mov	r3, r30
 5a8:	2a c0       	rjmp	.+84     	; 0x5fe <vfprintf+0xe6>
 5aa:	f3 2d       	mov	r31, r3
 5ac:	f8 60       	ori	r31, 0x08	; 8
 5ae:	1d c0       	rjmp	.+58     	; 0x5ea <vfprintf+0xd2>
 5b0:	37 fc       	sbrc	r3, 7
 5b2:	2d c0       	rjmp	.+90     	; 0x60e <vfprintf+0xf6>
 5b4:	20 ed       	ldi	r18, 0xD0	; 208
 5b6:	28 0f       	add	r18, r24
 5b8:	2a 30       	cpi	r18, 0x0A	; 10
 5ba:	40 f0       	brcs	.+16     	; 0x5cc <vfprintf+0xb4>
 5bc:	8e 32       	cpi	r24, 0x2E	; 46
 5be:	b9 f4       	brne	.+46     	; 0x5ee <vfprintf+0xd6>
 5c0:	36 fc       	sbrc	r3, 6
 5c2:	81 c1       	rjmp	.+770    	; 0x8c6 <__DATA_REGION_LENGTH__+0xc6>
 5c4:	23 2d       	mov	r18, r3
 5c6:	20 64       	ori	r18, 0x40	; 64
 5c8:	32 2e       	mov	r3, r18
 5ca:	19 c0       	rjmp	.+50     	; 0x5fe <vfprintf+0xe6>
 5cc:	36 fe       	sbrs	r3, 6
 5ce:	06 c0       	rjmp	.+12     	; 0x5dc <vfprintf+0xc4>
 5d0:	8a e0       	ldi	r24, 0x0A	; 10
 5d2:	98 9e       	mul	r9, r24
 5d4:	20 0d       	add	r18, r0
 5d6:	11 24       	eor	r1, r1
 5d8:	92 2e       	mov	r9, r18
 5da:	11 c0       	rjmp	.+34     	; 0x5fe <vfprintf+0xe6>
 5dc:	ea e0       	ldi	r30, 0x0A	; 10
 5de:	2e 9e       	mul	r2, r30
 5e0:	20 0d       	add	r18, r0
 5e2:	11 24       	eor	r1, r1
 5e4:	22 2e       	mov	r2, r18
 5e6:	f3 2d       	mov	r31, r3
 5e8:	f0 62       	ori	r31, 0x20	; 32
 5ea:	3f 2e       	mov	r3, r31
 5ec:	08 c0       	rjmp	.+16     	; 0x5fe <vfprintf+0xe6>
 5ee:	8c 36       	cpi	r24, 0x6C	; 108
 5f0:	21 f4       	brne	.+8      	; 0x5fa <vfprintf+0xe2>
 5f2:	83 2d       	mov	r24, r3
 5f4:	80 68       	ori	r24, 0x80	; 128
 5f6:	38 2e       	mov	r3, r24
 5f8:	02 c0       	rjmp	.+4      	; 0x5fe <vfprintf+0xe6>
 5fa:	88 36       	cpi	r24, 0x68	; 104
 5fc:	41 f4       	brne	.+16     	; 0x60e <vfprintf+0xf6>
 5fe:	f7 01       	movw	r30, r14
 600:	93 fd       	sbrc	r25, 3
 602:	85 91       	lpm	r24, Z+
 604:	93 ff       	sbrs	r25, 3
 606:	81 91       	ld	r24, Z+
 608:	7f 01       	movw	r14, r30
 60a:	81 11       	cpse	r24, r1
 60c:	b3 cf       	rjmp	.-154    	; 0x574 <vfprintf+0x5c>
 60e:	98 2f       	mov	r25, r24
 610:	9f 7d       	andi	r25, 0xDF	; 223
 612:	95 54       	subi	r25, 0x45	; 69
 614:	93 30       	cpi	r25, 0x03	; 3
 616:	28 f4       	brcc	.+10     	; 0x622 <vfprintf+0x10a>
 618:	0c 5f       	subi	r16, 0xFC	; 252
 61a:	1f 4f       	sbci	r17, 0xFF	; 255
 61c:	9f e3       	ldi	r25, 0x3F	; 63
 61e:	99 83       	std	Y+1, r25	; 0x01
 620:	0d c0       	rjmp	.+26     	; 0x63c <vfprintf+0x124>
 622:	83 36       	cpi	r24, 0x63	; 99
 624:	31 f0       	breq	.+12     	; 0x632 <vfprintf+0x11a>
 626:	83 37       	cpi	r24, 0x73	; 115
 628:	71 f0       	breq	.+28     	; 0x646 <vfprintf+0x12e>
 62a:	83 35       	cpi	r24, 0x53	; 83
 62c:	09 f0       	breq	.+2      	; 0x630 <vfprintf+0x118>
 62e:	59 c0       	rjmp	.+178    	; 0x6e2 <vfprintf+0x1ca>
 630:	21 c0       	rjmp	.+66     	; 0x674 <vfprintf+0x15c>
 632:	f8 01       	movw	r30, r16
 634:	80 81       	ld	r24, Z
 636:	89 83       	std	Y+1, r24	; 0x01
 638:	0e 5f       	subi	r16, 0xFE	; 254
 63a:	1f 4f       	sbci	r17, 0xFF	; 255
 63c:	88 24       	eor	r8, r8
 63e:	83 94       	inc	r8
 640:	91 2c       	mov	r9, r1
 642:	53 01       	movw	r10, r6
 644:	13 c0       	rjmp	.+38     	; 0x66c <vfprintf+0x154>
 646:	28 01       	movw	r4, r16
 648:	f2 e0       	ldi	r31, 0x02	; 2
 64a:	4f 0e       	add	r4, r31
 64c:	51 1c       	adc	r5, r1
 64e:	f8 01       	movw	r30, r16
 650:	a0 80       	ld	r10, Z
 652:	b1 80       	ldd	r11, Z+1	; 0x01
 654:	36 fe       	sbrs	r3, 6
 656:	03 c0       	rjmp	.+6      	; 0x65e <vfprintf+0x146>
 658:	69 2d       	mov	r22, r9
 65a:	70 e0       	ldi	r23, 0x00	; 0
 65c:	02 c0       	rjmp	.+4      	; 0x662 <vfprintf+0x14a>
 65e:	6f ef       	ldi	r22, 0xFF	; 255
 660:	7f ef       	ldi	r23, 0xFF	; 255
 662:	c5 01       	movw	r24, r10
 664:	0e 94 78 04 	call	0x8f0	; 0x8f0 <strnlen>
 668:	4c 01       	movw	r8, r24
 66a:	82 01       	movw	r16, r4
 66c:	f3 2d       	mov	r31, r3
 66e:	ff 77       	andi	r31, 0x7F	; 127
 670:	3f 2e       	mov	r3, r31
 672:	16 c0       	rjmp	.+44     	; 0x6a0 <vfprintf+0x188>
 674:	28 01       	movw	r4, r16
 676:	22 e0       	ldi	r18, 0x02	; 2
 678:	42 0e       	add	r4, r18
 67a:	51 1c       	adc	r5, r1
 67c:	f8 01       	movw	r30, r16
 67e:	a0 80       	ld	r10, Z
 680:	b1 80       	ldd	r11, Z+1	; 0x01
 682:	36 fe       	sbrs	r3, 6
 684:	03 c0       	rjmp	.+6      	; 0x68c <vfprintf+0x174>
 686:	69 2d       	mov	r22, r9
 688:	70 e0       	ldi	r23, 0x00	; 0
 68a:	02 c0       	rjmp	.+4      	; 0x690 <vfprintf+0x178>
 68c:	6f ef       	ldi	r22, 0xFF	; 255
 68e:	7f ef       	ldi	r23, 0xFF	; 255
 690:	c5 01       	movw	r24, r10
 692:	0e 94 6d 04 	call	0x8da	; 0x8da <strnlen_P>
 696:	4c 01       	movw	r8, r24
 698:	f3 2d       	mov	r31, r3
 69a:	f0 68       	ori	r31, 0x80	; 128
 69c:	3f 2e       	mov	r3, r31
 69e:	82 01       	movw	r16, r4
 6a0:	33 fc       	sbrc	r3, 3
 6a2:	1b c0       	rjmp	.+54     	; 0x6da <vfprintf+0x1c2>
 6a4:	82 2d       	mov	r24, r2
 6a6:	90 e0       	ldi	r25, 0x00	; 0
 6a8:	88 16       	cp	r8, r24
 6aa:	99 06       	cpc	r9, r25
 6ac:	b0 f4       	brcc	.+44     	; 0x6da <vfprintf+0x1c2>
 6ae:	b6 01       	movw	r22, r12
 6b0:	80 e2       	ldi	r24, 0x20	; 32
 6b2:	90 e0       	ldi	r25, 0x00	; 0
 6b4:	0e 94 83 04 	call	0x906	; 0x906 <fputc>
 6b8:	2a 94       	dec	r2
 6ba:	f4 cf       	rjmp	.-24     	; 0x6a4 <vfprintf+0x18c>
 6bc:	f5 01       	movw	r30, r10
 6be:	37 fc       	sbrc	r3, 7
 6c0:	85 91       	lpm	r24, Z+
 6c2:	37 fe       	sbrs	r3, 7
 6c4:	81 91       	ld	r24, Z+
 6c6:	5f 01       	movw	r10, r30
 6c8:	b6 01       	movw	r22, r12
 6ca:	90 e0       	ldi	r25, 0x00	; 0
 6cc:	0e 94 83 04 	call	0x906	; 0x906 <fputc>
 6d0:	21 10       	cpse	r2, r1
 6d2:	2a 94       	dec	r2
 6d4:	21 e0       	ldi	r18, 0x01	; 1
 6d6:	82 1a       	sub	r8, r18
 6d8:	91 08       	sbc	r9, r1
 6da:	81 14       	cp	r8, r1
 6dc:	91 04       	cpc	r9, r1
 6de:	71 f7       	brne	.-36     	; 0x6bc <vfprintf+0x1a4>
 6e0:	e8 c0       	rjmp	.+464    	; 0x8b2 <__DATA_REGION_LENGTH__+0xb2>
 6e2:	84 36       	cpi	r24, 0x64	; 100
 6e4:	11 f0       	breq	.+4      	; 0x6ea <vfprintf+0x1d2>
 6e6:	89 36       	cpi	r24, 0x69	; 105
 6e8:	41 f5       	brne	.+80     	; 0x73a <vfprintf+0x222>
 6ea:	f8 01       	movw	r30, r16
 6ec:	37 fe       	sbrs	r3, 7
 6ee:	07 c0       	rjmp	.+14     	; 0x6fe <vfprintf+0x1e6>
 6f0:	60 81       	ld	r22, Z
 6f2:	71 81       	ldd	r23, Z+1	; 0x01
 6f4:	82 81       	ldd	r24, Z+2	; 0x02
 6f6:	93 81       	ldd	r25, Z+3	; 0x03
 6f8:	0c 5f       	subi	r16, 0xFC	; 252
 6fa:	1f 4f       	sbci	r17, 0xFF	; 255
 6fc:	08 c0       	rjmp	.+16     	; 0x70e <vfprintf+0x1f6>
 6fe:	60 81       	ld	r22, Z
 700:	71 81       	ldd	r23, Z+1	; 0x01
 702:	07 2e       	mov	r0, r23
 704:	00 0c       	add	r0, r0
 706:	88 0b       	sbc	r24, r24
 708:	99 0b       	sbc	r25, r25
 70a:	0e 5f       	subi	r16, 0xFE	; 254
 70c:	1f 4f       	sbci	r17, 0xFF	; 255
 70e:	f3 2d       	mov	r31, r3
 710:	ff 76       	andi	r31, 0x6F	; 111
 712:	3f 2e       	mov	r3, r31
 714:	97 ff       	sbrs	r25, 7
 716:	09 c0       	rjmp	.+18     	; 0x72a <vfprintf+0x212>
 718:	90 95       	com	r25
 71a:	80 95       	com	r24
 71c:	70 95       	com	r23
 71e:	61 95       	neg	r22
 720:	7f 4f       	sbci	r23, 0xFF	; 255
 722:	8f 4f       	sbci	r24, 0xFF	; 255
 724:	9f 4f       	sbci	r25, 0xFF	; 255
 726:	f0 68       	ori	r31, 0x80	; 128
 728:	3f 2e       	mov	r3, r31
 72a:	2a e0       	ldi	r18, 0x0A	; 10
 72c:	30 e0       	ldi	r19, 0x00	; 0
 72e:	a3 01       	movw	r20, r6
 730:	0e 94 bf 04 	call	0x97e	; 0x97e <__ultoa_invert>
 734:	88 2e       	mov	r8, r24
 736:	86 18       	sub	r8, r6
 738:	45 c0       	rjmp	.+138    	; 0x7c4 <vfprintf+0x2ac>
 73a:	85 37       	cpi	r24, 0x75	; 117
 73c:	31 f4       	brne	.+12     	; 0x74a <vfprintf+0x232>
 73e:	23 2d       	mov	r18, r3
 740:	2f 7e       	andi	r18, 0xEF	; 239
 742:	b2 2e       	mov	r11, r18
 744:	2a e0       	ldi	r18, 0x0A	; 10
 746:	30 e0       	ldi	r19, 0x00	; 0
 748:	25 c0       	rjmp	.+74     	; 0x794 <vfprintf+0x27c>
 74a:	93 2d       	mov	r25, r3
 74c:	99 7f       	andi	r25, 0xF9	; 249
 74e:	b9 2e       	mov	r11, r25
 750:	8f 36       	cpi	r24, 0x6F	; 111
 752:	c1 f0       	breq	.+48     	; 0x784 <vfprintf+0x26c>
 754:	18 f4       	brcc	.+6      	; 0x75c <vfprintf+0x244>
 756:	88 35       	cpi	r24, 0x58	; 88
 758:	79 f0       	breq	.+30     	; 0x778 <vfprintf+0x260>
 75a:	b5 c0       	rjmp	.+362    	; 0x8c6 <__DATA_REGION_LENGTH__+0xc6>
 75c:	80 37       	cpi	r24, 0x70	; 112
 75e:	19 f0       	breq	.+6      	; 0x766 <vfprintf+0x24e>
 760:	88 37       	cpi	r24, 0x78	; 120
 762:	21 f0       	breq	.+8      	; 0x76c <vfprintf+0x254>
 764:	b0 c0       	rjmp	.+352    	; 0x8c6 <__DATA_REGION_LENGTH__+0xc6>
 766:	e9 2f       	mov	r30, r25
 768:	e0 61       	ori	r30, 0x10	; 16
 76a:	be 2e       	mov	r11, r30
 76c:	b4 fe       	sbrs	r11, 4
 76e:	0d c0       	rjmp	.+26     	; 0x78a <vfprintf+0x272>
 770:	fb 2d       	mov	r31, r11
 772:	f4 60       	ori	r31, 0x04	; 4
 774:	bf 2e       	mov	r11, r31
 776:	09 c0       	rjmp	.+18     	; 0x78a <vfprintf+0x272>
 778:	34 fe       	sbrs	r3, 4
 77a:	0a c0       	rjmp	.+20     	; 0x790 <vfprintf+0x278>
 77c:	29 2f       	mov	r18, r25
 77e:	26 60       	ori	r18, 0x06	; 6
 780:	b2 2e       	mov	r11, r18
 782:	06 c0       	rjmp	.+12     	; 0x790 <vfprintf+0x278>
 784:	28 e0       	ldi	r18, 0x08	; 8
 786:	30 e0       	ldi	r19, 0x00	; 0
 788:	05 c0       	rjmp	.+10     	; 0x794 <vfprintf+0x27c>
 78a:	20 e1       	ldi	r18, 0x10	; 16
 78c:	30 e0       	ldi	r19, 0x00	; 0
 78e:	02 c0       	rjmp	.+4      	; 0x794 <vfprintf+0x27c>
 790:	20 e1       	ldi	r18, 0x10	; 16
 792:	32 e0       	ldi	r19, 0x02	; 2
 794:	f8 01       	movw	r30, r16
 796:	b7 fe       	sbrs	r11, 7
 798:	07 c0       	rjmp	.+14     	; 0x7a8 <vfprintf+0x290>
 79a:	60 81       	ld	r22, Z
 79c:	71 81       	ldd	r23, Z+1	; 0x01
 79e:	82 81       	ldd	r24, Z+2	; 0x02
 7a0:	93 81       	ldd	r25, Z+3	; 0x03
 7a2:	0c 5f       	subi	r16, 0xFC	; 252
 7a4:	1f 4f       	sbci	r17, 0xFF	; 255
 7a6:	06 c0       	rjmp	.+12     	; 0x7b4 <vfprintf+0x29c>
 7a8:	60 81       	ld	r22, Z
 7aa:	71 81       	ldd	r23, Z+1	; 0x01
 7ac:	80 e0       	ldi	r24, 0x00	; 0
 7ae:	90 e0       	ldi	r25, 0x00	; 0
 7b0:	0e 5f       	subi	r16, 0xFE	; 254
 7b2:	1f 4f       	sbci	r17, 0xFF	; 255
 7b4:	a3 01       	movw	r20, r6
 7b6:	0e 94 bf 04 	call	0x97e	; 0x97e <__ultoa_invert>
 7ba:	88 2e       	mov	r8, r24
 7bc:	86 18       	sub	r8, r6
 7be:	fb 2d       	mov	r31, r11
 7c0:	ff 77       	andi	r31, 0x7F	; 127
 7c2:	3f 2e       	mov	r3, r31
 7c4:	36 fe       	sbrs	r3, 6
 7c6:	0d c0       	rjmp	.+26     	; 0x7e2 <vfprintf+0x2ca>
 7c8:	23 2d       	mov	r18, r3
 7ca:	2e 7f       	andi	r18, 0xFE	; 254
 7cc:	a2 2e       	mov	r10, r18
 7ce:	89 14       	cp	r8, r9
 7d0:	58 f4       	brcc	.+22     	; 0x7e8 <vfprintf+0x2d0>
 7d2:	34 fe       	sbrs	r3, 4
 7d4:	0b c0       	rjmp	.+22     	; 0x7ec <vfprintf+0x2d4>
 7d6:	32 fc       	sbrc	r3, 2
 7d8:	09 c0       	rjmp	.+18     	; 0x7ec <vfprintf+0x2d4>
 7da:	83 2d       	mov	r24, r3
 7dc:	8e 7e       	andi	r24, 0xEE	; 238
 7de:	a8 2e       	mov	r10, r24
 7e0:	05 c0       	rjmp	.+10     	; 0x7ec <vfprintf+0x2d4>
 7e2:	b8 2c       	mov	r11, r8
 7e4:	a3 2c       	mov	r10, r3
 7e6:	03 c0       	rjmp	.+6      	; 0x7ee <vfprintf+0x2d6>
 7e8:	b8 2c       	mov	r11, r8
 7ea:	01 c0       	rjmp	.+2      	; 0x7ee <vfprintf+0x2d6>
 7ec:	b9 2c       	mov	r11, r9
 7ee:	a4 fe       	sbrs	r10, 4
 7f0:	0f c0       	rjmp	.+30     	; 0x810 <__DATA_REGION_LENGTH__+0x10>
 7f2:	fe 01       	movw	r30, r28
 7f4:	e8 0d       	add	r30, r8
 7f6:	f1 1d       	adc	r31, r1
 7f8:	80 81       	ld	r24, Z
 7fa:	80 33       	cpi	r24, 0x30	; 48
 7fc:	21 f4       	brne	.+8      	; 0x806 <__DATA_REGION_LENGTH__+0x6>
 7fe:	9a 2d       	mov	r25, r10
 800:	99 7e       	andi	r25, 0xE9	; 233
 802:	a9 2e       	mov	r10, r25
 804:	09 c0       	rjmp	.+18     	; 0x818 <__DATA_REGION_LENGTH__+0x18>
 806:	a2 fe       	sbrs	r10, 2
 808:	06 c0       	rjmp	.+12     	; 0x816 <__DATA_REGION_LENGTH__+0x16>
 80a:	b3 94       	inc	r11
 80c:	b3 94       	inc	r11
 80e:	04 c0       	rjmp	.+8      	; 0x818 <__DATA_REGION_LENGTH__+0x18>
 810:	8a 2d       	mov	r24, r10
 812:	86 78       	andi	r24, 0x86	; 134
 814:	09 f0       	breq	.+2      	; 0x818 <__DATA_REGION_LENGTH__+0x18>
 816:	b3 94       	inc	r11
 818:	a3 fc       	sbrc	r10, 3
 81a:	11 c0       	rjmp	.+34     	; 0x83e <__DATA_REGION_LENGTH__+0x3e>
 81c:	a0 fe       	sbrs	r10, 0
 81e:	06 c0       	rjmp	.+12     	; 0x82c <__DATA_REGION_LENGTH__+0x2c>
 820:	b2 14       	cp	r11, r2
 822:	88 f4       	brcc	.+34     	; 0x846 <__DATA_REGION_LENGTH__+0x46>
 824:	28 0c       	add	r2, r8
 826:	92 2c       	mov	r9, r2
 828:	9b 18       	sub	r9, r11
 82a:	0e c0       	rjmp	.+28     	; 0x848 <__DATA_REGION_LENGTH__+0x48>
 82c:	b2 14       	cp	r11, r2
 82e:	60 f4       	brcc	.+24     	; 0x848 <__DATA_REGION_LENGTH__+0x48>
 830:	b6 01       	movw	r22, r12
 832:	80 e2       	ldi	r24, 0x20	; 32
 834:	90 e0       	ldi	r25, 0x00	; 0
 836:	0e 94 83 04 	call	0x906	; 0x906 <fputc>
 83a:	b3 94       	inc	r11
 83c:	f7 cf       	rjmp	.-18     	; 0x82c <__DATA_REGION_LENGTH__+0x2c>
 83e:	b2 14       	cp	r11, r2
 840:	18 f4       	brcc	.+6      	; 0x848 <__DATA_REGION_LENGTH__+0x48>
 842:	2b 18       	sub	r2, r11
 844:	02 c0       	rjmp	.+4      	; 0x84a <__DATA_REGION_LENGTH__+0x4a>
 846:	98 2c       	mov	r9, r8
 848:	21 2c       	mov	r2, r1
 84a:	a4 fe       	sbrs	r10, 4
 84c:	10 c0       	rjmp	.+32     	; 0x86e <__DATA_REGION_LENGTH__+0x6e>
 84e:	b6 01       	movw	r22, r12
 850:	80 e3       	ldi	r24, 0x30	; 48
 852:	90 e0       	ldi	r25, 0x00	; 0
 854:	0e 94 83 04 	call	0x906	; 0x906 <fputc>
 858:	a2 fe       	sbrs	r10, 2
 85a:	17 c0       	rjmp	.+46     	; 0x88a <__DATA_REGION_LENGTH__+0x8a>
 85c:	a1 fc       	sbrc	r10, 1
 85e:	03 c0       	rjmp	.+6      	; 0x866 <__DATA_REGION_LENGTH__+0x66>
 860:	88 e7       	ldi	r24, 0x78	; 120
 862:	90 e0       	ldi	r25, 0x00	; 0
 864:	02 c0       	rjmp	.+4      	; 0x86a <__DATA_REGION_LENGTH__+0x6a>
 866:	88 e5       	ldi	r24, 0x58	; 88
 868:	90 e0       	ldi	r25, 0x00	; 0
 86a:	b6 01       	movw	r22, r12
 86c:	0c c0       	rjmp	.+24     	; 0x886 <__DATA_REGION_LENGTH__+0x86>
 86e:	8a 2d       	mov	r24, r10
 870:	86 78       	andi	r24, 0x86	; 134
 872:	59 f0       	breq	.+22     	; 0x88a <__DATA_REGION_LENGTH__+0x8a>
 874:	a1 fe       	sbrs	r10, 1
 876:	02 c0       	rjmp	.+4      	; 0x87c <__DATA_REGION_LENGTH__+0x7c>
 878:	8b e2       	ldi	r24, 0x2B	; 43
 87a:	01 c0       	rjmp	.+2      	; 0x87e <__DATA_REGION_LENGTH__+0x7e>
 87c:	80 e2       	ldi	r24, 0x20	; 32
 87e:	a7 fc       	sbrc	r10, 7
 880:	8d e2       	ldi	r24, 0x2D	; 45
 882:	b6 01       	movw	r22, r12
 884:	90 e0       	ldi	r25, 0x00	; 0
 886:	0e 94 83 04 	call	0x906	; 0x906 <fputc>
 88a:	89 14       	cp	r8, r9
 88c:	38 f4       	brcc	.+14     	; 0x89c <__DATA_REGION_LENGTH__+0x9c>
 88e:	b6 01       	movw	r22, r12
 890:	80 e3       	ldi	r24, 0x30	; 48
 892:	90 e0       	ldi	r25, 0x00	; 0
 894:	0e 94 83 04 	call	0x906	; 0x906 <fputc>
 898:	9a 94       	dec	r9
 89a:	f7 cf       	rjmp	.-18     	; 0x88a <__DATA_REGION_LENGTH__+0x8a>
 89c:	8a 94       	dec	r8
 89e:	f3 01       	movw	r30, r6
 8a0:	e8 0d       	add	r30, r8
 8a2:	f1 1d       	adc	r31, r1
 8a4:	80 81       	ld	r24, Z
 8a6:	b6 01       	movw	r22, r12
 8a8:	90 e0       	ldi	r25, 0x00	; 0
 8aa:	0e 94 83 04 	call	0x906	; 0x906 <fputc>
 8ae:	81 10       	cpse	r8, r1
 8b0:	f5 cf       	rjmp	.-22     	; 0x89c <__DATA_REGION_LENGTH__+0x9c>
 8b2:	22 20       	and	r2, r2
 8b4:	09 f4       	brne	.+2      	; 0x8b8 <__DATA_REGION_LENGTH__+0xb8>
 8b6:	42 ce       	rjmp	.-892    	; 0x53c <vfprintf+0x24>
 8b8:	b6 01       	movw	r22, r12
 8ba:	80 e2       	ldi	r24, 0x20	; 32
 8bc:	90 e0       	ldi	r25, 0x00	; 0
 8be:	0e 94 83 04 	call	0x906	; 0x906 <fputc>
 8c2:	2a 94       	dec	r2
 8c4:	f6 cf       	rjmp	.-20     	; 0x8b2 <__DATA_REGION_LENGTH__+0xb2>
 8c6:	f6 01       	movw	r30, r12
 8c8:	86 81       	ldd	r24, Z+6	; 0x06
 8ca:	97 81       	ldd	r25, Z+7	; 0x07
 8cc:	02 c0       	rjmp	.+4      	; 0x8d2 <__DATA_REGION_LENGTH__+0xd2>
 8ce:	8f ef       	ldi	r24, 0xFF	; 255
 8d0:	9f ef       	ldi	r25, 0xFF	; 255
 8d2:	2b 96       	adiw	r28, 0x0b	; 11
 8d4:	e2 e1       	ldi	r30, 0x12	; 18
 8d6:	0c 94 39 05 	jmp	0xa72	; 0xa72 <__epilogue_restores__>

000008da <strnlen_P>:
 8da:	fc 01       	movw	r30, r24
 8dc:	05 90       	lpm	r0, Z+
 8de:	61 50       	subi	r22, 0x01	; 1
 8e0:	70 40       	sbci	r23, 0x00	; 0
 8e2:	01 10       	cpse	r0, r1
 8e4:	d8 f7       	brcc	.-10     	; 0x8dc <strnlen_P+0x2>
 8e6:	80 95       	com	r24
 8e8:	90 95       	com	r25
 8ea:	8e 0f       	add	r24, r30
 8ec:	9f 1f       	adc	r25, r31
 8ee:	08 95       	ret

000008f0 <strnlen>:
 8f0:	fc 01       	movw	r30, r24
 8f2:	61 50       	subi	r22, 0x01	; 1
 8f4:	70 40       	sbci	r23, 0x00	; 0
 8f6:	01 90       	ld	r0, Z+
 8f8:	01 10       	cpse	r0, r1
 8fa:	d8 f7       	brcc	.-10     	; 0x8f2 <strnlen+0x2>
 8fc:	80 95       	com	r24
 8fe:	90 95       	com	r25
 900:	8e 0f       	add	r24, r30
 902:	9f 1f       	adc	r25, r31
 904:	08 95       	ret

00000906 <fputc>:
 906:	0f 93       	push	r16
 908:	1f 93       	push	r17
 90a:	cf 93       	push	r28
 90c:	df 93       	push	r29
 90e:	fb 01       	movw	r30, r22
 910:	23 81       	ldd	r18, Z+3	; 0x03
 912:	21 fd       	sbrc	r18, 1
 914:	03 c0       	rjmp	.+6      	; 0x91c <fputc+0x16>
 916:	8f ef       	ldi	r24, 0xFF	; 255
 918:	9f ef       	ldi	r25, 0xFF	; 255
 91a:	2c c0       	rjmp	.+88     	; 0x974 <fputc+0x6e>
 91c:	22 ff       	sbrs	r18, 2
 91e:	16 c0       	rjmp	.+44     	; 0x94c <fputc+0x46>
 920:	46 81       	ldd	r20, Z+6	; 0x06
 922:	57 81       	ldd	r21, Z+7	; 0x07
 924:	24 81       	ldd	r18, Z+4	; 0x04
 926:	35 81       	ldd	r19, Z+5	; 0x05
 928:	42 17       	cp	r20, r18
 92a:	53 07       	cpc	r21, r19
 92c:	44 f4       	brge	.+16     	; 0x93e <fputc+0x38>
 92e:	a0 81       	ld	r26, Z
 930:	b1 81       	ldd	r27, Z+1	; 0x01
 932:	9d 01       	movw	r18, r26
 934:	2f 5f       	subi	r18, 0xFF	; 255
 936:	3f 4f       	sbci	r19, 0xFF	; 255
 938:	31 83       	std	Z+1, r19	; 0x01
 93a:	20 83       	st	Z, r18
 93c:	8c 93       	st	X, r24
 93e:	26 81       	ldd	r18, Z+6	; 0x06
 940:	37 81       	ldd	r19, Z+7	; 0x07
 942:	2f 5f       	subi	r18, 0xFF	; 255
 944:	3f 4f       	sbci	r19, 0xFF	; 255
 946:	37 83       	std	Z+7, r19	; 0x07
 948:	26 83       	std	Z+6, r18	; 0x06
 94a:	14 c0       	rjmp	.+40     	; 0x974 <fputc+0x6e>
 94c:	8b 01       	movw	r16, r22
 94e:	ec 01       	movw	r28, r24
 950:	fb 01       	movw	r30, r22
 952:	00 84       	ldd	r0, Z+8	; 0x08
 954:	f1 85       	ldd	r31, Z+9	; 0x09
 956:	e0 2d       	mov	r30, r0
 958:	09 95       	icall
 95a:	89 2b       	or	r24, r25
 95c:	e1 f6       	brne	.-72     	; 0x916 <fputc+0x10>
 95e:	d8 01       	movw	r26, r16
 960:	16 96       	adiw	r26, 0x06	; 6
 962:	8d 91       	ld	r24, X+
 964:	9c 91       	ld	r25, X
 966:	17 97       	sbiw	r26, 0x07	; 7
 968:	01 96       	adiw	r24, 0x01	; 1
 96a:	17 96       	adiw	r26, 0x07	; 7
 96c:	9c 93       	st	X, r25
 96e:	8e 93       	st	-X, r24
 970:	16 97       	sbiw	r26, 0x06	; 6
 972:	ce 01       	movw	r24, r28
 974:	df 91       	pop	r29
 976:	cf 91       	pop	r28
 978:	1f 91       	pop	r17
 97a:	0f 91       	pop	r16
 97c:	08 95       	ret

0000097e <__ultoa_invert>:
 97e:	fa 01       	movw	r30, r20
 980:	aa 27       	eor	r26, r26
 982:	28 30       	cpi	r18, 0x08	; 8
 984:	51 f1       	breq	.+84     	; 0x9da <__ultoa_invert+0x5c>
 986:	20 31       	cpi	r18, 0x10	; 16
 988:	81 f1       	breq	.+96     	; 0x9ea <__ultoa_invert+0x6c>
 98a:	e8 94       	clt
 98c:	6f 93       	push	r22
 98e:	6e 7f       	andi	r22, 0xFE	; 254
 990:	6e 5f       	subi	r22, 0xFE	; 254
 992:	7f 4f       	sbci	r23, 0xFF	; 255
 994:	8f 4f       	sbci	r24, 0xFF	; 255
 996:	9f 4f       	sbci	r25, 0xFF	; 255
 998:	af 4f       	sbci	r26, 0xFF	; 255
 99a:	b1 e0       	ldi	r27, 0x01	; 1
 99c:	3e d0       	rcall	.+124    	; 0xa1a <__ultoa_invert+0x9c>
 99e:	b4 e0       	ldi	r27, 0x04	; 4
 9a0:	3c d0       	rcall	.+120    	; 0xa1a <__ultoa_invert+0x9c>
 9a2:	67 0f       	add	r22, r23
 9a4:	78 1f       	adc	r23, r24
 9a6:	89 1f       	adc	r24, r25
 9a8:	9a 1f       	adc	r25, r26
 9aa:	a1 1d       	adc	r26, r1
 9ac:	68 0f       	add	r22, r24
 9ae:	79 1f       	adc	r23, r25
 9b0:	8a 1f       	adc	r24, r26
 9b2:	91 1d       	adc	r25, r1
 9b4:	a1 1d       	adc	r26, r1
 9b6:	6a 0f       	add	r22, r26
 9b8:	71 1d       	adc	r23, r1
 9ba:	81 1d       	adc	r24, r1
 9bc:	91 1d       	adc	r25, r1
 9be:	a1 1d       	adc	r26, r1
 9c0:	20 d0       	rcall	.+64     	; 0xa02 <__ultoa_invert+0x84>
 9c2:	09 f4       	brne	.+2      	; 0x9c6 <__ultoa_invert+0x48>
 9c4:	68 94       	set
 9c6:	3f 91       	pop	r19
 9c8:	2a e0       	ldi	r18, 0x0A	; 10
 9ca:	26 9f       	mul	r18, r22
 9cc:	11 24       	eor	r1, r1
 9ce:	30 19       	sub	r19, r0
 9d0:	30 5d       	subi	r19, 0xD0	; 208
 9d2:	31 93       	st	Z+, r19
 9d4:	de f6       	brtc	.-74     	; 0x98c <__ultoa_invert+0xe>
 9d6:	cf 01       	movw	r24, r30
 9d8:	08 95       	ret
 9da:	46 2f       	mov	r20, r22
 9dc:	47 70       	andi	r20, 0x07	; 7
 9de:	40 5d       	subi	r20, 0xD0	; 208
 9e0:	41 93       	st	Z+, r20
 9e2:	b3 e0       	ldi	r27, 0x03	; 3
 9e4:	0f d0       	rcall	.+30     	; 0xa04 <__ultoa_invert+0x86>
 9e6:	c9 f7       	brne	.-14     	; 0x9da <__ultoa_invert+0x5c>
 9e8:	f6 cf       	rjmp	.-20     	; 0x9d6 <__ultoa_invert+0x58>
 9ea:	46 2f       	mov	r20, r22
 9ec:	4f 70       	andi	r20, 0x0F	; 15
 9ee:	40 5d       	subi	r20, 0xD0	; 208
 9f0:	4a 33       	cpi	r20, 0x3A	; 58
 9f2:	18 f0       	brcs	.+6      	; 0x9fa <__ultoa_invert+0x7c>
 9f4:	49 5d       	subi	r20, 0xD9	; 217
 9f6:	31 fd       	sbrc	r19, 1
 9f8:	40 52       	subi	r20, 0x20	; 32
 9fa:	41 93       	st	Z+, r20
 9fc:	02 d0       	rcall	.+4      	; 0xa02 <__ultoa_invert+0x84>
 9fe:	a9 f7       	brne	.-22     	; 0x9ea <__ultoa_invert+0x6c>
 a00:	ea cf       	rjmp	.-44     	; 0x9d6 <__ultoa_invert+0x58>
 a02:	b4 e0       	ldi	r27, 0x04	; 4
 a04:	a6 95       	lsr	r26
 a06:	97 95       	ror	r25
 a08:	87 95       	ror	r24
 a0a:	77 95       	ror	r23
 a0c:	67 95       	ror	r22
 a0e:	ba 95       	dec	r27
 a10:	c9 f7       	brne	.-14     	; 0xa04 <__ultoa_invert+0x86>
 a12:	00 97       	sbiw	r24, 0x00	; 0
 a14:	61 05       	cpc	r22, r1
 a16:	71 05       	cpc	r23, r1
 a18:	08 95       	ret
 a1a:	9b 01       	movw	r18, r22
 a1c:	ac 01       	movw	r20, r24
 a1e:	0a 2e       	mov	r0, r26
 a20:	06 94       	lsr	r0
 a22:	57 95       	ror	r21
 a24:	47 95       	ror	r20
 a26:	37 95       	ror	r19
 a28:	27 95       	ror	r18
 a2a:	ba 95       	dec	r27
 a2c:	c9 f7       	brne	.-14     	; 0xa20 <__ultoa_invert+0xa2>
 a2e:	62 0f       	add	r22, r18
 a30:	73 1f       	adc	r23, r19
 a32:	84 1f       	adc	r24, r20
 a34:	95 1f       	adc	r25, r21
 a36:	a0 1d       	adc	r26, r0
 a38:	08 95       	ret

00000a3a <__prologue_saves__>:
 a3a:	2f 92       	push	r2
 a3c:	3f 92       	push	r3
 a3e:	4f 92       	push	r4
 a40:	5f 92       	push	r5
 a42:	6f 92       	push	r6
 a44:	7f 92       	push	r7
 a46:	8f 92       	push	r8
 a48:	9f 92       	push	r9
 a4a:	af 92       	push	r10
 a4c:	bf 92       	push	r11
 a4e:	cf 92       	push	r12
 a50:	df 92       	push	r13
 a52:	ef 92       	push	r14
 a54:	ff 92       	push	r15
 a56:	0f 93       	push	r16
 a58:	1f 93       	push	r17
 a5a:	cf 93       	push	r28
 a5c:	df 93       	push	r29
 a5e:	cd b7       	in	r28, 0x3d	; 61
 a60:	de b7       	in	r29, 0x3e	; 62
 a62:	ca 1b       	sub	r28, r26
 a64:	db 0b       	sbc	r29, r27
 a66:	0f b6       	in	r0, 0x3f	; 63
 a68:	f8 94       	cli
 a6a:	de bf       	out	0x3e, r29	; 62
 a6c:	0f be       	out	0x3f, r0	; 63
 a6e:	cd bf       	out	0x3d, r28	; 61
 a70:	09 94       	ijmp

00000a72 <__epilogue_restores__>:
 a72:	2a 88       	ldd	r2, Y+18	; 0x12
 a74:	39 88       	ldd	r3, Y+17	; 0x11
 a76:	48 88       	ldd	r4, Y+16	; 0x10
 a78:	5f 84       	ldd	r5, Y+15	; 0x0f
 a7a:	6e 84       	ldd	r6, Y+14	; 0x0e
 a7c:	7d 84       	ldd	r7, Y+13	; 0x0d
 a7e:	8c 84       	ldd	r8, Y+12	; 0x0c
 a80:	9b 84       	ldd	r9, Y+11	; 0x0b
 a82:	aa 84       	ldd	r10, Y+10	; 0x0a
 a84:	b9 84       	ldd	r11, Y+9	; 0x09
 a86:	c8 84       	ldd	r12, Y+8	; 0x08
 a88:	df 80       	ldd	r13, Y+7	; 0x07
 a8a:	ee 80       	ldd	r14, Y+6	; 0x06
 a8c:	fd 80       	ldd	r15, Y+5	; 0x05
 a8e:	0c 81       	ldd	r16, Y+4	; 0x04
 a90:	1b 81       	ldd	r17, Y+3	; 0x03
 a92:	aa 81       	ldd	r26, Y+2	; 0x02
 a94:	b9 81       	ldd	r27, Y+1	; 0x01
 a96:	ce 0f       	add	r28, r30
 a98:	d1 1d       	adc	r29, r1
 a9a:	0f b6       	in	r0, 0x3f	; 63
 a9c:	f8 94       	cli
 a9e:	de bf       	out	0x3e, r29	; 62
 aa0:	0f be       	out	0x3f, r0	; 63
 aa2:	cd bf       	out	0x3d, r28	; 61
 aa4:	ed 01       	movw	r28, r26
 aa6:	08 95       	ret

00000aa8 <_exit>:
 aa8:	f8 94       	cli

00000aaa <__stop_program>:
 aaa:	ff cf       	rjmp	.-2      	; 0xaaa <__stop_program>
