时钟监控电路及其方法 本发明公开一种时钟监控电路及相应的时钟监控方法，通过设置两个低频时钟源模块(一个是芯片内部的低频时钟模块，另外一个是外挂的低频时钟源模块)，利用双时钟源模块提供系统的时钟可靠性，同时系统本身具备由低频时钟源升频的高频时钟模块，高频时钟模块的输入时钟源可以是外部低频时钟或者内部低频时钟，此高频模块在输入的低频时钟源停止工作以后还可以通过模块本身的自激振荡维持比低频高两倍以上的时钟频率。当时钟监控模块监测到外部时钟模块出现异常或者是内部时钟低频模块出现异常时，时钟监控模块就会输出相应的标志位跟中断给时钟异常处理模块，时钟异常处理模块就会相应把高频输入模块的时钟源切换成另外一个低频时钟模块。
