Classic Timing Analyzer report for SAP_1
Fri Mar 12 21:16:26 2021
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                      ;
+------------------------------+-------+---------------+-------------+-----------+------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From      ; To   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-----------+------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 16.579 ns   ; operation ; S[6] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;           ;      ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-----------+------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; tpd                                                                ;
+-------+-------------------+-----------------+---------------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From          ; To   ;
+-------+-------------------+-----------------+---------------+------+
; N/A   ; None              ; 16.579 ns       ; operation     ; S[6] ;
; N/A   ; None              ; 16.494 ns       ; A[1]          ; S[6] ;
; N/A   ; None              ; 16.430 ns       ; operation     ; S[4] ;
; N/A   ; None              ; 16.413 ns       ; A[1]          ; S[4] ;
; N/A   ; None              ; 16.152 ns       ; A[4]          ; S[6] ;
; N/A   ; None              ; 16.096 ns       ; B[2]          ; S[6] ;
; N/A   ; None              ; 16.081 ns       ; operation     ; S[5] ;
; N/A   ; None              ; 16.015 ns       ; B[2]          ; S[4] ;
; N/A   ; None              ; 15.996 ns       ; A[1]          ; S[5] ;
; N/A   ; None              ; 15.959 ns       ; operation     ; S[2] ;
; N/A   ; None              ; 15.942 ns       ; A[1]          ; S[2] ;
; N/A   ; None              ; 15.805 ns       ; B[1]          ; S[6] ;
; N/A   ; None              ; 15.724 ns       ; B[1]          ; S[4] ;
; N/A   ; None              ; 15.670 ns       ; A[4]          ; S[4] ;
; N/A   ; None              ; 15.654 ns       ; A[4]          ; S[5] ;
; N/A   ; None              ; 15.598 ns       ; B[2]          ; S[5] ;
; N/A   ; None              ; 15.508 ns       ; A[0]          ; S[6] ;
; N/A   ; None              ; 15.427 ns       ; A[0]          ; S[4] ;
; N/A   ; None              ; 15.307 ns       ; B[1]          ; S[5] ;
; N/A   ; None              ; 15.253 ns       ; B[1]          ; S[2] ;
; N/A   ; None              ; 15.240 ns       ; B[5]          ; S[6] ;
; N/A   ; None              ; 15.143 ns       ; B[2]          ; S[2] ;
; N/A   ; None              ; 15.018 ns       ; B[0]          ; S[6] ;
; N/A   ; None              ; 15.010 ns       ; A[0]          ; S[5] ;
; N/A   ; None              ; 14.956 ns       ; A[0]          ; S[2] ;
; N/A   ; None              ; 14.937 ns       ; B[0]          ; S[4] ;
; N/A   ; None              ; 14.560 ns       ; operation     ; S[7] ;
; N/A   ; None              ; 14.520 ns       ; B[0]          ; S[5] ;
; N/A   ; None              ; 14.475 ns       ; A[1]          ; S[7] ;
; N/A   ; None              ; 14.466 ns       ; B[0]          ; S[2] ;
; N/A   ; None              ; 14.419 ns       ; B[6]          ; S[6] ;
; N/A   ; None              ; 14.416 ns       ; A[5]          ; S[6] ;
; N/A   ; None              ; 14.350 ns       ; B[5]          ; S[5] ;
; N/A   ; None              ; 14.133 ns       ; A[4]          ; S[7] ;
; N/A   ; None              ; 14.077 ns       ; B[2]          ; S[7] ;
; N/A   ; None              ; 13.870 ns       ; operation     ; S[1] ;
; N/A   ; None              ; 13.786 ns       ; B[1]          ; S[7] ;
; N/A   ; None              ; 13.719 ns       ; operation     ; S[3] ;
; N/A   ; None              ; 13.702 ns       ; A[1]          ; S[3] ;
; N/A   ; None              ; 13.556 ns       ; B[7]          ; S[7] ;
; N/A   ; None              ; 13.527 ns       ; A[5]          ; S[5] ;
; N/A   ; None              ; 13.499 ns       ; A[6]          ; S[6] ;
; N/A   ; None              ; 13.489 ns       ; A[0]          ; S[7] ;
; N/A   ; None              ; 13.452 ns       ; A[1]          ; S[1] ;
; N/A   ; None              ; 13.304 ns       ; B[2]          ; S[3] ;
; N/A   ; None              ; 13.221 ns       ; B[5]          ; S[7] ;
; N/A   ; None              ; 13.016 ns       ; operation     ; S[0] ;
; N/A   ; None              ; 13.013 ns       ; B[1]          ; S[3] ;
; N/A   ; None              ; 12.999 ns       ; B[0]          ; S[7] ;
; N/A   ; None              ; 12.867 ns       ; A[0]          ; S[1] ;
; N/A   ; None              ; 12.801 ns       ; B[6]          ; S[7] ;
; N/A   ; None              ; 12.766 ns       ; B[1]          ; S[1] ;
; N/A   ; None              ; 12.716 ns       ; A[0]          ; S[3] ;
; N/A   ; None              ; 12.397 ns       ; A[5]          ; S[7] ;
; N/A   ; None              ; 12.377 ns       ; B[0]          ; S[1] ;
; N/A   ; None              ; 12.226 ns       ; B[0]          ; S[3] ;
; N/A   ; None              ; 12.020 ns       ; A[0]          ; S[0] ;
; N/A   ; None              ; 11.874 ns       ; A[6]          ; S[7] ;
; N/A   ; None              ; 11.523 ns       ; B[0]          ; S[0] ;
; N/A   ; None              ; 11.016 ns       ; enable_output ; S[4] ;
; N/A   ; None              ; 10.976 ns       ; B[4]          ; S[6] ;
; N/A   ; None              ; 10.930 ns       ; A[7]          ; S[7] ;
; N/A   ; None              ; 10.758 ns       ; B[3]          ; S[6] ;
; N/A   ; None              ; 10.677 ns       ; B[3]          ; S[4] ;
; N/A   ; None              ; 10.501 ns       ; B[4]          ; S[4] ;
; N/A   ; None              ; 10.479 ns       ; enable_output ; S[5] ;
; N/A   ; None              ; 10.478 ns       ; B[4]          ; S[5] ;
; N/A   ; None              ; 10.416 ns       ; A[2]          ; S[6] ;
; N/A   ; None              ; 10.335 ns       ; A[2]          ; S[4] ;
; N/A   ; None              ; 10.304 ns       ; enable_output ; S[2] ;
; N/A   ; None              ; 10.303 ns       ; enable_output ; S[6] ;
; N/A   ; None              ; 10.260 ns       ; B[3]          ; S[5] ;
; N/A   ; None              ; 10.005 ns       ; enable_output ; S[0] ;
; N/A   ; None              ; 10.000 ns       ; enable_output ; S[7] ;
; N/A   ; None              ; 9.992 ns        ; A[3]          ; S[6] ;
; N/A   ; None              ; 9.918 ns        ; A[2]          ; S[5] ;
; N/A   ; None              ; 9.911 ns        ; A[3]          ; S[4] ;
; N/A   ; None              ; 9.655 ns        ; enable_output ; S[1] ;
; N/A   ; None              ; 9.494 ns        ; A[3]          ; S[5] ;
; N/A   ; None              ; 9.470 ns        ; A[2]          ; S[2] ;
; N/A   ; None              ; 9.132 ns        ; enable_output ; S[3] ;
; N/A   ; None              ; 8.957 ns        ; B[4]          ; S[7] ;
; N/A   ; None              ; 8.739 ns        ; B[3]          ; S[7] ;
; N/A   ; None              ; 8.397 ns        ; A[2]          ; S[7] ;
; N/A   ; None              ; 7.973 ns        ; A[3]          ; S[7] ;
; N/A   ; None              ; 7.624 ns        ; A[2]          ; S[3] ;
; N/A   ; None              ; 7.575 ns        ; B[3]          ; S[3] ;
; N/A   ; None              ; 6.808 ns        ; A[3]          ; S[3] ;
+-------+-------------------+-----------------+---------------+------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Fri Mar 12 21:16:25 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off SAP_1 -c SAP_1 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Longest tpd from source pin "operation" to destination pin "S[6]" is 16.579 ns
    Info: 1: + IC(0.000 ns) + CELL(0.944 ns) = 0.944 ns; Loc. = PIN_115; Fanout = 9; PIN Node = 'operation'
    Info: 2: + IC(6.504 ns) + CELL(0.206 ns) = 7.654 ns; Loc. = LCCOMB_X27_Y7_N8; Fanout = 2; COMB Node = 'Add0~15'
    Info: 3: + IC(1.102 ns) + CELL(0.621 ns) = 9.377 ns; Loc. = LCCOMB_X27_Y9_N20; Fanout = 2; COMB Node = 'Add0~17'
    Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 9.463 ns; Loc. = LCCOMB_X27_Y9_N22; Fanout = 2; COMB Node = 'Add0~20'
    Info: 5: + IC(0.000 ns) + CELL(0.506 ns) = 9.969 ns; Loc. = LCCOMB_X27_Y9_N24; Fanout = 1; COMB Node = 'Add0~22'
    Info: 6: + IC(3.554 ns) + CELL(3.056 ns) = 16.579 ns; Loc. = PIN_7; Fanout = 0; PIN Node = 'S[6]'
    Info: Total cell delay = 5.419 ns ( 32.69 % )
    Info: Total interconnect delay = 11.160 ns ( 67.31 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 196 megabytes
    Info: Processing ended: Fri Mar 12 21:16:26 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


