```verilog
// ==================================================================
// parameter
// ==================================================================
```
```verilog
// ==================================================================
// wire & reg
// ==================================================================
```
```verilog
// ==================================================================
// assign & fixed value
// ==================================================================
```
```verilog
// ==================================================================
// pll
// ==================================================================
```
```verilog
// ==================================================================
// Clock gen
// ==================================================================
```
```verilog
// ==================================================================
// Debounce
// ==================================================================
```
```verilog
// ==================================================================
// Debug sim
// ==================================================================
```
```verilog
// ==================================================================
// Change list
// ==================================================================
```

```verilog
// ======================================================================================
// * Engineer:     n/a
// * Module Name:
// *               n/a
// * Project Name: n/a
// * Description:  
// *               n/a
// ======================================================================================
```






