## linux时钟子系统

###  修订记录
| 修订说明 | 日期 | 作者 | 额外说明 |
| --- |
| 初版 | 2018/04/10 | 员清观 |  |



## 1 C20芯片开发
### 1.1 cpu动态变频
```cpp
  动态变频修改： > CPU Power Management > CPU Frequency scaling > Default CPUFreq governor (userspace)
cd /sys/devices/system/cpu/cpu0/cpufreq/
echo 516000 > /sys/devices/system/cpu/cpu0/cpufreq/scaling_setspeed
cat /sys/devices/system/cpu/cpu0/cpufreq/cpuinfo_cur_freq

切换频率的时候，是否需要重新计算jiffies的参数。
static int imapx_cpu0_millivolts[MAX_DVFS_FREQS] = { 1100, 1100,
	1100, 1100, 1100, 1100, 1050, 1050, 1050, 1050, 1050, 1050, 1050, 1050, 1050};
	//1100, 1050, 1050, 1050, 1050, 1050, 1050, 1050, 1050, 1050, 1050, 1050, 1050};
evb板不稳定，修改vdd_core之后解决
```

**查询时钟**<br>

**相关代码文件**
```cpp
./kernel/drivers/infotm/
./kernel/drivers/clk
./kernel/arch/arm/mach-apollo3/include/mach/clk.h
./kernel/arch/arm/mach-apollo3/include/mach/clk.h

./kernel/drivers/infotm/q3f/clk/clk-debugfs.c //从中了解如何动态配置mmc的时钟
```

**验证尝试添加新的debugfs**<br>
尝试自己添加新的debugfs来调试现有的驱动模块，包括block等。

**客户在函数中修改sd控制器时钟**
```cpp
    #if 1
    static void dw_mci_setup_bus(struct dw_mci_slot *slot, bool force_clkinit)
        也可以在这个函数中修改时钟的最大值
    static int mmc_sd_init_card(struct mmc_host *host, u32 ocr,
        #if defined(CONFIG_APOLLO3_FPGA_PLATFORM) || defined (CONFIG_CORONAMPW_FPGA_PLATFORM)
		mmc_set_clock(host, 15000000);
		#else
		mmc_set_clock(host, mmc_sd_get_max_clock(card)); //把sd卡允许的最大时钟作为参数。
		#endif
```
**spi flash测试**
１．使用extfs，读写都要测试
２．时钟波形对比
３．代码应该禁止NCO模式
４．压力测试，速度测试，给出结论
５．spi flash 改变dummy参数，看看对结果有何影响．

struct bus_and_dev_clk_info{
    uint32_t dev_id;
    uint32_t nco_en;            /* NCO en  should be ENABLE or DISABLE */
    uint32_t clk_src;           /* APLL, DPLL, EPLL, VPLL, OSC_CLK, XEXTCLK */
    uint32_t nco_value;         /* nco is 8 bit effective  */
    uint32_t clk_divider;       /* clk divider  [4 : 0] */
	uint32_t nco_disable;
};

　#define DEV_CLK_INFO(_dev_id, _nco_en, _clk_src,　_nco_value, _clk_divider, disable) \
{\
	.dev_id = _dev_id, \
	.nco_en = _nco_en, \
	.clk_src = _clk_src, \
	.nco_value = _nco_value, \
	.clk_divider = _clk_divider, \
	.nco_disable = disable, \
}

static struct bus_and_dev_clk_info dev_clk_info[] = {
    DEV_CLK_INFO(SSP_CLK_SRC, 0, EPLL, 0, 3, ENABLE),
}

初始化的时候，使用devide模式，所以得到148500000HZ.

SSP,为了保证clk质量，是否应该禁止nco


void mmc0_set_rate(struct dw_mci *host)
{
        const struct dw_mci_drv_data *drv_data = host->drv_data;
        struct dw_mci *mmc_host = host;

        //获取设备时钟源
        host->ciu_clk = clk_get_sys("imap-mmc.0", "sd-mmc0");

        //先设置设备父时钟源是"epll"，然后设置时钟频率为50MHz :: 如何确定父时钟源?
        //最后读取时钟频率看是否设置成功
        clk_set_parent(mmc_host->ciu_clk,clk_get_sys("epll","epll"));
        clk_set_rate(mmc_host->ciu_clk,50000000);
        mmc_host->bus_hz = clk_get_rate(mmc_host->ciu_clk);
        if(mmc_host->bus_hz != 50000000)
                printk("set freq err!\n");

        //打开设备时钟源
        clk_prepare_enable(host->ciu_clk);

        //关闭和释放设备时钟源
        clk_disable_unprepare(host->ciu_clk);
        clk_put(host->ciu_clk);
}

## 2. 初始化框架

```cpp
Apoll3查看设备初始化流程，grep "MACHINE_START" -r ./kernel/ | grep "apollo3" ，这是重要的入口部分，然后开始跟踪
    入口文件为： ./kernel/arch/arm/mach-apollo3/mach-apollo3.c

//### x.1 MACHINE_START部分：
grep "#define MACHINE_START" -r ./kernel 可以发现./kernel/arch/arm/include/asm/mach/arch.h 中定义了MACHINE_START的宏:
MACHINE_START(IMAPX15, "iMAPx15")
	.nr				= 0x8f9,
	.atag_offset    = 0x100,
	.smp			= smp_ops(apollo3_smp_ops),
	.init_early		= apollo3_init_early,
	.init_irq		= apollo3_init_irq,
	.map_io			= apollo3_map_io,
	.init_machine   = apollo3_machine_init,
	.init_time		= apollo3_init_time,
	.init_late		= apollo3_init_late,
	.restart		= apollo3_restart,
	.reserve		= apollo3_reserve,
MACHINE_END
//### x.2 apollo3_init_early
//### x.3 apollo3_init_irq)
//### x.4 apollo3_map_io
//### x.5 apollo3_machine_init
//### x.6 apollo3_init_time
struct clk *clk_get_sys(const char *dev_id, const char *con_id)
  return clk_find(dev_id, con_id); //根据两个id获取clk结构
int clk_register_clkdev(struct clk *clk, const char *con_id, const char *dev_fmt, ...)
  struct clk_lookup *cl = vclkdev_alloc(clk, con_id, dev_fmt, ap);
  clkdev_add(cl); //list_add_tail(&cl->node, &clocks); 添加到链表中，之后clk_get_sys()函数可以根据名称获取clk结构

//需要注意的是，　dev_clk_info[] 和　dev_clk[] 是一一对应的
void __init apollo3_init_time(void)
  imapx_clock_init();
    INIT_LIST_HEAD(&register_clk_head); //初始化clock的链表
    |--> imapx_osc_clk_init(); //注册 "osc-clk"
      clks = (struct clk_collect *)kmalloc(sizeof(struct clk_collect), GFP_KERNEL);
      clk = clk_register_fixed_rate(NULL, "osc-clk", NULL, CLK_IS_ROOT, IMAP_OSC_CLK);
      clk_register_clkdev(clk, "osc-clk", NULL);
      clks->clk = clk; list_add(&clks->list,&register_clk_head);
    |--> imapx_pll_clk_init(); //注册父为 osc-clk 的4个pll："apll", "dpll", "epll", "vpll"
      for (i = 0; i < ARRAY_SIZE(pll_clk); i++)
        clks = (struct clk_collect *)kmalloc(sizeof(struct clk_collect), GFP_KERNEL);
        |--> clk = imapx_pll_clk_register(pll_clk[i], "osc-clk", i, CLK_IGNORE_UNUSED, NULL);
          init.ops = &pll_ops; pll->hw.init = &init;
          |--> return clk_register(NULL, &pll->hw); //--> _clk_register()
            clk->ops = hw->init->ops; clk->ops->init(clk->hw); //直接展开下层调用，提取主要内容
            clk->rate = clk->ops->recalc_rate(clk->hw, __clk_get_rate(clk->parent));
        clk_register_clkdev(clk, pll_clk[i], NULL);
        clks->clk = clk; list_add(&clks->list,&register_clk_head);
    imapx_cpu_clk_init(); //注册父为"apll"的"gtm-clk" "cpu-clk" "apb_pclk"
    imapx_dev_clk_init();  //注册父为"osc-clk" "apll", "dpll", "epll", "vpll" 的 设备clock
    imapx_bus_clk_init(); //注册父为"bus1/3/4/6"的bus clk, 和父为"apb_output"的apb clk
    imapx_vitual_clk_init(); //vitual_clk 无有效内容
    imapx_init_infotm_conf();
    imapx_set_default_parent();

  module_power_on(SYSMGR_CMNTIMER_BASE);
  apollo3_gtimer_init(IO_ADDRESS(SCU_GLOBAL_TIMER), "timer-ca5");
  apollo3_cmn_timer_init(IO_ADDRESS(IMAP_TIMER_BASE),GIC_CMNT0_ID, "imap-cmn-timer");
  apollo3_twd_init();

//### x.7 apollo3_init_late
//### x.8 apollo3_restart
//### x.9 apollo3_reserve

uboot中设置pll
irf->set_pll ( PLL_D, 0x003f );                       // set DPLL to 1536M
irf->set_pll ( PLL_E, 0x2062 );                       // set EPLL to 1188M  --->594M
irf->module_set_clock ( BUS6_CLK_BASE, /*PLL_E*/PLL_D, /*5*/8);

host->biu_clk = clk_get_sys("sdmmc.1", "sdmmc1"); //bus clk , 链接到系统设备控制器，内部
host->ciu_clk = clk_get_sys("imap-mmc.1", "sd-mmc1"); //dev clk，外部，到设备。 SD1_CLK_SRC
两个时钟如何得到如何计算的？作用是什么

host->bus_hz = clk_get_rate(host->ciu_clk);
    外部时钟是ciu么
QUIRK 具体含义，会否对当前问题有影响
dw_mmc的最新代码，会否有更新？

BUS_FREQ_RANGE("apb_output",  300000, 100000); 两个值的单位是khz

时钟数组中，父子关系是固定的？还是动态可设定的？

mmc接口，分频是对应的bus 还是 dev clk

内部时钟设置为100M,然后2分频，会否有好点的表现？因为内部精度较高，可能能够比较好的处理。


卡读延迟 是什么，如何测试得到的。
平均相位差 什么玩意，有什么影响
或者是否有比较长的起始位，可以准确的同步呢？一次128k数据，有32byte的起始位也无所谓。
是否可以根据或者参考sd提供的delay数据进行设定。能否测试得到这个数据？
或者，如果读出现偏差，调整delayline设置，再次读写，从1开始，一直到正确为止。
数据传输开始之前先进行训练，或者出错之后调整。

```
