Fitter report for Penelope
Wed Nov 09 20:01:39 2011
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 09 20:01:39 2011         ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; Penelope                                      ;
; Top-level Entity Name              ; Penelope                                      ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C8Q208C8                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 4,423 / 8,256 ( 54 % )                        ;
;     Total combinational functions  ; 3,999 / 8,256 ( 48 % )                        ;
;     Dedicated logic registers      ; 2,876 / 8,256 ( 35 % )                        ;
; Total registers                    ; 2876                                          ;
; Total pins                         ; 57 / 138 ( 41 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 8 / 36 ( 22 % )                               ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C8Q208C8        ;                                ;
; Maximum processors allowed for parallel compilation                        ; 1                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM            ; Normal                         ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; Off                ; IO Paths and Minimum TPD Paths ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; Off                ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Fitter Effort                                                              ; Auto Fit           ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                      ;
+------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node                                     ; Action           ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; C122_frequency_HZ[0]                     ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[0]                     ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[0]~_Duplicate_1                ; REGOUT           ;                       ;
; C122_frequency_HZ[0]~_Duplicate_1        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[0]~_Duplicate_1        ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[0]~_Duplicate_2                ; REGOUT           ;                       ;
; C122_frequency_HZ[1]                     ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[1]                     ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[1]~_Duplicate_1                ; REGOUT           ;                       ;
; C122_frequency_HZ[1]~_Duplicate_1        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[1]~_Duplicate_1        ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[1]~_Duplicate_2                ; REGOUT           ;                       ;
; C122_frequency_HZ[2]                     ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[2]                     ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[2]~_Duplicate_1                ; REGOUT           ;                       ;
; C122_frequency_HZ[2]~_Duplicate_1        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[2]~_Duplicate_1        ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[2]~_Duplicate_2                ; REGOUT           ;                       ;
; C122_frequency_HZ[3]                     ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[3]                     ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[3]~_Duplicate_1                ; REGOUT           ;                       ;
; C122_frequency_HZ[3]~_Duplicate_1        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[3]~_Duplicate_1        ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[3]~_Duplicate_2                ; REGOUT           ;                       ;
; C122_frequency_HZ[4]                     ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[4]                     ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[4]~_Duplicate_1                ; REGOUT           ;                       ;
; C122_frequency_HZ[4]~_Duplicate_1        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[4]~_Duplicate_1        ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[4]~_Duplicate_2                ; REGOUT           ;                       ;
; C122_frequency_HZ[5]                     ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[5]                     ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[5]~_Duplicate_1                ; REGOUT           ;                       ;
; C122_frequency_HZ[5]~_Duplicate_1        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[5]~_Duplicate_1        ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[5]~_Duplicate_2                ; REGOUT           ;                       ;
; C122_frequency_HZ[6]                     ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[6]                     ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[6]~_Duplicate_1                ; REGOUT           ;                       ;
; C122_frequency_HZ[6]~_Duplicate_1        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[6]~_Duplicate_1        ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[6]~_Duplicate_2                ; REGOUT           ;                       ;
; C122_frequency_HZ[7]                     ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[7]                     ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[7]~_Duplicate_1                ; REGOUT           ;                       ;
; C122_frequency_HZ[7]~_Duplicate_1        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[7]~_Duplicate_1        ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[7]~_Duplicate_2                ; REGOUT           ;                       ;
; C122_frequency_HZ[8]                     ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[8]                     ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[8]~_Duplicate_1                ; REGOUT           ;                       ;
; C122_frequency_HZ[8]~_Duplicate_1        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[8]~_Duplicate_1        ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[8]~_Duplicate_2                ; REGOUT           ;                       ;
; C122_frequency_HZ[9]                     ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[9]                     ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[9]~_Duplicate_1                ; REGOUT           ;                       ;
; C122_frequency_HZ[9]~_Duplicate_1        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[9]~_Duplicate_1        ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[9]~_Duplicate_2                ; REGOUT           ;                       ;
; C122_frequency_HZ[10]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[10]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[10]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[10]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[10]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[10]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[11]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[11]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[11]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[11]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[11]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[11]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[12]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[12]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[12]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[12]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[12]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[12]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[13]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[13]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[13]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[13]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[13]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[13]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[14]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[14]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[14]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[14]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[14]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[14]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[15]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[15]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[15]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[15]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[15]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[15]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[16]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[16]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[16]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[16]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[16]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[16]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[17]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ; DATAA            ;                       ;
; C122_frequency_HZ[17]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[17]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[17]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ; DATAA            ;                       ;
; C122_frequency_HZ[17]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[17]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[18]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[18]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[18]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[18]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[18]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[18]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[19]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[19]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[19]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[19]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[19]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[19]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[20]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[20]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[20]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[20]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[20]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[20]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[21]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[21]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[21]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[21]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[21]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[21]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[22]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[22]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[22]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[22]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[22]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[22]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[23]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[23]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[23]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[23]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[23]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[23]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[24]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[24]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[24]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[24]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[24]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[24]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[25]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[25]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[25]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[25]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[25]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[25]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[26]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[26]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[26]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[26]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[26]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[26]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[27]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[27]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[27]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[27]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[27]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[27]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[28]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[28]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[28]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[28]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[28]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[28]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[29]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[29]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[29]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[29]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[29]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[29]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[30]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[30]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[30]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[30]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[30]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[30]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_frequency_HZ[31]                    ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ; DATAA            ;                       ;
; C122_frequency_HZ[31]                    ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[31]~_Duplicate_1               ; REGOUT           ;                       ;
; C122_frequency_HZ[31]~_Duplicate_1       ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ; DATAA            ;                       ;
; C122_frequency_HZ[31]~_Duplicate_1       ; Duplicated       ; Register Packing   ; Timing optimization ; REGOUT    ;                ; C122_frequency_HZ[31]~_Duplicate_2               ; REGOUT           ;                       ;
; C122_out_i[0]~0                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[0]~0                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[0]~0_OTERM231                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[1]~2_OTERM229                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[2]~4_OTERM227                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[3]~6_OTERM225                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[4]~8_OTERM223                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[5]~10_OTERM221                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[6]~12_OTERM219                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[7]~14_OTERM217                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[8]~16_OTERM215                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[9]~18_OTERM213                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[10]~20_OTERM211               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[11]~22_OTERM209               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[12]~24_OTERM207               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[13]~26_OTERM205               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[14]~28_OTERM203               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; C122_out_q[15]~30_OTERM201               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; NWire_xmit:P_MIC|Add0~1                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; NWire_xmit:P_MIC|dly_cnt~26              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~0_OTERM33              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~2_OTERM31              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~4_OTERM29              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~6_OTERM27              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~8_OTERM25              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~10_OTERM23             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~12_OTERM21             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~14_OTERM19             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~16_OTERM17             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~18_OTERM15             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~20_OTERM13             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~22_OTERM11             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~24_OTERM9              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~26_OTERM7              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~28_OTERM5              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~30_OTERM3              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add1~32_OTERM1              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~0_OTERM103             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~2_OTERM101             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~4_OTERM99              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~6_OTERM97              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~8_OTERM95              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~10_OTERM93             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~12_OTERM91             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~14_OTERM89             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~16_OTERM87             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~18_OTERM85             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~20_OTERM83             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~22_OTERM81             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~24_OTERM79             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~26_OTERM77             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~28_OTERM75             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~30_OTERM73             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~32_OTERM71             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add2~34_OTERM69             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~0_OTERM317             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~2_OTERM315             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~4_OTERM313             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~6_OTERM311             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~8_OTERM309             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~10_OTERM307            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~12_OTERM305            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~14_OTERM303            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~16_OTERM301            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~18_OTERM299            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~20_OTERM297            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~22_OTERM295            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~24_OTERM293            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~26_OTERM291            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~28_OTERM289            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~30_OTERM287            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~32_OTERM285            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~34_OTERM283            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|Add3~36_OTERM281            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[0]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[1]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[2]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[3]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[4]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[5]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[6]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[7]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[8]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[9]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[10]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[11]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[12]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[13]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[14]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff1[16]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[0]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[1]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[2]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[3]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[4]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[5]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[6]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[7]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[8]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[9]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[10]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[11]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[12]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[13]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[14]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[15]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff2[17]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[0]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[1]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[2]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[3]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[4]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[5]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[6]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[7]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[8]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[9]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[10]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[11]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[12]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[13]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[14]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[15]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[16]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_I|diff3[18]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~0_OTERM67              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~2_OTERM65              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~4_OTERM63              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~6_OTERM61              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~8_OTERM59              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~10_OTERM57             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~12_OTERM55             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~14_OTERM53             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~16_OTERM51             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~18_OTERM49             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~20_OTERM47             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~22_OTERM45             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~24_OTERM43             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~26_OTERM41             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~28_OTERM39             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~30_OTERM37             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add1~32_OTERM35             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~0_OTERM139             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~2_OTERM137             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~4_OTERM135             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~6_OTERM133             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~8_OTERM131             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~10_OTERM129            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~12_OTERM127            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~14_OTERM125            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~16_OTERM123            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~18_OTERM121            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~20_OTERM119            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~22_OTERM117            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~24_OTERM115            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~26_OTERM113            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~28_OTERM111            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~30_OTERM109            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~32_OTERM107            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add2~34_OTERM105            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~0_OTERM279             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~2_OTERM277             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~4_OTERM275             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~6_OTERM273             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~8_OTERM271             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~10_OTERM269            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~12_OTERM267            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~14_OTERM265            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~16_OTERM263            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~18_OTERM261            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~20_OTERM259            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~22_OTERM257            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~24_OTERM255            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~26_OTERM253            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~28_OTERM251            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~30_OTERM249            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~32_OTERM247            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~34_OTERM245            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|Add3~36_OTERM243            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[0]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[1]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[2]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[3]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[4]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[5]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[6]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[7]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[8]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[9]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[10]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[11]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[12]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[13]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[14]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff1[16]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[0]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[1]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[2]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[3]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[4]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[5]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[6]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[7]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[8]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[9]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[10]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[11]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[12]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[13]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[14]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[15]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff2[17]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[0]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[1]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[2]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[3]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[4]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[5]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[6]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[7]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[8]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[9]                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[10]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[11]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[12]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[13]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[14]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[15]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[16]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|diff3[18]                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[1]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[2]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[3]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[4]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[5]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[6]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[8]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[9]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[10]         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[11]         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[12]         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[13]         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[14]         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cicint:cic_Q|output_register[15]         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add0~0            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add0~1            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add1~1            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add2~0            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add2~1            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add4~1            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add4~53           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add37~1           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add81~1           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add92~1           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add103~1          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Add114~1          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][5]~415       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][8]_OTERM145  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][9]_OTERM149  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][10]_OTERM153 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][11]_OTERM157 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][12]_OTERM161 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][13]_OTERM165 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][14]_OTERM169 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][15]_OTERM173 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][16]_OTERM177 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][17]_OTERM181 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][18]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][18]_OTERM185 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][18]_OTERM331 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][18]_OTERM333 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][19]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][19]_OTERM189 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][19]_OTERM327 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][19]_OTERM329 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][20]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][20]_OTERM193 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][20]_OTERM321 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][20]_OTERM323 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][21]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][21]_OTERM195 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][21]_OTERM239 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][21]_OTERM241 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][22]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][22]_OTERM199 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][22]_OTERM233 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][22]_OTERM235 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|X[0][22]_OTERM237 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][5]~385       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][8]_OTERM141  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][9]_OTERM143  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][10]_OTERM147 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][11]_OTERM151 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][12]_OTERM155 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][13]_OTERM159 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][14]_OTERM163 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][15]_OTERM167 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][16]_OTERM171 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][17]_OTERM175 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][18]_OTERM179 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][19]_OTERM183 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][20]_OTERM187 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][21]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][21]_OTERM191 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][21]_OTERM325 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][22]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][22]_OTERM197 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Y[0][22]_OTERM319 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Z~251             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Z~252             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Z~285             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Z~300             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; cpl_cordic:cordic_inst|Z~391             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; oddClockDivider:refClockDivider|Add0~1   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
; oddClockDivider:refClockDivider|count~4  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                  ;                  ;                       ;
+------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; A22        ; PIN_67        ; QSF Assignment ;
; Location ;                ;              ; C18        ; PIN_76        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6947 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6947 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6944    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/trunk/Penelope_V1.6/Penelope.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 4,423 / 8,256 ( 54 % ) ;
;     -- Combinational with no register       ; 1547                   ;
;     -- Register only                        ; 424                    ;
;     -- Combinational with a register        ; 2452                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 338                    ;
;     -- 3 input functions                    ; 2249                   ;
;     -- <=2 input functions                  ; 1412                   ;
;     -- Register only                        ; 424                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1508                   ;
;     -- arithmetic mode                      ; 2491                   ;
;                                             ;                        ;
; Total registers*                            ; 2,876 / 8,646 ( 33 % ) ;
;     -- Dedicated logic registers            ; 2,876 / 8,256 ( 35 % ) ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 330 / 516 ( 64 % )     ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 57 / 138 ( 41 % )      ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
; Global signals                              ; 4                      ;
; M4Ks                                        ; 0 / 36 ( 0 % )         ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 8 / 36 ( 22 % )        ;
; PLLs                                        ; 1 / 2 ( 50 % )         ;
; Global clocks                               ; 4 / 8 ( 50 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 10% / 10% / 11%        ;
; Peak interconnect usage (total/H/V)         ; 14% / 13% / 15%        ;
; Maximum fan-out node                        ; C122_clk~clkctrl       ;
; Maximum fan-out                             ; 2785                   ;
; Highest non-global fan-out signal           ; C122_rst               ;
; Highest non-global fan-out                  ; 443                    ;
; Total fan-out                               ; 19279                  ;
; Average fan-out                             ; 2.65                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4423 / 8256 ( 53 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 1547                 ; 0                              ;
;     -- Register only                        ; 424                  ; 0                              ;
;     -- Combinational with a register        ; 2452                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 338                  ; 0                              ;
;     -- 3 input functions                    ; 2249                 ; 0                              ;
;     -- <=2 input functions                  ; 1412                 ; 0                              ;
;     -- Register only                        ; 424                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1508                 ; 0                              ;
;     -- arithmetic mode                      ; 2491                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 2876                 ; 0                              ;
;     -- Dedicated logic registers            ; 2876 / 8256 ( 34 % ) ; 0 / 8256 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 330 / 516 ( 63 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 57                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 36 ( 22 % )      ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 1                    ; 1                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 1                    ; 1                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 19423                ; 2                              ;
;     -- Registered Connections               ; 7015                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 2                              ;
;     -- hard_block:auto_generated_inst       ; 2                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 7                    ; 1                              ;
;     -- Output Ports                         ; 49                   ; 1                              ;
;     -- Bidir Ports                          ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADCMISO      ; 146   ; 3        ; 34           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C122_clk     ; 132   ; 3        ; 34           ; 10           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C19          ; 74    ; 4        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CC           ; 70    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PTT          ; 171   ; 2        ; 28           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TLV320_CDOUT ; 160   ; 2        ; 32           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _10MHZ       ; 131   ; 3        ; 34           ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; A11            ; 97    ; 4        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A5             ; 115   ; 3        ; 34           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADCCLK         ; 145   ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADCMOSI        ; 147   ; 3        ; 34           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C22            ; 64    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CMODE          ; 169   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[0]         ; 173   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[10]        ; 189   ; 2        ; 12           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[11]        ; 191   ; 2        ; 12           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[12]        ; 192   ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[13]        ; 193   ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[1]         ; 175   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[2]         ; 176   ; 2        ; 23           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[3]         ; 179   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[4]         ; 180   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[5]         ; 181   ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[6]         ; 182   ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[7]         ; 185   ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[8]         ; 187   ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC[9]         ; 188   ; 2        ; 12           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DAC_ALC        ; 201   ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGA_PLL       ; 197   ; 2        ; 5            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGA_PTT       ; 134   ; 3        ; 34           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2           ; 208   ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3           ; 206   ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED4           ; 205   ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED5           ; 203   ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED6           ; 107   ; 3        ; 34           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED7           ; 108   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LVDSTXE        ; 199   ; 2        ; 3            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PTT_in         ; 86    ; 4        ; 25           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PWM0           ; 149   ; 3        ; 34           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PWM1           ; 150   ; 3        ; 34           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PWM2           ; 151   ; 3        ; 34           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TLV320_CBCLK   ; 163   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TLV320_CDIN    ; 162   ; 2        ; 32           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TLV320_CLRCIN  ; 161   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TLV320_CLRCOUT ; 152   ; 3        ; 34           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TLV320_CMCLK   ; 164   ; 2        ; 30           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; USEROUT0       ; 143   ; 3        ; 34           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; USEROUT1       ; 142   ; 3        ; 34           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; USEROUT2       ; 141   ; 3        ; 34           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; USEROUT3       ; 139   ; 3        ; 34           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; USEROUT4       ; 138   ; 3        ; 34           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; USEROUT5       ; 137   ; 3        ; 34           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; USEROUT6       ; 135   ; 3        ; 34           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; nADCCS         ; 144   ; 3        ; 34           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; nCS            ; 170   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; nLVDSRXE       ; 200   ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ext_10MHZ ; 82    ; 4        ; 23           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; C122_clock_select[0] ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 32 ( 6 % )   ; 3.3V          ; --           ;
; 2        ; 30 / 35 ( 86 % ) ; 3.3V          ; --           ;
; 3        ; 21 / 35 ( 60 % ) ; 3.3V          ; --           ;
; 4        ; 6 / 36 ( 17 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 18         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 33         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 36         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 55         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 56         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 61         ; 4        ; C22                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 70         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 71         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 74         ; 4        ; CC                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; C19                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 78         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 84         ; 4        ; ext_10MHZ                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; PTT_in                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 89         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 94         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 95         ; 4        ; A11                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 105        ; 3        ; LED6                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 108      ; 106        ; 3        ; LED7                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; A5                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; _10MHZ                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 130        ; 3        ; C122_clk                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; FPGA_PTT                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 133        ; 3        ; USEROUT6                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; USEROUT5                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 135        ; 3        ; USEROUT4                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 136        ; 3        ; USEROUT3                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; USEROUT2                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 138        ; 3        ; USEROUT1                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 3        ; USEROUT0                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 3        ; nADCCS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; ADCCLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 149        ; 3        ; ADCMISO                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 150        ; 3        ; ADCMOSI                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; PWM0                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 152        ; 3        ; PWM1                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 153        ; 3        ; PWM2                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 154        ; 3        ; TLV320_CLRCOUT                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; TLV320_CDOUT                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 156        ; 2        ; TLV320_CLRCIN                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 157        ; 2        ; TLV320_CDIN                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 158        ; 2        ; TLV320_CBCLK                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 159        ; 2        ; TLV320_CMCLK                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 160        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 162        ; 2        ; CMODE                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 163        ; 2        ; nCS                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 164        ; 2        ; PTT                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; DAC[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; DAC[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 176      ; 169        ; 2        ; DAC[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; DAC[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 180      ; 174        ; 2        ; DAC[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 175        ; 2        ; DAC[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 176        ; 2        ; DAC[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; DAC[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; DAC[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 182        ; 2        ; DAC[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 183        ; 2        ; DAC[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; DAC[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 192      ; 185        ; 2        ; DAC[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 193      ; 186        ; 2        ; DAC[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; FPGA_PLL                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 192        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 195        ; 2        ; LVDSTXE                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 196        ; 2        ; nLVDSRXE                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 197        ; 2        ; DAC_ALC                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; LED5                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; LED4                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 200        ; 2        ; LED3                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 201        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 202        ; 2        ; LED2                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------+
; PLL Summary                                                                                ;
+----------------------------------+---------------------------------------------------------+
; Name                             ; PLL_clock_detector:PLL_inst|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------------------------+
; SDC pin name                     ; PLL_inst|altpll_component|pll                           ;
; PLL mode                         ; No compensation                                         ;
; Compensate clock                 ; --                                                      ;
; Compensated input/output pins    ; --                                                      ;
; Self reset on gated loss of lock ; Off                                                     ;
; Gate lock counter                ; --                                                      ;
; Input frequency 0                ; 122.88 MHz                                              ;
; Input frequency 1                ; --                                                      ;
; Nominal PFD frequency            ; 122.9 MHz                                               ;
; Nominal VCO frequency            ; 737.5 MHz                                               ;
; VCO post scale                   ; --                                                      ;
; VCO multiply                     ; --                                                      ;
; VCO divide                       ; --                                                      ;
; Freq min lock                    ; 83.33 MHz                                               ;
; Freq max lock                    ; 166.67 MHz                                              ;
; M VCO Tap                        ; 0                                                       ;
; M Initial                        ; 1                                                       ;
; M value                          ; 6                                                       ;
; N value                          ; 1                                                       ;
; Preserve PLL counter order       ; Off                                                     ;
; PLL location                     ; PLL_2                                                   ;
; Inclk0 signal                    ; C122_clk                                                ;
; Inclk1 signal                    ; --                                                      ;
; Inclk0 signal type               ; Dedicated Pin                                           ;
; Inclk1 signal type               ; --                                                      ;
+----------------------------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                               ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                           ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
; |Penelope                            ; 4423 (386)  ; 2876 (313)                ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 57   ; 0            ; 1547 (64)    ; 424 (156)         ; 2452 (187)       ; |Penelope                                                     ;              ;
;    |ADC:ADC_SPI|                     ; 118 (118)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 28 (28)           ; 59 (59)          ; |Penelope|ADC:ADC_SPI                                         ;              ;
;    |I2S_rcv:PJD|                     ; 66 (66)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 40 (40)           ; 17 (17)          ; |Penelope|I2S_rcv:PJD                                         ;              ;
;    |I2S_xmit:IQD|                    ; 81 (81)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 16 (16)           ; 41 (41)          ; |Penelope|I2S_xmit:IQD                                        ;              ;
;    |NWire_rcv:CCrcv|                 ; 485 (485)   ; 258 (258)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 227 (227)    ; 42 (42)           ; 216 (216)        ; |Penelope|NWire_rcv:CCrcv                                     ;              ;
;    |NWire_rcv:IQPWM|                 ; 402 (402)   ; 177 (177)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 225 (225)    ; 32 (32)           ; 145 (145)        ; |Penelope|NWire_rcv:IQPWM                                     ;              ;
;    |NWire_xmit:P_MIC|                ; 143 (143)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 83 (83)          ; |Penelope|NWire_xmit:P_MIC                                    ;              ;
;    |NWire_xmit:ser_no|               ; 97 (97)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 66 (66)          ; |Penelope|NWire_xmit:ser_no                                   ;              ;
;    |PLL_clock_detector:PLL_inst|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Penelope|PLL_clock_detector:PLL_inst                         ;              ;
;       |altpll:altpll_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Penelope|PLL_clock_detector:PLL_inst|altpll:altpll_component ;              ;
;    |cicint:cic_I|                    ; 389 (389)   ; 343 (343)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 39 (39)           ; 307 (307)        ; |Penelope|cicint:cic_I                                        ;              ;
;    |cicint:cic_Q|                    ; 358 (358)   ; 316 (316)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 35 (35)           ; 283 (283)        ; |Penelope|cicint:cic_Q                                        ;              ;
;    |clk_div:TLVCLK|                  ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Penelope|clk_div:TLVCLK                                      ;              ;
;    |clk_lrclk_gen:clrgen|            ; 34 (34)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 25 (25)          ; |Penelope|clk_lrclk_gen:clrgen                                ;              ;
;    |clk_lrclk_gen:lrgen|             ; 35 (35)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 24 (24)          ; |Penelope|clk_lrclk_gen:lrgen                                 ;              ;
;    |cpl_cordic:cordic_inst|          ; 1790 (1790) ; 1058 (1058)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 732 (732)    ; 36 (36)           ; 1022 (1022)      ; |Penelope|cpl_cordic:cordic_inst                              ;              ;
;    |lpm_mult:Mult0|                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Penelope|lpm_mult:Mult0                                      ;              ;
;       |mult_7ct:auto_generated|      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Penelope|lpm_mult:Mult0|mult_7ct:auto_generated              ;              ;
;    |oddClockDivider:refClockDivider| ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |Penelope|oddClockDivider:refClockDivider                     ;              ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; PTT_in         ; Output   ; --            ; --            ; --                    ; --  ;
; ext_10MHZ      ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; A11            ; Output   ; --            ; --            ; --                    ; --  ;
; C22            ; Output   ; --            ; --            ; --                    ; --  ;
; LED2           ; Output   ; --            ; --            ; --                    ; --  ;
; LED3           ; Output   ; --            ; --            ; --                    ; --  ;
; LED4           ; Output   ; --            ; --            ; --                    ; --  ;
; LED5           ; Output   ; --            ; --            ; --                    ; --  ;
; LED6           ; Output   ; --            ; --            ; --                    ; --  ;
; LED7           ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT0       ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT1       ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT2       ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT3       ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT4       ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT5       ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT6       ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[8]         ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[9]         ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[10]        ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[11]        ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[12]        ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[13]        ; Output   ; --            ; --            ; --                    ; --  ;
; nLVDSRXE       ; Output   ; --            ; --            ; --                    ; --  ;
; LVDSTXE        ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_PLL       ; Output   ; --            ; --            ; --                    ; --  ;
; nCS            ; Output   ; --            ; --            ; --                    ; --  ;
; CMODE          ; Output   ; --            ; --            ; --                    ; --  ;
; TLV320_CDIN    ; Output   ; --            ; --            ; --                    ; --  ;
; TLV320_CBCLK   ; Output   ; --            ; --            ; --                    ; --  ;
; TLV320_CLRCIN  ; Output   ; --            ; --            ; --                    ; --  ;
; TLV320_CLRCOUT ; Output   ; --            ; --            ; --                    ; --  ;
; TLV320_CMCLK   ; Output   ; --            ; --            ; --                    ; --  ;
; ADCMOSI        ; Output   ; --            ; --            ; --                    ; --  ;
; ADCCLK         ; Output   ; --            ; --            ; --                    ; --  ;
; nADCCS         ; Output   ; --            ; --            ; --                    ; --  ;
; PWM0           ; Output   ; --            ; --            ; --                    ; --  ;
; PWM1           ; Output   ; --            ; --            ; --                    ; --  ;
; PWM2           ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_PTT       ; Output   ; --            ; --            ; --                    ; --  ;
; A5             ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_ALC        ; Output   ; --            ; --            ; --                    ; --  ;
; C122_clk       ; Input    ; --            ; --            ; --                    ; --  ;
; PTT            ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; ADCMISO        ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; _10MHZ         ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; TLV320_CDOUT   ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; CC             ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; C19            ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; ext_10MHZ                      ;                   ;         ;
;      - reference               ; 1                 ; 0       ;
; C122_clk                       ;                   ;         ;
; PTT                            ;                   ;         ;
;      - PTT_in                  ; 0                 ; 6       ;
; ADCMISO                        ;                   ;         ;
;      - ADC:ADC_SPI|temp_5[8]~0 ; 1                 ; 6       ;
; _10MHZ                         ;                   ;         ;
; TLV320_CDOUT                   ;                   ;         ;
;      - I2S_rcv:PJD|d0~feeder   ; 0                 ; 6       ;
; CC                             ;                   ;         ;
;      - NWire_rcv:CCrcv|d0~0    ; 0                 ; 6       ;
; C19                            ;                   ;         ;
;      - NWire_rcv:IQPWM|d0~0    ; 1                 ; 6       ;
+--------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                              ;
+--------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; ADC:ADC_SPI|ADC_state.000~0          ; LCCOMB_X6_Y7_N22   ; 43      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; C122_cgen_rst                        ; LCFF_X17_Y13_N7    ; 18      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; C122_cgen_rst~1                      ; LCCOMB_X17_Y13_N18 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; C122_clk                             ; PIN_132            ; 2       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; C122_clk                             ; PIN_132            ; 2785    ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; C122_clock_select[0]                 ; LCFF_X23_Y4_N29    ; 2       ; Output enable           ; no     ; --                   ; --               ; --                        ;
; C122_phase_word[31]~106              ; LCCOMB_X17_Y2_N16  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; C122_rst                             ; LCFF_X5_Y8_N5      ; 675     ; Async. clear            ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; C122_rst                             ; LCFF_X5_Y8_N5      ; 444     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; C122_rst_cnt[10]                     ; LCFF_X5_Y8_N27     ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Drive_Level[1]~1                     ; LCCOMB_X13_Y7_N30  ; 54      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Equal4~2                             ; LCCOMB_X14_Y6_N0   ; 3       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:PJD|Equal2~2                 ; LCCOMB_X12_Y5_N24  ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:PJD|always0~1                ; LCCOMB_X9_Y8_N18   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:PJD|b_clk_cnt[9]~12          ; LCCOMB_X16_Y6_N10  ; 10      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:PJD|shift_cnt[0]~11          ; LCCOMB_X9_Y5_N20   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:PJD|shift_cnt[0]~9           ; LCCOMB_X9_Y8_N28   ; 6       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:PJD|xData_rdy                ; LCFF_X9_Y8_N9      ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:IQD|TLV_state.TLV_WH~0      ; LCCOMB_X15_Y11_N22 ; 16      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:IQD|data[15]~3              ; LCCOMB_X16_Y11_N14 ; 15      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:IQD|last_data[30]~1         ; LCCOMB_X17_Y11_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|DB_LEN[2][9]~1       ; LCCOMB_X8_Y14_N20  ; 60      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|DBrise_cnt[1]~10     ; LCCOMB_X9_Y14_N14  ; 7       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|data_cnt[5]~12       ; LCCOMB_X9_Y14_N2   ; 7       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|rcv_flag             ; LCFF_X9_Y15_N23    ; 59      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|rdata[24]~1          ; LCCOMB_X14_Y4_N24  ; 84      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|tb_cnt[2]~17         ; LCCOMB_X9_Y16_N8   ; 15      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|tb_width[4]~24       ; LCCOMB_X9_Y14_N22  ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:IQPWM|DB_LEN[0][2]~1       ; LCCOMB_X29_Y13_N10 ; 60      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:IQPWM|DBrise_cnt[0]~9      ; LCCOMB_X28_Y13_N8  ; 6       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:IQPWM|data_cnt[2]~16       ; LCCOMB_X28_Y13_N22 ; 5       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:IQPWM|rcv_flag             ; LCFF_X28_Y12_N1    ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:IQPWM|rdata[19]~1          ; LCCOMB_X18_Y12_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:IQPWM|tb_cnt[6]~17         ; LCCOMB_X29_Y13_N18 ; 15      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:IQPWM|tb_width[0]~24       ; LCCOMB_X28_Y13_N14 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:P_MIC|NW_state.NW_WAIT~0  ; LCCOMB_X10_Y3_N14  ; 17      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:P_MIC|always0~2           ; LCCOMB_X10_Y3_N0   ; 4       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:P_MIC|bcnt[30]~41         ; LCCOMB_X10_Y3_N24  ; 32      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:P_MIC|dly_cnt[4]~2        ; LCCOMB_X6_Y3_N10   ; 25      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:P_MIC|id[10]~2            ; LCCOMB_X10_Y3_N28  ; 17      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:ser_no|NW_state.NW_WAIT~0 ; LCCOMB_X4_Y5_N0    ; 38      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:ser_no|always0~2          ; LCCOMB_X4_Y5_N10   ; 6       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:ser_no|bcnt[13]~29        ; LCCOMB_X4_Y5_N28   ; 14      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:ser_no|id[24]~43          ; LCCOMB_X4_Y5_N18   ; 42      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; PTT                                  ; PIN_171            ; 1       ; Output enable           ; no     ; --                   ; --               ; --                        ;
; PTT_out~1                            ; LCCOMB_X13_Y11_N22 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cicint:cic_I|ce_out_reg              ; LCFF_X16_Y8_N5     ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cicint:cic_Q|Equal1~3                ; LCCOMB_X18_Y5_N28  ; 219     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:clrgen|BCLK            ; LCFF_X33_Y10_N7    ; 87      ; Clock                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clk_lrclk_gen:clrgen|BCLK_cnt[6]~24  ; LCCOMB_X21_Y10_N16 ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:clrgen|Bfall           ; LCFF_X21_Y10_N25   ; 41      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:clrgen|always1~1       ; LCCOMB_X16_Y5_N30  ; 5       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:lrgen|BCLK_cnt[8]~30   ; LCCOMB_X17_Y13_N24 ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:lrgen|always1~1        ; LCCOMB_X14_Y10_N14 ; 5       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[0][18]      ; LCFF_X22_Y5_N9     ; 55      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[13][6]      ; LCFF_X10_Y13_N29   ; 24      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[14][5]      ; LCFF_X9_Y13_N17    ; 22      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[1][18]      ; LCFF_X22_Y4_N19    ; 59      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[2][17]      ; LCFF_X23_Y8_N17    ; 57      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[3][16]      ; LCFF_X22_Y9_N31    ; 55      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[6][13]      ; LCFF_X21_Y14_N31   ; 42      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[7][12]      ; LCFF_X19_Y14_N27   ; 40      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[8][11]      ; LCFF_X18_Y17_N19   ; 38      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|Z[9][10]      ; LCFF_X16_Y17_N31   ; 36      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpl_cordic:cordic_inst|phase[30]     ; LCFF_X22_Y1_N29    ; 31      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; reference                            ; LCCOMB_X23_Y4_N22  ; 8       ; Clock                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                   ;
+---------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                      ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; C122_clk                  ; PIN_132           ; 2785    ; Global Clock         ; GCLK6            ; --                        ;
; C122_rst                  ; LCFF_X5_Y8_N5     ; 675     ; Global Clock         ; GCLK4            ; --                        ;
; clk_lrclk_gen:clrgen|BCLK ; LCFF_X33_Y10_N7   ; 87      ; Global Clock         ; GCLK7            ; --                        ;
; reference                 ; LCCOMB_X23_Y4_N22 ; 8       ; Global Clock         ; GCLK5            ; --                        ;
+---------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------+
; Non-Global High Fan-Out Signals                    ;
+------------------------------------------+---------+
; Name                                     ; Fan-Out ;
+------------------------------------------+---------+
; C122_rst                                 ; 443     ;
; cicint:cic_Q|Equal1~3                    ; 219     ;
; NWire_rcv:CCrcv|rdata[24]~1              ; 84      ;
; NWire_rcv:IQPWM|DB_LEN[0][2]~1           ; 60      ;
; NWire_rcv:CCrcv|DB_LEN[2][9]~1           ; 60      ;
; NWire_rcv:CCrcv|rcv_flag                 ; 59      ;
; cpl_cordic:cordic_inst|Z[1][18]          ; 59      ;
; cpl_cordic:cordic_inst|Z[2][17]          ; 57      ;
; cpl_cordic:cordic_inst|Z[0][18]          ; 55      ;
; cpl_cordic:cordic_inst|Z[3][16]          ; 55      ;
; Drive_Level[1]~1                         ; 54      ;
; cpl_cordic:cordic_inst|phase[31]         ; 52      ;
; cpl_cordic:cordic_inst|Z[4][15]          ; 52      ;
; cpl_cordic:cordic_inst|Z[5][14]          ; 49      ;
; ADC:ADC_SPI|ADC_state.000~0              ; 43      ;
; NWire_xmit:ser_no|id[24]~43              ; 42      ;
; cpl_cordic:cordic_inst|Z[6][13]          ; 42      ;
; cicint:cic_Q|Equal1~2                    ; 41      ;
; cicint:cic_Q|Equal1~1                    ; 41      ;
; cicint:cic_Q|Equal1~0                    ; 41      ;
; clk_lrclk_gen:clrgen|Bfall               ; 41      ;
; cpl_cordic:cordic_inst|Z[7][12]          ; 40      ;
; NWire_xmit:ser_no|NW_state.NW_WAIT~0     ; 38      ;
; cpl_cordic:cordic_inst|Z[8][11]          ; 38      ;
; cpl_cordic:cordic_inst|Z[9][10]          ; 36      ;
; cpl_cordic:cordic_inst|Z[10][9]          ; 34      ;
; NWire_rcv:IQPWM|rcv_flag                 ; 33      ;
; cicint:cic_I|ce_out_reg                  ; 32      ;
; C122_phase_word[31]~106                  ; 32      ;
; NWire_rcv:IQPWM|rdata[19]~1              ; 32      ;
; I2S_xmit:IQD|last_data[30]~1             ; 32      ;
; NWire_xmit:P_MIC|bcnt[30]~41             ; 32      ;
; cpl_cordic:cordic_inst|phase[30]         ; 31      ;
; cpl_cordic:cordic_inst|Z[11][8]          ; 31      ;
; cpl_cordic:cordic_inst|Z[12][7]          ; 28      ;
; I2S_xmit:IQD|TLV_state~2                 ; 27      ;
; NWire_xmit:P_MIC|dly_cnt[4]~2            ; 25      ;
; cpl_cordic:cordic_inst|Z[13][6]          ; 24      ;
; cpl_cordic:cordic_inst|Z[14][5]          ; 22      ;
; I2S_xmit:IQD|TLV_state~3                 ; 21      ;
; ADC:ADC_SPI|bit_cnt[2]                   ; 20      ;
; ADC:ADC_SPI|bit_cnt[0]                   ; 19      ;
; ADC:ADC_SPI|bit_cnt[1]                   ; 19      ;
; cpl_cordic:cordic_inst|Z[15][4]          ; 19      ;
; cpl_cordic:cordic_inst|Add189~1          ; 18      ;
; I2S_rcv:PJD|Equal2~2                     ; 18      ;
; C122_cgen_rst                            ; 18      ;
; cpl_cordic:cordic_inst|Add178~1          ; 17      ;
; cpl_cordic:cordic_inst|Add172~1          ; 17      ;
; cpl_cordic:cordic_inst|Add193~1          ; 17      ;
; ADC:ADC_SPI|bit_cnt[3]                   ; 17      ;
; NWire_xmit:P_MIC|id[10]~2                ; 17      ;
; NWire_xmit:P_MIC|NW_state.NW_WAIT~0      ; 17      ;
; NWire_xmit:ser_no|NW_state~3             ; 17      ;
; cpl_cordic:cordic_inst|Add161~1          ; 16      ;
; cpl_cordic:cordic_inst|Add167~1          ; 16      ;
; clk_lrclk_gen:lrgen|BCLK_cnt[8]~30       ; 16      ;
; cpl_cordic:cordic_inst|Add185~1          ; 16      ;
; I2S_xmit:IQD|TLV_state.TLV_WH~0          ; 16      ;
; clk_lrclk_gen:clrgen|BCLK_cnt[6]~24      ; 16      ;
; I2S_rcv:PJD|always0~1                    ; 16      ;
; I2S_rcv:PJD|xData_rdy                    ; 16      ;
; PTT_out                                  ; 16      ;
; NWire_xmit:P_MIC|NW_state~3              ; 16      ;
; NWire_rcv:IQPWM|tb_cnt[6]~17             ; 15      ;
; cpl_cordic:cordic_inst|Add156~1          ; 15      ;
; cpl_cordic:cordic_inst|Add150~1          ; 15      ;
; NWire_rcv:CCrcv|tb_cnt[2]~17             ; 15      ;
; I2S_xmit:IQD|data[15]~3                  ; 15      ;
; cpl_cordic:cordic_inst|Z[16][3]          ; 15      ;
; NWire_xmit:ser_no|NW_state~2             ; 15      ;
; cpl_cordic:cordic_inst|Add139~1          ; 14      ;
; cpl_cordic:cordic_inst|Add145~1          ; 14      ;
; NWire_xmit:ser_no|bcnt[13]~29            ; 14      ;
; NWire_xmit:P_MIC|NW_state~2              ; 14      ;
; cpl_cordic:cordic_inst|Add134~1          ; 13      ;
; cpl_cordic:cordic_inst|Add128~1          ; 13      ;
; NWire_rcv:IQPWM|tb_width[0]~24           ; 13      ;
; NWire_rcv:CCrcv|tb_width[4]~24           ; 13      ;
; C122_rst_cnt[10]                         ; 13      ;
; cicint:cic_I|section_out6[19]            ; 13      ;
; cicint:cic_Q|section_out6[19]            ; 13      ;
; cicint:cic_I|section_out9[50]            ; 13      ;
; cicint:cic_Q|section_out9[50]            ; 13      ;
; NWire_xmit:ser_no|NW_state~4             ; 13      ;
; ADC:ADC_SPI|temp_1[0]~1                  ; 12      ;
; ADC:ADC_SPI|temp_1[0]~0                  ; 12      ;
; cpl_cordic:cordic_inst|Add117~1          ; 12      ;
; cpl_cordic:cordic_inst|Add123~1          ; 12      ;
; ADC:ADC_SPI|temp_2[0]~1                  ; 12      ;
; ADC:ADC_SPI|temp_2[0]~0                  ; 12      ;
; ADC:ADC_SPI|temp_5[8]~2                  ; 12      ;
; ADC:ADC_SPI|temp_5[8]~1                  ; 12      ;
; ADC:ADC_SPI|ADC_address[12]              ; 12      ;
; ADC:ADC_SPI|ADC_address[13]              ; 12      ;
; ADC:ADC_SPI|ADC_address[11]              ; 12      ;
; cicint:cic_I|section_out7[30]            ; 12      ;
; cicint:cic_Q|section_out7[30]            ; 12      ;
; cicint:cic_I|section_out8[40]            ; 12      ;
; cicint:cic_Q|section_out8[40]            ; 12      ;
; cpl_cordic:cordic_inst|Add112~1          ; 11      ;
; cpl_cordic:cordic_inst|Add106~1          ; 11      ;
; NWire_rcv:IQPWM|TB_state~2               ; 11      ;
; NWire_rcv:CCrcv|TB_state~2               ; 11      ;
; cpl_cordic:cordic_inst|Add95~1           ; 10      ;
; cpl_cordic:cordic_inst|Add101~1          ; 10      ;
; I2S_rcv:PJD|b_clk_cnt[9]~12              ; 10      ;
; C122_out_i[15]~30                        ; 10      ;
; cpl_cordic:cordic_inst|Add90~1           ; 9       ;
; cpl_cordic:cordic_inst|Add84~1           ; 9       ;
; NWire_rcv:IQPWM|tb_width[0]              ; 9       ;
; NWire_rcv:CCrcv|tb_width[0]              ; 9       ;
; NWire_xmit:P_MIC|NW_state~4              ; 9       ;
; ~GND                                     ; 8       ;
; cpl_cordic:cordic_inst|Add73~1           ; 8       ;
; cpl_cordic:cordic_inst|Add79~1           ; 8       ;
; ADC:ADC_SPI|ADC_state~4                  ; 8       ;
; ADC:ADC_SPI|ADC_state~3                  ; 8       ;
; ADC:ADC_SPI|ADC_state~2                  ; 8       ;
; cicint:cic_Q|section_out10[61]           ; 8       ;
; cpl_cordic:cordic_inst|Y[1][22]          ; 8       ;
; cpl_cordic:cordic_inst|X[1][22]          ; 8       ;
; NWire_rcv:CCrcv|TB_state~3               ; 8       ;
; NWire_rcv:CCrcv|TB_state~4               ; 8       ;
; clk_lrclk_gen:clrgen|LRCLK               ; 8       ;
; cpl_cordic:cordic_inst|X[0][22]_OTERM235 ; 7       ;
; C122_out_q[15]~30_OTERM201               ; 7       ;
; cicint:cic_I|output_register[15]         ; 7       ;
; cpl_cordic:cordic_inst|Add68~1           ; 7       ;
; cpl_cordic:cordic_inst|Add62~1           ; 7       ;
; NWire_rcv:CCrcv|DBrise_cnt[1]~10         ; 7       ;
; NWire_rcv:CCrcv|data_cnt[5]~12           ; 7       ;
; NWire_rcv:IQPWM|TB_state~3               ; 7       ;
; NWire_rcv:IQPWM|DBrise                   ; 7       ;
; NWire_rcv:IQPWM|TB_state~4               ; 7       ;
; NWire_rcv:CCrcv|DBrise                   ; 7       ;
; clk_lrclk_gen:clrgen|Brise               ; 7       ;
; cpl_cordic:cordic_inst|X[0][22]_OTERM199 ; 6       ;
; cpl_cordic:cordic_inst|Y[0][22]_OTERM197 ; 6       ;
; cpl_cordic:cordic_inst|Add51~1           ; 6       ;
; cpl_cordic:cordic_inst|Add57~1           ; 6       ;
; NWire_rcv:IQPWM|DBrise_cnt[0]~9          ; 6       ;
; I2S_rcv:PJD|shift_cnt[0]~9               ; 6       ;
; cpl_cordic:cordic_inst|Z[17][2]          ; 6       ;
; NWire_xmit:ser_no|always0~2              ; 6       ;
; oddClockDivider:refClockDivider|Equal0~1 ; 6       ;
; ADC:ADC_SPI|AIN5[3]                      ; 6       ;
; clk_lrclk_gen:lrgen|Bfall                ; 6       ;
; NWire_xmit:ser_no|bcnt[13]               ; 6       ;
; C122_out_q[0]~0_OTERM231                 ; 5       ;
; cicint:cic_I|output_register[7]          ; 5       ;
; cpl_cordic:cordic_inst|Add46~1           ; 5       ;
; cpl_cordic:cordic_inst|Add40~1           ; 5       ;
; NWire_rcv:IQPWM|data_cnt[2]~16           ; 5       ;
; cpl_cordic:cordic_inst|Z[14][1]          ; 5       ;
; I2S_rcv:PJD|shift_cnt[0]~11              ; 5       ;
; clk_lrclk_gen:lrgen|always1~1            ; 5       ;
; C122_DFS1                                ; 5       ;
; C122_DFS0                                ; 5       ;
; clk_lrclk_gen:clrgen|always1~1           ; 5       ;
; counter[0]                               ; 5       ;
; NWire_xmit:P_MIC|Equal0~10               ; 5       ;
; ADC:ADC_SPI|AIN5[11]                     ; 5       ;
; ADC:ADC_SPI|AIN5[10]                     ; 5       ;
; ADC:ADC_SPI|AIN5[7]                      ; 5       ;
; ADC:ADC_SPI|AIN5[6]                      ; 5       ;
; ADC:ADC_SPI|AIN5[5]                      ; 5       ;
; ADC:ADC_SPI|AIN5[4]                      ; 5       ;
; ADC:ADC_SPI|AIN5[8]                      ; 5       ;
; cpl_cordic:cordic_inst|Z[13][2]          ; 5       ;
; NWire_rcv:IQPWM|tb_width[11]             ; 5       ;
; NWire_rcv:IQPWM|tb_width[12]             ; 5       ;
; NWire_rcv:IQPWM|tb_width[9]              ; 5       ;
; NWire_rcv:IQPWM|tb_width[10]             ; 5       ;
; NWire_rcv:IQPWM|tb_width[7]              ; 5       ;
; NWire_rcv:IQPWM|tb_width[8]              ; 5       ;
; NWire_rcv:IQPWM|tb_width[5]              ; 5       ;
; NWire_rcv:IQPWM|tb_width[6]              ; 5       ;
; NWire_rcv:IQPWM|tb_width[3]              ; 5       ;
; NWire_rcv:IQPWM|tb_width[4]              ; 5       ;
; NWire_rcv:IQPWM|tb_width[1]              ; 5       ;
; NWire_rcv:IQPWM|tb_width[2]              ; 5       ;
; NWire_rcv:CCrcv|tb_width[11]             ; 5       ;
; NWire_rcv:CCrcv|tb_width[12]             ; 5       ;
; NWire_rcv:CCrcv|tb_width[9]              ; 5       ;
; NWire_rcv:CCrcv|tb_width[10]             ; 5       ;
; NWire_rcv:CCrcv|tb_width[7]              ; 5       ;
; NWire_rcv:CCrcv|tb_width[8]              ; 5       ;
; NWire_rcv:CCrcv|tb_width[5]              ; 5       ;
; NWire_rcv:CCrcv|tb_width[6]              ; 5       ;
; NWire_rcv:CCrcv|tb_width[3]              ; 5       ;
; NWire_rcv:CCrcv|tb_width[4]              ; 5       ;
; NWire_rcv:CCrcv|tb_width[1]              ; 5       ;
; NWire_rcv:CCrcv|tb_width[2]              ; 5       ;
; NWire_xmit:ser_no|bcnt[11]               ; 5       ;
; NWire_xmit:ser_no|bcnt[3]                ; 5       ;
; NWire_xmit:P_MIC|dly_cnt[25]             ; 5       ;
; NWire_xmit:P_MIC|bcnt[5]                 ; 5       ;
; NWire_xmit:P_MIC|bcnt[0]                 ; 5       ;
; cpl_cordic:cordic_inst|X[0][21]_OTERM195 ; 4       ;
; cpl_cordic:cordic_inst|X[0][20]_OTERM193 ; 4       ;
; cpl_cordic:cordic_inst|Y[0][21]_OTERM191 ; 4       ;
; cpl_cordic:cordic_inst|X[0][19]_OTERM189 ; 4       ;
; cpl_cordic:cordic_inst|X[0][18]_OTERM185 ; 4       ;
; cicint:cic_I|output_register[0]          ; 4       ;
; cpl_cordic:cordic_inst|Add29~1           ; 4       ;
; cpl_cordic:cordic_inst|Add35~1           ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][13]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][13]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][14]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][14]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][13]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][14]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][11]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][11]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][12]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][12]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][11]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][12]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][9]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][9]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][10]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][10]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][9]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][10]            ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][7]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][7]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][8]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][8]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][7]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][8]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][5]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][5]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][6]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][6]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][5]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][6]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][0]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][0]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][1]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][1]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][2]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][2]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][3]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][3]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[1][4]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[0][4]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][0]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][1]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][2]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][3]             ; 4       ;
; NWire_rcv:IQPWM|DB_LEN[2][4]             ; 4       ;
; I2S_xmit:IQD|bit_count[0]                ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][13]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][13]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][14]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][14]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][13]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][14]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][11]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][11]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][12]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][12]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][11]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][12]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][9]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][9]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][10]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][10]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][9]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][10]            ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][7]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][7]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][8]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][8]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][7]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][8]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][5]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][5]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][6]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][6]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][5]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][6]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][0]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][0]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][1]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][1]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][2]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][2]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][3]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][3]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[1][4]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[0][4]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][0]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][1]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][2]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][3]             ; 4       ;
; NWire_rcv:CCrcv|DB_LEN[2][4]             ; 4       ;
; NWire_xmit:P_MIC|always0~2               ; 4       ;
; clk_div:TLVCLK|cnt[0]                    ; 4       ;
; oddClockDivider:refClockDivider|count[0] ; 4       ;
; ADC:ADC_SPI|SCLK                         ; 4       ;
; ADC:ADC_SPI|AIN5[9]                      ; 4       ;
; ADC:ADC_SPI|AIN5[1]                      ; 4       ;
; ADC:ADC_SPI|AIN5[0]                      ; 4       ;
; ADC:ADC_SPI|AIN5[2]                      ; 4       ;
; cicint:cic_Q|section_out10[53]           ; 4       ;
; cpl_cordic:cordic_inst|Add0~32           ; 4       ;
; C122_out_i[14]~28                        ; 4       ;
; C122_out_i[13]~26                        ; 4       ;
; C122_out_i[12]~24                        ; 4       ;
; C122_out_i[11]~22                        ; 4       ;
; C122_out_i[10]~20                        ; 4       ;
; C122_out_i[9]~18                         ; 4       ;
; C122_out_i[8]~16                         ; 4       ;
; C122_out_i[7]~14                         ; 4       ;
; C122_out_i[6]~12                         ; 4       ;
; C122_out_i[5]~10                         ; 4       ;
; C122_out_i[4]~8                          ; 4       ;
; C122_out_i[3]~6                          ; 4       ;
; C122_out_i[2]~4                          ; 4       ;
; C122_out_i[1]~2                          ; 4       ;
; C122_out_i[0]~0                          ; 4       ;
; cpl_cordic:cordic_inst|Y[0][5]           ; 4       ;
; cpl_cordic:cordic_inst|Y[0][6]           ; 4       ;
; cpl_cordic:cordic_inst|X[0][5]           ; 4       ;
; cpl_cordic:cordic_inst|Y[0][7]           ; 4       ;
; cpl_cordic:cordic_inst|X[0][6]           ; 4       ;
; cpl_cordic:cordic_inst|Y[0][8]           ; 4       ;
; cpl_cordic:cordic_inst|X[0][7]           ; 4       ;
; cpl_cordic:cordic_inst|Y[0][9]           ; 4       ;
; cpl_cordic:cordic_inst|X[0][8]           ; 4       ;
; cpl_cordic:cordic_inst|Y[0][10]          ; 4       ;
; cpl_cordic:cordic_inst|X[0][9]           ; 4       ;
; cpl_cordic:cordic_inst|Y[0][11]          ; 4       ;
; cpl_cordic:cordic_inst|X[0][10]          ; 4       ;
; cpl_cordic:cordic_inst|Y[0][12]          ; 4       ;
; cpl_cordic:cordic_inst|X[0][11]          ; 4       ;
; cpl_cordic:cordic_inst|Y[0][13]          ; 4       ;
; cpl_cordic:cordic_inst|X[0][12]          ; 4       ;
; cpl_cordic:cordic_inst|Y[0][14]          ; 4       ;
; cpl_cordic:cordic_inst|X[0][13]          ; 4       ;
; cpl_cordic:cordic_inst|Y[0][15]          ; 4       ;
; cpl_cordic:cordic_inst|X[0][14]          ; 4       ;
; cpl_cordic:cordic_inst|Y[0][16]          ; 4       ;
; cpl_cordic:cordic_inst|X[0][15]          ; 4       ;
; cpl_cordic:cordic_inst|Y[0][17]          ; 4       ;
; cpl_cordic:cordic_inst|X[0][16]          ; 4       ;
; cpl_cordic:cordic_inst|Y[0][18]          ; 4       ;
; cpl_cordic:cordic_inst|X[0][17]          ; 4       ;
; cpl_cordic:cordic_inst|Y[0][19]          ; 4       ;
; cpl_cordic:cordic_inst|Y[0][20]          ; 4       ;
; cpl_cordic:cordic_inst|Y[1][4]           ; 4       ;
; cpl_cordic:cordic_inst|Y[1][5]           ; 4       ;
; cpl_cordic:cordic_inst|Y[1][6]           ; 4       ;
; cpl_cordic:cordic_inst|X[1][4]           ; 4       ;
; cpl_cordic:cordic_inst|Y[1][7]           ; 4       ;
; cpl_cordic:cordic_inst|X[1][5]           ; 4       ;
; cpl_cordic:cordic_inst|Y[1][8]           ; 4       ;
; cpl_cordic:cordic_inst|X[1][6]           ; 4       ;
; cpl_cordic:cordic_inst|Y[1][9]           ; 4       ;
; cpl_cordic:cordic_inst|X[1][7]           ; 4       ;
; cpl_cordic:cordic_inst|Y[1][10]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][8]           ; 4       ;
; cpl_cordic:cordic_inst|Y[1][11]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][9]           ; 4       ;
; cpl_cordic:cordic_inst|Y[1][12]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][10]          ; 4       ;
; cpl_cordic:cordic_inst|Y[1][13]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][11]          ; 4       ;
; cpl_cordic:cordic_inst|Y[1][14]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][12]          ; 4       ;
; cpl_cordic:cordic_inst|Y[1][15]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][13]          ; 4       ;
; cpl_cordic:cordic_inst|Y[1][16]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][14]          ; 4       ;
; cpl_cordic:cordic_inst|Y[1][17]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][15]          ; 4       ;
; cpl_cordic:cordic_inst|Y[1][18]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][16]          ; 4       ;
; cpl_cordic:cordic_inst|Y[1][19]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][17]          ; 4       ;
; cpl_cordic:cordic_inst|Y[1][20]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][18]          ; 4       ;
; cpl_cordic:cordic_inst|Y[1][21]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][19]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][20]          ; 4       ;
; cpl_cordic:cordic_inst|X[1][21]          ; 4       ;
; NWire_rcv:IQPWM|Add1~24                  ; 4       ;
; NWire_rcv:IQPWM|Add1~22                  ; 4       ;
; NWire_rcv:IQPWM|Add1~20                  ; 4       ;
; NWire_rcv:IQPWM|Add1~18                  ; 4       ;
; NWire_rcv:IQPWM|Add1~16                  ; 4       ;
; NWire_rcv:IQPWM|Add1~14                  ; 4       ;
; NWire_rcv:IQPWM|Add1~12                  ; 4       ;
; NWire_rcv:IQPWM|Add1~10                  ; 4       ;
; NWire_rcv:IQPWM|Add1~8                   ; 4       ;
; NWire_rcv:IQPWM|Add1~6                   ; 4       ;
; NWire_rcv:IQPWM|Add1~4                   ; 4       ;
; NWire_rcv:IQPWM|Add1~2                   ; 4       ;
; NWire_rcv:IQPWM|Add1~0                   ; 4       ;
; NWire_rcv:IQPWM|Add0~26                  ; 4       ;
; NWire_rcv:IQPWM|Add0~24                  ; 4       ;
; NWire_rcv:IQPWM|Add0~22                  ; 4       ;
; NWire_rcv:IQPWM|Add0~20                  ; 4       ;
; NWire_rcv:IQPWM|Add0~18                  ; 4       ;
; NWire_rcv:IQPWM|Add0~16                  ; 4       ;
; NWire_rcv:IQPWM|Add0~14                  ; 4       ;
; NWire_rcv:IQPWM|Add0~12                  ; 4       ;
; NWire_rcv:IQPWM|Add0~10                  ; 4       ;
; NWire_rcv:IQPWM|Add0~8                   ; 4       ;
; NWire_rcv:IQPWM|Add0~6                   ; 4       ;
; NWire_rcv:IQPWM|Add0~4                   ; 4       ;
; NWire_rcv:IQPWM|Add0~2                   ; 4       ;
; NWire_rcv:IQPWM|Add0~0                   ; 4       ;
; cpl_cordic:cordic_inst|Z[13][3]          ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[14]               ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[13]               ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[12]               ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[11]               ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[10]               ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[9]                ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[8]                ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[7]                ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[6]                ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[5]                ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[4]                ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[3]                ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[2]                ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[1]                ; 4       ;
; NWire_rcv:IQPWM|tb_cnt[0]                ; 4       ;
; cpl_cordic:cordic_inst|Z[14][2]          ; 4       ;
; NWire_rcv:CCrcv|Add1~24                  ; 4       ;
; NWire_rcv:CCrcv|Add1~22                  ; 4       ;
; NWire_rcv:CCrcv|Add1~20                  ; 4       ;
; NWire_rcv:CCrcv|Add1~18                  ; 4       ;
; NWire_rcv:CCrcv|Add1~16                  ; 4       ;
; NWire_rcv:CCrcv|Add1~14                  ; 4       ;
; NWire_rcv:CCrcv|Add1~12                  ; 4       ;
; NWire_rcv:CCrcv|Add1~10                  ; 4       ;
; NWire_rcv:CCrcv|Add1~8                   ; 4       ;
; NWire_rcv:CCrcv|Add1~6                   ; 4       ;
; NWire_rcv:CCrcv|Add1~4                   ; 4       ;
; NWire_rcv:CCrcv|Add1~2                   ; 4       ;
; NWire_rcv:CCrcv|Add1~0                   ; 4       ;
; NWire_rcv:CCrcv|Add0~26                  ; 4       ;
; NWire_rcv:CCrcv|Add0~24                  ; 4       ;
; NWire_rcv:CCrcv|Add0~22                  ; 4       ;
; NWire_rcv:CCrcv|Add0~20                  ; 4       ;
; NWire_rcv:CCrcv|Add0~18                  ; 4       ;
; NWire_rcv:CCrcv|Add0~16                  ; 4       ;
; NWire_rcv:CCrcv|Add0~14                  ; 4       ;
; NWire_rcv:CCrcv|Add0~12                  ; 4       ;
; NWire_rcv:CCrcv|Add0~10                  ; 4       ;
; NWire_rcv:CCrcv|Add0~8                   ; 4       ;
; NWire_rcv:CCrcv|Add0~6                   ; 4       ;
; NWire_rcv:CCrcv|Add0~4                   ; 4       ;
; NWire_rcv:CCrcv|Add0~2                   ; 4       ;
; NWire_rcv:CCrcv|Add0~0                   ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[14]               ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[13]               ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[12]               ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[11]               ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[10]               ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[9]                ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[8]                ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[7]                ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[6]                ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[5]                ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[4]                ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[3]                ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[2]                ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[1]                ; 4       ;
; NWire_rcv:CCrcv|tb_cnt[0]                ; 4       ;
; I2S_rcv:PJD|shift_cnt[3]                 ; 4       ;
; clk_lrclk_gen:lrgen|LRCLK_cnt[4]         ; 4       ;
; clk_lrclk_gen:lrgen|LRCLK_cnt[3]         ; 4       ;
; clk_lrclk_gen:clrgen|BCLK_cnt[4]         ; 4       ;
; clk_lrclk_gen:clrgen|BCLK_cnt[2]         ; 4       ;
; NWire_xmit:ser_no|bcnt[8]                ; 4       ;
; NWire_xmit:ser_no|bcnt[5]                ; 4       ;
; NWire_xmit:ser_no|bcnt[9]                ; 4       ;
; NWire_xmit:ser_no|bcnt[1]                ; 4       ;
; NWire_xmit:ser_no|bcnt[6]                ; 4       ;
; clk_div:TLVCLK|cnt[1]                    ; 4       ;
; counter[1]                               ; 4       ;
; counter[2]                               ; 4       ;
; counter[3]                               ; 4       ;
; counter[4]                               ; 4       ;
; counter[5]                               ; 4       ;
; counter[6]                               ; 4       ;
; counter[7]                               ; 4       ;
; NWire_xmit:P_MIC|bcnt[2]                 ; 4       ;
; NWire_xmit:P_MIC|bcnt[6]                 ; 4       ;
; NWire_xmit:P_MIC|bcnt[7]                 ; 4       ;
; NWire_xmit:P_MIC|bcnt[1]                 ; 4       ;
; cicint:cic_I|Add3~36_OTERM281            ; 3       ;
; cicint:cic_Q|Add3~36_OTERM243            ; 3       ;
; C122_out_q[1]~2_OTERM229                 ; 3       ;
; C122_out_q[2]~4_OTERM227                 ; 3       ;
; C122_out_q[3]~6_OTERM225                 ; 3       ;
; C122_out_q[4]~8_OTERM223                 ; 3       ;
; C122_out_q[5]~10_OTERM221                ; 3       ;
; C122_out_q[6]~12_OTERM219                ; 3       ;
; C122_out_q[7]~14_OTERM217                ; 3       ;
; C122_out_q[8]~16_OTERM215                ; 3       ;
; C122_out_q[9]~18_OTERM213                ; 3       ;
; C122_out_q[10]~20_OTERM211               ; 3       ;
; C122_out_q[11]~22_OTERM209               ; 3       ;
; C122_out_q[12]~24_OTERM207               ; 3       ;
; C122_out_q[13]~26_OTERM205               ; 3       ;
; C122_out_q[14]~28_OTERM203               ; 3       ;
; C122_cic_i[15]                           ; 3       ;
; C122_cic_q[15]                           ; 3       ;
; cicint:cic_I|cur_count[0]                ; 3       ;
; cicint:cic_I|cur_count[1]                ; 3       ;
; cicint:cic_I|cur_count[2]                ; 3       ;
; cicint:cic_I|cur_count[3]                ; 3       ;
; cicint:cic_I|cur_count[4]                ; 3       ;
; cicint:cic_I|cur_count[5]                ; 3       ;
; cicint:cic_I|cur_count[6]                ; 3       ;
; cicint:cic_I|cur_count[7]                ; 3       ;
; cicint:cic_I|cur_count[8]                ; 3       ;
; cicint:cic_I|cur_count[11]               ; 3       ;
; cicint:cic_I|cur_count[9]                ; 3       ;
; cicint:cic_I|cur_count[10]               ; 3       ;
; C122_frequency_HZ~31                     ; 3       ;
; C122_frequency_HZ~30                     ; 3       ;
; C122_frequency_HZ~29                     ; 3       ;
; C122_frequency_HZ~28                     ; 3       ;
; C122_frequency_HZ~27                     ; 3       ;
; C122_frequency_HZ~26                     ; 3       ;
; C122_frequency_HZ~25                     ; 3       ;
; C122_frequency_HZ~24                     ; 3       ;
; C122_frequency_HZ~23                     ; 3       ;
; C122_frequency_HZ~22                     ; 3       ;
; C122_frequency_HZ~21                     ; 3       ;
; C122_frequency_HZ~20                     ; 3       ;
; C122_frequency_HZ~19                     ; 3       ;
; C122_frequency_HZ~18                     ; 3       ;
; C122_frequency_HZ~17                     ; 3       ;
; C122_frequency_HZ~16                     ; 3       ;
; C122_frequency_HZ~15                     ; 3       ;
; C122_frequency_HZ~14                     ; 3       ;
; C122_frequency_HZ~13                     ; 3       ;
; C122_frequency_HZ~12                     ; 3       ;
; C122_frequency_HZ~11                     ; 3       ;
; C122_frequency_HZ~10                     ; 3       ;
; C122_frequency_HZ~9                      ; 3       ;
; C122_frequency_HZ~8                      ; 3       ;
; C122_frequency_HZ~7                      ; 3       ;
; C122_frequency_HZ~6                      ; 3       ;
; C122_frequency_HZ~5                      ; 3       ;
; C122_frequency_HZ~4                      ; 3       ;
; C122_frequency_HZ~3                      ; 3       ;
; C122_frequency_HZ~2                      ; 3       ;
; C122_frequency_HZ~1                      ; 3       ;
; C122_frequency_HZ~0                      ; 3       ;
; cicint:cic_Q|output_register[0]          ; 3       ;
; cicint:cic_Q|output_register[7]          ; 3       ;
; cpl_cordic:cordic_inst|Z[3][1]           ; 3       ;
; cpl_cordic:cordic_inst|Z[7][3]           ; 3       ;
; cpl_cordic:cordic_inst|Z[8][2]           ; 3       ;
; cpl_cordic:cordic_inst|Z[9][1]           ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][13]            ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][14]            ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][11]            ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][12]            ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][9]             ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][10]            ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][7]             ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][8]             ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][5]             ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][6]             ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][0]             ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][1]             ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][2]             ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][3]             ; 3       ;
; NWire_rcv:IQPWM|DB_LEN[3][4]             ; 3       ;
; I2S_xmit:IQD|always0~0                   ; 3       ;
; I2S_xmit:IQD|bit_count[3]                ; 3       ;
; I2S_xmit:IQD|always1~0                   ; 3       ;
; I2S_xmit:IQD|bit_count[1]                ; 3       ;
; I2S_xmit:IQD|bit_count[2]                ; 3       ;
; NWire_rcv:CCrcv|Equal3~1                 ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][13]            ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][14]            ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][11]            ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][12]            ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][9]             ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][10]            ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][7]             ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][8]             ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][5]             ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][6]             ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][0]             ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][1]             ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][2]             ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][3]             ; 3       ;
; NWire_rcv:CCrcv|DB_LEN[3][4]             ; 3       ;
; I2S_rcv:PJD|bc1                          ; 3       ;
; I2S_rcv:PJD|xlrclk                       ; 3       ;
; clk_lrclk_gen:lrgen|always1~0            ; 3       ;
; ADC:ADC_SPI|Decoder0~11                  ; 3       ;
; ADC:ADC_SPI|Decoder0~10                  ; 3       ;
; ADC:ADC_SPI|Decoder0~9                   ; 3       ;
; ADC:ADC_SPI|Decoder0~8                   ; 3       ;
; ADC:ADC_SPI|Decoder0~7                   ; 3       ;
; ADC:ADC_SPI|Decoder0~6                   ; 3       ;
; ADC:ADC_SPI|Decoder0~5                   ; 3       ;
; ADC:ADC_SPI|Decoder0~4                   ; 3       ;
; ADC:ADC_SPI|Decoder0~3                   ; 3       ;
; ADC:ADC_SPI|Decoder0~2                   ; 3       ;
; ADC:ADC_SPI|Decoder0~1                   ; 3       ;
; ADC:ADC_SPI|bit_cnt[2]~0                 ; 3       ;
; ADC:ADC_SPI|always1~0                    ; 3       ;
; ADC:ADC_SPI|Decoder0~0                   ; 3       ;
; ADC:ADC_SPI|temp_5[8]~0                  ; 3       ;
; C122_cgen_rst~1                          ; 3       ;
; NWire_xmit:ser_no|Equal1~4               ; 3       ;
; NWire_xmit:ser_no|Equal0~4               ; 3       ;
; NWire_xmit:ser_no|Equal0~2               ; 3       ;
; NWire_xmit:ser_no|NW_state.NW_DATA_Q4~0  ; 3       ;
; clk_div:TLVCLK|cnt[2]                    ; 3       ;
; oddClockDivider:refClockDivider|count[6] ; 3       ;
; oddClockDivider:refClockDivider|count[1] ; 3       ;
; Equal4~2                                 ; 3       ;
; PTT_out~1                                ; 3       ;
; NWire_xmit:P_MIC|Equal1~3                ; 3       ;
; NWire_xmit:P_MIC|Equal0~7                ; 3       ;
; NWire_xmit:P_MIC|Equal0~4                ; 3       ;
; clk_lrclk_gen:clrgen|BCLK                ; 3       ;
; LessThan3~2                              ; 3       ;
; cicint:cic_I|Add2~34                     ; 3       ;
; cicint:cic_I|Add1~32                     ; 3       ;
; cicint:cic_Q|Add2~34                     ; 3       ;
; cicint:cic_Q|Add1~32                     ; 3       ;
; cicint:cic_Q|section_out10[46]           ; 3       ;
; cicint:cic_Q|section_out10[54]           ; 3       ;
; cicint:cic_Q|section_out10[55]           ; 3       ;
; cicint:cic_Q|section_out10[56]           ; 3       ;
; cicint:cic_Q|section_out10[57]           ; 3       ;
; cicint:cic_Q|section_out10[58]           ; 3       ;
; cicint:cic_Q|section_out10[59]           ; 3       ;
; cicint:cic_Q|section_out10[60]           ; 3       ;
; cpl_cordic:cordic_inst|Add3~32           ; 3       ;
; cpl_cordic:cordic_inst|Z[2][1]           ; 3       ;
; cpl_cordic:cordic_inst|Z[6][4]           ; 3       ;
; NWire_rcv:IQPWM|DBrise_cnt[5]            ; 3       ;
; NWire_rcv:IQPWM|DBrise_cnt[4]            ; 3       ;
; NWire_rcv:IQPWM|resync                   ; 3       ;
; cpl_cordic:cordic_inst|Z[13][4]          ; 3       ;
; cpl_cordic:cordic_inst|Z[14][3]          ; 3       ;
; I2S_xmit:IQD|TLV_state~4                 ; 3       ;
; NWire_rcv:CCrcv|resync                   ; 3       ;
; clk_lrclk_gen:lrgen|BCLK_cnt[5]          ; 3       ;
; clk_lrclk_gen:lrgen|BCLK_cnt[4]          ; 3       ;
; clk_lrclk_gen:lrgen|BCLK_cnt[3]          ; 3       ;
; clk_lrclk_gen:lrgen|BCLK_cnt[2]          ; 3       ;
; clk_lrclk_gen:lrgen|BCLK_cnt[1]          ; 3       ;
; clk_lrclk_gen:lrgen|BCLK_cnt[0]          ; 3       ;
; I2S_rcv:PJD|shift_cnt[2]                 ; 3       ;
; I2S_rcv:PJD|shift_cnt[0]                 ; 3       ;
; I2S_rcv:PJD|shift_cnt[4]                 ; 3       ;
; I2S_rcv:PJD|shift_cnt[1]                 ; 3       ;
; clk_lrclk_gen:clrgen|BCLK_cnt[5]         ; 3       ;
; clk_lrclk_gen:clrgen|BCLK_cnt[1]         ; 3       ;
; clk_lrclk_gen:clrgen|BCLK_cnt[0]         ; 3       ;
; NWire_xmit:ser_no|bcnt[4]                ; 3       ;
; NWire_xmit:ser_no|bcnt[0]                ; 3       ;
; NWire_xmit:ser_no|bcnt[2]                ; 3       ;
; NWire_xmit:ser_no|bcnt[12]               ; 3       ;
; NWire_xmit:ser_no|bcnt[7]                ; 3       ;
; NWire_xmit:ser_no|bcnt[10]               ; 3       ;
; clk_lrclk_gen:clrgen|LRCLK_cnt[4]        ; 3       ;
; clk_lrclk_gen:clrgen|LRCLK_cnt[3]        ; 3       ;
; cicint:cic_I|Add3~0_OTERM317             ; 2       ;
; cicint:cic_I|Add3~2_OTERM315             ; 2       ;
; cicint:cic_I|Add3~4_OTERM313             ; 2       ;
; cicint:cic_I|Add3~6_OTERM311             ; 2       ;
; cicint:cic_I|Add3~8_OTERM309             ; 2       ;
; cicint:cic_I|Add3~10_OTERM307            ; 2       ;
; cicint:cic_I|Add3~12_OTERM305            ; 2       ;
; cicint:cic_I|Add3~14_OTERM303            ; 2       ;
; cicint:cic_I|Add3~16_OTERM301            ; 2       ;
; cicint:cic_I|Add3~18_OTERM299            ; 2       ;
; cicint:cic_I|Add3~20_OTERM297            ; 2       ;
; cicint:cic_I|Add3~22_OTERM295            ; 2       ;
; cicint:cic_I|Add3~24_OTERM293            ; 2       ;
; cicint:cic_I|Add3~26_OTERM291            ; 2       ;
; cicint:cic_I|Add3~28_OTERM289            ; 2       ;
; cicint:cic_I|Add3~30_OTERM287            ; 2       ;
; cicint:cic_I|Add3~32_OTERM285            ; 2       ;
; cicint:cic_I|Add3~34_OTERM283            ; 2       ;
; cicint:cic_Q|Add3~0_OTERM279             ; 2       ;
; cicint:cic_Q|Add3~2_OTERM277             ; 2       ;
; cicint:cic_Q|Add3~4_OTERM275             ; 2       ;
; cicint:cic_Q|Add3~6_OTERM273             ; 2       ;
; cicint:cic_Q|Add3~8_OTERM271             ; 2       ;
; cicint:cic_Q|Add3~10_OTERM269            ; 2       ;
; cicint:cic_Q|Add3~12_OTERM267            ; 2       ;
; cicint:cic_Q|Add3~14_OTERM265            ; 2       ;
; cicint:cic_Q|Add3~16_OTERM263            ; 2       ;
; cicint:cic_Q|Add3~18_OTERM261            ; 2       ;
; cicint:cic_Q|Add3~20_OTERM259            ; 2       ;
; cicint:cic_Q|Add3~22_OTERM257            ; 2       ;
; cicint:cic_Q|Add3~24_OTERM255            ; 2       ;
; cicint:cic_Q|Add3~26_OTERM253            ; 2       ;
; cicint:cic_Q|Add3~28_OTERM251            ; 2       ;
; cicint:cic_Q|Add3~30_OTERM249            ; 2       ;
; cicint:cic_Q|Add3~32_OTERM247            ; 2       ;
; cicint:cic_Q|Add3~34_OTERM245            ; 2       ;
; cpl_cordic:cordic_inst|X[0][21]_OTERM241 ; 2       ;
; cpl_cordic:cordic_inst|X[0][22]_OTERM237 ; 2       ;
; cicint:cic_Q|Add2~34_OTERM105            ; 2       ;
; cicint:cic_I|Add2~34_OTERM69             ; 2       ;
; cicint:cic_Q|Add1~32_OTERM35             ; 2       ;
; cicint:cic_I|Add1~32_OTERM1              ; 2       ;
; _10MHZ                                   ; 2       ;
; C122_cic_i[0]                            ; 2       ;
; C122_cic_i[1]                            ; 2       ;
; C122_cic_i[2]                            ; 2       ;
; C122_cic_i[3]                            ; 2       ;
; C122_cic_i[4]                            ; 2       ;
; C122_cic_i[5]                            ; 2       ;
; C122_cic_i[6]                            ; 2       ;
; C122_cic_i[7]                            ; 2       ;
; C122_cic_i[8]                            ; 2       ;
; C122_cic_i[9]                            ; 2       ;
; C122_cic_i[10]                           ; 2       ;
; C122_cic_i[11]                           ; 2       ;
; C122_cic_i[12]                           ; 2       ;
; C122_cic_i[13]                           ; 2       ;
; C122_cic_i[14]                           ; 2       ;
; cicint:cic_I|Equal0~2                    ; 2       ;
; cicint:cic_I|Equal0~1                    ; 2       ;
; cicint:cic_I|Equal0~0                    ; 2       ;
; C122_cic_q[0]                            ; 2       ;
; C122_cic_q[1]                            ; 2       ;
; C122_cic_q[2]                            ; 2       ;
; C122_cic_q[3]                            ; 2       ;
; C122_cic_q[4]                            ; 2       ;
; C122_cic_q[5]                            ; 2       ;
; C122_cic_q[6]                            ; 2       ;
; C122_cic_q[7]                            ; 2       ;
; C122_cic_q[8]                            ; 2       ;
; C122_cic_q[9]                            ; 2       ;
; C122_cic_q[10]                           ; 2       ;
; C122_cic_q[11]                           ; 2       ;
; C122_cic_q[12]                           ; 2       ;
; C122_cic_q[13]                           ; 2       ;
; C122_cic_q[14]                           ; 2       ;
; ADC:ADC_SPI|temp_1[11]                   ; 2       ;
; cicint:cic_I|diff4[19]                   ; 2       ;
; cicint:cic_I|input_register[15]          ; 2       ;
; cicint:cic_Q|diff4[19]                   ; 2       ;
; cicint:cic_Q|input_register[15]          ; 2       ;
; ADC:ADC_SPI|temp_1[10]                   ; 2       ;
; ADC:ADC_SPI|temp_1[9]                    ; 2       ;
; NWire_rcv:CCrcv|rdata[79]                ; 2       ;
; NWire_rcv:CCrcv|rdata[78]                ; 2       ;
; NWire_rcv:CCrcv|rdata[77]                ; 2       ;
; NWire_rcv:CCrcv|rdata[76]                ; 2       ;
; NWire_rcv:CCrcv|rdata[75]                ; 2       ;
; NWire_rcv:CCrcv|rdata[74]                ; 2       ;
; NWire_rcv:CCrcv|rdata[73]                ; 2       ;
; NWire_rcv:CCrcv|rdata[72]                ; 2       ;
; NWire_rcv:CCrcv|rdata[71]                ; 2       ;
; NWire_rcv:CCrcv|rdata[70]                ; 2       ;
; ADC:ADC_SPI|temp_1[8]                    ; 2       ;
; NWire_rcv:CCrcv|rdata[69]                ; 2       ;
; ADC:ADC_SPI|temp_1[7]                    ; 2       ;
; NWire_rcv:CCrcv|rdata[68]                ; 2       ;
; C122_frequency_HZ[31]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[30]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[29]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[28]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[27]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[26]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[25]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[24]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[20]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[21]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[23]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[22]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[19]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[18]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[17]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[16]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[15]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[14]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[13]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[12]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[11]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[10]~_Duplicate_2       ; 2       ;
; C122_frequency_HZ[9]~_Duplicate_2        ; 2       ;
; C122_frequency_HZ[8]~_Duplicate_2        ; 2       ;
; C122_frequency_HZ[7]~_Duplicate_2        ; 2       ;
; C122_frequency_HZ[6]~_Duplicate_2        ; 2       ;
; C122_frequency_HZ[5]~_Duplicate_2        ; 2       ;
; C122_frequency_HZ[4]~_Duplicate_2        ; 2       ;
; C122_frequency_HZ[3]~_Duplicate_2        ; 2       ;
; C122_frequency_HZ[2]~_Duplicate_2        ; 2       ;
; C122_frequency_HZ[1]~_Duplicate_2        ; 2       ;
; C122_frequency_HZ[0]~_Duplicate_2        ; 2       ;
; ADC:ADC_SPI|temp_1[6]                    ; 2       ;
; NWire_rcv:CCrcv|rdata[67]                ; 2       ;
; ADC:ADC_SPI|temp_1[5]                    ; 2       ;
; NWire_rcv:CCrcv|rdata[66]                ; 2       ;
; cpl_cordic:cordic_inst|Add4~53           ; 2       ;
; cpl_cordic:cordic_inst|Add4~52           ; 2       ;
; cpl_cordic:cordic_inst|Add4~51           ; 2       ;
; cpl_cordic:cordic_inst|Add4~50           ; 2       ;
; cpl_cordic:cordic_inst|Add4~49           ; 2       ;
; cpl_cordic:cordic_inst|Add4~48           ; 2       ;
; cpl_cordic:cordic_inst|Add4~47           ; 2       ;
; cpl_cordic:cordic_inst|Add4~46           ; 2       ;
; cpl_cordic:cordic_inst|Add4~45           ; 2       ;
; cpl_cordic:cordic_inst|Add4~44           ; 2       ;
; cpl_cordic:cordic_inst|Add4~43           ; 2       ;
; cpl_cordic:cordic_inst|Add4~42           ; 2       ;
; cpl_cordic:cordic_inst|Add4~41           ; 2       ;
; cpl_cordic:cordic_inst|Add4~40           ; 2       ;
; cpl_cordic:cordic_inst|Add4~39           ; 2       ;
; cpl_cordic:cordic_inst|Add4~38           ; 2       ;
; cicint:cic_I|output_register[8]          ; 2       ;
; cicint:cic_I|output_register[9]          ; 2       ;
; cicint:cic_I|output_register[10]         ; 2       ;
; cicint:cic_I|output_register[11]         ; 2       ;
; cicint:cic_I|output_register[12]         ; 2       ;
; cicint:cic_I|output_register[13]         ; 2       ;
; cicint:cic_I|output_register[14]         ; 2       ;
; ADC:ADC_SPI|temp_1[4]                    ; 2       ;
; NWire_rcv:CCrcv|rdata[65]                ; 2       ;
; ADC:ADC_SPI|temp_1[3]                    ; 2       ;
; NWire_rcv:IQPWM|idata[16]                ; 2       ;
; NWire_rcv:IQPWM|idata[0]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[1]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[64]                ; 2       ;
; ADC:ADC_SPI|temp_1[2]                    ; 2       ;
; NWire_rcv:IQPWM|idata[17]                ; 2       ;
; NWire_rcv:IQPWM|idata[1]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[2]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[63]                ; 2       ;
; ADC:ADC_SPI|temp_1[1]                    ; 2       ;
; NWire_rcv:IQPWM|idata[18]                ; 2       ;
; NWire_rcv:IQPWM|idata[2]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[3]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[62]                ; 2       ;
; I2S_rcv:PJD|temp_data[14]                ; 2       ;
; ADC:ADC_SPI|temp_1[0]                    ; 2       ;
; NWire_rcv:IQPWM|idata[19]                ; 2       ;
; NWire_rcv:IQPWM|idata[3]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[4]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[61]                ; 2       ;
; I2S_rcv:PJD|temp_data[13]                ; 2       ;
; ADC:ADC_SPI|temp_2[11]                   ; 2       ;
; NWire_rcv:IQPWM|idata[20]                ; 2       ;
; NWire_rcv:IQPWM|idata[4]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[5]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[60]                ; 2       ;
; I2S_rcv:PJD|temp_data[12]                ; 2       ;
; ADC:ADC_SPI|temp_2[10]                   ; 2       ;
; NWire_rcv:IQPWM|idata[21]                ; 2       ;
; NWire_rcv:IQPWM|idata[5]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[6]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[59]                ; 2       ;
; I2S_rcv:PJD|temp_data[11]                ; 2       ;
; ADC:ADC_SPI|temp_2[9]                    ; 2       ;
; NWire_rcv:IQPWM|idata[22]                ; 2       ;
; NWire_rcv:IQPWM|idata[6]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[7]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[23]                ; 2       ;
; NWire_rcv:CCrcv|rdata[58]                ; 2       ;
; cpl_cordic:cordic_inst|Z[7][4]           ; 2       ;
; I2S_rcv:PJD|temp_data[10]                ; 2       ;
; ADC:ADC_SPI|temp_2[8]                    ; 2       ;
; NWire_rcv:IQPWM|rdata[24]                ; 2       ;
; NWire_rcv:IQPWM|idata[23]                ; 2       ;
; NWire_rcv:IQPWM|idata[7]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[8]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[22]                ; 2       ;
; NWire_rcv:CCrcv|rdata[57]                ; 2       ;
; cpl_cordic:cordic_inst|Z[8][3]           ; 2       ;
; I2S_rcv:PJD|temp_data[9]                 ; 2       ;
; ADC:ADC_SPI|temp_2[7]                    ; 2       ;
; NWire_rcv:IQPWM|rdata[25]                ; 2       ;
; NWire_rcv:IQPWM|idata[24]                ; 2       ;
; NWire_rcv:IQPWM|idata[8]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[9]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[21]                ; 2       ;
; NWire_rcv:CCrcv|rdata[56]                ; 2       ;
; cpl_cordic:cordic_inst|Z[9][2]           ; 2       ;
; I2S_rcv:PJD|temp_data[8]                 ; 2       ;
; ADC:ADC_SPI|temp_2[6]                    ; 2       ;
; NWire_rcv:IQPWM|rdata[26]                ; 2       ;
; NWire_rcv:IQPWM|idata[25]                ; 2       ;
; NWire_rcv:IQPWM|idata[9]                 ; 2       ;
; NWire_rcv:IQPWM|rdata[10]                ; 2       ;
; NWire_rcv:IQPWM|rdata[20]                ; 2       ;
; NWire_rcv:CCrcv|rdata[55]                ; 2       ;
; I2S_rcv:PJD|temp_data[7]                 ; 2       ;
; ADC:ADC_SPI|temp_2[5]                    ; 2       ;
; NWire_rcv:IQPWM|rdata[27]                ; 2       ;
; NWire_rcv:IQPWM|idata[26]                ; 2       ;
; NWire_rcv:IQPWM|idata[10]                ; 2       ;
; NWire_rcv:IQPWM|rdata[11]                ; 2       ;
; NWire_rcv:IQPWM|rdata[19]                ; 2       ;
; NWire_rcv:CCrcv|rdata[54]                ; 2       ;
; I2S_rcv:PJD|temp_data[6]                 ; 2       ;
; ADC:ADC_SPI|temp_2[4]                    ; 2       ;
; NWire_rcv:IQPWM|rdata[28]                ; 2       ;
; NWire_rcv:IQPWM|idata[27]                ; 2       ;
; NWire_rcv:IQPWM|idata[11]                ; 2       ;
; NWire_rcv:IQPWM|rdata[12]                ; 2       ;
; NWire_rcv:IQPWM|Selector2~0              ; 2       ;
; NWire_rcv:IQPWM|d1                       ; 2       ;
; NWire_rcv:IQPWM|rdata[18]                ; 2       ;
; NWire_rcv:CCrcv|rdata[53]                ; 2       ;
; I2S_rcv:PJD|temp_data[5]                 ; 2       ;
; ADC:ADC_SPI|temp_2[3]                    ; 2       ;
; NWire_rcv:IQPWM|d2                       ; 2       ;
; NWire_rcv:IQPWM|rdata[29]                ; 2       ;
; NWire_rcv:IQPWM|idata[28]                ; 2       ;
; NWire_rcv:IQPWM|idata[12]                ; 2       ;
; NWire_rcv:IQPWM|rdata[13]                ; 2       ;
; NWire_rcv:IQPWM|Equal3~1                 ; 2       ;
; NWire_rcv:IQPWM|Equal3~0                 ; 2       ;
; NWire_rcv:IQPWM|Selector3~2              ; 2       ;
; NWire_rcv:IQPWM|rdata[17]                ; 2       ;
; NWire_rcv:CCrcv|rdata[52]                ; 2       ;
; I2S_rcv:PJD|temp_data[4]                 ; 2       ;
; ADC:ADC_SPI|temp_2[2]                    ; 2       ;
; NWire_rcv:IQPWM|rdata[30]                ; 2       ;
; NWire_rcv:IQPWM|idata[29]                ; 2       ;
; NWire_rcv:IQPWM|idata[13]                ; 2       ;
; NWire_rcv:IQPWM|rdata[14]                ; 2       ;
; NWire_rcv:IQPWM|rcv_flag~9               ; 2       ;
; NWire_rcv:IQPWM|rdata[16]                ; 2       ;
; NWire_rcv:CCrcv|rdata[51]                ; 2       ;
; I2S_rcv:PJD|temp_data[3]                 ; 2       ;
; ADC:ADC_SPI|temp_2[1]                    ; 2       ;
; NWire_rcv:IQPWM|rdata[31]                ; 2       ;
; NWire_rcv:IQPWM|idata[30]                ; 2       ;
; NWire_rcv:IQPWM|idata[14]                ; 2       ;
; NWire_rcv:IQPWM|rdata[15]                ; 2       ;
; NWire_rcv:CCrcv|rdata[50]                ; 2       ;
; cpl_cordic:cordic_inst|Z[15][0]          ; 2       ;
; NWire_rcv:CCrcv|d2                       ; 2       ;
; NWire_rcv:CCrcv|d1                       ; 2       ;
; I2S_rcv:PJD|temp_data[2]                 ; 2       ;
; ADC:ADC_SPI|temp_2[0]                    ; 2       ;
; NWire_rcv:IQPWM|idata[31]                ; 2       ;
; I2S_xmit:IQD|always1~1                   ; 2       ;
; I2S_xmit:IQD|TLV_state.TLV_WL~0          ; 2       ;
; NWire_rcv:IQPWM|idata[15]                ; 2       ;
; NWire_rcv:CCrcv|rdata[49]                ; 2       ;
; NWire_rcv:CCrcv|Selector3~2              ; 2       ;
; NWire_rcv:CCrcv|Selector2~0              ; 2       ;
; NWire_rcv:CCrcv|rdata[86]                ; 2       ;
; I2S_rcv:PJD|temp_data[1]                 ; 2       ;
; I2S_rcv:PJD|lr1                          ; 2       ;
; I2S_rcv:PJD|b_clk                        ; 2       ;
; clk_lrclk_gen:lrgen|Equal2~2             ; 2       ;
; NWire_rcv:CCrcv|rdata[4]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[5]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[6]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[7]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[8]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[9]                 ; 2       ;
; NWire_rcv:CCrcv|rdata[10]                ; 2       ;
; NWire_rcv:CCrcv|rdata[48]                ; 2       ;
; NWire_rcv:CCrcv|rdata[44]                ; 2       ;
; NWire_rcv:CCrcv|rcv_flag~9               ; 2       ;
; NWire_rcv:CCrcv|rdata[85]                ; 2       ;
; I2S_rcv:PJD|always0~0                    ; 2       ;
; I2S_rcv:PJD|temp_data[0]                 ; 2       ;
; NWire_xmit:ser_no|always0~1              ; 2       ;
; ADC:ADC_SPI|bit_cnt[2]~1                 ; 2       ;
; C122_clock_select[0]                     ; 2       ;
; NWire_rcv:CCrcv|rdata[47]                ; 2       ;
; NWire_rcv:CCrcv|rdata[46]                ; 2       ;
; C122_rst_cnt[0]                          ; 2       ;
; NWire_rcv:CCrcv|rdata[43]                ; 2       ;
; NWire_rcv:CCrcv|rdata[42]                ; 2       ;
; NWire_rcv:CCrcv|rdata[41]                ; 2       ;
; NWire_rcv:CCrcv|rdata[40]                ; 2       ;
; NWire_rcv:CCrcv|rdata[39]                ; 2       ;
; NWire_rcv:CCrcv|rdata[38]                ; 2       ;
; NWire_rcv:CCrcv|rdata[82]                ; 2       ;
; NWire_rcv:CCrcv|rdata[81]                ; 2       ;
; NWire_rcv:CCrcv|rdata[80]                ; 2       ;
; NWire_rcv:CCrcv|rdata[83]                ; 2       ;
; NWire_rcv:CCrcv|rdata[37]                ; 2       ;
; NWire_rcv:CCrcv|rdata[84]                ; 2       ;
; clk_lrclk_gen:clrgen|Equal1~4            ; 2       ;
; clk_lrclk_gen:clrgen|Equal1~3            ; 2       ;
; NWire_xmit:P_MIC|dly_cnt[0]              ; 2       ;
; NWire_xmit:ser_no|Equal4~1               ; 2       ;
; NWire_xmit:ser_no|Equal1~1               ; 2       ;
+------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                 ;
+-----------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_7ct:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y1_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult7 ;                            ; DSPMULT_X20_Y1_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_7ct:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult5 ;                            ; DSPMULT_X20_Y2_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; lpm_mult:Mult0|mult_7ct:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y3_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_7ct:auto_generated|w507w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_7ct:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y4_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 5,289 / 26,052 ( 20 % ) ;
; C16 interconnects          ; 8 / 1,156 ( < 1 % )     ;
; C4 interconnects           ; 2,094 / 17,952 ( 12 % ) ;
; Direct links               ; 1,453 / 26,052 ( 6 % )  ;
; Global clocks              ; 4 / 8 ( 50 % )          ;
; Local interconnects        ; 1,553 / 8,256 ( 19 % )  ;
; R24 interconnects          ; 18 / 1,020 ( 2 % )      ;
; R4 interconnects           ; 2,393 / 22,440 ( 11 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.40) ; Number of LABs  (Total = 330) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 5                             ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 6                             ;
; 8                                           ; 7                             ;
; 9                                           ; 22                            ;
; 10                                          ; 13                            ;
; 11                                          ; 12                            ;
; 12                                          ; 12                            ;
; 13                                          ; 14                            ;
; 14                                          ; 18                            ;
; 15                                          ; 39                            ;
; 16                                          ; 166                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 330) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 54                            ;
; 1 Clock                            ; 265                           ;
; 1 Clock enable                     ; 60                            ;
; 1 Sync. clear                      ; 27                            ;
; 1 Sync. load                       ; 22                            ;
; 2 Clock enables                    ; 27                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.90) ; Number of LABs  (Total = 330) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 16                            ;
; 2                                            ; 6                             ;
; 3                                            ; 3                             ;
; 4                                            ; 6                             ;
; 5                                            ; 5                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 8                             ;
; 10                                           ; 6                             ;
; 11                                           ; 5                             ;
; 12                                           ; 6                             ;
; 13                                           ; 6                             ;
; 14                                           ; 6                             ;
; 15                                           ; 12                            ;
; 16                                           ; 10                            ;
; 17                                           ; 6                             ;
; 18                                           ; 13                            ;
; 19                                           ; 2                             ;
; 20                                           ; 13                            ;
; 21                                           ; 3                             ;
; 22                                           ; 12                            ;
; 23                                           ; 8                             ;
; 24                                           ; 11                            ;
; 25                                           ; 13                            ;
; 26                                           ; 33                            ;
; 27                                           ; 10                            ;
; 28                                           ; 35                            ;
; 29                                           ; 8                             ;
; 30                                           ; 21                            ;
; 31                                           ; 11                            ;
; 32                                           ; 30                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.64) ; Number of LABs  (Total = 330) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 40                            ;
; 2                                               ; 10                            ;
; 3                                               ; 15                            ;
; 4                                               ; 7                             ;
; 5                                               ; 5                             ;
; 6                                               ; 7                             ;
; 7                                               ; 12                            ;
; 8                                               ; 15                            ;
; 9                                               ; 29                            ;
; 10                                              ; 27                            ;
; 11                                              ; 24                            ;
; 12                                              ; 18                            ;
; 13                                              ; 19                            ;
; 14                                              ; 13                            ;
; 15                                              ; 27                            ;
; 16                                              ; 56                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.96) ; Number of LABs  (Total = 330) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 9                             ;
; 3                                            ; 10                            ;
; 4                                            ; 15                            ;
; 5                                            ; 9                             ;
; 6                                            ; 6                             ;
; 7                                            ; 11                            ;
; 8                                            ; 9                             ;
; 9                                            ; 7                             ;
; 10                                           ; 9                             ;
; 11                                           ; 10                            ;
; 12                                           ; 18                            ;
; 13                                           ; 10                            ;
; 14                                           ; 12                            ;
; 15                                           ; 10                            ;
; 16                                           ; 28                            ;
; 17                                           ; 16                            ;
; 18                                           ; 15                            ;
; 19                                           ; 22                            ;
; 20                                           ; 6                             ;
; 21                                           ; 11                            ;
; 22                                           ; 8                             ;
; 23                                           ; 7                             ;
; 24                                           ; 6                             ;
; 25                                           ; 18                            ;
; 26                                           ; 4                             ;
; 27                                           ; 7                             ;
; 28                                           ; 4                             ;
; 29                                           ; 1                             ;
; 30                                           ; 13                            ;
; 31                                           ; 5                             ;
; 32                                           ; 3                             ;
; 33                                           ; 4                             ;
; 34                                           ; 2                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 09 20:00:49 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Penelope -c Penelope
Info: Selected device EP2C8Q208C8 for design "Penelope"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "PLL_clock_detector:PLL_inst|altpll:altpll_component|pll" as Cyclone II PLL type
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208C8 is compatible
    Info: Device EP2C5Q208I8 is compatible
    Info: Device EP2C8Q208I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
Warning: Ignored Global Signal option assignment for source signal C122_clk to some wild card destinations -- destination nodes cannot use global signals
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'Penelope.sdc'
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 3 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000       _10MHZ
    Info:    8.138     C122_clk
    Info:  325.520 clk_lrclk_gen:clrgen|BCLK
Info: Promoted node C122_clk (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info: Promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info: Automatically promoted node clk_lrclk_gen:clrgen|BCLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clk_lrclk_gen:clrgen|BCLK~0
        Info: Destination node I2S_rcv:PJD|bc0
        Info: Destination node TLV320_CBCLK
Info: Automatically promoted node reference 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node C122_rst 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clk_div:TLVCLK|clk_out
        Info: Destination node NWire_xmit:P_MIC|dly_cnt[25]
        Info: Destination node NWire_xmit:ser_no|iack
        Info: Destination node NWire_xmit:P_MIC|iack
        Info: Destination node NWire_rcv:IQPWM|DBrise
        Info: Destination node NWire_rcv:IQPWM|pass[0]
        Info: Destination node NWire_rcv:IQPWM|pass[1]
        Info: Destination node NWire_rcv:IQPWM|pass[2]
        Info: Destination node NWire_rcv:IQPWM|pass[3]
        Info: Destination node NWire_rcv:IQPWM|resync
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 64 register duplicates
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 1787 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:04
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "A22" is assigned to location or region, but does not exist in design
    Warning: Node "C18" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:09
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:18
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:07
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 9% of the available device resources
    Info: Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:05
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 308 megabytes
    Info: Processing ended: Wed Nov 09 20:01:40 2011
    Info: Elapsed time: 00:00:51
    Info: Total CPU time (on all processors): 00:00:50


