TimeQuest Timing Analyzer report for ELG4137Project
Tue Apr 12 16:46:18 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ELG4137Project                                                    ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.75 MHz ; 151.75 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.795 ; -51.688            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.405 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -42.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                     ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.795 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 3.054      ;
; -2.779 ; register8bit:RE2|regout[7] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.712      ;
; -2.667 ; register8bit:RE2|regout[7] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.600      ;
; -2.648 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.907      ;
; -2.615 ; register8bit:RE2|regout[5] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.548      ;
; -2.600 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.859      ;
; -2.599 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.858      ;
; -2.513 ; register8bit:RE2|regout[6] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.446      ;
; -2.511 ; register8bit:RE2|regout[5] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.444      ;
; -2.479 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.738      ;
; -2.464 ; register8bit:RE2|regout[3] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.397      ;
; -2.401 ; register8bit:RE2|regout[6] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.334      ;
; -2.374 ; register8bit:RE2|regout[3] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.307      ;
; -2.340 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.599      ;
; -2.332 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.591      ;
; -2.318 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.577      ;
; -2.287 ; register8bit:RE2|regout[4] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.220      ;
; -2.284 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.543      ;
; -2.283 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.542      ;
; -2.193 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.452      ;
; -2.188 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.120      ;
; -2.175 ; register8bit:RE2|regout[4] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.108      ;
; -2.171 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.430      ;
; -2.145 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.404      ;
; -2.144 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.403      ;
; -2.142 ; register8bit:RE2|regout[2] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.075      ;
; -2.123 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.382      ;
; -2.122 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.381      ;
; -2.103 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.362      ;
; -2.095 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.027      ;
; -2.057 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.989      ;
; -2.030 ; register8bit:RE2|regout[2] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.963      ;
; -1.964 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.896      ;
; -1.956 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.215      ;
; -1.945 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.877      ;
; -1.935 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.194      ;
; -1.933 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[0] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.192      ;
; -1.918 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.177      ;
; -1.908 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.167      ;
; -1.907 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.237     ; 2.165      ;
; -1.893 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.152      ;
; -1.892 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[1] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.151      ;
; -1.858 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.237     ; 2.116      ;
; -1.852 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.784      ;
; -1.842 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.101      ;
; -1.835 ; register8bit:RE2|regout[0] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.768      ;
; -1.802 ; register8bit:RE0|regout[6] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.237     ; 2.060      ;
; -1.800 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[0] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.059      ;
; -1.793 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.052      ;
; -1.783 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.237     ; 2.041      ;
; -1.776 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.708      ;
; -1.765 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.024      ;
; -1.746 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 2.005      ;
; -1.716 ; register8bit:RE2|regout[0] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.649      ;
; -1.703 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.962      ;
; -1.698 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.957      ;
; -1.697 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.956      ;
; -1.660 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.919      ;
; -1.651 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.910      ;
; -1.645 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.577      ;
; -1.629 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.888      ;
; -1.619 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.878      ;
; -1.613 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.545      ;
; -1.610 ; register8bit:RE2|regout[1] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.543      ;
; -1.591 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.850      ;
; -1.586 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[1] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.845      ;
; -1.583 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.515      ;
; -1.559 ; state.S0                   ; register8bit:RE2|regout[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.490      ;
; -1.556 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.815      ;
; -1.547 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.237     ; 1.805      ;
; -1.533 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.465      ;
; -1.530 ; register8bit:RE2|regout[1] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.463      ;
; -1.520 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.452      ;
; -1.513 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.772      ;
; -1.508 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.767      ;
; -1.507 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.766      ;
; -1.486 ; register8bit:RE0|regout[6] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.237     ; 1.744      ;
; -1.480 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.739      ;
; -1.465 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.724      ;
; -1.464 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.723      ;
; -1.458 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.717      ;
; -1.452 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.384      ;
; -1.347 ; register8bit:RE0|regout[6] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.237     ; 1.605      ;
; -1.344 ; register8bit:RE0|regout[7] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.237     ; 1.602      ;
; -1.340 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.272      ;
; -1.322 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.581      ;
; -1.280 ; state.S0                   ; register8bit:RE1|regout[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.211      ;
; -1.209 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.468      ;
; -1.201 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.133      ;
; -1.184 ; state.S0                   ; register8bit:RE1|regout[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.114      ;
; -1.179 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.438      ;
; -1.173 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.432      ;
; -1.171 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[1] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.430      ;
; -1.160 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.419      ;
; -1.148 ; state.S0                   ; register8bit:RE2|regout[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.079      ;
; -1.136 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.395      ;
; -1.097 ; state.S0                   ; register8bit:RE2|regout[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.028      ;
; -1.085 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.344      ;
; -1.072 ; state.S0                   ; register8bit:RE1|regout[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.003      ;
; -1.033 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.236     ; 1.292      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                     ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; state.S1                   ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.625      ;
; 0.522 ; register8bit:RE2|regout[7] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.742      ;
; 0.621 ; state.S2                   ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.841      ;
; 0.655 ; register2bit:RE5|regout[0] ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.875      ;
; 0.742 ; register8bit:RE2|regout[6] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.962      ;
; 0.747 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.967      ;
; 0.814 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.035      ;
; 0.819 ; state.S2                   ; register2bit:RE5|regout[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.039      ;
; 0.822 ; state.S2                   ; register2bit:RE4|regout[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.042      ;
; 0.823 ; state.S0                   ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.831 ; register8bit:RE2|regout[7] ; register8bit:RE0|regout[7] ; clk          ; clk         ; -0.500       ; 0.237      ; 0.745      ;
; 0.836 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.056      ;
; 0.846 ; register2bit:RE5|regout[1] ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.066      ;
; 0.851 ; register8bit:RE2|regout[6] ; register8bit:RE0|regout[6] ; clk          ; clk         ; -0.500       ; 0.237      ; 0.765      ;
; 0.853 ; state.S0                   ; register8bit:RE2|regout[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.072      ;
; 0.855 ; state.S2                   ; register8bit:RE3|regout[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.075      ;
; 0.856 ; state.S0                   ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.075      ;
; 0.862 ; state.S2                   ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.082      ;
; 0.862 ; state.S2                   ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.082      ;
; 0.872 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.092      ;
; 0.882 ; register8bit:RE2|regout[6] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.102      ;
; 0.911 ; state.S2                   ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.130      ;
; 0.912 ; state.S2                   ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.131      ;
; 0.913 ; state.S2                   ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.132      ;
; 0.917 ; state.S1                   ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.137      ;
; 0.922 ; state.S2                   ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.142      ;
; 0.941 ; state.S2                   ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.161      ;
; 0.942 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.163      ;
; 0.955 ; register8bit:RE2|regout[5] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.956 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.177      ;
; 0.963 ; state.S0                   ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.182      ;
; 0.963 ; state.S0                   ; register8bit:RE1|regout[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.182      ;
; 0.963 ; state.S0                   ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.182      ;
; 0.966 ; state.S2                   ; register2bit:RE5|regout[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.186      ;
; 0.967 ; state.S2                   ; register2bit:RE4|regout[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.187      ;
; 0.968 ; state.S0                   ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.187      ;
; 0.969 ; register8bit:RE2|regout[0] ; register8bit:RE0|regout[0] ; clk          ; clk         ; -0.500       ; 0.236      ; 0.882      ;
; 0.970 ; register8bit:RE2|regout[2] ; register8bit:RE0|regout[2] ; clk          ; clk         ; -0.500       ; 0.236      ; 0.883      ;
; 0.982 ; state.S0                   ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.201      ;
; 0.992 ; state.S2                   ; register8bit:RE3|regout[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.211      ;
; 0.996 ; register8bit:RE2|regout[1] ; register8bit:RE0|regout[1] ; clk          ; clk         ; -0.500       ; 0.236      ; 0.909      ;
; 1.018 ; register8bit:RE2|regout[4] ; register8bit:RE0|regout[4] ; clk          ; clk         ; -0.500       ; 0.236      ; 0.931      ;
; 1.028 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.248      ;
; 1.071 ; register8bit:RE2|regout[5] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.292      ;
; 1.072 ; register2bit:RE5|regout[0] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.292      ;
; 1.131 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[2] ; clk          ; clk         ; -0.500       ; -0.109     ; 0.699      ;
; 1.146 ; state.S0                   ; register8bit:RE1|regout[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.365      ;
; 1.149 ; register8bit:RE2|regout[5] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.369      ;
; 1.149 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.370      ;
; 1.163 ; state.S0                   ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.383      ;
; 1.185 ; register8bit:RE2|regout[5] ; register8bit:RE0|regout[5] ; clk          ; clk         ; -0.500       ; 0.236      ; 1.098      ;
; 1.222 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.442      ;
; 1.233 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.454      ;
; 1.242 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.463      ;
; 1.273 ; register2bit:RE5|regout[1] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.493      ;
; 1.273 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[5] ; clk          ; clk         ; -0.500       ; -0.109     ; 0.841      ;
; 1.293 ; state.S0                   ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.512      ;
; 1.312 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[2] ; clk          ; clk         ; -0.500       ; -0.109     ; 0.880      ;
; 1.314 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.535      ;
; 1.327 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[2] ; clk          ; clk         ; -0.500       ; -0.109     ; 0.895      ;
; 1.329 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.550      ;
; 1.376 ; register8bit:RE0|regout[7] ; register8bit:RE1|regout[7] ; clk          ; clk         ; -0.500       ; -0.109     ; 0.944      ;
; 1.386 ; register8bit:RE0|regout[6] ; register8bit:RE2|regout[6] ; clk          ; clk         ; -0.500       ; -0.109     ; 0.954      ;
; 1.392 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.613      ;
; 1.403 ; state.S0                   ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.622      ;
; 1.417 ; register8bit:RE2|regout[3] ; register8bit:RE0|regout[3] ; clk          ; clk         ; -0.500       ; 0.236      ; 1.330      ;
; 1.433 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[3] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.001      ;
; 1.451 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[1] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.019      ;
; 1.454 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[5] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.022      ;
; 1.501 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.721      ;
; 1.511 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[4] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.079      ;
; 1.538 ; state.S0                   ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.757      ;
; 1.564 ; state.S0                   ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.783      ;
; 1.607 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[3] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.175      ;
; 1.617 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[6] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.185      ;
; 1.626 ; state.S0                   ; register8bit:RE2|regout[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.845      ;
; 1.637 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.857      ;
; 1.653 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[6] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.221      ;
; 1.656 ; state.S0                   ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.874      ;
; 1.677 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[4] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.245      ;
; 1.693 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[7] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.261      ;
; 1.736 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[3] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.304      ;
; 1.746 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[1] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.314      ;
; 1.751 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[3] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.319      ;
; 1.765 ; state.S0                   ; register8bit:RE1|regout[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.984      ;
; 1.786 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.006      ;
; 1.787 ; register8bit:RE0|regout[6] ; register8bit:RE1|regout[7] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.355      ;
; 1.811 ; register8bit:RE0|regout[7] ; register8bit:RE2|regout[7] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.379      ;
; 1.867 ; register8bit:RE2|regout[1] ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.064      ; 2.088      ;
; 1.879 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[5] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.447      ;
; 1.904 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.064      ; 2.125      ;
; 1.922 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.142      ;
; 1.930 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[4] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.498      ;
; 1.931 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.151      ;
; 1.951 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[4] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.519      ;
; 1.961 ; register8bit:RE0|regout[6] ; register8bit:RE1|regout[6] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.529      ;
; 1.977 ; register8bit:RE2|regout[1] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.064      ; 2.198      ;
; 1.980 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.200      ;
; 1.984 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[5] ; clk          ; clk         ; -0.500       ; -0.109     ; 1.552      ;
; 2.000 ; state.S0                   ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 2.219      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE4|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE4|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE5|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE5|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.S0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.S1                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.S2                   ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[0] ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[1] ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[2] ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[3] ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[4] ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[5] ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[6] ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[7] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE4|regout[0] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE4|regout[1] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE5|regout[0] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE5|regout[1] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[1] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[4] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[0] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[1] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[2] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[4] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[1] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[4] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[6] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[7] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.S0                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.S1                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.S2                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[0] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[2] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[3] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[5] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[6] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[7] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[3] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[5] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[6] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[7] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[0] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[2] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[3] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[5] ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[6]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[7]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[1]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[4]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE2|regout[0]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE2|regout[1]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE2|regout[2]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE2|regout[4]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE3|regout[1]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE3|regout[4]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE3|regout[6]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE3|regout[7]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE4|regout[0]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE4|regout[1]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE5|regout[0]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE5|regout[1]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.S0|clk               ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.S1|clk               ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.S2|clk               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[0]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[1]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; V[*]      ; clk        ; 4.277 ; 4.829 ; Rise       ; clk             ;
;  V[0]     ; clk        ; 4.189 ; 4.717 ; Rise       ; clk             ;
;  V[1]     ; clk        ; 4.229 ; 4.764 ; Rise       ; clk             ;
;  V[2]     ; clk        ; 4.048 ; 4.556 ; Rise       ; clk             ;
;  V[3]     ; clk        ; 4.277 ; 4.829 ; Rise       ; clk             ;
;  V[4]     ; clk        ; 3.522 ; 4.016 ; Rise       ; clk             ;
;  V[5]     ; clk        ; 2.970 ; 3.447 ; Rise       ; clk             ;
;  V[6]     ; clk        ; 2.988 ; 3.498 ; Rise       ; clk             ;
;  V[7]     ; clk        ; 1.970 ; 2.368 ; Rise       ; clk             ;
; c         ; clk        ; 2.139 ; 2.537 ; Rise       ; clk             ;
; choice    ; clk        ; 4.542 ; 4.925 ; Rise       ; clk             ;
; reset     ; clk        ; 1.878 ; 2.291 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; V[*]      ; clk        ; -1.150 ; -1.539 ; Rise       ; clk             ;
;  V[0]     ; clk        ; -1.931 ; -2.358 ; Rise       ; clk             ;
;  V[1]     ; clk        ; -1.957 ; -2.399 ; Rise       ; clk             ;
;  V[2]     ; clk        ; -1.622 ; -2.049 ; Rise       ; clk             ;
;  V[3]     ; clk        ; -2.024 ; -2.443 ; Rise       ; clk             ;
;  V[4]     ; clk        ; -1.864 ; -2.236 ; Rise       ; clk             ;
;  V[5]     ; clk        ; -1.376 ; -1.810 ; Rise       ; clk             ;
;  V[6]     ; clk        ; -1.599 ; -2.014 ; Rise       ; clk             ;
;  V[7]     ; clk        ; -1.150 ; -1.539 ; Rise       ; clk             ;
; c         ; clk        ; -1.421 ; -1.837 ; Rise       ; clk             ;
; choice    ; clk        ; -1.911 ; -2.329 ; Rise       ; clk             ;
; reset     ; clk        ; -1.330 ; -1.743 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; D[*]          ; clk        ; 5.055 ; 5.118 ; Rise       ; clk             ;
;  D[0]         ; clk        ; 5.055 ; 5.118 ; Rise       ; clk             ;
;  D[1]         ; clk        ; 4.951 ; 4.983 ; Rise       ; clk             ;
; E[*]          ; clk        ; 5.430 ; 5.454 ; Rise       ; clk             ;
;  E[0]         ; clk        ; 4.928 ; 4.973 ; Rise       ; clk             ;
;  E[1]         ; clk        ; 5.198 ; 5.219 ; Rise       ; clk             ;
;  E[2]         ; clk        ; 4.953 ; 4.979 ; Rise       ; clk             ;
;  E[3]         ; clk        ; 4.946 ; 4.990 ; Rise       ; clk             ;
;  E[4]         ; clk        ; 5.430 ; 5.454 ; Rise       ; clk             ;
;  E[5]         ; clk        ; 4.925 ; 4.968 ; Rise       ; clk             ;
;  E[6]         ; clk        ; 5.337 ; 5.346 ; Rise       ; clk             ;
;  E[7]         ; clk        ; 5.214 ; 5.227 ; Rise       ; clk             ;
; P[*]          ; clk        ; 6.661 ; 6.751 ; Rise       ; clk             ;
;  P[0]         ; clk        ; 5.371 ; 5.385 ; Rise       ; clk             ;
;  P[1]         ; clk        ; 4.944 ; 4.987 ; Rise       ; clk             ;
;  P[2]         ; clk        ; 6.661 ; 6.751 ; Rise       ; clk             ;
;  P[3]         ; clk        ; 5.181 ; 5.203 ; Rise       ; clk             ;
;  P[4]         ; clk        ; 5.200 ; 5.223 ; Rise       ; clk             ;
;  P[5]         ; clk        ; 4.925 ; 4.951 ; Rise       ; clk             ;
;  P[6]         ; clk        ; 5.445 ; 5.457 ; Rise       ; clk             ;
;  P[7]         ; clk        ; 4.966 ; 5.010 ; Rise       ; clk             ;
; PequalToC     ; clk        ; 7.298 ; 7.320 ; Rise       ; clk             ;
; PgreaterThanC ; clk        ; 7.439 ; 7.419 ; Rise       ; clk             ;
; PlessThanC    ; clk        ; 8.367 ; 8.407 ; Rise       ; clk             ;
; state0        ; clk        ; 4.733 ; 4.689 ; Rise       ; clk             ;
; state1        ; clk        ; 5.026 ; 5.061 ; Rise       ; clk             ;
; state2        ; clk        ; 4.777 ; 4.812 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; D[*]          ; clk        ; 4.851 ; 4.882 ; Rise       ; clk             ;
;  D[0]         ; clk        ; 4.953 ; 5.013 ; Rise       ; clk             ;
;  D[1]         ; clk        ; 4.851 ; 4.882 ; Rise       ; clk             ;
; E[*]          ; clk        ; 4.825 ; 4.866 ; Rise       ; clk             ;
;  E[0]         ; clk        ; 4.828 ; 4.870 ; Rise       ; clk             ;
;  E[1]         ; clk        ; 5.088 ; 5.107 ; Rise       ; clk             ;
;  E[2]         ; clk        ; 4.855 ; 4.879 ; Rise       ; clk             ;
;  E[3]         ; clk        ; 4.846 ; 4.887 ; Rise       ; clk             ;
;  E[4]         ; clk        ; 5.310 ; 5.333 ; Rise       ; clk             ;
;  E[5]         ; clk        ; 4.825 ; 4.866 ; Rise       ; clk             ;
;  E[6]         ; clk        ; 5.222 ; 5.229 ; Rise       ; clk             ;
;  E[7]         ; clk        ; 5.104 ; 5.116 ; Rise       ; clk             ;
; P[*]          ; clk        ; 4.826 ; 4.850 ; Rise       ; clk             ;
;  P[0]         ; clk        ; 5.254 ; 5.267 ; Rise       ; clk             ;
;  P[1]         ; clk        ; 4.844 ; 4.885 ; Rise       ; clk             ;
;  P[2]         ; clk        ; 6.543 ; 6.632 ; Rise       ; clk             ;
;  P[3]         ; clk        ; 5.072 ; 5.092 ; Rise       ; clk             ;
;  P[4]         ; clk        ; 5.092 ; 5.114 ; Rise       ; clk             ;
;  P[5]         ; clk        ; 4.826 ; 4.850 ; Rise       ; clk             ;
;  P[6]         ; clk        ; 5.326 ; 5.337 ; Rise       ; clk             ;
;  P[7]         ; clk        ; 4.866 ; 4.908 ; Rise       ; clk             ;
; PequalToC     ; clk        ; 5.899 ; 5.852 ; Rise       ; clk             ;
; PgreaterThanC ; clk        ; 6.097 ; 6.127 ; Rise       ; clk             ;
; PlessThanC    ; clk        ; 7.058 ; 7.084 ; Rise       ; clk             ;
; state0        ; clk        ; 4.641 ; 4.598 ; Rise       ; clk             ;
; state1        ; clk        ; 4.925 ; 4.959 ; Rise       ; clk             ;
; state2        ; clk        ; 4.686 ; 4.720 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; choice     ; PequalToC     ; 7.932 ; 8.032 ; 8.525 ; 8.411 ;
; choice     ; PgreaterThanC ; 8.054 ; 8.131 ; 8.666 ; 8.415 ;
; choice     ; PlessThanC    ; 9.079 ; 9.041 ; 9.334 ; 9.634 ;
; choice     ; drinkCost[0]  ;       ; 5.458 ; 5.839 ;       ;
; choice     ; drinkCost[1]  ;       ; 5.458 ; 5.839 ;       ;
; choice     ; drinkCost[3]  ;       ; 5.178 ; 5.559 ;       ;
; choice     ; drinkCost[4]  ; 5.458 ;       ;       ; 5.839 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; choice     ; PequalToC     ; 7.195 ; 6.885 ; 7.279 ; 7.605 ;
; choice     ; PgreaterThanC ; 7.136 ; 7.418 ; 7.849 ; 7.509 ;
; choice     ; PlessThanC    ; 8.793 ; 8.787 ; 9.101 ; 9.257 ;
; choice     ; drinkCost[0]  ;       ; 5.342 ; 5.712 ;       ;
; choice     ; drinkCost[1]  ;       ; 5.342 ; 5.712 ;       ;
; choice     ; drinkCost[3]  ;       ; 5.073 ; 5.444 ;       ;
; choice     ; drinkCost[4]  ; 5.342 ;       ;       ; 5.712 ;
+------------+---------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 168.52 MHz ; 168.52 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.467 ; -43.662           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.367 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -42.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.467 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.737      ;
; -2.420 ; register8bit:RE2|regout[7] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.360      ;
; -2.332 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.602      ;
; -2.310 ; register8bit:RE2|regout[7] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.250      ;
; -2.286 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.556      ;
; -2.285 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.555      ;
; -2.280 ; register8bit:RE2|regout[5] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.220      ;
; -2.194 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.464      ;
; -2.188 ; register8bit:RE2|regout[6] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.128      ;
; -2.172 ; register8bit:RE2|regout[5] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.112      ;
; -2.116 ; register8bit:RE2|regout[3] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.056      ;
; -2.073 ; register8bit:RE2|regout[6] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.013      ;
; -2.062 ; register8bit:RE2|regout[3] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.002      ;
; -2.059 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.329      ;
; -2.052 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.322      ;
; -2.047 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.317      ;
; -2.013 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.283      ;
; -2.012 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.282      ;
; -1.970 ; register8bit:RE2|regout[4] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.910      ;
; -1.917 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.187      ;
; -1.912 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.182      ;
; -1.871 ; register8bit:RE2|regout[4] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.811      ;
; -1.871 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.141      ;
; -1.870 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.140      ;
; -1.870 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.140      ;
; -1.866 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.225     ; 2.136      ;
; -1.851 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.224     ; 2.122      ;
; -1.832 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.771      ;
; -1.823 ; register8bit:RE2|regout[2] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.763      ;
; -1.746 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.685      ;
; -1.720 ; register8bit:RE2|regout[2] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.660      ;
; -1.717 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.656      ;
; -1.716 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.987      ;
; -1.715 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[0] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.985      ;
; -1.711 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.226     ; 1.980      ;
; -1.703 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.974      ;
; -1.693 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.963      ;
; -1.684 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[1] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.955      ;
; -1.670 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.941      ;
; -1.664 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.226     ; 1.933      ;
; -1.656 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.926      ;
; -1.646 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.917      ;
; -1.631 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.570      ;
; -1.617 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.556      ;
; -1.599 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[0] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.870      ;
; -1.599 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.870      ;
; -1.568 ; register8bit:RE0|regout[6] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.838      ;
; -1.547 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.817      ;
; -1.545 ; register8bit:RE2|regout[0] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.485      ;
; -1.538 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.226     ; 1.807      ;
; -1.531 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.470      ;
; -1.521 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.791      ;
; -1.486 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.756      ;
; -1.475 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.745      ;
; -1.474 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.744      ;
; -1.462 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.401      ;
; -1.455 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.726      ;
; -1.450 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.721      ;
; -1.427 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.698      ;
; -1.422 ; register8bit:RE2|regout[0] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.362      ;
; -1.420 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.690      ;
; -1.404 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[1] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.675      ;
; -1.387 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.657      ;
; -1.367 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.226     ; 1.636      ;
; -1.351 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.621      ;
; -1.348 ; register8bit:RE2|regout[1] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.288      ;
; -1.347 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.286      ;
; -1.315 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.586      ;
; -1.312 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.251      ;
; -1.309 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.579      ;
; -1.305 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.575      ;
; -1.296 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.235      ;
; -1.287 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.558      ;
; -1.280 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.550      ;
; -1.279 ; register8bit:RE0|regout[6] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.549      ;
; -1.278 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.548      ;
; -1.269 ; state.S0                   ; register8bit:RE2|regout[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.207      ;
; -1.269 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.540      ;
; -1.257 ; register8bit:RE2|regout[1] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.197      ;
; -1.247 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.186      ;
; -1.226 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.165      ;
; -1.181 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.120      ;
; -1.155 ; register8bit:RE0|regout[7] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.425      ;
; -1.153 ; register8bit:RE0|regout[6] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.423      ;
; -1.142 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.412      ;
; -1.081 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.020      ;
; -1.060 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.330      ;
; -1.031 ; state.S0                   ; register8bit:RE1|regout[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.968      ;
; -1.013 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.283      ;
; -1.011 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.282      ;
; -1.009 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.279      ;
; -1.000 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[1] ; clk          ; clk         ; 0.500        ; -0.224     ; 1.271      ;
; -0.972 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.242      ;
; -0.942 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.881      ;
; -0.939 ; state.S0                   ; register8bit:RE1|regout[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 1.875      ;
; -0.920 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.190      ;
; -0.905 ; state.S0                   ; register8bit:RE2|regout[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.843      ;
; -0.882 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.225     ; 1.152      ;
; -0.871 ; state.S0                   ; register8bit:RE2|regout[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.808      ;
; -0.848 ; state.S0                   ; register8bit:RE1|regout[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.785      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.367 ; state.S1                   ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.567      ;
; 0.471 ; register8bit:RE2|regout[7] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.672      ;
; 0.552 ; state.S2                   ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.752      ;
; 0.585 ; register2bit:RE5|regout[0] ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.785      ;
; 0.677 ; register8bit:RE2|regout[6] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.878      ;
; 0.680 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.880      ;
; 0.739 ; state.S2                   ; register2bit:RE5|regout[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.939      ;
; 0.741 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.942      ;
; 0.742 ; state.S2                   ; register2bit:RE4|regout[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.942      ;
; 0.748 ; state.S0                   ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.948      ;
; 0.755 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.955      ;
; 0.759 ; register2bit:RE5|regout[1] ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.959      ;
; 0.788 ; state.S0                   ; register8bit:RE2|regout[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.987      ;
; 0.789 ; state.S2                   ; register8bit:RE3|regout[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.988      ;
; 0.791 ; state.S0                   ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.990      ;
; 0.792 ; register8bit:RE2|regout[7] ; register8bit:RE0|regout[7] ; clk          ; clk         ; -0.500       ; 0.225      ; 0.681      ;
; 0.795 ; state.S2                   ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.994      ;
; 0.796 ; state.S2                   ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.995      ;
; 0.800 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.000      ;
; 0.811 ; register8bit:RE2|regout[6] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.012      ;
; 0.811 ; register8bit:RE2|regout[6] ; register8bit:RE0|regout[6] ; clk          ; clk         ; -0.500       ; 0.225      ; 0.700      ;
; 0.827 ; state.S1                   ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.027      ;
; 0.830 ; state.S2                   ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.030      ;
; 0.841 ; state.S2                   ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.841 ; state.S2                   ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.841 ; state.S2                   ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.852 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.052      ;
; 0.863 ; register8bit:RE2|regout[5] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.064      ;
; 0.865 ; state.S2                   ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.064      ;
; 0.869 ; state.S2                   ; register2bit:RE5|regout[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.069      ;
; 0.870 ; state.S2                   ; register2bit:RE4|regout[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.070      ;
; 0.871 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.071      ;
; 0.881 ; state.S0                   ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.080      ;
; 0.882 ; state.S0                   ; register8bit:RE1|regout[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.081      ;
; 0.884 ; state.S0                   ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.083      ;
; 0.886 ; state.S0                   ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.085      ;
; 0.901 ; state.S0                   ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.100      ;
; 0.911 ; state.S2                   ; register8bit:RE3|regout[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.110      ;
; 0.917 ; register8bit:RE2|regout[0] ; register8bit:RE0|regout[0] ; clk          ; clk         ; -0.500       ; 0.224      ; 0.805      ;
; 0.918 ; register8bit:RE2|regout[2] ; register8bit:RE0|regout[2] ; clk          ; clk         ; -0.500       ; 0.224      ; 0.806      ;
; 0.928 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.128      ;
; 0.944 ; register8bit:RE2|regout[1] ; register8bit:RE0|regout[1] ; clk          ; clk         ; -0.500       ; 0.224      ; 0.832      ;
; 0.958 ; register2bit:RE5|regout[0] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.158      ;
; 0.966 ; register8bit:RE2|regout[4] ; register8bit:RE0|regout[4] ; clk          ; clk         ; -0.500       ; 0.224      ; 0.854      ;
; 0.974 ; register8bit:RE2|regout[5] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.175      ;
; 1.043 ; state.S0                   ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.243      ;
; 1.044 ; register8bit:RE2|regout[5] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.245      ;
; 1.045 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.245      ;
; 1.056 ; state.S0                   ; register8bit:RE1|regout[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.255      ;
; 1.071 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[2] ; clk          ; clk         ; -0.500       ; -0.110     ; 0.625      ;
; 1.109 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.309      ;
; 1.120 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.320      ;
; 1.121 ; register8bit:RE2|regout[5] ; register8bit:RE0|regout[5] ; clk          ; clk         ; -0.500       ; 0.225      ; 1.010      ;
; 1.127 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.327      ;
; 1.143 ; register2bit:RE5|regout[1] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.343      ;
; 1.187 ; state.S0                   ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.386      ;
; 1.195 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.395      ;
; 1.201 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.401      ;
; 1.205 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[5] ; clk          ; clk         ; -0.500       ; -0.110     ; 0.759      ;
; 1.236 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[2] ; clk          ; clk         ; -0.500       ; -0.110     ; 0.790      ;
; 1.256 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[2] ; clk          ; clk         ; -0.500       ; -0.110     ; 0.810      ;
; 1.267 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.467      ;
; 1.280 ; state.S0                   ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.479      ;
; 1.309 ; register8bit:RE0|regout[7] ; register8bit:RE1|regout[7] ; clk          ; clk         ; -0.500       ; -0.111     ; 0.862      ;
; 1.317 ; register8bit:RE0|regout[6] ; register8bit:RE2|regout[6] ; clk          ; clk         ; -0.500       ; -0.111     ; 0.870      ;
; 1.329 ; register8bit:RE2|regout[3] ; register8bit:RE0|regout[3] ; clk          ; clk         ; -0.500       ; 0.225      ; 1.218      ;
; 1.335 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[3] ; clk          ; clk         ; -0.500       ; -0.110     ; 0.889      ;
; 1.351 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[5] ; clk          ; clk         ; -0.500       ; -0.110     ; 0.905      ;
; 1.353 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[1] ; clk          ; clk         ; -0.500       ; -0.110     ; 0.907      ;
; 1.377 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.578      ;
; 1.411 ; state.S0                   ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.610      ;
; 1.427 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[4] ; clk          ; clk         ; -0.500       ; -0.110     ; 0.981      ;
; 1.431 ; state.S0                   ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.630      ;
; 1.485 ; state.S0                   ; register8bit:RE2|regout[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.684      ;
; 1.490 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.690      ;
; 1.514 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[6] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.068      ;
; 1.515 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[3] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.069      ;
; 1.517 ; state.S0                   ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.715      ;
; 1.554 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[6] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.108      ;
; 1.577 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[4] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.131      ;
; 1.580 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[7] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.134      ;
; 1.612 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[3] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.166      ;
; 1.616 ; state.S0                   ; register8bit:RE1|regout[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.815      ;
; 1.620 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[1] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.174      ;
; 1.627 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.828      ;
; 1.632 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[3] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.186      ;
; 1.677 ; register8bit:RE0|regout[6] ; register8bit:RE1|regout[7] ; clk          ; clk         ; -0.500       ; -0.111     ; 1.230      ;
; 1.681 ; register8bit:RE2|regout[1] ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.882      ;
; 1.703 ; register8bit:RE0|regout[7] ; register8bit:RE2|regout[7] ; clk          ; clk         ; -0.500       ; -0.111     ; 1.256      ;
; 1.740 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.940      ;
; 1.743 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.944      ;
; 1.756 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[5] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.310      ;
; 1.762 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.962      ;
; 1.802 ; register8bit:RE2|regout[1] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.003      ;
; 1.808 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.057      ; 2.009      ;
; 1.811 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[4] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.365      ;
; 1.830 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.056      ; 2.030      ;
; 1.832 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[4] ; clk          ; clk         ; -0.500       ; -0.110     ; 1.386      ;
; 1.837 ; state.S0                   ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.036      ;
; 1.844 ; register8bit:RE0|regout[6] ; register8bit:RE1|regout[6] ; clk          ; clk         ; -0.500       ; -0.111     ; 1.397      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE4|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE4|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE5|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE5|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.S0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.S1                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.S2                   ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[0] ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[1] ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[2] ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[3] ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[4] ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[5] ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[6] ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[7] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE4|regout[0] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE4|regout[1] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE5|regout[0] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE5|regout[1] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[0] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[1] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[2] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[3] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[4] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[5] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[6] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[7] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[0] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[1] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[2] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[3] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[4] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[5] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[6] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[7] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[0] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[1] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[2] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[3] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[4] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[5] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[6] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[7] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.S0                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.S1                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.S2                   ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[0]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[1]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[2]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[3]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[4]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[5]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[6]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[7]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[0]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[1]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[2]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[3]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[4]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[5]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[6]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[7]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE2|regout[0]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE2|regout[1]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE2|regout[2]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE2|regout[3]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE2|regout[4]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; V[*]      ; clk        ; 3.789 ; 4.227 ; Rise       ; clk             ;
;  V[0]     ; clk        ; 3.707 ; 4.116 ; Rise       ; clk             ;
;  V[1]     ; clk        ; 3.740 ; 4.153 ; Rise       ; clk             ;
;  V[2]     ; clk        ; 3.582 ; 3.994 ; Rise       ; clk             ;
;  V[3]     ; clk        ; 3.789 ; 4.227 ; Rise       ; clk             ;
;  V[4]     ; clk        ; 3.103 ; 3.492 ; Rise       ; clk             ;
;  V[5]     ; clk        ; 2.596 ; 2.984 ; Rise       ; clk             ;
;  V[6]     ; clk        ; 2.607 ; 3.025 ; Rise       ; clk             ;
;  V[7]     ; clk        ; 1.688 ; 2.023 ; Rise       ; clk             ;
; c         ; clk        ; 1.838 ; 2.166 ; Rise       ; clk             ;
; choice    ; clk        ; 3.981 ; 4.297 ; Rise       ; clk             ;
; reset     ; clk        ; 1.592 ; 1.939 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; V[*]      ; clk        ; -0.953 ; -1.282 ; Rise       ; clk             ;
;  V[0]     ; clk        ; -1.666 ; -2.007 ; Rise       ; clk             ;
;  V[1]     ; clk        ; -1.685 ; -2.036 ; Rise       ; clk             ;
;  V[2]     ; clk        ; -1.398 ; -1.740 ; Rise       ; clk             ;
;  V[3]     ; clk        ; -1.746 ; -2.085 ; Rise       ; clk             ;
;  V[4]     ; clk        ; -1.602 ; -1.899 ; Rise       ; clk             ;
;  V[5]     ; clk        ; -1.161 ; -1.518 ; Rise       ; clk             ;
;  V[6]     ; clk        ; -1.359 ; -1.705 ; Rise       ; clk             ;
;  V[7]     ; clk        ; -0.953 ; -1.282 ; Rise       ; clk             ;
; c         ; clk        ; -1.203 ; -1.539 ; Rise       ; clk             ;
; choice    ; clk        ; -1.654 ; -1.977 ; Rise       ; clk             ;
; reset     ; clk        ; -1.109 ; -1.461 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; D[*]          ; clk        ; 4.805 ; 4.838 ; Rise       ; clk             ;
;  D[0]         ; clk        ; 4.805 ; 4.838 ; Rise       ; clk             ;
;  D[1]         ; clk        ; 4.707 ; 4.728 ; Rise       ; clk             ;
; E[*]          ; clk        ; 5.162 ; 5.142 ; Rise       ; clk             ;
;  E[0]         ; clk        ; 4.687 ; 4.707 ; Rise       ; clk             ;
;  E[1]         ; clk        ; 4.942 ; 4.949 ; Rise       ; clk             ;
;  E[2]         ; clk        ; 4.712 ; 4.714 ; Rise       ; clk             ;
;  E[3]         ; clk        ; 4.702 ; 4.715 ; Rise       ; clk             ;
;  E[4]         ; clk        ; 5.162 ; 5.142 ; Rise       ; clk             ;
;  E[5]         ; clk        ; 4.682 ; 4.692 ; Rise       ; clk             ;
;  E[6]         ; clk        ; 5.075 ; 5.053 ; Rise       ; clk             ;
;  E[7]         ; clk        ; 4.951 ; 4.933 ; Rise       ; clk             ;
; P[*]          ; clk        ; 6.388 ; 6.456 ; Rise       ; clk             ;
;  P[0]         ; clk        ; 5.101 ; 5.093 ; Rise       ; clk             ;
;  P[1]         ; clk        ; 4.701 ; 4.713 ; Rise       ; clk             ;
;  P[2]         ; clk        ; 6.388 ; 6.456 ; Rise       ; clk             ;
;  P[3]         ; clk        ; 4.925 ; 4.936 ; Rise       ; clk             ;
;  P[4]         ; clk        ; 4.942 ; 4.944 ; Rise       ; clk             ;
;  P[5]         ; clk        ; 4.684 ; 4.703 ; Rise       ; clk             ;
;  P[6]         ; clk        ; 5.169 ; 5.156 ; Rise       ; clk             ;
;  P[7]         ; clk        ; 4.723 ; 4.740 ; Rise       ; clk             ;
; PequalToC     ; clk        ; 6.817 ; 6.848 ; Rise       ; clk             ;
; PgreaterThanC ; clk        ; 6.958 ; 6.907 ; Rise       ; clk             ;
; PlessThanC    ; clk        ; 7.922 ; 7.930 ; Rise       ; clk             ;
; state0        ; clk        ; 4.492 ; 4.462 ; Rise       ; clk             ;
; state1        ; clk        ; 4.779 ; 4.805 ; Rise       ; clk             ;
; state2        ; clk        ; 4.551 ; 4.571 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; D[*]          ; clk        ; 4.617 ; 4.638 ; Rise       ; clk             ;
;  D[0]         ; clk        ; 4.714 ; 4.745 ; Rise       ; clk             ;
;  D[1]         ; clk        ; 4.617 ; 4.638 ; Rise       ; clk             ;
; E[*]          ; clk        ; 4.594 ; 4.603 ; Rise       ; clk             ;
;  E[0]         ; clk        ; 4.598 ; 4.617 ; Rise       ; clk             ;
;  E[1]         ; clk        ; 4.844 ; 4.850 ; Rise       ; clk             ;
;  E[2]         ; clk        ; 4.626 ; 4.627 ; Rise       ; clk             ;
;  E[3]         ; clk        ; 4.613 ; 4.625 ; Rise       ; clk             ;
;  E[4]         ; clk        ; 5.054 ; 5.034 ; Rise       ; clk             ;
;  E[5]         ; clk        ; 4.594 ; 4.603 ; Rise       ; clk             ;
;  E[6]         ; clk        ; 4.971 ; 4.950 ; Rise       ; clk             ;
;  E[7]         ; clk        ; 4.852 ; 4.834 ; Rise       ; clk             ;
; P[*]          ; clk        ; 4.595 ; 4.612 ; Rise       ; clk             ;
;  P[0]         ; clk        ; 4.995 ; 4.986 ; Rise       ; clk             ;
;  P[1]         ; clk        ; 4.612 ; 4.623 ; Rise       ; clk             ;
;  P[2]         ; clk        ; 6.282 ; 6.349 ; Rise       ; clk             ;
;  P[3]         ; clk        ; 4.827 ; 4.836 ; Rise       ; clk             ;
;  P[4]         ; clk        ; 4.846 ; 4.847 ; Rise       ; clk             ;
;  P[5]         ; clk        ; 4.595 ; 4.612 ; Rise       ; clk             ;
;  P[6]         ; clk        ; 5.062 ; 5.048 ; Rise       ; clk             ;
;  P[7]         ; clk        ; 4.633 ; 4.649 ; Rise       ; clk             ;
; PequalToC     ; clk        ; 5.541 ; 5.535 ; Rise       ; clk             ;
; PgreaterThanC ; clk        ; 5.760 ; 5.728 ; Rise       ; clk             ;
; PlessThanC    ; clk        ; 6.725 ; 6.751 ; Rise       ; clk             ;
; state0        ; clk        ; 4.410 ; 4.382 ; Rise       ; clk             ;
; state1        ; clk        ; 4.690 ; 4.714 ; Rise       ; clk             ;
; state2        ; clk        ; 4.471 ; 4.490 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; choice     ; PequalToC     ; 7.311 ; 7.419 ; 7.796 ; 7.702 ;
; choice     ; PgreaterThanC ; 7.433 ; 7.478 ; 7.937 ; 7.674 ;
; choice     ; PlessThanC    ; 8.493 ; 8.424 ; 8.665 ; 8.909 ;
; choice     ; drinkCost[0]  ;       ; 5.068 ; 5.397 ;       ;
; choice     ; drinkCost[1]  ;       ; 5.068 ; 5.397 ;       ;
; choice     ; drinkCost[3]  ;       ; 4.808 ; 5.139 ;       ;
; choice     ; drinkCost[4]  ; 5.068 ;       ;       ; 5.397 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; choice     ; PequalToC     ; 6.651 ; 6.374 ; 6.679 ; 6.983 ;
; choice     ; PgreaterThanC ; 6.604 ; 6.833 ; 7.209 ; 6.869 ;
; choice     ; PlessThanC    ; 8.233 ; 8.202 ; 8.461 ; 8.580 ;
; choice     ; drinkCost[0]  ;       ; 4.970 ; 5.291 ;       ;
; choice     ; drinkCost[1]  ;       ; 4.970 ; 5.291 ;       ;
; choice     ; drinkCost[3]  ;       ; 4.721 ; 5.043 ;       ;
; choice     ; drinkCost[4]  ; 4.970 ;       ;       ; 5.291 ;
+------------+---------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.605 ; -22.987           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.212 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -44.678                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.605 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.661      ;
; -1.527 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.583      ;
; -1.505 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.561      ;
; -1.504 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.560      ;
; -1.438 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.494      ;
; -1.369 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.425      ;
; -1.362 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.418      ;
; -1.360 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.416      ;
; -1.338 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.394      ;
; -1.337 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.393      ;
; -1.291 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.347      ;
; -1.284 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.340      ;
; -1.269 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.325      ;
; -1.268 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.324      ;
; -1.262 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.318      ;
; -1.261 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.317      ;
; -1.239 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.296      ;
; -1.165 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[1] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.222      ;
; -1.164 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[0] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.220      ;
; -1.161 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.218      ;
; -1.154 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.432     ; 1.209      ;
; -1.139 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.196      ;
; -1.138 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.195      ;
; -1.136 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.192      ;
; -1.131 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.432     ; 1.186      ;
; -1.123 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.179      ;
; -1.117 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.174      ;
; -1.110 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[0] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.167      ;
; -1.103 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.432     ; 1.158      ;
; -1.094 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.151      ;
; -1.068 ; register8bit:RE0|regout[6] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.124      ;
; -1.055 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.111      ;
; -1.054 ; register8bit:RE2|regout[7] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.005      ;
; -1.045 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.101      ;
; -1.026 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.082      ;
; -1.023 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.079      ;
; -1.022 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.078      ;
; -1.015 ; register8bit:RE2|regout[7] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.966      ;
; -1.014 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.071      ;
; -1.007 ; register8bit:RE0|regout[3] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.064      ;
; -0.992 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[1] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.049      ;
; -0.973 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.500        ; -0.430     ; 1.030      ;
; -0.969 ; register8bit:RE2|regout[5] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.920      ;
; -0.969 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.025      ;
; -0.960 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.500        ; -0.432     ; 1.015      ;
; -0.948 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.004      ;
; -0.945 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.001      ;
; -0.929 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.430     ; 0.986      ;
; -0.926 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.982      ;
; -0.925 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.981      ;
; -0.914 ; register8bit:RE2|regout[5] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.865      ;
; -0.908 ; register8bit:RE2|regout[6] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.859      ;
; -0.907 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.430     ; 0.964      ;
; -0.906 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.430     ; 0.963      ;
; -0.904 ; register8bit:RE0|regout[6] ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.960      ;
; -0.900 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.956      ;
; -0.895 ; register8bit:RE2|regout[3] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.846      ;
; -0.893 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.949      ;
; -0.860 ; register8bit:RE2|regout[3] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.811      ;
; -0.859 ; register8bit:RE2|regout[6] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.810      ;
; -0.832 ; register8bit:RE0|regout[6] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.888      ;
; -0.816 ; register8bit:RE0|regout[7] ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.872      ;
; -0.809 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.865      ;
; -0.797 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.748      ;
; -0.791 ; register8bit:RE2|regout[4] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.742      ;
; -0.756 ; register8bit:RE2|regout[4] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.707      ;
; -0.752 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.703      ;
; -0.749 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.805      ;
; -0.741 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.500        ; -0.430     ; 0.798      ;
; -0.740 ; register8bit:RE0|regout[5] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.796      ;
; -0.736 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[1] ; clk          ; clk         ; 0.500        ; -0.430     ; 0.793      ;
; -0.732 ; register8bit:RE2|regout[2] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.726 ; register8bit:RE0|regout[0] ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.782      ;
; -0.724 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.675      ;
; -0.709 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.765      ;
; -0.698 ; register8bit:RE0|regout[3] ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.754      ;
; -0.697 ; register8bit:RE2|regout[2] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.648      ;
; -0.679 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.630      ;
; -0.661 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.612      ;
; -0.654 ; register8bit:RE0|regout[4] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.710      ;
; -0.616 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.567      ;
; -0.589 ; register8bit:RE0|regout[6] ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.645      ;
; -0.580 ; register8bit:RE0|regout[7] ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.636      ;
; -0.577 ; register8bit:RE2|regout[0] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.528      ;
; -0.570 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.521      ;
; -0.563 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[1] ; clk          ; clk         ; 0.500        ; -0.430     ; 0.620      ;
; -0.557 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.613      ;
; -0.555 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.611      ;
; -0.521 ; register8bit:RE2|regout[0] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.472      ;
; -0.499 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[2] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.555      ;
; -0.497 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.448      ;
; -0.483 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.434      ;
; -0.476 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[2] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.532      ;
; -0.474 ; state.S0                   ; register8bit:RE2|regout[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.424      ;
; -0.473 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.500        ; -0.431     ; 0.529      ;
; -0.456 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.407      ;
; -0.438 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.434 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.385      ;
; -0.433 ; register8bit:RE2|regout[1] ; state.S2                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.384      ;
; -0.414 ; register8bit:RE2|regout[1] ; state.S1                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.365      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.212 ; state.S1                   ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.270 ; register8bit:RE2|regout[7] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.331 ; state.S2                   ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.452      ;
; 0.347 ; register2bit:RE5|regout[0] ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.468      ;
; 0.355 ; register8bit:RE2|regout[7] ; register8bit:RE0|regout[7] ; clk          ; clk         ; -0.500       ; 0.431      ; 0.390      ;
; 0.365 ; register8bit:RE2|regout[6] ; register8bit:RE0|regout[6] ; clk          ; clk         ; -0.500       ; 0.431      ; 0.400      ;
; 0.390 ; register8bit:RE2|regout[6] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.511      ;
; 0.400 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.520      ;
; 0.426 ; register8bit:RE2|regout[0] ; register8bit:RE0|regout[0] ; clk          ; clk         ; -0.500       ; 0.430      ; 0.460      ;
; 0.427 ; register8bit:RE2|regout[2] ; register8bit:RE0|regout[2] ; clk          ; clk         ; -0.500       ; 0.430      ; 0.461      ;
; 0.429 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.436 ; state.S2                   ; register2bit:RE5|regout[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.557      ;
; 0.437 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.438 ; state.S0                   ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.559      ;
; 0.438 ; register8bit:RE2|regout[1] ; register8bit:RE0|regout[1] ; clk          ; clk         ; -0.500       ; 0.430      ; 0.472      ;
; 0.440 ; state.S2                   ; register2bit:RE4|regout[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.451 ; state.S0                   ; register8bit:RE2|regout[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.571      ;
; 0.452 ; register8bit:RE2|regout[4] ; register8bit:RE0|regout[4] ; clk          ; clk         ; -0.500       ; 0.430      ; 0.486      ;
; 0.453 ; state.S0                   ; register8bit:RE1|regout[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; state.S2                   ; register8bit:RE3|regout[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; register2bit:RE5|regout[1] ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.456 ; state.S2                   ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; state.S2                   ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.464 ; register8bit:RE2|regout[6] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.478 ; state.S2                   ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.478 ; state.S2                   ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.479 ; state.S2                   ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.599      ;
; 0.491 ; state.S1                   ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.612      ;
; 0.495 ; state.S2                   ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.616      ;
; 0.496 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.616      ;
; 0.501 ; state.S2                   ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.621      ;
; 0.502 ; register8bit:RE2|regout[5] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.623      ;
; 0.510 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; state.S2                   ; register2bit:RE5|regout[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; state.S2                   ; register2bit:RE4|regout[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; state.S0                   ; register8bit:RE1|regout[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.516 ; state.S0                   ; register8bit:RE1|regout[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.519 ; state.S0                   ; register8bit:RE2|regout[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; state.S0                   ; register8bit:RE1|regout[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.523 ; state.S2                   ; register8bit:RE3|regout[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.527 ; state.S0                   ; register8bit:RE2|regout[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.534 ; register8bit:RE2|regout[5] ; register8bit:RE0|regout[5] ; clk          ; clk         ; -0.500       ; 0.431      ; 0.569      ;
; 0.547 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.667      ;
; 0.564 ; register8bit:RE2|regout[5] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.579 ; register2bit:RE5|regout[0] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.700      ;
; 0.604 ; state.S0                   ; register8bit:RE1|regout[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.724      ;
; 0.608 ; register8bit:RE2|regout[5] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.729      ;
; 0.611 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.635 ; state.S0                   ; state.S0                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.756      ;
; 0.651 ; register8bit:RE2|regout[3] ; register8bit:RE0|regout[3] ; clk          ; clk         ; -0.500       ; 0.431      ; 0.686      ;
; 0.653 ; register8bit:RE2|regout[4] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.773      ;
; 0.656 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.776      ;
; 0.656 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.776      ;
; 0.680 ; state.S0                   ; register8bit:RE2|regout[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.800      ;
; 0.687 ; register2bit:RE5|regout[1] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.808      ;
; 0.698 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.818      ;
; 0.703 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.823      ;
; 0.742 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.862      ;
; 0.744 ; state.S0                   ; register8bit:RE2|regout[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.864      ;
; 0.791 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.912      ;
; 0.814 ; state.S0                   ; register8bit:RE1|regout[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.934      ;
; 0.822 ; state.S0                   ; register8bit:RE2|regout[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.942      ;
; 0.859 ; state.S0                   ; register8bit:RE2|regout[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.979      ;
; 0.863 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.983      ;
; 0.878 ; state.S0                   ; register8bit:RE1|regout[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.997      ;
; 0.929 ; state.S0                   ; register8bit:RE1|regout[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.049      ;
; 0.942 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.063      ;
; 1.005 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.126      ;
; 1.014 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.134      ;
; 1.021 ; register8bit:RE2|regout[1] ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.142      ;
; 1.021 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.141      ;
; 1.034 ; register8bit:RE2|regout[1] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.155      ;
; 1.048 ; register8bit:RE2|regout[3] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.169      ;
; 1.063 ; state.S0                   ; register8bit:RE2|regout[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.183      ;
; 1.063 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.183      ;
; 1.077 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.197      ;
; 1.084 ; register8bit:RE2|regout[4] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.205      ;
; 1.120 ; register8bit:RE2|regout[2] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.240      ;
; 1.128 ; register8bit:RE0|regout[2] ; register8bit:RE1|regout[2] ; clk          ; clk         ; -0.500       ; -0.355     ; 0.377      ;
; 1.134 ; register8bit:RE2|regout[0] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.255      ;
; 1.140 ; register8bit:RE2|regout[0] ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.261      ;
; 1.148 ; register8bit:RE2|regout[4] ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.269      ;
; 1.172 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.292      ;
; 1.191 ; register8bit:RE2|regout[3] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.313      ;
; 1.196 ; register8bit:RE0|regout[5] ; register8bit:RE1|regout[5] ; clk          ; clk         ; -0.500       ; -0.355     ; 0.445      ;
; 1.214 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.334      ;
; 1.219 ; register8bit:RE0|regout[0] ; register8bit:RE1|regout[2] ; clk          ; clk         ; -0.500       ; -0.355     ; 0.468      ;
; 1.227 ; register8bit:RE0|regout[1] ; register8bit:RE1|regout[2] ; clk          ; clk         ; -0.500       ; -0.355     ; 0.476      ;
; 1.235 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.355      ;
; 1.238 ; register8bit:RE2|regout[6] ; state.S2                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.360      ;
; 1.250 ; register8bit:RE0|regout[7] ; register8bit:RE1|regout[7] ; clk          ; clk         ; -0.500       ; -0.355     ; 0.499      ;
; 1.255 ; register8bit:RE2|regout[3] ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.377      ;
; 1.256 ; register8bit:RE0|regout[6] ; register8bit:RE2|regout[6] ; clk          ; clk         ; -0.500       ; -0.355     ; 0.505      ;
; 1.277 ; register8bit:RE2|regout[1] ; register8bit:RE3|regout[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.397      ;
; 1.278 ; register8bit:RE2|regout[0] ; register8bit:RE3|regout[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.398      ;
; 1.279 ; register8bit:RE0|regout[2] ; register8bit:RE2|regout[3] ; clk          ; clk         ; -0.500       ; -0.355     ; 0.528      ;
; 1.285 ; register8bit:RE0|regout[1] ; register8bit:RE2|regout[1] ; clk          ; clk         ; -0.500       ; -0.355     ; 0.534      ;
; 1.292 ; register8bit:RE2|regout[2] ; state.S1                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.413      ;
; 1.292 ; register8bit:RE0|regout[4] ; register8bit:RE1|regout[5] ; clk          ; clk         ; -0.500       ; -0.355     ; 0.541      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE4|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE4|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE5|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register2bit:RE5|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; register8bit:RE0|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE1|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE2|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register8bit:RE3|regout[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.S0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.S1                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.S2                   ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[0] ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[1] ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[2] ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[3] ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[4] ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[5] ;
; -0.101 ; 0.115        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[6] ;
; -0.101 ; 0.115        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; register8bit:RE0|regout[7] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[3] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[5] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE4|regout[0] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE4|regout[1] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE5|regout[0] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register2bit:RE5|regout[1] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[0] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[1] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[2] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[3] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[4] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[5] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[6] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE1|regout[7] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[0] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[1] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[2] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[3] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[4] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[5] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[6] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE2|regout[7] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[1] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[4] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[6] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register8bit:RE3|regout[7] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.S0                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.S1                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.S2                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE3|regout[0]|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE3|regout[2]|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE3|regout[3]|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE3|regout[5]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[0]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[1]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[2]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[3]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[4]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[5]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[6]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE0|regout[7]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[0]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[1]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[2]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[3]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[4]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[5]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[6]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE1|regout[7]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RE2|regout[0]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; V[*]      ; clk        ; 2.331 ; 3.016 ; Rise       ; clk             ;
;  V[0]     ; clk        ; 2.296 ; 2.979 ; Rise       ; clk             ;
;  V[1]     ; clk        ; 2.317 ; 3.005 ; Rise       ; clk             ;
;  V[2]     ; clk        ; 2.205 ; 2.875 ; Rise       ; clk             ;
;  V[3]     ; clk        ; 2.331 ; 3.016 ; Rise       ; clk             ;
;  V[4]     ; clk        ; 1.911 ; 2.565 ; Rise       ; clk             ;
;  V[5]     ; clk        ; 1.635 ; 2.258 ; Rise       ; clk             ;
;  V[6]     ; clk        ; 1.675 ; 2.311 ; Rise       ; clk             ;
;  V[7]     ; clk        ; 1.104 ; 1.657 ; Rise       ; clk             ;
; c         ; clk        ; 1.209 ; 1.747 ; Rise       ; clk             ;
; choice    ; clk        ; 2.525 ; 3.111 ; Rise       ; clk             ;
; reset     ; clk        ; 1.057 ; 1.616 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; V[*]      ; clk        ; -0.659 ; -1.209 ; Rise       ; clk             ;
;  V[0]     ; clk        ; -1.096 ; -1.683 ; Rise       ; clk             ;
;  V[1]     ; clk        ; -1.108 ; -1.708 ; Rise       ; clk             ;
;  V[2]     ; clk        ; -0.909 ; -1.502 ; Rise       ; clk             ;
;  V[3]     ; clk        ; -1.123 ; -1.704 ; Rise       ; clk             ;
;  V[4]     ; clk        ; -1.028 ; -1.562 ; Rise       ; clk             ;
;  V[5]     ; clk        ; -0.781 ; -1.366 ; Rise       ; clk             ;
;  V[6]     ; clk        ; -0.923 ; -1.494 ; Rise       ; clk             ;
;  V[7]     ; clk        ; -0.659 ; -1.209 ; Rise       ; clk             ;
; c         ; clk        ; -0.797 ; -1.365 ; Rise       ; clk             ;
; choice    ; clk        ; -1.053 ; -1.673 ; Rise       ; clk             ;
; reset     ; clk        ; -0.748 ; -1.294 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; D[*]          ; clk        ; 3.003 ; 3.095 ; Rise       ; clk             ;
;  D[0]         ; clk        ; 3.003 ; 3.095 ; Rise       ; clk             ;
;  D[1]         ; clk        ; 2.950 ; 3.010 ; Rise       ; clk             ;
; E[*]          ; clk        ; 3.197 ; 3.284 ; Rise       ; clk             ;
;  E[0]         ; clk        ; 2.919 ; 2.991 ; Rise       ; clk             ;
;  E[1]         ; clk        ; 3.084 ; 3.167 ; Rise       ; clk             ;
;  E[2]         ; clk        ; 2.926 ; 3.003 ; Rise       ; clk             ;
;  E[3]         ; clk        ; 2.933 ; 3.001 ; Rise       ; clk             ;
;  E[4]         ; clk        ; 3.197 ; 3.284 ; Rise       ; clk             ;
;  E[5]         ; clk        ; 2.920 ; 2.982 ; Rise       ; clk             ;
;  E[6]         ; clk        ; 3.150 ; 3.243 ; Rise       ; clk             ;
;  E[7]         ; clk        ; 3.078 ; 3.169 ; Rise       ; clk             ;
; P[*]          ; clk        ; 4.086 ; 4.244 ; Rise       ; clk             ;
;  P[0]         ; clk        ; 3.171 ; 3.267 ; Rise       ; clk             ;
;  P[1]         ; clk        ; 2.932 ; 3.000 ; Rise       ; clk             ;
;  P[2]         ; clk        ; 4.086 ; 4.244 ; Rise       ; clk             ;
;  P[3]         ; clk        ; 3.073 ; 3.158 ; Rise       ; clk             ;
;  P[4]         ; clk        ; 3.068 ; 3.167 ; Rise       ; clk             ;
;  P[5]         ; clk        ; 2.921 ; 2.992 ; Rise       ; clk             ;
;  P[6]         ; clk        ; 3.215 ; 3.314 ; Rise       ; clk             ;
;  P[7]         ; clk        ; 2.954 ; 3.020 ; Rise       ; clk             ;
; PequalToC     ; clk        ; 4.270 ; 4.207 ; Rise       ; clk             ;
; PgreaterThanC ; clk        ; 4.272 ; 4.344 ; Rise       ; clk             ;
; PlessThanC    ; clk        ; 5.013 ; 5.110 ; Rise       ; clk             ;
; state0        ; clk        ; 2.833 ; 2.784 ; Rise       ; clk             ;
; state1        ; clk        ; 2.980 ; 3.069 ; Rise       ; clk             ;
; state2        ; clk        ; 2.836 ; 2.906 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; D[*]          ; clk        ; 2.891 ; 2.949 ; Rise       ; clk             ;
;  D[0]         ; clk        ; 2.943 ; 3.033 ; Rise       ; clk             ;
;  D[1]         ; clk        ; 2.891 ; 2.949 ; Rise       ; clk             ;
; E[*]          ; clk        ; 2.861 ; 2.922 ; Rise       ; clk             ;
;  E[0]         ; clk        ; 2.861 ; 2.931 ; Rise       ; clk             ;
;  E[1]         ; clk        ; 3.021 ; 3.100 ; Rise       ; clk             ;
;  E[2]         ; clk        ; 2.871 ; 2.945 ; Rise       ; clk             ;
;  E[3]         ; clk        ; 2.875 ; 2.941 ; Rise       ; clk             ;
;  E[4]         ; clk        ; 3.129 ; 3.212 ; Rise       ; clk             ;
;  E[5]         ; clk        ; 2.863 ; 2.922 ; Rise       ; clk             ;
;  E[6]         ; clk        ; 3.084 ; 3.173 ; Rise       ; clk             ;
;  E[7]         ; clk        ; 3.015 ; 3.102 ; Rise       ; clk             ;
; P[*]          ; clk        ; 2.863 ; 2.931 ; Rise       ; clk             ;
;  P[0]         ; clk        ; 3.102 ; 3.195 ; Rise       ; clk             ;
;  P[1]         ; clk        ; 2.874 ; 2.940 ; Rise       ; clk             ;
;  P[2]         ; clk        ; 4.018 ; 4.172 ; Rise       ; clk             ;
;  P[3]         ; clk        ; 3.008 ; 3.091 ; Rise       ; clk             ;
;  P[4]         ; clk        ; 3.007 ; 3.103 ; Rise       ; clk             ;
;  P[5]         ; clk        ; 2.863 ; 2.931 ; Rise       ; clk             ;
;  P[6]         ; clk        ; 3.146 ; 3.242 ; Rise       ; clk             ;
;  P[7]         ; clk        ; 2.895 ; 2.959 ; Rise       ; clk             ;
; PequalToC     ; clk        ; 3.521 ; 3.400 ; Rise       ; clk             ;
; PgreaterThanC ; clk        ; 3.524 ; 3.655 ; Rise       ; clk             ;
; PlessThanC    ; clk        ; 4.315 ; 4.370 ; Rise       ; clk             ;
; state0        ; clk        ; 2.778 ; 2.731 ; Rise       ; clk             ;
; state1        ; clk        ; 2.921 ; 3.008 ; Rise       ; clk             ;
; state2        ; clk        ; 2.783 ; 2.852 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; choice     ; PequalToC     ; 4.645 ; 4.613 ; 5.339 ; 5.211 ;
; choice     ; PgreaterThanC ; 4.643 ; 4.750 ; 5.341 ; 5.284 ;
; choice     ; PlessThanC    ; 5.419 ; 5.485 ; 5.945 ; 6.179 ;
; choice     ; drinkCost[0]  ;       ; 3.238 ; 3.812 ;       ;
; choice     ; drinkCost[1]  ;       ; 3.238 ; 3.812 ;       ;
; choice     ; drinkCost[3]  ;       ; 3.071 ; 3.632 ;       ;
; choice     ; drinkCost[4]  ; 3.238 ;       ;       ; 3.812 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; choice     ; PequalToC     ; 4.235 ; 3.987 ; 4.665 ; 4.765 ;
; choice     ; PgreaterThanC ; 4.118 ; 4.365 ; 4.888 ; 4.805 ;
; choice     ; PlessThanC    ; 5.265 ; 5.340 ; 5.812 ; 5.960 ;
; choice     ; drinkCost[0]  ;       ; 3.168 ; 3.738 ;       ;
; choice     ; drinkCost[1]  ;       ; 3.168 ; 3.738 ;       ;
; choice     ; drinkCost[3]  ;       ; 3.008 ; 3.565 ;       ;
; choice     ; drinkCost[4]  ; 3.168 ;       ;       ; 3.738 ;
+------------+---------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.795  ; 0.212 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.795  ; 0.212 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -51.688 ; 0.0   ; 0.0      ; 0.0     ; -44.678             ;
;  clk             ; -51.688 ; 0.000 ; N/A      ; N/A     ; -44.678             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; V[*]      ; clk        ; 4.277 ; 4.829 ; Rise       ; clk             ;
;  V[0]     ; clk        ; 4.189 ; 4.717 ; Rise       ; clk             ;
;  V[1]     ; clk        ; 4.229 ; 4.764 ; Rise       ; clk             ;
;  V[2]     ; clk        ; 4.048 ; 4.556 ; Rise       ; clk             ;
;  V[3]     ; clk        ; 4.277 ; 4.829 ; Rise       ; clk             ;
;  V[4]     ; clk        ; 3.522 ; 4.016 ; Rise       ; clk             ;
;  V[5]     ; clk        ; 2.970 ; 3.447 ; Rise       ; clk             ;
;  V[6]     ; clk        ; 2.988 ; 3.498 ; Rise       ; clk             ;
;  V[7]     ; clk        ; 1.970 ; 2.368 ; Rise       ; clk             ;
; c         ; clk        ; 2.139 ; 2.537 ; Rise       ; clk             ;
; choice    ; clk        ; 4.542 ; 4.925 ; Rise       ; clk             ;
; reset     ; clk        ; 1.878 ; 2.291 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; V[*]      ; clk        ; -0.659 ; -1.209 ; Rise       ; clk             ;
;  V[0]     ; clk        ; -1.096 ; -1.683 ; Rise       ; clk             ;
;  V[1]     ; clk        ; -1.108 ; -1.708 ; Rise       ; clk             ;
;  V[2]     ; clk        ; -0.909 ; -1.502 ; Rise       ; clk             ;
;  V[3]     ; clk        ; -1.123 ; -1.704 ; Rise       ; clk             ;
;  V[4]     ; clk        ; -1.028 ; -1.562 ; Rise       ; clk             ;
;  V[5]     ; clk        ; -0.781 ; -1.366 ; Rise       ; clk             ;
;  V[6]     ; clk        ; -0.923 ; -1.494 ; Rise       ; clk             ;
;  V[7]     ; clk        ; -0.659 ; -1.209 ; Rise       ; clk             ;
; c         ; clk        ; -0.797 ; -1.365 ; Rise       ; clk             ;
; choice    ; clk        ; -1.053 ; -1.673 ; Rise       ; clk             ;
; reset     ; clk        ; -0.748 ; -1.294 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; D[*]          ; clk        ; 5.055 ; 5.118 ; Rise       ; clk             ;
;  D[0]         ; clk        ; 5.055 ; 5.118 ; Rise       ; clk             ;
;  D[1]         ; clk        ; 4.951 ; 4.983 ; Rise       ; clk             ;
; E[*]          ; clk        ; 5.430 ; 5.454 ; Rise       ; clk             ;
;  E[0]         ; clk        ; 4.928 ; 4.973 ; Rise       ; clk             ;
;  E[1]         ; clk        ; 5.198 ; 5.219 ; Rise       ; clk             ;
;  E[2]         ; clk        ; 4.953 ; 4.979 ; Rise       ; clk             ;
;  E[3]         ; clk        ; 4.946 ; 4.990 ; Rise       ; clk             ;
;  E[4]         ; clk        ; 5.430 ; 5.454 ; Rise       ; clk             ;
;  E[5]         ; clk        ; 4.925 ; 4.968 ; Rise       ; clk             ;
;  E[6]         ; clk        ; 5.337 ; 5.346 ; Rise       ; clk             ;
;  E[7]         ; clk        ; 5.214 ; 5.227 ; Rise       ; clk             ;
; P[*]          ; clk        ; 6.661 ; 6.751 ; Rise       ; clk             ;
;  P[0]         ; clk        ; 5.371 ; 5.385 ; Rise       ; clk             ;
;  P[1]         ; clk        ; 4.944 ; 4.987 ; Rise       ; clk             ;
;  P[2]         ; clk        ; 6.661 ; 6.751 ; Rise       ; clk             ;
;  P[3]         ; clk        ; 5.181 ; 5.203 ; Rise       ; clk             ;
;  P[4]         ; clk        ; 5.200 ; 5.223 ; Rise       ; clk             ;
;  P[5]         ; clk        ; 4.925 ; 4.951 ; Rise       ; clk             ;
;  P[6]         ; clk        ; 5.445 ; 5.457 ; Rise       ; clk             ;
;  P[7]         ; clk        ; 4.966 ; 5.010 ; Rise       ; clk             ;
; PequalToC     ; clk        ; 7.298 ; 7.320 ; Rise       ; clk             ;
; PgreaterThanC ; clk        ; 7.439 ; 7.419 ; Rise       ; clk             ;
; PlessThanC    ; clk        ; 8.367 ; 8.407 ; Rise       ; clk             ;
; state0        ; clk        ; 4.733 ; 4.689 ; Rise       ; clk             ;
; state1        ; clk        ; 5.026 ; 5.061 ; Rise       ; clk             ;
; state2        ; clk        ; 4.777 ; 4.812 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; D[*]          ; clk        ; 2.891 ; 2.949 ; Rise       ; clk             ;
;  D[0]         ; clk        ; 2.943 ; 3.033 ; Rise       ; clk             ;
;  D[1]         ; clk        ; 2.891 ; 2.949 ; Rise       ; clk             ;
; E[*]          ; clk        ; 2.861 ; 2.922 ; Rise       ; clk             ;
;  E[0]         ; clk        ; 2.861 ; 2.931 ; Rise       ; clk             ;
;  E[1]         ; clk        ; 3.021 ; 3.100 ; Rise       ; clk             ;
;  E[2]         ; clk        ; 2.871 ; 2.945 ; Rise       ; clk             ;
;  E[3]         ; clk        ; 2.875 ; 2.941 ; Rise       ; clk             ;
;  E[4]         ; clk        ; 3.129 ; 3.212 ; Rise       ; clk             ;
;  E[5]         ; clk        ; 2.863 ; 2.922 ; Rise       ; clk             ;
;  E[6]         ; clk        ; 3.084 ; 3.173 ; Rise       ; clk             ;
;  E[7]         ; clk        ; 3.015 ; 3.102 ; Rise       ; clk             ;
; P[*]          ; clk        ; 2.863 ; 2.931 ; Rise       ; clk             ;
;  P[0]         ; clk        ; 3.102 ; 3.195 ; Rise       ; clk             ;
;  P[1]         ; clk        ; 2.874 ; 2.940 ; Rise       ; clk             ;
;  P[2]         ; clk        ; 4.018 ; 4.172 ; Rise       ; clk             ;
;  P[3]         ; clk        ; 3.008 ; 3.091 ; Rise       ; clk             ;
;  P[4]         ; clk        ; 3.007 ; 3.103 ; Rise       ; clk             ;
;  P[5]         ; clk        ; 2.863 ; 2.931 ; Rise       ; clk             ;
;  P[6]         ; clk        ; 3.146 ; 3.242 ; Rise       ; clk             ;
;  P[7]         ; clk        ; 2.895 ; 2.959 ; Rise       ; clk             ;
; PequalToC     ; clk        ; 3.521 ; 3.400 ; Rise       ; clk             ;
; PgreaterThanC ; clk        ; 3.524 ; 3.655 ; Rise       ; clk             ;
; PlessThanC    ; clk        ; 4.315 ; 4.370 ; Rise       ; clk             ;
; state0        ; clk        ; 2.778 ; 2.731 ; Rise       ; clk             ;
; state1        ; clk        ; 2.921 ; 3.008 ; Rise       ; clk             ;
; state2        ; clk        ; 2.783 ; 2.852 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Progagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; choice     ; PequalToC     ; 7.932 ; 8.032 ; 8.525 ; 8.411 ;
; choice     ; PgreaterThanC ; 8.054 ; 8.131 ; 8.666 ; 8.415 ;
; choice     ; PlessThanC    ; 9.079 ; 9.041 ; 9.334 ; 9.634 ;
; choice     ; drinkCost[0]  ;       ; 5.458 ; 5.839 ;       ;
; choice     ; drinkCost[1]  ;       ; 5.458 ; 5.839 ;       ;
; choice     ; drinkCost[3]  ;       ; 5.178 ; 5.559 ;       ;
; choice     ; drinkCost[4]  ; 5.458 ;       ;       ; 5.839 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; choice     ; PequalToC     ; 4.235 ; 3.987 ; 4.665 ; 4.765 ;
; choice     ; PgreaterThanC ; 4.118 ; 4.365 ; 4.888 ; 4.805 ;
; choice     ; PlessThanC    ; 5.265 ; 5.340 ; 5.812 ; 5.960 ;
; choice     ; drinkCost[0]  ;       ; 3.168 ; 3.738 ;       ;
; choice     ; drinkCost[1]  ;       ; 3.168 ; 3.738 ;       ;
; choice     ; drinkCost[3]  ;       ; 3.008 ; 3.565 ;       ;
; choice     ; drinkCost[4]  ; 3.168 ;       ;       ; 3.738 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; P[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drinkCost[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drinkCost[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drinkCost[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drinkCost[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drinkCost[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drinkCost[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drinkCost[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drinkCost[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PgreaterThanC ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PlessThanC    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PequalToC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; choice                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; P[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; P[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; P[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; E[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; D[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; state0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; state1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; state2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; PgreaterThanC ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PlessThanC    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; PequalToC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; P[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; P[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; P[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; E[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; drinkCost[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; drinkCost[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; drinkCost[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; drinkCost[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; drinkCost[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; D[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; state0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; state1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; state2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; PgreaterThanC ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PlessThanC    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; PequalToC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 153      ; 80       ; 8        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 153      ; 80       ; 8        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 12 16:46:12 2016
Info: Command: quartus_sta ELG4137Project -c ELG4137Project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ELG4137Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.795
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.795       -51.688 clk 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.405         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.467
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.467       -43.662 clk 
Info (332146): Worst-case hold slack is 0.367
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.367         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.605
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.605       -22.987 clk 
Info (332146): Worst-case hold slack is 0.212
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.212         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -44.678 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 483 megabytes
    Info: Processing ended: Tue Apr 12 16:46:18 2016
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


