‚Üí Calculando desempenho em processadores com Pipeline

Utiliza-se o conceito de CPI(Clocks por instru√ß√£o), quanto mais pr√≥ximo de 1 o CPI, significa que temos um processador bem otimizado e que n√£o utiliza de muitos NOPs, pois estes contam como instru√ß√µes e deixam o CPU inativo(perde tempo/clocks √† toa). Em Superescalares √© poss√≠vel que o CPI seja menor que 1 pois podemos ter 2 instru√ß√µes acontecendo ao mesmo tempo, ou seja durante o mesmo per√≠odo de clock.

> CPI = Ciclos totais de execu√ß√£o do programa / Numero de instru√ß√µes 

Quantos ciclos de clock para uma CPU executando certo n√∫mero de instru√ß√µes?

> CPU Clock Cycles = Numero de instru√ß√µes * CPI

Para saber quanto tempo demora pra executar?

> CPU Exec. time = CPU CLock Cycles * Tempo de Ciclo de clock

> CPU Exec. time = N√∫mero de instru√ß√µes * CPI * Tempo de Ciclo de clock

**CPI pipeline = N√∫mero de ciclos (n. instru√ß√µes + 4) / n√∫mero de instru√ß√µes** 

Speed Up = CPI multi-ciclo / CPI pipeline ‚Üí Solu√ß√£o antiga / Solu√ß√£o nova ‚Üí O quanto melhorou 

Desempenho Multi-ciclo:

1. Numerar as instru√ß√µes
2. Contar n√∫mero de instru√ß√µes **executadas** 



## **Hazards do Pipeline:**



1. Depend√™ncia de dados: quando h√° leitura de dados que s√£o escritos em uma instru√ß√£o anterior que ainda n√£o atualizou o registrador

<aside>
üìÉ Em opera√ß√µes do tipo R, na primeira metade do ciclo o dado √© escrito e na segunda metade do ciclo ele √© lido. Ent√£o pode ocorrer uma escrita e uma leitura num mesmo ciclo, sem conflitos.

</aside>

Solu√ß√£o mais simples (software): adicionar NOPS (instru√ß√µes que n√£o operam nada), para atrasar a instru√ß√£o dependente em 1 ou 2 ciclos. Ou rearrumar o c√≥digo de forma que a nova sequ√™ncia n√£o tenha as depend√™ncias. Desvantagem: depend√™ncia do compilador.

1. Conflito de controle ou conflito de Branch: quando existem desvios no c√≥digo e precisamos decidir quais as pr√≥ximas instru√ß√µes do pipeline antes da condi√ß√£o do desvio ser realmente testada. A resolu√ß√£o desse desvio √© no est√°gio de MEM, ou seja, j√° se passaram 3 est√°gios. 

Solu√ß√£o mais simples (software): adicionar 3 NOPs ap√≥s o desvio, pois saberemos depois de 3 est√°gios se o desvio vai acontecer ou n√£o.

‚Üí Como calcular o desempenho do pipeline depois do software inserir NOPs?

SpeedUp quando conflitos s√£o resolvidos pelo compilador:

1. Numerar as instru√ß√µes
2. Identificar os conflitos (depend√™ncias de dados)
3. Colocar 1 ou 2 NOPs entre instru√ß√µes com depend√™ncia de dados
4. Identificar as depend√™ncias de controle (de desvio)
5. Colocar 3 NOPs depois do desvio para dar tempo dele ser resolvido. 
6. Contar o n√∫mero de instru√ß√µes executadas (incluindo os NOPs) 
7. Calcular o n√∫mero de ciclos: N√∫mero de Instru√ß√µes + 4
8. Calcular CPI: n√∫mero de ciclos / n√∫mero de instru√ß√µes (sem NOPs)
9. SpeedUp = CPI Multiciclo / CPI Pipeline

## **Otimiza√ß√µes do Pipeline**

1. Adiantamento: solu√ß√£o do hardware para conflitos de dados. Pra isso, precisamos adicionar uma unidade de forwarding, ela detectar√° a depend√™ncia e adiantar√° o resultado que vai ser usado para a pr√≥xima instru√ß√£o. Sempre monitora o registrador que ser√° escrito por uma instru√ß√£o na posi√ß√£o N e os registradores que ser√£o usados em instru√ß√µes em N+1 e N+2. 
- Funciona bem pra instru√ß√µes aritm√©ticas e l√≥gicas ( tipo R )

<aside>
üìÉ N√£o espera pelo resultado lido da mem√≥ria, mas utiliza o valor que ainda ser√° escrito na mem√≥ria.

</aside>

- Para opera√ß√µes de LOAD, ainda precisamos adicionar uma bolha (stall) mesmo com a implementa√ß√£o de adiantamento.
- Quando uma bolha √© adicionada, o multiplex adiciona 0 nos bits de controle da instru√ß√£o e impede a pr√≥xima instru√ß√£o de entrar.
- Stalls reduzem o desempenho

### ‚Üí Como colocar menos NOPs para resolver conflitos de branch?

**Unidade de adiantamento**

Resolvemos a resolu√ß√£o da branch j√° no est√°gio ID para saber se a branch foi TAKEN ou NOT-TAKEN e com isso j√° reduzimos a penalidade de 3 Ciclos(NOPs) para apenas 1.

Antecipa a resolu√ß√£o do desvio e transforma a instru√ß√£o que entrou erradamente na instru√ß√£o que a branch est√° apontando. 

![image](https://user-images.githubusercontent.com/118495219/222492296-7e6ec564-1970-4060-bca3-7da3143a2e24.png)

*No est√°gio ID podemos ver a unidade "Control" que √© basicamente uma pequena ALU para comparar valores dos Registradores e saber se o desvio ocorrer√°. Este resultado passa por um MUX para decidir se o novo endere√ßo da branch ir√° para o PC(program counter), ou seja a branch foi taken, ou o pipeline continuar√° normalmente j√° que a branch foi not-taken*


#  Exce√ß√µes no RISC-V 

No contexto do RISC-V, as exce√ß√µes representam situa√ß√µes inesperadas que interrompem o fluxo regular de instru√ß√µes. Elas podem ser causadas por v√°rias raz√µes, incluindo instru√ß√µes ilegais ou falhas de acesso √† mem√≥ria. 

Quando ocorre uma exce√ß√£o, o RISC-V salva o endere√ßo da instru√ß√£o que causou a exce√ß√£o e transfere o controle para um manipulador de exce√ß√µes predefinido. Essas exce√ß√µes s√£o tratadas por diferentes n√≠veis de privil√©gio no RISC-V, como modos de usu√°rio (U), supervisor (S) e m√°quina (M). A compreens√£o das exce√ß√µes e de sua manipula√ß√£o √© crucial para a otimiza√ß√£o e seguran√ßa de qualquer sistema baseado em RISC-V.

# Reservation Station e Reorder Buffer (Sempre cai na prova!)

Ambos s√£o componentes importantes para a execu√ß√£o _out of order_, esses mecanismos ajudam a melhorar o desempenho da CPU possibilitando que instru√ß√µes sejam executadas sem depender da ordem que tem no programa.

    Reservation Station (RS):

        Objetivo: As Reservation Stations t√™m como objetivo preparar instru√ß√µes para execu√ß√£o assim que todos os seus operandos estiverem prontos. Eles ajudam a executar instru√ß√µes fora de ordem, garantindo que as instru√ß√µes sejam executadas assim que todos os seus pr√©-requisitos forem atendidos.

        Funcionamento: Cada entrada na Reservation Station armazena informa√ß√µes sobre uma instru√ß√£o, incluindo seus operandos. Se um operando ainda n√£o estiver dispon√≠vel (porque, por exemplo, est√° sendo produzido por uma instru√ß√£o anterior que ainda n√£o foi executada), a Reservation Station rastrear√° onde esse operando ser√° gerado.

        Benef√≠cios: Ao permitir que instru√ß√µes esperem ativamente pelos operandos de que precisam, as Reservation Stations ajudam a aumentar o paralelismo a n√≠vel de instru√ß√£o. Instru√ß√µes que n√£o dependem de outras podem ser executadas sem esperar por aquelas que t√™m depend√™ncias.
        
    Reorder Buffer (ROB):

        Objetivo: O principal objetivo do Reorder Buffer √© garantir que as instru√ß√µes sejam "retiradas" (ou seja, suas execu√ß√µes sejam finalizadas e seus efeitos se tornem vis√≠veis para o programa) na ordem do programa original, mesmo que sejam executadas fora de ordem. Isso √© crucial para garantir a consist√™ncia e a sem√¢ntica correta do programa.

        Funcionamento: O ROB armazena instru√ß√µes em ordem de programa. Cada entrada no buffer cont√©m o tipo de instru√ß√£o, o destino (se houver), o valor do resultado e o status da instru√ß√£o. Uma vez que uma instru√ß√£o foi executada, ela √© marcada como tal no ROB. Quando a instru√ß√£o mais antiga no ROB foi executada e todos os seus efeitos s√£o conhecidos, ela √© retirada: seus efeitos s√£o realmente aplicados e ela √© removida do ROB.

        Benef√≠cios: Al√©m de garantir a ordem correta das instru√ß√µes, o ROB tamb√©m permite a recupera√ß√£o eficiente de erros. Por exemplo, se um branch for mal predito, instru√ß√µes subsequentes no ROB podem ser simplesmente descartadas, pois seus efeitos ainda n√£o foram aplicados ao estado real da m√°quina.

![image](https://github.com/pedrocgr/Infraestrutura_Hardware/assets/118495219/daf81317-2c28-436a-a6c5-bc94aa91bde1)

*As duas ferramentas, ROB e RS, trabalham em conjunto como pode ser visto na imagem acima para permitir alto desempenho com execu√ß√£o fora de ordem, aproveitando ao m√°ximo o hardware dispon√≠vel e buscando aumentar o _throughput_ de instru√ß√µes e minimizar os ciclos da CPU desperdi√ßados.*
