# Registrador Flip-Flop do tipo D e do tipo JK

## üîç Descri√ß√£o

Flip-Flops s√£o elementos de mem√≥ria essenciais em circuitos digitais, capazes de armazenar um √∫nico bit de informa√ß√£o. Este projeto implementa dois tipos de Flip-Flops:

1. **Flip-Flop D**:

   - Um registrador controlado por borda que simplifica o design de circuitos ao eliminar condi√ß√µes indesejadas de entrada.
   - Baseado em um **Master-Slave** para maior estabilidade.

2. **Flip-Flop JK**:
   - Um Flip-Flop universal que pode operar como um Flip-Flop D, T ou SR, dependendo das entradas fornecidas.
   - Implementado utilizando o **Flip-Flop D** para criar o comportamento JK.

Ambos os Flip-Flops utilizam um **SR Latch NAND** como componente fundamental.

---

## üñ•Ô∏è Componentes

- **SR Latch NAND**:
  - O n√∫cleo b√°sico do Flip-Flop, usado para armazenar o estado interno.
- **Flip-Flop D Master-Slave**:
  - Implementado para maior controle e precis√£o, garantindo que os dados sejam armazenados apenas em transi√ß√µes de clock.
- **Flip-Flop JK**:
  - Constru√≠do sobre o Flip-Flop D, com l√≥gica adicional para implementar a funcionalidade JK.
- **Portas L√≥gicas**:
  - NAND, AND, OR, e NOT para realizar as conex√µes necess√°rias.

---

## ‚öôÔ∏è Implementa√ß√£o

### **SR Latch NAND**

1. **Descri√ß√£o do Circuito**:

   - O SR Latch NAND √© o componente base para armazenar um √∫nico bit de informa√ß√£o. Ele utiliza duas portas NAND interligadas, formando um circuito de realimenta√ß√£o.
   - As entradas s√£o chamadas de `S` (Set) e `R` (Reset), enquanto as sa√≠das s√£o `Q` e `Q'` (complemento de `Q`, no nosso circuito o `Q'` ser√° sinalizado por `Qb`).

2. **L√≥gica**:

   - A tabela verdade do SR Latch NAND √©:
     | Entrada `S` | Entrada `R` | Sa√≠da `Q` | Sa√≠da `Q'` |
     |-------------|-------------|-----------|------------|
     | 0 | 1 | 1 | 0 |
     | 1 | 0 | 0 | 1 |
     | 1 | 1 | Ret√©m | Ret√©m |
     | 0 | 0 | **Inv√°lido** | **Inv√°lido** |

   - **Fun√ß√µes**:
     - `S = 0`, `R = 1`: Define a sa√≠da `Q` para 1 (`Set`).
     - `S = 1`, `R = 0`: Reseta a sa√≠da `Q` para 0 (`Reset`).
     - `S = 1`, `R = 1`: Mant√©m o estado anterior (`Hold`).
     - `S = 0`, `R = 0`: Estado inv√°lido, pois ambas as sa√≠das tentam for√ßar o mesmo valor.

3. **Imagem do Circuito**:
   - ![SR Latch NAND](../images/sr_latch_nand.png)

---

### **Flip-Flop D**

1. **Descri√ß√£o do Circuito**:

   - Um Flip-Flop Master-Slave que utiliza dois SR Latches NAND conectados em s√©rie.
   - O latch mestre captura o valor de entrada na borda de subida do clock, enquanto o latch escravo o armazena na borda de descida.

2. **Entradas**:

   - `D`: Entrada de dados.
   - `CLK`: Sinal de clock.
   - `Enable`: Ativa√ß√£o do Flip Flop (Veja o porqu√™ com mais detalhes na se√ß√£o [Observa√ß√µes](#observa√ß√µes)).

3. **Sa√≠das**:

   - `Q`: Sa√≠da atual.
   - `Q'`: Complemento de `Q` (no nosso circuito o `Q'` ser√° sinalizado por `Qb`).

4. **L√≥gica**:

   - O valor de `D` √© propagado para `Q` apenas na transi√ß√£o de clock, garantindo estabilidade.

5. **Imagem do Circuito**:
   - ![Flip-Flop D](../images/flipflop_d_master_slave.png)

---

### **Flip-Flop JK**

1. **Descri√ß√£o do Circuito**:

   - Implementado sobre o Flip-Flop D, com l√≥gica adicional para definir os comportamentos espec√≠ficos do Flip-Flop JK.

2. **Entradas**:

   - `J`: Entrada de set.
   - `K`: Entrada de reset.
   - `CLK`: Sinal de clock.
   - `Enable`: Ativa√ß√£o do Flip Flop (Veja o porqu√™ com mais detalhes na se√ß√£o [Observa√ß√µes](#observa√ß√µes)).

3. **Sa√≠das**:

   - `Q`: Sa√≠da atual.
   - `Q'`: Complemento de `Q` (no nosso circuito o `Q'` ser√° sinalizado por `Qb`).

4. **L√≥gica**:

   - O Flip-Flop D √© usado internamente com a l√≥gica JK calculada:
     ```
     D = (J AND Q') OR (NOT K AND Q)
     ```
   - Isso transforma o Flip-Flop D em um Flip-Flop JK, com as seguintes caracter√≠sticas:
     - `J = 0`, `K = 0`: Sem mudan√ßa.
     - `J = 0`, `K = 1`: Reset.
     - `J = 1`, `K = 0`: Set.
     - `J = 1`, `K = 1`: Toggle.

5. **Imagem do Circuito**:
   - ![Flip-Flop JK](../images/flipflop_jk.png)

---

## üî¨ Testes

1. **M√©todo de Teste**:

   - Foram realizadas simula√ß√µes no Logisim para ambos os Flip-Flops.
   - Testes realizados para todas as combina√ß√µes poss√≠veis de entradas (`S`, `R`, `D`, `J`, `K`, `Enable`) e mudan√ßas no sinal de clock (`CLK`).

2. **Resultados dos Testes**:
   - **SR Latch NAND**:
     | Entrada `S` | Entrada `R` | Sa√≠da `Q` | Sa√≠da `Q'` |
     |-------------|-------------|-----------|------------|
     | 0 | 1 | 1 | 0 |
     | 1 | 0 | 0 | 1 |
     | 1 | 1 | Ret√©m | Ret√©m |
   - **Flip-Flop D**:
     | Entrada `Enable` | Entrada `D` | CLK (Borda de Subida) | Sa√≠da `Q` | Sa√≠da `Q'` |
     |-------------|-------------|-----------------------|-----------|------------|
     | 1 | 0 | ‚Üë | 0 | 1 |
     | 1 | 1 | ‚Üë | 1 | 0 |
   - **Flip-Flop JK**:
     | Entrada `Enable` | Entrada `J` | Entrada `K` | CLK (Borda de Subida) | Sa√≠da `Q` | Sa√≠da `Q'` |
     |-------------|-------------|-------------|-----------------------|-----------|------------|
     | 1 | 0 | 0 | ‚Üë | Ret√©m | Ret√©m |
     | 1 | 0 | 1 | ‚Üë | 0 | 1 |
     | 1 | 1 | 0 | ‚Üë | 1 | 0 |
     | 1 | 1 | 1 | ‚Üë | Alterna | Alterna |

---

## üìà An√°lise

- ### **Resultados Obtidos**:

  - O SR Latch NAND demonstrou comportamento consistente com sua tabela verdade.
  - O Flip-Flop D armazenou corretamente os valores de entrada `D` na transi√ß√£o de clock (borda de subida).
  - O Flip-Flop JK apresentou todos os comportamentos esperados (ret√©m, set, reset, alterna) de acordo com as entradas `J` e `K`.

- ### **Observa√ß√µes**:
  - O uso do **SR Latch NAND** como n√∫cleo garante estabilidade e modularidade.
  - O **SR Latch NAND** em seu estado de reter, causava bug de estado nos circuitos, sempre que houvesse a inicializa√ß√£o do simulador e/ou componente fosse usado. Para contornar esse problema, foi implementado um `Enable` nos dois flip flops que usavam do Latch, assim atrav√©s de um pulso clock e com `Enable = 0` era poss√≠vel retirar o bug de estado e todos os componentes funcionarem da devida maneira.
  - Os componentes funcionam com o resultado esperado sempre que `Enable = 1`.
  - A hierarquia de constru√ß√£o simplifica o desenvolvimento de Flip-Flops mais complexos.

---

## üìÇ Arquivos Relacionados

- [SR Latch NAND, D Flip Flop, JK Flip Flop (Logisim Evolution)](../src/sr_latch_flipflop_d_flipflop_jk.circ)
