digraph "CFG for '_Z17scalarDiv_wfcNormP15HIP_vector_typeIdLj2EEdPdS1_' function" {
	label="CFG for '_Z17scalarDiv_wfcNormP15HIP_vector_typeIdLj2EEdPdS1_' function";

	Node0x4f90c20 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %6 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %7 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %8 = getelementptr inbounds i8, i8 addrspace(4)* %7, i64 12\l  %9 = bitcast i8 addrspace(4)* %8 to i32 addrspace(4)*\l  %10 = load i32, i32 addrspace(4)* %9, align 4, !tbaa !4\l  %11 = getelementptr i8, i8 addrspace(4)* %7, i64 4\l  %12 = bitcast i8 addrspace(4)* %11 to i16 addrspace(4)*\l  %13 = load i16, i16 addrspace(4)* %12, align 4, !range !13, !invariant.load\l... !14\l  %14 = zext i16 %13 to i32\l  %15 = udiv i32 %10, %14\l  %16 = mul i32 %15, %14\l  %17 = icmp ugt i32 %10, %16\l  %18 = zext i1 %17 to i32\l  %19 = add i32 %15, %18\l  %20 = getelementptr inbounds i8, i8 addrspace(4)* %7, i64 16\l  %21 = bitcast i8 addrspace(4)* %20 to i32 addrspace(4)*\l  %22 = load i32, i32 addrspace(4)* %21, align 8, !tbaa !15\l  %23 = getelementptr i8, i8 addrspace(4)* %7, i64 6\l  %24 = bitcast i8 addrspace(4)* %23 to i16 addrspace(4)*\l  %25 = load i16, i16 addrspace(4)* %24, align 2, !range !13, !invariant.load\l... !14\l  %26 = zext i16 %25 to i32\l  %27 = udiv i32 %22, %26\l  %28 = mul i32 %27, %26\l  %29 = icmp ugt i32 %22, %28\l  %30 = zext i1 %29 to i32\l  %31 = add i32 %27, %30\l  %32 = tail call i32 @llvm.amdgcn.workgroup.id.z()\l  %33 = mul i32 %31, %32\l  %34 = add i32 %33, %6\l  %35 = mul i32 %34, %19\l  %36 = add i32 %35, %5\l  %37 = getelementptr i8, i8 addrspace(4)* %7, i64 8\l  %38 = bitcast i8 addrspace(4)* %37 to i16 addrspace(4)*\l  %39 = load i16, i16 addrspace(4)* %38, align 4, !range !13, !invariant.load\l... !14\l  %40 = zext i16 %39 to i32\l  %41 = mul i32 %36, %40\l  %42 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !16\l  %43 = tail call i32 @llvm.amdgcn.workitem.id.z(), !range !16\l  %44 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !16\l  %45 = add i32 %41, %43\l  %46 = mul i32 %45, %26\l  %47 = add i32 %46, %42\l  %48 = mul i32 %47, %14\l  %49 = add i32 %48, %44\l  %50 = load double, double addrspace(1)* %2, align 8, !tbaa !17,\l... !amdgpu.noclobber !14\l  %51 = fmul contract double %50, %1\l  %52 = fcmp olt double %51, 0x1000000000000000\l  %53 = select i1 %52, double 0x4FF0000000000000, double 1.000000e+00\l  %54 = fmul double %51, %53\l  %55 = tail call double @llvm.amdgcn.rsq.f64(double %54)\l  %56 = fmul double %54, %55\l  %57 = fmul double %55, 5.000000e-01\l  %58 = fneg double %57\l  %59 = tail call double @llvm.fma.f64(double %58, double %56, double\l... 5.000000e-01)\l  %60 = tail call double @llvm.fma.f64(double %57, double %59, double %57)\l  %61 = tail call double @llvm.fma.f64(double %56, double %59, double %56)\l  %62 = fneg double %61\l  %63 = tail call double @llvm.fma.f64(double %62, double %61, double %54)\l  %64 = tail call double @llvm.fma.f64(double %63, double %60, double %61)\l  %65 = fneg double %64\l  %66 = tail call double @llvm.fma.f64(double %65, double %64, double %54)\l  %67 = tail call double @llvm.fma.f64(double %66, double %60, double %64)\l  %68 = select i1 %52, double 0x37F0000000000000, double 1.000000e+00\l  %69 = fmul double %68, %67\l  %70 = fcmp oeq double %54, 0.000000e+00\l  %71 = fcmp oeq double %54, 0x7FF0000000000000\l  %72 = or i1 %70, %71\l  %73 = select i1 %72, double %54, double %69\l  %74 = zext i32 %49 to i64\l  %75 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %0, i64 %74, i32 0, i32 0, i32 0, i64 0\l  %76 = load double, double addrspace(1)* %75, align 16, !tbaa !21,\l... !amdgpu.noclobber !14\l  %77 = fdiv contract double %76, %73\l  %78 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %0, i64 %74, i32 0, i32 0, i32 0, i64 1\l  %79 = load double, double addrspace(1)* %78, align 8, !tbaa !21,\l... !amdgpu.noclobber !14\l  %80 = fdiv contract double %79, %73\l  %81 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %3, i64 %74, i32 0, i32 0, i32 0, i64 0\l  store double %77, double addrspace(1)* %81, align 16\l  %82 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %3, i64 %74, i32 0, i32 0, i32 0, i64 1\l  store double %80, double addrspace(1)* %82, align 8\l  ret void\l}"];
}
