# 4.3.15 I2S 接口特性

![](images/9af9acb801d18042fceb24efd2e40ef6f7414fb7574b970990a429856b629e51.jpg)  
图4-12 I2S总线主模式时序图

![](images/1dc22b7ea0800bbc6a2f730a0d4c90cd14d81eb8d968663ff4402e253c76a333.jpg)  
图4-13 I2S总线从模式时序图

表 4-29 I2S 接口特性  

<table><tr><td>符号</td><td>参数</td><td>条件</td><td>最小值</td><td>最大值</td><td>单位</td></tr><tr><td rowspan="2">fCK/tCK</td><td rowspan="2">I2S时钟频率</td><td>主模式</td><td></td><td>8</td><td>MHz</td></tr><tr><td>从模式</td><td></td><td>8</td><td>MHz</td></tr><tr><td>tr(CK)/tf(CK)</td><td>I2S时钟上升和下降时间</td><td>负载电容: C = 30pF</td><td></td><td>20</td><td>ns</td></tr><tr><td>tV(WS)</td><td>WS有效时间</td><td>主模式</td><td></td><td>5</td><td>ns</td></tr><tr><td>tsU(WS)</td><td>WS建立时间</td><td>从模式</td><td>10</td><td></td><td>ns</td></tr><tr><td rowspan="2">th(WS)</td><td rowspan="2">WS保持时间</td><td>主模式</td><td>0</td><td></td><td>ns</td></tr><tr><td>从模式</td><td>0</td><td></td><td>ns</td></tr><tr><td>tw(CKH)/tw(CKL)</td><td>SCK高电平和低电平时间</td><td>主模式, fPCLK = 36MHz预分频系数 = 4</td><td>40</td><td>60</td><td>%</td></tr><tr><td>tsU(SD_MR)</td><td>数据输入建立时间</td><td>主模式</td><td>8</td><td></td><td>ns</td></tr><tr><td>tsu(SD_SR)</td><td></td><td>从模式</td><td>8</td><td></td><td>ns</td></tr><tr><td>th(SD_MR)</td><td rowspan="2">数据输入保持时间</td><td>主模式</td><td>5</td><td></td><td>ns</td></tr><tr><td>th(SD_SR)</td><td>从模式</td><td>4</td><td></td><td>ns</td></tr><tr><td>th(SD_MT)</td><td rowspan="2">数据输出保持时间</td><td>主模式（使能边沿之后）</td><td></td><td>5</td><td>ns</td></tr><tr><td>th(SD_ST)</td><td>从模式（使能边沿之后）</td><td></td><td>5</td><td>ns</td></tr><tr><td>tv(SD_MT)</td><td rowspan="2">数据输出有效时间</td><td>主模式（使能边沿之后）</td><td></td><td>5</td><td>ns</td></tr><tr><td>tv(SD_ST)</td><td>从模式（使能边沿之后）</td><td></td><td>4</td><td>ns</td></tr></table>

