### 用于记录日常

##### 20240301

- 硬件队列 debug，chisel 转化成 verilog 时，将 ready 和 valid 直接用组合逻辑连接在一起，导致了 `Combinational loop detected` 错误。
- 在单元测试时，能够正常工作，接入到 rocket-chip 时出现错误，查看波形，发现两边的 ReadyValid 接口部分信号线没有显示，mem 入队不正常，但 mem 出队的功能正常
- debug 硬件队列，出对和入队正常，能够在任意位置入队

##### 20240229

- 写 chisel 硬件代码实现，实现了一个高级的队列，能够在任意位置插入元素，从队头取出元素
- 修改简历
- 将自己实现的队列放到 rocket-chip 中出现错误：`Exception in thread "main" firrtl.transforms.CheckCombLoops$CombLoopException: : [module ExampleRocketSystem] Combinational loop detected`，可能是因为自己的队列中有些信号使用组合逻辑实现的

##### 20240228

- 开会讨论
- 阅读论文 EFFICIENT PRIORITY-QUEUE DATA STRUCTURE FOR HARDWARE IMPLEMENTATION
- 阅读代码 https://github.com/joonho3020/chisel-priorityqueue，代码并不是按照论文中描述的那样实现的，还是 用移位寄存器的方式，将输入信号广播到所有的数据块。
- 根据论文写优先级队列实现

##### 20240227

- 学习 SyetemVerilog，尝试把已有的优先级队列代码转换成 chisel 代码
- 找到了已有的 chisel 优先级队列实现，所以跳过学习 SystemVerilog
  - https://github.com/joonho3020/chisel-priorityqueue，根据 [Efficient Priority-Queue Data Structure for Hardware Implementation](https://ieeexplore.ieee.org/document/4380693) 实现的
  - [Chisel-based Implementation of High-performance Pipelined Priority Queue Generator](https://ieeexplore.ieee.org/document/9730477) 是 2022 年发表的
- 阅读论文 Chisel-based Implementation of High-performance Pipelined Priority Queue Generator
- 讨论设计方案
  - 阻塞队列抽象级别，针对网卡，出队入队、以及其他的原因导致的阻塞，如何使用一个比较抽象的接口来处理
  - 收发双方进行通信，处理流程

##### 20240226

- 组会
- 调试硬件
  - chisel 的 regfield 中的读采用 ReadyValidIO，而写采用 DecoupledIO，但这个不存在影响，DecoupledIO 是 ReadyValidIO 的子类
  - 目前的问题，无论是 queue 还是普通的寄存器，在 for 循环中连续的写，从 printf 和波形的结果来看，bits 只拉起了最后一次的数据
  - 在 for 循环中增加了无关的 printf 语句后，相当于增加了一点时间缓冲，输入的波形正常，每次写的 ReadyValidIO 接口的波形是正常的，输出的波形还不太正常，在 enq 的下一个周期，deq 马上会输出
  - 使用 queue 和寄存器都能够正常工作
- 同步小论文反馈意见
- 写硬件行为描述文档，画图
- 练字