# Getting_with_VerilogHDL
"入門VerilogHDL記述"の演習用リポジトリ<br>

## 第1章
4-bit加算器(adder4.v)<br>
全加算器(fulladd.v)<br>
4-bit全加算器(adder_ropple.v)<br>
4-bitカウンタ(counter4.v)<br>
