"XLL
今日分析msg数：20
今日发现issue数：
今日回传case数：
日报：1.实现需求：新增将pass-const作为误报漏报来计算误报漏报率，进度100%，脚本已合入run 脚本，可以通过run count进入新泛化统计页面，根据提示选择对应的模块进行统计，不选择则统计所有模块
2.用【1】中的脚本对新泛化数据进行了重刷
3.分析TOP LGC Ac的message 20条，基本为已知问题，另发现一个sg的bug，待再次确认后提issue"

"ZWL
今日分析msg数：
今日发现issue数：
今日回传case数：
日报：
1、提了DTS2025032521081、DTS2025032523756、DTS2025032536233，复现4个cas，但出现一点问题，复现出来的case能覆盖增量原理图，但是结果是小case，两边都会报出来；所以复现的case也不算完全复现；因此还是会有点麻烦
2、和瑞风一起看了同reset、clock，SG报一条Reset_sync04，我们报多条，是差异diff85；主要是我们ar是分段检查，SG则只检查源头"	

"LRF
今日分析msg数：58
今日发现issue数：3
今日回传case数：1
日报：
1.分析USBC:
差异:
Diff8-algorithem2 - 6
Diff171-diff28-logic_optimization-data_const -  14
Diff85-report10-ar - 6
Diff73-diff12-ar - 1
issue:
CDC-3964
CDC-GUI-3963
CDC-GEN-N-417 - 12
DTS2025032535563 - 19
2.由于conv和ac重构的代码一直未合入develop，现在的分析策略转变为优先分析除conv和ac的其它message -- 发现一些在daily包上conv不匹配的meesage,在何琴的分支包上能与sg匹配
3.和何琴一起看CGIC的相关问题
4.和万林看Ar的相关问题"	

"JR
今日分析msg数：216
今日发现issue数：2
今日回传case数：1
日报：
1.分析1813E TOP_LOG中setup的误报漏报，还剩14条未分析，在分析过程中发现一个issue：在SetupBBoxPinFullyConstrained中，ECDC和SG报的Constraint不一样，ECDC报的constraint为inferred abstract_port和reset(propagated)，SG报的constraint为reset(propagated)，和苏黎讨论后，苏黎建议复现case并提issue，已复现并提issue：DTS2025032527537，其他分析到的都是差异，大部分都是综合差异，有三类，一类是mux_and的综合差异，一类是ECDC综合出的是由buffer、与门和或门组合成的有mux功能的组合逻辑，而SG综合出的是物理mux，还有一类是udp综合差异，SG综合出DFF,而ECDC综合出的是blackbox；
2.在SG的verilog文件中，选中一个obj，右键会有一个copy hierarchical path的选项，点击copy hierarchical path就可以复制这个obj的hierarchical path，建议ECDC也实现这个功能，已提issue：CDC-gui-3967"	"CXY
今日分析msg数：
今日发现issue数：
今日回传case数：
日报："	"CJR
今日分析msg数：
今日发现issue数：
今日回传case数：
日报："	

"TZQ
今日分析msg数：35
今日发现issue数：1
今日回传case数：1
日报：                                  
1.跑NFI_TOP的对比                         
2.分析NFI_PHYG的setup部分，发现我们在对于SetupResetInferred中同步复位信号的推断会多报，已经复现成功并提了一个issue,DTS2025032527402:一条path上A工具只会报离MUX最近的ff/q为synchronous clear，
但ECDC会把这条path上所有的ff/q都报synchronous reset。                3.目前NFI_PHYG这个module只剩下IntegrityClockConverge这一条msg未分析完成，其余的都已分析完毕"	

"TZB
今日分析msg数：169
今日发现issue数：
今日回传case数：
日报：
1.重跑DME_WRAP的对比结果,AC新增一条是差异Diff59-report4-multi_bits_merge
2.分析HIPHY_SUB的Setup部分，都是差异主要是Diff174-diff30-black_box-version_difference、past-const、Diff165-report26-setup_port0,pass-script-5
3.发现setupbboxpinunconstrain误报，在提取小case复现中"	

"SYH
今日分析msg数：125
今日发现issue数：4
今日回传case数：1
日报：
1.分析NFI_PHYG_TOP msg125条（setup分析完成），全部为issue：
1.aDTS2025032536490：Enno报ChySameSrcConvExcSeq，汇聚点为net phyg_fat_int[1]上，但A工具报告的汇聚点为该net连接的port phyg_fatal_int
1.bDTS2025032538034：多个时钟驱动的output，相同的时钟组，A工具只报告一次，但是Enno报告该时钟组的所有ouput port。（已复现并回传case）
1.cDTS2025032616039：ChySameSrcCpnvExcSeq，Enno少报了一条source clk导致对比不上，待提issue
1.dDTS2025032531846：点击一条ChySameSrcConvExcSeq的schematic。gui crash
2.根据李丹要求，改写Diff220中涉及的verilog文件，case已自建完成。待李丹核验
3.关闭DTS2025031333320，根据CA给出的信息补全DTS2025031423462"
