Fitter report for Game
Sat Feb 11 08:42:16 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Feb 11 08:42:16 2023       ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                   ; Game                                        ;
; Top-level Entity Name           ; Game                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 985 / 56,480 ( 2 % )                        ;
; Total registers                 ; 591                                         ;
; Total pins                      ; 9 / 268 ( 3 % )                             ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX Channels          ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.19        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  39.5%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; vga_hs     ; Incomplete set of assignments ;
; vga_vs     ; Incomplete set of assignments ;
; vga_rgb[0] ; Incomplete set of assignments ;
; vga_rgb[1] ; Incomplete set of assignments ;
; vga_rgb[2] ; Incomplete set of assignments ;
; rst        ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; ps2_dat    ; Incomplete set of assignments ;
; ps2_clk    ; Incomplete set of assignments ;
+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                  ;
+-------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------+------------------+-----------------------+
; Node                                            ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                      ; Destination Port ; Destination Port Name ;
+-------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------+------------------+-----------------------+
; Game_Main_Model:U2|Game_control:U1|temp~CLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                       ;                  ;                       ;
; clk~inputCLKENA0                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                       ;                  ;                       ;
; rst~inputCLKENA0                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                       ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|a[1]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|a[1]~DUPLICATE     ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|a[3]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|a[3]~DUPLICATE     ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|a[5]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|a[5]~DUPLICATE     ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|a[9]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|a[9]~DUPLICATE     ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|a[20]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|a[20]~DUPLICATE    ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|a[21]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|a[21]~DUPLICATE    ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|a[22]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|a[22]~DUPLICATE    ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|a[28]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|a[28]~DUPLICATE    ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|a[30]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|a[30]~DUPLICATE    ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|i[17]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|i[17]~DUPLICATE    ;                  ;                       ;
; Game_Main_Model:U2|Game_control:U1|state.up     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Game_Main_Model:U2|Game_control:U1|state.up~DUPLICATE ;                  ;                       ;
; IP_PS2_keyboard:U0|cnt[0]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_PS2_keyboard:U0|cnt[0]~DUPLICATE                   ;                  ;                       ;
; IP_PS2_keyboard:U0|cnt[1]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_PS2_keyboard:U0|cnt[1]~DUPLICATE                   ;                  ;                       ;
; IP_PS2_keyboard:U0|ps2_code[0]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_PS2_keyboard:U0|ps2_code[0]~DUPLICATE              ;                  ;                       ;
; IP_PS2_keyboard:U0|ps2_code[1]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_PS2_keyboard:U0|ps2_code[1]~DUPLICATE              ;                  ;                       ;
; IP_PS2_keyboard:U0|ps2_code[2]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_PS2_keyboard:U0|ps2_code[2]~DUPLICATE              ;                  ;                       ;
; IP_PS2_keyboard:U0|ps2_code[7]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_PS2_keyboard:U0|ps2_code[7]~DUPLICATE              ;                  ;                       ;
; IP_PS2_keyboard:U0|ps2_done                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_PS2_keyboard:U0|ps2_done~DUPLICATE                 ;                  ;                       ;
; IP_PS2_keyboard:U0|register[4]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_PS2_keyboard:U0|register[4]~DUPLICATE              ;                  ;                       ;
; IP_PS2_keyboard:U0|register[5]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_PS2_keyboard:U0|register[5]~DUPLICATE              ;                  ;                       ;
; IP_VGA_640X480:U3|h_cnt[2]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_VGA_640X480:U3|h_cnt[2]~DUPLICATE                  ;                  ;                       ;
; IP_VGA_640X480:U3|h_cnt[3]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_VGA_640X480:U3|h_cnt[3]~DUPLICATE                  ;                  ;                       ;
; IP_VGA_640X480:U3|h_cnt[8]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_VGA_640X480:U3|h_cnt[8]~DUPLICATE                  ;                  ;                       ;
; IP_VGA_640X480:U3|v_cnt[0]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_VGA_640X480:U3|v_cnt[0]~DUPLICATE                  ;                  ;                       ;
; IP_VGA_640X480:U3|v_cnt[1]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_VGA_640X480:U3|v_cnt[1]~DUPLICATE                  ;                  ;                       ;
; IP_VGA_640X480:U3|v_cnt[2]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_VGA_640X480:U3|v_cnt[2]~DUPLICATE                  ;                  ;                       ;
; IP_VGA_640X480:U3|v_cnt[6]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IP_VGA_640X480:U3|v_cnt[6]~DUPLICATE                  ;                  ;                       ;
+-------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2141 ) ; 0.00 % ( 0 / 2141 )        ; 0.00 % ( 0 / 2141 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2141 ) ; 0.00 % ( 0 / 2141 )        ; 0.00 % ( 0 / 2141 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2141 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/altera/13.1/quartus/zongheshiyan/output_files/Game.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 985 / 56,480    ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 985             ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,022 / 56,480  ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 169             ;       ;
;         [b] ALMs used for LUT logic                         ; 739             ;       ;
;         [c] ALMs used for registers                         ; 114             ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 62 / 56,480     ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 25 / 56,480     ; < 1 % ;
;         [a] Due to location constrained logic               ; 2               ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1               ;       ;
;         [c] Due to LAB input limits                         ; 22              ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; Low             ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 129 / 5,648     ; 2 %   ;
;     -- Logic LABs                                           ; 129             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 1,557           ;       ;
;     -- 7 input functions                                    ; 2               ;       ;
;     -- 6 input functions                                    ; 324             ;       ;
;     -- 5 input functions                                    ; 256             ;       ;
;     -- 4 input functions                                    ; 281             ;       ;
;     -- <=3 input functions                                  ; 694             ;       ;
; Combinational ALUT usage for route-throughs                 ; 21              ;       ;
; Dedicated logic registers                                   ; 591             ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- Primary logic registers                          ; 564 / 112,960   ; < 1 % ;
;         -- Secondary logic registers                        ; 27 / 112,960    ; < 1 % ;
;     -- By function:                                         ;                 ;       ;
;         -- Design implementation registers                  ; 564             ;       ;
;         -- Routing optimization registers                   ; 27              ;       ;
;                                                             ;                 ;       ;
; Virtual pins                                                ; 0               ;       ;
; I/O pins                                                    ; 9 / 268         ; 3 %   ;
;     -- Clock pins                                           ; 1 / 11          ; 9 %   ;
;     -- Dedicated input pins                                 ; 0 / 23          ; 0 %   ;
;                                                             ;                 ;       ;
; Global signals                                              ; 3               ;       ;
; M10K blocks                                                 ; 0 / 686         ; 0 %   ;
; Total MLAB memory bits                                      ; 0               ;       ;
; Total block memory bits                                     ; 0 / 7,024,640   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640   ; 0 %   ;
; Total DSP Blocks                                            ; 0 / 156         ; 0 %   ;
; Fractional PLLs                                             ; 0 / 7           ; 0 %   ;
; Global clocks                                               ; 3 / 16          ; 19 %  ;
; Quadrant clocks                                             ; 0 / 88          ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18          ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120         ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120         ; 0 %   ;
; JTAGs                                                       ; 0 / 1           ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1           ; 0 %   ;
; CRC blocks                                                  ; 0 / 1           ; 0 %   ;
; Remote update blocks                                        ; 0 / 1           ; 0 %   ;
; Hard IPs                                                    ; 0 / 1           ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6           ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6           ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6           ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6           ; 0 %   ;
; Channel PLLs                                                ; 0 / 6           ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3           ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2           ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 18% / 19% / 15% ;       ;
; Maximum fan-out                                             ; 278             ;       ;
; Highest non-global fan-out                                  ; 255             ;       ;
; Total fan-out                                               ; 7819            ;       ;
; Average fan-out                                             ; 3.57            ;       ;
+-------------------------------------------------------------+-----------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 985 / 56480 ( 2 % )    ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 985                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1022 / 56480 ( 2 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 169                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 739                    ; 0                              ;
;         [c] ALMs used for registers                         ; 114                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 62 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 25 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 2                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 22                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 129 / 5648 ( 2 % )     ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 129                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 1557                   ; 0                              ;
;     -- 7 input functions                                    ; 2                      ; 0                              ;
;     -- 6 input functions                                    ; 324                    ; 0                              ;
;     -- 5 input functions                                    ; 256                    ; 0                              ;
;     -- 4 input functions                                    ; 281                    ; 0                              ;
;     -- <=3 input functions                                  ; 694                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 21                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 564 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 27 / 112960 ( < 1 % )  ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 564                    ; 0                              ;
;         -- Routing optimization registers                   ; 27                     ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 9                      ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 3 / 122 ( 2 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 7819                   ; 0                              ;
;     -- Registered Connections                               ; 2982                   ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 4                      ; 0                              ;
;     -- Output Ports                                         ; 5                      ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk     ; N16   ; 5B       ; 89           ; 35           ; 43           ; 209                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ps2_clk ; E12   ; 7A       ; 50           ; 81           ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ps2_dat ; C11   ; 7A       ; 50           ; 81           ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst     ; M16   ; 5B       ; 89           ; 35           ; 60           ; 201                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; vga_hs     ; L8    ; 7A       ; 52           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; vga_rgb[0] ; AB17  ; 4A       ; 56           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; vga_rgb[1] ; U15   ; 4A       ; 60           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; vga_rgb[2] ; A15   ; 7A       ; 66           ; 81           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; vga_vs     ; B11   ; 7A       ; 50           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 2 / 48 ( 4 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 5 / 80 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; vga_rgb[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; vga_rgb[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; vga_vs                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; ps2_dat                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; ps2_clk                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; vga_hs                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; rst                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; vga_rgb[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                        ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------+--------------+
; |Game                      ; 985.0 (0.5)          ; 1020.5 (0.5)                     ; 60.0 (0.0)                                        ; 24.5 (0.0)                       ; 0.0 (0.0)            ; 1557 (1)            ; 591 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 9    ; 0            ; |Game                                      ; work         ;
;    |Game_Main_Model:U2|    ; 932.6 (0.0)          ; 959.3 (0.0)                      ; 50.1 (0.0)                                        ; 23.3 (0.0)                       ; 0.0 (0.0)            ; 1476 (0)            ; 520 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Game|Game_Main_Model:U2                   ; work         ;
;       |Game_backgroud:U2|  ; 12.9 (12.9)          ; 13.7 (13.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Game|Game_Main_Model:U2|Game_backgroud:U2 ; work         ;
;       |Game_control:U1|    ; 873.8 (873.8)        ; 897.1 (897.1)                    ; 45.4 (45.4)                                       ; 22.1 (22.1)                      ; 0.0 (0.0)            ; 1367 (1367)         ; 520 (520)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Game|Game_Main_Model:U2|Game_control:U1   ; work         ;
;       |The_End:U4|         ; 30.1 (30.1)          ; 33.1 (33.1)                      ; 3.9 (3.9)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 59 (59)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Game|Game_Main_Model:U2|The_End:U4        ; work         ;
;       |merge:U3|           ; 15.8 (15.8)          ; 15.5 (15.5)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Game|Game_Main_Model:U2|merge:U3          ; work         ;
;    |IP_PS2_keyboard:U0|    ; 12.6 (12.6)          ; 17.8 (17.8)                      ; 5.4 (5.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (19)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Game|IP_PS2_keyboard:U0                   ; work         ;
;    |IP_VGA_640X480:U3|     ; 34.0 (34.0)          ; 38.2 (38.2)                      ; 5.1 (5.1)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 55 (55)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Game|IP_VGA_640X480:U3                    ; work         ;
;    |ps2_deal_Model:U1|     ; 4.9 (4.9)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Game|ps2_deal_Model:U1                    ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; vga_hs     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_vs     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_rgb[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_rgb[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_rgb[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rst        ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk        ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ps2_dat    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ps2_clk    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; rst                                                     ;                   ;         ;
;      - IP_VGA_640X480:U3|clk_25M                        ; 0                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n[0][4]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n[0][9]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n[0][10]      ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n[0][11]      ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n[0][1]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n[0][2]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n[0][5]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n[0][8]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m[0][8]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m[0][1]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m[0][5]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m[0][2]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m[0][4]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m[0][9]       ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m[0][10]      ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m[0][11]      ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m~14          ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n~13          ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|the_end~1     ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|change        ; 0                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m[1][11]~1    ; 0                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n[0][4]~2     ; 0                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n~5           ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|n~7           ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m[0][8]~4     ; 0                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m~7           ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|m~9           ; 1                 ; 0       ;
;      - ps2_deal_Model:U1|P_up                           ; 0                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|o_temp[31]~3  ; 0                 ; 0       ;
;      - IP_PS2_keyboard:U0|PS2Cf                         ; 0                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|p_temp[31]~33 ; 0                 ; 0       ;
; clk                                                     ;                   ;         ;
;      - Game_Main_Model:U2|Game_control:U1|change        ; 1                 ; 0       ;
;      - Game_Main_Model:U2|Game_control:U1|temp          ; 1                 ; 0       ;
;      - IP_VGA_640X480:U3|clk_25M                        ; 1                 ; 0       ;
;      - ps2_deal_Model:U1|P_up                           ; 1                 ; 0       ;
; ps2_dat                                                 ;                   ;         ;
;      - IP_PS2_keyboard:U0|register[10]~0                ; 1                 ; 0       ;
; ps2_clk                                                 ;                   ;         ;
;      - IP_PS2_keyboard:U0|PS2C_r[7]                     ; 0                 ; 0       ;
+---------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                              ;
+--------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                             ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Game_Main_Model:U2|Game_control:U1|Equal0~6      ; LABCELL_X36_Y35_N12  ; 67      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|Equal1~6      ; LABCELL_X36_Y35_N42  ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|Equal6~8      ; LABCELL_X51_Y36_N18  ; 41      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|LessThan5~1   ; LABCELL_X64_Y35_N51  ; 28      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|LessThan7~1   ; LABCELL_X64_Y35_N15  ; 30      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|change        ; FF_X61_Y36_N47       ; 105     ; Clock, Clock enable       ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|m[0][8]~4     ; LABCELL_X57_Y37_N54  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|m[1][11]~1    ; LABCELL_X56_Y37_N24  ; 255     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|n[0][4]~2     ; LABCELL_X55_Y37_N36  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|o_temp[31]~3  ; LABCELL_X64_Y35_N54  ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|p_temp[31]~2  ; LABCELL_X62_Y35_N33  ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|state.down~0  ; LABCELL_X56_Y34_N30  ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|state.left~0  ; LABCELL_X55_Y37_N54  ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|state.right~0 ; LABCELL_X55_Y34_N51  ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|state.up~0    ; LABCELL_X56_Y34_N3   ; 2       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Game_Main_Model:U2|Game_control:U1|temp          ; FF_X36_Y35_N23       ; 278     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Game_Main_Model:U2|Game_control:U1|temp~1        ; LABCELL_X36_Y35_N30  ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; IP_PS2_keyboard:U0|PS2Cf                         ; MLABCELL_X47_Y35_N48 ; 31      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; IP_PS2_keyboard:U0|ps2_code[7]~0                 ; LABCELL_X48_Y35_N12  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; IP_VGA_640X480:U3|Equal0~0                       ; LABCELL_X42_Y34_N15  ; 27      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; IP_VGA_640X480:U3|Equal1~1                       ; LABCELL_X43_Y34_N21  ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; IP_VGA_640X480:U3|clk_25M                        ; FF_X88_Y35_N5        ; 28      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk                                              ; PIN_N16              ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk                                              ; PIN_N16              ; 205     ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; ps2_deal_Model:U1|P_up                           ; FF_X47_Y35_N53       ; 6       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; rst                                              ; PIN_M16              ; 33      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; rst                                              ; PIN_M16              ; 169     ; Async. clear              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
+--------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                              ;
+-----------------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                                    ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Game_Main_Model:U2|Game_control:U1|temp ; FF_X36_Y35_N23 ; 278     ; Global Clock         ; GCLK2            ; --                        ;
; clk                                     ; PIN_N16        ; 205     ; Global Clock         ; GCLK9            ; --                        ;
; rst                                     ; PIN_M16        ; 169     ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------------+----------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; Game_Main_Model:U2|Game_control:U1|m[1][11]~1         ; 255     ;
; Game_Main_Model:U2|Game_control:U1|change             ; 105     ;
; IP_VGA_640X480:U3|Add2~2                              ; 83      ;
; IP_VGA_640X480:U3|h_cnt[4]                            ; 82      ;
; IP_VGA_640X480:U3|Add3~13                             ; 81      ;
; IP_VGA_640X480:U3|Add3~17                             ; 74      ;
; IP_VGA_640X480:U3|Add2~0                              ; 73      ;
; IP_VGA_640X480:U3|Add3~21                             ; 70      ;
; IP_VGA_640X480:U3|Add3~9                              ; 68      ;
; IP_VGA_640X480:U3|h_cnt[2]~DUPLICATE                  ; 67      ;
; Game_Main_Model:U2|Game_control:U1|Equal0~6           ; 67      ;
; IP_VGA_640X480:U3|Add3~29                             ; 63      ;
; IP_VGA_640X480:U3|h_cnt[5]                            ; 59      ;
; IP_VGA_640X480:U3|Add3~1                              ; 58      ;
; IP_VGA_640X480:U3|h_cnt[3]~DUPLICATE                  ; 55      ;
; IP_VGA_640X480:U3|Add3~25                             ; 55      ;
; Game_Main_Model:U2|Game_control:U1|hit_cnt[3]         ; 50      ;
; Game_Main_Model:U2|Game_control:U1|hit_cnt[1]         ; 49      ;
; Game_Main_Model:U2|Game_control:U1|hit_cnt[0]         ; 47      ;
; IP_VGA_640X480:U3|Add2~1                              ; 47      ;
; IP_VGA_640X480:U3|h_cnt[1]                            ; 46      ;
; Game_Main_Model:U2|Game_control:U1|hit_cnt[2]         ; 45      ;
; Game_Main_Model:U2|Game_control:U1|Equal6~8           ; 41      ;
; IP_VGA_640X480:U3|Add3~37                             ; 37      ;
; IP_VGA_640X480:U3|Add2~5                              ; 36      ;
; Game_Main_Model:U2|Game_control:U1|Equal1~6           ; 34      ;
; Game_Main_Model:U2|Game_control:U1|temp~1             ; 33      ;
; rst~input                                             ; 32      ;
; IP_VGA_640X480:U3|Add3~5                              ; 32      ;
; IP_PS2_keyboard:U0|PS2Cf                              ; 31      ;
; Game_Main_Model:U2|Game_control:U1|p_temp[31]~2       ; 31      ;
; Game_Main_Model:U2|Game_control:U1|o_temp[31]~3       ; 31      ;
; Game_Main_Model:U2|Game_control:U1|LessThan7~1        ; 30      ;
; IP_VGA_640X480:U3|Add2~6                              ; 30      ;
; IP_VGA_640X480:U3|Add2~4                              ; 30      ;
; Game_Main_Model:U2|Game_control:U1|LessThan5~1        ; 28      ;
; IP_VGA_640X480:U3|clk_25M                             ; 28      ;
; IP_VGA_640X480:U3|Equal0~0                            ; 27      ;
; Game_Main_Model:U2|Game_control:U1|hit                ; 26      ;
; Game_Main_Model:U2|Game_control:U1|o_temp[31]         ; 26      ;
; IP_VGA_640X480:U3|h_cnt[8]~DUPLICATE                  ; 25      ;
; IP_VGA_640X480:U3|h_cnt[0]                            ; 25      ;
; IP_VGA_640X480:U3|h_cnt[9]                            ; 25      ;
; Game_Main_Model:U2|Game_control:U1|p_temp[31]         ; 24      ;
; Game_Main_Model:U2|Game_control:U1|LessThan6~5        ; 23      ;
; Game_Main_Model:U2|Game_control:U1|o_temp[30]         ; 22      ;
; Game_Main_Model:U2|Game_control:U1|o_temp[29]         ; 22      ;
; Game_Main_Model:U2|Game_control:U1|p_temp[30]         ; 22      ;
; Game_Main_Model:U2|Game_control:U1|p_temp[29]         ; 22      ;
; IP_VGA_640X480:U3|Add2~3                              ; 21      ;
; Game_Main_Model:U2|Game_control:U1|LessThan8~4        ; 20      ;
; IP_VGA_640X480:U3|Add3~33                             ; 20      ;
; IP_VGA_640X480:U3|h_cnt[6]                            ; 20      ;
; Game_Main_Model:U2|Game_control:U1|a[2]               ; 16      ;
; IP_VGA_640X480:U3|Equal1~1                            ; 14      ;
; IP_PS2_keyboard:U0|ps2_code[7]~0                      ; 12      ;
; Game_Main_Model:U2|Game_control:U1|LessThan8~5        ; 12      ;
; Game_Main_Model:U2|Game_control:U1|state.right~2      ; 12      ;
; Game_Main_Model:U2|Game_control:U1|a[3]               ; 12      ;
; Game_Main_Model:U2|Game_control:U1|state.up~DUPLICATE ; 11      ;
; Game_Main_Model:U2|Game_control:U1|LessThan6~7        ; 11      ;
; Game_Main_Model:U2|Game_control:U1|m[0][8]~4          ; 11      ;
; Game_Main_Model:U2|Game_control:U1|n[0][4]~2          ; 11      ;
; Game_Main_Model:U2|Game_control:U1|the_end~0          ; 11      ;
; Game_Main_Model:U2|Game_control:U1|m[0][8]~0          ; 11      ;
; Game_Main_Model:U2|Game_control:U1|m[0][6]            ; 11      ;
; Game_Main_Model:U2|Game_control:U1|n[0][7]            ; 11      ;
; Game_Main_Model:U2|The_End:U4|LessThan23~0            ; 11      ;
; IP_VGA_640X480:U3|h_cnt[7]                            ; 11      ;
; Game_Main_Model:U2|Game_control:U1|n[0][6]            ; 10      ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan21~0     ; 10      ;
; Game_Main_Model:U2|Game_control:U1|m[0][9]            ; 10      ;
; Game_Main_Model:U2|Game_control:U1|n[0][2]            ; 10      ;
; Game_Main_Model:U2|Game_control:U1|n[0][8]            ; 10      ;
; Game_Main_Model:U2|Game_control:U1|a[0]               ; 10      ;
; Game_Main_Model:U2|Game_control:U1|m[0][3]            ; 9       ;
; Game_Main_Model:U2|Game_control:U1|m[0][7]            ; 9       ;
; Game_Main_Model:U2|Game_control:U1|n[0][3]            ; 9       ;
; Game_Main_Model:U2|Game_control:U1|m[0][2]            ; 9       ;
; Game_Main_Model:U2|Game_control:U1|m[0][4]            ; 9       ;
; Game_Main_Model:U2|Game_control:U1|m[0][5]            ; 9       ;
; Game_Main_Model:U2|Game_control:U1|n[0][4]            ; 9       ;
; Game_Main_Model:U2|Game_control:U1|n[0][5]            ; 9       ;
; ps2_deal_Model:U1|P_left                              ; 8       ;
; ps2_deal_Model:U1|P_right                             ; 8       ;
; Game_Main_Model:U2|Game_control:U1|LessThan89~0       ; 8       ;
; Game_Main_Model:U2|merge:U3|vga_green~0               ; 8       ;
; Game_Main_Model:U2|Game_control:U1|Equal6~6           ; 8       ;
; Game_Main_Model:U2|Game_control:U1|LessThan9~0        ; 8       ;
; Game_Main_Model:U2|Game_control:U1|m[0][1]            ; 8       ;
; Game_Main_Model:U2|Game_control:U1|m[0][8]            ; 8       ;
; Game_Main_Model:U2|Game_control:U1|n[0][1]            ; 8       ;
; Game_Main_Model:U2|Game_control:U1|a[1]               ; 8       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan2~0      ; 7       ;
; Game_Main_Model:U2|Game_control:U1|Equal6~4           ; 7       ;
; Game_Main_Model:U2|Game_control:U1|Equal6~3           ; 7       ;
; Game_Main_Model:U2|Game_control:U1|Equal6~2           ; 7       ;
; Game_Main_Model:U2|Game_control:U1|Equal6~1           ; 7       ;
; Game_Main_Model:U2|Game_control:U1|Equal6~0           ; 7       ;
; Game_Main_Model:U2|Game_control:U1|n[0][11]           ; 7       ;
; Game_Main_Model:U2|Game_control:U1|n[0][10]           ; 7       ;
; Game_Main_Model:U2|Game_control:U1|a[1]~DUPLICATE     ; 6       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[26]~1       ; 6       ;
; Game_Main_Model:U2|Game_control:U1|LessThan6~6        ; 6       ;
; ps2_deal_Model:U1|P_up                                ; 6       ;
; Game_Main_Model:U2|Game_control:U1|LessThan4~2        ; 6       ;
; Game_Main_Model:U2|Game_control:U1|n[0][9]            ; 6       ;
; IP_PS2_keyboard:U0|cnt[2]                             ; 5       ;
; Game_Main_Model:U2|Game_control:U1|LessThan0~0        ; 5       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan19~0     ; 5       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan5~0      ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[14][1]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[14][2]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[14][6]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[14][7]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[14][2]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[14][6]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[14][7]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[14][1]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[13][1]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[13][2]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[13][6]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[13][7]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[13][2]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[13][6]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[13][7]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[13][1]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[12][1]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[12][2]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[12][6]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[12][7]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[12][2]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[12][6]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[12][7]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[12][1]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[4][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[4][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[4][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[4][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[4][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[4][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[4][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[4][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[2][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[2][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[2][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[2][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[2][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[2][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[2][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[2][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[1][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[1][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[1][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[1][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[1][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[1][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[1][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[1][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[11][1]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[11][2]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[11][6]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[11][7]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[11][2]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[11][6]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[11][7]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[11][1]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[10][5]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[10][6]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[10][7]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[10][2]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[10][2]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[10][6]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[10][7]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[10][1]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[10][1]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[7][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[7][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[7][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[7][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[7][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[7][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[7][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[7][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[6][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[6][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[6][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[6][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[6][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[6][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[6][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[6][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[5][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[5][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[5][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[5][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[5][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[5][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[5][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[5][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[3][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[3][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[3][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[3][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[3][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[3][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[3][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[3][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[9][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[9][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[9][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[9][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[9][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[9][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[9][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[9][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[8][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[8][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[8][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|n[8][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[8][2]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[8][6]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[8][7]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[8][1]            ; 5       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[12]         ; 5       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[20]         ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[0][11]           ; 5       ;
; Game_Main_Model:U2|Game_control:U1|m[0][10]           ; 5       ;
; IP_VGA_640X480:U3|v_cnt[3]                            ; 5       ;
; IP_VGA_640X480:U3|v_cnt[9]                            ; 5       ;
; IP_PS2_keyboard:U0|cnt[1]~DUPLICATE                   ; 4       ;
; clk~input                                             ; 4       ;
; IP_PS2_keyboard:U0|cnt[3]                             ; 4       ;
; IP_PS2_keyboard:U0|register[6]                        ; 4       ;
; IP_PS2_keyboard:U0|register[7]                        ; 4       ;
; IP_PS2_keyboard:U0|register[8]                        ; 4       ;
; IP_PS2_keyboard:U0|register[9]                        ; 4       ;
; Game_Main_Model:U2|Game_control:U1|state.right~7      ; 4       ;
; ps2_deal_Model:U1|P_down                              ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[6]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[4]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[2]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[6]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[5]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[0][8]~2          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|LessThan2~2        ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[0][4]~1          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|LessThan4~1        ; 4       ;
; Game_Main_Model:U2|Game_control:U1|LessThan4~0        ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p[8]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p[9]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p[5]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p[6]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p[7]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p[2]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p[3]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p[4]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o[8]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o[9]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o[3]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o[4]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o[6]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o[7]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o[5]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p[1]               ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o[1]               ; 4       ;
; Game_Main_Model:U2|The_End:U4|LessThan4~0             ; 4       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan23~0     ; 4       ;
; Game_Main_Model:U2|merge:U3|vga_green~12              ; 4       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan22~1     ; 4       ;
; Game_Main_Model:U2|Game_control:U1|LessThan90~1       ; 4       ;
; Game_Main_Model:U2|Game_control:U1|LessThan90~0       ; 4       ;
; Game_Main_Model:U2|Game_control:U1|LessThan88~1       ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[15][1]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[15][2]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[15][6]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[15][7]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[15][2]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[15][6]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[15][7]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[15][1]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[14][3]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[14][4]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[14][5]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[14][8]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[14][3]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[14][4]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[14][5]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[14][8]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[14][9]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[13][3]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[13][4]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[13][5]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[13][8]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[13][3]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[13][4]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[13][5]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[13][8]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[13][9]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[12][3]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[12][4]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[12][5]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[12][8]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[12][3]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[12][4]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[12][5]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[12][8]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[12][9]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[4][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[4][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[4][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[4][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[4][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[4][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[4][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[4][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[4][9]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[2][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[2][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[2][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[2][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[2][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[2][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[2][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[2][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[2][9]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[1][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[1][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[1][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[1][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[1][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[1][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[1][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[1][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[1][9]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[11][3]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[11][4]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[11][5]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[11][8]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[11][3]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[11][4]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[11][5]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[11][8]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[11][9]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[10][3]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[10][4]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[10][8]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[10][3]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[10][4]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[10][5]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[10][8]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[10][9]           ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[7][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[7][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[7][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[7][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[7][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[7][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[7][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[7][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[7][9]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[6][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[6][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[6][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[6][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[6][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[6][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[6][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[6][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[6][9]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[5][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[5][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[5][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[5][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[5][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[5][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[5][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[5][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[5][9]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[3][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[3][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[3][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[3][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[3][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[3][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[3][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[3][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[3][9]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[9][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[9][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[9][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[9][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[9][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[9][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[9][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[9][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[9][9]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[8][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[8][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[8][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|n[8][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[8][3]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[8][4]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[8][5]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[8][8]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|m[8][9]            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|the_end            ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[8]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[5]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[7]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[8]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[3]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[4]          ; 4       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[7]          ; 4       ;
; IP_VGA_640X480:U3|v_cnt[4]                            ; 4       ;
; IP_VGA_640X480:U3|v_cnt[5]                            ; 4       ;
; IP_VGA_640X480:U3|v_cnt[7]                            ; 4       ;
; IP_VGA_640X480:U3|v_cnt[8]                            ; 4       ;
; IP_PS2_keyboard:U0|cnt[0]~DUPLICATE                   ; 3       ;
; IP_PS2_keyboard:U0|ps2_done~DUPLICATE                 ; 3       ;
; Game_Main_Model:U2|Game_control:U1|state.down~1       ; 3       ;
; Game_Main_Model:U2|Game_control:U1|state.left~1       ; 3       ;
; Game_Main_Model:U2|Game_control:U1|state.right~1      ; 3       ;
; IP_PS2_keyboard:U0|register[3]                        ; 3       ;
; IP_PS2_keyboard:U0|register[5]                        ; 3       ;
; Game_Main_Model:U2|Game_control:U1|state.up~1         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|state.left~6       ; 3       ;
; Game_Main_Model:U2|Game_control:U1|state.right~6      ; 3       ;
; ps2_deal_Model:U1|P_up~0                              ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~0           ; 3       ;
; Game_Main_Model:U2|Game_control:U1|LessThan8~6        ; 3       ;
; Game_Main_Model:U2|Game_control:U1|LessThan8~2        ; 3       ;
; Game_Main_Model:U2|Game_control:U1|LessThan8~1        ; 3       ;
; Game_Main_Model:U2|Game_control:U1|LessThan8~0        ; 3       ;
; Game_Main_Model:U2|Game_control:U1|LessThan4~3        ; 3       ;
; Game_Main_Model:U2|Game_control:U1|LessThan2~1        ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o[11]              ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p[10]              ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p[11]              ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o[2]               ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o[10]              ; 3       ;
; Game_Main_Model:U2|The_End:U4|letter_e1_4~0           ; 3       ;
; Game_Main_Model:U2|The_End:U4|letter_e2_4~0           ; 3       ;
; Game_Main_Model:U2|The_End:U4|LessThan5~0             ; 3       ;
; Game_Main_Model:U2|The_End:U4|LessThan26~0            ; 3       ;
; Game_Main_Model:U2|Game_control:U1|vga_green~1        ; 3       ;
; Game_Main_Model:U2|Game_control:U1|vga_green~0        ; 3       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan22~0     ; 3       ;
; Game_Main_Model:U2|The_End:U4|LessThan29~0            ; 3       ;
; Game_Main_Model:U2|Game_control:U1|n[15][3]           ; 3       ;
; Game_Main_Model:U2|Game_control:U1|n[15][4]           ; 3       ;
; Game_Main_Model:U2|Game_control:U1|n[15][5]           ; 3       ;
; Game_Main_Model:U2|Game_control:U1|n[15][8]           ; 3       ;
; Game_Main_Model:U2|Game_control:U1|m[15][3]           ; 3       ;
; Game_Main_Model:U2|Game_control:U1|m[15][4]           ; 3       ;
; Game_Main_Model:U2|Game_control:U1|m[15][5]           ; 3       ;
; Game_Main_Model:U2|Game_control:U1|m[15][8]           ; 3       ;
; Game_Main_Model:U2|Game_control:U1|m[15][9]           ; 3       ;
; IP_VGA_640X480:U3|disp_valid~1                        ; 3       ;
; IP_VGA_640X480:U3|LessThan4~0                         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[21]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[20]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[19]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[18]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[17]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[16]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[27]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[26]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[25]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[24]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[23]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[22]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[13]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[28]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[19]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[18]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[17]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[16]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[15]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[14]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[25]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[24]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[23]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[22]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[21]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[28]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[27]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[26]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[15]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[14]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[13]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[12]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[11]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[10]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[11]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[9]          ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[2]          ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[3]          ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[9]          ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[10]         ; 3       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[1]          ; 3       ;
; Game_Main_Model:U2|Game_control:U1|o_temp[1]          ; 3       ;
; Game_Main_Model:U2|Game_control:U1|Add9~29            ; 3       ;
; Game_Main_Model:U2|Game_control:U1|Add9~25            ; 3       ;
; Game_Main_Model:U2|Game_control:U1|Add9~9             ; 3       ;
; Game_Main_Model:U2|Game_control:U1|Add9~5             ; 3       ;
; Game_Main_Model:U2|Game_control:U1|Add8~25            ; 3       ;
; Game_Main_Model:U2|Game_control:U1|Add8~21            ; 3       ;
; Game_Main_Model:U2|Game_control:U1|Add8~13            ; 3       ;
; Game_Main_Model:U2|Game_control:U1|Add8~9             ; 3       ;
; IP_VGA_640X480:U3|v_cnt[0]                            ; 3       ;
; IP_PS2_keyboard:U0|register[4]~DUPLICATE              ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[1]~DUPLICATE              ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[2]~DUPLICATE              ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[0]~DUPLICATE              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[3]~DUPLICATE     ; 2       ;
; IP_VGA_640X480:U3|v_cnt[1]~DUPLICATE                  ; 2       ;
; IP_VGA_640X480:U3|v_cnt[2]~DUPLICATE                  ; 2       ;
; IP_VGA_640X480:U3|v_cnt[6]~DUPLICATE                  ; 2       ;
; Game_Main_Model:U2|Game_control:U1|state.up~feeder    ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[7]~6                      ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[1]~3                      ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[2]~2                      ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[0]~1                      ; 2       ;
; IP_PS2_keyboard:U0|PS2C_r[7]                          ; 2       ;
; IP_PS2_keyboard:U0|PS2C_r[6]                          ; 2       ;
; IP_PS2_keyboard:U0|PS2C_r[1]                          ; 2       ;
; IP_PS2_keyboard:U0|PS2C_r[2]                          ; 2       ;
; IP_PS2_keyboard:U0|PS2C_r[3]                          ; 2       ;
; IP_PS2_keyboard:U0|PS2C_r[4]                          ; 2       ;
; IP_PS2_keyboard:U0|PS2C_r[5]                          ; 2       ;
; IP_PS2_keyboard:U0|cnt~3                              ; 2       ;
; IP_PS2_keyboard:U0|cnt~2                              ; 2       ;
; IP_PS2_keyboard:U0|ps2_done~0                         ; 2       ;
; IP_PS2_keyboard:U0|Equal0~0                           ; 2       ;
; IP_PS2_keyboard:U0|cnt[0]                             ; 2       ;
; IP_PS2_keyboard:U0|always3~0                          ; 2       ;
; IP_PS2_keyboard:U0|register[2]                        ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[5]                        ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[6]                        ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[3]                        ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[4]                        ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[1]                        ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[2]                        ; 2       ;
; IP_PS2_keyboard:U0|ps2_code[0]                        ; 2       ;
; IP_PS2_keyboard:U0|ps2_done                           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|LessThan8~3        ; 2       ;
; Game_Main_Model:U2|Game_control:U1|LessThan6~3        ; 2       ;
; Game_Main_Model:U2|Game_control:U1|LessThan6~2        ; 2       ;
; Game_Main_Model:U2|Game_control:U1|LessThan6~1        ; 2       ;
; Game_Main_Model:U2|Game_control:U1|LessThan6~0        ; 2       ;
; Game_Main_Model:U2|Game_control:U1|state.up~0         ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Mux0~0             ; 2       ;
; Game_Main_Model:U2|Game_control:U1|n~4                ; 2       ;
; Game_Main_Model:U2|Game_control:U1|LessThan3~0        ; 2       ;
; Game_Main_Model:U2|Game_control:U1|LessThan1~0        ; 2       ;
; Game_Main_Model:U2|Game_control:U1|LessThan2~0        ; 2       ;
; Game_Main_Model:U2|Game_control:U1|always5~7          ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[21]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[20]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[19]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[18]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[17]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[16]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[27]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[26]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[25]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[24]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[23]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[22]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[13]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[12]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[31]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[30]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[29]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[28]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[19]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[18]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[17]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[16]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[15]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[14]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[25]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[24]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[23]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[22]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[21]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[20]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[31]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[30]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[29]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[28]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[27]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|p[26]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|always5~0          ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[15]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[14]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[13]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|o[12]              ; 2       ;
; Game_Main_Model:U2|The_End:U4|LessThan23~1            ; 2       ;
; Game_Main_Model:U2|The_End:U4|letter_e2_4~2           ; 2       ;
; Game_Main_Model:U2|The_End:U4|LessThan32~1            ; 2       ;
; Game_Main_Model:U2|The_End:U4|vga_green~5             ; 2       ;
; Game_Main_Model:U2|The_End:U4|vga_green~4             ; 2       ;
; Game_Main_Model:U2|The_End:U4|LessThan20~0            ; 2       ;
; Game_Main_Model:U2|The_End:U4|LessThan24~0            ; 2       ;
; Game_Main_Model:U2|The_End:U4|LessThan13~1            ; 2       ;
; Game_Main_Model:U2|The_End:U4|LessThan13~0            ; 2       ;
; Game_Main_Model:U2|The_End:U4|LessThan29~1            ; 2       ;
; Game_Main_Model:U2|The_End:U4|vga_green~0             ; 2       ;
; Game_Main_Model:U2|The_End:U4|LessThan26~1            ; 2       ;
; Game_Main_Model:U2|The_End:U4|LessThan33~1            ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan22~2     ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan23~1     ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|k_all~1          ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|k4~0             ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan4~0      ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan7~0      ; 2       ;
; Game_Main_Model:U2|Game_control:U1|LessThan88~2       ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan10~0     ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan20~1     ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan20~0     ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan8~0      ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|d4~1             ; 2       ;
; Game_Main_Model:U2|Game_control:U1|LessThan88~0       ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan17~1     ; 2       ;
; Game_Main_Model:U2|Game_backgroud:U2|LessThan17~0     ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Equal6~7           ; 2       ;
; IP_VGA_640X480:U3|LessThan4~1                         ; 2       ;
; IP_VGA_640X480:U3|Equal1~0                            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add0~69            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[16]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[14]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[13]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[12]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[11]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[10]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[9]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[8]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[7]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[6]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[5]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[4]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[22]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[21]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[20]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[19]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[18]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[17]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[29]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[28]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[27]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[26]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[25]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[24]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[1]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[0]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[15]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[23]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[31]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[30]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[3]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|j[2]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[2]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[3]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[4]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[5]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[6]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[7]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[8]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[9]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[10]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[11]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[12]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[13]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[16]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[15]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[25]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[0]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[1]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[22]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[21]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[20]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[19]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[18]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[14]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[30]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[29]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[28]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[27]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[26]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[23]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[24]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|i[31]              ; 2       ;
; IP_VGA_640X480:U3|Add1~29                             ; 2       ;
; IP_VGA_640X480:U3|Add1~25                             ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add7~117           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add7~113           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add7~109           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add7~105           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add7~101           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add7~81            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add7~73            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add7~33            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add7~9             ; 2       ;
; IP_VGA_640X480:U3|Add0~37                             ; 2       ;
; IP_VGA_640X480:U3|Add0~29                             ; 2       ;
; IP_VGA_640X480:U3|Add0~25                             ; 2       ;
; IP_VGA_640X480:U3|Add0~17                             ; 2       ;
; IP_VGA_640X480:U3|Add1~13                             ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add41~69           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add41~65           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add41~61           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add41~53           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add41~49           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add41~45           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add41~41           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add40~85           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add40~81           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add40~77           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add40~73           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add40~69           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add40~61           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add40~57           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add40~53           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add9~45            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add9~41            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add9~37            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add9~33            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add9~21            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add9~13            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add9~1             ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add8~41            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add8~37            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add8~33            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add8~29            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add8~17            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add8~5             ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add8~1             ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add39~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add39~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add39~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add39~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add38~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add38~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add38~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add38~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add37~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add37~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add37~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add37~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add36~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add36~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add36~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add36~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add36~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add36~5            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add35~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add35~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add35~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add35~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add34~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add34~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add34~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add34~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add33~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add33~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add33~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add33~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add32~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add32~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add32~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add32~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add32~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add32~5            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add16~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add16~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add16~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add16~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add16~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add17~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add17~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add17~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add17~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add17~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add12~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add12~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add12~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add12~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add12~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add13~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add13~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add13~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add13~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add13~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add10~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add10~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add10~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add10~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add10~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add11~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add11~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add11~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add11~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add11~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add31~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add31~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add31~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add31~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add30~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add30~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add30~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add30~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add30~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add30~5            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add28~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add28~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add28~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add28~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add28~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add28~5            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add29~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add29~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add29~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add29~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add29~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add22~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add22~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add22~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add22~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add22~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add23~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add23~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add23~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add23~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add23~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add20~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add20~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add20~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add20~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add20~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add21~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add21~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add21~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add21~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add21~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add18~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add18~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add18~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add18~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add18~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add19~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add19~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add19~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add19~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add19~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add15~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add15~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add15~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add15~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add14~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add14~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add14~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add14~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add14~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add14~5            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add27~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add27~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add27~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add27~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add26~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add26~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add26~17           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add26~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add25~25           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add25~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add25~13           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add25~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add24~33           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add24~29           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add24~21           ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add24~17           ; 2       ;
; IP_VGA_640X480:U3|h_cnt[3]                            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add24~9            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|Add24~5            ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[23]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[24]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[25]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[27]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[29]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[31]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[26]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[14]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[15]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[16]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[17]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[18]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[19]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[8]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[10]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[11]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[12]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[13]              ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[4]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[6]               ; 2       ;
; Game_Main_Model:U2|Game_control:U1|a[7]               ; 2       ;
; IP_VGA_640X480:U3|v_cnt[1]                            ; 2       ;
; IP_VGA_640X480:U3|v_cnt[2]                            ; 2       ;
; IP_VGA_640X480:U3|v_cnt[6]                            ; 2       ;
; IP_PS2_keyboard:U0|register[5]~DUPLICATE              ; 1       ;
; IP_PS2_keyboard:U0|ps2_code[7]~DUPLICATE              ; 1       ;
; Game_Main_Model:U2|Game_control:U1|i[17]~DUPLICATE    ; 1       ;
; Game_Main_Model:U2|Game_control:U1|a[20]~DUPLICATE    ; 1       ;
; Game_Main_Model:U2|Game_control:U1|a[21]~DUPLICATE    ; 1       ;
; Game_Main_Model:U2|Game_control:U1|a[22]~DUPLICATE    ; 1       ;
; Game_Main_Model:U2|Game_control:U1|a[28]~DUPLICATE    ; 1       ;
; Game_Main_Model:U2|Game_control:U1|a[30]~DUPLICATE    ; 1       ;
; Game_Main_Model:U2|Game_control:U1|a[9]~DUPLICATE     ; 1       ;
; Game_Main_Model:U2|Game_control:U1|a[5]~DUPLICATE     ; 1       ;
; IP_VGA_640X480:U3|v_cnt[0]~DUPLICATE                  ; 1       ;
; ps2_clk~input                                         ; 1       ;
; ps2_dat~input                                         ; 1       ;
; IP_PS2_keyboard:U0|register[10]~0                     ; 1       ;
; IP_PS2_keyboard:U0|ps2_code[5]~8                      ; 1       ;
; IP_PS2_keyboard:U0|ps2_code[6]~7                      ; 1       ;
; IP_PS2_keyboard:U0|ps2_code[3]~5                      ; 1       ;
; IP_PS2_keyboard:U0|ps2_code[4]~4                      ; 1       ;
; IP_VGA_640X480:U3|clk_25M~0                           ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p[8]~3             ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p[5]~2             ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p[2]~1             ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p[3]~0             ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o[8]~3             ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o[3]~2             ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o[2]~1             ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o[5]~0             ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp[31]~33      ; 1       ;
; Game_Main_Model:U2|Game_control:U1|LessThan8~7        ; 1       ;
; IP_VGA_640X480:U3|Equal0~1                            ; 1       ;
; IP_PS2_keyboard:U0|WideAnd0~0                         ; 1       ;
; IP_PS2_keyboard:U0|PS2C_r[0]                          ; 1       ;
; IP_PS2_keyboard:U0|cnt[2]~1                           ; 1       ;
; IP_PS2_keyboard:U0|cnt~0                              ; 1       ;
; IP_PS2_keyboard:U0|register[10]                       ; 1       ;
; IP_PS2_keyboard:U0|cnt[1]                             ; 1       ;
; IP_PS2_keyboard:U0|register[4]                        ; 1       ;
; Game_Main_Model:U2|Game_control:U1|state.down~0       ; 1       ;
; Game_Main_Model:U2|Game_control:U1|state.left~0       ; 1       ;
; Game_Main_Model:U2|Game_control:U1|state.right~0      ; 1       ;
; ps2_deal_Model:U1|P_down~0                            ; 1       ;
; ps2_deal_Model:U1|P_left~1                            ; 1       ;
; ps2_deal_Model:U1|P_left~0                            ; 1       ;
; ps2_deal_Model:U1|P_right~0                           ; 1       ;
; ps2_deal_Model:U1|P_up~1                              ; 1       ;
; IP_PS2_keyboard:U0|ps2_code[7]                        ; 1       ;
; Game_Main_Model:U2|Game_control:U1|hit_cnt~3          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|hit_cnt~2          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|Add2~1             ; 1       ;
; Game_Main_Model:U2|Game_control:U1|hit_cnt~1          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|Add2~0             ; 1       ;
; Game_Main_Model:U2|Game_control:U1|hit_cnt~0          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~33          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~32          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~31          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~30          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~29          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~28          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~27          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~26          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~25          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~24          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~23          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~22          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~32          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~31          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~21          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~20          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~19          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~18          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~30          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~29          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~28          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~27          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~26          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~25          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~24          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~23          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~22          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~21          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~20          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~19          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~18          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~17          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~16          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~15          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~14          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|p_temp~13          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~17          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~16          ; 1       ;
; Game_Main_Model:U2|Game_control:U1|o_temp~15          ; 1       ;
+-------------------------------------------------------+---------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 3,132 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 32 / 16,664 ( < 1 % )     ;
; C2 interconnects             ; 1,107 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 650 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 245 / 374,484 ( < 1 % )   ;
; Global clocks                ; 3 / 16 ( 19 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 916 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 100 / 15,868 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 122 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 1,445 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 2,122 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 8 / 480 ( 2 % )           ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 9         ; 0            ; 0            ; 9         ; 9         ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 9            ; 9            ; 9            ; 9            ; 9            ; 0         ; 9            ; 9            ; 0         ; 0         ; 9            ; 4            ; 9            ; 9            ; 9            ; 9            ; 4            ; 9            ; 9            ; 9            ; 9            ; 4            ; 9            ; 9            ; 9            ; 9            ; 9            ; 9            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; vga_hs             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_vs             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_rgb[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_rgb[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_rgb[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2_dat            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2_clk            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                           ;
+-------------------------------------------------+---------------------------------------------------+-------------------+
; Source Clock(s)                                 ; Destination Clock(s)                              ; Delay Added in ns ;
+-------------------------------------------------+---------------------------------------------------+-------------------+
; clk                                             ; clk                                               ; 77.5              ;
; clk                                             ; Game_Main_Model:U2|Game_control:U1|temp           ; 61.5              ;
; Game_Main_Model:U2|Game_control:U1|temp         ; Game_Main_Model:U2|Game_control:U1|temp           ; 38.2              ;
; I/O                                             ; Game_Main_Model:U2|Game_control:U1|temp           ; 19.6              ;
; ps2_deal_Model:U1|P_up                          ; Game_Main_Model:U2|Game_control:U1|temp           ; 19.4              ;
; clk,ps2_deal_Model:U1|P_up                      ; Game_Main_Model:U2|Game_control:U1|temp           ; 11.9              ;
; Game_Main_Model:U2|Game_control:U1|change       ; clk,Game_Main_Model:U2|Game_control:U1|change,I/O ; 11.6              ;
; clk,Game_Main_Model:U2|Game_control:U1|temp,I/O ; Game_Main_Model:U2|Game_control:U1|temp           ; 8.6               ;
; Game_Main_Model:U2|Game_control:U1|change       ; clk                                               ; 8.5               ;
; rst                                             ; rst                                               ; 6.1               ;
; clk                                             ; clk,I/O                                           ; 4.3               ;
; clk,I/O                                         ; clk                                               ; 2.5               ;
+-------------------------------------------------+---------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                ;
+----------------------------------------------------------+-----------------------------------------------+-------------------+
; Source Register                                          ; Destination Register                          ; Delay Added in ns ;
+----------------------------------------------------------+-----------------------------------------------+-------------------+
; Game_Main_Model:U2|Game_control:U1|temp                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 4.297             ;
; Game_Main_Model:U2|Game_control:U1|change                ; Game_Main_Model:U2|Game_control:U1|p[8]       ; 3.281             ;
; ps2_deal_Model:U1|P_up                                   ; ps2_deal_Model:U1|P_up                        ; 3.165             ;
; Game_Main_Model:U2|Game_control:U1|hit                   ; Game_Main_Model:U2|Game_control:U1|n[0][7]    ; 2.876             ;
; IP_VGA_640X480:U3|clk_25M                                ; IP_VGA_640X480:U3|clk_25M                     ; 2.661             ;
; rst                                                      ; Game_Main_Model:U2|Game_control:U1|m[0][7]    ; 2.186             ;
; Game_Main_Model:U2|Game_control:U1|state.up              ; Game_Main_Model:U2|Game_control:U1|n[0][3]    ; 2.082             ;
; ps2_deal_Model:U1|P_right                                ; Game_Main_Model:U2|Game_control:U1|m[0][3]    ; 2.021             ;
; ps2_deal_Model:U1|P_left                                 ; Game_Main_Model:U2|Game_control:U1|m[0][3]    ; 1.795             ;
; Game_Main_Model:U2|Game_control:U1|i[17]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.706             ;
; Game_Main_Model:U2|Game_control:U1|i[31]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[29]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[28]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[27]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[26]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[30]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[24]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[23]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[22]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[21]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[20]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[19]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[18]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[25]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[15]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[14]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[16]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[13]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[12]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[11]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[10]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[9]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[8]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[7]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[6]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[5]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[4]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[3]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[1]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[0]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|i[2]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.675             ;
; Game_Main_Model:U2|Game_control:U1|a[3]                  ; Game_Main_Model:U2|Game_control:U1|hit_cnt[3] ; 1.671             ;
; Game_Main_Model:U2|Game_control:U1|j[30]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[31]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[28]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[27]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[26]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[25]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[24]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[23]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[29]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[21]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[20]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[19]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[18]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[17]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[22]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[15]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[14]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[13]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[12]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[11]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[10]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[9]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[8]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[7]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[6]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[5]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[4]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[3]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[2]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[1]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[0]                  ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|j[16]                 ; Game_Main_Model:U2|Game_control:U1|temp       ; 1.541             ;
; Game_Main_Model:U2|Game_control:U1|p[7]                  ; Game_Main_Model:U2|Game_control:U1|p[8]       ; 1.451             ;
; Game_Main_Model:U2|Game_control:U1|a[1]                  ; Game_Main_Model:U2|Game_control:U1|hit_cnt[3] ; 1.401             ;
; Game_Main_Model:U2|Game_control:U1|a[2]                  ; Game_Main_Model:U2|Game_control:U1|hit_cnt[3] ; 1.394             ;
; Game_Main_Model:U2|Game_control:U1|p[14]                 ; Game_Main_Model:U2|Game_control:U1|p[8]       ; 1.292             ;
; Game_Main_Model:U2|Game_control:U1|o[3]                  ; Game_Main_Model:U2|Game_control:U1|p[8]       ; 1.291             ;
; Game_Main_Model:U2|Game_control:U1|n[0][5]               ; Game_Main_Model:U2|Game_control:U1|n[0][6]    ; 1.290             ;
; Game_Main_Model:U2|Game_control:U1|n[0][8]               ; Game_Main_Model:U2|Game_control:U1|n[0][6]    ; 1.274             ;
; Game_Main_Model:U2|Game_control:U1|n[0][7]               ; Game_Main_Model:U2|Game_control:U1|n[0][6]    ; 1.274             ;
; Game_Main_Model:U2|Game_control:U1|n[0][10]              ; Game_Main_Model:U2|Game_control:U1|n[0][6]    ; 1.274             ;
; Game_Main_Model:U2|Game_control:U1|n[0][4]               ; Game_Main_Model:U2|Game_control:U1|n[0][6]    ; 1.274             ;
; Game_Main_Model:U2|Game_control:U1|n[0][3]               ; Game_Main_Model:U2|Game_control:U1|n[0][6]    ; 1.274             ;
; Game_Main_Model:U2|Game_control:U1|n[0][6]               ; Game_Main_Model:U2|Game_control:U1|n[0][6]    ; 1.274             ;
; Game_Main_Model:U2|Game_control:U1|n[0][2]               ; Game_Main_Model:U2|Game_control:U1|n[0][6]    ; 1.274             ;
; Game_Main_Model:U2|Game_control:U1|n[0][11]              ; Game_Main_Model:U2|Game_control:U1|n[0][6]    ; 1.274             ;
; Game_Main_Model:U2|Game_control:U1|n[0][9]               ; Game_Main_Model:U2|Game_control:U1|n[0][6]    ; 1.274             ;
; Game_Main_Model:U2|Game_control:U1|p[17]                 ; Game_Main_Model:U2|Game_control:U1|p[8]       ; 1.269             ;
; Game_Main_Model:U2|Game_control:U1|o[1]                  ; Game_Main_Model:U2|Game_control:U1|p[8]       ; 1.170             ;
; Game_Main_Model:U2|Game_control:U1|state.right~_emulated ; Game_Main_Model:U2|Game_control:U1|m[0][3]    ; 1.160             ;
; Game_Main_Model:U2|Game_control:U1|state.right~1         ; Game_Main_Model:U2|Game_control:U1|m[0][3]    ; 1.160             ;
; ps2_deal_Model:U1|P_down                                 ; Game_Main_Model:U2|Game_control:U1|m[0][3]    ; 1.160             ;
; Game_Main_Model:U2|Game_control:U1|p[5]                  ; Game_Main_Model:U2|Game_control:U1|p[8]       ; 1.154             ;
; Game_Main_Model:U2|Game_control:U1|o[8]                  ; Game_Main_Model:U2|Game_control:U1|p[8]       ; 1.152             ;
; Game_Main_Model:U2|Game_control:U1|p[8]                  ; Game_Main_Model:U2|Game_control:U1|p[8]       ; 1.121             ;
; Game_Main_Model:U2|Game_control:U1|o[5]                  ; Game_Main_Model:U2|Game_control:U1|p[8]       ; 1.085             ;
; Game_Main_Model:U2|Game_control:U1|state.left~_emulated  ; Game_Main_Model:U2|Game_control:U1|n[0][1]    ; 1.071             ;
; Game_Main_Model:U2|Game_control:U1|a[5]                  ; Game_Main_Model:U2|Game_control:U1|hit_cnt[3] ; 1.067             ;
+----------------------------------------------------------+-----------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CGXFC7C7F23C8 for design "Game"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 9 pins of 9 total pins
    Info (169086): Pin vga_hs not assigned to an exact location on the device
    Info (169086): Pin vga_vs not assigned to an exact location on the device
    Info (169086): Pin vga_rgb[0] not assigned to an exact location on the device
    Info (169086): Pin vga_rgb[1] not assigned to an exact location on the device
    Info (169086): Pin vga_rgb[2] not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin ps2_dat not assigned to an exact location on the device
    Info (169086): Pin ps2_clk not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): Game_Main_Model:U2|Game_control:U1|temp~CLKENA0 with 278 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): clk~inputCLKENA0 with 204 fanout uses global clock CLKCTRL_G9
    Info (11162): rst~inputCLKENA0 with 144 fanout uses global clock CLKCTRL_G11
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Game.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X45_Y35 to location X55_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.73 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (144001): Generated suppressed messages file D:/altera/13.1/quartus/zongheshiyan/output_files/Game.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6310 megabytes
    Info: Processing ended: Sat Feb 11 08:42:17 2023
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:01:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/altera/13.1/quartus/zongheshiyan/output_files/Game.fit.smsg.


