TimeQuest Timing Analyzer report for AFIFO_TEST
Wed Nov 23 11:18:05 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'wclk'
 13. Slow 1200mV 85C Model Setup: 'rclk'
 14. Slow 1200mV 85C Model Hold: 'wclk'
 15. Slow 1200mV 85C Model Hold: 'rclk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'wclk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'rclk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'wclk'
 30. Slow 1200mV 0C Model Setup: 'rclk'
 31. Slow 1200mV 0C Model Hold: 'wclk'
 32. Slow 1200mV 0C Model Hold: 'rclk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'wclk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'rclk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'rclk'
 46. Fast 1200mV 0C Model Setup: 'wclk'
 47. Fast 1200mV 0C Model Hold: 'rclk'
 48. Fast 1200mV 0C Model Hold: 'wclk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'wclk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'rclk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; AFIFO_TEST                                         ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; rclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rclk } ;
; wclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 383.44 MHz ; 250.0 MHz       ; wclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 387.15 MHz ; 250.0 MHz       ; rclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; wclk  ; -1.608 ; -18.546            ;
; rclk  ; -1.583 ; -10.750            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; wclk  ; 0.303 ; 0.000              ;
; rclk  ; 0.304 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; wclk  ; -3.000 ; -37.522                          ;
; rclk  ; -3.000 ; -26.174                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'wclk'                                                                                                                                                                                      ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.608 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 2.538      ;
; -1.490 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 2.420      ;
; -1.408 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 2.338      ;
; -1.390 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 2.320      ;
; -1.297 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 2.227      ;
; -1.114 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 1.000        ; 0.251      ; 2.393      ;
; -1.114 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ; wclk         ; wclk        ; 1.000        ; 0.251      ; 2.393      ;
; -1.112 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ; wclk         ; wclk        ; 1.000        ; 0.256      ; 2.396      ;
; -0.976 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.906      ;
; -0.918 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.196      ;
; -0.918 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.196      ;
; -0.918 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.196      ;
; -0.918 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.196      ;
; -0.918 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.196      ;
; -0.918 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.196      ;
; -0.918 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.196      ;
; -0.918 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.196      ;
; -0.874 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.804      ;
; -0.853 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.783      ;
; -0.794 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.724      ;
; -0.766 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.044      ;
; -0.766 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.044      ;
; -0.766 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.044      ;
; -0.766 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.044      ;
; -0.766 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.044      ;
; -0.766 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.044      ;
; -0.766 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.044      ;
; -0.766 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.044      ;
; -0.758 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.688      ;
; -0.724 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.002      ;
; -0.724 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.002      ;
; -0.724 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.002      ;
; -0.724 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.002      ;
; -0.724 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.002      ;
; -0.724 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.002      ;
; -0.724 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.002      ;
; -0.724 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 2.002      ;
; -0.706 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.984      ;
; -0.706 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.984      ;
; -0.706 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.984      ;
; -0.706 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.984      ;
; -0.706 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.984      ;
; -0.706 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.984      ;
; -0.706 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.984      ;
; -0.706 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.984      ;
; -0.705 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.635      ;
; -0.703 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.633      ;
; -0.654 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.584      ;
; -0.594 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.524      ;
; -0.576 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.506      ;
; -0.535 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.465      ;
; -0.535 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.465      ;
; -0.501 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.431      ;
; -0.492 ; sync_r2w:sync_r2w_m0|wq2_rptr[3] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.422      ;
; -0.485 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.415      ;
; -0.482 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.412      ;
; -0.481 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.411      ;
; -0.480 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.410      ;
; -0.455 ; sync_r2w:sync_r2w_m0|wq2_rptr[2] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.385      ;
; -0.421 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.351      ;
; -0.414 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.344      ;
; -0.411 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.689      ;
; -0.411 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.689      ;
; -0.411 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.689      ;
; -0.411 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.689      ;
; -0.411 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.689      ;
; -0.411 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.689      ;
; -0.411 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.689      ;
; -0.411 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.283      ; 1.689      ;
; -0.409 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.339      ;
; -0.391 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.321      ;
; -0.389 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.319      ;
; -0.389 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.319      ;
; -0.383 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.313      ;
; -0.382 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.312      ;
; -0.377 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.307      ;
; -0.369 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.299      ;
; -0.275 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.205      ;
; -0.266 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.196      ;
; -0.263 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.193      ;
; -0.262 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.192      ;
; -0.257 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.187      ;
; -0.252 ; sync_r2w:sync_r2w_m0|wq1_rptr[2] ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.182      ;
; -0.250 ; sync_r2w:sync_r2w_m0|wq1_rptr[4] ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.180      ;
; -0.233 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.163      ;
; -0.229 ; sync_r2w:sync_r2w_m0|wq1_rptr[0] ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.159      ;
; -0.190 ; sync_r2w:sync_r2w_m0|wq2_rptr[4] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.120      ;
; -0.181 ; sync_r2w:sync_r2w_m0|wq1_rptr[3] ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.111      ;
; -0.175 ; sync_r2w:sync_r2w_m0|wq2_rptr[0] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.105      ;
; -0.172 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.102      ;
; -0.159 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.089      ;
; -0.113 ; sync_r2w:sync_r2w_m0|wq2_rptr[1] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.043      ;
; -0.072 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 1.002      ;
; -0.054 ; sync_r2w:sync_r2w_m0|wq1_rptr[1] ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.065     ; 0.984      ;
; -0.054 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 0.984      ;
; -0.053 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.065     ; 0.983      ;
; 0.044  ; rptr_empty:rptr_empty_m0|rbin[4] ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.091     ; 0.840      ;
; 0.054  ; rptr_empty:rptr_empty_m0|rptr[0] ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.091     ; 0.830      ;
; 0.055  ; rptr_empty:rptr_empty_m0|rptr[2] ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.091     ; 0.829      ;
; 0.056  ; rptr_empty:rptr_empty_m0|rptr[3] ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.091     ; 0.828      ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rclk'                                                                                                                                                                                      ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.583 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 2.513      ;
; -1.548 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 2.478      ;
; -1.473 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 2.403      ;
; -1.453 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 2.383      ;
; -1.443 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 2.373      ;
; -1.256 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 2.186      ;
; -1.211 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 2.141      ;
; -1.167 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 2.097      ;
; -1.106 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 2.036      ;
; -1.039 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.969      ;
; -0.993 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.923      ;
; -0.975 ; rptr_empty:rptr_empty_m0|rempty  ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.193      ; 2.196      ;
; -0.970 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.900      ;
; -0.914 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.844      ;
; -0.906 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.836      ;
; -0.878 ; rptr_empty:rptr_empty_m0|rbin[1] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.193      ; 2.099      ;
; -0.854 ; rptr_empty:rptr_empty_m0|rbin[2] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.193      ; 2.075      ;
; -0.853 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.783      ;
; -0.847 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.777      ;
; -0.827 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.757      ;
; -0.823 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.753      ;
; -0.804 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.734      ;
; -0.786 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.716      ;
; -0.761 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.691      ;
; -0.740 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.670      ;
; -0.722 ; rptr_empty:rptr_empty_m0|rbin[0] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.193      ; 1.943      ;
; -0.717 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.647      ;
; -0.713 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.643      ;
; -0.712 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.642      ;
; -0.690 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.620      ;
; -0.677 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.607      ;
; -0.673 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.603      ;
; -0.655 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.585      ;
; -0.650 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.580      ;
; -0.605 ; sync_w2r:sync_w2r_m0|rq2_wptr[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.535      ;
; -0.559 ; sync_w2r:sync_w2r_m0|rq2_wptr[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.489      ;
; -0.490 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.420      ;
; -0.460 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.390      ;
; -0.459 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.389      ;
; -0.449 ; sync_w2r:sync_w2r_m0|rq2_wptr[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.379      ;
; -0.434 ; rptr_empty:rptr_empty_m0|rbin[3] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.193      ; 1.655      ;
; -0.430 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.360      ;
; -0.397 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.327      ;
; -0.393 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.323      ;
; -0.392 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.322      ;
; -0.383 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.313      ;
; -0.353 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.283      ;
; -0.323 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.253      ;
; -0.221 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.151      ;
; -0.205 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.135      ;
; -0.138 ; sync_w2r:sync_w2r_m0|rq2_wptr[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.068      ;
; -0.077 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 1.007      ;
; -0.046 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 0.976      ;
; -0.039 ; sync_w2r:sync_w2r_m0|rq2_wptr[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.065     ; 0.969      ;
; -0.038 ; sync_w2r:sync_w2r_m0|rq1_wptr[3] ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 0.968      ;
; -0.038 ; sync_w2r:sync_w2r_m0|rq1_wptr[4] ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 0.968      ;
; -0.009 ; sync_w2r:sync_w2r_m0|rq1_wptr[0] ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 0.939      ;
; -0.006 ; sync_w2r:sync_w2r_m0|rq1_wptr[1] ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 0.936      ;
; 0.056  ; wptr_full:wptr_full_m0|wptr[1]   ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.091     ; 0.828      ;
; 0.109  ; sync_w2r:sync_w2r_m0|rq1_wptr[2] ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.065     ; 0.821      ;
; 0.174  ; wptr_full:wptr_full_m0|wbin[4]   ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.091     ; 0.710      ;
; 0.198  ; wptr_full:wptr_full_m0|wptr[0]   ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.091     ; 0.686      ;
; 0.200  ; wptr_full:wptr_full_m0|wptr[3]   ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.091     ; 0.684      ;
; 0.200  ; wptr_full:wptr_full_m0|wptr[2]   ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.091     ; 0.684      ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'wclk'                                                                                                                                                                                      ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.303 ; rptr_empty:rptr_empty_m0|rptr[1] ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.091      ; 0.591      ;
; 0.334 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.380      ; 0.901      ;
; 0.335 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.380      ; 0.902      ;
; 0.336 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.380      ; 0.903      ;
; 0.340 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.380      ; 0.907      ;
; 0.355 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 0.577      ;
; 0.450 ; rptr_empty:rptr_empty_m0|rptr[3] ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.091      ; 0.738      ;
; 0.451 ; rptr_empty:rptr_empty_m0|rptr[0] ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.091      ; 0.739      ;
; 0.451 ; rptr_empty:rptr_empty_m0|rptr[2] ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.091      ; 0.739      ;
; 0.458 ; rptr_empty:rptr_empty_m0|rbin[4] ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.091      ; 0.746      ;
; 0.578 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 0.800      ;
; 0.645 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 0.867      ;
; 0.645 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 0.867      ;
; 0.674 ; sync_r2w:sync_r2w_m0|wq1_rptr[1] ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.065      ; 0.896      ;
; 0.697 ; sync_r2w:sync_r2w_m0|wq2_rptr[1] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 0.919      ;
; 0.732 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 0.954      ;
; 0.745 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 0.967      ;
; 0.755 ; sync_r2w:sync_r2w_m0|wq2_rptr[0] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 0.977      ;
; 0.780 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.002      ;
; 0.787 ; sync_r2w:sync_r2w_m0|wq1_rptr[3] ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.009      ;
; 0.798 ; sync_r2w:sync_r2w_m0|wq2_rptr[4] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.020      ;
; 0.830 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.052      ;
; 0.848 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.070      ;
; 0.850 ; sync_r2w:sync_r2w_m0|wq1_rptr[0] ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.072      ;
; 0.850 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.072      ;
; 0.851 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.073      ;
; 0.868 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.090      ;
; 0.871 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.093      ;
; 0.873 ; sync_r2w:sync_r2w_m0|wq1_rptr[4] ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.095      ;
; 0.874 ; sync_r2w:sync_r2w_m0|wq1_rptr[2] ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.096      ;
; 0.888 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.110      ;
; 0.901 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.123      ;
; 0.911 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.133      ;
; 0.937 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.159      ;
; 0.947 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.169      ;
; 0.948 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.170      ;
; 0.966 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.188      ;
; 0.970 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.192      ;
; 0.970 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.192      ;
; 0.998 ; sync_r2w:sync_r2w_m0|wq2_rptr[3] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.220      ;
; 1.019 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.241      ;
; 1.020 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.242      ;
; 1.027 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.249      ;
; 1.033 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.255      ;
; 1.044 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.266      ;
; 1.046 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.268      ;
; 1.056 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.278      ;
; 1.062 ; sync_r2w:sync_r2w_m0|wq2_rptr[2] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.284      ;
; 1.098 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.683      ;
; 1.098 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.683      ;
; 1.098 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.683      ;
; 1.098 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.683      ;
; 1.098 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.683      ;
; 1.098 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.683      ;
; 1.098 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.683      ;
; 1.098 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.683      ;
; 1.129 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.351      ;
; 1.130 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ; wclk         ; wclk        ; 0.000        ; 0.380      ; 1.697      ;
; 1.147 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.369      ;
; 1.152 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.374      ;
; 1.185 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.407      ;
; 1.187 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.409      ;
; 1.212 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.434      ;
; 1.214 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.436      ;
; 1.215 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.437      ;
; 1.273 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.495      ;
; 1.305 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.527      ;
; 1.306 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.528      ;
; 1.314 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.536      ;
; 1.321 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.543      ;
; 1.332 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.554      ;
; 1.370 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.955      ;
; 1.370 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.955      ;
; 1.370 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.955      ;
; 1.370 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.955      ;
; 1.370 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.955      ;
; 1.370 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.955      ;
; 1.370 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.955      ;
; 1.370 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.955      ;
; 1.372 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.065      ; 1.594      ;
; 1.377 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.962      ;
; 1.377 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.962      ;
; 1.377 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.962      ;
; 1.377 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.962      ;
; 1.377 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.962      ;
; 1.377 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.962      ;
; 1.377 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.962      ;
; 1.377 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 1.962      ;
; 1.435 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 2.020      ;
; 1.435 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 2.020      ;
; 1.435 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 2.020      ;
; 1.435 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 2.020      ;
; 1.435 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 2.020      ;
; 1.435 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 2.020      ;
; 1.435 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 2.020      ;
; 1.435 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 2.020      ;
; 1.510 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ; wclk         ; wclk        ; 0.000        ; 0.384      ; 2.081      ;
; 1.511 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.380      ; 2.078      ;
; 1.557 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 2.142      ;
; 1.557 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.428      ; 2.142      ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rclk'                                                                                                                                                                                      ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.304 ; wptr_full:wptr_full_m0|wptr[3]   ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.091      ; 0.592      ;
; 0.304 ; wptr_full:wptr_full_m0|wptr[2]   ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.091      ; 0.592      ;
; 0.306 ; wptr_full:wptr_full_m0|wptr[0]   ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.091      ; 0.594      ;
; 0.320 ; wptr_full:wptr_full_m0|wbin[4]   ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.091      ; 0.608      ;
; 0.450 ; wptr_full:wptr_full_m0|wptr[1]   ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.091      ; 0.738      ;
; 0.479 ; sync_w2r:sync_w2r_m0|rq1_wptr[2] ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 0.701      ;
; 0.609 ; sync_w2r:sync_w2r_m0|rq1_wptr[1] ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 0.831      ;
; 0.638 ; sync_w2r:sync_w2r_m0|rq1_wptr[0] ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 0.860      ;
; 0.644 ; sync_w2r:sync_w2r_m0|rq2_wptr[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 0.866      ;
; 0.644 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 0.866      ;
; 0.664 ; sync_w2r:sync_w2r_m0|rq1_wptr[3] ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 0.886      ;
; 0.664 ; sync_w2r:sync_w2r_m0|rq1_wptr[4] ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 0.886      ;
; 0.690 ; rptr_empty:rptr_empty_m0|rempty  ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.317      ; 1.194      ;
; 0.698 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 0.920      ;
; 0.754 ; sync_w2r:sync_w2r_m0|rq2_wptr[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 0.976      ;
; 0.754 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 0.976      ;
; 0.784 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.006      ;
; 0.877 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.099      ;
; 0.906 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.128      ;
; 0.914 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.136      ;
; 0.928 ; rptr_empty:rptr_empty_m0|rbin[3] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.317      ; 1.432      ;
; 0.941 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.163      ;
; 0.966 ; sync_w2r:sync_w2r_m0|rq2_wptr[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.188      ;
; 0.975 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.197      ;
; 0.990 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.212      ;
; 0.991 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.213      ;
; 1.019 ; rptr_empty:rptr_empty_m0|rbin[0] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.317      ; 1.523      ;
; 1.024 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.246      ;
; 1.025 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.247      ;
; 1.028 ; rptr_empty:rptr_empty_m0|rbin[1] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.317      ; 1.532      ;
; 1.067 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.289      ;
; 1.107 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.329      ;
; 1.114 ; sync_w2r:sync_w2r_m0|rq2_wptr[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.336      ;
; 1.133 ; sync_w2r:sync_w2r_m0|rq2_wptr[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.355      ;
; 1.159 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.381      ;
; 1.178 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.400      ;
; 1.205 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.427      ;
; 1.206 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.428      ;
; 1.222 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.444      ;
; 1.223 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.445      ;
; 1.239 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.461      ;
; 1.274 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.496      ;
; 1.277 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.499      ;
; 1.280 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.502      ;
; 1.285 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.507      ;
; 1.287 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.509      ;
; 1.288 ; rptr_empty:rptr_empty_m0|rbin[2] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.317      ; 1.792      ;
; 1.304 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.526      ;
; 1.311 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.533      ;
; 1.314 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.536      ;
; 1.332 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.554      ;
; 1.382 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.604      ;
; 1.395 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.617      ;
; 1.435 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.657      ;
; 1.437 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.659      ;
; 1.439 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.661      ;
; 1.450 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.672      ;
; 1.469 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.691      ;
; 1.473 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.695      ;
; 1.509 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.731      ;
; 1.512 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.734      ;
; 1.667 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.889      ;
; 1.671 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.893      ;
; 1.757 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.065      ; 1.979      ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'wclk'                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; wclk  ; Rise       ; wclk                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wfull                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; 0.111  ; 0.341        ; 0.230          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.111  ; 0.341        ; 0.230          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.111  ; 0.341        ; 0.230          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~1                                                                               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~2                                                                               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~3                                                                               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~4                                                                               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~5                                                                               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~6                                                                               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~7                                                                               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~8                                                                               ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wfull                                                                           ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wclk~input|o                                                                                           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wclk~inputclkctrl|inclk[0]                                                                             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wclk~inputclkctrl|outclk                                                                               ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~1|clk                                                                                   ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~2|clk                                                                                   ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~3|clk                                                                                   ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~4|clk                                                                                   ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~5|clk                                                                                   ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~6|clk                                                                                   ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~7|clk                                                                                   ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~8|clk                                                                                   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[0]|clk                                                                            ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[1]|clk                                                                            ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[2]|clk                                                                            ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[0]|clk                                                                               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[1]|clk                                                                               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[2]|clk                                                                               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[3]|clk                                                                               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wfull|clk                                                                                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[1]|clk                                                                               ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem_rtl_0|auto_generated|ram_block1a0|clk0                                                  ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[0]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[1]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[2]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[3]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[4]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[3]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[4]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[4]|clk                                                                               ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[0]|clk                                                                               ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[2]|clk                                                                               ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[3]|clk                                                                               ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rclk'                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rclk  ; Rise       ; rclk                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; rclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; fifomem:fifomem_m0|mem~0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rempty                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem:fifomem_m0|mem~0                                                                               ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rempty                                                                        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~input|o                                                                                           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~inputclkctrl|inclk[0]                                                                             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~inputclkctrl|outclk                                                                               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[1]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem_m0|mem_rtl_0|auto_generated|ram_block1a0|clk1                                                  ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem_m0|mem~0|clk                                                                                   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[0]|clk                                                                              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[1]|clk                                                                              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[2]|clk                                                                              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[3]|clk                                                                              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[4]|clk                                                                              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rempty|clk                                                                               ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[0]|clk                                                                              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[1]|clk                                                                              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[2]|clk                                                                              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[3]|clk                                                                              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[0]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[2]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[3]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[4]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[0]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[1]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[2]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[3]|clk                                                                            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[4]|clk                                                                            ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; fifomem:fifomem_m0|mem~0                                                                               ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rempty                                                                        ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; 0.410  ; 0.640        ; 0.230          ; High Pulse Width ; rclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rclk~input|i                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~input|i                                                                                           ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; fifomem_m0|mem_rtl_0|auto_generated|ram_block1a0|clk1                                                  ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; fifomem_m0|mem~0|clk                                                                                   ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[0]|clk                                                                              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[1]|clk                                                                              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[2]|clk                                                                              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[3]|clk                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rinc      ; rclk       ; 2.236 ; 2.366 ; Rise       ; rclk            ;
; wdata[*]  ; wclk       ; 2.139 ; 2.630 ; Rise       ; wclk            ;
;  wdata[0] ; wclk       ; 2.036 ; 2.535 ; Rise       ; wclk            ;
;  wdata[1] ; wclk       ; 2.090 ; 2.583 ; Rise       ; wclk            ;
;  wdata[2] ; wclk       ; 1.806 ; 2.285 ; Rise       ; wclk            ;
;  wdata[3] ; wclk       ; 2.020 ; 2.493 ; Rise       ; wclk            ;
;  wdata[4] ; wclk       ; 1.869 ; 2.341 ; Rise       ; wclk            ;
;  wdata[5] ; wclk       ; 2.016 ; 2.504 ; Rise       ; wclk            ;
;  wdata[6] ; wclk       ; 2.002 ; 2.484 ; Rise       ; wclk            ;
;  wdata[7] ; wclk       ; 2.139 ; 2.630 ; Rise       ; wclk            ;
; winc      ; wclk       ; 1.911 ; 2.119 ; Rise       ; wclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rinc      ; rclk       ; -0.097 ; -0.234 ; Rise       ; rclk            ;
; wdata[*]  ; wclk       ; -1.254 ; -1.741 ; Rise       ; wclk            ;
;  wdata[0] ; wclk       ; -1.446 ; -1.921 ; Rise       ; wclk            ;
;  wdata[1] ; wclk       ; -1.521 ; -2.012 ; Rise       ; wclk            ;
;  wdata[2] ; wclk       ; -1.254 ; -1.741 ; Rise       ; wclk            ;
;  wdata[3] ; wclk       ; -1.584 ; -2.045 ; Rise       ; wclk            ;
;  wdata[4] ; wclk       ; -1.320 ; -1.791 ; Rise       ; wclk            ;
;  wdata[5] ; wclk       ; -1.421 ; -1.912 ; Rise       ; wclk            ;
;  wdata[6] ; wclk       ; -1.342 ; -1.812 ; Rise       ; wclk            ;
;  wdata[7] ; wclk       ; -1.548 ; -2.054 ; Rise       ; wclk            ;
; winc      ; wclk       ; -0.205 ; -0.319 ; Rise       ; wclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rdata[*]  ; rclk       ; 11.962 ; 12.004 ; Rise       ; rclk            ;
;  rdata[0] ; rclk       ; 10.500 ; 10.431 ; Rise       ; rclk            ;
;  rdata[1] ; rclk       ; 11.445 ; 11.469 ; Rise       ; rclk            ;
;  rdata[2] ; rclk       ; 11.159 ; 11.139 ; Rise       ; rclk            ;
;  rdata[3] ; rclk       ; 10.805 ; 10.779 ; Rise       ; rclk            ;
;  rdata[4] ; rclk       ; 11.962 ; 12.004 ; Rise       ; rclk            ;
;  rdata[5] ; rclk       ; 10.302 ; 10.283 ; Rise       ; rclk            ;
;  rdata[6] ; rclk       ; 10.577 ; 10.562 ; Rise       ; rclk            ;
;  rdata[7] ; rclk       ; 9.985  ; 9.933  ; Rise       ; rclk            ;
; rempty    ; rclk       ; 7.585  ; 7.545  ; Rise       ; rclk            ;
; rdata[*]  ; wclk       ; 8.949  ; 8.972  ; Rise       ; wclk            ;
;  rdata[0] ; wclk       ; 7.481  ; 7.390  ; Rise       ; wclk            ;
;  rdata[1] ; wclk       ; 8.146  ; 8.103  ; Rise       ; wclk            ;
;  rdata[2] ; wclk       ; 8.103  ; 8.063  ; Rise       ; wclk            ;
;  rdata[3] ; wclk       ; 7.783  ; 7.733  ; Rise       ; wclk            ;
;  rdata[4] ; wclk       ; 8.949  ; 8.972  ; Rise       ; wclk            ;
;  rdata[5] ; wclk       ; 7.422  ; 7.373  ; Rise       ; wclk            ;
;  rdata[6] ; wclk       ; 7.504  ; 7.470  ; Rise       ; wclk            ;
;  rdata[7] ; wclk       ; 6.977  ; 6.907  ; Rise       ; wclk            ;
; wfull     ; wclk       ; 7.288  ; 7.239  ; Rise       ; wclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rdata[*]  ; rclk       ; 6.626 ; 6.605 ; Rise       ; rclk            ;
;  rdata[0] ; rclk       ; 7.122 ; 7.080 ; Rise       ; rclk            ;
;  rdata[1] ; rclk       ; 7.757 ; 7.725 ; Rise       ; rclk            ;
;  rdata[2] ; rclk       ; 7.710 ; 7.718 ; Rise       ; rclk            ;
;  rdata[3] ; rclk       ; 7.411 ; 7.409 ; Rise       ; rclk            ;
;  rdata[4] ; rclk       ; 8.558 ; 8.629 ; Rise       ; rclk            ;
;  rdata[5] ; rclk       ; 7.061 ; 7.061 ; Rise       ; rclk            ;
;  rdata[6] ; rclk       ; 7.140 ; 7.154 ; Rise       ; rclk            ;
;  rdata[7] ; rclk       ; 6.626 ; 6.605 ; Rise       ; rclk            ;
; rempty    ; rclk       ; 7.326 ; 7.292 ; Rise       ; rclk            ;
; rdata[*]  ; wclk       ; 6.721 ; 6.646 ; Rise       ; wclk            ;
;  rdata[0] ; wclk       ; 7.215 ; 7.119 ; Rise       ; wclk            ;
;  rdata[1] ; wclk       ; 7.854 ; 7.804 ; Rise       ; wclk            ;
;  rdata[2] ; wclk       ; 7.807 ; 7.761 ; Rise       ; wclk            ;
;  rdata[3] ; wclk       ; 7.504 ; 7.448 ; Rise       ; wclk            ;
;  rdata[4] ; wclk       ; 8.653 ; 8.670 ; Rise       ; wclk            ;
;  rdata[5] ; wclk       ; 7.153 ; 7.099 ; Rise       ; wclk            ;
;  rdata[6] ; wclk       ; 7.232 ; 7.192 ; Rise       ; wclk            ;
;  rdata[7] ; wclk       ; 6.721 ; 6.646 ; Rise       ; wclk            ;
; wfull     ; wclk       ; 7.043 ; 6.992 ; Rise       ; wclk            ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 428.63 MHz ; 250.0 MHz       ; wclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 430.11 MHz ; 250.0 MHz       ; rclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; wclk  ; -1.333 ; -14.096           ;
; rclk  ; -1.325 ; -8.412            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; wclk  ; 0.271 ; 0.000             ;
; rclk  ; 0.272 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; wclk  ; -3.000 ; -37.522                         ;
; rclk  ; -3.000 ; -26.174                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'wclk'                                                                                                                                                                                       ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.333 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 2.271      ;
; -1.241 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 2.179      ;
; -1.153 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 2.091      ;
; -1.141 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 2.079      ;
; -1.066 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 2.004      ;
; -0.920 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 1.000        ; 0.218      ; 2.158      ;
; -0.920 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ; wclk         ; wclk        ; 1.000        ; 0.218      ; 2.158      ;
; -0.920 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ; wclk         ; wclk        ; 1.000        ; 0.222      ; 2.162      ;
; -0.765 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.703      ;
; -0.734 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.988      ;
; -0.734 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.988      ;
; -0.734 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.988      ;
; -0.734 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.988      ;
; -0.734 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.988      ;
; -0.734 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.988      ;
; -0.734 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.988      ;
; -0.734 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.988      ;
; -0.677 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.615      ;
; -0.671 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.609      ;
; -0.606 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.543      ;
; -0.603 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.857      ;
; -0.603 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.857      ;
; -0.603 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.857      ;
; -0.603 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.857      ;
; -0.603 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.857      ;
; -0.603 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.857      ;
; -0.603 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.857      ;
; -0.603 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.857      ;
; -0.573 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.511      ;
; -0.554 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.808      ;
; -0.554 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.808      ;
; -0.554 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.808      ;
; -0.554 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.808      ;
; -0.554 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.808      ;
; -0.554 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.808      ;
; -0.554 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.808      ;
; -0.554 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.808      ;
; -0.542 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.796      ;
; -0.542 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.796      ;
; -0.542 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.796      ;
; -0.542 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.796      ;
; -0.542 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.796      ;
; -0.542 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.796      ;
; -0.542 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.796      ;
; -0.542 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.796      ;
; -0.539 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.476      ;
; -0.523 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.461      ;
; -0.478 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.415      ;
; -0.431 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.369      ;
; -0.414 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.351      ;
; -0.373 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.311      ;
; -0.362 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.299      ;
; -0.351 ; sync_r2w:sync_r2w_m0|wq2_rptr[3] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.289      ;
; -0.343 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.281      ;
; -0.331 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.269      ;
; -0.330 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.267      ;
; -0.323 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.260      ;
; -0.323 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.260      ;
; -0.306 ; sync_r2w:sync_r2w_m0|wq2_rptr[2] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.244      ;
; -0.268 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.522      ;
; -0.268 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.522      ;
; -0.268 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.522      ;
; -0.268 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.522      ;
; -0.268 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.522      ;
; -0.268 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.522      ;
; -0.268 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.522      ;
; -0.268 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.259      ; 1.522      ;
; -0.259 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.197      ;
; -0.258 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.196      ;
; -0.256 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.193      ;
; -0.255 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.192      ;
; -0.255 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.192      ;
; -0.252 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.190      ;
; -0.234 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.171      ;
; -0.230 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.168      ;
; -0.229 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.167      ;
; -0.221 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.158      ;
; -0.136 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.074      ;
; -0.135 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.073      ;
; -0.131 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.068      ;
; -0.131 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.068      ;
; -0.125 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.063      ;
; -0.115 ; sync_r2w:sync_r2w_m0|wq1_rptr[2] ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.056     ; 1.054      ;
; -0.114 ; sync_r2w:sync_r2w_m0|wq1_rptr[4] ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.057     ; 1.052      ;
; -0.095 ; sync_r2w:sync_r2w_m0|wq1_rptr[0] ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.056     ; 1.034      ;
; -0.095 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 1.032      ;
; -0.052 ; sync_r2w:sync_r2w_m0|wq2_rptr[4] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 0.990      ;
; -0.050 ; sync_r2w:sync_r2w_m0|wq1_rptr[3] ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.057     ; 0.988      ;
; -0.046 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 0.983      ;
; -0.044 ; sync_r2w:sync_r2w_m0|wq2_rptr[0] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 0.982      ;
; -0.037 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.057     ; 0.975      ;
; 0.017  ; sync_r2w:sync_r2w_m0|wq2_rptr[1] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.057     ; 0.921      ;
; 0.050  ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 0.887      ;
; 0.059  ; sync_r2w:sync_r2w_m0|wq1_rptr[1] ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.057     ; 0.879      ;
; 0.060  ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 0.877      ;
; 0.061  ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.058     ; 0.876      ;
; 0.142  ; rptr_empty:rptr_empty_m0|rbin[4] ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.080     ; 0.753      ;
; 0.151  ; rptr_empty:rptr_empty_m0|rptr[0] ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.080     ; 0.744      ;
; 0.152  ; rptr_empty:rptr_empty_m0|rptr[2] ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.080     ; 0.743      ;
; 0.153  ; rptr_empty:rptr_empty_m0|rptr[3] ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.080     ; 0.742      ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rclk'                                                                                                                                                                                       ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.325 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.057     ; 2.263      ;
; -1.293 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.057     ; 2.231      ;
; -1.220 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 2.158      ;
; -1.194 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.057     ; 2.132      ;
; -1.188 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 2.126      ;
; -1.004 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.942      ;
; -0.985 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.923      ;
; -0.957 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.895      ;
; -0.888 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.826      ;
; -0.830 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.768      ;
; -0.797 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.735      ;
; -0.793 ; rptr_empty:rptr_empty_m0|rempty  ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.168      ; 1.981      ;
; -0.760 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.698      ;
; -0.734 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.672      ;
; -0.720 ; rptr_empty:rptr_empty_m0|rbin[1] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.168      ; 1.908      ;
; -0.701 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.639      ;
; -0.676 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.614      ;
; -0.672 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.610      ;
; -0.666 ; rptr_empty:rptr_empty_m0|rbin[2] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.168      ; 1.854      ;
; -0.644 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.582      ;
; -0.639 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.577      ;
; -0.608 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.546      ;
; -0.590 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.528      ;
; -0.574 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.512      ;
; -0.570 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.508      ;
; -0.570 ; rptr_empty:rptr_empty_m0|rbin[0] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.168      ; 1.758      ;
; -0.537 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.475      ;
; -0.532 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.470      ;
; -0.530 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.468      ;
; -0.514 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.452      ;
; -0.512 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.450      ;
; -0.508 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.446      ;
; -0.493 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.431      ;
; -0.475 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.413      ;
; -0.432 ; sync_w2r:sync_w2r_m0|rq2_wptr[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.370      ;
; -0.395 ; sync_w2r:sync_w2r_m0|rq2_wptr[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.058     ; 1.332      ;
; -0.336 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.274      ;
; -0.309 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.247      ;
; -0.307 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.245      ;
; -0.300 ; rptr_empty:rptr_empty_m0|rbin[3] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.168      ; 1.488      ;
; -0.295 ; sync_w2r:sync_w2r_m0|rq2_wptr[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.058     ; 1.232      ;
; -0.270 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.208      ;
; -0.254 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.192      ;
; -0.251 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.189      ;
; -0.247 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.185      ;
; -0.245 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.183      ;
; -0.206 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.144      ;
; -0.182 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.120      ;
; -0.086 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.024      ;
; -0.069 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 1.007      ;
; -0.019 ; sync_w2r:sync_w2r_m0|rq2_wptr[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.057     ; 0.957      ;
; 0.040  ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 0.898      ;
; 0.068  ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.057     ; 0.870      ;
; 0.071  ; sync_w2r:sync_w2r_m0|rq1_wptr[3] ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.058     ; 0.866      ;
; 0.071  ; sync_w2r:sync_w2r_m0|rq1_wptr[4] ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.058     ; 0.866      ;
; 0.072  ; sync_w2r:sync_w2r_m0|rq2_wptr[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.057     ; 0.866      ;
; 0.096  ; sync_w2r:sync_w2r_m0|rq1_wptr[0] ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.058     ; 0.841      ;
; 0.103  ; sync_w2r:sync_w2r_m0|rq1_wptr[1] ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.058     ; 0.834      ;
; 0.153  ; wptr_full:wptr_full_m0|wptr[1]   ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.080     ; 0.742      ;
; 0.205  ; sync_w2r:sync_w2r_m0|rq1_wptr[2] ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.058     ; 0.732      ;
; 0.265  ; wptr_full:wptr_full_m0|wbin[4]   ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.081     ; 0.629      ;
; 0.287  ; wptr_full:wptr_full_m0|wptr[0]   ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.081     ; 0.607      ;
; 0.289  ; wptr_full:wptr_full_m0|wptr[3]   ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.081     ; 0.605      ;
; 0.289  ; wptr_full:wptr_full_m0|wptr[2]   ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.081     ; 0.605      ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'wclk'                                                                                                                                                                                       ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.271 ; rptr_empty:rptr_empty_m0|rptr[1] ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.081      ; 0.536      ;
; 0.310 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.511      ;
; 0.323 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.339      ; 0.831      ;
; 0.324 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.339      ; 0.832      ;
; 0.325 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.339      ; 0.833      ;
; 0.329 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.339      ; 0.837      ;
; 0.405 ; rptr_empty:rptr_empty_m0|rptr[2] ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.080      ; 0.669      ;
; 0.405 ; rptr_empty:rptr_empty_m0|rptr[3] ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.080      ; 0.669      ;
; 0.406 ; rptr_empty:rptr_empty_m0|rptr[0] ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.080      ; 0.670      ;
; 0.412 ; rptr_empty:rptr_empty_m0|rbin[4] ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.080      ; 0.676      ;
; 0.524 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.058      ; 0.726      ;
; 0.583 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.784      ;
; 0.583 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.784      ;
; 0.618 ; sync_r2w:sync_r2w_m0|wq1_rptr[1] ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.058      ; 0.820      ;
; 0.634 ; sync_r2w:sync_r2w_m0|wq2_rptr[1] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.835      ;
; 0.660 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.861      ;
; 0.681 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.882      ;
; 0.681 ; sync_r2w:sync_r2w_m0|wq2_rptr[0] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.882      ;
; 0.700 ; sync_r2w:sync_r2w_m0|wq2_rptr[4] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.058      ; 0.902      ;
; 0.710 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.911      ;
; 0.725 ; sync_r2w:sync_r2w_m0|wq1_rptr[3] ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.058      ; 0.927      ;
; 0.747 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.948      ;
; 0.772 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.973      ;
; 0.774 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.975      ;
; 0.774 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.975      ;
; 0.779 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 0.980      ;
; 0.784 ; sync_r2w:sync_r2w_m0|wq1_rptr[0] ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.058      ; 0.986      ;
; 0.787 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.058      ; 0.989      ;
; 0.803 ; sync_r2w:sync_r2w_m0|wq1_rptr[4] ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.058      ; 1.005      ;
; 0.804 ; sync_r2w:sync_r2w_m0|wq1_rptr[2] ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.058      ; 1.006      ;
; 0.806 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.007      ;
; 0.811 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.012      ;
; 0.828 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.029      ;
; 0.852 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.053      ;
; 0.854 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.055      ;
; 0.868 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.069      ;
; 0.869 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.070      ;
; 0.869 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.070      ;
; 0.871 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.072      ;
; 0.908 ; sync_r2w:sync_r2w_m0|wq2_rptr[3] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.058      ; 1.110      ;
; 0.925 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.126      ;
; 0.925 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.126      ;
; 0.926 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.127      ;
; 0.940 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.141      ;
; 0.940 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.141      ;
; 0.950 ; sync_r2w:sync_r2w_m0|wq2_rptr[2] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.151      ;
; 0.955 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.156      ;
; 0.967 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.168      ;
; 0.999 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.530      ;
; 0.999 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.530      ;
; 0.999 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.530      ;
; 0.999 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.530      ;
; 0.999 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.530      ;
; 0.999 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.530      ;
; 0.999 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.530      ;
; 0.999 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.530      ;
; 1.018 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.219      ;
; 1.024 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ; wclk         ; wclk        ; 0.000        ; 0.339      ; 1.532      ;
; 1.043 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.244      ;
; 1.044 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.245      ;
; 1.058 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.259      ;
; 1.069 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.270      ;
; 1.091 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.292      ;
; 1.104 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.305      ;
; 1.106 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.307      ;
; 1.138 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.339      ;
; 1.166 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.058      ; 1.368      ;
; 1.173 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.374      ;
; 1.194 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.395      ;
; 1.195 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.396      ;
; 1.219 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.420      ;
; 1.228 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.759      ;
; 1.228 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.759      ;
; 1.228 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.759      ;
; 1.228 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.759      ;
; 1.228 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.759      ;
; 1.228 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.759      ;
; 1.228 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.759      ;
; 1.228 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.759      ;
; 1.245 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.057      ; 1.446      ;
; 1.262 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.793      ;
; 1.262 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.793      ;
; 1.262 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.793      ;
; 1.262 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.793      ;
; 1.262 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.793      ;
; 1.262 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.793      ;
; 1.262 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.793      ;
; 1.262 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.793      ;
; 1.292 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.823      ;
; 1.292 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.823      ;
; 1.292 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.823      ;
; 1.292 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.823      ;
; 1.292 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.823      ;
; 1.292 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.823      ;
; 1.292 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.823      ;
; 1.292 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.823      ;
; 1.372 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ; wclk         ; wclk        ; 0.000        ; 0.343      ; 1.884      ;
; 1.374 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.339      ; 1.882      ;
; 1.396 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.927      ;
; 1.396 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.387      ; 1.927      ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rclk'                                                                                                                                                                                       ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.272 ; wptr_full:wptr_full_m0|wptr[3]   ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.081      ; 0.537      ;
; 0.272 ; wptr_full:wptr_full_m0|wptr[2]   ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.081      ; 0.537      ;
; 0.273 ; wptr_full:wptr_full_m0|wptr[0]   ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.081      ; 0.538      ;
; 0.287 ; wptr_full:wptr_full_m0|wbin[4]   ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.081      ; 0.552      ;
; 0.404 ; wptr_full:wptr_full_m0|wptr[1]   ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.080      ; 0.668      ;
; 0.433 ; sync_w2r:sync_w2r_m0|rq1_wptr[2] ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.058      ; 0.635      ;
; 0.557 ; sync_w2r:sync_w2r_m0|rq1_wptr[1] ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.758      ;
; 0.574 ; sync_w2r:sync_w2r_m0|rq2_wptr[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.775      ;
; 0.581 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.782      ;
; 0.584 ; sync_w2r:sync_w2r_m0|rq1_wptr[0] ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.785      ;
; 0.608 ; sync_w2r:sync_w2r_m0|rq1_wptr[3] ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.809      ;
; 0.608 ; sync_w2r:sync_w2r_m0|rq1_wptr[4] ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.809      ;
; 0.640 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.841      ;
; 0.644 ; rptr_empty:rptr_empty_m0|rempty  ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.280      ; 1.093      ;
; 0.673 ; sync_w2r:sync_w2r_m0|rq2_wptr[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.874      ;
; 0.678 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.879      ;
; 0.703 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.904      ;
; 0.796 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 0.997      ;
; 0.816 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.017      ;
; 0.832 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.033      ;
; 0.843 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.044      ;
; 0.868 ; rptr_empty:rptr_empty_m0|rbin[3] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.280      ; 1.317      ;
; 0.875 ; sync_w2r:sync_w2r_m0|rq2_wptr[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.076      ;
; 0.877 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.078      ;
; 0.888 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.089      ;
; 0.890 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.091      ;
; 0.924 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.125      ;
; 0.926 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.127      ;
; 0.953 ; rptr_empty:rptr_empty_m0|rbin[1] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.280      ; 1.402      ;
; 0.953 ; rptr_empty:rptr_empty_m0|rbin[0] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.280      ; 1.402      ;
; 0.957 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.158      ;
; 0.981 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.182      ;
; 1.009 ; sync_w2r:sync_w2r_m0|rq2_wptr[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.210      ;
; 1.028 ; sync_w2r:sync_w2r_m0|rq2_wptr[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.229      ;
; 1.059 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.260      ;
; 1.079 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.280      ;
; 1.087 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.288      ;
; 1.088 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.289      ;
; 1.103 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.304      ;
; 1.105 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.306      ;
; 1.128 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.329      ;
; 1.149 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.350      ;
; 1.153 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.354      ;
; 1.155 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.356      ;
; 1.160 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.361      ;
; 1.173 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.374      ;
; 1.185 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.386      ;
; 1.191 ; rptr_empty:rptr_empty_m0|rbin[2] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.280      ; 1.640      ;
; 1.191 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.392      ;
; 1.195 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.396      ;
; 1.215 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.416      ;
; 1.240 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.441      ;
; 1.257 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.058      ; 1.459      ;
; 1.284 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.485      ;
; 1.293 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.058      ; 1.495      ;
; 1.307 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.508      ;
; 1.312 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.513      ;
; 1.320 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.521      ;
; 1.340 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.058      ; 1.542      ;
; 1.364 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.565      ;
; 1.370 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.571      ;
; 1.499 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.700      ;
; 1.519 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.058      ; 1.721      ;
; 1.586 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.057      ; 1.787      ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'wclk'                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; wclk  ; Rise       ; wclk                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wfull                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; 0.111  ; 0.341        ; 0.230          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.111  ; 0.341        ; 0.230          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~1                                                                               ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~2                                                                               ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~3                                                                               ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~4                                                                               ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~5                                                                               ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~6                                                                               ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~7                                                                               ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~8                                                                               ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wfull                                                                           ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wclk~input|o                                                                                           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wclk~inputclkctrl|inclk[0]                                                                             ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wclk~inputclkctrl|outclk                                                                               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~1|clk                                                                                   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~2|clk                                                                                   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~3|clk                                                                                   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~4|clk                                                                                   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~5|clk                                                                                   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~6|clk                                                                                   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~7|clk                                                                                   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~8|clk                                                                                   ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem_rtl_0|auto_generated|ram_block1a0|clk0                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[1]|clk                                                                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[3]|clk                                                                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[4]|clk                                                                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[4]|clk                                                                               ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[0]|clk                                                                               ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[2]|clk                                                                               ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[3]|clk                                                                               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[0]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[2]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[3]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[4]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[0]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[1]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[2]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[0]|clk                                                                               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[1]|clk                                                                               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[2]|clk                                                                               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[3]|clk                                                                               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wfull|clk                                                                                 ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[1]|clk                                                                               ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rclk'                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rclk  ; Rise       ; rclk                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; rclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; fifomem:fifomem_m0|mem~0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rempty                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; 0.120  ; 0.350        ; 0.230          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem:fifomem_m0|mem~0                                                                               ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rempty                                                                        ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~input|o                                                                                           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~inputclkctrl|inclk[0]                                                                             ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~inputclkctrl|outclk                                                                               ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem_m0|mem_rtl_0|auto_generated|ram_block1a0|clk1                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem_m0|mem~0|clk                                                                                   ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[1]|clk                                                                              ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[0]|clk                                                                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[2]|clk                                                                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[3]|clk                                                                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[4]|clk                                                                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[1]|clk                                                                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[2]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[0]|clk                                                                              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[1]|clk                                                                              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[2]|clk                                                                              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[3]|clk                                                                              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[4]|clk                                                                              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rempty|clk                                                                               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[0]|clk                                                                              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[2]|clk                                                                              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[3]|clk                                                                              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[1]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[0]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[3]|clk                                                                            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[4]|clk                                                                            ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; fifomem:fifomem_m0|mem~0                                                                               ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rempty                                                                        ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; 0.416  ; 0.646        ; 0.230          ; High Pulse Width ; rclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rclk~input|i                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~input|i                                                                                           ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; fifomem_m0|mem_rtl_0|auto_generated|ram_block1a0|clk1                                                  ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; fifomem_m0|mem~0|clk                                                                                   ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[0]|clk                                                                              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[1]|clk                                                                              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[2]|clk                                                                              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[3]|clk                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rinc      ; rclk       ; 2.021 ; 2.177 ; Rise       ; rclk            ;
; wdata[*]  ; wclk       ; 1.844 ; 2.229 ; Rise       ; wclk            ;
;  wdata[0] ; wclk       ; 1.755 ; 2.136 ; Rise       ; wclk            ;
;  wdata[1] ; wclk       ; 1.805 ; 2.193 ; Rise       ; wclk            ;
;  wdata[2] ; wclk       ; 1.539 ; 1.922 ; Rise       ; wclk            ;
;  wdata[3] ; wclk       ; 1.734 ; 2.105 ; Rise       ; wclk            ;
;  wdata[4] ; wclk       ; 1.602 ; 1.968 ; Rise       ; wclk            ;
;  wdata[5] ; wclk       ; 1.734 ; 2.110 ; Rise       ; wclk            ;
;  wdata[6] ; wclk       ; 1.726 ; 2.098 ; Rise       ; wclk            ;
;  wdata[7] ; wclk       ; 1.844 ; 2.229 ; Rise       ; wclk            ;
; winc      ; wclk       ; 1.728 ; 1.938 ; Rise       ; wclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rinc      ; rclk       ; -0.084 ; -0.261 ; Rise       ; rclk            ;
; wdata[*]  ; wclk       ; -1.063 ; -1.453 ; Rise       ; wclk            ;
;  wdata[0] ; wclk       ; -1.241 ; -1.614 ; Rise       ; wclk            ;
;  wdata[1] ; wclk       ; -1.304 ; -1.699 ; Rise       ; wclk            ;
;  wdata[2] ; wclk       ; -1.063 ; -1.453 ; Rise       ; wclk            ;
;  wdata[3] ; wclk       ; -1.359 ; -1.720 ; Rise       ; wclk            ;
;  wdata[4] ; wclk       ; -1.125 ; -1.502 ; Rise       ; wclk            ;
;  wdata[5] ; wclk       ; -1.219 ; -1.600 ; Rise       ; wclk            ;
;  wdata[6] ; wclk       ; -1.146 ; -1.516 ; Rise       ; wclk            ;
;  wdata[7] ; wclk       ; -1.337 ; -1.734 ; Rise       ; wclk            ;
; winc      ; wclk       ; -0.196 ; -0.318 ; Rise       ; wclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rdata[*]  ; rclk       ; 10.752 ; 10.710 ; Rise       ; rclk            ;
;  rdata[0] ; rclk       ; 9.480  ; 9.323  ; Rise       ; rclk            ;
;  rdata[1] ; rclk       ; 10.331 ; 10.251 ; Rise       ; rclk            ;
;  rdata[2] ; rclk       ; 10.050 ; 9.963  ; Rise       ; rclk            ;
;  rdata[3] ; rclk       ; 9.766  ; 9.621  ; Rise       ; rclk            ;
;  rdata[4] ; rclk       ; 10.752 ; 10.710 ; Rise       ; rclk            ;
;  rdata[5] ; rclk       ; 9.259  ; 9.182  ; Rise       ; rclk            ;
;  rdata[6] ; rclk       ; 9.518  ; 9.445  ; Rise       ; rclk            ;
;  rdata[7] ; rclk       ; 8.982  ; 8.878  ; Rise       ; rclk            ;
; rempty    ; rclk       ; 6.771  ; 6.817  ; Rise       ; rclk            ;
; rdata[*]  ; wclk       ; 8.017  ; 7.994  ; Rise       ; wclk            ;
;  rdata[0] ; wclk       ; 6.738  ; 6.599  ; Rise       ; wclk            ;
;  rdata[1] ; wclk       ; 7.349  ; 7.238  ; Rise       ; wclk            ;
;  rdata[2] ; wclk       ; 7.275  ; 7.208  ; Rise       ; wclk            ;
;  rdata[3] ; wclk       ; 7.020  ; 6.893  ; Rise       ; wclk            ;
;  rdata[4] ; wclk       ; 8.017  ; 7.994  ; Rise       ; wclk            ;
;  rdata[5] ; wclk       ; 6.653  ; 6.570  ; Rise       ; wclk            ;
;  rdata[6] ; wclk       ; 6.736  ; 6.674  ; Rise       ; wclk            ;
;  rdata[7] ; wclk       ; 6.251  ; 6.167  ; Rise       ; wclk            ;
; wfull     ; wclk       ; 6.578  ; 6.448  ; Rise       ; wclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rdata[*]  ; rclk       ; 5.943 ; 5.910 ; Rise       ; rclk            ;
;  rdata[0] ; rclk       ; 6.418 ; 6.333 ; Rise       ; rclk            ;
;  rdata[1] ; rclk       ; 7.002 ; 6.909 ; Rise       ; rclk            ;
;  rdata[2] ; rclk       ; 6.924 ; 6.909 ; Rise       ; rclk            ;
;  rdata[3] ; rclk       ; 6.689 ; 6.615 ; Rise       ; rclk            ;
;  rdata[4] ; rclk       ; 7.668 ; 7.697 ; Rise       ; rclk            ;
;  rdata[5] ; rclk       ; 6.333 ; 6.302 ; Rise       ; rclk            ;
;  rdata[6] ; rclk       ; 6.412 ; 6.402 ; Rise       ; rclk            ;
;  rdata[7] ; rclk       ; 5.943 ; 5.910 ; Rise       ; rclk            ;
; rempty    ; rclk       ; 6.539 ; 6.587 ; Rise       ; rclk            ;
; rdata[*]  ; wclk       ; 6.024 ; 5.935 ; Rise       ; wclk            ;
;  rdata[0] ; wclk       ; 6.497 ; 6.356 ; Rise       ; wclk            ;
;  rdata[1] ; wclk       ; 7.085 ; 6.969 ; Rise       ; wclk            ;
;  rdata[2] ; wclk       ; 7.007 ; 6.936 ; Rise       ; wclk            ;
;  rdata[3] ; wclk       ; 6.767 ; 6.637 ; Rise       ; wclk            ;
;  rdata[4] ; wclk       ; 7.749 ; 7.722 ; Rise       ; wclk            ;
;  rdata[5] ; wclk       ; 6.411 ; 6.324 ; Rise       ; wclk            ;
;  rdata[6] ; wclk       ; 6.490 ; 6.424 ; Rise       ; wclk            ;
;  rdata[7] ; wclk       ; 6.024 ; 5.935 ; Rise       ; wclk            ;
; wfull     ; wclk       ; 6.358 ; 6.231 ; Rise       ; wclk            ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; rclk  ; -0.447 ; -1.482            ;
; wclk  ; -0.443 ; -1.547            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; rclk  ; 0.136 ; 0.000             ;
; wclk  ; 0.137 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; wclk  ; -3.000 ; -35.253                         ;
; rclk  ; -3.000 ; -25.663                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rclk'                                                                                                                                                                                       ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.447 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.397      ;
; -0.436 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.386      ;
; -0.385 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.335      ;
; -0.374 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.324      ;
; -0.370 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.320      ;
; -0.265 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.215      ;
; -0.243 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.193      ;
; -0.200 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.150      ;
; -0.181 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.131      ;
; -0.136 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.086      ;
; -0.135 ; rptr_empty:rptr_empty_m0|rbin[1] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.105      ; 1.249      ;
; -0.131 ; rptr_empty:rptr_empty_m0|rempty  ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.105      ; 1.245      ;
; -0.104 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.054      ;
; -0.103 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.053      ;
; -0.082 ; rptr_empty:rptr_empty_m0|rbin[2] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.105      ; 1.196      ;
; -0.056 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.006      ;
; -0.055 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 1.005      ;
; -0.033 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.983      ;
; -0.031 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.981      ;
; -0.022 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.972      ;
; -0.020 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.970      ;
; -0.010 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.960      ;
; 0.004  ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.946      ;
; 0.006  ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.944      ;
; 0.014  ; rptr_empty:rptr_empty_m0|rbin[0] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.105      ; 1.100      ;
; 0.034  ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.916      ;
; 0.036  ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.914      ;
; 0.041  ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.909      ;
; 0.042  ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.908      ;
; 0.042  ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.908      ;
; 0.076  ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.874      ;
; 0.077  ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.873      ;
; 0.078  ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.872      ;
; 0.094  ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.856      ;
; 0.102  ; sync_w2r:sync_w2r_m0|rq2_wptr[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.848      ;
; 0.111  ; sync_w2r:sync_w2r_m0|rq2_wptr[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.839      ;
; 0.158  ; rptr_empty:rptr_empty_m0|rbin[3] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 1.000        ; 0.105      ; 0.956      ;
; 0.171  ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.779      ;
; 0.179  ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.771      ;
; 0.181  ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.769      ;
; 0.188  ; sync_w2r:sync_w2r_m0|rq2_wptr[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.762      ;
; 0.194  ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.756      ;
; 0.214  ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.736      ;
; 0.214  ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.736      ;
; 0.216  ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.734      ;
; 0.237  ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.713      ;
; 0.238  ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.712      ;
; 0.271  ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.679      ;
; 0.318  ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.632      ;
; 0.321  ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.629      ;
; 0.371  ; sync_w2r:sync_w2r_m0|rq2_wptr[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.579      ;
; 0.388  ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.562      ;
; 0.411  ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.539      ;
; 0.423  ; sync_w2r:sync_w2r_m0|rq2_wptr[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.527      ;
; 0.431  ; sync_w2r:sync_w2r_m0|rq1_wptr[3] ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.519      ;
; 0.431  ; sync_w2r:sync_w2r_m0|rq1_wptr[4] ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.519      ;
; 0.435  ; sync_w2r:sync_w2r_m0|rq1_wptr[1] ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.038     ; 0.514      ;
; 0.449  ; sync_w2r:sync_w2r_m0|rq1_wptr[0] ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.501      ;
; 0.476  ; wptr_full:wptr_full_m0|wptr[1]   ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.054     ; 0.437      ;
; 0.505  ; sync_w2r:sync_w2r_m0|rq1_wptr[2] ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ; rclk         ; rclk        ; 1.000        ; -0.037     ; 0.445      ;
; 0.524  ; wptr_full:wptr_full_m0|wbin[4]   ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.053     ; 0.390      ;
; 0.540  ; wptr_full:wptr_full_m0|wptr[0]   ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.053     ; 0.374      ;
; 0.542  ; wptr_full:wptr_full_m0|wptr[3]   ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.053     ; 0.372      ;
; 0.542  ; wptr_full:wptr_full_m0|wptr[2]   ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ; wclk         ; rclk        ; 1.000        ; -0.053     ; 0.372      ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'wclk'                                                                                                                                                                                       ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.443 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.038     ; 1.392      ;
; -0.368 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.038     ; 1.317      ;
; -0.341 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.038     ; 1.290      ;
; -0.323 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.038     ; 1.272      ;
; -0.284 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.038     ; 1.233      ;
; -0.181 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 1.000        ; 0.136      ; 1.326      ;
; -0.181 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ; wclk         ; wclk        ; 1.000        ; 0.136      ; 1.326      ;
; -0.181 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ; wclk         ; wclk        ; 1.000        ; 0.139      ; 1.329      ;
; -0.103 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 1.052      ;
; -0.056 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.193      ;
; -0.056 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.193      ;
; -0.056 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.193      ;
; -0.056 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.193      ;
; -0.056 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.193      ;
; -0.056 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.193      ;
; -0.056 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.193      ;
; -0.056 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.193      ;
; -0.043 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.037     ; 0.993      ;
; -0.038 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.987      ;
; -0.010 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.959      ;
; 0.017  ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.932      ;
; 0.024  ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.113      ;
; 0.024  ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.113      ;
; 0.024  ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.113      ;
; 0.024  ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.113      ;
; 0.024  ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.113      ;
; 0.024  ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.113      ;
; 0.024  ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.113      ;
; 0.024  ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.113      ;
; 0.032  ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.105      ;
; 0.032  ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.105      ;
; 0.032  ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.105      ;
; 0.032  ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.105      ;
; 0.032  ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.105      ;
; 0.032  ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.105      ;
; 0.032  ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.105      ;
; 0.032  ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.105      ;
; 0.044  ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.905      ;
; 0.062  ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.887      ;
; 0.065  ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.884      ;
; 0.075  ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.062      ;
; 0.075  ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.062      ;
; 0.075  ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.062      ;
; 0.075  ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.062      ;
; 0.075  ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.062      ;
; 0.075  ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.062      ;
; 0.075  ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.062      ;
; 0.075  ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 1.062      ;
; 0.110  ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.839      ;
; 0.118  ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.831      ;
; 0.135  ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.814      ;
; 0.135  ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.814      ;
; 0.162  ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.787      ;
; 0.164  ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.785      ;
; 0.167  ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.782      ;
; 0.168  ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.781      ;
; 0.172  ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.777      ;
; 0.180  ; sync_r2w:sync_r2w_m0|wq2_rptr[3] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.037     ; 0.770      ;
; 0.197  ; sync_r2w:sync_r2w_m0|wq2_rptr[2] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.752      ;
; 0.202  ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.747      ;
; 0.206  ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.743      ;
; 0.214  ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.735      ;
; 0.216  ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 0.921      ;
; 0.216  ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 0.921      ;
; 0.216  ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 0.921      ;
; 0.216  ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 0.921      ;
; 0.216  ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 0.921      ;
; 0.216  ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 0.921      ;
; 0.216  ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 0.921      ;
; 0.216  ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 1.000        ; 0.150      ; 0.921      ;
; 0.216  ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.037     ; 0.734      ;
; 0.222  ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.727      ;
; 0.224  ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.725      ;
; 0.227  ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.722      ;
; 0.229  ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.720      ;
; 0.240  ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.709      ;
; 0.240  ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.709      ;
; 0.286  ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.663      ;
; 0.287  ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.662      ;
; 0.288  ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.661      ;
; 0.288  ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.661      ;
; 0.300  ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.649      ;
; 0.302  ; sync_r2w:sync_r2w_m0|wq1_rptr[2] ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.037     ; 0.648      ;
; 0.304  ; sync_r2w:sync_r2w_m0|wq1_rptr[4] ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.037     ; 0.646      ;
; 0.305  ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.644      ;
; 0.317  ; sync_r2w:sync_r2w_m0|wq1_rptr[0] ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.037     ; 0.633      ;
; 0.330  ; sync_r2w:sync_r2w_m0|wq2_rptr[4] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.037     ; 0.620      ;
; 0.333  ; sync_r2w:sync_r2w_m0|wq1_rptr[3] ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.037     ; 0.617      ;
; 0.338  ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.611      ;
; 0.345  ; sync_r2w:sync_r2w_m0|wq2_rptr[0] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.604      ;
; 0.347  ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.602      ;
; 0.369  ; sync_r2w:sync_r2w_m0|wq2_rptr[1] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.580      ;
; 0.398  ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.037     ; 0.552      ;
; 0.406  ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.543      ;
; 0.407  ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 1.000        ; -0.038     ; 0.542      ;
; 0.421  ; sync_r2w:sync_r2w_m0|wq1_rptr[1] ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ; wclk         ; wclk        ; 1.000        ; -0.037     ; 0.529      ;
; 0.469  ; rptr_empty:rptr_empty_m0|rbin[4] ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.053     ; 0.445      ;
; 0.475  ; rptr_empty:rptr_empty_m0|rptr[0] ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.053     ; 0.439      ;
; 0.476  ; rptr_empty:rptr_empty_m0|rptr[2] ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.053     ; 0.438      ;
; 0.477  ; rptr_empty:rptr_empty_m0|rptr[3] ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ; rclk         ; wclk        ; 1.000        ; -0.053     ; 0.437      ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rclk'                                                                                                                                                                                       ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.136 ; wptr_full:wptr_full_m0|wptr[2]   ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.053      ; 0.313      ;
; 0.137 ; wptr_full:wptr_full_m0|wptr[3]   ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.053      ; 0.314      ;
; 0.138 ; wptr_full:wptr_full_m0|wptr[0]   ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.053      ; 0.315      ;
; 0.147 ; wptr_full:wptr_full_m0|wbin[4]   ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.053      ; 0.324      ;
; 0.211 ; wptr_full:wptr_full_m0|wptr[1]   ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ; wclk         ; rclk        ; 0.000        ; 0.054      ; 0.389      ;
; 0.254 ; sync_w2r:sync_w2r_m0|rq1_wptr[2] ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.375      ;
; 0.318 ; sync_w2r:sync_w2r_m0|rq1_wptr[1] ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.439      ;
; 0.327 ; sync_w2r:sync_w2r_m0|rq1_wptr[0] ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.448      ;
; 0.338 ; sync_w2r:sync_w2r_m0|rq1_wptr[3] ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.459      ;
; 0.338 ; sync_w2r:sync_w2r_m0|rq1_wptr[4] ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.459      ;
; 0.340 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.461      ;
; 0.343 ; sync_w2r:sync_w2r_m0|rq2_wptr[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.464      ;
; 0.359 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.480      ;
; 0.366 ; rptr_empty:rptr_empty_m0|rempty  ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.178      ; 0.648      ;
; 0.400 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.521      ;
; 0.401 ; sync_w2r:sync_w2r_m0|rq2_wptr[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.522      ;
; 0.415 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.536      ;
; 0.471 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.592      ;
; 0.488 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.609      ;
; 0.494 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.615      ;
; 0.501 ; rptr_empty:rptr_empty_m0|rbin[3] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.178      ; 0.783      ;
; 0.501 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.622      ;
; 0.507 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.628      ;
; 0.515 ; sync_w2r:sync_w2r_m0|rq2_wptr[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.636      ;
; 0.521 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.642      ;
; 0.525 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.646      ;
; 0.540 ; rptr_empty:rptr_empty_m0|rbin[0] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.178      ; 0.822      ;
; 0.540 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.661      ;
; 0.541 ; rptr_empty:rptr_empty_m0|rbin[1] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.178      ; 0.823      ;
; 0.544 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.665      ;
; 0.566 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.687      ;
; 0.577 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.698      ;
; 0.589 ; sync_w2r:sync_w2r_m0|rq2_wptr[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.710      ;
; 0.595 ; sync_w2r:sync_w2r_m0|rq2_wptr[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.716      ;
; 0.611 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.732      ;
; 0.624 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.745      ;
; 0.647 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.768      ;
; 0.652 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.773      ;
; 0.656 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.777      ;
; 0.660 ; rptr_empty:rptr_empty_m0|rbin[3] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.781      ;
; 0.661 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.782      ;
; 0.666 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.787      ;
; 0.667 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.788      ;
; 0.668 ; rptr_empty:rptr_empty_m0|rbin[2] ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ; rclk         ; rclk        ; 0.000        ; 0.178      ; 0.950      ;
; 0.671 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.792      ;
; 0.681 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.802      ;
; 0.681 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.802      ;
; 0.686 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.807      ;
; 0.689 ; rptr_empty:rptr_empty_m0|rbin[4] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.810      ;
; 0.698 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.819      ;
; 0.700 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.821      ;
; 0.726 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.847      ;
; 0.730 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.851      ;
; 0.751 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.872      ;
; 0.754 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.875      ;
; 0.758 ; rptr_empty:rptr_empty_m0|rbin[1] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.879      ;
; 0.773 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.894      ;
; 0.777 ; rptr_empty:rptr_empty_m0|rbin[0] ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.898      ;
; 0.778 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.899      ;
; 0.798 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.919      ;
; 0.812 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rempty                                                                        ; rclk         ; rclk        ; 0.000        ; 0.037      ; 0.933      ;
; 0.885 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 1.006      ;
; 0.889 ; rptr_empty:rptr_empty_m0|rempty  ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 1.010      ;
; 0.926 ; rptr_empty:rptr_empty_m0|rbin[2] ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; rclk         ; rclk        ; 0.000        ; 0.037      ; 1.047      ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'wclk'                                                                                                                                                                                       ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.137 ; rptr_empty:rptr_empty_m0|rptr[1] ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.053      ; 0.314      ;
; 0.172 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.219      ; 0.495      ;
; 0.173 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.219      ; 0.496      ;
; 0.173 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.219      ; 0.496      ;
; 0.174 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ; wclk         ; wclk        ; 0.000        ; 0.219      ; 0.497      ;
; 0.185 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.307      ;
; 0.212 ; rptr_empty:rptr_empty_m0|rptr[3] ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.053      ; 0.389      ;
; 0.213 ; rptr_empty:rptr_empty_m0|rptr[2] ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.053      ; 0.390      ;
; 0.214 ; rptr_empty:rptr_empty_m0|rptr[0] ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.053      ; 0.391      ;
; 0.217 ; rptr_empty:rptr_empty_m0|rbin[4] ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ; rclk         ; wclk        ; 0.000        ; 0.053      ; 0.394      ;
; 0.311 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.432      ;
; 0.340 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.461      ;
; 0.340 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.461      ;
; 0.342 ; sync_r2w:sync_r2w_m0|wq1_rptr[1] ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.464      ;
; 0.365 ; sync_r2w:sync_r2w_m0|wq2_rptr[1] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.487      ;
; 0.389 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.511      ;
; 0.396 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.517      ;
; 0.399 ; sync_r2w:sync_r2w_m0|wq2_rptr[0] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.521      ;
; 0.411 ; sync_r2w:sync_r2w_m0|wq1_rptr[3] ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.532      ;
; 0.413 ; sync_r2w:sync_r2w_m0|wq2_rptr[4] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.535      ;
; 0.419 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.540      ;
; 0.437 ; sync_r2w:sync_r2w_m0|wq1_rptr[0] ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.559      ;
; 0.442 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.564      ;
; 0.442 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.564      ;
; 0.446 ; sync_r2w:sync_r2w_m0|wq1_rptr[4] ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; sync_r2w:sync_r2w_m0|wq1_rptr[2] ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.569      ;
; 0.448 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.569      ;
; 0.465 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.586      ;
; 0.473 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.595      ;
; 0.479 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.601      ;
; 0.483 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.605      ;
; 0.486 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.608      ;
; 0.496 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.618      ;
; 0.498 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.619      ;
; 0.504 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.625      ;
; 0.504 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.626      ;
; 0.524 ; sync_r2w:sync_r2w_m0|wq2_rptr[3] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.646      ;
; 0.536 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.657      ;
; 0.537 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.658      ;
; 0.542 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.663      ;
; 0.542 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[2]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.663      ;
; 0.545 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.667      ;
; 0.553 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.675      ;
; 0.555 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.676      ;
; 0.559 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.681      ;
; 0.560 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.681      ;
; 0.574 ; sync_r2w:sync_r2w_m0|wq2_rptr[2] ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.696      ;
; 0.591 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 0.908      ;
; 0.591 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 0.908      ;
; 0.591 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 0.908      ;
; 0.591 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 0.908      ;
; 0.591 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 0.908      ;
; 0.591 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 0.908      ;
; 0.591 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 0.908      ;
; 0.591 ; wptr_full:wptr_full_m0|wbin[1]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 0.908      ;
; 0.600 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.722      ;
; 0.600 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.722      ;
; 0.605 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.726      ;
; 0.631 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wptr[1]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.753      ;
; 0.639 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wptr[0]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.760      ;
; 0.641 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ; wclk         ; wclk        ; 0.000        ; 0.219      ; 0.964      ;
; 0.645 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.767      ;
; 0.647 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[3]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.769      ;
; 0.650 ; wptr_full:wptr_full_m0|wbin[2]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.772      ;
; 0.690 ; wptr_full:wptr_full_m0|wbin[4]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.812      ;
; 0.696 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.817      ;
; 0.699 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wbin[4]                                                                         ; wclk         ; wclk        ; 0.000        ; 0.037      ; 0.820      ;
; 0.705 ; wptr_full:wptr_full_m0|wfull     ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.827      ;
; 0.705 ; wptr_full:wptr_full_m0|wbin[0]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.827      ;
; 0.710 ; wptr_full:wptr_full_m0|wbin[3]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.832      ;
; 0.736 ; wptr_full:wptr_full_m0|wbin[1]   ; wptr_full:wptr_full_m0|wfull                                                                           ; wclk         ; wclk        ; 0.000        ; 0.038      ; 0.858      ;
; 0.738 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.055      ;
; 0.738 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.055      ;
; 0.738 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.055      ;
; 0.738 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.055      ;
; 0.738 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.055      ;
; 0.738 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.055      ;
; 0.738 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.055      ;
; 0.738 ; wptr_full:wptr_full_m0|wbin[0]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.055      ;
; 0.760 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.077      ;
; 0.760 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.077      ;
; 0.760 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.077      ;
; 0.760 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.077      ;
; 0.760 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.077      ;
; 0.760 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.077      ;
; 0.760 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.077      ;
; 0.760 ; wptr_full:wptr_full_m0|wbin[2]   ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.077      ;
; 0.791 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.108      ;
; 0.791 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.108      ;
; 0.791 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.108      ;
; 0.791 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.108      ;
; 0.791 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~5                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.108      ;
; 0.791 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~6                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.108      ;
; 0.791 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~7                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.108      ;
; 0.791 ; wptr_full:wptr_full_m0|wfull     ; fifomem:fifomem_m0|mem~8                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.108      ;
; 0.862 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~1                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.179      ;
; 0.862 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~2                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.179      ;
; 0.862 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~3                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.179      ;
; 0.862 ; wptr_full:wptr_full_m0|wbin[3]   ; fifomem:fifomem_m0|mem~4                                                                               ; wclk         ; wclk        ; 0.000        ; 0.233      ; 1.179      ;
+-------+----------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'wclk'                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; wclk  ; Rise       ; wclk                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wfull                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; -0.092 ; 0.138        ; 0.230          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.092 ; 0.138        ; 0.230          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.090 ; 0.140        ; 0.230          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~1                                                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~2                                                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~3                                                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~4                                                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~5                                                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~6                                                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~7                                                                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem:fifomem_m0|mem~8                                                                               ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wfull                                                                           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wclk~input|o                                                                                           ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~1|clk                                                                                   ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~2|clk                                                                                   ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~3|clk                                                                                   ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~4|clk                                                                                   ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~5|clk                                                                                   ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~6|clk                                                                                   ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~7|clk                                                                                   ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem~8|clk                                                                                   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wclk~inputclkctrl|inclk[0]                                                                             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wclk~inputclkctrl|outclk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; fifomem_m0|mem_rtl_0|auto_generated|ram_block1a0|clk0                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[0]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[1]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[2]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[3]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq1_rptr[4]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[0]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[1]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[2]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[3]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; sync_r2w_m0|wq2_rptr[4]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[0]|clk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[1]|clk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[2]|clk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[3]|clk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wbin[4]|clk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wfull|clk                                                                                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[0]|clk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[1]|clk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[2]|clk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wptr_full_m0|wptr[3]|clk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; wclk  ; Rise       ; wclk~input|i                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; wclk  ; Rise       ; wclk~input|i                                                                                           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; wclk  ; Rise       ; sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rclk'                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rclk  ; Rise       ; rclk                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; fifomem:fifomem_m0|mem~0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rempty                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; -0.089 ; 0.141        ; 0.230          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem:fifomem_m0|mem~0                                                                               ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rempty                                                                        ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~input|o                                                                                           ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~inputclkctrl|inclk[0]                                                                             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~inputclkctrl|outclk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem_m0|mem_rtl_0|auto_generated|ram_block1a0|clk1                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; fifomem_m0|mem~0|clk                                                                                   ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[0]|clk                                                                              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[1]|clk                                                                              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[2]|clk                                                                              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[3]|clk                                                                              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rbin[4]|clk                                                                              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rempty|clk                                                                               ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[0]|clk                                                                              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[1]|clk                                                                              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[2]|clk                                                                              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rptr_empty_m0|rptr[3]|clk                                                                              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[0]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[1]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[2]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[3]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq1_wptr[4]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[0]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[1]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[2]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[3]|clk                                                                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; sync_w2r_m0|rq2_wptr[4]|clk                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rclk~input|i                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rclk  ; Rise       ; rclk~input|i                                                                                           ;
; 0.625  ; 0.855        ; 0.230          ; High Pulse Width ; rclk  ; Rise       ; fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_m0d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; fifomem:fifomem_m0|mem~0                                                                               ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rempty                                                                        ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; rclk  ; Rise       ; sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; fifomem_m0|mem~0|clk                                                                                   ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[0]|clk                                                                              ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[1]|clk                                                                              ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[2]|clk                                                                              ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[3]|clk                                                                              ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; rclk  ; Rise       ; rptr_empty_m0|rbin[4]|clk                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rinc      ; rclk       ; 1.283 ; 1.549 ; Rise       ; rclk            ;
; wdata[*]  ; wclk       ; 1.202 ; 1.842 ; Rise       ; wclk            ;
;  wdata[0] ; wclk       ; 1.139 ; 1.774 ; Rise       ; wclk            ;
;  wdata[1] ; wclk       ; 1.197 ; 1.833 ; Rise       ; wclk            ;
;  wdata[2] ; wclk       ; 1.018 ; 1.632 ; Rise       ; wclk            ;
;  wdata[3] ; wclk       ; 1.140 ; 1.762 ; Rise       ; wclk            ;
;  wdata[4] ; wclk       ; 1.036 ; 1.648 ; Rise       ; wclk            ;
;  wdata[5] ; wclk       ; 1.130 ; 1.759 ; Rise       ; wclk            ;
;  wdata[6] ; wclk       ; 1.134 ; 1.752 ; Rise       ; wclk            ;
;  wdata[7] ; wclk       ; 1.202 ; 1.842 ; Rise       ; wclk            ;
; winc      ; wclk       ; 1.066 ; 1.390 ; Rise       ; wclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rinc      ; rclk       ; -0.074 ; -0.357 ; Rise       ; rclk            ;
; wdata[*]  ; wclk       ; -0.713 ; -1.339 ; Rise       ; wclk            ;
;  wdata[0] ; wclk       ; -0.820 ; -1.447 ; Rise       ; wclk            ;
;  wdata[1] ; wclk       ; -0.862 ; -1.509 ; Rise       ; wclk            ;
;  wdata[2] ; wclk       ; -0.713 ; -1.339 ; Rise       ; wclk            ;
;  wdata[3] ; wclk       ; -0.884 ; -1.512 ; Rise       ; wclk            ;
;  wdata[4] ; wclk       ; -0.736 ; -1.359 ; Rise       ; wclk            ;
;  wdata[5] ; wclk       ; -0.800 ; -1.436 ; Rise       ; wclk            ;
;  wdata[6] ; wclk       ; -0.763 ; -1.382 ; Rise       ; wclk            ;
;  wdata[7] ; wclk       ; -0.885 ; -1.534 ; Rise       ; wclk            ;
; winc      ; wclk       ; -0.119 ; -0.394 ; Rise       ; wclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rdata[*]  ; rclk       ; 6.814 ; 7.045 ; Rise       ; rclk            ;
;  rdata[0] ; rclk       ; 5.811 ; 5.965 ; Rise       ; rclk            ;
;  rdata[1] ; rclk       ; 6.357 ; 6.599 ; Rise       ; rclk            ;
;  rdata[2] ; rclk       ; 6.183 ; 6.401 ; Rise       ; rclk            ;
;  rdata[3] ; rclk       ; 5.974 ; 6.165 ; Rise       ; rclk            ;
;  rdata[4] ; rclk       ; 6.814 ; 7.045 ; Rise       ; rclk            ;
;  rdata[5] ; rclk       ; 5.670 ; 5.823 ; Rise       ; rclk            ;
;  rdata[6] ; rclk       ; 5.847 ; 6.030 ; Rise       ; rclk            ;
;  rdata[7] ; rclk       ; 5.507 ; 5.635 ; Rise       ; rclk            ;
; rempty    ; rclk       ; 4.606 ; 4.416 ; Rise       ; rclk            ;
; rdata[*]  ; wclk       ; 5.341 ; 5.516 ; Rise       ; wclk            ;
;  rdata[0] ; wclk       ; 4.337 ; 4.433 ; Rise       ; wclk            ;
;  rdata[1] ; wclk       ; 4.728 ; 4.880 ; Rise       ; wclk            ;
;  rdata[2] ; wclk       ; 4.692 ; 4.845 ; Rise       ; wclk            ;
;  rdata[3] ; wclk       ; 4.497 ; 4.629 ; Rise       ; wclk            ;
;  rdata[4] ; wclk       ; 5.341 ; 5.516 ; Rise       ; wclk            ;
;  rdata[5] ; wclk       ; 4.272 ; 4.365 ; Rise       ; wclk            ;
;  rdata[6] ; wclk       ; 4.349 ; 4.464 ; Rise       ; wclk            ;
;  rdata[7] ; wclk       ; 4.037 ; 4.110 ; Rise       ; wclk            ;
; wfull     ; wclk       ; 4.291 ; 4.361 ; Rise       ; wclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rdata[*]  ; rclk       ; 3.847 ; 3.936 ; Rise       ; rclk            ;
;  rdata[0] ; rclk       ; 4.143 ; 4.254 ; Rise       ; rclk            ;
;  rdata[1] ; rclk       ; 4.514 ; 4.660 ; Rise       ; rclk            ;
;  rdata[2] ; rclk       ; 4.477 ; 4.643 ; Rise       ; rclk            ;
;  rdata[3] ; rclk       ; 4.296 ; 4.443 ; Rise       ; rclk            ;
;  rdata[4] ; rclk       ; 5.126 ; 5.315 ; Rise       ; rclk            ;
;  rdata[5] ; rclk       ; 4.079 ; 4.187 ; Rise       ; rclk            ;
;  rdata[6] ; rclk       ; 4.153 ; 4.282 ; Rise       ; rclk            ;
;  rdata[7] ; rclk       ; 3.847 ; 3.936 ; Rise       ; rclk            ;
; rempty    ; rclk       ; 4.447 ; 4.265 ; Rise       ; rclk            ;
; rdata[*]  ; wclk       ; 3.885 ; 3.952 ; Rise       ; wclk            ;
;  rdata[0] ; wclk       ; 4.179 ; 4.268 ; Rise       ; wclk            ;
;  rdata[1] ; wclk       ; 4.554 ; 4.698 ; Rise       ; wclk            ;
;  rdata[2] ; wclk       ; 4.516 ; 4.660 ; Rise       ; wclk            ;
;  rdata[3] ; wclk       ; 4.331 ; 4.456 ; Rise       ; wclk            ;
;  rdata[4] ; wclk       ; 5.164 ; 5.331 ; Rise       ; wclk            ;
;  rdata[5] ; wclk       ; 4.113 ; 4.199 ; Rise       ; wclk            ;
;  rdata[6] ; wclk       ; 4.187 ; 4.294 ; Rise       ; wclk            ;
;  rdata[7] ; wclk       ; 3.885 ; 3.952 ; Rise       ; wclk            ;
; wfull     ; wclk       ; 4.147 ; 4.211 ; Rise       ; wclk            ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.608  ; 0.136 ; N/A      ; N/A     ; -3.000              ;
;  rclk            ; -1.583  ; 0.136 ; N/A      ; N/A     ; -3.000              ;
;  wclk            ; -1.608  ; 0.137 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -29.296 ; 0.0   ; 0.0      ; 0.0     ; -63.696             ;
;  rclk            ; -10.750 ; 0.000 ; N/A      ; N/A     ; -26.174             ;
;  wclk            ; -18.546 ; 0.000 ; N/A      ; N/A     ; -37.522             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rinc      ; rclk       ; 2.236 ; 2.366 ; Rise       ; rclk            ;
; wdata[*]  ; wclk       ; 2.139 ; 2.630 ; Rise       ; wclk            ;
;  wdata[0] ; wclk       ; 2.036 ; 2.535 ; Rise       ; wclk            ;
;  wdata[1] ; wclk       ; 2.090 ; 2.583 ; Rise       ; wclk            ;
;  wdata[2] ; wclk       ; 1.806 ; 2.285 ; Rise       ; wclk            ;
;  wdata[3] ; wclk       ; 2.020 ; 2.493 ; Rise       ; wclk            ;
;  wdata[4] ; wclk       ; 1.869 ; 2.341 ; Rise       ; wclk            ;
;  wdata[5] ; wclk       ; 2.016 ; 2.504 ; Rise       ; wclk            ;
;  wdata[6] ; wclk       ; 2.002 ; 2.484 ; Rise       ; wclk            ;
;  wdata[7] ; wclk       ; 2.139 ; 2.630 ; Rise       ; wclk            ;
; winc      ; wclk       ; 1.911 ; 2.119 ; Rise       ; wclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rinc      ; rclk       ; -0.074 ; -0.234 ; Rise       ; rclk            ;
; wdata[*]  ; wclk       ; -0.713 ; -1.339 ; Rise       ; wclk            ;
;  wdata[0] ; wclk       ; -0.820 ; -1.447 ; Rise       ; wclk            ;
;  wdata[1] ; wclk       ; -0.862 ; -1.509 ; Rise       ; wclk            ;
;  wdata[2] ; wclk       ; -0.713 ; -1.339 ; Rise       ; wclk            ;
;  wdata[3] ; wclk       ; -0.884 ; -1.512 ; Rise       ; wclk            ;
;  wdata[4] ; wclk       ; -0.736 ; -1.359 ; Rise       ; wclk            ;
;  wdata[5] ; wclk       ; -0.800 ; -1.436 ; Rise       ; wclk            ;
;  wdata[6] ; wclk       ; -0.763 ; -1.382 ; Rise       ; wclk            ;
;  wdata[7] ; wclk       ; -0.885 ; -1.534 ; Rise       ; wclk            ;
; winc      ; wclk       ; -0.119 ; -0.318 ; Rise       ; wclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rdata[*]  ; rclk       ; 11.962 ; 12.004 ; Rise       ; rclk            ;
;  rdata[0] ; rclk       ; 10.500 ; 10.431 ; Rise       ; rclk            ;
;  rdata[1] ; rclk       ; 11.445 ; 11.469 ; Rise       ; rclk            ;
;  rdata[2] ; rclk       ; 11.159 ; 11.139 ; Rise       ; rclk            ;
;  rdata[3] ; rclk       ; 10.805 ; 10.779 ; Rise       ; rclk            ;
;  rdata[4] ; rclk       ; 11.962 ; 12.004 ; Rise       ; rclk            ;
;  rdata[5] ; rclk       ; 10.302 ; 10.283 ; Rise       ; rclk            ;
;  rdata[6] ; rclk       ; 10.577 ; 10.562 ; Rise       ; rclk            ;
;  rdata[7] ; rclk       ; 9.985  ; 9.933  ; Rise       ; rclk            ;
; rempty    ; rclk       ; 7.585  ; 7.545  ; Rise       ; rclk            ;
; rdata[*]  ; wclk       ; 8.949  ; 8.972  ; Rise       ; wclk            ;
;  rdata[0] ; wclk       ; 7.481  ; 7.390  ; Rise       ; wclk            ;
;  rdata[1] ; wclk       ; 8.146  ; 8.103  ; Rise       ; wclk            ;
;  rdata[2] ; wclk       ; 8.103  ; 8.063  ; Rise       ; wclk            ;
;  rdata[3] ; wclk       ; 7.783  ; 7.733  ; Rise       ; wclk            ;
;  rdata[4] ; wclk       ; 8.949  ; 8.972  ; Rise       ; wclk            ;
;  rdata[5] ; wclk       ; 7.422  ; 7.373  ; Rise       ; wclk            ;
;  rdata[6] ; wclk       ; 7.504  ; 7.470  ; Rise       ; wclk            ;
;  rdata[7] ; wclk       ; 6.977  ; 6.907  ; Rise       ; wclk            ;
; wfull     ; wclk       ; 7.288  ; 7.239  ; Rise       ; wclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rdata[*]  ; rclk       ; 3.847 ; 3.936 ; Rise       ; rclk            ;
;  rdata[0] ; rclk       ; 4.143 ; 4.254 ; Rise       ; rclk            ;
;  rdata[1] ; rclk       ; 4.514 ; 4.660 ; Rise       ; rclk            ;
;  rdata[2] ; rclk       ; 4.477 ; 4.643 ; Rise       ; rclk            ;
;  rdata[3] ; rclk       ; 4.296 ; 4.443 ; Rise       ; rclk            ;
;  rdata[4] ; rclk       ; 5.126 ; 5.315 ; Rise       ; rclk            ;
;  rdata[5] ; rclk       ; 4.079 ; 4.187 ; Rise       ; rclk            ;
;  rdata[6] ; rclk       ; 4.153 ; 4.282 ; Rise       ; rclk            ;
;  rdata[7] ; rclk       ; 3.847 ; 3.936 ; Rise       ; rclk            ;
; rempty    ; rclk       ; 4.447 ; 4.265 ; Rise       ; rclk            ;
; rdata[*]  ; wclk       ; 3.885 ; 3.952 ; Rise       ; wclk            ;
;  rdata[0] ; wclk       ; 4.179 ; 4.268 ; Rise       ; wclk            ;
;  rdata[1] ; wclk       ; 4.554 ; 4.698 ; Rise       ; wclk            ;
;  rdata[2] ; wclk       ; 4.516 ; 4.660 ; Rise       ; wclk            ;
;  rdata[3] ; wclk       ; 4.331 ; 4.456 ; Rise       ; wclk            ;
;  rdata[4] ; wclk       ; 5.164 ; 5.331 ; Rise       ; wclk            ;
;  rdata[5] ; wclk       ; 4.113 ; 4.199 ; Rise       ; wclk            ;
;  rdata[6] ; wclk       ; 4.187 ; 4.294 ; Rise       ; wclk            ;
;  rdata[7] ; wclk       ; 3.885 ; 3.952 ; Rise       ; wclk            ;
; wfull     ; wclk       ; 4.147 ; 4.211 ; Rise       ; wclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rempty        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rdata[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rdata[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rdata[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rdata[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rdata[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rdata[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rdata[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rdata[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wfull         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; rinc           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rclk           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; winc           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wclk           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wdata[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wdata[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wdata[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wdata[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wdata[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wdata[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wdata[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wdata[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rempty        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; rdata[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; rdata[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; rdata[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; rdata[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; rdata[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; rdata[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; rdata[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; rdata[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; wfull         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rempty        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; rdata[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; rdata[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; rdata[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; rdata[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; rdata[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; rdata[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; rdata[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; rdata[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; wfull         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rempty        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; rdata[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; rdata[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; rdata[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; rdata[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; rdata[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; rdata[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; rdata[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; rdata[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; wfull         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rclk       ; rclk     ; 92       ; 0        ; 0        ; 0        ;
; wclk       ; rclk     ; 5        ; 0        ; 0        ; 0        ;
; rclk       ; wclk     ; 5        ; 0        ; 0        ; 0        ;
; wclk       ; wclk     ; 127      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rclk       ; rclk     ; 92       ; 0        ; 0        ; 0        ;
; wclk       ; rclk     ; 5        ; 0        ; 0        ; 0        ;
; rclk       ; wclk     ; 5        ; 0        ; 0        ; 0        ;
; wclk       ; wclk     ; 127      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 89    ; 89   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 26    ; 26   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Nov 23 11:18:03 2022
Info: Command: quartus_sta AFIFO_TEST -c AFIFO_TEST
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AFIFO_TEST.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name wclk wclk
    Info (332105): create_clock -period 1.000 -name rclk rclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.608
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.608             -18.546 wclk 
    Info (332119):    -1.583             -10.750 rclk 
Info (332146): Worst-case hold slack is 0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.303               0.000 wclk 
    Info (332119):     0.304               0.000 rclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.522 wclk 
    Info (332119):    -3.000             -26.174 rclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.333
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.333             -14.096 wclk 
    Info (332119):    -1.325              -8.412 rclk 
Info (332146): Worst-case hold slack is 0.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.271               0.000 wclk 
    Info (332119):     0.272               0.000 rclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.522 wclk 
    Info (332119):    -3.000             -26.174 rclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.447
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.447              -1.482 rclk 
    Info (332119):    -0.443              -1.547 wclk 
Info (332146): Worst-case hold slack is 0.136
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.136               0.000 rclk 
    Info (332119):     0.137               0.000 wclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.253 wclk 
    Info (332119):    -3.000             -25.663 rclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4683 megabytes
    Info: Processing ended: Wed Nov 23 11:18:05 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


