Fitter report for chronograph
Thu Dec 28 11:20:39 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 28 11:20:39 2017            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; chronograph                                      ;
; Top-level Entity Name              ; chronograph                                      ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C55F484C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 773 / 55,856 ( 1 % )                             ;
;     Total combinational functions  ; 699 / 55,856 ( 1 % )                             ;
;     Dedicated logic registers      ; 459 / 55,856 ( < 1 % )                           ;
; Total registers                    ; 459                                              ;
; Total pins                         ; 28 / 328 ( 9 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 2,396,160 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 312 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C55F484C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.41        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  40.9%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; DS1      ; Missing drive strength and slew rate ;
; DS2      ; Missing drive strength and slew rate ;
; DS3      ; Missing drive strength and slew rate ;
; DS4      ; Missing drive strength and slew rate ;
; DS5      ; Missing drive strength and slew rate ;
; DS6      ; Missing drive strength and slew rate ;
; DS7      ; Missing drive strength and slew rate ;
; DS8      ; Missing drive strength and slew rate ;
; A        ; Missing drive strength and slew rate ;
; B        ; Missing drive strength and slew rate ;
; C        ; Missing drive strength and slew rate ;
; D        ; Missing drive strength and slew rate ;
; E        ; Missing drive strength and slew rate ;
; G        ; Missing drive strength and slew rate ;
; F_led    ; Missing drive strength and slew rate ;
; Z[8]     ; Missing drive strength and slew rate ;
; Z[7]     ; Missing drive strength and slew rate ;
; Z[6]     ; Missing drive strength and slew rate ;
; Z[5]     ; Missing drive strength and slew rate ;
; Z[4]     ; Missing drive strength and slew rate ;
; Z[3]     ; Missing drive strength and slew rate ;
; Z[2]     ; Missing drive strength and slew rate ;
; Z[1]     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1229 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1229 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1219    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Hanliutong/OneDrive/Homework/Digital logic experiment/16071118/10_3/output_files/chronograph.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 773 / 55,856 ( 1 % )   ;
;     -- Combinational with no register       ; 314                    ;
;     -- Register only                        ; 74                     ;
;     -- Combinational with a register        ; 385                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 499                    ;
;     -- 3 input functions                    ; 38                     ;
;     -- <=2 input functions                  ; 162                    ;
;     -- Register only                        ; 74                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 634                    ;
;     -- arithmetic mode                      ; 65                     ;
;                                             ;                        ;
; Total registers*                            ; 459 / 57,421 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 459 / 55,856 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,565 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 62 / 3,491 ( 2 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 28 / 328 ( 9 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M9Ks                                        ; 0 / 260 ( 0 % )        ;
; Total block memory bits                     ; 0 / 2,396,160 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 2,396,160 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 312 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 4 / 20 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 14% / 15% / 13%        ;
; Maximum fan-out                             ; 364                    ;
; Highest non-global fan-out                  ; 205                    ;
; Total fan-out                               ; 3738                   ;
; Average fan-out                             ; 2.87                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 773 / 55856 ( 1 % )   ; 0 / 55856 ( 0 % )              ;
;     -- Combinational with no register       ; 314                   ; 0                              ;
;     -- Register only                        ; 74                    ; 0                              ;
;     -- Combinational with a register        ; 385                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 499                   ; 0                              ;
;     -- 3 input functions                    ; 38                    ; 0                              ;
;     -- <=2 input functions                  ; 162                   ; 0                              ;
;     -- Register only                        ; 74                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 634                   ; 0                              ;
;     -- arithmetic mode                      ; 65                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 459                   ; 0                              ;
;     -- Dedicated logic registers            ; 459 / 55856 ( < 1 % ) ; 0 / 55856 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 62 / 3491 ( 2 % )     ; 0 / 3491 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 28                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 312 ( 0 % )       ; 0 / 312 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3733                  ; 5                              ;
;     -- Registered Connections               ; 1509                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 5                     ; 0                              ;
;     -- Output Ports                         ; 23                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLRN      ; AA16  ; 4        ; 55           ; 0            ; 21           ; 205                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; F1_in     ; AB15  ; 4        ; 50           ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PAUSE     ; M20   ; 5        ; 77           ; 25           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1       ; N18   ; 5        ; 77           ; 23           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_50MHz ; T1    ; 2        ; 0            ; 26           ; 21           ; 66                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; A     ; AA20  ; 4        ; 71           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B     ; W20   ; 5        ; 77           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C     ; R21   ; 5        ; 77           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D     ; P21   ; 5        ; 77           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS1   ; AB20  ; 4        ; 71           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS2   ; Y21   ; 5        ; 77           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS3   ; Y22   ; 5        ; 77           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS4   ; W22   ; 5        ; 77           ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS5   ; V22   ; 5        ; 77           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS6   ; U22   ; 5        ; 77           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS7   ; AA17  ; 4        ; 66           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DS8   ; V16   ; 4        ; 73           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E     ; N21   ; 5        ; 77           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F_led ; N20   ; 5        ; 77           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G     ; M21   ; 5        ; 77           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Z[1]  ; U12   ; 4        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Z[2]  ; V12   ; 4        ; 48           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Z[3]  ; V15   ; 4        ; 62           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Z[4]  ; W13   ; 4        ; 50           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Z[5]  ; W15   ; 4        ; 64           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Z[6]  ; Y17   ; 4        ; 71           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Z[7]  ; R16   ; 4        ; 75           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Z[8]  ; T17   ; 5        ; 77           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; N21      ; DIFFIO_R20p, DEV_CLRn       ; Use as regular IO        ; E                       ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 34 ( 12 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 42 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 42 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 13 / 43 ( 30 % ) ; 2.5V          ; --           ;
; 5        ; 14 / 42 ( 33 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 39 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 378        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 372        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 366        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 357        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 355        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 353        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 346        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 344        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 340        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 338        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 333        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 331        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 325        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 318        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 316        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 310        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 308        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 301        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 97         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 101        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 103        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 104        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 114        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 139        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 141        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 143        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 147        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 152        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 158        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 164        ; 4        ; CLRN                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 179        ; 4        ; DS7                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 181        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 182        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 186        ; 4        ; A                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 196        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 195        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 98         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 102        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 106        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 105        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 115        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 134        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 140        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 142        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 144        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 148        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 153        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 159        ; 4        ; F1_in                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 165        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 180        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 178        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 183        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 187        ; 4        ; DS1                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 379        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 373        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 367        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 358        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 356        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 354        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 347        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 345        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 341        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 339        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 334        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 332        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 326        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 319        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 317        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 311        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 307        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 302        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 282        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B22      ; 281        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 382        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 383        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 370        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 362        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 361        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 350        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 327        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 322        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 306        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 294        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 299        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 283        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 280        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 279        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 380        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 371        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 363        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 342        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 328        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 312        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 296        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ; 295        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 300        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 284        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 274        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 273        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 388        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 387        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 381        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 364        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 359        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 343        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 336        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 335        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 330        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 323        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 313        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 288        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 270        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 269        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 384        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 374        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 386        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 369        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 337        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 324        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 292        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 289        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 287        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 285        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 276        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 275        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 263        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 262        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 44         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 43         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 385        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 375        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 389        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 368        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 351        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 315        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 314        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 291        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 290        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 286        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 277        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 243        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 242        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ; 272        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 278        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 271        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 268        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 267        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 257        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 256        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 34         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 33         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 32         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 266        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 260        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 265        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 264        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 255        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 254        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 36         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 35         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 37         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 258        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 259        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 251        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 248        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 253        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 252        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 40         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 39         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 42         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 41         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 38         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 47         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 247        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 246        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 250        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 249        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 52         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 56         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 48         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 239        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 245        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 244        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 238        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 237        ; 5        ; PAUSE                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 236        ; 5        ; G                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 235        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 54         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 53         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 223        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 231        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 232        ; 5        ; SW1                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 230        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 229        ; 5        ; F_led                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 234        ; 5        ; E                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 233        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 58         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 57         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 64         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 63         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 213        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 226        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 228        ; 5        ; D                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 227        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 60         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 59         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 89         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 193        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 194        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 192        ; 4        ; Z[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 212        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 220        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 221        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 216        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 225        ; 5        ; C                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 224        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 46         ; 2        ; clk_50MHz                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 45         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 88         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ; 120        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 121        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 176        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 177        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 191        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 198        ; 5        ; Z[8]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 199        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 211        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 210        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 241        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 240        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 66         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 65         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 92         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 93         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 109        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 135        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 160        ; 4        ; Z[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 168        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 171        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 172        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 189        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 190        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 205        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 204        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 219        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 218        ; 5        ; DS6                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 91         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 90         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 100        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 110        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 126        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 127        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 136        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 154        ; 4        ; Z[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 166        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 170        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 173        ; 4        ; Z[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 188        ; 4        ; DS8                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 215        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 214        ; 5        ; DS5                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 99         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 107        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 111        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 137        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 156        ; 4        ; Z[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 167        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 174        ; 4        ; Z[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 184        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 201        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 200        ; 5        ; B                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 209        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 208        ; 5        ; DS4                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 95         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 94         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 96         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 108        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 116        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 138        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 157        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 162        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 163        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 185        ; 4        ; Z[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 203        ; 5        ; DS2                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 202        ; 5        ; DS3                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                           ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                               ; Library Name ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; |chronograph                 ; 773 (59)    ; 459 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 28   ; 0            ; 314 (59)     ; 74 (0)            ; 385 (86)         ; |chronograph                                      ; work         ;
;    |100Counter:inst15|       ; 15 (2)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 8 (0)            ; |chronograph|100Counter:inst15                    ; work         ;
;       |74162:inst1|          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |chronograph|100Counter:inst15|74162:inst1        ; work         ;
;       |74162:inst|           ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |chronograph|100Counter:inst15|74162:inst         ; work         ;
;    |59Counter:inst13|        ; 13 (3)      ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 7 (0)            ; |chronograph|59Counter:inst13                     ; work         ;
;       |74162:inst1|          ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |chronograph|59Counter:inst13|74162:inst1         ; work         ;
;       |74162:inst|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |chronograph|59Counter:inst13|74162:inst          ; work         ;
;    |59Counter:inst14|        ; 12 (1)      ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 7 (0)            ; |chronograph|59Counter:inst14                     ; work         ;
;       |74162:inst1|          ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |chronograph|59Counter:inst14|74162:inst1         ; work         ;
;       |74162:inst|           ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |chronograph|59Counter:inst14|74162:inst          ; work         ;
;    |dynamic_scanning:inst4|  ; 12 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 4 (0)            ; |chronograph|dynamic_scanning:inst4               ; work         ;
;       |74138:inst2|          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |chronograph|dynamic_scanning:inst4|74138:inst2   ; work         ;
;       |74160:inst|           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |chronograph|dynamic_scanning:inst4|74160:inst    ; work         ;
;    |frequency_divider:inst1| ; 90 (90)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 2 (2)             ; 64 (64)          ; |chronograph|frequency_divider:inst1              ; work         ;
;    |led:inst7|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |chronograph|led:inst7                            ; work         ;
;    |register_bank:inst|      ; 565 (1)     ; 367 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (1)      ; 72 (0)            ; 295 (0)          ; |chronograph|register_bank:inst                   ; work         ;
;       |74160:inst19|         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |chronograph|register_bank:inst|74160:inst19      ; work         ;
;       |adder8:inst6|         ; 17 (17)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; |chronograph|register_bank:inst|adder8:inst6      ; work         ;
;       |register24:inst17|    ; 67 (67)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 9 (9)             ; 36 (36)          ; |chronograph|register_bank:inst|register24:inst17 ; work         ;
;       |register24:inst24|    ; 68 (68)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 5 (5)             ; 40 (40)          ; |chronograph|register_bank:inst|register24:inst24 ; work         ;
;       |register24:inst25|    ; 70 (70)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 9 (9)             ; 36 (36)          ; |chronograph|register_bank:inst|register24:inst25 ; work         ;
;       |register24:inst26|    ; 71 (71)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 8 (8)             ; 37 (37)          ; |chronograph|register_bank:inst|register24:inst26 ; work         ;
;       |register24:inst27|    ; 69 (69)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 6 (6)             ; 39 (39)          ; |chronograph|register_bank:inst|register24:inst27 ; work         ;
;       |register24:inst28|    ; 70 (70)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 6 (6)             ; 40 (40)          ; |chronograph|register_bank:inst|register24:inst28 ; work         ;
;       |register24:inst29|    ; 68 (68)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 17 (17)           ; 28 (28)          ; |chronograph|register_bank:inst|register24:inst29 ; work         ;
;       |register24:inst3|     ; 67 (67)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 12 (12)           ; 33 (33)          ; |chronograph|register_bank:inst|register24:inst3  ; work         ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; DS1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS4       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS5       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS6       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS7       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DS8       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F_led     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Z[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Z[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Z[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Z[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Z[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Z[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Z[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Z[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW1       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLRN      ; Input    ; (2) 557 ps    ; (0) 0 ps      ; --                    ; --  ; --   ;
; F1_in     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; PAUSE     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk_50MHz ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; SW1                                                    ;                   ;         ;
;      - data~5                                          ; 0                 ; 6       ;
;      - data~39                                         ; 0                 ; 6       ;
;      - data~40                                         ; 0                 ; 6       ;
;      - data~43                                         ; 0                 ; 6       ;
;      - register_bank:inst|register24:inst27|always0~5  ; 0                 ; 6       ;
;      - register_bank:inst|adder8:inst6|cnt[2]~1        ; 0                 ; 6       ;
;      - register_bank:inst|register24:inst24|always0~0  ; 0                 ; 6       ;
;      - register_bank:inst|adder8:inst6|cnt~3           ; 0                 ; 6       ;
;      - register_bank:inst|register24:inst26|always0~0  ; 0                 ; 6       ;
;      - register_bank:inst|register24:inst17|always0~4  ; 0                 ; 6       ;
;      - register_bank:inst|register24:inst25|always0~0  ; 0                 ; 6       ;
;      - register_bank:inst|register24:inst29|always0~5  ; 0                 ; 6       ;
; CLRN                                                   ;                   ;         ;
;      - register_bank:inst|register24:inst3|ZERO        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|ZERO       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|ZERO       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|ZERO       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|ZERO       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|ZERO       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|ZERO       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|ZERO       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|Dout[15]~0 ; 1                 ; 0       ;
;      - register_bank:inst|register24:inst26|Dout[18]~0 ; 1                 ; 0       ;
;      - register_bank:inst|register24:inst24|Dout[1]~0  ; 1                 ; 0       ;
;      - register_bank:inst|register24:inst3|Dout[1]~0   ; 1                 ; 0       ;
;      - 100Counter:inst15|74162:inst|39                 ; 0                 ; 2       ;
;      - 100Counter:inst15|inst8                         ; 0                 ; 2       ;
;      - 59Counter:inst14|inst4~0                        ; 0                 ; 2       ;
;      - 59Counter:inst13|74162:inst|39                  ; 0                 ; 2       ;
;      - 59Counter:inst13|inst5                          ; 0                 ; 2       ;
;      - 100Counter:inst15|74162:inst|22~0               ; 0                 ; 2       ;
;      - 100Counter:inst15|74162:inst|40                 ; 0                 ; 2       ;
;      - 100Counter:inst15|74162:inst1|40                ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~9        ; 0                 ; 2       ;
;      - register_bank:inst|74160:inst19|32              ; 0                 ; 2       ;
;      - register_bank:inst|74160:inst19|11              ; 0                 ; 2       ;
;      - register_bank:inst|74160:inst19|12              ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~8        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~8        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~9        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~9        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~9        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~9         ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~9        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~10       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~9        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~9        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~10       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~10       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~10       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~10        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~10       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~11       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~10       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~10       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~11       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~11       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~11       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~11        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~11       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~12       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~11       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~11       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~12       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~12       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~12       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~12        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~12       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~12       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~13       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~13        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~13       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~12       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~13       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~13       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~13       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~13       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~14       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~14        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~14       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~13       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~14       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~14       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~14       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~15       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~14       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~14       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~15       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~15       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~15       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~15        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~15       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~16       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~16       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~15       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~16       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~16       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~16       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~16        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~17       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~17       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~16       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~16       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~17       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~17       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~17       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~17        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~18       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~18       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~17       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~17       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~18       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~18       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~18       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~18        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~18       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~18       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~19       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~19        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~19       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~19       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~19       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~19       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~19       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~19       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~20       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~20        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~20       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~20       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~20       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~20       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~20       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~21       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~21       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~20       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~21       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~21       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~21       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~21        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~21       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~22       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~22       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~23       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~23       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~22       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~22       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~23       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~23       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~22        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~21       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~23        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~22       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~22       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~22       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~23       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~23       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~24       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~24       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~23       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~24       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~24       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~24       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~24        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~24       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~25       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~25       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~25        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~25       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~25       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~25       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~25       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~25       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~26       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~26       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~26        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~26       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~26       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~26       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~26       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~26       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~27       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~27       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~27       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~27       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~27       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~27       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~27        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~27       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~28       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~28       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~28       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~28       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~28       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~28       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~28        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~28       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~29       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~29       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~29        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~29       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~29       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~29       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~29       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~29       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst17|R~30       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst26|R~30       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst3|R~30        ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|R~30       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst25|R~30       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst28|R~30       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst24|R~30       ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst29|R~30       ; 0                 ; 2       ;
;      - register_bank:inst|inst16                       ; 1                 ; 0       ;
;      - register_bank:inst|74160:inst19|46~0            ; 0                 ; 2       ;
;      - register_bank:inst|register24:inst27|Dout[2]~2  ; 1                 ; 0       ;
;      - register_bank:inst|register24:inst29|Dout[2]~2  ; 1                 ; 0       ;
;      - register_bank:inst|register24:inst17|Dout[23]~2 ; 1                 ; 0       ;
;      - register_bank:inst|register24:inst25|Dout[1]~2  ; 1                 ; 0       ;
; F1_in                                                  ;                   ;         ;
;      - register_bank:inst|adder8:inst6|cnt[0]          ; 0                 ; 0       ;
;      - register_bank:inst|adder8:inst6|cnt[1]          ; 0                 ; 0       ;
;      - register_bank:inst|adder8:inst6|cnt[2]          ; 0                 ; 0       ;
;      - register_bank:inst|register24:inst27|always0~5  ; 0                 ; 0       ;
;      - register_bank:inst|register24:inst24|always0~0  ; 1                 ; 0       ;
;      - register_bank:inst|register24:inst26|always0~0  ; 1                 ; 0       ;
;      - register_bank:inst|register24:inst17|always0~4  ; 0                 ; 0       ;
;      - register_bank:inst|register24:inst25|always0~1  ; 0                 ; 0       ;
;      - register_bank:inst|inst16                       ; 0                 ; 0       ;
;      - register_bank:inst|register24:inst29|always0~5  ; 0                 ; 0       ;
; PAUSE                                                  ;                   ;         ;
;      - 100Counter:inst15|74162:inst|39                 ; 1                 ; 6       ;
;      - 100Counter:inst15|74162:inst|58~0               ; 1                 ; 6       ;
;      - 100Counter:inst15|74162:inst|22~0               ; 1                 ; 6       ;
;      - 100Counter:inst15|74162:inst1|22~0              ; 1                 ; 6       ;
;      - 100Counter:inst15|74162:inst|42~0               ; 1                 ; 6       ;
; clk_50MHz                                              ;                   ;         ;
+--------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                              ;
+-------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                            ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLRN                                            ; PIN_AA16           ; 205     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; F1_in                                           ; PIN_AB15           ; 10      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_50MHz                                       ; PIN_T1             ; 66      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; dynamic_scanning:inst4|74160:inst|9             ; FF_X71_Y7_N15      ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst1|LessThan0~10            ; LCCOMB_X42_Y10_N30 ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst1|LessThan1~10            ; LCCOMB_X42_Y12_N30 ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst1|clk_100Hz               ; FF_X42_Y12_N29     ; 22      ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; frequency_divider:inst1|clk_1KHz                ; FF_X42_Y10_N7      ; 364     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; register_bank:inst|74160:inst19|9               ; FF_X51_Y2_N21      ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; register_bank:inst|inst16                       ; LCCOMB_X49_Y1_N4   ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; register_bank:inst|register24:inst17|Dout[23]~2 ; LCCOMB_X55_Y4_N8   ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:inst|register24:inst24|Dout[1]~0  ; LCCOMB_X56_Y2_N4   ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:inst|register24:inst25|Dout[1]~2  ; LCCOMB_X51_Y1_N8   ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:inst|register24:inst26|Dout[18]~0 ; LCCOMB_X56_Y4_N8   ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:inst|register24:inst27|Dout[2]~2  ; LCCOMB_X57_Y2_N18  ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:inst|register24:inst28|Dout[15]~0 ; LCCOMB_X52_Y1_N16  ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:inst|register24:inst29|Dout[2]~2  ; LCCOMB_X56_Y2_N0   ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_bank:inst|register24:inst3|Dout[1]~0   ; LCCOMB_X51_Y4_N16  ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                 ;
+-----------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                              ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50MHz                         ; PIN_T1           ; 66      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; frequency_divider:inst1|clk_100Hz ; FF_X42_Y12_N29   ; 22      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; frequency_divider:inst1|clk_1KHz  ; FF_X42_Y10_N7    ; 364     ; 1                                    ; Global Clock         ; GCLK17           ; --                        ;
; register_bank:inst|inst16         ; LCCOMB_X49_Y1_N4 ; 4       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+-----------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; Non-Global High Fan-Out Signals                           ;
+-------------------------------------------------+---------+
; Name                                            ; Fan-Out ;
+-------------------------------------------------+---------+
; CLRN~input                                      ; 205     ;
; register_bank:inst|74160:inst19|8               ; 56      ;
; register_bank:inst|adder8:inst6|cnt[2]          ; 55      ;
; register_bank:inst|adder8:inst6|cnt[0]          ; 48      ;
; register_bank:inst|adder8:inst6|cnt[1]          ; 46      ;
; dynamic_scanning:inst4|74160:inst|6             ; 44      ;
; frequency_divider:inst1|LessThan1~10            ; 33      ;
; frequency_divider:inst1|LessThan0~10            ; 33      ;
; register_bank:inst|register24:inst26|always0~0  ; 25      ;
; register_bank:inst|register24:inst24|always0~0  ; 24      ;
; register_bank:inst|register24:inst26|always0~1  ; 23      ;
; register_bank:inst|register24:inst28|always0~0  ; 23      ;
; register_bank:inst|register24:inst17|always0~4  ; 23      ;
; register_bank:inst|register24:inst27|always0~5  ; 23      ;
; register_bank:inst|register24:inst25|Dout[1]~2  ; 22      ;
; register_bank:inst|register24:inst17|Dout[23]~2 ; 22      ;
; register_bank:inst|register24:inst29|Dout[2]~2  ; 22      ;
; register_bank:inst|register24:inst27|Dout[2]~2  ; 22      ;
; register_bank:inst|register24:inst3|Dout[1]~0   ; 22      ;
; register_bank:inst|register24:inst24|Dout[1]~0  ; 22      ;
; register_bank:inst|register24:inst26|Dout[18]~0 ; 22      ;
; register_bank:inst|register24:inst28|Dout[15]~0 ; 22      ;
; dynamic_scanning:inst4|74160:inst|7             ; 22      ;
; register_bank:inst|register24:inst29|always0~4  ; 21      ;
; 59Counter:inst14|74162:inst|46                  ; 21      ;
; 100Counter:inst15|74162:inst|46                 ; 21      ;
; dynamic_scanning:inst4|74160:inst|8             ; 21      ;
; register_bank:inst|register24:inst27|always0~6  ; 20      ;
; register_bank:inst|register24:inst29|always0~5  ; 20      ;
; register_bank:inst|register24:inst24|always0~1  ; 20      ;
; register_bank:inst|register24:inst25|always0~1  ; 20      ;
; register_bank:inst|register24:inst27|always0~4  ; 20      ;
; 59Counter:inst13|74162:inst|46                  ; 20      ;
; 100Counter:inst15|74162:inst1|44                ; 19      ;
; 100Counter:inst15|74162:inst|44                 ; 19      ;
; 59Counter:inst13|74162:inst1|43                 ; 19      ;
; 59Counter:inst13|74162:inst|43                  ; 19      ;
; 59Counter:inst13|74162:inst1|44                 ; 18      ;
; 59Counter:inst13|74162:inst|44                  ; 18      ;
; 59Counter:inst14|74162:inst|44                  ; 18      ;
; 59Counter:inst14|74162:inst|43                  ; 18      ;
; 100Counter:inst15|74162:inst|43                 ; 18      ;
; register_bank:inst|register24:inst17|always0~5  ; 17      ;
; register_bank:inst|register24:inst3|always0~0   ; 17      ;
; 59Counter:inst13|74162:inst1|45                 ; 17      ;
; 59Counter:inst13|74162:inst|45                  ; 17      ;
; 59Counter:inst14|74162:inst1|44                 ; 17      ;
; 100Counter:inst15|74162:inst1|46                ; 16      ;
; 100Counter:inst15|74162:inst1|45                ; 16      ;
; register_bank:inst|74160:inst19|6               ; 15      ;
; 59Counter:inst14|74162:inst1|45                 ; 15      ;
; 100Counter:inst15|74162:inst1|43                ; 15      ;
; register_bank:inst|74160:inst19|7               ; 14      ;
; 59Counter:inst14|74162:inst|45                  ; 14      ;
; 59Counter:inst14|74162:inst1|43                 ; 14      ;
; SW1~input                                       ; 12      ;
; 100Counter:inst15|74162:inst|45                 ; 12      ;
; F1_in~input                                     ; 10      ;
; 59Counter:inst14|inst4~0                        ; 7       ;
; data~144                                        ; 7       ;
; data~118                                        ; 7       ;
; data~81                                         ; 7       ;
; data~44                                         ; 7       ;
; 59Counter:inst13|74162:inst1|41~0               ; 6       ;
; 59Counter:inst13|inst5                          ; 6       ;
; 100Counter:inst15|inst2~0                       ; 6       ;
; PAUSE~input                                     ; 5       ;
; 59Counter:inst14|74162:inst|42~0                ; 5       ;
; 59Counter:inst13|inst8~0                        ; 5       ;
; 100Counter:inst15|inst8                         ; 5       ;
; data~8                                          ; 5       ;
; register_bank:inst|74160:inst19|9               ; 4       ;
; dynamic_scanning:inst4|74160:inst|9             ; 4       ;
; register_bank:inst|register24:inst25|ZERO       ; 4       ;
; register_bank:inst|register24:inst26|ZERO       ; 4       ;
; data~43                                         ; 4       ;
; data~40                                         ; 4       ;
; data~39                                         ; 4       ;
; dynamic_scanning:inst4|74138:inst2|15~8         ; 4       ;
; data~5                                          ; 4       ;
; register_bank:inst|register24:inst24|R[7]       ; 3       ;
; register_bank:inst|register24:inst28|R[7]       ; 3       ;
; register_bank:inst|register24:inst25|R[7]       ; 3       ;
; register_bank:inst|register24:inst27|R[3]       ; 3       ;
; register_bank:inst|register24:inst3|R[3]        ; 3       ;
; register_bank:inst|register24:inst26|R[3]       ; 3       ;
; register_bank:inst|register24:inst17|R[3]       ; 3       ;
; register_bank:inst|register24:inst29|R[3]       ; 3       ;
; register_bank:inst|register24:inst28|R[3]       ; 3       ;
; register_bank:inst|register24:inst25|R[3]       ; 3       ;
; register_bank:inst|register24:inst3|R[7]        ; 3       ;
; register_bank:inst|register24:inst26|R[7]       ; 3       ;
; register_bank:inst|register24:inst25|R[19]      ; 3       ;
; register_bank:inst|register24:inst3|R[19]       ; 3       ;
; register_bank:inst|register24:inst17|R[19]      ; 3       ;
; register_bank:inst|register24:inst29|R[19]      ; 3       ;
; register_bank:inst|register24:inst26|R[19]      ; 3       ;
; register_bank:inst|register24:inst28|R[19]      ; 3       ;
; register_bank:inst|register24:inst27|R[19]      ; 3       ;
; register_bank:inst|register24:inst25|R[11]      ; 3       ;
; register_bank:inst|register24:inst3|R[11]       ; 3       ;
; register_bank:inst|register24:inst24|R[11]      ; 3       ;
; register_bank:inst|register24:inst29|R[11]      ; 3       ;
; register_bank:inst|register24:inst26|R[11]      ; 3       ;
; register_bank:inst|register24:inst17|R[22]      ; 3       ;
; register_bank:inst|register24:inst25|R[22]      ; 3       ;
; register_bank:inst|register24:inst24|R[18]      ; 3       ;
; register_bank:inst|register24:inst29|R[18]      ; 3       ;
; register_bank:inst|register24:inst27|R[18]      ; 3       ;
; register_bank:inst|register24:inst26|R[22]      ; 3       ;
; register_bank:inst|register24:inst24|R[22]      ; 3       ;
; register_bank:inst|register24:inst25|R[14]      ; 3       ;
; register_bank:inst|register24:inst17|R[14]      ; 3       ;
; register_bank:inst|register24:inst24|R[14]      ; 3       ;
; register_bank:inst|register24:inst29|R[14]      ; 3       ;
; register_bank:inst|register24:inst28|R[14]      ; 3       ;
; register_bank:inst|register24:inst27|R[14]      ; 3       ;
; register_bank:inst|register24:inst29|R[6]       ; 3       ;
; register_bank:inst|register24:inst26|R[6]       ; 3       ;
; register_bank:inst|register24:inst26|R[2]       ; 3       ;
; register_bank:inst|register24:inst27|R[6]       ; 3       ;
; register_bank:inst|register24:inst17|R[6]       ; 3       ;
; register_bank:inst|register24:inst28|R[6]       ; 3       ;
; register_bank:inst|register24:inst25|R[10]      ; 3       ;
; register_bank:inst|register24:inst3|R[10]       ; 3       ;
; register_bank:inst|register24:inst17|R[10]      ; 3       ;
; register_bank:inst|register24:inst24|R[10]      ; 3       ;
; register_bank:inst|register24:inst29|R[10]      ; 3       ;
; register_bank:inst|register24:inst28|R[10]      ; 3       ;
; register_bank:inst|register24:inst29|R[21]      ; 3       ;
; register_bank:inst|register24:inst28|R[21]      ; 3       ;
; register_bank:inst|register24:inst27|R[17]      ; 3       ;
; register_bank:inst|register24:inst17|R[17]      ; 3       ;
; register_bank:inst|register24:inst26|R[17]      ; 3       ;
; register_bank:inst|register24:inst29|R[17]      ; 3       ;
; register_bank:inst|register24:inst25|R[17]      ; 3       ;
; register_bank:inst|register24:inst28|R[17]      ; 3       ;
; register_bank:inst|register24:inst27|R[21]      ; 3       ;
; register_bank:inst|register24:inst3|R[21]       ; 3       ;
; register_bank:inst|register24:inst17|R[21]      ; 3       ;
; register_bank:inst|register24:inst26|R[21]      ; 3       ;
; register_bank:inst|register24:inst25|R[13]      ; 3       ;
; register_bank:inst|register24:inst3|R[13]       ; 3       ;
; register_bank:inst|register24:inst24|R[13]      ; 3       ;
; register_bank:inst|register24:inst29|R[5]       ; 3       ;
; register_bank:inst|register24:inst25|R[5]       ; 3       ;
; register_bank:inst|register24:inst27|R[5]       ; 3       ;
; register_bank:inst|register24:inst28|R[1]       ; 3       ;
; register_bank:inst|register24:inst3|R[1]        ; 3       ;
; register_bank:inst|register24:inst24|R[1]       ; 3       ;
; register_bank:inst|register24:inst29|R[1]       ; 3       ;
; register_bank:inst|register24:inst17|R[1]       ; 3       ;
; register_bank:inst|register24:inst25|R[1]       ; 3       ;
; register_bank:inst|register24:inst27|R[1]       ; 3       ;
; register_bank:inst|register24:inst28|R[5]       ; 3       ;
; register_bank:inst|register24:inst3|R[5]        ; 3       ;
; register_bank:inst|register24:inst24|R[5]       ; 3       ;
; register_bank:inst|register24:inst26|R[5]       ; 3       ;
; register_bank:inst|register24:inst29|R[13]      ; 3       ;
; register_bank:inst|register24:inst26|R[13]      ; 3       ;
; register_bank:inst|register24:inst28|R[13]      ; 3       ;
; register_bank:inst|register24:inst27|R[13]      ; 3       ;
; 100Counter:inst15|74162:inst1|22~0              ; 3       ;
; register_bank:inst|register24:inst25|R[9]       ; 3       ;
; register_bank:inst|register24:inst3|R[9]        ; 3       ;
; register_bank:inst|register24:inst17|R[9]       ; 3       ;
; register_bank:inst|register24:inst24|R[9]       ; 3       ;
; register_bank:inst|register24:inst26|R[9]       ; 3       ;
; register_bank:inst|register24:inst28|R[9]       ; 3       ;
; register_bank:inst|register24:inst24|R[20]      ; 3       ;
; register_bank:inst|register24:inst27|R[16]      ; 3       ;
; register_bank:inst|register24:inst3|R[16]       ; 3       ;
; register_bank:inst|register24:inst26|R[16]      ; 3       ;
; register_bank:inst|register24:inst29|R[16]      ; 3       ;
; register_bank:inst|register24:inst24|R[16]      ; 3       ;
; register_bank:inst|register24:inst17|R[20]      ; 3       ;
; register_bank:inst|register24:inst25|R[12]      ; 3       ;
; register_bank:inst|register24:inst3|R[12]       ; 3       ;
; register_bank:inst|register24:inst17|R[12]      ; 3       ;
; register_bank:inst|register24:inst24|R[12]      ; 3       ;
; register_bank:inst|register24:inst17|R[4]       ; 3       ;
; register_bank:inst|register24:inst3|R[0]        ; 3       ;
; register_bank:inst|register24:inst26|R[0]       ; 3       ;
; register_bank:inst|register24:inst27|R[0]       ; 3       ;
; register_bank:inst|register24:inst28|R[4]       ; 3       ;
; register_bank:inst|register24:inst26|R[4]       ; 3       ;
; register_bank:inst|register24:inst28|R[12]      ; 3       ;
; register_bank:inst|register24:inst27|R[12]      ; 3       ;
; 100Counter:inst15|74162:inst|58~0               ; 3       ;
; register_bank:inst|register24:inst25|R[8]       ; 3       ;
; register_bank:inst|register24:inst3|R[8]        ; 3       ;
; register_bank:inst|register24:inst17|R[8]       ; 3       ;
; register_bank:inst|register24:inst24|R[8]       ; 3       ;
; register_bank:inst|register24:inst29|R[8]       ; 3       ;
; register_bank:inst|register24:inst28|R[8]       ; 3       ;
; register_bank:inst|adder8:inst6|Add1~0          ; 3       ;
; register_bank:inst|register24:inst27|R[8]       ; 3       ;
; register_bank:inst|register24:inst3|ZERO        ; 3       ;
; register_bank:inst|register24:inst17|ZERO       ; 3       ;
; register_bank:inst|register24:inst24|ZERO       ; 3       ;
; register_bank:inst|register24:inst27|ZERO       ; 3       ;
; register_bank:inst|register24:inst28|ZERO       ; 3       ;
; data~36                                         ; 3       ;
; data~35                                         ; 3       ;
; data~33                                         ; 3       ;
; register_bank:inst|register24:inst3|R~7         ; 2       ;
; register_bank:inst|register24:inst3|R~6         ; 2       ;
; register_bank:inst|register24:inst3|R~5         ; 2       ;
; register_bank:inst|register24:inst3|R~4         ; 2       ;
; register_bank:inst|register24:inst3|R~3         ; 2       ;
; register_bank:inst|register24:inst3|R~2         ; 2       ;
; register_bank:inst|register24:inst3|R~1         ; 2       ;
; register_bank:inst|register24:inst3|R~0         ; 2       ;
; register_bank:inst|register24:inst17|R~7        ; 2       ;
; register_bank:inst|register24:inst17|R~6        ; 2       ;
; register_bank:inst|register24:inst17|R~5        ; 2       ;
; register_bank:inst|register24:inst17|R~4        ; 2       ;
; register_bank:inst|register24:inst17|R~3        ; 2       ;
; register_bank:inst|register24:inst17|R~2        ; 2       ;
; register_bank:inst|register24:inst17|R~1        ; 2       ;
; register_bank:inst|register24:inst17|R~0        ; 2       ;
; register_bank:inst|register24:inst24|R~7        ; 2       ;
; register_bank:inst|register24:inst24|R~6        ; 2       ;
; register_bank:inst|register24:inst24|R~5        ; 2       ;
; register_bank:inst|register24:inst24|R~4        ; 2       ;
; register_bank:inst|register24:inst24|R~3        ; 2       ;
; register_bank:inst|register24:inst24|R~2        ; 2       ;
; register_bank:inst|register24:inst24|R~1        ; 2       ;
; register_bank:inst|register24:inst24|R~0        ; 2       ;
; register_bank:inst|register24:inst25|R~7        ; 2       ;
; register_bank:inst|register24:inst25|R~6        ; 2       ;
; register_bank:inst|register24:inst25|R~5        ; 2       ;
; register_bank:inst|register24:inst25|R~4        ; 2       ;
; register_bank:inst|register24:inst25|R~3        ; 2       ;
; register_bank:inst|register24:inst25|R~2        ; 2       ;
; register_bank:inst|register24:inst25|R~1        ; 2       ;
; register_bank:inst|register24:inst25|R~0        ; 2       ;
; register_bank:inst|register24:inst26|R~6        ; 2       ;
; register_bank:inst|register24:inst26|R~5        ; 2       ;
; register_bank:inst|register24:inst26|R~4        ; 2       ;
; register_bank:inst|register24:inst26|R~3        ; 2       ;
; register_bank:inst|register24:inst26|R~2        ; 2       ;
; register_bank:inst|register24:inst26|R~1        ; 2       ;
; register_bank:inst|register24:inst26|R~0        ; 2       ;
; register_bank:inst|register24:inst27|R~7        ; 2       ;
; register_bank:inst|register24:inst27|R~6        ; 2       ;
; register_bank:inst|register24:inst27|R~5        ; 2       ;
; register_bank:inst|register24:inst27|R~4        ; 2       ;
; register_bank:inst|register24:inst27|R~3        ; 2       ;
; register_bank:inst|register24:inst27|R~2        ; 2       ;
; register_bank:inst|register24:inst27|R~1        ; 2       ;
; register_bank:inst|register24:inst27|R~0        ; 2       ;
; register_bank:inst|register24:inst28|R~6        ; 2       ;
; register_bank:inst|register24:inst28|R~5        ; 2       ;
; register_bank:inst|register24:inst28|R~4        ; 2       ;
; register_bank:inst|register24:inst28|R~3        ; 2       ;
; register_bank:inst|register24:inst28|R~2        ; 2       ;
; register_bank:inst|register24:inst28|R~1        ; 2       ;
; register_bank:inst|register24:inst28|R~0        ; 2       ;
; register_bank:inst|register24:inst29|R~7        ; 2       ;
; register_bank:inst|register24:inst29|R~6        ; 2       ;
; register_bank:inst|register24:inst29|R~5        ; 2       ;
; register_bank:inst|register24:inst29|R~4        ; 2       ;
; register_bank:inst|register24:inst29|R~3        ; 2       ;
; register_bank:inst|register24:inst29|R~2        ; 2       ;
; register_bank:inst|register24:inst29|R~1        ; 2       ;
; register_bank:inst|register24:inst29|R~0        ; 2       ;
; register_bank:inst|register24:inst29|R[7]       ; 2       ;
; register_bank:inst|register24:inst24|R[3]       ; 2       ;
; register_bank:inst|register24:inst27|R[7]       ; 2       ;
; register_bank:inst|register24:inst17|R[7]       ; 2       ;
; register_bank:inst|register24:inst24|R[19]      ; 2       ;
; register_bank:inst|register24:inst17|R[11]      ; 2       ;
; register_bank:inst|register24:inst28|R[11]      ; 2       ;
; register_bank:inst|register24:inst27|R[11]      ; 2       ;
; register_bank:inst|register24:inst29|R[22]      ; 2       ;
; register_bank:inst|register24:inst27|R[22]      ; 2       ;
; register_bank:inst|register24:inst28|R[18]      ; 2       ;
; register_bank:inst|register24:inst3|R[18]       ; 2       ;
; register_bank:inst|register24:inst26|R[18]      ; 2       ;
; register_bank:inst|register24:inst17|R[18]      ; 2       ;
; register_bank:inst|register24:inst25|R[18]      ; 2       ;
; register_bank:inst|register24:inst28|R[22]      ; 2       ;
; register_bank:inst|register24:inst3|R[22]       ; 2       ;
; register_bank:inst|register24:inst3|R[14]       ; 2       ;
; register_bank:inst|register24:inst26|R[14]      ; 2       ;
; register_bank:inst|register24:inst25|R[2]       ; 2       ;
; register_bank:inst|register24:inst29|R[2]       ; 2       ;
; register_bank:inst|register24:inst25|R[6]       ; 2       ;
; register_bank:inst|register24:inst3|R[2]        ; 2       ;
; register_bank:inst|register24:inst3|R[6]        ; 2       ;
; register_bank:inst|register24:inst17|R[2]       ; 2       ;
; register_bank:inst|register24:inst27|R[2]       ; 2       ;
; register_bank:inst|register24:inst24|R[2]       ; 2       ;
; register_bank:inst|register24:inst28|R[2]       ; 2       ;
; register_bank:inst|register24:inst24|R[6]       ; 2       ;
; register_bank:inst|register24:inst26|R[10]      ; 2       ;
; register_bank:inst|register24:inst27|R[10]      ; 2       ;
; register_bank:inst|register24:inst24|R[21]      ; 2       ;
; register_bank:inst|register24:inst25|R[21]      ; 2       ;
; register_bank:inst|register24:inst3|R[17]       ; 2       ;
; register_bank:inst|register24:inst24|R[17]      ; 2       ;
; register_bank:inst|register24:inst17|R[13]      ; 2       ;
; register_bank:inst|register24:inst17|R[5]       ; 2       ;
; register_bank:inst|register24:inst26|R[1]       ; 2       ;
; register_bank:inst|register24:inst29|R[9]       ; 2       ;
; register_bank:inst|register24:inst27|R[9]       ; 2       ;
; 59Counter:inst14|74162:inst1|22~0               ; 2       ;
; register_bank:inst|register24:inst29|R[20]      ; 2       ;
; register_bank:inst|register24:inst25|R[20]      ; 2       ;
; register_bank:inst|register24:inst28|R[20]      ; 2       ;
; register_bank:inst|register24:inst17|R[16]      ; 2       ;
; register_bank:inst|register24:inst25|R[16]      ; 2       ;
; register_bank:inst|register24:inst28|R[16]      ; 2       ;
; register_bank:inst|register24:inst27|R[20]      ; 2       ;
; register_bank:inst|register24:inst3|R[20]       ; 2       ;
; register_bank:inst|register24:inst26|R[20]      ; 2       ;
; register_bank:inst|register24:inst29|R[4]       ; 2       ;
; register_bank:inst|register24:inst25|R[4]       ; 2       ;
; register_bank:inst|register24:inst27|R[4]       ; 2       ;
; register_bank:inst|register24:inst28|R[0]       ; 2       ;
; register_bank:inst|register24:inst24|R[0]       ; 2       ;
; register_bank:inst|register24:inst29|R[0]       ; 2       ;
; register_bank:inst|register24:inst17|R[0]       ; 2       ;
; register_bank:inst|register24:inst25|R[0]       ; 2       ;
; register_bank:inst|register24:inst3|R[4]        ; 2       ;
; register_bank:inst|register24:inst24|R[4]       ; 2       ;
; register_bank:inst|register24:inst29|R[12]      ; 2       ;
; register_bank:inst|register24:inst26|R[12]      ; 2       ;
; register_bank:inst|register24:inst26|R[8]       ; 2       ;
; register_bank:inst|adder8:inst6|cnt[2]~1        ; 2       ;
; register_bank:inst|adder8:inst6|cnt[2]~0        ; 2       ;
; register_bank:inst|adder8:inst6|Add1~1          ; 2       ;
; register_bank:inst|register24:inst29|ZERO       ; 2       ;
; dynamic_scanning:inst4|74138:inst2|15~7         ; 2       ;
; frequency_divider:inst1|cnt_100Hz[31]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[30]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[29]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[28]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[27]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[26]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[25]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[24]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[23]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[22]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[21]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[20]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[19]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[18]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[13]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[12]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[7]            ; 2       ;
; frequency_divider:inst1|cnt_100Hz[6]            ; 2       ;
; frequency_divider:inst1|cnt_100Hz[5]            ; 2       ;
; frequency_divider:inst1|cnt_100Hz[4]            ; 2       ;
; frequency_divider:inst1|cnt_100Hz[3]            ; 2       ;
; frequency_divider:inst1|cnt_100Hz[2]            ; 2       ;
; frequency_divider:inst1|cnt_100Hz[1]            ; 2       ;
; frequency_divider:inst1|cnt_100Hz[0]            ; 2       ;
; frequency_divider:inst1|cnt_100Hz[11]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[10]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[9]            ; 2       ;
; frequency_divider:inst1|cnt_100Hz[8]            ; 2       ;
; frequency_divider:inst1|cnt_100Hz[17]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[16]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[15]           ; 2       ;
; frequency_divider:inst1|cnt_100Hz[14]           ; 2       ;
; frequency_divider:inst1|cnt_1KHz[31]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[14]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[13]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[8]             ; 2       ;
; frequency_divider:inst1|cnt_1KHz[7]             ; 2       ;
; frequency_divider:inst1|cnt_1KHz[6]             ; 2       ;
; frequency_divider:inst1|cnt_1KHz[5]             ; 2       ;
; frequency_divider:inst1|cnt_1KHz[4]             ; 2       ;
; frequency_divider:inst1|cnt_1KHz[3]             ; 2       ;
; frequency_divider:inst1|cnt_1KHz[2]             ; 2       ;
; frequency_divider:inst1|cnt_1KHz[1]             ; 2       ;
; frequency_divider:inst1|cnt_1KHz[0]             ; 2       ;
; frequency_divider:inst1|cnt_1KHz[12]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[11]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[10]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[9]             ; 2       ;
; frequency_divider:inst1|cnt_1KHz[30]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[29]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[28]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[27]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[26]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[25]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[24]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[23]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[22]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[21]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[20]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[19]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[18]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[17]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[16]            ; 2       ;
; frequency_divider:inst1|cnt_1KHz[15]            ; 2       ;
; register_bank:inst|adder8:inst6|Add5~6          ; 2       ;
; dynamic_scanning:inst4|74160:inst|6~0           ; 1       ;
; register_bank:inst|74160:inst19|46~0            ; 1       ;
; register_bank:inst|register24:inst29|R~30       ; 1       ;
; register_bank:inst|register24:inst24|R~30       ; 1       ;
; register_bank:inst|register24:inst28|R~30       ; 1       ;
; register_bank:inst|register24:inst25|R~30       ; 1       ;
; register_bank:inst|register24:inst27|R~30       ; 1       ;
; register_bank:inst|register24:inst3|R~30        ; 1       ;
; register_bank:inst|register24:inst26|R~30       ; 1       ;
; register_bank:inst|register24:inst17|R~30       ; 1       ;
; register_bank:inst|register24:inst29|R~29       ; 1       ;
; register_bank:inst|register24:inst24|R~29       ; 1       ;
; register_bank:inst|register24:inst28|R~29       ; 1       ;
; register_bank:inst|register24:inst25|R~29       ; 1       ;
; register_bank:inst|register24:inst27|R~29       ; 1       ;
; register_bank:inst|register24:inst3|R~29        ; 1       ;
; register_bank:inst|register24:inst26|R~29       ; 1       ;
; register_bank:inst|register24:inst17|R~29       ; 1       ;
; register_bank:inst|register24:inst25|R~28       ; 1       ;
; register_bank:inst|register24:inst3|R~28        ; 1       ;
; register_bank:inst|register24:inst17|R~28       ; 1       ;
; register_bank:inst|register24:inst24|R~28       ; 1       ;
; register_bank:inst|register24:inst29|R~28       ; 1       ;
; register_bank:inst|register24:inst26|R~28       ; 1       ;
; register_bank:inst|register24:inst28|R~28       ; 1       ;
; register_bank:inst|register24:inst27|R~28       ; 1       ;
; register_bank:inst|register24:inst25|R~27       ; 1       ;
; register_bank:inst|register24:inst3|R~27        ; 1       ;
; register_bank:inst|register24:inst17|R~27       ; 1       ;
; register_bank:inst|register24:inst24|R~27       ; 1       ;
; register_bank:inst|register24:inst29|R~27       ; 1       ;
; register_bank:inst|register24:inst26|R~27       ; 1       ;
; register_bank:inst|register24:inst28|R~27       ; 1       ;
; register_bank:inst|register24:inst27|R~27       ; 1       ;
; register_bank:inst|register24:inst29|R~26       ; 1       ;
; register_bank:inst|register24:inst17|R~26       ; 1       ;
; register_bank:inst|register24:inst25|R~26       ; 1       ;
; register_bank:inst|register24:inst27|R~26       ; 1       ;
; register_bank:inst|register24:inst28|R~26       ; 1       ;
; register_bank:inst|register24:inst3|R~26        ; 1       ;
; register_bank:inst|register24:inst26|R~26       ; 1       ;
; register_bank:inst|register24:inst24|R~26       ; 1       ;
; register_bank:inst|register24:inst29|R~25       ; 1       ;
; register_bank:inst|register24:inst17|R~25       ; 1       ;
; register_bank:inst|register24:inst25|R~25       ; 1       ;
; register_bank:inst|register24:inst27|R~25       ; 1       ;
; register_bank:inst|register24:inst28|R~25       ; 1       ;
; register_bank:inst|register24:inst3|R~25        ; 1       ;
; register_bank:inst|register24:inst26|R~25       ; 1       ;
; register_bank:inst|register24:inst26|R~24       ; 1       ;
; register_bank:inst|register24:inst24|R~25       ; 1       ;
; register_bank:inst|register24:inst25|R~24       ; 1       ;
; register_bank:inst|register24:inst3|R~24        ; 1       ;
; register_bank:inst|register24:inst17|R~24       ; 1       ;
; register_bank:inst|register24:inst24|R~24       ; 1       ;
; register_bank:inst|register24:inst29|R~24       ; 1       ;
; register_bank:inst|register24:inst26|R~23       ; 1       ;
; register_bank:inst|register24:inst28|R~24       ; 1       ;
; register_bank:inst|register24:inst27|R~24       ; 1       ;
; register_bank:inst|register24:inst29|R~23       ; 1       ;
; register_bank:inst|register24:inst25|R~23       ; 1       ;
; register_bank:inst|register24:inst29|R~22       ; 1       ;
; register_bank:inst|register24:inst25|R~22       ; 1       ;
; register_bank:inst|register24:inst26|R~22       ; 1       ;
; register_bank:inst|register24:inst3|R~23        ; 1       ;
; register_bank:inst|register24:inst26|R~21       ; 1       ;
; register_bank:inst|register24:inst3|R~22        ; 1       ;
; register_bank:inst|register24:inst27|R~23       ; 1       ;
; register_bank:inst|register24:inst17|R~23       ; 1       ;
; register_bank:inst|register24:inst27|R~22       ; 1       ;
; register_bank:inst|register24:inst17|R~22       ; 1       ;
; register_bank:inst|register24:inst28|R~23       ; 1       ;
; register_bank:inst|register24:inst24|R~23       ; 1       ;
; register_bank:inst|register24:inst28|R~22       ; 1       ;
; register_bank:inst|register24:inst24|R~22       ; 1       ;
; register_bank:inst|register24:inst25|R~21       ; 1       ;
; register_bank:inst|register24:inst3|R~21        ; 1       ;
; register_bank:inst|register24:inst17|R~21       ; 1       ;
; register_bank:inst|register24:inst24|R~21       ; 1       ;
; register_bank:inst|register24:inst29|R~21       ; 1       ;
; register_bank:inst|register24:inst26|R~20       ; 1       ;
; register_bank:inst|register24:inst28|R~21       ; 1       ;
; register_bank:inst|register24:inst27|R~21       ; 1       ;
; register_bank:inst|register24:inst29|R~20       ; 1       ;
; register_bank:inst|register24:inst24|R~20       ; 1       ;
; register_bank:inst|register24:inst25|R~20       ; 1       ;
; register_bank:inst|register24:inst28|R~20       ; 1       ;
; register_bank:inst|register24:inst27|R~20       ; 1       ;
; register_bank:inst|register24:inst3|R~20        ; 1       ;
; register_bank:inst|register24:inst17|R~20       ; 1       ;
; register_bank:inst|register24:inst26|R~19       ; 1       ;
; register_bank:inst|register24:inst29|R~19       ; 1       ;
; register_bank:inst|register24:inst24|R~19       ; 1       ;
; register_bank:inst|register24:inst25|R~19       ; 1       ;
; register_bank:inst|register24:inst28|R~19       ; 1       ;
; register_bank:inst|register24:inst27|R~19       ; 1       ;
; register_bank:inst|register24:inst3|R~19        ; 1       ;
; register_bank:inst|register24:inst17|R~19       ; 1       ;
; register_bank:inst|register24:inst26|R~18       ; 1       ;
; register_bank:inst|register24:inst25|R~18       ; 1       ;
; register_bank:inst|register24:inst3|R~18        ; 1       ;
; register_bank:inst|register24:inst17|R~18       ; 1       ;
; register_bank:inst|register24:inst24|R~18       ; 1       ;
; register_bank:inst|register24:inst29|R~18       ; 1       ;
; register_bank:inst|register24:inst17|R~17       ; 1       ;
; register_bank:inst|register24:inst25|R~17       ; 1       ;
; register_bank:inst|register24:inst27|R~18       ; 1       ;
; register_bank:inst|register24:inst28|R~18       ; 1       ;
; register_bank:inst|register24:inst3|R~17        ; 1       ;
; register_bank:inst|register24:inst24|R~17       ; 1       ;
; register_bank:inst|register24:inst26|R~17       ; 1       ;
; register_bank:inst|register24:inst29|R~17       ; 1       ;
; register_bank:inst|register24:inst17|R~16       ; 1       ;
; register_bank:inst|register24:inst25|R~16       ; 1       ;
; register_bank:inst|register24:inst27|R~17       ; 1       ;
; register_bank:inst|register24:inst28|R~17       ; 1       ;
; register_bank:inst|register24:inst3|R~16        ; 1       ;
; register_bank:inst|register24:inst24|R~16       ; 1       ;
; register_bank:inst|register24:inst26|R~16       ; 1       ;
; register_bank:inst|register24:inst29|R~16       ; 1       ;
; register_bank:inst|register24:inst26|R~15       ; 1       ;
; register_bank:inst|register24:inst28|R~16       ; 1       ;
; register_bank:inst|register24:inst28|R~15       ; 1       ;
; register_bank:inst|register24:inst27|R~16       ; 1       ;
; register_bank:inst|register24:inst25|R~15       ; 1       ;
; register_bank:inst|register24:inst3|R~15        ; 1       ;
; register_bank:inst|register24:inst17|R~15       ; 1       ;
; register_bank:inst|register24:inst24|R~15       ; 1       ;
; register_bank:inst|register24:inst29|R~15       ; 1       ;
; register_bank:inst|register24:inst26|R~14       ; 1       ;
; register_bank:inst|register24:inst28|R~14       ; 1       ;
; register_bank:inst|register24:inst27|R~15       ; 1       ;
; register_bank:inst|register24:inst29|R~14       ; 1       ;
; register_bank:inst|register24:inst24|R~14       ; 1       ;
; register_bank:inst|register24:inst25|R~14       ; 1       ;
; register_bank:inst|register24:inst28|R~13       ; 1       ;
; register_bank:inst|register24:inst27|R~14       ; 1       ;
; register_bank:inst|register24:inst3|R~14        ; 1       ;
; register_bank:inst|register24:inst17|R~14       ; 1       ;
; register_bank:inst|register24:inst26|R~13       ; 1       ;
; register_bank:inst|register24:inst29|R~13       ; 1       ;
; register_bank:inst|register24:inst24|R~13       ; 1       ;
; register_bank:inst|register24:inst25|R~13       ; 1       ;
; register_bank:inst|register24:inst28|R~12       ; 1       ;
; register_bank:inst|register24:inst27|R~13       ; 1       ;
; register_bank:inst|register24:inst3|R~13        ; 1       ;
; register_bank:inst|register24:inst17|R~13       ; 1       ;
; register_bank:inst|register24:inst26|R~12       ; 1       ;
; register_bank:inst|register24:inst25|R~12       ; 1       ;
; register_bank:inst|register24:inst3|R~12        ; 1       ;
; register_bank:inst|register24:inst17|R~12       ; 1       ;
; register_bank:inst|register24:inst24|R~12       ; 1       ;
; register_bank:inst|register24:inst29|R~12       ; 1       ;
; register_bank:inst|register24:inst17|R~11       ; 1       ;
; register_bank:inst|register24:inst25|R~11       ; 1       ;
; register_bank:inst|register24:inst27|R~12       ; 1       ;
; register_bank:inst|register24:inst28|R~11       ; 1       ;
; register_bank:inst|register24:inst3|R~11        ; 1       ;
; register_bank:inst|register24:inst24|R~11       ; 1       ;
; register_bank:inst|register24:inst26|R~11       ; 1       ;
; register_bank:inst|register24:inst29|R~11       ; 1       ;
; register_bank:inst|register24:inst17|R~10       ; 1       ;
; register_bank:inst|register24:inst25|R~10       ; 1       ;
; register_bank:inst|register24:inst27|R~11       ; 1       ;
; register_bank:inst|register24:inst28|R~10       ; 1       ;
; register_bank:inst|register24:inst3|R~10        ; 1       ;
; register_bank:inst|register24:inst24|R~10       ; 1       ;
; register_bank:inst|register24:inst26|R~10       ; 1       ;
; register_bank:inst|register24:inst29|R~10       ; 1       ;
; register_bank:inst|register24:inst26|R~9        ; 1       ;
; register_bank:inst|register24:inst28|R~9        ; 1       ;
; register_bank:inst|register24:inst27|R~10       ; 1       ;
; frequency_divider:inst1|clk_100Hz~0             ; 1       ;
; frequency_divider:inst1|LessThan1~9             ; 1       ;
; frequency_divider:inst1|LessThan1~8             ; 1       ;
; frequency_divider:inst1|LessThan1~7             ; 1       ;
; frequency_divider:inst1|LessThan1~6             ; 1       ;
; frequency_divider:inst1|LessThan1~5             ; 1       ;
; frequency_divider:inst1|LessThan1~4             ; 1       ;
; frequency_divider:inst1|LessThan1~3             ; 1       ;
; frequency_divider:inst1|LessThan1~2             ; 1       ;
; frequency_divider:inst1|LessThan1~1             ; 1       ;
; frequency_divider:inst1|LessThan1~0             ; 1       ;
; register_bank:inst|register24:inst25|R~9        ; 1       ;
; register_bank:inst|register24:inst3|R~9         ; 1       ;
; register_bank:inst|register24:inst17|R~9        ; 1       ;
; register_bank:inst|register24:inst24|R~9        ; 1       ;
; register_bank:inst|register24:inst29|R~9        ; 1       ;
; register_bank:inst|register24:inst26|R~8        ; 1       ;
; register_bank:inst|register24:inst28|R~8        ; 1       ;
; register_bank:inst|74160:inst19|12              ; 1       ;
; register_bank:inst|74160:inst19|11              ; 1       ;
; register_bank:inst|74160:inst19|32              ; 1       ;
; register_bank:inst|register24:inst27|R~9        ; 1       ;
; frequency_divider:inst1|clk_1KHz~0              ; 1       ;
; frequency_divider:inst1|LessThan0~9             ; 1       ;
; frequency_divider:inst1|LessThan0~8             ; 1       ;
; frequency_divider:inst1|LessThan0~7             ; 1       ;
; frequency_divider:inst1|LessThan0~6             ; 1       ;
; frequency_divider:inst1|LessThan0~5             ; 1       ;
; frequency_divider:inst1|LessThan0~4             ; 1       ;
; frequency_divider:inst1|LessThan0~3             ; 1       ;
; frequency_divider:inst1|LessThan0~2             ; 1       ;
; frequency_divider:inst1|LessThan0~1             ; 1       ;
; frequency_divider:inst1|LessThan0~0             ; 1       ;
; register_bank:inst|register24:inst3|Equal0~12   ; 1       ;
; register_bank:inst|register24:inst3|Equal0~11   ; 1       ;
; register_bank:inst|register24:inst3|R~8         ; 1       ;
; register_bank:inst|register24:inst3|Equal0~10   ; 1       ;
; register_bank:inst|register24:inst3|Equal0~9    ; 1       ;
; register_bank:inst|register24:inst3|Equal0~8    ; 1       ;
; register_bank:inst|register24:inst3|Equal0~7    ; 1       ;
; register_bank:inst|register24:inst3|Equal0~6    ; 1       ;
; register_bank:inst|register24:inst3|Equal0~5    ; 1       ;
; register_bank:inst|register24:inst3|Equal0~4    ; 1       ;
; register_bank:inst|register24:inst3|Equal0~3    ; 1       ;
; register_bank:inst|register24:inst3|Equal0~2    ; 1       ;
; register_bank:inst|register24:inst3|Equal0~1    ; 1       ;
; register_bank:inst|register24:inst3|Equal0~0    ; 1       ;
; register_bank:inst|register24:inst17|Equal0~12  ; 1       ;
; register_bank:inst|register24:inst17|Equal0~11  ; 1       ;
; register_bank:inst|register24:inst17|R~8        ; 1       ;
; register_bank:inst|register24:inst17|Equal0~10  ; 1       ;
; register_bank:inst|register24:inst17|Equal0~9   ; 1       ;
; register_bank:inst|register24:inst17|Equal0~8   ; 1       ;
; register_bank:inst|register24:inst17|Equal0~7   ; 1       ;
; register_bank:inst|register24:inst17|Equal0~6   ; 1       ;
; register_bank:inst|register24:inst17|Equal0~5   ; 1       ;
; register_bank:inst|register24:inst17|Equal0~4   ; 1       ;
; register_bank:inst|register24:inst17|Equal0~3   ; 1       ;
; register_bank:inst|register24:inst17|Equal0~2   ; 1       ;
; register_bank:inst|register24:inst17|Equal0~1   ; 1       ;
; register_bank:inst|register24:inst17|Equal0~0   ; 1       ;
; register_bank:inst|register24:inst24|Equal0~13  ; 1       ;
; register_bank:inst|register24:inst24|Equal0~12  ; 1       ;
; register_bank:inst|register24:inst24|R~8        ; 1       ;
; register_bank:inst|register24:inst24|Equal0~11  ; 1       ;
; register_bank:inst|register24:inst24|Equal0~10  ; 1       ;
; register_bank:inst|register24:inst24|Equal0~9   ; 1       ;
; register_bank:inst|register24:inst24|Equal0~8   ; 1       ;
; register_bank:inst|register24:inst24|Equal0~7   ; 1       ;
; register_bank:inst|register24:inst24|Equal0~6   ; 1       ;
; register_bank:inst|register24:inst24|Equal0~5   ; 1       ;
; register_bank:inst|register24:inst24|Equal0~4   ; 1       ;
; register_bank:inst|register24:inst24|Equal0~3   ; 1       ;
; register_bank:inst|register24:inst24|Equal0~2   ; 1       ;
; register_bank:inst|register24:inst24|Equal0~1   ; 1       ;
; register_bank:inst|register24:inst24|Equal0~0   ; 1       ;
; register_bank:inst|register24:inst25|Equal0~13  ; 1       ;
; register_bank:inst|register24:inst25|Equal0~12  ; 1       ;
; register_bank:inst|register24:inst25|R~8        ; 1       ;
; register_bank:inst|register24:inst25|Equal0~11  ; 1       ;
; register_bank:inst|register24:inst25|Equal0~10  ; 1       ;
; register_bank:inst|register24:inst25|Equal0~9   ; 1       ;
; register_bank:inst|register24:inst25|Equal0~8   ; 1       ;
; register_bank:inst|register24:inst25|Equal0~7   ; 1       ;
; register_bank:inst|register24:inst25|Equal0~6   ; 1       ;
; register_bank:inst|register24:inst25|Equal0~5   ; 1       ;
; register_bank:inst|register24:inst25|Equal0~4   ; 1       ;
; register_bank:inst|register24:inst25|Equal0~3   ; 1       ;
; register_bank:inst|register24:inst25|Equal0~2   ; 1       ;
; register_bank:inst|register24:inst25|Equal0~1   ; 1       ;
; register_bank:inst|register24:inst25|Equal0~0   ; 1       ;
; register_bank:inst|register24:inst25|always0~0  ; 1       ;
; register_bank:inst|register24:inst26|Equal0~15  ; 1       ;
; register_bank:inst|register24:inst26|Equal0~14  ; 1       ;
; register_bank:inst|register24:inst26|R~7        ; 1       ;
; register_bank:inst|register24:inst26|Equal0~13  ; 1       ;
; register_bank:inst|register24:inst26|Equal0~12  ; 1       ;
; register_bank:inst|register24:inst26|Equal0~11  ; 1       ;
; register_bank:inst|register24:inst26|Equal0~10  ; 1       ;
; register_bank:inst|register24:inst26|Equal0~9   ; 1       ;
; register_bank:inst|register24:inst26|Equal0~8   ; 1       ;
; register_bank:inst|register24:inst26|Equal0~7   ; 1       ;
; register_bank:inst|register24:inst26|Equal0~6   ; 1       ;
; register_bank:inst|register24:inst26|Equal0~5   ; 1       ;
; register_bank:inst|register24:inst26|Equal0~4   ; 1       ;
; register_bank:inst|register24:inst26|Equal0~3   ; 1       ;
; register_bank:inst|register24:inst26|Equal0~2   ; 1       ;
; register_bank:inst|register24:inst26|Equal0~1   ; 1       ;
; register_bank:inst|register24:inst26|Equal0~0   ; 1       ;
; register_bank:inst|register24:inst27|Equal0~13  ; 1       ;
; register_bank:inst|register24:inst27|Equal0~12  ; 1       ;
; register_bank:inst|register24:inst27|R~8        ; 1       ;
; register_bank:inst|register24:inst27|Equal0~11  ; 1       ;
; register_bank:inst|register24:inst27|Equal0~10  ; 1       ;
; register_bank:inst|register24:inst27|Equal0~9   ; 1       ;
; register_bank:inst|register24:inst27|Equal0~8   ; 1       ;
; register_bank:inst|register24:inst27|Equal0~7   ; 1       ;
; register_bank:inst|register24:inst27|Equal0~6   ; 1       ;
; register_bank:inst|register24:inst27|Equal0~5   ; 1       ;
; register_bank:inst|register24:inst27|Equal0~4   ; 1       ;
; register_bank:inst|register24:inst27|Equal0~3   ; 1       ;
; register_bank:inst|register24:inst27|Equal0~2   ; 1       ;
; register_bank:inst|register24:inst27|Equal0~1   ; 1       ;
; register_bank:inst|register24:inst27|Equal0~0   ; 1       ;
; register_bank:inst|register24:inst28|Equal0~15  ; 1       ;
; register_bank:inst|register24:inst28|Equal0~14  ; 1       ;
; register_bank:inst|register24:inst28|R~7        ; 1       ;
; register_bank:inst|register24:inst28|Equal0~13  ; 1       ;
; register_bank:inst|register24:inst28|Equal0~12  ; 1       ;
; register_bank:inst|register24:inst28|Equal0~11  ; 1       ;
; register_bank:inst|register24:inst28|Equal0~10  ; 1       ;
; register_bank:inst|register24:inst28|Equal0~9   ; 1       ;
; register_bank:inst|register24:inst28|Equal0~8   ; 1       ;
; register_bank:inst|register24:inst28|Equal0~7   ; 1       ;
; register_bank:inst|register24:inst28|Equal0~6   ; 1       ;
; register_bank:inst|register24:inst28|Equal0~5   ; 1       ;
; register_bank:inst|register24:inst28|Equal0~4   ; 1       ;
; register_bank:inst|register24:inst28|Equal0~3   ; 1       ;
; register_bank:inst|register24:inst28|Equal0~2   ; 1       ;
; register_bank:inst|register24:inst28|Equal0~1   ; 1       ;
; register_bank:inst|register24:inst28|Equal0~0   ; 1       ;
; register_bank:inst|register24:inst29|Equal0~13  ; 1       ;
; register_bank:inst|register24:inst29|Equal0~12  ; 1       ;
; register_bank:inst|register24:inst29|R~8        ; 1       ;
; register_bank:inst|register24:inst29|Equal0~11  ; 1       ;
; register_bank:inst|register24:inst29|Equal0~10  ; 1       ;
; register_bank:inst|register24:inst29|Equal0~9   ; 1       ;
; register_bank:inst|register24:inst29|Equal0~8   ; 1       ;
; register_bank:inst|register24:inst29|Equal0~7   ; 1       ;
; register_bank:inst|register24:inst29|Equal0~6   ; 1       ;
; register_bank:inst|register24:inst29|Equal0~5   ; 1       ;
; register_bank:inst|register24:inst29|Equal0~4   ; 1       ;
; register_bank:inst|register24:inst29|Equal0~3   ; 1       ;
; register_bank:inst|register24:inst29|Equal0~2   ; 1       ;
; register_bank:inst|register24:inst29|Equal0~1   ; 1       ;
; register_bank:inst|register24:inst29|Equal0~0   ; 1       ;
; 59Counter:inst14|74162:inst|42~2                ; 1       ;
; 59Counter:inst14|74162:inst|42~1                ; 1       ;
; 59Counter:inst13|74162:inst|42~1                ; 1       ;
; 59Counter:inst13|74162:inst|42~0                ; 1       ;
; 100Counter:inst15|74162:inst1|42~1              ; 1       ;
; 100Counter:inst15|74162:inst1|42~0              ; 1       ;
; 100Counter:inst15|74162:inst|42~1               ; 1       ;
; 100Counter:inst15|74162:inst|42~0               ; 1       ;
; 59Counter:inst13|74162:inst1|41~2               ; 1       ;
; 59Counter:inst13|74162:inst1|41~1               ; 1       ;
; 59Counter:inst13|74162:inst|41                  ; 1       ;
; 59Counter:inst14|74162:inst1|41~1               ; 1       ;
; 59Counter:inst14|74162:inst1|41~0               ; 1       ;
; 59Counter:inst14|74162:inst|41                  ; 1       ;
; 100Counter:inst15|74162:inst1|41                ; 1       ;
; 100Counter:inst15|74162:inst|41                 ; 1       ;
; 59Counter:inst13|74162:inst1|40                 ; 1       ;
; 59Counter:inst13|inst8~1                        ; 1       ;
; 59Counter:inst13|74162:inst|40                  ; 1       ;
; 59Counter:inst14|74162:inst1|40                 ; 1       ;
; 59Counter:inst14|74162:inst|40                  ; 1       ;
; 100Counter:inst15|74162:inst1|40                ; 1       ;
; 100Counter:inst15|74162:inst|40                 ; 1       ;
; 100Counter:inst15|74162:inst|22~0               ; 1       ;
; 59Counter:inst13|74162:inst1|39                 ; 1       ;
; 59Counter:inst13|74162:inst|39                  ; 1       ;
; 59Counter:inst14|74162:inst1|39                 ; 1       ;
; 59Counter:inst14|74162:inst|39                  ; 1       ;
; 100Counter:inst15|74162:inst1|39                ; 1       ;
; frequency_divider:inst1|clk_100Hz               ; 1       ;
; 100Counter:inst15|74162:inst|39                 ; 1       ;
; register_bank:inst|adder8:inst6|cnt~5           ; 1       ;
; register_bank:inst|adder8:inst6|cnt~4           ; 1       ;
; register_bank:inst|adder8:inst6|cnt~3           ; 1       ;
; register_bank:inst|adder8:inst6|cnt~2           ; 1       ;
; register_bank:inst|adder8:inst6|Add3~2          ; 1       ;
; register_bank:inst|adder8:inst6|Add4~1          ; 1       ;
; register_bank:inst|adder8:inst6|Add3~1          ; 1       ;
; register_bank:inst|adder8:inst6|Add4~0          ; 1       ;
; register_bank:inst|adder8:inst6|Add3~0          ; 1       ;
; dynamic_scanning:inst4|74160:inst|7~0           ; 1       ;
; dynamic_scanning:inst4|74160:inst|8~0           ; 1       ;
; frequency_divider:inst1|clk_1KHz                ; 1       ;
; led:inst7|WideOr5~0                             ; 1       ;
; led:inst7|WideOr6~0                             ; 1       ;
; led:inst7|WideOr4~0                             ; 1       ;
; led:inst7|WideOr3~0                             ; 1       ;
; led:inst7|WideOr2~0                             ; 1       ;
; led:inst7|WideOr1~0                             ; 1       ;
; led:inst7|WideOr0~0                             ; 1       ;
; data~143                                        ; 1       ;
; data~142                                        ; 1       ;
; data~141                                        ; 1       ;
; data~140                                        ; 1       ;
; data~139                                        ; 1       ;
; data~138                                        ; 1       ;
; data~137                                        ; 1       ;
; register_bank:inst|register24:inst29|Dout[7]    ; 1       ;
; data~136                                        ; 1       ;
; register_bank:inst|register24:inst24|Dout[7]    ; 1       ;
; register_bank:inst|register24:inst28|Dout[7]    ; 1       ;
; register_bank:inst|register24:inst25|Dout[7]    ; 1       ;
; data~135                                        ; 1       ;
; data~134                                        ; 1       ;
; register_bank:inst|register24:inst27|Dout[3]    ; 1       ;
; data~133                                        ; 1       ;
; register_bank:inst|register24:inst3|Dout[3]     ; 1       ;
; register_bank:inst|register24:inst26|Dout[3]    ; 1       ;
; register_bank:inst|register24:inst17|Dout[3]    ; 1       ;
; data~132                                        ; 1       ;
; register_bank:inst|register24:inst29|Dout[3]    ; 1       ;
; data~131                                        ; 1       ;
; register_bank:inst|register24:inst24|Dout[3]    ; 1       ;
; register_bank:inst|register24:inst28|Dout[3]    ; 1       ;
; register_bank:inst|register24:inst25|Dout[3]    ; 1       ;
; data~130                                        ; 1       ;
; register_bank:inst|register24:inst27|Dout[7]    ; 1       ;
; data~129                                        ; 1       ;
; register_bank:inst|register24:inst3|Dout[7]     ; 1       ;
; register_bank:inst|register24:inst26|Dout[7]    ; 1       ;
; register_bank:inst|register24:inst17|Dout[7]    ; 1       ;
; data~128                                        ; 1       ;
; data~127                                        ; 1       ;
; register_bank:inst|register24:inst25|Dout[19]   ; 1       ;
; data~126                                        ; 1       ;
; register_bank:inst|register24:inst3|Dout[19]    ; 1       ;
; register_bank:inst|register24:inst17|Dout[19]   ; 1       ;
; register_bank:inst|register24:inst24|Dout[19]   ; 1       ;
; data~125                                        ; 1       ;
; register_bank:inst|register24:inst29|Dout[19]   ; 1       ;
; data~124                                        ; 1       ;
; register_bank:inst|register24:inst26|Dout[19]   ; 1       ;
; register_bank:inst|register24:inst28|Dout[19]   ; 1       ;
; register_bank:inst|register24:inst27|Dout[19]   ; 1       ;
; data~123                                        ; 1       ;
; data~122                                        ; 1       ;
; register_bank:inst|register24:inst25|Dout[11]   ; 1       ;
; data~121                                        ; 1       ;
; register_bank:inst|register24:inst3|Dout[11]    ; 1       ;
; register_bank:inst|register24:inst17|Dout[11]   ; 1       ;
; register_bank:inst|register24:inst24|Dout[11]   ; 1       ;
; data~120                                        ; 1       ;
; register_bank:inst|register24:inst29|Dout[11]   ; 1       ;
; data~119                                        ; 1       ;
; register_bank:inst|register24:inst26|Dout[11]   ; 1       ;
; register_bank:inst|register24:inst28|Dout[11]   ; 1       ;
; register_bank:inst|register24:inst27|Dout[11]   ; 1       ;
; data~117                                        ; 1       ;
; data~116                                        ; 1       ;
; data~115                                        ; 1       ;
; data~114                                        ; 1       ;
; data~113                                        ; 1       ;
; data~112                                        ; 1       ;
; data~111                                        ; 1       ;
; data~110                                        ; 1       ;
; register_bank:inst|register24:inst29|Dout[22]   ; 1       ;
; data~109                                        ; 1       ;
; register_bank:inst|register24:inst17|Dout[22]   ; 1       ;
; register_bank:inst|register24:inst25|Dout[22]   ; 1       ;
; register_bank:inst|register24:inst27|Dout[22]   ; 1       ;
; data~108                                        ; 1       ;
; data~107                                        ; 1       ;
; register_bank:inst|register24:inst28|Dout[18]   ; 1       ;
; data~106                                        ; 1       ;
; register_bank:inst|register24:inst3|Dout[18]    ; 1       ;
; register_bank:inst|register24:inst26|Dout[18]   ; 1       ;
; register_bank:inst|register24:inst24|Dout[18]   ; 1       ;
; data~105                                        ; 1       ;
; register_bank:inst|register24:inst29|Dout[18]   ; 1       ;
; data~104                                        ; 1       ;
; register_bank:inst|register24:inst17|Dout[18]   ; 1       ;
; register_bank:inst|register24:inst25|Dout[18]   ; 1       ;
; register_bank:inst|register24:inst27|Dout[18]   ; 1       ;
; data~103                                        ; 1       ;
; register_bank:inst|register24:inst28|Dout[22]   ; 1       ;
; data~102                                        ; 1       ;
; register_bank:inst|register24:inst3|Dout[22]    ; 1       ;
; register_bank:inst|register24:inst26|Dout[22]   ; 1       ;
; register_bank:inst|register24:inst24|Dout[22]   ; 1       ;
; data~101                                        ; 1       ;
; data~100                                        ; 1       ;
; register_bank:inst|register24:inst25|Dout[14]   ; 1       ;
; data~99                                         ; 1       ;
; register_bank:inst|register24:inst3|Dout[14]    ; 1       ;
; register_bank:inst|register24:inst17|Dout[14]   ; 1       ;
; register_bank:inst|register24:inst24|Dout[14]   ; 1       ;
; data~98                                         ; 1       ;
; register_bank:inst|register24:inst29|Dout[14]   ; 1       ;
; data~97                                         ; 1       ;
; register_bank:inst|register24:inst26|Dout[14]   ; 1       ;
; register_bank:inst|register24:inst28|Dout[14]   ; 1       ;
; register_bank:inst|register24:inst27|Dout[14]   ; 1       ;
; data~96                                         ; 1       ;
; data~95                                         ; 1       ;
; register_bank:inst|register24:inst29|Dout[6]    ; 1       ;
; data~94                                         ; 1       ;
; register_bank:inst|register24:inst25|Dout[2]    ; 1       ;
; register_bank:inst|register24:inst29|Dout[2]    ; 1       ;
; register_bank:inst|register24:inst25|Dout[6]    ; 1       ;
; data~93                                         ; 1       ;
; data~92                                         ; 1       ;
; register_bank:inst|register24:inst26|Dout[6]    ; 1       ;
; data~91                                         ; 1       ;
; register_bank:inst|register24:inst3|Dout[2]     ; 1       ;
; register_bank:inst|register24:inst26|Dout[2]    ; 1       ;
; register_bank:inst|register24:inst3|Dout[6]     ; 1       ;
; data~90                                         ; 1       ;
; register_bank:inst|register24:inst27|Dout[6]    ; 1       ;
; data~89                                         ; 1       ;
; register_bank:inst|register24:inst17|Dout[2]    ; 1       ;
; register_bank:inst|register24:inst27|Dout[2]    ; 1       ;
; register_bank:inst|register24:inst17|Dout[6]    ; 1       ;
; data~88                                         ; 1       ;
; register_bank:inst|register24:inst28|Dout[6]    ; 1       ;
; data~87                                         ; 1       ;
; register_bank:inst|register24:inst24|Dout[2]    ; 1       ;
; register_bank:inst|register24:inst28|Dout[2]    ; 1       ;
; register_bank:inst|register24:inst24|Dout[6]    ; 1       ;
; data~86                                         ; 1       ;
; data~85                                         ; 1       ;
; register_bank:inst|register24:inst25|Dout[10]   ; 1       ;
; data~84                                         ; 1       ;
; register_bank:inst|register24:inst3|Dout[10]    ; 1       ;
; register_bank:inst|register24:inst17|Dout[10]   ; 1       ;
; register_bank:inst|register24:inst24|Dout[10]   ; 1       ;
; data~83                                         ; 1       ;
; register_bank:inst|register24:inst29|Dout[10]   ; 1       ;
; data~82                                         ; 1       ;
; register_bank:inst|register24:inst26|Dout[10]   ; 1       ;
; register_bank:inst|register24:inst28|Dout[10]   ; 1       ;
; register_bank:inst|register24:inst27|Dout[10]   ; 1       ;
; data~80                                         ; 1       ;
; data~79                                         ; 1       ;
; data~78                                         ; 1       ;
; data~77                                         ; 1       ;
; data~76                                         ; 1       ;
; data~75                                         ; 1       ;
; data~74                                         ; 1       ;
; data~73                                         ; 1       ;
; register_bank:inst|register24:inst29|Dout[21]   ; 1       ;
; data~72                                         ; 1       ;
; register_bank:inst|register24:inst24|Dout[21]   ; 1       ;
; register_bank:inst|register24:inst25|Dout[21]   ; 1       ;
; register_bank:inst|register24:inst28|Dout[21]   ; 1       ;
; data~71                                         ; 1       ;
; data~70                                         ; 1       ;
; register_bank:inst|register24:inst27|Dout[17]   ; 1       ;
; data~69                                         ; 1       ;
; register_bank:inst|register24:inst3|Dout[17]    ; 1       ;
; register_bank:inst|register24:inst17|Dout[17]   ; 1       ;
; register_bank:inst|register24:inst26|Dout[17]   ; 1       ;
; data~68                                         ; 1       ;
; register_bank:inst|register24:inst29|Dout[17]   ; 1       ;
; data~67                                         ; 1       ;
; register_bank:inst|register24:inst24|Dout[17]   ; 1       ;
; register_bank:inst|register24:inst25|Dout[17]   ; 1       ;
; register_bank:inst|register24:inst28|Dout[17]   ; 1       ;
; data~66                                         ; 1       ;
; register_bank:inst|register24:inst27|Dout[21]   ; 1       ;
; data~65                                         ; 1       ;
; register_bank:inst|register24:inst3|Dout[21]    ; 1       ;
; register_bank:inst|register24:inst17|Dout[21]   ; 1       ;
; register_bank:inst|register24:inst26|Dout[21]   ; 1       ;
; data~64                                         ; 1       ;
; data~63                                         ; 1       ;
; register_bank:inst|register24:inst25|Dout[13]   ; 1       ;
; data~62                                         ; 1       ;
; register_bank:inst|register24:inst3|Dout[13]    ; 1       ;
; register_bank:inst|register24:inst17|Dout[13]   ; 1       ;
; register_bank:inst|register24:inst24|Dout[13]   ; 1       ;
; data~61                                         ; 1       ;
; data~60                                         ; 1       ;
; register_bank:inst|register24:inst29|Dout[5]    ; 1       ;
; data~59                                         ; 1       ;
; register_bank:inst|register24:inst17|Dout[5]    ; 1       ;
; register_bank:inst|register24:inst25|Dout[5]    ; 1       ;
; register_bank:inst|register24:inst27|Dout[5]    ; 1       ;
; data~58                                         ; 1       ;
; data~57                                         ; 1       ;
; register_bank:inst|register24:inst28|Dout[1]    ; 1       ;
; data~56                                         ; 1       ;
; register_bank:inst|register24:inst3|Dout[1]     ; 1       ;
; register_bank:inst|register24:inst24|Dout[1]    ; 1       ;
; register_bank:inst|register24:inst26|Dout[1]    ; 1       ;
; data~55                                         ; 1       ;
; register_bank:inst|register24:inst29|Dout[1]    ; 1       ;
; data~54                                         ; 1       ;
; register_bank:inst|register24:inst17|Dout[1]    ; 1       ;
; register_bank:inst|register24:inst25|Dout[1]    ; 1       ;
; register_bank:inst|register24:inst27|Dout[1]    ; 1       ;
; data~53                                         ; 1       ;
; register_bank:inst|register24:inst28|Dout[5]    ; 1       ;
; data~52                                         ; 1       ;
; register_bank:inst|register24:inst3|Dout[5]     ; 1       ;
; register_bank:inst|register24:inst24|Dout[5]    ; 1       ;
; register_bank:inst|register24:inst26|Dout[5]    ; 1       ;
; data~51                                         ; 1       ;
; register_bank:inst|register24:inst29|Dout[13]   ; 1       ;
; data~50                                         ; 1       ;
; register_bank:inst|register24:inst26|Dout[13]   ; 1       ;
; register_bank:inst|register24:inst28|Dout[13]   ; 1       ;
; register_bank:inst|register24:inst27|Dout[13]   ; 1       ;
; data~49                                         ; 1       ;
; data~48                                         ; 1       ;
; register_bank:inst|register24:inst25|Dout[9]    ; 1       ;
; data~47                                         ; 1       ;
; register_bank:inst|register24:inst3|Dout[9]     ; 1       ;
; register_bank:inst|register24:inst17|Dout[9]    ; 1       ;
; register_bank:inst|register24:inst24|Dout[9]    ; 1       ;
; data~46                                         ; 1       ;
; register_bank:inst|register24:inst29|Dout[9]    ; 1       ;
; data~45                                         ; 1       ;
+-------------------------------------------------+---------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 1,311 / 168,875 ( < 1 % ) ;
; C16 interconnects           ; 18 / 5,236 ( < 1 % )      ;
; C4 interconnects            ; 852 / 103,272 ( < 1 % )   ;
; Direct links                ; 133 / 168,875 ( < 1 % )   ;
; Global clocks               ; 4 / 20 ( 20 % )           ;
; Local interconnects         ; 430 / 55,856 ( < 1 % )    ;
; R24 interconnects           ; 23 / 5,207 ( < 1 % )      ;
; R4 interconnects            ; 1,207 / 141,678 ( < 1 % ) ;
+-----------------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.47) ; Number of LABs  (Total = 62) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 5                            ;
; 14                                          ; 5                            ;
; 15                                          ; 8                            ;
; 16                                          ; 27                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.35) ; Number of LABs  (Total = 62) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 52                           ;
; 1 Clock enable                     ; 24                           ;
; 1 Sync. clear                      ; 4                            ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.85) ; Number of LABs  (Total = 62) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 4                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 4                            ;
; 22                                           ; 2                            ;
; 23                                           ; 5                            ;
; 24                                           ; 4                            ;
; 25                                           ; 3                            ;
; 26                                           ; 3                            ;
; 27                                           ; 4                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.15) ; Number of LABs  (Total = 62) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 4                            ;
; 3                                               ; 0                            ;
; 4                                               ; 2                            ;
; 5                                               ; 5                            ;
; 6                                               ; 3                            ;
; 7                                               ; 4                            ;
; 8                                               ; 2                            ;
; 9                                               ; 2                            ;
; 10                                              ; 8                            ;
; 11                                              ; 7                            ;
; 12                                              ; 0                            ;
; 13                                              ; 4                            ;
; 14                                              ; 4                            ;
; 15                                              ; 3                            ;
; 16                                              ; 6                            ;
; 17                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.85) ; Number of LABs  (Total = 62) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 5                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 4                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 28        ; 0            ; 28        ; 0            ; 0            ; 28        ; 28        ; 0            ; 28        ; 28        ; 0            ; 23           ; 0            ; 0            ; 5            ; 0            ; 23           ; 5            ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 28           ; 0         ; 28           ; 28           ; 0         ; 0         ; 28           ; 0         ; 0         ; 28           ; 5            ; 28           ; 28           ; 23           ; 28           ; 5            ; 23           ; 28           ; 28           ; 28           ; 5            ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DS1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS3                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS4                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS5                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS6                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS7                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DS8                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_led              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Z[8]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Z[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Z[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Z[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Z[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Z[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Z[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Z[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLRN               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F1_in              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PAUSE              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50MHz          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                            ;
+-----------------------------------------------------------------------------------+----------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)             ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+----------------------------------+-------------------+
; I/O                                                                               ; frequency_divider:inst1|clk_1KHz ; 266.2             ;
; CLRN,F1_in,I/O                                                                    ; frequency_divider:inst1|clk_1KHz ; 159.1             ;
; frequency_divider:inst1|clk_1KHz,CLRN,frequency_divider:inst1|clk_100Hz,F1_in,I/O ; frequency_divider:inst1|clk_1KHz ; 72.3              ;
; I/O                                                                               ; CLRN,F1_in                       ; 11.9              ;
+-----------------------------------------------------------------------------------+----------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                               ;
+--------------------------------------------+--------------------------------------------+-------------------+
; Source Register                            ; Destination Register                       ; Delay Added in ns ;
+--------------------------------------------+--------------------------------------------+-------------------+
; CLRN                                       ; register_bank:inst|74160:inst19|9          ; 3.052             ;
; frequency_divider:inst1|clk_1KHz           ; frequency_divider:inst1|clk_1KHz           ; 2.582             ;
; frequency_divider:inst1|clk_100Hz          ; frequency_divider:inst1|clk_100Hz          ; 2.582             ;
; F1_in                                      ; register_bank:inst|adder8:inst6|cnt[1]     ; 2.488             ;
; SW1                                        ; register_bank:inst|register24:inst25|R[1]  ; 1.713             ;
; register_bank:inst|74160:inst19|8          ; register_bank:inst|register24:inst25|R[1]  ; 1.713             ;
; register_bank:inst|74160:inst19|6          ; register_bank:inst|register24:inst25|R[1]  ; 1.713             ;
; register_bank:inst|74160:inst19|7          ; register_bank:inst|register24:inst25|R[1]  ; 1.713             ;
; register_bank:inst|register24:inst26|R[20] ; register_bank:inst|register24:inst26|R[20] ; 1.232             ;
; 59Counter:inst14|74162:inst1|43            ; register_bank:inst|register24:inst26|R[20] ; 1.232             ;
; register_bank:inst|register24:inst28|R[2]  ; register_bank:inst|register24:inst28|R[2]  ; 1.221             ;
; 100Counter:inst15|74162:inst|45            ; register_bank:inst|register24:inst28|R[2]  ; 1.221             ;
; register_bank:inst|register24:inst24|R[6]  ; register_bank:inst|register24:inst24|R[6]  ; 1.213             ;
; 100Counter:inst15|74162:inst1|45           ; register_bank:inst|register24:inst24|R[6]  ; 1.213             ;
; register_bank:inst|register24:inst29|R[9]  ; register_bank:inst|register24:inst29|R[9]  ; 1.202             ;
; 59Counter:inst13|74162:inst|44             ; register_bank:inst|register24:inst29|R[9]  ; 1.202             ;
; register_bank:inst|register24:inst3|R[2]   ; register_bank:inst|register24:inst3|R[2]   ; 1.163             ;
; register_bank:inst|register24:inst29|R[22] ; register_bank:inst|register24:inst29|R[22] ; 1.163             ;
; 59Counter:inst14|74162:inst1|45            ; register_bank:inst|register24:inst29|R[22] ; 1.163             ;
; register_bank:inst|register24:inst24|R[0]  ; register_bank:inst|register24:inst24|R[0]  ; 1.143             ;
; register_bank:inst|register24:inst27|R[7]  ; register_bank:inst|register24:inst27|R[7]  ; 1.143             ;
; 100Counter:inst15|74162:inst|43            ; register_bank:inst|register24:inst24|R[0]  ; 1.143             ;
; 100Counter:inst15|74162:inst1|46           ; register_bank:inst|register24:inst27|R[7]  ; 1.143             ;
; register_bank:inst|register24:inst24|R[2]  ; register_bank:inst|register24:inst24|R[2]  ; 1.139             ;
; register_bank:inst|register24:inst25|R[2]  ; register_bank:inst|register24:inst25|R[2]  ; 1.026             ;
; register_bank:inst|register24:inst3|R[18]  ; register_bank:inst|register24:inst3|R[18]  ; 1.025             ;
; 59Counter:inst14|74162:inst|45             ; register_bank:inst|register24:inst3|R[18]  ; 1.025             ;
; register_bank:inst|register24:inst27|R[9]  ; register_bank:inst|register24:inst27|R[9]  ; 1.023             ;
; register_bank:inst|register24:inst29|R[7]  ; register_bank:inst|register24:inst29|R[7]  ; 1.011             ;
; register_bank:inst|register24:inst29|R[2]  ; register_bank:inst|register24:inst29|R[2]  ; 1.007             ;
; register_bank:inst|register24:inst25|R[20] ; register_bank:inst|register24:inst25|R[20] ; 0.999             ;
; register_bank:inst|register24:inst25|R[18] ; register_bank:inst|register24:inst25|R[18] ; 0.997             ;
; register_bank:inst|register24:inst25|R[21] ; register_bank:inst|register24:inst25|R[21] ; 0.995             ;
; 59Counter:inst14|74162:inst1|44            ; register_bank:inst|register24:inst25|R[21] ; 0.995             ;
; register_bank:inst|register24:inst27|R[20] ; register_bank:inst|register24:inst27|R[20] ; 0.992             ;
; register_bank:inst|register24:inst27|R[22] ; register_bank:inst|register24:inst27|R[22] ; 0.989             ;
; register_bank:inst|register24:inst24|R[17] ; register_bank:inst|register24:inst24|R[17] ; 0.987             ;
; 59Counter:inst14|74162:inst|44             ; register_bank:inst|register24:inst24|R[17] ; 0.987             ;
; register_bank:inst|register24:inst26|R[10] ; register_bank:inst|register24:inst26|R[10] ; 0.971             ;
; 59Counter:inst13|74162:inst|45             ; register_bank:inst|register24:inst26|R[10] ; 0.971             ;
; register_bank:inst|register24:inst29|R[20] ; register_bank:inst|register24:inst29|R[20] ; 0.969             ;
; register_bank:inst|register24:inst26|R[8]  ; register_bank:inst|register24:inst26|R[8]  ; 0.968             ;
; 59Counter:inst13|74162:inst|43             ; register_bank:inst|register24:inst26|R[8]  ; 0.968             ;
; register_bank:inst|register24:inst24|R[4]  ; register_bank:inst|register24:inst24|R[4]  ; 0.948             ;
; 100Counter:inst15|74162:inst1|43           ; register_bank:inst|register24:inst24|R[4]  ; 0.948             ;
; register_bank:inst|register24:inst25|R[4]  ; register_bank:inst|register24:inst25|R[4]  ; 0.945             ;
; register_bank:inst|register24:inst28|R[20] ; register_bank:inst|register24:inst28|R[20] ; 0.944             ;
; register_bank:inst|register24:inst26|R[14] ; register_bank:inst|register24:inst26|R[14] ; 0.934             ;
; 59Counter:inst13|74162:inst1|45            ; register_bank:inst|register24:inst26|R[14] ; 0.934             ;
; register_bank:inst|register24:inst26|R[12] ; register_bank:inst|register24:inst26|R[12] ; 0.933             ;
; 59Counter:inst13|74162:inst1|43            ; register_bank:inst|register24:inst26|R[12] ; 0.933             ;
; register_bank:inst|register24:inst27|R[11] ; register_bank:inst|register24:inst27|R[11] ; 0.929             ;
; 59Counter:inst13|74162:inst|46             ; register_bank:inst|register24:inst27|R[11] ; 0.929             ;
; register_bank:inst|register24:inst25|R[6]  ; register_bank:inst|register24:inst25|R[6]  ; 0.925             ;
; register_bank:inst|register24:inst3|R[20]  ; register_bank:inst|register24:inst3|R[20]  ; 0.922             ;
; register_bank:inst|register24:inst28|R[22] ; register_bank:inst|register24:inst28|R[22] ; 0.918             ;
; register_bank:inst|register24:inst24|R[19] ; register_bank:inst|register24:inst24|R[19] ; 0.917             ;
; 59Counter:inst14|74162:inst|46             ; register_bank:inst|register24:inst24|R[19] ; 0.917             ;
; register_bank:inst|register24:inst29|R[4]  ; register_bank:inst|register24:inst29|R[4]  ; 0.910             ;
; register_bank:inst|register24:inst24|R[21] ; register_bank:inst|register24:inst24|R[21] ; 0.909             ;
; register_bank:inst|register24:inst3|R[6]   ; register_bank:inst|register24:inst3|R[6]   ; 0.905             ;
; register_bank:inst|register24:inst3|R[4]   ; register_bank:inst|register24:inst3|R[4]   ; 0.896             ;
; register_bank:inst|register24:inst24|R[3]  ; register_bank:inst|register24:inst24|R[3]  ; 0.891             ;
; 100Counter:inst15|74162:inst|46            ; register_bank:inst|register24:inst24|R[3]  ; 0.891             ;
; register_bank:inst|register24:inst28|R[18] ; register_bank:inst|register24:inst28|R[18] ; 0.881             ;
; register_bank:inst|register24:inst28|R[16] ; register_bank:inst|register24:inst28|R[16] ; 0.878             ;
; 59Counter:inst14|74162:inst|43             ; register_bank:inst|register24:inst28|R[16] ; 0.878             ;
; register_bank:inst|register24:inst17|R[18] ; register_bank:inst|register24:inst17|R[18] ; 0.870             ;
; register_bank:inst|register24:inst17|R[7]  ; register_bank:inst|register24:inst17|R[7]  ; 0.869             ;
; register_bank:inst|register24:inst29|R[0]  ; register_bank:inst|register24:inst29|R[0]  ; 0.868             ;
; register_bank:inst|register24:inst28|R[11] ; register_bank:inst|register24:inst28|R[11] ; 0.858             ;
; register_bank:inst|register24:inst27|R[10] ; register_bank:inst|register24:inst27|R[10] ; 0.858             ;
; register_bank:inst|register24:inst29|R[12] ; register_bank:inst|register24:inst29|R[12] ; 0.854             ;
; register_bank:inst|register24:inst26|R[18] ; register_bank:inst|register24:inst26|R[18] ; 0.846             ;
; register_bank:inst|register24:inst28|R[0]  ; register_bank:inst|register24:inst28|R[0]  ; 0.832             ;
; register_bank:inst|register24:inst26|R[1]  ; register_bank:inst|register24:inst26|R[1]  ; 0.829             ;
; 100Counter:inst15|74162:inst|44            ; register_bank:inst|register24:inst26|R[1]  ; 0.829             ;
; register_bank:inst|register24:inst27|R[4]  ; register_bank:inst|register24:inst27|R[4]  ; 0.814             ;
; register_bank:inst|register24:inst3|R[14]  ; register_bank:inst|register24:inst3|R[14]  ; 0.733             ;
; register_bank:inst|register24:inst3|R[17]  ; register_bank:inst|register24:inst3|R[17]  ; 0.732             ;
; register_bank:inst|register24:inst3|R[22]  ; register_bank:inst|register24:inst3|R[22]  ; 0.711             ;
; register_bank:inst|register24:inst25|R[0]  ; register_bank:inst|register24:inst25|R[0]  ; 0.675             ;
; register_bank:inst|register24:inst25|R[16] ; register_bank:inst|register24:inst25|R[16] ; 0.663             ;
; register_bank:inst|register24:inst17|R[13] ; register_bank:inst|register24:inst17|R[13] ; 0.633             ;
; 59Counter:inst13|74162:inst1|44            ; register_bank:inst|register24:inst17|R[13] ; 0.633             ;
; register_bank:inst|register24:inst17|R[5]  ; register_bank:inst|register24:inst17|R[5]  ; 0.625             ;
; 100Counter:inst15|74162:inst1|44           ; register_bank:inst|register24:inst17|R[5]  ; 0.625             ;
; frequency_divider:inst1|cnt_100Hz[30]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[29]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[28]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[27]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[26]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[25]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[24]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[23]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[22]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[21]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[20]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[19]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
; frequency_divider:inst1|cnt_100Hz[18]      ; frequency_divider:inst1|clk_100Hz          ; 0.623             ;
+--------------------------------------------+--------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C55F484C8 for design "chronograph"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C16F484C8 is compatible
    Info (176445): Device EP3C40F484C8 is compatible
    Info (176445): Device EP3C80F484C8 is compatible
    Info (176445): Device EP3C120F484C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'chronograph.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_50MHz~input (placed in PIN T1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node frequency_divider:inst1|clk_1KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node frequency_divider:inst1|clk_1KHz~0
Info (176353): Automatically promoted node frequency_divider:inst1|clk_100Hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node frequency_divider:inst1|clk_100Hz~0
Info (176353): Automatically promoted node register_bank:inst|inst16 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X44_Y0 to location X54_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/Hanliutong/OneDrive/Homework/Digital logic experiment/16071118/10_3/output_files/chronograph.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1149 megabytes
    Info: Processing ended: Thu Dec 28 11:20:40 2017
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Hanliutong/OneDrive/Homework/Digital logic experiment/16071118/10_3/output_files/chronograph.fit.smsg.


