## 6강 - FinFET 이해

<br>

요즘은 모바일 컴퓨팅이 강조되고 있는 시대다.

따라서 기존의 고성능 퍼포먼스와 낮은 소비전력 + 작은 칩 공간과 가격 경쟁력이 함께 필요하다.

<br>

더 나은 성능을 위해 필요한 요구사항은 **'PPA'**였다.

```
Power / Performance / Area
```

<br>

모바일 컴퓨팅 시대에는 여기서 **Cost**가 추가된 **'PPAC'**가 요구된다.

<br>

PPA 패러다임에 따라 무어의 법칙은 90nm 세대까지 게이트 산화막 두께와 채널 길이를 감소하는 방법으로 Chip size를 감소해왔다. (2년마다 약 2배로 사이즈를 줄여나가며 지켜왔음)

하지만, 평면 구조 소자에서 소자 크기를 미세화하는데 제조 공정의 어려움으로 한계에 도달했다.

이를 해결하기 위해, 고유 전체 게이트 산화막과 금속 게이트 구조를 사용하고 3차원 구조 소자를 이용해 필요한 성능을 확보하는 단계에 이르렀다.

<br>

#### 트랜지스터의 발전

(2003~2005) : 90nm까지는 채널 길이, 게이트 산화막 두께를 줄이면서 감소시켜옴

(2006~2010) : 32nm까지는 실리콘-저마늄 채널을 이용하는 기술 도입

(2014) : 3D 구조인 FinFET을 도입

<br>

#### FinFET

전기적 특성 조절에 용이하고, planar 대비 SCE에 유리한 장점이 있음

> *SCE : Short Channel Effect로, 짧은 채널에서 나타나는 전기적 특성의 열화 감소를 뜻함*

**2D 구조** : Si 한 면만 전류를 흘리는 채널로 사용하고, 게이트 바로 아래로만 채널 영역의 정전기적 특성을 제어할 수 있었음

**3D 구조** : Si를 둘러싼 게이트의 세 면에서 채널을 정전기적으로 제어하는 것이 가능해짐

즉, 3D 구조인 FinFET을 이용하여 게이트 제어 능력을 개선하고, 전기적 특성 조절에 대한 효율을 상승시킬 수 있었음

<br>

##### Planar 장단점

- 장점
  - 평면 구조에서 기존과 동일한 소형화 방식 이용
  - 기존의 Stress Engineering 기능 활용
  - 기존 포토 미세화 가능
- 단점
  - SCE 특성에서 한계
  - 소형화 진행시 SD junctin 형성에서 한계
  - 캐리어 이동도의 한계

<br>

##### FinFET 장단점

- 장점

  - SCE 특성 우수

    채널 길이를 줄이면서 기간 영역에 생성될 수 있는 여러 누설 전류 경로를 차단함

    채널로 사용하는 FIN을 완전 공핍되게 사용 → 기판 영역으로의 누설 전류 대폭 감소

  - 좋은 퍼포먼스

    3차원 구조로 유효 채널 폭 증가 → On Current 증가, Vdd Scaling을 통해 전력 소모 감소

  - 적은 도핑으로 RDF관점 우수

    이온 주입 공정 감소하면서 균일성 확보 측면에서 이득

- 단점

  - Fin 패터닝, 제작 공정 기술이 매우 어려움
  - 매우 조밀한 공정 제한
  - 높은 저항

<br>

##### FinFET 구현 방향

Fin 형성 시 고려 요소

- Fin Width : SCE 결성에 영향
- Fin Height : 동일한 칩 면적 사용 시 On Current에 영향
- Fin Pitch : 인접한 Fin 사이의 거리를 말하며, 칩의 면적과 집적도에 영향

Side Effect가 존재하기 때문에, 최적의 Fin 모양을 구현해야 하며 이때 Fin의 수, 폭, 높이, 간격일 고려해야한다.

<br>

10nm 이하의 핀 크기는 일반 포토와 etch 공정으로 구현이 어렵다. 따라서 DPT 공정으로 구현한다.

>  *DPT : Dual Pattern Technology*

<br>

과정 : Mandrel 패턴 형성 → Thin film 증착 → 이방성 에칭 2번 진행 → 실리콘 에칭 → 산화막 증착, 평탄화 진행 → 선택적 산화막 제거 → 폴리 실리콘 증착