import{n as e,r as t}from"./app-BoaHcSM-.js";import{t as n}from"./plugin-vue_export-helper-BBNlaSNf.js";var r=JSON.parse(`{"path":"/posts/AI%E5%9F%BA%E7%A1%80%E8%AE%BE%E6%96%BD/%E5%AD%A6%E4%B9%A0%E8%AE%A1%E5%88%92/AI_infra/Bank_Conflict(Bank_%E5%86%B2%E7%AA%81).html","title":"Bank_Conflict(Bank_冲突)","lang":"zh-CN","frontmatter":{"title":"Bank_Conflict(Bank_冲突)","icon":"cpu","date":"2026-07-23T00:00:00.000Z","category":["AI基础设施"],"description":"Bank 冲突（Bank Conflict） 是指在同一个线程束（Warp，包含 32 个并发线程）中，多个线程在同一时刻尝试访问片上超高速缓存（Shared Memory / SRAM）里同一个 Bank 的不同物理内存地址，从而导致原本并行的内存访问被强行退化为串行排队、引发严重性能骤降的硬件物理冲突。 这是编写高性能大模型底层算子（如使用 Tri...","head":[["script",{"type":"application/ld+json"},"{\\"@context\\":\\"https://schema.org\\",\\"@type\\":\\"Article\\",\\"headline\\":\\"Bank_Conflict(Bank_冲突)\\",\\"image\\":[\\"\\"],\\"datePublished\\":\\"2026-07-23T00:00:00.000Z\\",\\"dateModified\\":null,\\"author\\":[{\\"@type\\":\\"Person\\",\\"name\\":\\"Kinger\\",\\"url\\":\\"https://www.yuque.com/kinger-wwnro\\"}]}"],["meta",{"property":"og:url","content":"https://venking.tech/blog/posts/AI%E5%9F%BA%E7%A1%80%E8%AE%BE%E6%96%BD/%E5%AD%A6%E4%B9%A0%E8%AE%A1%E5%88%92/AI_infra/Bank_Conflict(Bank_%E5%86%B2%E7%AA%81).html"}],["meta",{"property":"og:site_name","content":"Kinger 的技术博客"}],["meta",{"property":"og:title","content":"Bank_Conflict(Bank_冲突)"}],["meta",{"property":"og:description","content":"Bank 冲突（Bank Conflict） 是指在同一个线程束（Warp，包含 32 个并发线程）中，多个线程在同一时刻尝试访问片上超高速缓存（Shared Memory / SRAM）里同一个 Bank 的不同物理内存地址，从而导致原本并行的内存访问被强行退化为串行排队、引发严重性能骤降的硬件物理冲突。 这是编写高性能大模型底层算子（如使用 Tri..."}],["meta",{"property":"og:type","content":"article"}],["meta",{"property":"og:locale","content":"zh-CN"}],["meta",{"property":"article:published_time","content":"2026-07-23T00:00:00.000Z"}]]},"git":{},"readingTime":{"minutes":5.18,"words":1553},"filePathRelative":"posts/AI基础设施/学习计划/AI_infra/Bank_Conflict(Bank_冲突).md","excerpt":"<p><strong>Bank 冲突（Bank Conflict）</strong> 是指<strong>在同一个线程束（Warp，包含 32 个并发线程）中，多个线程在同一时刻尝试访问片上超高速缓存（Shared Memory / SRAM）里同一个 Bank 的不同物理内存地址，从而导致原本并行的内存访问被强行退化为串行排队、引发严重性能骤降的硬件物理冲突。</strong></p>\\n<p>这是编写高性能大模型底层算子（如使用 Triton 或 CUDA C++）时，Infra 工程师必须死磕并消灭的“性能杀手”之一。</p>\\n<p>为了让你在芯片和算子级彻底吃透它，我们直接切入它的硬件构造、冲突机理以及工程消灭手段进行拆解：</p>","autoDesc":true}`),i={name:`Bank_Conflict(Bank_冲突).md`},a=[`innerHTML`];function o(n,r,i,o,s,c){return t(),e(`div`,{class:`vp-migrated-content`,innerHTML:`<div><p><strong>Bank 冲突（Bank Conflict）</strong> 是指<strong>在同一个线程束（Warp，包含 32 个并发线程）中，多个线程在同一时刻尝试访问片上超高速缓存（Shared Memory / SRAM）里同一个 Bank 的不同物理内存地址，从而导致原本并行的内存访问被强行退化为串行排队、引发严重性能骤降的硬件物理冲突。</strong></p>
<p>这是编写高性能大模型底层算子（如使用 Triton 或 CUDA C++）时，Infra 工程师必须死磕并消灭的“性能杀手”之一。</p>
<p>为了让你在芯片和算子级彻底吃透它，我们直接切入它的硬件构造、冲突机理以及工程消灭手段进行拆解：</p>
<hr>
<h3 id="一、-共享内存的物理构造-什么是-bank" tabindex="-1"><a class="header-anchor" href="#一、-共享内存的物理构造-什么是-bank"><span>一、 共享内存的物理构造：什么是 Bank？</span></a></h3>
<p>为了在极高频的暴算中提供极高的带宽，GPU 的片上共享内存（Shared Memory / SRAM）在硬件设计上被划分成了许多个彼此独立的、可以同时并发读写的内存分块，这些分块就叫作 <strong>Bank</strong>。</p>
<p>在现代英伟达 GPU（如 Ampere、Hopper、Blackwell 架构）中：</p>
<ul>
<li><strong>Bank 的数量</strong>：固定为 <strong>32 个</strong>（刚好与一个 Warp 里的 32 个线程一一对应）。</li>
<li><strong>交错编址（物理打散）</strong>：内存地址是以 32 位（4 字节，如一个 <code v-pre>float32</code>）为单位，像发扑克牌一样<strong>轮流交错</strong>打散在 32 个 Bank 里的：</li>
<li>地址 <code v-pre>0~3</code> 字节属于 Bank 0</li>
<li>地址 <code v-pre>4~7</code> 字节属于 Bank 1</li>
<li>...</li>
<li>地址 <code v-pre>124~127</code> 字节属于 Bank 31</li>
<li>地址 <code v-pre>128~131</code> 字节又回到了 Bank 0（开始下一轮循环）</li>
</ul>
<hr>
<h3 id="二、-满血并发-vs-灾难性的串行排队" tabindex="-1"><a class="header-anchor" href="#二、-满血并发-vs-灾难性的串行排队"><span>二、 满血并发 vs 灾难性的串行排队</span></a></h3>
<p>当一个 Warp（32 个线程）同时发出一条 Shared Memory 读写指令时，硬件会暴露出截然不同的两条物理轨迹：</p>
<h4 id="_1-完美的无冲突访问-满血并发" tabindex="-1"><a class="header-anchor" href="#_1-完美的无冲突访问-满血并发"><span>1. 完美的无冲突访问（满血并发）</span></a></h4>
<p>如果这 32 个线程在同一时刻，访问的内存地址刚好落在了 <strong>32 个互不相同的 Bank</strong> 中（例如：线程 0 读 Bank 0，线程 1 读 Bank 1……线程 31 读 Bank 31）。</p>
<ul>
<li><strong>物理结果</strong>：32 个 Bank 的硬件广播网络全开，<strong>只需要 1 个时钟周期（Clock Cycle）</strong>，所有数据瞬间并发传输完毕。</li>
</ul>
<h4 id="_2-发生-bank-冲突-串行排队" tabindex="-1"><a class="header-anchor" href="#_2-发生-bank-冲突-串行排队"><span>2. 发生 Bank 冲突（串行排队）</span></a></h4>
<p>如果线程 0 想要读取 Bank 0 的第 1 个位置（地址 0），而同在一个 Warp 的线程 1 偏偏在同一时刻也想去读取 <strong>同一个 Bank 0</strong> 的第 2 个位置（地址 128）。</p>
<ul>
<li><strong>物理结果</strong>：由于同一个 Bank 内部的物理读写端口在同一时刻只能响应一个地址，硬件无法同时处理这两个请求。</li>
<li><strong>串行降级</strong>：原本并行的内存访问被迫按下暂停键。Bank 0 必须先花 1 个周期伺候线程 0，再花 1 个周期伺候线程 1。这就叫 <strong>2路 Bank 冲突（2-way Conflict）</strong>，耗时直接翻倍。</li>
<li><strong>32路物理深渊</strong>：如果 Warp 里的 32 个线程不幸同时撞在了同一个 Bank 的 32 个不同地址上，内存访问就会彻底退化成惨不忍睹的 <strong>32步串行排队</strong>，原本超高带宽的 SRAM 瞬间卡顿，Tensor Core 只能空转摸鱼。</li>
</ul>
<blockquote>
<p>⚠️ <strong>一个硬件特例（Broadcast/广播机制）：</strong> 如果 Warp 里的多个线程在同一时刻访问的是同一个 Bank 的<strong>同一个物理地址</strong>，硬件会触发广播机制，在 1 个周期内将数据同时送达所有人，这种情况下是<strong>不会</strong>发生 Bank 冲突的。</p>
</blockquote>
<hr>
<h3 id="三、-在写大模型算子时-它是在哪爆发的" tabindex="-1"><a class="header-anchor" href="#三、-在写大模型算子时-它是在哪爆发的"><span>三、 在写大模型算子时，它是在哪爆发的？</span></a></h3>
<p>矩阵乘法（GEMM）或者是卷积（Conv）算子中，我们通常需要把大矩阵切成一个个 <strong>Tile（小方块）</strong> 载入 Shared Memory。</p>
<p>当我们在写代码遍历这个二维 Tile 时（比如通过滑块计算内积），由于矩阵在内存里通常是按行连续存储的：</p>
<ul>
<li>如果你的线程束（Warp）是按<strong>列</strong>去跨步长读取 Shared Memory 中的数据；</li>
<li>且你的列步长（矩阵的宽）刚好是 32 的整数倍；</li>
<li>这时候，Warp 里的 32 个线程计算出来的内存偏移量，会极其精准、整整齐齐地<strong>全部收拢撞在同一个 Bank 上</strong>，瞬间触发最高级别的 32路 Bank 冲突。</li>
</ul>
<hr>
<h3 id="四、-工业界消灭-bank-冲突的硬核外挂" tabindex="-1"><a class="header-anchor" href="#四、-工业界消灭-bank-冲突的硬核外挂"><span>四、 工业界消灭 Bank 冲突的硬核外挂</span></a></h3>
<p>在 AI Infra 性能调优中，为了让算子跑出极限的 MFU（模型利用率），工程师们通常会用以下手段来物理消灭 Bank 冲突：</p>
<h4 id="_1-内存填充技术-padding" tabindex="-1"><a class="header-anchor" href="#_1-内存填充技术-padding"><span>1. 内存填充技术（Padding）</span></a></h4>
<p>这是最经典也最暴力的解法。如果一个二维 Tile 块的原始宽度是 $32 \\times 32$（这会让每一列的元素在物理上垂直对齐、死锁在同一个 Bank 空间中）。</p>
<ul>
<li><strong>做法</strong>：我们在申请 Shared Memory 空间时，故意把数组的申请宽度从 32 改成 <strong>33</strong>。</li>
<li><strong>物理奇迹</strong>：由于这一列的物理错位，第二行的开头被往后挤了 4 个字节，原本垂直对齐的各行元素在 Bank 的分布瞬间变成了<strong>对角线交错排列</strong>。Warp 再次按列读取时，所有的访问被完美错开到了 32 个不同的 Bank 中，冲突瞬间化为 0。</li>
</ul>
<h4 id="_2-借助高效工具链-如-openai-triton-或-cutile" tabindex="-1"><a class="header-anchor" href="#_2-借助高效工具链-如-openai-triton-或-cutile"><span>2. 借助高效工具链（如 OpenAI Triton 或 cuTile）</span></a></h4>
<p>如果你使用高级算子工具，很多工作被自动化接管了：</p>
<ul>
<li><strong>OpenAI Triton</strong>：它的编译器（基于 MLIR / LLVM 架构）具有强大的静态图解析能力。当它分析你的 <code v-pre>tl.load</code> 和分块布局时，底层的 Triton GPU IR 优化器会自动推导访存规迹，并在编译成底层汇编（PTX）时，<strong>自动帮你进行内存重排和 Swizzling（地址置换混淆算法）</strong>，从而最大程度地在底层自动化帮你避开 Bank 冲突。</li>
<li><strong>NVIDIA cuTile / CuTe</strong>：英伟达官方工具则直接在代码层引入了极具数学美感的 <code v-pre>Layout</code> 概念。它允许你直接给张量定义一个带有 Swizzle 步长的物理形态，在硬件指令级别从根本上杜绝 Bank 冲突的发生。</li>
</ul>
</div>`},null,8,a)}var s=n(i,[[`render`,o]]);export{r as _pageData,s as default};