TimeQuest Timing Analyzer report for CH11_ADC_to_DAC_3
Sat Mar 10 12:51:14 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'LCMP_RESET'
 12. Slow 1200mV 85C Model Setup: 'FD[0]'
 13. Slow 1200mV 85C Model Setup: 'FD[4]'
 14. Slow 1200mV 85C Model Setup: 'FD[7]'
 15. Slow 1200mV 85C Model Setup: 'MCP4822_RESET'
 16. Slow 1200mV 85C Model Setup: 'gckP31'
 17. Slow 1200mV 85C Model Setup: 'LCM_RESET'
 18. Slow 1200mV 85C Model Hold: 'FD[0]'
 19. Slow 1200mV 85C Model Hold: 'gckP31'
 20. Slow 1200mV 85C Model Hold: 'MCP4822_RESET'
 21. Slow 1200mV 85C Model Hold: 'LCMP_RESET'
 22. Slow 1200mV 85C Model Hold: 'FD[7]'
 23. Slow 1200mV 85C Model Hold: 'FD[4]'
 24. Slow 1200mV 85C Model Hold: 'LCM_RESET'
 25. Slow 1200mV 85C Model Recovery: 'FD[0]'
 26. Slow 1200mV 85C Model Recovery: 'FD[4]'
 27. Slow 1200mV 85C Model Recovery: 'FD[7]'
 28. Slow 1200mV 85C Model Removal: 'FD[7]'
 29. Slow 1200mV 85C Model Removal: 'FD[0]'
 30. Slow 1200mV 85C Model Removal: 'FD[4]'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'MCP4822_RESET'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Slow 1200mV 85C Model Metastability Report
 43. Slow 1200mV 0C Model Fmax Summary
 44. Slow 1200mV 0C Model Setup Summary
 45. Slow 1200mV 0C Model Hold Summary
 46. Slow 1200mV 0C Model Recovery Summary
 47. Slow 1200mV 0C Model Removal Summary
 48. Slow 1200mV 0C Model Minimum Pulse Width Summary
 49. Slow 1200mV 0C Model Setup: 'LCMP_RESET'
 50. Slow 1200mV 0C Model Setup: 'FD[0]'
 51. Slow 1200mV 0C Model Setup: 'FD[4]'
 52. Slow 1200mV 0C Model Setup: 'FD[7]'
 53. Slow 1200mV 0C Model Setup: 'MCP4822_RESET'
 54. Slow 1200mV 0C Model Setup: 'LCM_RESET'
 55. Slow 1200mV 0C Model Setup: 'gckP31'
 56. Slow 1200mV 0C Model Hold: 'FD[0]'
 57. Slow 1200mV 0C Model Hold: 'gckP31'
 58. Slow 1200mV 0C Model Hold: 'MCP4822_RESET'
 59. Slow 1200mV 0C Model Hold: 'FD[7]'
 60. Slow 1200mV 0C Model Hold: 'LCMP_RESET'
 61. Slow 1200mV 0C Model Hold: 'FD[4]'
 62. Slow 1200mV 0C Model Hold: 'LCM_RESET'
 63. Slow 1200mV 0C Model Recovery: 'FD[0]'
 64. Slow 1200mV 0C Model Recovery: 'FD[4]'
 65. Slow 1200mV 0C Model Recovery: 'FD[7]'
 66. Slow 1200mV 0C Model Removal: 'FD[7]'
 67. Slow 1200mV 0C Model Removal: 'FD[0]'
 68. Slow 1200mV 0C Model Removal: 'FD[4]'
 69. Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'
 70. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
 71. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
 72. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
 73. Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
 74. Slow 1200mV 0C Model Minimum Pulse Width: 'MCP4822_RESET'
 75. Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
 76. Setup Times
 77. Hold Times
 78. Clock to Output Times
 79. Minimum Clock to Output Times
 80. Slow 1200mV 0C Model Metastability Report
 81. Fast 1200mV 0C Model Setup Summary
 82. Fast 1200mV 0C Model Hold Summary
 83. Fast 1200mV 0C Model Recovery Summary
 84. Fast 1200mV 0C Model Removal Summary
 85. Fast 1200mV 0C Model Minimum Pulse Width Summary
 86. Fast 1200mV 0C Model Setup: 'LCMP_RESET'
 87. Fast 1200mV 0C Model Setup: 'FD[0]'
 88. Fast 1200mV 0C Model Setup: 'FD[4]'
 89. Fast 1200mV 0C Model Setup: 'FD[7]'
 90. Fast 1200mV 0C Model Setup: 'MCP4822_RESET'
 91. Fast 1200mV 0C Model Setup: 'gckP31'
 92. Fast 1200mV 0C Model Setup: 'LCM_RESET'
 93. Fast 1200mV 0C Model Hold: 'FD[0]'
 94. Fast 1200mV 0C Model Hold: 'gckP31'
 95. Fast 1200mV 0C Model Hold: 'LCMP_RESET'
 96. Fast 1200mV 0C Model Hold: 'MCP4822_RESET'
 97. Fast 1200mV 0C Model Hold: 'FD[7]'
 98. Fast 1200mV 0C Model Hold: 'FD[4]'
 99. Fast 1200mV 0C Model Hold: 'LCM_RESET'
100. Fast 1200mV 0C Model Recovery: 'FD[0]'
101. Fast 1200mV 0C Model Recovery: 'FD[4]'
102. Fast 1200mV 0C Model Recovery: 'FD[7]'
103. Fast 1200mV 0C Model Removal: 'FD[7]'
104. Fast 1200mV 0C Model Removal: 'FD[0]'
105. Fast 1200mV 0C Model Removal: 'FD[4]'
106. Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'
107. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
108. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
109. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
110. Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
111. Fast 1200mV 0C Model Minimum Pulse Width: 'MCP4822_RESET'
112. Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
113. Setup Times
114. Hold Times
115. Clock to Output Times
116. Minimum Clock to Output Times
117. Fast 1200mV 0C Model Metastability Report
118. Multicorner Timing Analysis Summary
119. Setup Times
120. Hold Times
121. Clock to Output Times
122. Minimum Clock to Output Times
123. Board Trace Model Assignments
124. Input Transition Times
125. Slow Corner Signal Integrity Metrics
126. Fast Corner Signal Integrity Metrics
127. Setup Transfers
128. Hold Transfers
129. Recovery Transfers
130. Removal Transfers
131. Report TCCS
132. Report RSKM
133. Unconstrained Paths
134. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; CH11_ADC_to_DAC_3                                              ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; FD[0]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[0] }         ;
; FD[4]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[4] }         ;
; FD[7]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[7] }         ;
; gckP31        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gckP31 }        ;
; LCM_RESET     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCM_RESET }     ;
; LCMP_RESET    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCMP_RESET }    ;
; MCP4822_RESET ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MCP4822_RESET } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 115.31 MHz ; 115.31 MHz      ; FD[0]      ;                                                               ;
; 208.55 MHz ; 208.55 MHz      ; FD[4]      ;                                                               ;
; 227.89 MHz ; 227.89 MHz      ; FD[7]      ;                                                               ;
; 337.27 MHz ; 250.0 MHz       ; gckP31     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------+
; Slow 1200mV 85C Model Setup Summary     ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; LCMP_RESET    ; -29.646 ; -619.907      ;
; FD[0]         ; -7.672  ; -581.334      ;
; FD[4]         ; -4.857  ; -194.917      ;
; FD[7]         ; -3.388  ; -40.893       ;
; MCP4822_RESET ; -2.346  ; -18.786       ;
; gckP31        ; -1.965  ; -25.442       ;
; LCM_RESET     ; -1.928  ; -9.616        ;
+---------------+---------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Hold Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; FD[0]         ; -1.707 ; -7.836        ;
; gckP31        ; -1.332 ; -11.453       ;
; MCP4822_RESET ; 0.009  ; 0.000         ;
; LCMP_RESET    ; 0.053  ; 0.000         ;
; FD[7]         ; 0.108  ; 0.000         ;
; FD[4]         ; 0.435  ; 0.000         ;
; LCM_RESET     ; 1.370  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; FD[0] ; -4.275 ; -206.493              ;
; FD[4] ; -2.632 ; -15.350               ;
; FD[7] ; 1.028  ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[7] ; -1.620 ; -34.684              ;
; FD[0] ; -0.931 ; -33.102              ;
; FD[4] ; 2.645  ; 0.000                ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+--------+--------------------------+
; Clock         ; Slack  ; End Point TNS            ;
+---------------+--------+--------------------------+
; gckP31        ; -3.000 ; -29.766                  ;
; FD[0]         ; -1.487 ; -153.161                 ;
; FD[4]         ; -1.487 ; -72.863                  ;
; FD[7]         ; -1.487 ; -32.714                  ;
; LCMP_RESET    ; 0.225  ; 0.000                    ;
; MCP4822_RESET ; 0.314  ; 0.000                    ;
; LCM_RESET     ; 0.467  ; 0.000                    ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCMP_RESET'                                                                                                ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -29.646 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.577      ; 31.028     ;
; -29.622 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.577      ; 31.004     ;
; -29.485 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.577      ; 30.867     ;
; -29.253 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.750      ; 31.860     ;
; -29.234 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.750      ; 31.841     ;
; -29.098 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.750      ; 31.705     ;
; -29.072 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.734      ; 31.837     ;
; -29.053 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.734      ; 31.818     ;
; -28.917 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.734      ; 31.682     ;
; -28.881 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.735      ; 31.474     ;
; -28.862 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.735      ; 31.455     ;
; -28.726 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.735      ; 31.319     ;
; -28.228 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.591      ; 30.849     ;
; -28.080 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.591      ; 30.701     ;
; -28.072 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.761      ; 30.690     ;
; -28.049 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.545      ; 30.598     ;
; -28.025 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.545      ; 30.574     ;
; -27.991 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.588      ; 29.384     ;
; -27.936 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.591      ; 30.557     ;
; -27.922 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.582      ; 30.534     ;
; -27.891 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.745      ; 30.667     ;
; -27.888 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.545      ; 30.437     ;
; -27.823 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.575      ; 30.405     ;
; -27.802 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.562      ; 30.386     ;
; -27.799 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.575      ; 30.381     ;
; -27.778 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.562      ; 30.362     ;
; -27.774 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.582      ; 30.386     ;
; -27.739 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.748      ; 30.371     ;
; -27.700 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.746      ; 30.304     ;
; -27.662 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.575      ; 30.244     ;
; -27.641 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.562      ; 30.225     ;
; -27.630 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.582      ; 30.242     ;
; -27.591 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.748      ; 30.223     ;
; -27.480 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.550      ; 30.060     ;
; -27.447 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.748      ; 30.079     ;
; -27.408 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.550      ; 29.988     ;
; -27.329 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.550      ; 29.909     ;
; -27.251 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.551      ; 29.832     ;
; -26.768 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.592      ; 29.390     ;
; -26.462 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.583      ; 29.075     ;
; -26.394 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.556      ; 28.954     ;
; -26.279 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.749      ; 28.912     ;
; -26.168 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.586      ; 28.761     ;
; -26.147 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.573      ; 28.742     ;
; -26.080 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.563      ; 28.665     ;
; -26.008 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.563      ; 28.593     ;
; -25.929 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.563      ; 28.514     ;
; -25.860 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.738      ; 28.482     ;
; -25.851 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.564      ; 28.437     ;
; -25.788 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.738      ; 28.410     ;
; -25.709 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.738      ; 28.331     ;
; -25.631 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.739      ; 28.254     ;
; -25.180 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.588      ; 26.573     ;
; -24.943 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.761      ; 27.561     ;
; -24.762 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.745      ; 27.538     ;
; -24.692 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.732      ; 27.620     ;
; -24.571 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.746      ; 27.175     ;
; -24.544 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.732      ; 27.472     ;
; -24.400 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.732      ; 27.328     ;
; -24.179 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.596      ; 26.805     ;
; -23.873 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.587      ; 26.490     ;
; -23.787 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.555      ; 26.372     ;
; -23.690 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.753      ; 26.327     ;
; -23.583 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.556      ; 26.143     ;
; -23.357 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.586      ; 25.950     ;
; -23.336 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.573      ; 25.931     ;
; -23.232 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.733      ; 26.161     ;
; -23.228 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.571      ; 26.001     ;
; -23.110 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.582      ; 25.894     ;
; -22.998 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.582      ; 25.782     ;
; -22.948 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.571      ; 25.721     ;
; -22.936 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.571      ; 25.709     ;
; -22.730 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.551      ; 25.311     ;
; -22.675 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.592      ; 25.297     ;
; -22.655 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.563      ; 25.420     ;
; -22.559 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.588      ; 23.952     ;
; -22.537 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.574      ; 25.313     ;
; -22.425 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.574      ; 25.201     ;
; -22.387 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.568      ; 24.977     ;
; -22.375 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.563      ; 25.140     ;
; -22.369 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.583      ; 24.982     ;
; -22.363 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.563      ; 25.128     ;
; -22.186 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.749      ; 24.819     ;
; -22.167 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.743      ; 24.794     ;
; -21.650 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.719      ; 24.565     ;
; -21.642 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.721      ; 24.561     ;
; -21.532 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.730      ; 24.458     ;
; -21.524 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.732      ; 24.454     ;
; -21.420 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.730      ; 24.346     ;
; -21.412 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.732      ; 24.342     ;
; -21.370 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.719      ; 24.285     ;
; -21.362 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.721      ; 24.281     ;
; -21.358 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.719      ; 24.273     ;
; -21.350 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.721      ; 24.269     ;
; -21.330 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.564      ; 23.916     ;
; -21.317 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.761      ; 23.935     ;
; -21.297 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.582      ; 24.081     ;
; -21.196 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.748      ; 24.139     ;
; -21.137 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.749      ; 24.081     ;
; -21.136 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.745      ; 23.912     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[0]'                                                                                     ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.672 ; times[10] ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.851      ;
; -7.672 ; times[10] ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.851      ;
; -7.659 ; times[8]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.838      ;
; -7.659 ; times[8]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.838      ;
; -7.399 ; times[3]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.578      ;
; -7.399 ; times[3]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.578      ;
; -7.398 ; times[0]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.577      ;
; -7.398 ; times[0]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.577      ;
; -7.307 ; times[9]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.486      ;
; -7.307 ; times[9]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.486      ;
; -7.236 ; times[5]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.415      ;
; -7.236 ; times[5]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.415      ;
; -7.235 ; times[4]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.414      ;
; -7.235 ; times[4]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.414      ;
; -7.196 ; times[2]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.375      ;
; -7.196 ; times[2]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.375      ;
; -7.147 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.001      ; 8.149      ;
; -7.147 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.001      ; 8.149      ;
; -7.064 ; times[1]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.243      ;
; -7.064 ; times[1]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.243      ;
; -7.049 ; times[7]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.228      ;
; -7.049 ; times[7]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.228      ;
; -7.039 ; LCM[0]    ; LCM_com_data[20][3]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.977      ; 9.017      ;
; -7.039 ; LCM[0]    ; LCM_com_data[20][2]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.977      ; 9.017      ;
; -7.019 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.001      ; 8.021      ;
; -6.995 ; LCMx[1]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 8.001      ;
; -6.995 ; LCMx[1]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 8.001      ;
; -6.995 ; LCMx[1]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 8.001      ;
; -6.995 ; LCMx[1]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 8.001      ;
; -6.995 ; LCMx[1]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 8.001      ;
; -6.963 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.962      ;
; -6.963 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.962      ;
; -6.963 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.962      ;
; -6.941 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.016      ; 7.958      ;
; -6.941 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.016      ; 7.958      ;
; -6.941 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.016      ; 7.958      ;
; -6.911 ; LCM[0]    ; DBi[2]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.977      ; 8.889      ;
; -6.901 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.900      ;
; -6.901 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.900      ;
; -6.901 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.900      ;
; -6.901 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.900      ;
; -6.901 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.900      ;
; -6.901 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.900      ;
; -6.901 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.900      ;
; -6.901 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.900      ;
; -6.900 ; times[6]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.079      ;
; -6.900 ; times[6]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.822     ; 6.079      ;
; -6.887 ; LCM[0]    ; RS                            ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 8.869      ;
; -6.887 ; LCM[0]    ; DBi[7]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 8.869      ;
; -6.887 ; LCM[0]    ; DBi[6]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 8.869      ;
; -6.887 ; LCM[0]    ; DBi[4]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 8.869      ;
; -6.887 ; LCM[0]    ; DBi[5]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 8.869      ;
; -6.883 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 7.886      ;
; -6.883 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 7.886      ;
; -6.883 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 7.886      ;
; -6.883 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 7.886      ;
; -6.883 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 7.886      ;
; -6.881 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.880      ;
; -6.881 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.880      ;
; -6.881 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.880      ;
; -6.881 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.880      ;
; -6.881 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.880      ;
; -6.881 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.880      ;
; -6.855 ; LCM[0]    ; LCM_com_data[2][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.830      ;
; -6.855 ; LCM[0]    ; LCM_com_data[10][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.830      ;
; -6.855 ; LCM[0]    ; LCM_com_data[8][1]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.830      ;
; -6.833 ; LCM[0]    ; LCM_com_data[15][3]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.992      ; 8.826      ;
; -6.833 ; LCM[0]    ; LCM_com_data[20][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.992      ; 8.826      ;
; -6.833 ; LCM[0]    ; LCM_com_data[19][1]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.992      ; 8.826      ;
; -6.833 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 7.839      ;
; -6.818 ; LCMx[1]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 7.824      ;
; -6.804 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 7.807      ;
; -6.804 ; LCMx[0]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 7.807      ;
; -6.793 ; LCM[0]    ; LCM_com_data[0][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.768      ;
; -6.793 ; LCM[0]    ; LCM_com_data[3][5]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.768      ;
; -6.793 ; LCM[0]    ; LCM_com_data[6][5]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.768      ;
; -6.793 ; LCM[0]    ; LCM_com_data[17][1]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.768      ;
; -6.793 ; LCM[0]    ; LCM_com_data[7][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.768      ;
; -6.793 ; LCM[0]    ; LCM_com_data[13][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.768      ;
; -6.793 ; LCM[0]    ; LCM_com_data[10][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.768      ;
; -6.793 ; LCM[0]    ; LCM_com_data[8][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.768      ;
; -6.782 ; LCMx[1]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 7.781      ;
; -6.775 ; LCM[0]    ; LCM_com_data[19][3]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.978      ; 8.754      ;
; -6.775 ; LCM[0]    ; LCM_com_data[19][2]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.978      ; 8.754      ;
; -6.775 ; LCM[0]    ; LCM_com_data[17][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.978      ; 8.754      ;
; -6.775 ; LCM[0]    ; LCM_com_data[18][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.978      ; 8.754      ;
; -6.775 ; LCM[0]    ; LCM_com_data[9][1]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.978      ; 8.754      ;
; -6.773 ; LCM[0]    ; LCM_com_data[1][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.748      ;
; -6.773 ; LCM[0]    ; LCM_com_data[17][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.748      ;
; -6.773 ; LCM[0]    ; LCM_com_data[10][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.748      ;
; -6.773 ; LCM[0]    ; LCM_com_data[12][5]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.748      ;
; -6.773 ; LCM[0]    ; LCM_com_data[13][5]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.748      ;
; -6.773 ; LCM[0]    ; LCM_com_data[7][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 8.748      ;
; -6.769 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.015     ; 7.755      ;
; -6.769 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.015     ; 7.755      ;
; -6.769 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.015     ; 7.755      ;
; -6.765 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.015      ; 7.781      ;
; -6.765 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.015      ; 7.781      ;
; -6.739 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 7.745      ;
; -6.731 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.006     ; 7.726      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[4]'                                                                                                      ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.857 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 4.096      ;
; -4.857 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 4.096      ;
; -4.857 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 4.096      ;
; -4.857 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 4.096      ;
; -4.857 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 4.096      ;
; -4.857 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 4.096      ;
; -4.857 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 4.096      ;
; -4.857 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 4.096      ;
; -4.857 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 4.096      ;
; -4.826 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[0]        ; FD[4]       ; 1.000        ; -1.751     ; 4.076      ;
; -4.826 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[0]        ; FD[4]       ; 1.000        ; -1.751     ; 4.076      ;
; -4.826 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.751     ; 4.076      ;
; -4.647 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.760     ; 3.888      ;
; -4.567 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.761     ; 3.807      ;
; -4.567 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.761     ; 3.807      ;
; -4.567 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.761     ; 3.807      ;
; -4.567 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.761     ; 3.807      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.983 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.219      ;
; -3.795 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.701      ;
; -3.795 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.701      ;
; -3.795 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.701      ;
; -3.795 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.701      ;
; -3.795 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.701      ;
; -3.795 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.701      ;
; -3.795 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.701      ;
; -3.795 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.701      ;
; -3.795 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.701      ;
; -3.784 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.020      ;
; -3.784 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.020      ;
; -3.784 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.020      ;
; -3.784 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.765     ; 3.020      ;
; -3.764 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.084     ; 4.681      ;
; -3.764 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.084     ; 4.681      ;
; -3.764 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.084     ; 4.681      ;
; -3.738 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[0]        ; FD[4]       ; 1.000        ; -1.760     ; 2.979      ;
; -3.738 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[0]        ; FD[4]       ; 1.000        ; -1.760     ; 2.979      ;
; -3.738 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.760     ; 2.979      ;
; -3.688 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[0]        ; FD[4]       ; 1.000        ; -1.763     ; 2.926      ;
; -3.627 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.533      ;
; -3.627 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.533      ;
; -3.627 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.533      ;
; -3.627 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.533      ;
; -3.627 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.533      ;
; -3.627 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.533      ;
; -3.627 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.533      ;
; -3.627 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.533      ;
; -3.627 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.533      ;
; -3.622 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.093     ; 4.530      ;
; -3.596 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.084     ; 4.513      ;
; -3.596 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.084     ; 4.513      ;
; -3.596 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.084     ; 4.513      ;
; -3.570 ; MCP3202_RESET          ; MCP3202_Driver:U2|i[0]            ; FD[0]        ; FD[4]       ; 1.000        ; -1.763     ; 2.808      ;
; -3.570 ; MCP3202_RESET          ; MCP3202_Driver:U2|i[4]            ; FD[0]        ; FD[4]       ; 1.000        ; -1.763     ; 2.808      ;
; -3.570 ; MCP3202_RESET          ; MCP3202_Driver:U2|i[2]            ; FD[0]        ; FD[4]       ; 1.000        ; -1.763     ; 2.808      ;
; -3.570 ; MCP3202_RESET          ; MCP3202_Driver:U2|i[1]            ; FD[0]        ; FD[4]       ; 1.000        ; -1.763     ; 2.808      ;
; -3.570 ; MCP3202_RESET          ; MCP3202_Driver:U2|i[3]            ; FD[0]        ; FD[4]       ; 1.000        ; -1.763     ; 2.808      ;
; -3.542 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.449      ;
; -3.542 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.449      ;
; -3.542 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.449      ;
; -3.542 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.449      ;
; -3.491 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.397      ;
; -3.491 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.397      ;
; -3.491 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.397      ;
; -3.491 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.397      ;
; -3.491 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.397      ;
; -3.491 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.397      ;
; -3.491 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.397      ;
; -3.491 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.397      ;
; -3.491 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.397      ;
; -3.460 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.084     ; 4.377      ;
; -3.460 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.084     ; 4.377      ;
; -3.460 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.084     ; 4.377      ;
; -3.454 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.093     ; 4.362      ;
; -3.403 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_Di      ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 2.642      ;
; -3.374 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.281      ;
; -3.374 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.281      ;
; -3.374 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.281      ;
; -3.374 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.281      ;
; -3.318 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.093     ; 4.226      ;
; -3.300 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.206      ;
; -3.300 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.206      ;
; -3.300 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.206      ;
; -3.300 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.206      ;
; -3.300 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.206      ;
; -3.300 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.206      ;
; -3.300 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.206      ;
; -3.300 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.206      ;
; -3.300 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.206      ;
; -3.269 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.084     ; 4.186      ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[7]'                                                                                                                        ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.388 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 4.310      ;
; -3.178 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 4.100      ;
; -2.977 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.899      ;
; -2.845 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.767      ;
; -2.753 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.675      ;
; -2.751 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.673      ;
; -2.702 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.972      ;
; -2.630 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.552      ;
; -2.616 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.886      ;
; -2.608 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.878      ;
; -2.595 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.276      ; 3.872      ;
; -2.584 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.854      ;
; -2.560 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.482      ;
; -2.476 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.398      ;
; -2.463 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.385      ;
; -2.432 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.272      ; 3.705      ;
; -2.313 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.235      ;
; -2.289 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.559      ;
; -2.273 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.543      ;
; -2.244 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 3.167      ;
; -2.234 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.504      ;
; -2.218 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.137      ;
; -2.203 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.473      ;
; -2.195 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.465      ;
; -2.187 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.106      ;
; -2.182 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.276      ; 3.459      ;
; -2.171 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.441      ;
; -2.154 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 3.077      ;
; -2.150 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.072      ;
; -2.139 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.061      ;
; -2.110 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 3.033      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.024      ;
; -2.103 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.025      ;
; -2.099 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.019      ;
; -2.097 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.017      ;
; -2.082 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.001      ;
; -2.025 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.947      ;
; -2.020 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.944      ;
; -2.019 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.272      ; 3.292      ;
; -2.005 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.928      ;
; -1.937 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.857      ;
; -1.890 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.814      ;
; -1.874 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.797      ;
; -1.870 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.790      ;
; -1.860 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.130      ;
; -1.827 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.749      ;
; -1.827 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.749      ;
; -1.821 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.269      ; 3.091      ;
; -1.815 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.738      ;
; -1.799 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.721      ;
; -1.793 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.717      ;
; -1.737 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.660      ;
; -1.737 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.660      ;
; -1.737 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.660      ;
; -1.737 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.660      ;
; -1.737 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.660      ;
; -1.737 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.660      ;
; -1.737 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.660      ;
; -1.737 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.660      ;
; -1.737 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.660      ;
; -1.722 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.644      ;
; -1.722 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.644      ;
; -1.722 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.644      ;
; -1.722 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.644      ;
; -1.722 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.644      ;
; -1.722 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.644      ;
; -1.722 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.644      ;
; -1.722 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.644      ;
; -1.722 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.644      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.589      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.577      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.577      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.577      ;
; -1.653 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.575      ;
; -1.614 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.536      ;
; -1.549 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.471      ;
; -1.545 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.467      ;
; -1.545 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.467      ;
; -1.545 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.467      ;
; -1.542 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.465      ;
; -1.542 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.465      ;
; -1.542 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.465      ;
; -1.525 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.447      ;
; -1.510 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.433      ;
; -1.510 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.433      ;
; -1.510 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.433      ;
; -1.510 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.433      ;
; -1.510 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.433      ;
; -1.510 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.433      ;
; -1.510 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.433      ;
; -1.510 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.433      ;
; -1.510 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.433      ;
; -1.509 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.433      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MCP4822_RESET'                                                                                                                ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; -2.346 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; MCP4822_Driver:U1|MCP4822DAx[11]~latch ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.397      ; 0.819      ;
; -1.126 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; MCP4822_Driver:U1|MCP4822DAB[10]       ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.075      ; 0.723      ;
; -1.112 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.044      ; 0.723      ;
; -1.107 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; MCP4822_Driver:U1|MCP4822DAB[9]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.076      ; 0.723      ;
; -0.905 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; MCP4822_Driver:U1|MCP4822DAB[4]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.378      ; 0.789      ;
; -0.898 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; MCP4822_Driver:U1|MCP4822DAB[5]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.380      ; 0.815      ;
; -0.884 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.397      ; 0.819      ;
; -0.748 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; MCP4822_Driver:U1|MCP4822DAB[11]       ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.075      ; 0.723      ;
; -0.713 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.121      ; 0.723      ;
; -0.708 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.123      ; 0.723      ;
; -0.705 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; MCP4822_Driver:U1|MCP4822DAB[2]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.378      ; 0.790      ;
; -0.696 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; MCP4822_Driver:U1|MCP4822DAB[7]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.421      ; 0.816      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.245      ; 0.790      ;
; -0.610 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; MCP4822_Driver:U1|MCP4822DAB[0]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.047      ; 0.723      ;
; -0.587 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; MCP4822_Driver:U1|MCP4822DAB[6]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.076      ; 0.723      ;
; -0.587 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; MCP4822_Driver:U1|MCP4822DAB[3]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.075      ; 0.723      ;
; -0.585 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; MCP4822_Driver:U1|MCP4822DAB[1]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.074      ; 0.723      ;
; -0.582 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; MCP4822_Driver:U1|MCP4822DAB[8]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.075      ; 0.723      ;
; -0.537 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.121      ; 0.723      ;
; -0.537 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.121      ; 0.723      ;
; -0.535 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.122      ; 0.723      ;
; -0.535 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.122      ; 0.723      ;
; -0.531 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.125      ; 0.723      ;
; -0.530 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.125      ; 0.723      ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gckP31'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.965 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.234     ; 2.732      ;
; -1.946 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.234     ; 2.713      ;
; -1.929 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.052     ; 2.878      ;
; -1.910 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.052     ; 2.859      ;
; -1.900 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.063      ; 2.964      ;
; -1.897 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.818      ;
; -1.819 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.234     ; 2.586      ;
; -1.800 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.234     ; 2.567      ;
; -1.751 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.672      ;
; -1.724 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.063      ; 2.788      ;
; -1.721 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.642      ;
; -1.673 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.234     ; 2.440      ;
; -1.657 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.063      ; 2.721      ;
; -1.654 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.234     ; 2.421      ;
; -1.654 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.575      ;
; -1.639 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.063      ; 2.703      ;
; -1.636 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.557      ;
; -1.605 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.526      ;
; -1.604 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.063      ; 2.668      ;
; -1.601 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.522      ;
; -1.575 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.496      ;
; -1.527 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.234     ; 2.294      ;
; -1.509 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.063      ; 2.573      ;
; -1.508 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.429      ;
; -1.507 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.233     ; 2.275      ;
; -1.506 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.427      ;
; -1.492 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.063      ; 2.556      ;
; -1.490 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.411      ;
; -1.489 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.410      ;
; -1.459 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.380      ;
; -1.458 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.063      ; 2.522      ;
; -1.455 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.376      ;
; -1.455 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.376      ;
; -1.429 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.350      ;
; -1.428 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.063      ; 2.492      ;
; -1.425 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.346      ;
; -1.380 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.233     ; 2.148      ;
; -1.362 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.283      ;
; -1.361 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.233     ; 2.129      ;
; -1.360 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.281      ;
; -1.344 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.265      ;
; -1.343 ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.264      ;
; -1.313 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.378      ;
; -1.312 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.234      ;
; -1.310 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.232      ;
; -1.309 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.230      ;
; -1.309 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.230      ;
; -1.282 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.204      ;
; -1.282 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.063      ; 2.346      ;
; -1.279 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.200      ;
; -1.279 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.200      ;
; -1.234 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.233     ; 2.002      ;
; -1.216 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.137      ;
; -1.215 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.233     ; 1.983      ;
; -1.215 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.280      ;
; -1.214 ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.135      ;
; -1.212 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.134      ;
; -1.199 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.264      ;
; -1.197 ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.118      ;
; -1.197 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.119      ;
; -1.196 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.118      ;
; -1.166 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.088      ;
; -1.166 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.231      ;
; -1.164 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.086      ;
; -1.163 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.085      ;
; -1.163 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.084      ;
; -1.163 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.084      ;
; -1.137 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.202      ;
; -1.136 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.058      ;
; -1.134 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.056      ;
; -1.133 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.054      ;
; -1.133 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.054      ;
; -1.088 ; FD[1]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.233     ; 1.856      ;
; -1.070 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.135      ;
; -1.069 ; FD[1]     ; FD[2]   ; gckP31       ; gckP31      ; 1.000        ; -0.233     ; 1.837      ;
; -1.069 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.991      ;
; -1.068 ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.989      ;
; -1.067 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.989      ;
; -1.066 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.988      ;
; -1.054 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.119      ;
; -1.051 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.973      ;
; -1.051 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.973      ;
; -1.050 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.972      ;
; -1.050 ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.972      ;
; -1.026 ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.057     ; 1.970      ;
; -1.022 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.087      ;
; -1.020 ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.942      ;
; -1.019 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.941      ;
; -1.018 ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.940      ;
; -1.017 ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.939      ;
; -1.017 ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.938      ;
; -1.016 ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.938      ;
; -0.990 ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.912      ;
; -0.990 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.055      ;
; -0.988 ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.910      ;
; -0.987 ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.909      ;
; -0.987 ; FD[8]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.908      ;
; -0.986 ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.908      ;
; -0.926 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 1.991      ;
; -0.923 ; FD[13]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.845      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCM_RESET'                                                                                        ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.928 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.986     ; 0.814      ;
; -1.926 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.986     ; 0.804      ;
; -1.926 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.985     ; 0.790      ;
; -1.923 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.987     ; 0.806      ;
; -1.913 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.984     ; 0.802      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[0]'                                                                                                       ;
+--------+---------------------------+-------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------+---------------+-------------+--------------+------------+------------+
; -1.707 ; LCM_RESET                 ; \LCM_P:SW                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 3.122      ;
; -1.415 ; LCM_RESET                 ; \LCM_P:SW                     ; LCM_RESET     ; FD[0]       ; -0.500       ; 4.336      ; 2.914      ;
; -0.762 ; LCM_RESET                 ; LN~_emulated                  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.067      ;
; -0.677 ; LCM_RESET                 ; LCMPok                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.152      ;
; -0.637 ; LCM_RESET                 ; LCM_INI[1]                    ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.192      ;
; -0.334 ; LCM_RESET                 ; LCM_RESET                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.495      ;
; -0.301 ; LCM_RESET                 ; LCM_INI[4]                    ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.528      ;
; -0.289 ; LCM_RESET                 ; LCM_com_data[4][2]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.348      ; 4.552      ;
; -0.289 ; LCM_RESET                 ; LCM_com_data[12][2]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.348      ; 4.552      ;
; -0.289 ; LCM_RESET                 ; LCM_com_data[8][3]            ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.348      ; 4.552      ;
; -0.259 ; LCM_RESET                 ; LCM_INI[1]                    ; LCM_RESET     ; FD[0]       ; -0.500       ; 4.336      ; 4.070      ;
; -0.245 ; LCMP_RESET                ; DBi[4]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.584      ;
; -0.213 ; LCM_RESET                 ; LCM_com_data[0][3]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.337      ; 4.617      ;
; -0.200 ; LCM_RESET                 ; LCM_com_data[8][2]            ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.333      ; 4.626      ;
; -0.200 ; LCM_RESET                 ; LCM_com_data[9][2]            ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.333      ; 4.626      ;
; -0.185 ; LCM_RESET                 ; LN~_emulated                  ; LCM_RESET     ; FD[0]       ; -0.500       ; 4.336      ; 4.144      ;
; -0.137 ; LCM_RESET                 ; DBi[3]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.692      ;
; -0.137 ; LCM_RESET                 ; DBi[0]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.692      ;
; -0.132 ; MCP4822_RESET             ; MCP4822_RESET                 ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.898      ; 5.259      ;
; -0.127 ; LCM_RESET                 ; LCMPok                        ; LCM_RESET     ; FD[0]       ; -0.500       ; 4.336      ; 4.202      ;
; -0.102 ; LCM_RESET                 ; LCM_RESET                     ; LCM_RESET     ; FD[0]       ; -0.500       ; 4.336      ; 4.227      ;
; -0.092 ; LCM_RESET                 ; LCM_com_data[2][7]            ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.337      ; 4.738      ;
; -0.092 ; LCM_RESET                 ; LCM_com_data[14][6]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.337      ; 4.738      ;
; -0.092 ; LCM_RESET                 ; LCM_com_data[13][6]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.337      ; 4.738      ;
; -0.092 ; LCM_RESET                 ; LCM_com_data[18][3]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.337      ; 4.738      ;
; -0.092 ; LCM_RESET                 ; LCM_com_data[18][0]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.337      ; 4.738      ;
; -0.092 ; LCM_RESET                 ; LCM_com_data[9][3]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.337      ; 4.738      ;
; -0.092 ; LCM_RESET                 ; LCM_com_data[9][0]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.337      ; 4.738      ;
; -0.092 ; LCM_RESET                 ; LCM_com_data[7][1]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.337      ; 4.738      ;
; -0.086 ; LCM_RESET                 ; LCM_com_data[20][1]           ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.325      ; 4.732      ;
; -0.059 ; LCMP_RESET                ; DBi[3]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.770      ;
; -0.058 ; LCM_RESET                 ; LCM_INI[0]                    ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.771      ;
; -0.052 ; LCMP_RESET                ; DBi[0]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.777      ;
; -0.047 ; LCM_RESET                 ; LCM_INI[2]                    ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.347      ; 4.793      ;
; -0.047 ; LCM_RESET                 ; LCM_INI[3]                    ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.347      ; 4.793      ;
; -0.016 ; MCP4822_RESET             ; times[8]                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.016 ; MCP4822_RESET             ; times[10]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.016 ; MCP4822_RESET             ; times[9]                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.016 ; MCP4822_RESET             ; times[3]                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.016 ; MCP4822_RESET             ; times[0]                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.016 ; MCP4822_RESET             ; times[2]                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.016 ; MCP4822_RESET             ; times[1]                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.016 ; MCP4822_RESET             ; times[5]                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.016 ; MCP4822_RESET             ; times[4]                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.016 ; MCP4822_RESET             ; times[7]                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.016 ; MCP4822_RESET             ; times[6]                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.900      ; 5.377      ;
; -0.014 ; LCM_RESET                 ; LCM_com_data[1][0]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.808      ;
; -0.014 ; LCM_RESET                 ; LCM_com_data[17][0]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.808      ;
; -0.014 ; LCM_RESET                 ; LCM_com_data[10][1]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.808      ;
; -0.014 ; LCM_RESET                 ; LCM_com_data[12][5]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.808      ;
; -0.014 ; LCM_RESET                 ; LCM_com_data[13][5]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.808      ;
; -0.014 ; LCM_RESET                 ; LCM_com_data[7][0]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.808      ;
; -0.009 ; LCM_RESET                 ; LCM_com_data[19][3]           ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.333      ; 4.817      ;
; -0.009 ; LCM_RESET                 ; LCM_com_data[19][2]           ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.333      ; 4.817      ;
; -0.009 ; LCM_RESET                 ; LCM_com_data[17][2]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.333      ; 4.817      ;
; -0.009 ; LCM_RESET                 ; LCM_com_data[18][2]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.333      ; 4.817      ;
; -0.009 ; LCM_RESET                 ; LCM_com_data[9][1]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.333      ; 4.817      ;
; -0.008 ; MCP4822_RESET             ; MCP4822_Driver:U1|MCP4822_SDI ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.334      ; 4.819      ;
; 0.004  ; MCP4822_RESET             ; MCP3202_RESET                 ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.905      ; 5.402      ;
; 0.008  ; LCM_RESET                 ; LCM_com_data[0][2]            ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.830      ;
; 0.008  ; LCM_RESET                 ; LCM_com_data[3][5]            ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.830      ;
; 0.008  ; LCM_RESET                 ; LCM_com_data[6][5]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.830      ;
; 0.008  ; LCM_RESET                 ; LCM_com_data[17][1]           ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.830      ;
; 0.008  ; LCM_RESET                 ; LCM_com_data[7][2]            ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.830      ;
; 0.008  ; LCM_RESET                 ; LCM_com_data[13][1]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.830      ;
; 0.008  ; LCM_RESET                 ; LCM_com_data[10][2]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.830      ;
; 0.008  ; LCM_RESET                 ; LCM_com_data[8][0]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.830      ;
; 0.009  ; LCM_RESET                 ; LCM_com_data[19][0]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.316      ; 4.818      ;
; 0.009  ; LCM_RESET                 ; LCM_com_data[18][1]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.316      ; 4.818      ;
; 0.009  ; LCM_RESET                 ; LCM_com_data[10][3]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.316      ; 4.818      ;
; 0.010  ; MCP4822_RESET             ; FS[4]                         ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.899      ; 5.402      ;
; 0.010  ; MCP4822_RESET             ; FS[0]                         ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.899      ; 5.402      ;
; 0.029  ; LCM_RESET                 ; LCM_com_data[15][3]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.348      ; 4.870      ;
; 0.029  ; LCM_RESET                 ; LCM_com_data[20][0]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.348      ; 4.870      ;
; 0.029  ; LCM_RESET                 ; LCM_com_data[19][1]           ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.348      ; 4.870      ;
; 0.033  ; LCM_RESET                 ; DBi[1]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.855      ;
; 0.043  ; MCP4822_RESET             ; LCMP_RESET                    ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.899      ; 5.435      ;
; 0.074  ; LCM_RESET                 ; LCM_com_data[2][0]~_emulated  ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.896      ;
; 0.074  ; LCM_RESET                 ; LCM_com_data[10][0]~_emulated ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.896      ;
; 0.074  ; LCM_RESET                 ; LCM_com_data[8][1]            ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.329      ; 4.896      ;
; 0.098  ; MCP4822_RESET             ; MCP4822_RESET                 ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.898      ; 4.989      ;
; 0.113  ; MCP4822_RESET             ; MCP4822_Driver:U1|MCP4822_SDI ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.334      ; 4.440      ;
; 0.114  ; LCMP_RESET                ; DBi[6]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.943      ;
; 0.137  ; LCM_com_data[12][5]~latch ; LCM_com_data[13][5]~_emulated ; LCMP_RESET    ; FD[0]       ; 0.000        ; 0.371      ; 0.740      ;
; 0.139  ; LCMP_RESET                ; DBi[2]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.333      ; 4.965      ;
; 0.157  ; LCM_RESET                 ; RS                            ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.986      ;
; 0.157  ; LCM_RESET                 ; DBi[7]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.986      ;
; 0.157  ; LCM_RESET                 ; DBi[6]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.986      ;
; 0.157  ; LCM_RESET                 ; DBi[4]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.986      ;
; 0.157  ; LCM_RESET                 ; DBi[5]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.336      ; 4.986      ;
; 0.158  ; MCP4822_RESET             ; MCP4822_Driver:U1|MCP4822_SCK ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.334      ; 4.985      ;
; 0.177  ; MCP4822_RESET             ; times[8]                      ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.900      ; 5.070      ;
; 0.177  ; MCP4822_RESET             ; times[10]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.900      ; 5.070      ;
; 0.177  ; MCP4822_RESET             ; times[9]                      ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.900      ; 5.070      ;
; 0.177  ; MCP4822_RESET             ; times[3]                      ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.900      ; 5.070      ;
; 0.177  ; MCP4822_RESET             ; times[0]                      ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.900      ; 5.070      ;
; 0.177  ; MCP4822_RESET             ; times[2]                      ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.900      ; 5.070      ;
; 0.177  ; MCP4822_RESET             ; times[1]                      ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.900      ; 5.070      ;
; 0.177  ; MCP4822_RESET             ; times[5]                      ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.900      ; 5.070      ;
; 0.177  ; MCP4822_RESET             ; times[4]                      ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.900      ; 5.070      ;
+--------+---------------------------+-------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.332 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 3.169      ; 2.340      ;
; -1.301 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 2.242      ;
; -0.998 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 3.169      ; 2.174      ;
; -0.947 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 2.596      ;
; -0.939 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 2.104      ;
; -0.875 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 3.040      ; 2.668      ;
; -0.861 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.682      ;
; -0.852 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.691      ;
; -0.816 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 2.727      ;
; -0.807 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 2.736      ;
; -0.721 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.822      ;
; -0.712 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.831      ;
; -0.676 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 2.867      ;
; -0.666 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 3.039      ; 2.876      ;
; -0.581 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.962      ;
; -0.572 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.971      ;
; -0.551 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 3.040      ; 2.492      ;
; -0.536 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.507      ;
; -0.535 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 3.039      ; 3.007      ;
; -0.526 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 3.039      ; 3.016      ;
; -0.519 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 2.524      ;
; -0.514 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 3.040      ; 3.029      ;
; -0.510 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 2.533      ;
; -0.504 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 3.039      ; 3.038      ;
; -0.441 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 3.102      ;
; -0.431 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 3.039      ; 3.111      ;
; -0.405 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.638      ;
; -0.396 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.647      ;
; -0.395 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 3.039      ; 3.147      ;
; -0.386 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 3.039      ; 3.156      ;
; -0.379 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 2.664      ;
; -0.373 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 3.039      ; 3.169      ;
; -0.370 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 2.673      ;
; -0.364 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 3.039      ; 3.178      ;
; -0.300 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 3.039      ; 3.242      ;
; -0.291 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 3.039      ; 3.251      ;
; -0.290 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 3.214      ; 3.427      ;
; -0.281 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 3.214      ; 3.436      ;
; -0.265 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.778      ;
; -0.256 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.787      ;
; -0.255 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 3.039      ; 3.287      ;
; -0.246 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 3.039      ; 3.296      ;
; -0.238 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 3.039      ; 2.804      ;
; -0.233 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 3.039      ; 3.309      ;
; -0.229 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 3.039      ; 2.813      ;
; -0.224 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 3.039      ; 3.318      ;
; -0.224 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 3.040      ; 2.819      ;
; -0.213 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 3.330      ;
; -0.160 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 3.039      ; 3.382      ;
; -0.151 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 3.039      ; 3.391      ;
; -0.128 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 3.214      ; 3.589      ;
; -0.125 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.918      ;
; -0.119 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 3.214      ; 3.598      ;
; -0.116 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.927      ;
; -0.098 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 3.039      ; 2.944      ;
; -0.093 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 3.039      ; 3.449      ;
; -0.092 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 3.039      ; 2.950      ;
; -0.089 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 3.039      ; 2.953      ;
; -0.084 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 3.039      ; 3.458      ;
; -0.083 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 3.039      ; 2.959      ;
; -0.055 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 3.214      ; 3.662      ;
; -0.046 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 3.214      ; 3.671      ;
; -0.020 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 3.039      ; 3.522      ;
; -0.011 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 3.039      ; 3.531      ;
; 0.016  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 3.214      ; 3.233      ;
; 0.016  ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 3.039      ; 3.058      ;
; 0.025  ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 3.039      ; 3.067      ;
; 0.042  ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 3.039      ; 3.084      ;
; 0.048  ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 3.039      ; 3.090      ;
; 0.051  ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 3.039      ; 3.093      ;
; 0.057  ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 3.039      ; 3.099      ;
; 0.147  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 3.214      ; 3.364      ;
; 0.156  ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 3.039      ; 3.198      ;
; 0.162  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 3.214      ; 3.379      ;
; 0.165  ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 3.039      ; 3.207      ;
; 0.182  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 3.039      ; 3.224      ;
; 0.188  ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 3.039      ; 3.230      ;
; 0.197  ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 3.039      ; 3.239      ;
; 0.270  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 3.214      ; 3.487      ;
; 0.293  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 3.214      ; 3.510      ;
; 0.296  ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 3.039      ; 3.338      ;
; 0.305  ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 3.039      ; 3.347      ;
; 0.310  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 3.353      ;
; 0.328  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 3.039      ; 3.370      ;
; 0.401  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 3.214      ; 3.618      ;
; 0.436  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 3.039      ; 3.478      ;
; 0.513  ; FD[17]    ; FD[17]  ; gckP31       ; gckP31      ; 0.000        ; 0.057      ; 0.802      ;
; 0.717  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.028      ;
; 0.717  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.028      ;
; 0.718  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.029      ;
; 0.719  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.030      ;
; 0.719  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.030      ;
; 0.720  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.031      ;
; 0.720  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.031      ;
; 0.721  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.032      ;
; 0.721  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.032      ;
; 0.721  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.032      ;
; 0.722  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.033      ;
; 0.722  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.033      ;
; 0.733  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.095      ; 1.060      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MCP4822_RESET'                                                                                                                ;
+-------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.009 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; MCP4822_Driver:U1|MCP4822DAB[7]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.734      ; 0.763      ;
; 0.022 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; MCP4822_Driver:U1|MCP4822DAB[4]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.695      ; 0.737      ;
; 0.023 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; MCP4822_Driver:U1|MCP4822DAx[11]~latch ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.710      ; 0.753      ;
; 0.023 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.710      ; 0.753      ;
; 0.024 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; MCP4822_Driver:U1|MCP4822DAB[2]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.694      ; 0.738      ;
; 0.045 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; MCP4822_Driver:U1|MCP4822DAB[5]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.697      ; 0.762      ;
; 0.172 ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.547      ; 0.739      ;
; 0.220 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.423      ; 0.663      ;
; 0.220 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.423      ; 0.663      ;
; 0.223 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.420      ; 0.663      ;
; 0.224 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.419      ; 0.663      ;
; 0.224 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.419      ; 0.663      ;
; 0.225 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.418      ; 0.663      ;
; 0.225 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.418      ; 0.663      ;
; 0.225 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.418      ; 0.663      ;
; 0.272 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; MCP4822_Driver:U1|MCP4822DAB[9]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.371      ; 0.663      ;
; 0.272 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; MCP4822_Driver:U1|MCP4822DAB[6]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.371      ; 0.663      ;
; 0.273 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; MCP4822_Driver:U1|MCP4822DAB[11]       ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.370      ; 0.663      ;
; 0.273 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; MCP4822_Driver:U1|MCP4822DAB[3]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.370      ; 0.663      ;
; 0.273 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; MCP4822_Driver:U1|MCP4822DAB[8]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.370      ; 0.663      ;
; 0.273 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; MCP4822_Driver:U1|MCP4822DAB[10]       ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.370      ; 0.663      ;
; 0.274 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; MCP4822_Driver:U1|MCP4822DAB[1]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.369      ; 0.663      ;
; 0.302 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; MCP4822_Driver:U1|MCP4822DAB[0]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.341      ; 0.663      ;
; 0.305 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.338      ; 0.663      ;
+-------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCMP_RESET'                                                                                                    ;
+-------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.053 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[0]        ; LCMP_RESET  ; 0.000        ; 3.126      ; 3.199      ;
; 0.121 ; LCM[1]                            ; LN~latch                  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.414      ; 1.555      ;
; 0.165 ; LCM[0]                            ; LN~latch                  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.414      ; 1.599      ;
; 0.252 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[20][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.175      ; 3.447      ;
; 0.292 ; LCM[1]                            ; LCMx[1]                   ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.128      ; 1.440      ;
; 0.479 ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; LCM_com_data2[10][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.961      ; 3.460      ;
; 0.570 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.169      ; 3.759      ;
; 0.582 ; LCM[0]                            ; LCMx[0]                   ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.127      ; 1.729      ;
; 0.668 ; LCM[1]                            ; LCM_com_data[12][2]~latch ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.104      ; 1.792      ;
; 0.755 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.951      ; 3.726      ;
; 0.777 ; LCM[1]                            ; LCM_com_data[12][5]~latch ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.115      ; 1.912      ;
; 0.867 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.330      ; 2.217      ;
; 1.182 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.144      ; 4.346      ;
; 1.186 ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.330      ; 2.536      ;
; 1.251 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.169      ; 4.440      ;
; 1.352 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.169      ; 4.541      ;
; 1.469 ; LCM[0]                            ; LCM_com_data[12][2]~latch ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.104      ; 2.593      ;
; 1.505 ; LCM[1]                            ; LCM_com_data[0][3]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.298      ; 2.823      ;
; 1.592 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.974      ; 4.586      ;
; 1.595 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.144      ; 4.759      ;
; 1.713 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.990      ; 4.723      ;
; 1.761 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.153      ; 4.934      ;
; 1.824 ; LCM[0]                            ; LCM_com_data[0][3]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.298      ; 3.142      ;
; 1.866 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.981      ; 4.867      ;
; 1.870 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.164      ; 5.054      ;
; 1.889 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.164      ; 5.073      ;
; 1.943 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.988      ; 4.951      ;
; 1.957 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.154      ; 5.131      ;
; 1.999 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.990      ; 5.009      ;
; 2.056 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.985      ; 5.061      ;
; 2.111 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.985      ; 5.116      ;
; 2.149 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.985      ; 5.154      ;
; 2.178 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.985      ; 5.183      ;
; 2.195 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.985      ; 5.200      ;
; 2.198 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.985      ; 5.203      ;
; 2.200 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.988      ; 5.208      ;
; 2.273 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.170      ; 5.463      ;
; 2.297 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.153      ; 5.470      ;
; 2.306 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.985      ; 5.311      ;
; 2.307 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.147      ; 5.474      ;
; 2.381 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.992      ; 5.393      ;
; 2.411 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.154      ; 5.585      ;
; 2.457 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.170      ; 5.647      ;
; 2.459 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.974      ; 5.453      ;
; 2.482 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.983      ; 5.485      ;
; 2.499 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.992      ; 5.511      ;
; 2.553 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.154      ; 5.727      ;
; 2.578 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.974      ; 5.572      ;
; 2.611 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.992      ; 5.623      ;
; 2.691 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.992      ; 5.703      ;
; 2.693 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.170      ; 5.883      ;
; 2.694 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.983      ; 5.697      ;
; 2.754 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.170      ; 5.944      ;
; 2.805 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.981      ; 5.806      ;
; 2.806 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.992      ; 5.818      ;
; 2.807 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.968      ; 5.795      ;
; 2.852 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.159      ; 6.031      ;
; 2.895 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.147      ; 6.062      ;
; 2.947 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.161      ; 6.128      ;
; 2.954 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.169      ; 6.143      ;
; 2.959 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.170      ; 6.149      ;
; 3.011 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.988      ; 6.019      ;
; 3.100 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.964      ; 6.084      ;
; 3.139 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.159      ; 6.318      ;
; 3.143 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.983      ; 6.146      ;
; 3.169 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.140      ; 6.329      ;
; 3.177 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.981      ; 6.178      ;
; 3.222 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.151      ; 6.393      ;
; 3.232 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.159      ; 6.411      ;
; 3.235 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.986      ; 6.241      ;
; 3.297 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.151      ; 6.468      ;
; 3.297 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.165      ; 6.482      ;
; 3.300 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.154      ; 6.474      ;
; 3.316 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.170      ; 6.506      ;
; 3.396 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.140      ; 6.556      ;
; 3.431 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.153      ; 6.604      ;
; 3.441 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.956      ; 6.417      ;
; 3.467 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.986      ; 6.473      ;
; 3.479 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.997      ; 6.496      ;
; 3.480 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.169      ; 6.669      ;
; 3.572 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.153      ; 6.745      ;
; 3.580 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.968      ; 6.568      ;
; 3.609 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.169      ; 6.798      ;
; 3.612 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.165      ; 6.797      ;
; 3.667 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.987      ; 6.674      ;
; 3.696 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.151      ; 6.867      ;
; 3.718 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.997      ; 6.735      ;
; 3.741 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.956      ; 6.717      ;
; 3.748 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.161      ; 6.929      ;
; 3.750 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.169      ; 6.939      ;
; 3.776 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.984      ; 6.780      ;
; 3.788 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.151      ; 6.959      ;
; 3.850 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.154      ; 7.024      ;
; 3.952 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.164      ; 7.136      ;
; 3.980 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.154      ; 7.154      ;
; 4.018 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.956      ; 6.994      ;
; 4.058 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.964      ; 7.042      ;
; 4.105 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.154      ; 7.279      ;
; 4.116 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.984      ; 7.120      ;
; 4.122 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 3.153      ; 7.295      ;
+-------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[7]'                                                                                                                           ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.108 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.467      ; 1.807      ;
; 0.118 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.470      ; 1.820      ;
; 0.178 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.468      ; 1.878      ;
; 0.226 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.471      ; 1.929      ;
; 0.320 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.470      ; 2.022      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.660 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.679      ; 1.571      ;
; 0.697 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.008      ;
; 0.722 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.683      ; 1.637      ;
; 0.750 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.061      ;
; 0.754 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.065      ;
; 0.754 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.065      ;
; 0.767 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.686      ; 1.685      ;
; 0.804 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.680      ; 1.716      ;
; 0.891 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.676      ; 1.799      ;
; 0.945 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.256      ;
; 0.953 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.264      ;
; 0.954 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.265      ;
; 0.960 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.271      ;
; 0.964 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.275      ;
; 1.026 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.336      ;
; 1.038 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.348      ;
; 1.060 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.370      ;
; 1.066 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.376      ;
; 1.098 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.409      ;
; 1.107 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.418      ;
; 1.115 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.426      ;
; 1.124 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.435      ;
; 1.128 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.439      ;
; 1.179 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.680      ; 2.091      ;
; 1.238 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.549      ;
; 1.241 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.552      ;
; 1.247 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.558      ;
; 1.255 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.566      ;
; 1.264 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.575      ;
; 1.264 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.575      ;
; 1.292 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.603      ;
; 1.293 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.603      ;
; 1.299 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.610      ;
; 1.308 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.619      ;
; 1.311 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.621      ;
; 1.315 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.626      ;
; 1.319 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.630      ;
; 1.324 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.635      ;
; 1.363 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.674      ;
; 1.378 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.689      ;
; 1.387 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.698      ;
; 1.389 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.700      ;
; 1.395 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.706      ;
; 1.395 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.706      ;
; 1.396 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.707      ;
; 1.401 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.711      ;
; 1.404 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.715      ;
; 1.432 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.743      ;
; 1.435 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.745      ;
; 1.439 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.750      ;
; 1.447 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.757      ;
; 1.448 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.759      ;
; 1.455 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.766      ;
; 1.464 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.775      ;
; 1.518 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.829      ;
; 1.527 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.838      ;
; 1.529 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.840      ;
; 1.535 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.846      ;
; 1.569 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 1.882      ;
; 1.579 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.890      ;
; 1.588 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.899      ;
; 1.591 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.902      ;
; 1.665 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.976      ;
; 1.671 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.981      ;
; 1.675 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.986      ;
; 1.687 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.998      ;
; 1.706 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.017      ;
; 1.711 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.022      ;
; 1.728 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.039      ;
; 1.781 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.092      ;
; 1.809 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.120      ;
; 1.841 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.152      ;
; 1.846 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.157      ;
; 1.849 ; DBi[5]                               ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.680      ; 2.761      ;
; 1.918 ; DBi[0]                               ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.680      ; 2.830      ;
; 1.973 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 2.283      ;
; 1.973 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 2.283      ;
; 1.973 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 2.283      ;
; 1.983 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.294      ;
; 1.990 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.301      ;
; 2.009 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.320      ;
; 2.039 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.350      ;
; 2.052 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.363      ;
; 2.052 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.363      ;
; 2.052 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.363      ;
; 2.052 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.363      ;
; 2.052 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.363      ;
; 2.052 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.363      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[4]'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202_Di      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.436 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.447 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.758      ;
; 0.448 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.758      ;
; 0.490 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.801      ;
; 0.492 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.802      ;
; 0.648 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.959      ;
; 0.692 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.003      ;
; 0.692 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.003      ;
; 0.693 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.004      ;
; 0.693 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.004      ;
; 0.694 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.005      ;
; 0.695 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.006      ;
; 0.735 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.045      ;
; 0.809 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.120      ;
; 0.827 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.138      ;
; 0.831 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.142      ;
; 0.847 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.158      ;
; 0.874 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.185      ;
; 0.949 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.260      ;
; 0.954 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.265      ;
; 0.976 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.287      ;
; 0.992 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.303      ;
; 1.014 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.325      ;
; 1.026 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.337      ;
; 1.050 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.361      ;
; 1.071 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 1.383      ;
; 1.119 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.429      ;
; 1.120 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.430      ;
; 1.126 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.436      ;
; 1.169 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 1.481      ;
; 1.242 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 1.554      ;
; 1.247 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.558      ;
; 1.266 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.577      ;
; 1.298 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.609      ;
; 1.302 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.613      ;
; 1.303 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.614      ;
; 1.310 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.621      ;
; 1.324 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.635      ;
; 1.329 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.640      ;
; 1.347 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.658      ;
; 1.384 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 1.696      ;
; 1.442 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.753      ;
; 1.442 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.753      ;
; 1.469 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.780      ;
; 1.487 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.798      ;
; 1.519 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.830      ;
; 1.524 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.084      ; 1.840      ;
; 1.535 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.846      ;
; 1.552 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.862      ;
; 1.552 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.862      ;
; 1.552 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.862      ;
; 1.552 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.862      ;
; 1.552 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.862      ;
; 1.555 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.084      ; 1.871      ;
; 1.582 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 1.894      ;
; 1.590 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.901      ;
; 1.631 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.941      ;
; 1.662 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.972      ;
; 1.662 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.972      ;
; 1.674 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 1.986      ;
; 1.694 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.006      ;
; 1.696 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.008      ;
; 1.706 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.018      ;
; 1.707 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.019      ;
; 1.726 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.038      ;
; 1.728 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.040      ;
; 1.822 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.099      ; 2.153      ;
; 1.840 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.151      ;
; 1.840 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.151      ;
; 1.840 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.151      ;
; 1.840 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.151      ;
; 1.847 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.159      ;
; 1.879 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.191      ;
; 1.899 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.084      ; 2.215      ;
; 1.909 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.221      ;
; 1.913 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.225      ;
; 2.045 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.357      ;
; 2.085 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.396      ;
; 2.105 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.417      ;
; 2.172 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.099      ; 2.503      ;
; 2.173 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.484      ;
; 2.173 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.484      ;
; 2.173 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.484      ;
; 2.187 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.499      ;
; 2.191 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.503      ;
; 2.201 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.513      ;
; 2.225 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.537      ;
; 2.226 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.538      ;
; 2.229 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.539      ;
; 2.229 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.539      ;
; 2.229 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.539      ;
; 2.229 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.539      ;
; 2.229 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.539      ;
; 2.230 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.542      ;
; 2.231 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.101      ; 2.564      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCM_RESET'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.370 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.651     ; 0.739      ;
; 1.377 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.650     ; 0.747      ;
; 1.378 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.652     ; 0.746      ;
; 1.380 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.653     ; 0.747      ;
; 1.394 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.652     ; 0.762      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[0]'                                                                                  ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.275 ; LCMx[1]   ; LCM_com_data[0][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 5.281      ;
; -4.167 ; LCM[0]    ; LCM_com_data[0][3]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 6.149      ;
; -3.932 ; LCMx[0]   ; LCM_com_data[0][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.006      ; 4.939      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.826 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.825      ;
; -3.825 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.824      ;
; -3.825 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.824      ;
; -3.825 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.824      ;
; -3.825 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.824      ;
; -3.825 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.824      ;
; -3.825 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.002     ; 4.824      ;
; -3.818 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.015     ; 4.804      ;
; -3.818 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.015     ; 4.804      ;
; -3.818 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.015     ; 4.804      ;
; -3.816 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.001      ; 4.818      ;
; -3.816 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.001      ; 4.818      ;
; -3.813 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.006     ; 4.808      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.001      ; 4.815      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.001      ; 4.815      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.813 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.005      ; 4.819      ;
; -3.812 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 4.815      ;
; -3.812 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 4.815      ;
; -3.812 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 4.815      ;
; -3.812 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 4.815      ;
; -3.812 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.002      ; 4.815      ;
; -3.801 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.015      ; 4.817      ;
; -3.801 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.015      ; 4.817      ;
; -3.800 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.016      ; 4.817      ;
; -3.800 ; LCMx[1]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.016      ; 4.817      ;
; -3.800 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.016      ; 4.817      ;
; -3.800 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.016      ; 4.817      ;
; -3.800 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.016      ; 4.817      ;
; -3.800 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.016      ; 4.817      ;
; -3.718 ; LCM[0]    ; LCM_com_data[0][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.718 ; LCM[0]    ; LCM_com_data[3][5]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.718 ; LCM[0]    ; LCM_com_data[2][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.718 ; LCM[0]    ; LCM_com_data[6][5]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.718 ; LCM[0]    ; LCM_com_data[10][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.718 ; LCM[0]    ; LCM_com_data[8][1]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.718 ; LCM[0]    ; LCM_com_data[17][1]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.718 ; LCM[0]    ; LCM_com_data[7][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.718 ; LCM[0]    ; LCM_com_data[13][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.718 ; LCM[0]    ; LCM_com_data[10][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.718 ; LCM[0]    ; LCM_com_data[8][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.693      ;
; -3.717 ; LCM[0]    ; LCM_com_data[1][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.692      ;
; -3.717 ; LCM[0]    ; LCM_com_data[17][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.692      ;
; -3.717 ; LCM[0]    ; LCM_com_data[10][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.692      ;
; -3.717 ; LCM[0]    ; LCM_com_data[12][5]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.692      ;
; -3.717 ; LCM[0]    ; LCM_com_data[13][5]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.692      ;
; -3.717 ; LCM[0]    ; LCM_com_data[7][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.974      ; 5.692      ;
; -3.710 ; LCM[0]    ; LCM_com_data[19][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.961      ; 5.672      ;
; -3.710 ; LCM[0]    ; LCM_com_data[18][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.961      ; 5.672      ;
; -3.710 ; LCM[0]    ; LCM_com_data[10][3]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.961      ; 5.672      ;
; -3.708 ; LCM[0]    ; LCM_com_data[20][3]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.977      ; 5.686      ;
; -3.708 ; LCM[0]    ; LCM_com_data[20][2]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.977      ; 5.686      ;
; -3.705 ; LCM[0]    ; LCMPok                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_RESET                     ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; \LCM_P:SW                     ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LN~_emulated                  ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_INI[0]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_com_data[2][7]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_com_data[14][6]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_com_data[13][6]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_com_data[18][3]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_com_data[18][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_com_data[8][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.977      ; 5.683      ;
; -3.705 ; LCM[0]    ; LCM_com_data[9][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.977      ; 5.683      ;
; -3.705 ; LCM[0]    ; LCM_com_data[9][3]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_com_data[9][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_com_data[7][1]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.981      ; 5.687      ;
; -3.705 ; LCM[0]    ; LCM_com_data[20][1]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.970      ; 5.676      ;
; -3.704 ; LCM[0]    ; LCM_com_data[19][3]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.978      ; 5.683      ;
; -3.704 ; LCM[0]    ; LCM_com_data[19][2]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.978      ; 5.683      ;
; -3.704 ; LCM[0]    ; LCM_com_data[17][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.978      ; 5.683      ;
; -3.704 ; LCM[0]    ; LCM_com_data[18][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.978      ; 5.683      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[4]'                                                                                          ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.632 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 1.871      ;
; -2.632 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 1.871      ;
; -2.632 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 1.871      ;
; -2.632 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[0]        ; FD[4]       ; 1.000        ; -1.762     ; 1.871      ;
; -2.411 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[0]        ; FD[4]       ; 1.000        ; -1.761     ; 1.651      ;
; -2.411 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[0]        ; FD[4]       ; 1.000        ; -1.761     ; 1.651      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[7]'                                                                                            ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.028 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.606      ; 4.340      ;
; 1.098 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.606      ; 4.270      ;
; 1.457 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.606      ; 4.411      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.602      ; 3.840      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.524 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.605      ; 3.843      ;
; 1.525 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.606      ; 4.343      ;
; 1.525 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.602      ; 3.839      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.602      ; 3.890      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.974 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.605      ; 3.893      ;
; 1.976 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.602      ; 3.888      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[7]'                                                                                              ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.620 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.817      ; 3.690      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.818      ; 3.692      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.619 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 3.695      ;
; -1.618 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.820      ; 3.695      ;
; -1.618 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.820      ; 3.695      ;
; -1.618 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.820      ; 3.695      ;
; -1.618 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.820      ; 3.695      ;
; -1.618 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.820      ; 3.695      ;
; -1.618 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.820      ; 3.695      ;
; -1.187 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 4.127      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.818      ; 3.647      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 3.650      ;
; -1.164 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.817      ; 3.646      ;
; -1.163 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.820      ; 3.650      ;
; -1.163 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.820      ; 3.650      ;
; -1.163 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.820      ; 3.650      ;
; -1.163 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.820      ; 3.650      ;
; -1.163 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.820      ; 3.650      ;
; -1.163 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.820      ; 3.650      ;
; -1.122 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.821      ; 4.192      ;
; -0.754 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 4.060      ;
; -0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.821      ; 4.127      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[0]'                                                                                                     ;
+--------+---------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                    ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.931 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.334      ; 3.896      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_ok               ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.334      ; 3.897      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|i[0]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.334      ; 3.897      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|i[3]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.334      ; 3.897      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|i[1]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.334      ; 3.897      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|i[2]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.334      ; 3.897      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_CS               ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.334      ; 3.897      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[7]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 3.895      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[6]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 3.895      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 3.895      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[3]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 3.895      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[8]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 3.895      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[10]~_emulated ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 3.895      ;
; -0.930 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_LDAC             ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.334      ; 3.897      ;
; -0.578 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.334      ; 3.749      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_ok               ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.334      ; 3.750      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|i[0]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.334      ; 3.750      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|i[3]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.334      ; 3.750      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|i[1]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.334      ; 3.750      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|i[2]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.334      ; 3.750      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_CS               ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.334      ; 3.750      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[7]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 3.748      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[6]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 3.748      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 3.748      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[3]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 3.748      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[8]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 3.748      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[10]~_emulated ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 3.748      ;
; -0.577 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_LDAC             ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.334      ; 3.750      ;
; -0.385 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_Chs[0]           ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 4.440      ;
; -0.385 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[9]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 4.440      ;
; -0.385 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[11]~_emulated ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 4.440      ;
; -0.385 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[5]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 4.440      ;
; -0.385 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[4]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 4.440      ;
; -0.385 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[2]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.332      ; 4.440      ;
; -0.353 ; LCMP_RESET    ; LCM_com_data[4][2]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.348      ; 4.488      ;
; -0.353 ; LCMP_RESET    ; LCM_com_data[12][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.348      ; 4.488      ;
; -0.353 ; LCMP_RESET    ; LCM_com_data[8][3]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.348      ; 4.488      ;
; -0.352 ; LCMP_RESET    ; LCM_INI[2]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.347      ; 4.488      ;
; -0.352 ; LCMP_RESET    ; LCM_INI[3]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.347      ; 4.488      ;
; -0.352 ; LCMP_RESET    ; LCM_com_data[15][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.348      ; 4.489      ;
; -0.352 ; LCMP_RESET    ; LCM_com_data[20][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.348      ; 4.489      ;
; -0.352 ; LCMP_RESET    ; LCM_com_data[19][1]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.348      ; 4.489      ;
; -0.340 ; LCMP_RESET    ; LCM_com_data[2][7]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.337      ; 4.490      ;
; -0.340 ; LCMP_RESET    ; LCM_com_data[14][6]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.337      ; 4.490      ;
; -0.340 ; LCMP_RESET    ; LCM_com_data[13][6]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.337      ; 4.490      ;
; -0.340 ; LCMP_RESET    ; LCM_com_data[18][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.337      ; 4.490      ;
; -0.340 ; LCMP_RESET    ; LCM_com_data[18][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.337      ; 4.490      ;
; -0.340 ; LCMP_RESET    ; LCM_com_data[9][3]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.337      ; 4.490      ;
; -0.340 ; LCMP_RESET    ; LCM_com_data[9][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.337      ; 4.490      ;
; -0.340 ; LCMP_RESET    ; LCM_com_data[7][1]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.337      ; 4.490      ;
; -0.339 ; LCMP_RESET    ; LCMPok                                     ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.490      ;
; -0.339 ; LCMP_RESET    ; LCM_INI[4]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.490      ;
; -0.339 ; LCMP_RESET    ; LCM_RESET                                  ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.490      ;
; -0.339 ; LCMP_RESET    ; \LCM_P:SW                                  ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.490      ;
; -0.339 ; LCMP_RESET    ; LN~_emulated                               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.490      ;
; -0.339 ; LCMP_RESET    ; LCM_INI[1]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.490      ;
; -0.339 ; LCMP_RESET    ; LCM_INI[0]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.336      ; 4.490      ;
; -0.339 ; LCMP_RESET    ; LCM_com_data[19][3]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.333      ; 4.487      ;
; -0.339 ; LCMP_RESET    ; LCM_com_data[19][2]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.333      ; 4.487      ;
; -0.339 ; LCMP_RESET    ; LCM_com_data[17][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.333      ; 4.487      ;
; -0.339 ; LCMP_RESET    ; LCM_com_data[18][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.333      ; 4.487      ;
; -0.339 ; LCMP_RESET    ; LCM_com_data[9][1]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.333      ; 4.487      ;
; -0.339 ; LCMP_RESET    ; LCM_com_data[8][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.333      ; 4.487      ;
; -0.339 ; LCMP_RESET    ; LCM_com_data[9][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.333      ; 4.487      ;
; -0.338 ; LCMP_RESET    ; LCM_com_data[20][1]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.325      ; 4.480      ;
; -0.336 ; LCMP_RESET    ; LCM_com_data[20][3]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.332      ; 4.489      ;
; -0.336 ; LCMP_RESET    ; LCM_com_data[20][2]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.332      ; 4.489      ;
; -0.332 ; LCMP_RESET    ; LCM_com_data[19][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.316      ; 4.477      ;
; -0.332 ; LCMP_RESET    ; LCM_com_data[18][1]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.316      ; 4.477      ;
; -0.332 ; LCMP_RESET    ; LCM_com_data[10][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.316      ; 4.477      ;
; -0.323 ; LCMP_RESET    ; LCM_com_data[1][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.499      ;
; -0.323 ; LCMP_RESET    ; LCM_com_data[17][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.499      ;
; -0.323 ; LCMP_RESET    ; LCM_com_data[10][1]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.499      ;
; -0.323 ; LCMP_RESET    ; LCM_com_data[12][5]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.499      ;
; -0.323 ; LCMP_RESET    ; LCM_com_data[13][5]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.499      ;
; -0.323 ; LCMP_RESET    ; LCM_com_data[7][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.499      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[0][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[3][5]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[2][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[6][5]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[10][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[8][1]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[17][1]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[7][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[13][1]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[10][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.322 ; LCMP_RESET    ; LCM_com_data[8][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.329      ; 4.500      ;
; -0.042 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_Chs[0]           ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 4.283      ;
; -0.042 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[9]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 4.283      ;
; -0.042 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[11]~_emulated ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 4.283      ;
; -0.042 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[5]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 4.283      ;
; -0.042 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[4]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 4.283      ;
; -0.042 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[2]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.332      ; 4.283      ;
; 0.079  ; LCMP_RESET    ; LCM_com_data[0][3]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.337      ; 4.909      ;
; 0.192  ; LCMP_RESET    ; LCM_com_data[4][2]~_emulated               ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.348      ; 4.533      ;
; 0.192  ; LCMP_RESET    ; LCM_com_data[12][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.348      ; 4.533      ;
; 0.192  ; LCMP_RESET    ; LCM_com_data[8][3]                         ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.348      ; 4.533      ;
; 0.193  ; LCMP_RESET    ; LCM_INI[2]                                 ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.347      ; 4.533      ;
; 0.193  ; LCMP_RESET    ; LCM_INI[3]                                 ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.347      ; 4.533      ;
; 0.193  ; LCMP_RESET    ; LCM_com_data[15][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.348      ; 4.534      ;
+--------+---------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[4]'                                                                                          ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[0]        ; FD[4]       ; 0.000        ; -1.384     ; 1.493      ;
; 2.645 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[0]        ; FD[4]       ; 0.000        ; -1.384     ; 1.493      ;
; 2.905 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[0]        ; FD[4]       ; 0.000        ; -1.384     ; 1.753      ;
; 2.905 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[0]        ; FD[4]       ; 0.000        ; -1.384     ; 1.753      ;
; 2.905 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[0]        ; FD[4]       ; 0.000        ; -1.384     ; 1.753      ;
; 2.905 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[0]        ; FD[4]       ; 0.000        ; -1.384     ; 1.753      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.217  ; 0.405        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.222  ; 0.410        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.222  ; 0.410        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.367  ; 0.587        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.367  ; 0.587        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'                                                                    ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[0]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[1]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[2]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[3]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[4]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[5]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[6]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[7]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; FS[0]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; FS[4]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCMP_RESET                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCMPok                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM[0]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM[1]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[0]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[1]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[2]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[3]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[4]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_RESET                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][3]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][7]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][5]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][2]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][1]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][3]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LN~_emulated                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP3202_RESET                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[10]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[11]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[8]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[9]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_CS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_Chs[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_LDAC             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_SCK              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_SDI              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_ok               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_RESET                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; \LCM_P:SW                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[0]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[10]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[2]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[3]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[5]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[6]                                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.151  ; 0.371        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.151  ; 0.371        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.153  ; 0.373        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[10]|clk            ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[11]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.089  ; 0.309        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.090  ; 0.310        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.091  ; 0.311        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.092  ; 0.312        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.494  ; 0.682        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.495  ; 0.683        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.496  ; 0.684        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.225 ; 0.225        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.227 ; 0.227        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.263 ; 0.263        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.265 ; 0.265        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datad             ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.266 ; 0.266        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datad             ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datad             ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datad              ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datad              ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datad             ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datad             ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datad              ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datad              ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datac             ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datad              ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datad              ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datac             ;
; 0.277 ; 0.277        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.277 ; 0.277        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datac              ;
; 0.278 ; 0.278        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|datac             ;
; 0.278 ; 0.278        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|datac              ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datac             ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|datac             ;
; 0.280 ; 0.280        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datac             ;
; 0.280 ; 0.280        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datac             ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datac             ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datac             ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datac              ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|inclk[0] ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|outclk   ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch              ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|datad        ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datad                          ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[0][3]~latch               ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LN~latch|dataa                         ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[0][3]~latch|datac         ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[0][3]~latch|datac         ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|dataa                         ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[0][3]~latch               ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datad                          ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|datad        ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'MCP4822_RESET'                                                                     ;
+-------+--------------+----------------+------------------+---------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------+------------+----------------------------------------+
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[7]        ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[11]~latch ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[7]|datab                 ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[10]~latch|datab          ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[11]~latch|datab          ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[0]~latch|datac           ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[0]|datad                 ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[9]~latch|datad           ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[11]|datad                ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[1]|datad                 ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[3]|datad                 ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[6]|datad                 ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[8]|datad                 ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[10]|datad                ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[9]|datad                 ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[2]        ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[4]        ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[5]        ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[1]~latch|datad           ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[2]~latch|datad           ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[4]~latch|datad           ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[5]~latch|datad           ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[6]~latch|datad           ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[7]~latch|datad           ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[3]~latch|datad           ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[8]~latch|datad           ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[0]        ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[11]       ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[1]        ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[3]        ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[6]        ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[8]        ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[10]       ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[9]        ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[2]|dataa                 ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[4]|dataa                 ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[5]|dataa                 ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|inclk[0]         ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_RESET|q                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_RESET|q                        ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|inclk[0]         ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|outclk           ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[4]|dataa                 ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[2]|dataa                 ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[5]|dataa                 ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[10]       ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[11]       ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[3]        ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[6]        ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[8]        ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[9]        ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[1]        ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[4]        ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[2]        ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[5]        ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[0]        ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[1]~latch|datad           ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[2]~latch|datad           ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[3]~latch|datad           ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[4]~latch|datad           ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[5]~latch|datad           ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[6]~latch|datad           ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[7]~latch|datad           ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[8]~latch|datad           ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[10]|datad                ;
; 0.641 ; 0.641        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[11]|datad                ;
; 0.641 ; 0.641        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[3]|datad                 ;
; 0.641 ; 0.641        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[6]|datad                 ;
; 0.641 ; 0.641        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[8]|datad                 ;
; 0.641 ; 0.641        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[9]|datad                 ;
; 0.642 ; 0.642        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[1]|datad                 ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[9]~latch|datad           ;
; 0.646 ; 0.646        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[0]|datad                 ;
; 0.647 ; 0.647        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[0]~latch|datac           ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[10]~latch|datab          ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[11]~latch|datab          ;
; 0.658 ; 0.658        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ;
; 0.661 ; 0.661        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[7]|datab                 ;
; 0.665 ; 0.665        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ;
+-------+--------------+----------------+------------------+---------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'                                                                   ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[0]      ; 4.356 ; 4.364 ; Rise       ; FD[0]           ;
; MCP3202_Do ; FD[4]      ; 4.529 ; 4.629 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 0.561 ; 0.715 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 0.561 ; 0.715 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[0]      ; -3.685 ; -3.706 ; Rise       ; FD[0]           ;
; MCP3202_Do ; FD[4]      ; -1.293 ; -1.504 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 0.053  ; -0.108 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 0.053  ; -0.108 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DB_io[*]     ; FD[0]      ; 11.044 ; 10.721 ; Rise       ; FD[0]           ;
;  DB_io[0]    ; FD[0]      ; 10.126 ; 9.806  ; Rise       ; FD[0]           ;
;  DB_io[1]    ; FD[0]      ; 10.175 ; 9.847  ; Rise       ; FD[0]           ;
;  DB_io[2]    ; FD[0]      ; 10.139 ; 9.913  ; Rise       ; FD[0]           ;
;  DB_io[3]    ; FD[0]      ; 11.044 ; 10.721 ; Rise       ; FD[0]           ;
; MCP4822_CS   ; FD[0]      ; 9.683  ; 9.977  ; Rise       ; FD[0]           ;
; MCP4822_LDAC ; FD[0]      ; 9.452  ; 9.703  ; Rise       ; FD[0]           ;
; MCP4822_SCK  ; FD[0]      ; 9.393  ; 9.213  ; Rise       ; FD[0]           ;
; MCP4822_SDI  ; FD[0]      ; 10.092 ; 9.788  ; Rise       ; FD[0]           ;
; RSo          ; FD[0]      ; 9.530  ; 9.211  ; Rise       ; FD[0]           ;
; MCP3202_CLK  ; FD[4]      ; 8.600  ; 8.600  ; Rise       ; FD[4]           ;
; MCP3202_CS   ; FD[4]      ; 6.775  ; 6.894  ; Rise       ; FD[4]           ;
; MCP3202_Di   ; FD[4]      ; 6.815  ; 6.707  ; Rise       ; FD[4]           ;
; DB_io[*]     ; FD[7]      ; 10.788 ; 10.509 ; Rise       ; FD[7]           ;
;  DB_io[0]    ; FD[7]      ; 9.850  ; 9.519  ; Rise       ; FD[7]           ;
;  DB_io[1]    ; FD[7]      ; 9.903  ; 9.619  ; Rise       ; FD[7]           ;
;  DB_io[2]    ; FD[7]      ; 9.656  ; 9.450  ; Rise       ; FD[7]           ;
;  DB_io[3]    ; FD[7]      ; 10.788 ; 10.509 ; Rise       ; FD[7]           ;
; Eo           ; FD[7]      ; 8.755  ; 8.593  ; Rise       ; FD[7]           ;
; RSo          ; FD[7]      ; 9.444  ; 9.201  ; Rise       ; FD[7]           ;
; RWo          ; FD[7]      ; 8.441  ; 8.325  ; Rise       ; FD[7]           ;
; DB_io[*]     ; LCM_RESET  ; 10.427 ; 10.145 ; Rise       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 10.034 ; 9.712  ; Rise       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 9.669  ; 9.389  ; Rise       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 9.617  ; 9.415  ; Rise       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 10.427 ; 10.145 ; Rise       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 8.204  ; 7.952  ; Rise       ; LCM_RESET       ;
; DB_io[*]     ; LCM_RESET  ; 6.243  ; 5.974  ; Fall       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 6.243  ; 5.974  ; Fall       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 5.843  ; 5.508  ; Fall       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 6.105  ; 5.843  ; Fall       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 5.100  ; 4.830  ; Fall       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 5.855  ; 5.633  ; Fall       ; LCM_RESET       ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DB_io[*]     ; FD[0]      ; 9.758  ; 9.482  ; Rise       ; FD[0]           ;
;  DB_io[0]    ; FD[0]      ; 9.806  ; 9.499  ; Rise       ; FD[0]           ;
;  DB_io[1]    ; FD[0]      ; 9.820  ; 9.482  ; Rise       ; FD[0]           ;
;  DB_io[2]    ; FD[0]      ; 9.758  ; 9.515  ; Rise       ; FD[0]           ;
;  DB_io[3]    ; FD[0]      ; 10.609 ; 10.280 ; Rise       ; FD[0]           ;
; MCP4822_CS   ; FD[0]      ; 9.382  ; 9.667  ; Rise       ; FD[0]           ;
; MCP4822_LDAC ; FD[0]      ; 9.160  ; 9.404  ; Rise       ; FD[0]           ;
; MCP4822_SCK  ; FD[0]      ; 9.107  ; 8.932  ; Rise       ; FD[0]           ;
; MCP4822_SDI  ; FD[0]      ; 9.778  ; 9.484  ; Rise       ; FD[0]           ;
; RSo          ; FD[0]      ; 9.238  ; 8.928  ; Rise       ; FD[0]           ;
; MCP3202_CLK  ; FD[4]      ; 8.402  ; 8.404  ; Rise       ; FD[4]           ;
; MCP3202_CS   ; FD[4]      ; 6.589  ; 6.706  ; Rise       ; FD[4]           ;
; MCP3202_Di   ; FD[4]      ; 6.630  ; 6.524  ; Rise       ; FD[4]           ;
; DB_io[*]     ; FD[7]      ; 8.484  ; 8.484  ; Rise       ; FD[7]           ;
;  DB_io[0]    ; FD[7]      ; 8.484  ; 8.484  ; Rise       ; FD[7]           ;
;  DB_io[1]    ; FD[7]      ; 8.484  ; 8.484  ; Rise       ; FD[7]           ;
;  DB_io[2]    ; FD[7]      ; 8.484  ; 8.484  ; Rise       ; FD[7]           ;
;  DB_io[3]    ; FD[7]      ; 8.484  ; 8.484  ; Rise       ; FD[7]           ;
; Eo           ; FD[7]      ; 8.494  ; 8.335  ; Rise       ; FD[7]           ;
; RSo          ; FD[7]      ; 9.129  ; 8.858  ; Rise       ; FD[7]           ;
; RWo          ; FD[7]      ; 8.191  ; 8.077  ; Rise       ; FD[7]           ;
; DB_io[*]     ; LCM_RESET  ; 4.983  ; 4.750  ; Rise       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 6.148  ; 5.881  ; Rise       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 5.797  ; 5.479  ; Rise       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 5.964  ; 5.813  ; Rise       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 4.983  ; 4.750  ; Rise       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 5.819  ; 5.523  ; Rise       ; LCM_RESET       ;
; DB_io[*]     ; LCM_RESET  ; 4.977  ; 4.711  ; Fall       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 6.085  ; 5.734  ; Fall       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 5.710  ; 5.384  ; Fall       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 5.901  ; 5.666  ; Fall       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 4.977  ; 4.711  ; Fall       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 5.683  ; 5.446  ; Fall       ; LCM_RESET       ;
+--------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 124.33 MHz ; 124.33 MHz      ; FD[0]      ;                                                               ;
; 222.72 MHz ; 222.72 MHz      ; FD[4]      ;                                                               ;
; 244.38 MHz ; 244.38 MHz      ; FD[7]      ;                                                               ;
; 375.8 MHz  ; 250.0 MHz       ; gckP31     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------+
; Slow 1200mV 0C Model Setup Summary      ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; LCMP_RESET    ; -27.410 ; -570.800      ;
; FD[0]         ; -7.043  ; -544.305      ;
; FD[4]         ; -4.574  ; -182.200      ;
; FD[7]         ; -3.092  ; -37.227       ;
; MCP4822_RESET ; -2.093  ; -14.769       ;
; LCM_RESET     ; -1.702  ; -8.483        ;
; gckP31        ; -1.661  ; -21.339       ;
+---------------+---------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; FD[0]         ; -1.487 ; -5.963        ;
; gckP31        ; -1.187 ; -10.015       ;
; MCP4822_RESET ; -0.024 ; -0.076        ;
; FD[7]         ; -0.009 ; -0.012        ;
; LCMP_RESET    ; 0.171  ; 0.000         ;
; FD[4]         ; 0.383  ; 0.000         ;
; LCM_RESET     ; 1.280  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[0] ; -3.883 ; -187.008             ;
; FD[4] ; -2.409 ; -13.930              ;
; FD[7] ; 1.158  ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; FD[7] ; -1.567 ; -33.578             ;
; FD[0] ; -0.876 ; -33.458             ;
; FD[4] ; 2.476  ; 0.000               ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; gckP31        ; -3.000 ; -29.766                 ;
; FD[0]         ; -1.487 ; -153.975                ;
; FD[4]         ; -1.487 ; -72.863                 ;
; FD[7]         ; -1.487 ; -34.110                 ;
; LCMP_RESET    ; 0.102  ; 0.000                   ;
; MCP4822_RESET ; 0.185  ; 0.000                   ;
; LCM_RESET     ; 0.377  ; 0.000                   ;
+---------------+--------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                 ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -27.410 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.301      ; 28.590     ;
; -27.338 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.301      ; 28.518     ;
; -27.221 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.301      ; 28.401     ;
; -26.801 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.462      ; 29.210     ;
; -26.733 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.462      ; 29.142     ;
; -26.663 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.447      ; 29.179     ;
; -26.613 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.462      ; 29.022     ;
; -26.595 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.447      ; 29.111     ;
; -26.480 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.449      ; 28.877     ;
; -26.475 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.447      ; 28.991     ;
; -26.412 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.449      ; 28.809     ;
; -26.292 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.449      ; 28.689     ;
; -25.934 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.318      ; 28.357     ;
; -25.872 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.311      ; 27.062     ;
; -25.834 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.274      ; 28.189     ;
; -25.810 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.472      ; 28.229     ;
; -25.807 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.318      ; 28.230     ;
; -25.762 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.274      ; 28.117     ;
; -25.672 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.457      ; 28.198     ;
; -25.666 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.318      ; 28.089     ;
; -25.653 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.306      ; 28.064     ;
; -25.645 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.274      ; 28.000     ;
; -25.606 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.301      ; 27.993     ;
; -25.582 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.289      ; 27.971     ;
; -25.534 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.301      ; 27.921     ;
; -25.526 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.306      ; 27.937     ;
; -25.510 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.289      ; 27.899     ;
; -25.489 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.459      ; 27.896     ;
; -25.478 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.462      ; 27.911     ;
; -25.417 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.301      ; 27.804     ;
; -25.393 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.289      ; 27.782     ;
; -25.385 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.306      ; 27.796     ;
; -25.351 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.462      ; 27.784     ;
; -25.210 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.462      ; 27.643     ;
; -25.102 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.284      ; 27.490     ;
; -25.066 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.284      ; 27.454     ;
; -25.006 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.286      ; 27.396     ;
; -24.970 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.284      ; 27.358     ;
; -24.625 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.320      ; 27.050     ;
; -24.344 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.308      ; 26.757     ;
; -24.296 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.284      ; 26.661     ;
; -24.169 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.464      ; 26.604     ;
; -24.068 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.311      ; 26.465     ;
; -24.044 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.299      ; 26.443     ;
; -23.858 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.290      ; 26.248     ;
; -23.822 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.290      ; 26.212     ;
; -23.762 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.292      ; 26.154     ;
; -23.726 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.290      ; 26.116     ;
; -23.677 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.453      ; 26.101     ;
; -23.641 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.453      ; 26.065     ;
; -23.581 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.455      ; 26.007     ;
; -23.545 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.453      ; 25.969     ;
; -23.275 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.311      ; 24.465     ;
; -22.872 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.472      ; 25.291     ;
; -22.734 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.457      ; 25.260     ;
; -22.598 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.448      ; 25.299     ;
; -22.551 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.459      ; 24.958     ;
; -22.471 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.448      ; 25.172     ;
; -22.330 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.448      ; 25.031     ;
; -22.279 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.324      ; 24.708     ;
; -21.998 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.312      ; 24.415     ;
; -21.823 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.468      ; 24.262     ;
; -21.760 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.290      ; 24.154     ;
; -21.699 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.284      ; 24.064     ;
; -21.471 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.311      ; 23.868     ;
; -21.447 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.299      ; 23.846     ;
; -21.289 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.450      ; 23.992     ;
; -21.280 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.296      ; 23.835     ;
; -21.184 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.306      ; 23.749     ;
; -21.060 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.306      ; 23.625     ;
; -21.014 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.296      ; 23.569     ;
; -21.007 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.296      ; 23.562     ;
; -20.880 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.311      ; 22.070     ;
; -20.837 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.290      ; 23.386     ;
; -20.819 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.320      ; 23.244     ;
; -20.745 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.286      ; 23.135     ;
; -20.741 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.300      ; 23.300     ;
; -20.617 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.300      ; 23.176     ;
; -20.571 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.290      ; 23.120     ;
; -20.564 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.290      ; 23.113     ;
; -20.538 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.308      ; 22.951     ;
; -20.516 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.296      ; 22.912     ;
; -20.363 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.464      ; 22.798     ;
; -20.335 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.459      ; 22.765     ;
; -19.878 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.437      ; 22.570     ;
; -19.876 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.434      ; 22.563     ;
; -19.782 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.447      ; 22.484     ;
; -19.780 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.444      ; 22.477     ;
; -19.658 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.447      ; 22.360     ;
; -19.656 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.444      ; 22.353     ;
; -19.612 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.437      ; 22.304     ;
; -19.610 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.434      ; 22.297     ;
; -19.605 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.437      ; 22.297     ;
; -19.603 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.434      ; 22.290     ;
; -19.557 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.472      ; 21.976     ;
; -19.546 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.306      ; 22.111     ;
; -19.501 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.461      ; 22.214     ;
; -19.501 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.292      ; 21.893     ;
; -19.470 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.461      ; 22.183     ;
; -19.425 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.463      ; 22.140     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[0]'                                                                                      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.043 ; times[10] ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.428      ;
; -7.043 ; times[10] ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.428      ;
; -7.000 ; times[8]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.385      ;
; -7.000 ; times[8]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.385      ;
; -6.782 ; times[0]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.167      ;
; -6.782 ; times[0]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.167      ;
; -6.781 ; times[3]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.166      ;
; -6.781 ; times[3]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.166      ;
; -6.701 ; LCM[0]    ; LCM_com_data[20][3]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.828      ; 8.531      ;
; -6.701 ; LCM[0]    ; LCM_com_data[20][2]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.828      ; 8.531      ;
; -6.688 ; times[9]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.073      ;
; -6.688 ; times[9]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.073      ;
; -6.629 ; times[5]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.014      ;
; -6.629 ; times[5]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.014      ;
; -6.629 ; times[4]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.014      ;
; -6.629 ; times[4]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 6.014      ;
; -6.627 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.063      ; 7.692      ;
; -6.627 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.063      ; 7.692      ;
; -6.622 ; LCM[0]    ; RS                            ; FD[0]        ; FD[0]       ; 1.000        ; 0.831      ; 8.455      ;
; -6.622 ; LCM[0]    ; DBi[7]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.831      ; 8.455      ;
; -6.622 ; LCM[0]    ; DBi[6]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.831      ; 8.455      ;
; -6.622 ; LCM[0]    ; DBi[4]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.831      ; 8.455      ;
; -6.622 ; LCM[0]    ; DBi[5]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.831      ; 8.455      ;
; -6.618 ; LCM[0]    ; DBi[2]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 8.447      ;
; -6.593 ; times[2]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 5.978      ;
; -6.593 ; times[2]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 5.978      ;
; -6.548 ; LCMx[1]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.066      ; 7.616      ;
; -6.548 ; LCMx[1]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.066      ; 7.616      ;
; -6.548 ; LCMx[1]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.066      ; 7.616      ;
; -6.548 ; LCMx[1]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.066      ; 7.616      ;
; -6.548 ; LCMx[1]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.066      ; 7.616      ;
; -6.544 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 7.608      ;
; -6.523 ; LCM[0]    ; LCM_com_data[2][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.825      ; 8.350      ;
; -6.523 ; LCM[0]    ; LCM_com_data[10][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.825      ; 8.350      ;
; -6.523 ; LCM[0]    ; LCM_com_data[8][1]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.825      ; 8.350      ;
; -6.501 ; LCM[0]    ; LCM_com_data[15][3]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 8.342      ;
; -6.501 ; LCM[0]    ; LCM_com_data[20][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 8.342      ;
; -6.501 ; LCM[0]    ; LCM_com_data[19][1]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 8.342      ;
; -6.500 ; LCM[0]    ; DBi[3]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.831      ; 8.333      ;
; -6.470 ; times[1]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 5.855      ;
; -6.470 ; times[1]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 5.855      ;
; -6.454 ; times[7]  ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 5.839      ;
; -6.454 ; times[7]  ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -1.617     ; 5.839      ;
; -6.449 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.060      ; 7.511      ;
; -6.449 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.060      ; 7.511      ;
; -6.449 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.060      ; 7.511      ;
; -6.448 ; LCM[0]    ; LCM_com_data[0][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.274      ;
; -6.448 ; LCM[0]    ; LCM_com_data[3][5]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.274      ;
; -6.448 ; LCM[0]    ; LCM_com_data[6][5]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.274      ;
; -6.448 ; LCM[0]    ; LCM_com_data[17][1]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.274      ;
; -6.448 ; LCM[0]    ; LCM_com_data[7][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.274      ;
; -6.448 ; LCM[0]    ; LCM_com_data[13][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.274      ;
; -6.448 ; LCM[0]    ; LCM_com_data[10][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.274      ;
; -6.448 ; LCM[0]    ; LCM_com_data[8][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.274      ;
; -6.447 ; LCM[0]    ; LCM_com_data[1][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.273      ;
; -6.447 ; LCM[0]    ; LCM_com_data[17][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.273      ;
; -6.447 ; LCM[0]    ; LCM_com_data[10][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.273      ;
; -6.447 ; LCM[0]    ; LCM_com_data[12][5]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.273      ;
; -6.447 ; LCM[0]    ; LCM_com_data[13][5]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.273      ;
; -6.447 ; LCM[0]    ; LCM_com_data[7][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 8.273      ;
; -6.432 ; LCM[0]    ; LCM_com_data[19][3]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 8.261      ;
; -6.432 ; LCM[0]    ; LCM_com_data[19][2]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 8.261      ;
; -6.432 ; LCM[0]    ; LCM_com_data[17][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 8.261      ;
; -6.432 ; LCM[0]    ; LCM_com_data[18][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 8.261      ;
; -6.432 ; LCM[0]    ; LCM_com_data[9][1]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 8.261      ;
; -6.427 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.074      ; 7.503      ;
; -6.427 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.074      ; 7.503      ;
; -6.427 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.074      ; 7.503      ;
; -6.426 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.066      ; 7.494      ;
; -6.392 ; LCM[0]    ; LCM_INI[2]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 8.233      ;
; -6.392 ; LCM[0]    ; LCM_INI[3]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 8.233      ;
; -6.390 ; LCM[0]    ; DBi[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.831      ; 8.223      ;
; -6.387 ; LCM[0]    ; DBi[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.825      ; 8.214      ;
; -6.383 ; LCM[0]    ; LCM_INI[0]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 8.215      ;
; -6.374 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.435      ;
; -6.374 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.435      ;
; -6.374 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.435      ;
; -6.374 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.435      ;
; -6.374 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.435      ;
; -6.374 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.435      ;
; -6.374 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.435      ;
; -6.374 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.435      ;
; -6.373 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.434      ;
; -6.373 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.434      ;
; -6.373 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.434      ;
; -6.373 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.434      ;
; -6.373 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.434      ;
; -6.373 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 7.434      ;
; -6.358 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 7.422      ;
; -6.358 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 7.422      ;
; -6.358 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 7.422      ;
; -6.358 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 7.422      ;
; -6.358 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 7.422      ;
; -6.336 ; LCM[0]    ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 8.168      ;
; -6.327 ; LCM[0]    ; LCM_com_data[19][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.811      ; 8.140      ;
; -6.327 ; LCM[0]    ; LCM_com_data[18][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.811      ; 8.140      ;
; -6.327 ; LCM[0]    ; LCM_com_data[10][3]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.811      ; 8.140      ;
; -6.324 ; LCM[0]    ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 8.156      ;
; -6.318 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.074      ; 7.394      ;
; -6.318 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.074      ; 7.394      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[4]'                                                                                                       ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.574 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.906      ;
; -4.574 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.906      ;
; -4.574 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.906      ;
; -4.574 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.906      ;
; -4.574 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.906      ;
; -4.574 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.906      ;
; -4.574 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.906      ;
; -4.574 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.906      ;
; -4.574 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.906      ;
; -4.543 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[0]        ; FD[4]       ; 1.000        ; -1.661     ; 3.884      ;
; -4.543 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[0]        ; FD[4]       ; 1.000        ; -1.661     ; 3.884      ;
; -4.543 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.661     ; 3.884      ;
; -4.363 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.668     ; 3.697      ;
; -4.282 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.614      ;
; -4.282 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.614      ;
; -4.282 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.614      ;
; -4.282 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.670     ; 3.614      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.731 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 3.059      ;
; -3.525 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 2.853      ;
; -3.525 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 2.853      ;
; -3.525 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 2.853      ;
; -3.525 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.674     ; 2.853      ;
; -3.490 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.405      ;
; -3.490 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.405      ;
; -3.490 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.405      ;
; -3.490 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.405      ;
; -3.490 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.405      ;
; -3.490 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.405      ;
; -3.490 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.405      ;
; -3.490 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.405      ;
; -3.490 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.405      ;
; -3.484 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[0]        ; FD[4]       ; 1.000        ; -1.668     ; 2.818      ;
; -3.484 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[0]        ; FD[4]       ; 1.000        ; -1.668     ; 2.818      ;
; -3.484 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[0]        ; FD[4]       ; 1.000        ; -1.668     ; 2.818      ;
; -3.459 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.383      ;
; -3.459 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.383      ;
; -3.459 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.383      ;
; -3.441 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[0]        ; FD[4]       ; 1.000        ; -1.669     ; 2.774      ;
; -3.347 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.262      ;
; -3.347 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.262      ;
; -3.347 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.262      ;
; -3.347 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.262      ;
; -3.347 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.262      ;
; -3.347 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.262      ;
; -3.347 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.262      ;
; -3.347 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.262      ;
; -3.347 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.262      ;
; -3.335 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.252      ;
; -3.334 ; MCP3202_RESET          ; MCP3202_Driver:U2|i[0]            ; FD[0]        ; FD[4]       ; 1.000        ; -1.669     ; 2.667      ;
; -3.334 ; MCP3202_RESET          ; MCP3202_Driver:U2|i[4]            ; FD[0]        ; FD[4]       ; 1.000        ; -1.669     ; 2.667      ;
; -3.334 ; MCP3202_RESET          ; MCP3202_Driver:U2|i[2]            ; FD[0]        ; FD[4]       ; 1.000        ; -1.669     ; 2.667      ;
; -3.334 ; MCP3202_RESET          ; MCP3202_Driver:U2|i[1]            ; FD[0]        ; FD[4]       ; 1.000        ; -1.669     ; 2.667      ;
; -3.334 ; MCP3202_RESET          ; MCP3202_Driver:U2|i[3]            ; FD[0]        ; FD[4]       ; 1.000        ; -1.669     ; 2.667      ;
; -3.316 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.240      ;
; -3.316 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.240      ;
; -3.316 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.240      ;
; -3.254 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.169      ;
; -3.254 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.169      ;
; -3.254 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.169      ;
; -3.254 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.169      ;
; -3.235 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.150      ;
; -3.235 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.150      ;
; -3.235 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.150      ;
; -3.235 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.150      ;
; -3.235 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.150      ;
; -3.235 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.150      ;
; -3.235 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.150      ;
; -3.235 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.150      ;
; -3.235 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.150      ;
; -3.204 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.128      ;
; -3.204 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.128      ;
; -3.204 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.128      ;
; -3.192 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 4.109      ;
; -3.152 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_Di      ; FD[0]        ; FD[4]       ; 1.000        ; -1.668     ; 2.486      ;
; -3.111 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.026      ;
; -3.111 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.026      ;
; -3.111 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.026      ;
; -3.111 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 4.026      ;
; -3.080 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.085     ; 3.997      ;
; -3.076 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 3.991      ;
; -3.076 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 3.991      ;
; -3.076 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 3.991      ;
; -3.076 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 3.991      ;
; -3.076 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 3.991      ;
; -3.076 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 3.991      ;
; -3.076 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 3.991      ;
; -3.076 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 3.991      ;
; -3.076 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.087     ; 3.991      ;
; -3.045 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.969      ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.092 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 4.023      ;
; -2.867 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.798      ;
; -2.656 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.587      ;
; -2.533 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.464      ;
; -2.510 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.441      ;
; -2.510 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.441      ;
; -2.427 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 3.719      ;
; -2.392 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.323      ;
; -2.339 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 3.631      ;
; -2.334 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 3.626      ;
; -2.322 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 3.614      ;
; -2.322 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.253      ;
; -2.320 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.297      ; 3.619      ;
; -2.210 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.141      ;
; -2.202 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.133      ;
; -2.169 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.295      ; 3.466      ;
; -2.096 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.028      ;
; -2.071 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.002      ;
; -2.042 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.968      ;
; -2.038 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 3.330      ;
; -2.035 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 3.327      ;
; -2.017 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.074     ; 2.945      ;
; -2.007 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.937      ;
; -1.953 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.884      ;
; -1.947 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 3.239      ;
; -1.942 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 3.234      ;
; -1.936 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 3.228      ;
; -1.935 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.866      ;
; -1.930 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 3.222      ;
; -1.930 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.861      ;
; -1.928 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.297      ; 3.227      ;
; -1.927 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.075     ; 2.854      ;
; -1.921 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.852      ;
; -1.868 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.794      ;
; -1.866 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.795      ;
; -1.844 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.074     ; 2.772      ;
; -1.841 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.772      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.734      ;
; -1.780 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.711      ;
; -1.777 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.295      ; 3.074      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.676      ;
; -1.722 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.075     ; 2.649      ;
; -1.708 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.639      ;
; -1.684 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.616      ;
; -1.668 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.599      ;
; -1.668 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.599      ;
; -1.668 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.599      ;
; -1.668 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.599      ;
; -1.668 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.599      ;
; -1.668 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.599      ;
; -1.668 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.599      ;
; -1.668 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.599      ;
; -1.668 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.599      ;
; -1.663 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.073     ; 2.592      ;
; -1.646 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 2.938      ;
; -1.603 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.534      ;
; -1.599 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.531      ;
; -1.544 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.290      ; 2.836      ;
; -1.517 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.449      ;
; -1.517 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.449      ;
; -1.517 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.449      ;
; -1.517 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.449      ;
; -1.517 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.449      ;
; -1.517 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.449      ;
; -1.517 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.449      ;
; -1.517 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.449      ;
; -1.517 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.449      ;
; -1.499 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.430      ;
; -1.499 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.430      ;
; -1.499 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.430      ;
; -1.495 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.426      ;
; -1.495 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.426      ;
; -1.495 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.426      ;
; -1.495 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.426      ;
; -1.495 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.426      ;
; -1.495 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.426      ;
; -1.495 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.426      ;
; -1.495 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.426      ;
; -1.495 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.426      ;
; -1.484 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.415      ;
; -1.428 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.359      ;
; -1.384 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.316      ;
; -1.384 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.316      ;
; -1.384 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.316      ;
; -1.376 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.307      ;
; -1.368 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.299      ;
; -1.368 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.299      ;
; -1.368 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.299      ;
; -1.362 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.293      ;
; -1.362 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.293      ;
; -1.343 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.274      ;
; -1.314 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.246      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MCP4822_RESET'                                                                                                                 ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; -2.093 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; MCP4822_Driver:U1|MCP4822DAx[11]~latch ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.414      ; 0.738      ;
; -0.971 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; MCP4822_Driver:U1|MCP4822DAB[10]       ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.101      ; 0.655      ;
; -0.960 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.073      ; 0.655      ;
; -0.957 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; MCP4822_Driver:U1|MCP4822DAB[9]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.101      ; 0.655      ;
; -0.707 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; MCP4822_Driver:U1|MCP4822DAB[5]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.392      ; 0.737      ;
; -0.707 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; MCP4822_Driver:U1|MCP4822DAB[4]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.391      ; 0.713      ;
; -0.685 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.414      ; 0.738      ;
; -0.605 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; MCP4822_Driver:U1|MCP4822DAB[11]       ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.100      ; 0.655      ;
; -0.586 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.134      ; 0.655      ;
; -0.577 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.136      ; 0.655      ;
; -0.503 ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.259      ; 0.714      ;
; -0.491 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; MCP4822_Driver:U1|MCP4822DAB[2]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.390      ; 0.714      ;
; -0.482 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; MCP4822_Driver:U1|MCP4822DAB[7]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.429      ; 0.738      ;
; -0.448 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; MCP4822_Driver:U1|MCP4822DAB[0]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.070      ; 0.655      ;
; -0.429 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; MCP4822_Driver:U1|MCP4822DAB[6]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.095      ; 0.655      ;
; -0.427 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; MCP4822_Driver:U1|MCP4822DAB[3]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.095      ; 0.655      ;
; -0.426 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; MCP4822_Driver:U1|MCP4822DAB[1]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.093      ; 0.655      ;
; -0.424 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; MCP4822_Driver:U1|MCP4822DAB[8]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.094      ; 0.655      ;
; -0.385 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.134      ; 0.655      ;
; -0.385 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.134      ; 0.655      ;
; -0.382 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.135      ; 0.655      ;
; -0.382 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.135      ; 0.655      ;
; -0.379 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.138      ; 0.655      ;
; -0.378 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.138      ; 0.655      ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.702 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.923     ; 0.736      ;
; -1.699 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.923     ; 0.728      ;
; -1.699 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.922     ; 0.715      ;
; -1.695 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.924     ; 0.727      ;
; -1.688 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.921     ; 0.725      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.661 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.230     ; 2.433      ;
; -1.652 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.230     ; 2.424      ;
; -1.616 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.059     ; 2.559      ;
; -1.607 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.059     ; 2.550      ;
; -1.574 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.504      ;
; -1.564 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.630      ;
; -1.535 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.230     ; 2.307      ;
; -1.526 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.230     ; 2.298      ;
; -1.448 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.378      ;
; -1.409 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.230     ; 2.181      ;
; -1.409 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.339      ;
; -1.400 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.230     ; 2.172      ;
; -1.399 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.465      ;
; -1.369 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.299      ;
; -1.359 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.425      ;
; -1.358 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.288      ;
; -1.348 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.414      ;
; -1.322 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.252      ;
; -1.317 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.247      ;
; -1.307 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.373      ;
; -1.283 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.213      ;
; -1.281 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.228     ; 2.055      ;
; -1.274 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.230     ; 2.046      ;
; -1.243 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.173      ;
; -1.242 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.172      ;
; -1.232 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.162      ;
; -1.232 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.298      ;
; -1.231 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.161      ;
; -1.221 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.287      ;
; -1.196 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.126      ;
; -1.191 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.121      ;
; -1.191 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.121      ;
; -1.181 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.247      ;
; -1.157 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.087      ;
; -1.155 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.228     ; 1.929      ;
; -1.152 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.082      ;
; -1.146 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.228     ; 1.920      ;
; -1.142 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.208      ;
; -1.117 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.047      ;
; -1.116 ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.046      ;
; -1.106 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.036      ;
; -1.105 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 2.035      ;
; -1.068 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 2.000      ;
; -1.066 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.998      ;
; -1.065 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.995      ;
; -1.065 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.995      ;
; -1.056 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.066      ; 2.124      ;
; -1.029 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.228     ; 1.803      ;
; -1.029 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.961      ;
; -1.026 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.956      ;
; -1.026 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.956      ;
; -1.020 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.228     ; 1.794      ;
; -1.016 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.064      ; 2.082      ;
; -0.990 ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.920      ;
; -0.989 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.921      ;
; -0.987 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.919      ;
; -0.980 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.910      ;
; -0.979 ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.909      ;
; -0.977 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.066      ; 2.045      ;
; -0.975 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.907      ;
; -0.965 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.066      ; 2.033      ;
; -0.942 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.874      ;
; -0.940 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.872      ;
; -0.939 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.869      ;
; -0.939 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.869      ;
; -0.938 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.870      ;
; -0.928 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.066      ; 1.996      ;
; -0.903 ; FD[1]     ; FD[2]   ; gckP31       ; gckP31      ; 1.000        ; -0.228     ; 1.677      ;
; -0.903 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.835      ;
; -0.901 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.833      ;
; -0.900 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.830      ;
; -0.900 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.830      ;
; -0.894 ; FD[1]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.228     ; 1.668      ;
; -0.891 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.066      ; 1.959      ;
; -0.863 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.795      ;
; -0.862 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.794      ;
; -0.862 ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.794      ;
; -0.861 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.793      ;
; -0.853 ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.783      ;
; -0.852 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.784      ;
; -0.852 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.066      ; 1.920      ;
; -0.851 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.783      ;
; -0.849 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.781      ;
; -0.841 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.066      ; 1.909      ;
; -0.818 ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.049     ; 1.771      ;
; -0.816 ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.748      ;
; -0.814 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.746      ;
; -0.814 ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.746      ;
; -0.813 ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.743      ;
; -0.812 ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.744      ;
; -0.811 ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.743      ;
; -0.804 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.066      ; 1.872      ;
; -0.777 ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.709      ;
; -0.775 ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.707      ;
; -0.774 ; FD[8]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.072     ; 1.704      ;
; -0.773 ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.705      ;
; -0.772 ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.704      ;
; -0.763 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.066      ; 1.831      ;
; -0.738 ; FD[13]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.670      ;
; -0.737 ; FD[3]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.669      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[0]'                                                                                                                                ;
+--------+---------------------------------------+-------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------------+---------------+-------------+--------------+------------+------------+
; -1.487 ; LCM_RESET                             ; \LCM_P:SW                                 ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 2.983      ;
; -1.363 ; LCM_RESET                             ; \LCM_P:SW                                 ; LCM_RESET     ; FD[0]       ; -0.500       ; 4.015      ; 2.607      ;
; -0.721 ; LCM_RESET                             ; LN~_emulated                              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 3.749      ;
; -0.644 ; LCM_RESET                             ; LCMPok                                    ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 3.826      ;
; -0.538 ; LCM_RESET                             ; LCM_INI[1]                                ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 3.932      ;
; -0.319 ; LCMP_RESET                            ; DBi[4]                                    ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.016      ; 4.152      ;
; -0.254 ; LCM_RESET                             ; LCM_INI[1]                                ; LCM_RESET     ; FD[0]       ; -0.500       ; 4.015      ; 3.716      ;
; -0.214 ; LCM_RESET                             ; LCM_com_data[4][2]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.024      ; 4.265      ;
; -0.214 ; LCM_RESET                             ; LCM_com_data[12][2]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.024      ; 4.265      ;
; -0.214 ; LCM_RESET                             ; LCM_com_data[8][3]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.024      ; 4.265      ;
; -0.213 ; LCM_RESET                             ; LCM_INI[4]                                ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.257      ;
; -0.181 ; LCM_RESET                             ; LCM_RESET                                 ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.289      ;
; -0.155 ; LCM_RESET                             ; LCM_com_data[0][3]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.315      ;
; -0.144 ; LCM_RESET                             ; LCM_RESET                                 ; LCM_RESET     ; FD[0]       ; -0.500       ; 4.015      ; 3.826      ;
; -0.141 ; LCM_RESET                             ; LN~_emulated                              ; LCM_RESET     ; FD[0]       ; -0.500       ; 4.015      ; 3.829      ;
; -0.139 ; LCM_RESET                             ; LCM_com_data[8][2]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.011      ; 4.327      ;
; -0.139 ; LCM_RESET                             ; LCM_com_data[9][2]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.011      ; 4.327      ;
; -0.131 ; LCMP_RESET                            ; DBi[3]                                    ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.016      ; 4.340      ;
; -0.106 ; LCMP_RESET                            ; DBi[0]                                    ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.016      ; 4.365      ;
; -0.097 ; LCM_RESET                             ; DBi[3]                                    ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.016      ; 4.374      ;
; -0.097 ; LCM_RESET                             ; DBi[0]                                    ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.016      ; 4.374      ;
; -0.088 ; LCM_RESET                             ; LCMPok                                    ; LCM_RESET     ; FD[0]       ; -0.500       ; 4.015      ; 3.882      ;
; -0.053 ; LCM_RESET                             ; LCM_com_data[2][7]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.417      ;
; -0.053 ; LCM_RESET                             ; LCM_com_data[14][6]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.417      ;
; -0.053 ; LCM_RESET                             ; LCM_com_data[13][6]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.417      ;
; -0.053 ; LCM_RESET                             ; LCM_com_data[18][3]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.417      ;
; -0.053 ; LCM_RESET                             ; LCM_com_data[18][0]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.417      ;
; -0.053 ; LCM_RESET                             ; LCM_com_data[9][3]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.417      ;
; -0.053 ; LCM_RESET                             ; LCM_com_data[9][0]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.417      ;
; -0.053 ; LCM_RESET                             ; LCM_com_data[7][1]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.015      ; 4.417      ;
; -0.046 ; LCM_RESET                             ; LCM_com_data[20][1]                       ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.004      ; 4.413      ;
; -0.045 ; MCP4822_RESET                         ; MCP4822_RESET                             ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.547      ; 4.457      ;
; -0.033 ; MCP4822_RESET                         ; MCP4822_Driver:U1|MCP4822_SDI             ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.011      ; 3.933      ;
; -0.012 ; MCP4822_RESET                         ; MCP4822_Driver:U1|MCP4822_SDI             ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.011      ; 4.454      ;
; 0.013  ; LCM_RESET                             ; LCM_INI[0]                                ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.014      ; 4.482      ;
; 0.016  ; LCM_RESET                             ; LCM_com_data[1][0]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.480      ;
; 0.016  ; LCM_RESET                             ; LCM_com_data[17][0]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.480      ;
; 0.016  ; LCM_RESET                             ; LCM_com_data[10][1]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.480      ;
; 0.016  ; LCM_RESET                             ; LCM_com_data[12][5]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.480      ;
; 0.016  ; LCM_RESET                             ; LCM_com_data[13][5]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.480      ;
; 0.016  ; LCM_RESET                             ; LCM_com_data[7][0]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.480      ;
; 0.017  ; MCP4822_RESET                         ; MCP4822_RESET                             ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.547      ; 5.019      ;
; 0.019  ; LCMP_RESET                            ; DBi[6]                                    ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.016      ; 4.490      ;
; 0.021  ; LCM_RESET                             ; LCM_INI[2]                                ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.024      ; 4.500      ;
; 0.021  ; LCM_RESET                             ; LCM_INI[3]                                ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.024      ; 4.500      ;
; 0.022  ; LCM_RESET                             ; LCM_com_data[19][3]                       ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.012      ; 4.489      ;
; 0.022  ; LCM_RESET                             ; LCM_com_data[19][2]                       ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.012      ; 4.489      ;
; 0.022  ; LCM_RESET                             ; LCM_com_data[17][2]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.012      ; 4.489      ;
; 0.022  ; LCM_RESET                             ; LCM_com_data[18][2]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.012      ; 4.489      ;
; 0.022  ; LCM_RESET                             ; LCM_com_data[9][1]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.012      ; 4.489      ;
; 0.042  ; LCM_RESET                             ; LCM_com_data[0][2]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.506      ;
; 0.042  ; LCM_RESET                             ; LCM_com_data[3][5]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.506      ;
; 0.042  ; LCM_RESET                             ; LCM_com_data[6][5]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.506      ;
; 0.042  ; LCM_RESET                             ; LCM_com_data[17][1]                       ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.506      ;
; 0.042  ; LCM_RESET                             ; LCM_com_data[7][2]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.506      ;
; 0.042  ; LCM_RESET                             ; LCM_com_data[13][1]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.506      ;
; 0.042  ; LCM_RESET                             ; LCM_com_data[10][2]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.506      ;
; 0.042  ; LCM_RESET                             ; LCM_com_data[8][0]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.506      ;
; 0.046  ; LCM_RESET                             ; LCM_com_data[19][0]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 3.995      ; 4.496      ;
; 0.046  ; LCM_RESET                             ; LCM_com_data[18][1]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 3.995      ; 4.496      ;
; 0.046  ; LCM_RESET                             ; LCM_com_data[10][3]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 3.995      ; 4.496      ;
; 0.052  ; LCMP_RESET                            ; DBi[2]                                    ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.011      ; 4.518      ;
; 0.067  ; LCM_RESET                             ; DBi[1]                                    ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.531      ;
; 0.071  ; LCM_com_data[12][5]~latch             ; LCM_com_data[13][5]~_emulated             ; LCMP_RESET    ; FD[0]       ; 0.000        ; 0.403      ; 0.689      ;
; 0.073  ; LCM_RESET                             ; LCM_com_data[15][3]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.025      ; 4.553      ;
; 0.073  ; LCM_RESET                             ; LCM_com_data[20][0]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.025      ; 4.553      ;
; 0.073  ; LCM_RESET                             ; LCM_com_data[19][1]                       ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.025      ; 4.553      ;
; 0.084  ; MCP4822_RESET                         ; times[8]                                  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.084  ; MCP4822_RESET                         ; times[10]                                 ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.084  ; MCP4822_RESET                         ; times[9]                                  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.084  ; MCP4822_RESET                         ; times[3]                                  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.084  ; MCP4822_RESET                         ; times[0]                                  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.084  ; MCP4822_RESET                         ; times[2]                                  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.084  ; MCP4822_RESET                         ; times[1]                                  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.084  ; MCP4822_RESET                         ; times[5]                                  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.084  ; MCP4822_RESET                         ; times[4]                                  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.084  ; MCP4822_RESET                         ; times[7]                                  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.084  ; MCP4822_RESET                         ; times[6]                                  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.545      ; 4.584      ;
; 0.092  ; LCM_RESET                             ; LCM_com_data[2][0]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.556      ;
; 0.092  ; LCM_RESET                             ; LCM_com_data[10][0]~_emulated             ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.556      ;
; 0.092  ; LCM_RESET                             ; LCM_com_data[8][1]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 4.009      ; 4.556      ;
; 0.107  ; MCP4822_RESET                         ; MCP4822_Driver:U1|MCP4822_SCK             ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.011      ; 4.073      ;
; 0.113  ; LCM_com_data[12][5]~latch             ; LCM_com_data[7][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 0.403      ; 0.731      ;
; 0.125  ; MCP4822_RESET                         ; times[8]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.125  ; MCP4822_RESET                         ; times[10]                                 ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.125  ; MCP4822_RESET                         ; times[9]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.125  ; MCP4822_RESET                         ; times[3]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.125  ; MCP4822_RESET                         ; times[0]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.125  ; MCP4822_RESET                         ; times[2]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.125  ; MCP4822_RESET                         ; times[1]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.125  ; MCP4822_RESET                         ; times[5]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.125  ; MCP4822_RESET                         ; times[4]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.125  ; MCP4822_RESET                         ; times[7]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.125  ; MCP4822_RESET                         ; times[6]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.545      ; 5.125      ;
; 0.126  ; MCP4822_Driver:U1|MCP4822DAx[0]~latch ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.730      ; 1.071      ;
; 0.128  ; MCP4822_RESET                         ; MCP3202_RESET                             ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.552      ; 5.135      ;
; 0.129  ; LCM_com_data[12][5]~latch             ; LCM_com_data[12][5]~_emulated             ; LCMP_RESET    ; FD[0]       ; 0.000        ; 0.403      ; 0.747      ;
; 0.130  ; LCMP_RESET                            ; DBi[5]                                    ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.016      ; 4.601      ;
; 0.133  ; MCP4822_RESET                         ; MCP3202_RESET                             ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.552      ; 4.640      ;
; 0.135  ; MCP4822_Driver:U1|MCP4822DAB[1]       ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.895      ; 1.245      ;
+--------+---------------------------------------+-------------------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.187 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 2.951      ; 2.229      ;
; -1.144 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 2.815      ; 2.136      ;
; -0.978 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 2.951      ; 1.938      ;
; -0.898 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 2.815      ; 1.882      ;
; -0.820 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 2.815      ; 2.460      ;
; -0.755 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 2.815      ; 2.525      ;
; -0.744 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 2.815      ; 2.536      ;
; -0.740 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 2.815      ; 2.540      ;
; -0.713 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 2.815      ; 2.567      ;
; -0.698 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 2.815      ; 2.582      ;
; -0.633 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 2.815      ; 2.647      ;
; -0.618 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 2.815      ; 2.662      ;
; -0.591 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 2.815      ; 2.689      ;
; -0.574 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 2.704      ;
; -0.538 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 2.815      ; 2.242      ;
; -0.526 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 2.815      ; 2.254      ;
; -0.525 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 2.815      ; 2.255      ;
; -0.511 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 2.815      ; 2.269      ;
; -0.511 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 2.815      ; 2.769      ;
; -0.496 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 2.815      ; 2.784      ;
; -0.467 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 2.811      ;
; -0.452 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 2.826      ;
; -0.431 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 2.815      ; 2.349      ;
; -0.425 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 2.815      ; 2.855      ;
; -0.416 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 2.815      ; 2.364      ;
; -0.408 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 2.813      ; 2.870      ;
; -0.404 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 2.815      ; 2.376      ;
; -0.389 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 2.815      ; 2.391      ;
; -0.389 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 2.815      ; 2.891      ;
; -0.372 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 2.906      ;
; -0.345 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 2.933      ;
; -0.330 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 2.948      ;
; -0.309 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 2.815      ; 2.471      ;
; -0.301 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 2.813      ; 2.977      ;
; -0.294 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 2.815      ; 2.486      ;
; -0.286 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 2.813      ; 2.992      ;
; -0.280 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.498      ;
; -0.266 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 2.978      ; 3.177      ;
; -0.265 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.513      ;
; -0.265 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 3.013      ;
; -0.251 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 2.978      ; 3.192      ;
; -0.250 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 3.028      ;
; -0.229 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 2.815      ; 2.551      ;
; -0.223 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 3.055      ;
; -0.208 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 3.070      ;
; -0.205 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 2.815      ; 3.075      ;
; -0.187 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 2.815      ; 2.593      ;
; -0.179 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 2.813      ; 3.099      ;
; -0.172 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 2.815      ; 2.608      ;
; -0.164 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 2.813      ; 3.114      ;
; -0.158 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.620      ;
; -0.143 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.635      ;
; -0.143 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 3.135      ;
; -0.128 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 3.150      ;
; -0.120 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 2.813      ; 2.658      ;
; -0.105 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 2.813      ; 2.673      ;
; -0.100 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 2.978      ; 3.343      ;
; -0.085 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 2.978      ; 3.358      ;
; -0.064 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 2.978      ; 2.879      ;
; -0.064 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 2.978      ; 3.379      ;
; -0.063 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.715      ;
; -0.057 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 2.813      ; 3.221      ;
; -0.049 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 2.978      ; 3.394      ;
; -0.048 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.730      ;
; -0.042 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 2.813      ; 3.236      ;
; -0.036 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.742      ;
; -0.021 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.757      ;
; -0.021 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 3.257      ;
; -0.006 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 3.272      ;
; 0.002  ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 2.813      ; 2.780      ;
; 0.017  ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 2.813      ; 2.795      ;
; 0.043  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 2.978      ; 2.986      ;
; 0.059  ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.837      ;
; 0.074  ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.852      ;
; 0.086  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.864      ;
; 0.096  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 2.978      ; 3.039      ;
; 0.124  ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 2.813      ; 2.902      ;
; 0.139  ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 2.813      ; 2.917      ;
; 0.153  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 2.978      ; 3.096      ;
; 0.181  ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.959      ;
; 0.196  ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.974      ;
; 0.203  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 2.978      ; 3.146      ;
; 0.246  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 2.813      ; 3.024      ;
; 0.260  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 2.978      ; 3.203      ;
; 0.303  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 3.081      ;
; 0.328  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 2.815      ; 3.108      ;
; 0.473  ; FD[17]    ; FD[17]  ; gckP31       ; gckP31      ; 0.000        ; 0.049      ; 0.737      ;
; 0.665  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.950      ;
; 0.665  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.950      ;
; 0.667  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.952      ;
; 0.668  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.953      ;
; 0.668  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.953      ;
; 0.669  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.954      ;
; 0.670  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.955      ;
; 0.670  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.955      ;
; 0.672  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.957      ;
; 0.672  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.957      ;
; 0.672  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.957      ;
; 0.673  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.070      ; 0.958      ;
; 0.684  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.085      ; 0.984      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MCP4822_RESET'                                                                                                                  ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; -0.024 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; MCP4822_Driver:U1|MCP4822DAB[7]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.713      ; 0.709      ;
; -0.014 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; MCP4822_Driver:U1|MCP4822DAx[11]~latch ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.698      ; 0.704      ;
; -0.014 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.698      ; 0.704      ;
; -0.013 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; MCP4822_Driver:U1|MCP4822DAB[4]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.679      ; 0.686      ;
; -0.011 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; MCP4822_Driver:U1|MCP4822DAB[2]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.678      ; 0.687      ;
; 0.009  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; MCP4822_Driver:U1|MCP4822DAB[5]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.680      ; 0.709      ;
; 0.132  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.536      ; 0.688      ;
; 0.167  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.410      ; 0.597      ;
; 0.167  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.410      ; 0.597      ;
; 0.169  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.408      ; 0.597      ;
; 0.170  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.407      ; 0.597      ;
; 0.171  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.406      ; 0.597      ;
; 0.172  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.405      ; 0.597      ;
; 0.172  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.405      ; 0.597      ;
; 0.172  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.405      ; 0.597      ;
; 0.205  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; MCP4822_Driver:U1|MCP4822DAB[9]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.372      ; 0.597      ;
; 0.206  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; MCP4822_Driver:U1|MCP4822DAB[10]       ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.371      ; 0.597      ;
; 0.207  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; MCP4822_Driver:U1|MCP4822DAB[11]       ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.370      ; 0.597      ;
; 0.212  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; MCP4822_Driver:U1|MCP4822DAB[6]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.365      ; 0.597      ;
; 0.212  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; MCP4822_Driver:U1|MCP4822DAB[3]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.365      ; 0.597      ;
; 0.213  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; MCP4822_Driver:U1|MCP4822DAB[8]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.364      ; 0.597      ;
; 0.214  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; MCP4822_Driver:U1|MCP4822DAB[1]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.363      ; 0.597      ;
; 0.233  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.344      ; 0.597      ;
; 0.238  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; MCP4822_Driver:U1|MCP4822DAB[0]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.339      ; 0.597      ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[7]'                                                                                                                             ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.009 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.412      ; 1.618      ;
; -0.003 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.408      ; 1.620      ;
; 0.074  ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.410      ; 1.699      ;
; 0.101  ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.413      ; 1.729      ;
; 0.183  ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.412      ; 1.810      ;
; 0.383  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.384  ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.522  ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.670      ; 1.407      ;
; 0.589  ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.674      ; 1.478      ;
; 0.624  ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.910      ;
; 0.626  ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.676      ; 1.517      ;
; 0.646  ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.671      ; 1.532      ;
; 0.696  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.982      ;
; 0.698  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.984      ;
; 0.707  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.993      ;
; 0.752  ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.666      ; 1.633      ;
; 0.852  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.138      ;
; 0.856  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.142      ;
; 0.870  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.156      ;
; 0.873  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.159      ;
; 0.878  ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.164      ;
; 0.935  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.220      ;
; 0.940  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.225      ;
; 0.967  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.252      ;
; 0.970  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.255      ;
; 0.984  ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.671      ; 1.870      ;
; 1.005  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.291      ;
; 1.017  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.303      ;
; 1.020  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.306      ;
; 1.032  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.318      ;
; 1.048  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.334      ;
; 1.096  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.382      ;
; 1.121  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.407      ;
; 1.127  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.413      ;
; 1.139  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.425      ;
; 1.140  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.425      ;
; 1.142  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.428      ;
; 1.154  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.439      ;
; 1.154  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.440      ;
; 1.156  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.442      ;
; 1.215  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.501      ;
; 1.217  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.503      ;
; 1.221  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.507      ;
; 1.229  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.515      ;
; 1.234  ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.520      ;
; 1.234  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.520      ;
; 1.243  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.529      ;
; 1.245  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.531      ;
; 1.248  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.534      ;
; 1.249  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.535      ;
; 1.261  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.547      ;
; 1.264  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.550      ;
; 1.275  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.560      ;
; 1.276  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.562      ;
; 1.278  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.564      ;
; 1.286  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.571      ;
; 1.313  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.598      ;
; 1.337  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.623      ;
; 1.343  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.629      ;
; 1.351  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.637      ;
; 1.356  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.642      ;
; 1.365  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.651      ;
; 1.367  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.653      ;
; 1.371  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.657      ;
; 1.386  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.672      ;
; 1.397  ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.073      ; 1.685      ;
; 1.417  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.703      ;
; 1.459  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.745      ;
; 1.465  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.751      ;
; 1.480  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.765      ;
; 1.489  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.775      ;
; 1.514  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.800      ;
; 1.524  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.810      ;
; 1.529  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.815      ;
; 1.544  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.830      ;
; 1.587  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.873      ;
; 1.601  ; DBi[5]                               ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.671      ; 2.487      ;
; 1.602  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 1.886      ;
; 1.643  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.929      ;
; 1.644  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.930      ;
; 1.688  ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.974      ;
; 1.725  ; DBi[0]                               ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.671      ; 2.611      ;
; 1.787  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.073      ;
; 1.809  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.095      ;
; 1.827  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.113      ;
; 1.828  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.113      ;
; 1.828  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.113      ;
; 1.828  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.113      ;
; 1.851  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.137      ;
; 1.881  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.167      ;
; 1.899  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.185      ;
; 1.899  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.185      ;
; 1.899  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.185      ;
; 1.899  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.185      ;
; 1.899  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.185      ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                                     ;
+-------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.171 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[0]        ; LCMP_RESET  ; 0.000        ; 2.697      ; 2.888      ;
; 0.234 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[20][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.850      ; 3.104      ;
; 0.249 ; LCM[0]                            ; LN~latch                  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.164      ; 1.433      ;
; 0.261 ; LCM[1]                            ; LN~latch                  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.164      ; 1.445      ;
; 0.367 ; LCM[1]                            ; LCMx[1]                   ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.907      ; 1.294      ;
; 0.440 ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; LCM_com_data2[10][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.651      ; 3.111      ;
; 0.519 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.842      ; 3.381      ;
; 0.611 ; LCM[0]                            ; LCMx[0]                   ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.906      ; 1.537      ;
; 0.689 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.648      ; 3.357      ;
; 0.732 ; LCM[1]                            ; LCM_com_data[12][2]~latch ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.886      ; 1.638      ;
; 0.809 ; LCM[1]                            ; LCM_com_data[12][5]~latch ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.894      ; 1.723      ;
; 0.890 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.088      ; 1.998      ;
; 1.166 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.823      ; 4.009      ;
; 1.173 ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.088      ; 2.281      ;
; 1.199 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.841      ; 4.060      ;
; 1.298 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.841      ; 4.159      ;
; 1.449 ; LCM[1]                            ; LCM_com_data[0][3]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.062      ; 2.531      ;
; 1.506 ; LCM[0]                            ; LCM_com_data[12][2]~latch ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.886      ; 2.412      ;
; 1.563 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.662      ; 4.245      ;
; 1.566 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.823      ; 4.409      ;
; 1.568 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.826      ; 4.414      ;
; 1.593 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.678      ; 4.291      ;
; 1.732 ; LCM[0]                            ; LCM_com_data[0][3]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.062      ; 2.814      ;
; 1.740 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.828      ; 4.588      ;
; 1.809 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.669      ; 4.498      ;
; 1.815 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.835      ; 4.670      ;
; 1.822 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.835      ; 4.677      ;
; 1.872 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.675      ; 4.567      ;
; 1.888 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.678      ; 4.586      ;
; 1.961 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.672      ; 4.653      ;
; 2.022 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.671      ; 4.713      ;
; 2.036 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.672      ; 4.728      ;
; 2.064 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.826      ; 4.910      ;
; 2.067 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.671      ; 4.758      ;
; 2.068 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.672      ; 4.760      ;
; 2.069 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.824      ; 4.913      ;
; 2.097 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.671      ; 4.788      ;
; 2.116 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.841      ; 4.977      ;
; 2.141 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.675      ; 4.836      ;
; 2.151 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.828      ; 4.999      ;
; 2.203 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.671      ; 4.894      ;
; 2.263 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.678      ; 4.961      ;
; 2.276 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.841      ; 5.137      ;
; 2.277 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.828      ; 5.125      ;
; 2.318 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.678      ; 5.016      ;
; 2.330 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.662      ; 5.012      ;
; 2.400 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.669      ; 5.089      ;
; 2.428 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.678      ; 5.126      ;
; 2.444 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.662      ; 5.126      ;
; 2.482 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.678      ; 5.180      ;
; 2.495 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.841      ; 5.356      ;
; 2.531 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.658      ; 5.209      ;
; 2.548 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.841      ; 5.409      ;
; 2.574 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.824      ; 5.418      ;
; 2.585 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.678      ; 5.283      ;
; 2.593 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.669      ; 5.282      ;
; 2.613 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.669      ; 5.302      ;
; 2.633 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.832      ; 5.485      ;
; 2.735 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.841      ; 5.596      ;
; 2.777 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.841      ; 5.638      ;
; 2.817 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.654      ; 5.491      ;
; 2.837 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.837      ; 5.694      ;
; 2.891 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.828      ; 5.739      ;
; 2.892 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.675      ; 5.587      ;
; 2.899 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.832      ; 5.751      ;
; 2.940 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.669      ; 5.629      ;
; 2.943 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.819      ; 5.782      ;
; 2.956 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.828      ; 5.804      ;
; 2.958 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.669      ; 5.647      ;
; 3.003 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.828      ; 5.851      ;
; 3.003 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.832      ; 5.855      ;
; 3.072 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.826      ; 5.918      ;
; 3.073 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.674      ; 5.767      ;
; 3.097 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.841      ; 5.958      ;
; 3.132 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.819      ; 5.971      ;
; 3.151 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.837      ; 6.008      ;
; 3.164 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.842      ; 6.026      ;
; 3.200 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.826      ; 6.046      ;
; 3.224 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.658      ; 5.902      ;
; 3.276 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.842      ; 6.138      ;
; 3.303 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.674      ; 5.997      ;
; 3.313 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.687      ; 6.020      ;
; 3.334 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.646      ; 6.000      ;
; 3.394 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.828      ; 6.242      ;
; 3.401 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.837      ; 6.258      ;
; 3.404 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.842      ; 6.266      ;
; 3.472 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.827      ; 6.319      ;
; 3.478 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.828      ; 6.326      ;
; 3.479 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.837      ; 6.336      ;
; 3.494 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.687      ; 6.201      ;
; 3.523 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.674      ; 6.217      ;
; 3.541 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.646      ; 6.207      ;
; 3.570 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.828      ; 6.418      ;
; 3.647 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.671      ; 6.338      ;
; 3.656 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.835      ; 6.511      ;
; 3.658 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.654      ; 6.332      ;
; 3.721 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.828      ; 6.569      ;
; 3.722 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.826      ; 6.568      ;
; 3.746 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.658      ; 6.424      ;
; 3.798 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[8][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.669      ; 6.487      ;
+-------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202_Di      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.398 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.684      ;
; 0.399 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.684      ;
; 0.450 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.736      ;
; 0.452 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.737      ;
; 0.603 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.888      ;
; 0.613 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.898      ;
; 0.613 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.898      ;
; 0.613 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.898      ;
; 0.613 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.898      ;
; 0.614 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.899      ;
; 0.616 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.901      ;
; 0.647 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.932      ;
; 0.750 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.036      ;
; 0.764 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.049      ;
; 0.770 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.056      ;
; 0.776 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.061      ;
; 0.793 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.078      ;
; 0.862 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.148      ;
; 0.866 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.152      ;
; 0.882 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.168      ;
; 0.914 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.200      ;
; 0.930 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.216      ;
; 0.935 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.221      ;
; 0.954 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.241      ;
; 0.973 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.259      ;
; 0.993 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.278      ;
; 0.994 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.279      ;
; 1.021 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.306      ;
; 1.041 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.328      ;
; 1.122 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.407      ;
; 1.128 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.415      ;
; 1.137 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.422      ;
; 1.164 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.450      ;
; 1.170 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.456      ;
; 1.210 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.496      ;
; 1.222 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.508      ;
; 1.237 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.523      ;
; 1.242 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.528      ;
; 1.250 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.536      ;
; 1.262 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.549      ;
; 1.286 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.572      ;
; 1.289 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.575      ;
; 1.359 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.644      ;
; 1.359 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.645      ;
; 1.370 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.655      ;
; 1.372 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.658      ;
; 1.381 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.672      ;
; 1.409 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.700      ;
; 1.423 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.708      ;
; 1.452 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.737      ;
; 1.452 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.737      ;
; 1.452 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.737      ;
; 1.452 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.737      ;
; 1.452 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.737      ;
; 1.453 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.738      ;
; 1.470 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.757      ;
; 1.490 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.777      ;
; 1.501 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.786      ;
; 1.502 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.787      ;
; 1.544 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.831      ;
; 1.557 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.844      ;
; 1.570 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.857      ;
; 1.573 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.860      ;
; 1.574 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.861      ;
; 1.621 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.908      ;
; 1.623 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.089      ; 1.927      ;
; 1.666 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.953      ;
; 1.685 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.972      ;
; 1.699 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.990      ;
; 1.726 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.012      ;
; 1.726 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.012      ;
; 1.726 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.012      ;
; 1.726 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.012      ;
; 1.732 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.019      ;
; 1.762 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.049      ;
; 1.883 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.170      ;
; 1.906 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.193      ;
; 1.948 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.089      ; 2.252      ;
; 1.955 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.241      ;
; 1.983 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.270      ;
; 1.993 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.279      ;
; 1.993 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.279      ;
; 1.993 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.279      ;
; 1.995 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.282      ;
; 1.996 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.283      ;
; 1.999 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.286      ;
; 2.005 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.091      ; 2.311      ;
; 2.007 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.294      ;
; 2.024 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.311      ;
; 2.043 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.089      ; 2.347      ;
; 2.053 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.099      ; 2.367      ;
; 2.070 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.357      ;
; 2.076 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.361      ;
; 2.076 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.361      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.280 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.613     ; 0.687      ;
; 1.287 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.612     ; 0.695      ;
; 1.290 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.614     ; 0.696      ;
; 1.292 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.615     ; 0.697      ;
; 1.302 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.614     ; 0.708      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.883 ; LCM[0]    ; LCM_com_data[0][3]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.715      ;
; -3.809 ; LCMx[1]   ; LCM_com_data[0][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.876      ;
; -3.476 ; LCMx[0]   ; LCM_com_data[0][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.066      ; 4.544      ;
; -3.464 ; LCM[0]    ; LCM_com_data[0][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[1][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[3][5]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[17][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[10][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[6][5]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[12][5]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[13][5]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[17][1]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[7][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[7][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[13][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[10][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.464 ; LCM[0]    ; LCM_com_data[8][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.824      ; 5.290      ;
; -3.463 ; LCM[0]    ; LCM_com_data[2][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.825      ; 5.290      ;
; -3.463 ; LCM[0]    ; LCM_com_data[10][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.825      ; 5.290      ;
; -3.463 ; LCM[0]    ; LCM_com_data[8][1]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.825      ; 5.290      ;
; -3.458 ; LCM[0]    ; LCM_com_data[19][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.811      ; 5.271      ;
; -3.458 ; LCM[0]    ; LCM_com_data[18][1]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.811      ; 5.271      ;
; -3.458 ; LCM[0]    ; LCM_com_data[10][3]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.811      ; 5.271      ;
; -3.455 ; LCM[0]    ; LCM_com_data[20][3]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.828      ; 5.285      ;
; -3.455 ; LCM[0]    ; LCM_com_data[20][2]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.828      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCMPok                        ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_RESET                     ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; \LCM_P:SW                     ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LN~_emulated                  ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_INI[0]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_com_data[2][7]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_com_data[19][3]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 5.282      ;
; -3.453 ; LCM[0]    ; LCM_com_data[19][2]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 5.282      ;
; -3.453 ; LCM[0]    ; LCM_com_data[14][6]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_com_data[13][6]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_com_data[18][3]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_com_data[18][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_com_data[17][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 5.282      ;
; -3.453 ; LCM[0]    ; LCM_com_data[18][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 5.282      ;
; -3.453 ; LCM[0]    ; LCM_com_data[9][1]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 5.282      ;
; -3.453 ; LCM[0]    ; LCM_com_data[9][3]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_com_data[9][0]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_com_data[7][1]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.830      ; 5.285      ;
; -3.453 ; LCM[0]    ; LCM_com_data[20][1]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.820      ; 5.275      ;
; -3.452 ; LCM[0]    ; LCM_com_data[8][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 5.281      ;
; -3.452 ; LCM[0]    ; LCM_com_data[9][2]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.827      ; 5.281      ;
; -3.443 ; LCM[0]    ; LCM_com_data[15][3]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 5.284      ;
; -3.443 ; LCM[0]    ; LCM_com_data[20][0]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 5.284      ;
; -3.443 ; LCM[0]    ; LCM_com_data[19][1]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 5.284      ;
; -3.442 ; LCM[0]    ; LCM_INI[2]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 5.283      ;
; -3.442 ; LCM[0]    ; LCM_INI[3]                    ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 5.283      ;
; -3.442 ; LCM[0]    ; LCM_com_data[4][2]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 5.283      ;
; -3.442 ; LCM[0]    ; LCM_com_data[12][2]~_emulated ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 5.283      ;
; -3.442 ; LCM[0]    ; LCM_com_data[8][3]            ; FD[0]        ; FD[0]       ; 1.000        ; 0.839      ; 5.283      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.390 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.059      ; 4.451      ;
; -3.389 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.060      ; 4.451      ;
; -3.389 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.060      ; 4.451      ;
; -3.389 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.060      ; 4.451      ;
; -3.384 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.046      ; 4.432      ;
; -3.384 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.046      ; 4.432      ;
; -3.384 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.046      ; 4.432      ;
; -3.381 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.063      ; 4.446      ;
; -3.381 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.063      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 4.443      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.055      ; 4.436      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 4.443      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 4.443      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 4.443      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 4.443      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.379 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.065      ; 4.446      ;
; -3.378 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; 0.062      ; 4.442      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.409 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[0]        ; FD[4]       ; 1.000        ; -1.668     ; 1.743      ;
; -2.409 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[0]        ; FD[4]       ; 1.000        ; -1.668     ; 1.743      ;
; -2.409 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[0]        ; FD[4]       ; 1.000        ; -1.668     ; 1.743      ;
; -2.409 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[0]        ; FD[4]       ; 1.000        ; -1.668     ; 1.743      ;
; -2.147 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[0]        ; FD[4]       ; 1.000        ; -1.667     ; 1.482      ;
; -2.147 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[0]        ; FD[4]       ; 1.000        ; -1.667     ; 1.482      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.158 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.890      ;
; 1.219 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.305      ; 3.828      ;
; 1.487 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 4.061      ;
; 1.549 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.305      ; 3.998      ;
; 1.594 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.454      ;
; 1.594 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.454      ;
; 1.594 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.303      ; 3.451      ;
; 1.594 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.301      ; 3.449      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.595 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 4.306      ; 3.453      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.303      ; 3.575      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.970 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.306      ; 3.578      ;
; 1.971 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 4.301      ; 3.572      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.567 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.501      ; 3.389      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.503      ; 3.392      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.566 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.395      ;
; -1.565 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.505      ; 3.395      ;
; -1.565 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.505      ; 3.395      ;
; -1.565 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.505      ; 3.395      ;
; -1.565 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.505      ; 3.395      ;
; -1.565 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.505      ; 3.395      ;
; -1.565 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.505      ; 3.395      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.503      ; 3.279      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.282      ;
; -1.179 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.501      ; 3.277      ;
; -1.178 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.505      ; 3.282      ;
; -1.178 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.505      ; 3.282      ;
; -1.178 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.505      ; 3.282      ;
; -1.178 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.505      ; 3.282      ;
; -1.178 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.505      ; 3.282      ;
; -1.178 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.505      ; 3.282      ;
; -1.161 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.504      ; 3.798      ;
; -1.102 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.506      ; 3.859      ;
; -0.817 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.504      ; 3.642      ;
; -0.760 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.506      ; 3.701      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[0]'                                                                                                      ;
+--------+---------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                    ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.876 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[7]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.010      ; 3.589      ;
; -0.876 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[6]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.010      ; 3.589      ;
; -0.876 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.010      ; 3.589      ;
; -0.876 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[3]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.010      ; 3.589      ;
; -0.876 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[8]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.010      ; 3.589      ;
; -0.876 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[10]~_emulated ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.010      ; 3.589      ;
; -0.876 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.011      ; 3.590      ;
; -0.875 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_ok               ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.011      ; 3.591      ;
; -0.875 ; MCP4822_RESET ; MCP4822_Driver:U1|i[0]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.011      ; 3.591      ;
; -0.875 ; MCP4822_RESET ; MCP4822_Driver:U1|i[3]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.011      ; 3.591      ;
; -0.875 ; MCP4822_RESET ; MCP4822_Driver:U1|i[1]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.011      ; 3.591      ;
; -0.875 ; MCP4822_RESET ; MCP4822_Driver:U1|i[2]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.011      ; 3.591      ;
; -0.875 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_CS               ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.011      ; 3.591      ;
; -0.875 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_LDAC             ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.011      ; 3.591      ;
; -0.616 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[7]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.010      ; 3.349      ;
; -0.616 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[6]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.010      ; 3.349      ;
; -0.616 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.010      ; 3.349      ;
; -0.616 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[3]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.010      ; 3.349      ;
; -0.616 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[8]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.010      ; 3.349      ;
; -0.616 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[10]~_emulated ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.010      ; 3.349      ;
; -0.616 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.011      ; 3.350      ;
; -0.615 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_ok               ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.011      ; 3.351      ;
; -0.615 ; MCP4822_RESET ; MCP4822_Driver:U1|i[0]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.011      ; 3.351      ;
; -0.615 ; MCP4822_RESET ; MCP4822_Driver:U1|i[3]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.011      ; 3.351      ;
; -0.615 ; MCP4822_RESET ; MCP4822_Driver:U1|i[1]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.011      ; 3.351      ;
; -0.615 ; MCP4822_RESET ; MCP4822_Driver:U1|i[2]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.011      ; 3.351      ;
; -0.615 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_CS               ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.011      ; 3.351      ;
; -0.615 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_LDAC             ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.011      ; 3.351      ;
; -0.374 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_Chs[0]           ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.009      ; 4.090      ;
; -0.374 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[9]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.009      ; 4.090      ;
; -0.374 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[11]~_emulated ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.009      ; 4.090      ;
; -0.374 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[5]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.009      ; 4.090      ;
; -0.374 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[4]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.009      ; 4.090      ;
; -0.374 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[2]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 4.009      ; 4.090      ;
; -0.372 ; LCMP_RESET    ; LCM_com_data[15][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.025      ; 4.108      ;
; -0.372 ; LCMP_RESET    ; LCM_com_data[4][2]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.024      ; 4.107      ;
; -0.372 ; LCMP_RESET    ; LCM_com_data[12][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.024      ; 4.107      ;
; -0.372 ; LCMP_RESET    ; LCM_com_data[20][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.025      ; 4.108      ;
; -0.372 ; LCMP_RESET    ; LCM_com_data[19][1]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.025      ; 4.108      ;
; -0.372 ; LCMP_RESET    ; LCM_com_data[8][3]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.024      ; 4.107      ;
; -0.371 ; LCMP_RESET    ; LCM_INI[2]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.024      ; 4.108      ;
; -0.371 ; LCMP_RESET    ; LCM_INI[3]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.024      ; 4.108      ;
; -0.361 ; LCMP_RESET    ; LCM_com_data[19][3]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.012      ; 4.106      ;
; -0.361 ; LCMP_RESET    ; LCM_com_data[19][2]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.012      ; 4.106      ;
; -0.361 ; LCMP_RESET    ; LCM_com_data[17][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.012      ; 4.106      ;
; -0.361 ; LCMP_RESET    ; LCM_com_data[18][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.012      ; 4.106      ;
; -0.361 ; LCMP_RESET    ; LCM_com_data[9][1]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.012      ; 4.106      ;
; -0.360 ; LCMP_RESET    ; LCMPok                                     ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_INI[4]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_RESET                                  ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; \LCM_P:SW                                  ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LN~_emulated                               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_INI[1]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_INI[0]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.014      ; 4.109      ;
; -0.360 ; LCMP_RESET    ; LCM_com_data[2][7]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_com_data[14][6]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_com_data[13][6]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_com_data[18][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_com_data[18][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_com_data[8][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.011      ; 4.106      ;
; -0.360 ; LCMP_RESET    ; LCM_com_data[9][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.011      ; 4.106      ;
; -0.360 ; LCMP_RESET    ; LCM_com_data[9][3]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_com_data[9][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.360 ; LCMP_RESET    ; LCM_com_data[7][1]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.110      ;
; -0.359 ; LCMP_RESET    ; LCM_com_data[20][3]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.012      ; 4.108      ;
; -0.359 ; LCMP_RESET    ; LCM_com_data[20][1]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.004      ; 4.100      ;
; -0.359 ; LCMP_RESET    ; LCM_com_data[20][2]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.012      ; 4.108      ;
; -0.353 ; LCMP_RESET    ; LCM_com_data[19][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 3.995      ; 4.097      ;
; -0.353 ; LCMP_RESET    ; LCM_com_data[18][1]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 3.995      ; 4.097      ;
; -0.353 ; LCMP_RESET    ; LCM_com_data[10][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 3.995      ; 4.097      ;
; -0.349 ; LCMP_RESET    ; LCM_com_data[1][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.115      ;
; -0.349 ; LCMP_RESET    ; LCM_com_data[17][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.115      ;
; -0.349 ; LCMP_RESET    ; LCM_com_data[10][1]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.115      ;
; -0.349 ; LCMP_RESET    ; LCM_com_data[12][5]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.115      ;
; -0.349 ; LCMP_RESET    ; LCM_com_data[13][5]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.115      ;
; -0.349 ; LCMP_RESET    ; LCM_com_data[7][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.115      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[0][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[3][5]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[2][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[6][5]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[10][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[8][1]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[17][1]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[7][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[13][1]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[10][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.348 ; LCMP_RESET    ; LCM_com_data[8][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.009      ; 4.116      ;
; -0.146 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_Chs[0]           ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.009      ; 3.818      ;
; -0.146 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[9]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.009      ; 3.818      ;
; -0.146 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[11]~_emulated ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.009      ; 3.818      ;
; -0.146 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[5]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.009      ; 3.818      ;
; -0.146 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[4]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.009      ; 3.818      ;
; -0.146 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[2]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 4.009      ; 3.818      ;
; 0.005  ; LCMP_RESET    ; LCM_com_data[0][3]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 4.015      ; 4.475      ;
; 0.151  ; LCMP_RESET    ; LCM_INI[2]                                 ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.024      ; 4.130      ;
; 0.151  ; LCMP_RESET    ; LCM_INI[3]                                 ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.024      ; 4.130      ;
; 0.151  ; LCMP_RESET    ; LCM_com_data[15][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.025      ; 4.131      ;
; 0.151  ; LCMP_RESET    ; LCM_com_data[4][2]~_emulated               ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.024      ; 4.130      ;
; 0.151  ; LCMP_RESET    ; LCM_com_data[12][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.024      ; 4.130      ;
; 0.151  ; LCMP_RESET    ; LCM_com_data[20][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; -0.500       ; 4.025      ; 4.131      ;
+--------+---------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.476 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[0]        ; FD[4]       ; 0.000        ; -1.323     ; 1.368      ;
; 2.476 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[0]        ; FD[4]       ; 0.000        ; -1.323     ; 1.368      ;
; 2.681 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[0]        ; FD[4]       ; 0.000        ; -1.323     ; 1.573      ;
; 2.681 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[0]        ; FD[4]       ; 0.000        ; -1.323     ; 1.573      ;
; 2.681 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[0]        ; FD[4]       ; 0.000        ; -1.323     ; 1.573      ;
; 2.681 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[0]        ; FD[4]       ; 0.000        ; -1.323     ; 1.573      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.120  ; 0.304        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.497  ; 0.713        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.497  ; 0.713        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.741  ; 0.741        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.764  ; 0.764        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.764  ; 0.764        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[0]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[1]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[2]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[3]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[4]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[5]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[6]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[7]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; FS[0]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; FS[4]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCMP_RESET                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCMPok                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM[0]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM[1]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[0]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[1]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[2]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[3]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[4]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_RESET                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][3]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][7]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][5]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][2]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][1]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][3]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LN~_emulated                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP3202_RESET                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[10]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[11]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[8]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[9]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_CS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_Chs[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_LDAC             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_SCK              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_SDI              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_ok               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; MCP4822_RESET                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; \LCM_P:SW                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[0]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[10]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[2]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[3]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[5]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; times[6]                                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.095  ; 0.311        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.095  ; 0.311        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.095  ; 0.311        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.095  ; 0.311        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.095  ; 0.311        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.095  ; 0.311        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.098  ; 0.314        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; 0.099  ; 0.315        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_CLK|clk                ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[0]|clk                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; -0.064 ; 0.152        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -0.064 ; 0.152        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -0.064 ; 0.152        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -0.064 ; 0.152        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -0.064 ; 0.152        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -0.064 ; 0.152        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -0.064 ; 0.152        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -0.064 ; 0.152        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -0.064 ; 0.152        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -0.064 ; 0.152        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.648  ; 0.832        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.649  ; 0.833        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.649  ; 0.833        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.649  ; 0.833        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.649  ; 0.833        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.649  ; 0.833        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.649  ; 0.833        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.649  ; 0.833        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.102 ; 0.102        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.102 ; 0.102        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.102 ; 0.102        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.103 ; 0.103        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.103 ; 0.103        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.103 ; 0.103        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.104 ; 0.104        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.104 ; 0.104        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.104 ; 0.104        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.104 ; 0.104        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.105 ; 0.105        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.105 ; 0.105        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.105 ; 0.105        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.105 ; 0.105        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.105 ; 0.105        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.108 ; 0.108        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.133 ; 0.133        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.133 ; 0.133        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.133 ; 0.133        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.134 ; 0.134        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.135 ; 0.135        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.135 ; 0.135        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.136 ; 0.136        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.136 ; 0.136        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.140 ; 0.140        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.141 ; 0.141        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.141 ; 0.141        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.141 ; 0.141        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.143 ; 0.143        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.148 ; 0.148        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datad             ;
; 0.148 ; 0.148        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datad             ;
; 0.148 ; 0.148        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datad              ;
; 0.149 ; 0.149        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datad             ;
; 0.149 ; 0.149        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.149 ; 0.149        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datad              ;
; 0.150 ; 0.150        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.150 ; 0.150        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datad             ;
; 0.150 ; 0.150        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datad              ;
; 0.150 ; 0.150        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datad              ;
; 0.151 ; 0.151        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datad             ;
; 0.151 ; 0.151        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.151 ; 0.151        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.151 ; 0.151        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datad              ;
; 0.151 ; 0.151        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datad              ;
; 0.154 ; 0.154        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.155 ; 0.155        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.155 ; 0.155        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datac              ;
; 0.155 ; 0.155        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|datac              ;
; 0.156 ; 0.156        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datac             ;
; 0.156 ; 0.156        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datac             ;
; 0.156 ; 0.156        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.156 ; 0.156        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|datac             ;
; 0.157 ; 0.157        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datac             ;
; 0.157 ; 0.157        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datac             ;
; 0.157 ; 0.157        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|datac             ;
; 0.158 ; 0.158        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datac             ;
; 0.158 ; 0.158        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datac              ;
; 0.159 ; 0.159        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datac             ;
; 0.163 ; 0.163        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.163 ; 0.163        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datac             ;
; 0.196 ; 0.196        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|inclk[0] ;
; 0.196 ; 0.196        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|outclk   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch              ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[0][3]~latch               ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|datad        ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datad                          ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LN~latch|dataa                         ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[0][3]~latch|datac         ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[0][3]~latch|datac         ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|dataa                         ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datad                          ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|datad        ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[0][3]~latch               ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'MCP4822_RESET'                                                                      ;
+-------+--------------+----------------+------------------+---------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------+------------+----------------------------------------+
; 0.185 ; 0.185        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ;
; 0.185 ; 0.185        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[11]~latch ;
; 0.186 ; 0.186        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[7]        ;
; 0.214 ; 0.214        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[10]~latch|datab          ;
; 0.214 ; 0.214        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[11]~latch|datab          ;
; 0.215 ; 0.215        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[7]|datab                 ;
; 0.221 ; 0.221        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ;
; 0.224 ; 0.224        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[2]        ;
; 0.224 ; 0.224        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[4]        ;
; 0.225 ; 0.225        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[5]        ;
; 0.235 ; 0.235        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[0]~latch|datac           ;
; 0.241 ; 0.241        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[9]~latch|datad           ;
; 0.243 ; 0.243        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[10]|datad                ;
; 0.243 ; 0.243        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[11]|datad                ;
; 0.243 ; 0.243        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[9]|datad                 ;
; 0.248 ; 0.248        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[0]|datad                 ;
; 0.249 ; 0.249        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ;
; 0.251 ; 0.251        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[10]       ;
; 0.251 ; 0.251        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[11]       ;
; 0.251 ; 0.251        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[9]        ;
; 0.251 ; 0.251        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[2]|dataa                 ;
; 0.251 ; 0.251        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[4]|dataa                 ;
; 0.252 ; 0.252        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[5]|dataa                 ;
; 0.253 ; 0.253        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[1]|datad                 ;
; 0.253 ; 0.253        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[3]|datad                 ;
; 0.253 ; 0.253        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[8]|datad                 ;
; 0.254 ; 0.254        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[6]|datad                 ;
; 0.256 ; 0.256        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[0]        ;
; 0.258 ; 0.258        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[1]~latch|datad           ;
; 0.258 ; 0.258        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[2]~latch|datad           ;
; 0.258 ; 0.258        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[3]~latch|datad           ;
; 0.258 ; 0.258        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[8]~latch|datad           ;
; 0.259 ; 0.259        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[4]~latch|datad           ;
; 0.259 ; 0.259        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[5]~latch|datad           ;
; 0.259 ; 0.259        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[6]~latch|datad           ;
; 0.259 ; 0.259        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[7]~latch|datad           ;
; 0.261 ; 0.261        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[1]        ;
; 0.261 ; 0.261        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[3]        ;
; 0.261 ; 0.261        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[8]        ;
; 0.262 ; 0.262        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[6]        ;
; 0.266 ; 0.266        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ;
; 0.266 ; 0.266        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ;
; 0.266 ; 0.266        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ;
; 0.266 ; 0.266        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ;
; 0.267 ; 0.267        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ;
; 0.267 ; 0.267        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ;
; 0.267 ; 0.267        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ;
; 0.267 ; 0.267        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|inclk[0]         ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_RESET|q                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_RESET|q                        ;
; 0.703 ; 0.703        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|inclk[0]         ;
; 0.703 ; 0.703        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|outclk           ;
; 0.724 ; 0.724        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ;
; 0.724 ; 0.724        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ;
; 0.724 ; 0.724        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ;
; 0.724 ; 0.724        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ;
; 0.724 ; 0.724        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ;
; 0.725 ; 0.725        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ;
; 0.725 ; 0.725        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ;
; 0.725 ; 0.725        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ;
; 0.729 ; 0.729        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[1]        ;
; 0.729 ; 0.729        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[6]        ;
; 0.729 ; 0.729        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[8]        ;
; 0.730 ; 0.730        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[3]        ;
; 0.732 ; 0.732        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[1]~latch|datad           ;
; 0.732 ; 0.732        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[2]~latch|datad           ;
; 0.732 ; 0.732        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[3]~latch|datad           ;
; 0.732 ; 0.732        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[5]~latch|datad           ;
; 0.732 ; 0.732        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[8]~latch|datad           ;
; 0.733 ; 0.733        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[4]~latch|datad           ;
; 0.733 ; 0.733        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[6]~latch|datad           ;
; 0.733 ; 0.733        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[7]~latch|datad           ;
; 0.734 ; 0.734        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[0]        ;
; 0.737 ; 0.737        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[1]|datad                 ;
; 0.737 ; 0.737        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[6]|datad                 ;
; 0.737 ; 0.737        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[8]|datad                 ;
; 0.738 ; 0.738        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[3]|datad                 ;
; 0.739 ; 0.739        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[10]       ;
; 0.739 ; 0.739        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[11]       ;
; 0.739 ; 0.739        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[9]        ;
; 0.739 ; 0.739        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[5]|dataa                 ;
; 0.740 ; 0.740        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[2]|dataa                 ;
; 0.740 ; 0.740        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[4]|dataa                 ;
; 0.741 ; 0.741        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ;
; 0.742 ; 0.742        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[0]|datad                 ;
; 0.747 ; 0.747        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[10]|datad                ;
; 0.747 ; 0.747        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[11]|datad                ;
; 0.747 ; 0.747        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[9]|datad                 ;
; 0.749 ; 0.749        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[9]~latch|datad           ;
; 0.754 ; 0.754        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[0]~latch|datac           ;
; 0.762 ; 0.762        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[5]        ;
; 0.763 ; 0.763        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[2]        ;
; 0.763 ; 0.763        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[4]        ;
; 0.767 ; 0.767        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ;
; 0.774 ; 0.774        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[7]|datab                 ;
; 0.775 ; 0.775        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[10]~latch|datab          ;
; 0.775 ; 0.775        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[11]~latch|datab          ;
; 0.804 ; 0.804        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[7]        ;
+-------+--------------+----------------+------------------+---------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.618 ; 0.618        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.618 ; 0.618        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.618 ; 0.618        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[0]      ; 4.077 ; 3.761 ; Rise       ; FD[0]           ;
; MCP3202_Do ; FD[4]      ; 4.213 ; 4.066 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 0.409 ; 0.414 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 0.409 ; 0.414 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[0]      ; -3.455 ; -3.174 ; Rise       ; FD[0]           ;
; MCP3202_Do ; FD[4]      ; -1.158 ; -1.274 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 0.148  ; 0.133  ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 0.148  ; 0.133  ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; DB_io[*]     ; FD[0]      ; 10.548 ; 9.997 ; Rise       ; FD[0]           ;
;  DB_io[0]    ; FD[0]      ; 9.685  ; 9.168 ; Rise       ; FD[0]           ;
;  DB_io[1]    ; FD[0]      ; 9.732  ; 9.199 ; Rise       ; FD[0]           ;
;  DB_io[2]    ; FD[0]      ; 9.670  ; 9.253 ; Rise       ; FD[0]           ;
;  DB_io[3]    ; FD[0]      ; 10.548 ; 9.997 ; Rise       ; FD[0]           ;
; MCP4822_CS   ; FD[0]      ; 9.056  ; 9.550 ; Rise       ; FD[0]           ;
; MCP4822_LDAC ; FD[0]      ; 8.846  ; 9.287 ; Rise       ; FD[0]           ;
; MCP4822_SCK  ; FD[0]      ; 8.984  ; 8.647 ; Rise       ; FD[0]           ;
; MCP4822_SDI  ; FD[0]      ; 9.649  ; 9.142 ; Rise       ; FD[0]           ;
; RSo          ; FD[0]      ; 9.112  ; 8.626 ; Rise       ; FD[0]           ;
; MCP3202_CLK  ; FD[4]      ; 8.284  ; 8.196 ; Rise       ; FD[4]           ;
; MCP3202_CS   ; FD[4]      ; 6.397  ; 6.574 ; Rise       ; FD[4]           ;
; MCP3202_Di   ; FD[4]      ; 6.499  ; 6.338 ; Rise       ; FD[4]           ;
; DB_io[*]     ; FD[7]      ; 10.349 ; 9.936 ; Rise       ; FD[7]           ;
;  DB_io[0]    ; FD[7]      ; 9.425  ; 8.964 ; Rise       ; FD[7]           ;
;  DB_io[1]    ; FD[7]      ; 9.474  ; 9.059 ; Rise       ; FD[7]           ;
;  DB_io[2]    ; FD[7]      ; 9.215  ; 8.893 ; Rise       ; FD[7]           ;
;  DB_io[3]    ; FD[7]      ; 10.349 ; 9.936 ; Rise       ; FD[7]           ;
; Eo           ; FD[7]      ; 8.374  ; 8.162 ; Rise       ; FD[7]           ;
; RSo          ; FD[7]      ; 9.018  ; 8.682 ; Rise       ; FD[7]           ;
; RWo          ; FD[7]      ; 8.064  ; 7.903 ; Rise       ; FD[7]           ;
; DB_io[*]     ; LCM_RESET  ; 9.989  ; 9.572 ; Rise       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 9.640  ; 9.193 ; Rise       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 9.277  ; 8.866 ; Rise       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 9.212  ; 8.897 ; Rise       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 9.989  ; 9.572 ; Rise       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 7.811  ; 7.475 ; Rise       ; LCM_RESET       ;
; DB_io[*]     ; LCM_RESET  ; 5.984  ; 5.585 ; Fall       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 5.984  ; 5.585 ; Fall       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 5.627  ; 5.165 ; Fall       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 5.821  ; 5.462 ; Fall       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 4.988  ; 4.584 ; Fall       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 5.590  ; 5.281 ; Fall       ; LCM_RESET       ;
+--------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; DB_io[*]     ; FD[0]      ; 9.315  ; 8.864 ; Rise       ; FD[0]           ;
;  DB_io[0]    ; FD[0]      ; 9.384  ; 8.886 ; Rise       ; FD[0]           ;
;  DB_io[1]    ; FD[0]      ; 9.393  ; 8.864 ; Rise       ; FD[0]           ;
;  DB_io[2]    ; FD[0]      ; 9.315  ; 8.888 ; Rise       ; FD[0]           ;
;  DB_io[3]    ; FD[0]      ; 10.135 ; 9.592 ; Rise       ; FD[0]           ;
; MCP4822_CS   ; FD[0]      ; 8.782  ; 9.258 ; Rise       ; FD[0]           ;
; MCP4822_LDAC ; FD[0]      ; 8.579  ; 9.006 ; Rise       ; FD[0]           ;
; MCP4822_SCK  ; FD[0]      ; 8.715  ; 8.389 ; Rise       ; FD[0]           ;
; MCP4822_SDI  ; FD[0]      ; 9.354  ; 8.865 ; Rise       ; FD[0]           ;
; RSo          ; FD[0]      ; 8.837  ; 8.367 ; Rise       ; FD[0]           ;
; MCP3202_CLK  ; FD[4]      ; 8.101  ; 8.019 ; Rise       ; FD[4]           ;
; MCP3202_CS   ; FD[4]      ; 6.228  ; 6.401 ; Rise       ; FD[4]           ;
; MCP3202_Di   ; FD[4]      ; 6.329  ; 6.171 ; Rise       ; FD[4]           ;
; DB_io[*]     ; FD[7]      ; 7.933  ; 7.933 ; Rise       ; FD[7]           ;
;  DB_io[0]    ; FD[7]      ; 7.933  ; 7.933 ; Rise       ; FD[7]           ;
;  DB_io[1]    ; FD[7]      ; 7.933  ; 7.933 ; Rise       ; FD[7]           ;
;  DB_io[2]    ; FD[7]      ; 7.933  ; 7.933 ; Rise       ; FD[7]           ;
;  DB_io[3]    ; FD[7]      ; 7.933  ; 7.933 ; Rise       ; FD[7]           ;
; Eo           ; FD[7]      ; 8.130  ; 7.924 ; Rise       ; FD[7]           ;
; RSo          ; FD[7]      ; 8.723  ; 8.367 ; Rise       ; FD[7]           ;
; RWo          ; FD[7]      ; 7.832  ; 7.674 ; Rise       ; FD[7]           ;
; DB_io[*]     ; LCM_RESET  ; 4.881  ; 4.515 ; Rise       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 6.040  ; 5.645 ; Rise       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 5.713  ; 5.272 ; Rise       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 5.841  ; 5.579 ; Rise       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 4.881  ; 4.515 ; Rise       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 5.696  ; 5.324 ; Rise       ; LCM_RESET       ;
; DB_io[*]     ; LCM_RESET  ; 4.872  ; 4.479 ; Fall       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 5.836  ; 5.368 ; Fall       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 5.502  ; 5.056 ; Fall       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 5.637  ; 5.302 ; Fall       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 4.872  ; 4.479 ; Fall       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 5.433  ; 5.115 ; Fall       ; LCM_RESET       ;
+--------------+------------+--------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------+
; Fast 1200mV 0C Model Setup Summary      ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; LCMP_RESET    ; -12.025 ; -241.904      ;
; FD[0]         ; -2.937  ; -204.384      ;
; FD[4]         ; -1.576  ; -55.519       ;
; FD[7]         ; -0.861  ; -5.183        ;
; MCP4822_RESET ; -0.485  ; -0.485        ;
; gckP31        ; -0.346  ; -2.526        ;
; LCM_RESET     ; -0.300  ; -1.493        ;
+---------------+---------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; FD[0]         ; -0.905 ; -9.456        ;
; gckP31        ; -0.810 ; -8.169        ;
; LCMP_RESET    ; -0.341 ; -0.920        ;
; MCP4822_RESET ; 0.030  ; 0.000         ;
; FD[7]         ; 0.078  ; 0.000         ;
; FD[4]         ; 0.166  ; 0.000         ;
; LCM_RESET     ; 0.589  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[0] ; -1.500 ; -70.348              ;
; FD[4] ; -0.561 ; -3.156               ;
; FD[7] ; 0.547  ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; FD[7] ; -0.675 ; -14.475             ;
; FD[0] ; -0.475 ; -13.716             ;
; FD[4] ; 1.077  ; 0.000               ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; gckP31        ; -3.000 ; -21.840                 ;
; FD[0]         ; -1.000 ; -103.000                ;
; FD[4]         ; -1.000 ; -49.000                 ;
; FD[7]         ; -1.000 ; -22.000                 ;
; LCMP_RESET    ; 0.367  ; 0.000                   ;
; MCP4822_RESET ; 0.383  ; 0.000                   ;
; LCM_RESET     ; 0.388  ; 0.000                   ;
+---------------+--------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                 ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -12.025 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.328      ; 13.386     ;
; -11.980 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.328      ; 13.341     ;
; -11.962 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.328      ; 13.323     ;
; -11.853 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.394      ; 13.745     ;
; -11.835 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.394      ; 13.727     ;
; -11.789 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.394      ; 13.681     ;
; -11.728 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.386      ; 13.703     ;
; -11.710 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.386      ; 13.685     ;
; -11.664 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.386      ; 13.639     ;
; -11.662 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.385      ; 13.546     ;
; -11.644 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.385      ; 13.528     ;
; -11.598 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.385      ; 13.482     ;
; -11.433 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.334      ; 13.339     ;
; -11.385 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.334      ; 13.291     ;
; -11.354 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.334      ; 13.260     ;
; -11.316 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.333      ; 12.682     ;
; -11.303 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.399      ; 13.200     ;
; -11.289 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.326      ; 13.187     ;
; -11.273 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.307      ; 13.139     ;
; -11.241 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.326      ; 13.139     ;
; -11.228 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.307      ; 13.094     ;
; -11.210 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.326      ; 13.108     ;
; -11.210 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.307      ; 13.076     ;
; -11.209 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.325      ; 13.099     ;
; -11.205 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.392      ; 13.108     ;
; -11.199 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.318      ; 13.089     ;
; -11.178 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.391      ; 13.158     ;
; -11.164 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.325      ; 13.054     ;
; -11.157 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.392      ; 13.060     ;
; -11.154 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.318      ; 13.044     ;
; -11.146 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.325      ; 13.036     ;
; -11.136 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.318      ; 13.026     ;
; -11.126 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.392      ; 13.029     ;
; -11.112 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.390      ; 13.001     ;
; -10.987 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.315      ; 12.873     ;
; -10.986 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.316      ; 12.873     ;
; -10.942 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.315      ; 12.828     ;
; -10.937 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.335      ; 12.844     ;
; -10.917 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.315      ; 12.803     ;
; -10.793 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.327      ; 12.692     ;
; -10.709 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.393      ; 12.613     ;
; -10.564 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.312      ; 12.435     ;
; -10.500 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.330      ; 12.395     ;
; -10.490 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.323      ; 12.385     ;
; -10.260 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.320      ; 12.152     ;
; -10.259 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.321      ; 12.152     ;
; -10.215 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.320      ; 12.107     ;
; -10.190 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.320      ; 12.082     ;
; -10.179 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.389      ; 12.079     ;
; -10.178 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.390      ; 12.079     ;
; -10.134 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.389      ; 12.034     ;
; -10.129 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.333      ; 11.495     ;
; -10.109 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.389      ; 12.009     ;
; -9.997  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.399      ; 11.894     ;
; -9.872  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.391      ; 11.852     ;
; -9.853  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.339      ; 11.764     ;
; -9.806  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.390      ; 11.695     ;
; -9.798  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.383      ; 11.842     ;
; -9.750  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.383      ; 11.794     ;
; -9.719  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.383      ; 11.763     ;
; -9.709  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.331      ; 11.612     ;
; -9.625  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.397      ; 11.533     ;
; -9.471  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.320      ; 11.362     ;
; -9.453  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.321      ; 11.434     ;
; -9.389  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.326      ; 11.375     ;
; -9.377  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.312      ; 11.248     ;
; -9.342  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.335      ; 11.249     ;
; -9.313  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.330      ; 11.208     ;
; -9.303  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.323      ; 11.198     ;
; -9.302  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.384      ; 11.347     ;
; -9.208  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.316      ; 11.095     ;
; -9.201  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.326      ; 11.187     ;
; -9.198  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.327      ; 11.097     ;
; -9.195  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.321      ; 11.176     ;
; -9.152  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.321      ; 11.133     ;
; -9.141  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.319      ; 11.121     ;
; -9.114  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.393      ; 11.018     ;
; -9.077  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.324      ; 11.062     ;
; -9.011  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.333      ; 10.377     ;
; -8.889  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.324      ; 10.874     ;
; -8.883  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.319      ; 10.863     ;
; -8.840  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.319      ; 10.820     ;
; -8.744  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.325      ; 10.641     ;
; -8.663  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.394      ; 10.568     ;
; -8.650  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.379      ; 10.691     ;
; -8.642  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.376      ; 10.679     ;
; -8.602  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.326      ; 10.588     ;
; -8.586  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.384      ; 10.632     ;
; -8.578  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.381      ; 10.620     ;
; -8.488  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.390      ; 10.539     ;
; -8.487  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.393      ; 10.540     ;
; -8.481  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.321      ; 10.374     ;
; -8.454  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.391      ; 10.506     ;
; -8.453  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.394      ; 10.507     ;
; -8.436  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.399      ; 10.333     ;
; -8.400  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.390      ; 10.301     ;
; -8.398  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.384      ; 10.444     ;
; -8.392  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.379      ; 10.433     ;
; -8.390  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.381      ; 10.432     ;
; -8.387  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.390      ; 10.438     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[0]'                                                                                                         ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.937 ; times[8]                     ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 3.051      ;
; -2.937 ; times[8]                     ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 3.051      ;
; -2.918 ; times[10]                    ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 3.032      ;
; -2.918 ; times[10]                    ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 3.032      ;
; -2.794 ; times[3]                     ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.908      ;
; -2.794 ; times[3]                     ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.908      ;
; -2.791 ; times[0]                     ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.905      ;
; -2.791 ; times[0]                     ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.905      ;
; -2.769 ; times[9]                     ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.883      ;
; -2.769 ; times[9]                     ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.883      ;
; -2.723 ; times[5]                     ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.837      ;
; -2.723 ; times[5]                     ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.837      ;
; -2.719 ; times[4]                     ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.833      ;
; -2.719 ; times[4]                     ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.833      ;
; -2.710 ; LCMx[1]                      ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.056     ; 3.641      ;
; -2.710 ; LCMx[1]                      ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.056     ; 3.641      ;
; -2.704 ; times[2]                     ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.818      ;
; -2.704 ; times[2]                     ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.818      ;
; -2.639 ; times[7]                     ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.753      ;
; -2.639 ; times[7]                     ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.753      ;
; -2.637 ; times[1]                     ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.751      ;
; -2.637 ; times[1]                     ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.751      ;
; -2.586 ; LCMx[1]                      ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 3.514      ;
; -2.574 ; LCMx[1]                      ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 3.507      ;
; -2.574 ; LCMx[1]                      ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 3.507      ;
; -2.574 ; LCMx[1]                      ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 3.507      ;
; -2.574 ; LCMx[1]                      ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 3.507      ;
; -2.574 ; LCMx[1]                      ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 3.507      ;
; -2.566 ; times[6]                     ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.680      ;
; -2.566 ; times[6]                     ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.873     ; 2.680      ;
; -2.545 ; LCMx[0]                      ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.477      ;
; -2.545 ; LCMx[0]                      ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.477      ;
; -2.535 ; LCMx[1]                      ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.050     ; 3.472      ;
; -2.535 ; LCMx[1]                      ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.461      ;
; -2.535 ; LCMx[1]                      ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.050     ; 3.472      ;
; -2.535 ; LCMx[1]                      ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.461      ;
; -2.535 ; LCMx[1]                      ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.461      ;
; -2.535 ; LCMx[1]                      ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.050     ; 3.472      ;
; -2.529 ; LCMx[1]                      ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.455      ;
; -2.520 ; LCMx[1]                      ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.070     ; 3.437      ;
; -2.520 ; LCMx[1]                      ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.070     ; 3.437      ;
; -2.520 ; LCMx[1]                      ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.070     ; 3.437      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.442      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.442      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 3.444      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 3.444      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.442      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.442      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.442      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 3.444      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 3.444      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 3.444      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.442      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.442      ;
; -2.516 ; LCMx[1]                      ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.442      ;
; -2.501 ; LCMx[1]                      ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 3.426      ;
; -2.501 ; LCMx[1]                      ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 3.426      ;
; -2.501 ; LCMx[1]                      ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 3.426      ;
; -2.501 ; LCMx[1]                      ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 3.426      ;
; -2.501 ; LCMx[1]                      ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 3.426      ;
; -2.501 ; LCMx[1]                      ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 3.426      ;
; -2.495 ; LCMx[1]                      ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 3.428      ;
; -2.487 ; LCMx[1]                      ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 3.413      ;
; -2.483 ; LCMx[1]                      ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.415      ;
; -2.483 ; LCMx[1]                      ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.415      ;
; -2.483 ; LCMx[1]                      ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.415      ;
; -2.483 ; LCMx[1]                      ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.415      ;
; -2.483 ; LCMx[1]                      ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.415      ;
; -2.483 ; LCMx[1]                      ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.415      ;
; -2.483 ; LCMx[1]                      ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.415      ;
; -2.483 ; LCMx[1]                      ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.415      ;
; -2.477 ; LCMx[1]                      ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 3.410      ;
; -2.437 ; MCP4822_Driver:U1|MCP4822_ok ; LCM[0]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.745     ; 2.679      ;
; -2.437 ; MCP4822_Driver:U1|MCP4822_ok ; LCM[1]                        ; FD[0]        ; FD[0]       ; 1.000        ; -0.745     ; 2.679      ;
; -2.430 ; LCMx[1]                      ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.362      ;
; -2.426 ; LCMx[1]                      ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.358      ;
; -2.421 ; LCM[0]                       ; LCM_com_data[20][3]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.599      ; 4.007      ;
; -2.421 ; LCM[0]                       ; LCM_com_data[20][2]           ; FD[0]        ; FD[0]       ; 1.000        ; 0.599      ; 4.007      ;
; -2.421 ; LCMx[0]                      ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.058     ; 3.350      ;
; -2.409 ; LCMx[0]                      ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 3.343      ;
; -2.409 ; LCMx[0]                      ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 3.343      ;
; -2.409 ; LCMx[0]                      ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 3.343      ;
; -2.409 ; LCMx[0]                      ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 3.343      ;
; -2.409 ; LCMx[0]                      ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.053     ; 3.343      ;
; -2.406 ; LCMx[1]                      ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 3.342      ;
; -2.406 ; LCMx[1]                      ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 3.342      ;
; -2.399 ; LCMx[1]                      ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.331      ;
; -2.397 ; LCMx[1]                      ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 3.325      ;
; -2.397 ; LCMx[1]                      ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 3.325      ;
; -2.395 ; LCMx[1]                      ; LCM_com_data[0][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 3.327      ;
; -2.370 ; LCMx[0]                      ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.049     ; 3.308      ;
; -2.370 ; LCMx[0]                      ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 3.297      ;
; -2.370 ; LCMx[0]                      ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.049     ; 3.308      ;
; -2.370 ; LCMx[0]                      ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 3.297      ;
; -2.370 ; LCMx[0]                      ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 3.297      ;
; -2.370 ; LCMx[0]                      ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.049     ; 3.308      ;
; -2.364 ; LCMx[0]                      ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 3.291      ;
; -2.355 ; LCMx[0]                      ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.069     ; 3.273      ;
; -2.355 ; LCMx[0]                      ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.069     ; 3.273      ;
; -2.355 ; LCMx[0]                      ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.069     ; 3.273      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[4]'                                                                                                       ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.576 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.710     ; 1.853      ;
; -1.576 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.710     ; 1.853      ;
; -1.576 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.710     ; 1.853      ;
; -1.576 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.710     ; 1.853      ;
; -1.576 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.710     ; 1.853      ;
; -1.576 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.710     ; 1.853      ;
; -1.576 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.710     ; 1.853      ;
; -1.576 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.710     ; 1.853      ;
; -1.576 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.710     ; 1.853      ;
; -1.554 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[0]        ; FD[4]       ; 1.000        ; -0.706     ; 1.835      ;
; -1.554 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[0]        ; FD[4]       ; 1.000        ; -0.706     ; 1.835      ;
; -1.554 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.706     ; 1.835      ;
; -1.481 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.708     ; 1.760      ;
; -1.451 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.709     ; 1.729      ;
; -1.451 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.709     ; 1.729      ;
; -1.451 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.709     ; 1.729      ;
; -1.451 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.709     ; 1.729      ;
; -1.108 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 2.049      ;
; -1.108 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 2.049      ;
; -1.108 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 2.049      ;
; -1.108 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 2.049      ;
; -1.108 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 2.049      ;
; -1.108 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 2.049      ;
; -1.108 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 2.049      ;
; -1.108 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 2.049      ;
; -1.108 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 2.049      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.090 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.364      ;
; -1.086 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 2.031      ;
; -1.044 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.318      ;
; -1.044 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.318      ;
; -1.044 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.318      ;
; -1.044 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.713     ; 1.318      ;
; -1.039 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.980      ;
; -1.039 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.980      ;
; -1.039 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.980      ;
; -1.039 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.980      ;
; -1.039 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.980      ;
; -1.039 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.980      ;
; -1.039 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.980      ;
; -1.039 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.980      ;
; -1.039 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.980      ;
; -1.017 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 1.962      ;
; -1.017 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 1.962      ;
; -1.017 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 1.962      ;
; -1.007 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[0]        ; FD[4]       ; 1.000        ; -0.708     ; 1.286      ;
; -1.007 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[0]        ; FD[4]       ; 1.000        ; -0.708     ; 1.286      ;
; -1.007 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[0]        ; FD[4]       ; 1.000        ; -0.708     ; 1.286      ;
; -1.004 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 1.947      ;
; -0.984 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.925      ;
; -0.984 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.925      ;
; -0.984 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.925      ;
; -0.984 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.925      ;
; -0.984 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.925      ;
; -0.984 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.925      ;
; -0.984 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.925      ;
; -0.984 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.925      ;
; -0.984 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.925      ;
; -0.974 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.045     ; 1.916      ;
; -0.974 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.045     ; 1.916      ;
; -0.974 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.045     ; 1.916      ;
; -0.974 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.045     ; 1.916      ;
; -0.966 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.907      ;
; -0.966 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.907      ;
; -0.966 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.907      ;
; -0.966 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.907      ;
; -0.966 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.907      ;
; -0.966 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.907      ;
; -0.966 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.907      ;
; -0.966 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.907      ;
; -0.966 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.907      ;
; -0.962 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 1.907      ;
; -0.962 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 1.907      ;
; -0.962 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 1.907      ;
; -0.954 ; MCP3202_RESET          ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[0]        ; FD[4]       ; 1.000        ; -0.709     ; 1.232      ;
; -0.947 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 1.890      ;
; -0.944 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.042     ; 1.889      ;
; -0.935 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.044     ; 1.878      ;
; -0.917 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.045     ; 1.859      ;
; -0.917 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.045     ; 1.859      ;
; -0.917 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.045     ; 1.859      ;
; -0.917 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.045     ; 1.859      ;
; -0.914 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.855      ;
; -0.914 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.855      ;
; -0.914 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.855      ;
; -0.914 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.046     ; 1.855      ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.861 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.812      ;
; -0.776 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.727      ;
; -0.678 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.629      ;
; -0.627 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.578      ;
; -0.608 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.559      ;
; -0.604 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.555      ;
; -0.596 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.648      ;
; -0.560 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.511      ;
; -0.549 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.073      ; 1.609      ;
; -0.535 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.587      ;
; -0.531 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.583      ;
; -0.518 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.570      ;
; -0.499 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.071      ; 1.557      ;
; -0.493 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.444      ;
; -0.452 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.403      ;
; -0.446 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.397      ;
; -0.442 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.393      ;
; -0.429 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.481      ;
; -0.415 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.467      ;
; -0.394 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.042     ; 1.339      ;
; -0.390 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.340      ;
; -0.382 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.434      ;
; -0.382 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.073      ; 1.442      ;
; -0.377 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.328      ;
; -0.373 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.039     ; 1.321      ;
; -0.368 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.420      ;
; -0.366 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.042     ; 1.311      ;
; -0.364 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.416      ;
; -0.362 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.313      ;
; -0.351 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.403      ;
; -0.338 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.042     ; 1.283      ;
; -0.332 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.071      ; 1.390      ;
; -0.326 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.277      ;
; -0.323 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.039     ; 1.271      ;
; -0.321 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.039     ; 1.269      ;
; -0.317 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.268      ;
; -0.302 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.253      ;
; -0.299 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.250      ;
; -0.281 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.232      ;
; -0.279 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.230      ;
; -0.275 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.225      ;
; -0.248 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.300      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.042     ; 1.193      ;
; -0.246 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.197      ;
; -0.240 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.190      ;
; -0.215 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; 0.065      ; 1.267      ;
; -0.210 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.039     ; 1.158      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.150      ;
; -0.178 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.129      ;
; -0.168 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.119      ;
; -0.168 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.119      ;
; -0.167 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.165 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.116      ;
; -0.165 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.116      ;
; -0.165 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.116      ;
; -0.165 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.116      ;
; -0.165 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.116      ;
; -0.165 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.116      ;
; -0.165 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.116      ;
; -0.165 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.116      ;
; -0.165 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.116      ;
; -0.165 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.116      ;
; -0.150 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.101      ;
; -0.122 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.073      ;
; -0.122 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.073      ;
; -0.122 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.073      ;
; -0.108 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.059      ;
; -0.108 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.059      ;
; -0.108 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.059      ;
; -0.104 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.055      ;
; -0.100 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.051      ;
; -0.097 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.048      ;
; -0.087 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.037      ;
; -0.075 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.026      ;
; -0.064 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.015      ;
; -0.058 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.009      ;
; -0.057 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.008      ;
; -0.054 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.005      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MCP4822_RESET'                                                                                                                 ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; -0.485 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; MCP4822_Driver:U1|MCP4822DAx[11]~latch ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.106      ; 0.347      ;
; 0.030  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; -0.028     ; 0.300      ;
; 0.050  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; MCP4822_Driver:U1|MCP4822DAB[10]       ; FD[4]        ; MCP4822_RESET ; 1.000        ; -0.014     ; 0.300      ;
; 0.069  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; MCP4822_Driver:U1|MCP4822DAB[9]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; -0.013     ; 0.300      ;
; 0.100  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; MCP4822_Driver:U1|MCP4822DAB[4]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.108      ; 0.333      ;
; 0.114  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.106      ; 0.346      ;
; 0.117  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; MCP4822_Driver:U1|MCP4822DAB[5]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.109      ; 0.346      ;
; 0.191  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; MCP4822_Driver:U1|MCP4822DAB[7]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.116      ; 0.348      ;
; 0.198  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; MCP4822_Driver:U1|MCP4822DAB[2]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.107      ; 0.334      ;
; 0.201  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; MCP4822_Driver:U1|MCP4822DAB[11]       ; FD[4]        ; MCP4822_RESET ; 1.000        ; -0.015     ; 0.300      ;
; 0.214  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.005      ; 0.300      ;
; 0.215  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.003      ; 0.300      ;
; 0.220  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.046      ; 0.335      ;
; 0.262  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; MCP4822_Driver:U1|MCP4822DAB[0]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; -0.028     ; 0.300      ;
; 0.271  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; MCP4822_Driver:U1|MCP4822DAB[1]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; -0.018     ; 0.300      ;
; 0.272  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; MCP4822_Driver:U1|MCP4822DAB[6]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; -0.016     ; 0.300      ;
; 0.273  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; MCP4822_Driver:U1|MCP4822DAB[3]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; -0.016     ; 0.300      ;
; 0.273  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; MCP4822_Driver:U1|MCP4822DAB[8]        ; FD[4]        ; MCP4822_RESET ; 1.000        ; -0.017     ; 0.300      ;
; 0.292  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.003      ; 0.300      ;
; 0.292  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.003      ; 0.300      ;
; 0.294  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.004      ; 0.300      ;
; 0.294  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.004      ; 0.300      ;
; 0.297  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.007      ; 0.300      ;
; 0.297  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ; FD[4]        ; MCP4822_RESET ; 1.000        ; 0.007      ; 0.300      ;
+--------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.346 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.144     ; 1.189      ;
; -0.314 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.144     ; 1.157      ;
; -0.308 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.038     ; 1.257      ;
; -0.281 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.232      ;
; -0.278 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.144     ; 1.121      ;
; -0.276 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.038     ; 1.225      ;
; -0.265 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.048      ; 1.300      ;
; -0.246 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.144     ; 1.089      ;
; -0.217 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.168      ;
; -0.213 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.164      ;
; -0.210 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.144     ; 1.053      ;
; -0.201 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.048      ; 1.236      ;
; -0.178 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.144     ; 1.021      ;
; -0.165 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.116      ;
; -0.149 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.048      ; 1.184      ;
; -0.145 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.096      ;
; -0.142 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.144     ; 0.985      ;
; -0.141 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.092      ;
; -0.135 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.086      ;
; -0.125 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.048      ; 1.160      ;
; -0.119 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.048      ; 1.154      ;
; -0.109 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.143     ; 0.953      ;
; -0.097 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.048      ;
; -0.096 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.047      ;
; -0.081 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.032      ;
; -0.080 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.048      ; 1.115      ;
; -0.077 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.028      ;
; -0.077 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.028      ;
; -0.073 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.143     ; 0.917      ;
; -0.073 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.024      ;
; -0.072 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.023      ;
; -0.067 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.018      ;
; -0.067 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.018      ;
; -0.061 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.048      ; 1.096      ;
; -0.056 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.048      ; 1.091      ;
; -0.051 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.048      ; 1.086      ;
; -0.041 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.143     ; 0.885      ;
; -0.029 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.980      ;
; -0.028 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.979      ;
; -0.012 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.964      ;
; -0.009 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.960      ;
; -0.008 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.960      ;
; -0.008 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.959      ;
; -0.007 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.959      ;
; -0.005 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.143     ; 0.849      ;
; -0.005 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.956      ;
; -0.004 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.955      ;
; 0.001  ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.950      ;
; 0.001  ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.950      ;
; 0.008  ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.048      ; 1.027      ;
; 0.009  ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.049      ; 1.027      ;
; 0.027  ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.143     ; 0.817      ;
; 0.039  ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.912      ;
; 0.040  ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.911      ;
; 0.041  ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.911      ;
; 0.056  ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.896      ;
; 0.057  ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.895      ;
; 0.057  ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.049      ; 0.979      ;
; 0.059  ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.892      ;
; 0.060  ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.892      ;
; 0.060  ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.891      ;
; 0.061  ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.891      ;
; 0.063  ; FD[1]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.143     ; 0.781      ;
; 0.063  ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.888      ;
; 0.064  ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.888      ;
; 0.064  ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.887      ;
; 0.069  ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.882      ;
; 0.070  ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.882      ;
; 0.071  ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.881      ;
; 0.073  ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.049      ; 0.963      ;
; 0.080  ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.049      ; 0.956      ;
; 0.087  ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.049      ; 0.949      ;
; 0.095  ; FD[1]     ; FD[2]   ; gckP31       ; gckP31      ; 1.000        ; -0.143     ; 0.749      ;
; 0.108  ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.844      ;
; 0.108  ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.843      ;
; 0.108  ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.844      ;
; 0.109  ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.843      ;
; 0.124  ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.828      ;
; 0.124  ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.049      ; 0.912      ;
; 0.125  ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.827      ;
; 0.126  ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.025     ; 0.836      ;
; 0.128  ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.824      ;
; 0.128  ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.824      ;
; 0.128  ; FD[8]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.823      ;
; 0.128  ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.824      ;
; 0.129  ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.823      ;
; 0.131  ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.821      ;
; 0.132  ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.820      ;
; 0.132  ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.819      ;
; 0.132  ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.820      ;
; 0.138  ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.814      ;
; 0.138  ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.814      ;
; 0.138  ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.814      ;
; 0.139  ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.813      ;
; 0.144  ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.049      ; 0.892      ;
; 0.147  ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; 0.049      ; 0.889      ;
; 0.154  ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; 0.049      ; 0.882      ;
; 0.176  ; FD[13]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.776      ;
; 0.176  ; FD[11]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.776      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.300 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.467     ; 0.345      ;
; -0.300 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.468     ; 0.343      ;
; -0.300 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.466     ; 0.335      ;
; -0.299 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.467     ; 0.341      ;
; -0.294 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.465     ; 0.341      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[0]'                                                                                                                                  ;
+--------+----------------------------------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                    ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.905 ; LCM_RESET                              ; \LCM_P:SW                                  ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.944      ; 1.248      ;
; -0.425 ; LCM_RESET                              ; LCM_INI[1]                                 ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.944      ; 1.728      ;
; -0.383 ; LCM_RESET                              ; LN~_emulated                               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.944      ; 1.770      ;
; -0.348 ; LCM_RESET                              ; LCMPok                                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.944      ; 1.805      ;
; -0.341 ; LCM_RESET                              ; LCM_RESET                                  ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.944      ; 1.812      ;
; -0.264 ; MCP4822_RESET                          ; MCP4822_Driver:U1|MCP4822_SDI              ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.942      ; 1.887      ;
; -0.246 ; LCM_RESET                              ; \LCM_P:SW                                  ; LCM_RESET     ; FD[0]       ; -0.500       ; 1.944      ; 1.407      ;
; -0.211 ; LCM_RESET                              ; LCM_INI[4]                                 ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.944      ; 1.942      ;
; -0.205 ; LCM_RESET                              ; LCM_com_data[4][2]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.949      ; 1.953      ;
; -0.205 ; LCM_RESET                              ; LCM_com_data[12][2]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.949      ; 1.953      ;
; -0.205 ; LCM_RESET                              ; LCM_com_data[8][3]                         ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.949      ; 1.953      ;
; -0.195 ; LCMP_RESET                             ; DBi[4]                                     ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.946      ; 1.960      ;
; -0.188 ; MCP4822_RESET                          ; MCP4822_Driver:U1|MCP4822_SCK              ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.942      ; 1.963      ;
; -0.171 ; LCM_RESET                              ; LCM_INI[0]                                 ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.944      ; 1.982      ;
; -0.165 ; LCMP_RESET                             ; DBi[0]                                     ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.946      ; 1.990      ;
; -0.165 ; LCM_RESET                              ; LCM_INI[2]                                 ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.949      ; 1.993      ;
; -0.165 ; LCM_RESET                              ; LCM_INI[3]                                 ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.949      ; 1.993      ;
; -0.165 ; LCM_RESET                              ; LCM_com_data[0][3]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.944      ; 1.988      ;
; -0.163 ; LCM_RESET                              ; LCM_com_data[8][2]                         ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.940      ; 1.986      ;
; -0.163 ; LCM_RESET                              ; LCM_com_data[9][2]                         ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.940      ; 1.986      ;
; -0.152 ; MCP4822_RESET                          ; MCP4822_RESET                              ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.152      ;
; -0.133 ; MCP4822_RESET                          ; FS[4]                                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.094      ; 2.170      ;
; -0.133 ; MCP4822_RESET                          ; FS[0]                                      ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.094      ; 2.170      ;
; -0.133 ; MCP4822_RESET                          ; times[8]                                   ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.133 ; MCP4822_RESET                          ; times[10]                                  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.133 ; MCP4822_RESET                          ; times[9]                                   ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.133 ; MCP4822_RESET                          ; times[3]                                   ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.133 ; MCP4822_RESET                          ; times[0]                                   ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.133 ; MCP4822_RESET                          ; times[2]                                   ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.133 ; MCP4822_RESET                          ; times[1]                                   ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.133 ; MCP4822_RESET                          ; times[5]                                   ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.133 ; MCP4822_RESET                          ; times[4]                                   ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.133 ; MCP4822_RESET                          ; times[7]                                   ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.133 ; MCP4822_RESET                          ; times[6]                                   ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.095      ; 2.171      ;
; -0.130 ; LCM_RESET                              ; DBi[3]                                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.946      ; 2.025      ;
; -0.130 ; LCM_RESET                              ; DBi[0]                                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.946      ; 2.025      ;
; -0.125 ; LCMP_RESET                             ; DBi[3]                                     ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.946      ; 2.030      ;
; -0.081 ; LCM_RESET                              ; LCM_com_data[2][7]                         ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.945      ; 2.073      ;
; -0.081 ; LCM_RESET                              ; LCM_com_data[14][6]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.945      ; 2.073      ;
; -0.081 ; LCM_RESET                              ; LCM_com_data[13][6]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.945      ; 2.073      ;
; -0.081 ; LCM_RESET                              ; LCM_com_data[18][3]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.945      ; 2.073      ;
; -0.081 ; LCM_RESET                              ; LCM_com_data[18][0]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.945      ; 2.073      ;
; -0.081 ; LCM_RESET                              ; LCM_com_data[9][3]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.945      ; 2.073      ;
; -0.081 ; LCM_RESET                              ; LCM_com_data[9][0]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.945      ; 2.073      ;
; -0.081 ; LCM_RESET                              ; LCM_com_data[7][1]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.945      ; 2.073      ;
; -0.076 ; LCMP_RESET                             ; DBi[6]                                     ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.946      ; 2.079      ;
; -0.076 ; LCM_RESET                              ; LCM_com_data[20][1]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.071      ;
; -0.075 ; LCMP_RESET                             ; DBi[2]                                     ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.940      ; 2.074      ;
; -0.075 ; MCP4822_RESET                          ; MCP3202_RESET                              ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.097      ; 2.231      ;
; -0.064 ; LCM_RESET                              ; LCM_com_data[1][0]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.083      ;
; -0.064 ; LCM_RESET                              ; LCM_com_data[17][0]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.083      ;
; -0.064 ; LCM_RESET                              ; LCM_com_data[10][1]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.083      ;
; -0.064 ; LCM_RESET                              ; LCM_com_data[12][5]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.083      ;
; -0.064 ; LCM_RESET                              ; LCM_com_data[13][5]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.083      ;
; -0.064 ; LCM_RESET                              ; LCM_com_data[7][0]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.083      ;
; -0.049 ; LCM_RESET                              ; LCM_com_data[0][2]                         ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.098      ;
; -0.049 ; LCM_RESET                              ; LCM_com_data[3][5]                         ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.098      ;
; -0.049 ; LCM_RESET                              ; LCM_com_data[6][5]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.098      ;
; -0.049 ; LCM_RESET                              ; LCM_com_data[17][1]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.098      ;
; -0.049 ; LCM_RESET                              ; LCM_com_data[7][2]                         ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.098      ;
; -0.049 ; LCM_RESET                              ; LCM_com_data[13][1]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.098      ;
; -0.049 ; LCM_RESET                              ; LCM_com_data[10][2]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.098      ;
; -0.049 ; LCM_RESET                              ; LCM_com_data[8][0]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.098      ;
; -0.048 ; LCM_RESET                              ; LCM_com_data[19][3]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.940      ; 2.101      ;
; -0.048 ; LCM_RESET                              ; LCM_com_data[19][2]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.940      ; 2.101      ;
; -0.048 ; LCM_RESET                              ; LCM_com_data[17][2]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.940      ; 2.101      ;
; -0.048 ; LCM_RESET                              ; LCM_com_data[18][2]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.940      ; 2.101      ;
; -0.048 ; LCM_RESET                              ; LCM_com_data[9][1]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.940      ; 2.101      ;
; -0.044 ; LCM_RESET                              ; LCM_com_data[19][0]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.929      ; 2.094      ;
; -0.044 ; LCM_RESET                              ; LCM_com_data[18][1]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.929      ; 2.094      ;
; -0.044 ; LCM_RESET                              ; LCM_com_data[10][3]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.929      ; 2.094      ;
; -0.041 ; MCP4822_RESET                          ; LCMP_RESET                                 ; MCP4822_RESET ; FD[0]       ; 0.000        ; 2.094      ; 2.262      ;
; -0.039 ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.440      ; 0.505      ;
; -0.031 ; LCM_RESET                              ; LCM_com_data[15][3]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.949      ; 2.127      ;
; -0.031 ; LCM_RESET                              ; LCM_com_data[20][0]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.949      ; 2.127      ;
; -0.031 ; LCM_RESET                              ; LCM_com_data[19][1]                        ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.949      ; 2.127      ;
; -0.030 ; LCM_RESET                              ; LCM_com_data[2][0]~_emulated               ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.117      ;
; -0.030 ; LCM_RESET                              ; LCM_com_data[10][0]~_emulated              ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.117      ;
; -0.030 ; LCM_RESET                              ; LCM_com_data[8][1]                         ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.117      ;
; -0.027 ; MCP4822_Driver:U1|MCP4822DAB[1]        ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.501      ; 0.578      ;
; -0.012 ; MCP4822_Driver:U1|MCP4822DAB[3]        ; MCP4822_Driver:U1|MCP4822DAx[3]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.499      ; 0.591      ;
; -0.009 ; LCM_RESET                              ; DBi[1]                                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.938      ; 2.138      ;
; -0.003 ; MCP4822_Driver:U1|MCP4822DAB[6]        ; MCP4822_Driver:U1|MCP4822DAx[6]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.499      ; 0.600      ;
; -0.001 ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ; MCP4822_Driver:U1|MCP4822DAx[5]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.481      ; 0.584      ;
; 0.010  ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ; MCP4822_Driver:U1|MCP4822DAx[4]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.480      ; 0.594      ;
; 0.011  ; LCMP_RESET                             ; DBi[5]                                     ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.946      ; 2.166      ;
; 0.020  ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ; MCP4822_Driver:U1|MCP4822DAx[10]~_emulated ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.373      ; 0.497      ;
; 0.033  ; LCM_RESET                              ; RS                                         ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.946      ; 2.188      ;
; 0.033  ; LCM_RESET                              ; DBi[7]                                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.946      ; 2.188      ;
; 0.033  ; LCM_RESET                              ; DBi[6]                                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.946      ; 2.188      ;
; 0.033  ; LCM_RESET                              ; DBi[4]                                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.946      ; 2.188      ;
; 0.033  ; LCM_RESET                              ; DBi[5]                                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.946      ; 2.188      ;
; 0.044  ; MCP4822_Driver:U1|MCP4822DAB[0]        ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.512      ; 0.660      ;
; 0.046  ; LCM_RESET                              ; DBi[2]                                     ; LCM_RESET     ; FD[0]       ; 0.000        ; 1.940      ; 2.195      ;
; 0.048  ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ; MCP4822_Driver:U1|MCP4822DAx[2]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.477      ; 0.629      ;
; 0.060  ; MCP4822_Driver:U1|MCP4822DAB[8]        ; MCP4822_Driver:U1|MCP4822DAx[8]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 0.500      ; 0.664      ;
; 0.073  ; LCM_com_data[12][5]~latch              ; LCM_com_data[13][5]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 0.112      ; 0.289      ;
; 0.084  ; LCMP_RESET                             ; DBi[1]                                     ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.231      ;
; 0.103  ; LCM_com_data[12][5]~latch              ; LCM_com_data[7][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 0.112      ; 0.319      ;
; 0.115  ; LCM_com_data[12][5]~latch              ; LCM_com_data[12][5]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 0.112      ; 0.331      ;
+--------+----------------------------------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.810 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 1.501      ; 0.910      ;
; -0.748 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 1.407      ; 0.878      ;
; -0.599 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 1.407      ; 1.027      ;
; -0.564 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 1.407      ; 1.062      ;
; -0.563 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 1.407      ; 1.063      ;
; -0.561 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 1.407      ; 1.065      ;
; -0.536 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 1.407      ; 1.090      ;
; -0.533 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 1.407      ; 1.093      ;
; -0.498 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 1.407      ; 1.128      ;
; -0.495 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 1.407      ; 1.131      ;
; -0.470 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 1.407      ; 1.156      ;
; -0.466 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 1.406      ; 1.159      ;
; -0.432 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 1.407      ; 1.194      ;
; -0.429 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 1.407      ; 1.197      ;
; -0.405 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 1.407      ; 1.221      ;
; -0.403 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 1.406      ; 1.222      ;
; -0.401 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 1.406      ; 1.224      ;
; -0.400 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 1.406      ; 1.225      ;
; -0.366 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 1.407      ; 1.260      ;
; -0.362 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 1.406      ; 1.263      ;
; -0.338 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 1.406      ; 1.287      ;
; -0.337 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 1.406      ; 1.288      ;
; -0.335 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 1.406      ; 1.290      ;
; -0.334 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 1.406      ; 1.291      ;
; -0.307 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 1.508      ; 1.420      ;
; -0.304 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 1.508      ; 1.423      ;
; -0.299 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 1.406      ; 1.326      ;
; -0.296 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 1.406      ; 1.329      ;
; -0.272 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 1.406      ; 1.353      ;
; -0.271 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 1.406      ; 1.354      ;
; -0.269 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 1.406      ; 1.356      ;
; -0.268 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 1.406      ; 1.357      ;
; -0.242 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 1.508      ; 1.485      ;
; -0.239 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 1.508      ; 1.488      ;
; -0.233 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 1.406      ; 1.392      ;
; -0.230 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 1.406      ; 1.395      ;
; -0.228 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 1.407      ; 1.398      ;
; -0.210 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 1.501      ; 1.010      ;
; -0.206 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 1.406      ; 1.419      ;
; -0.203 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 1.508      ; 1.524      ;
; -0.203 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 1.406      ; 1.422      ;
; -0.200 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 1.508      ; 1.527      ;
; -0.167 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 1.406      ; 1.458      ;
; -0.166 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 1.407      ; 0.960      ;
; -0.164 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 1.406      ; 1.461      ;
; 0.021  ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 1.407      ; 1.147      ;
; 0.022  ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 1.407      ; 1.148      ;
; 0.024  ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 1.407      ; 1.150      ;
; 0.053  ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 1.407      ; 1.179      ;
; 0.085  ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 1.407      ; 1.211      ;
; 0.087  ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 1.407      ; 1.213      ;
; 0.088  ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 1.407      ; 1.214      ;
; 0.090  ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 1.407      ; 1.216      ;
; 0.151  ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 1.407      ; 1.277      ;
; 0.154  ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 1.406      ; 1.279      ;
; 0.154  ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 1.407      ; 1.280      ;
; 0.157  ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 1.406      ; 1.282      ;
; 0.192  ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 1.407      ; 1.318      ;
; 0.196  ; FD[17]    ; FD[17]  ; gckP31       ; gckP31      ; 0.000        ; 0.025      ; 0.325      ;
; 0.217  ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 1.407      ; 1.343      ;
; 0.220  ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 1.406      ; 1.345      ;
; 0.220  ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 1.407      ; 1.346      ;
; 0.223  ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 1.406      ; 1.348      ;
; 0.253  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 1.508      ; 1.480      ;
; 0.256  ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 1.406      ; 1.381      ;
; 0.259  ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 1.406      ; 1.384      ;
; 0.273  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.412      ;
; 0.273  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.412      ;
; 0.274  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.413      ;
; 0.275  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.045      ; 0.424      ;
; 0.275  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.276  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.277  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.416      ;
; 0.277  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.416      ;
; 0.284  ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 1.406      ; 1.409      ;
; 0.286  ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 1.406      ; 1.411      ;
; 0.287  ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 1.406      ; 1.412      ;
; 0.289  ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 1.406      ; 1.414      ;
; 0.296  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 1.407      ; 1.422      ;
; 0.297  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.025      ; 0.426      ;
; 0.316  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 1.508      ; 1.543      ;
; 0.318  ; FD[15]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.151      ; 0.573      ;
; 0.321  ; FD[15]    ; FD[17]  ; gckP31       ; gckP31      ; 0.000        ; 0.151      ; 0.576      ;
; 0.322  ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 1.406      ; 1.447      ;
; 0.325  ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 1.406      ; 1.450      ;
; 0.350  ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 1.406      ; 1.475      ;
; 0.352  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 1.406      ; 1.477      ;
; 0.353  ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 1.406      ; 1.478      ;
; 0.355  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 1.508      ; 1.582      ;
; 0.371  ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.151      ; 0.626      ;
; 0.374  ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 0.000        ; 0.151      ; 0.629      ;
; 0.383  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 1.508      ; 1.610      ;
; 0.385  ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.151      ; 0.640      ;
; 0.388  ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 0.000        ; 0.151      ; 0.643      ;
; 0.388  ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 1.406      ; 1.513      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                                      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.341 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[0]        ; LCMP_RESET  ; 0.000        ; 1.709      ; 1.388      ;
; -0.232 ; LCM[1]                            ; LN~latch                  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.839      ; 0.627      ;
; -0.217 ; LCM[0]                            ; LN~latch                  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.839      ; 0.642      ;
; -0.168 ; LCM[1]                            ; LCMx[1]                   ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.714      ; 0.566      ;
; -0.095 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[20][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.592      ; 1.517      ;
; -0.031 ; LCM[0]                            ; LCMx[0]                   ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.713      ; 0.702      ;
; -0.027 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.586      ; 1.579      ;
; -0.014 ; LCM[1]                            ; LCM_com_data[12][2]~latch ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.702      ; 0.708      ;
; -0.012 ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; LCM_com_data2[10][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.500      ; 1.508      ;
; 0.057  ; LCM[1]                            ; LCM_com_data[12][5]~latch ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.705      ; 0.782      ;
; 0.089  ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.792      ; 0.901      ;
; 0.090  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.499      ; 1.609      ;
; 0.226  ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.792      ; 1.038      ;
; 0.286  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.575      ; 1.881      ;
; 0.328  ; LCM[0]                            ; LCM_com_data[12][2]~latch ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.702      ; 1.050      ;
; 0.365  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.587      ; 1.972      ;
; 0.368  ; LCM[1]                            ; LCM_com_data[0][3]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.778      ; 1.166      ;
; 0.398  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.575      ; 1.993      ;
; 0.429  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.587      ; 2.036      ;
; 0.497  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.094      ;
; 0.505  ; LCM[0]                            ; LCM_com_data[0][3]~latch  ; FD[0]        ; LCMP_RESET  ; 0.000        ; 0.778      ; 1.303      ;
; 0.517  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.508      ; 2.045      ;
; 0.551  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.515      ; 2.086      ;
; 0.559  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.156      ;
; 0.568  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.517      ; 2.105      ;
; 0.600  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.582      ; 2.202      ;
; 0.607  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.582      ; 2.209      ;
; 0.665  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.515      ; 2.200      ;
; 0.688  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.285      ;
; 0.690  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.287      ;
; 0.695  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.587      ; 2.302      ;
; 0.700  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.512      ; 2.232      ;
; 0.701  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.517      ; 2.238      ;
; 0.728  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.512      ; 2.260      ;
; 0.729  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.512      ; 2.261      ;
; 0.745  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.519      ; 2.284      ;
; 0.748  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.512      ; 2.280      ;
; 0.752  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.512      ; 2.284      ;
; 0.761  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.515      ; 2.296      ;
; 0.774  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.519      ; 2.313      ;
; 0.782  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.379      ;
; 0.782  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.512      ; 2.314      ;
; 0.782  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.512      ; 2.314      ;
; 0.794  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.391      ;
; 0.815  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.587      ; 2.422      ;
; 0.829  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.519      ; 2.368      ;
; 0.853  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.510      ; 2.383      ;
; 0.860  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.508      ; 2.388      ;
; 0.869  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.519      ; 2.408      ;
; 0.892  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.587      ; 2.499      ;
; 0.920  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.519      ; 2.459      ;
; 0.926  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.587      ; 2.533      ;
; 0.939  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.536      ;
; 0.947  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.515      ; 2.482      ;
; 0.949  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.510      ; 2.479      ;
; 0.953  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.583      ; 2.556      ;
; 0.967  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.508      ; 2.495      ;
; 0.982  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.587      ; 2.589      ;
; 1.033  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.509      ; 2.562      ;
; 1.034  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.584      ; 2.638      ;
; 1.066  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.587      ; 2.673      ;
; 1.067  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.505      ; 2.592      ;
; 1.097  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.515      ; 2.632      ;
; 1.115  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.510      ; 2.645      ;
; 1.128  ; MCP3202_Driver:U2|MCP3202_AD0[10] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.583      ; 2.731      ;
; 1.130  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.515      ; 2.665      ;
; 1.156  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.581      ; 2.757      ;
; 1.169  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.571      ; 2.760      ;
; 1.176  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.587      ; 2.783      ;
; 1.181  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.581      ; 2.782      ;
; 1.184  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.781      ;
; 1.197  ; MCP3202_Driver:U2|MCP3202_AD0[11] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.583      ; 2.800      ;
; 1.211  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.808      ;
; 1.214  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.495      ; 2.729      ;
; 1.225  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.571      ; 2.816      ;
; 1.227  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.524      ; 2.771      ;
; 1.246  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.583      ; 2.849      ;
; 1.285  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.882      ;
; 1.286  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.509      ; 2.815      ;
; 1.299  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.896      ;
; 1.305  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.586      ; 2.911      ;
; 1.306  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.513      ; 2.839      ;
; 1.308  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.514      ; 2.842      ;
; 1.313  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.586      ; 2.919      ;
; 1.345  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.495      ; 2.860      ;
; 1.353  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.583      ; 2.956      ;
; 1.359  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.524      ; 2.903      ;
; 1.387  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.586      ; 2.993      ;
; 1.390  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.581      ; 2.991      ;
; 1.400  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 2.997      ;
; 1.403  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.513      ; 2.936      ;
; 1.413  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.584      ; 3.017      ;
; 1.415  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.581      ; 3.016      ;
; 1.456  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 3.053      ;
; 1.468  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.511      ; 2.999      ;
; 1.488  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; LCM_com_data2[8][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.510      ; 3.018      ;
; 1.492  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.577      ; 3.089      ;
; 1.502  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.586      ; 3.108      ;
; 1.505  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.495      ; 3.020      ;
; 1.519  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[19][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.515      ; 3.054      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MCP4822_RESET'                                                                                                                 ;
+-------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.030 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; MCP4822_Driver:U1|MCP4822DAB[4]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.243      ; 0.293      ;
; 0.032 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; MCP4822_Driver:U1|MCP4822DAB[2]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.242      ; 0.294      ;
; 0.037 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; MCP4822_Driver:U1|MCP4822DAB[7]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.249      ; 0.306      ;
; 0.041 ; MCP3202_Driver:U2|MCP3202_AD0[11] ; MCP4822_Driver:U1|MCP4822DAx[11]~latch ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.241      ; 0.302      ;
; 0.041 ; MCP3202_Driver:U2|MCP3202_AD0[10] ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.241      ; 0.302      ;
; 0.041 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; MCP4822_Driver:U1|MCP4822DAB[5]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.245      ; 0.306      ;
; 0.098 ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.178      ; 0.296      ;
; 0.120 ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.136      ; 0.276      ;
; 0.120 ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.136      ; 0.276      ;
; 0.122 ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.134      ; 0.276      ;
; 0.123 ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.133      ; 0.276      ;
; 0.123 ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.133      ; 0.276      ;
; 0.124 ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.132      ; 0.276      ;
; 0.124 ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.132      ; 0.276      ;
; 0.124 ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.132      ; 0.276      ;
; 0.141 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; MCP4822_Driver:U1|MCP4822DAB[9]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.115      ; 0.276      ;
; 0.141 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; MCP4822_Driver:U1|MCP4822DAB[10]       ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.115      ; 0.276      ;
; 0.142 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; MCP4822_Driver:U1|MCP4822DAB[11]       ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.114      ; 0.276      ;
; 0.143 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; MCP4822_Driver:U1|MCP4822DAB[6]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.113      ; 0.276      ;
; 0.144 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; MCP4822_Driver:U1|MCP4822DAB[3]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.112      ; 0.276      ;
; 0.144 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; MCP4822_Driver:U1|MCP4822DAB[8]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.112      ; 0.276      ;
; 0.145 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; MCP4822_Driver:U1|MCP4822DAB[1]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.111      ; 0.276      ;
; 0.156 ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.100      ; 0.276      ;
; 0.156 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; MCP4822_Driver:U1|MCP4822DAB[0]        ; FD[4]        ; MCP4822_RESET ; 0.000        ; 0.100      ; 0.276      ;
+-------+-----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.078 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.626      ; 0.808      ;
; 0.092 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.621      ; 0.817      ;
; 0.100 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.624      ; 0.828      ;
; 0.114 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.627      ; 0.845      ;
; 0.114 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.626      ; 0.844      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.255 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.395      ;
; 0.288 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.428      ;
; 0.289 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.248      ; 0.641      ;
; 0.290 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.430      ;
; 0.293 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.433      ;
; 0.306 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.253      ; 0.663      ;
; 0.319 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.248      ; 0.671      ;
; 0.347 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.255      ; 0.706      ;
; 0.352 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.492      ;
; 0.353 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.493      ;
; 0.357 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.497      ;
; 0.358 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.498      ;
; 0.361 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.501      ;
; 0.391 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.531      ;
; 0.400 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.540      ;
; 0.408 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.243      ; 0.755      ;
; 0.412 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.552      ;
; 0.422 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.562      ;
; 0.438 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.578      ;
; 0.442 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.582      ;
; 0.445 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.585      ;
; 0.448 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.588      ;
; 0.451 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.591      ;
; 0.475 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.248      ; 0.827      ;
; 0.479 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.619      ;
; 0.488 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.628      ;
; 0.497 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.637      ;
; 0.498 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.638      ;
; 0.501 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.641      ;
; 0.506 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.646      ;
; 0.507 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.647      ;
; 0.508 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.648      ;
; 0.510 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.650      ;
; 0.511 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.651      ;
; 0.511 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.651      ;
; 0.514 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.654      ;
; 0.514 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.654      ;
; 0.514 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.654      ;
; 0.517 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.657      ;
; 0.546 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.686      ;
; 0.559 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.699      ;
; 0.564 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.704      ;
; 0.567 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.707      ;
; 0.568 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.708      ;
; 0.569 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.709      ;
; 0.570 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.710      ;
; 0.572 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.712      ;
; 0.573 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.713      ;
; 0.574 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.714      ;
; 0.577 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.717      ;
; 0.577 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.717      ;
; 0.580 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.720      ;
; 0.580 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.720      ;
; 0.583 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.723      ;
; 0.608 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.039      ; 0.751      ;
; 0.630 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.770      ;
; 0.633 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.773      ;
; 0.635 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.775      ;
; 0.638 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.778      ;
; 0.639 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.779      ;
; 0.640 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.780      ;
; 0.643 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.783      ;
; 0.646 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.786      ;
; 0.649 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.789      ;
; 0.654 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.794      ;
; 0.655 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.795      ;
; 0.679 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.819      ;
; 0.701 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.841      ;
; 0.704 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.844      ;
; 0.713 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.853      ;
; 0.733 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.873      ;
; 0.751 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.890      ;
; 0.757 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.897      ;
; 0.782 ; DBi[0]                               ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.248      ; 1.134      ;
; 0.785 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.925      ;
; 0.789 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.929      ;
; 0.801 ; DBi[5]                               ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.248      ; 1.153      ;
; 0.807 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.947      ;
; 0.817 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.957      ;
; 0.817 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.957      ;
; 0.817 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.957      ;
; 0.827 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.967      ;
; 0.829 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.969      ;
; 0.846 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.986      ;
; 0.846 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.986      ;
; 0.846 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.986      ;
; 0.846 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.986      ;
; 0.846 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.986      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_Di      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.173 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.314      ;
; 0.174 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.314      ;
; 0.184 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.325      ;
; 0.189 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.329      ;
; 0.245 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.385      ;
; 0.248 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.388      ;
; 0.249 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.389      ;
; 0.250 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.390      ;
; 0.250 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.390      ;
; 0.250 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.390      ;
; 0.251 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.391      ;
; 0.266 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.405      ;
; 0.302 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.442      ;
; 0.311 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.451      ;
; 0.314 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.454      ;
; 0.318 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.458      ;
; 0.328 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.468      ;
; 0.357 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.497      ;
; 0.358 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.498      ;
; 0.366 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.506      ;
; 0.377 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.517      ;
; 0.388 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.528      ;
; 0.391 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.531      ;
; 0.406 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.546      ;
; 0.407 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.548      ;
; 0.419 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.559      ;
; 0.419 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.559      ;
; 0.433 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.573      ;
; 0.442 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.583      ;
; 0.457 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.597      ;
; 0.471 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.611      ;
; 0.504 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.644      ;
; 0.506 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.646      ;
; 0.515 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.516 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.656      ;
; 0.518 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.658      ;
; 0.519 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.659      ;
; 0.522 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.663      ;
; 0.526 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.666      ;
; 0.576 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.717      ;
; 0.581 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.721      ;
; 0.584 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.724      ;
; 0.589 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.729      ;
; 0.592 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.731      ;
; 0.592 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.731      ;
; 0.592 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.731      ;
; 0.592 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.731      ;
; 0.592 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.731      ;
; 0.592 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.732      ;
; 0.598 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.738      ;
; 0.600 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.740      ;
; 0.608 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 0.753      ;
; 0.613 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 0.758      ;
; 0.615 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.755      ;
; 0.638 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.778      ;
; 0.642 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.783      ;
; 0.646 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.787      ;
; 0.658 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.798      ;
; 0.658 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.798      ;
; 0.660 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.801      ;
; 0.680 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.821      ;
; 0.686 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.827      ;
; 0.687 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.828      ;
; 0.687 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.828      ;
; 0.697 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.838      ;
; 0.709 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.849      ;
; 0.709 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.849      ;
; 0.709 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.849      ;
; 0.709 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.849      ;
; 0.724 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.865      ;
; 0.744 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.885      ;
; 0.747 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 0.892      ;
; 0.752 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.048      ; 0.904      ;
; 0.760 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.901      ;
; 0.776 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.917      ;
; 0.803 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.944      ;
; 0.838 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.978      ;
; 0.857 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.998      ;
; 0.857 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.998      ;
; 0.857 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.998      ;
; 0.867 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.008      ;
; 0.870 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.010      ;
; 0.870 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.010      ;
; 0.870 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.010      ;
; 0.874 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.015      ;
; 0.884 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.048      ; 1.036      ;
; 0.894 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.035      ;
; 0.897 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.038      ;
; 0.903 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.044      ;
; 0.913 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 1.052      ;
; 0.913 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 1.052      ;
; 0.913 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 1.052      ;
; 0.913 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 1.052      ;
; 0.913 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 1.052      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.589 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.315     ; 0.294      ;
; 0.594 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.315     ; 0.299      ;
; 0.596 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.316     ; 0.300      ;
; 0.598 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.318     ; 0.300      ;
; 0.602 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.316     ; 0.306      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.500 ; LCMx[1]   ; LCM_com_data[0][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.432      ;
; -1.335 ; LCMx[0]   ; LCM_com_data[0][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.268      ;
; -1.306 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 2.231      ;
; -1.306 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 2.231      ;
; -1.306 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 2.231      ;
; -1.306 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 2.231      ;
; -1.306 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 2.231      ;
; -1.306 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.062     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.305 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.231      ;
; -1.302 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.070     ; 2.219      ;
; -1.302 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.070     ; 2.219      ;
; -1.302 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.070     ; 2.219      ;
; -1.297 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 2.225      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.056     ; 2.228      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.223      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 2.225      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.056     ; 2.228      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 2.225      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 2.225      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 2.225      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.297 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.229      ;
; -1.296 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 2.224      ;
; -1.296 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.059     ; 2.224      ;
; -1.291 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 2.227      ;
; -1.291 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 2.227      ;
; -1.291 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.050     ; 2.228      ;
; -1.291 ; LCMx[1]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 2.227      ;
; -1.291 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 2.227      ;
; -1.291 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.050     ; 2.228      ;
; -1.291 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.050     ; 2.228      ;
; -1.291 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.051     ; 2.227      ;
; -1.211 ; LCM[0]    ; LCM_com_data[0][3]~_emulated  ; FD[0]        ; FD[0]       ; 1.000        ; 0.600      ; 2.798      ;
; -1.141 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.067      ;
; -1.141 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.067      ;
; -1.141 ; LCMx[0]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.067      ;
; -1.141 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.067      ;
; -1.141 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.067      ;
; -1.141 ; LCMx[0]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.061     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.140 ; LCMx[0]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.067      ;
; -1.137 ; LCMx[0]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.069     ; 2.055      ;
; -1.137 ; LCMx[0]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.069     ; 2.055      ;
; -1.137 ; LCMx[0]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.069     ; 2.055      ;
; -1.132 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.058     ; 2.061      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.064      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.060     ; 2.059      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.058     ; 2.061      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.055     ; 2.064      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.058     ; 2.061      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.058     ; 2.061      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.058     ; 2.061      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.132 ; LCMx[0]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.054     ; 2.065      ;
; -1.131 ; LCMx[0]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.058     ; 2.060      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.561 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[0]        ; FD[4]       ; 1.000        ; -0.708     ; 0.840      ;
; -0.561 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[0]        ; FD[4]       ; 1.000        ; -0.708     ; 0.840      ;
; -0.561 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[0]        ; FD[4]       ; 1.000        ; -0.708     ; 0.840      ;
; -0.561 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[0]        ; FD[4]       ; 1.000        ; -0.708     ; 0.840      ;
; -0.456 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[0]        ; FD[4]       ; 1.000        ; -0.708     ; 0.735      ;
; -0.456 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[0]        ; FD[4]       ; 1.000        ; -0.708     ; 0.735      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.547 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 2.056      ;
; 0.581 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.010      ; 2.021      ;
; 0.780 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.005      ; 1.817      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.008      ; 1.819      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 0.781 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 2.011      ; 1.822      ;
; 1.159 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.944      ;
; 1.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.010      ; 1.917      ;
; 1.367 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.005      ; 1.730      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.008      ; 1.732      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
; 1.368 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 2.011      ; 1.735      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.102      ; 1.636      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.100      ; 1.634      ;
; -0.675 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.105      ; 1.639      ;
; -0.499 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.104      ; 1.814      ;
; -0.476 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.106      ; 1.839      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.727      ;
; -0.086 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.728      ;
; -0.086 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.105      ; 1.728      ;
; -0.086 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.102      ; 1.725      ;
; -0.086 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.100      ; 1.723      ;
; 0.106  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.104      ; 1.919      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 2.106      ; 1.952      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[0]'                                                                                                      ;
+--------+---------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                    ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_ok               ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.942      ; 1.676      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|i[0]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.942      ; 1.676      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|i[3]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.942      ; 1.676      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|i[1]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.942      ; 1.676      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|i[2]                     ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.942      ; 1.676      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_CS               ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.942      ; 1.676      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[7]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.674      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[6]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.674      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.674      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[3]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.674      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[8]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.674      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[10]~_emulated ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.674      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.942      ; 1.676      ;
; -0.475 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_LDAC             ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.942      ; 1.676      ;
; -0.253 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_Chs[0]           ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.896      ;
; -0.253 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[9]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.896      ;
; -0.253 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[11]~_emulated ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.896      ;
; -0.253 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[5]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.896      ;
; -0.253 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[4]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.896      ;
; -0.253 ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[2]~_emulated  ; MCP4822_RESET ; FD[0]       ; 0.000        ; 1.940      ; 1.896      ;
; -0.113 ; LCMP_RESET    ; LCM_INI[2]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.949      ; 2.045      ;
; -0.113 ; LCMP_RESET    ; LCM_INI[3]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.949      ; 2.045      ;
; -0.113 ; LCMP_RESET    ; LCM_com_data[15][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.949      ; 2.045      ;
; -0.113 ; LCMP_RESET    ; LCM_com_data[4][2]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.949      ; 2.045      ;
; -0.113 ; LCMP_RESET    ; LCM_com_data[12][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.949      ; 2.045      ;
; -0.113 ; LCMP_RESET    ; LCM_com_data[20][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.949      ; 2.045      ;
; -0.113 ; LCMP_RESET    ; LCM_com_data[19][1]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.949      ; 2.045      ;
; -0.113 ; LCMP_RESET    ; LCM_com_data[8][3]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.949      ; 2.045      ;
; -0.107 ; LCMP_RESET    ; LCM_INI[0]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.944      ; 2.046      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[2][7]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.945      ; 2.047      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[19][3]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.940      ; 2.042      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[19][2]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.940      ; 2.042      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[14][6]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.945      ; 2.047      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[13][6]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.945      ; 2.047      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[18][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.945      ; 2.047      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[18][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.945      ; 2.047      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[17][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.940      ; 2.042      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[18][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.940      ; 2.042      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[9][1]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.940      ; 2.042      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[8][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.940      ; 2.042      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[9][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.940      ; 2.042      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[9][3]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.945      ; 2.047      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[9][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.945      ; 2.047      ;
; -0.107 ; LCMP_RESET    ; LCM_com_data[7][1]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.945      ; 2.047      ;
; -0.106 ; LCMP_RESET    ; LCMPok                                     ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.944      ; 2.047      ;
; -0.106 ; LCMP_RESET    ; LCM_INI[4]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.944      ; 2.047      ;
; -0.106 ; LCMP_RESET    ; LCM_RESET                                  ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.944      ; 2.047      ;
; -0.106 ; LCMP_RESET    ; \LCM_P:SW                                  ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.944      ; 2.047      ;
; -0.106 ; LCMP_RESET    ; LN~_emulated                               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.944      ; 2.047      ;
; -0.106 ; LCMP_RESET    ; LCM_INI[1]                                 ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.944      ; 2.047      ;
; -0.106 ; LCMP_RESET    ; LCM_com_data[20][3]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.943      ; 2.046      ;
; -0.106 ; LCMP_RESET    ; LCM_com_data[20][1]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.041      ;
; -0.106 ; LCMP_RESET    ; LCM_com_data[20][2]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.943      ; 2.046      ;
; -0.101 ; LCMP_RESET    ; LCM_com_data[19][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.929      ; 2.037      ;
; -0.101 ; LCMP_RESET    ; LCM_com_data[18][1]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.929      ; 2.037      ;
; -0.101 ; LCMP_RESET    ; LCM_com_data[10][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.929      ; 2.037      ;
; -0.099 ; LCMP_RESET    ; LCM_com_data[1][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.048      ;
; -0.099 ; LCMP_RESET    ; LCM_com_data[17][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.048      ;
; -0.099 ; LCMP_RESET    ; LCM_com_data[10][1]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.048      ;
; -0.099 ; LCMP_RESET    ; LCM_com_data[2][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.048      ;
; -0.099 ; LCMP_RESET    ; LCM_com_data[12][5]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.048      ;
; -0.099 ; LCMP_RESET    ; LCM_com_data[13][5]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.048      ;
; -0.099 ; LCMP_RESET    ; LCM_com_data[10][0]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.048      ;
; -0.099 ; LCMP_RESET    ; LCM_com_data[8][1]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.048      ;
; -0.099 ; LCMP_RESET    ; LCM_com_data[7][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.048      ;
; -0.098 ; LCMP_RESET    ; LCM_com_data[0][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.049      ;
; -0.098 ; LCMP_RESET    ; LCM_com_data[3][5]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.049      ;
; -0.098 ; LCMP_RESET    ; LCM_com_data[6][5]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.049      ;
; -0.098 ; LCMP_RESET    ; LCM_com_data[17][1]                        ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.049      ;
; -0.098 ; LCMP_RESET    ; LCM_com_data[7][2]                         ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.049      ;
; -0.098 ; LCMP_RESET    ; LCM_com_data[13][1]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.049      ;
; -0.098 ; LCMP_RESET    ; LCM_com_data[10][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.049      ;
; -0.098 ; LCMP_RESET    ; LCM_com_data[8][0]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.938      ; 2.049      ;
; 0.088  ; LCMP_RESET    ; LCM_com_data[0][3]~_emulated               ; LCMP_RESET    ; FD[0]       ; 0.000        ; 1.944      ; 2.241      ;
; 0.104  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.942      ; 1.755      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_ok               ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.942      ; 1.756      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|i[0]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.942      ; 1.756      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|i[3]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.942      ; 1.756      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|i[1]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.942      ; 1.756      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|i[2]                     ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.942      ; 1.756      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_CS               ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.942      ; 1.756      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[7]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 1.754      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[6]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 1.754      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 1.754      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[3]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 1.754      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[8]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 1.754      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[10]~_emulated ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 1.754      ;
; 0.105  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_LDAC             ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.942      ; 1.756      ;
; 0.359  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822_Chs[0]           ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 2.008      ;
; 0.359  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[9]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 2.008      ;
; 0.359  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[11]~_emulated ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 2.008      ;
; 0.359  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[5]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 2.008      ;
; 0.359  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[4]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 2.008      ;
; 0.359  ; MCP4822_RESET ; MCP4822_Driver:U1|MCP4822DAx[2]~_emulated  ; MCP4822_RESET ; FD[0]       ; -0.500       ; 1.940      ; 2.008      ;
; 0.384  ; LCMP_RESET    ; LCM_INI[2]                                 ; LCMP_RESET    ; FD[0]       ; -0.500       ; 1.949      ; 2.042      ;
; 0.384  ; LCMP_RESET    ; LCM_INI[3]                                 ; LCMP_RESET    ; FD[0]       ; -0.500       ; 1.949      ; 2.042      ;
; 0.384  ; LCMP_RESET    ; LCM_com_data[4][2]~_emulated               ; LCMP_RESET    ; FD[0]       ; -0.500       ; 1.949      ; 2.042      ;
; 0.384  ; LCMP_RESET    ; LCM_com_data[12][2]~_emulated              ; LCMP_RESET    ; FD[0]       ; -0.500       ; 1.949      ; 2.042      ;
; 0.384  ; LCMP_RESET    ; LCM_com_data[8][3]                         ; LCMP_RESET    ; FD[0]       ; -0.500       ; 1.949      ; 2.042      ;
; 0.385  ; LCMP_RESET    ; LCM_com_data[15][3]~_emulated              ; LCMP_RESET    ; FD[0]       ; -0.500       ; 1.949      ; 2.043      ;
+--------+---------------+--------------------------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.077 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[0]        ; FD[4]       ; 0.000        ; -0.545     ; 0.636      ;
; 1.077 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[0]        ; FD[4]       ; 0.000        ; -0.545     ; 0.636      ;
; 1.162 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[0]        ; FD[4]       ; 0.000        ; -0.546     ; 0.720      ;
; 1.162 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[0]        ; FD[4]       ; 0.000        ; -0.546     ; 0.720      ;
; 1.162 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[0]        ; FD[4]       ; 0.000        ; -0.546     ; 0.720      ;
; 1.162 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[0]        ; FD[4]       ; 0.000        ; -0.546     ; 0.720      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.024  ; 0.208        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.043  ; 0.227        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.043  ; 0.227        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.202  ; 0.202        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.555  ; 0.771        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.555  ; 0.771        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.574  ; 0.790        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.775  ; 0.775        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.775  ; 0.775        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.794  ; 0.794        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[1]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[2]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[3]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[4]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[5]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[6]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[7]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; FS[0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; FS[4]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCMP_RESET                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCMPok                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM[0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM[1]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[0]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[1]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[2]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[3]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_RESET                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][3]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][2]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LN~_emulated                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP3202_RESET                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_CS               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_Chs[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_LDAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_SCK              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_SDI              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|MCP4822_ok               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_Driver:U1|i[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; MCP4822_RESET                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; \LCM_P:SW                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; times[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; times[10]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; times[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; times[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; times[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; times[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; times[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; times[6]                                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.437  ; 0.653        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.437  ; 0.653        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datac             ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datac             ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datac              ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datac             ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datac             ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datac             ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datac             ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|datac             ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datac             ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|datac             ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|datac              ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datad              ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datac              ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datad              ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datad             ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datad             ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datad              ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datad              ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datad             ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datad             ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datad             ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datad              ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datad              ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|inclk[0] ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|outclk   ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datad                          ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|dataa                         ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[0][3]~latch               ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[0][3]~latch|datac         ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datad                          ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|datad        ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch              ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch              ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][2]~latch|datad        ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datad                          ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[0][3]~latch|datac         ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'MCP4822_RESET'                                                                      ;
+-------+--------------+----------------+------------------+---------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------+------------+----------------------------------------+
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[2]        ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[4]        ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[5]        ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[2]|dataa                 ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[4]|dataa                 ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[5]|dataa                 ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[11]~latch ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[7]        ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[10]~latch|datab          ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[11]~latch|datab          ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[7]|datab                 ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[1]~latch|datad           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[2]~latch|datad           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[8]~latch|datad           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[1]        ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[3]        ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[6]        ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[8]        ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[3]~latch|datad           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[4]~latch|datad           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[5]~latch|datad           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[6]~latch|datad           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[7]~latch|datad           ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[11]       ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[9]        ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[0]~latch|datac           ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[10]       ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[0]        ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[1]|datad                 ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[3]|datad                 ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[6]|datad                 ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[8]|datad                 ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[11]|datad                ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[9]|datad                 ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[10]|datad                ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[9]~latch|datad           ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[0]|datad                 ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|inclk[0]         ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_RESET|q                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MCP4822_RESET ; Rise       ; MCP4822_RESET|q                        ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|inclk[0]         ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_RESET~clkctrl|outclk           ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[0]|datad                 ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[9]~latch|datad           ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[9]|datad                 ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[0]~latch  ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[10]|datad                ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[11]|datad                ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[1]|datad                 ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[3]|datad                 ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[6]|datad                 ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[8]|datad                 ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[0]        ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[9]~latch  ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[9]        ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[10]       ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[11]       ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[0]~latch|datac           ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[1]        ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[3]        ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[6]        ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[8]        ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[4]~latch|datad           ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[5]~latch|datad           ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[6]~latch|datad           ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[7]~latch|datad           ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[1]~latch|datad           ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[2]~latch|datad           ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[3]~latch|datad           ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[8]~latch|datad           ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[7]        ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[7]|datab                 ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[10]~latch ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[11]~latch ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[4]~latch  ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[5]~latch  ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[6]~latch  ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[7]~latch  ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[10]~latch|datab          ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAx[11]~latch|datab          ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[1]~latch  ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[2]~latch  ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[3]~latch  ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAx[8]~latch  ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[2]|dataa                 ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[4]|dataa                 ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; U1|MCP4822DAB[5]|dataa                 ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; MCP4822_RESET ; Rise       ; MCP4822_Driver:U1|MCP4822DAB[2]        ;
+-------+--------------+----------------+------------------+---------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[0]      ; 2.006 ; 2.795 ; Rise       ; FD[0]           ;
; MCP3202_Do ; FD[4]      ; 1.967 ; 2.613 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 0.373 ; 0.957 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 0.373 ; 0.957 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[0]      ; -1.721 ; -2.500 ; Rise       ; FD[0]           ;
; MCP3202_Do ; FD[4]      ; -0.667 ; -1.227 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.108 ; -0.690 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.108 ; -0.690 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DB_io[*]     ; FD[0]      ; 4.992 ; 5.197 ; Rise       ; FD[0]           ;
;  DB_io[0]    ; FD[0]      ; 4.575 ; 4.731 ; Rise       ; FD[0]           ;
;  DB_io[1]    ; FD[0]      ; 4.592 ; 4.739 ; Rise       ; FD[0]           ;
;  DB_io[2]    ; FD[0]      ; 4.605 ; 4.762 ; Rise       ; FD[0]           ;
;  DB_io[3]    ; FD[0]      ; 4.992 ; 5.197 ; Rise       ; FD[0]           ;
; MCP4822_CS   ; FD[0]      ; 4.724 ; 4.582 ; Rise       ; FD[0]           ;
; MCP4822_LDAC ; FD[0]      ; 4.628 ; 4.456 ; Rise       ; FD[0]           ;
; MCP4822_SCK  ; FD[0]      ; 4.367 ; 4.491 ; Rise       ; FD[0]           ;
; MCP4822_SDI  ; FD[0]      ; 4.633 ; 4.821 ; Rise       ; FD[0]           ;
; RSo          ; FD[0]      ; 4.339 ; 4.439 ; Rise       ; FD[0]           ;
; MCP3202_CLK  ; FD[4]      ; 4.276 ; 4.437 ; Rise       ; FD[4]           ;
; MCP3202_CS   ; FD[4]      ; 3.271 ; 3.232 ; Rise       ; FD[4]           ;
; MCP3202_Di   ; FD[4]      ; 3.203 ; 3.240 ; Rise       ; FD[4]           ;
; DB_io[*]     ; FD[7]      ; 5.197 ; 5.197 ; Rise       ; FD[7]           ;
;  DB_io[0]    ; FD[7]      ; 5.197 ; 5.197 ; Rise       ; FD[7]           ;
;  DB_io[1]    ; FD[7]      ; 5.197 ; 5.197 ; Rise       ; FD[7]           ;
;  DB_io[2]    ; FD[7]      ; 5.197 ; 5.197 ; Rise       ; FD[7]           ;
;  DB_io[3]    ; FD[7]      ; 5.197 ; 5.197 ; Rise       ; FD[7]           ;
; Eo           ; FD[7]      ; 4.026 ; 4.086 ; Rise       ; FD[7]           ;
; RSo          ; FD[7]      ; 4.308 ; 4.364 ; Rise       ; FD[7]           ;
; RWo          ; FD[7]      ; 3.895 ; 3.949 ; Rise       ; FD[7]           ;
; DB_io[*]     ; LCM_RESET  ; 4.832 ; 4.944 ; Rise       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 4.627 ; 4.726 ; Rise       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 4.450 ; 4.510 ; Rise       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 4.462 ; 4.557 ; Rise       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 4.832 ; 4.944 ; Rise       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 3.804 ; 3.851 ; Rise       ; LCM_RESET       ;
; DB_io[*]     ; LCM_RESET  ; 2.962 ; 3.059 ; Fall       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 2.962 ; 3.059 ; Fall       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 2.790 ; 2.856 ; Fall       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 2.945 ; 2.984 ; Fall       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 2.418 ; 2.522 ; Fall       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 2.833 ; 2.897 ; Fall       ; LCM_RESET       ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DB_io[*]     ; FD[0]      ; 4.439 ; 4.573 ; Rise       ; FD[0]           ;
;  DB_io[0]    ; FD[0]      ; 4.439 ; 4.589 ; Rise       ; FD[0]           ;
;  DB_io[1]    ; FD[0]      ; 4.443 ; 4.573 ; Rise       ; FD[0]           ;
;  DB_io[2]    ; FD[0]      ; 4.439 ; 4.584 ; Rise       ; FD[0]           ;
;  DB_io[3]    ; FD[0]      ; 4.805 ; 4.990 ; Rise       ; FD[0]           ;
; MCP4822_CS   ; FD[0]      ; 4.582 ; 4.446 ; Rise       ; FD[0]           ;
; MCP4822_LDAC ; FD[0]      ; 4.490 ; 4.326 ; Rise       ; FD[0]           ;
; MCP4822_SCK  ; FD[0]      ; 4.240 ; 4.359 ; Rise       ; FD[0]           ;
; MCP4822_SDI  ; FD[0]      ; 4.496 ; 4.676 ; Rise       ; FD[0]           ;
; RSo          ; FD[0]      ; 4.213 ; 4.309 ; Rise       ; FD[0]           ;
; MCP3202_CLK  ; FD[4]      ; 4.190 ; 4.349 ; Rise       ; FD[4]           ;
; MCP3202_CS   ; FD[4]      ; 3.188 ; 3.151 ; Rise       ; FD[4]           ;
; MCP3202_Di   ; FD[4]      ; 3.123 ; 3.158 ; Rise       ; FD[4]           ;
; DB_io[*]     ; FD[7]      ; 4.121 ; 4.121 ; Rise       ; FD[7]           ;
;  DB_io[0]    ; FD[7]      ; 4.121 ; 4.121 ; Rise       ; FD[7]           ;
;  DB_io[1]    ; FD[7]      ; 4.121 ; 4.121 ; Rise       ; FD[7]           ;
;  DB_io[2]    ; FD[7]      ; 4.121 ; 4.121 ; Rise       ; FD[7]           ;
;  DB_io[3]    ; FD[7]      ; 4.121 ; 4.121 ; Rise       ; FD[7]           ;
; Eo           ; FD[7]      ; 3.913 ; 3.971 ; Rise       ; FD[7]           ;
; RSo          ; FD[7]      ; 4.167 ; 4.215 ; Rise       ; FD[7]           ;
; RWo          ; FD[7]      ; 3.788 ; 3.840 ; Rise       ; FD[7]           ;
; DB_io[*]     ; LCM_RESET  ; 2.358 ; 2.470 ; Rise       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 2.775 ; 2.866 ; Rise       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 2.636 ; 2.707 ; Rise       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 2.730 ; 2.822 ; Rise       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 2.358 ; 2.470 ; Rise       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 2.669 ; 2.694 ; Rise       ; LCM_RESET       ;
; DB_io[*]     ; LCM_RESET  ; 2.365 ; 2.462 ; Fall       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 2.898 ; 2.943 ; Fall       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 2.732 ; 2.796 ; Fall       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 2.854 ; 2.900 ; Fall       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 2.365 ; 2.462 ; Fall       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 2.752 ; 2.806 ; Fall       ; LCM_RESET       ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -29.646   ; -1.707  ; -4.275   ; -1.620  ; -3.000              ;
;  FD[0]           ; -7.672    ; -1.707  ; -4.275   ; -0.931  ; -1.487              ;
;  FD[4]           ; -4.857    ; 0.166   ; -2.632   ; 1.077   ; -1.487              ;
;  FD[7]           ; -3.388    ; -0.009  ; 0.547    ; -1.620  ; -1.487              ;
;  LCMP_RESET      ; -29.646   ; -0.341  ; N/A      ; N/A     ; 0.102               ;
;  LCM_RESET       ; -1.928    ; 0.589   ; N/A      ; N/A     ; 0.377               ;
;  MCP4822_RESET   ; -2.346    ; -0.024  ; N/A      ; N/A     ; 0.185               ;
;  gckP31          ; -1.965    ; -1.332  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1490.895 ; -19.289 ; -221.843 ; -67.786 ; -290.714            ;
;  FD[0]           ; -581.334  ; -9.456  ; -206.493 ; -33.458 ; -153.975            ;
;  FD[4]           ; -194.917  ; 0.000   ; -15.350  ; 0.000   ; -72.863             ;
;  FD[7]           ; -40.893   ; -0.012  ; 0.000    ; -34.684 ; -34.110             ;
;  LCMP_RESET      ; -619.907  ; -0.920  ; N/A      ; N/A     ; 0.000               ;
;  LCM_RESET       ; -9.616    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  MCP4822_RESET   ; -18.786   ; -0.076  ; N/A      ; N/A     ; 0.000               ;
;  gckP31          ; -25.442   ; -11.453 ; N/A      ; N/A     ; -29.766             ;
+------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[0]      ; 4.356 ; 4.364 ; Rise       ; FD[0]           ;
; MCP3202_Do ; FD[4]      ; 4.529 ; 4.629 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 0.561 ; 0.957 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 0.561 ; 0.957 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[0]      ; -1.721 ; -2.500 ; Rise       ; FD[0]           ;
; MCP3202_Do ; FD[4]      ; -0.667 ; -1.227 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 0.148  ; 0.133  ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 0.148  ; 0.133  ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DB_io[*]     ; FD[0]      ; 11.044 ; 10.721 ; Rise       ; FD[0]           ;
;  DB_io[0]    ; FD[0]      ; 10.126 ; 9.806  ; Rise       ; FD[0]           ;
;  DB_io[1]    ; FD[0]      ; 10.175 ; 9.847  ; Rise       ; FD[0]           ;
;  DB_io[2]    ; FD[0]      ; 10.139 ; 9.913  ; Rise       ; FD[0]           ;
;  DB_io[3]    ; FD[0]      ; 11.044 ; 10.721 ; Rise       ; FD[0]           ;
; MCP4822_CS   ; FD[0]      ; 9.683  ; 9.977  ; Rise       ; FD[0]           ;
; MCP4822_LDAC ; FD[0]      ; 9.452  ; 9.703  ; Rise       ; FD[0]           ;
; MCP4822_SCK  ; FD[0]      ; 9.393  ; 9.213  ; Rise       ; FD[0]           ;
; MCP4822_SDI  ; FD[0]      ; 10.092 ; 9.788  ; Rise       ; FD[0]           ;
; RSo          ; FD[0]      ; 9.530  ; 9.211  ; Rise       ; FD[0]           ;
; MCP3202_CLK  ; FD[4]      ; 8.600  ; 8.600  ; Rise       ; FD[4]           ;
; MCP3202_CS   ; FD[4]      ; 6.775  ; 6.894  ; Rise       ; FD[4]           ;
; MCP3202_Di   ; FD[4]      ; 6.815  ; 6.707  ; Rise       ; FD[4]           ;
; DB_io[*]     ; FD[7]      ; 10.788 ; 10.509 ; Rise       ; FD[7]           ;
;  DB_io[0]    ; FD[7]      ; 9.850  ; 9.519  ; Rise       ; FD[7]           ;
;  DB_io[1]    ; FD[7]      ; 9.903  ; 9.619  ; Rise       ; FD[7]           ;
;  DB_io[2]    ; FD[7]      ; 9.656  ; 9.450  ; Rise       ; FD[7]           ;
;  DB_io[3]    ; FD[7]      ; 10.788 ; 10.509 ; Rise       ; FD[7]           ;
; Eo           ; FD[7]      ; 8.755  ; 8.593  ; Rise       ; FD[7]           ;
; RSo          ; FD[7]      ; 9.444  ; 9.201  ; Rise       ; FD[7]           ;
; RWo          ; FD[7]      ; 8.441  ; 8.325  ; Rise       ; FD[7]           ;
; DB_io[*]     ; LCM_RESET  ; 10.427 ; 10.145 ; Rise       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 10.034 ; 9.712  ; Rise       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 9.669  ; 9.389  ; Rise       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 9.617  ; 9.415  ; Rise       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 10.427 ; 10.145 ; Rise       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 8.204  ; 7.952  ; Rise       ; LCM_RESET       ;
; DB_io[*]     ; LCM_RESET  ; 6.243  ; 5.974  ; Fall       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 6.243  ; 5.974  ; Fall       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 5.843  ; 5.508  ; Fall       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 6.105  ; 5.843  ; Fall       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 5.100  ; 4.830  ; Fall       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 5.855  ; 5.633  ; Fall       ; LCM_RESET       ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; DB_io[*]     ; FD[0]      ; 4.439 ; 4.573 ; Rise       ; FD[0]           ;
;  DB_io[0]    ; FD[0]      ; 4.439 ; 4.589 ; Rise       ; FD[0]           ;
;  DB_io[1]    ; FD[0]      ; 4.443 ; 4.573 ; Rise       ; FD[0]           ;
;  DB_io[2]    ; FD[0]      ; 4.439 ; 4.584 ; Rise       ; FD[0]           ;
;  DB_io[3]    ; FD[0]      ; 4.805 ; 4.990 ; Rise       ; FD[0]           ;
; MCP4822_CS   ; FD[0]      ; 4.582 ; 4.446 ; Rise       ; FD[0]           ;
; MCP4822_LDAC ; FD[0]      ; 4.490 ; 4.326 ; Rise       ; FD[0]           ;
; MCP4822_SCK  ; FD[0]      ; 4.240 ; 4.359 ; Rise       ; FD[0]           ;
; MCP4822_SDI  ; FD[0]      ; 4.496 ; 4.676 ; Rise       ; FD[0]           ;
; RSo          ; FD[0]      ; 4.213 ; 4.309 ; Rise       ; FD[0]           ;
; MCP3202_CLK  ; FD[4]      ; 4.190 ; 4.349 ; Rise       ; FD[4]           ;
; MCP3202_CS   ; FD[4]      ; 3.188 ; 3.151 ; Rise       ; FD[4]           ;
; MCP3202_Di   ; FD[4]      ; 3.123 ; 3.158 ; Rise       ; FD[4]           ;
; DB_io[*]     ; FD[7]      ; 4.121 ; 4.121 ; Rise       ; FD[7]           ;
;  DB_io[0]    ; FD[7]      ; 4.121 ; 4.121 ; Rise       ; FD[7]           ;
;  DB_io[1]    ; FD[7]      ; 4.121 ; 4.121 ; Rise       ; FD[7]           ;
;  DB_io[2]    ; FD[7]      ; 4.121 ; 4.121 ; Rise       ; FD[7]           ;
;  DB_io[3]    ; FD[7]      ; 4.121 ; 4.121 ; Rise       ; FD[7]           ;
; Eo           ; FD[7]      ; 3.913 ; 3.971 ; Rise       ; FD[7]           ;
; RSo          ; FD[7]      ; 4.167 ; 4.215 ; Rise       ; FD[7]           ;
; RWo          ; FD[7]      ; 3.788 ; 3.840 ; Rise       ; FD[7]           ;
; DB_io[*]     ; LCM_RESET  ; 2.358 ; 2.470 ; Rise       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 2.775 ; 2.866 ; Rise       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 2.636 ; 2.707 ; Rise       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 2.730 ; 2.822 ; Rise       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 2.358 ; 2.470 ; Rise       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 2.669 ; 2.694 ; Rise       ; LCM_RESET       ;
; DB_io[*]     ; LCM_RESET  ; 2.365 ; 2.462 ; Fall       ; LCM_RESET       ;
;  DB_io[0]    ; LCM_RESET  ; 2.898 ; 2.943 ; Fall       ; LCM_RESET       ;
;  DB_io[1]    ; LCM_RESET  ; 2.732 ; 2.796 ; Fall       ; LCM_RESET       ;
;  DB_io[2]    ; LCM_RESET  ; 2.854 ; 2.900 ; Fall       ; LCM_RESET       ;
;  DB_io[3]    ; LCM_RESET  ; 2.365 ; 2.462 ; Fall       ; LCM_RESET       ;
; RSo          ; LCM_RESET  ; 2.752 ; 2.806 ; Fall       ; LCM_RESET       ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; MCP3202_Di    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CLK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CS    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP4822_SDI   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP4822_LDAC  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP4822_SCK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP4822_CS    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RSo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RWo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Eo            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DB_io[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCP3202_Do              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gckP31                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstP99                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP4822_SDI   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP4822_LDAC  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP4822_SCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP4822_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP4822_SDI   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP4822_LDAC  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP4822_SCK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP4822_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------+
; Setup Transfers                                                               ;
+---------------+---------------+--------------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+--------------+----------+----------+----------+
; FD[0]         ; FD[0]         ; 3540         ; 0        ; 0        ; 0        ;
; FD[4]         ; FD[0]         ; 32           ; 0        ; 0        ; 0        ;
; FD[7]         ; FD[0]         ; 1            ; 0        ; 0        ; 0        ;
; LCM_RESET     ; FD[0]         ; 64           ; 64       ; 0        ; 0        ;
; LCMP_RESET    ; FD[0]         ; 1728         ; 417      ; 0        ; 0        ;
; MCP4822_RESET ; FD[0]         ; 70           ; 34       ; 0        ; 0        ;
; FD[0]         ; FD[4]         ; 43           ; 0        ; 0        ; 0        ;
; FD[4]         ; FD[4]         ; 577          ; 0        ; 0        ; 0        ;
; FD[0]         ; FD[7]         ; 22           ; 0        ; 0        ; 0        ;
; FD[7]         ; FD[7]         ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET     ; FD[7]         ; 5            ; 0        ; 0        ; 0        ;
; FD[0]         ; gckP31        ; 18           ; 18       ; 0        ; 0        ;
; FD[4]         ; gckP31        ; 14           ; 14       ; 0        ; 0        ;
; FD[7]         ; gckP31        ; 11           ; 11       ; 0        ; 0        ;
; gckP31        ; gckP31        ; 128          ; 0        ; 0        ; 0        ;
; FD[0]         ; LCM_RESET     ; 5            ; 0        ; 0        ; 0        ;
; FD[0]         ; LCMP_RESET    ; 13           ; 0        ; 0        ; 0        ;
; FD[4]         ; LCMP_RESET    ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[4]         ; MCP4822_RESET ; 24           ; 0        ; 0        ; 0        ;
+---------------+---------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Hold Transfers                                                                ;
+---------------+---------------+--------------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+--------------+----------+----------+----------+
; FD[0]         ; FD[0]         ; 3540         ; 0        ; 0        ; 0        ;
; FD[4]         ; FD[0]         ; 32           ; 0        ; 0        ; 0        ;
; FD[7]         ; FD[0]         ; 1            ; 0        ; 0        ; 0        ;
; LCM_RESET     ; FD[0]         ; 64           ; 64       ; 0        ; 0        ;
; LCMP_RESET    ; FD[0]         ; 1728         ; 417      ; 0        ; 0        ;
; MCP4822_RESET ; FD[0]         ; 70           ; 34       ; 0        ; 0        ;
; FD[0]         ; FD[4]         ; 43           ; 0        ; 0        ; 0        ;
; FD[4]         ; FD[4]         ; 577          ; 0        ; 0        ; 0        ;
; FD[0]         ; FD[7]         ; 22           ; 0        ; 0        ; 0        ;
; FD[7]         ; FD[7]         ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET     ; FD[7]         ; 5            ; 0        ; 0        ; 0        ;
; FD[0]         ; gckP31        ; 18           ; 18       ; 0        ; 0        ;
; FD[4]         ; gckP31        ; 14           ; 14       ; 0        ; 0        ;
; FD[7]         ; gckP31        ; 11           ; 11       ; 0        ; 0        ;
; gckP31        ; gckP31        ; 128          ; 0        ; 0        ; 0        ;
; FD[0]         ; LCM_RESET     ; 5            ; 0        ; 0        ; 0        ;
; FD[0]         ; LCMP_RESET    ; 13           ; 0        ; 0        ; 0        ;
; FD[4]         ; LCMP_RESET    ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[4]         ; MCP4822_RESET ; 24           ; 0        ; 0        ; 0        ;
+---------------+---------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Recovery Transfers                                                   ;
+---------------+----------+----------+----------+----------+----------+
; From Clock    ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+----------+----------+----------+----------+----------+
; FD[0]         ; FD[0]    ; 108      ; 0        ; 0        ; 0        ;
; LCMP_RESET    ; FD[0]    ; 162      ; 54       ; 0        ; 0        ;
; MCP4822_RESET ; FD[0]    ; 20       ; 20       ; 0        ; 0        ;
; FD[0]         ; FD[4]    ; 6        ; 0        ; 0        ; 0        ;
; LCM_RESET     ; FD[7]    ; 22       ; 22       ; 0        ; 0        ;
+---------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Removal Transfers                                                    ;
+---------------+----------+----------+----------+----------+----------+
; From Clock    ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+----------+----------+----------+----------+----------+
; FD[0]         ; FD[0]    ; 108      ; 0        ; 0        ; 0        ;
; LCMP_RESET    ; FD[0]    ; 162      ; 54       ; 0        ; 0        ;
; MCP4822_RESET ; FD[0]    ; 20       ; 20       ; 0        ; 0        ;
; FD[0]         ; FD[4]    ; 6        ; 0        ; 0        ; 0        ;
; LCM_RESET     ; FD[7]    ; 22       ; 22       ; 0        ; 0        ;
+---------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Mar 10 12:51:09 2018
Info: Command: quartus_sta CH11_ADC_to_DAC_3 -c CH11_ADC_to_DAC_3
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "LN~latch|combout" is a latch
    Warning: Node "LCMx[1]|combout" is a latch
    Warning: Node "LCMx[0]|combout" is a latch
    Warning: Node "LCM_com_data[1][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[0][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[1][0]|combout" is a latch
    Warning: Node "LCM_com_data[12][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[19][3]|combout" is a latch
    Warning: Node "LCM_com_data2[20][3]|combout" is a latch
    Warning: Node "LCM_com_data2[20][1]|combout" is a latch
    Warning: Node "LCM_com_data2[19][2]|combout" is a latch
    Warning: Node "LCM_com_data2[20][2]|combout" is a latch
    Warning: Node "LCM_com_data2[17][0]|combout" is a latch
    Warning: Node "LCM_com_data2[10][1]|combout" is a latch
    Warning: Node "LCM_com_data2[8][1]|combout" is a latch
    Warning: Node "LCM_com_data2[19][1]|combout" is a latch
    Warning: Node "LCM_com_data2[17][1]|combout" is a latch
    Warning: Node "LCM_com_data2[7][2]|combout" is a latch
    Warning: Node "LCM_com_data2[18][3]|combout" is a latch
    Warning: Node "LCM_com_data2[8][3]|combout" is a latch
    Warning: Node "LCM_com_data2[20][0]|combout" is a latch
    Warning: Node "LCM_com_data2[18][0]|combout" is a latch
    Warning: Node "LCM_com_data2[19][0]|combout" is a latch
    Warning: Node "LCM_com_data2[10][0]|combout" is a latch
    Warning: Node "LCM_com_data2[8][2]|combout" is a latch
    Warning: Node "LCM_com_data2[9][2]|combout" is a latch
    Warning: Node "LCM_com_data2[17][2]|combout" is a latch
    Warning: Node "LCM_com_data2[18][2]|combout" is a latch
    Warning: Node "LCM_com_data2[7][0]|combout" is a latch
    Warning: Node "LCM_com_data2[9][1]|combout" is a latch
    Warning: Node "LCM_com_data2[18][1]|combout" is a latch
    Warning: Node "LCM_com_data2[10][2]|combout" is a latch
    Warning: Node "LCM_com_data2[9][3]|combout" is a latch
    Warning: Node "LCM_com_data2[10][3]|combout" is a latch
    Warning: Node "LCM_com_data2[8][0]|combout" is a latch
    Warning: Node "LCM_com_data2[9][0]|combout" is a latch
    Warning: Node "LCM_com_data2[7][1]|combout" is a latch
    Warning: Node "LCMset|DBii[0]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[1]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[2]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[3]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[9]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[11]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[7]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[6]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[1]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[3]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[8]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[10]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[5]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[4]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[2]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAx[0]~latch|combout" is a latch
    Warning: Node "U1|MCP4822DAB[9]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[11]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[7]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[6]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[1]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[3]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[8]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[10]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[5]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[4]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[2]|combout" is a latch
    Warning: Node "U1|MCP4822DAB[0]|combout" is a latch
    Warning: Node "LCMset|RSo~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'CH11_ADC_to_DAC_3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name FD[4] FD[4]
    Info: create_clock -period 1.000 -name gckP31 gckP31
    Info: create_clock -period 1.000 -name FD[0] FD[0]
    Info: create_clock -period 1.000 -name FD[7] FD[7]
    Info: create_clock -period 1.000 -name LCMP_RESET LCMP_RESET
    Info: create_clock -period 1.000 -name LCM_RESET LCM_RESET
    Info: create_clock -period 1.000 -name MCP4822_RESET MCP4822_RESET
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: Mux0  from: datad  to: combout
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -29.646
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -29.646      -619.907 LCMP_RESET 
    Info:    -7.672      -581.334 FD[0] 
    Info:    -4.857      -194.917 FD[4] 
    Info:    -3.388       -40.893 FD[7] 
    Info:    -2.346       -18.786 MCP4822_RESET 
    Info:    -1.965       -25.442 gckP31 
    Info:    -1.928        -9.616 LCM_RESET 
Info: Worst-case hold slack is -1.707
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.707        -7.836 FD[0] 
    Info:    -1.332       -11.453 gckP31 
    Info:     0.009         0.000 MCP4822_RESET 
    Info:     0.053         0.000 LCMP_RESET 
    Info:     0.108         0.000 FD[7] 
    Info:     0.435         0.000 FD[4] 
    Info:     1.370         0.000 LCM_RESET 
Info: Worst-case recovery slack is -4.275
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.275      -206.493 FD[0] 
    Info:    -2.632       -15.350 FD[4] 
    Info:     1.028         0.000 FD[7] 
Info: Worst-case removal slack is -1.620
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.620       -34.684 FD[7] 
    Info:    -0.931       -33.102 FD[0] 
    Info:     2.645         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.766 gckP31 
    Info:    -1.487      -153.161 FD[0] 
    Info:    -1.487       -72.863 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:     0.225         0.000 LCMP_RESET 
    Info:     0.314         0.000 MCP4822_RESET 
    Info:     0.467         0.000 LCM_RESET 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: Mux0  from: datad  to: combout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -27.410
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -27.410      -570.800 LCMP_RESET 
    Info:    -7.043      -544.305 FD[0] 
    Info:    -4.574      -182.200 FD[4] 
    Info:    -3.092       -37.227 FD[7] 
    Info:    -2.093       -14.769 MCP4822_RESET 
    Info:    -1.702        -8.483 LCM_RESET 
    Info:    -1.661       -21.339 gckP31 
Info: Worst-case hold slack is -1.487
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.487        -5.963 FD[0] 
    Info:    -1.187       -10.015 gckP31 
    Info:    -0.024        -0.076 MCP4822_RESET 
    Info:    -0.009        -0.012 FD[7] 
    Info:     0.171         0.000 LCMP_RESET 
    Info:     0.383         0.000 FD[4] 
    Info:     1.280         0.000 LCM_RESET 
Info: Worst-case recovery slack is -3.883
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.883      -187.008 FD[0] 
    Info:    -2.409       -13.930 FD[4] 
    Info:     1.158         0.000 FD[7] 
Info: Worst-case removal slack is -1.567
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.567       -33.578 FD[7] 
    Info:    -0.876       -33.458 FD[0] 
    Info:     2.476         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.766 gckP31 
    Info:    -1.487      -153.975 FD[0] 
    Info:    -1.487       -72.863 FD[4] 
    Info:    -1.487       -34.110 FD[7] 
    Info:     0.102         0.000 LCMP_RESET 
    Info:     0.185         0.000 MCP4822_RESET 
    Info:     0.377         0.000 LCM_RESET 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: Mux0  from: datad  to: combout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {MCP4822_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {MCP4822_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -12.025
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -12.025      -241.904 LCMP_RESET 
    Info:    -2.937      -204.384 FD[0] 
    Info:    -1.576       -55.519 FD[4] 
    Info:    -0.861        -5.183 FD[7] 
    Info:    -0.485        -0.485 MCP4822_RESET 
    Info:    -0.346        -2.526 gckP31 
    Info:    -0.300        -1.493 LCM_RESET 
Info: Worst-case hold slack is -0.905
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.905        -9.456 FD[0] 
    Info:    -0.810        -8.169 gckP31 
    Info:    -0.341        -0.920 LCMP_RESET 
    Info:     0.030         0.000 MCP4822_RESET 
    Info:     0.078         0.000 FD[7] 
    Info:     0.166         0.000 FD[4] 
    Info:     0.589         0.000 LCM_RESET 
Info: Worst-case recovery slack is -1.500
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.500       -70.348 FD[0] 
    Info:    -0.561        -3.156 FD[4] 
    Info:     0.547         0.000 FD[7] 
Info: Worst-case removal slack is -0.675
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.675       -14.475 FD[7] 
    Info:    -0.475       -13.716 FD[0] 
    Info:     1.077         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -21.840 gckP31 
    Info:    -1.000      -103.000 FD[0] 
    Info:    -1.000       -49.000 FD[4] 
    Info:    -1.000       -22.000 FD[7] 
    Info:     0.367         0.000 LCMP_RESET 
    Info:     0.383         0.000 MCP4822_RESET 
    Info:     0.388         0.000 LCM_RESET 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 72 warnings
    Info: Peak virtual memory: 310 megabytes
    Info: Processing ended: Sat Mar 10 12:51:14 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


