---
# License: CC-BY-SA-4.0.
title: "FPGA, Git, DevOps, CI/CD"
excerpt: "Modern yazÄ±lÄ±m geliÅŸtirme yÃ¶ntemlerini neden FPGA projelerine uyarlamayalÄ±m?"
image: /assets/img/25/7.png
#imageyt: _-tSBsm21Bs
toc: true
axseq: 7
published: true
tags:
  - tr
---

Bu yazÄ±mda,

- FPGA projelerini Git gibi bir versiyon kontrolÃ¼ ile neden takip etmemiz
  gerektiÄŸinden
- Bu sÃ¼reÃ§te dikkat etmemiz gereken temel noktalardan
- YazÄ±lÄ±m dÃ¼nyasÄ±ndaki DevOps, CI/CD gibi kavramlardan nasÄ±l
  faydalanabileceÄŸimizden

bahsedeceÄŸim.

Bu konulardaki fikirlerimi serbest, biraz da karÄ±ÅŸÄ±k, formatta anlattÄ±ÄŸÄ±m bir
blog yazÄ±sÄ± olacak.

Hadi baÅŸlayalÄ±m!

## FPGA Projeleri ve Git

2018 yÄ±lÄ±nÄ±n baÅŸlarÄ±nda [ACCLOUD](http://accloud.eee.metu.edu.tr/about.html),
Accelerated Cloud, isimli bir AR-GE projesini baÅŸlatmÄ±ÅŸtÄ±k. YaklaÅŸÄ±k 3 yÄ±l sÃ¼ren
bu projenin birÃ§ok aÅŸamasÄ±nda baÅŸtan sona gÃ¶rev aldÄ±m. Bu projede yoÄŸun bir FPGA
kullanÄ±mÄ± vardÄ± ve bugÃ¼ne kadar Ã§alÄ±ÅŸtÄ±ÄŸÄ±m takÄ±m yapÄ±sÄ±ndan farklÄ± olarak
fiziksel olarak bir arada olmayan, aynÄ± FPGA tasarÄ±mÄ±na farklÄ± lokasyonlardan
katkÄ± sunan kiÅŸilerden oluÅŸan bir takÄ±m oluÅŸtu. Bu durum, bana o gÃ¼ne kadar
biraz daha deneysel takÄ±ldÄ±ÄŸÄ±m **Acaba FPGA projelerini bir yazÄ±lÄ±m projesi gibi
dÃ¼zgÃ¼n bir ÅŸekilde Github/Gitlab gibi platformlarda nasÄ±l tutabiliriz?**
baÅŸlÄ±klÄ± araÅŸtÄ±rmalarÄ±mÄ± ve denemelerimi hayata geÃ§irmek iÃ§in bir fÄ±rsat
oluÅŸturdu. FPGA projelerimizi, Gitlab Ã¼zerinde tutmaya baÅŸladÄ±k. Bu Ã§alÄ±ÅŸmada
Xilinx, ÅŸimdiki AMD, firmasÄ±nÄ±n Ã¼rÃ¼nleri ve araÃ§larÄ± kullanÄ±ldÄ±. Fakat Ã¶nemli
bir engeller vardÄ±: **Xilinx gibi FPGA firmalarÄ±nÄ±n araÃ§larÄ±nÄ±n Ã§oÄŸu, Vivado
gibi, Git ile konfigÃ¼rasyon takibi yapmaya ve CI/CD sÃ¼reÃ§leri ile otomatik
derleme yapmaya Ã§ok da uygun deÄŸildi. Hangi dosyalar versiyon kontrolÃ¼nde
olmalÄ±ydÄ±? CI/CD sÃ¼reÃ§lerinde otomatik derleme en kolay nasÄ±l yapÄ±labilirdi? Hem
Windows, hem Linux Ã¼zerinde Ã§alÄ±ÅŸan kiÅŸiler iÃ§in uyumlu bir sistem nasÄ±l
olabilirdi?**

Bu yazÄ±da bahsettiklerim o yÄ±llardan beri biriken Ã§alÄ±ÅŸmalara dayanmaktadÄ±r.

---

KaÄŸÄ±t Ã¼stÃ¼nde baktÄ±ÄŸÄ±nÄ±z zaman, Vivado'nun 2010'lu yÄ±llarÄ±n ilk versiyonlarÄ±ndan
itibaren Git ile uyumlu olduÄŸunu sÃ¶ylediÄŸini gÃ¶rebilirsiniz. **Fakat bunun ayaÄŸÄ±
ne kadar yere basÄ±yor?** BugÃ¼n bir yazÄ±lÄ±m projesini, bir framework ya da araÃ§
ile oluÅŸturduÄŸunuz zaman size birÃ§oÄŸu bir `.gitignore` dosyasÄ± sunuyor. Ã–rneÄŸin
bilgisayarÄ±nÄ±zdaki Word dosyalarÄ±nÄ±, `.docx`, alÄ±p bodoslama `git init`, `git
add .` ve `git commit` ile Git versiyon kontrolÃ¼ altÄ±na aldÄ±ÄŸÄ±nÄ±zda Word, Git
uyumlu bir program mÄ± oluyor?

Vivado gibi EDA araÃ§larÄ±, sentez/derleme sÄ±rasÄ±nda birÃ§ok ara dosya Ã¼retmekte.
GÃ¼nÃ¼n sonunda sizin amacÄ±nÄ±z belki 5-6 adet VHDL/Verilog/Block Design
dosyasÄ±ndan bir bitstream'e gitmek. Ama araÃ§lar bu hedef bitstream dosyasÄ±nÄ±
Ã¼retirken onlarca, belki yÃ¼zlerce ara dosyalar Ã¼retebiliyor.

Bir projenin saÄŸlÄ±klÄ± bir ÅŸekilde versiyon kontrolÃ¼nÃ¼n yapÄ±labilmesi iÃ§in
Git gibi bir sistemde hangi dosyalarÄ±n gerÃ§ekten bir kaynak dosya olduÄŸu
hangilerinin ise gÃ¶z ardÄ± edilebileceÄŸini bilmek gerekiyor. Ã–rneÄŸin sentez
ya da derleme sÄ±rasÄ±nda Ã¼retilen ara dosyalarÄ±n prensip olarak versiyon kontrol
altÄ±nda olmamasÄ± gerekiyor. OlmasÄ±nÄ±n getireceÄŸi en Ã¶nemli problemlerden biri
`git diff` gibi bir komut ile iki *commit* arasÄ± farka baktÄ±ÄŸÄ±nÄ±z zaman aslÄ±nda
anlamlÄ± olmayan dosyalarÄ±n size bir **diff noise** yaratacak olmasÄ±dÄ±r.
Bunun dÄ±ÅŸÄ±nda baÅŸka durumlar da var elbette ama yazÄ±yÄ± Ã§ok uzatmak istemiyorum.

<!-- markdownlint-capture -->
<!-- markdownlint-disable MD013 MD033 -->
![GIF](https://media1.tenor.com/m/3V2uRx-itS8AAAAC/musicbyblanks-blanks.gif){:.centered .lazyload}
<!-- markdownlint-restore -->

{:.text-align-center}
SaÃ§ma `git diff` Ã§Ä±ktÄ±larÄ± arasÄ±nda Ã¶nemli farklarÄ± ararken ben...
[GIF](https://tenor.com/view/musicbyblanks-blanks-simon-de-wit-dutch-musician-gif-21817617)

---

![Vivado ve Git](/assets/img/25/7-vivado-git.png){:.centered .lazyload}

{:.text-align-center}
Vivado'dan Ã¶rnek verecek olursak ara Ã§Ä±ktÄ± dosyalarÄ± ve bitstream dosyasÄ± da,
ÅŸaÅŸÄ±rtÄ±cÄ± gelebilir belki, versiyon kontrol altÄ±nda olmamalÄ±. Kaynak kodlarÄ±nÄ±z
ile beraber projenizin ayarlarÄ± ise (`.xise` ya da `.xpr` olmak zorunda deÄŸil,
baÅŸka alternatif yollar da olabilir) versiyon kontrolÃ¼ altÄ±nda olmalÄ±.

> ğŸ’¡ Bir projenin Ã§alÄ±ÅŸma dizinin en azÄ±ndan dÃ¼zgÃ¼n bir `.gitignore` ile
> konfigÃ¼re edilmeden olduÄŸu gibi Github/Gitlab gibi platformlara *push
> edilmesi* o projenin Git ile saÄŸlÄ±klÄ± bir ÅŸekilde takip edildiÄŸi anlamÄ±na
> gelmemektedir.

## "Clean Build" Alabilmenin VerdiÄŸi Huzur ğŸ’¤

Bir proje iÃ§in gerekli olan minimum set dosyayÄ± kullanarak hedef Ã§Ä±ktÄ±ya yani
FPGA projeleri iÃ§in bitstream dosyasÄ±na sorunsuzca gidebiliyorsak burada aslÄ±nda
*clean build* almÄ±ÅŸ oluyoruz. Tahmin edeceÄŸiniz gibi bu terim FPGA projelerine
Ã¶zgÃ¼ bir terim deÄŸil. **Fakat bu kavram bence FPGA projeleri iÃ§in oldukÃ§a
Ã¶nemli.**

FPGA iÃ§eren projeler genelde uzun soluklu projeler oluyor. Ã–rneÄŸin savunma
sanayinde FPGA sÄ±k kullanÄ±lan bir platform. Burada bir Ã¼rÃ¼nÃ¼n tasarÄ±mÄ± bitmiÅŸ,
teslim edilmiÅŸ olsa da uzun yÄ±llar Ã¼rÃ¼ne yeni Ã¶zellik ekleme, hata dÃ¼zeltme gibi
iÅŸler iÃ§in destek vermek gerekiyor. Durum bÃ¶yle olunca, FPGA projesinin doÄŸru
saklanmasÄ±, versiyon kontrolÃ¼nÃ¼n yapÄ±lmasÄ±, gerektiÄŸinde geriye dÃ¶nÃ¼k analiz
yapÄ±labilmesi ve yÄ±llar sonra bile derlenebileceÄŸinden mÃ¼mkÃ¼n mertebe emin
olunmasÄ± gerekiyor.

Bunun iki ayaÄŸÄ± var: **Projenin dÃ¼zgÃ¼n saklanmasÄ±, ilerletilmesi** ve
**geliÅŸtirme ortamÄ±nÄ±n saklanmasÄ±** GeliÅŸtirme ortamÄ± konusuna baÅŸka bir yazÄ±da
deÄŸinebiliriz, bu yazÄ±nÄ±n konusu aÄŸÄ±rlÄ±klÄ± projenin dÃ¼zgÃ¼n saklanmasÄ± ile ilgili
ama yine de merak ettiyseniz belki [EBox, Embedded
Box](https://github.com/alperyazar/ebox) projeme bakabilirsiniz.

Kendimize ÅŸu soruyu sorup cevabÄ±nÄ± vermemiz gerekiyor: **Ben bu projeyi 10 yÄ±l
sonra da aÃ§tÄ±ÄŸÄ±mda ve bir deÄŸiÅŸiklik yapmam gerektiÄŸinde bunu sorunsuz bir
ÅŸekilde yapabilecek miyim?** Ä°ÅŸte bu soruya "evet" diyebilmek iÃ§in projemizin
ara Ã§Ä±ktÄ± dosyalarÄ±nÄ± silsek de temel kaynak kodlardan tekrar derlenebildiÄŸinden
yani *clean build* alabildiÄŸimizden emin olmamÄ±z gerekiyor.

<!-- markdownlint-capture -->
<!-- markdownlint-disable MD013 MD033 -->
![GIF](https://media1.tenor.com/m/lKIVd-wT9dAAAAAC/sleep-sleep-well.gif){:.centered .lazyload}
<!-- markdownlint-restore -->

{:.text-align-center}
FPGA projelerinizde *clean build* alabiliyorsanÄ±z bÃ¶yle huzurlu yatabilirsiniz ğŸ’¤
[GIF](https://tenor.com/view/sleep-sleep-well-self-care-self-love-winnie-the-pooh-gif-10710146468646483408)

---

Bundan emin olmak iÃ§in ise projemizin sÃ¼rekli temel kaynak kodlarÄ±ndan
sorunsuzca derleyebiliyor olmamÄ±z gerekiyor, elbette elle yapmak zorunda deÄŸiliz
otomasyon kurabiliriz. Git (veya SVN fark etmez) gibi bir versiyon kontrol
sisteminde de ara dosyalarÄ±n olmamasÄ± gerekiyor.

Konuyu Ã¶rnekler vererek derinleÅŸtirelim.

## Hikaye - 1 ğŸ˜¯

Xilinx (AMD) Vivado'dan Ã¶rnek verecek olursak, bir IP core OOC, out-of-context,
gibi yÃ¶ntemle sentezlendiÄŸinde Design Check Point, `.dcp`, uzantÄ±lÄ± dosyalar
oluÅŸuyor. BunlarÄ± Vivado'nun kullanÄ±dÄ±ÄŸÄ± ara Ã§Ä±ktÄ±lar ve bir nevi cache
dosyalarÄ± gibi dÃ¼ÅŸÃ¼nebiliriz. Bu ve buna benzer dosyalar oldukÃ§a fazla sayÄ±da
olabiliyor ve yer kaplÄ±yorlar.

AÅŸaÄŸÄ±da iki adet ekran gÃ¶rÃ¼ntÃ¼sÃ¼ vereceÄŸim.
**Bu gÃ¶rÃ¼ntÃ¼ler 20-30 adet IP Core + HDL kodlarÄ± iÃ§eren bir projeden alÄ±ndÄ±.**

![BÃ¼yÃ¼k Proje](/assets/img/25/7-buyuk-proje.png){:.centered .lazyload}

Bu ÅŸekilde saklandÄ±ÄŸÄ± zaman projemiz 600 MB Ã¼zerinde yer kaplÄ±yor, iÃ§erisinde
1000 adet klasÃ¶r ve 3308 adet dosya barÄ±ndÄ±rÄ±yor. Peki bu projeyi saklamak
iÃ§in bu kadar dosyaya ihtiyaÃ§ var mÄ±? Sizce ne kadar dosyayÄ± atabiliriz?
Gelin aÅŸaÄŸÄ±daki ekran gÃ¶rÃ¼ntÃ¼sÃ¼ne bakalÄ±m.

![KÃ¼Ã§Ã¼k Proje](/assets/img/25/7-kucuk-proje.png){:.centered .lazyload}

Biz bu projeyi aslÄ±nda 4 MB'Ä±n altÄ±nda bir alanda ve yaklaÅŸÄ±k 120 adet dosya
ile aslÄ±nda saklayabiliriz! Geri kalanlarÄ±n hepsi derleme/sentez sÄ±rasÄ±nda
Ã§Ä±kan ara dosyalar ve bunlarÄ± versiyon kontrolÃ¼ne koymamÄ±z uygun deÄŸil.

---

Elbette ÅŸunu diyebilirsiniz: *Yahu Ã¼Ã§ beÅŸ megabyte'Ä±n hesabÄ±nÄ± mÄ± yapacaÄŸÄ±z?*
Temel motivasyonumuz bu deÄŸil. Temel motivasyonumuz versiyon kontrolÃ¼nÃ¼ dÃ¼zgÃ¼n
yapmak ve yukarÄ±da da bahsettiÄŸim *`git diff` noise* gibi problemlerden
kaÃ§Ä±nmak.

## Hikaye - 2 ğŸ˜²

Åimdi daha "ibretlik" bir hikayeden bahsedeceÄŸim, anlatacaklarÄ±mÄ± yaÅŸadÄ±ÄŸÄ±nÄ±zÄ±
hayal edin. Bir projenin yukarÄ±da gÃ¶sterdiÄŸim gibi tÃ¼m ara Ã§Ä±ktÄ±larÄ± ile, ne var
ne yoksa tÃ¼m dosyalarÄ± ile saklandÄ±ÄŸÄ±nÄ± hayal edin. Bu dosyalarÄ±n iÃ§erisinde
Ã§eÅŸitli lisanslÄ± IP core'larÄ±n Ã§Ä±ktÄ±larÄ± da var. YÄ±llar boyunca projede IP
core'larÄ±n ayarlarÄ± deÄŸiÅŸtirilmediÄŸi iÃ§in sentez sÄ±rasÄ±nda aslÄ±nda IP core'lar
tekrar sentezlenmiyor, araÃ§ tarafÄ±ndan lisanslarÄ± kontrol edilmiyor ve var olan
ara dosyalar, adeta cache dosyalarÄ±, kullanÄ±lÄ±yor. Bir gÃ¼n IP core'larÄ±n birinin
ayarÄ± deÄŸiÅŸtirilmek istenince de aslÄ±nda **IP core'un lisansÄ±nÄ±n yÄ±llar Ã¶nce
bittiÄŸi ve aslÄ±nda deÄŸiÅŸiklik yapÄ±lamadÄ±ÄŸÄ±** anlaÅŸÄ±lÄ±yor. Neden? Ã‡Ã¼nkÃ¼ proje
*clean build* alÄ±narak derlenmediÄŸi iÃ§in bu tarz problemler gÃ¶zden kaÃ§Ä±yor. Tam
da yumurta kapÄ±ya dayandÄ±ÄŸÄ± zaman bunu fark ediyorsunuz. BÃ¶yle bir durumda
kalmak istemezsiniz deÄŸil mi?

---

SanÄ±yorum ki **tekralanabilir** bir ÅŸekilde bir projenin **clean build** alarak
derlenebilmesinin neden Ã¶nemli olduÄŸunu ve bunun iÃ§in temelde nelere dikkat
etmemiz gerektiÄŸini biraz anlatabilmiÅŸimdir.

Gelin devam edelim.

## "Headless Build", "Scriptable Build" Gibi Kavramlar

SÄ±fÄ±rdan, tekrarlanabilir derleme konularÄ±ndaki **en Ã¶nemli aracÄ±mÄ±z
otomasyon.** Bu konuda *Github Actions*, *Gitlab Runner*, *Jenkins* gibi
sistemler yardÄ±mÄ±mÄ±za koÅŸuyor. Bu sayede, Git Ã¼zerinde takip edilen kodumuzda
bir deÄŸiÅŸiklik olduÄŸu zaman ya da periyodik olarak istediÄŸimiz sÄ±klÄ±kta FPGA
projemizi otomatik olarak hem de *clean build* ÅŸeklinde derleyebiliyoruz.
FPGA'den baÄŸÄ±msÄ±z olarak bu konularÄ± **DevOps**, **CI/CD** gibi anahtar
kelimelerle aratabilirsiniz.

Fakat bu sistemlerin saÄŸlÄ±klÄ± Ã§alÄ±ÅŸabiliyor olmasÄ± iÃ§in bizim FPGA projesi
sentezleme/derleme iÅŸlemini dÃ¼zgÃ¼n bir ÅŸekilde komut satÄ±rÄ±ndan yani Linux'ta
BASH, Window'ta Power Shell ya da CMD Ã¼zerinden yapabilmemiz gerekiyor. GUI
Ã¼zerinden saÄŸa sola tÄ±klanarak yapÄ±lan iÅŸlemleri hem otomatize etmek hem de bir
kullanÄ±cÄ±nÄ±n dÃ¼zgÃ¼n *tekralanabilir* ÅŸekilde projeyi bilgisayarÄ±nda oluÅŸturmasÄ±
ve derlemesi Ã§ok zor. O yÃ¼zden burada da Ã¶nÃ¼mÃ¼ze **headless build** ya da
**scriptable build** gibi kavramlar ortaya Ã§Ä±kÄ±yor. *Headless* kelimesi bir
monitÃ¶r ya da GUI olmadan yapÄ±lan anlamÄ±nda kullanÄ±lÄ±yor.

Ã–zetle sizin tÃ¼m derleme sÃ¼recinizi, bitstream oluÅŸturma, soft/hard iÅŸlemci
varsa onun kodunu derleyip ELF dosyasÄ± oluÅŸturma, bitstream ile ELF'i
birleÅŸtirme, MCS gibi diÄŸer formatlÄ± Ã§Ä±ktÄ±larÄ± Ã¼retme gibi scriptlenebilir hale
getirmek gerekiyor. **Yani adeta komut satÄ±rÄ±ndan tek bir komut yazacaksÄ±nÄ±z,
mesela `make`, ve Enter'a basÄ±p Ã§ayÄ±nÄ±zÄ± ğŸµ iÃ§eceksiniz.** TÃ¼m iÅŸlemler otomatik
olacak.

<!-- markdownlint-capture -->
<!-- markdownlint-disable MD013 MD033 -->
![GIF](https://media1.tenor.com/m/NCRUevhz9jkAAAAd/tea-good.gif){:.centered .lazyload}
<!-- markdownlint-restore -->

{:.text-align-center}
Oh mis! Yaz sÄ±caÄŸÄ±nda da amma gider ha!
[GIF](https://tenor.com/view/tea-good-morning-love-messages-gif-25662378)

## E peki nasÄ±l olacak? ğŸ¤”

Peki bunlarÄ± yapmak iÃ§in ne yapmamÄ±z gerekiyor?

1ï¸âƒ£ Ä°lk olarak FPGA projesinin "dÃ¼zgÃ¼n" bir ÅŸekilde versiyon kontrolÃ¼nde olmasÄ±
gerekiyor. EÄŸer var olan sisteminiz yoksa gitmeniz gereken yol Git, kesinlikle
SVN ya da buna benzer eski sistemler deÄŸil. HalihazÄ±rda bir sisteminiz varsa
Git'e geÃ§iÅŸ yapmak iÃ§in artÄ± ve eksileri deÄŸerlendirmek gerekir. Burada
defalarca vurguladÄ±ÄŸÄ±m gibi neyin versiyon kontrolÃ¼nde olup olmayacaÄŸÄ±nÄ± iyi
belirlemek gerekiyor, yani `.gitignore` iÃ§eriÄŸi gibi dÃ¼ÅŸÃ¼nebilirsiniz. Bu da
araÃ§ ve proje bazÄ±nda araÅŸtÄ±rma yaparak ve tecrÃ¼be ederek mÃ¼mkÃ¼n olabilir.
Burada projelerimizde 4ï¸âƒ£ numaralÄ± maddede bahsedeceÄŸim araÃ§larÄ± kullanmak da
fayda saÄŸlayacaktÄ±r.

2ï¸âƒ£ Otomasyon en bÃ¼yÃ¼k yardÄ±mcÄ±mÄ±z. Github, Gitlab gibi sistemlerin "otomatik
olarak bir ÅŸey yaptÄ±rtma" ve bunlarÄ±n Ã§Ä±ktÄ±larÄ±nÄ± kullanma (Ã¶rneÄŸin bitstream
ğŸ˜‰) altyapÄ±larÄ± oldukÃ§a iyi, bizim de bunlarÄ± kullanmamÄ±z gerekiyor. Burada da
kullanacaÄŸÄ±mÄ±z anahtar kelimelerin baÅŸÄ±nda `DevOps`, `CI/CD` geliyor. Gitlab
kullanÄ±yorsanÄ±z Gitlab'Ä±n, Github Actions kullanÄ±yorsanÄ±z Github'Ä±n otomasyon
kÄ±smÄ±nÄ± iyi anlamak gerekiyor. Bundan baÄŸÄ±msÄ±z olarak *Bu DevOps gibi Ã§Ã¶zÃ¼mler
neyi Ã§Ã¶zmeye Ã§alÄ±ÅŸÄ±yor ve ben bunu FPGA iÅŸlerine nasÄ±l uyarlayabilirim?* diye
dÃ¼ÅŸÃ¼nmek gerekiyor.

3ï¸âƒ£ GeliÅŸtirme ortamÄ±mÄ±zÄ± koruma altÄ±na almak gerekiyor. Ã–rneÄŸin kullandÄ±ÄŸÄ±mÄ±z
Vivado versiyonunu yÄ±llar sonra da dÃ¼zgÃ¼n Ã§alÄ±ÅŸtÄ±rabilecek miyiz? Bu, otomasyon
kapsamÄ±nda Github Actions, Gitlab Runner, Jenkins gibi ortamlarda Docker/Podman
gibi altyapÄ±larda Vivado gibi araÃ§larÄ± Ã§alÄ±ÅŸtÄ±rmak iÃ§in de Ã§ok anlamlÄ±. AynÄ±
zamanda ileriye dÃ¶nÃ¼k ortamÄ± korumak iÃ§in de Ã¶nemli. Buna bu yazÄ±da pek
deÄŸinmedik ama container teknolojilerinin iyi bir Ã§Ã¶zÃ¼m olabileceÄŸini
dÃ¼ÅŸÃ¼nÃ¼yorum. Kendi repomun reklamÄ±nÄ± da yapayÄ±m:

<https://github.com/alperyazar/ebox>

Elbette baÅŸka Ã§Ã¶zÃ¼mler de mevcut.

4ï¸âƒ£ Script ya da komut satÄ±rÄ± tabanlÄ± derleme sistemlerinin Ã¶neminden bahsettik.
**Burada kendinizin sÄ±fÄ±rdan bir ÅŸey geliÅŸtirmenizi, "in-house" bir build
sistemi kullanmanÄ±zÄ± Ã¶nermiyorum.** Ã–zel bir sebebiniz vardÄ±r, ekbiniz Ã§ok
geniÅŸtir ve bunu yÄ±llar boyunca idame ederim diyorsanÄ±z o baÅŸka. **EklediÄŸiniz
her bir bileÅŸenin technical debt oluÅŸturduÄŸunu unutmayÄ±n.** Bir gazla kendi TCL
scriptleri ile bir ÅŸeyler yapmaya Ã§alÄ±ÅŸÄ±p, 1-2 senede patatese ğŸ¥” dÃ¶nenleri
gÃ¶rdÃ¼ÄŸÃ¼m iÃ§in (mesela ben) anlÄ±k gazla build sistemi yazmaya Ã§alÄ±ÅŸmayÄ±n.
Ã–ÄŸrenmek iÃ§in kendi kendinize takÄ±lÄ±n, ona bir ÅŸey demem.
[FuseSoC â¤ï¸](https://github.com/olofk/fusesoc),
[HoG](https://hog.readthedocs.io/en/latest/) gibi Ã§Ã¶zÃ¼mlere bakÄ±n. Eksik
buluyorsanÄ±z onlara katkÄ±da bulunun, *bu iÅŸimi gÃ¶rmÃ¼yor ya* deyip kestirip
atmayÄ±n.

---

Bu maddeleri tek tek detaylandÄ±rmak yazÄ±yÄ± Ã§ok uzatacaÄŸÄ± iÃ§in genel hatlarÄ±
ile bahsetmek istedim.

FaydalÄ± olmasÄ± dileÄŸi ile...
