[Inputs]
clockIn
[Outputs]
clockOut
[BiDir]
[ATTRIBUTES]
VeriModel timeDivider

