Classic Timing Analyzer report for toggle
Sat Jul 28 18:03:04 2012
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Classic Timing Analyzer Deprecation
  3. Timing Analyzer Summary
  4. Timing Analyzer Settings
  5. Clock Settings Summary
  6. Parallel Compilation
  7. Clock Setup: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



---------------------------------------
; Classic Timing Analyzer Deprecation ;
---------------------------------------
Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                   ;
+------------------------------+-------+---------------+----------------------------------+-------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From              ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 7.131 ns                         ; cntUPTO[3]        ; toggleDone_reg       ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.383 ns                        ; state_reg.toggle1 ; outputVEC[0]         ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 12.913 ns                        ; outputVEC2[0]     ; outputVEC[0]         ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -4.882 ns                        ; enable            ; state_reg.toggleWAIT ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 229.20 MHz ( period = 4.363 ns ) ; delayCNT_reg[2]   ; internalCNT_reg[9]   ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                   ;                      ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------------+----------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C7       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                 ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 229.20 MHz ( period = 4.363 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 4.125 ns                ;
; N/A                                     ; 234.52 MHz ( period = 4.264 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 4.023 ns                ;
; N/A                                     ; 237.08 MHz ( period = 4.218 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 237.47 MHz ( period = 4.211 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 3.970 ns                ;
; N/A                                     ; 239.35 MHz ( period = 4.178 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 3.937 ns                ;
; N/A                                     ; 242.78 MHz ( period = 4.119 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 3.878 ns                ;
; N/A                                     ; 243.07 MHz ( period = 4.114 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 3.876 ns                ;
; N/A                                     ; 245.94 MHz ( period = 4.066 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 3.825 ns                ;
; N/A                                     ; 246.06 MHz ( period = 4.064 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 3.828 ns                ;
; N/A                                     ; 247.95 MHz ( period = 4.033 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 248.88 MHz ( period = 4.018 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 3.780 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 3.774 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 3.726 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 252.97 MHz ( period = 3.953 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 254.52 MHz ( period = 3.929 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 3.688 ns                ;
; N/A                                     ; 255.62 MHz ( period = 3.912 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 3.673 ns                ;
; N/A                                     ; 257.80 MHz ( period = 3.879 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 3.640 ns                ;
; N/A                                     ; 258.20 MHz ( period = 3.873 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 3.635 ns                ;
; N/A                                     ; 262.61 MHz ( period = 3.808 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 262.61 MHz ( period = 3.808 ns )                    ; internalCNT_reg[2]   ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 3.566 ns                ;
; N/A                                     ; 264.13 MHz ( period = 3.786 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 3.548 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; internalCNT_reg[6]   ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 3.528 ns                ;
; N/A                                     ; 265.32 MHz ( period = 3.769 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 268.89 MHz ( period = 3.719 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 269.40 MHz ( period = 3.712 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 3.474 ns                ;
; N/A                                     ; 269.54 MHz ( period = 3.710 ns )                    ; internalCNT_reg[3]   ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 269.98 MHz ( period = 3.704 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 3.463 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 271.67 MHz ( period = 3.681 ns )                    ; internalCNT_reg[4]   ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; delayCNT_reg[2]      ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 3.415 ns                ;
; N/A                                     ; 274.65 MHz ( period = 3.641 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 3.403 ns                ;
; N/A                                     ; 275.18 MHz ( period = 3.634 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 3.395 ns                ;
; N/A                                     ; 275.86 MHz ( period = 3.625 ns )                    ; internalCNT_reg[2]   ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.385 ns                ;
; N/A                                     ; 277.39 MHz ( period = 3.605 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 278.78 MHz ( period = 3.587 ns )                    ; internalCNT_reg[6]   ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.347 ns                ;
; N/A                                     ; 280.35 MHz ( period = 3.567 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 3.329 ns                ;
; N/A                                     ; 281.06 MHz ( period = 3.558 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 3.320 ns                ;
; N/A                                     ; 282.73 MHz ( period = 3.537 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 3.299 ns                ;
; N/A                                     ; 282.89 MHz ( period = 3.535 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 3.293 ns                ;
; N/A                                     ; 283.53 MHz ( period = 3.527 ns )                    ; internalCNT_reg[3]   ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 283.53 MHz ( period = 3.527 ns )                    ; internalCNT_reg[1]   ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 3.285 ns                ;
; N/A                                     ; 283.93 MHz ( period = 3.522 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 284.33 MHz ( period = 3.517 ns )                    ; internalCNT_reg[1]   ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 3.278 ns                ;
; N/A                                     ; 285.88 MHz ( period = 3.498 ns )                    ; internalCNT_reg[4]   ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.258 ns                ;
; N/A                                     ; 285.88 MHz ( period = 3.498 ns )                    ; delayCNT_reg[2]      ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 3.257 ns                ;
; N/A                                     ; 286.78 MHz ( period = 3.487 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 3.251 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 3.240 ns                ;
; N/A                                     ; 288.77 MHz ( period = 3.463 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 3.225 ns                ;
; N/A                                     ; 289.02 MHz ( period = 3.460 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 3.222 ns                ;
; N/A                                     ; 289.52 MHz ( period = 3.454 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 3.216 ns                ;
; N/A                                     ; 289.94 MHz ( period = 3.449 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 292.31 MHz ( period = 3.421 ns )                    ; internalCNT_reg[2]   ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 3.179 ns                ;
; N/A                                     ; 292.57 MHz ( period = 3.418 ns )                    ; internalCNT_reg[1]   ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 3.176 ns                ;
; N/A                                     ; 292.65 MHz ( period = 3.417 ns )                    ; delayCNT_reg[3]      ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 293.00 MHz ( period = 3.413 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 3.177 ns                ;
; N/A                                     ; 293.77 MHz ( period = 3.404 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 3.168 ns                ;
; N/A                                     ; 293.77 MHz ( period = 3.404 ns )                    ; internalCNT_reg[7]   ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 3.165 ns                ;
; N/A                                     ; 294.20 MHz ( period = 3.399 ns )                    ; internalCNT_reg[0]   ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 294.64 MHz ( period = 3.394 ns )                    ; internalCNT_reg[2]   ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 3.155 ns                ;
; N/A                                     ; 294.99 MHz ( period = 3.390 ns )                    ; internalCNT_reg[2]   ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 3.148 ns                ;
; N/A                                     ; 295.07 MHz ( period = 3.389 ns )                    ; internalCNT_reg[2]   ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 3.147 ns                ;
; N/A                                     ; 295.60 MHz ( period = 3.383 ns )                    ; internalCNT_reg[6]   ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 3.141 ns                ;
; N/A                                     ; 296.12 MHz ( period = 3.377 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 296.21 MHz ( period = 3.376 ns )                    ; internalCNT_reg[5]   ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 3.137 ns                ;
; N/A                                     ; 297.18 MHz ( period = 3.365 ns )                    ; internalCNT_reg[1]   ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 3.123 ns                ;
; N/A                                     ; 297.62 MHz ( period = 3.360 ns )                    ; internalCNT_reg[3]   ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 3.121 ns                ;
; N/A                                     ; 297.71 MHz ( period = 3.359 ns )                    ; delayCNT_reg[2]      ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 3.118 ns                ;
; N/A                                     ; 297.97 MHz ( period = 3.356 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 3.118 ns                ;
; N/A                                     ; 298.24 MHz ( period = 3.353 ns )                    ; delayCNT_reg[1]      ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 3.112 ns                ;
; N/A                                     ; 298.33 MHz ( period = 3.352 ns )                    ; internalCNT_reg[6]   ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 3.110 ns                ;
; N/A                                     ; 298.42 MHz ( period = 3.351 ns )                    ; internalCNT_reg[6]   ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 299.04 MHz ( period = 3.344 ns )                    ; internalCNT_reg[1]   ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 300.12 MHz ( period = 3.332 ns )                    ; internalCNT_reg[1]   ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 300.93 MHz ( period = 3.323 ns )                    ; internalCNT_reg[3]   ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 3.081 ns                ;
; N/A                                     ; 302.48 MHz ( period = 3.306 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 3.070 ns                ;
; N/A                                     ; 303.40 MHz ( period = 3.296 ns )                    ; delayCNT_reg[0]      ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.059 ns                ;
; N/A                                     ; 303.49 MHz ( period = 3.295 ns )                    ; internalCNT_reg[2]   ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 303.58 MHz ( period = 3.294 ns )                    ; internalCNT_reg[4]   ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 303.77 MHz ( period = 3.292 ns )                    ; internalCNT_reg[3]   ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 3.050 ns                ;
; N/A                                     ; 303.86 MHz ( period = 3.291 ns )                    ; internalCNT_reg[3]   ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 3.049 ns                ;
; N/A                                     ; 304.04 MHz ( period = 3.289 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 3.050 ns                ;
; N/A                                     ; 305.53 MHz ( period = 3.273 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; 305.72 MHz ( period = 3.271 ns )                    ; internalCNT_reg[4]   ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 306.00 MHz ( period = 3.268 ns )                    ; delayCNT_reg[1]      ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.029 ns                ;
; N/A                                     ; 306.47 MHz ( period = 3.263 ns )                    ; internalCNT_reg[4]   ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 3.021 ns                ;
; N/A                                     ; 306.56 MHz ( period = 3.262 ns )                    ; internalCNT_reg[4]   ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 3.020 ns                ;
; N/A                                     ; 306.65 MHz ( period = 3.261 ns )                    ; internalCNT_reg[3]   ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 307.79 MHz ( period = 3.249 ns )                    ; delayCNT_reg[3]      ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 3.008 ns                ;
; N/A                                     ; 308.45 MHz ( period = 3.242 ns )                    ; internalCNT_reg[2]   ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 310.17 MHz ( period = 3.224 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 2.982 ns                ;
; N/A                                     ; 310.27 MHz ( period = 3.223 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 2.987 ns                ;
; N/A                                     ; 310.46 MHz ( period = 3.221 ns )                    ; internalCNT_reg[7]   ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.984 ns                ;
; N/A                                     ; 310.95 MHz ( period = 3.216 ns )                    ; internalCNT_reg[0]   ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.976 ns                ;
; N/A                                     ; 311.04 MHz ( period = 3.215 ns )                    ; internalCNT_reg[5]   ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 311.62 MHz ( period = 3.209 ns )                    ; internalCNT_reg[2]   ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 2.967 ns                ;
; N/A                                     ; 311.72 MHz ( period = 3.208 ns )                    ; internalCNT_reg[3]   ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 312.60 MHz ( period = 3.199 ns )                    ; delayCNT_reg[0]      ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 2.960 ns                ;
; N/A                                     ; 313.19 MHz ( period = 3.193 ns )                    ; internalCNT_reg[5]   ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 314.96 MHz ( period = 3.175 ns )                    ; internalCNT_reg[3]   ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 2.933 ns                ;
; N/A                                     ; 315.26 MHz ( period = 3.172 ns )                    ; internalCNT_reg[4]   ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 2.930 ns                ;
; N/A                                     ; 315.26 MHz ( period = 3.172 ns )                    ; internalCNT_reg[1]   ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 2.933 ns                ;
; N/A                                     ; 318.47 MHz ( period = 3.140 ns )                    ; internalCNT_reg[1]   ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 319.59 MHz ( period = 3.129 ns )                    ; delayCNT_reg[2]      ; state_reg.toggle2    ; clk        ; clk      ; None                        ; None                      ; 2.887 ns                ;
; N/A                                     ; 320.10 MHz ( period = 3.124 ns )                    ; internalCNT_reg[6]   ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 2.885 ns                ;
; N/A                                     ; 320.62 MHz ( period = 3.119 ns )                    ; delayCNT_reg[3]      ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.878 ns                ;
; N/A                                     ; 320.62 MHz ( period = 3.119 ns )                    ; internalCNT_reg[4]   ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 320.92 MHz ( period = 3.116 ns )                    ; internalCNT_reg[5]   ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 321.65 MHz ( period = 3.109 ns )                    ; internalCNT_reg[1]   ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 2.867 ns                ;
; N/A                                     ; 321.75 MHz ( period = 3.108 ns )                    ; internalCNT_reg[1]   ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 2.866 ns                ;
; N/A                                     ; 321.85 MHz ( period = 3.107 ns )                    ; internalCNT_reg[1]   ; internalCNT_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 2.865 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; internalCNT_reg[4]   ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 2.844 ns                ;
; N/A                                     ; 324.15 MHz ( period = 3.085 ns )                    ; state_reg.toggle2    ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 2.847 ns                ;
; N/A                                     ; 325.73 MHz ( period = 3.070 ns )                    ; internalCNT_reg[9]   ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 2.828 ns                ;
; N/A                                     ; 326.48 MHz ( period = 3.063 ns )                    ; internalCNT_reg[5]   ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 2.824 ns                ;
; N/A                                     ; 327.12 MHz ( period = 3.057 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 2.818 ns                ;
; N/A                                     ; 327.98 MHz ( period = 3.049 ns )                    ; internalCNT_reg[2]   ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 2.810 ns                ;
; N/A                                     ; 330.03 MHz ( period = 3.030 ns )                    ; internalCNT_reg[5]   ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 2.791 ns                ;
; N/A                                     ; 330.58 MHz ( period = 3.025 ns )                    ; internalCNT_reg[6]   ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 331.46 MHz ( period = 3.017 ns )                    ; internalCNT_reg[7]   ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.778 ns                ;
; N/A                                     ; 331.67 MHz ( period = 3.015 ns )                    ; internalCNT_reg[3]   ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 332.01 MHz ( period = 3.012 ns )                    ; internalCNT_reg[0]   ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.770 ns                ;
; N/A                                     ; 333.56 MHz ( period = 2.998 ns )                    ; delayCNT_reg[0]      ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.759 ns                ;
; N/A                                     ; 334.56 MHz ( period = 2.989 ns )                    ; internalCNT_reg[5]   ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.750 ns                ;
; N/A                                     ; 334.90 MHz ( period = 2.986 ns )                    ; internalCNT_reg[7]   ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 335.01 MHz ( period = 2.985 ns )                    ; internalCNT_reg[7]   ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 2.746 ns                ;
; N/A                                     ; 335.12 MHz ( period = 2.984 ns )                    ; internalCNT_reg[2]   ; internalCNT_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 2.742 ns                ;
; N/A                                     ; 335.23 MHz ( period = 2.983 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 335.46 MHz ( period = 2.981 ns )                    ; internalCNT_reg[0]   ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 2.739 ns                ;
; N/A                                     ; 335.57 MHz ( period = 2.980 ns )                    ; internalCNT_reg[0]   ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 2.738 ns                ;
; N/A                                     ; 336.25 MHz ( period = 2.974 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 2.735 ns                ;
; N/A                                     ; 336.47 MHz ( period = 2.972 ns )                    ; internalCNT_reg[6]   ; internalCNT_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 2.730 ns                ;
; N/A                                     ; 336.70 MHz ( period = 2.970 ns )                    ; delayCNT_reg[1]      ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; state_reg.toggleWAIT ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 2.728 ns                ;
; N/A                                     ; 338.07 MHz ( period = 2.958 ns )                    ; internalCNT_reg[5]   ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 2.719 ns                ;
; N/A                                     ; 338.07 MHz ( period = 2.958 ns )                    ; state_reg.toggle1    ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 2.719 ns                ;
; N/A                                     ; 338.18 MHz ( period = 2.957 ns )                    ; internalCNT_reg[5]   ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 2.718 ns                ;
; N/A                                     ; 338.98 MHz ( period = 2.950 ns )                    ; internalCNT_reg[3]   ; internalCNT_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 2.708 ns                ;
; N/A                                     ; 340.14 MHz ( period = 2.940 ns )                    ; internalCNT_reg[1]   ; internalCNT_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 2.701 ns                ;
; N/A                                     ; 340.25 MHz ( period = 2.939 ns )                    ; internalCNT_reg[6]   ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 2.697 ns                ;
; N/A                                     ; 341.18 MHz ( period = 2.931 ns )                    ; delayCNT_reg[2]      ; internalCNT_reg[0]   ; clk        ; clk      ; None                        ; None                      ; 2.693 ns                ;
; N/A                                     ; 341.30 MHz ( period = 2.930 ns )                    ; internalCNT_reg[10]  ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 2.691 ns                ;
; N/A                                     ; 341.76 MHz ( period = 2.926 ns )                    ; internalCNT_reg[4]   ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 2.687 ns                ;
; N/A                                     ; 342.00 MHz ( period = 2.924 ns )                    ; internalCNT_reg[7]   ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A                                     ; 342.70 MHz ( period = 2.918 ns )                    ; internalCNT_reg[11]  ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 2.679 ns                ;
; N/A                                     ; 344.71 MHz ( period = 2.901 ns )                    ; internalCNT_reg[8]   ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 2.659 ns                ;
; N/A                                     ; 346.14 MHz ( period = 2.889 ns )                    ; delayCNT_reg[3]      ; delayCNT_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.650 ns                ;
; N/A                                     ; 346.14 MHz ( period = 2.889 ns )                    ; delayCNT_reg[3]      ; state_reg.toggle2    ; clk        ; clk      ; None                        ; None                      ; 2.647 ns                ;
; N/A                                     ; 346.38 MHz ( period = 2.887 ns )                    ; internalCNT_reg[9]   ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.647 ns                ;
; N/A                                     ; 347.71 MHz ( period = 2.876 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 2.637 ns                ;
; N/A                                     ; 348.43 MHz ( period = 2.870 ns )                    ; internalCNT_reg[5]   ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 2.634 ns                ;
; N/A                                     ; 348.92 MHz ( period = 2.866 ns )                    ; internalCNT_reg[1]   ; internalCNT_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 2.627 ns                ;
; N/A                                     ; 349.53 MHz ( period = 2.861 ns )                    ; internalCNT_reg[4]   ; internalCNT_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 2.619 ns                ;
; N/A                                     ; 352.61 MHz ( period = 2.836 ns )                    ; internalCNT_reg[8]   ; internalCNT_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 2.597 ns                ;
; N/A                                     ; 352.98 MHz ( period = 2.833 ns )                    ; state_reg.toggleDONE ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 2.594 ns                ;
; N/A                                     ; 353.98 MHz ( period = 2.825 ns )                    ; internalCNT_reg[7]   ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 2.586 ns                ;
; N/A                                     ; 354.99 MHz ( period = 2.817 ns )                    ; internalCNT_reg[2]   ; internalCNT_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 2.578 ns                ;
; N/A                                     ; 358.04 MHz ( period = 2.793 ns )                    ; internalCNT_reg[0]   ; internalCNT_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 2.554 ns                ;
; N/A                                     ; 358.94 MHz ( period = 2.786 ns )                    ; delayCNT_reg[1]      ; internalCNT_reg[0]   ; clk        ; clk      ; None                        ; None                      ; 2.548 ns                ;
; N/A                                     ; 359.32 MHz ( period = 2.783 ns )                    ; internalCNT_reg[3]   ; internalCNT_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 2.544 ns                ;
; N/A                                     ; 359.84 MHz ( period = 2.779 ns )                    ; internalCNT_reg[6]   ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 2.540 ns                ;
; N/A                                     ; 361.27 MHz ( period = 2.768 ns )                    ; delayCNT_reg[0]      ; state_reg.toggle2    ; clk        ; clk      ; None                        ; None                      ; 2.528 ns                ;
; N/A                                     ; 362.45 MHz ( period = 2.759 ns )                    ; internalCNT_reg[1]   ; internalCNT_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 2.520 ns                ;
; N/A                                     ; 364.03 MHz ( period = 2.747 ns )                    ; internalCNT_reg[10]  ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.510 ns                ;
; N/A                                     ; 364.96 MHz ( period = 2.740 ns )                    ; delayCNT_reg[1]      ; state_reg.toggle2    ; clk        ; clk      ; None                        ; None                      ; 2.498 ns                ;
; N/A                                     ; 365.10 MHz ( period = 2.739 ns )                    ; internalCNT_reg[7]   ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 2.500 ns                ;
; N/A                                     ; 365.36 MHz ( period = 2.737 ns )                    ; internalCNT_reg[8]   ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 2.495 ns                ;
; N/A                                     ; 365.63 MHz ( period = 2.735 ns )                    ; internalCNT_reg[11]  ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.498 ns                ;
; N/A                                     ; 367.92 MHz ( period = 2.718 ns )                    ; internalCNT_reg[8]   ; delayCNT_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.478 ns                ;
; N/A                                     ; 371.20 MHz ( period = 2.694 ns )                    ; internalCNT_reg[4]   ; internalCNT_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 2.455 ns                ;
; N/A                                     ; 371.20 MHz ( period = 2.694 ns )                    ; toggleDone_reg       ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 2.455 ns                ;
; N/A                                     ; 372.02 MHz ( period = 2.688 ns )                    ; internalCNT_reg[9]   ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 2.446 ns                ;
; N/A                                     ; 372.72 MHz ( period = 2.683 ns )                    ; internalCNT_reg[9]   ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.441 ns                ;
; N/A                                     ; 372.86 MHz ( period = 2.682 ns )                    ; delayCNT_reg[3]      ; internalCNT_reg[0]   ; clk        ; clk      ; None                        ; None                      ; 2.444 ns                ;
; N/A                                     ; 373.69 MHz ( period = 2.676 ns )                    ; internalCNT_reg[1]   ; internalCNT_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 2.437 ns                ;
; N/A                                     ; 375.09 MHz ( period = 2.666 ns )                    ; delayCNT_reg[2]      ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 2.425 ns                ;
; N/A                                     ; 375.94 MHz ( period = 2.660 ns )                    ; delayCNT_reg[2]      ; toggleDone_reg       ; clk        ; clk      ; None                        ; None                      ; 2.419 ns                ;
; N/A                                     ; 376.65 MHz ( period = 2.655 ns )                    ; delayCNT_reg[2]      ; delayCNT_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.416 ns                ;
; N/A                                     ; 376.79 MHz ( period = 2.654 ns )                    ; internalCNT_reg[9]   ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 2.412 ns                ;
; N/A                                     ; 376.93 MHz ( period = 2.653 ns )                    ; internalCNT_reg[9]   ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 2.411 ns                ;
; N/A                                     ; 377.22 MHz ( period = 2.651 ns )                    ; internalCNT_reg[8]   ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 2.409 ns                ;
; N/A                                     ; 377.36 MHz ( period = 2.650 ns )                    ; state_reg.toggleDONE ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 2.411 ns                ;
; N/A                                     ; 379.08 MHz ( period = 2.638 ns )                    ; internalCNT_reg[5]   ; internalCNT_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 2.402 ns                ;
; N/A                                     ; 379.36 MHz ( period = 2.636 ns )                    ; internalCNT_reg[2]   ; internalCNT_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 2.397 ns                ;
; N/A                                     ; 379.94 MHz ( period = 2.632 ns )                    ; delayCNT_reg[0]      ; internalCNT_reg[0]   ; clk        ; clk      ; None                        ; None                      ; 2.396 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[10]  ; internalCNT_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 2.367 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[9]   ; internalCNT_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 2.360 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[3]   ; internalCNT_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 2.363 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; delayCNT_reg[0]      ; delayCNT_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.357 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[7]   ; internalCNT_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 2.343 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[2]   ; internalCNT_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 2.314 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[10]  ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.304 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[11]  ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.292 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[8]   ; delayCNT_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.272 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[10]  ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 2.275 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[10]  ; state_reg.toggleDONE ; clk        ; clk      ; None                        ; None                      ; 2.274 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; delayCNT_reg[1]      ; delayCNT_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.269 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[1]   ; internalCNT_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; internalCNT_reg[11]  ; state_reg.toggle1    ; clk        ; clk      ; None                        ; None                      ; 2.263 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                      ;                      ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------+
; tsu                                                                               ;
+-------+--------------+------------+-------------+----------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From        ; To                   ; To Clock ;
+-------+--------------+------------+-------------+----------------------+----------+
; N/A   ; None         ; 7.131 ns   ; cntUPTO[3]  ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.948 ns   ; cntUPTO[3]  ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 6.865 ns   ; cntUPTO[5]  ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.744 ns   ; cntUPTO[3]  ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 6.713 ns   ; cntUPTO[3]  ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 6.712 ns   ; cntUPTO[3]  ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 6.705 ns   ; cntUPTO[8]  ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.682 ns   ; cntUPTO[5]  ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 6.589 ns   ; cntUPTO[6]  ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.576 ns   ; cntUPTO[2]  ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.562 ns   ; cntUPTO[1]  ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.544 ns   ; enable      ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.536 ns   ; cntUPTO[7]  ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.522 ns   ; cntUPTO[8]  ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 6.478 ns   ; cntUPTO[5]  ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 6.447 ns   ; cntUPTO[5]  ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 6.446 ns   ; cntUPTO[5]  ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 6.406 ns   ; cntUPTO[6]  ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 6.393 ns   ; cntUPTO[2]  ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 6.379 ns   ; cntUPTO[1]  ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 6.353 ns   ; cntUPTO[7]  ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 6.344 ns   ; cntUPTO[9]  ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.318 ns   ; cntUPTO[8]  ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 6.289 ns   ; cntUPTO[8]  ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 6.288 ns   ; cntUPTO[8]  ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 6.227 ns   ; enable      ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 6.220 ns   ; enable      ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 6.202 ns   ; cntUPTO[6]  ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 6.189 ns   ; cntUPTO[2]  ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 6.175 ns   ; cntUPTO[1]  ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 6.171 ns   ; cntUPTO[6]  ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 6.170 ns   ; cntUPTO[6]  ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 6.161 ns   ; cntUPTO[9]  ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 6.158 ns   ; cntUPTO[2]  ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 6.157 ns   ; cntUPTO[2]  ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 6.149 ns   ; cntUPTO[7]  ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 6.144 ns   ; cntUPTO[1]  ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 6.143 ns   ; cntUPTO[1]  ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 6.141 ns   ; cntUPTO[11] ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.118 ns   ; cntUPTO[7]  ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 6.117 ns   ; cntUPTO[7]  ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 6.115 ns   ; cntUPTO[0]  ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 6.068 ns   ; cntUPTO[4]  ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 5.958 ns   ; cntUPTO[11] ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 5.957 ns   ; cntUPTO[9]  ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 5.941 ns   ; enable      ; state_reg.toggle2    ; clk      ;
; N/A   ; None         ; 5.932 ns   ; cntUPTO[0]  ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 5.928 ns   ; cntUPTO[9]  ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 5.927 ns   ; cntUPTO[9]  ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 5.885 ns   ; cntUPTO[4]  ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 5.754 ns   ; cntUPTO[11] ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 5.728 ns   ; cntUPTO[0]  ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 5.725 ns   ; cntUPTO[11] ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 5.724 ns   ; cntUPTO[11] ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 5.697 ns   ; cntUPTO[0]  ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 5.696 ns   ; cntUPTO[0]  ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 5.681 ns   ; cntUPTO[4]  ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 5.667 ns   ; cntUPTO[10] ; toggleDone_reg       ; clk      ;
; N/A   ; None         ; 5.650 ns   ; cntUPTO[4]  ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 5.649 ns   ; cntUPTO[4]  ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 5.484 ns   ; cntUPTO[10] ; delayCNT_reg[2]      ; clk      ;
; N/A   ; None         ; 5.280 ns   ; cntUPTO[10] ; delayCNT_reg[0]      ; clk      ;
; N/A   ; None         ; 5.251 ns   ; cntUPTO[10] ; state_reg.toggle1    ; clk      ;
; N/A   ; None         ; 5.250 ns   ; cntUPTO[10] ; state_reg.toggleDONE ; clk      ;
; N/A   ; None         ; 5.130 ns   ; enable      ; state_reg.toggleWAIT ; clk      ;
+-------+--------------+------------+-------------+----------------------+----------+


+---------------------------------------------------------------------------------------------+
; tco                                                                                         ;
+-------+--------------+------------+----------------------+---------------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To                  ; From Clock ;
+-------+--------------+------------+----------------------+---------------------+------------+
; N/A   ; None         ; 10.383 ns  ; state_reg.toggle1    ; outputVEC[0]        ; clk        ;
; N/A   ; None         ; 10.377 ns  ; state_reg.toggle2    ; outputVEC[0]        ; clk        ;
; N/A   ; None         ; 9.765 ns   ; state_reg.toggle2    ; outputVEC[1]        ; clk        ;
; N/A   ; None         ; 9.587 ns   ; state_reg.toggle1    ; outputVEC[1]        ; clk        ;
; N/A   ; None         ; 9.491 ns   ; state_reg.toggle2    ; outputVEC[4]        ; clk        ;
; N/A   ; None         ; 9.303 ns   ; state_reg.toggle2    ; outputVEC[2]        ; clk        ;
; N/A   ; None         ; 9.299 ns   ; state_reg.toggle1    ; outputVEC[4]        ; clk        ;
; N/A   ; None         ; 9.278 ns   ; state_reg.toggle2    ; outputVEC[3]        ; clk        ;
; N/A   ; None         ; 9.114 ns   ; internalCNT_reg[3]   ; internalCNT_out[3]  ; clk        ;
; N/A   ; None         ; 8.916 ns   ; state_reg.toggle1    ; outputVEC[2]        ; clk        ;
; N/A   ; None         ; 8.890 ns   ; state_reg.toggle1    ; outputVEC[3]        ; clk        ;
; N/A   ; None         ; 8.884 ns   ; internalCNT_reg[1]   ; internalCNT_tb[1]   ; clk        ;
; N/A   ; None         ; 8.869 ns   ; internalCNT_reg[3]   ; internalCNT_tb[3]   ; clk        ;
; N/A   ; None         ; 8.864 ns   ; internalCNT_reg[1]   ; internalCNT_out[1]  ; clk        ;
; N/A   ; None         ; 8.857 ns   ; internalCNT_reg[5]   ; internalCNT_tb[5]   ; clk        ;
; N/A   ; None         ; 8.837 ns   ; internalCNT_reg[5]   ; internalCNT_out[5]  ; clk        ;
; N/A   ; None         ; 8.666 ns   ; internalCNT_reg[0]   ; internalCNT_tb[0]   ; clk        ;
; N/A   ; None         ; 8.666 ns   ; state_reg.toggle2    ; state_tb[0]         ; clk        ;
; N/A   ; None         ; 8.656 ns   ; internalCNT_reg[0]   ; internalCNT_out[0]  ; clk        ;
; N/A   ; None         ; 8.655 ns   ; internalCNT_reg[7]   ; internalCNT_out[7]  ; clk        ;
; N/A   ; None         ; 8.621 ns   ; internalCNT_reg[9]   ; internalCNT_tb[9]   ; clk        ;
; N/A   ; None         ; 8.570 ns   ; state_reg.toggleWAIT ; state_tb[0]         ; clk        ;
; N/A   ; None         ; 8.560 ns   ; internalCNT_reg[10]  ; internalCNT_out[10] ; clk        ;
; N/A   ; None         ; 8.541 ns   ; state_reg.toggleWAIT ; state_tb[1]         ; clk        ;
; N/A   ; None         ; 8.537 ns   ; state_reg.toggle1    ; state_tb[1]         ; clk        ;
; N/A   ; None         ; 8.393 ns   ; internalCNT_reg[7]   ; internalCNT_tb[7]   ; clk        ;
; N/A   ; None         ; 8.346 ns   ; internalCNT_reg[11]  ; internalCNT_out[11] ; clk        ;
; N/A   ; None         ; 8.345 ns   ; internalCNT_reg[6]   ; internalCNT_out[6]  ; clk        ;
; N/A   ; None         ; 8.335 ns   ; internalCNT_reg[6]   ; internalCNT_tb[6]   ; clk        ;
; N/A   ; None         ; 8.324 ns   ; internalCNT_reg[9]   ; internalCNT_out[9]  ; clk        ;
; N/A   ; None         ; 8.312 ns   ; internalCNT_reg[4]   ; internalCNT_tb[4]   ; clk        ;
; N/A   ; None         ; 8.312 ns   ; internalCNT_reg[4]   ; internalCNT_out[4]  ; clk        ;
; N/A   ; None         ; 8.300 ns   ; internalCNT_reg[10]  ; internalCNT_tb[10]  ; clk        ;
; N/A   ; None         ; 8.277 ns   ; delayCNT_reg[3]      ; delayCNT_tb[3]      ; clk        ;
; N/A   ; None         ; 8.264 ns   ; delayCNT_reg[2]      ; delayCNT_tb[2]      ; clk        ;
; N/A   ; None         ; 8.192 ns   ; internalCNT_reg[8]   ; internalCNT_out[8]  ; clk        ;
; N/A   ; None         ; 8.067 ns   ; internalCNT_reg[2]   ; internalCNT_tb[2]   ; clk        ;
; N/A   ; None         ; 8.067 ns   ; internalCNT_reg[2]   ; internalCNT_out[2]  ; clk        ;
; N/A   ; None         ; 8.031 ns   ; internalCNT_reg[11]  ; internalCNT_tb[11]  ; clk        ;
; N/A   ; None         ; 8.012 ns   ; delayCNT_reg[1]      ; delayCNT_tb[1]      ; clk        ;
; N/A   ; None         ; 7.990 ns   ; toggleDone_reg       ; done                ; clk        ;
; N/A   ; None         ; 7.769 ns   ; delayCNT_reg[0]      ; delayCNT_tb[0]      ; clk        ;
; N/A   ; None         ; 7.535 ns   ; internalCNT_reg[8]   ; internalCNT_tb[8]   ; clk        ;
+-------+--------------+------------+----------------------+---------------------+------------+


+----------------------------------------------------------------------------+
; tpd                                                                        ;
+-------+-------------------+-----------------+---------------+--------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From          ; To           ;
+-------+-------------------+-----------------+---------------+--------------+
; N/A   ; None              ; 12.913 ns       ; outputVEC2[0] ; outputVEC[0] ;
; N/A   ; None              ; 12.908 ns       ; outputVEC1[0] ; outputVEC[0] ;
; N/A   ; None              ; 12.034 ns       ; outputVEC1[2] ; outputVEC[2] ;
; N/A   ; None              ; 11.937 ns       ; outputVEC2[1] ; outputVEC[1] ;
; N/A   ; None              ; 11.853 ns       ; outputVEC2[3] ; outputVEC[3] ;
; N/A   ; None              ; 11.814 ns       ; outputVEC1[3] ; outputVEC[3] ;
; N/A   ; None              ; 11.661 ns       ; outputVEC1[1] ; outputVEC[1] ;
; N/A   ; None              ; 11.595 ns       ; outputVEC1[4] ; outputVEC[4] ;
; N/A   ; None              ; 11.585 ns       ; outputVEC2[2] ; outputVEC[2] ;
; N/A   ; None              ; 11.453 ns       ; outputVEC2[4] ; outputVEC[4] ;
+-------+-------------------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------+
; th                                                                                      ;
+---------------+-------------+-----------+-------------+----------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From        ; To                   ; To Clock ;
+---------------+-------------+-----------+-------------+----------------------+----------+
; N/A           ; None        ; -4.882 ns ; enable      ; state_reg.toggleWAIT ; clk      ;
; N/A           ; None        ; -5.002 ns ; cntUPTO[10] ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -5.003 ns ; cntUPTO[10] ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -5.032 ns ; cntUPTO[10] ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -5.236 ns ; cntUPTO[10] ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -5.401 ns ; cntUPTO[4]  ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -5.402 ns ; cntUPTO[4]  ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -5.419 ns ; cntUPTO[10] ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -5.433 ns ; cntUPTO[4]  ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -5.448 ns ; cntUPTO[0]  ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -5.449 ns ; cntUPTO[0]  ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -5.476 ns ; cntUPTO[11] ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -5.477 ns ; cntUPTO[11] ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -5.480 ns ; cntUPTO[0]  ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -5.506 ns ; cntUPTO[11] ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -5.637 ns ; cntUPTO[4]  ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -5.679 ns ; cntUPTO[9]  ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -5.680 ns ; cntUPTO[9]  ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -5.684 ns ; cntUPTO[0]  ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -5.693 ns ; enable      ; state_reg.toggle2    ; clk      ;
; N/A           ; None        ; -5.709 ns ; cntUPTO[9]  ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -5.710 ns ; cntUPTO[11] ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -5.820 ns ; cntUPTO[4]  ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -5.867 ns ; cntUPTO[0]  ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -5.869 ns ; cntUPTO[7]  ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -5.870 ns ; cntUPTO[7]  ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -5.893 ns ; cntUPTO[11] ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -5.895 ns ; cntUPTO[1]  ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -5.896 ns ; cntUPTO[1]  ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -5.901 ns ; cntUPTO[7]  ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -5.909 ns ; cntUPTO[2]  ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -5.910 ns ; cntUPTO[2]  ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -5.913 ns ; cntUPTO[9]  ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -5.922 ns ; cntUPTO[6]  ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -5.923 ns ; cntUPTO[6]  ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -5.927 ns ; cntUPTO[1]  ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -5.941 ns ; cntUPTO[2]  ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -5.954 ns ; cntUPTO[6]  ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -5.972 ns ; enable      ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -5.979 ns ; enable      ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -6.040 ns ; cntUPTO[8]  ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -6.041 ns ; cntUPTO[8]  ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -6.070 ns ; cntUPTO[8]  ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -6.096 ns ; cntUPTO[9]  ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -6.105 ns ; cntUPTO[7]  ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -6.131 ns ; cntUPTO[1]  ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -6.145 ns ; cntUPTO[2]  ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -6.158 ns ; cntUPTO[6]  ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -6.198 ns ; cntUPTO[5]  ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -6.199 ns ; cntUPTO[5]  ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -6.230 ns ; cntUPTO[5]  ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -6.274 ns ; cntUPTO[8]  ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -6.288 ns ; cntUPTO[7]  ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -6.296 ns ; enable      ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -6.314 ns ; cntUPTO[1]  ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -6.328 ns ; cntUPTO[2]  ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -6.341 ns ; cntUPTO[6]  ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -6.434 ns ; cntUPTO[5]  ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -6.457 ns ; cntUPTO[8]  ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -6.464 ns ; cntUPTO[3]  ; state_reg.toggleDONE ; clk      ;
; N/A           ; None        ; -6.465 ns ; cntUPTO[3]  ; state_reg.toggle1    ; clk      ;
; N/A           ; None        ; -6.496 ns ; cntUPTO[3]  ; delayCNT_reg[0]      ; clk      ;
; N/A           ; None        ; -6.617 ns ; cntUPTO[5]  ; toggleDone_reg       ; clk      ;
; N/A           ; None        ; -6.700 ns ; cntUPTO[3]  ; delayCNT_reg[2]      ; clk      ;
; N/A           ; None        ; -6.883 ns ; cntUPTO[3]  ; toggleDone_reg       ; clk      ;
+---------------+-------------+-----------+-------------+----------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Processing started: Sat Jul 28 18:03:04 2012
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off toggle -c toggle --timing_analysis_only
Warning: Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 229.2 MHz between source register "delayCNT_reg[2]" and destination register "internalCNT_reg[9]" (period= 4.363 ns)
    Info: + Longest register to register delay is 4.125 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y24_N27; Fanout = 5; REG Node = 'delayCNT_reg[2]'
        Info: 2: + IC(0.610 ns) + CELL(0.455 ns) = 1.065 ns; Loc. = LCCOMB_X22_Y24_N30; Fanout = 4; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.303 ns) + CELL(0.495 ns) = 1.863 ns; Loc. = LCCOMB_X22_Y24_N2; Fanout = 2; COMB Node = 'Add0~1'
        Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 1.943 ns; Loc. = LCCOMB_X22_Y24_N4; Fanout = 2; COMB Node = 'Add0~3'
        Info: 5: + IC(0.000 ns) + CELL(0.080 ns) = 2.023 ns; Loc. = LCCOMB_X22_Y24_N6; Fanout = 2; COMB Node = 'Add0~5'
        Info: 6: + IC(0.000 ns) + CELL(0.080 ns) = 2.103 ns; Loc. = LCCOMB_X22_Y24_N8; Fanout = 2; COMB Node = 'Add0~7'
        Info: 7: + IC(0.000 ns) + CELL(0.080 ns) = 2.183 ns; Loc. = LCCOMB_X22_Y24_N10; Fanout = 2; COMB Node = 'Add0~9'
        Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 2.263 ns; Loc. = LCCOMB_X22_Y24_N12; Fanout = 2; COMB Node = 'Add0~11'
        Info: 9: + IC(0.000 ns) + CELL(0.174 ns) = 2.437 ns; Loc. = LCCOMB_X22_Y24_N14; Fanout = 2; COMB Node = 'Add0~13'
        Info: 10: + IC(0.000 ns) + CELL(0.080 ns) = 2.517 ns; Loc. = LCCOMB_X22_Y24_N16; Fanout = 2; COMB Node = 'Add0~15'
        Info: 11: + IC(0.000 ns) + CELL(0.080 ns) = 2.597 ns; Loc. = LCCOMB_X22_Y24_N18; Fanout = 2; COMB Node = 'Add0~17'
        Info: 12: + IC(0.000 ns) + CELL(0.458 ns) = 3.055 ns; Loc. = LCCOMB_X22_Y24_N20; Fanout = 1; COMB Node = 'Add0~18'
        Info: 13: + IC(0.796 ns) + CELL(0.178 ns) = 4.029 ns; Loc. = LCCOMB_X23_Y24_N0; Fanout = 1; COMB Node = 'Selector15~0'
        Info: 14: + IC(0.000 ns) + CELL(0.096 ns) = 4.125 ns; Loc. = LCFF_X23_Y24_N1; Fanout = 6; REG Node = 'internalCNT_reg[9]'
        Info: Total cell delay = 2.416 ns ( 58.57 % )
        Info: Total interconnect delay = 1.709 ns ( 41.43 % )
    Info: - Smallest clock skew is 0.001 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.916 ns
            Info: 1: + IC(0.000 ns) + CELL(1.036 ns) = 1.036 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.179 ns) + CELL(0.000 ns) = 1.215 ns; Loc. = CLKCTRL_G3; Fanout = 21; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.099 ns) + CELL(0.602 ns) = 2.916 ns; Loc. = LCFF_X23_Y24_N1; Fanout = 6; REG Node = 'internalCNT_reg[9]'
            Info: Total cell delay = 1.638 ns ( 56.17 % )
            Info: Total interconnect delay = 1.278 ns ( 43.83 % )
        Info: - Longest clock path from clock "clk" to source register is 2.915 ns
            Info: 1: + IC(0.000 ns) + CELL(1.036 ns) = 1.036 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.179 ns) + CELL(0.000 ns) = 1.215 ns; Loc. = CLKCTRL_G3; Fanout = 21; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.098 ns) + CELL(0.602 ns) = 2.915 ns; Loc. = LCFF_X22_Y24_N27; Fanout = 5; REG Node = 'delayCNT_reg[2]'
            Info: Total cell delay = 1.638 ns ( 56.19 % )
            Info: Total interconnect delay = 1.277 ns ( 43.81 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Micro setup delay of destination is -0.038 ns
Info: tsu for register "toggleDone_reg" (data pin = "cntUPTO[3]", clock pin = "clk") is 7.131 ns
    Info: + Longest pin to register delay is 10.082 ns
        Info: 1: + IC(0.000 ns) + CELL(0.863 ns) = 0.863 ns; Loc. = PIN_AC9; Fanout = 1; PIN Node = 'cntUPTO[3]'
        Info: 2: + IC(6.317 ns) + CELL(0.491 ns) = 7.671 ns; Loc. = LCCOMB_X21_Y24_N18; Fanout = 1; COMB Node = 'Equal2~1'
        Info: 3: + IC(0.298 ns) + CELL(0.491 ns) = 8.460 ns; Loc. = LCCOMB_X21_Y24_N24; Fanout = 2; COMB Node = 'Equal2~4'
        Info: 4: + IC(0.311 ns) + CELL(0.322 ns) = 9.093 ns; Loc. = LCCOMB_X21_Y24_N12; Fanout = 3; COMB Node = 'Selector25~2'
        Info: 5: + IC(0.348 ns) + CELL(0.545 ns) = 9.986 ns; Loc. = LCCOMB_X21_Y24_N8; Fanout = 1; COMB Node = 'Selector25~3'
        Info: 6: + IC(0.000 ns) + CELL(0.096 ns) = 10.082 ns; Loc. = LCFF_X21_Y24_N9; Fanout = 2; REG Node = 'toggleDone_reg'
        Info: Total cell delay = 2.808 ns ( 27.85 % )
        Info: Total interconnect delay = 7.274 ns ( 72.15 % )
    Info: + Micro setup delay of destination is -0.038 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.913 ns
        Info: 1: + IC(0.000 ns) + CELL(1.036 ns) = 1.036 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.179 ns) + CELL(0.000 ns) = 1.215 ns; Loc. = CLKCTRL_G3; Fanout = 21; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.096 ns) + CELL(0.602 ns) = 2.913 ns; Loc. = LCFF_X21_Y24_N9; Fanout = 2; REG Node = 'toggleDone_reg'
        Info: Total cell delay = 1.638 ns ( 56.23 % )
        Info: Total interconnect delay = 1.275 ns ( 43.77 % )
Info: tco from clock "clk" to destination pin "outputVEC[0]" through register "state_reg.toggle1" is 10.383 ns
    Info: + Longest clock path from clock "clk" to source register is 2.913 ns
        Info: 1: + IC(0.000 ns) + CELL(1.036 ns) = 1.036 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.179 ns) + CELL(0.000 ns) = 1.215 ns; Loc. = CLKCTRL_G3; Fanout = 21; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.096 ns) + CELL(0.602 ns) = 2.913 ns; Loc. = LCFF_X21_Y24_N11; Fanout = 25; REG Node = 'state_reg.toggle1'
        Info: Total cell delay = 1.638 ns ( 56.23 % )
        Info: Total interconnect delay = 1.275 ns ( 43.77 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Longest register to pin delay is 7.193 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X21_Y24_N11; Fanout = 25; REG Node = 'state_reg.toggle1'
        Info: 2: + IC(1.097 ns) + CELL(0.544 ns) = 1.641 ns; Loc. = LCCOMB_X23_Y24_N16; Fanout = 1; COMB Node = 'Selector4~0'
        Info: 3: + IC(2.546 ns) + CELL(3.006 ns) = 7.193 ns; Loc. = PIN_AD10; Fanout = 0; PIN Node = 'outputVEC[0]'
        Info: Total cell delay = 3.550 ns ( 49.35 % )
        Info: Total interconnect delay = 3.643 ns ( 50.65 % )
Info: Longest tpd from source pin "outputVEC2[0]" to destination pin "outputVEC[0]" is 12.913 ns
    Info: 1: + IC(0.000 ns) + CELL(0.853 ns) = 0.853 ns; Loc. = PIN_AC12; Fanout = 1; PIN Node = 'outputVEC2[0]'
    Info: 2: + IC(6.330 ns) + CELL(0.178 ns) = 7.361 ns; Loc. = LCCOMB_X23_Y24_N16; Fanout = 1; COMB Node = 'Selector4~0'
    Info: 3: + IC(2.546 ns) + CELL(3.006 ns) = 12.913 ns; Loc. = PIN_AD10; Fanout = 0; PIN Node = 'outputVEC[0]'
    Info: Total cell delay = 4.037 ns ( 31.26 % )
    Info: Total interconnect delay = 8.876 ns ( 68.74 % )
Info: th for register "state_reg.toggleWAIT" (data pin = "enable", clock pin = "clk") is -4.882 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.912 ns
        Info: 1: + IC(0.000 ns) + CELL(1.036 ns) = 1.036 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.179 ns) + CELL(0.000 ns) = 1.215 ns; Loc. = CLKCTRL_G3; Fanout = 21; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.095 ns) + CELL(0.602 ns) = 2.912 ns; Loc. = LCFF_X20_Y24_N19; Fanout = 6; REG Node = 'state_reg.toggleWAIT'
        Info: Total cell delay = 1.638 ns ( 56.25 % )
        Info: Total interconnect delay = 1.274 ns ( 43.75 % )
    Info: + Micro hold delay of destination is 0.286 ns
    Info: - Shortest pin to register delay is 8.080 ns
        Info: 1: + IC(0.000 ns) + CELL(0.843 ns) = 0.843 ns; Loc. = PIN_AB12; Fanout = 5; PIN Node = 'enable'
        Info: 2: + IC(6.596 ns) + CELL(0.545 ns) = 7.984 ns; Loc. = LCCOMB_X20_Y24_N18; Fanout = 1; COMB Node = 'Selector5~1'
        Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 8.080 ns; Loc. = LCFF_X20_Y24_N19; Fanout = 6; REG Node = 'state_reg.toggleWAIT'
        Info: Total cell delay = 1.484 ns ( 18.37 % )
        Info: Total interconnect delay = 6.596 ns ( 81.63 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 224 megabytes
    Info: Processing ended: Sat Jul 28 18:03:04 2012
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


