線性與非線性影像濾波器矽智財導向之系統單晶片設計與製作(3/3) 
 “IP-oriented SOC design and implementation of linear and non-linear image filters(3/3)” 
計畫編號：NSC94-2215-E-182-010 
執行期間：94 年 8 月 1 日 至 95 年 7 月 31 日 
主持人：蕭培墉 長庚大學電子工程系 
 
一、 中文摘要 
  國內外學術界與產業界對於低階影像處理
(Low level image processing)所需影像濾波
器(Image filters)的研究，一般均以軟體元
件(Soft IC)程式庫來完成，但因缺乏硬體直
接保密機制，對於超高速率(Frame rate)與超
高解析度即時(Real time)影像處理應用無法
適用。本研究提出一個即時影像處理系統單晶
片來處理彩色影像濾波。此系統採用硬/韌體
共同設計的方法論來實現一個即時影處理單
元，並藉由整合一個改良型的八位元複雜指令
集的微處理器與十二種線性與非線性影像空
間濾波器矽智財來完成對彩色影像做即時多
元化多功能的濾波處理。此十二種線性與非線
性影像空間濾波器矽智財(IP)包含八種影像
空間濾波器矽智財，以及四種形態學運算矽智
財 。 外 部 記 憶 體 則 可 外 接 兩 塊 記 憶 庫
(MEMORY BANK)，並且支援四種記憶體元
件：ROM、EEPROM、SRAM 以及 FLASH 
MEMORY。硬/韌體共同設計的方法論是利用
設計特殊功能暫存器來完成韌體設計與可程
式化硬體之間的介面橋樑。彩色影像之即時處
理是採用彩色影像藍綠紅成份分別處理之方
式，來完成彩色影像的濾波。此即時影像處理
系統單晶片可針對不同尺寸的彩色影像圖，包
括 32x32, 64x64, 128x128, 256x256 和 512x512
的大小，來做各種特徵之擷取。所有的系統模
組以 VERILOG 語言撰寫，並以 CADENCE 的
VERILOG-XL 來模擬，以 UMC 0.18μm 1P6M 
MMC/RF CMOS 1.8v/3.3v Process 來合成。 
 
英文摘要 
  Many researches of image filters for low-level 
image processing have been developed into a 
software library rather than in hardware 
implementation. However, the speed in software 
computation is too slow to meet with the 
requirement for high-speed frame rate with high 
resolution picture, especially in real-time 
applications. In this research, a Real-Time Image 
Processing System-on-Chip, RTIPS, for color 
image filtering is proposed. The system utilizes a 
hardware/firmware co-design methodology to 
implement a Real-Time Image Processing Unit, 
RTIPU, based on the integration of a refined 
8-bit CISC microprocessor with 8 image spatial 
filter silicon IP and 4 morphological operator 
silicon IP to support diversity functions for color 
image filtering. Two external memory banks are 
employed to store the unprocessed and processed 
images, which support four kinds of memories, 
that is, ROM, EEPROM, SRAM and Flash 
memories. Hardware/Firmware Co-design 
Methodology is achieved by the utilization of 
Special Function Registers, SFRs, to interface 
firmware design and programmable hardware. 
Color image filtering is achieved by 
component-wise scheme. Features in filtering the 
color images in the size of 32x32, 64x64, 
128x128, 256x256 and 512x512, including 
enhancement, smoothing, edge detection, erosion, 
dilation, open and close, are extracted in RTIPS. 
 2
 圖一、ADMOR 模組區塊圖 
  另外，在影像形態學濾波器設計部分可由圖
二看出，在 Erosion 模組的內部設計使用八個
比較器，在比較完輸入的九筆訊號(分別代表
3x3 遮罩的九個像數值)後，輸出其中最小的一
筆資料當作輸出；而 Dilation 的電路架構與
Erosion 相同但操作過程與 Erosion 剛好相反。
Dilation 一樣比較九筆輸入值，但輸出值會是
九筆資料中最大的那筆。以此類推，Opening
的操作是將經過 Erosion 運算過後的結果，再
經由 Dilation 運算後輸出。相對的 Closing 的
操作便是將經過 Dilation 運算過後的結果，再
經由 Erosion 運算後輸出。由此，這四種影像
形態學影像空間濾波器可被設計在同一電路
系統模組中。 
圖二、影像形態學濾波器 Erosion 電路設計圖 
  在將各種影像濾波器整合為系統單晶片的
整合設計工作上，本研究所提出的即時影像處
理系統單晶片的系統方塊圖如圖三所示，其中
RTIPS為即時影像處理系統單晶片，RTIPU為
即時影像處理單元，外部記憶體則可外接兩塊
記憶庫(MEMORY BANK)，並且支援四種記憶
體元件：ROM、EEPROM、SRAM以及FLASH 
MEMORY。所提出之即時影像處理系統單晶
片包含十二種線性及非線性影像空間濾波器
矽智財(IP)，分別為：影像增強IP，影像平均
權重平滑化 IP，影像平均值平滑化 IP，
ROBERTS邊緣偵測IP，PREWITT邊緣偵測
IP，SOBEL邊緣偵測IP，LAPLACIAN 邊緣偵
測IP，ADM邊緣偵測IP，影像膨脹IP，影像浸
蝕IP，影像閉合IP與影像斷開IP。在所提出的
即時影像處理單元的架構中，利用特殊功能暫
存器為控制介面，來達成以撰寫韌體控制硬體
的可程式化硬體架構，此方法是利用硬/韌體
共同設計的方法論來完成此一整合嵌入式影
像空間濾波器與八位元微處理器的系統單晶
片設計。所提出的即時影像處理單元採用哈佛
的設計架構，並設計成二階段管線的資料處理
結構，採用二種系統時脈頻率，可達到節省功
率消耗的目的。所提出的即時影像處理單元適
用於INTEL® 8051 的指令集，以及MCS-51 及
52 的韌體編譯器，並擴充原本的二十一種特殊
功能暫存器成四十九種，以便於達成以撰寫韌
體之方式來控制線性與非線性影像空間濾波
器矽智財。 
fetch
pc_inc
16 16
decode
8 2 7
16p_addr
8p_data
p_rd
cu
31
16
8
16
2 e_addr
8
8 Movx_data_in
Movx_data_out
d_rd
d_wr
Embedded Memory (128Bytes)
ISL*
(9AH)
ram
8
8
8
ram_addr
ram_in
ram_out
ram_rd
ram_wr
ram_bit_out
ram_bit_rd
ram_bit_wr
ram_bit_in
alu16
8
164
7 Spatial
Filters
Output
Interface
8 6C FIFO 72
en0
en1
addr
data1_out
24
8
p0_in
p0_out
(80H)
p1_in
p1_out
(90H)
p2_in
p2_out
(A0H)
p3_in
p3_out
(B0H)
p0_in 8
p1_in 8
p2_in 8
p3_in 8
p0_out 8
p1_out 8
p2_out 8
p3_out 8
Acc
(E0H)
B
(F0H)
PSW
(D0H)
IP
(B8H)
IE
(A8H)
SCON
(98H)
TCON
(88H)
SBUF
(99H)
TMOD
(89H)
TL0
(8AH)
TL1
(8BH)
TH0
(8CH)
TH1
(8DH)
SP
(81H)
DPL
(82H)
DPH
(83H)
EDC*
(85H)
EDL*
(CBH)
FO*
(CCH)
ISAL*
(CDH)
EH*
(C8H)
EV*
(C9H)
EDR*
(CAH)
ISAH*
(CEH)
ISAE*
(CFH)
DPE*
(84H)
PCON
(87H)
ISH*
(9BH)
NAL*
(9DH)
NAH*
(9EH)
24
IEAL*
(C0H)
IEAH*
(C1H)
IEAE*
(C2H)
wr1
wr1
8data1_in
rd0
rd1
NAE*
(9FH)
8
8data0_in
data1_out
FIFO0 Smooth Unit FIFO1
FIFO2
Strength 
Unit
Localize 
Unit
8 data_adm
8 edge_out
ADMTH*
(91H)
ADMSL*
(92H)
ADMES*
(C5H)
ADMED*
(C6H)
RDR*
(C3H)
RDL*
(C4H)
clkh
clk
rst
MAMErosion
Dilation
FIFO3
8 Close/Erode
8 Open/Dilate
ERO*
(C7H)
DIL*
(B9H)
OPEN*
(BAH)
CLOSE*
(BBH)
7SF Module
ADMOR Module
RTIPU
Linear & Non-Linear
Image Filter Candidate 
IP
8 bit CISC 
Microprocessor
Smoothing IP
Erosion IP
Dilation IP
Open IP
Close IP
Edge Detection IP
Morphological filter IP
Prewitt IP
Sobel IP
Roberts IP
Laplacian IP
Weighted 
Average IPEnhancement IP
control businternal system bus
External 
Memory
Bank
ADM IP
Mean IP
RTIPU
memory bus
program bus
data bus
Real-Time Image Processing SoC
Memory Bank0 Memory Bank1
 
圖三、即時影像多元濾波之系統單晶片架構圖 
 4
