{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "TB": [
        "TB",
        "sH4Fc",
        "module",
        4
    ],
    "uart_receive": [
        "uart_receive",
        "VR2TE",
        "module",
        5
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ]
}