# FPGA e Verilog - Aula 13 - Programando a FPGA (Altera Cyclone IV)**

> **Objetivo:** configurar pinos no Quartus, compilar o projeto e programar a FPGA via **USBâ€‘Blaster** usando **JTAG**. Exemplo prÃ¡tico com o **Projeto 01 (Somador Completo)**: entradas em chaves, saÃ­das em LEDs.

---

## 1) Por que **USBâ€‘Blaster**? O que Ã© **JTAG**?

- **USBâ€‘Blaster** Ã© a interface da Intel/Altera que converte **USB â†” JTAG**.  
  - **JTAG** (Joint Test Action Group) Ã© um protocolo padrÃ£o para **programaÃ§Ã£o** e **teste** em chips. Na placa, o USBâ€‘Blaster envia/recebe os sinais **TCK, TMS, TDI, TDO** atÃ© a FPGA.
- Com ele vocÃª pode:
  - **Carregar** um arquivo **`.sof`** diretamente na **SRAM** da FPGA (volÃ¡til â€” perde ao desligar).
  - (Opcional) **Gravar** memÃ³ria de configuraÃ§Ã£o externa (ex.: EPCS/AS) usando **`.pof`** no modo **Active Serial** â€” persiste apÃ³s desligar.
- **Resumo da conexÃ£o**: **PC (USB)** â‡„ **USBâ€‘Blaster** â‡„ **JTAG 10 pinos** da **placa FPGA**.

> âš ï¸ **Importante:** alÃ©m do cabo JTAG, **alimente a placa** (USB de alimentaÃ§Ã£o ou fonte DC, conforme o hardware). Sem alimentaÃ§Ã£o, a programaÃ§Ã£o falha.

---

## 2) Montagem fÃ­sica e â€œprimeiro bootâ€

1. **Alimentar** a placa (ver chave liga/desliga).  
2. **Conectar** o cabo **USBâ€‘Blaster** ao conector **JTAG** (atenÃ§Ã£o ao pino 1).  
3. Alguns kits acendem **displays/LEDs** ao ligar â€” comportamento **depende** da lÃ³gica do kit (muitos LEDs sÃ£o **ativoâ€‘baixo**).

---

## 3) Preparando o **Projeto 01 (Somador Completo)** na placa

### 3.1 Mapeamento desejado (exemplo da aula)

- **Entradas (chaves):**
  - **Chave 1** â†’ `a`
  - **Chave 2** â†’ `b`
  - **Chave 3** â†’ `cin`
- **SaÃ­das (LEDs):**
  - **LED D6**  â†’ `cout`
  - **LED D12** â†’ `s`

> ğŸ” **AtenÃ§Ã£o:** a serigrafia **D6**, **D12**, â€œChave 1â€, etc., **varia por placa**. Consulte a **documentaÃ§Ã£o do seu kit** para descobrir **quais pinos fÃ­sicos** do FPGA correspondem a cada recurso.

### 3.2 Onde descobrir os pinos?
- Procure a planilha/arquivo de pinos do kit (ex.: `.xls`):  
  ![Planilha de pinos](../Aulas/Imagens/1aula13.png)
- Ela relaciona **recurso da placa** â†” **pino fÃ­sico da FPGA** (ex.: `PIN_AB12`).  
- Em algumas placas, os sinais jÃ¡ vÃªm **impressos na PCB** ao lado dos conectores/LEDs.

### 3.3 AtribuiÃ§Ãµes no **Pin Planner**
1. **Quartus** â†’ `Assignments > Pin Planner`  
   ![Pin Planner](../Aulas/Imagens/2aula13.png)
2. Na aba de pinos, localize as portas do seu **topâ€‘level** (`a`, `b`, `cin`, `s`, `cout`) e **atribua**:
   - **Location**: o **pino fÃ­sico** (ex.: `PIN_<...>`) segundo a planilha.
   - **I/O Standard**: normalmente **`3.3â€‘V LVTTL`** para chaves/LEDs onâ€‘board (confirme no manual!).
   - (Opcional) **Weak Pullâ€‘Up** nas **entradas** (se necessÃ¡rio).
   ![AtribuiÃ§Ãµes](../Aulas/Imagens/3aula13.png)
3. **Salvar**. As atribuiÃ§Ãµes ficam no arquivo do projeto **`.qsf`**.

> ğŸ’¡ **Dica prÃ¡tica:** se os **LEDs sÃ£o ativoâ€‘baixo**, vocÃª verÃ¡ lÃ³gica **invertida** (LED acende com `0`). Ajuste no **hardware** (resistor/transistor jÃ¡ fixos) ou inverta no **Verilog** (`assign led = ~s;`).

### 3.4 Recompilar
- `Processing > Start Compilation` (ou botÃ£o **â–¶ Compile**). Aguarde terminar sem erros.

---

## 4) Programando a FPGA (JTAG)

1. **Abrir o Programmer**: `Tools > Programmer`  
   ![Programmer](../Aulas/Imagens/4aula13.png)
2. **Hardware Setup...** â†’ selecione **USBâ€‘Blaster**.  
   - Se **nÃ£o aparecer**: driver do USBâ€‘Blaster nÃ£o instalado/cabo desconectado.  
   ![USBâ€‘Blaster](../Aulas/Imagens/5aula13.png)
3. **Mode**: **JTAG**.  
4. **Add File...** â†’ selecione o **`.sof`** recÃ©mâ€‘compilado.  
5. Marque **Program/Configure** e clique **Start**.  
   ![Progresso](../Aulas/Imagens/6aula13.png)
6. Aguarde **100%**. Deve aparecer **â€œSuccessfulâ€**.  
   ![ConcluÃ­do](../Aulas/Imagens/7aula13.png)

> âœ… Agora teste: altere as **chaves** (`a`, `b`, `cin`) e observe os **LEDs** (`s`, `cout`). Se a lÃ³gica parecer invertida, verifique **ativoâ€‘baixo** e pinos/IOâ€‘standard.

---

## 5) (Opcional) GravaÃ§Ã£o nÃ£o volÃ¡til

- Para que o projeto **permaneÃ§a** apÃ³s desligar:
  1. `File > Convert Programming Files...` â†’ gerar **`.pof`** (modo **Active Serial**/EPCS).  
  2. `Tools > Programmer` â†’ **Mode: Active Serial** â†’ programar a **memÃ³ria de configuraÃ§Ã£o** do kit.
- Nem todos os kits tÃªm memÃ³ria AS â€” confirme na documentaÃ§Ã£o.

---

## 6) Resumo de **boas prÃ¡ticas** e **pitfalls**

- **AlimentaÃ§Ã£o** primeiro; verifique **chave ON** na placa.  
- **USBâ€‘Blaster** correto no **Hardware Setup**; cabo firme no conector **JTAG** (pino 1).  
- **IO Standard** compatÃ­vel (**3.3â€‘V LVTTL** Ã© o mais comum).  
- **Recompile** apÃ³s qualquer alteraÃ§Ã£o de pinos (`.qsf`).  
- **Entradas flutuando?** Ative **pullâ€‘up** interno ou use resistores externos conforme o esquema do kit.  
- **LED nÃ£o acende**: checar se Ã© **ativoâ€‘baixo** e se o pino mapeado estÃ¡ correto.  
- **Erro JTAG**: conferir driver, cabo, alimentaÃ§Ã£o, seleÃ§Ã£o de dispositivo na cadeia (**Auto Detect** pode ajudar).

---

## 7) ApÃªndice â€” Exemplo de entradas/saÃ­das e mapeamento (placeholders)

> Preencha os pinos reais a partir da planilha do seu kit.

| Sinal (top-level) | Recurso na placa | Pino FPGA (ex.) | IO Standard        | ObservaÃ§Ã£o                  |
|---|---|---|---|---|
| `a`   | Chave 1      | `PIN_<SW1>`   | 3.3â€‘V LVTTL      | Pode precisar pullâ€‘up |
| `b`   | Chave 2      | `PIN_<SW2>`   | 3.3â€‘V LVTTL      |                       |
| `cin` | Chave 3      | `PIN_<SW3>`   | 3.3â€‘V LVTTL      |                       |
| `s`   | LED D12      | `PIN_<LED12>` | 3.3â€‘V LVTTL      | LED possivelmente ativoâ€‘baixo |
| `cout`| LED D6       | `PIN_<LED6>`  | 3.3â€‘V LVTTL      | LED possivelmente ativoâ€‘baixo |


## 8) ReferÃªncias rÃ¡pidas

- **Pin Planner**: `Assignments > Pin Planner`  
- **CompilaÃ§Ã£o**: `Processing > Start Compilation`  
- **Programmer (JTAG)**: `Tools > Programmer` â†’ **USBâ€‘Blaster** â†’ **Add File (.sof)** â†’ **Start**

---

> **Nota final:** Consulte sempre o **esquema elÃ©trico** da placa para entender **nÃ­veis lÃ³gicos**, **pullâ€‘ups/pullâ€‘downs** e **inversÃµes** (LEDs, botÃµes, chaves). Isso explica por que alguns sinais â€œligamâ€ quando vocÃª escreve `0` (ativoâ€‘baixo) e evita diagnÃ³sticos errados.
