Fitter report for DE0_CV
Thu Jun 22 13:15:32 2023
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Thu Jun 22 13:15:32 2023          ;
; Quartus Prime Version           ; 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Revision Name                   ; DE0_CV                                         ;
; Top-level Entity Name           ; DE0_CV                                         ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CEBA4F23C7                                    ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 1,308 / 18,480 ( 7 % )                         ;
; Total registers                 ; 542                                            ;
; Total pins                      ; 67 / 224 ( 30 % )                              ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                          ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                                ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 1 / 4 ( 25 % )                                 ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Optimize Hold Timing                                               ; Off                                   ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; Off                                   ; On                                    ;
; Power Optimization During Fitting                                  ; Off                                   ; Normal compilation                    ;
; Final Placement Optimizations                                      ; Never                                 ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Never                                 ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 0                                     ; 1                                     ;
; Fitter Effort                                                      ; Fast Fit                              ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
;     Processor 3            ;   2.1%      ;
;     Processor 4            ;   2.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                           ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                         ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll250_0002:pll250_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                          ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                          ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                          ;                  ;                       ;
; LowtoHigh:htl|LowtoHigh_control:control|R[0]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|LowtoHigh_control:control|R[0]~DUPLICATE                                   ;                  ;                       ;
; LowtoHigh:htl|LowtoHigh_control:control|R[1]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|LowtoHigh_control:control|R[1]~DUPLICATE                                   ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[1]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[1]~DUPLICATE                   ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[2]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[2]~DUPLICATE                   ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[3]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[3]~DUPLICATE                   ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[7]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[7]~DUPLICATE                   ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[8]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[8]~DUPLICATE                   ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[9]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[9]~DUPLICATE                   ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[11]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[11]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[12]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[12]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[14]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[14]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[15]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[15]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[16]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[16]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[17]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[17]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[19]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[19]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[20]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[20]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[21]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[21]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[23]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[23]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[24]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[24]~DUPLICATE                  ;                  ;                       ;
; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[26]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r|memory[26]~DUPLICATE                  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_control:g0|R[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_control:g0|R[1]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0|memory[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0|memory[4]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0|memory[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0|memory[7]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0|memory[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0|memory[12]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0|memory[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0|memory[15]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0|memory[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0|memory[18]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[2]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[5]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[6]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[10]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[11]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[14]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[18]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[21]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[22]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[25]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[29]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[30] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6|memory[30]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_control:g0|R[0]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_control:g0|R[0]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_control:g0|R[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_control:g0|R[1]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_control:g0|R[2]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_control:g0|R[2]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[2]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[4]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[12]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[17]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[18]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0|memory[20]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[0]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[5]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[11]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[12]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[14]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[17]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[18]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[26]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6|memory[27]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_control:g0|R[0]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_control:g0|R[0]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_control:g0|R[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_control:g0|R[1]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[1]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[2]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[3]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[5]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[10]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[12]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[17]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[18]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[20]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[24]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[25]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0|memory[29]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[1]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[2]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[4]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[5]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[8]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[10]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[11]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[12]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[13]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[15]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[16]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[19]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[22]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[23] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[23]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[24]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[25]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[26]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6|memory[29]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_control:g0|R[0]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_control:g0|R[0]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_control:g0|R[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_control:g0|R[1]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_control:g0|R[2]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_control:g0|R[2]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[1]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[3]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[5]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[8]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[13]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[17]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[22]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[25]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[28]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0|memory[29]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[0]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[5]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[14]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[18]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[21]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[25]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6|memory[28]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_control:g0|R[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_control:g0|R[1]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[3]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[8]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[10]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[15]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[17]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[18]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[20]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[22]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0|memory[25]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[0]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[4]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[8]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[9]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[11]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[14]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[16]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[17]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[18]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[23] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[23]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6|memory[24]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_control:g0|R[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_control:g0|R[1]~DUPLICATE                     ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[2]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[3]~DUPLICATE  ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[12]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[14]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[24]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[27]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[28]~DUPLICATE ;                  ;                       ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0|memory[29]~DUPLICATE ;                  ;                       ;
+--------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3064 ) ; 0.00 % ( 0 / 3064 )        ; 0.00 % ( 0 / 3064 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3064 ) ; 0.00 % ( 0 / 3064 )        ; 0.00 % ( 0 / 3064 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3056 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Lenovo/Desktop/FPGA-Spy-Hardware-Delay/DE0_CV.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,308 / 18,480     ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 1,308              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,308 / 18,480     ; 7 %   ;
;         [a] ALMs used for LUT logic and registers           ; 202                ;       ;
;         [b] ALMs used for LUT logic                         ; 1,106              ;       ;
;         [c] ALMs used for registers                         ; 0                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 0 / 18,480         ; 0 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18,480         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 152 / 1,848        ; 8 %   ;
;     -- Logic LABs                                           ; 152                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 2,514              ;       ;
;     -- 7 input functions                                    ; 5                  ;       ;
;     -- 6 input functions                                    ; 96                 ;       ;
;     -- 5 input functions                                    ; 63                 ;       ;
;     -- 4 input functions                                    ; 194                ;       ;
;     -- <=3 input functions                                  ; 2,156              ;       ;
; Combinational ALUT usage for route-throughs                 ; 50                 ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 542                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 404 / 36,960       ; 1 %   ;
;         -- Secondary logic registers                        ; 138 / 36,960       ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 404                ;       ;
;         -- Routing optimization registers                   ; 138                ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 67 / 224           ; 30 %  ;
;     -- Clock pins                                           ; 6 / 9              ; 67 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 308            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 3,153,920      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 1 / 4              ; 25 %  ;
; Global signals                                              ; 2                  ;       ;
;     -- Global clocks                                        ; 2 / 16             ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.7% / 0.7% / 0.6% ;       ;
; Peak interconnect usage (total/H/V)                         ; 5.0% / 5.5% / 3.4% ;       ;
; Maximum fan-out                                             ; 488                ;       ;
; Highest non-global fan-out                                  ; 94                 ;       ;
; Total fan-out                                               ; 7417               ;       ;
; Average fan-out                                             ; 2.32               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1308 / 18480 ( 7 % )  ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1308                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1308 / 18480 ( 7 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 202                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1106                  ; 0                              ;
;         [c] ALMs used for registers                         ; 0                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 0 / 18480 ( 0 % )     ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18480 ( 0 % )     ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 152 / 1848 ( 8 % )    ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 152                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2514                  ; 0                              ;
;     -- 7 input functions                                    ; 5                     ; 0                              ;
;     -- 6 input functions                                    ; 96                    ; 0                              ;
;     -- 5 input functions                                    ; 63                    ; 0                              ;
;     -- 4 input functions                                    ; 194                   ; 0                              ;
;     -- <=3 input functions                                  ; 2156                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 50                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 404 / 36960 ( 1 % )   ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 138 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 404                   ; 0                              ;
;         -- Routing optimization registers                   ; 138                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 66                    ; 1                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 0 / 104 ( 0 % )       ; 2 / 104 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 548                   ; 0                              ;
;     -- Registered Input Connections                         ; 542                   ; 0                              ;
;     -- Output Connections                                   ; 6                     ; 542                            ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 7407                  ; 575                            ;
;     -- Registered Connections                               ; 2421                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 12                    ; 542                            ;
;     -- hard_block:auto_generated_inst                       ; 542                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 18                    ; 1                              ;
;     -- Output Ports                                         ; 43                    ; 2                              ;
;     -- Bidir Ports                                          ; 6                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK2_50 ; H13   ; 7A       ; 38           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50 ; E10   ; 8A       ; 14           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50  ; M9    ; 3B       ; 22           ; 0            ; 0            ; 489                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]    ; U7    ; 3A       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]    ; W9    ; 3A       ; 11           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]    ; M7    ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]    ; M6    ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RESET_N   ; P22   ; 5A       ; 54           ; 16           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]     ; U13   ; 4A       ; 33           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]     ; V13   ; 4A       ; 33           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]     ; T13   ; 4A       ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]     ; T12   ; 4A       ; 34           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]     ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]     ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]     ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]     ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]     ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]     ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK  ; H11   ; 7A       ; 34           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLOCK4_50  ; V15   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_CMD     ; B11   ; 7A       ; 32           ; 45           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[0] ; K9    ; 7A       ; 34           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[1] ; D12   ; 7A       ; 32           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[2] ; E12   ; 7A       ; 32           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[3] ; C11   ; 7A       ; 32           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 2 / 16 ( 13 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 47 / 48 ( 98 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 7 / 48 ( 15 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 1 / 32 ( 3 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; SD_CMD                          ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; SD_DATA[3]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; SD_DATA[1]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; SD_DATA[2]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; SD_CLK                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; SD_DATA[0]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET_N                         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; CLOCK4_50                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; HEX0[0]    ; Missing drive strength and slew rate ;
; HEX0[1]    ; Missing drive strength and slew rate ;
; HEX0[2]    ; Missing drive strength and slew rate ;
; HEX0[3]    ; Missing drive strength and slew rate ;
; HEX0[4]    ; Missing drive strength and slew rate ;
; HEX0[5]    ; Missing drive strength and slew rate ;
; HEX0[6]    ; Missing drive strength and slew rate ;
; HEX1[0]    ; Missing drive strength and slew rate ;
; HEX1[1]    ; Missing drive strength and slew rate ;
; HEX1[2]    ; Missing drive strength and slew rate ;
; HEX1[3]    ; Missing drive strength and slew rate ;
; HEX1[4]    ; Missing drive strength and slew rate ;
; HEX1[5]    ; Missing drive strength and slew rate ;
; HEX1[6]    ; Missing drive strength and slew rate ;
; HEX2[0]    ; Missing drive strength and slew rate ;
; HEX2[1]    ; Missing drive strength and slew rate ;
; HEX2[2]    ; Missing drive strength and slew rate ;
; HEX2[3]    ; Missing drive strength and slew rate ;
; HEX2[4]    ; Missing drive strength and slew rate ;
; HEX2[5]    ; Missing drive strength and slew rate ;
; HEX2[6]    ; Missing drive strength and slew rate ;
; HEX3[0]    ; Missing drive strength and slew rate ;
; HEX3[1]    ; Missing drive strength and slew rate ;
; HEX3[2]    ; Missing drive strength and slew rate ;
; HEX3[3]    ; Missing drive strength and slew rate ;
; HEX3[4]    ; Missing drive strength and slew rate ;
; HEX3[5]    ; Missing drive strength and slew rate ;
; HEX3[6]    ; Missing drive strength and slew rate ;
; HEX4[0]    ; Missing drive strength and slew rate ;
; HEX4[1]    ; Missing drive strength and slew rate ;
; HEX4[2]    ; Missing drive strength and slew rate ;
; HEX4[3]    ; Missing drive strength and slew rate ;
; HEX4[4]    ; Missing drive strength and slew rate ;
; HEX4[5]    ; Missing drive strength and slew rate ;
; HEX4[6]    ; Missing drive strength and slew rate ;
; HEX5[0]    ; Missing drive strength and slew rate ;
; HEX5[1]    ; Missing drive strength and slew rate ;
; HEX5[2]    ; Missing drive strength and slew rate ;
; HEX5[3]    ; Missing drive strength and slew rate ;
; HEX5[4]    ; Missing drive strength and slew rate ;
; HEX5[5]    ; Missing drive strength and slew rate ;
; HEX5[6]    ; Missing drive strength and slew rate ;
; SD_CLK     ; Missing drive strength and slew rate ;
; CLOCK4_50  ; Missing drive strength and slew rate ;
; SD_CMD     ; Missing drive strength and slew rate ;
; SD_DATA[0] ; Missing drive strength and slew rate ;
; SD_DATA[1] ; Missing drive strength and slew rate ;
; SD_DATA[2] ; Missing drive strength and slew rate ;
; SD_DATA[3] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                         ;
+-----------------------------------------------------------------------------------------------+---------------------------+
;                                                                                               ;                           ;
+-----------------------------------------------------------------------------------------------+---------------------------+
; pll250_0002:pll250_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                               ; Integer PLL               ;
;     -- PLL Location                                                                           ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                ; none                      ;
;     -- PLL Bandwidth                                                                          ; Auto                      ;
;         -- PLL Bandwidth Range                                                                ; 1200000 to 600000 Hz      ;
;     -- Reference Clock Frequency                                                              ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                             ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                      ; 500.0 MHz                 ;
;     -- PLL Operation Mode                                                                     ; Direct                    ;
;     -- PLL Freq Min Lock                                                                      ; 30.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                      ; 80.000000 MHz             ;
;     -- PLL Enable                                                                             ; On                        ;
;     -- PLL Fractional Division                                                                ; N/A                       ;
;     -- M Counter                                                                              ; 20                        ;
;     -- N Counter                                                                              ; 2                         ;
;     -- PLL Refclk Select                                                                      ;                           ;
;             -- PLL Refclk Select Location                                                     ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                             ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                             ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                ; N/A                       ;
;             -- CORECLKIN source                                                               ; N/A                       ;
;             -- IQTXRXCLKIN source                                                             ; N/A                       ;
;             -- PLLIQCLKIN source                                                              ; N/A                       ;
;             -- RXIQCLKIN source                                                               ; N/A                       ;
;             -- CLKIN(0) source                                                                ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                ; N/A                       ;
;             -- CLKIN(2) source                                                                ; N/A                       ;
;             -- CLKIN(3) source                                                                ; N/A                       ;
;     -- PLL Output Counter                                                                     ;                           ;
;         -- pll250_0002:pll250_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                         ; 250.0 MHz                 ;
;             -- Output Clock Location                                                          ; PLLOUTPUTCOUNTER_X0_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                         ; Off                       ;
;             -- Duty Cycle                                                                     ; 50.0000                   ;
;             -- Phase Shift                                                                    ; 0.000000 degrees          ;
;             -- C Counter                                                                      ; 2                         ;
;             -- C Counter PH Mux PRST                                                          ; 0                         ;
;             -- C Counter PRST                                                                 ; 1                         ;
;                                                                                               ;                           ;
+-----------------------------------------------------------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                           ; Entity Name             ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
; |DE0_CV                                         ; 1307.5 (0.5)         ; 1307.5 (0.5)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2514 (1)            ; 542 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 67   ; 0            ; |DE0_CV                                                                                                                                       ; DE0_CV                  ; work         ;
;    |LowtoHigh:htl|                              ; 996.4 (0.0)          ; 996.4 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1992 (0)            ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl                                                                                                                         ; LowtoHigh               ; work         ;
;       |LowtoHigh_control:control|               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|LowtoHigh_control:control                                                                                               ; LowtoHigh_control       ; work         ;
;       |delay_datapath:datapath|                 ; 995.2 (0.0)          ; 995.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1990 (0)            ; 50 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath                                                                                                 ; delay_datapath          ; work         ;
;          |_32bit_REG:r|                         ; 21.0 (21.0)          ; 21.1 (21.1)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|_32bit_REG:r                                                                                    ; _32bit_REG              ; work         ;
;          |singlepath_3_spy_p25_50:path|         ; 974.1 (24.5)         ; 974.1 (24.5)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1949 (49)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path                                                                    ; singlepath_3_spy_p25_50 ; work         ;
;             |singlepath_3_spy_p25:p0|           ; 18.6 (18.6)          ; 18.6 (18.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p0                                            ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p1|           ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p1                                            ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p10|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p10                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p11|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p11                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p12|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p12                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p13|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p13                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p14|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p14                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p15|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p15                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p16|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p16                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p17|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p17                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p18|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p18                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p19|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p19                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p2|           ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p2                                            ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p20|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p20                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p21|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p21                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p22|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p22                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p23|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p23                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p24|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p24                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p25|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p25                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p26|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p26                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p27|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p27                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p28|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p28                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p29|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p29                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p3|           ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p3                                            ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p30|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p30                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p31|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p31                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p32|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p32                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p33|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p33                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p34|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p34                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p35|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p35                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p36|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p36                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p37|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p37                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p38|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p38                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p39|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p39                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p4|           ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p4                                            ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p40|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p40                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p41|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p41                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p42|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p42                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p43|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p43                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p44|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p44                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p45|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p45                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p46|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p46                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p47|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p47                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p48|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p48                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p49|          ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p49                                           ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p5|           ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p5                                            ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p6|           ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p6                                            ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p7|           ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p7                                            ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p8|           ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p8                                            ; singlepath_3_spy_p25    ; work         ;
;             |singlepath_3_spy_p25:p9|           ; 19.0 (19.0)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|LowtoHigh:htl|delay_datapath:datapath|singlepath_3_spy_p25_50:path|singlepath_3_spy_p25:p9                                            ; singlepath_3_spy_p25    ; work         ;
;    |decimal_to_7seg:dectoseg|                   ; 291.5 (0.0)          ; 291.9 (0.0)                      ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 479 (0)             ; 488 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg                                                                                                              ; decimal_to_7seg         ; work         ;
;       |_32bit_DIV:h0|                           ; 52.3 (0.0)           ; 52.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (0)              ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0                                                                                                ; _32bit_DIV              ; work         ;
;          |DIV_control:g0|                       ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_control:g0                                                                                 ; DIV_control             ; work         ;
;          |DIV_datpath:g1|                       ; 49.7 (0.0)           ; 49.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1                                                                                 ; DIV_datpath             ; work         ;
;             |_32bit_2x1MUX:g5|                  ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_2x1MUX:g5                                                                ; _32bit_2x1MUX           ; work         ;
;             |_32bit_ADD:g7|                     ; 6.9 (0.0)            ; 6.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7                                                                   ; _32bit_ADD              ; work         ;
;                |full_adder:FA10|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA10                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA10|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA13|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA13                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA13|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA15|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA15                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA15|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA16|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA16                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA16|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA20|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA20                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA20|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA23|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA23                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA23|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA25|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA25                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA25|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA28|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA28                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA28|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA3|                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA3                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA3|half_adder:second_sum                              ; half_adder              ; work         ;
;                |full_adder:FA5|                 ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA5                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA5|half_adder:second_sum                              ; half_adder              ; work         ;
;                |full_adder:FA7|                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA7                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA7|half_adder:second_sum                              ; half_adder              ; work         ;
;             |_32bit_REG:g0|                     ; 9.2 (9.2)            ; 9.6 (9.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g0                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_REG:g6|                     ; 8.5 (8.5)            ; 9.8 (9.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_REG:g6                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_SLT:g3|                     ; 6.3 (0.0)            ; 6.4 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SLT:g3                                                                   ; _32bit_SLT              ; work         ;
;                |_32bit_SUB:c0|                  ; 6.3 (0.0)            ; 6.4 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0                                                     ; _32bit_SUB              ; work         ;
;                   |_32bit_ADD:g1|               ; 6.3 (0.0)            ; 6.4 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1                                       ; _32bit_ADD              ; work         ;
;                      |full_adder:FA30|          ; 5.7 (5.7)            ; 5.8 (5.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA30                       ; full_adder              ; work         ;
;                      |full_adder:FA31|          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31                       ; full_adder              ; work         ;
;                         |half_adder:second_sum| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31|half_adder:second_sum ; half_adder              ; work         ;
;             |_32bit_SUB:g2|                     ; 8.6 (0.0)            ; 8.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2                                                                   ; _32bit_SUB              ; work         ;
;                |_32bit_ADD:g1|                  ; 8.6 (0.0)            ; 8.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1                                                     ; _32bit_ADD              ; work         ;
;                   |full_adder:FA10|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA11|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA12|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA13|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA14|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA15|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA16|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA17|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA18|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA19|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA2|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA20|             ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA21|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA22|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA23|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA24|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA25|             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA26|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA27|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA28|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA29|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA3|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA30|             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA4|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA5|              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA6|              ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA7|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA8|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA9|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9|half_adder:second_sum                ; half_adder              ; work         ;
;       |_32bit_DIV:h1|                           ; 52.8 (0.0)           ; 52.9 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (0)              ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1                                                                                                ; _32bit_DIV              ; work         ;
;          |DIV_control:g0|                       ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_control:g0                                                                                 ; DIV_control             ; work         ;
;          |DIV_datpath:g1|                       ; 50.0 (0.0)           ; 50.1 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1                                                                                 ; DIV_datpath             ; work         ;
;             |_32bit_2x1MUX:g5|                  ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_2x1MUX:g5                                                                ; _32bit_2x1MUX           ; work         ;
;             |_32bit_ADD:g7|                     ; 6.9 (0.0)            ; 6.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7                                                                   ; _32bit_ADD              ; work         ;
;                |full_adder:FA10|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA10                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA10|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA13|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA13                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA13|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA15|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA15                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA15|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA16|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA16                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA16|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA20|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA20                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA20|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA23|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA23                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA23|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA25|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA25                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA25|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA28|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA28                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA28|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA3|                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA3                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA3|half_adder:second_sum                              ; half_adder              ; work         ;
;                |full_adder:FA5|                 ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA5                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA5|half_adder:second_sum                              ; half_adder              ; work         ;
;                |full_adder:FA7|                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA7                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA7|half_adder:second_sum                              ; half_adder              ; work         ;
;             |_32bit_REG:g0|                     ; 9.4 (9.4)            ; 10.0 (10.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g0                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_REG:g6|                     ; 8.7 (8.7)            ; 9.6 (9.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_REG:g6                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_SLT:g3|                     ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SLT:g3                                                                   ; _32bit_SLT              ; work         ;
;                |_32bit_SUB:c0|                  ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0                                                     ; _32bit_SUB              ; work         ;
;                   |_32bit_ADD:g1|               ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1                                       ; _32bit_ADD              ; work         ;
;                      |full_adder:FA30|          ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA30                       ; full_adder              ; work         ;
;                      |full_adder:FA31|          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31                       ; full_adder              ; work         ;
;                         |half_adder:second_sum| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31|half_adder:second_sum ; half_adder              ; work         ;
;             |_32bit_SUB:g2|                     ; 8.4 (0.0)            ; 8.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2                                                                   ; _32bit_SUB              ; work         ;
;                |_32bit_ADD:g1|                  ; 8.4 (0.0)            ; 8.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1                                                     ; _32bit_ADD              ; work         ;
;                   |full_adder:FA10|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA11|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA12|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA13|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA14|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA15|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA16|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA17|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA18|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA19|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA2|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA20|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA21|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA22|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA23|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA24|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA25|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA26|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA27|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA28|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA29|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA3|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA30|             ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA4|              ; 0.0 (0.0)            ; 0.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA5|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA6|              ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA7|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA8|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA9|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9|half_adder:second_sum                ; half_adder              ; work         ;
;       |_32bit_DIV:h2|                           ; 53.2 (0.0)           ; 53.2 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (0)              ; 99 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2                                                                                                ; _32bit_DIV              ; work         ;
;          |DIV_control:g0|                       ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_control:g0                                                                                 ; DIV_control             ; work         ;
;          |DIV_datpath:g1|                       ; 50.0 (0.0)           ; 50.1 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1                                                                                 ; DIV_datpath             ; work         ;
;             |_32bit_2x1MUX:g5|                  ; 8.1 (8.1)            ; 8.1 (8.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_2x1MUX:g5                                                                ; _32bit_2x1MUX           ; work         ;
;             |_32bit_ADD:g7|                     ; 6.8 (0.0)            ; 6.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7                                                                   ; _32bit_ADD              ; work         ;
;                |full_adder:FA10|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA10                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA10|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA13|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA13                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA13|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA15|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA15                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA15|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA16|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA16                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA16|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA20|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA20                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA20|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA23|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA23                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA23|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA25|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA25                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA25|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA28|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA28                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA28|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA3|                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA3                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA3|half_adder:second_sum                              ; half_adder              ; work         ;
;                |full_adder:FA5|                 ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA5                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA5|half_adder:second_sum                              ; half_adder              ; work         ;
;                |full_adder:FA7|                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA7                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA7|half_adder:second_sum                              ; half_adder              ; work         ;
;             |_32bit_REG:g0|                     ; 9.2 (9.2)            ; 10.2 (10.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g0                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_REG:g6|                     ; 8.8 (8.8)            ; 10.9 (10.9)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_REG:g6                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_SLT:g3|                     ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SLT:g3                                                                   ; _32bit_SLT              ; work         ;
;                |_32bit_SUB:c0|                  ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0                                                     ; _32bit_SUB              ; work         ;
;                   |_32bit_ADD:g1|               ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1                                       ; _32bit_ADD              ; work         ;
;                      |full_adder:FA30|          ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA30                       ; full_adder              ; work         ;
;                      |full_adder:FA31|          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31                       ; full_adder              ; work         ;
;                         |half_adder:second_sum| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31|half_adder:second_sum ; half_adder              ; work         ;
;             |_32bit_SUB:g2|                     ; 7.8 (0.0)            ; 7.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2                                                                   ; _32bit_SUB              ; work         ;
;                |_32bit_ADD:g1|                  ; 7.8 (0.0)            ; 7.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1                                                     ; _32bit_ADD              ; work         ;
;                   |full_adder:FA10|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA11|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA12|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA13|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA14|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA15|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA16|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA17|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA18|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA19|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA2|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA20|             ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA21|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA22|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA23|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA24|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA25|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA26|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA27|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA28|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA29|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA3|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA30|             ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA4|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA5|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA6|              ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA7|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA8|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA9|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9|half_adder:second_sum                ; half_adder              ; work         ;
;       |_32bit_DIV:h3|                           ; 53.0 (0.0)           ; 53.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (0)              ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3                                                                                                ; _32bit_DIV              ; work         ;
;          |DIV_control:g0|                       ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_control:g0                                                                                 ; DIV_control             ; work         ;
;          |DIV_datpath:g1|                       ; 50.0 (0.0)           ; 50.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1                                                                                 ; DIV_datpath             ; work         ;
;             |_32bit_2x1MUX:g5|                  ; 9.1 (9.1)            ; 9.1 (9.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_2x1MUX:g5                                                                ; _32bit_2x1MUX           ; work         ;
;             |_32bit_ADD:g7|                     ; 6.9 (0.0)            ; 6.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7                                                                   ; _32bit_ADD              ; work         ;
;                |full_adder:FA10|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA10                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA10|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA13|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA13                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA13|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA15|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA15                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA15|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA16|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA16                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA16|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA20|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA20                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA20|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA23|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA23                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA23|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA25|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA25                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA25|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA28|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA28                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA28|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA3|                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA3                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA3|half_adder:second_sum                              ; half_adder              ; work         ;
;                |full_adder:FA5|                 ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA5                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA5|half_adder:second_sum                              ; half_adder              ; work         ;
;                |full_adder:FA7|                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA7                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA7|half_adder:second_sum                              ; half_adder              ; work         ;
;             |_32bit_REG:g0|                     ; 9.3 (9.3)            ; 10.2 (10.2)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g0                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_REG:g6|                     ; 8.8 (8.8)            ; 9.5 (9.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_REG:g6                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_SLT:g3|                     ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SLT:g3                                                                   ; _32bit_SLT              ; work         ;
;                |_32bit_SUB:c0|                  ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0                                                     ; _32bit_SUB              ; work         ;
;                   |_32bit_ADD:g1|               ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1                                       ; _32bit_ADD              ; work         ;
;                      |full_adder:FA30|          ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA30                       ; full_adder              ; work         ;
;                      |full_adder:FA31|          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31                       ; full_adder              ; work         ;
;                         |half_adder:second_sum| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31|half_adder:second_sum ; half_adder              ; work         ;
;             |_32bit_SUB:g2|                     ; 7.9 (0.0)            ; 7.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2                                                                   ; _32bit_SUB              ; work         ;
;                |_32bit_ADD:g1|                  ; 7.9 (0.0)            ; 7.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1                                                     ; _32bit_ADD              ; work         ;
;                   |full_adder:FA10|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA11|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA12|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA13|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA14|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA15|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA16|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA17|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA18|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA19|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA2|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA20|             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA21|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA22|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA23|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA24|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA25|             ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA26|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA27|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA28|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA29|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA3|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA30|             ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA4|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA5|              ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA6|              ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA7|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA8|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA9|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9|half_adder:second_sum                ; half_adder              ; work         ;
;       |_32bit_DIV:h4|                           ; 52.8 (0.0)           ; 52.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (0)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4                                                                                                ; _32bit_DIV              ; work         ;
;          |DIV_control:g0|                       ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_control:g0                                                                                 ; DIV_control             ; work         ;
;          |DIV_datpath:g1|                       ; 50.0 (0.0)           ; 50.1 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1                                                                                 ; DIV_datpath             ; work         ;
;             |_32bit_2x1MUX:g5|                  ; 9.1 (9.1)            ; 9.1 (9.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_2x1MUX:g5                                                                ; _32bit_2x1MUX           ; work         ;
;             |_32bit_ADD:g7|                     ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7                                                                   ; _32bit_ADD              ; work         ;
;                |full_adder:FA10|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA10                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA10|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA13|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA13                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA13|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA15|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA15                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA15|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA16|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA16                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA16|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA20|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA20                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA20|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA23|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA23                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA23|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA25|                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA25                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA25|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA28|                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA28                                                   ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA28|half_adder:second_sum                             ; half_adder              ; work         ;
;                |full_adder:FA3|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA3                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA3|half_adder:second_sum                              ; half_adder              ; work         ;
;                |full_adder:FA5|                 ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA5                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA5|half_adder:second_sum                              ; half_adder              ; work         ;
;                |full_adder:FA7|                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA7                                                    ; full_adder              ; work         ;
;                   |half_adder:second_sum|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_ADD:g7|full_adder:FA7|half_adder:second_sum                              ; half_adder              ; work         ;
;             |_32bit_REG:g0|                     ; 9.3 (9.3)            ; 10.2 (10.2)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g0                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_REG:g6|                     ; 8.8 (8.8)            ; 10.2 (10.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_REG:g6                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_SLT:g3|                     ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SLT:g3                                                                   ; _32bit_SLT              ; work         ;
;                |_32bit_SUB:c0|                  ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0                                                     ; _32bit_SUB              ; work         ;
;                   |_32bit_ADD:g1|               ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1                                       ; _32bit_ADD              ; work         ;
;                      |full_adder:FA30|          ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA30                       ; full_adder              ; work         ;
;                      |full_adder:FA31|          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31                       ; full_adder              ; work         ;
;                         |half_adder:second_sum| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31|half_adder:second_sum ; half_adder              ; work         ;
;             |_32bit_SUB:g2|                     ; 7.8 (0.0)            ; 7.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2                                                                   ; _32bit_SUB              ; work         ;
;                |_32bit_ADD:g1|                  ; 7.8 (0.0)            ; 7.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1                                                     ; _32bit_ADD              ; work         ;
;                   |full_adder:FA10|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA11|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA12|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA13|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA14|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA15|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA16|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA17|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA18|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA19|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA2|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA20|             ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA21|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA22|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA23|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA24|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA25|             ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA26|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA27|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA28|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA29|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA3|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA30|             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA4|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA5|              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA6|              ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA7|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA8|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA9|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9|half_adder:second_sum                ; half_adder              ; work         ;
;       |_32bit_DIV:h5|                           ; 27.3 (0.0)           ; 27.4 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5                                                                                                ; _32bit_DIV              ; work         ;
;          |DIV_control:g0|                       ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_control:g0                                                                                 ; DIV_control             ; work         ;
;          |DIV_datpath:g1|                       ; 24.3 (0.0)           ; 24.4 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1                                                                                 ; DIV_datpath             ; work         ;
;             |_32bit_REG:g0|                     ; 9.2 (9.2)            ; 9.9 (9.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_REG:g0                                                                   ; _32bit_REG              ; work         ;
;             |_32bit_SLT:g3|                     ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SLT:g3                                                                   ; _32bit_SLT              ; work         ;
;                |_32bit_SUB:c0|                  ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0                                                     ; _32bit_SUB              ; work         ;
;                   |_32bit_ADD:g1|               ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1                                       ; _32bit_ADD              ; work         ;
;                      |full_adder:FA30|          ; 5.6 (5.6)            ; 5.6 (5.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA30                       ; full_adder              ; work         ;
;                      |full_adder:FA31|          ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31                       ; full_adder              ; work         ;
;                         |half_adder:second_sum| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SLT:g3|_32bit_SUB:c0|_32bit_ADD:g1|full_adder:FA31|half_adder:second_sum ; half_adder              ; work         ;
;             |_32bit_SUB:g2|                     ; 8.3 (0.0)            ; 8.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2                                                                   ; _32bit_SUB              ; work         ;
;                |_32bit_ADD:g1|                  ; 8.3 (0.0)            ; 8.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1                                                     ; _32bit_ADD              ; work         ;
;                   |full_adder:FA10|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA10|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA11|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA11|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA12|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA12|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA13|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA13|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA14|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA14|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA15|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA15|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA16|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA16|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA17|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA17|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA18|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA18|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA19|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA19|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA2|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA2|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA20|             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA20|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA21|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA21|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA22|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA22|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA23|             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA23|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA24|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA24|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA25|             ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA25|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA26|             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA26|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA27|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA27|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA28|             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA28|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA29|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA29|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA3|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA3|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA30|             ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30                                     ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA30|half_adder:second_sum               ; half_adder              ; work         ;
;                   |full_adder:FA4|              ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA4|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA5|              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA5|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA6|              ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA6|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA7|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA7|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA8|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA8|half_adder:second_sum                ; half_adder              ; work         ;
;                   |full_adder:FA9|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9                                      ; full_adder              ; work         ;
;                      |half_adder:second_sum|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_datpath:g1|_32bit_SUB:g2|_32bit_ADD:g1|full_adder:FA9|half_adder:second_sum                ; half_adder              ; work         ;
;    |display:g0|                                 ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|display:g0                                                                                                                            ; display                 ; work         ;
;    |display:g1|                                 ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|display:g1                                                                                                                            ; display                 ; work         ;
;    |display:g2|                                 ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|display:g2                                                                                                                            ; display                 ; work         ;
;    |display:g3|                                 ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|display:g3                                                                                                                            ; display                 ; work         ;
;    |display:g4|                                 ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|display:g4                                                                                                                            ; display                 ; work         ;
;    |display:g5|                                 ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|display:g5                                                                                                                            ; display                 ; work         ;
;    |pll250_0002:pll250_inst|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|pll250_0002:pll250_inst                                                                                                               ; pll250_0002             ; pll250       ;
;       |altera_pll:altera_pll_i|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|pll250_0002:pll250_inst|altera_pll:altera_pll_i                                                                                       ; altera_pll              ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK2_50  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX0[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[0]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET_N    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SD_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CMD     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[0] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[1] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[2] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[3] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLOCK2_50           ;                   ;         ;
; CLOCK3_50           ;                   ;         ;
; KEY[0]              ;                   ;         ;
; KEY[1]              ;                   ;         ;
; KEY[2]              ;                   ;         ;
; KEY[3]              ;                   ;         ;
; RESET_N             ;                   ;         ;
; SW[0]               ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; SW[8]               ;                   ;         ;
; SW[9]               ;                   ;         ;
; CLOCK4_50           ;                   ;         ;
; SD_CMD              ;                   ;         ;
; SD_DATA[0]          ;                   ;         ;
; SD_DATA[1]          ;                   ;         ;
; SD_DATA[2]          ;                   ;         ;
; SD_DATA[3]          ;                   ;         ;
; CLOCK_50            ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                      ;
+------------------------------------------------------------------+---------------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                             ; Location                  ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------+---------------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                         ; PIN_M9                    ; 488     ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_control:g0|WideAnd4   ; MLABCELL_X45_Y2_N30       ; 68      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h0|DIV_control:g0|WideAnd4~0 ; LABCELL_X43_Y2_N21        ; 80      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_control:g0|WideAnd4   ; MLABCELL_X37_Y1_N48       ; 69      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h1|DIV_control:g0|WideAnd4~0 ; LABCELL_X35_Y1_N39        ; 79      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_control:g0|WideAnd4   ; MLABCELL_X37_Y1_N57       ; 75      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h2|DIV_control:g0|WideAnd4~0 ; LABCELL_X35_Y1_N36        ; 94      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_control:g0|WideAnd4   ; LABCELL_X29_Y2_N30        ; 73      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h3|DIV_control:g0|WideAnd4~0 ; LABCELL_X29_Y2_N33        ; 81      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_control:g0|WideAnd4   ; LABCELL_X24_Y5_N6         ; 72      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h4|DIV_control:g0|WideAnd4~0 ; LABCELL_X24_Y5_N45        ; 84      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_control:g0|WideAnd4   ; LABCELL_X25_Y5_N54        ; 39      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decimal_to_7seg:dectoseg|_32bit_DIV:h5|DIV_control:g0|WideAnd4~0 ; LABCELL_X25_Y5_N57        ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pll250_0002:pll250_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 54      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
+------------------------------------------------------------------+---------------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                ;
+----------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                           ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                       ; PIN_M9                    ; 488     ; Global Clock         ; GCLK5            ; --                        ;
; pll250_0002:pll250_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 54      ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 1,708 / 140,056 ( 1 % ) ;
; C12 interconnects            ; 3 / 6,048 ( < 1 % )     ;
; C2 interconnects             ; 382 / 54,648 ( < 1 % )  ;
; C4 interconnects             ; 176 / 25,920 ( < 1 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 469 / 140,056 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Local interconnects          ; 1,611 / 36,960 ( 4 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 22 / 5,984 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 25 / 9,504 ( < 1 % )    ;
; R3 interconnects             ; 659 / 60,192 ( 1 % )    ;
; R6 interconnects             ; 690 / 127,072 ( < 1 % ) ;
; Spine clocks                 ; 3 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 67        ; 0            ; 67        ; 0            ; 0            ; 67        ; 67        ; 0            ; 67        ; 67        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 67           ; 0         ; 67           ; 67           ; 0         ; 0         ; 67           ; 0         ; 0         ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 61           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CMD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "DE0_CV"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance pll250_0002:pll250_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/22.1std/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll250_0002:pll250_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): pll250_0002:pll250_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 34 fanout uses global clock CLKCTRL_G0
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 370 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'DE0_CV.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll250_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 10 -duty_cycle 50.00 -name {pll250_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {pll250_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pll250_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 2 -duty_cycle 50.00 -name {pll250_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {pll250_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll250_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll250_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll250_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll250_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] with master clock period: 4.000 found on PLL node: pll250_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):    4.000     CLOCK_50
    Info (332111):    0.400 pll250_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    0.800 pll250_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X33_Y0 to location X43_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 1.16 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169064): Following 6 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin CLOCK4_50 has a permanently disabled output enable File: C:/Users/Lenovo/Desktop/FPGA-Spy-Hardware-Delay/DE0_CV.v Line: 12
    Info (169065): Pin SD_CMD has a permanently disabled output enable File: C:/Users/Lenovo/Desktop/FPGA-Spy-Hardware-Delay/DE0_CV.v Line: 28
    Info (169065): Pin SD_DATA[0] has a permanently disabled output enable File: C:/Users/Lenovo/Desktop/FPGA-Spy-Hardware-Delay/DE0_CV.v Line: 29
    Info (169065): Pin SD_DATA[1] has a permanently disabled output enable File: C:/Users/Lenovo/Desktop/FPGA-Spy-Hardware-Delay/DE0_CV.v Line: 29
    Info (169065): Pin SD_DATA[2] has a permanently disabled output enable File: C:/Users/Lenovo/Desktop/FPGA-Spy-Hardware-Delay/DE0_CV.v Line: 29
    Info (169065): Pin SD_DATA[3] has a permanently disabled output enable File: C:/Users/Lenovo/Desktop/FPGA-Spy-Hardware-Delay/DE0_CV.v Line: 29
Info (144001): Generated suppressed messages file C:/Users/Lenovo/Desktop/FPGA-Spy-Hardware-Delay/DE0_CV.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 6241 megabytes
    Info: Processing ended: Thu Jun 22 13:15:32 2023
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:01:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Lenovo/Desktop/FPGA-Spy-Hardware-Delay/DE0_CV.fit.smsg.


