# MY_FPGA_VERILOG
 Repositório onde compartilho meus códigos em verilog HDL

.***************************************************************
.*    * * * * *       * * * * *       * * * * *       * * *    *   
.*   *               *       *       *               *     *   *   
.*  * * * * *       * *  *  *       *    * * *      * * * * *  *   
.* *               *               *       *       *         * *   
.**               *               * * * * *       *           **   
.***************************************************************
   
    



OLÁ, MEU NOME É TARCÍSIO, E ESTOU CURSANDO ENGENHARIA DE COMPUTAÇÃO G
NO CEFET-MG.
RESOLVI ABRIR ESSE ESPAÇO PARA COMPARTILHAR ALGUNS 
CÓDIGOS EM VERILOG QUE DESENVOLVI AO LONGO DO CURSO DE SISTEMAS DIGITAIS.

COMO SOU UM ENTUSIASTA DA ÁREA DE HARDWARE, ADQUIRI UMA FPGA, SEMELHANTE 
A QUE USAMOS NOS LABORATÓRIOS DA UNIVERSIDADE, PARA BRINCAR E FAZER ALGUNS PROJETOS.
NO INÍCIO DO CURSO DE SISTEMAS DIGITAIS, ACHEI A DOCUMENTAÇÃO, DE VERILOG, EM PORTUGUÊS, POUCO INTUITIVA ENTÃO COMENTEI EM TODOS OS CÓDIGOS O PASSO A PASSO DO DESENVOLVIMETO.

ALGUMAS EXPECIFICAÇÕES DA MINHA FPGA:

MODELO: PLACA RZ-EASYFPGA ALTERA CYCLONE IV EP4CE6
CRISTAL OSCILADOR: 50MHZ
Memória: 64 MBits

AQUI UM LINK COM MAIS DETALHES : https://www.embarcados.com.br/placa-de-fpga-com-cyclone-iv/
AQUI ONDE IMPORTEI A PEÇA: http://bit.ly/3rV8QjT
 

*****************
*   ARQUIVOS    *
*****************

1 - divClock.v 
    * DIVISOR DE CLOCK( CLOCK DIVIDER). RECEBE UM CLOCK DE 50MHZ E GERA UMA SAÍDA DE 1HZ.