# Variable

```veryl
# module A {
var var_a: logic        ;
var var_b: logic<10>    ;
var var_c: logic<10, 10>;
var var_d: u32          ;
# }
```
