<?xml version="1.0" encoding="UTF-8" standalone="no" ?>
<generated_project xmlns="http://www.xilinx.com/XMLSchema" xmlns:xil_pn="http://www.xilinx.com/XMLSchema">

  <!--                                                          -->

  <!--             For tool use only. Do not edit.              -->

  <!--                                                          -->

  <!-- ProjectNavigator created generated project file.         -->

  <!-- For use in tracking generated file and other information -->

  <!-- allowing preservation of process status.                 -->

  <!--                                                          -->

  <!-- Copyright (c) 1995-2013 Xilinx, Inc.  All rights reserved. -->

  <version xmlns="http://www.xilinx.com/XMLSchema">11.1</version>

  <sourceproject xmlns="http://www.xilinx.com/XMLSchema" xil_pn:fileType="FILE_XISE" xil_pn:name="Aufgabe1.xise"/>

  <files xmlns="http://www.xilinx.com/XMLSchema">
    <file xil_pn:branch="BehavioralSim" xil_pn:fileType="FILE_MODELSIM_CMD" xil_pn:name="Aufgabe1f.fdo"/>
    <file xil_pn:branch="BehavioralSim" xil_pn:fileType="FILE_VERILOG" xil_pn:name="Aufgabe1f.vf"/>
    <file xil_pn:fileType="FILE_VERILOG" xil_pn:name="Aufgabe1f_drc.vf"/>
    <file xil_pn:branch="BehavioralSim" xil_pn:fileType="FILE_MODELSIM_CMD" xil_pn:name="Aufgabe2d.fdo"/>
    <file xil_pn:branch="BehavioralSim" xil_pn:fileType="FILE_VERILOG" xil_pn:name="Aufgabe2d.vf"/>
    <file xil_pn:fileType="FILE_VERILOG" xil_pn:name="Aufgabe2d_drc.vf"/>
    <file xil_pn:fileType="FILE_SPL" xil_pn:name="FSM.spl"/>
    <file xil_pn:fileType="FILE_SYMBOL" xil_pn:name="FSM.sym" xil_pn:origination="imported"/>
    <file xil_pn:branch="BehavioralSim" xil_pn:fileType="FILE_MODELSIM_CMD" xil_pn:name="Test.fdo"/>
    <file xil_pn:branch="BehavioralSim" xil_pn:fileType="FILE_VERILOG" xil_pn:name="Test.vf"/>
    <file xil_pn:fileType="FILE_VERILOG" xil_pn:name="Test_drc.vf"/>
    <file xil_pn:branch="BehavioralSim" xil_pn:fileType="FILE_MODELSIM_CMD" xil_pn:name="adder4.fdo"/>
    <file xil_pn:fileType="FILE_SPL" xil_pn:name="mem32x12.spl"/>
    <file xil_pn:fileType="FILE_SYMBOL" xil_pn:name="mem32x12.sym" xil_pn:origination="imported"/>
    <file xil_pn:fileType="FILE_SPL" xil_pn:name="mem32x6.spl"/>
    <file xil_pn:fileType="FILE_SYMBOL" xil_pn:name="mem32x6.sym" xil_pn:origination="imported"/>
    <file xil_pn:fileType="FILE_SPL" xil_pn:name="reg4.spl"/>
    <file xil_pn:fileType="FILE_SYMBOL" xil_pn:name="reg4.sym" xil_pn:origination="imported"/>
    <file xil_pn:fileType="FILE_SPL" xil_pn:name="reg4WRWE.spl"/>
    <file xil_pn:fileType="FILE_SYMBOL" xil_pn:name="reg4WRWE.sym" xil_pn:origination="imported"/>
    <file xil_pn:fileType="FILE_SPL" xil_pn:name="regAdd4.spl"/>
    <file xil_pn:fileType="FILE_SYMBOL" xil_pn:name="regAdd4.sym" xil_pn:origination="imported"/>
    <file xil_pn:branch="BehavioralSim" xil_pn:fileType="FILE_MODELSIM_LOG" xil_pn:name="vsim.wlf"/>
    <file xil_pn:fileType="FILE_DIRECTORY" xil_pn:name="work"/>
  </files>

  <transforms xmlns="http://www.xilinx.com/XMLSchema">
    <transform xil_pn:end_ts="1592989282" xil_pn:name="TRAN_copyInitialToAbstractSimulation" xil_pn:start_ts="1592989282">
      <status xil_pn:value="SuccessfullyRun"/>
      <status xil_pn:value="ReadyToRun"/>
    </transform>
    <transform xil_pn:end_ts="1592993301" xil_pn:in_ck="-8733275257200044225" xil_pn:name="TRAN_copyAbstractToPostAbstractSimulation" xil_pn:start_ts="1592993301">
      <status xil_pn:value="SuccessfullyRun"/>
      <status xil_pn:value="ReadyToRun"/>
      <outfile xil_pn:name="../Aufgabe1.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/adder4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/busConnector2.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/busConnector3.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/busConnector4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/busConnector5.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/busConnector6.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/const0000.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/const0001.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/inverter4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x10.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x12.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x14.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x16.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x6.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x8.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x10.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x12.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x14.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x16.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x6.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x8.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x10.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x12.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x14.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x16.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x6.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x8.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mux2x4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mux4x4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg1.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg10.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg10WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg10WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg12.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg12WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg12WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg14.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg14WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg14WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg16.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg16WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg16WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg1WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg1WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg2.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg2WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg2WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg4WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg4WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg8.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg8WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg8WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/regAdd4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/registerfile4x4RP1WP1.vhd"/>
    </transform>
    <transform xil_pn:end_ts="1593006828" xil_pn:name="TRAN_xawsToSimhdl" xil_pn:prop_ck="-3084209462175960783" xil_pn:start_ts="1593006828">
      <status xil_pn:value="SuccessfullyRun"/>
      <status xil_pn:value="ReadyToRun"/>
    </transform>
    <transform xil_pn:end_ts="1593014259" xil_pn:in_ck="7099014790630857671" xil_pn:name="TRAN_schematicsToHdlSim" xil_pn:prop_ck="-3214975455169877773" xil_pn:start_ts="1593014257">
      <status xil_pn:value="SuccessfullyRun"/>
      <status xil_pn:value="ReadyToRun"/>
      <outfile xil_pn:name="Aufgabe1f.vf"/>
      <outfile xil_pn:name="Aufgabe2d.vf"/>
      <outfile xil_pn:name="Test.vf"/>
    </transform>
    <transform xil_pn:end_ts="1592989284" xil_pn:name="TRAN_regenerateCoresSim" xil_pn:prop_ck="-8583441934650903535" xil_pn:start_ts="1592989284">
      <status xil_pn:value="SuccessfullyRun"/>
      <status xil_pn:value="ReadyToRun"/>
    </transform>
    <transform xil_pn:end_ts="1593014259" xil_pn:in_ck="-6985677342237079136" xil_pn:name="TRAN_copyPostAbstractToPreSimulation" xil_pn:start_ts="1593014259">
      <status xil_pn:value="SuccessfullyRun"/>
      <status xil_pn:value="ReadyToRun"/>
      <outfile xil_pn:name="../Aufgabe1.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/adder4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/busConnector2.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/busConnector3.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/busConnector4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/busConnector5.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/busConnector6.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/const0000.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/const0001.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/inverter4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x10.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x12.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x14.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x16.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x6.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem16x8.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x10.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x12.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x14.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x16.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x6.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem32x8.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x10.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x12.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x14.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x16.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x6.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mem4x8.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mux2x4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/mux4x4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg1.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg10.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg10WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg10WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg12.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg12WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg12WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg14.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg14WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg14WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg16.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg16WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg16WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg1WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg1WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg2.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg2WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg2WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg4WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg4WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg8.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg8WE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/reg8WRWE.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/regAdd4.vhd"/>
      <outfile xil_pn:name="../VHDLBauteile_Datenpfad/registerfile4x4RP1WP1.vhd"/>
      <outfile xil_pn:name="Aufgabe1f.vf"/>
      <outfile xil_pn:name="Aufgabe2d.vf"/>
      <outfile xil_pn:name="Test.vf"/>
    </transform>
    <transform xil_pn:end_ts="1593014260" xil_pn:in_ck="-6985677342237079136" xil_pn:name="TRAN_MSimulateBehavioralModel" xil_pn:prop_ck="-9217842166928089438" xil_pn:start_ts="1593014259">
      <status xil_pn:value="SuccessfullyRun"/>
      <status xil_pn:value="ReadyToRun"/>
      <status xil_pn:value="OutOfDateForOutputs"/>
      <status xil_pn:value="OutputChanged"/>
      <outfile xil_pn:name="Aufgabe2d.fdo"/>
      <outfile xil_pn:name="vsim.wlf"/>
      <outfile xil_pn:name="work"/>
    </transform>
  </transforms>

</generated_project>
