<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ü¶é üßê üë©üèæ‚Äçü§ù‚Äçüë®üèΩ Une nouvelle approche de la mise en cache du processeur üêó üóª ü¶é</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Les puces de la plupart des ordinateurs de bureau modernes ont quatre c≈ìurs, mais les fabricants de puces ont d√©j√† annonc√© leur intention de passer √† ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Une nouvelle approche de la mise en cache du processeur</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/405229/"> Les puces de la plupart des ordinateurs de bureau modernes ont quatre c≈ìurs, mais les fabricants de puces ont d√©j√† annonc√© leur intention de passer √† six c≈ìurs, et les processeurs √† 16 c≈ìurs sont loin d'√™tre rares pour les serveurs hautes performances. <br><br>  Plus il y a de c≈ìurs, plus le probl√®me de l'allocation de m√©moire entre tous les c≈ìurs est important lorsque l'on travaille ensemble.  Avec l'augmentation du nombre de c≈ìurs, il devient de plus en plus rentable de minimiser la perte de temps dans la gestion des c≈ìurs pendant le traitement des donn√©es - car le taux d'√©change de donn√©es est en retard par rapport √† la vitesse du processeur et du traitement des donn√©es en m√©moire.  Vous pouvez physiquement vous tourner vers le cache rapide de quelqu'un d'autre, ou vous pouvez utiliser votre propre lent, mais √©conomiser du temps de transfert de donn√©es.  La t√¢che est compliqu√©e par le fait que la quantit√© de m√©moire demand√©e par les programmes ne correspond pas clairement aux tailles de cache de chaque type. <br><br>  Seule une quantit√© de m√©moire tr√®s limit√©e peut √™tre physiquement situ√©e le plus pr√®s possible du processeur - un cache de processeur de niveau L1, dont la quantit√© est extr√™mement petite.  Daniel Sanchez, Po-An Tsai et Nathan Beckmann, chercheurs du laboratoire d'informatique et d'intelligence artificielle du Massachusetts Institute of Technology, ont <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">enseign√© √† l'</a> ordinateur <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">comment</a> configurer diff√©rents types de m√©moire pour adapter une hi√©rarchie flexible de programmes √† en temps r√©el.  Le nouveau syst√®me, appel√© Jenga, analyse les besoins volum√©triques et la fr√©quence d'acc√®s des programmes √† la m√©moire et redistribue la puissance de chacun des 3 types de cache de processeur dans des combinaisons qui offrent une efficacit√© accrue et des √©conomies d'√©nergie. <br><br><img src="https://habrastorage.org/web/529/973/dab/529973dabf5740f28e7c90654392fdc7.jpg"><br><a name="habracut"></a><br>  Pour commencer, les chercheurs ont test√© l'augmentation des performances avec une combinaison de m√©moire statique et dynamique en travaillant sur des programmes pour un processeur monoc≈ìur et ont obtenu la hi√©rarchie principale - quand la combinaison est la meilleure √† utiliser.  A partir de 2 types de m√©moire ou d'un seul.  Deux param√®tres ont √©t√© √©valu√©s - le retard du signal (latence) et la consommation d'√©nergie pendant le fonctionnement de chaque programme.  Environ 40% des programmes ont commenc√© √† fonctionner plus mal avec une combinaison de types de m√©moire, le reste - mieux.  Apr√®s avoir corrig√© quels programmes ¬´aiment¬ª les performances mixtes et lesquelles - la taille de la m√©moire, les chercheurs ont construit leur syst√®me Jenga. <br><br>  Ils ont virtuellement test√© 4 types de programmes sur un ordinateur virtuel avec 36 c≈ìurs.  Test√© le programme: <br><br><ul><li>  omnet - Objective Modular Network Testbed, biblioth√®que de mod√©lisation C et plate-forme d'outils de mod√©lisation de r√©seau (bleu dans l'image) </li><li>  mcf - Meta Content Framework (rouge) </li><li>  astar - logiciel pour afficher la r√©alit√© virtuelle (vert) </li><li>  bzip2 - archiveur (couleur violette) </li></ul><br><img src="https://habrastorage.org/web/418/a86/477/418a864779484950a405f6757cd7054f.JPG"><br>  L'image montre o√π et comment les donn√©es de chaque programme ont √©t√© trait√©es.  Les lettres indiquent l'emplacement d'ex√©cution de chaque application (une par quadrant), les couleurs indiquent l'emplacement de ses donn√©es et les hachures indiquent le deuxi√®me niveau de la hi√©rarchie virtuelle lorsqu'elle est pr√©sente. <br><br><div class="spoiler">  <b class="spoiler_title">Niveaux de cache</b> <div class="spoiler_text">  Le cache CPU est divis√© en plusieurs niveaux.  Pour les processeurs universels - jusqu'√† 3. La m√©moire la plus rapide est le cache de premier niveau - le cache L1, car il est situ√© sur la m√™me puce que le processeur.  Se compose d'un cache de commandes et d'un cache de donn√©es.  Certains processeurs sans cache L1 ne peuvent pas fonctionner.  Le cache L1 fonctionne √† la fr√©quence du processeur et il est accessible √† chaque cycle d'horloge.  Il est souvent possible d'effectuer plusieurs op√©rations de lecture / √©criture en m√™me temps.  Le volume est g√©n√©ralement faible - pas plus de 128 Ko. <br><br>  Le cache L1 interagit avec un cache de deuxi√®me niveau - L2.  C'est le deuxi√®me plus rapide.  Habituellement, il est situ√© soit sur la puce, comme L1, soit √† proximit√© imm√©diate du c≈ìur, par exemple, dans une cartouche de processeur.  Dans les processeurs plus anciens, un chipset sur la carte m√®re.  La taille du cache L2 est de 128 Ko √† 12 Mo.  Dans les processeurs multic≈ìurs modernes, le cache de deuxi√®me niveau, situ√© sur la m√™me puce, est une m√©moire partag√©e - avec une taille de cache totale de 8 Mo, 2 Mo par c≈ìur.  En r√®gle g√©n√©rale, la latence du cache L2 situ√© sur la puce principale se situe entre 8 et 20 cycles d'horloge.  Dans les t√¢ches li√©es aux nombreux acc√®s √† une zone de m√©moire limit√©e, par exemple un SGBD, son utilisation compl√®te d√©cuple la productivit√©. <br><br>  Le cache L3 est g√©n√©ralement encore plus grand, bien que l√©g√®rement plus lent que L2 (en raison du fait que le bus entre L2 et L3 est plus √©troit que le bus entre L1 et L2).  L3 est g√©n√©ralement situ√© s√©par√©ment du c≈ìur du processeur, mais peut √™tre volumineux - plus de 32 Mo.  Le cache L3 est plus lent que les caches pr√©c√©dents, mais toujours plus rapide que la RAM.  Dans les syst√®mes multiprocesseurs est couramment utilis√©.  L'utilisation du cache de troisi√®me niveau est justifi√©e dans une gamme tr√®s √©troite de t√¢ches et peut non seulement ne pas augmenter la productivit√©, mais vice versa et entra√Æner une baisse g√©n√©rale des performances du syst√®me. <br><br>  La d√©sactivation du cache des deuxi√®me et troisi√®me niveaux est plus utile dans les probl√®mes math√©matiques lorsque la quantit√© de donn√©es est inf√©rieure √† la taille du cache.  Dans ce cas, vous pouvez charger toutes les donn√©es imm√©diatement dans le cache L1, puis les traiter. <br></div></div><br>  P√©riodiquement, Jenga au niveau du syst√®me d'exploitation reconfigure les hi√©rarchies virtuelles pour minimiser l'√©change de donn√©es, compte tenu des contraintes de ressources et du comportement des applications.  Chaque reconfiguration comprend quatre √©tapes. <br><br><img src="https://habrastorage.org/web/ce8/15c/03a/ce815c03aa5349de9e3d344b056770de.JPG"><br><br>  Jenga distribue les donn√©es non seulement en fonction des programmes qui sont distribu√©s - ceux qui aiment la grande m√©moire √† vitesse unique ou qui aiment les performances des caches mixtes, mais aussi en fonction de la proximit√© physique des cellules de m√©moire avec les donn√©es en cours de traitement.  Quel que soit le type de cache dont le programme a besoin par d√©faut ou dans la hi√©rarchie.  L'essentiel est de minimiser le retard du signal et la consommation d'√©nergie.  Selon le nombre de types de m√©moire que le programme ¬´aime¬ª, Jenga mod√©lise la latence de chaque hi√©rarchie virtuelle avec un ou deux niveaux.  Les hi√©rarchies √† deux niveaux forment une surface, les hi√©rarchies √† un niveau forment une courbe.  Jenga con√ßoit ensuite le retard minimum dans les tailles VL1, ce qui donne deux courbes.  Enfin, Jenga utilise ces courbes pour s√©lectionner la meilleure hi√©rarchie (c'est-√†-dire la taille VL1). <br><br>  L'utilisation de Jenga a donn√© un effet tangible.  La puce virtuelle √† 36 c≈ìurs √©tait 30% plus rapide et consommait 85% moins d'√©nergie.  Bien s√ªr, bien que Jenga ne soit qu'une simulation d'un ordinateur qui fonctionne, il faudra du temps avant de voir de vrais exemples de ce cache et m√™me avant que les fabricants de puces l'acceptent s'ils aiment la technologie. <br><br><h2>  Configuration conditionnelle de 36 machines nucl√©aires </h2><br><ul><li>  <b>Processeurs</b> .  36 c≈ìurs, ISA x86-64, 2,4 GHz, OOO de type Silvermont: 8B de large <br>  ifetch;  Bpred √† 2 niveaux avec 512 √ó 10 bits BHSR + 1024 √ó 2 bits PHT, d√©codage / √©mission / renommage / validation √† 2 voies, IQ et ROB √† 32 entr√©es, LQ √† 10 entr√©es, SQ √† 16 entr√©es;  371 pJ / instruction, 163 mW / puissance statique de base </li><li>  <b>Caches de niveau L1</b> .  32 ko, ensemble de 8 voies, donn√©es divis√©es et caches d'instructions, <br>  Latence √† 3 cycles;  15/33 pJ par coup / coup manqu√© </li><li>  <b>Prefetchers Prefetch Service</b> .  Pr√©fetchers de flux √† 16 entr√©es mod√©lis√©s et valid√©s par <br>  Nehalem </li><li>  <b>Caches de niveau L2</b> .  128 Ko priv√© par c≈ìur, 8 voies associatif ensemble, inclusif, latence 6 cycles;  46/93 pJ par coup / coup manqu√© </li><li>  <b>Mode coh√©rent (coh√©rence)</b> .  Banques de r√©pertoires de latence √† 16 voies et 6 cycles pour Jenga;  r√©pertoires L3 en cache pour les autres </li><li>  <b>NoC mondial</b> .  Maillage 6 √ó 6, flits et liens 128 bits, routage XY, routeurs pipelin√©s √† 2 cycles, liens √† 1 cycle;  63/71 pJ par routeur / travers√©e de flit de liaison, puissance statique de routeur / liaison de 12 / 4mW </li><li>  <b>Blocs de m√©moire statique SRAM</b> .  18 Mo, une banque de 512 Ko par tuile, zcache √† 4 voies, 52 candidats, latence de banque √† 9 cycles, partitionnement Vantage;  240/500 pJ par coup / manque, 28 mW / puissance statique de banque </li><li>  <b>M√©moire dynamique multicouche DRAM empil√©e</b> .  1152 Mo, un coffre de 128 Mo par 4 tuiles, alliage avec MAP-I DDR3-3200 (1600 MHz), bus 128 bits, 16 rang√©es, 8 banques / rang, m√©moire tampon de 2 Ko;  4,4 / 6,2 nJ par coup / manque, puissance statique de 88 mW / vo√ªte </li><li>  <b>M√©moire principale</b> .  4 canaux DDR3-1600, bus 64 bits, 2 rangs / canal, 8 banques / rang, 8 Ko de m√©moire tampon de ligne;  20 nJ / acc√®s, puissance statique 4 W </li><li>  <b>Timings DRAM</b> .  tCAS = 8, tRCD = 8, tRTP = 4, tRAS = 24, tRP = 8, tRRD = 4, tWTR = 4, tWR = 8, tFAW = 18 (toutes les temporisations en tCK; la DRAM empil√©e a la moiti√© du tCK comme m√©moire principale ) </li></ul></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr405229/">https://habr.com/ru/post/fr405229/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr405219/index.html">Grand vol de petits satellites</a></li>
<li><a href="../fr405221/index.html">Dans la glace du continent flottant: une histoire d'exploration de l'Arctique</a></li>
<li><a href="../fr405223/index.html">Utilisation du protocole Modbus dans l'application iRidium lite (vid√©o)</a></li>
<li><a href="../fr405225/index.html">Guide point par point de la cam√©ra VKS</a></li>
<li><a href="../fr405227/index.html">Stabilit√© des neutrons dans le noyau atomique</a></li>
<li><a href="../fr405235/index.html">Processeurs √©volutifs Intel Xeon - nouveaux noms et nouveaux mod√®les</a></li>
<li><a href="../fr405237/index.html">L'argent du soleil: un projet de plateforme p2p pour le commerce d'√©lectricit√© "propre" a √©t√© lanc√© √† l'ICO</a></li>
<li><a href="../fr405239/index.html">EVAPOLAR: un court test √† l'aide d'un imageur thermique</a></li>
<li><a href="../fr405241/index.html">DARPA a command√© le d√©veloppement d'implants c√©r√©braux haute r√©solution pour l'interface cerveau-ordinateur</a></li>
<li><a href="../fr405243/index.html">Recherche: les jeux cognitifs du cerveau sont inutiles</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>