
# 实验报告

## 实验名称（RISC-V基本指令集模拟器设计与实现）

班级：智能1602 学号：201608010627 姓名：任小禹

## 实验目标

设计一个CPU模拟器，能模拟CPU指令集的功能。

## 实验要求

* 采用C/C++编写程序
* 模拟器的输入是二进制的机器指令文件
* 模拟器的输出是CPU各个寄存器的状态和相关的存储器单元状态

## 实验内容

### CPU指令集

CPU的指令集请见[这里](https://riscv.org/specifications/)，其中基本指令集共有47条指令。

### 模拟器程序框架

考虑到CPU执行指令的流程为：

1. 取指
2. 译码
3. 执行（包括运算和结果写回）

对模拟器程序的框架设计如下：

```C++
while(1) {
    inst = fetch(cpu.pc);
    cpu.pc = cpu.pc + 4;
    
    inst.decode();
    
    switch(inst.opcode) {
        case LUI:
				cout << "Do LUI" << endl;
				R[rd] = Imm31_12UtypeZeroFilled;
				break;
		case AUIPC:
				cout << "Do AUIPC" << endl;
				cout << "PC = " << PC << endl;
				cout << "Imm31_12UtypeZeroFilled = " << Imm31_12UtypeZeroFilled << endl;
				R[rd] = PC + Imm31_12UtypeZeroFilled;
				break;
        case BRANCH:
                switch(funct3) {
					case BNE:
						cout << "Do BNE " << endl;
						if(src1!=src2){
							NextPC = PC + Imm12_1BtypeSignExtended;
						}
						break;
					default:
						cout << "ERROR: Unknown funct3 in BRANCH instruction " << IR << endl;
				}
				break;
         case LOAD:
				switch(funct3) {
					case LH:
						cout << "Do LH " << endl;
						unsigned int temp_LH,temp_LH_UP;
						temp_LH=readHalfWord(src1+Imm11_0ItypeSignExtended);
						temp_LH_UP=temp_LH>>15;
						if(temp_LH_UP==1){
							temp_LH=0xffff0000 | temp_LH;
						}else{
							temp_LH=0x0000ffff & temp_LH;
						}
						R[rd]=temp_LH; 
						break;
					default:
						cout << "ERROR: Unknown funct3 in LOAD instruction " << IR << endl;
				}
				break;
        case ALUIMM:
				switch(funct3) {
					case ADDI:
						cout <<    "Do ADDI" << endl;
						R[rd]=src1+Imm11_0ItypeSignExtended;
						break;
					case SLLI:
						cout << "Do SLLI " << endl;
						R[rd]=src1<<shamt;
						break；
					default:
						cout << "ERROR: Unknown funct3 in ALUIMM instruction " << IR << endl;
				}
				break;
        case ALURRR:
				switch(funct3) {
					case SLT:
						cout << "Do SLT " << endl;
						if((int)src1<(int)src2){
							R[rd]=1;
						}else{
							R[rd]=0;
						}
						break;
					default:
						cout << "ERROR: Unknown funct3 in ALURRR instruction " << IR << endl;
				}
				break;
        default:
            cout << "无法识别的操作码：” << inst.opcode;
    }
}
```

其中while循环条件可以根据需要改为模拟终止条件。

这里我在模拟器程序里面添加了我自己的测试程序,我设计的原则是基于能够测试出各个类型的指令，包括算术、逻辑、控制等，以及区分符号扩展和零扩展和一些易混淆的指令，详情如下：

![图1](./测试.png)
指令详情见注释。

## 测试

### 测试平台

模拟器在如下机器上进行了测试：

| 部件     | 配置             | 备注   |
| :--------|:----------------:| :-----:|
| CPU      | core i7-8750U    |        |
| 内存     | DDR3 8GB         |        |
| 操作系统 | windows 10 | 中文版 |


### 测试记录

模拟器运行过程的截图如下：

##### 第一条指令LUI运行后模拟器的输出

![图2](./LUI.png)

LIU指令用于立即数的零扩展,这里放立即数到rd的高20位，低12位置0。上述指令中立即数为fffff，存入R[0]，存入的数为fffff000。
##### 第二条指令AUIPC运行后模拟器的输出

![图3](./AUIPC.png)

 AUIPC指令将IR&0x0F80 得到的值 0x1000,再加上当前PC的值，得0x1004，存入R[1]。 
##### 第三条指令BGE运行后模拟器的输出

![图4](./BGE.png)

BGE指令如果R[0]中的数>=R[1]中的数，跳转到0x808(0x1<<7+8)

##### 第四条指令SW运行后模拟器的输出

![图5](./SW.png)

SW写入操作，向地址0xc+R[2]，写入R[1]的数据，即1004。
##### 第五条指令LH运行后模拟器的输出

![图6](./LH.png)

读出地址0x1+R[4]，即0x1的一个字节，符号扩展后存入R[2]，R[2]为0xfffffff0；我们还可以发现从地址0x1开始读，第一个字节是，0xf0,原数是0xfffff000,说明是小端。
##### 第六条指令LHU运行后模拟器的输出
![图6](./LHU.png)

读出地址为0x1+R[4]的半字，零扩展后存入R[3];R[3]为0xfff0 **这里就可以看出LH和LHU的区别，LH为符号扩展，负数时，须补1。**
##### 第七条指令BNE运行后模拟器的输出

![图7](./BNE.png)

BNE指令比较R[2]和R[3]的数据，不相等时，跳转到PC+0x10，即跳转到0x824。

##### 第八条指令ADD运行后模拟器的输出

![图8](./ADD.png)

ADD指令 R[4]=R[1]+R[3]。
##### 第九条指令SLT运行后模拟器的输出

![图9](./SLT.png)

SLT指令比较R[1]、R[4]的大小，如果R[1]>R[4],R[5]=1，反之为0。R[1]=0x1004，R[4]=0x10ff4，R[5]=0x1。
##### 第十条指令SRLT运行后模拟器的输出

![图10](./SRLI.png)

SRLI指令算数右移，上述指令中，将R[0]中的值右移1位并存入R[6]中。R[0]=0xfffff000 ，R[6]=0x7ffff800。
##### 第十一条指令ORI运行后模拟器的输出

![图11](./ORI.png)
ORI指令R[6]与0xff相或得到的数存入R[7],R[6]=0x7ffff800 ，R[7]=0x7ffff8ff。
## 分析和结论

从测试记录来看，模拟器实现了对二进制指令的读入，指令功能的模拟，CPU和存储器状态的输出。

根据分析结果，可以认为编写的模拟器实现了所要求的功能，完成了实验目标。
## 收获与体会

通过编写模拟器程序对RISC-V基本指令集的模拟，首先是了解了RISC-V这一基本指令集我对这些整数指令的认识更加深刻了，以前只是《计算机系统》课上学习各个类别的指令，现在知道了这些指令具体是怎么实现的，特别是对逻辑左移、算术左移，零扩展、符号扩展，以前经常混淆的概念，现在理解得更好了，也对CPU执行指令的流程也有了更清晰地理解。
