数模混合验证
根据芯片上AMS电路的部分，用于AMS仿真的测试平台架构可以分为两类：“顶部模拟”（顶层模型内部带有数字模块的模拟）或“顶部数字化”（顶层型号是数字的，内部带有模拟模块）。后者更常用，正确的模拟行为建模对于“数字叠加”混合信号芯片验证至关重要。在项目生命周期中使用了不同抽象级别的模拟模型，并考虑了模拟速度和准确性之间的权衡。例如，Verilog-AMS提供了四个抽象级别来对模拟行为进行建模[9]。为了支持AMS验证，仿真器必须具有在合理的时间内以合理的时间仿真各种不同抽象级别的模型的能力和能力，以适应当今不断增长的大型设计，并且具有合理的水平。
由于模拟行为的连续性，AMS模拟中的检查器与数字检查器有很大不同，并且难以正确实施。例如，如果未正确设置信号采样，检查器可能会错过电压过冲。另外，对于模拟电路，不仅需要检查时域特性，而且还需要检查频域特性。
为了准确地加速此类系统的构建，设计的正确建模和仿真是关键因素，这其中就需要使用到wreal。Verilog-AMS提出了一种称为wreal的新方法。Wreal是一个真正的实值网络或线。这种网络充当结构元素的实数物理连接。Wreal网络的最新扩展通过使用它们具有许多优势。最重要的改进是wreal与SystemVerilog实际值或VHDL实际信号连接的能力。在图2 https://ieeexplore.ieee.org/abstract/document/8376642中，显示了采样保持（S / H）Wreal模型。采样保持是一种模拟电路，它捕获变化的模拟信号的电压，并将其值锁定在连续的水平一段时间内。
根据文献中的实验数据表明，显示了SystemVerilog RNM模型的仿真结果能够像SPICE，Verilog-A和wreal模型一样保持高精度在图10中。关于仿真效率，所建议的SystemVerilog实数模型在154.095ms中进行了仿真，而SPICE仿真运行时间为1.54462s，Verilog-A模型的仿真运行时间为186ms，wreal模型的仿真时间为164.74ms（请参见表I）。因此，与SPICE仿真运行时间相比，拟议的模型仿真需要9.976％的时间来完成，而Verilog-A模型需要12.041％的时间，而wreal模型需要10.665％的时间。
