Fitter report for PipelineUniProcessor
Mon Nov 23 16:07:53 2009
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Dual Purpose and Dedicated Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. |InstMem|lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ALTSYNCRAM
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+-------------------------------+------------------------------------------+
; Fitter Status                 ; Successful - Mon Nov 23 16:07:53 2009    ;
; Quartus II Version            ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                 ; PipelineUniProcessor                     ;
; Top-level Entity Name         ; InstMem                                  ;
; Family                        ; Stratix III                              ;
; Device                        ; EP3SL50F484C2                            ;
; Timing Models                 ; Final                                    ;
; Logic utilization             ; < 1 %                                    ;
;     Combinational ALUTs       ; 1 / 38,000 ( < 1 % )                     ;
;     Memory ALUTs              ; 32 / 19,000 ( < 1 % )                    ;
;     Dedicated logic registers ; 37 / 38,000 ( < 1 % )                    ;
; Total registers               ; 37                                       ;
; Total pins                    ; 97 / 296 ( 33 % )                        ;
; Total virtual pins            ; 0                                        ;
; Total block memory bits       ; 1,024 / 1,880,064 ( < 1 % )              ;
; DSP block 18-bit elements     ; 0 / 216 ( 0 % )                          ;
; Total PLLs                    ; 0 / 4 ( 0 % )                            ;
; Total DLLs                    ; 0 / 4 ( 0 % )                            ;
+-------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                                                        ;
+--------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Option                                                             ; Setting                                                 ; Default Value                                           ;
+--------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Device                                                             ; AUTO                                                    ;                                                         ;
; Fit Attempts to Skip                                               ; 0                                                       ; 0.0                                                     ;
; Fitter Effort                                                      ; Standard Fit                                            ; Auto Fit                                                ;
; Use smart compilation                                              ; Off                                                     ; Off                                                     ;
; Use TimeQuest Timing Analyzer                                      ; On                                                      ; On                                                      ;
; Router Timing Optimization Level                                   ; Normal                                                  ; Normal                                                  ;
; Placement Effort Multiplier                                        ; 1.0                                                     ; 1.0                                                     ;
; Router Effort Multiplier                                           ; 1.0                                                     ; 1.0                                                     ;
; Optimize Hold Timing                                               ; All Paths                                               ; All Paths                                               ;
; Optimize Multi-Corner Timing                                       ; Off                                                     ; Off                                                     ;
; Auto RAM to MLAB Conversion                                        ; On                                                      ; On                                                      ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                                    ; Auto                                                    ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                                    ; Care                                                    ;
; Programmable Power Technology Optimization                         ; Force All Tiles with Failing Timing Paths to High Speed ; Force All Tiles with Failing Timing Paths to High Speed ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles   ; 1.0                                                     ; 1.0                                                     ;
; PowerPlay Power Optimization                                       ; Normal compilation                                      ; Normal compilation                                      ;
; SSN Optimization                                                   ; Off                                                     ; Off                                                     ;
; Optimize Timing                                                    ; Normal compilation                                      ; Normal compilation                                      ;
; Optimize Timing for ECOs                                           ; Off                                                     ; Off                                                     ;
; Regenerate full fit report during ECO compiles                     ; Off                                                     ; Off                                                     ;
; Optimize IOC Register Placement for Timing                         ; On                                                      ; On                                                      ;
; Limit to One Fitting Attempt                                       ; Off                                                     ; Off                                                     ;
; Final Placement Optimizations                                      ; Automatically                                           ; Automatically                                           ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                                           ; Automatically                                           ;
; Fitter Initial Placement Seed                                      ; 1                                                       ; 1                                                       ;
; PCI I/O                                                            ; Off                                                     ; Off                                                     ;
; Weak Pull-Up Resistor                                              ; Off                                                     ; Off                                                     ;
; Enable Bus-Hold Circuitry                                          ; Off                                                     ; Off                                                     ;
; Auto Packed Registers                                              ; Auto                                                    ; Auto                                                    ;
; Auto Delay Chains                                                  ; On                                                      ; On                                                      ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                                     ; Off                                                     ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                                     ; Off                                                     ;
; Auto Merge PLLs                                                    ; On                                                      ; On                                                      ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                                     ; Off                                                     ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                                     ; Off                                                     ;
; Perform Register Duplication for Performance                       ; Off                                                     ; Off                                                     ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                                     ; Off                                                     ;
; Perform Register Retiming for Performance                          ; Off                                                     ; Off                                                     ;
; Perform Asynchronous Signal Pipelining                             ; Off                                                     ; Off                                                     ;
; Physical Synthesis Effort Level                                    ; Normal                                                  ; Normal                                                  ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                                    ; Auto                                                    ;
; Auto Register Duplication                                          ; Auto                                                    ; Auto                                                    ;
; Auto Global Clock                                                  ; On                                                      ; On                                                      ;
; Auto Global Register Control Signals                               ; On                                                      ; On                                                      ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up                   ; As input tri-stated with weak pull-up                   ;
; Stop After Congestion Map Generation                               ; Off                                                     ; Off                                                     ;
; Save Intermediate Fitting Results                                  ; Off                                                     ; Off                                                     ;
; Synchronizer Identification                                        ; Off                                                     ; Off                                                     ;
; Enable Beneficial Skew Optimization                                ; On                                                      ; On                                                      ;
; Optimize Design for Metastability                                  ; On                                                      ; On                                                      ;
; RAM Block Read Clock Duty Cycle Dependency                         ; On                                                      ; On                                                      ;
; Maintain Compatibility with All Stratix III MRAM Versions          ; On                                                      ; On                                                      ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                                     ; Off                                                     ;
+--------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.32        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  18.9%      ;
+----------------------------+-------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; PC[31]       ; Incomplete set of assignments ;
; PC[30]       ; Incomplete set of assignments ;
; PC[29]       ; Incomplete set of assignments ;
; PC[28]       ; Incomplete set of assignments ;
; PC[27]       ; Incomplete set of assignments ;
; PC[26]       ; Incomplete set of assignments ;
; PC[25]       ; Incomplete set of assignments ;
; PC[24]       ; Incomplete set of assignments ;
; PC[23]       ; Incomplete set of assignments ;
; PC[22]       ; Incomplete set of assignments ;
; PC[21]       ; Incomplete set of assignments ;
; PC[20]       ; Incomplete set of assignments ;
; PC[19]       ; Incomplete set of assignments ;
; PC[18]       ; Incomplete set of assignments ;
; PC[17]       ; Incomplete set of assignments ;
; PC[16]       ; Incomplete set of assignments ;
; PC[15]       ; Incomplete set of assignments ;
; PC[14]       ; Incomplete set of assignments ;
; PC[13]       ; Incomplete set of assignments ;
; PC[12]       ; Incomplete set of assignments ;
; PC[11]       ; Incomplete set of assignments ;
; PC[10]       ; Incomplete set of assignments ;
; PC[9]        ; Incomplete set of assignments ;
; PC[8]        ; Incomplete set of assignments ;
; PC[7]        ; Incomplete set of assignments ;
; PC[6]        ; Incomplete set of assignments ;
; PC[5]        ; Incomplete set of assignments ;
; CLK          ; Incomplete set of assignments ;
; PC[0]        ; Incomplete set of assignments ;
; PC[1]        ; Incomplete set of assignments ;
; PC[2]        ; Incomplete set of assignments ;
; PC[3]        ; Incomplete set of assignments ;
; PC[4]        ; Incomplete set of assignments ;
; MEMINST[31]  ; Incomplete set of assignments ;
; MEMINST[30]  ; Incomplete set of assignments ;
; MEMINST[29]  ; Incomplete set of assignments ;
; MEMINST[28]  ; Incomplete set of assignments ;
; MEMINST[27]  ; Incomplete set of assignments ;
; MEMINST[26]  ; Incomplete set of assignments ;
; MEMINST[25]  ; Incomplete set of assignments ;
; MEMINST[24]  ; Incomplete set of assignments ;
; MEMINST[23]  ; Incomplete set of assignments ;
; MEMINST[22]  ; Incomplete set of assignments ;
; MEMINST[21]  ; Incomplete set of assignments ;
; MEMINST[20]  ; Incomplete set of assignments ;
; MEMINST[19]  ; Incomplete set of assignments ;
; MEMINST[18]  ; Incomplete set of assignments ;
; MEMINST[17]  ; Incomplete set of assignments ;
; MEMINST[16]  ; Incomplete set of assignments ;
; MEMINST[15]  ; Incomplete set of assignments ;
; MEMINST[14]  ; Incomplete set of assignments ;
; MEMINST[13]  ; Incomplete set of assignments ;
; MEMINST[12]  ; Incomplete set of assignments ;
; MEMINST[11]  ; Incomplete set of assignments ;
; MEMINST[10]  ; Incomplete set of assignments ;
; MEMINST[9]   ; Incomplete set of assignments ;
; MEMINST[8]   ; Incomplete set of assignments ;
; MEMINST[7]   ; Incomplete set of assignments ;
; MEMINST[6]   ; Incomplete set of assignments ;
; MEMINST[5]   ; Incomplete set of assignments ;
; MEMINST[4]   ; Incomplete set of assignments ;
; MEMINST[3]   ; Incomplete set of assignments ;
; MEMINST[2]   ; Incomplete set of assignments ;
; MEMINST[1]   ; Incomplete set of assignments ;
; MEMINST[0]   ; Incomplete set of assignments ;
; MEMINST2[31] ; Incomplete set of assignments ;
; MEMINST2[30] ; Incomplete set of assignments ;
; MEMINST2[29] ; Incomplete set of assignments ;
; MEMINST2[28] ; Incomplete set of assignments ;
; MEMINST2[27] ; Incomplete set of assignments ;
; MEMINST2[26] ; Incomplete set of assignments ;
; MEMINST2[25] ; Incomplete set of assignments ;
; MEMINST2[24] ; Incomplete set of assignments ;
; MEMINST2[23] ; Incomplete set of assignments ;
; MEMINST2[22] ; Incomplete set of assignments ;
; MEMINST2[21] ; Incomplete set of assignments ;
; MEMINST2[20] ; Incomplete set of assignments ;
; MEMINST2[19] ; Incomplete set of assignments ;
; MEMINST2[18] ; Incomplete set of assignments ;
; MEMINST2[17] ; Incomplete set of assignments ;
; MEMINST2[16] ; Incomplete set of assignments ;
; MEMINST2[15] ; Incomplete set of assignments ;
; MEMINST2[14] ; Incomplete set of assignments ;
; MEMINST2[13] ; Incomplete set of assignments ;
; MEMINST2[12] ; Incomplete set of assignments ;
; MEMINST2[11] ; Incomplete set of assignments ;
; MEMINST2[10] ; Incomplete set of assignments ;
; MEMINST2[9]  ; Incomplete set of assignments ;
; MEMINST2[8]  ; Incomplete set of assignments ;
; MEMINST2[7]  ; Incomplete set of assignments ;
; MEMINST2[6]  ; Incomplete set of assignments ;
; MEMINST2[5]  ; Incomplete set of assignments ;
; MEMINST2[4]  ; Incomplete set of assignments ;
; MEMINST2[3]  ; Incomplete set of assignments ;
; MEMINST2[2]  ; Incomplete set of assignments ;
; MEMINST2[1]  ; Incomplete set of assignments ;
; MEMINST2[0]  ; Incomplete set of assignments ;
+--------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------+---------+-----------+---------------------+--------------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                           ; Action  ; Operation ; Reason              ; Node Port    ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------+---------+-----------+---------------------+--------------+----------------+------------------+------------------+-----------------------+
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[0]~FITTER_CREATED_MLAB_CELL0  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[1]~FITTER_CREATED_MLAB_CELL0  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[2]~FITTER_CREATED_MLAB_CELL0  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[3]~FITTER_CREATED_MLAB_CELL0  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[4]~FITTER_CREATED_MLAB_CELL0  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[5]~FITTER_CREATED_MLAB_CELL0  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[6]~FITTER_CREATED_MLAB_CELL0  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[7]~FITTER_CREATED_MLAB_CELL0  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[8]~FITTER_CREATED_MLAB_CELL0  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[9]~FITTER_CREATED_MLAB_CELL0  ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[10]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[11]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[12]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[13]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[14]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[15]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[16]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[17]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[18]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[19]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[20]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[21]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[22]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[23]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[24]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[25]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[26]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[27]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[28]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[29]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[30]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[31]~FITTER_CREATED_MLAB_CELL0 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg0  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg1  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg2  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg3  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg4  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------+---------+-----------+---------------------+--------------+----------------+------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/WorkSpace/Workspace/MasterLife/TERM 1/Architecture/mips-cpu/PipelineUniProcessor/PipelineUniProcessor.pin.


+-----------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------+
; Resource                                                                          ; Usage                       ;
+-----------------------------------------------------------------------------------+-----------------------------+
; ALUTs Used                                                                        ; 33 / 38,000 ( < 1 % )       ;
;     -- Combinational ALUTs                                                        ; 1 / 38,000 ( < 1 % )        ;
;     -- Memory ALUTs                                                               ; 32 / 19,000 ( < 1 % )       ;
;     -- LUT_REGs                                                                   ; 0 / 38,000 ( 0 % )          ;
; Dedicated logic registers                                                         ; 37 / 38,000 ( < 1 % )       ;
;                                                                                   ;                             ;
; Combinational ALUT usage by number of inputs                                      ;                             ;
;     -- 7 input functions                                                          ; 0                           ;
;     -- 6 input functions                                                          ; 0                           ;
;     -- 5 input functions                                                          ; 0                           ;
;     -- 4 input functions                                                          ; 0                           ;
;     -- <=3 input functions                                                        ; 1                           ;
;                                                                                   ;                             ;
; Combinational ALUTs by mode                                                       ;                             ;
;     -- normal mode                                                                ; 1                           ;
;     -- extended LUT mode                                                          ; 0                           ;
;     -- arithmetic mode                                                            ; 0                           ;
;     -- shared arithmetic mode                                                     ; 0                           ;
;                                                                                   ;                             ;
; Logic utilization                                                                 ; 46 / 38,000 ( < 1 % )       ;
;     -- Difficulty Clustering Design                                               ; Low                         ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 70                          ;
;         -- Combinational with no register                                         ; 33                          ;
;         -- Register only                                                          ; 37                          ;
;         -- Combinational with a register                                          ; 0                           ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -32                         ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 8                           ;
;         -- Unavailable due to Memory LAB use                                      ; 8                           ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                           ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 0                           ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                           ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                           ;
;         -- Unavailable due to LAB input limits                                    ; 0                           ;
;                                                                                   ;                             ;
; Total registers*                                                                  ; 37                          ;
;     -- Dedicated logic registers                                                  ; 37 / 38,000 ( < 1 % )       ;
;     -- I/O registers                                                              ; 0 / 1,600 ( 0 % )           ;
;     -- LUT_REGs                                                                   ; 0                           ;
;                                                                                   ;                             ;
; Memory LAB cells by mode                                                          ;                             ;
;     -- 64-address deep                                                            ; 0                           ;
;     -- 32-address deep                                                            ; 32                          ;
;                                                                                   ;                             ;
; ALMs:  partially or completely used                                               ; 42 / 19,000 ( < 1 % )       ;
;                                                                                   ;                             ;
; Total LABs:  partially or completely used                                         ; 7 / 1,900 ( < 1 % )         ;
;     -- Logic LABs                                                                 ; 5 / 7 ( 71 % )              ;
;     -- Memory LABs                                                                ; 2 / 7 ( 29 % )              ;
;                                                                                   ;                             ;
; User inserted logic elements                                                      ; 0                           ;
; Virtual pins                                                                      ; 0                           ;
; I/O pins                                                                          ; 97 / 296 ( 33 % )           ;
;     -- Clock pins                                                                 ; 9 / 16 ( 56 % )             ;
;     -- Dedicated input pins                                                       ; 0 / 12 ( 0 % )              ;
; Global signals                                                                    ; 1                           ;
; M9K blocks                                                                        ; 1 / 108 ( < 1 % )           ;
; M144K blocks                                                                      ; 0 / 6 ( 0 % )               ;
; Total MLAB memory bits                                                            ; 1024                        ;
; Total block memory bits                                                           ; 1,024 / 1,880,064 ( < 1 % ) ;
; Total block memory implementation bits                                            ; 9,216 / 1,880,064 ( < 1 % ) ;
; DSP block 18-bit elements                                                         ; 0 / 216 ( 0 % )             ;
; PLLs                                                                              ; 0 / 4 ( 0 % )               ;
; Global clocks                                                                     ; 1 / 16 ( 6 % )              ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )              ;
; Periphery clocks                                                                  ; 0 / 56 ( 0 % )              ;
; SERDES transmitters                                                               ; 0 / 48 ( 0 % )              ;
; SERDES receivers                                                                  ; 0 / 48 ( 0 % )              ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )               ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )               ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%                ;
; Peak interconnect usage (total/H/V)                                               ; 0% / 0% / 0%                ;
;                                                                                   ;                             ;
; Programmable power technology low-power tiles                                     ; 1,537 / 1,542 ( 100 % )     ;
;     -- low-power tiles that are used by the design                                ; 63 / 1,537 ( 4 % )          ;
;     -- unused tiles (low-power)                                                   ; 1,474 / 1,537 ( 96 % )      ;
; Programmable power technology high-speed tiles                                    ; 5 / 1,542 ( < 1 % )         ;
;                                                                                   ;                             ;
; Programmable power technology low-power LAB tiles                                 ; 1,346 / 1,350 ( 100 % )     ;
;     -- low-power LAB tiles that are used by the design                            ; 63 / 1,346 ( 5 % )          ;
;     -- unused LAB tiles (low-power)                                               ; 1,283 / 1,346 ( 95 % )      ;
; Programmable power technology high-speed LAB tiles                                ; 4 / 1,350 ( < 1 % )         ;
;                                                                                   ;                             ;
; Maximum fan-out node                                                              ; CLK~inputclkctrl            ;
; Maximum fan-out                                                                   ; 39                          ;
; Highest non-global fan-out signal                                                 ; ~GND                        ;
; Highest non-global fan-out                                                        ; 37                          ;
; Total fan-out                                                                     ; 427                         ;
; Average fan-out                                                                   ; 1.47                        ;
+-----------------------------------------------------------------------------------+-----------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLK    ; L22   ; 1C       ; 0            ; 28           ; 0            ; 39                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[0]  ; T3    ; 5C       ; 62           ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[10] ; W22   ; 2A       ; 0            ; 10           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[11] ; G16   ; 1A       ; 0            ; 44           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[12] ; C7    ; 7C       ; 38           ; 51           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[13] ; F3    ; 6A       ; 62           ; 42           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[14] ; E3    ; 6A       ; 62           ; 44           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[15] ; A9    ; 7C       ; 38           ; 51           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[16] ; AA16  ; 3C       ; 17           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[17] ; G6    ; 6A       ; 62           ; 40           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[18] ; B5    ; 6A       ; 62           ; 45           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[19] ; AA1   ; 5A       ; 62           ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[1]  ; N1    ; 5C       ; 62           ; 23           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[20] ; C20   ; 1A       ; 0            ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[21] ; Y19   ; 2A       ; 0            ; 5            ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[22] ; Y10   ; 4C       ; 33           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[23] ; H5    ; 6C       ; 62           ; 34           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[24] ; G10   ; 7C       ; 37           ; 51           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[25] ; AA3   ; 5A       ; 62           ; 5            ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[26] ; AA4   ; 5A       ; 62           ; 5            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[27] ; V9    ; 4C       ; 37           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[28] ; AB8   ; 4C       ; 38           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[29] ; K4    ; 6C       ; 62           ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[2]  ; M1    ; 5C       ; 62           ; 23           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[30] ; A4    ; 6A       ; 62           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[31] ; W21   ; 2A       ; 0            ; 9            ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[3]  ; M19   ; 2C       ; 0            ; 23           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[4]  ; M20   ; 2C       ; 0            ; 23           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[5]  ; R13   ; 3C       ; 21           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[6]  ; A10   ; 7C       ; 33           ; 51           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[7]  ; G22   ; 1C       ; 0            ; 30           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[8]  ; F7    ; 6A       ; 62           ; 40           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PC[9]  ; H3    ; 6C       ; 62           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+
; MEMINST2[0]  ; N3    ; 5C       ; 62           ; 22           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[10] ; N4    ; 5C       ; 62           ; 20           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[11] ; M6    ; 5C       ; 62           ; 21           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[12] ; R3    ; 5C       ; 62           ; 16           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[13] ; N5    ; 5C       ; 62           ; 20           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[14] ; P2    ; 5C       ; 62           ; 21           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[15] ; K7    ; 6C       ; 62           ; 30           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[16] ; L4    ; 6C       ; 62           ; 29           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[17] ; K2    ; 6C       ; 62           ; 29           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[18] ; R4    ; 5C       ; 62           ; 16           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[19] ; P6    ; 5C       ; 62           ; 19           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[1]  ; K3    ; 6C       ; 62           ; 31           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[20] ; P4    ; 5C       ; 62           ; 17           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[21] ; T2    ; 5C       ; 62           ; 20           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[22] ; J1    ; 6C       ; 62           ; 30           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[23] ; K1    ; 6C       ; 62           ; 29           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[24] ; K8    ; 6C       ; 62           ; 30           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[25] ; U2    ; 5C       ; 62           ; 19           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[26] ; L3    ; 6C       ; 62           ; 29           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[27] ; H1    ; 6C       ; 62           ; 30           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[28] ; N6    ; 5C       ; 62           ; 19           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[29] ; R6    ; 5C       ; 62           ; 16           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[2]  ; T1    ; 5C       ; 62           ; 20           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[30] ; U3    ; 5C       ; 62           ; 17           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[31] ; P3    ; 5C       ; 62           ; 17           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[3]  ; N2    ; 5C       ; 62           ; 22           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[4]  ; M3    ; 5C       ; 62           ; 22           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[5]  ; U1    ; 5C       ; 62           ; 19           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[6]  ; P1    ; 5C       ; 62           ; 21           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[7]  ; M7    ; 5C       ; 62           ; 21           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[8]  ; H7    ; 6C       ; 62           ; 31           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST2[9]  ; M4    ; 5C       ; 62           ; 22           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[0]   ; N16   ; 2C       ; 0            ; 20           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[10]  ; N22   ; 2C       ; 0            ; 21           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[11]  ; N21   ; 2C       ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[12]  ; L19   ; 1C       ; 0            ; 29           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[13]  ; T15   ; 2A       ; 0            ; 11           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[14]  ; R22   ; 2C       ; 0            ; 19           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[15]  ; J22   ; 1C       ; 0            ; 29           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[16]  ; V21   ; 2A       ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[17]  ; T20   ; 2C       ; 0            ; 16           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[18]  ; K21   ; 1C       ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[19]  ; M16   ; 2C       ; 0            ; 22           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[1]   ; P17   ; 2C       ; 0            ; 21           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[20]  ; U15   ; 2A       ; 0            ; 11           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[21]  ; T21   ; 2C       ; 0            ; 16           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[22]  ; N20   ; 2C       ; 0            ; 20           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[23]  ; P16   ; 2C       ; 0            ; 21           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[24]  ; R19   ; 2C       ; 0            ; 17           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[25]  ; N17   ; 2C       ; 0            ; 20           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[26]  ; M21   ; 2C       ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[27]  ; M22   ; 2C       ; 0            ; 22           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[28]  ; P20   ; 2C       ; 0            ; 19           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[29]  ; T19   ; 2C       ; 0            ; 16           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[2]   ; P19   ; 2C       ; 0            ; 19           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[30]  ; T22   ; 2C       ; 0            ; 17           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[31]  ; Y22   ; 2A       ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[3]   ; R21   ; 2C       ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[4]   ; V22   ; 2A       ; 0            ; 11           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[5]   ; U22   ; 2C       ; 0            ; 17           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[6]   ; R18   ; 2C       ; 0            ; 16           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[7]   ; R20   ; 2C       ; 0            ; 17           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[8]   ; N19   ; 2C       ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; MEMINST[9]   ; M15   ; 2C       ; 0            ; 22           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                  ;
+----------+--------------------------------------------+---------------------------+------------------+---------------------------+
; Location ; Pin Name                                   ; Reserved As               ; User Signal Name ; Pin Type                  ;
+----------+--------------------------------------------+---------------------------+------------------+---------------------------+
; J18      ; DQ6L, DIFFIO_TX_L11n, DIFFOUT_L21n, DATA0  ; As input tri-stated       ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; G22      ; DQ7L, DIFFIO_RX_L13n, DIFFOUT_L26n, DEV_OE ; Use as general purpose IO ; PC[7]            ; Dual Purpose Pin          ;
; AB17     ; nCONFIG                                    ; -                         ; -                ; Dedicated Programming Pin ;
; W18      ; nSTATUS                                    ; -                         ; -                ; Dedicated Programming Pin ;
; V18      ; CONF_DONE                                  ; -                         ; -                ; Dedicated Programming Pin ;
; Y18      ; PORSEL                                     ; -                         ; -                ; Dedicated Programming Pin ;
; Y17      ; nCE                                        ; -                         ; -                ; Dedicated Programming Pin ;
; AB4      ; nIO_PULLUP                                 ; -                         ; -                ; Dedicated Programming Pin ;
; U5       ; nCEO                                       ; -                         ; -                ; Dedicated Programming Pin ;
; Y4       ; DCLK                                       ; -                         ; -                ; Dedicated Programming Pin ;
; Y6       ; nCSO                                       ; -                         ; -                ; Dedicated Programming Pin ;
; Y3       ; ASDO                                       ; -                         ; -                ; Dedicated Programming Pin ;
; G7       ; MSEL2                                      ; -                         ; -                ; Dedicated Programming Pin ;
; C6       ; MSEL1                                      ; -                         ; -                ; Dedicated Programming Pin ;
; E7       ; MSEL0                                      ; -                         ; -                ; Dedicated Programming Pin ;
+----------+--------------------------------------------+---------------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 2 / 24 ( 8 % )    ; 2.5V          ; --           ;
; 1C       ; 6 / 26 ( 23 % )   ; 2.5V          ; --           ;
; 2C       ; 26 / 26 ( 100 % ) ; 2.5V          ; --           ;
; 2A       ; 8 / 24 ( 33 % )   ; 2.5V          ; --           ;
; 3C       ; 2 / 24 ( 8 % )    ; 2.5V          ; --           ;
; 4C       ; 3 / 24 ( 13 % )   ; 2.5V          ; --           ;
; 5A       ; 3 / 24 ( 13 % )   ; 2.5V          ; --           ;
; 5C       ; 25 / 26 ( 96 % )  ; 2.5V          ; --           ;
; 6C       ; 13 / 26 ( 50 % )  ; 2.5V          ; --           ;
; 6A       ; 6 / 24 ( 25 % )   ; 2.5V          ; --           ;
; 7C       ; 4 / 24 ( 17 % )   ; 2.5V          ; --           ;
; 8C       ; 0 / 24 ( 0 % )    ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; A2       ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A3       ; 372        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A4       ; 371        ; 6A       ; PC[30]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; A5       ;            ;          ; TEMPDIODEp                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; A6       ;            ;          ; TEMPDIODEn                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; A7       ; 424        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A8       ; 428        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A9       ; 426        ; 7C       ; PC[15]                          ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 440        ; 7C       ; PC[6]                           ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A12      ; 443        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A13      ; 442        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A14      ; 455        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A15      ; 454        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A16      ; 463        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A17      ; 462        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A18      ; 4          ; 1A       ; #TDO                            ; output ;              ;                     ; --         ;                 ; --       ; --           ;
; A19      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A20      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A21      ; 16         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; A22      ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA1      ; 270        ; 5A       ; PC[19]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA3      ; 261        ; 5A       ; PC[25]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; AA4      ; 262        ; 5A       ; PC[26]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA6      ; 213        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 210        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA9      ; 202        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 191        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA12     ; 187        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 189        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA15     ; 177        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 173        ; 3C       ; PC[16]                          ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AA17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AA19     ; 119        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA21     ; 109        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 110        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB1      ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 265        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 266        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 254        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AB6      ; 212        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 211        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 205        ; 4C       ; PC[28]                          ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 203        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 192        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 193        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 186        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 188        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 175        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 176        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 172        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 121        ; 1A       ; ^nCONFIG                        ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AB18     ; 117        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB19     ; 118        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB20     ; 113        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB21     ; 114        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B1       ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B4       ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B5       ; 373        ; 6A       ; PC[18]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B7       ; 425        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B8       ; 429        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B10      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B11      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B13      ; 447        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B14      ; 456        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B16      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; B17      ; 461        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B19      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B20      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B22      ; 19         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; C3       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C4       ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C5       ; 374        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C6       ; 376        ; 1A       ; ^MSEL1                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; C7       ; 427        ; 7C       ; PC[12]                          ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C9       ; 423        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C10      ; 420        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C11      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C12      ; 445        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C13      ; 446        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C14      ; 459        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C15      ; 458        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C16      ; 465        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C17      ; 460        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C19      ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C20      ; 12         ; 1A       ; PC[20]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 23         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 356        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 355        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ; --       ; VCCBAT                          ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; D5       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; D7       ; 418        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D8       ; 422        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D9       ; 419        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D10      ; 421        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D11      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D12      ; 444        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D13      ; 451        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D14      ; 450        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D15      ; 457        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D16      ; 464        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D17      ; 1          ; 1A       ; #TMS                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; D18      ; 3          ; 1A       ; #TCK                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; D19      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D20      ; 17         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 24         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 27         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 368        ; 6A       ; PC[14]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E7       ; 377        ; 1A       ; ^MSEL0                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; E8       ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E10      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; E11      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; E14      ; 452        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; E17      ; 0          ; 1A       ; #TDI                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E19      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E22      ; 28         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 331        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; F3       ; 362        ; 6A       ; PC[13]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; F6       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F7       ; 357        ; 6A       ; PC[8]                           ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; F8       ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F9       ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F10      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F11      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F13      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F14      ; 453        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F15      ; 22         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 21         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F17      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F18      ; 2          ; 1A       ; #TRST                           ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; F19      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F20      ; 39         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 44         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 43         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 332        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G2       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G3       ; 340        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 339        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; G6       ; 358        ; 6A       ; PC[17]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; G7       ; 375        ; 1A       ; ^MSEL2                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; G8       ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G9       ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G10      ; 431        ; 7C       ; PC[24]                          ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; G13      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G14      ; 449        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G15      ; 26         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 10         ; 1A       ; PC[11]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; G19      ; 37         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 40         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G21      ; 56         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 55         ; 1C       ; PC[7]                           ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 323        ; 6C       ; MEMINST2[27]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 336        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 335        ; 6C       ; PC[9]                           ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 338        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 337        ; 6C       ; PC[23]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 341        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 329        ; 6C       ; MEMINST2[8]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; H8       ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H10      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H14      ; 448        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H16      ; 25         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 49         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H19      ; 38         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 41         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H22      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; J1       ; 324        ; 6C       ; MEMINST2[22]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J3       ; 334        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 333        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J6       ; 342        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 330        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J11      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J15      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; J16      ; 50         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 46         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 45         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J19      ; 42         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 52         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 51         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 59         ; 1C       ; MEMINST[15]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 320        ; 6C       ; MEMINST2[23]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 319        ; 6C       ; MEMINST2[17]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 328        ; 6C       ; MEMINST2[1]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 327        ; 6C       ; PC[29]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K5       ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; K6       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K7       ; 326        ; 6C       ; MEMINST2[15]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 325        ; 6C       ; MEMINST2[24]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K10      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; K15      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K16      ; 53         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K17      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K18      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; K19      ; 48         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 47         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 60         ; 1C       ; MEMINST[18]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 61         ; 1C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 318        ; 6C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 317        ; 6C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 322        ; 6C       ; MEMINST2[26]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 321        ; 6C       ; MEMINST2[16]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L7       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L8       ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; DNU                             ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L16      ; 54         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L17      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L19      ; 58         ; 1C       ; MEMINST[12]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 57         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L22      ; 62         ; 1C       ; CLK                             ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 316        ; 5C       ; PC[2]                           ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M3       ; 311        ; 5C       ; MEMINST2[4]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 312        ; 5C       ; MEMINST2[9]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M6       ; 307        ; 5C       ; MEMINST2[11]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 308        ; 5C       ; MEMINST2[7]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M10      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M15      ; 67         ; 2C       ; MEMINST[9]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 68         ; 2C       ; MEMINST[19]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M17      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M19      ; 63         ; 2C       ; PC[3]                           ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 64         ; 2C       ; PC[4]                           ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 65         ; 2C       ; MEMINST[26]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 66         ; 2C       ; MEMINST[27]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 315        ; 5C       ; PC[1]                           ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 313        ; 5C       ; MEMINST2[3]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 314        ; 5C       ; MEMINST2[0]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 303        ; 5C       ; MEMINST2[10]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N5       ; 304        ; 5C       ; MEMINST2[13]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N6       ; 300        ; 5C       ; MEMINST2[28]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N7       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N8       ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N9       ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N15      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N16      ; 75         ; 2C       ; MEMINST[0]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 76         ; 2C       ; MEMINST[25]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N18      ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; N19      ; 73         ; 2C       ; MEMINST[8]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 74         ; 2C       ; MEMINST[22]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 69         ; 2C       ; MEMINST[11]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 70         ; 2C       ; MEMINST[10]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 309        ; 5C       ; MEMINST2[6]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 310        ; 5C       ; MEMINST2[14]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 295        ; 5C       ; MEMINST2[31]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 296        ; 5C       ; MEMINST2[20]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; P6       ; 299        ; 5C       ; MEMINST2[19]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 292        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P16      ; 71         ; 2C       ; MEMINST[23]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P17      ; 72         ; 2C       ; MEMINST[1]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P19      ; 79         ; 2C       ; MEMINST[2]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P20      ; 80         ; 2C       ; MEMINST[28]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P22      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R1       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R3       ; 293        ; 5C       ; MEMINST2[12]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 294        ; 5C       ; MEMINST2[18]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R6       ; 291        ; 5C       ; MEMINST2[29]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R7       ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R9       ; 200        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; R10      ; 197        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R13      ; 179        ; 3C       ; PC[5]                           ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R15      ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R16      ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R17      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R18      ; 87         ; 2C       ; MEMINST[6]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 83         ; 2C       ; MEMINST[24]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 84         ; 2C       ; MEMINST[7]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 77         ; 2C       ; MEMINST[3]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 78         ; 2C       ; MEMINST[14]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 305        ; 5C       ; MEMINST2[2]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 306        ; 5C       ; MEMINST2[21]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 298        ; 5C       ; PC[0]                           ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 268        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --         ;                 ; --       ; --           ;
; T7       ; 279        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 280        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T9       ; 201        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; T10      ; 196        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; T11      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T12      ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T13      ; 178        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; T14      ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T15      ; 100        ; 2A       ; MEMINST[13]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T16      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --         ;                 ; --       ; --           ;
; T17      ; 104        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T18      ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; T19      ; 88         ; 2C       ; MEMINST[29]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T20      ; 85         ; 2C       ; MEMINST[17]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T21      ; 86         ; 2C       ; MEMINST[21]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 82         ; 2C       ; MEMINST[30]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 301        ; 5C       ; MEMINST2[5]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 302        ; 5C       ; MEMINST2[25]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 297        ; 5C       ; MEMINST2[30]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 267        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 255        ; 1A       ; ^nCEO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U7       ; 275        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 276        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U9       ; 198        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; U10      ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U13      ; 185        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; U14      ; 184        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; U15      ; 99         ; 2A       ; MEMINST[20]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; U16      ; 103        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U17      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U19      ; 107        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 108        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U22      ; 81         ; 2C       ; MEMINST[5]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 282        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V3       ; 271        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 272        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V6       ; 263        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 264        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V9       ; 199        ; 4C       ; PC[27]                          ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; V10      ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V12      ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; V13      ; 181        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V15      ; 167        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; V16      ; 115        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V18      ; 123        ; 1A       ; ^CONF_DONE                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; V19      ; 111        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V20      ; 112        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 97         ; 2A       ; MEMINST[16]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 98         ; 2A       ; MEMINST[4]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 281        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 273        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 274        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 259        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 260        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W6       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; W7       ; 209        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W8       ; 204        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W9       ; 206        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W10      ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W11      ; 194        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W12      ; 183        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W13      ; 180        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W14      ; 169        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W15      ; 171        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W16      ; 166        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; W17      ; 116        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W18      ; 122        ; 1A       ; ^nSTATUS                        ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; W20      ; 105        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 106        ; 2A       ; PC[31]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; W22      ; 102        ; 2A       ; PC[10]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 277        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 278        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 258        ; 1A       ; ^ASDO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y4       ; 256        ; 1A       ; ^DCLK                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y5       ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; Y6       ; 257        ; 1A       ; ^nCSO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y7       ; 208        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y8       ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; Y9       ; 207        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 190        ; 4C       ; PC[22]                          ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 195        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 182        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y13      ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; Y14      ; 168        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 170        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 174        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 125        ; 1A       ; ^nCE                            ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y18      ; 124        ; 1A       ; ^PORSEL                         ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y19      ; 120        ; 2A       ; PC[21]                          ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; Y20      ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y22      ; 101        ; 2A       ; MEMINST[31]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; SSTL-15 Class I                  ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class I  ; 0 pF  ; Not Available                      ;
; SSTL-15 Class II                 ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class II ; 0 pF  ; Not Available                      ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_1R                        ; 0 pF  ; Not Available                      ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_1R                   ; 0 pF  ; Not Available                      ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                       ; Library Name ;
;                                           ;                     ;              ;          ;         ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                           ;              ;
+-------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------+--------------+
; |InstMem                                  ; 1 (1)               ; 32 (0)       ; 0 (0)    ; 42 (1)  ; 37 (0)                    ; 0 (0)         ; 1024              ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 97   ; 0            ; 33 (1)                         ; 37 (0)             ; 0 (0)                         ; |InstMem                                                                                  ; work         ;
;    |lpm_ram_dp1:inst1|                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 1024              ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |InstMem|lpm_ram_dp1:inst1                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 1024              ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |InstMem|lpm_ram_dp1:inst1|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_aor1:auto_generated| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 1024              ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |InstMem|lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated ; work         ;
;    |lpm_rom0:inst|                        ; 0 (0)               ; 32 (0)       ; 0 (0)    ; 41 (0)  ; 37 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 32 (0)                         ; 37 (0)             ; 0 (0)                         ; |InstMem|lpm_rom0:inst                                                                    ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)               ; 32 (0)       ; 0 (0)    ; 41 (0)  ; 37 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 32 (0)                         ; 37 (0)             ; 0 (0)                         ; |InstMem|lpm_rom0:inst|altsyncram:altsyncram_component                                    ; work         ;
;          |altsyncram_seb1:auto_generated| ; 0 (0)               ; 32 (32)      ; 0 (0)    ; 41 (41) ; 37 (37)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 32 (32)                        ; 37 (37)            ; 0 (0)                         ; |InstMem|lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated     ; work         ;
+-------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                           ;
+--------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+--------+--------+-----------------+
; Name         ; Pin Type ; D1 ; D2 ; D3_0 ; D3_1 ; T4 (DDIO_MUX) ; D4 ; T8_0 (DQS) ; T8_1 (NDQS) ; D5 ; D6 ; D5 OCT ; D6 OCT ; T11 (Postamble) ;
+--------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+--------+--------+-----------------+
; PC[31]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[30]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[29]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[28]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[27]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[26]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[25]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[24]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[23]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[22]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[21]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[20]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[19]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[18]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[17]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[16]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[15]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[14]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[13]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[12]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[11]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[10]       ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[9]        ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[8]        ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[7]        ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[6]        ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[5]        ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; CLK          ; Input    ; -- ; 0  ; 0    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[0]        ; Input    ; -- ; 0  ; 7    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[1]        ; Input    ; -- ; 0  ; --   ; 7    ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[2]        ; Input    ; -- ; 0  ; 7    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[3]        ; Input    ; -- ; 0  ; 7    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; PC[4]        ; Input    ; -- ; 0  ; --   ; 7    ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; MEMINST[31]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[30]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[29]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[28]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[27]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[26]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[25]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[24]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[23]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[22]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[21]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[20]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[19]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[18]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[17]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[16]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[15]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[14]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[13]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[12]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[11]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[10]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[9]   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[8]   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[7]   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[6]   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[5]   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[4]   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[3]   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[2]   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[1]   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST[0]   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[31] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[30] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[29] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[28] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[27] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[26] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[25] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[24] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[23] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[22] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[21] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[20] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[19] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[18] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[17] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[16] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[15] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[14] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[13] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[12] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[11] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[10] ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[9]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[8]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[7]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[6]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[5]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[4]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[3]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[2]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[1]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; MEMINST2[0]  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
+--------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+--------+--------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; PC[31]                                                                                                                     ;                   ;         ;
; PC[30]                                                                                                                     ;                   ;         ;
; PC[29]                                                                                                                     ;                   ;         ;
; PC[28]                                                                                                                     ;                   ;         ;
; PC[27]                                                                                                                     ;                   ;         ;
; PC[26]                                                                                                                     ;                   ;         ;
; PC[25]                                                                                                                     ;                   ;         ;
; PC[24]                                                                                                                     ;                   ;         ;
; PC[23]                                                                                                                     ;                   ;         ;
; PC[22]                                                                                                                     ;                   ;         ;
; PC[21]                                                                                                                     ;                   ;         ;
; PC[20]                                                                                                                     ;                   ;         ;
; PC[19]                                                                                                                     ;                   ;         ;
; PC[18]                                                                                                                     ;                   ;         ;
; PC[17]                                                                                                                     ;                   ;         ;
; PC[16]                                                                                                                     ;                   ;         ;
; PC[15]                                                                                                                     ;                   ;         ;
; PC[14]                                                                                                                     ;                   ;         ;
; PC[13]                                                                                                                     ;                   ;         ;
; PC[12]                                                                                                                     ;                   ;         ;
; PC[11]                                                                                                                     ;                   ;         ;
; PC[10]                                                                                                                     ;                   ;         ;
; PC[9]                                                                                                                      ;                   ;         ;
; PC[8]                                                                                                                      ;                   ;         ;
; PC[7]                                                                                                                      ;                   ;         ;
; PC[6]                                                                                                                      ;                   ;         ;
; PC[5]                                                                                                                      ;                   ;         ;
; CLK                                                                                                                        ;                   ;         ;
; PC[0]                                                                                                                      ;                   ;         ;
;      - lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a0                       ; 0                 ; 7       ;
;      - lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg0       ; 0                 ; 7       ;
; PC[1]                                                                                                                      ;                   ;         ;
;      - lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a0                       ; 1                 ; 7       ;
;      - lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg1       ; 1                 ; 7       ;
; PC[2]                                                                                                                      ;                   ;         ;
;      - lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a0                       ; 0                 ; 7       ;
;      - lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg2       ; 0                 ; 7       ;
; PC[3]                                                                                                                      ;                   ;         ;
;      - lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a0                       ; 0                 ; 7       ;
;      - lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg3feeder ; 0                 ; 7       ;
; PC[4]                                                                                                                      ;                   ;         ;
;      - lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a0                       ; 1                 ; 7       ;
;      - lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg4feeder ; 1                 ; 7       ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                  ;
+------+----------+---------+-------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+-------+--------+----------------------+------------------+---------------------------+
; CLK  ; PIN_L22  ; 38      ; Clock ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+-------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK  ; PIN_L22  ; 38      ; 32                                   ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                          ;
+----------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                           ; 37      ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg4  ; 32      ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg3  ; 32      ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg2  ; 32      ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg1  ; 32      ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ram_block1a31~porta_address_reg0  ; 32      ;
; PC[4]~input                                                                                                    ; 2       ;
; PC[3]~input                                                                                                    ; 2       ;
; PC[2]~input                                                                                                    ; 2       ;
; PC[1]~input                                                                                                    ; 2       ;
; PC[0]~input                                                                                                    ; 2       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[0]~FITTER_CREATED_MLAB_CELL0  ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[0]                            ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[1]~FITTER_CREATED_MLAB_CELL0  ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[1]                            ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[2]~FITTER_CREATED_MLAB_CELL0  ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[2]                            ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[3]~FITTER_CREATED_MLAB_CELL0  ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[3]                            ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[4]~FITTER_CREATED_MLAB_CELL0  ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[4]                            ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[5]~FITTER_CREATED_MLAB_CELL0  ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[5]                            ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[6]~FITTER_CREATED_MLAB_CELL0  ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[6]                            ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[7]~FITTER_CREATED_MLAB_CELL0  ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[7]                            ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[8]~FITTER_CREATED_MLAB_CELL0  ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[8]                            ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[9]~FITTER_CREATED_MLAB_CELL0  ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[9]                            ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[10]~FITTER_CREATED_MLAB_CELL0 ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[10]                           ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[11]~FITTER_CREATED_MLAB_CELL0 ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[11]                           ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[12]~FITTER_CREATED_MLAB_CELL0 ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[12]                           ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[13]~FITTER_CREATED_MLAB_CELL0 ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[13]                           ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[14]~FITTER_CREATED_MLAB_CELL0 ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[14]                           ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[15]~FITTER_CREATED_MLAB_CELL0 ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[15]                           ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[16]~FITTER_CREATED_MLAB_CELL0 ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[16]                           ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[17]~FITTER_CREATED_MLAB_CELL0 ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[17]                           ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[18]~FITTER_CREATED_MLAB_CELL0 ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[18]                           ; 1       ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[19]~FITTER_CREATED_MLAB_CELL0 ; 1       ;
+----------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+-----------------------------------+--------------------------------+
; Name                                                                                        ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; M144K blocks ; MLAB cells ; MIF                               ; Location                       ;
+---------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+-----------------------------------+--------------------------------+
; lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1          ; 0            ; 0          ; ./MemContentInstance/IMemPipe.mif ; M9K_X5_Y19_N0                  ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|ALTSYNCRAM     ; MLAB ; ROM              ; --          ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0          ; 0            ; 32         ; ./MemContentInstance/IMemPipe.mif ; LAB_X55_Y22_N0, LAB_X60_Y22_N0 ;
+---------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+-----------------------------------+--------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------------------+
; |InstMem|lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+------------------------------------------------------------------------+
; Interconnect Usage Summary                                             ;
+----------------------------------------------+-------------------------+
; Interconnect Resource Type                   ; Usage                   ;
+----------------------------------------------+-------------------------+
; Block interconnects                          ; 123 / 186,400 ( < 1 % ) ;
; C12 interconnects                            ; 5 / 7,688 ( < 1 % )     ;
; C4 interconnects                             ; 87 / 133,920 ( < 1 % )  ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )          ;
; DQS I/O Configuration Shift Register Outputs ; 0 / 62 ( 0 % )          ;
; DQS bus muxes                                ; 0 / 62 ( 0 % )          ;
; DQS-18 I/O buses                             ; 0 / 8 ( 0 % )           ;
; DQS-4 I/O buses                              ; 0 / 62 ( 0 % )          ;
; DQS-9 I/O buses                              ; 0 / 28 ( 0 % )          ;
; Direct links                                 ; 40 / 186,400 ( < 1 % )  ;
; Global clocks                                ; 1 / 16 ( 6 % )          ;
; I/O Clock Divider Clock Outputs              ; 0 / 62 ( 0 % )          ;
; I/O Configuration Shift Register Outputs     ; 0 / 372 ( 0 % )         ;
; Local interconnects                          ; 0 / 54,000 ( 0 % )      ;
; NDQS bus muxes                               ; 0 / 62 ( 0 % )          ;
; NDQS-18 I/O buses                            ; 0 / 8 ( 0 % )           ;
; NDQS-9 I/O buses                             ; 0 / 28 ( 0 % )          ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 4 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 4 ( 0 % )           ;
; Periphery clocks                             ; 0 / 56 ( 0 % )          ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )          ;
; R20 interconnects                            ; 15 / 8,200 ( < 1 % )    ;
; R20/C12 interconnect drivers                 ; 15 / 12,400 ( < 1 % )   ;
; R4 interconnects                             ; 114 / 224,400 ( < 1 % ) ;
; Spine clocks                                 ; 2 / 104 ( 2 % )         ;
+----------------------------------------------+-------------------------+


+----------------------------------------------------------------+
; LAB Logic Elements                                             ;
+----------------------------------+-----------------------------+
; Number of ALMs  (Average = 6.00) ; Number of LABs  (Total = 7) ;
+----------------------------------+-----------------------------+
; 1                                ; 1                           ;
; 2                                ; 1                           ;
; 3                                ; 1                           ;
; 4                                ; 0                           ;
; 5                                ; 0                           ;
; 6                                ; 1                           ;
; 7                                ; 0                           ;
; 8                                ; 0                           ;
; 9                                ; 0                           ;
; 10                               ; 3                           ;
+----------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 0.57) ; Number of LABs  (Total = 7) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 4                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 8.71) ; Number of LABs  (Total = 7) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 2                           ;
; 1                                           ; 1                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 2                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 0                           ;
; 17                                          ; 0                           ;
; 18                                          ; 0                           ;
; 19                                          ; 0                           ;
; 20                                          ; 0                           ;
; 21                                          ; 1                           ;
; 22                                          ; 0                           ;
; 23                                          ; 0                           ;
; 24                                          ; 0                           ;
; 25                                          ; 0                           ;
; 26                                          ; 0                           ;
; 27                                          ; 0                           ;
; 28                                          ; 0                           ;
; 29                                          ; 0                           ;
; 30                                          ; 0                           ;
; 31                                          ; 1                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 5.43) ; Number of LABs  (Total = 7) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 2                           ;
; 1                                               ; 1                           ;
; 2                                               ; 1                           ;
; 3                                               ; 1                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 0                           ;
; 7                                               ; 0                           ;
; 8                                               ; 0                           ;
; 9                                               ; 0                           ;
; 10                                              ; 0                           ;
; 11                                              ; 0                           ;
; 12                                              ; 1                           ;
; 13                                              ; 0                           ;
; 14                                              ; 0                           ;
; 15                                              ; 0                           ;
; 16                                              ; 0                           ;
; 17                                              ; 0                           ;
; 18                                              ; 0                           ;
; 19                                              ; 0                           ;
; 20                                              ; 1                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Distinct Inputs                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 7.29) ; Number of LABs  (Total = 7) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 1                           ;
; 4                                           ; 1                           ;
; 5                                           ; 2                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 1                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 0                           ;
; 17                                          ; 0                           ;
; 18                                          ; 0                           ;
; 19                                          ; 0                           ;
; 20                                          ; 0                           ;
; 21                                          ; 1                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 97        ; 0            ; 0            ; 97        ; 97        ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 97           ; 97           ; 97           ; 97           ; 97           ; 0         ; 97           ; 97           ; 0         ; 0         ; 97           ; 33           ; 97           ; 97           ; 97           ; 97           ; 33           ; 97           ; 97           ; 97           ; 97           ; 33           ; 97           ; 97           ; 97           ; 97           ; 97           ; 97           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; MEMINST[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MEMINST2[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Enable Open Drain on CRC Error pin           ; Off                 ;
; Configuration Voltage Level                  ; Auto                ;
; Force Configuration Voltage Level            ; Off                 ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Mon Nov 23 16:07:08 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off PipelineUniProcessor -c PipelineUniProcessor
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Automatically selected device EP3SL50F484C2 for design PipelineUniProcessor
Info: high junction temperature operating condition is not set. Assuming a default value of '85'.
Info: low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Found following RAM instances in design that are actually implemented ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a31" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a30" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a29" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a28" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a27" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a26" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a25" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a24" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a23" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a22" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a21" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a20" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a19" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a18" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a17" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a16" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3SL70F484C2 is compatible
    Info: Device EP3SE50F484C2 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~ALTERA_DATA0~ is reserved at location J18
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 97 pins of 97 total pins
    Info: Pin MEMINST[31] not assigned to an exact location on the device
    Info: Pin MEMINST[30] not assigned to an exact location on the device
    Info: Pin MEMINST[29] not assigned to an exact location on the device
    Info: Pin MEMINST[28] not assigned to an exact location on the device
    Info: Pin MEMINST[27] not assigned to an exact location on the device
    Info: Pin MEMINST[26] not assigned to an exact location on the device
    Info: Pin MEMINST[25] not assigned to an exact location on the device
    Info: Pin MEMINST[24] not assigned to an exact location on the device
    Info: Pin MEMINST[23] not assigned to an exact location on the device
    Info: Pin MEMINST[22] not assigned to an exact location on the device
    Info: Pin MEMINST[21] not assigned to an exact location on the device
    Info: Pin MEMINST[20] not assigned to an exact location on the device
    Info: Pin MEMINST[19] not assigned to an exact location on the device
    Info: Pin MEMINST[18] not assigned to an exact location on the device
    Info: Pin MEMINST[17] not assigned to an exact location on the device
    Info: Pin MEMINST[16] not assigned to an exact location on the device
    Info: Pin MEMINST[15] not assigned to an exact location on the device
    Info: Pin MEMINST[14] not assigned to an exact location on the device
    Info: Pin MEMINST[13] not assigned to an exact location on the device
    Info: Pin MEMINST[12] not assigned to an exact location on the device
    Info: Pin MEMINST[11] not assigned to an exact location on the device
    Info: Pin MEMINST[10] not assigned to an exact location on the device
    Info: Pin MEMINST[9] not assigned to an exact location on the device
    Info: Pin MEMINST[8] not assigned to an exact location on the device
    Info: Pin MEMINST[7] not assigned to an exact location on the device
    Info: Pin MEMINST[6] not assigned to an exact location on the device
    Info: Pin MEMINST[5] not assigned to an exact location on the device
    Info: Pin MEMINST[4] not assigned to an exact location on the device
    Info: Pin MEMINST[3] not assigned to an exact location on the device
    Info: Pin MEMINST[2] not assigned to an exact location on the device
    Info: Pin MEMINST[1] not assigned to an exact location on the device
    Info: Pin MEMINST[0] not assigned to an exact location on the device
    Info: Pin PC[31] not assigned to an exact location on the device
    Info: Pin PC[30] not assigned to an exact location on the device
    Info: Pin PC[29] not assigned to an exact location on the device
    Info: Pin PC[28] not assigned to an exact location on the device
    Info: Pin PC[27] not assigned to an exact location on the device
    Info: Pin PC[26] not assigned to an exact location on the device
    Info: Pin PC[25] not assigned to an exact location on the device
    Info: Pin PC[24] not assigned to an exact location on the device
    Info: Pin PC[23] not assigned to an exact location on the device
    Info: Pin PC[22] not assigned to an exact location on the device
    Info: Pin PC[21] not assigned to an exact location on the device
    Info: Pin PC[20] not assigned to an exact location on the device
    Info: Pin PC[19] not assigned to an exact location on the device
    Info: Pin PC[18] not assigned to an exact location on the device
    Info: Pin PC[17] not assigned to an exact location on the device
    Info: Pin PC[16] not assigned to an exact location on the device
    Info: Pin PC[15] not assigned to an exact location on the device
    Info: Pin PC[14] not assigned to an exact location on the device
    Info: Pin PC[13] not assigned to an exact location on the device
    Info: Pin PC[12] not assigned to an exact location on the device
    Info: Pin PC[11] not assigned to an exact location on the device
    Info: Pin PC[10] not assigned to an exact location on the device
    Info: Pin PC[9] not assigned to an exact location on the device
    Info: Pin PC[8] not assigned to an exact location on the device
    Info: Pin PC[7] not assigned to an exact location on the device
    Info: Pin PC[6] not assigned to an exact location on the device
    Info: Pin PC[5] not assigned to an exact location on the device
    Info: Pin MEMINST2[31] not assigned to an exact location on the device
    Info: Pin MEMINST2[30] not assigned to an exact location on the device
    Info: Pin MEMINST2[29] not assigned to an exact location on the device
    Info: Pin MEMINST2[28] not assigned to an exact location on the device
    Info: Pin MEMINST2[27] not assigned to an exact location on the device
    Info: Pin MEMINST2[26] not assigned to an exact location on the device
    Info: Pin MEMINST2[25] not assigned to an exact location on the device
    Info: Pin MEMINST2[24] not assigned to an exact location on the device
    Info: Pin MEMINST2[23] not assigned to an exact location on the device
    Info: Pin MEMINST2[22] not assigned to an exact location on the device
    Info: Pin MEMINST2[21] not assigned to an exact location on the device
    Info: Pin MEMINST2[20] not assigned to an exact location on the device
    Info: Pin MEMINST2[19] not assigned to an exact location on the device
    Info: Pin MEMINST2[18] not assigned to an exact location on the device
    Info: Pin MEMINST2[17] not assigned to an exact location on the device
    Info: Pin MEMINST2[16] not assigned to an exact location on the device
    Info: Pin MEMINST2[15] not assigned to an exact location on the device
    Info: Pin MEMINST2[14] not assigned to an exact location on the device
    Info: Pin MEMINST2[13] not assigned to an exact location on the device
    Info: Pin MEMINST2[12] not assigned to an exact location on the device
    Info: Pin MEMINST2[11] not assigned to an exact location on the device
    Info: Pin MEMINST2[10] not assigned to an exact location on the device
    Info: Pin MEMINST2[9] not assigned to an exact location on the device
    Info: Pin MEMINST2[8] not assigned to an exact location on the device
    Info: Pin MEMINST2[7] not assigned to an exact location on the device
    Info: Pin MEMINST2[6] not assigned to an exact location on the device
    Info: Pin MEMINST2[5] not assigned to an exact location on the device
    Info: Pin MEMINST2[4] not assigned to an exact location on the device
    Info: Pin MEMINST2[3] not assigned to an exact location on the device
    Info: Pin MEMINST2[2] not assigned to an exact location on the device
    Info: Pin MEMINST2[1] not assigned to an exact location on the device
    Info: Pin MEMINST2[0] not assigned to an exact location on the device
    Info: Pin CLK not assigned to an exact location on the device
    Info: Pin PC[0] not assigned to an exact location on the device
    Info: Pin PC[1] not assigned to an exact location on the device
    Info: Pin PC[2] not assigned to an exact location on the device
    Info: Pin PC[3] not assigned to an exact location on the device
    Info: Pin PC[4] not assigned to an exact location on the device
Info: Fitter is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'PipelineUniProcessor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design.
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From CLK (Rise) to CLK (Rise) (setup and hold)
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a default timing requirement
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    1.000          CLK
Info: Automatically promoted node CLK~input (placed in PIN L22 (CLK1p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 96 (unused VREF, 2.5V VCCIO, 32 input, 64 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 1C does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  24 pins available
        Info: I/O bank number 2C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info: I/O bank number 2A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 4C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 5C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info: I/O bank number 6C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info: I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 7C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Warning: Fitter has implemented the following 32 RAMs using MLAB locations, which can behave differently during power up from dedicated RAM locations
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[31]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[30]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[29]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[28]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[27]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[26]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[25]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[24]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[23]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[22]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[21]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[20]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[19]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[18]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[17]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[16]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[15]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[14]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[13]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[12]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[11]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[10]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[9]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[8]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[7]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[6]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[5]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[4]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[3]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[2]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[1]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[0]"
Info: Fitter has implemented the following 32 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[31]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[30]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[29]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[28]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[27]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[26]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[25]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[24]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[23]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[22]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[21]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[20]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[19]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[18]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[17]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[16]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[15]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[14]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[13]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[12]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[11]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[10]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[9]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[8]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[7]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[6]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[5]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[4]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[3]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[2]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[1]"
    Info: Node "lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_seb1:auto_generated|q_a[0]"
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:14
Info: Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.568
    Info: -setup
    Info: -npaths 1
Info: Path #1: Setup slack is -0.568 (VIOLATED)
    Info: ===================================================================
    Info: From Node    : lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a19~portb_address_reg0
    Info: To Node      : lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|q_b[19]
    Info: Launch Clock : CLK
    Info: Latch Clock  : CLK
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.238      2.238  R        clock network delay
    Info:      2.328      0.090     uTco  lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|ram_block1a19~portb_address_reg0
    Info:      3.550      1.222 RR  CELL  lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|q_b[19]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      1.000      1.000           latch edge time
    Info:      3.074      2.074  R        clock network delay
    Info:      2.982     -0.092     uTsu  lpm_ram_dp1:inst1|altsyncram:altsyncram_component|altsyncram_aor1:auto_generated|q_b[19]
    Info: 
    Info: Data Arrival Time  :     3.550
    Info: Data Required Time :     2.982
    Info: Slack              :    -0.568 (VIOLATED)
    Info: ===================================================================
    Info: 
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 0% of the available device resources in the region that extends from location X0_Y13 to location X11_Y25
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Generated suppressed messages file F:/WorkSpace/Workspace/MasterLife/TERM 1/Architecture/mips-cpu/PipelineUniProcessor/PipelineUniProcessor.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 354 megabytes
    Info: Processing ended: Mon Nov 23 16:07:54 2009
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/WorkSpace/Workspace/MasterLife/TERM 1/Architecture/mips-cpu/PipelineUniProcessor/PipelineUniProcessor.fit.smsg.


