TimeQuest Timing Analyzer report for TimeBin_SavedCounts
Wed Nov 27 11:26:17 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'switch'
 13. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'switch'
 15. Slow Model Recovery: 'switch'
 16. Slow Model Removal: 'switch'
 17. Slow Model Minimum Pulse Width: 'switch'
 18. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'osc'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 32. Fast Model Setup: 'switch'
 33. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 34. Fast Model Hold: 'switch'
 35. Fast Model Recovery: 'switch'
 36. Fast Model Removal: 'switch'
 37. Fast Model Minimum Pulse Width: 'switch'
 38. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 39. Fast Model Minimum Pulse Width: 'osc'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TimeBin_SavedCounts                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
; switch                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { switch }                           ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 129.94 MHz ; 129.94 MHz      ; inst|altpll_component|pll|clk[0] ;      ;
; 225.73 MHz ; 225.73 MHz      ; switch                           ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -8.883 ; -242.486      ;
; switch                           ; -3.430 ; -67.760       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; switch                           ; 0.629 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 1.473 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -0.866 ; -25.392       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; switch                           ; -1.469 ; -40.573       ;
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                  ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; -8.883 ; count:inst2|out[0]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.471      ;
; -8.854 ; count:inst2|out[0]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.442      ;
; -8.811 ; count:inst2|out[0]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.399      ;
; -8.784 ; count:inst2|out[0]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.372      ;
; -8.717 ; count:inst2|out[2]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.305      ;
; -8.688 ; count:inst2|out[2]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.276      ;
; -8.645 ; count:inst2|out[2]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.233      ;
; -8.623 ; count:inst2|out[0]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.211      ;
; -8.618 ; count:inst2|out[2]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.206      ;
; -8.590 ; count:inst2|out[4]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.178      ;
; -8.561 ; count:inst2|out[4]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.149      ;
; -8.543 ; count:inst2|out[0]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.131      ;
; -8.518 ; count:inst2|out[4]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.106      ;
; -8.492 ; count:inst2|out[3]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.080      ;
; -8.491 ; count:inst2|out[4]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.079      ;
; -8.463 ; count:inst2|out[3]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.051      ;
; -8.460 ; count:inst2|out[0]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.048      ;
; -8.457 ; count:inst2|out[2]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.045      ;
; -8.420 ; count:inst2|out[3]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.008      ;
; -8.413 ; count:inst2|out[1]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 6.001      ;
; -8.393 ; count:inst2|out[3]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.981      ;
; -8.386 ; count:inst2|out[0]  ; trigger_clock:inst5|out[25] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.974      ;
; -8.385 ; count:inst2|out[5]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.973      ;
; -8.384 ; count:inst2|out[1]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.972      ;
; -8.377 ; count:inst2|out[2]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.965      ;
; -8.356 ; count:inst2|out[5]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.944      ;
; -8.341 ; count:inst2|out[1]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.929      ;
; -8.330 ; count:inst2|out[4]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.918      ;
; -8.324 ; count:inst2|out[7]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.912      ;
; -8.314 ; count:inst2|out[1]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.902      ;
; -8.313 ; count:inst2|out[5]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.901      ;
; -8.312 ; count:inst2|out[20] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.821      ;
; -8.295 ; count:inst2|out[7]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.883      ;
; -8.294 ; count:inst2|out[2]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.882      ;
; -8.286 ; count:inst2|out[5]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.874      ;
; -8.283 ; count:inst2|out[20] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.792      ;
; -8.263 ; count:inst2|out[19] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.772      ;
; -8.260 ; count:inst2|out[21] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.769      ;
; -8.252 ; count:inst2|out[7]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.840      ;
; -8.250 ; count:inst2|out[4]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.838      ;
; -8.248 ; count:inst2|out[6]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.836      ;
; -8.241 ; count:inst2|out[0]  ; trigger_clock:inst5|out[16] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.947     ; 5.832      ;
; -8.240 ; count:inst2|out[20] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.749      ;
; -8.234 ; count:inst2|out[19] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.743      ;
; -8.232 ; count:inst2|out[3]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.820      ;
; -8.231 ; count:inst2|out[21] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.740      ;
; -8.225 ; count:inst2|out[7]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.813      ;
; -8.221 ; count:inst2|out[0]  ; trigger_clock:inst5|out[23] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.809      ;
; -8.220 ; count:inst2|out[2]  ; trigger_clock:inst5|out[25] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.808      ;
; -8.219 ; count:inst2|out[6]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.807      ;
; -8.213 ; count:inst2|out[20] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.722      ;
; -8.207 ; count:inst2|out[11] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.795      ;
; -8.206 ; count:inst2|out[0]  ; trigger_clock:inst5|out[21] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.794      ;
; -8.191 ; count:inst2|out[0]  ; trigger_clock:inst5|out[22] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.779      ;
; -8.191 ; count:inst2|out[19] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.700      ;
; -8.188 ; count:inst2|out[21] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.697      ;
; -8.178 ; count:inst2|out[11] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.766      ;
; -8.176 ; count:inst2|out[22] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.685      ;
; -8.176 ; count:inst2|out[6]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.764      ;
; -8.167 ; count:inst2|out[4]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.755      ;
; -8.164 ; count:inst2|out[19] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.673      ;
; -8.162 ; count:inst2|out[8]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.750      ;
; -8.161 ; count:inst2|out[21] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.670      ;
; -8.153 ; count:inst2|out[1]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.741      ;
; -8.152 ; count:inst2|out[3]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.740      ;
; -8.149 ; count:inst2|out[6]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.737      ;
; -8.149 ; count:inst2|out[17] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.658      ;
; -8.147 ; count:inst2|out[22] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.656      ;
; -8.135 ; count:inst2|out[11] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.723      ;
; -8.133 ; count:inst2|out[8]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.721      ;
; -8.129 ; count:inst2|out[0]  ; trigger_clock:inst5|out[20] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.717      ;
; -8.125 ; count:inst2|out[5]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.713      ;
; -8.120 ; count:inst2|out[17] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.629      ;
; -8.118 ; count:inst2|out[10] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.706      ;
; -8.108 ; count:inst2|out[11] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.696      ;
; -8.104 ; count:inst2|out[22] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.613      ;
; -8.093 ; count:inst2|out[4]  ; trigger_clock:inst5|out[25] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.681      ;
; -8.090 ; count:inst2|out[8]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.678      ;
; -8.089 ; count:inst2|out[10] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.677      ;
; -8.077 ; count:inst2|out[22] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.586      ;
; -8.077 ; count:inst2|out[17] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.586      ;
; -8.075 ; count:inst2|out[2]  ; trigger_clock:inst5|out[16] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.947     ; 5.666      ;
; -8.073 ; count:inst2|out[1]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.661      ;
; -8.069 ; count:inst2|out[3]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.657      ;
; -8.064 ; count:inst2|out[7]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.652      ;
; -8.063 ; count:inst2|out[8]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.651      ;
; -8.055 ; count:inst2|out[2]  ; trigger_clock:inst5|out[23] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.643      ;
; -8.052 ; count:inst2|out[20] ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.561      ;
; -8.050 ; count:inst2|out[17] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.559      ;
; -8.046 ; count:inst2|out[10] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.634      ;
; -8.045 ; count:inst2|out[5]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.633      ;
; -8.040 ; count:inst2|out[2]  ; trigger_clock:inst5|out[21] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.628      ;
; -8.025 ; count:inst2|out[2]  ; trigger_clock:inst5|out[22] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.613      ;
; -8.019 ; count:inst2|out[10] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.607      ;
; -8.003 ; count:inst2|out[19] ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.512      ;
; -8.000 ; count:inst2|out[21] ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.509      ;
; -7.995 ; count:inst2|out[3]  ; trigger_clock:inst5|out[25] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.583      ;
; -7.990 ; count:inst2|out[1]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.578      ;
; -7.988 ; count:inst2|out[6]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -2.950     ; 5.576      ;
; -7.988 ; count:inst2|out[18] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -3.029     ; 5.497      ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'switch'                                                                                               ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.430 ; count:inst2|out[0]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.547      ;
; -3.350 ; count:inst2|out[0]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.467      ;
; -3.270 ; count:inst2|out[0]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.387      ;
; -3.190 ; count:inst2|out[0]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.307      ;
; -3.174 ; count:inst2|out[1]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.291      ;
; -3.110 ; count:inst2|out[0]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.227      ;
; -3.094 ; count:inst2|out[1]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.211      ;
; -3.086 ; count:inst2|out[2]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.203      ;
; -3.043 ; count:inst2|out[3]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.160      ;
; -3.030 ; count:inst2|out[0]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.147      ;
; -3.014 ; count:inst2|out[1]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.131      ;
; -3.006 ; count:inst2|out[2]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.123      ;
; -2.984 ; count:inst2|out[6]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.101      ;
; -2.963 ; count:inst2|out[3]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.080      ;
; -2.950 ; count:inst2|out[0]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.067      ;
; -2.934 ; count:inst2|out[1]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.051      ;
; -2.927 ; count:inst2|out[4]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.044      ;
; -2.926 ; count:inst2|out[2]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.043      ;
; -2.904 ; count:inst2|out[6]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.021      ;
; -2.883 ; count:inst2|out[5]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.000      ;
; -2.883 ; count:inst2|out[3]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 4.000      ;
; -2.870 ; count:inst2|out[0]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.987      ;
; -2.854 ; count:inst2|out[1]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.971      ;
; -2.847 ; count:inst2|out[4]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.964      ;
; -2.846 ; count:inst2|out[2]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.963      ;
; -2.824 ; count:inst2|out[6]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.941      ;
; -2.803 ; count:inst2|out[5]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.920      ;
; -2.803 ; count:inst2|out[3]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.920      ;
; -2.774 ; count:inst2|out[1]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.891      ;
; -2.767 ; count:inst2|out[4]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.884      ;
; -2.766 ; count:inst2|out[2]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.883      ;
; -2.745 ; count:inst2|out[8]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.862      ;
; -2.744 ; count:inst2|out[6]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.861      ;
; -2.723 ; count:inst2|out[5]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.840      ;
; -2.723 ; count:inst2|out[3]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.840      ;
; -2.696 ; count:inst2|out[0]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.813      ;
; -2.694 ; count:inst2|out[7]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.811      ;
; -2.694 ; count:inst2|out[1]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.811      ;
; -2.687 ; count:inst2|out[4]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.804      ;
; -2.686 ; count:inst2|out[2]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.803      ;
; -2.665 ; count:inst2|out[8]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.782      ;
; -2.664 ; count:inst2|out[6]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.781      ;
; -2.643 ; count:inst2|out[5]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.760      ;
; -2.643 ; count:inst2|out[3]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.760      ;
; -2.616 ; count:inst2|out[0]  ; count:inst2|out[22] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.733      ;
; -2.614 ; count:inst2|out[7]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.731      ;
; -2.614 ; count:inst2|out[1]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.731      ;
; -2.607 ; count:inst2|out[4]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.724      ;
; -2.606 ; count:inst2|out[2]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.723      ;
; -2.585 ; count:inst2|out[8]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.702      ;
; -2.584 ; count:inst2|out[6]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.701      ;
; -2.578 ; count:inst2|out[10] ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.695      ;
; -2.563 ; count:inst2|out[5]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.680      ;
; -2.563 ; count:inst2|out[3]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.680      ;
; -2.536 ; count:inst2|out[0]  ; count:inst2|out[21] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.653      ;
; -2.534 ; count:inst2|out[7]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.651      ;
; -2.527 ; count:inst2|out[4]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.644      ;
; -2.526 ; count:inst2|out[2]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.643      ;
; -2.505 ; count:inst2|out[8]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.622      ;
; -2.504 ; count:inst2|out[6]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.621      ;
; -2.498 ; count:inst2|out[10] ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.615      ;
; -2.483 ; count:inst2|out[5]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.600      ;
; -2.483 ; count:inst2|out[3]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.600      ;
; -2.456 ; count:inst2|out[0]  ; count:inst2|out[20] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.573      ;
; -2.454 ; count:inst2|out[7]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.571      ;
; -2.447 ; count:inst2|out[4]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.564      ;
; -2.440 ; count:inst2|out[1]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.557      ;
; -2.436 ; count:inst2|out[9]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.553      ;
; -2.425 ; count:inst2|out[8]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.542      ;
; -2.424 ; count:inst2|out[6]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.541      ;
; -2.418 ; count:inst2|out[10] ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.535      ;
; -2.412 ; count:inst2|out[12] ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.529      ;
; -2.403 ; count:inst2|out[5]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.520      ;
; -2.376 ; count:inst2|out[0]  ; count:inst2|out[19] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.493      ;
; -2.374 ; count:inst2|out[7]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.491      ;
; -2.367 ; count:inst2|out[4]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.484      ;
; -2.360 ; count:inst2|out[1]  ; count:inst2|out[22] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.477      ;
; -2.356 ; count:inst2|out[9]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.473      ;
; -2.352 ; count:inst2|out[2]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.469      ;
; -2.345 ; count:inst2|out[8]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.462      ;
; -2.338 ; count:inst2|out[10] ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.455      ;
; -2.332 ; count:inst2|out[12] ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.449      ;
; -2.323 ; count:inst2|out[5]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.440      ;
; -2.309 ; count:inst2|out[3]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.426      ;
; -2.296 ; count:inst2|out[0]  ; count:inst2|out[18] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.413      ;
; -2.294 ; count:inst2|out[7]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.411      ;
; -2.280 ; count:inst2|out[1]  ; count:inst2|out[21] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.397      ;
; -2.277 ; count:inst2|out[11] ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.394      ;
; -2.276 ; count:inst2|out[9]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.393      ;
; -2.272 ; count:inst2|out[2]  ; count:inst2|out[22] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.389      ;
; -2.265 ; count:inst2|out[8]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.382      ;
; -2.258 ; count:inst2|out[10] ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.375      ;
; -2.252 ; count:inst2|out[12] ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.369      ;
; -2.250 ; count:inst2|out[6]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.367      ;
; -2.229 ; count:inst2|out[3]  ; count:inst2|out[22] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.346      ;
; -2.216 ; count:inst2|out[0]  ; count:inst2|out[17] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.333      ;
; -2.214 ; count:inst2|out[7]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.331      ;
; -2.200 ; count:inst2|out[1]  ; count:inst2|out[20] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.317      ;
; -2.197 ; count:inst2|out[11] ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.314      ;
; -2.196 ; count:inst2|out[9]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.079      ; 3.313      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; trigger_clock:inst5|LED     ; trigger_clock:inst5|LED     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; trigger_clock:inst5|k[4]    ; trigger_clock:inst5|k[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; trigger_clock:inst5|out[16] ; trigger_clock:inst5|out[16] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; trigger_clock:inst5|i[31]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.975 ; trigger_clock:inst5|i[17]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst5|i[30]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 1.007 ; trigger_clock:inst5|i[19]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.007 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; trigger_clock:inst5|i[12]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.016 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.040 ; trigger_clock:inst5|LED     ; trigger_clock:inst5|k[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.326      ;
; 1.407 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; trigger_clock:inst5|i[30]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.440 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.444 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.449 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.487 ; trigger_clock:inst5|i[17]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.487 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.520 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.524 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.810      ;
; 1.529 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.567 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
; 1.590 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.876      ;
; 1.600 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.886      ;
; 1.609 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.635 ; trigger_clock:inst5|i[16]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.921      ;
; 1.647 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.932      ;
; 1.647 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.649 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.935      ;
; 1.651 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.936      ;
; 1.656 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.942      ;
; 1.659 ; trigger_clock:inst5|i[18]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.945      ;
; 1.670 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.956      ;
; 1.689 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.699 ; trigger_clock:inst5|i[24]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.985      ;
; 1.703 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.727 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.012      ;
; 1.727 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.014      ;
; 1.728 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.014      ;
; 1.731 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.016      ;
; 1.736 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.022      ;
; 1.750 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.036      ;
; 1.783 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.069      ;
; 1.783 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.069      ;
; 1.795 ; trigger_clock:inst5|i[16]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.081      ;
; 1.807 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.092      ;
; 1.807 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.093      ;
; 1.808 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.094      ;
; 1.809 ; trigger_clock:inst5|i[15]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.092      ;
; 1.811 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.096      ;
; 1.816 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.102      ;
; 1.823 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.109      ;
; 1.830 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.116      ;
; 1.834 ; trigger_clock:inst5|i[23]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.120      ;
; 1.848 ; trigger_clock:inst5|i[12]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.132      ;
; 1.854 ; trigger_clock:inst5|i[15]   ; trigger_clock:inst5|i[15]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.140      ;
; 1.859 ; trigger_clock:inst5|i[24]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.145      ;
; 1.863 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.149      ;
; 1.876 ; trigger_clock:inst5|out[15] ; trigger_clock:inst5|out[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.162      ;
; 1.887 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.172      ;
; 1.891 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.176      ;
; 1.892 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.176      ;
; 1.896 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.182      ;
; 1.903 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.189      ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'switch'                                                                                               ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.629 ; count:inst2|out[31] ; count:inst2|out[31] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.915      ;
; 0.968 ; count:inst2|out[16] ; count:inst2|out[16] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.254      ;
; 0.975 ; count:inst2|out[17] ; count:inst2|out[17] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; count:inst2|out[2]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; count:inst2|out[18] ; count:inst2|out[18] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; count:inst2|out[25] ; count:inst2|out[25] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; count:inst2|out[4]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[7]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[13] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[14] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[15] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[20] ; count:inst2|out[20] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[23] ; count:inst2|out[23] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[27] ; count:inst2|out[27] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[29] ; count:inst2|out[29] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count:inst2|out[30] ; count:inst2|out[30] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; count:inst2|out[9]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; count:inst2|out[11] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; count:inst2|out[1]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.270      ;
; 1.012 ; count:inst2|out[3]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; count:inst2|out[5]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; count:inst2|out[24] ; count:inst2|out[24] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; count:inst2|out[19] ; count:inst2|out[19] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count:inst2|out[21] ; count:inst2|out[21] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count:inst2|out[22] ; count:inst2|out[22] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count:inst2|out[26] ; count:inst2|out[26] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count:inst2|out[28] ; count:inst2|out[28] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.302      ;
; 1.194 ; count:inst2|out[6]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.480      ;
; 1.196 ; count:inst2|out[12] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.482      ;
; 1.202 ; count:inst2|out[10] ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.488      ;
; 1.209 ; count:inst2|out[8]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.495      ;
; 1.241 ; count:inst2|out[0]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.527      ;
; 1.400 ; count:inst2|out[16] ; count:inst2|out[17] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.686      ;
; 1.407 ; count:inst2|out[17] ; count:inst2|out[18] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; count:inst2|out[2]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; count:inst2|out[18] ; count:inst2|out[19] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; count:inst2|out[25] ; count:inst2|out[26] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; count:inst2|out[30] ; count:inst2|out[31] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count:inst2|out[13] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count:inst2|out[14] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count:inst2|out[29] ; count:inst2|out[30] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count:inst2|out[4]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count:inst2|out[20] ; count:inst2|out[21] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; count:inst2|out[27] ; count:inst2|out[28] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.412 ; count:inst2|out[9]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; count:inst2|out[11] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.699      ;
; 1.416 ; count:inst2|out[1]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.702      ;
; 1.430 ; count:inst2|out[15] ; count:inst2|out[16] ; switch       ; switch      ; 0.000        ; 0.079      ; 1.795      ;
; 1.445 ; count:inst2|out[3]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.731      ;
; 1.445 ; count:inst2|out[5]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.731      ;
; 1.448 ; count:inst2|out[24] ; count:inst2|out[25] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; count:inst2|out[19] ; count:inst2|out[20] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; count:inst2|out[22] ; count:inst2|out[23] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; count:inst2|out[26] ; count:inst2|out[27] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; count:inst2|out[28] ; count:inst2|out[29] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; count:inst2|out[21] ; count:inst2|out[22] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.735      ;
; 1.480 ; count:inst2|out[16] ; count:inst2|out[18] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.766      ;
; 1.487 ; count:inst2|out[17] ; count:inst2|out[19] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; count:inst2|out[2]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; count:inst2|out[18] ; count:inst2|out[20] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; count:inst2|out[25] ; count:inst2|out[27] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; count:inst2|out[29] ; count:inst2|out[31] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; count:inst2|out[13] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; count:inst2|out[4]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; count:inst2|out[27] ; count:inst2|out[29] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; count:inst2|out[20] ; count:inst2|out[22] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.775      ;
; 1.491 ; count:inst2|out[14] ; count:inst2|out[16] ; switch       ; switch      ; 0.000        ; 0.079      ; 1.856      ;
; 1.492 ; count:inst2|out[9]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.778      ;
; 1.493 ; count:inst2|out[11] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.779      ;
; 1.496 ; count:inst2|out[1]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.782      ;
; 1.510 ; count:inst2|out[23] ; count:inst2|out[24] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.796      ;
; 1.510 ; count:inst2|out[7]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.796      ;
; 1.510 ; count:inst2|out[15] ; count:inst2|out[17] ; switch       ; switch      ; 0.000        ; 0.079      ; 1.875      ;
; 1.525 ; count:inst2|out[5]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.811      ;
; 1.525 ; count:inst2|out[3]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.811      ;
; 1.528 ; count:inst2|out[24] ; count:inst2|out[26] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; count:inst2|out[28] ; count:inst2|out[30] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; count:inst2|out[19] ; count:inst2|out[21] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; count:inst2|out[26] ; count:inst2|out[28] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; count:inst2|out[21] ; count:inst2|out[23] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.815      ;
; 1.560 ; count:inst2|out[16] ; count:inst2|out[19] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.846      ;
; 1.567 ; count:inst2|out[17] ; count:inst2|out[20] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; count:inst2|out[2]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; count:inst2|out[18] ; count:inst2|out[21] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; count:inst2|out[25] ; count:inst2|out[28] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; count:inst2|out[4]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; count:inst2|out[27] ; count:inst2|out[30] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; count:inst2|out[20] ; count:inst2|out[23] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.855      ;
; 1.571 ; count:inst2|out[13] ; count:inst2|out[16] ; switch       ; switch      ; 0.000        ; 0.079      ; 1.936      ;
; 1.571 ; count:inst2|out[14] ; count:inst2|out[17] ; switch       ; switch      ; 0.000        ; 0.079      ; 1.936      ;
; 1.572 ; count:inst2|out[9]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.858      ;
; 1.573 ; count:inst2|out[11] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.859      ;
; 1.576 ; count:inst2|out[1]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.862      ;
; 1.590 ; count:inst2|out[7]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.876      ;
; 1.590 ; count:inst2|out[23] ; count:inst2|out[25] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.876      ;
; 1.590 ; count:inst2|out[15] ; count:inst2|out[18] ; switch       ; switch      ; 0.000        ; 0.079      ; 1.955      ;
; 1.605 ; count:inst2|out[3]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 1.891      ;
; 1.608 ; count:inst2|out[24] ; count:inst2|out[27] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; count:inst2|out[28] ; count:inst2|out[31] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; count:inst2|out[26] ; count:inst2|out[29] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.895      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'switch'                                                                                                                     ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.473 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.947      ; 2.012      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[16] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[17] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[18] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[19] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[20] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[21] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[22] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[23] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[24] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[25] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[26] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[27] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[28] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[29] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[30] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
; 1.618 ; trigger_clock:inst5|reset ; count:inst2|out[31] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 3.026      ; 1.946      ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'switch'                                                                                                                       ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[16] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[17] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[18] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[19] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[20] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[21] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[22] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[23] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[24] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[25] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[26] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[27] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[28] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[29] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[30] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.866 ; trigger_clock:inst5|reset ; count:inst2|out[31] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 3.026      ; 1.946      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
; -0.721 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.947      ; 2.012      ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'switch'                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; switch ; Rise       ; switch              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[20] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[20] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[21] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[21] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[22] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[22] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[23] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[23] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[24] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[24] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[25] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[25] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[26] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[26] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[27] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[27] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[28] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[28] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[29] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[29] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[30] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[30] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[31] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[31] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[16]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[16]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[17]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[17]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[18]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[18]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[19]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[19]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[20]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[20]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[21]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[21]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[22]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[22]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[23]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[23]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[24]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[24]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[25]|clk   ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|LED     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|LED     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[4]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[4]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[16] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[16] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[17] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[17] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[18] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[18] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[19] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[19] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[20] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[20] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[21] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[21] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[22] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[22] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[23] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[23] ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; zero      ; osc        ; 9.435 ; 9.435 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; zero      ; osc        ; -6.687 ; -6.687 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED2      ; osc        ; 5.333  ; 5.333  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 23.855 ; 23.855 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 23.466 ; 23.466 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 23.491 ; 23.491 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 23.831 ; 23.831 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 23.795 ; 23.795 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 23.855 ; 23.855 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 23.854 ; 23.854 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 23.855 ; 23.855 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 16.169 ; 16.169 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 15.875 ; 15.875 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 13.650 ; 13.650 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 12.210 ; 12.210 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 13.450 ; 13.450 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 13.684 ; 13.684 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 15.202 ; 15.202 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 16.169 ; 16.169 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 5.333 ; 5.333 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 8.494 ; 8.494 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 8.494 ; 8.494 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 8.518 ; 8.518 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 8.860 ; 8.860 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 8.855 ; 8.855 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 8.884 ; 8.884 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 8.881 ; 8.881 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 8.879 ; 8.879 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 7.802 ; 7.802 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 8.958 ; 8.958 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 8.734 ; 8.734 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 7.802 ; 7.802 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 8.777 ; 8.777 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 8.777 ; 8.777 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 9.516 ; 9.516 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 9.658 ; 9.658 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; in1        ; LED[0]      ; 4.635  ;        ;        ; 4.635  ;
; in1        ; ones[0]     ; 25.549 ; 25.549 ; 25.549 ; 25.549 ;
; in1        ; ones[1]     ; 25.574 ; 25.574 ; 25.574 ; 25.574 ;
; in1        ; ones[2]     ; 25.914 ; 25.914 ; 25.914 ; 25.914 ;
; in1        ; ones[3]     ; 25.878 ; 25.878 ; 25.878 ; 25.878 ;
; in1        ; ones[4]     ; 25.938 ; 25.938 ; 25.938 ; 25.938 ;
; in1        ; ones[5]     ; 25.937 ; 25.937 ; 25.937 ; 25.937 ;
; in1        ; ones[6]     ; 25.938 ; 25.938 ; 25.938 ; 25.938 ;
; in1        ; tens[0]     ; 17.967 ; 17.967 ; 17.967 ; 17.967 ;
; in1        ; tens[1]     ; 15.742 ; 15.742 ; 15.742 ; 15.742 ;
; in1        ; tens[2]     ; 14.262 ; 14.262 ; 14.262 ; 14.262 ;
; in1        ; tens[3]     ; 14.870 ; 14.870 ; 14.870 ; 14.870 ;
; in1        ; tens[4]     ; 15.776 ; 15.776 ; 15.776 ; 15.776 ;
; in1        ; tens[5]     ; 17.294 ; 17.294 ; 17.294 ; 17.294 ;
; in1        ; tens[6]     ; 18.261 ; 18.261 ; 18.261 ; 18.261 ;
; in2        ; LED[1]      ; 4.978  ;        ;        ; 4.978  ;
; in2        ; ones[0]     ; 25.038 ; 25.038 ; 25.038 ; 25.038 ;
; in2        ; ones[1]     ; 25.063 ; 25.063 ; 25.063 ; 25.063 ;
; in2        ; ones[2]     ; 25.403 ; 25.403 ; 25.403 ; 25.403 ;
; in2        ; ones[3]     ; 25.367 ; 25.367 ; 25.367 ; 25.367 ;
; in2        ; ones[4]     ; 25.427 ; 25.427 ; 25.427 ; 25.427 ;
; in2        ; ones[5]     ; 25.426 ; 25.426 ; 25.426 ; 25.426 ;
; in2        ; ones[6]     ; 25.427 ; 25.427 ; 25.427 ; 25.427 ;
; in2        ; tens[0]     ; 17.431 ; 17.431 ; 17.431 ; 17.431 ;
; in2        ; tens[1]     ; 15.206 ; 15.206 ; 15.206 ; 15.206 ;
; in2        ; tens[2]     ; 13.726 ; 13.726 ; 13.726 ; 13.726 ;
; in2        ; tens[3]     ; 14.360 ; 14.360 ; 14.360 ; 14.360 ;
; in2        ; tens[4]     ; 15.240 ; 15.240 ; 15.240 ; 15.240 ;
; in2        ; tens[5]     ; 16.758 ; 16.758 ; 16.758 ; 16.758 ;
; in2        ; tens[6]     ; 17.725 ; 17.725 ; 17.725 ; 17.725 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; in1        ; LED[0]      ; 4.635  ;        ;        ; 4.635  ;
; in1        ; ones[0]     ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; in1        ; ones[1]     ; 11.046 ; 11.046 ; 11.046 ; 11.046 ;
; in1        ; ones[2]     ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; in1        ; ones[3]     ; 11.383 ; 11.383 ; 11.383 ; 11.383 ;
; in1        ; ones[4]     ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; in1        ; ones[5]     ; 11.409 ; 11.409 ; 11.409 ; 11.409 ;
; in1        ; ones[6]     ; 11.407 ; 11.407 ; 11.407 ; 11.407 ;
; in1        ; tens[0]     ; 11.460 ; 11.460 ; 11.460 ; 11.460 ;
; in1        ; tens[1]     ; 10.999 ; 10.999 ; 10.999 ; 10.999 ;
; in1        ; tens[2]     ; 10.564 ; 10.564 ; 10.564 ; 10.564 ;
; in1        ; tens[3]     ; 11.077 ; 11.077 ; 11.077 ; 11.077 ;
; in1        ; tens[4]     ; 11.031 ; 11.031 ; 11.031 ; 11.031 ;
; in1        ; tens[5]     ; 11.634 ; 11.634 ; 11.634 ; 11.634 ;
; in1        ; tens[6]     ; 11.564 ; 11.564 ; 11.564 ; 11.564 ;
; in2        ; LED[1]      ; 4.978  ;        ;        ; 4.978  ;
; in2        ; ones[0]     ; 10.125 ; 10.125 ; 10.125 ; 10.125 ;
; in2        ; ones[1]     ; 10.149 ; 10.149 ; 10.149 ; 10.149 ;
; in2        ; ones[2]     ; 10.491 ; 10.491 ; 10.491 ; 10.491 ;
; in2        ; ones[3]     ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; in2        ; ones[4]     ; 10.515 ; 10.515 ; 10.515 ; 10.515 ;
; in2        ; ones[5]     ; 10.512 ; 10.512 ; 10.512 ; 10.512 ;
; in2        ; ones[6]     ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; in2        ; tens[0]     ; 11.258 ; 11.258 ; 11.258 ; 11.258 ;
; in2        ; tens[1]     ; 11.102 ; 11.102 ; 11.102 ; 11.102 ;
; in2        ; tens[2]     ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; in2        ; tens[3]     ; 11.153 ; 11.153 ; 11.153 ; 11.153 ;
; in2        ; tens[4]     ; 11.162 ; 11.162 ; 11.162 ; 11.162 ;
; in2        ; tens[5]     ; 11.723 ; 11.723 ; 11.723 ; 11.723 ;
; in2        ; tens[6]     ; 11.552 ; 11.552 ; 11.552 ; 11.552 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -3.872 ; -104.987      ;
; switch                           ; -0.857 ; -10.034       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; switch                           ; 0.243 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 1.346 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -0.532 ; -15.968       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; switch                           ; -1.222 ; -33.222       ;
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                  ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; -3.872 ; count:inst2|out[0]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.650      ;
; -3.865 ; count:inst2|out[0]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.643      ;
; -3.857 ; count:inst2|out[0]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.635      ;
; -3.830 ; count:inst2|out[0]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.608      ;
; -3.804 ; count:inst2|out[2]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.582      ;
; -3.797 ; count:inst2|out[2]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.575      ;
; -3.789 ; count:inst2|out[2]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.567      ;
; -3.762 ; count:inst2|out[2]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.540      ;
; -3.760 ; count:inst2|out[0]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.538      ;
; -3.747 ; count:inst2|out[4]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.525      ;
; -3.740 ; count:inst2|out[4]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.518      ;
; -3.732 ; count:inst2|out[4]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.510      ;
; -3.725 ; count:inst2|out[0]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.503      ;
; -3.705 ; count:inst2|out[4]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.483      ;
; -3.701 ; count:inst2|out[0]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.479      ;
; -3.692 ; count:inst2|out[2]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.470      ;
; -3.686 ; count:inst2|out[3]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.464      ;
; -3.679 ; count:inst2|out[3]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.457      ;
; -3.671 ; count:inst2|out[1]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.449      ;
; -3.671 ; count:inst2|out[3]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.449      ;
; -3.664 ; count:inst2|out[1]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.442      ;
; -3.657 ; count:inst2|out[0]  ; trigger_clock:inst5|out[25] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.435      ;
; -3.657 ; count:inst2|out[2]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.435      ;
; -3.656 ; count:inst2|out[1]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.434      ;
; -3.644 ; count:inst2|out[5]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.422      ;
; -3.644 ; count:inst2|out[3]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.422      ;
; -3.637 ; count:inst2|out[5]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.415      ;
; -3.635 ; count:inst2|out[4]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.413      ;
; -3.633 ; count:inst2|out[2]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.411      ;
; -3.630 ; count:inst2|out[7]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.408      ;
; -3.629 ; count:inst2|out[5]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.407      ;
; -3.629 ; count:inst2|out[1]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.407      ;
; -3.623 ; count:inst2|out[7]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.401      ;
; -3.615 ; count:inst2|out[7]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.393      ;
; -3.602 ; count:inst2|out[5]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.380      ;
; -3.600 ; count:inst2|out[4]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.378      ;
; -3.596 ; count:inst2|out[6]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.374      ;
; -3.590 ; count:inst2|out[0]  ; trigger_clock:inst5|out[23] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.368      ;
; -3.589 ; count:inst2|out[6]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.367      ;
; -3.589 ; count:inst2|out[2]  ; trigger_clock:inst5|out[25] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.367      ;
; -3.588 ; count:inst2|out[7]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.366      ;
; -3.581 ; count:inst2|out[0]  ; trigger_clock:inst5|out[21] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.359      ;
; -3.581 ; count:inst2|out[6]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.359      ;
; -3.576 ; count:inst2|out[4]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.354      ;
; -3.574 ; count:inst2|out[3]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.352      ;
; -3.563 ; count:inst2|out[0]  ; trigger_clock:inst5|out[22] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.341      ;
; -3.559 ; count:inst2|out[1]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.337      ;
; -3.554 ; count:inst2|out[6]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.332      ;
; -3.547 ; count:inst2|out[0]  ; trigger_clock:inst5|out[20] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.325      ;
; -3.539 ; count:inst2|out[3]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.317      ;
; -3.532 ; count:inst2|out[5]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.310      ;
; -3.532 ; count:inst2|out[4]  ; trigger_clock:inst5|out[25] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.310      ;
; -3.526 ; count:inst2|out[8]  ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.304      ;
; -3.524 ; count:inst2|out[1]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.302      ;
; -3.522 ; count:inst2|out[2]  ; trigger_clock:inst5|out[23] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.300      ;
; -3.519 ; count:inst2|out[8]  ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.297      ;
; -3.518 ; count:inst2|out[7]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.296      ;
; -3.515 ; count:inst2|out[3]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.293      ;
; -3.514 ; count:inst2|out[0]  ; trigger_clock:inst5|out[16] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.751     ; 2.295      ;
; -3.513 ; count:inst2|out[2]  ; trigger_clock:inst5|out[21] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.291      ;
; -3.511 ; count:inst2|out[8]  ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.289      ;
; -3.506 ; count:inst2|out[11] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.284      ;
; -3.500 ; count:inst2|out[1]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.278      ;
; -3.499 ; count:inst2|out[11] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.277      ;
; -3.497 ; count:inst2|out[5]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.275      ;
; -3.495 ; count:inst2|out[2]  ; trigger_clock:inst5|out[22] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.273      ;
; -3.491 ; count:inst2|out[11] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.269      ;
; -3.484 ; count:inst2|out[10] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.262      ;
; -3.484 ; count:inst2|out[6]  ; trigger_clock:inst5|out[28] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.262      ;
; -3.484 ; count:inst2|out[8]  ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.262      ;
; -3.483 ; count:inst2|out[7]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.261      ;
; -3.482 ; count:inst2|out[20] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.220      ;
; -3.479 ; count:inst2|out[2]  ; trigger_clock:inst5|out[20] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.257      ;
; -3.477 ; count:inst2|out[10] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.255      ;
; -3.475 ; count:inst2|out[19] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.213      ;
; -3.475 ; count:inst2|out[20] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.213      ;
; -3.473 ; count:inst2|out[5]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.251      ;
; -3.471 ; count:inst2|out[3]  ; trigger_clock:inst5|out[25] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.249      ;
; -3.469 ; count:inst2|out[10] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.247      ;
; -3.468 ; count:inst2|out[19] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.206      ;
; -3.467 ; count:inst2|out[20] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.205      ;
; -3.465 ; count:inst2|out[4]  ; trigger_clock:inst5|out[23] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.243      ;
; -3.464 ; count:inst2|out[11] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.242      ;
; -3.460 ; count:inst2|out[21] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.198      ;
; -3.460 ; count:inst2|out[19] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.198      ;
; -3.459 ; count:inst2|out[7]  ; trigger_clock:inst5|out[24] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.237      ;
; -3.456 ; count:inst2|out[1]  ; trigger_clock:inst5|out[25] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.234      ;
; -3.456 ; count:inst2|out[4]  ; trigger_clock:inst5|out[21] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.234      ;
; -3.453 ; count:inst2|out[21] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.191      ;
; -3.449 ; count:inst2|out[6]  ; trigger_clock:inst5|out[27] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.227      ;
; -3.446 ; count:inst2|out[2]  ; trigger_clock:inst5|out[16] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.751     ; 2.227      ;
; -3.446 ; count:inst2|out[17] ; trigger_clock:inst5|out[29] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.184      ;
; -3.445 ; count:inst2|out[21] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.183      ;
; -3.442 ; count:inst2|out[10] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.220      ;
; -3.440 ; count:inst2|out[20] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.178      ;
; -3.439 ; count:inst2|out[17] ; trigger_clock:inst5|out[26] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.177      ;
; -3.438 ; count:inst2|out[4]  ; trigger_clock:inst5|out[22] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.216      ;
; -3.433 ; count:inst2|out[19] ; trigger_clock:inst5|out[30] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.171      ;
; -3.431 ; count:inst2|out[17] ; trigger_clock:inst5|out[31] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.794     ; 2.169      ;
; -3.429 ; count:inst2|out[5]  ; trigger_clock:inst5|out[25] ; switch       ; inst|altpll_component|pll|clk[0] ; 0.500        ; -1.754     ; 2.207      ;
+--------+---------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'switch'                                                                                               ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.857 ; count:inst2|out[0]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.929      ;
; -0.822 ; count:inst2|out[0]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.894      ;
; -0.787 ; count:inst2|out[0]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.859      ;
; -0.767 ; count:inst2|out[1]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.839      ;
; -0.752 ; count:inst2|out[0]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.824      ;
; -0.732 ; count:inst2|out[1]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.804      ;
; -0.728 ; count:inst2|out[2]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.800      ;
; -0.717 ; count:inst2|out[0]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.789      ;
; -0.704 ; count:inst2|out[3]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.776      ;
; -0.697 ; count:inst2|out[1]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.769      ;
; -0.693 ; count:inst2|out[2]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.765      ;
; -0.682 ; count:inst2|out[0]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.754      ;
; -0.669 ; count:inst2|out[3]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.741      ;
; -0.667 ; count:inst2|out[6]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.739      ;
; -0.662 ; count:inst2|out[1]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.734      ;
; -0.659 ; count:inst2|out[4]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.731      ;
; -0.658 ; count:inst2|out[2]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.730      ;
; -0.647 ; count:inst2|out[0]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.719      ;
; -0.634 ; count:inst2|out[5]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.706      ;
; -0.634 ; count:inst2|out[3]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.706      ;
; -0.632 ; count:inst2|out[6]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.704      ;
; -0.627 ; count:inst2|out[1]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.699      ;
; -0.624 ; count:inst2|out[4]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.696      ;
; -0.623 ; count:inst2|out[2]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.695      ;
; -0.612 ; count:inst2|out[0]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.684      ;
; -0.599 ; count:inst2|out[5]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.671      ;
; -0.599 ; count:inst2|out[3]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.671      ;
; -0.597 ; count:inst2|out[6]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.669      ;
; -0.592 ; count:inst2|out[1]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.664      ;
; -0.589 ; count:inst2|out[4]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.661      ;
; -0.588 ; count:inst2|out[2]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.660      ;
; -0.564 ; count:inst2|out[5]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.636      ;
; -0.564 ; count:inst2|out[3]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.636      ;
; -0.562 ; count:inst2|out[6]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.634      ;
; -0.557 ; count:inst2|out[1]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.629      ;
; -0.554 ; count:inst2|out[4]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.626      ;
; -0.553 ; count:inst2|out[2]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.625      ;
; -0.550 ; count:inst2|out[7]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.622      ;
; -0.542 ; count:inst2|out[8]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.614      ;
; -0.529 ; count:inst2|out[5]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.601      ;
; -0.529 ; count:inst2|out[3]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.601      ;
; -0.527 ; count:inst2|out[6]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.599      ;
; -0.522 ; count:inst2|out[1]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.594      ;
; -0.519 ; count:inst2|out[4]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.591      ;
; -0.518 ; count:inst2|out[0]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.590      ;
; -0.518 ; count:inst2|out[2]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.590      ;
; -0.515 ; count:inst2|out[7]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.587      ;
; -0.507 ; count:inst2|out[8]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.579      ;
; -0.494 ; count:inst2|out[5]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.566      ;
; -0.494 ; count:inst2|out[3]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.566      ;
; -0.492 ; count:inst2|out[6]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.564      ;
; -0.484 ; count:inst2|out[4]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.556      ;
; -0.483 ; count:inst2|out[0]  ; count:inst2|out[22] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.555      ;
; -0.483 ; count:inst2|out[2]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.555      ;
; -0.480 ; count:inst2|out[7]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.552      ;
; -0.472 ; count:inst2|out[8]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.544      ;
; -0.471 ; count:inst2|out[10] ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.543      ;
; -0.459 ; count:inst2|out[5]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.531      ;
; -0.459 ; count:inst2|out[3]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.531      ;
; -0.457 ; count:inst2|out[6]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.529      ;
; -0.449 ; count:inst2|out[4]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.521      ;
; -0.448 ; count:inst2|out[0]  ; count:inst2|out[21] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.520      ;
; -0.445 ; count:inst2|out[7]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.517      ;
; -0.437 ; count:inst2|out[8]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.509      ;
; -0.436 ; count:inst2|out[10] ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.508      ;
; -0.428 ; count:inst2|out[1]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.500      ;
; -0.426 ; count:inst2|out[9]  ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.498      ;
; -0.424 ; count:inst2|out[5]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.496      ;
; -0.422 ; count:inst2|out[6]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.494      ;
; -0.414 ; count:inst2|out[4]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.486      ;
; -0.413 ; count:inst2|out[0]  ; count:inst2|out[20] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.485      ;
; -0.410 ; count:inst2|out[7]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.482      ;
; -0.402 ; count:inst2|out[8]  ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.474      ;
; -0.401 ; count:inst2|out[10] ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.473      ;
; -0.398 ; count:inst2|out[12] ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.470      ;
; -0.393 ; count:inst2|out[1]  ; count:inst2|out[22] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.465      ;
; -0.391 ; count:inst2|out[9]  ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.463      ;
; -0.389 ; count:inst2|out[5]  ; count:inst2|out[24] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.461      ;
; -0.389 ; count:inst2|out[2]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.461      ;
; -0.378 ; count:inst2|out[0]  ; count:inst2|out[19] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.450      ;
; -0.375 ; count:inst2|out[7]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.447      ;
; -0.367 ; count:inst2|out[8]  ; count:inst2|out[26] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.439      ;
; -0.366 ; count:inst2|out[10] ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.438      ;
; -0.365 ; count:inst2|out[3]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.437      ;
; -0.363 ; count:inst2|out[12] ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.435      ;
; -0.358 ; count:inst2|out[1]  ; count:inst2|out[21] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.430      ;
; -0.356 ; count:inst2|out[11] ; count:inst2|out[31] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.428      ;
; -0.356 ; count:inst2|out[9]  ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.428      ;
; -0.354 ; count:inst2|out[2]  ; count:inst2|out[22] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.426      ;
; -0.343 ; count:inst2|out[0]  ; count:inst2|out[18] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.415      ;
; -0.340 ; count:inst2|out[7]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.412      ;
; -0.332 ; count:inst2|out[8]  ; count:inst2|out[25] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.404      ;
; -0.331 ; count:inst2|out[10] ; count:inst2|out[27] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.403      ;
; -0.330 ; count:inst2|out[3]  ; count:inst2|out[22] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.402      ;
; -0.328 ; count:inst2|out[12] ; count:inst2|out[29] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.400      ;
; -0.328 ; count:inst2|out[6]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.400      ;
; -0.323 ; count:inst2|out[1]  ; count:inst2|out[20] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.395      ;
; -0.321 ; count:inst2|out[11] ; count:inst2|out[30] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.393      ;
; -0.321 ; count:inst2|out[9]  ; count:inst2|out[28] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.393      ;
; -0.320 ; count:inst2|out[4]  ; count:inst2|out[23] ; switch       ; switch      ; 1.000        ; 0.040      ; 1.392      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; trigger_clock:inst5|LED     ; trigger_clock:inst5|LED     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; trigger_clock:inst5|k[4]    ; trigger_clock:inst5|k[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; trigger_clock:inst5|out[16] ; trigger_clock:inst5|out[16] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; trigger_clock:inst5|i[31]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.359 ; trigger_clock:inst5|i[17]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst5|i[30]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; trigger_clock:inst5|i[19]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock:inst5|i[12]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.385 ; trigger_clock:inst5|LED     ; trigger_clock:inst5|k[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.497 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock:inst5|i[11]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; trigger_clock:inst5|i[30]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.532 ; trigger_clock:inst5|i[17]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; trigger_clock:inst5|i[29]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; trigger_clock:inst5|i[10]   ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.567 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; trigger_clock:inst5|i[9]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.577 ; trigger_clock:inst5|i[28]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.581 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.587 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; trigger_clock:inst5|i[16]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; trigger_clock:inst5|i[18]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.602 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; trigger_clock:inst5|i[27]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; trigger_clock:inst5|i[24]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.616 ; trigger_clock:inst5|i[3]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.622 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.775      ;
; 0.624 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.626 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[28]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.778      ;
; 0.637 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; trigger_clock:inst5|i[2]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.657 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.659 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[11]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.661 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[29]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; trigger_clock:inst5|i[16]   ; trigger_clock:inst5|i[19]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.672 ; trigger_clock:inst5|i[15]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.822      ;
; 0.672 ; trigger_clock:inst5|i[1]    ; trigger_clock:inst5|i[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; trigger_clock:inst5|i[25]   ; trigger_clock:inst5|i[31]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.676 ; trigger_clock:inst5|i[24]   ; trigger_clock:inst5|i[27]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; trigger_clock:inst5|i[6]    ; trigger_clock:inst5|i[10]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; trigger_clock:inst5|i[5]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.681 ; trigger_clock:inst5|i[23]   ; trigger_clock:inst5|i[25]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.833      ;
; 0.691 ; trigger_clock:inst5|i[15]   ; trigger_clock:inst5|i[15]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.843      ;
; 0.692 ; trigger_clock:inst5|i[0]    ; trigger_clock:inst5|i[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.844      ;
; 0.693 ; trigger_clock:inst5|i[8]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.845      ;
; 0.694 ; trigger_clock:inst5|i[7]    ; trigger_clock:inst5|i[12]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.846      ;
; 0.696 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[30]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; trigger_clock:inst5|i[4]    ; trigger_clock:inst5|i[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.850      ;
; 0.700 ; trigger_clock:inst5|out[15] ; trigger_clock:inst5|out[15] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.852      ;
; 0.703 ; trigger_clock:inst5|i[12]   ; trigger_clock:inst5|i[17]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.853      ;
; 0.704 ; trigger_clock:inst5|i[26]   ; trigger_clock:inst5|i[26]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.856      ;
; 0.705 ; trigger_clock:inst5|out[10] ; trigger_clock:inst5|out[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.857      ;
; 0.705 ; trigger_clock:inst5|out[28] ; trigger_clock:inst5|out[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; trigger_clock:inst5|i[18]   ; trigger_clock:inst5|i[18]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.858      ;
+-------+-----------------------------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'switch'                                                                                               ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; count:inst2|out[31] ; count:inst2|out[31] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.395      ;
; 0.355 ; count:inst2|out[16] ; count:inst2|out[16] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; count:inst2|out[17] ; count:inst2|out[17] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; count:inst2|out[2]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count:inst2|out[18] ; count:inst2|out[18] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count:inst2|out[25] ; count:inst2|out[25] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count:inst2|out[27] ; count:inst2|out[27] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; count:inst2|out[4]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[7]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[13] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[14] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[15] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[20] ; count:inst2|out[20] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[23] ; count:inst2|out[23] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[29] ; count:inst2|out[29] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count:inst2|out[30] ; count:inst2|out[30] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; count:inst2|out[9]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; count:inst2|out[11] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; count:inst2|out[1]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; count:inst2|out[3]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; count:inst2|out[5]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; count:inst2|out[19] ; count:inst2|out[19] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; count:inst2|out[24] ; count:inst2|out[24] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; count:inst2|out[26] ; count:inst2|out[26] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; count:inst2|out[21] ; count:inst2|out[21] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; count:inst2|out[22] ; count:inst2|out[22] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; count:inst2|out[28] ; count:inst2|out[28] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.524      ;
; 0.439 ; count:inst2|out[6]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; count:inst2|out[12] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.591      ;
; 0.442 ; count:inst2|out[10] ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; count:inst2|out[8]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.595      ;
; 0.452 ; count:inst2|out[0]  ; count:inst2|out[1]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.604      ;
; 0.493 ; count:inst2|out[16] ; count:inst2|out[17] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; count:inst2|out[17] ; count:inst2|out[18] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; count:inst2|out[2]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; count:inst2|out[18] ; count:inst2|out[19] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; count:inst2|out[25] ; count:inst2|out[26] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; count:inst2|out[27] ; count:inst2|out[28] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; count:inst2|out[30] ; count:inst2|out[31] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; count:inst2|out[13] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; count:inst2|out[14] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; count:inst2|out[29] ; count:inst2|out[30] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; count:inst2|out[4]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; count:inst2|out[20] ; count:inst2|out[21] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; count:inst2|out[11] ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; count:inst2|out[9]  ; count:inst2|out[10] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; count:inst2|out[1]  ; count:inst2|out[2]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.654      ;
; 0.506 ; count:inst2|out[15] ; count:inst2|out[16] ; switch       ; switch      ; 0.000        ; 0.040      ; 0.698      ;
; 0.509 ; count:inst2|out[3]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; count:inst2|out[5]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; count:inst2|out[24] ; count:inst2|out[25] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; count:inst2|out[26] ; count:inst2|out[27] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; count:inst2|out[19] ; count:inst2|out[20] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; count:inst2|out[22] ; count:inst2|out[23] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; count:inst2|out[28] ; count:inst2|out[29] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; count:inst2|out[21] ; count:inst2|out[22] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; count:inst2|out[16] ; count:inst2|out[18] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; count:inst2|out[17] ; count:inst2|out[19] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; count:inst2|out[2]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; count:inst2|out[25] ; count:inst2|out[27] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; count:inst2|out[18] ; count:inst2|out[20] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; count:inst2|out[27] ; count:inst2|out[29] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; count:inst2|out[29] ; count:inst2|out[31] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; count:inst2|out[13] ; count:inst2|out[15] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; count:inst2|out[4]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; count:inst2|out[20] ; count:inst2|out[22] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; count:inst2|out[11] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; count:inst2|out[9]  ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; count:inst2|out[1]  ; count:inst2|out[3]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; count:inst2|out[15] ; count:inst2|out[17] ; switch       ; switch      ; 0.000        ; 0.040      ; 0.733      ;
; 0.544 ; count:inst2|out[5]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; count:inst2|out[3]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; count:inst2|out[24] ; count:inst2|out[26] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; count:inst2|out[26] ; count:inst2|out[28] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; count:inst2|out[19] ; count:inst2|out[21] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; count:inst2|out[14] ; count:inst2|out[16] ; switch       ; switch      ; 0.000        ; 0.040      ; 0.738      ;
; 0.547 ; count:inst2|out[28] ; count:inst2|out[30] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; count:inst2|out[21] ; count:inst2|out[23] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; count:inst2|out[23] ; count:inst2|out[24] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; count:inst2|out[7]  ; count:inst2|out[8]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; count:inst2|out[16] ; count:inst2|out[19] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; count:inst2|out[17] ; count:inst2|out[20] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; count:inst2|out[2]  ; count:inst2|out[5]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; count:inst2|out[25] ; count:inst2|out[28] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; count:inst2|out[18] ; count:inst2|out[21] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; count:inst2|out[27] ; count:inst2|out[30] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; count:inst2|out[4]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; count:inst2|out[20] ; count:inst2|out[23] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; count:inst2|out[11] ; count:inst2|out[14] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; count:inst2|out[9]  ; count:inst2|out[12] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; count:inst2|out[1]  ; count:inst2|out[4]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.724      ;
; 0.576 ; count:inst2|out[15] ; count:inst2|out[18] ; switch       ; switch      ; 0.000        ; 0.040      ; 0.768      ;
; 0.577 ; count:inst2|out[12] ; count:inst2|out[13] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.729      ;
; 0.577 ; count:inst2|out[6]  ; count:inst2|out[7]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.729      ;
; 0.579 ; count:inst2|out[3]  ; count:inst2|out[6]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; count:inst2|out[10] ; count:inst2|out[11] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; count:inst2|out[8]  ; count:inst2|out[9]  ; switch       ; switch      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; count:inst2|out[24] ; count:inst2|out[27] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; count:inst2|out[26] ; count:inst2|out[29] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; count:inst2|out[19] ; count:inst2|out[22] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.733      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'switch'                                                                                                                     ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.346 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.751      ; 0.937      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[16] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[17] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[18] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[19] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[20] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[21] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[22] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[23] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[24] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[25] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[26] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[27] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[28] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[29] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[30] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
; 1.412 ; trigger_clock:inst5|reset ; count:inst2|out[31] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 1.791      ; 0.911      ;
+-------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'switch'                                                                                                                       ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[16] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[17] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[18] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[19] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[20] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[21] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[22] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[23] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[24] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[25] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[26] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[27] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[28] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[29] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[30] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.532 ; trigger_clock:inst5|reset ; count:inst2|out[31] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.791      ; 0.911      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[0]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[1]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[2]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[3]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[4]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[5]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[6]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[7]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[8]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[9]  ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[10] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[11] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[12] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[13] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[14] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
; -0.466 ; trigger_clock:inst5|reset ; count:inst2|out[15] ; inst|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 1.751      ; 0.937      ;
+--------+---------------------------+---------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'switch'                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; switch ; Rise       ; switch              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst2|out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst2|out[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[10]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[11]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[12]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[13]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[14]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[15]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[16]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[16]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[17]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[17]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[18]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[18]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[19]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[19]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[20]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[20]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[21]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[21]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[22]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[22]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[23]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[23]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[24]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[24]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[25]|clk   ;
+--------+--------------+----------------+------------------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|LED     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|LED     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[10]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[11]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[12]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[13]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[14]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[15]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[16]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[17]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[18]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[19]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[1]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[20]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[21]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[22]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[23]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[24]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[25]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[26]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[27]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[28]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[29]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[30]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[31]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[4]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[5]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[6]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[7]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[8]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|i[9]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[4]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|k[4]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[18] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[18] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[19] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[19] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[20] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[20] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[21] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[21] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[22] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[22] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[23] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst5|out[23] ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; zero      ; osc        ; 5.014 ; 5.014 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; zero      ; osc        ; -3.904 ; -3.904 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 2.187 ; 2.187 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 8.899 ; 8.899 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 8.718 ; 8.718 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 8.750 ; 8.750 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 8.882 ; 8.882 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 8.876 ; 8.876 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 8.896 ; 8.896 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 8.895 ; 8.895 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 8.899 ; 8.899 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 6.192 ; 6.192 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 6.094 ; 6.094 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 5.304 ; 5.304 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 4.660 ; 4.660 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 5.212 ; 5.212 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 5.312 ; 5.312 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 5.849 ; 5.849 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 6.192 ; 6.192 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 2.187 ; 2.187 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 3.324 ; 3.324 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 3.324 ; 3.324 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 3.351 ; 3.351 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 3.480 ; 3.480 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 3.474 ; 3.474 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 3.501 ; 3.501 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 3.499 ; 3.499 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 3.498 ; 3.498 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 3.117 ; 3.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.564 ; 3.564 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.440 ; 3.440 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.117 ; 3.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 3.470 ; 3.470 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.456 ; 3.456 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.747 ; 3.747 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.789 ; 3.789 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; in1        ; LED[0]      ; 2.289  ;        ;        ; 2.289  ;
; in1        ; ones[0]     ; 10.040 ; 10.040 ; 10.040 ; 10.040 ;
; in1        ; ones[1]     ; 10.072 ; 10.072 ; 10.072 ; 10.072 ;
; in1        ; ones[2]     ; 10.204 ; 10.204 ; 10.204 ; 10.204 ;
; in1        ; ones[3]     ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; in1        ; ones[4]     ; 10.218 ; 10.218 ; 10.218 ; 10.218 ;
; in1        ; ones[5]     ; 10.217 ; 10.217 ; 10.217 ; 10.217 ;
; in1        ; ones[6]     ; 10.221 ; 10.221 ; 10.221 ; 10.221 ;
; in1        ; tens[0]     ; 7.348  ; 7.348  ; 7.348  ; 7.348  ;
; in1        ; tens[1]     ; 6.558  ; 6.558  ; 6.558  ; 6.558  ;
; in1        ; tens[2]     ; 5.978  ; 5.978  ; 5.978  ; 5.978  ;
; in1        ; tens[3]     ; 6.228  ; 6.228  ; 6.228  ; 6.228  ;
; in1        ; tens[4]     ; 6.566  ; 6.566  ; 6.566  ; 6.566  ;
; in1        ; tens[5]     ; 7.103  ; 7.103  ; 7.103  ; 7.103  ;
; in1        ; tens[6]     ; 7.446  ; 7.446  ; 7.446  ; 7.446  ;
; in2        ; LED[1]      ; 2.423  ;        ;        ; 2.423  ;
; in2        ; ones[0]     ; 9.823  ; 9.823  ; 9.823  ; 9.823  ;
; in2        ; ones[1]     ; 9.855  ; 9.855  ; 9.855  ; 9.855  ;
; in2        ; ones[2]     ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; in2        ; ones[3]     ; 9.981  ; 9.981  ; 9.981  ; 9.981  ;
; in2        ; ones[4]     ; 10.001 ; 10.001 ; 10.001 ; 10.001 ;
; in2        ; ones[5]     ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; in2        ; ones[6]     ; 10.004 ; 10.004 ; 10.004 ; 10.004 ;
; in2        ; tens[0]     ; 7.127  ; 7.127  ; 7.127  ; 7.127  ;
; in2        ; tens[1]     ; 6.337  ; 6.337  ; 6.337  ; 6.337  ;
; in2        ; tens[2]     ; 5.757  ; 5.757  ; 5.757  ; 5.757  ;
; in2        ; tens[3]     ; 6.079  ; 6.079  ; 6.079  ; 6.079  ;
; in2        ; tens[4]     ; 6.345  ; 6.345  ; 6.345  ; 6.345  ;
; in2        ; tens[5]     ; 6.882  ; 6.882  ; 6.882  ; 6.882  ;
; in2        ; tens[6]     ; 7.225  ; 7.225  ; 7.225  ; 7.225  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; in1        ; LED[0]      ; 2.289 ;       ;       ; 2.289 ;
; in1        ; ones[0]     ; 4.772 ; 4.772 ; 4.772 ; 4.772 ;
; in1        ; ones[1]     ; 4.799 ; 4.799 ; 4.799 ; 4.799 ;
; in1        ; ones[2]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; in1        ; ones[3]     ; 4.922 ; 4.922 ; 4.922 ; 4.922 ;
; in1        ; ones[4]     ; 4.949 ; 4.949 ; 4.949 ; 4.949 ;
; in1        ; ones[5]     ; 4.947 ; 4.947 ; 4.947 ; 4.947 ;
; in1        ; ones[6]     ; 4.946 ; 4.946 ; 4.946 ; 4.946 ;
; in1        ; tens[0]     ; 5.035 ; 5.035 ; 5.035 ; 5.035 ;
; in1        ; tens[1]     ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; in1        ; tens[2]     ; 4.704 ; 4.704 ; 4.704 ; 4.704 ;
; in1        ; tens[3]     ; 4.853 ; 4.853 ; 4.853 ; 4.853 ;
; in1        ; tens[4]     ; 4.834 ; 4.834 ; 4.834 ; 4.834 ;
; in1        ; tens[5]     ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; in1        ; tens[6]     ; 5.026 ; 5.026 ; 5.026 ; 5.026 ;
; in2        ; LED[1]      ; 2.423 ;       ;       ; 2.423 ;
; in2        ; ones[0]     ; 4.437 ; 4.437 ; 4.437 ; 4.437 ;
; in2        ; ones[1]     ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; in2        ; ones[2]     ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; in2        ; ones[3]     ; 4.587 ; 4.587 ; 4.587 ; 4.587 ;
; in2        ; ones[4]     ; 4.614 ; 4.614 ; 4.614 ; 4.614 ;
; in2        ; ones[5]     ; 4.612 ; 4.612 ; 4.612 ; 4.612 ;
; in2        ; ones[6]     ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; in2        ; tens[0]     ; 4.900 ; 4.900 ; 4.900 ; 4.900 ;
; in2        ; tens[1]     ; 4.824 ; 4.824 ; 4.824 ; 4.824 ;
; in2        ; tens[2]     ; 4.517 ; 4.517 ; 4.517 ; 4.517 ;
; in2        ; tens[3]     ; 4.869 ; 4.869 ; 4.869 ; 4.869 ;
; in2        ; tens[4]     ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; in2        ; tens[5]     ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; in2        ; tens[6]     ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -8.883   ; 0.215 ; 1.346    ; -0.866  ; -1.469              ;
;  inst|altpll_component|pll|clk[0] ; -8.883   ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A      ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  switch                           ; -3.430   ; 0.243 ; 1.346    ; -0.866  ; -1.469              ;
; Design-wide TNS                   ; -310.246 ; 0.0   ; 0.0      ; -25.392 ; -40.573             ;
;  inst|altpll_component|pll|clk[0] ; -242.486 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  switch                           ; -67.760  ; 0.000 ; 0.000    ; -25.392 ; -40.573             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; zero      ; osc        ; 9.435 ; 9.435 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; zero      ; osc        ; -3.904 ; -3.904 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED2      ; osc        ; 5.333  ; 5.333  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 23.855 ; 23.855 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 23.466 ; 23.466 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 23.491 ; 23.491 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 23.831 ; 23.831 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 23.795 ; 23.795 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 23.855 ; 23.855 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 23.854 ; 23.854 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 23.855 ; 23.855 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 16.169 ; 16.169 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 15.875 ; 15.875 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 13.650 ; 13.650 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 12.210 ; 12.210 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 13.450 ; 13.450 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 13.684 ; 13.684 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 15.202 ; 15.202 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 16.169 ; 16.169 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED2      ; osc        ; 2.187 ; 2.187 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 3.324 ; 3.324 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 3.324 ; 3.324 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 3.351 ; 3.351 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 3.480 ; 3.480 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 3.474 ; 3.474 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 3.501 ; 3.501 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 3.499 ; 3.499 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 3.498 ; 3.498 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 3.117 ; 3.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.564 ; 3.564 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.440 ; 3.440 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.117 ; 3.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 3.470 ; 3.470 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.456 ; 3.456 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.747 ; 3.747 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.789 ; 3.789 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; in1        ; LED[0]      ; 4.635  ;        ;        ; 4.635  ;
; in1        ; ones[0]     ; 25.549 ; 25.549 ; 25.549 ; 25.549 ;
; in1        ; ones[1]     ; 25.574 ; 25.574 ; 25.574 ; 25.574 ;
; in1        ; ones[2]     ; 25.914 ; 25.914 ; 25.914 ; 25.914 ;
; in1        ; ones[3]     ; 25.878 ; 25.878 ; 25.878 ; 25.878 ;
; in1        ; ones[4]     ; 25.938 ; 25.938 ; 25.938 ; 25.938 ;
; in1        ; ones[5]     ; 25.937 ; 25.937 ; 25.937 ; 25.937 ;
; in1        ; ones[6]     ; 25.938 ; 25.938 ; 25.938 ; 25.938 ;
; in1        ; tens[0]     ; 17.967 ; 17.967 ; 17.967 ; 17.967 ;
; in1        ; tens[1]     ; 15.742 ; 15.742 ; 15.742 ; 15.742 ;
; in1        ; tens[2]     ; 14.262 ; 14.262 ; 14.262 ; 14.262 ;
; in1        ; tens[3]     ; 14.870 ; 14.870 ; 14.870 ; 14.870 ;
; in1        ; tens[4]     ; 15.776 ; 15.776 ; 15.776 ; 15.776 ;
; in1        ; tens[5]     ; 17.294 ; 17.294 ; 17.294 ; 17.294 ;
; in1        ; tens[6]     ; 18.261 ; 18.261 ; 18.261 ; 18.261 ;
; in2        ; LED[1]      ; 4.978  ;        ;        ; 4.978  ;
; in2        ; ones[0]     ; 25.038 ; 25.038 ; 25.038 ; 25.038 ;
; in2        ; ones[1]     ; 25.063 ; 25.063 ; 25.063 ; 25.063 ;
; in2        ; ones[2]     ; 25.403 ; 25.403 ; 25.403 ; 25.403 ;
; in2        ; ones[3]     ; 25.367 ; 25.367 ; 25.367 ; 25.367 ;
; in2        ; ones[4]     ; 25.427 ; 25.427 ; 25.427 ; 25.427 ;
; in2        ; ones[5]     ; 25.426 ; 25.426 ; 25.426 ; 25.426 ;
; in2        ; ones[6]     ; 25.427 ; 25.427 ; 25.427 ; 25.427 ;
; in2        ; tens[0]     ; 17.431 ; 17.431 ; 17.431 ; 17.431 ;
; in2        ; tens[1]     ; 15.206 ; 15.206 ; 15.206 ; 15.206 ;
; in2        ; tens[2]     ; 13.726 ; 13.726 ; 13.726 ; 13.726 ;
; in2        ; tens[3]     ; 14.360 ; 14.360 ; 14.360 ; 14.360 ;
; in2        ; tens[4]     ; 15.240 ; 15.240 ; 15.240 ; 15.240 ;
; in2        ; tens[5]     ; 16.758 ; 16.758 ; 16.758 ; 16.758 ;
; in2        ; tens[6]     ; 17.725 ; 17.725 ; 17.725 ; 17.725 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; in1        ; LED[0]      ; 2.289 ;       ;       ; 2.289 ;
; in1        ; ones[0]     ; 4.772 ; 4.772 ; 4.772 ; 4.772 ;
; in1        ; ones[1]     ; 4.799 ; 4.799 ; 4.799 ; 4.799 ;
; in1        ; ones[2]     ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; in1        ; ones[3]     ; 4.922 ; 4.922 ; 4.922 ; 4.922 ;
; in1        ; ones[4]     ; 4.949 ; 4.949 ; 4.949 ; 4.949 ;
; in1        ; ones[5]     ; 4.947 ; 4.947 ; 4.947 ; 4.947 ;
; in1        ; ones[6]     ; 4.946 ; 4.946 ; 4.946 ; 4.946 ;
; in1        ; tens[0]     ; 5.035 ; 5.035 ; 5.035 ; 5.035 ;
; in1        ; tens[1]     ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; in1        ; tens[2]     ; 4.704 ; 4.704 ; 4.704 ; 4.704 ;
; in1        ; tens[3]     ; 4.853 ; 4.853 ; 4.853 ; 4.853 ;
; in1        ; tens[4]     ; 4.834 ; 4.834 ; 4.834 ; 4.834 ;
; in1        ; tens[5]     ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; in1        ; tens[6]     ; 5.026 ; 5.026 ; 5.026 ; 5.026 ;
; in2        ; LED[1]      ; 2.423 ;       ;       ; 2.423 ;
; in2        ; ones[0]     ; 4.437 ; 4.437 ; 4.437 ; 4.437 ;
; in2        ; ones[1]     ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; in2        ; ones[2]     ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; in2        ; ones[3]     ; 4.587 ; 4.587 ; 4.587 ; 4.587 ;
; in2        ; ones[4]     ; 4.614 ; 4.614 ; 4.614 ; 4.614 ;
; in2        ; ones[5]     ; 4.612 ; 4.612 ; 4.612 ; 4.612 ;
; in2        ; ones[6]     ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; in2        ; tens[0]     ; 4.900 ; 4.900 ; 4.900 ; 4.900 ;
; in2        ; tens[1]     ; 4.824 ; 4.824 ; 4.824 ; 4.824 ;
; in2        ; tens[2]     ; 4.517 ; 4.517 ; 4.517 ; 4.517 ;
; in2        ; tens[3]     ; 4.869 ; 4.869 ; 4.869 ; 4.869 ;
; in2        ; tens[4]     ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; in2        ; tens[5]     ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; in2        ; tens[6]     ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 3881     ; 0        ; 0        ; 0        ;
; switch                           ; inst|altpll_component|pll|clk[0] ; 0        ; 1000     ; 0        ; 0        ;
; switch                           ; switch                           ; 0        ; 0        ; 0        ; 528      ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 3881     ; 0        ; 0        ; 0        ;
; switch                           ; inst|altpll_component|pll|clk[0] ; 0        ; 1000     ; 0        ; 0        ;
; switch                           ; switch                           ; 0        ; 0        ; 0        ; 528      ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; switch   ; 0        ; 0        ; 32       ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; switch   ; 0        ; 0        ; 32       ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 97    ; 97   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 475   ; 475  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 27 11:26:15 2013
Info: Command: quartus_sta TimeBin_SavedCounts -c TimeBin_SavedCounts
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TimeBin_SavedCounts.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name switch switch
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.883
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.883      -242.486 inst|altpll_component|pll|clk[0] 
    Info (332119):    -3.430       -67.760 switch 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.629         0.000 switch 
Info (332146): Worst-case recovery slack is 1.473
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.473         0.000 switch 
Info (332146): Worst-case removal slack is -0.866
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.866       -25.392 switch 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -40.573 switch 
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.872
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.872      -104.987 inst|altpll_component|pll|clk[0] 
    Info (332119):    -0.857       -10.034 switch 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.243         0.000 switch 
Info (332146): Worst-case recovery slack is 1.346
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.346         0.000 switch 
Info (332146): Worst-case removal slack is -0.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.532       -15.968 switch 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -33.222 switch 
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 394 megabytes
    Info: Processing ended: Wed Nov 27 11:26:17 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


