# Prime_no_in_Verilog
Verilog
