`timescale 1ns / 1ps

// ?????????? ????? ?????????? ????????????? ?????????? ??????? ????????????
// ?????????? ?????? ???????. ?????????? ? ?????????? ??????, ????? ????????
// ?????????? ??????????? ??????, ?????????? ???????? ?? ???????????
// ????????????????????? ????? ???????. ??????????? ??????? ? ?????????? ??????
// ??????:
//
// clk ??. 
//    ?????? ???????? ???????.
// rst ??. 
//    ??????????? ?????? ??????.
// start_req_i ??. 
//    ?????? ???????. ???????????? ????? ?????? ?????????? ???
 
//    ??????????? ??????? ??????? ??????.
// start_data_i ??. 
//    ?????????? ?????? ??????, ?????????????? ????? ???? ?????? 
//    ????????? ?????.
// ready_i ??. 
//    ?????? ?????????? ???????? ?????????? ??????? ?????????.
// result_rsp_o ???. 
//    ?????? ?????????? ??????????. ???????????? ? ??????? ???????
//    ????? ? ?????? ?????, ????? ?? ???? ?????? ??????????
//    ?????????? ?????????. ???????? ? ??????? ????????? ?????
//    ???? ?????? ????????? ???????, ????? ??????? ??????????
//    ?????? ??????? ?????????; ? ????????? ?????? ???????? ?
//    ??????? ????????? ?? ??? ???, ???? ?????????? ?? ????? ??????
//    ??????? ?????????.
// busy_o ???. 
//    ?????? ????????? ??????????.


module count_free_func (
  input   logic clk,
  input   logic rst,
  input   logic start_req_i,
  input   logic start_data_i,
  input   logic ready_i,
  output  logic result_rsp_o,
  output  logic busy_o
);


endmodule
