# 数据类型
有两种主要类型nets和variables  

## net介绍
该数据类型能表示结构实体间的物理连接，比如门电路。  
net型数据<font color=purple>不应该存储一个值</font>，除了**trireg** net 。   
net型数据的<font color=purple>值</font>应该由他的驱动器(如<font color=purple>连续性赋值语句，门电路</font>...)<font color=purple>决定</font>。  
net型数据如果<font color=red>没有驱动</font>，它的值应该为`z`(<font color=purple>高阻态</font>),除了trireg。  

###  net型声明(主要看手册P52)
```verilog

net_type [drive_strength] [signed] [range] [delay] list_of_net_decal_assignments;

```
<font color=red>net_type</font>: 有 `supply0`, `supply1`, `tri`, `tirand`, `trior`, `tri0`,`tri1`, `uwire`, <font color=purple>`wire`</font>, `wand`, `wor`  
<font color=red>delay</font>: 表示 <font color=purple>#delay_value</font>,如 #3  
...

## variable介绍
是数据存储元件的抽象表示。  
过程中(<font color=red>如always,initial块中</font>)的赋值语句充当触发器，用于更改数据存储元素中的值  
> 示例: 如在always块中(设定为时钟上升沿执行)，则每一个时钟上升沿都会触发，从而更改variable型的值（如reg）  

`初始化值`:  
- reg,time,integer数据类型: 赋值为 `x`  
- real, realtime数据类型: 赋值为 `0.0`  

### variable型声明
```verilog
// integer
integer list_of_variable_identifiers;

//real
real list_of_real_identifiers;

//realtime
realtime list_of_realtime_identifiers;

//reg
reg [signed] [range] list_of_variable_identifiers;
reg signed [7:0] example;

//real
```

### 值的符号:
nets,variable可以被赋负值，但只有integer，real，realtime，signed reg， signed nets应该保留符号的意义。其他应该视为无符号数  

赋给reg变量或net的值应被视为无符号值，除非reg变量或net已显式声明为有符号值。赋给integer、real或realtime 的值应视为有符号。赋给time的值应被视为无符号。  
带符号的值，除了分配给real和realtime的值外，分配给其他值时<font color=red>应该使用二进制补码表示</font>,即将有符号数先转换为补码形式，然后再赋值，如**例1**  
赋给real和realtime的值应使用浮点表示。有符号值和无符号值之间的转换应保持相同的位表示形式  

#### 例子
```verilog
integer intA;
reg [15:0] regA;
//例1
regA = -4'd12;  //regA is 65524,因为-12的16位二进制的补码的十进制值就是65524
//例2
intA = -4'd12;
regA = intA/4  //regA = 65532,先计算出intA/4,再将这个值的补码赋给regA。
```

## 向量
1. 当位宽格式大于1时，wire或reg即可声明为向量形式，形如:  
```verilog
reg [3:0]      counter ;    //声明4bit位宽的寄存器counter
wire [32-1:0]  gpio_data;   //声明32bit位宽的线型变量gpio_data
reg [0:31]     data ;       //声明32bit位宽的寄存器变量data, 最高有效位为0
reg [7:0]      storage[15:0] //声明一个位宽为八的16位数组
```
`注意`: data[0:8]表示，最高位是0位，所以当有data[0:8]=data_high[8:0]时，data的最高位是data_high的最低位  

2. 对于以上变量，我们可以使用其中的某一一变量的某一位或者某一段  
```verilog
wire [9:0]     data_low = data[0:9] ;
addr_temp[3:2] = addr[8:7] + 1'b1 ;
```
3. verilog还支持指定bit后固定位宽的向量域选择**`访问`**
    - 如a = data[3+:7],表示a = data[3:9]
    - 如b = data[14-:6],表示b = data[14:9]

4. 对信号重新组合成新的向量时，需要借助大括号。
![å量相关](img/向量相关.png)

### Vector net accessiblity
`vectored`和`scalared`是向量net，reg声明中可选的关键词。  
如果`vectored`被使用，位选和部分选和强度规范将可能不被允许,并且PLI可以认为该对象未展开.  
如果`scalared`被使用，位选，部分选将允许,PLI应认为该对象已扩展.  

```verilog
tri1 scalared [63:0] bus64; // a bus that will be expanded
tri vectored [31:0] data; // a bus taht may or may not be expanded
```

## strengths强度
### net型的强度规范
两种: `charge`, `drive`  
> `charge`: 应该仅在声明trireg数据类型时使用  
> `drive` : 应该  

#### Charge strength
charge strength应该指定电容的相对大小，通过关键字`small`, `medium`, `large`  
> 默认大小为medium  

A trireg net应该被用来建模电荷存储  
trireg net 可以模拟<font color=purple>电荷随时间衰减</font>的<font color=purple>电荷存储节点</font>  

```verilog
/*    Example   */
trireg a;                         // trireg net of charge strength medium

trireg (large) #(0,0,50) cap1;    // trireg net of charge strength large
                                  // with charge decay time 50 time units

trireg (small)signed [3:0] cap2;  // signed 4-bit trireg vector of
                                  // charge strength small
```



#### Drive strength specification
详细看标准手册7.1.2  


## 隐式声明
有三种情况:   
1. 端口声明时，如果没有指定数据类型，则默认定义为net type，位宽和port相等。  
2. 在连续赋值语句中，左侧的标识符若之前没有被声明过，则默认定义为net type。  
3. 在原语实例和模块实例的终端列表中使用标识符，如果标识符之前没有声明过，则默认定义为net type。  


## Net types
|  关键词|  说明  | 关键词 | 说明 |
|  ----  |  ----  |  ----  |  ----  |
| wire| 连线| wand| 线与 |
| wor | 线或| tri | 三态线网 |
| triand| 三太线与| trior | 三态线或 |
| tri1| 三太上拉线网 | tri0 | 三太下拉线网|
| trireg| 三态寄存器 | supply1 | 用于对地建模 |
| supply1 | 用于对电源建模 | uwire | 连线，用于避免多驱动 |

### wire and tri nets
两者在功能和使用用完全相同，只是名字不一样。  
都是用来连接电路元件  
> 这是为了增加程序的可读性，使用tri时，表示<font color=red>该线网有三态功能(0,1,高组太z)</font>  


