<!DOCTYPE html>
<html lang="pt-br">
<head>
  <meta charset="UTF-8">
  <meta name="viewport" content="width=device-width, initial-scale=1.0">
  <title>SISTEMAS COMPUTACIONAIS-T01-2024-1</title>
  <link rel="stylesheet" href="style.css">
</head>
<body>
    <header>
        <h1>SISTEMAS COMPUTACIONAIS-T01-2024-1</h1>
        <h2>üìç [Checkout de Presen√ßa] M√≥dulo 4 ‚Äì Entrada e Sa√≠da (E/S).</h2>
        <p>Prof¬™ Especialista: Dra. Nahri Moreano.</p>
        <p>Vencimento: segunda, 1 abr 2024, 23:59</p>
        <p>Fecha: ter√ßa, 2 jul 2024, 23:59</p>
    </header>
    <main>
        <section id="disciplinas">
            <h2>Disciplinas</h2>
            <p>SISTEMAS COMPUTACIONAIS
                <span class="status concluida">Conclu√≠do</span>
            </p>
        </section>

        <section id="materiais">
            <h2>Materiais</h2>
            <p>Neste m√≥dulo estudamos, entre outros assuntos, como as opera√ß√µes de entrada e sa√≠da (E/S) s√£o realizadas pelo hardware e software do computador.</p>
        </section>

        <section id="conteudo">
            <h2>Conte√∫do</h2>
            <p>Escreva um texto claro e objetivo, de no m√°ximo meia p√°gina, explicando para que serve o mecanismo de interrup√ß√£o, na realiza√ß√£o de uma opera√ß√£o de E/S.</p>
        </section>

        <section id="conteudo">
            <h2>Resolu√ß√£o:</h2>
            <b>Mecanismo de interrup√ß√£o na realiza√ß√£o de opera√ß√µes de E/S.</b>
            <p>O mecanismo de interrup√ß√£o √© fundamental na arquitetura dos SOs. Servem para otimizar a comunica√ß√£o entre o processador e os dispositivos perif√©ricos, garantindo um uso eficiente dos recursos do sistema.</p>
            <ul>
                <li>Notifica√ß√£o ass√≠ncrona:</li>
                <ul>
                    <li>As interrup√ß√µes permitem que dispositivos perif√©ricos, como teclados, impressoras e Hds, notifiquem o processador sobre a conclus√£o de uma opera√ß√£o de E/S ou a necessidade de aten√ß√£o, sem que o processador precise constantemente verificar o estado desses dispositivos.</li>
                </ul>
                <li>Economia de recursos:</li>
                <ul>
                    <li>Ao inv√©s de desperdi√ßar ciclos de cpu verificando repetidas vezes o estado dos dispositivos de E/S, o processador pode se concentrar em outras opera√ß√µes at√© receber uma interrup√ß√£o.</li>
                </ul>
                <li>Resposta Imediata:</li>
                <ul>
                    <li>Sempre que ocorre uma interrup√ß√£o o processador pode interromper temporariamente a execu√ß√£o do programa atual para atender a interrup√ß√£o. Isso √© realizado salvando o estado atual do processador e executando uma rotina de tratamento de interrup√ß√£o espec√≠fica para o dispositivo que gerou a interrup√ß√£o.</li>
                </ul>
                <li>Flexibilidade e escalabilidade:</li>
                <ul>
                    <li>O mecanismo de interrup√ß√£o √© flex√≠vel e escal√°vel permitindo que m√∫ltiplos dispositivos perif√©ricos gerem interrup√ß√µes independentes.</li>
                </ul>
            </ul>
            <p>Exemplo:</p>
            <ul>
                <li>Um HD que est√° transferindo dados para a mem√≥ria. Sem interrup√ß√µes o processador precisaria verificar continuamente o status do disco para saber quando a transfer√™ncia √© conclu√≠da. Com as interrup√ß√µes o HD pode sinalizar diretamente ao processador, assim que a transfer√™ncia √© conclu√≠da. O processador ao receber a interrup√ß√£o pausa a tarefa atual e executa a rotina de tratamento de interrup√ß√£o para processar os dados transferidos, e depois retornar a tarefa original.</li>
            </ul>
            <p>O mecanismos de interrup√ß√£o √© crucial para a efici√™ncia dos sistemas de E/S permitindo uma comunica√ß√£o eficaz entre o processador e os dispositivos perif√©ricos. Reduzindo a sobrecarga do processador e melhorando a resposta do sistema garantindo uma utiliza√ß√£o eficiente dos recursos.</p>
        </section>
    </main>
    <footer>
        <p>Diego Serafim de Sousa - 20 de jun de 2024</p>
    </footer>
</body>
</html>
