TimeQuest Timing Analyzer report for Project2
Sat Oct 24 22:17:20 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'Clock10'
 14. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'Clock10'
 16. Slow Model Minimum Pulse Width: 'Clock10'
 17. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'Clock10'
 29. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'Clock10'
 31. Fast Model Minimum Pulse Width: 'Clock10'
 32. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sat Oct 24 22:17:19 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock10                              ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                        ; { CLOCK_50 }                             ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 500.000 ; 2.0 MHz   ; 0.000 ; 250.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; Clock10 ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+-----------+-----------------+--------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                           ; Note ;
+-----------+-----------------+--------------------------------------+------+
; 58.85 MHz ; 58.85 MHz       ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 193.336 ; 0.000         ;
; Clock10                              ; 195.506 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.619 ; 0.000         ;
; Clock10                              ; 3.196 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.436 ; 0.000         ;
+--------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                        ;
+---------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 193.336 ; KEY[3]                                                                                                   ; DataMemory:datamem|key_reg[3]       ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 6.809      ;
; 193.358 ; KEY[1]                                                                                                   ; DataMemory:datamem|key_reg[1]       ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 6.787      ;
; 193.359 ; KEY[2]                                                                                                   ; DataMemory:datamem|key_reg[2]       ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 6.786      ;
; 193.373 ; KEY[0]                                                                                                   ; DataMemory:datamem|key_reg[0]       ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 6.772      ;
; 196.739 ; SW[3]                                                                                                    ; DataMemory:datamem|sw_reg[3]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.406      ;
; 196.838 ; SW[6]                                                                                                    ; DataMemory:datamem|sw_reg[6]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 3.306      ;
; 196.933 ; SW[4]                                                                                                    ; DataMemory:datamem|sw_reg[4]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.212      ;
; 196.956 ; SW[5]                                                                                                    ; DataMemory:datamem|sw_reg[5]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.189      ;
; 197.181 ; SW[9]                                                                                                    ; DataMemory:datamem|sw_reg[9]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.104      ; 2.961      ;
; 197.196 ; SW[1]                                                                                                    ; DataMemory:datamem|sw_reg[1]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.949      ;
; 197.479 ; SW[2]                                                                                                    ; DataMemory:datamem|sw_reg[2]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.666      ;
; 197.518 ; SW[7]                                                                                                    ; DataMemory:datamem|sw_reg[7]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 2.626      ;
; 197.520 ; SW[0]                                                                                                    ; DataMemory:datamem|sw_reg[0]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.625      ;
; 197.690 ; SW[8]                                                                                                    ; DataMemory:datamem|sw_reg[8]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 2.454      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.504 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.462      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.508 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.458      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.511 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.455      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.513 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 8.453      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.529 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.425      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.806 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg12|dataOut[9] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.159      ;
; 241.807 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg       ; DPRF:dprf|Register:reg8|dataOut[15] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.154      ;
; 241.807 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0 ; DPRF:dprf|Register:reg8|dataOut[15] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.154      ;
+---------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                       ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 195.506 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.404      ;
; 195.570 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.093     ; 4.337      ;
; 195.585 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.093     ; 4.322      ;
; 195.586 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.092     ; 4.322      ;
; 195.597 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.093     ; 4.310      ;
; 195.669 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.241      ;
; 195.669 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.241      ;
; 195.841 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.069      ;
; 195.847 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.063      ;
; 195.849 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.061      ;
; 195.850 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.060      ;
; 195.852 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.058      ;
; 195.853 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.057      ;
; 195.854 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.056      ;
; 195.863 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.047      ;
; 195.878 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.032      ;
; 195.902 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 4.008      ;
; 195.926 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.984      ;
; 195.959 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.093     ; 3.948      ;
; 195.964 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.093     ; 3.943      ;
; 195.968 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.093     ; 3.939      ;
; 195.980 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.930      ;
; 195.990 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.920      ;
; 196.211 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.699      ;
; 196.211 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.699      ;
; 196.211 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.699      ;
; 196.221 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.689      ;
; 196.228 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.090     ; 3.682      ;
; 196.750 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.069      ; 3.319      ;
; 196.750 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.329      ;
; 196.750 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.329      ;
; 196.754 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.073      ; 3.319      ;
; 196.754 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.309      ;
; 196.764 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.299      ;
; 196.764 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.299      ;
; 196.770 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.309      ;
; 196.770 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.069      ; 3.299      ;
; 196.771 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.070      ; 3.299      ;
; 196.776 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.065      ; 3.289      ;
; 196.776 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.065      ; 3.289      ;
; 196.779 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.779 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.779 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.790 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.289      ;
; 196.800 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.279      ;
; 196.804 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.073      ; 3.269      ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.619 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[2]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 1.194 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.481      ;
; 1.194 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.481      ;
; 1.194 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.481      ;
; 1.212 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.499      ;
; 1.220 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.507      ;
; 1.240 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.527      ;
; 1.245 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.532      ;
; 1.277 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.564      ;
; 1.308 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.594      ;
; 1.309 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.595      ;
; 1.310 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.596      ;
; 1.422 ; DataMemory:datamem|sw_reg[1]      ; DPRF:dprf|Register:reg8|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.713      ;
; 1.427 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg10|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.717      ;
; 1.485 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.772      ;
; 1.487 ; Register:pc|dataOut[12]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.774      ;
; 1.509 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.796      ;
; 1.586 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.872      ;
; 1.587 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.873      ;
; 1.588 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.874      ;
; 1.604 ; Controller:controller|selALUop[5] ; ALU:alu|out[15]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.888      ;
; 1.613 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.899      ;
; 1.614 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.900      ;
; 1.615 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.626 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.913      ;
; 1.626 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.913      ;
; 1.626 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.913      ;
; 1.644 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.931      ;
; 1.653 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.940      ;
; 1.655 ; Controller:controller|pcNext[12]  ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.940      ;
; 1.673 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.960      ;
; 1.676 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.963      ;
; 1.698 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.983      ;
; 1.706 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.993      ;
; 1.710 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.997      ;
; 1.723 ; Controller:controller|immSign[3]  ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.009      ;
; 1.724 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.011      ;
; 1.733 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.020      ;
; 1.751 ; ALU:alu|out[29]                   ; DPRF:dprf|Register:reg6|dataOut[20]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.037      ;
; 1.753 ; ALU:alu|out[29]                   ; DPRF:dprf|Register:reg6|dataOut[15]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.753 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.040      ;
; 1.756 ; ALU:alu|out[29]                   ; DPRF:dprf|Register:reg6|dataOut[28]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.042      ;
; 1.756 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.043      ;
; 1.784 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[20]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.069      ;
; 1.785 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[10]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.072      ;
; 1.787 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[15]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.072      ;
; 1.788 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[11]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.075      ;
; 1.790 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.077      ;
; 1.790 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[28]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.075      ;
; 1.800 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.087      ;
; 1.804 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.091      ;
; 1.806 ; Controller:controller|immSign[10] ; ALU:alu|out[8]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.091      ;
; 1.819 ; Controller:controller|pcNext[11]  ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.104      ;
; 1.829 ; ALU:alu|out[17]                   ; DPRF:dprf|Register:reg6|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.121      ;
; 1.833 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.120      ;
; 1.836 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.123      ;
; 1.870 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.157      ;
; 1.880 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.167      ;
; 1.884 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.171      ;
; 1.907 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.194      ;
; 1.916 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.203      ;
; 1.917 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.204      ;
; 1.930 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.216      ;
; 1.931 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.217      ;
; 1.932 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.218      ;
; 1.945 ; ALU:alu|out[15]                   ; DPRF:dprf|Register:reg6|dataOut[15]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.232      ;
; 1.951 ; Register:pc|dataOut[2]            ; Controller:controller|selALUop[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 2.228      ;
; 1.958 ; Controller:controller|pcNext[5]   ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.243      ;
; 1.960 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.247      ;
; 1.964 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.251      ;
; 1.980 ; Register:pc|dataOut[4]            ; Controller:controller|selALUop[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 2.257      ;
; 1.982 ; DataMemory:datamem|key_reg[1]     ; DPRF:dprf|Register:reg8|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.273      ;
; 1.987 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.274      ;
; 1.990 ; DataMemory:datamem|key_reg[3]     ; DPRF:dprf|Register:reg10|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.280      ;
; 1.996 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.283      ;
; 1.997 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.284      ;
; 2.002 ; Controller:controller|immSign[2]  ; Register:pc|dataOut[3]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.288      ;
; 2.004 ; Controller:controller|immSign[2]  ; Register:pc|dataOut[4]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.290      ;
; 2.018 ; Controller:controller|pcNext[8]   ; Register:pc|dataOut[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.303      ;
; 2.036 ; Register:pc|dataOut[5]            ; Controller:controller|selRegRead1[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 2.317      ;
; 2.040 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.327      ;
; 2.042 ; ALU:alu|out[30]                   ; DPRF:dprf|Register:reg6|dataOut[30]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.331      ;
; 2.044 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.331      ;
; 2.045 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.332      ;
; 2.046 ; Controller:controller|pcNext[10]  ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.331      ;
; 2.056 ; Controller:controller|pcNext[9]   ; Register:pc|dataOut[9]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.341      ;
; 2.062 ; SW[8]                             ; DataMemory:datamem|sw_reg[8]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.106      ; 2.454      ;
; 2.067 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.354      ;
; 2.072 ; DataMemory:datamem|sw_reg[0]      ; DPRF:dprf|Register:reg14|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.362      ;
; 2.072 ; DataMemory:datamem|sw_reg[0]      ; DPRF:dprf|Register:reg10|dataOut[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.362      ;
; 2.077 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.364      ;
; 2.088 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.374      ;
; 2.089 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.375      ;
; 2.090 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.376      ;
; 2.094 ; Register:pc|dataOut[4]            ; Controller:controller|selRegRead2[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 2.375      ;
; 2.095 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 2.376      ;
; 2.115 ; Controller:controller|immSign[4]  ; Register:pc|dataOut[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.401      ;
; 2.124 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.411      ;
; 2.125 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.412      ;
; 2.131 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.416      ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 3.196 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.073      ; 3.269      ;
; 3.200 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.279      ;
; 3.210 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.289      ;
; 3.221 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.221 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.221 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.224 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.065      ; 3.289      ;
; 3.224 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.065      ; 3.289      ;
; 3.229 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.070      ; 3.299      ;
; 3.230 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.309      ;
; 3.230 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.069      ; 3.299      ;
; 3.236 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.299      ;
; 3.236 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.299      ;
; 3.246 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.073      ; 3.319      ;
; 3.246 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.309      ;
; 3.250 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.069      ; 3.319      ;
; 3.250 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.329      ;
; 3.250 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.329      ;
; 3.772 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.682      ;
; 3.779 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.689      ;
; 3.789 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.699      ;
; 3.789 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.699      ;
; 3.789 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.699      ;
; 4.010 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.920      ;
; 4.020 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.930      ;
; 4.032 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.093     ; 3.939      ;
; 4.036 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.093     ; 3.943      ;
; 4.041 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.093     ; 3.948      ;
; 4.074 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 3.984      ;
; 4.098 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.008      ;
; 4.122 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.032      ;
; 4.137 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.047      ;
; 4.146 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.056      ;
; 4.147 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.057      ;
; 4.148 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.058      ;
; 4.150 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.060      ;
; 4.151 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.061      ;
; 4.153 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.063      ;
; 4.159 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.069      ;
; 4.331 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.241      ;
; 4.331 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.241      ;
; 4.403 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.093     ; 4.310      ;
; 4.414 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.092     ; 4.322      ;
; 4.415 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.093     ; 4.322      ;
; 4.430 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.093     ; 4.337      ;
; 4.494 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.090     ; 4.404      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.369 ; 100.000      ; 2.631          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 6.664 ; 6.664 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 6.627 ; 6.627 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 6.642 ; 6.642 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 6.641 ; 6.641 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.664 ; 6.664 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.261 ; 3.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 2.480 ; 2.480 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 2.804 ; 2.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.521 ; 2.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 3.261 ; 3.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 3.067 ; 3.067 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.044 ; 3.044 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 3.162 ; 3.162 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 2.482 ; 2.482 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 2.310 ; 2.310 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 2.819 ; 2.819 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -6.379 ; -6.379 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -6.379 ; -6.379 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -6.394 ; -6.394 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -6.393 ; -6.393 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -6.416 ; -6.416 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -2.062 ; -2.062 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -2.232 ; -2.232 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -2.556 ; -2.556 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -2.273 ; -2.273 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -3.013 ; -3.013 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -2.819 ; -2.819 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -2.796 ; -2.796 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -2.914 ; -2.914 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -2.234 ; -2.234 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -2.062 ; -2.062 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -2.571 ; -2.571 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.151 ; 4.151 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 4.074 ; 4.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 4.010 ; 4.010 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.020 ; 4.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.137 ; 4.137 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.151 ; 4.151 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.430 ; 4.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.415 ; 4.415 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 4.041 ; 4.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 4.032 ; 4.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 3.779 ; 3.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.147 ; 4.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.430 ; 4.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.414 ; 4.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.036 ; 4.036 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.122 ; 4.122 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.159 ; 4.159 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.414 ; 4.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.150 ; 4.150 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.403 ; 4.403 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.153 ; 4.153 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.494 ; 4.494 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.146 ; 4.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.331 ; 4.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.331 ; 4.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 4.098 ; 4.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 3.772 ; 3.772 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.148 ; 4.148 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.494 ; 4.494 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 4.074 ; 4.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 4.010 ; 4.010 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.020 ; 4.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.137 ; 4.137 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.151 ; 4.151 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 3.779 ; 3.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.415 ; 4.415 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 4.041 ; 4.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 4.032 ; 4.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 3.779 ; 3.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.147 ; 4.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.430 ; 4.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.036 ; 4.036 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.036 ; 4.036 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.122 ; 4.122 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.159 ; 4.159 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.414 ; 4.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.150 ; 4.150 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.403 ; 4.403 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.153 ; 4.153 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 3.772 ; 3.772 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.146 ; 4.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.331 ; 4.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.331 ; 4.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 4.098 ; 4.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 3.772 ; 3.772 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.148 ; 4.148 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.494 ; 4.494 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 196.115 ; 0.000         ;
; Clock10                              ; 198.188 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.258 ; 0.000         ;
; Clock10                              ; 1.226 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.873 ; 0.000         ;
+--------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                        ;
+---------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 196.115 ; KEY[3]                                                                                                   ; DataMemory:datamem|key_reg[3]       ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 3.654      ;
; 196.131 ; KEY[2]                                                                                                   ; DataMemory:datamem|key_reg[2]       ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 3.638      ;
; 196.135 ; KEY[1]                                                                                                   ; DataMemory:datamem|key_reg[1]       ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 3.634      ;
; 196.144 ; KEY[0]                                                                                                   ; DataMemory:datamem|key_reg[0]       ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 3.625      ;
; 198.146 ; SW[3]                                                                                                    ; DataMemory:datamem|sw_reg[3]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.623      ;
; 198.219 ; SW[6]                                                                                                    ; DataMemory:datamem|sw_reg[6]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 1.552      ;
; 198.282 ; SW[4]                                                                                                    ; DataMemory:datamem|sw_reg[4]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.487      ;
; 198.299 ; SW[5]                                                                                                    ; DataMemory:datamem|sw_reg[5]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.470      ;
; 198.417 ; SW[9]                                                                                                    ; DataMemory:datamem|sw_reg[9]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.352      ;
; 198.430 ; SW[1]                                                                                                    ; DataMemory:datamem|sw_reg[1]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.339      ;
; 198.534 ; SW[2]                                                                                                    ; DataMemory:datamem|sw_reg[2]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.235      ;
; 198.546 ; SW[7]                                                                                                    ; DataMemory:datamem|sw_reg[7]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 1.225      ;
; 198.560 ; SW[0]                                                                                                    ; DataMemory:datamem|sw_reg[0]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.209      ;
; 198.655 ; SW[8]                                                                                                    ; DataMemory:datamem|sw_reg[8]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 1.116      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.055 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg4|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.916      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.056 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg10|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.915      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg6|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.059 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg14|dataOut[8] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.061     ; 3.912      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.076 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg2|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.883      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_we_reg        ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg0  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg1  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg2  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg3  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg4  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg5  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg6  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg7  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg8  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg9  ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.077 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_address_reg10 ; DPRF:dprf|Register:reg0|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 3.882      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_we_reg        ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg0  ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg1  ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg2  ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg3  ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg4  ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg5  ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg6  ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg7  ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg8  ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg9  ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.138 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a6~porta_address_reg10 ; DPRF:dprf|Register:reg2|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.075     ; 3.819      ;
; 246.139 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg       ; DPRF:dprf|Register:reg8|dataOut[15] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.066     ; 3.827      ;
; 246.139 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0 ; DPRF:dprf|Register:reg8|dataOut[15] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.066     ; 3.827      ;
+---------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                       ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 198.188 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 2.092      ;
; 198.189 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 2.090      ;
; 198.189 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 2.090      ;
; 198.215 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.276      ; 2.061      ;
; 198.222 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.055      ;
; 198.226 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.276      ; 2.050      ;
; 198.234 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.276      ; 2.042      ;
; 198.314 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.965      ;
; 198.321 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.958      ;
; 198.323 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.956      ;
; 198.325 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.954      ;
; 198.326 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.954      ;
; 198.327 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.953      ;
; 198.329 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.951      ;
; 198.336 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.944      ;
; 198.352 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.927      ;
; 198.364 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.916      ;
; 198.386 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.894      ;
; 198.387 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.893      ;
; 198.390 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.276      ; 1.886      ;
; 198.390 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.276      ; 1.886      ;
; 198.393 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.276      ; 1.883      ;
; 198.397 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.883      ;
; 198.470 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.809      ;
; 198.471 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.809      ;
; 198.471 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.809      ;
; 198.480 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.279      ; 1.799      ;
; 198.490 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.280      ; 1.790      ;
; 198.719 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.691      ;
; 198.719 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.691      ;
; 198.720 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.401      ; 1.681      ;
; 198.724 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.405      ; 1.681      ;
; 198.725 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.671      ;
; 198.735 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.661      ;
; 198.735 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.661      ;
; 198.739 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.671      ;
; 198.740 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.401      ; 1.661      ;
; 198.741 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.402      ; 1.661      ;
; 198.745 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.745 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.745 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.747 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.398      ; 1.651      ;
; 198.747 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.398      ; 1.651      ;
; 198.759 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.651      ;
; 198.769 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.641      ;
; 198.774 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.405      ; 1.631      ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.258 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[2]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.437 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.589      ;
; 0.450 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[3]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.604      ;
; 0.463 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.615      ;
; 0.471 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.623      ;
; 0.517 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.519 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.545 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.549 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.556 ; Register:pc|dataOut[12]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.560 ; DataMemory:datamem|sw_reg[1]      ; DPRF:dprf|Register:reg8|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.718      ;
; 0.565 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg10|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.722      ;
; 0.575 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.585 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.591 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[4]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.598 ; Controller:controller|pcNext[12]  ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.603 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.610 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.763      ;
; 0.611 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.763      ;
; 0.620 ; Controller:controller|immSign[3]  ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.772      ;
; 0.620 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.772      ;
; 0.626 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.778      ;
; 0.627 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.779      ;
; 0.638 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; ALU:alu|out[29]                   ; DPRF:dprf|Register:reg6|dataOut[20]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.640 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.642 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.642 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; ALU:alu|out[29]                   ; DPRF:dprf|Register:reg6|dataOut[15]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.646 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; ALU:alu|out[29]                   ; DPRF:dprf|Register:reg6|dataOut[28]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.655 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.656 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.660 ; Controller:controller|pcNext[11]  ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[20]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.811      ;
; 0.661 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[10]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.815      ;
; 0.662 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[15]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.814      ;
; 0.665 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[11]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.818      ;
; 0.668 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[28]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.819      ;
; 0.669 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.678 ; ALU:alu|out[17]                   ; DPRF:dprf|Register:reg6|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.835      ;
; 0.681 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.833      ;
; 0.682 ; Controller:controller|selALUop[5] ; ALU:alu|out[15]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.832      ;
; 0.683 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[5]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.835      ;
; 0.690 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.842      ;
; 0.695 ; Controller:controller|immSign[10] ; ALU:alu|out[8]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.849      ;
; 0.704 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.856      ;
; 0.707 ; ALU:alu|out[15]                   ; DPRF:dprf|Register:reg6|dataOut[15]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.860      ;
; 0.712 ; DataMemory:datamem|key_reg[1]     ; DPRF:dprf|Register:reg8|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.870      ;
; 0.714 ; Controller:controller|pcNext[5]   ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.866      ;
; 0.718 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[6]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.870      ;
; 0.719 ; DataMemory:datamem|key_reg[3]     ; DPRF:dprf|Register:reg10|dataOut[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.876      ;
; 0.725 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.877      ;
; 0.729 ; Controller:controller|immSign[2]  ; Register:pc|dataOut[4]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; Controller:controller|immSign[2]  ; Register:pc|dataOut[3]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.881      ;
; 0.732 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.884      ;
; 0.732 ; Register:pc|dataOut[3]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.884      ;
; 0.735 ; Controller:controller|pcNext[9]   ; Register:pc|dataOut[9]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.887      ;
; 0.735 ; Controller:controller|pcNext[10]  ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.887      ;
; 0.739 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.891      ;
; 0.743 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.895      ;
; 0.750 ; Controller:controller|pcNext[8]   ; Register:pc|dataOut[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.751 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.753 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[7]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.754 ; ALU:alu|out[30]                   ; DPRF:dprf|Register:reg6|dataOut[30]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.909      ;
; 0.758 ; Controller:controller|immSign[4]  ; Register:pc|dataOut[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.910      ;
; 0.760 ; Controller:controller|immSign[3]  ; Register:pc|dataOut[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.912      ;
; 0.761 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.913      ;
; 0.763 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.763 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[3]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.767 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.919      ;
; 0.774 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[12]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.926      ;
; 0.775 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[9]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.927      ;
; 0.778 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.785 ; Register:pc|dataOut[5]            ; Controller:controller|selRegRead1[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.933      ;
; 0.786 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[9]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.938      ;
; 0.788 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[8]      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.798 ; Controller:controller|pcNext[11]  ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.950      ;
; 0.802 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.954      ;
; 0.807 ; Controller:controller|memToReg    ; DPRF:dprf|Register:reg6|dataOut[19]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.958      ;
; 0.808 ; Register:pc|dataOut[2]            ; Controller:controller|selALUop[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 0.952      ;
; 0.810 ; ALU:alu|out[20]                   ; DPRF:dprf|Register:reg6|dataOut[20]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.964      ;
; 0.810 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[10]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.962      ;
; 0.813 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[11]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.965      ;
; 0.815 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[2]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.967      ;
; 0.819 ; Register:pc|dataOut[7]            ; Controller:controller|immSign[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.971      ;
+-------+-----------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 1.226 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.405      ; 1.631      ;
; 1.231 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.641      ;
; 1.241 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.651      ;
; 1.253 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.398      ; 1.651      ;
; 1.253 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.398      ; 1.651      ;
; 1.255 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.255 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.255 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.259 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.402      ; 1.661      ;
; 1.260 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.401      ; 1.661      ;
; 1.261 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.671      ;
; 1.265 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.661      ;
; 1.265 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.661      ;
; 1.275 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.671      ;
; 1.276 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.405      ; 1.681      ;
; 1.280 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.401      ; 1.681      ;
; 1.281 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.691      ;
; 1.281 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.691      ;
; 1.510 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.790      ;
; 1.520 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.799      ;
; 1.529 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.809      ;
; 1.529 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.809      ;
; 1.530 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.809      ;
; 1.603 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.883      ;
; 1.607 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.276      ; 1.883      ;
; 1.610 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.276      ; 1.886      ;
; 1.610 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.276      ; 1.886      ;
; 1.613 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.893      ;
; 1.614 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.894      ;
; 1.636 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.916      ;
; 1.648 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.927      ;
; 1.664 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.944      ;
; 1.671 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.951      ;
; 1.673 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.953      ;
; 1.674 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 1.954      ;
; 1.675 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.954      ;
; 1.677 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.956      ;
; 1.679 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.958      ;
; 1.686 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 1.965      ;
; 1.766 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.276      ; 2.042      ;
; 1.774 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.276      ; 2.050      ;
; 1.778 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.055      ;
; 1.785 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.276      ; 2.061      ;
; 1.811 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 2.090      ;
; 1.811 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.279      ; 2.090      ;
; 1.812 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.280      ; 2.092      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 3.885 ; 3.885 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 3.856 ; 3.856 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 3.865 ; 3.865 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 3.869 ; 3.869 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 3.885 ; 3.885 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 1.854 ; 1.854 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 1.440 ; 1.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 1.570 ; 1.570 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 1.466 ; 1.466 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 1.854 ; 1.854 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 1.718 ; 1.718 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 1.701 ; 1.701 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 1.781 ; 1.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 1.454 ; 1.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 1.345 ; 1.345 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 1.583 ; 1.583 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.736 ; -3.736 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.736 ; -3.736 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -3.745 ; -3.745 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.749 ; -3.749 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.765 ; -3.765 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.225 ; -1.225 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.320 ; -1.320 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.450 ; -1.450 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.346 ; -1.346 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.734 ; -1.734 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.598 ; -1.598 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.581 ; -1.581 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.661 ; -1.661 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.334 ; -1.334 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.225 ; -1.225 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.463 ; -1.463 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.673 ; 1.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.614 ; 1.614 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.603 ; 1.603 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.613 ; 1.613 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.664 ; 1.664 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.673 ; 1.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.785 ; 1.785 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.774 ; 1.774 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.607 ; 1.607 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.520 ; 1.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.530 ; 1.530 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.675 ; 1.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.785 ; 1.785 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.778 ; 1.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.648 ; 1.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.686 ; 1.686 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.778 ; 1.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.677 ; 1.677 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.766 ; 1.766 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.679 ; 1.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.812 ; 1.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.671 ; 1.671 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.811 ; 1.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.811 ; 1.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.636 ; 1.636 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.510 ; 1.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.674 ; 1.674 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.812 ; 1.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.614 ; 1.614 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.603 ; 1.603 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.613 ; 1.613 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.664 ; 1.664 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.673 ; 1.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.520 ; 1.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.774 ; 1.774 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.607 ; 1.607 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.520 ; 1.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.530 ; 1.530 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.675 ; 1.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.785 ; 1.785 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.648 ; 1.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.686 ; 1.686 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.778 ; 1.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.677 ; 1.677 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.766 ; 1.766 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.679 ; 1.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.510 ; 1.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.671 ; 1.671 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.811 ; 1.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.811 ; 1.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.636 ; 1.636 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.510 ; 1.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.674 ; 1.674 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.812 ; 1.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 193.336 ; 0.258 ; N/A      ; N/A     ; 50.000              ;
;  Clock10                              ; 195.506 ; 1.226 ; N/A      ; N/A     ; 50.000              ;
;  PLL_inst|altpll_component|pll|clk[0] ; 193.336 ; 0.258 ; N/A      ; N/A     ; 247.436             ;
; Design-wide TNS                       ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10                              ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 6.664 ; 6.664 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 6.627 ; 6.627 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 6.642 ; 6.642 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 6.641 ; 6.641 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.664 ; 6.664 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.261 ; 3.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 2.480 ; 2.480 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 2.804 ; 2.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.521 ; 2.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 3.261 ; 3.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 3.067 ; 3.067 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.044 ; 3.044 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 3.162 ; 3.162 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 2.482 ; 2.482 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 2.310 ; 2.310 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 2.819 ; 2.819 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.736 ; -3.736 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.736 ; -3.736 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -3.745 ; -3.745 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.749 ; -3.749 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.765 ; -3.765 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.225 ; -1.225 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.320 ; -1.320 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.450 ; -1.450 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.346 ; -1.346 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.734 ; -1.734 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.598 ; -1.598 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.581 ; -1.581 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.661 ; -1.661 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.334 ; -1.334 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.225 ; -1.225 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.463 ; -1.463 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.151 ; 4.151 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 4.074 ; 4.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 4.010 ; 4.010 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.020 ; 4.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.137 ; 4.137 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.151 ; 4.151 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.430 ; 4.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.415 ; 4.415 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 4.041 ; 4.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 4.032 ; 4.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 3.779 ; 3.779 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.147 ; 4.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.430 ; 4.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.414 ; 4.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.036 ; 4.036 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.122 ; 4.122 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.159 ; 4.159 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.414 ; 4.414 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.150 ; 4.150 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.403 ; 4.403 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.153 ; 4.153 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.494 ; 4.494 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.146 ; 4.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.331 ; 4.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.331 ; 4.331 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 4.098 ; 4.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 3.772 ; 3.772 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.148 ; 4.148 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.494 ; 4.494 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.614 ; 1.614 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.603 ; 1.603 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.613 ; 1.613 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.664 ; 1.664 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.673 ; 1.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.520 ; 1.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.774 ; 1.774 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.607 ; 1.607 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.520 ; 1.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.530 ; 1.530 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.675 ; 1.675 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.785 ; 1.785 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.648 ; 1.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.686 ; 1.686 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.778 ; 1.778 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.677 ; 1.677 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.766 ; 1.766 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.679 ; 1.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.510 ; 1.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.671 ; 1.671 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.811 ; 1.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.811 ; 1.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.636 ; 1.636 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.510 ; 1.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.674 ; 1.674 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.812 ; 1.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 68049    ; 3072     ; 720      ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 68049    ; 3072     ; 720      ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Oct 24 22:17:18 2015
Info: Command: quartus_sta Project2 -c Project2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 193.336
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   193.336         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   195.506         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.619
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.619         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     3.196         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.436         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 193.336
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 193.336 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[3]
    Info (332115): To Node      : DataMemory:datamem|key_reg[3]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[3]
    Info (332115):    300.874      0.874 FF  CELL  KEY[3]|combout
    Info (332115):    306.536      5.662 FF    IC  datamem|key_reg[3]~5|datad
    Info (332115):    306.713      0.177 FR  CELL  datamem|key_reg[3]~5|combout
    Info (332115):    306.713      0.000 RR    IC  datamem|key_reg[3]|datain
    Info (332115):    306.809      0.096 RR  CELL  DataMemory:datamem|key_reg[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    500.107      0.107  R        clock network delay
    Info (332115):    500.145      0.038     uTsu  DataMemory:datamem|key_reg[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :   306.809
    Info (332115): Data Required Time :   500.145
    Info (332115): Slack              :   193.336 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 195.506
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 195.506 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex3|dOut[6]~6_OTERM13
    Info (332115): To Node      : HEX3[6]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.090      0.090  R        clock network delay
    Info (332115):      0.367      0.277     uTco  SevenSeg:hex3|dOut[6]~6_OTERM13
    Info (332115):      0.367      0.000 RR  CELL  hex3|dOut[6]~6_NEW_REG12|regout
    Info (332115):      1.654      1.287 RR    IC  HEX3[6]|datain
    Info (332115):      4.494      2.840 RF  CELL  HEX3[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  F  oExt  HEX3[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.494
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   195.506 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.619
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.619 
    Info (332115): ===================================================================
    Info (332115): From Node    : Register:pc|dataOut[2]
    Info (332115): To Node      : Controller:controller|pcNext[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.109      0.109  R        clock network delay
    Info (332115):      0.386      0.277     uTco  Register:pc|dataOut[2]
    Info (332115):      0.386      0.000 FF  CELL  pc|dataOut[2]|regout
    Info (332115):      0.741      0.355 FF    IC  controller|pcNext[2]~30|datad
    Info (332115):      0.918      0.177 FR  CELL  controller|pcNext[2]~30|combout
    Info (332115):      0.918      0.000 RR    IC  controller|pcNext[2]|datain
    Info (332115):      1.014      0.096 RR  CELL  Controller:controller|pcNext[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.109      0.109  R        clock network delay
    Info (332115):      0.395      0.286      uTh  Controller:controller|pcNext[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.014
    Info (332115): Data Required Time :     0.395
    Info (332115): Slack              :     0.619 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 3.196
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 3.196 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:datamem|ledr[9]
    Info (332115): To Node      : LEDR[9]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.073     -0.073  R        clock network delay
    Info (332115):      0.098      0.171     uTco  DataMemory:datamem|ledr[9]
    Info (332115):      3.196      3.098 RR  CELL  LEDR[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  LEDR[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.196
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     3.196 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.436
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.436 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    251.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    253.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    247.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.510      0.929 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.510      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.441      0.931 FF    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    250.188      0.747 FR  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    501.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    503.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    497.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.510      0.929 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.510      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.441      0.931 RR    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    500.188      0.747 RF  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.436
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 196.115
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   196.115         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   198.188         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.258         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     1.226         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.873         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 196.115
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 196.115 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[3]
    Info (332115): To Node      : DataMemory:datamem|key_reg[3]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[3]
    Info (332115):    300.474      0.474 FF  CELL  KEY[3]|combout
    Info (332115):    303.533      3.059 FF    IC  datamem|key_reg[3]~5|datad
    Info (332115):    303.612      0.079 FR  CELL  datamem|key_reg[3]~5|combout
    Info (332115):    303.612      0.000 RR    IC  datamem|key_reg[3]|datain
    Info (332115):    303.654      0.042 RR  CELL  DataMemory:datamem|key_reg[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    499.737     -0.263  R        clock network delay
    Info (332115):    499.769      0.032     uTsu  DataMemory:datamem|key_reg[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :   303.654
    Info (332115): Data Required Time :   499.769
    Info (332115): Slack              :   196.115 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 198.188
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 198.188 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex3|dOut[6]~6_OTERM13
    Info (332115): To Node      : HEX3[6]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.280     -0.280  R        clock network delay
    Info (332115):     -0.139      0.141     uTco  SevenSeg:hex3|dOut[6]~6_OTERM13
    Info (332115):     -0.139      0.000 RR  CELL  hex3|dOut[6]~6_NEW_REG12|regout
    Info (332115):      0.404      0.543 RR    IC  HEX3[6]|datain
    Info (332115):      1.812      1.408 RF  CELL  HEX3[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  F  oExt  HEX3[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.812
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   198.188 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.258
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.258 
    Info (332115): ===================================================================
    Info (332115): From Node    : Register:pc|dataOut[2]
    Info (332115): To Node      : Controller:controller|pcNext[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.260     -0.260  R        clock network delay
    Info (332115):     -0.119      0.141     uTco  Register:pc|dataOut[2]
    Info (332115):     -0.119      0.000 FF  CELL  pc|dataOut[2]|regout
    Info (332115):      0.029      0.148 FF    IC  controller|pcNext[2]~30|datad
    Info (332115):      0.108      0.079 FR  CELL  controller|pcNext[2]~30|combout
    Info (332115):      0.108      0.000 RR    IC  controller|pcNext[2]|datain
    Info (332115):      0.150      0.042 RR  CELL  Controller:controller|pcNext[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.260     -0.260  R        clock network delay
    Info (332115):     -0.108      0.152      uTh  Controller:controller|pcNext[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.150
    Info (332115): Data Required Time :    -0.108
    Info (332115): Slack              :     0.258 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.226
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.226 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:datamem|ledr[9]
    Info (332115): To Node      : LEDR[9]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.405     -0.405  R        clock network delay
    Info (332115):     -0.306      0.099     uTco  DataMemory:datamem|ledr[9]
    Info (332115):      1.226      1.532 RR  CELL  LEDR[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  LEDR[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.226
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     1.226 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.873
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.873 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    250.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    252.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    248.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.698      0.642 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.698      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.380      0.682 FF    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    249.807      0.427 FR  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    500.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    502.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    498.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.698      0.642 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.698      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.380      0.682 RR    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    499.807      0.427 RF  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 448 megabytes
    Info: Processing ended: Sat Oct 24 22:17:20 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


