Timing Analyzer report for uart
Thu Nov 22 14:26:22 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'rst'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'rst'
 16. Slow 1200mV 85C Model Recovery: 'clk'
 17. Slow 1200mV 85C Model Removal: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'rst'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Hold: 'rst'
 29. Slow 1200mV 0C Model Recovery: 'clk'
 30. Slow 1200mV 0C Model Removal: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'rst'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Hold: 'rst'
 41. Fast 1200mV 0C Model Recovery: 'clk'
 42. Fast 1200mV 0C Model Removal: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 228.83 MHz ; 228.83 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.370 ; -263.471           ;
; rst   ; -2.108 ; -2.108             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
; rst   ; 1.688 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.211 ; -134.008              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.468 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -279.740                         ;
; rst   ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.370 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.290      ;
; -3.300 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.220      ;
; -3.265 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.185      ;
; -3.255 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.175      ;
; -3.150 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.070      ;
; -3.111 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.031      ;
; -3.111 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.031      ;
; -3.110 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.030      ;
; -3.110 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.030      ;
; -3.107 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.027      ;
; -3.080 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 4.000      ;
; -3.080 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.000      ;
; -3.073 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.993      ;
; -3.073 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.993      ;
; -3.072 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.992      ;
; -3.069 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.989      ;
; -3.064 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.984      ;
; -3.062 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.982      ;
; -3.048 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.968      ;
; -3.025 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.945      ;
; -3.006 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.926      ;
; -3.006 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.926      ;
; -3.005 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.925      ;
; -3.005 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.925      ;
; -3.002 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.922      ;
; -2.975 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 3.895      ;
; -2.968 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.888      ;
; -2.968 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.888      ;
; -2.968 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.888      ;
; -2.967 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.887      ;
; -2.958 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.878      ;
; -2.793 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.713      ;
; -2.738 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.658      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; uart_tx:uart_tx1|Data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.602 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; uart_tx:uart_tx1|Data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.042     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; uart_tx:uart_tx1|Data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; uart_tx:uart_tx1|Data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.601 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; uart_tx:uart_tx1|Data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.041     ; 3.476      ;
; -2.534 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.454      ;
; -2.529 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.451      ;
; -2.529 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.451      ;
; -2.521 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|irq                                                                                                                                ; rst          ; clk         ; 0.500        ; 2.507      ; 5.519      ;
; -2.518 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.438      ;
; -2.507 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.427      ;
; -2.502 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.422      ;
; -2.500 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.420      ;
; -2.486 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.406      ;
; -2.483 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 1.000        ; -0.568     ; 2.916      ;
; -2.463 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.383      ;
; -2.427 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.347      ;
; -2.424 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.344      ;
; -2.424 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.344      ;
; -2.424 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.344      ;
; -2.424 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.344      ;
; -2.424 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.344      ;
; -2.422 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 1.000        ; -0.076     ; 3.347      ;
; -2.406 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.500        ; 2.507      ; 5.404      ;
; -2.396 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.395 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.315      ;
; -2.383 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.305      ;
; -2.383 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[8]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.305      ;
; -2.360 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.243      ; 3.651      ;
; -2.356 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.276      ;
; -2.356 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.276      ;
; -2.356 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.276      ;
; -2.356 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.276      ;
; -2.356 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.276      ;
; -2.356 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.276      ;
; -2.355 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.247      ; 3.650      ;
; -2.350 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.270      ;
; -2.347 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.269      ;
; -2.346 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.248      ; 3.642      ;
; -2.346 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.268      ;
; -2.342 ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.429     ; 2.914      ;
; -2.334 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.243      ; 3.625      ;
; -2.333 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.248      ; 3.629      ;
; -2.328 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.243      ; 3.619      ;
; -2.321 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 1.000        ; -0.574     ; 2.748      ;
; -2.286 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.206      ;
; -2.286 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.206      ;
; -2.286 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.206      ;
; -2.286 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.206      ;
; -2.286 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.206      ;
; -2.279 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.275 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.195      ;
; -2.275 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.195      ;
; -2.275 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.195      ;
; -2.275 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.195      ;
; -2.275 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.195      ;
; -2.272 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.192      ;
; -2.270 ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.425     ; 2.846      ;
; -2.262 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.507      ; 5.260      ;
; -2.262 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.507      ; 5.260      ;
; -2.261 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.181      ;
; -2.261 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.507      ; 5.259      ;
; -2.261 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.507      ; 5.259      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rst'                                                                                             ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.108 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 1.000        ; -1.117     ; 0.835      ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx1|busy                                                                                                                               ; uart_tx:uart_tx1|busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; start                                                                                                                                               ; start                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flag.0000                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|irq                                                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flag.0011                                                                                                                                           ; flag.0011                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wrreq                                                                                                                                               ; wrreq                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; uart_rx:uart_rx1|data[1]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.480      ; 1.200      ;
; 0.509 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.511 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.511 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.553 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.553 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.649 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.651 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.573      ; 1.436      ;
; 0.651 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.944      ;
; 0.667 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.979      ;
; 0.685 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; clk          ; clk         ; 0.000        ; 0.099      ; 0.996      ;
; 0.697 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.990      ;
; 0.698 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.700 ; uart_rx:uart_rx1|rx_1                                                                                                                               ; uart_rx:uart_rx1|rx_2                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.702 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.995      ;
; 0.703 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.996      ;
; 0.704 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.997      ;
; 0.705 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.998      ;
; 0.709 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.732 ; uart_rx:uart_rx1|data[5]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.478      ; 1.464      ;
; 0.740 ; flag.0010                                                                                                                                           ; flag.0011                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.054      ;
; 0.743 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; clk          ; clk         ; 0.000        ; 0.099      ; 1.054      ;
; 0.743 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; clk          ; clk         ; 0.000        ; 0.099      ; 1.055      ;
; 0.744 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; clk          ; clk         ; 0.000        ; 0.099      ; 1.055      ;
; 0.744 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; clk          ; clk         ; 0.000        ; 0.099      ; 1.055      ;
; 0.744 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.100      ; 1.056      ;
; 0.745 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; clk          ; clk         ; 0.000        ; 0.099      ; 1.057      ;
; 0.746 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; clk          ; clk         ; 0.000        ; 0.099      ; 1.057      ;
; 0.746 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; clk          ; clk         ; 0.000        ; 0.099      ; 1.057      ;
; 0.746 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.746 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.747 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; clk          ; clk         ; 0.000        ; 0.099      ; 1.058      ;
; 0.747 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; clk          ; clk         ; 0.000        ; 0.099      ; 1.059      ;
; 0.748 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; clk          ; clk         ; 0.000        ; 0.099      ; 1.059      ;
; 0.748 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; clk          ; clk         ; 0.000        ; 0.099      ; 1.059      ;
; 0.748 ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.759 ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.052      ;
; 0.760 ; uart_rx:uart_rx1|data[7]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.476      ; 1.490      ;
; 0.763 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.768 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[0]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[0]                               ; clk          ; clk         ; 0.000        ; 0.100      ; 1.080      ;
; 0.769 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; clk          ; clk         ; 0.000        ; 0.099      ; 1.080      ;
; 0.770 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[2]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[5]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.573      ; 1.558      ;
; 0.774 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[4]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.779 ; uart_rx:uart_rx1|data[4]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.476      ; 1.509      ;
; 0.780 ; uart_rx:uart_rx1|data[0]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.480      ; 1.514      ;
; 0.783 ; uart_rx:uart_rx1|data[2]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.478      ; 1.515      ;
; 0.784 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_we_reg                ; clk          ; clk         ; 0.000        ; 0.479      ; 1.517      ;
; 0.789 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.082      ;
; 0.790 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.083      ;
; 0.791 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.573      ; 1.576      ;
; 0.794 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.087      ;
; 0.795 ; uart_rx:uart_rx1|data[3]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.480      ; 1.529      ;
; 0.814 ; flag.0000                                                                                                                                           ; flag.0001                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.107      ;
; 0.825 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.573      ; 1.610      ;
; 0.846 ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.139      ;
; 0.862 ; uart_rx:uart_rx1|data[6]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.475      ; 1.591      ;
; 0.876 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.168      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rst'                                                                                             ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.688 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 0.000        ; -0.992     ; 0.726      ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.211 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 2.849      ; 5.466      ;
; -2.204 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 2.859      ; 5.469      ;
; -2.175 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 2.855      ; 5.436      ;
; -2.150 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 2.852      ; 5.408      ;
; -2.140 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 2.849      ; 5.395      ;
; -2.117 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 2.860      ; 5.383      ;
; -2.117 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 2.860      ; 5.383      ;
; -2.115 ; rst       ; wrreq                           ; rst          ; clk         ; 0.500        ; 2.492      ; 5.098      ;
; -2.115 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.500        ; 2.492      ; 5.098      ;
; -2.115 ; rst       ; flag.0011                       ; rst          ; clk         ; 0.500        ; 2.492      ; 5.098      ;
; -2.115 ; rst       ; rdreq                           ; rst          ; clk         ; 0.500        ; 2.492      ; 5.098      ;
; -2.091 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 2.852      ; 5.349      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.020 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 2.506      ; 5.017      ;
; -2.013 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.500        ; 2.500      ; 5.004      ;
; -2.013 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.500        ; 2.500      ; 5.004      ;
; -2.003 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 2.506      ; 5.000      ;
; -2.003 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 2.506      ; 5.000      ;
; -2.003 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 2.506      ; 5.000      ;
; -2.003 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 2.506      ; 5.000      ;
; -2.003 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.500        ; 2.506      ; 5.000      ;
; -2.003 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 2.506      ; 5.000      ;
; -2.003 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 2.506      ; 5.000      ;
; -1.990 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.988      ;
; -1.990 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.988      ;
; -1.990 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.988      ;
; -1.990 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.988      ;
; -1.990 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.988      ;
; -1.990 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 2.507      ; 4.988      ;
; -1.935 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.500        ; 2.507      ; 4.933      ;
; -1.935 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.500        ; 2.507      ; 4.933      ;
; -1.935 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 2.507      ; 4.933      ;
; -1.935 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.933      ;
; -1.935 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.933      ;
; -1.935 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.933      ;
; -1.935 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.507      ; 4.933      ;
; -1.935 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 2.507      ; 4.933      ;
; -1.935 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 2.507      ; 4.933      ;
; -1.935 ; rst       ; flag2                           ; rst          ; clk         ; 0.500        ; 2.507      ; 4.933      ;
; -1.919 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.917      ;
; -1.919 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.917      ;
; -1.919 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.917      ;
; -1.919 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 2.507      ; 4.917      ;
; -1.901 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.898      ;
; -1.901 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.898      ;
; -1.901 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.898      ;
; -1.901 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.898      ;
; -1.901 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.898      ;
; -1.901 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.898      ;
; -1.901 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.898      ;
; -1.901 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.898      ;
; -1.901 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 2.506      ; 4.898      ;
; -1.901 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.506      ; 4.898      ;
; -1.318 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 1.000        ; 2.849      ; 5.073      ;
; -1.313 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 2.859      ; 5.078      ;
; -1.292 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 1.000        ; 2.855      ; 5.053      ;
; -1.263 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 1.000        ; 2.849      ; 5.018      ;
; -1.255 ; rst       ; wrreq                           ; rst          ; clk         ; 1.000        ; 2.492      ; 4.738      ;
; -1.255 ; rst       ; flag.0010                       ; rst          ; clk         ; 1.000        ; 2.492      ; 4.738      ;
; -1.255 ; rst       ; flag.0011                       ; rst          ; clk         ; 1.000        ; 2.492      ; 4.738      ;
; -1.255 ; rst       ; rdreq                           ; rst          ; clk         ; 1.000        ; 2.492      ; 4.738      ;
; -1.246 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 2.860      ; 5.012      ;
; -1.241 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 1.000        ; 2.852      ; 4.999      ;
; -1.215 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 2.860      ; 4.981      ;
; -1.195 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 1.000        ; 2.852      ; 4.953      ;
; -1.152 ; rst       ; flag.0000                       ; rst          ; clk         ; 1.000        ; 2.500      ; 4.643      ;
; -1.152 ; rst       ; flag.0001                       ; rst          ; clk         ; 1.000        ; 2.500      ; 4.643      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.140 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 1.000        ; 2.506      ; 4.637      ;
; -1.134 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 1.000        ; 2.506      ; 4.631      ;
; -1.134 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 1.000        ; 2.506      ; 4.631      ;
; -1.134 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 1.000        ; 2.506      ; 4.631      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.468 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.312      ;
; 1.468 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.312      ;
; 1.468 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.312      ;
; 1.468 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.312      ;
; 1.468 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.312      ;
; 1.468 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.312      ;
; 1.468 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.312      ;
; 1.468 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.312      ;
; 1.468 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.312      ;
; 1.468 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.602      ; 4.312      ;
; 1.481 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.326      ;
; 1.481 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.326      ;
; 1.481 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.326      ;
; 1.481 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 2.603      ; 4.326      ;
; 1.499 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.000        ; 2.603      ; 4.344      ;
; 1.499 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.000        ; 2.603      ; 4.344      ;
; 1.499 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 2.603      ; 4.344      ;
; 1.499 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.344      ;
; 1.499 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.344      ;
; 1.499 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.344      ;
; 1.499 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.344      ;
; 1.499 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 2.603      ; 4.344      ;
; 1.499 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 2.603      ; 4.344      ;
; 1.499 ; rst       ; flag2                           ; rst          ; clk         ; 0.000        ; 2.603      ; 4.344      ;
; 1.547 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 2.942      ; 4.730      ;
; 1.563 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.408      ;
; 1.563 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.408      ;
; 1.563 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.408      ;
; 1.563 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.408      ;
; 1.563 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.603      ; 4.408      ;
; 1.563 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 2.603      ; 4.408      ;
; 1.565 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 2.950      ; 4.756      ;
; 1.580 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.424      ;
; 1.580 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.424      ;
; 1.580 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.424      ;
; 1.580 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 2.602      ; 4.424      ;
; 1.580 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.424      ;
; 1.580 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 2.602      ; 4.424      ;
; 1.580 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 2.602      ; 4.424      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.586 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 2.602      ; 4.430      ;
; 1.591 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 2.942      ; 4.774      ;
; 1.595 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 2.950      ; 4.786      ;
; 1.598 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.000        ; 2.596      ; 4.436      ;
; 1.598 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.000        ; 2.596      ; 4.436      ;
; 1.612 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 2.939      ; 4.792      ;
; 1.638 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 2.946      ; 4.825      ;
; 1.659 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 2.950      ; 4.850      ;
; 1.664 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 2.940      ; 4.845      ;
; 1.698 ; rst       ; wrreq                           ; rst          ; clk         ; 0.000        ; 2.587      ; 4.527      ;
; 1.698 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.000        ; 2.587      ; 4.527      ;
; 1.698 ; rst       ; flag.0011                       ; rst          ; clk         ; 0.000        ; 2.587      ; 4.527      ;
; 1.698 ; rst       ; rdreq                           ; rst          ; clk         ; 0.000        ; 2.587      ; 4.527      ;
; 2.341 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.685      ;
; 2.341 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.685      ;
; 2.341 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.685      ;
; 2.341 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.685      ;
; 2.341 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.685      ;
; 2.341 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.685      ;
; 2.341 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.685      ;
; 2.341 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.685      ;
; 2.341 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; -0.500       ; 2.602      ; 4.685      ;
; 2.341 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 2.602      ; 4.685      ;
; 2.359 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.704      ;
; 2.359 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.704      ;
; 2.359 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.704      ;
; 2.359 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 2.603      ; 4.704      ;
; 2.374 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; -0.500       ; 2.603      ; 4.719      ;
; 2.374 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; -0.500       ; 2.603      ; 4.719      ;
; 2.374 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; -0.500       ; 2.603      ; 4.719      ;
; 2.374 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 2.603      ; 4.719      ;
; 2.374 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 2.603      ; 4.719      ;
; 2.374 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 2.603      ; 4.719      ;
; 2.374 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 2.603      ; 4.719      ;
; 2.374 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; -0.500       ; 2.603      ; 4.719      ;
; 2.374 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 2.603      ; 4.719      ;
; 2.374 ; rst       ; flag2                           ; rst          ; clk         ; -0.500       ; 2.603      ; 4.719      ;
; 2.427 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 2.603      ; 4.772      ;
; 2.427 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 2.603      ; 4.772      ;
; 2.427 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 2.603      ; 4.772      ;
; 2.427 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 2.603      ; 4.772      ;
; 2.427 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 2.603      ; 4.772      ;
; 2.427 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 2.603      ; 4.772      ;
; 2.439 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; -0.500       ; 2.602      ; 4.783      ;
; 2.439 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; -0.500       ; 2.602      ; 4.783      ;
; 2.439 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; -0.500       ; 2.602      ; 4.783      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                         ;
+-----------+-----------------+------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                           ;
+-----------+-----------------+------------+------------------------------------------------+
; 241.2 MHz ; 238.04 MHz      ; clk        ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.146 ; -233.985          ;
; rst   ; -1.820 ; -1.820            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
; rst   ; 1.527 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -2.163 ; -131.498             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.319 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -279.740                        ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.146 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.076      ;
; -3.112 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 4.042      ;
; -3.044 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.974      ;
; -3.019 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.949      ;
; -2.951 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.881      ;
; -2.935 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.865      ;
; -2.925 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.855      ;
; -2.914 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.844      ;
; -2.870 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.800      ;
; -2.870 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.800      ;
; -2.870 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.800      ;
; -2.869 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.799      ;
; -2.867 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.797      ;
; -2.861 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.791      ;
; -2.859 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.789      ;
; -2.849 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 3.779      ;
; -2.846 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.776      ;
; -2.835 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.765      ;
; -2.835 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.765      ;
; -2.835 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.765      ;
; -2.833 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.763      ;
; -2.815 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.745      ;
; -2.777 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.707      ;
; -2.777 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.707      ;
; -2.777 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.707      ;
; -2.776 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.706      ;
; -2.774 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.704      ;
; -2.756 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 3.686      ;
; -2.742 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.672      ;
; -2.742 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.672      ;
; -2.742 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.672      ;
; -2.740 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.670      ;
; -2.626 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.556      ;
; -2.586 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.516      ;
; -2.496 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|irq                                                                                                                                ; rst          ; clk         ; 0.500        ; 2.306      ; 5.294      ;
; -2.428 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.500        ; 2.306      ; 5.226      ;
; -2.375 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.305      ;
; -2.365 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.295      ;
; -2.359 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.289      ;
; -2.354 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.284      ;
; -2.305 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 1.000        ; -0.530     ; 2.777      ;
; -2.301 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.231      ;
; -2.299 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.229      ;
; -2.299 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.229      ;
; -2.286 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.216      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; uart_tx:uart_tx1|Data[3]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.270 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; uart_tx:uart_tx1|Data[7]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.037     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~portb_address_reg0          ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~portb_address_reg0          ; uart_tx:uart_tx1|Data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; uart_tx:uart_tx1|Data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.269 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; uart_tx:uart_tx1|Data[1]                                                                                                                            ; clk          ; clk         ; 1.000        ; -0.036     ; 3.157      ;
; -2.255 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 1.000        ; -0.067     ; 3.190      ;
; -2.255 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.185      ;
; -2.254 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 5.052      ;
; -2.254 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 5.052      ;
; -2.254 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 5.052      ;
; -2.253 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 5.051      ;
; -2.251 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 5.049      ;
; -2.233 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|flag                                                                                                                               ; rst          ; clk         ; 0.500        ; 2.306      ; 5.031      ;
; -2.219 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 5.017      ;
; -2.219 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 5.017      ;
; -2.219 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 5.017      ;
; -2.217 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; rst          ; clk         ; 0.500        ; 2.306      ; 5.015      ;
; -2.194 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.124      ;
; -2.185 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.114      ;
; -2.184 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.113      ;
; -2.174 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 3.103      ;
; -2.174 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.103      ;
; -2.174 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.103      ;
; -2.174 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.103      ;
; -2.174 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.103      ;
; -2.164 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.216      ; 3.419      ;
; -2.162 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.217      ; 3.418      ;
; -2.153 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.218      ; 3.410      ;
; -2.148 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.214      ; 3.401      ;
; -2.147 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 3.076      ;
; -2.147 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.076      ;
; -2.147 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.076      ;
; -2.147 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.076      ;
; -2.147 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.076      ;
; -2.140 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.218      ; 3.397      ;
; -2.137 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.214      ; 3.390      ;
; -2.124 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 1.000        ; -0.534     ; 2.592      ;
; -2.121 ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.380     ; 2.743      ;
; -2.090 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.020      ;
; -2.089 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.018      ;
; -2.088 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.017      ;
; -2.083 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.013      ;
; -2.059 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.988      ;
; -2.058 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.987      ;
; -2.057 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 2.981      ;
; -2.057 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.981      ;
; -2.057 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.981      ;
; -2.057 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[2]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.981      ;
; -2.057 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.981      ;
; -2.057 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[4]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.981      ;
; -2.057 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[5]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.981      ;
; -2.057 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.981      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rst'                                                                                              ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.820 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 1.000        ; -0.996     ; 0.758      ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; flag.0000                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; flag.0011                                                                                                                                           ; flag.0011                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wrreq                                                                                                                                               ; wrreq                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx1|busy                                                                                                                               ; uart_tx:uart_tx1|busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; start                                                                                                                                               ; start                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx1|irq                                                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.445 ; uart_rx:uart_rx1|data[1]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.424      ; 1.099      ;
; 0.476 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.477 ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.479 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.510 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.777      ;
; 0.510 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.777      ;
; 0.589 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.535      ; 1.319      ;
; 0.603 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; clk          ; clk         ; 0.000        ; 0.090      ; 0.888      ;
; 0.606 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.874      ;
; 0.607 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.624 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.892      ;
; 0.624 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.892      ;
; 0.629 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; clk          ; clk         ; 0.000        ; 0.089      ; 0.913      ;
; 0.647 ; uart_rx:uart_rx1|rx_1                                                                                                                               ; uart_rx:uart_rx1|rx_2                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.652 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.920      ;
; 0.652 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.919      ;
; 0.653 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.655 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.923      ;
; 0.657 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.924      ;
; 0.658 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.925      ;
; 0.680 ; uart_rx:uart_rx1|data[5]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.421      ; 1.331      ;
; 0.686 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.535      ; 1.416      ;
; 0.688 ; flag.0010                                                                                                                                           ; flag.0011                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; clk          ; clk         ; 0.000        ; 0.090      ; 0.973      ;
; 0.688 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; clk          ; clk         ; 0.000        ; 0.090      ; 0.973      ;
; 0.689 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.973      ;
; 0.689 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.973      ;
; 0.689 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; clk          ; clk         ; 0.000        ; 0.090      ; 0.974      ;
; 0.689 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; clk          ; clk         ; 0.000        ; 0.090      ; 0.974      ;
; 0.690 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; clk          ; clk         ; 0.000        ; 0.089      ; 0.974      ;
; 0.690 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.974      ;
; 0.691 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.976      ;
; 0.691 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; clk          ; clk         ; 0.000        ; 0.090      ; 0.976      ;
; 0.691 ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.976      ;
; 0.692 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.977      ;
; 0.692 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; clk          ; clk         ; 0.000        ; 0.090      ; 0.977      ;
; 0.692 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; clk          ; clk         ; 0.000        ; 0.090      ; 0.977      ;
; 0.693 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.977      ;
; 0.693 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.977      ;
; 0.694 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; clk          ; clk         ; 0.000        ; 0.090      ; 0.979      ;
; 0.694 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; clk          ; clk         ; 0.000        ; 0.090      ; 0.979      ;
; 0.694 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; clk          ; clk         ; 0.000        ; 0.089      ; 0.979      ;
; 0.695 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.979      ;
; 0.695 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; clk          ; clk         ; 0.000        ; 0.090      ; 0.980      ;
; 0.695 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; clk          ; clk         ; 0.000        ; 0.090      ; 0.980      ;
; 0.695 ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.980      ;
; 0.696 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.980      ;
; 0.696 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.535      ; 1.426      ;
; 0.696 ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.698 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.702 ; uart_rx:uart_rx1|data[7]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.423      ; 1.355      ;
; 0.709 ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.713 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.715 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.717 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[0]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[0]                               ; clk          ; clk         ; 0.000        ; 0.090      ; 1.002      ;
; 0.718 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; clk          ; clk         ; 0.000        ; 0.089      ; 1.002      ;
; 0.718 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[2]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[5]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; uart_rx:uart_rx1|data[0]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.424      ; 1.373      ;
; 0.720 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.987      ;
; 0.721 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[4]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.988      ;
; 0.722 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.990      ;
; 0.723 ; uart_rx:uart_rx1|data[4]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.421      ; 1.374      ;
; 0.727 ; uart_rx:uart_rx1|data[2]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.421      ; 1.378      ;
; 0.736 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.003      ;
; 0.736 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_we_reg                ; clk          ; clk         ; 0.000        ; 0.422      ; 1.388      ;
; 0.738 ; uart_rx:uart_rx1|data[3]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.424      ; 1.392      ;
; 0.759 ; flag.0000                                                                                                                                           ; flag.0001                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.027      ;
; 0.769 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.535      ; 1.499      ;
; 0.775 ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.043      ;
; 0.799 ; uart_rx:uart_rx1|data[6]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.420      ; 1.449      ;
; 0.820 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.087      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rst'                                                                                              ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.527 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 0.000        ; -0.885     ; 0.672      ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                       ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.163 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 2.607      ; 5.184      ;
; -2.153 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 2.615      ; 5.182      ;
; -2.120 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 2.614      ; 5.148      ;
; -2.107 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 2.608      ; 5.129      ;
; -2.090 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 2.607      ; 5.111      ;
; -2.076 ; rst       ; wrreq                           ; rst          ; clk         ; 0.500        ; 2.293      ; 4.861      ;
; -2.076 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.500        ; 2.293      ; 4.861      ;
; -2.076 ; rst       ; flag.0011                       ; rst          ; clk         ; 0.500        ; 2.293      ; 4.861      ;
; -2.076 ; rst       ; rdreq                           ; rst          ; clk         ; 0.500        ; 2.293      ; 4.861      ;
; -2.072 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 2.616      ; 5.102      ;
; -2.065 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 2.616      ; 5.095      ;
; -2.040 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 2.608      ; 5.062      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.983 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 2.305      ; 4.780      ;
; -1.970 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.500        ; 2.301      ; 4.763      ;
; -1.970 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.500        ; 2.301      ; 4.763      ;
; -1.964 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.761      ;
; -1.964 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.761      ;
; -1.964 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.761      ;
; -1.964 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 2.305      ; 4.761      ;
; -1.964 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.761      ;
; -1.964 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.761      ;
; -1.964 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 2.305      ; 4.761      ;
; -1.954 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.752      ;
; -1.954 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.752      ;
; -1.954 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.752      ;
; -1.954 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.752      ;
; -1.954 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.752      ;
; -1.954 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 2.306      ; 4.752      ;
; -1.896 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.500        ; 2.306      ; 4.694      ;
; -1.896 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.500        ; 2.306      ; 4.694      ;
; -1.896 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 2.306      ; 4.694      ;
; -1.896 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.694      ;
; -1.896 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.694      ;
; -1.896 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.694      ;
; -1.896 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.306      ; 4.694      ;
; -1.896 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 2.306      ; 4.694      ;
; -1.896 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 2.306      ; 4.694      ;
; -1.896 ; rst       ; flag2                           ; rst          ; clk         ; 0.500        ; 2.306      ; 4.694      ;
; -1.891 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.689      ;
; -1.891 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.689      ;
; -1.891 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.689      ;
; -1.891 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 2.306      ; 4.689      ;
; -1.872 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.669      ;
; -1.872 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.669      ;
; -1.872 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.669      ;
; -1.872 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.669      ;
; -1.872 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.669      ;
; -1.872 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.669      ;
; -1.872 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.669      ;
; -1.872 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.669      ;
; -1.872 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 2.305      ; 4.669      ;
; -1.872 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 2.305      ; 4.669      ;
; -1.102 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 2.615      ; 4.631      ;
; -1.101 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 1.000        ; 2.607      ; 4.622      ;
; -1.081 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 1.000        ; 2.614      ; 4.609      ;
; -1.056 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 1.000        ; 2.607      ; 4.577      ;
; -1.041 ; rst       ; wrreq                           ; rst          ; clk         ; 1.000        ; 2.293      ; 4.326      ;
; -1.041 ; rst       ; flag.0010                       ; rst          ; clk         ; 1.000        ; 2.293      ; 4.326      ;
; -1.041 ; rst       ; flag.0011                       ; rst          ; clk         ; 1.000        ; 2.293      ; 4.326      ;
; -1.041 ; rst       ; rdreq                           ; rst          ; clk         ; 1.000        ; 2.293      ; 4.326      ;
; -1.035 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 1.000        ; 2.608      ; 4.557      ;
; -1.034 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 2.616      ; 4.564      ;
; -1.005 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 2.616      ; 4.535      ;
; -0.991 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 1.000        ; 2.608      ; 4.513      ;
; -0.947 ; rst       ; flag.0000                       ; rst          ; clk         ; 1.000        ; 2.301      ; 4.240      ;
; -0.947 ; rst       ; flag.0001                       ; rst          ; clk         ; 1.000        ; 2.301      ; 4.240      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.933 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 1.000        ; 2.305      ; 4.230      ;
; -0.927 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 1.000        ; 2.305      ; 4.224      ;
; -0.927 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 1.000        ; 2.305      ; 4.224      ;
; -0.927 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 1.000        ; 2.305      ; 4.224      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.319 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.935      ;
; 1.319 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.935      ;
; 1.319 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.935      ;
; 1.319 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.935      ;
; 1.319 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.935      ;
; 1.319 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.935      ;
; 1.319 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.935      ;
; 1.319 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.935      ;
; 1.319 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 2.391      ; 3.935      ;
; 1.319 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.935      ;
; 1.332 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.948      ;
; 1.332 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.948      ;
; 1.332 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.948      ;
; 1.332 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 2.391      ; 3.948      ;
; 1.352 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.000        ; 2.391      ; 3.968      ;
; 1.352 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.000        ; 2.391      ; 3.968      ;
; 1.352 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 2.391      ; 3.968      ;
; 1.352 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.968      ;
; 1.352 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.968      ;
; 1.352 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.968      ;
; 1.352 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 2.391      ; 3.968      ;
; 1.352 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 2.391      ; 3.968      ;
; 1.352 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 2.391      ; 3.968      ;
; 1.352 ; rst       ; flag2                           ; rst          ; clk         ; 0.000        ; 2.391      ; 3.968      ;
; 1.401 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 2.690      ; 4.311      ;
; 1.404 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.020      ;
; 1.404 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.020      ;
; 1.404 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.020      ;
; 1.404 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.020      ;
; 1.404 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 2.391      ; 4.020      ;
; 1.404 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 2.391      ; 4.020      ;
; 1.415 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 2.698      ; 4.333      ;
; 1.421 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 2.390      ; 4.036      ;
; 1.421 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 2.390      ; 4.036      ;
; 1.421 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 2.390      ; 4.036      ;
; 1.421 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 2.390      ; 4.036      ;
; 1.421 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.000        ; 2.390      ; 4.036      ;
; 1.421 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 2.390      ; 4.036      ;
; 1.421 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 2.390      ; 4.036      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.425 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 2.391      ; 4.041      ;
; 1.439 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.000        ; 2.387      ; 4.051      ;
; 1.439 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.000        ; 2.387      ; 4.051      ;
; 1.443 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 2.698      ; 4.361      ;
; 1.444 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 2.690      ; 4.354      ;
; 1.464 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 2.689      ; 4.373      ;
; 1.487 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 2.697      ; 4.404      ;
; 1.506 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 2.690      ; 4.416      ;
; 1.507 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 2.698      ; 4.425      ;
; 1.531 ; rst       ; wrreq                           ; rst          ; clk         ; 0.000        ; 2.378      ; 4.134      ;
; 1.531 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.000        ; 2.378      ; 4.134      ;
; 1.531 ; rst       ; flag.0011                       ; rst          ; clk         ; 0.000        ; 2.378      ; 4.134      ;
; 1.531 ; rst       ; rdreq                           ; rst          ; clk         ; 0.000        ; 2.378      ; 4.134      ;
; 2.356 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.472      ;
; 2.356 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.472      ;
; 2.356 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.472      ;
; 2.356 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.472      ;
; 2.356 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.472      ;
; 2.356 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.472      ;
; 2.356 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.472      ;
; 2.356 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.472      ;
; 2.356 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.472      ;
; 2.356 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.472      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.375 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 2.391      ; 4.491      ;
; 2.380 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.496      ;
; 2.380 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.496      ;
; 2.380 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.496      ;
; 2.380 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.496      ;
; 2.380 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.496      ;
; 2.380 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.496      ;
; 2.380 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.496      ;
; 2.380 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; -0.500       ; 2.391      ; 4.496      ;
; 2.380 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 2.391      ; 4.496      ;
; 2.380 ; rst       ; flag2                           ; rst          ; clk         ; -0.500       ; 2.391      ; 4.496      ;
; 2.436 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.552      ;
; 2.436 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.552      ;
; 2.436 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.552      ;
; 2.436 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.552      ;
; 2.436 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 2.391      ; 4.552      ;
; 2.436 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 2.391      ; 4.552      ;
; 2.445 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; -0.500       ; 2.390      ; 4.560      ;
; 2.445 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; -0.500       ; 2.390      ; 4.560      ;
; 2.445 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; -0.500       ; 2.390      ; 4.560      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.097 ; -40.063           ;
; rst   ; -0.391 ; -0.391            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.165 ; 0.000             ;
; rst   ; 0.741 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.927 ; -55.629              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.762 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -155.058                        ;
; rst   ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.097 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.710      ;
; -1.068 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|irq                                                                                                                                ; rst          ; clk         ; 0.500        ; 1.136      ; 2.681      ;
; -0.963 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.576      ;
; -0.963 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.576      ;
; -0.963 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.576      ;
; -0.962 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.575      ;
; -0.960 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.573      ;
; -0.957 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|flag                                                                                                                               ; rst          ; clk         ; 0.500        ; 1.136      ; 2.570      ;
; -0.953 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.566      ;
; -0.952 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.952 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.565      ;
; -0.951 ; rst                                                                                                                                                 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; rst          ; clk         ; 0.500        ; 1.136      ; 2.564      ;
; -0.883 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.833      ;
; -0.866 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.816      ;
; -0.854 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.804      ;
; -0.850 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.837 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.787      ;
; -0.755 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.705      ;
; -0.749 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.699      ;
; -0.749 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.699      ;
; -0.749 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.699      ;
; -0.748 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.698      ;
; -0.746 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.696      ;
; -0.746 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.696      ;
; -0.743 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.693      ;
; -0.739 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.689      ;
; -0.738 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.688      ;
; -0.738 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.688      ;
; -0.737 ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.687      ;
; -0.732 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.731 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.681      ;
; -0.729 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.679      ;
; -0.726 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.676      ;
; -0.722 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.672      ;
; -0.721 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.671      ;
; -0.721 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.671      ;
; -0.720 ; uart_rx:uart_rx1|rx_2                                                                                                                               ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.704 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.686 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.636      ;
; -0.686 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.636      ;
; -0.667 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.617      ;
; -0.666 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.616      ;
; -0.658 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.608      ;
; -0.644 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.594      ;
; -0.569 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.519      ;
; -0.565 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.515      ;
; -0.563 ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.513      ;
; -0.554 ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.504      ;
; -0.512 ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.462      ;
; -0.507 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.109      ; 1.625      ;
; -0.506 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.109      ; 1.624      ;
; -0.501 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.498 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.109      ; 1.616      ;
; -0.497 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.447      ;
; -0.494 ; uart_rx:uart_rx1|cnt[5]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.444      ;
; -0.493 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 1.000        ; -0.232     ; 1.248      ;
; -0.492 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[7]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 1.000        ; -0.032     ; 1.447      ;
; -0.484 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.109      ; 1.602      ;
; -0.479 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.109      ; 1.597      ;
; -0.475 ; uart_rx:uart_rx1|cnt[3]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.425      ;
; -0.474 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.424      ;
; -0.474 ; uart_rx:uart_rx1|cnt[2]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.424      ;
; -0.472 ; uart_tx:uart_tx1|Data[0]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.202     ; 1.257      ;
; -0.467 ; rdreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~portb_address_reg0          ; clk          ; clk         ; 1.000        ; 0.110      ; 1.586      ;
; -0.459 ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.203     ; 1.243      ;
; -0.459 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.409      ;
; -0.455 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.405      ;
; -0.452 ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.402      ;
; -0.445 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.587      ;
; -0.441 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.583      ;
; -0.441 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.193      ;
; -0.441 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|last~_emulated                                                                                                                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.391      ;
; -0.439 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.389      ;
; -0.437 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.387      ;
; -0.437 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.387      ;
; -0.436 ; start                                                                                                                                               ; uart_tx:uart_tx1|Data[6]                                                                                                                            ; clk          ; clk         ; 1.000        ; 0.114      ; 1.505      ;
; -0.434 ; start                                                                                                                                               ; uart_tx:uart_tx1|Data[4]                                                                                                                            ; clk          ; clk         ; 1.000        ; 0.115      ; 1.504      ;
; -0.433 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.383      ;
; -0.429 ; wrreq                                                                                                                                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.379      ;
; -0.429 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.379      ;
; -0.427 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.377      ;
; -0.426 ; start                                                                                                                                               ; uart_tx:uart_tx1|Data[2]                                                                                                                            ; clk          ; clk         ; 1.000        ; 0.115      ; 1.496      ;
; -0.425 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.423 ; uart_rx:uart_rx1|cnt[0]                                                                                                                             ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.373      ;
; -0.422 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.419 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.417 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.367      ;
; -0.416 ; uart_rx:uart_rx1|cnt[1]                                                                                                                             ; uart_rx:uart_rx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.413 ; uart_tx:uart_tx1|Data[6]                                                                                                                            ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 1.000        ; -0.202     ; 1.198      ;
; -0.413 ; start                                                                                                                                               ; uart_tx:uart_tx1|Data[5]                                                                                                                            ; clk          ; clk         ; 1.000        ; 0.115      ; 1.483      ;
; -0.411 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.361      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rst'                                                                                              ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.391 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 1.000        ; -0.531     ; 0.352      ;
+--------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.165 ; uart_rx:uart_rx1|data[1]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.220      ; 0.489      ;
; 0.186 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_non_empty                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx1|busy                                                                                                                               ; uart_tx:uart_tx1|busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; start                                                                                                                                               ; start                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx1|irq                                                                                                                                ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flag.0011                                                                                                                                           ; flag.0011                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wrreq                                                                                                                                               ; wrreq                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; flag.0000                                                                                                                                           ; flag.0000                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; uart_rx:uart_rx1|data[6]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|data[7]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; uart_rx:uart_rx1|outdata[7]                                                                                                                         ; uart_rx:uart_rx1|outdata[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; uart_rx:uart_rx1|outdata[1]                                                                                                                         ; uart_rx:uart_rx1|data[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; uart_rx:uart_rx1|data[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.228 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.349      ;
; 0.228 ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.349      ;
; 0.257 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.385      ;
; 0.258 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|data[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.259 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.266 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.394      ;
; 0.267 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; uart_rx:uart_rx1|rx_1                                                                                                                               ; uart_rx:uart_rx1|rx_2                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; uart_rx:uart_rx1|outdata[5]                                                                                                                         ; uart_rx:uart_rx1|data[5]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.271 ; uart_rx:uart_rx1|outdata[4]                                                                                                                         ; uart_rx:uart_rx1|data[4]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.592      ;
; 0.274 ; uart_rx:uart_rx1|outdata[3]                                                                                                                         ; uart_rx:uart_rx1|outdata[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.282 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.403      ;
; 0.283 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.283 ; uart_rx:uart_rx1|begin_bit                                                                                                                          ; uart_rx:uart_rx1|irq                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.284 ; uart_rx:uart_rx1|data[5]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.221      ; 0.609      ;
; 0.286 ; uart_rx:uart_rx1|flag                                                                                                                               ; uart_rx:uart_rx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.407      ;
; 0.294 ; flag.0010                                                                                                                                           ; flag.0011                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_rx:uart_rx1|data[0]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a0~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.220      ; 0.621      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; uart_tx:uart_tx1|cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; uart_tx:uart_tx1|cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; uart_tx:uart_tx1|cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; uart_rx:uart_rx1|data[7]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a7~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.220      ; 0.624      ;
; 0.300 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; uart_tx:uart_tx1|cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; uart_tx:uart_tx1|cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; uart_tx:uart_tx1|cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; uart_tx:uart_tx1|cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.306 ; uart_rx:uart_rx1|data[4]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a4~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.221      ; 0.631      ;
; 0.306 ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; uart_tx:uart_tx1|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; uart_tx:uart_tx1|flag                                                                                                                               ; uart_tx:uart_tx1|flag2[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.438      ;
; 0.310 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[5]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; uart_tx:uart_tx1|flag2[2]                                                                                                                           ; uart_tx:uart_tx1|tx                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; uart_rx:uart_rx1|data[2]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a2~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.221      ; 0.635      ;
; 0.310 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[0]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[0]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.438      ;
; 0.310 ; uart_rx:uart_rx1|cnt2[0]                                                                                                                            ; uart_rx:uart_rx1|cnt2[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[2]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[4]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; uart_rx:uart_rx1|data[3]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a3~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.220      ; 0.636      ;
; 0.312 ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; uart_tx:uart_tx1|cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[11] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.634      ;
; 0.319 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.323 ; uart_rx:uart_rx1|outdata[0]                                                                                                                         ; uart_rx:uart_rx1|data[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.325 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[9]  ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.645      ;
; 0.327 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[10] ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[12] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.647      ;
; 0.328 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|a_fefifo_4be:fifo_state|b_full                                   ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a5~porta_we_reg                ; clk          ; clk         ; 0.000        ; 0.222      ; 0.654      ;
; 0.329 ; flag.0000                                                                                                                                           ; flag.0001                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.343 ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                               ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a1~porta_address_reg0          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.480      ;
; 0.344 ; uart_rx:uart_rx1|data[6]                                                                                                                            ; fifo:fifo1|scfifo:scfifo_component|scfifo_8731:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_2rm1:FIFOram|ram_block1a6~porta_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.220      ; 0.668      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rst'                                                                                              ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.741 ; uart_rx:uart_rx1|rx_2 ; uart_rx:uart_rx1|last~1 ; clk          ; rst         ; 0.000        ; -0.472     ; 0.299      ;
+-------+-----------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                       ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.927 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.500        ; 1.291      ; 2.663      ;
; -0.926 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.665      ;
; -0.919 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.658      ;
; -0.912 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.500        ; 1.290      ; 2.647      ;
; -0.895 ; rst       ; wrreq                           ; rst          ; clk         ; 0.500        ; 1.129      ; 2.501      ;
; -0.895 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.500        ; 1.129      ; 2.501      ;
; -0.895 ; rst       ; flag.0011                       ; rst          ; clk         ; 0.500        ; 1.129      ; 2.501      ;
; -0.895 ; rst       ; rdreq                           ; rst          ; clk         ; 0.500        ; 1.129      ; 2.501      ;
; -0.887 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.500        ; 1.291      ; 2.623      ;
; -0.886 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.625      ;
; -0.876 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.500        ; 1.294      ; 2.615      ;
; -0.874 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.500        ; 1.291      ; 2.610      ;
; -0.858 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.500        ; 1.132      ; 2.467      ;
; -0.858 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.500        ; 1.132      ; 2.467      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.500        ; 1.135      ; 2.450      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.500        ; 1.135      ; 2.450      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.500        ; 1.135      ; 2.450      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.500        ; 1.135      ; 2.450      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.500        ; 1.135      ; 2.450      ;
; -0.838 ; rst       ; start                           ; rst          ; clk         ; 0.500        ; 1.135      ; 2.450      ;
; -0.838 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.500        ; 1.135      ; 2.450      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.830 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.443      ;
; -0.817 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.430      ;
; -0.817 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.430      ;
; -0.817 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.430      ;
; -0.817 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.430      ;
; -0.817 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.430      ;
; -0.817 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.500        ; 1.136      ; 2.430      ;
; -0.800 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.413      ;
; -0.800 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.413      ;
; -0.800 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.413      ;
; -0.800 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.413      ;
; -0.800 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.413      ;
; -0.800 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.413      ;
; -0.800 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.413      ;
; -0.800 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.500        ; 1.136      ; 2.413      ;
; -0.800 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.500        ; 1.136      ; 2.413      ;
; -0.800 ; rst       ; flag2                           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.413      ;
; -0.792 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.405      ;
; -0.792 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.405      ;
; -0.792 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.405      ;
; -0.792 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.500        ; 1.136      ; 2.405      ;
; -0.791 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.404      ;
; -0.791 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.404      ;
; -0.791 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.404      ;
; -0.791 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.404      ;
; -0.791 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.404      ;
; -0.791 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.404      ;
; -0.791 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.404      ;
; -0.791 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.404      ;
; -0.791 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.500        ; 1.136      ; 2.404      ;
; -0.791 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.500        ; 1.136      ; 2.404      ;
; -0.194 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 1.000        ; 1.291      ; 2.430      ;
; -0.194 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.433      ;
; -0.184 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.423      ;
; -0.183 ; rst       ; wrreq                           ; rst          ; clk         ; 1.000        ; 1.129      ; 2.289      ;
; -0.183 ; rst       ; flag.0010                       ; rst          ; clk         ; 1.000        ; 1.129      ; 2.289      ;
; -0.183 ; rst       ; flag.0011                       ; rst          ; clk         ; 1.000        ; 1.129      ; 2.289      ;
; -0.183 ; rst       ; rdreq                           ; rst          ; clk         ; 1.000        ; 1.129      ; 2.289      ;
; -0.172 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 1.000        ; 1.290      ; 2.407      ;
; -0.151 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 1.000        ; 1.291      ; 2.387      ;
; -0.144 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.383      ;
; -0.135 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 1.000        ; 1.294      ; 2.374      ;
; -0.129 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 1.000        ; 1.291      ; 2.365      ;
; -0.127 ; rst       ; flag.0000                       ; rst          ; clk         ; 1.000        ; 1.132      ; 2.236      ;
; -0.127 ; rst       ; flag.0001                       ; rst          ; clk         ; 1.000        ; 1.132      ; 2.236      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; start                           ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.108 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 1.000        ; 1.135      ; 2.220      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
; -0.098 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 1.000        ; 1.136      ; 2.211      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                       ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.762 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.762 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.762 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.762 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.762 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.762 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.762 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.762 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.762 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.762 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 1.180      ; 2.056      ;
; 0.764 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.058      ;
; 0.764 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.058      ;
; 0.764 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.058      ;
; 0.764 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.058      ;
; 0.779 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; 0.000        ; 1.181      ; 2.074      ;
; 0.779 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; 0.000        ; 1.181      ; 2.074      ;
; 0.779 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; 0.000        ; 1.181      ; 2.074      ;
; 0.779 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.074      ;
; 0.779 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.074      ;
; 0.779 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.074      ;
; 0.779 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.074      ;
; 0.779 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; 0.000        ; 1.181      ; 2.074      ;
; 0.779 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; 0.000        ; 1.181      ; 2.074      ;
; 0.779 ; rst       ; flag2                           ; rst          ; clk         ; 0.000        ; 1.181      ; 2.074      ;
; 0.806 ; rst       ; uart_tx:uart_tx1|Data[5]        ; rst          ; clk         ; 0.000        ; 1.342      ; 2.268      ;
; 0.809 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.104      ;
; 0.809 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.104      ;
; 0.809 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.104      ;
; 0.809 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.104      ;
; 0.809 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; 0.000        ; 1.181      ; 2.104      ;
; 0.809 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; 0.000        ; 1.181      ; 2.104      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|outdata[5]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|data[5]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|outdata[4]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|data[4]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|data[7]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|outdata[3]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|outdata[2]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|data[2]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|outdata[1]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|data[1]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|outdata[0]     ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|data[0]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.811 ; rst       ; uart_rx:uart_rx1|data[3]        ; rst          ; clk         ; 0.000        ; 1.180      ; 2.105      ;
; 0.812 ; rst       ; uart_tx:uart_tx1|Data[1]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.277      ;
; 0.819 ; rst       ; uart_tx:uart_tx1|flag2[0]       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.113      ;
; 0.819 ; rst       ; uart_tx:uart_tx1|flag2[1]       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.113      ;
; 0.819 ; rst       ; uart_tx:uart_tx1|flag2[2]       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.113      ;
; 0.819 ; rst       ; uart_tx:uart_tx1|flag2[3]       ; rst          ; clk         ; 0.000        ; 1.180      ; 2.113      ;
; 0.819 ; rst       ; uart_tx:uart_tx1|busy           ; rst          ; clk         ; 0.000        ; 1.180      ; 2.113      ;
; 0.819 ; rst       ; start                           ; rst          ; clk         ; 0.000        ; 1.180      ; 2.113      ;
; 0.819 ; rst       ; uart_tx:uart_tx1|tx             ; rst          ; clk         ; 0.000        ; 1.180      ; 2.113      ;
; 0.820 ; rst       ; uart_tx:uart_tx1|Data[0]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.285      ;
; 0.827 ; rst       ; uart_tx:uart_tx1|Data[2]        ; rst          ; clk         ; 0.000        ; 1.342      ; 2.289      ;
; 0.839 ; rst       ; flag.0000                       ; rst          ; clk         ; 0.000        ; 1.176      ; 2.129      ;
; 0.839 ; rst       ; flag.0001                       ; rst          ; clk         ; 0.000        ; 1.176      ; 2.129      ;
; 0.847 ; rst       ; uart_tx:uart_tx1|Data[6]        ; rst          ; clk         ; 0.000        ; 1.341      ; 2.308      ;
; 0.858 ; rst       ; uart_tx:uart_tx1|Data[7]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.323      ;
; 0.868 ; rst       ; uart_tx:uart_tx1|Data[4]        ; rst          ; clk         ; 0.000        ; 1.342      ; 2.330      ;
; 0.868 ; rst       ; uart_tx:uart_tx1|Data[3]        ; rst          ; clk         ; 0.000        ; 1.345      ; 2.333      ;
; 0.893 ; rst       ; wrreq                           ; rst          ; clk         ; 0.000        ; 1.173      ; 2.180      ;
; 0.893 ; rst       ; flag.0010                       ; rst          ; clk         ; 0.000        ; 1.173      ; 2.180      ;
; 0.893 ; rst       ; flag.0011                       ; rst          ; clk         ; 0.000        ; 1.173      ; 2.180      ;
; 0.893 ; rst       ; rdreq                           ; rst          ; clk         ; 0.000        ; 1.173      ; 2.180      ;
; 1.517 ; rst       ; uart_tx:uart_tx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.311      ;
; 1.517 ; rst       ; uart_tx:uart_tx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.311      ;
; 1.517 ; rst       ; uart_tx:uart_tx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.311      ;
; 1.517 ; rst       ; uart_tx:uart_tx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.311      ;
; 1.517 ; rst       ; uart_tx:uart_tx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.311      ;
; 1.517 ; rst       ; uart_tx:uart_tx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.311      ;
; 1.517 ; rst       ; uart_tx:uart_tx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.311      ;
; 1.517 ; rst       ; uart_tx:uart_tx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.311      ;
; 1.517 ; rst       ; uart_tx:uart_tx1|flag           ; rst          ; clk         ; -0.500       ; 1.180      ; 2.311      ;
; 1.517 ; rst       ; uart_tx:uart_tx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 1.180      ; 2.311      ;
; 1.518 ; rst       ; uart_rx:uart_rx1|cnt2[0]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.312      ;
; 1.518 ; rst       ; uart_rx:uart_rx1|cnt2[1]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.312      ;
; 1.518 ; rst       ; uart_rx:uart_rx1|cnt2[2]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.312      ;
; 1.518 ; rst       ; uart_rx:uart_rx1|cnt2[3]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.312      ;
; 1.525 ; rst       ; uart_rx:uart_rx1|rx_1           ; rst          ; clk         ; -0.500       ; 1.181      ; 2.320      ;
; 1.525 ; rst       ; uart_rx:uart_rx1|rx_2           ; rst          ; clk         ; -0.500       ; 1.181      ; 2.320      ;
; 1.525 ; rst       ; uart_rx:uart_rx1|flag           ; rst          ; clk         ; -0.500       ; 1.181      ; 2.320      ;
; 1.525 ; rst       ; uart_rx:uart_rx1|cnt[4]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.320      ;
; 1.525 ; rst       ; uart_rx:uart_rx1|cnt[5]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.320      ;
; 1.525 ; rst       ; uart_rx:uart_rx1|cnt[6]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.320      ;
; 1.525 ; rst       ; uart_rx:uart_rx1|cnt[7]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.320      ;
; 1.525 ; rst       ; uart_rx:uart_rx1|irq            ; rst          ; clk         ; -0.500       ; 1.181      ; 2.320      ;
; 1.525 ; rst       ; uart_rx:uart_rx1|last~_emulated ; rst          ; clk         ; -0.500       ; 1.181      ; 2.320      ;
; 1.525 ; rst       ; flag2                           ; rst          ; clk         ; -0.500       ; 1.181      ; 2.320      ;
; 1.540 ; rst       ; uart_rx:uart_rx1|cnt[8]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.335      ;
; 1.540 ; rst       ; uart_rx:uart_rx1|cnt[0]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.335      ;
; 1.540 ; rst       ; uart_rx:uart_rx1|cnt[1]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.335      ;
; 1.540 ; rst       ; uart_rx:uart_rx1|cnt[2]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.335      ;
; 1.540 ; rst       ; uart_rx:uart_rx1|cnt[3]         ; rst          ; clk         ; -0.500       ; 1.181      ; 2.335      ;
; 1.540 ; rst       ; uart_rx:uart_rx1|begin_bit      ; rst          ; clk         ; -0.500       ; 1.181      ; 2.335      ;
; 1.554 ; rst       ; uart_rx:uart_rx1|outdata[7]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.348      ;
; 1.554 ; rst       ; uart_rx:uart_rx1|outdata[6]     ; rst          ; clk         ; -0.500       ; 1.180      ; 2.348      ;
; 1.554 ; rst       ; uart_rx:uart_rx1|data[6]        ; rst          ; clk         ; -0.500       ; 1.180      ; 2.348      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.370   ; 0.165 ; -2.211   ; 0.762   ; -3.201              ;
;  clk             ; -3.370   ; 0.165 ; -2.211   ; 0.762   ; -3.201              ;
;  rst             ; -2.108   ; 0.741 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -265.579 ; 0.0   ; -134.008 ; 0.0     ; -282.74             ;
;  clk             ; -263.471 ; 0.000 ; -134.008 ; 0.000   ; -279.740            ;
;  rst             ; -2.108   ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1624     ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 27       ; 13       ; 0        ; 0        ;
; clk        ; rst      ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1624     ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 27       ; 13       ; 0        ; 0        ;
; clk        ; rst      ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 67       ; 67       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 67       ; 67       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
; rst    ; rst   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Thu Nov 22 14:26:20 2018
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.370
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.370            -263.471 clk 
    Info (332119):    -2.108              -2.108 rst 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
    Info (332119):     1.688               0.000 rst 
Info (332146): Worst-case recovery slack is -2.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.211            -134.008 clk 
Info (332146): Worst-case removal slack is 1.468
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.468               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -279.740 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.146            -233.985 clk 
    Info (332119):    -1.820              -1.820 rst 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
    Info (332119):     1.527               0.000 rst 
Info (332146): Worst-case recovery slack is -2.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.163            -131.498 clk 
Info (332146): Worst-case removal slack is 1.319
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.319               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -279.740 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.097             -40.063 clk 
    Info (332119):    -0.391              -0.391 rst 
Info (332146): Worst-case hold slack is 0.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.165               0.000 clk 
    Info (332119):     0.741               0.000 rst 
Info (332146): Worst-case recovery slack is -0.927
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.927             -55.629 clk 
Info (332146): Worst-case removal slack is 0.762
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.762               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.058 clk 
    Info (332119):    -3.000              -3.000 rst 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4773 megabytes
    Info: Processing ended: Thu Nov 22 14:26:22 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


