\# 8비트 리플 캐리 가산기



full\_adder 모듈을 인스턴스한 두 개의 8비트 숫자를 더하는 리플 캐리 가산기 입니다.



\## 포함된 파일



\- `Adder\_8b.v` : 8비트 가산기 메인 모듈

\- `full\_adder.v` : 1비트 전가산기 서브 모듈

\- `half\_adder.v` : 1비트 반가산기 서브 모듈

\- `testbench.v` : 시뮬레이션 테스트 벤치



\##⌜Verilog HDL설계 신경욱 저⌟의 연습문제 6.1 입니다. 

