TimeQuest Timing Analyzer report for counter
Mon Aug 06 19:38:35 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock1_in'
 12. Slow Model Setup: 'clock_div:L1|clock_out'
 13. Slow Model Hold: 'clock1_in'
 14. Slow Model Hold: 'clock_div:L1|clock_out'
 15. Slow Model Minimum Pulse Width: 'clock1_in'
 16. Slow Model Minimum Pulse Width: 'clock_div:L1|clock_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock1_in'
 27. Fast Model Setup: 'clock_div:L1|clock_out'
 28. Fast Model Hold: 'clock1_in'
 29. Fast Model Hold: 'clock_div:L1|clock_out'
 30. Fast Model Minimum Pulse Width: 'clock1_in'
 31. Fast Model Minimum Pulse Width: 'clock_div:L1|clock_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; counter                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock1_in              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock1_in }              ;
; clock_div:L1|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div:L1|clock_out } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow Model Fmax Summary                                      ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 245.88 MHz ; 245.88 MHz      ; clock1_in              ;      ;
; 266.88 MHz ; 266.88 MHz      ; clock_div:L1|clock_out ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock1_in              ; -3.067 ; -61.516       ;
; clock_div:L1|clock_out ; -2.747 ; -31.044       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock1_in              ; -2.688 ; -2.688        ;
; clock_div:L1|clock_out ; 0.625  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock1_in              ; -1.631 ; -44.401       ;
; clock_div:L1|clock_out ; -0.611 ; -37.882       ;
+------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock1_in'                                                                                                  ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.067 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 4.101      ;
; -3.034 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 4.068      ;
; -2.954 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.988      ;
; -2.841 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.875      ;
; -2.762 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.796      ;
; -2.729 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.763      ;
; -2.682 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.716      ;
; -2.669 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.703      ;
; -2.653 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.687      ;
; -2.649 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.683      ;
; -2.649 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.683      ;
; -2.638 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.672      ;
; -2.636 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.670      ;
; -2.635 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.669      ;
; -2.620 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.654      ;
; -2.603 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.637      ;
; -2.602 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.636      ;
; -2.589 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.627      ;
; -2.587 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.625      ;
; -2.581 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.615      ;
; -2.580 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.614      ;
; -2.569 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.603      ;
; -2.569 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.603      ;
; -2.566 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.604      ;
; -2.564 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.602      ;
; -2.564 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.602      ;
; -2.563 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.601      ;
; -2.563 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.601      ;
; -2.550 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[12] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 3.585      ;
; -2.541 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.579      ;
; -2.540 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.574      ;
; -2.540 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.578      ;
; -2.540 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.578      ;
; -2.536 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.570      ;
; -2.534 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.572      ;
; -2.532 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.570      ;
; -2.524 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.558      ;
; -2.522 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[21] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.556      ;
; -2.517 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[12] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 3.552      ;
; -2.509 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.547      ;
; -2.508 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.546      ;
; -2.508 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.546      ;
; -2.500 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.534      ;
; -2.499 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.533      ;
; -2.497 ; clock_div:L1|COUNT[9]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.531      ;
; -2.491 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.525      ;
; -2.489 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.523      ;
; -2.489 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[21] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.523      ;
; -2.486 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.520      ;
; -2.485 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.519      ;
; -2.477 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.515      ;
; -2.475 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.513      ;
; -2.468 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.502      ;
; -2.466 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.500      ;
; -2.466 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.500      ;
; -2.456 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.490      ;
; -2.453 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.487      ;
; -2.452 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.490      ;
; -2.452 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.490      ;
; -2.451 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.489      ;
; -2.451 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.489      ;
; -2.450 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.488      ;
; -2.439 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.477      ;
; -2.437 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.475      ;
; -2.437 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[12] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 3.472      ;
; -2.433 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.467      ;
; -2.427 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.465      ;
; -2.426 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.464      ;
; -2.426 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.464      ;
; -2.419 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.457      ;
; -2.417 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.455      ;
; -2.414 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.452      ;
; -2.413 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.451      ;
; -2.413 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.451      ;
; -2.409 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[21] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.443      ;
; -2.394 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.432      ;
; -2.393 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.431      ;
; -2.393 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.431      ;
; -2.376 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.410      ;
; -2.374 ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.004      ; 3.416      ;
; -2.373 ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.004      ; 3.415      ;
; -2.373 ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.004      ; 3.415      ;
; -2.371 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.405      ;
; -2.364 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.398      ;
; -2.355 ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.004      ; 3.397      ;
; -2.354 ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.004      ; 3.396      ;
; -2.347 ; clock_div:L1|COUNT[9]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.381      ;
; -2.338 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.372      ;
; -2.333 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.367      ;
; -2.324 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.362      ;
; -2.324 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[12] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 3.359      ;
; -2.322 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.360      ;
; -2.314 ; clock_div:L1|COUNT[9]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.004     ; 3.348      ;
; -2.300 ; clock_div:L1|COUNT[9]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.338      ;
; -2.299 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.337      ;
; -2.299 ; clock_div:L1|COUNT[16] ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.004      ; 3.341      ;
; -2.298 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; clock_div:L1|COUNT[9]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 3.336      ;
; -2.298 ; clock_div:L1|COUNT[16] ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.004      ; 3.340      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_div:L1|clock_out'                                                                                                      ;
+--------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; -2.747 ; Counter:L2|output[0] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.784      ;
; -2.484 ; Counter:L2|count[1]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.521      ;
; -2.449 ; Counter:L2|count[4]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 3.487      ;
; -2.418 ; Counter:L2|count[2]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.455      ;
; -2.373 ; Counter:L2|count[3]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.410      ;
; -2.364 ; Counter:L2|output[0] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.401      ;
; -2.346 ; Counter:L2|output[0] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.383      ;
; -2.321 ; Counter:L2|count[6]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.358      ;
; -2.319 ; Counter:L2|count[1]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.356      ;
; -2.319 ; Counter:L2|count[1]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.356      ;
; -2.282 ; Counter:L2|output[0] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.319      ;
; -2.259 ; Counter:L2|count[5]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.296      ;
; -2.259 ; Counter:L2|count[5]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.296      ;
; -2.210 ; Counter:L2|count[5]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.247      ;
; -2.122 ; Counter:L2|count[15] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.159      ;
; -2.122 ; Counter:L2|count[3]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.159      ;
; -2.122 ; Counter:L2|count[15] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.159      ;
; -2.122 ; Counter:L2|count[3]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.159      ;
; -2.084 ; Counter:L2|count[13] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 3.122      ;
; -2.084 ; Counter:L2|count[13] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 3.122      ;
; -2.083 ; Counter:L2|count[1]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.120      ;
; -2.070 ; Counter:L2|count[1]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.107      ;
; -2.066 ; Counter:L2|count[4]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 3.104      ;
; -2.055 ; Counter:L2|count[6]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.092      ;
; -2.055 ; Counter:L2|count[6]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.092      ;
; -2.050 ; Counter:L2|count[8]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 3.088      ;
; -2.048 ; Counter:L2|output[0] ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 3.086      ;
; -2.048 ; Counter:L2|count[4]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 3.086      ;
; -2.039 ; Counter:L2|count[12] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.076      ;
; -2.035 ; Counter:L2|count[2]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.072      ;
; -2.020 ; Counter:L2|count[7]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.057      ;
; -2.017 ; Counter:L2|count[2]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.054      ;
; -2.010 ; Counter:L2|count[5]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.047      ;
; -2.009 ; Counter:L2|count[5]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.046      ;
; -2.000 ; Counter:L2|count[14] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.037      ;
; -2.000 ; Counter:L2|count[14] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.037      ;
; -1.990 ; Counter:L2|count[2]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.027      ;
; -1.986 ; Counter:L2|count[9]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 3.024      ;
; -1.984 ; Counter:L2|count[4]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 3.022      ;
; -1.972 ; Counter:L2|count[3]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 3.009      ;
; -1.968 ; Counter:L2|output[0] ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 3.006      ;
; -1.927 ; Counter:L2|output[0] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.964      ;
; -1.920 ; Counter:L2|count[6]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.957      ;
; -1.908 ; Counter:L2|count[10] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.946      ;
; -1.899 ; Counter:L2|count[7]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.936      ;
; -1.899 ; Counter:L2|count[7]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.936      ;
; -1.873 ; Counter:L2|count[15] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.910      ;
; -1.873 ; Counter:L2|count[3]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.910      ;
; -1.872 ; Counter:L2|count[15] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.909      ;
; -1.871 ; Counter:L2|count[15] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.908      ;
; -1.835 ; Counter:L2|count[13] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.873      ;
; -1.834 ; Counter:L2|count[13] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.872      ;
; -1.833 ; Counter:L2|count[13] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.871      ;
; -1.808 ; Counter:L2|output[0] ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.846      ;
; -1.806 ; Counter:L2|count[6]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.843      ;
; -1.785 ; Counter:L2|count[1]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.823      ;
; -1.778 ; Counter:L2|count[11] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.815      ;
; -1.778 ; Counter:L2|count[11] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.815      ;
; -1.751 ; Counter:L2|count[14] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.788      ;
; -1.750 ; Counter:L2|count[4]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.001      ; 2.789      ;
; -1.750 ; Counter:L2|count[14] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.787      ;
; -1.749 ; Counter:L2|count[14] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.786      ;
; -1.741 ; Counter:L2|count[2]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.778      ;
; -1.728 ; Counter:L2|output[0] ; Counter:L2|count[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.766      ;
; -1.719 ; Counter:L2|count[2]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.757      ;
; -1.711 ; Counter:L2|count[12] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.748      ;
; -1.711 ; Counter:L2|count[12] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.748      ;
; -1.705 ; Counter:L2|count[1]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.743      ;
; -1.674 ; Counter:L2|count[3]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.712      ;
; -1.670 ; Counter:L2|count[4]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.001      ; 2.709      ;
; -1.667 ; Counter:L2|count[8]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.705      ;
; -1.650 ; Counter:L2|count[7]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.687      ;
; -1.649 ; Counter:L2|count[7]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.686      ;
; -1.639 ; Counter:L2|count[2]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.677      ;
; -1.622 ; Counter:L2|count[6]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.660      ;
; -1.603 ; Counter:L2|count[9]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.641      ;
; -1.594 ; Counter:L2|count[3]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.632      ;
; -1.591 ; Counter:L2|count[11] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.628      ;
; -1.585 ; Counter:L2|count[8]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.623      ;
; -1.545 ; Counter:L2|count[1]  ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.583      ;
; -1.542 ; Counter:L2|count[6]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.580      ;
; -1.529 ; Counter:L2|count[11] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.566      ;
; -1.528 ; Counter:L2|count[11] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.565      ;
; -1.511 ; Counter:L2|count[5]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.549      ;
; -1.510 ; Counter:L2|count[4]  ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.001      ; 2.549      ;
; -1.479 ; Counter:L2|count[2]  ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.517      ;
; -1.465 ; Counter:L2|count[1]  ; Counter:L2|count[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.503      ;
; -1.462 ; Counter:L2|count[12] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.499      ;
; -1.461 ; Counter:L2|count[12] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; -0.001     ; 2.498      ;
; -1.458 ; Counter:L2|count[10] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.496      ;
; -1.458 ; Counter:L2|count[10] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.496      ;
; -1.434 ; Counter:L2|count[3]  ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.472      ;
; -1.431 ; Counter:L2|count[5]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.469      ;
; -1.430 ; Counter:L2|count[4]  ; Counter:L2|count[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.001      ; 2.469      ;
; -1.399 ; Counter:L2|count[2]  ; Counter:L2|count[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.437      ;
; -1.382 ; Counter:L2|count[6]  ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.420      ;
; -1.361 ; Counter:L2|count[4]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.399      ;
; -1.354 ; Counter:L2|count[3]  ; Counter:L2|count[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.392      ;
; -1.351 ; Counter:L2|count[8]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.001      ; 2.390      ;
; -1.340 ; Counter:L2|count[12] ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 2.378      ;
+--------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock1_in'                                                                                                             ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.688 ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; clock1_in   ; 0.000        ; 2.856      ; 0.731      ;
; -2.188 ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; clock1_in   ; -0.500       ; 2.856      ; 0.731      ;
; 0.966  ; PWM:L4|CONT[0]         ; PWM:L4|CONT[0]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.252      ;
; 0.966  ; PWM:L4|CONT[1]         ; PWM:L4|CONT[1]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.252      ;
; 0.972  ; clock_div:L1|COUNT[11] ; clock_div:L1|COUNT[11] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[5]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; clock_div:L1|COUNT[10] ; clock_div:L1|COUNT[10] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.258      ;
; 0.975  ; clock_div:L1|COUNT[13] ; clock_div:L1|COUNT[13] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; clock_div:L1|COUNT[14] ; clock_div:L1|COUNT[14] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; clock_div:L1|COUNT[21] ; clock_div:L1|COUNT[21] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[3]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; clock_div:L1|COUNT[19] ; clock_div:L1|COUNT[19] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; clock_div:L1|COUNT[23] ; clock_div:L1|COUNT[23] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.263      ;
; 0.984  ; PWM:L4|CONT[2]         ; PWM:L4|CONT[2]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.270      ;
; 0.984  ; PWM:L4|CONT[4]         ; PWM:L4|CONT[4]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.270      ;
; 0.985  ; PWM:L4|CONT[7]         ; PWM:L4|CONT[7]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.271      ;
; 0.986  ; PWM:L4|CONT[7]         ; PWM:L4|s_PWM_OUT       ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.272      ;
; 1.015  ; clock_div:L1|COUNT[15] ; clock_div:L1|COUNT[15] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.301      ;
; 1.015  ; clock_div:L1|COUNT[22] ; clock_div:L1|COUNT[22] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.301      ;
; 1.015  ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[1]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.301      ;
; 1.015  ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[2]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.301      ;
; 1.015  ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[8]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.301      ;
; 1.016  ; clock_div:L1|COUNT[18] ; clock_div:L1|COUNT[18] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.302      ;
; 1.019  ; clock_div:L1|COUNT[24] ; clock_div:L1|COUNT[24] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.305      ;
; 1.022  ; PWM:L4|CONT[3]         ; PWM:L4|CONT[3]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.308      ;
; 1.023  ; PWM:L4|CONT[5]         ; PWM:L4|CONT[5]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.309      ;
; 1.023  ; PWM:L4|CONT[6]         ; PWM:L4|CONT[6]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.309      ;
; 1.398  ; PWM:L4|CONT[0]         ; PWM:L4|CONT[1]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.684      ;
; 1.398  ; PWM:L4|CONT[1]         ; PWM:L4|CONT[2]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.684      ;
; 1.401  ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[1]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.687      ;
; 1.404  ; clock_div:L1|COUNT[10] ; clock_div:L1|COUNT[11] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.690      ;
; 1.407  ; clock_div:L1|COUNT[13] ; clock_div:L1|COUNT[14] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.693      ;
; 1.408  ; clock_div:L1|COUNT[14] ; clock_div:L1|COUNT[15] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.694      ;
; 1.408  ; clock_div:L1|COUNT[21] ; clock_div:L1|COUNT[22] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; clock_div:L1|COUNT[23] ; clock_div:L1|COUNT[24] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.695      ;
; 1.410  ; clock_div:L1|COUNT[20] ; clock_div:L1|COUNT[21] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.696      ;
; 1.411  ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[18] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.697      ;
; 1.416  ; PWM:L4|CONT[2]         ; PWM:L4|CONT[3]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.702      ;
; 1.416  ; PWM:L4|CONT[4]         ; PWM:L4|CONT[5]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.702      ;
; 1.417  ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[5]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.703      ;
; 1.448  ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[3]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.734      ;
; 1.448  ; clock_div:L1|COUNT[22] ; clock_div:L1|COUNT[23] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.734      ;
; 1.448  ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[2]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.734      ;
; 1.449  ; clock_div:L1|COUNT[18] ; clock_div:L1|COUNT[19] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.735      ;
; 1.452  ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[17] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.738      ;
; 1.455  ; PWM:L4|CONT[3]         ; PWM:L4|CONT[4]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.741      ;
; 1.456  ; PWM:L4|CONT[6]         ; PWM:L4|CONT[7]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.742      ;
; 1.456  ; PWM:L4|CONT[5]         ; PWM:L4|CONT[6]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.742      ;
; 1.458  ; PWM:L4|CONT[6]         ; PWM:L4|s_PWM_OUT       ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.744      ;
; 1.478  ; PWM:L4|CONT[0]         ; PWM:L4|CONT[2]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.764      ;
; 1.478  ; PWM:L4|CONT[1]         ; PWM:L4|CONT[3]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.764      ;
; 1.481  ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[2]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.767      ;
; 1.487  ; clock_div:L1|COUNT[13] ; clock_div:L1|COUNT[15] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.773      ;
; 1.488  ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[8]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.774      ;
; 1.488  ; clock_div:L1|COUNT[21] ; clock_div:L1|COUNT[23] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.774      ;
; 1.490  ; clock_div:L1|COUNT[20] ; clock_div:L1|COUNT[22] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.776      ;
; 1.491  ; clock_div:L1|COUNT[16] ; clock_div:L1|COUNT[18] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.777      ;
; 1.491  ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[19] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.777      ;
; 1.496  ; PWM:L4|CONT[2]         ; PWM:L4|CONT[4]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.782      ;
; 1.496  ; PWM:L4|CONT[4]         ; PWM:L4|CONT[6]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.782      ;
; 1.528  ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[10] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.814      ;
; 1.528  ; clock_div:L1|COUNT[22] ; clock_div:L1|COUNT[24] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.814      ;
; 1.528  ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[3]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.814      ;
; 1.535  ; PWM:L4|CONT[3]         ; PWM:L4|CONT[5]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.821      ;
; 1.536  ; PWM:L4|CONT[5]         ; PWM:L4|CONT[7]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.822      ;
; 1.539  ; PWM:L4|CONT[5]         ; PWM:L4|s_PWM_OUT       ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.825      ;
; 1.558  ; PWM:L4|CONT[0]         ; PWM:L4|CONT[3]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.844      ;
; 1.558  ; PWM:L4|CONT[1]         ; PWM:L4|CONT[4]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.844      ;
; 1.561  ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[3]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.847      ;
; 1.564  ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[8]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.850      ;
; 1.568  ; clock_div:L1|COUNT[21] ; clock_div:L1|COUNT[24] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.854      ;
; 1.570  ; clock_div:L1|COUNT[20] ; clock_div:L1|COUNT[23] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.856      ;
; 1.571  ; clock_div:L1|COUNT[16] ; clock_div:L1|COUNT[19] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.857      ;
; 1.576  ; PWM:L4|CONT[2]         ; PWM:L4|CONT[5]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.862      ;
; 1.576  ; PWM:L4|CONT[4]         ; PWM:L4|CONT[7]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.862      ;
; 1.580  ; PWM:L4|CONT[4]         ; PWM:L4|s_PWM_OUT       ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.866      ;
; 1.588  ; clock_div:L1|COUNT[11] ; clock_div:L1|COUNT[13] ; clock1_in              ; clock1_in   ; 0.000        ; -0.004     ; 1.870      ;
; 1.589  ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[5]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.875      ;
; 1.590  ; clock_div:L1|COUNT[19] ; clock_div:L1|COUNT[21] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.876      ;
; 1.603  ; clock_div:L1|COUNT[20] ; clock_div:L1|COUNT[20] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.889      ;
; 1.604  ; clock_div:L1|COUNT[16] ; clock_div:L1|COUNT[16] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.890      ;
; 1.608  ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[11] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.894      ;
; 1.608  ; clock_div:L1|COUNT[15] ; clock_div:L1|COUNT[18] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.894      ;
; 1.615  ; PWM:L4|CONT[3]         ; PWM:L4|CONT[6]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.901      ;
; 1.626  ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[8]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.912      ;
; 1.630  ; clock_div:L1|COUNT[12] ; clock_div:L1|COUNT[13] ; clock1_in              ; clock1_in   ; 0.000        ; -0.001     ; 1.915      ;
; 1.638  ; PWM:L4|CONT[0]         ; PWM:L4|CONT[4]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.924      ;
; 1.638  ; PWM:L4|CONT[1]         ; PWM:L4|CONT[5]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.924      ;
; 1.645  ; clock_div:L1|COUNT[9]  ; clock_div:L1|COUNT[10] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.931      ;
; 1.648  ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[10] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.934      ;
; 1.648  ; clock_div:L1|COUNT[14] ; clock_div:L1|COUNT[18] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.934      ;
; 1.649  ; clock_div:L1|COUNT[10] ; clock_div:L1|COUNT[13] ; clock1_in              ; clock1_in   ; 0.000        ; -0.004     ; 1.931      ;
; 1.650  ; clock_div:L1|COUNT[20] ; clock_div:L1|COUNT[24] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.936      ;
; 1.656  ; PWM:L4|CONT[2]         ; PWM:L4|CONT[6]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.942      ;
; 1.657  ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[8]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.943      ;
; 1.668  ; clock_div:L1|COUNT[11] ; clock_div:L1|COUNT[14] ; clock1_in              ; clock1_in   ; 0.000        ; -0.004     ; 1.950      ;
; 1.670  ; clock_div:L1|COUNT[19] ; clock_div:L1|COUNT[22] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.956      ;
; 1.688  ; clock_div:L1|COUNT[15] ; clock_div:L1|COUNT[19] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.974      ;
; 1.695  ; PWM:L4|CONT[3]         ; PWM:L4|CONT[7]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.981      ;
; 1.700  ; PWM:L4|CONT[3]         ; PWM:L4|s_PWM_OUT       ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 1.986      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_div:L1|clock_out'                                                                                                       ;
+-------+----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; 0.625 ; Counter:L2|count[15] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.911      ;
; 0.659 ; Counter:L2|count[9]  ; Counter:L2|output[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.945      ;
; 0.778 ; Counter:L2|count[10] ; Counter:L2|output[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.064      ;
; 0.781 ; Counter:L2|count[7]  ; Counter:L2|output[7]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.067      ;
; 0.781 ; Counter:L2|count[4]  ; Counter:L2|output[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.067      ;
; 0.879 ; Counter:L2|count[12] ; Counter:L2|output[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.001     ; 1.164      ;
; 0.971 ; Counter:L2|count[1]  ; Counter:L2|count[1]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; Counter:L2|count[11] ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; Counter:L2|count[14] ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.258      ;
; 0.980 ; Counter:L2|count[7]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.266      ;
; 0.985 ; Counter:L2|count[2]  ; Counter:L2|count[2]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.271      ;
; 1.002 ; Counter:L2|count[13] ; Counter:L2|output[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.001     ; 1.287      ;
; 1.005 ; Counter:L2|count[2]  ; Counter:L2|output[2]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.291      ;
; 1.015 ; Counter:L2|count[5]  ; Counter:L2|output[5]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; Counter:L2|count[5]  ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.302      ;
; 1.017 ; Counter:L2|count[1]  ; Counter:L2|output[1]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.303      ;
; 1.019 ; Counter:L2|count[3]  ; Counter:L2|count[3]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.305      ;
; 1.156 ; Counter:L2|count[6]  ; Counter:L2|output[6]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.002     ; 1.440      ;
; 1.208 ; Counter:L2|count[6]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.494      ;
; 1.235 ; Counter:L2|output[0] ; Counter:L2|count[1]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.521      ;
; 1.273 ; Counter:L2|count[14] ; Counter:L2|output[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.002     ; 1.557      ;
; 1.277 ; Counter:L2|count[3]  ; Counter:L2|output[3]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.563      ;
; 1.283 ; Counter:L2|count[15] ; Counter:L2|output[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.001     ; 1.568      ;
; 1.296 ; Counter:L2|count[11] ; Counter:L2|output[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.001     ; 1.581      ;
; 1.298 ; Counter:L2|count[8]  ; Counter:L2|output[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.584      ;
; 1.403 ; Counter:L2|count[1]  ; Counter:L2|count[2]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.689      ;
; 1.404 ; Counter:L2|count[11] ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; Counter:L2|count[14] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.690      ;
; 1.417 ; Counter:L2|count[2]  ; Counter:L2|count[3]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.703      ;
; 1.449 ; Counter:L2|count[5]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.735      ;
; 1.483 ; Counter:L2|count[1]  ; Counter:L2|count[3]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.769      ;
; 1.499 ; Counter:L2|count[12] ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.785      ;
; 1.529 ; Counter:L2|count[5]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.815      ;
; 1.532 ; Counter:L2|count[3]  ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.818      ;
; 1.564 ; Counter:L2|count[11] ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.850      ;
; 1.577 ; Counter:L2|count[2]  ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.863      ;
; 1.608 ; Counter:L2|count[4]  ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 1.895      ;
; 1.612 ; Counter:L2|count[3]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.898      ;
; 1.637 ; Counter:L2|count[9]  ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.923      ;
; 1.638 ; Counter:L2|count[9]  ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.924      ;
; 1.639 ; Counter:L2|count[9]  ; Counter:L2|count[4]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.925      ;
; 1.640 ; Counter:L2|count[6]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.926      ;
; 1.641 ; Counter:L2|count[10] ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 1.928      ;
; 1.641 ; Counter:L2|count[13] ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 1.928      ;
; 1.643 ; Counter:L2|count[1]  ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.929      ;
; 1.644 ; Counter:L2|count[11] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.930      ;
; 1.657 ; Counter:L2|count[2]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.943      ;
; 1.666 ; Counter:L2|output[0] ; Counter:L2|count[2]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.952      ;
; 1.688 ; Counter:L2|count[4]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 1.975      ;
; 1.692 ; Counter:L2|count[3]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 1.978      ;
; 1.719 ; Counter:L2|count[9]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.006      ;
; 1.721 ; Counter:L2|count[10] ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.008      ;
; 1.721 ; Counter:L2|count[13] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.008      ;
; 1.723 ; Counter:L2|count[1]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.009      ;
; 1.737 ; Counter:L2|count[2]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.023      ;
; 1.746 ; Counter:L2|output[0] ; Counter:L2|count[3]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.032      ;
; 1.753 ; Counter:L2|count[7]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.039      ;
; 1.768 ; Counter:L2|count[4]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.055      ;
; 1.783 ; Counter:L2|count[8]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.070      ;
; 1.799 ; Counter:L2|count[9]  ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.086      ;
; 1.803 ; Counter:L2|count[1]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.089      ;
; 1.833 ; Counter:L2|count[7]  ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.119      ;
; 1.863 ; Counter:L2|count[8]  ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.150      ;
; 1.881 ; Counter:L2|count[10] ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.168      ;
; 1.888 ; Counter:L2|count[9]  ; Counter:L2|count[9]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.174      ;
; 1.888 ; Counter:L2|count[9]  ; Counter:L2|count[10]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.174      ;
; 1.906 ; Counter:L2|output[0] ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.192      ;
; 1.909 ; Counter:L2|count[8]  ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.195      ;
; 1.910 ; Counter:L2|count[8]  ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.196      ;
; 1.911 ; Counter:L2|count[8]  ; Counter:L2|count[4]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.197      ;
; 1.925 ; Counter:L2|count[10] ; Counter:L2|count[10]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.211      ;
; 1.943 ; Counter:L2|count[5]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.229      ;
; 1.959 ; Counter:L2|count[10] ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.245      ;
; 1.959 ; Counter:L2|count[9]  ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.246      ;
; 1.960 ; Counter:L2|count[10] ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.246      ;
; 1.961 ; Counter:L2|count[10] ; Counter:L2|count[4]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.247      ;
; 1.961 ; Counter:L2|count[10] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.248      ;
; 1.986 ; Counter:L2|output[0] ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.272      ;
; 1.992 ; Counter:L2|output[0] ; Counter:L2|output[0]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.278      ;
; 1.993 ; Counter:L2|count[7]  ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.279      ;
; 2.012 ; Counter:L2|count[12] ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.298      ;
; 2.023 ; Counter:L2|count[5]  ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.309      ;
; 2.023 ; Counter:L2|count[8]  ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.310      ;
; 2.028 ; Counter:L2|count[4]  ; Counter:L2|count[4]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.314      ;
; 2.039 ; Counter:L2|count[9]  ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.326      ;
; 2.054 ; Counter:L2|count[6]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.340      ;
; 2.066 ; Counter:L2|output[0] ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.352      ;
; 2.068 ; Counter:L2|count[13] ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.354      ;
; 2.073 ; Counter:L2|count[7]  ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.359      ;
; 2.078 ; Counter:L2|output[0] ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.001     ; 2.363      ;
; 2.079 ; Counter:L2|output[0] ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.001     ; 2.364      ;
; 2.080 ; Counter:L2|output[0] ; Counter:L2|count[4]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.001     ; 2.365      ;
; 2.092 ; Counter:L2|count[12] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.378      ;
; 2.103 ; Counter:L2|count[8]  ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.001      ; 2.390      ;
; 2.106 ; Counter:L2|count[3]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.392      ;
; 2.111 ; Counter:L2|count[4]  ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.397      ;
; 2.112 ; Counter:L2|count[4]  ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.398      ;
; 2.134 ; Counter:L2|count[6]  ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.420      ;
; 2.151 ; Counter:L2|count[2]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.437      ;
; 2.160 ; Counter:L2|count[8]  ; Counter:L2|count[9]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 2.446      ;
+-------+----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock1_in'                                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock1_in ; Rise       ; clock1_in              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|s_PWM_OUT       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|s_PWM_OUT       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[20] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[20] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[21] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[21] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[22] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[22] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[23] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[23] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[24] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[24] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|clock_out ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|clock_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[22]|clk       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_div:L1|clock_out'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[10]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[10]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[11]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[11]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[12]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[12]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[13]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[13]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[14]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[14]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[15]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[15]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[8]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[8]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[9]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[9]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[10]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[10]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[11]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[11]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[12]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[12]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[13]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[13]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[14]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[14]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[15]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[15]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[6]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[6]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[7]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[7]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[8]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[8]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[9]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L1|clock_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L1|clock_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L1|clock_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L1|clock_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L1|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L1|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|output[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|output[0]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; DUTY1[*]  ; clock1_in              ; 3.864 ; 3.864 ; Rise       ; clock1_in              ;
;  DUTY1[0] ; clock1_in              ; 3.864 ; 3.864 ; Rise       ; clock1_in              ;
;  DUTY1[1] ; clock1_in              ; 3.364 ; 3.364 ; Rise       ; clock1_in              ;
;  DUTY1[2] ; clock1_in              ; 3.309 ; 3.309 ; Rise       ; clock1_in              ;
;  DUTY1[3] ; clock1_in              ; 2.410 ; 2.410 ; Rise       ; clock1_in              ;
;  DUTY1[4] ; clock1_in              ; 2.332 ; 2.332 ; Rise       ; clock1_in              ;
;  DUTY1[5] ; clock1_in              ; 2.246 ; 2.246 ; Rise       ; clock1_in              ;
;  DUTY1[6] ; clock1_in              ; 1.685 ; 1.685 ; Rise       ; clock1_in              ;
;  DUTY1[7] ; clock1_in              ; 0.857 ; 0.857 ; Rise       ; clock1_in              ;
; enable1   ; clock1_in              ; 5.784 ; 5.784 ; Rise       ; clock1_in              ;
; enable1   ; clock_div:L1|clock_out ; 5.607 ; 5.607 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; DUTY1[*]  ; clock1_in              ; -0.609 ; -0.609 ; Rise       ; clock1_in              ;
;  DUTY1[0] ; clock1_in              ; -1.577 ; -1.577 ; Rise       ; clock1_in              ;
;  DUTY1[1] ; clock1_in              ; -2.138 ; -2.138 ; Rise       ; clock1_in              ;
;  DUTY1[2] ; clock1_in              ; -2.083 ; -2.083 ; Rise       ; clock1_in              ;
;  DUTY1[3] ; clock1_in              ; -1.184 ; -1.184 ; Rise       ; clock1_in              ;
;  DUTY1[4] ; clock1_in              ; -1.106 ; -1.106 ; Rise       ; clock1_in              ;
;  DUTY1[5] ; clock1_in              ; -1.020 ; -1.020 ; Rise       ; clock1_in              ;
;  DUTY1[6] ; clock1_in              ; -0.811 ; -0.811 ; Rise       ; clock1_in              ;
;  DUTY1[7] ; clock1_in              ; -0.609 ; -0.609 ; Rise       ; clock1_in              ;
; enable1   ; clock1_in              ; -4.320 ; -4.320 ; Rise       ; clock1_in              ;
; enable1   ; clock_div:L1|clock_out ; -5.091 ; -5.091 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; out1[*]   ; clock1_in              ; 11.460 ; 11.460 ; Rise       ; clock1_in              ;
;  out1[0]  ; clock1_in              ; 11.433 ; 11.433 ; Rise       ; clock1_in              ;
;  out1[1]  ; clock1_in              ; 11.460 ; 11.460 ; Rise       ; clock1_in              ;
;  out1[2]  ; clock1_in              ; 11.253 ; 11.253 ; Rise       ; clock1_in              ;
;  out1[3]  ; clock1_in              ; 11.253 ; 11.253 ; Rise       ; clock1_in              ;
;  out1[4]  ; clock1_in              ; 11.114 ; 11.114 ; Rise       ; clock1_in              ;
;  out1[5]  ; clock1_in              ; 11.123 ; 11.123 ; Rise       ; clock1_in              ;
;  out1[6]  ; clock1_in              ; 11.117 ; 11.117 ; Rise       ; clock1_in              ;
; out2[*]   ; clock1_in              ; 11.345 ; 11.345 ; Rise       ; clock1_in              ;
;  out2[0]  ; clock1_in              ; 10.981 ; 10.981 ; Rise       ; clock1_in              ;
;  out2[1]  ; clock1_in              ; 11.310 ; 11.310 ; Rise       ; clock1_in              ;
;  out2[2]  ; clock1_in              ; 11.312 ; 11.312 ; Rise       ; clock1_in              ;
;  out2[3]  ; clock1_in              ; 11.317 ; 11.317 ; Rise       ; clock1_in              ;
;  out2[4]  ; clock1_in              ; 11.310 ; 11.310 ; Rise       ; clock1_in              ;
;  out2[5]  ; clock1_in              ; 11.345 ; 11.345 ; Rise       ; clock1_in              ;
;  out2[6]  ; clock1_in              ; 11.337 ; 11.337 ; Rise       ; clock1_in              ;
; out3[*]   ; clock1_in              ; 11.114 ; 11.114 ; Rise       ; clock1_in              ;
;  out3[0]  ; clock1_in              ; 11.085 ; 11.085 ; Rise       ; clock1_in              ;
;  out3[1]  ; clock1_in              ; 10.737 ; 10.737 ; Rise       ; clock1_in              ;
;  out3[2]  ; clock1_in              ; 10.775 ; 10.775 ; Rise       ; clock1_in              ;
;  out3[3]  ; clock1_in              ; 10.774 ; 10.774 ; Rise       ; clock1_in              ;
;  out3[4]  ; clock1_in              ; 11.089 ; 11.089 ; Rise       ; clock1_in              ;
;  out3[5]  ; clock1_in              ; 11.083 ; 11.083 ; Rise       ; clock1_in              ;
;  out3[6]  ; clock1_in              ; 11.114 ; 11.114 ; Rise       ; clock1_in              ;
; out4[*]   ; clock1_in              ; 11.672 ; 11.672 ; Rise       ; clock1_in              ;
;  out4[0]  ; clock1_in              ; 11.338 ; 11.338 ; Rise       ; clock1_in              ;
;  out4[1]  ; clock1_in              ; 11.519 ; 11.519 ; Rise       ; clock1_in              ;
;  out4[2]  ; clock1_in              ; 11.547 ; 11.547 ; Rise       ; clock1_in              ;
;  out4[3]  ; clock1_in              ; 11.328 ; 11.328 ; Rise       ; clock1_in              ;
;  out4[4]  ; clock1_in              ; 11.284 ; 11.284 ; Rise       ; clock1_in              ;
;  out4[5]  ; clock1_in              ; 11.333 ; 11.333 ; Rise       ; clock1_in              ;
;  out4[6]  ; clock1_in              ; 11.672 ; 11.672 ; Rise       ; clock1_in              ;
; out1[*]   ; clock_div:L1|clock_out ; 23.049 ; 23.049 ; Rise       ; clock_div:L1|clock_out ;
;  out1[0]  ; clock_div:L1|clock_out ; 22.794 ; 22.794 ; Rise       ; clock_div:L1|clock_out ;
;  out1[1]  ; clock_div:L1|clock_out ; 22.823 ; 22.823 ; Rise       ; clock_div:L1|clock_out ;
;  out1[2]  ; clock_div:L1|clock_out ; 23.049 ; 23.049 ; Rise       ; clock_div:L1|clock_out ;
;  out1[3]  ; clock_div:L1|clock_out ; 23.022 ; 23.022 ; Rise       ; clock_div:L1|clock_out ;
;  out1[4]  ; clock_div:L1|clock_out ; 22.497 ; 22.497 ; Rise       ; clock_div:L1|clock_out ;
;  out1[5]  ; clock_div:L1|clock_out ; 22.489 ; 22.489 ; Rise       ; clock_div:L1|clock_out ;
;  out1[6]  ; clock_div:L1|clock_out ; 22.543 ; 22.543 ; Rise       ; clock_div:L1|clock_out ;
; out2[*]   ; clock_div:L1|clock_out ; 23.480 ; 23.480 ; Rise       ; clock_div:L1|clock_out ;
;  out2[0]  ; clock_div:L1|clock_out ; 22.881 ; 22.881 ; Rise       ; clock_div:L1|clock_out ;
;  out2[1]  ; clock_div:L1|clock_out ; 23.480 ; 23.480 ; Rise       ; clock_div:L1|clock_out ;
;  out2[2]  ; clock_div:L1|clock_out ; 23.411 ; 23.411 ; Rise       ; clock_div:L1|clock_out ;
;  out2[3]  ; clock_div:L1|clock_out ; 23.221 ; 23.221 ; Rise       ; clock_div:L1|clock_out ;
;  out2[4]  ; clock_div:L1|clock_out ; 23.218 ; 23.218 ; Rise       ; clock_div:L1|clock_out ;
;  out2[5]  ; clock_div:L1|clock_out ; 23.255 ; 23.255 ; Rise       ; clock_div:L1|clock_out ;
;  out2[6]  ; clock_div:L1|clock_out ; 23.477 ; 23.477 ; Rise       ; clock_div:L1|clock_out ;
; out3[*]   ; clock_div:L1|clock_out ; 23.828 ; 23.828 ; Rise       ; clock_div:L1|clock_out ;
;  out3[0]  ; clock_div:L1|clock_out ; 23.589 ; 23.589 ; Rise       ; clock_div:L1|clock_out ;
;  out3[1]  ; clock_div:L1|clock_out ; 23.469 ; 23.469 ; Rise       ; clock_div:L1|clock_out ;
;  out3[2]  ; clock_div:L1|clock_out ; 23.280 ; 23.280 ; Rise       ; clock_div:L1|clock_out ;
;  out3[3]  ; clock_div:L1|clock_out ; 23.282 ; 23.282 ; Rise       ; clock_div:L1|clock_out ;
;  out3[4]  ; clock_div:L1|clock_out ; 23.828 ; 23.828 ; Rise       ; clock_div:L1|clock_out ;
;  out3[5]  ; clock_div:L1|clock_out ; 23.587 ; 23.587 ; Rise       ; clock_div:L1|clock_out ;
;  out3[6]  ; clock_div:L1|clock_out ; 23.667 ; 23.667 ; Rise       ; clock_div:L1|clock_out ;
; out4[*]   ; clock_div:L1|clock_out ; 23.713 ; 23.713 ; Rise       ; clock_div:L1|clock_out ;
;  out4[0]  ; clock_div:L1|clock_out ; 23.265 ; 23.265 ; Rise       ; clock_div:L1|clock_out ;
;  out4[1]  ; clock_div:L1|clock_out ; 23.713 ; 23.713 ; Rise       ; clock_div:L1|clock_out ;
;  out4[2]  ; clock_div:L1|clock_out ; 23.510 ; 23.510 ; Rise       ; clock_div:L1|clock_out ;
;  out4[3]  ; clock_div:L1|clock_out ; 23.564 ; 23.564 ; Rise       ; clock_div:L1|clock_out ;
;  out4[4]  ; clock_div:L1|clock_out ; 23.215 ; 23.215 ; Rise       ; clock_div:L1|clock_out ;
;  out4[5]  ; clock_div:L1|clock_out ; 23.527 ; 23.527 ; Rise       ; clock_div:L1|clock_out ;
;  out4[6]  ; clock_div:L1|clock_out ; 23.676 ; 23.676 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; out1[*]   ; clock1_in              ; 11.114 ; 11.114 ; Rise       ; clock1_in              ;
;  out1[0]  ; clock1_in              ; 11.433 ; 11.433 ; Rise       ; clock1_in              ;
;  out1[1]  ; clock1_in              ; 11.460 ; 11.460 ; Rise       ; clock1_in              ;
;  out1[2]  ; clock1_in              ; 11.253 ; 11.253 ; Rise       ; clock1_in              ;
;  out1[3]  ; clock1_in              ; 11.253 ; 11.253 ; Rise       ; clock1_in              ;
;  out1[4]  ; clock1_in              ; 11.114 ; 11.114 ; Rise       ; clock1_in              ;
;  out1[5]  ; clock1_in              ; 11.123 ; 11.123 ; Rise       ; clock1_in              ;
;  out1[6]  ; clock1_in              ; 11.117 ; 11.117 ; Rise       ; clock1_in              ;
; out2[*]   ; clock1_in              ; 10.981 ; 10.981 ; Rise       ; clock1_in              ;
;  out2[0]  ; clock1_in              ; 10.981 ; 10.981 ; Rise       ; clock1_in              ;
;  out2[1]  ; clock1_in              ; 11.310 ; 11.310 ; Rise       ; clock1_in              ;
;  out2[2]  ; clock1_in              ; 11.312 ; 11.312 ; Rise       ; clock1_in              ;
;  out2[3]  ; clock1_in              ; 11.317 ; 11.317 ; Rise       ; clock1_in              ;
;  out2[4]  ; clock1_in              ; 11.310 ; 11.310 ; Rise       ; clock1_in              ;
;  out2[5]  ; clock1_in              ; 11.345 ; 11.345 ; Rise       ; clock1_in              ;
;  out2[6]  ; clock1_in              ; 11.337 ; 11.337 ; Rise       ; clock1_in              ;
; out3[*]   ; clock1_in              ; 10.737 ; 10.737 ; Rise       ; clock1_in              ;
;  out3[0]  ; clock1_in              ; 11.085 ; 11.085 ; Rise       ; clock1_in              ;
;  out3[1]  ; clock1_in              ; 10.737 ; 10.737 ; Rise       ; clock1_in              ;
;  out3[2]  ; clock1_in              ; 10.775 ; 10.775 ; Rise       ; clock1_in              ;
;  out3[3]  ; clock1_in              ; 10.774 ; 10.774 ; Rise       ; clock1_in              ;
;  out3[4]  ; clock1_in              ; 11.089 ; 11.089 ; Rise       ; clock1_in              ;
;  out3[5]  ; clock1_in              ; 11.083 ; 11.083 ; Rise       ; clock1_in              ;
;  out3[6]  ; clock1_in              ; 11.114 ; 11.114 ; Rise       ; clock1_in              ;
; out4[*]   ; clock1_in              ; 11.284 ; 11.284 ; Rise       ; clock1_in              ;
;  out4[0]  ; clock1_in              ; 11.338 ; 11.338 ; Rise       ; clock1_in              ;
;  out4[1]  ; clock1_in              ; 11.519 ; 11.519 ; Rise       ; clock1_in              ;
;  out4[2]  ; clock1_in              ; 11.547 ; 11.547 ; Rise       ; clock1_in              ;
;  out4[3]  ; clock1_in              ; 11.328 ; 11.328 ; Rise       ; clock1_in              ;
;  out4[4]  ; clock1_in              ; 11.284 ; 11.284 ; Rise       ; clock1_in              ;
;  out4[5]  ; clock1_in              ; 11.333 ; 11.333 ; Rise       ; clock1_in              ;
;  out4[6]  ; clock1_in              ; 11.672 ; 11.672 ; Rise       ; clock1_in              ;
; out1[*]   ; clock_div:L1|clock_out ; 9.972  ; 9.972  ; Rise       ; clock_div:L1|clock_out ;
;  out1[0]  ; clock_div:L1|clock_out ; 10.278 ; 10.278 ; Rise       ; clock_div:L1|clock_out ;
;  out1[1]  ; clock_div:L1|clock_out ; 10.304 ; 10.304 ; Rise       ; clock_div:L1|clock_out ;
;  out1[2]  ; clock_div:L1|clock_out ; 10.529 ; 10.529 ; Rise       ; clock_div:L1|clock_out ;
;  out1[3]  ; clock_div:L1|clock_out ; 10.535 ; 10.535 ; Rise       ; clock_div:L1|clock_out ;
;  out1[4]  ; clock_div:L1|clock_out ; 9.979  ; 9.979  ; Rise       ; clock_div:L1|clock_out ;
;  out1[5]  ; clock_div:L1|clock_out ; 9.972  ; 9.972  ; Rise       ; clock_div:L1|clock_out ;
;  out1[6]  ; clock_div:L1|clock_out ; 10.020 ; 10.020 ; Rise       ; clock_div:L1|clock_out ;
; out2[*]   ; clock_div:L1|clock_out ; 10.758 ; 10.758 ; Rise       ; clock_div:L1|clock_out ;
;  out2[0]  ; clock_div:L1|clock_out ; 10.758 ; 10.758 ; Rise       ; clock_div:L1|clock_out ;
;  out2[1]  ; clock_div:L1|clock_out ; 11.360 ; 11.360 ; Rise       ; clock_div:L1|clock_out ;
;  out2[2]  ; clock_div:L1|clock_out ; 11.324 ; 11.324 ; Rise       ; clock_div:L1|clock_out ;
;  out2[3]  ; clock_div:L1|clock_out ; 11.100 ; 11.100 ; Rise       ; clock_div:L1|clock_out ;
;  out2[4]  ; clock_div:L1|clock_out ; 11.094 ; 11.094 ; Rise       ; clock_div:L1|clock_out ;
;  out2[5]  ; clock_div:L1|clock_out ; 11.132 ; 11.132 ; Rise       ; clock_div:L1|clock_out ;
;  out2[6]  ; clock_div:L1|clock_out ; 11.356 ; 11.356 ; Rise       ; clock_div:L1|clock_out ;
; out3[*]   ; clock_div:L1|clock_out ; 12.165 ; 12.165 ; Rise       ; clock_div:L1|clock_out ;
;  out3[0]  ; clock_div:L1|clock_out ; 12.440 ; 12.440 ; Rise       ; clock_div:L1|clock_out ;
;  out3[1]  ; clock_div:L1|clock_out ; 12.359 ; 12.359 ; Rise       ; clock_div:L1|clock_out ;
;  out3[2]  ; clock_div:L1|clock_out ; 12.165 ; 12.165 ; Rise       ; clock_div:L1|clock_out ;
;  out3[3]  ; clock_div:L1|clock_out ; 12.166 ; 12.166 ; Rise       ; clock_div:L1|clock_out ;
;  out3[4]  ; clock_div:L1|clock_out ; 12.680 ; 12.680 ; Rise       ; clock_div:L1|clock_out ;
;  out3[5]  ; clock_div:L1|clock_out ; 12.468 ; 12.468 ; Rise       ; clock_div:L1|clock_out ;
;  out3[6]  ; clock_div:L1|clock_out ; 12.551 ; 12.551 ; Rise       ; clock_div:L1|clock_out ;
; out4[*]   ; clock_div:L1|clock_out ; 13.064 ; 13.064 ; Rise       ; clock_div:L1|clock_out ;
;  out4[0]  ; clock_div:L1|clock_out ; 13.114 ; 13.114 ; Rise       ; clock_div:L1|clock_out ;
;  out4[1]  ; clock_div:L1|clock_out ; 13.562 ; 13.562 ; Rise       ; clock_div:L1|clock_out ;
;  out4[2]  ; clock_div:L1|clock_out ; 13.359 ; 13.359 ; Rise       ; clock_div:L1|clock_out ;
;  out4[3]  ; clock_div:L1|clock_out ; 13.413 ; 13.413 ; Rise       ; clock_div:L1|clock_out ;
;  out4[4]  ; clock_div:L1|clock_out ; 13.064 ; 13.064 ; Rise       ; clock_div:L1|clock_out ;
;  out4[5]  ; clock_div:L1|clock_out ; 13.376 ; 13.376 ; Rise       ; clock_div:L1|clock_out ;
;  out4[6]  ; clock_div:L1|clock_out ; 13.525 ; 13.525 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock1_in              ; -0.698 ; -7.656        ;
; clock_div:L1|clock_out ; -0.483 ; -2.190        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock1_in              ; -1.719 ; -1.719        ;
; clock_div:L1|clock_out ; 0.241  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock1_in              ; -1.380 ; -36.380       ;
; clock_div:L1|clock_out ; -0.500 ; -31.000       ;
+------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock1_in'                                                                                                  ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.698 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.727      ;
; -0.680 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.709      ;
; -0.645 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.674      ;
; -0.595 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.624      ;
; -0.593 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.622      ;
; -0.577 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.606      ;
; -0.560 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.589      ;
; -0.542 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.571      ;
; -0.542 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.571      ;
; -0.525 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.554      ;
; -0.507 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.536      ;
; -0.507 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.536      ;
; -0.507 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.536      ;
; -0.499 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.528      ;
; -0.490 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[21] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.519      ;
; -0.490 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.519      ;
; -0.481 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.510      ;
; -0.472 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.501      ;
; -0.472 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.501      ;
; -0.472 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[21] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.501      ;
; -0.463 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.492      ;
; -0.458 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.487      ;
; -0.455 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.484      ;
; -0.446 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.475      ;
; -0.440 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.469      ;
; -0.437 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[21] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.466      ;
; -0.434 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[12] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.463      ;
; -0.433 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.462      ;
; -0.420 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.449      ;
; -0.416 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[12] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.445      ;
; -0.412 ; clock_div:L1|COUNT[9]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.441      ;
; -0.405 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.434      ;
; -0.405 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.434      ;
; -0.404 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.433      ;
; -0.404 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.433      ;
; -0.395 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.427      ;
; -0.394 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.423      ;
; -0.393 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.425      ;
; -0.385 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[21] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.414      ;
; -0.382 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.414      ;
; -0.382 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.414      ;
; -0.381 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[12] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.410      ;
; -0.374 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.406      ;
; -0.373 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[20] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.402      ;
; -0.372 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.404      ;
; -0.369 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.398      ;
; -0.369 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.398      ;
; -0.361 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[19] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.390      ;
; -0.361 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.393      ;
; -0.361 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.393      ;
; -0.360 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.389      ;
; -0.360 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.392      ;
; -0.357 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.386      ;
; -0.356 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.385      ;
; -0.356 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.388      ;
; -0.354 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.386      ;
; -0.353 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.382      ;
; -0.347 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.379      ;
; -0.345 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.377      ;
; -0.343 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[19] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.372      ;
; -0.343 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.375      ;
; -0.343 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.375      ;
; -0.342 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.374      ;
; -0.335 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.364      ;
; -0.334 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.363      ;
; -0.334 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.363      ;
; -0.334 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.363      ;
; -0.334 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.366      ;
; -0.334 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.366      ;
; -0.333 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[16] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.362      ;
; -0.333 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.365      ;
; -0.332 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[17] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.361      ;
; -0.330 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.359      ;
; -0.329 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[12] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.358      ;
; -0.326 ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[18] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.355      ;
; -0.325 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.354      ;
; -0.325 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.357      ;
; -0.323 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.355      ;
; -0.321 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.353      ;
; -0.312 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.344      ;
; -0.311 ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.343      ;
; -0.310 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.342      ;
; -0.309 ; clock_div:L1|COUNT[9]  ; clock_div:L1|COUNT[24] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.338      ;
; -0.309 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.341      ;
; -0.308 ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[19] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.337      ;
; -0.308 ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[18] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.337      ;
; -0.303 ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[0]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.003      ; 1.338      ;
; -0.303 ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[6]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.003      ; 1.338      ;
; -0.303 ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[4]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.003      ; 1.338      ;
; -0.299 ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.328      ;
; -0.299 ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[21] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.328      ;
; -0.295 ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[23] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.324      ;
; -0.294 ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.003      ; 1.329      ;
; -0.294 ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[9]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.003      ; 1.329      ;
; -0.292 ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[7]  ; clock1_in    ; clock1_in   ; 1.000        ; 0.000      ; 1.324      ;
; -0.290 ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[22] ; clock1_in    ; clock1_in   ; 1.000        ; -0.003     ; 1.319      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_div:L1|clock_out'                                                                                                      ;
+--------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+
; -0.483 ; Counter:L2|output[0] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.515      ;
; -0.389 ; Counter:L2|count[1]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.421      ;
; -0.366 ; Counter:L2|count[4]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.398      ;
; -0.360 ; Counter:L2|count[2]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.392      ;
; -0.337 ; Counter:L2|count[3]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.369      ;
; -0.308 ; Counter:L2|output[0] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.340      ;
; -0.304 ; Counter:L2|count[6]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.336      ;
; -0.301 ; Counter:L2|output[0] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.333      ;
; -0.300 ; Counter:L2|count[1]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; Counter:L2|count[1]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.332      ;
; -0.284 ; Counter:L2|count[5]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; Counter:L2|count[5]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.316      ;
; -0.266 ; Counter:L2|count[5]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.298      ;
; -0.265 ; Counter:L2|output[0] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.297      ;
; -0.225 ; Counter:L2|count[3]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; Counter:L2|count[3]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.257      ;
; -0.223 ; Counter:L2|output[0] ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.255      ;
; -0.214 ; Counter:L2|count[1]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.246      ;
; -0.208 ; Counter:L2|count[6]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; Counter:L2|count[6]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.240      ;
; -0.204 ; Counter:L2|count[15] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; Counter:L2|count[15] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.236      ;
; -0.191 ; Counter:L2|count[4]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.223      ;
; -0.188 ; Counter:L2|output[0] ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.220      ;
; -0.186 ; Counter:L2|count[1]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; Counter:L2|count[13] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; Counter:L2|count[13] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.218      ;
; -0.185 ; Counter:L2|count[2]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.217      ;
; -0.184 ; Counter:L2|count[4]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.216      ;
; -0.181 ; Counter:L2|count[7]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.213      ;
; -0.181 ; Counter:L2|count[14] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.213      ;
; -0.181 ; Counter:L2|count[14] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.213      ;
; -0.178 ; Counter:L2|count[2]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.210      ;
; -0.175 ; Counter:L2|count[8]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.207      ;
; -0.170 ; Counter:L2|count[5]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.202      ;
; -0.169 ; Counter:L2|count[5]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.201      ;
; -0.165 ; Counter:L2|count[2]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.197      ;
; -0.162 ; Counter:L2|count[3]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.194      ;
; -0.160 ; Counter:L2|count[7]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.192      ;
; -0.160 ; Counter:L2|count[7]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.192      ;
; -0.148 ; Counter:L2|count[4]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.180      ;
; -0.136 ; Counter:L2|count[12] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; Counter:L2|count[9]  ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.168      ;
; -0.129 ; Counter:L2|count[6]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; Counter:L2|count[1]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.161      ;
; -0.118 ; Counter:L2|output[0] ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.150      ;
; -0.111 ; Counter:L2|count[3]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.143      ;
; -0.106 ; Counter:L2|count[4]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.138      ;
; -0.105 ; Counter:L2|output[0] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.137      ;
; -0.103 ; Counter:L2|count[10] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.135      ;
; -0.100 ; Counter:L2|count[2]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.132      ;
; -0.094 ; Counter:L2|count[1]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; Counter:L2|count[6]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.126      ;
; -0.090 ; Counter:L2|count[15] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.122      ;
; -0.089 ; Counter:L2|count[15] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.121      ;
; -0.088 ; Counter:L2|count[15] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.120      ;
; -0.083 ; Counter:L2|output[0] ; Counter:L2|count[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.115      ;
; -0.077 ; Counter:L2|count[3]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.109      ;
; -0.072 ; Counter:L2|count[11] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; Counter:L2|count[11] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.104      ;
; -0.072 ; Counter:L2|count[13] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.104      ;
; -0.071 ; Counter:L2|count[4]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; Counter:L2|count[13] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.103      ;
; -0.070 ; Counter:L2|count[13] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.102      ;
; -0.067 ; Counter:L2|count[14] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.099      ;
; -0.066 ; Counter:L2|count[14] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.098      ;
; -0.065 ; Counter:L2|count[2]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; Counter:L2|count[14] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.097      ;
; -0.056 ; Counter:L2|count[12] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.088      ;
; -0.056 ; Counter:L2|count[12] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.088      ;
; -0.051 ; Counter:L2|count[2]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.083      ;
; -0.046 ; Counter:L2|count[7]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.078      ;
; -0.045 ; Counter:L2|count[7]  ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.077      ;
; -0.044 ; Counter:L2|count[6]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.076      ;
; -0.042 ; Counter:L2|count[3]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.074      ;
; -0.024 ; Counter:L2|count[1]  ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.056      ;
; -0.009 ; Counter:L2|count[6]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.041      ;
; -0.006 ; Counter:L2|count[5]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.038      ;
; -0.001 ; Counter:L2|count[4]  ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.033      ;
; 0.005  ; Counter:L2|count[2]  ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.027      ;
; 0.007  ; Counter:L2|count[8]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.025      ;
; 0.011  ; Counter:L2|count[1]  ; Counter:L2|count[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.021      ;
; 0.019  ; Counter:L2|count[11] ; Counter:L2|count[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.013      ;
; 0.028  ; Counter:L2|count[3]  ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.004      ;
; 0.029  ; Counter:L2|count[5]  ; Counter:L2|count[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 1.003      ;
; 0.033  ; Counter:L2|count[10] ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.999      ;
; 0.033  ; Counter:L2|count[10] ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.999      ;
; 0.034  ; Counter:L2|count[4]  ; Counter:L2|count[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.998      ;
; 0.040  ; Counter:L2|count[2]  ; Counter:L2|count[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.992      ;
; 0.042  ; Counter:L2|count[11] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.990      ;
; 0.043  ; Counter:L2|count[8]  ; Counter:L2|count[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.989      ;
; 0.043  ; Counter:L2|count[11] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.989      ;
; 0.046  ; Counter:L2|count[9]  ; Counter:L2|count[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.986      ;
; 0.058  ; Counter:L2|count[12] ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.974      ;
; 0.059  ; Counter:L2|count[12] ; Counter:L2|count[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.973      ;
; 0.061  ; Counter:L2|count[6]  ; Counter:L2|count[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.971      ;
; 0.063  ; Counter:L2|count[3]  ; Counter:L2|count[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.969      ;
; 0.079  ; Counter:L2|count[7]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.953      ;
; 0.085  ; Counter:L2|count[8]  ; Counter:L2|count[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.947      ;
; 0.090  ; Counter:L2|count[4]  ; Counter:L2|count[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 1.000        ; 0.000      ; 0.942      ;
+--------+----------------------+----------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock1_in'                                                                                                             ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.719 ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; clock1_in   ; 0.000        ; 1.793      ; 0.367      ;
; -1.219 ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; clock1_in   ; -0.500       ; 1.793      ; 0.367      ;
; 0.356  ; PWM:L4|CONT[0]         ; PWM:L4|CONT[0]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; PWM:L4|CONT[1]         ; PWM:L4|CONT[1]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; clock_div:L1|COUNT[11] ; clock_div:L1|COUNT[11] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[5]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_div:L1|COUNT[10] ; clock_div:L1|COUNT[10] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clock_div:L1|COUNT[13] ; clock_div:L1|COUNT[13] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; clock_div:L1|COUNT[14] ; clock_div:L1|COUNT[14] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_div:L1|COUNT[21] ; clock_div:L1|COUNT[21] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_div:L1|COUNT[23] ; clock_div:L1|COUNT[23] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clock_div:L1|COUNT[19] ; clock_div:L1|COUNT[19] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[3]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.515      ;
; 0.366  ; PWM:L4|CONT[2]         ; PWM:L4|CONT[2]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; PWM:L4|CONT[4]         ; PWM:L4|CONT[4]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; PWM:L4|CONT[7]         ; PWM:L4|CONT[7]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; clock_div:L1|COUNT[15] ; clock_div:L1|COUNT[15] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_div:L1|COUNT[22] ; clock_div:L1|COUNT[22] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[8]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clock_div:L1|COUNT[18] ; clock_div:L1|COUNT[18] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_div:L1|COUNT[24] ; clock_div:L1|COUNT[24] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; PWM:L4|CONT[7]         ; PWM:L4|s_PWM_OUT       ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[1]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[2]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; PWM:L4|CONT[3]         ; PWM:L4|CONT[3]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; PWM:L4|CONT[5]         ; PWM:L4|CONT[5]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; PWM:L4|CONT[6]         ; PWM:L4|CONT[6]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.530      ;
; 0.494  ; PWM:L4|CONT[0]         ; PWM:L4|CONT[1]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; PWM:L4|CONT[1]         ; PWM:L4|CONT[2]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; clock_div:L1|COUNT[10] ; clock_div:L1|COUNT[11] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clock_div:L1|COUNT[13] ; clock_div:L1|COUNT[14] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[1]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; clock_div:L1|COUNT[14] ; clock_div:L1|COUNT[15] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clock_div:L1|COUNT[21] ; clock_div:L1|COUNT[22] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clock_div:L1|COUNT[23] ; clock_div:L1|COUNT[24] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; clock_div:L1|COUNT[20] ; clock_div:L1|COUNT[21] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[18] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.653      ;
; 0.504  ; PWM:L4|CONT[2]         ; PWM:L4|CONT[3]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[5]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; PWM:L4|CONT[4]         ; PWM:L4|CONT[5]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.657      ;
; 0.511  ; clock_div:L1|COUNT[22] ; clock_div:L1|COUNT[23] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; clock_div:L1|COUNT[18] ; clock_div:L1|COUNT[19] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; clock_div:L1|COUNT[2]  ; clock_div:L1|COUNT[3]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[2]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.666      ;
; 0.517  ; PWM:L4|CONT[3]         ; PWM:L4|CONT[4]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; PWM:L4|CONT[6]         ; PWM:L4|CONT[7]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; PWM:L4|CONT[5]         ; PWM:L4|CONT[6]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.670      ;
; 0.521  ; PWM:L4|CONT[6]         ; PWM:L4|s_PWM_OUT       ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.673      ;
; 0.529  ; PWM:L4|CONT[0]         ; PWM:L4|CONT[2]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; PWM:L4|CONT[1]         ; PWM:L4|CONT[3]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.681      ;
; 0.530  ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[17] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.682      ;
; 0.532  ; clock_div:L1|COUNT[13] ; clock_div:L1|COUNT[15] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[2]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; clock_div:L1|COUNT[21] ; clock_div:L1|COUNT[23] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.685      ;
; 0.535  ; clock_div:L1|COUNT[20] ; clock_div:L1|COUNT[22] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[8]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; clock_div:L1|COUNT[16] ; clock_div:L1|COUNT[18] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; clock_div:L1|COUNT[17] ; clock_div:L1|COUNT[19] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.688      ;
; 0.539  ; PWM:L4|CONT[2]         ; PWM:L4|CONT[4]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; PWM:L4|CONT[4]         ; PWM:L4|CONT[6]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.692      ;
; 0.546  ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[10] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_div:L1|COUNT[22] ; clock_div:L1|COUNT[24] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; clock_div:L1|COUNT[1]  ; clock_div:L1|COUNT[3]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.701      ;
; 0.552  ; PWM:L4|CONT[3]         ; PWM:L4|CONT[5]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; PWM:L4|CONT[5]         ; PWM:L4|CONT[7]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.705      ;
; 0.556  ; PWM:L4|CONT[5]         ; PWM:L4|s_PWM_OUT       ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.708      ;
; 0.564  ; PWM:L4|CONT[0]         ; PWM:L4|CONT[3]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.716      ;
; 0.564  ; PWM:L4|CONT[1]         ; PWM:L4|CONT[4]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.716      ;
; 0.566  ; clock_div:L1|COUNT[5]  ; clock_div:L1|COUNT[8]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; clock_div:L1|COUNT[0]  ; clock_div:L1|COUNT[3]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; clock_div:L1|COUNT[21] ; clock_div:L1|COUNT[24] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.720      ;
; 0.570  ; clock_div:L1|COUNT[20] ; clock_div:L1|COUNT[23] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.722      ;
; 0.571  ; clock_div:L1|COUNT[16] ; clock_div:L1|COUNT[19] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.723      ;
; 0.574  ; PWM:L4|CONT[2]         ; PWM:L4|CONT[5]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.726      ;
; 0.575  ; clock_div:L1|COUNT[7]  ; clock_div:L1|COUNT[8]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; PWM:L4|CONT[4]         ; PWM:L4|CONT[7]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.727      ;
; 0.577  ; clock_div:L1|COUNT[12] ; clock_div:L1|COUNT[13] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.729      ;
; 0.579  ; PWM:L4|CONT[4]         ; PWM:L4|s_PWM_OUT       ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; clock_div:L1|COUNT[8]  ; clock_div:L1|COUNT[11] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clock_div:L1|COUNT[15] ; clock_div:L1|COUNT[18] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clock_div:L1|COUNT[11] ; clock_div:L1|COUNT[13] ; clock1_in              ; clock1_in   ; 0.000        ; -0.003     ; 0.730      ;
; 0.585  ; clock_div:L1|COUNT[9]  ; clock_div:L1|COUNT[10] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.737      ;
; 0.587  ; PWM:L4|CONT[3]         ; PWM:L4|CONT[6]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.739      ;
; 0.589  ; clock_div:L1|COUNT[19] ; clock_div:L1|COUNT[21] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.741      ;
; 0.591  ; clock_div:L1|COUNT[3]  ; clock_div:L1|COUNT[5]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.743      ;
; 0.599  ; PWM:L4|CONT[0]         ; PWM:L4|CONT[4]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; PWM:L4|CONT[1]         ; PWM:L4|CONT[5]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.751      ;
; 0.603  ; clock_div:L1|COUNT[14] ; clock_div:L1|COUNT[18] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.755      ;
; 0.605  ; clock_div:L1|COUNT[20] ; clock_div:L1|COUNT[20] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.757      ;
; 0.605  ; clock_div:L1|COUNT[20] ; clock_div:L1|COUNT[24] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.757      ;
; 0.606  ; clock_div:L1|COUNT[16] ; clock_div:L1|COUNT[16] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; clock_div:L1|COUNT[6]  ; clock_div:L1|COUNT[10] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.758      ;
; 0.609  ; PWM:L4|CONT[2]         ; PWM:L4|CONT[6]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.761      ;
; 0.610  ; clock_div:L1|COUNT[4]  ; clock_div:L1|COUNT[8]  ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.762      ;
; 0.612  ; clock_div:L1|COUNT[12] ; clock_div:L1|COUNT[14] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.764      ;
; 0.616  ; clock_div:L1|COUNT[15] ; clock_div:L1|COUNT[19] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; clock_div:L1|COUNT[11] ; clock_div:L1|COUNT[14] ; clock1_in              ; clock1_in   ; 0.000        ; -0.003     ; 0.765      ;
; 0.620  ; clock_div:L1|COUNT[9]  ; clock_div:L1|COUNT[11] ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.772      ;
; 0.621  ; clock_div:L1|COUNT[10] ; clock_div:L1|COUNT[13] ; clock1_in              ; clock1_in   ; 0.000        ; -0.003     ; 0.770      ;
; 0.622  ; PWM:L4|CONT[3]         ; PWM:L4|CONT[7]         ; clock1_in              ; clock1_in   ; 0.000        ; 0.000      ; 0.774      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_div:L1|clock_out'                                                                                                       ;
+-------+----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; 0.241 ; Counter:L2|count[15] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.393      ;
; 0.261 ; Counter:L2|count[9]  ; Counter:L2|output[9]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.413      ;
; 0.331 ; Counter:L2|count[10] ; Counter:L2|output[10] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; Counter:L2|count[4]  ; Counter:L2|output[4]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; Counter:L2|count[7]  ; Counter:L2|output[7]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; Counter:L2|count[12] ; Counter:L2|output[12] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.488      ;
; 0.358 ; Counter:L2|count[11] ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Counter:L2|count[14] ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; Counter:L2|count[1]  ; Counter:L2|count[1]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; Counter:L2|count[2]  ; Counter:L2|count[2]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Counter:L2|count[7]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.372 ; Counter:L2|count[5]  ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Counter:L2|count[3]  ; Counter:L2|count[3]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.525      ;
; 0.410 ; Counter:L2|count[13] ; Counter:L2|output[13] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.001     ; 0.561      ;
; 0.410 ; Counter:L2|count[2]  ; Counter:L2|output[2]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.562      ;
; 0.418 ; Counter:L2|count[1]  ; Counter:L2|output[1]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.570      ;
; 0.419 ; Counter:L2|count[5]  ; Counter:L2|output[5]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.571      ;
; 0.447 ; Counter:L2|count[6]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.599      ;
; 0.449 ; Counter:L2|output[0] ; Counter:L2|count[1]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.601      ;
; 0.464 ; Counter:L2|count[6]  ; Counter:L2|output[6]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.001     ; 0.615      ;
; 0.495 ; Counter:L2|count[1]  ; Counter:L2|count[2]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; Counter:L2|count[11] ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Counter:L2|count[14] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.648      ;
; 0.501 ; Counter:L2|count[2]  ; Counter:L2|count[3]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.653      ;
; 0.510 ; Counter:L2|count[14] ; Counter:L2|output[14] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; -0.001     ; 0.661      ;
; 0.511 ; Counter:L2|count[3]  ; Counter:L2|output[3]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Counter:L2|count[5]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; Counter:L2|count[15] ; Counter:L2|output[15] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.668      ;
; 0.522 ; Counter:L2|count[11] ; Counter:L2|output[11] ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.674      ;
; 0.530 ; Counter:L2|count[1]  ; Counter:L2|count[3]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.682      ;
; 0.541 ; Counter:L2|count[8]  ; Counter:L2|output[8]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.693      ;
; 0.546 ; Counter:L2|count[12] ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Counter:L2|count[5]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; Counter:L2|count[3]  ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.700      ;
; 0.566 ; Counter:L2|count[11] ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.718      ;
; 0.571 ; Counter:L2|count[2]  ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.577 ; Counter:L2|count[4]  ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.729      ;
; 0.583 ; Counter:L2|count[10] ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; Counter:L2|count[3]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; Counter:L2|count[13] ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.735      ;
; 0.585 ; Counter:L2|count[6]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; Counter:L2|output[0] ; Counter:L2|count[2]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.741      ;
; 0.600 ; Counter:L2|count[1]  ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; Counter:L2|count[11] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.753      ;
; 0.606 ; Counter:L2|count[2]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.758      ;
; 0.611 ; Counter:L2|count[9]  ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.763      ;
; 0.612 ; Counter:L2|count[9]  ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.764      ;
; 0.612 ; Counter:L2|count[4]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; Counter:L2|count[9]  ; Counter:L2|count[4]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.765      ;
; 0.616 ; Counter:L2|count[9]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.768      ;
; 0.618 ; Counter:L2|count[10] ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.770      ;
; 0.618 ; Counter:L2|count[3]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.770      ;
; 0.618 ; Counter:L2|count[13] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.770      ;
; 0.624 ; Counter:L2|output[0] ; Counter:L2|count[3]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.776      ;
; 0.635 ; Counter:L2|count[1]  ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.787      ;
; 0.641 ; Counter:L2|count[2]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.793      ;
; 0.647 ; Counter:L2|count[4]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.799      ;
; 0.651 ; Counter:L2|count[9]  ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.803      ;
; 0.655 ; Counter:L2|count[8]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.807      ;
; 0.661 ; Counter:L2|count[7]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.813      ;
; 0.670 ; Counter:L2|count[1]  ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.822      ;
; 0.688 ; Counter:L2|count[10] ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.840      ;
; 0.690 ; Counter:L2|count[8]  ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.842      ;
; 0.694 ; Counter:L2|output[0] ; Counter:L2|count[5]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; Counter:L2|count[9]  ; Counter:L2|count[9]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.847      ;
; 0.696 ; Counter:L2|count[7]  ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; Counter:L2|count[10] ; Counter:L2|count[10]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.850      ;
; 0.712 ; Counter:L2|count[8]  ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.864      ;
; 0.713 ; Counter:L2|count[8]  ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.865      ;
; 0.714 ; Counter:L2|count[8]  ; Counter:L2|count[4]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.866      ;
; 0.721 ; Counter:L2|count[12] ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.873      ;
; 0.721 ; Counter:L2|count[9]  ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.873      ;
; 0.723 ; Counter:L2|count[10] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.875      ;
; 0.727 ; Counter:L2|count[9]  ; Counter:L2|count[10]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.879      ;
; 0.729 ; Counter:L2|output[0] ; Counter:L2|count[6]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.881      ;
; 0.731 ; Counter:L2|count[10] ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.883      ;
; 0.732 ; Counter:L2|count[10] ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.884      ;
; 0.733 ; Counter:L2|count[10] ; Counter:L2|count[4]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.885      ;
; 0.746 ; Counter:L2|count[5]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.898      ;
; 0.756 ; Counter:L2|count[12] ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.908      ;
; 0.756 ; Counter:L2|count[9]  ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.908      ;
; 0.760 ; Counter:L2|count[8]  ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.912      ;
; 0.763 ; Counter:L2|count[4]  ; Counter:L2|count[4]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.915      ;
; 0.764 ; Counter:L2|output[0] ; Counter:L2|count[7]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.916      ;
; 0.766 ; Counter:L2|count[7]  ; Counter:L2|count[14]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.918      ;
; 0.775 ; Counter:L2|count[13] ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.927      ;
; 0.781 ; Counter:L2|count[5]  ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.933      ;
; 0.784 ; Counter:L2|output[0] ; Counter:L2|output[0]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; Counter:L2|count[6]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.936      ;
; 0.788 ; Counter:L2|count[4]  ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.940      ;
; 0.789 ; Counter:L2|count[4]  ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.941      ;
; 0.795 ; Counter:L2|count[8]  ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.947      ;
; 0.801 ; Counter:L2|count[7]  ; Counter:L2|count[15]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.953      ;
; 0.817 ; Counter:L2|count[3]  ; Counter:L2|count[11]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.969      ;
; 0.819 ; Counter:L2|count[6]  ; Counter:L2|count[12]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.971      ;
; 0.820 ; Counter:L2|count[12] ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.972      ;
; 0.821 ; Counter:L2|count[12] ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.973      ;
; 0.822 ; Counter:L2|count[12] ; Counter:L2|count[4]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.974      ;
; 0.823 ; Counter:L2|output[0] ; Counter:L2|count[13]  ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.975      ;
; 0.824 ; Counter:L2|output[0] ; Counter:L2|count[8]   ; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 0.000        ; 0.000      ; 0.976      ;
+-------+----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock1_in'                                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock1_in ; Rise       ; clock1_in              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|CONT[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|CONT[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; PWM:L4|s_PWM_OUT       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; PWM:L4|s_PWM_OUT       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|COUNT[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|COUNT[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock1_in ; Rise       ; clock_div:L1|clock_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock1_in ; Rise       ; clock_div:L1|clock_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock1_in ; Rise       ; L1|COUNT[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock1_in ; Rise       ; L1|COUNT[22]|clk       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_div:L1|clock_out'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; Counter:L2|output[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L1|clock_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L1|clock_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L1|clock_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L1|clock_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L1|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L1|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|count[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|count[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:L1|clock_out ; Rise       ; L2|output[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:L1|clock_out ; Rise       ; L2|output[0]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; DUTY1[*]  ; clock1_in              ; 0.948  ; 0.948  ; Rise       ; clock1_in              ;
;  DUTY1[0] ; clock1_in              ; 0.948  ; 0.948  ; Rise       ; clock1_in              ;
;  DUTY1[1] ; clock1_in              ; 0.726  ; 0.726  ; Rise       ; clock1_in              ;
;  DUTY1[2] ; clock1_in              ; 0.711  ; 0.711  ; Rise       ; clock1_in              ;
;  DUTY1[3] ; clock1_in              ; 0.301  ; 0.301  ; Rise       ; clock1_in              ;
;  DUTY1[4] ; clock1_in              ; 0.267  ; 0.267  ; Rise       ; clock1_in              ;
;  DUTY1[5] ; clock1_in              ; 0.222  ; 0.222  ; Rise       ; clock1_in              ;
;  DUTY1[6] ; clock1_in              ; 0.011  ; 0.011  ; Rise       ; clock1_in              ;
;  DUTY1[7] ; clock1_in              ; -0.169 ; -0.169 ; Rise       ; clock1_in              ;
; enable1   ; clock1_in              ; 2.625  ; 2.625  ; Rise       ; clock1_in              ;
; enable1   ; clock_div:L1|clock_out ; 2.722  ; 2.722  ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; DUTY1[*]  ; clock1_in              ; 0.329  ; 0.329  ; Rise       ; clock1_in              ;
;  DUTY1[0] ; clock1_in              ; -0.092 ; -0.092 ; Rise       ; clock1_in              ;
;  DUTY1[1] ; clock1_in              ; -0.283 ; -0.283 ; Rise       ; clock1_in              ;
;  DUTY1[2] ; clock1_in              ; -0.268 ; -0.268 ; Rise       ; clock1_in              ;
;  DUTY1[3] ; clock1_in              ; 0.142  ; 0.142  ; Rise       ; clock1_in              ;
;  DUTY1[4] ; clock1_in              ; 0.176  ; 0.176  ; Rise       ; clock1_in              ;
;  DUTY1[5] ; clock1_in              ; 0.221  ; 0.221  ; Rise       ; clock1_in              ;
;  DUTY1[6] ; clock1_in              ; 0.329  ; 0.329  ; Rise       ; clock1_in              ;
;  DUTY1[7] ; clock1_in              ; 0.289  ; 0.289  ; Rise       ; clock1_in              ;
; enable1   ; clock1_in              ; -2.041 ; -2.041 ; Rise       ; clock1_in              ;
; enable1   ; clock_div:L1|clock_out ; -2.504 ; -2.504 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; out1[*]   ; clock1_in              ; 5.553 ; 5.553 ; Rise       ; clock1_in              ;
;  out1[0]  ; clock1_in              ; 5.523 ; 5.523 ; Rise       ; clock1_in              ;
;  out1[1]  ; clock1_in              ; 5.553 ; 5.553 ; Rise       ; clock1_in              ;
;  out1[2]  ; clock1_in              ; 5.473 ; 5.473 ; Rise       ; clock1_in              ;
;  out1[3]  ; clock1_in              ; 5.473 ; 5.473 ; Rise       ; clock1_in              ;
;  out1[4]  ; clock1_in              ; 5.419 ; 5.419 ; Rise       ; clock1_in              ;
;  out1[5]  ; clock1_in              ; 5.428 ; 5.428 ; Rise       ; clock1_in              ;
;  out1[6]  ; clock1_in              ; 5.422 ; 5.422 ; Rise       ; clock1_in              ;
; out2[*]   ; clock1_in              ; 5.542 ; 5.542 ; Rise       ; clock1_in              ;
;  out2[0]  ; clock1_in              ; 5.394 ; 5.394 ; Rise       ; clock1_in              ;
;  out2[1]  ; clock1_in              ; 5.498 ; 5.498 ; Rise       ; clock1_in              ;
;  out2[2]  ; clock1_in              ; 5.499 ; 5.499 ; Rise       ; clock1_in              ;
;  out2[3]  ; clock1_in              ; 5.508 ; 5.508 ; Rise       ; clock1_in              ;
;  out2[4]  ; clock1_in              ; 5.506 ; 5.506 ; Rise       ; clock1_in              ;
;  out2[5]  ; clock1_in              ; 5.542 ; 5.542 ; Rise       ; clock1_in              ;
;  out2[6]  ; clock1_in              ; 5.534 ; 5.534 ; Rise       ; clock1_in              ;
; out3[*]   ; clock1_in              ; 5.489 ; 5.489 ; Rise       ; clock1_in              ;
;  out3[0]  ; clock1_in              ; 5.457 ; 5.457 ; Rise       ; clock1_in              ;
;  out3[1]  ; clock1_in              ; 5.328 ; 5.328 ; Rise       ; clock1_in              ;
;  out3[2]  ; clock1_in              ; 5.366 ; 5.366 ; Rise       ; clock1_in              ;
;  out3[3]  ; clock1_in              ; 5.366 ; 5.366 ; Rise       ; clock1_in              ;
;  out3[4]  ; clock1_in              ; 5.469 ; 5.469 ; Rise       ; clock1_in              ;
;  out3[5]  ; clock1_in              ; 5.462 ; 5.462 ; Rise       ; clock1_in              ;
;  out3[6]  ; clock1_in              ; 5.489 ; 5.489 ; Rise       ; clock1_in              ;
; out4[*]   ; clock1_in              ; 5.681 ; 5.681 ; Rise       ; clock1_in              ;
;  out4[0]  ; clock1_in              ; 5.523 ; 5.523 ; Rise       ; clock1_in              ;
;  out4[1]  ; clock1_in              ; 5.664 ; 5.664 ; Rise       ; clock1_in              ;
;  out4[2]  ; clock1_in              ; 5.681 ; 5.681 ; Rise       ; clock1_in              ;
;  out4[3]  ; clock1_in              ; 5.518 ; 5.518 ; Rise       ; clock1_in              ;
;  out4[4]  ; clock1_in              ; 5.483 ; 5.483 ; Rise       ; clock1_in              ;
;  out4[5]  ; clock1_in              ; 5.524 ; 5.524 ; Rise       ; clock1_in              ;
;  out4[6]  ; clock1_in              ; 5.656 ; 5.656 ; Rise       ; clock1_in              ;
; out1[*]   ; clock_div:L1|clock_out ; 9.406 ; 9.406 ; Rise       ; clock_div:L1|clock_out ;
;  out1[0]  ; clock_div:L1|clock_out ; 9.320 ; 9.320 ; Rise       ; clock_div:L1|clock_out ;
;  out1[1]  ; clock_div:L1|clock_out ; 9.345 ; 9.345 ; Rise       ; clock_div:L1|clock_out ;
;  out1[2]  ; clock_div:L1|clock_out ; 9.400 ; 9.400 ; Rise       ; clock_div:L1|clock_out ;
;  out1[3]  ; clock_div:L1|clock_out ; 9.406 ; 9.406 ; Rise       ; clock_div:L1|clock_out ;
;  out1[4]  ; clock_div:L1|clock_out ; 9.232 ; 9.232 ; Rise       ; clock_div:L1|clock_out ;
;  out1[5]  ; clock_div:L1|clock_out ; 9.225 ; 9.225 ; Rise       ; clock_div:L1|clock_out ;
;  out1[6]  ; clock_div:L1|clock_out ; 9.228 ; 9.228 ; Rise       ; clock_div:L1|clock_out ;
; out2[*]   ; clock_div:L1|clock_out ; 9.564 ; 9.564 ; Rise       ; clock_div:L1|clock_out ;
;  out2[0]  ; clock_div:L1|clock_out ; 9.361 ; 9.361 ; Rise       ; clock_div:L1|clock_out ;
;  out2[1]  ; clock_div:L1|clock_out ; 9.540 ; 9.540 ; Rise       ; clock_div:L1|clock_out ;
;  out2[2]  ; clock_div:L1|clock_out ; 9.533 ; 9.533 ; Rise       ; clock_div:L1|clock_out ;
;  out2[3]  ; clock_div:L1|clock_out ; 9.476 ; 9.476 ; Rise       ; clock_div:L1|clock_out ;
;  out2[4]  ; clock_div:L1|clock_out ; 9.479 ; 9.479 ; Rise       ; clock_div:L1|clock_out ;
;  out2[5]  ; clock_div:L1|clock_out ; 9.511 ; 9.511 ; Rise       ; clock_div:L1|clock_out ;
;  out2[6]  ; clock_div:L1|clock_out ; 9.564 ; 9.564 ; Rise       ; clock_div:L1|clock_out ;
; out3[*]   ; clock_div:L1|clock_out ; 9.695 ; 9.695 ; Rise       ; clock_div:L1|clock_out ;
;  out3[0]  ; clock_div:L1|clock_out ; 9.614 ; 9.614 ; Rise       ; clock_div:L1|clock_out ;
;  out3[1]  ; clock_div:L1|clock_out ; 9.549 ; 9.549 ; Rise       ; clock_div:L1|clock_out ;
;  out3[2]  ; clock_div:L1|clock_out ; 9.524 ; 9.524 ; Rise       ; clock_div:L1|clock_out ;
;  out3[3]  ; clock_div:L1|clock_out ; 9.524 ; 9.524 ; Rise       ; clock_div:L1|clock_out ;
;  out3[4]  ; clock_div:L1|clock_out ; 9.695 ; 9.695 ; Rise       ; clock_div:L1|clock_out ;
;  out3[5]  ; clock_div:L1|clock_out ; 9.617 ; 9.617 ; Rise       ; clock_div:L1|clock_out ;
;  out3[6]  ; clock_div:L1|clock_out ; 9.641 ; 9.641 ; Rise       ; clock_div:L1|clock_out ;
; out4[*]   ; clock_div:L1|clock_out ; 9.713 ; 9.713 ; Rise       ; clock_div:L1|clock_out ;
;  out4[0]  ; clock_div:L1|clock_out ; 9.510 ; 9.510 ; Rise       ; clock_div:L1|clock_out ;
;  out4[1]  ; clock_div:L1|clock_out ; 9.713 ; 9.713 ; Rise       ; clock_div:L1|clock_out ;
;  out4[2]  ; clock_div:L1|clock_out ; 9.666 ; 9.666 ; Rise       ; clock_div:L1|clock_out ;
;  out4[3]  ; clock_div:L1|clock_out ; 9.580 ; 9.580 ; Rise       ; clock_div:L1|clock_out ;
;  out4[4]  ; clock_div:L1|clock_out ; 9.469 ; 9.469 ; Rise       ; clock_div:L1|clock_out ;
;  out4[5]  ; clock_div:L1|clock_out ; 9.573 ; 9.573 ; Rise       ; clock_div:L1|clock_out ;
;  out4[6]  ; clock_div:L1|clock_out ; 9.632 ; 9.632 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; out1[*]   ; clock1_in              ; 5.419 ; 5.419 ; Rise       ; clock1_in              ;
;  out1[0]  ; clock1_in              ; 5.523 ; 5.523 ; Rise       ; clock1_in              ;
;  out1[1]  ; clock1_in              ; 5.553 ; 5.553 ; Rise       ; clock1_in              ;
;  out1[2]  ; clock1_in              ; 5.473 ; 5.473 ; Rise       ; clock1_in              ;
;  out1[3]  ; clock1_in              ; 5.473 ; 5.473 ; Rise       ; clock1_in              ;
;  out1[4]  ; clock1_in              ; 5.419 ; 5.419 ; Rise       ; clock1_in              ;
;  out1[5]  ; clock1_in              ; 5.428 ; 5.428 ; Rise       ; clock1_in              ;
;  out1[6]  ; clock1_in              ; 5.422 ; 5.422 ; Rise       ; clock1_in              ;
; out2[*]   ; clock1_in              ; 5.394 ; 5.394 ; Rise       ; clock1_in              ;
;  out2[0]  ; clock1_in              ; 5.394 ; 5.394 ; Rise       ; clock1_in              ;
;  out2[1]  ; clock1_in              ; 5.498 ; 5.498 ; Rise       ; clock1_in              ;
;  out2[2]  ; clock1_in              ; 5.499 ; 5.499 ; Rise       ; clock1_in              ;
;  out2[3]  ; clock1_in              ; 5.508 ; 5.508 ; Rise       ; clock1_in              ;
;  out2[4]  ; clock1_in              ; 5.506 ; 5.506 ; Rise       ; clock1_in              ;
;  out2[5]  ; clock1_in              ; 5.542 ; 5.542 ; Rise       ; clock1_in              ;
;  out2[6]  ; clock1_in              ; 5.534 ; 5.534 ; Rise       ; clock1_in              ;
; out3[*]   ; clock1_in              ; 5.328 ; 5.328 ; Rise       ; clock1_in              ;
;  out3[0]  ; clock1_in              ; 5.457 ; 5.457 ; Rise       ; clock1_in              ;
;  out3[1]  ; clock1_in              ; 5.328 ; 5.328 ; Rise       ; clock1_in              ;
;  out3[2]  ; clock1_in              ; 5.366 ; 5.366 ; Rise       ; clock1_in              ;
;  out3[3]  ; clock1_in              ; 5.366 ; 5.366 ; Rise       ; clock1_in              ;
;  out3[4]  ; clock1_in              ; 5.469 ; 5.469 ; Rise       ; clock1_in              ;
;  out3[5]  ; clock1_in              ; 5.462 ; 5.462 ; Rise       ; clock1_in              ;
;  out3[6]  ; clock1_in              ; 5.489 ; 5.489 ; Rise       ; clock1_in              ;
; out4[*]   ; clock1_in              ; 5.483 ; 5.483 ; Rise       ; clock1_in              ;
;  out4[0]  ; clock1_in              ; 5.523 ; 5.523 ; Rise       ; clock1_in              ;
;  out4[1]  ; clock1_in              ; 5.664 ; 5.664 ; Rise       ; clock1_in              ;
;  out4[2]  ; clock1_in              ; 5.681 ; 5.681 ; Rise       ; clock1_in              ;
;  out4[3]  ; clock1_in              ; 5.518 ; 5.518 ; Rise       ; clock1_in              ;
;  out4[4]  ; clock1_in              ; 5.483 ; 5.483 ; Rise       ; clock1_in              ;
;  out4[5]  ; clock1_in              ; 5.524 ; 5.524 ; Rise       ; clock1_in              ;
;  out4[6]  ; clock1_in              ; 5.656 ; 5.656 ; Rise       ; clock1_in              ;
; out1[*]   ; clock_div:L1|clock_out ; 4.835 ; 4.835 ; Rise       ; clock_div:L1|clock_out ;
;  out1[0]  ; clock_div:L1|clock_out ; 4.926 ; 4.926 ; Rise       ; clock_div:L1|clock_out ;
;  out1[1]  ; clock_div:L1|clock_out ; 4.956 ; 4.956 ; Rise       ; clock_div:L1|clock_out ;
;  out1[2]  ; clock_div:L1|clock_out ; 5.010 ; 5.010 ; Rise       ; clock_div:L1|clock_out ;
;  out1[3]  ; clock_div:L1|clock_out ; 5.016 ; 5.016 ; Rise       ; clock_div:L1|clock_out ;
;  out1[4]  ; clock_div:L1|clock_out ; 4.842 ; 4.842 ; Rise       ; clock_div:L1|clock_out ;
;  out1[5]  ; clock_div:L1|clock_out ; 4.835 ; 4.835 ; Rise       ; clock_div:L1|clock_out ;
;  out1[6]  ; clock_div:L1|clock_out ; 4.838 ; 4.838 ; Rise       ; clock_div:L1|clock_out ;
; out2[*]   ; clock_div:L1|clock_out ; 5.099 ; 5.099 ; Rise       ; clock_div:L1|clock_out ;
;  out2[0]  ; clock_div:L1|clock_out ; 5.099 ; 5.099 ; Rise       ; clock_div:L1|clock_out ;
;  out2[1]  ; clock_div:L1|clock_out ; 5.277 ; 5.277 ; Rise       ; clock_div:L1|clock_out ;
;  out2[2]  ; clock_div:L1|clock_out ; 5.270 ; 5.270 ; Rise       ; clock_div:L1|clock_out ;
;  out2[3]  ; clock_div:L1|clock_out ; 5.215 ; 5.215 ; Rise       ; clock_div:L1|clock_out ;
;  out2[4]  ; clock_div:L1|clock_out ; 5.217 ; 5.217 ; Rise       ; clock_div:L1|clock_out ;
;  out2[5]  ; clock_div:L1|clock_out ; 5.251 ; 5.251 ; Rise       ; clock_div:L1|clock_out ;
;  out2[6]  ; clock_div:L1|clock_out ; 5.307 ; 5.307 ; Rise       ; clock_div:L1|clock_out ;
; out3[*]   ; clock_div:L1|clock_out ; 5.586 ; 5.586 ; Rise       ; clock_div:L1|clock_out ;
;  out3[0]  ; clock_div:L1|clock_out ; 5.679 ; 5.679 ; Rise       ; clock_div:L1|clock_out ;
;  out3[1]  ; clock_div:L1|clock_out ; 5.614 ; 5.614 ; Rise       ; clock_div:L1|clock_out ;
;  out3[2]  ; clock_div:L1|clock_out ; 5.593 ; 5.593 ; Rise       ; clock_div:L1|clock_out ;
;  out3[3]  ; clock_div:L1|clock_out ; 5.586 ; 5.586 ; Rise       ; clock_div:L1|clock_out ;
;  out3[4]  ; clock_div:L1|clock_out ; 5.759 ; 5.759 ; Rise       ; clock_div:L1|clock_out ;
;  out3[5]  ; clock_div:L1|clock_out ; 5.682 ; 5.682 ; Rise       ; clock_div:L1|clock_out ;
;  out3[6]  ; clock_div:L1|clock_out ; 5.706 ; 5.706 ; Rise       ; clock_div:L1|clock_out ;
; out4[*]   ; clock_div:L1|clock_out ; 5.870 ; 5.870 ; Rise       ; clock_div:L1|clock_out ;
;  out4[0]  ; clock_div:L1|clock_out ; 5.911 ; 5.911 ; Rise       ; clock_div:L1|clock_out ;
;  out4[1]  ; clock_div:L1|clock_out ; 6.114 ; 6.114 ; Rise       ; clock_div:L1|clock_out ;
;  out4[2]  ; clock_div:L1|clock_out ; 6.067 ; 6.067 ; Rise       ; clock_div:L1|clock_out ;
;  out4[3]  ; clock_div:L1|clock_out ; 5.981 ; 5.981 ; Rise       ; clock_div:L1|clock_out ;
;  out4[4]  ; clock_div:L1|clock_out ; 5.870 ; 5.870 ; Rise       ; clock_div:L1|clock_out ;
;  out4[5]  ; clock_div:L1|clock_out ; 5.974 ; 5.974 ; Rise       ; clock_div:L1|clock_out ;
;  out4[6]  ; clock_div:L1|clock_out ; 6.033 ; 6.033 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -3.067  ; -2.688 ; N/A      ; N/A     ; -1.631              ;
;  clock1_in              ; -3.067  ; -2.688 ; N/A      ; N/A     ; -1.631              ;
;  clock_div:L1|clock_out ; -2.747  ; 0.241  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -92.56  ; -2.688 ; 0.0      ; 0.0     ; -82.283             ;
;  clock1_in              ; -61.516 ; -2.688 ; N/A      ; N/A     ; -44.401             ;
;  clock_div:L1|clock_out ; -31.044 ; 0.000  ; N/A      ; N/A     ; -37.882             ;
+-------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; DUTY1[*]  ; clock1_in              ; 3.864 ; 3.864 ; Rise       ; clock1_in              ;
;  DUTY1[0] ; clock1_in              ; 3.864 ; 3.864 ; Rise       ; clock1_in              ;
;  DUTY1[1] ; clock1_in              ; 3.364 ; 3.364 ; Rise       ; clock1_in              ;
;  DUTY1[2] ; clock1_in              ; 3.309 ; 3.309 ; Rise       ; clock1_in              ;
;  DUTY1[3] ; clock1_in              ; 2.410 ; 2.410 ; Rise       ; clock1_in              ;
;  DUTY1[4] ; clock1_in              ; 2.332 ; 2.332 ; Rise       ; clock1_in              ;
;  DUTY1[5] ; clock1_in              ; 2.246 ; 2.246 ; Rise       ; clock1_in              ;
;  DUTY1[6] ; clock1_in              ; 1.685 ; 1.685 ; Rise       ; clock1_in              ;
;  DUTY1[7] ; clock1_in              ; 0.857 ; 0.857 ; Rise       ; clock1_in              ;
; enable1   ; clock1_in              ; 5.784 ; 5.784 ; Rise       ; clock1_in              ;
; enable1   ; clock_div:L1|clock_out ; 5.607 ; 5.607 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; DUTY1[*]  ; clock1_in              ; 0.329  ; 0.329  ; Rise       ; clock1_in              ;
;  DUTY1[0] ; clock1_in              ; -0.092 ; -0.092 ; Rise       ; clock1_in              ;
;  DUTY1[1] ; clock1_in              ; -0.283 ; -0.283 ; Rise       ; clock1_in              ;
;  DUTY1[2] ; clock1_in              ; -0.268 ; -0.268 ; Rise       ; clock1_in              ;
;  DUTY1[3] ; clock1_in              ; 0.142  ; 0.142  ; Rise       ; clock1_in              ;
;  DUTY1[4] ; clock1_in              ; 0.176  ; 0.176  ; Rise       ; clock1_in              ;
;  DUTY1[5] ; clock1_in              ; 0.221  ; 0.221  ; Rise       ; clock1_in              ;
;  DUTY1[6] ; clock1_in              ; 0.329  ; 0.329  ; Rise       ; clock1_in              ;
;  DUTY1[7] ; clock1_in              ; 0.289  ; 0.289  ; Rise       ; clock1_in              ;
; enable1   ; clock1_in              ; -2.041 ; -2.041 ; Rise       ; clock1_in              ;
; enable1   ; clock_div:L1|clock_out ; -2.504 ; -2.504 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; out1[*]   ; clock1_in              ; 11.460 ; 11.460 ; Rise       ; clock1_in              ;
;  out1[0]  ; clock1_in              ; 11.433 ; 11.433 ; Rise       ; clock1_in              ;
;  out1[1]  ; clock1_in              ; 11.460 ; 11.460 ; Rise       ; clock1_in              ;
;  out1[2]  ; clock1_in              ; 11.253 ; 11.253 ; Rise       ; clock1_in              ;
;  out1[3]  ; clock1_in              ; 11.253 ; 11.253 ; Rise       ; clock1_in              ;
;  out1[4]  ; clock1_in              ; 11.114 ; 11.114 ; Rise       ; clock1_in              ;
;  out1[5]  ; clock1_in              ; 11.123 ; 11.123 ; Rise       ; clock1_in              ;
;  out1[6]  ; clock1_in              ; 11.117 ; 11.117 ; Rise       ; clock1_in              ;
; out2[*]   ; clock1_in              ; 11.345 ; 11.345 ; Rise       ; clock1_in              ;
;  out2[0]  ; clock1_in              ; 10.981 ; 10.981 ; Rise       ; clock1_in              ;
;  out2[1]  ; clock1_in              ; 11.310 ; 11.310 ; Rise       ; clock1_in              ;
;  out2[2]  ; clock1_in              ; 11.312 ; 11.312 ; Rise       ; clock1_in              ;
;  out2[3]  ; clock1_in              ; 11.317 ; 11.317 ; Rise       ; clock1_in              ;
;  out2[4]  ; clock1_in              ; 11.310 ; 11.310 ; Rise       ; clock1_in              ;
;  out2[5]  ; clock1_in              ; 11.345 ; 11.345 ; Rise       ; clock1_in              ;
;  out2[6]  ; clock1_in              ; 11.337 ; 11.337 ; Rise       ; clock1_in              ;
; out3[*]   ; clock1_in              ; 11.114 ; 11.114 ; Rise       ; clock1_in              ;
;  out3[0]  ; clock1_in              ; 11.085 ; 11.085 ; Rise       ; clock1_in              ;
;  out3[1]  ; clock1_in              ; 10.737 ; 10.737 ; Rise       ; clock1_in              ;
;  out3[2]  ; clock1_in              ; 10.775 ; 10.775 ; Rise       ; clock1_in              ;
;  out3[3]  ; clock1_in              ; 10.774 ; 10.774 ; Rise       ; clock1_in              ;
;  out3[4]  ; clock1_in              ; 11.089 ; 11.089 ; Rise       ; clock1_in              ;
;  out3[5]  ; clock1_in              ; 11.083 ; 11.083 ; Rise       ; clock1_in              ;
;  out3[6]  ; clock1_in              ; 11.114 ; 11.114 ; Rise       ; clock1_in              ;
; out4[*]   ; clock1_in              ; 11.672 ; 11.672 ; Rise       ; clock1_in              ;
;  out4[0]  ; clock1_in              ; 11.338 ; 11.338 ; Rise       ; clock1_in              ;
;  out4[1]  ; clock1_in              ; 11.519 ; 11.519 ; Rise       ; clock1_in              ;
;  out4[2]  ; clock1_in              ; 11.547 ; 11.547 ; Rise       ; clock1_in              ;
;  out4[3]  ; clock1_in              ; 11.328 ; 11.328 ; Rise       ; clock1_in              ;
;  out4[4]  ; clock1_in              ; 11.284 ; 11.284 ; Rise       ; clock1_in              ;
;  out4[5]  ; clock1_in              ; 11.333 ; 11.333 ; Rise       ; clock1_in              ;
;  out4[6]  ; clock1_in              ; 11.672 ; 11.672 ; Rise       ; clock1_in              ;
; out1[*]   ; clock_div:L1|clock_out ; 23.049 ; 23.049 ; Rise       ; clock_div:L1|clock_out ;
;  out1[0]  ; clock_div:L1|clock_out ; 22.794 ; 22.794 ; Rise       ; clock_div:L1|clock_out ;
;  out1[1]  ; clock_div:L1|clock_out ; 22.823 ; 22.823 ; Rise       ; clock_div:L1|clock_out ;
;  out1[2]  ; clock_div:L1|clock_out ; 23.049 ; 23.049 ; Rise       ; clock_div:L1|clock_out ;
;  out1[3]  ; clock_div:L1|clock_out ; 23.022 ; 23.022 ; Rise       ; clock_div:L1|clock_out ;
;  out1[4]  ; clock_div:L1|clock_out ; 22.497 ; 22.497 ; Rise       ; clock_div:L1|clock_out ;
;  out1[5]  ; clock_div:L1|clock_out ; 22.489 ; 22.489 ; Rise       ; clock_div:L1|clock_out ;
;  out1[6]  ; clock_div:L1|clock_out ; 22.543 ; 22.543 ; Rise       ; clock_div:L1|clock_out ;
; out2[*]   ; clock_div:L1|clock_out ; 23.480 ; 23.480 ; Rise       ; clock_div:L1|clock_out ;
;  out2[0]  ; clock_div:L1|clock_out ; 22.881 ; 22.881 ; Rise       ; clock_div:L1|clock_out ;
;  out2[1]  ; clock_div:L1|clock_out ; 23.480 ; 23.480 ; Rise       ; clock_div:L1|clock_out ;
;  out2[2]  ; clock_div:L1|clock_out ; 23.411 ; 23.411 ; Rise       ; clock_div:L1|clock_out ;
;  out2[3]  ; clock_div:L1|clock_out ; 23.221 ; 23.221 ; Rise       ; clock_div:L1|clock_out ;
;  out2[4]  ; clock_div:L1|clock_out ; 23.218 ; 23.218 ; Rise       ; clock_div:L1|clock_out ;
;  out2[5]  ; clock_div:L1|clock_out ; 23.255 ; 23.255 ; Rise       ; clock_div:L1|clock_out ;
;  out2[6]  ; clock_div:L1|clock_out ; 23.477 ; 23.477 ; Rise       ; clock_div:L1|clock_out ;
; out3[*]   ; clock_div:L1|clock_out ; 23.828 ; 23.828 ; Rise       ; clock_div:L1|clock_out ;
;  out3[0]  ; clock_div:L1|clock_out ; 23.589 ; 23.589 ; Rise       ; clock_div:L1|clock_out ;
;  out3[1]  ; clock_div:L1|clock_out ; 23.469 ; 23.469 ; Rise       ; clock_div:L1|clock_out ;
;  out3[2]  ; clock_div:L1|clock_out ; 23.280 ; 23.280 ; Rise       ; clock_div:L1|clock_out ;
;  out3[3]  ; clock_div:L1|clock_out ; 23.282 ; 23.282 ; Rise       ; clock_div:L1|clock_out ;
;  out3[4]  ; clock_div:L1|clock_out ; 23.828 ; 23.828 ; Rise       ; clock_div:L1|clock_out ;
;  out3[5]  ; clock_div:L1|clock_out ; 23.587 ; 23.587 ; Rise       ; clock_div:L1|clock_out ;
;  out3[6]  ; clock_div:L1|clock_out ; 23.667 ; 23.667 ; Rise       ; clock_div:L1|clock_out ;
; out4[*]   ; clock_div:L1|clock_out ; 23.713 ; 23.713 ; Rise       ; clock_div:L1|clock_out ;
;  out4[0]  ; clock_div:L1|clock_out ; 23.265 ; 23.265 ; Rise       ; clock_div:L1|clock_out ;
;  out4[1]  ; clock_div:L1|clock_out ; 23.713 ; 23.713 ; Rise       ; clock_div:L1|clock_out ;
;  out4[2]  ; clock_div:L1|clock_out ; 23.510 ; 23.510 ; Rise       ; clock_div:L1|clock_out ;
;  out4[3]  ; clock_div:L1|clock_out ; 23.564 ; 23.564 ; Rise       ; clock_div:L1|clock_out ;
;  out4[4]  ; clock_div:L1|clock_out ; 23.215 ; 23.215 ; Rise       ; clock_div:L1|clock_out ;
;  out4[5]  ; clock_div:L1|clock_out ; 23.527 ; 23.527 ; Rise       ; clock_div:L1|clock_out ;
;  out4[6]  ; clock_div:L1|clock_out ; 23.676 ; 23.676 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; out1[*]   ; clock1_in              ; 5.419 ; 5.419 ; Rise       ; clock1_in              ;
;  out1[0]  ; clock1_in              ; 5.523 ; 5.523 ; Rise       ; clock1_in              ;
;  out1[1]  ; clock1_in              ; 5.553 ; 5.553 ; Rise       ; clock1_in              ;
;  out1[2]  ; clock1_in              ; 5.473 ; 5.473 ; Rise       ; clock1_in              ;
;  out1[3]  ; clock1_in              ; 5.473 ; 5.473 ; Rise       ; clock1_in              ;
;  out1[4]  ; clock1_in              ; 5.419 ; 5.419 ; Rise       ; clock1_in              ;
;  out1[5]  ; clock1_in              ; 5.428 ; 5.428 ; Rise       ; clock1_in              ;
;  out1[6]  ; clock1_in              ; 5.422 ; 5.422 ; Rise       ; clock1_in              ;
; out2[*]   ; clock1_in              ; 5.394 ; 5.394 ; Rise       ; clock1_in              ;
;  out2[0]  ; clock1_in              ; 5.394 ; 5.394 ; Rise       ; clock1_in              ;
;  out2[1]  ; clock1_in              ; 5.498 ; 5.498 ; Rise       ; clock1_in              ;
;  out2[2]  ; clock1_in              ; 5.499 ; 5.499 ; Rise       ; clock1_in              ;
;  out2[3]  ; clock1_in              ; 5.508 ; 5.508 ; Rise       ; clock1_in              ;
;  out2[4]  ; clock1_in              ; 5.506 ; 5.506 ; Rise       ; clock1_in              ;
;  out2[5]  ; clock1_in              ; 5.542 ; 5.542 ; Rise       ; clock1_in              ;
;  out2[6]  ; clock1_in              ; 5.534 ; 5.534 ; Rise       ; clock1_in              ;
; out3[*]   ; clock1_in              ; 5.328 ; 5.328 ; Rise       ; clock1_in              ;
;  out3[0]  ; clock1_in              ; 5.457 ; 5.457 ; Rise       ; clock1_in              ;
;  out3[1]  ; clock1_in              ; 5.328 ; 5.328 ; Rise       ; clock1_in              ;
;  out3[2]  ; clock1_in              ; 5.366 ; 5.366 ; Rise       ; clock1_in              ;
;  out3[3]  ; clock1_in              ; 5.366 ; 5.366 ; Rise       ; clock1_in              ;
;  out3[4]  ; clock1_in              ; 5.469 ; 5.469 ; Rise       ; clock1_in              ;
;  out3[5]  ; clock1_in              ; 5.462 ; 5.462 ; Rise       ; clock1_in              ;
;  out3[6]  ; clock1_in              ; 5.489 ; 5.489 ; Rise       ; clock1_in              ;
; out4[*]   ; clock1_in              ; 5.483 ; 5.483 ; Rise       ; clock1_in              ;
;  out4[0]  ; clock1_in              ; 5.523 ; 5.523 ; Rise       ; clock1_in              ;
;  out4[1]  ; clock1_in              ; 5.664 ; 5.664 ; Rise       ; clock1_in              ;
;  out4[2]  ; clock1_in              ; 5.681 ; 5.681 ; Rise       ; clock1_in              ;
;  out4[3]  ; clock1_in              ; 5.518 ; 5.518 ; Rise       ; clock1_in              ;
;  out4[4]  ; clock1_in              ; 5.483 ; 5.483 ; Rise       ; clock1_in              ;
;  out4[5]  ; clock1_in              ; 5.524 ; 5.524 ; Rise       ; clock1_in              ;
;  out4[6]  ; clock1_in              ; 5.656 ; 5.656 ; Rise       ; clock1_in              ;
; out1[*]   ; clock_div:L1|clock_out ; 4.835 ; 4.835 ; Rise       ; clock_div:L1|clock_out ;
;  out1[0]  ; clock_div:L1|clock_out ; 4.926 ; 4.926 ; Rise       ; clock_div:L1|clock_out ;
;  out1[1]  ; clock_div:L1|clock_out ; 4.956 ; 4.956 ; Rise       ; clock_div:L1|clock_out ;
;  out1[2]  ; clock_div:L1|clock_out ; 5.010 ; 5.010 ; Rise       ; clock_div:L1|clock_out ;
;  out1[3]  ; clock_div:L1|clock_out ; 5.016 ; 5.016 ; Rise       ; clock_div:L1|clock_out ;
;  out1[4]  ; clock_div:L1|clock_out ; 4.842 ; 4.842 ; Rise       ; clock_div:L1|clock_out ;
;  out1[5]  ; clock_div:L1|clock_out ; 4.835 ; 4.835 ; Rise       ; clock_div:L1|clock_out ;
;  out1[6]  ; clock_div:L1|clock_out ; 4.838 ; 4.838 ; Rise       ; clock_div:L1|clock_out ;
; out2[*]   ; clock_div:L1|clock_out ; 5.099 ; 5.099 ; Rise       ; clock_div:L1|clock_out ;
;  out2[0]  ; clock_div:L1|clock_out ; 5.099 ; 5.099 ; Rise       ; clock_div:L1|clock_out ;
;  out2[1]  ; clock_div:L1|clock_out ; 5.277 ; 5.277 ; Rise       ; clock_div:L1|clock_out ;
;  out2[2]  ; clock_div:L1|clock_out ; 5.270 ; 5.270 ; Rise       ; clock_div:L1|clock_out ;
;  out2[3]  ; clock_div:L1|clock_out ; 5.215 ; 5.215 ; Rise       ; clock_div:L1|clock_out ;
;  out2[4]  ; clock_div:L1|clock_out ; 5.217 ; 5.217 ; Rise       ; clock_div:L1|clock_out ;
;  out2[5]  ; clock_div:L1|clock_out ; 5.251 ; 5.251 ; Rise       ; clock_div:L1|clock_out ;
;  out2[6]  ; clock_div:L1|clock_out ; 5.307 ; 5.307 ; Rise       ; clock_div:L1|clock_out ;
; out3[*]   ; clock_div:L1|clock_out ; 5.586 ; 5.586 ; Rise       ; clock_div:L1|clock_out ;
;  out3[0]  ; clock_div:L1|clock_out ; 5.679 ; 5.679 ; Rise       ; clock_div:L1|clock_out ;
;  out3[1]  ; clock_div:L1|clock_out ; 5.614 ; 5.614 ; Rise       ; clock_div:L1|clock_out ;
;  out3[2]  ; clock_div:L1|clock_out ; 5.593 ; 5.593 ; Rise       ; clock_div:L1|clock_out ;
;  out3[3]  ; clock_div:L1|clock_out ; 5.586 ; 5.586 ; Rise       ; clock_div:L1|clock_out ;
;  out3[4]  ; clock_div:L1|clock_out ; 5.759 ; 5.759 ; Rise       ; clock_div:L1|clock_out ;
;  out3[5]  ; clock_div:L1|clock_out ; 5.682 ; 5.682 ; Rise       ; clock_div:L1|clock_out ;
;  out3[6]  ; clock_div:L1|clock_out ; 5.706 ; 5.706 ; Rise       ; clock_div:L1|clock_out ;
; out4[*]   ; clock_div:L1|clock_out ; 5.870 ; 5.870 ; Rise       ; clock_div:L1|clock_out ;
;  out4[0]  ; clock_div:L1|clock_out ; 5.911 ; 5.911 ; Rise       ; clock_div:L1|clock_out ;
;  out4[1]  ; clock_div:L1|clock_out ; 6.114 ; 6.114 ; Rise       ; clock_div:L1|clock_out ;
;  out4[2]  ; clock_div:L1|clock_out ; 6.067 ; 6.067 ; Rise       ; clock_div:L1|clock_out ;
;  out4[3]  ; clock_div:L1|clock_out ; 5.981 ; 5.981 ; Rise       ; clock_div:L1|clock_out ;
;  out4[4]  ; clock_div:L1|clock_out ; 5.870 ; 5.870 ; Rise       ; clock_div:L1|clock_out ;
;  out4[5]  ; clock_div:L1|clock_out ; 5.974 ; 5.974 ; Rise       ; clock_div:L1|clock_out ;
;  out4[6]  ; clock_div:L1|clock_out ; 6.033 ; 6.033 ; Rise       ; clock_div:L1|clock_out ;
+-----------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock1_in              ; clock1_in              ; 619      ; 0        ; 0        ; 0        ;
; clock_div:L1|clock_out ; clock1_in              ; 1        ; 1        ; 0        ; 0        ;
; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 231      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock1_in              ; clock1_in              ; 619      ; 0        ; 0        ; 0        ;
; clock_div:L1|clock_out ; clock1_in              ; 1        ; 1        ; 0        ; 0        ;
; clock_div:L1|clock_out ; clock_div:L1|clock_out ; 231      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 74    ; 74   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 434   ; 434  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 06 19:38:33 2018
Info: Command: quartus_sta counter -c counter
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'counter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock1_in clock1_in
    Info (332105): create_clock -period 1.000 -name clock_div:L1|clock_out clock_div:L1|clock_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.067
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.067       -61.516 clock1_in 
    Info (332119):    -2.747       -31.044 clock_div:L1|clock_out 
Info (332146): Worst-case hold slack is -2.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.688        -2.688 clock1_in 
    Info (332119):     0.625         0.000 clock_div:L1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -44.401 clock1_in 
    Info (332119):    -0.611       -37.882 clock_div:L1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.698
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.698        -7.656 clock1_in 
    Info (332119):    -0.483        -2.190 clock_div:L1|clock_out 
Info (332146): Worst-case hold slack is -1.719
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.719        -1.719 clock1_in 
    Info (332119):     0.241         0.000 clock_div:L1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -36.380 clock1_in 
    Info (332119):    -0.500       -31.000 clock_div:L1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 395 megabytes
    Info: Processing ended: Mon Aug 06 19:38:35 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


