---
title: 基礎編　第5章　SoC設計フローとEDAツール
---

---

# 📘 基礎編 第5章 : SoC設計フローとEDAツール  
**Fundamentals-Chapter 5 : SoC Design Flows and EDA Tools**

---

## 🔗 公式リンク / *Official Links*

| 言語 / Language | GitHub Pages 🌐 | GitHub 💻 |
|-----------------|----------------|-----------|
| 🇯🇵 日本語 / *Japanese* | [![GitHub Pages JP](https://img.shields.io/badge/GitHub%20Pages-日本語版-brightgreen?logo=github)](https://samizo-aitl.github.io/Edusemi-v4x/chapter5_soc_design_flow/) | [![GitHub Repo JP](https://img.shields.io/badge/GitHub-日本語版-blue?logo=github)](https://github.com/Samizo-AITL/Edusemi-v4x/tree/main/chapter5_soc_design_flow) |

---

## 🔄 前章との接続｜Connection to Previous Chapter

| 🇯🇵 日本語 | 🇺🇸 English |
|-----------|-----------|
| 第4章では、MOSトランジスタの**動作・寸法ルール・PDK**を通して「製造可能な設計基盤」を構築しました。 | Chapter 4 established a **manufacturable design base** via MOS characteristics, rules, and PDKs. |
| 第5a章では、その基盤を活用して**SoC設計の上流工程（仕様策定・モジュール選定・インターフェース設計）**を整理しました。 | Chapter 5a organized the **upstream stages of SoC design** (specification, module selection, interface design) based on that foundation. |
| 本章では、それらを踏まえて**SoCとして機能する回路設計・検証プロセス**へと進みます。 | In this chapter, we build on those to proceed to the **design and verification flow of a functional SoC**. |

➡️ [📘 **第4章：MOSトランジスタ特性と設計基盤**](../chapter4_mos_characteristics/README.md)  
➡️ [📘 **Chapter 4: MOS Characteristics and Design Infrastructure**](../chapter4_mos_characteristics/README.md) (EN)  
➡️ [📘 **第5a章：仕様策定・モジュール選定・インターフェース設計**](../chapter5a_spec_module_if/README.md)  
➡️ [📘 **Chapter 5a: Specification, Module Selection, and Interface Design**](../chapter5a_spec_module_if/README.md) (EN)

---

## 🎯 章のねらい｜Chapter Objectives

| 🇯🇵 日本語                                                                                   | 🇺🇸 English                                                                                      |
|--------------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------------|
| - SoC開発の**全体フローと各設計要素**の役割を体系的に理解する                                     | - Understand the **overall SoC development flow** and the role of each design stage.         |
| - 標準セル設計と物理設計の**接続点・制約条件**を実務的に把握する                                    | - Learn how **standard-cell-based design links** to physical design in real-world scenarios. |
| - STAやDFTなど**現代SoCに不可欠な検証技術の基礎**を習得する                                       | - Acquire a foundation in **essential SoC verification techniques**, such as STA and DFT.    |

---

## 📚 節構成｜Chapter Structure

| No. | セクション名（日本語）                                                         | Section Title (English)                                              | 設計段階                  | リンク |
|-----|----------------------------------------------------------------------------------|-----------------------------------------------------------------------|---------------------------|--------|
| 5.1 | SoC設計全体フローと開発視点（RTLからGDSIIまで）                                  | RTL to GDSII: Overall SoC Design Flow and Development Cycle          | 全体（上流〜下流）        | [📎](5.1_soc_design_flow.md) |
| 5.2 | 標準セルと論理合成（フロントエンド設計の中核）                                    | Standard Cells and Logic Synthesis (Core of Front-End Design)        | 論理設計                  | [📎](5.2_standard_cell_based_design.md) |
| 5.3 | クロック設計とタイミング解析（STA入門）                                           | Clock Design and Timing Analysis (Introduction to STA)              | タイミング検証            | [📎](5.3_clock_and_sta.md) |
| 5.4 | 電源・リセット・I/O設計の基礎（物理設計の重要要素）                               | Power, Reset, and I/O Design (Key Elements in Physical Design)       | 物理設計（中盤）          | [📎](5.4_power_io_design.md) |
| 5.5 | テスト構造（DFT技術の実践：Scan/JTAG/BIST）                                       | Test Structures (Practical DFT: Scan, JTAG, BIST)                    | 検証（設計全体に関与）    | [📎](5.5_test_structures.md) |

---

## 🔜 次章への導入｜Lead-in to Next Chapter

| 🇯🇵 日本語                                                                                                         | 🇺🇸 English                                                                                              |
|------------------------------------------------------------------------------------------------------------------|----------------------------------------------------------------------------------------------------------|
| 第6章では、設計完了後のSoCが**実チップとして現実世界に出るまで**のプロセス──**ウエハテスト、パッケージ、出荷**──を学びます。 | Chapter 6 will cover how a completed SoC is **tested, packaged, and finalized** into a real-world product. |

📎 [📘 **第6章：SoCテストとパッケージ工程の理解**](../chapter6_test_and_package/README.md) に進む  
📎 [📘 **Chapter 6: SoC Test and Packaging Process**](../chapter6_test_and_package/README.md) (EN)

---

## 🧩 章のキーワード｜Keywords

- **設計フロー・成果物**:  
  RTL, GDSII, Logic Synthesis, DFT

- **ライブラリ・構成要素**:  
  Standard Cell, Pad Ring, Power Grid

- **検証・解析技術**:  
  STA, Setup/Hold, Clock Tree, Scan Chain, JTAG, BIST

---

## 📘 章末ミニ用語集｜Mini Glossary for Chapter 5

| 用語 / Term             | 概要 / Description | 節 / Section |
|--------------------------|--------------------|--------------|
| **RTL**                  | ハードウェア記述の上位抽象レベル | [5.1](5.1_soc_design_flow.md) |
| **Netlist**              | 論理素子と配線の接続情報         | [5.1](5.1_soc_design_flow.md), [5.2](5.2_standard_cell_based_design.md) |
| **Standard Cell**        | 事前設計されたロジックセル群     | [5.2](5.2_standard_cell_based_design.md) |
| **Logic Synthesis**      | RTLをゲートへ変換する工程         | [5.2](5.2_standard_cell_based_design.md) |
| **STA**                  | シミュレーションを使わないタイミング解析 | [5.3](5.3_clock_and_sta.md) |
| **Setup/Hold Violation** | データの安定条件違反             | [5.3](5.3_clock_and_sta.md) |
| **Slack**                | 許容遅延と実遅延の差              | [5.3](5.3_clock_and_sta.md) |
| **Clock Tree Synthesis** | クロックスキューを抑える手法     | [5.3](5.3_clock_and_sta.md) |
| **IR Drop**              | 配線抵抗による電圧低下            | [5.4](5.4_power_io_design.md) |
| **Decap**                | 電源安定用コンデンサ              | [5.4](5.4_power_io_design.md) |
| **Reset**                | 初期化を行う回路・信号            | [5.4](5.4_power_io_design.md) |
| **Pad Cell**             | 外部接続・保護のためのセル        | [5.4](5.4_power_io_design.md) |
| **ESD Protection**       | 静電気破壊を防ぐ保護回路          | [5.4](5.4_power_io_design.md) |
| **DFT**                  | テスト容易化設計                 | [5.5](5.5_test_structures.md) |
| **Scan Chain**           | FFを直列接続し観測可能にする構造  | [5.5](5.5_test_structures.md) |
| **JTAG**                 | テストアクセス規格（IEEE 1149.1） | [5.5](5.5_test_structures.md) |
| **BIST**                 | 自己検査機構（MBIST, LBIST）      | [5.5](5.5_test_structures.md) |

---

## 📌 補足情報｜Supplement

- **Open-source EDA Tools**:  
  OpenROAD, Yosys, KLayout, Magic, Verilator, OpenSTA

- **関連教材リンク｜Related Material Links**:  
  - [Sky130 PDK Docs](https://skywater-pdk.readthedocs.io)  
  - [The OpenROAD Project](https://theopenroadproject.org)  
  - [EDA Playground](https://www.edaplayground.com/)  

---

## 👤 **著者・ライセンス | Author & License**

| 📌 項目 / Item | 📄 内容 / Details |
|------|------|
| **著者 / Author** | **三溝 真一**（Shinichi Samizo） |
| **💻 GitHub** | [![GitHub](https://img.shields.io/badge/GitHub-Samizo--AITL-blue?style=for-the-badge&logo=github)](https://github.com/Samizo-AITL) |
| **📜 ライセンス / License** | [![Hybrid License](https://img.shields.io/badge/License-Hybrid-blueviolet?style=for-the-badge)](https://samizo-aitl.github.io/Edusemi-v4x/#-ライセンス--license)<br>コード / Code: [MIT](https://opensource.org/licenses/MIT)<br>教材テキスト / Text: [CC BY 4.0](https://creativecommons.org/licenses/by/4.0/)<br>図表 / Figures: [CC BY-NC 4.0](https://creativecommons.org/licenses/by-nc/4.0/) |

---

## 🔙 戻る｜Back to Top

🏠 [![Site](https://img.shields.io/badge/Site-Edusemi--v4x-lightgrey?style=for-the-badge&logo=githubpages&labelColor=555&color=brightgreen)](../) [![Repo](https://img.shields.io/badge/Repo-Edusemi--v4x-lightgrey?style=for-the-badge&logo=github&labelColor=555&color=blue)](https://github.com/Samizo-AITL/Edusemi-v4x)
