###################
## XILINXSOURCES ##
###################
XILINXUNISIM_SOURCES = \
$(XILINXUNISIM_SRC_DIR)/unisim_VCOMP.vhd  \
$(XILINXUNISIM_SRC_DIR)/unisim_VPKG.vhd \
$(XILINXUNISIM_SRC_DIR)/unisim_SMODEL.vhd  \
$(XILINXUNISIM_SRC_DIR)/unisim_virtex5_SMODEL.vhd  \
$(XILINXUNISIM_SRC_DIR)/unisim_VITAL.vhd
#$(XILINXUNISIM_SRC_DIR)/unisim_SECUREIP.vhd  \

XILINXSIMPRIM_SOURCES = \
$(XILINXSIMPRIM_SRC_DIR)/simprim_Vpackage.vhd \
#$(XILINXSIMPRIM_SRC_DIR)/simprim_VITAL.vhd \
#$(XILINXSIMPRIM_SRC_DIR)/simprim_Vcomponents.vhd \
#$(XILINXSIMPRIM_SRC_DIR)/simprim_SMODEL.vhd


XILINXCORELIB_SOURCES = \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_2.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_2_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_2_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_constants_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_utils_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_baseblox_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v3_0_consts.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_pkg_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v3_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v3_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cam_v6_1.vhd \
$(XILINXCORELIB_SRC_DIR)/cam_v6_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/iputils_std_logic_arith.vhd \
$(XILINXCORELIB_SRC_DIR)/iputils_std_logic_unsigned.vhd \
$(XILINXCORELIB_SRC_DIR)/iputils_conv.vhd \
$(XILINXCORELIB_SRC_DIR)/iputils_misc.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_2.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_2_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_2_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_constants_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_utils_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_baseblox_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_mult_gen_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sdivider_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sdivider_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sdivider_v4_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/sdivider_v4_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_sdivider_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_constants_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_utils_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_comps_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_sim_arch_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/baseblox_v6_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/ul_utils.vhd \
$(XILINXCORELIB_SRC_DIR)/iputils_mem87.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/async_fifo_v6_1.vhd \
$(XILINXCORELIB_SRC_DIR)/async_fifo_v6_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_constants_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/family.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v7_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_utils_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_3.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_3_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_3_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_3_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_pkg_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_mem_init_file_pack_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_7.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_7_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_7_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_7_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/bip_utils_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_counter_v1_0_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v10_0_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_constants_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_utils_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_baseblox_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_pipe_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_pipe_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_pipe_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_pipe_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_counter_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_counter_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_counter_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_counter_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v10_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v10_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v10_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v10_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v10_0_legacy.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_pkg_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mem_init_file_pack_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_mult_gen_v10_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v10_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v10_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v10_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v10_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v6_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_const_pkg_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/parm_v8_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/ccm_v8_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v8_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_pkg_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v8_0_non_seq.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v8_0_non_seq_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/iputils_family.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v5_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_pkg_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_mem_init_file_pack_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_4.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_4_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_4_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_4_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/iputils_math.vhd \
$(XILINXCORELIB_SRC_DIR)/iputils_slv.vhd \
$(XILINXCORELIB_SRC_DIR)/cam_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/cam_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cam_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/cam_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_1.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v9_0_rtl_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_constants_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_utils_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v5_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v5_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_pkg_v6_1.vhd \
$(XILINXCORELIB_SRC_DIR)/mem_init_file_pack_v6_1.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v6_1.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v6_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v6_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v6_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_constants_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_utils_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_comps_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_sim_arch_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v2_2.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v2_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/async_fifo_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/async_fifo_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_pkg_v3_2.vhd \
$(XILINXCORELIB_SRC_DIR)/mem_init_file_pack_v3_2.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v3_2.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v3_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v9_1_rtl_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_comps_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_sim_arch_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/baseblox_v7_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/lfsr_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/lfsr_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_div_repmult_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/div_repmult_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/div_repmult_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/div_repmult_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/div_repmult_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_pkg_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_2.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_2_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_2_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v3_1.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v3_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v3_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v3_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_consts_v3_1.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_pkg_v3_1.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/bip_usecase_utils_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/bip_dsp48_acc_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_acc_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_acc_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_accum_v1_0_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_accum_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_accum_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_accum_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_accum_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xcc_utils_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v1_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v1_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v1_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v1_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v7_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v7_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v7_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v7_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v7_1_services.vhd \
$(XILINXCORELIB_SRC_DIR)/lfsr_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/lfsr_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/bip_dsp48_addsub_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_addsub_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_addsub_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_addsub_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_addsub_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_pkg_v10_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v10_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v10_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v10_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v10_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_6.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_6_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_6_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_6_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_addsub_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_addsub_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v2_3.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v2_3_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_3.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_3_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_3_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_3_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_pkg_v10_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v10_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v10_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v10_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v10_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_pkg_v6_2.vhd \
$(XILINXCORELIB_SRC_DIR)/mem_init_file_pack_v6_2.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v6_2.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v6_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v6_2_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v6_2_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_constants_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_utils_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_comps_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_sim_arch_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_pkg_v6_3.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_mem_init_file_pack_v6_3.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_3.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_3_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_3_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_3_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_3_services.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_4_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_4.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_4_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_4_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_1_services.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_pkg_v6_1.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_mem_init_file_pack_v6_1.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_1.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_const_pkg_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/parm_v6_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/ccm_v6_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/sqm_v6_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v6_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_pkg_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v6_0_non_seq.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v6_0_non_seq_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v6_0_seq.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v6_0_seq_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/async_fifo_v5_1.vhd \
$(XILINXCORELIB_SRC_DIR)/async_fifo_v5_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_pkg_v3_2.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v3_2.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v3_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v4_0_consts.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_pkg_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v4_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v4_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_3.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_3_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_3_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_3_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_pkg_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mem_init_file_pack_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/async_fifo_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/async_fifo_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_constants_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_comps_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_utils_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_sim_arch_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dist_mem_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_5.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_5_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_5_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_5_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_1.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/template.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v2_1.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v2_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_pkg_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v8_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v8_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v1_1.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v1_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_4.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_4_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_4_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_4_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v4_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_pkg_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mem_init_file_pack_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V1_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v2_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v2_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v2_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v2_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cam_v5_1.vhd \
$(XILINXCORELIB_SRC_DIR)/cam_v5_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_div_gen_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/div_gen_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/div_gen_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/div_gen_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/div_gen_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_8.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_8_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_8_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/BLK_MEM_GEN_V2_8_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v9_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_lut_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v4_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/async_fifo_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/async_fifo_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_pkg_v6_2.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_mem_init_file_pack_v6_2.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_2.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_2_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_2_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemdp_v6_2_services.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_bufe_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/baseblox_v5_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_decode_binary_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_comps_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/prims_sim_arch_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_addsub_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v5_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v5_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_ld_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_compare_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bus_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_counter_binary_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_slice_buft_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_pkg_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/blkmemsp_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_pkg_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_v5_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/sync_fifo_v5_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_2.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_2_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/dist_mem_gen_v3_2_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_3.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_3_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_3_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/fifo_generator_v3_3_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/decode_8b10b_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/decode_8b10b_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/pci_exp_4_lane_64b_dsport.vhd \
$(XILINXCORELIB_SRC_DIR)/pci_exp_1_lane_64b_dsport.vhd \
$(XILINXCORELIB_SRC_DIR)/decode_8b10b_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/decode_8b10b_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/decode_8b10b_v7_1.vhd \
$(XILINXCORELIB_SRC_DIR)/decode_8b10b_v7_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/decode_8b10b_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/decode_8b10b_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/encode_8b10b_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/encode_8b10b_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/encode_8b10b_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/encode_8b10b_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_decoder_v5_1.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_decoder_v5_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_acc_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_acc_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mac_fir_v3_0_comp.vhd \
#$(XILINXCORELIB_SRC_DIR)/fir_compiler_v1_0_xst_comp.vhd \
#$(XILINXCORELIB_SRC_DIR)/fir_compiler_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_802_16e_v1_1.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_802_16e_v1_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_802_16e_v1_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_802_16e_v1_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sdivider_unobf_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sdivider_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/ddc_v1_0_pack.vhd \
$(XILINXCORELIB_SRC_DIR)/ddc_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp_top_level_pkg_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp_v4_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_3gpp2_v2_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_3gpp2_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_const_pkg_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/parm_v4_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/ccm_v4_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/sqm_v4_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v4_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_pkg_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v4_0_pack.vhd \
$(XILINXCORELIB_SRC_DIR)/pipe_bhv_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/pipe_bhv_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft32_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft32_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_const_pkg_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/parm_v7_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/ccm_v7_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/sqm_v7_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v7_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/iputils_std_logic_signed.vhd \
$(XILINXCORELIB_SRC_DIR)/cordic_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/cordic_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dafir_pack_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_da_fir_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_da_fir_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_3gpp_v3_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_3gpp_v3_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/viterbi_v6_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/viterbi_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/lte_ul_channel_decoder_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/lte_ul_channel_decoder_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/viterbi_v6_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/viterbi_v6_2_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dvb_s2_fec_encoder_v1_3_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dvb_s2_fec_encoder_v1_3.vhd \
$(XILINXCORELIB_SRC_DIR)/dvb_s2_fec_encoder_v1_3_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/rach_3gpp_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/rach_3gpp_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/rach_3gpp_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/rach_3gpp_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_toplevel_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_v2_1.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_v2_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_v2_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_v2_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sdivider_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sdivider_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sdivider_v5_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/sdivider_v5_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_2_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_2_interpolate_bhv.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_2_decimate_bhv.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_2_sim_comps.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_2.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_2_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_2_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v5_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mac_fir_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v5_1_pack.vhd \
$(XILINXCORELIB_SRC_DIR)/pipe_bhv_v5_1.vhd \
$(XILINXCORELIB_SRC_DIR)/pipe_bhv_v5_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v5_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v5_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dvb_s2_fec_encoder_v1_2_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dvb_s2_fec_encoder_v1_2.vhd \
$(XILINXCORELIB_SRC_DIR)/dvb_s2_fec_encoder_v1_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v2_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v1_0_consts.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_intlv_3gpplte_v2_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_intlv_3gpplte_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dither_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/dither_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dither_add_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/dither_add_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dds_v4_0_pack.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dds_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dds_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_0_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_0_sim_comps.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/interpolate_behave.vhd \
$(XILINXCORELIB_SRC_DIR)/decimate_behave.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mac_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp_top_level_pkg_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp_v3_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_802_16e_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_802_16e_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_802_16e_v2_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_802_16e_v2_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft_utils.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft256.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft256_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft16.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft16_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft1024.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft1024_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft64.vhd \
$(XILINXCORELIB_SRC_DIR)/vfft64_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v3_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v3_2_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_3gpp_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_3gpp_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft1024_v1_1.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft1024_v1_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_3gpplte_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_3gpplte_v2_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v6_1_consts.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v6_1.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v6_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v6_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v6_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_pkg_v10_1.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v10_1.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v10_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v10_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v10_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v5_0_comp_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v5_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v5_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v4_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v4_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_3gpp_v3_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_3gpp_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dds_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/viterbi_v6_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/viterbi_v6_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/lte_dl_channel_encoder_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/lte_dl_channel_encoder_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mac_v3_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/bip_bram18k_v1_0_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_bram18k_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_bram18k_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_bram18k_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_bram18k_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v4_0_sim_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v4_0_sim_comps.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v4_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v4_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v4_0_da_fir.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v4_0_mac_fir.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_addsub_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_addsub_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_3gpp_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_3gpp_v3_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v4_1_pack.vhd \
$(XILINXCORELIB_SRC_DIR)/pipe_bhv_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/pipe_bhv_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dither_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dither_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dither_add_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dither_add_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_const_pkg_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/parm_v5_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/ccm_v5_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/sqm_v5_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v5_0_services.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dds_v4_1_pack.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_pkg_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v5_0_non_seq.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v5_0_non_seq_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v5_0_seq.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v5_0_seq_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_round_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_round_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_eff_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_eff_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dds_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dds_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/bit_correlator_comp_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/bit_correlator_pack_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/bit_correlator_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mac_fir_v5_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mac_fir_v5_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/mac_fir_v5_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v4_1.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v4_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v4_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v4_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dft_v2_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dft_v2_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mux_bit_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_fd_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v4_2_pack.vhd \
$(XILINXCORELIB_SRC_DIR)/pipe_bhv_v4_2.vhd \
$(XILINXCORELIB_SRC_DIR)/pipe_bhv_v4_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v4_2.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v4_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp2_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp2_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp2_v2_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp2_v2_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_pack_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_cic_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_cic_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_intlv_3gpplte_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_intlv_3gpplte_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_enc_802_16e_v2_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_enc_802_16e_v2_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_mac_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/div_gen_v2_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/div_gen_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/div_gen_hdl_pkg_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/div_gen_pkg_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/bip_dsp48_mult_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_mult_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_mult_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_mult_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_mult_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/bip_dsp48_multadd_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_multadd_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_multadd_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_multadd_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_multadd_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v3_1.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v3_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v9_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_reg_fd_v9_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_0_reg.vhd \
$(XILINXCORELIB_SRC_DIR)/xcc_utils_v9_1.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_dds_compiler_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_0_sim_comps.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v6_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v6_1.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v6_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_3gpplte_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_3gpplte_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_802_16e_v2_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_802_16e_v2_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v1_1_reg.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_dds_compiler_v1_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v1_1_sim_comps.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v1_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v1_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v1_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v1_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cordic_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/cordic_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dvb_s2_fec_encoder_v1_4_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dvb_s2_fec_encoder_v1_4.vhd \
$(XILINXCORELIB_SRC_DIR)/dvb_s2_fec_encoder_v1_4_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dlcr_3gpp_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dlcr_3gpp_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dft_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dft_v3_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/bip_dsp48_multacc_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_multacc_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_multacc_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_multacc_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_dsp48_multacc_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bus_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_pkg_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v7_0_non_seq.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v7_0_non_seq_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v7_0_seq.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v7_0_seq_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/mult_gen_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_shift_ram_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cmpy_v2_0_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/cmpy_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/cmpy_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_twos_comp_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v5_0_pack.vhd \
$(XILINXCORELIB_SRC_DIR)/pipe_bhv_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/pipe_bhv_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_sin_cos_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_gate_bit_bus_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v7_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_accum_v7_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v3_1.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v3_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v6_0_consts.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v6_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v6_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sim_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v3_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_template.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v5_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v5_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dafir_pack_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_da_fir_v8_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_da_fir_v8_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dafir_pack_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/da_fir_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/da_fir_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/da_2d_dct_pack_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/da_1d_dct_pack_v2_1.vhd \
$(XILINXCORELIB_SRC_DIR)/da_1d_dct_v2_1.vhd \
$(XILINXCORELIB_SRC_DIR)/da_1d_dct_v2_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/da_2d_dct_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/da_2d_dct_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_dec_802_16e_basestation_v3_1.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_dec_802_16e_basestation_v3_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_dec_802_16e_basestation_v3_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_dec_802_16e_basestation_v3_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_dec_802_16e_basestation_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_dec_802_16e_basestation_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_dec_802_16e_basestation_v3_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_dec_802_16e_basestation_v3_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/viterbi_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/viterbi_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dafir_pack_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_da_fir_v9_0.vhd \
$(XILINXCORELIB_SRC_DIR)/c_da_fir_v9_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_da_fir_v9_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/c_da_fir_v9_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/c_dds_v4_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_decoder_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/pkg_dds_compiler_v2_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_1_sim_comps.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_1.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/dds_compiler_v2_1_reg.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_3gpp_v3_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/tcc_encoder_3gpp_v3_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v6_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v6_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cmpy_v2_1_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/cmpy_v2_1.vhd \
$(XILINXCORELIB_SRC_DIR)/cmpy_v2_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v5_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/rs_encoder_v5_0.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v6_0.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v6_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/convolution_v6_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mac_fir_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/hrdiv_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/hrdiv_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/hrdiv_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/hrdiv_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/hrdiv_hdl_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/hrdiv_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_1_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_1_sim_comps.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_1.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_1_decimate_bhv.vhd \
$(XILINXCORELIB_SRC_DIR)/cic_compiler_v1_1_interpolate_bhv.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v3_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v3_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v5_1_comp_pkg.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v5_1.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v5_1_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v5_1_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_v5_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mac_fir_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/mac_fir_v2_0_pack.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v2_0_consts.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_pkg_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v2_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v2_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v2_0.vhd \
$(XILINXCORELIB_SRC_DIR)/floating_point_v2_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_multadd_pkg_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_multadd_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_multadd_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_multadd_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/xbip_multadd_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/searcher_3gpp_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/searcher_3gpp_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/searcher_3gpp_v1_0_xst.vhd \
$(XILINXCORELIB_SRC_DIR)/searcher_3gpp_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp_top_level_pkg_v4_0.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp_v4_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/addr_gen_3gpp_v4_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/xfft_v3_2_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/ldpc_802_16_enc_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/ldpc_802_16_enc_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/ldpc_802_16_enc_v1_0_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_turbo_v1_0.vhd \
$(XILINXCORELIB_SRC_DIR)/sid_turbo_v1_0_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v3_1_xst_comp.vhd \
$(XILINXCORELIB_SRC_DIR)/fir_compiler_v3_1_comp.vhd
