1. 建立时间不满足如何解决？[建立保持时间及违例解决方法 - 知乎 (zhihu.com)](https://zhuanlan.zhihu.com/p/465850515)
2. FIFO深度如何计算？[如何简单快速地计算FIFO的最小深度？（笔面试常客）_fifo 0.3平方毫米-CSDN博客](https://blog.csdn.net/wuzhikaidetb/article/details/121659618?ops_request_misc=%7B%22request%5Fid%22%3A%22171348940116800178510345%22%2C%22scm%22%3A%2220140713.130102334.pc%5Fblog.%22%7D&request_id=171348940116800178510345&biz_id=0&utm_medium=distribute.pc_search_result.none-task-blog-2~blog~first_rank_ecpm_v1~rank_v31_ecpm-1-121659618-null-null.nonecase&utm_term=深度&spm=1018.2226.3001.4450)

3. “FPGA里边如何实现异步数据同步的问题，我说用FIFO或双口RAM，面试官问还有其他办法吗，我说我就知道这两个，接着问为什么fifo可以实现异步，我说读写时钟可以不同，面试官说内部原理呢，我说没有了解过”

   [跨时钟域（CDC）设计方法之单bit信号篇（一）_握手实现cdc-CSDN博客](https://blog.csdn.net/wuzhikaidetb/article/details/123465709?spm=1001.2014.3001.5501)

   [跨时钟域（CDC）设计方法之多bit信号篇（一）_多bit跨时钟域-CSDN博客](https://wuzhikai.blog.csdn.net/article/details/123653241)

4. 如何降低功耗？
5. 反问-您作为面试官最看重什么特质的面试者?您作为前辈能否给小生一点职业规划上的指导？请问如果通过了全部笔面流程，大概多久能有结果?
6. 用coms做个与门？

7. [异步FIFO深度为何只能为偶数_异步fifo深度不可能是-CSDN博客](https://blog.csdn.net/qq_43433724/article/details/137642935#:~:text=答案是可以的，按,FIFO的设计。)

8. 芯片设计流程？（IC）

9. 用过的FPGA芯片型号的意思？EP4CE10F17C8、10M50DAF484C7G

10. 有无了解过PCI-E协议，简单说说？

11. 用D触发器画一个二分频？
12. 用Verilog写一个带异步复位、同步清零的17进制计数器？