Simulator report for lab
Fri Apr 21 11:50:14 2023
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 600 nodes    ;
; Simulation Coverage         ;      25.24 % ;
; Total Number of Transitions ; 4680         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; FLEX10KE     ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      25.24 % ;
; Total nodes checked                                 ; 600          ;
; Total output ports checked                          ; 614          ;
; Total output ports with complete 1/0-value coverage ; 155          ;
; Total output ports with no 1/0-value coverage       ; 347          ;
; Total output ports with no 1-value coverage         ; 427          ;
; Total output ports with no 0-value coverage         ; 379          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                              ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; Node Name                                                                 ; Output Port Name                                                          ; Output Port Type ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; |lab|C[0]~0                                                               ; |lab|C[0]~0                                                               ; out              ;
; |lab|C[0]~1                                                               ; |lab|C[0]~1                                                               ; out0             ;
; |lab|C[0]~2                                                               ; |lab|C[0]~2                                                               ; out              ;
; |lab|Carry~0                                                              ; |lab|Carry~0                                                              ; out              ;
; |lab|Carry~1                                                              ; |lab|Carry~1                                                              ; out0             ;
; |lab|Carry~4                                                              ; |lab|Carry~4                                                              ; out              ;
; |lab|and_current_state~0                                                  ; |lab|and_current_state~0                                                  ; out              ;
; |lab|and_current_state~1                                                  ; |lab|and_current_state~1                                                  ; out              ;
; |lab|and_current_state~2                                                  ; |lab|and_current_state~2                                                  ; out              ;
; |lab|and_current_state~3                                                  ; |lab|and_current_state~3                                                  ; out              ;
; |lab|and_current_state~4                                                  ; |lab|and_current_state~4                                                  ; out              ;
; |lab|Carry~6                                                              ; |lab|Carry~6                                                              ; out              ;
; |lab|and_next_state~0                                                     ; |lab|and_next_state~0                                                     ; out              ;
; |lab|and_next_state~1                                                     ; |lab|and_next_state~1                                                     ; out              ;
; |lab|and_next_state~2                                                     ; |lab|and_next_state~2                                                     ; out              ;
; |lab|and_next_state~3                                                     ; |lab|and_next_state~3                                                     ; out              ;
; |lab|and_next_state~4                                                     ; |lab|and_next_state~4                                                     ; out              ;
; |lab|Carry~7                                                              ; |lab|Carry~7                                                              ; out0             ;
; |lab|C~54                                                                 ; |lab|C~54                                                                 ; out              ;
; |lab|C[3]~3                                                               ; |lab|C[3]~3                                                               ; out              ;
; |lab|C[3]~4                                                               ; |lab|C[3]~4                                                               ; out0             ;
; |lab|C~57                                                                 ; |lab|C~57                                                                 ; out              ;
; |lab|C[3]~7                                                               ; |lab|C[3]~7                                                               ; out              ;
; |lab|C[3]~8                                                               ; |lab|C[3]~8                                                               ; out0             ;
; |lab|C[3]~11                                                              ; |lab|C[3]~11                                                              ; out              ;
; |lab|C[3]~12                                                              ; |lab|C[3]~12                                                              ; out0             ;
; |lab|WideNor1                                                             ; |lab|WideNor1                                                             ; out0             ;
; |lab|C~64                                                                 ; |lab|C~64                                                                 ; out              ;
; |lab|C[2]~16                                                              ; |lab|C[2]~16                                                              ; out              ;
; |lab|C[2]~17                                                              ; |lab|C[2]~17                                                              ; out0             ;
; |lab|C~67                                                                 ; |lab|C~67                                                                 ; out              ;
; |lab|C[2]~20                                                              ; |lab|C[2]~20                                                              ; out              ;
; |lab|C[2]~21                                                              ; |lab|C[2]~21                                                              ; out0             ;
; |lab|C[2]~24                                                              ; |lab|C[2]~24                                                              ; out              ;
; |lab|C~70                                                                 ; |lab|C~70                                                                 ; out              ;
; |lab|C[2]~26                                                              ; |lab|C[2]~26                                                              ; out0             ;
; |lab|C[1]~30                                                              ; |lab|C[1]~30                                                              ; out              ;
; |lab|C[1]~31                                                              ; |lab|C[1]~31                                                              ; out0             ;
; |lab|C[1]~34                                                              ; |lab|C[1]~34                                                              ; out              ;
; |lab|C[1]~35                                                              ; |lab|C[1]~35                                                              ; out0             ;
; |lab|C[0]$latch                                                           ; |lab|C[0]$latch                                                           ; out              ;
; |lab|C~73                                                                 ; |lab|C~73                                                                 ; out              ;
; |lab|C[0]~36                                                              ; |lab|C[0]~36                                                              ; out              ;
; |lab|C[0]~37                                                              ; |lab|C[0]~37                                                              ; out              ;
; |lab|C[1]~40                                                              ; |lab|C[1]~40                                                              ; out              ;
; |lab|C[1]~41                                                              ; |lab|C[1]~41                                                              ; out0             ;
; |lab|C~74                                                                 ; |lab|C~74                                                                 ; out0             ;
; |lab|C~75                                                                 ; |lab|C~75                                                                 ; out0             ;
; |lab|C~76                                                                 ; |lab|C~76                                                                 ; out0             ;
; |lab|C~77                                                                 ; |lab|C~77                                                                 ; out0             ;
; |lab|C[0]~45                                                              ; |lab|C[0]~45                                                              ; out              ;
; |lab|C[0]~46                                                              ; |lab|C[0]~46                                                              ; out0             ;
; |lab|C[0]~47                                                              ; |lab|C[0]~47                                                              ; out0             ;
; |lab|C[0]~48                                                              ; |lab|C[0]~48                                                              ; out              ;
; |lab|C[0]~49                                                              ; |lab|C[0]~49                                                              ; out              ;
; |lab|C[0]~50                                                              ; |lab|C[0]~50                                                              ; out              ;
; |lab|C[0]~51                                                              ; |lab|C[0]~51                                                              ; out              ;
; |lab|and_next_state.and2__S4                                              ; |lab|and_next_state.and2__S4                                              ; regout           ;
; |lab|and_next_state.and2__S3                                              ; |lab|and_next_state.and2__S3                                              ; regout           ;
; |lab|and_next_state.and2__S2                                              ; |lab|and_next_state.and2__S2                                              ; regout           ;
; |lab|and_next_state.and2__S1                                              ; |lab|and_next_state.and2__S1                                              ; regout           ;
; |lab|and_next_state.and2__S0                                              ; |lab|and_next_state.and2__S0                                              ; regout           ;
; |lab|and_current_state.and2__S4                                           ; |lab|and_current_state.and2__S4                                           ; regout           ;
; |lab|and_current_state.and2__S3                                           ; |lab|and_current_state.and2__S3                                           ; regout           ;
; |lab|and_current_state.and2__S2                                           ; |lab|and_current_state.and2__S2                                           ; regout           ;
; |lab|and_current_state.and2__S1                                           ; |lab|and_current_state.and2__S1                                           ; regout           ;
; |lab|and_current_state.and2__S0                                           ; |lab|and_current_state.and2__S0                                           ; regout           ;
; |lab|A[3]                                                                 ; |lab|A[3]                                                                 ; out              ;
; |lab|B[0]                                                                 ; |lab|B[0]                                                                 ; out              ;
; |lab|B[1]                                                                 ; |lab|B[1]                                                                 ; out              ;
; |lab|B[2]                                                                 ; |lab|B[2]                                                                 ; out              ;
; |lab|opCode[0]                                                            ; |lab|opCode[0]                                                            ; out              ;
; |lab|opCode[1]                                                            ; |lab|opCode[1]                                                            ; out              ;
; |lab|clk                                                                  ; |lab|clk                                                                  ; out              ;
; |lab|C[0]                                                                 ; |lab|C[0]                                                                 ; pin_out          ;
; |lab|x_or_next_state~5                                                    ; |lab|x_or_next_state~5                                                    ; out0             ;
; |lab|x_or_current_state~5                                                 ; |lab|x_or_current_state~5                                                 ; out0             ;
; |lab|add_next_state~5                                                     ; |lab|add_next_state~5                                                     ; out0             ;
; |lab|add_current_state~5                                                  ; |lab|add_current_state~5                                                  ; out0             ;
; |lab|and_next_state~5                                                     ; |lab|and_next_state~5                                                     ; out0             ;
; |lab|and_current_state~5                                                  ; |lab|and_current_state~5                                                  ; out0             ;
; |lab|sub_next_state~5                                                     ; |lab|sub_next_state~5                                                     ; out0             ;
; |lab|sub_current_state~5                                                  ; |lab|sub_current_state~5                                                  ; out0             ;
; |lab|current_state~16                                                     ; |lab|current_state~16                                                     ; out0             ;
; |lab|Selector0~3                                                          ; |lab|Selector0~3                                                          ; out0             ;
; |lab|Equal1~4                                                             ; |lab|Equal1~4                                                             ; out0             ;
; |lab|Equal5~33                                                            ; |lab|Equal5~33                                                            ; out0             ;
; |lab|lpm_add_sub:Add12|result_node[0]                                     ; |lab|lpm_add_sub:Add12|result_node[0]                                     ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[0]~0                  ; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[0]                    ; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~1                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~1                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |lab|lpm_add_sub:Add10|result_node[0]                                     ; |lab|lpm_add_sub:Add10|result_node[0]                                     ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[0]                        ; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[0]                        ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[0]~0                  ; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[0]                    ; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~1                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~1                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |lab|lpm_add_sub:Add8|result_node[0]                                      ; |lab|lpm_add_sub:Add8|result_node[0]                                      ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; sout             ;
; |lab|lpm_add_sub:Add7|result_node[0]                                      ; |lab|lpm_add_sub:Add7|result_node[0]                                      ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; sout             ;
; |lab|lpm_add_sub:Add5|result_node[1]                                      ; |lab|lpm_add_sub:Add5|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]~2                   ; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]~2                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add3|result_node[1]                                      ; |lab|lpm_add_sub:Add3|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add3|result_node[2]                                      ; |lab|lpm_add_sub:Add3|result_node[2]                                      ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~2                   ; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]~2                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]                     ; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~9                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~9                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~11                                  ; |lab|lpm_add_sub:Add3|addcore:adder|_~11                                  ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; |lab|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; sout             ;
; |lab|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cout[1]       ; cout             ;
; |lab|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add1|result_node[1]                                      ; |lab|lpm_add_sub:Add1|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add1|result_node[2]                                      ; |lab|lpm_add_sub:Add1|result_node[2]                                      ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~2                   ; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~2                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                     ; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~9                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~9                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~11                                  ; |lab|lpm_add_sub:Add1|addcore:adder|_~11                                  ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; |lab|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; sout             ;
; |lab|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1]       ; cout             ;
; |lab|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add0|result_node[1]                                      ; |lab|lpm_add_sub:Add0|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add0|result_node[2]                                      ; |lab|lpm_add_sub:Add0|result_node[2]                                      ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~2                   ; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~2                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                     ; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~9                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~9                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~11                                  ; |lab|lpm_add_sub:Add0|addcore:adder|_~11                                  ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; |lab|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; sout             ;
; |lab|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1]       ; cout             ;
; |lab|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                 ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; Node Name                                                                 ; Output Port Name                                                          ; Output Port Type ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; |lab|x_or_current_state.x_or2_S0                                          ; |lab|x_or_current_state.x_or2_S0                                          ; regout           ;
; |lab|x_or_current_state.x_or2_S1                                          ; |lab|x_or_current_state.x_or2_S1                                          ; regout           ;
; |lab|current_state~0                                                      ; |lab|current_state~0                                                      ; out              ;
; |lab|current_state~1                                                      ; |lab|current_state~1                                                      ; out              ;
; |lab|current_state~3                                                      ; |lab|current_state~3                                                      ; out              ;
; |lab|sub_current_state~0                                                  ; |lab|sub_current_state~0                                                  ; out              ;
; |lab|sub_current_state~1                                                  ; |lab|sub_current_state~1                                                  ; out              ;
; |lab|sub_current_state~2                                                  ; |lab|sub_current_state~2                                                  ; out              ;
; |lab|sub_current_state~3                                                  ; |lab|sub_current_state~3                                                  ; out              ;
; |lab|sub_current_state~4                                                  ; |lab|sub_current_state~4                                                  ; out              ;
; |lab|Zero$latch                                                           ; |lab|Zero$latch                                                           ; out              ;
; |lab|sub_next_state~0                                                     ; |lab|sub_next_state~0                                                     ; out              ;
; |lab|sub_next_state~1                                                     ; |lab|sub_next_state~1                                                     ; out              ;
; |lab|sub_next_state~2                                                     ; |lab|sub_next_state~2                                                     ; out              ;
; |lab|sub_next_state~3                                                     ; |lab|sub_next_state~3                                                     ; out              ;
; |lab|sub_next_state~4                                                     ; |lab|sub_next_state~4                                                     ; out              ;
; |lab|Carry~2                                                              ; |lab|Carry~2                                                              ; out              ;
; |lab|Carry~3                                                              ; |lab|Carry~3                                                              ; out              ;
; |lab|x_or_current_state.x_or2_S2                                          ; |lab|x_or_current_state.x_or2_S2                                          ; regout           ;
; |lab|current_state~4                                                      ; |lab|current_state~4                                                      ; out              ;
; |lab|current_state~5                                                      ; |lab|current_state~5                                                      ; out              ;
; |lab|current_state~7                                                      ; |lab|current_state~7                                                      ; out              ;
; |lab|Carry~5                                                              ; |lab|Carry~5                                                              ; out              ;
; |lab|Sign$latch                                                           ; |lab|Sign$latch                                                           ; out              ;
; |lab|Zero~0                                                               ; |lab|Zero~0                                                               ; out              ;
; |lab|x_or_current_state.x_or2_S3                                          ; |lab|x_or_current_state.x_or2_S3                                          ; regout           ;
; |lab|x_or_current_state.x_or2_S4                                          ; |lab|x_or_current_state.x_or2_S4                                          ; regout           ;
; |lab|current_state~8                                                      ; |lab|current_state~8                                                      ; out              ;
; |lab|current_state~9                                                      ; |lab|current_state~9                                                      ; out              ;
; |lab|current_state~11                                                     ; |lab|current_state~11                                                     ; out              ;
; |lab|add_current_state~0                                                  ; |lab|add_current_state~0                                                  ; out              ;
; |lab|add_current_state~1                                                  ; |lab|add_current_state~1                                                  ; out              ;
; |lab|add_current_state~2                                                  ; |lab|add_current_state~2                                                  ; out              ;
; |lab|add_current_state~3                                                  ; |lab|add_current_state~3                                                  ; out              ;
; |lab|add_current_state~4                                                  ; |lab|add_current_state~4                                                  ; out              ;
; |lab|Zero~1                                                               ; |lab|Zero~1                                                               ; out              ;
; |lab|Zero~2                                                               ; |lab|Zero~2                                                               ; out              ;
; |lab|temp[1]                                                              ; |lab|temp[1]                                                              ; out              ;
; |lab|add_next_state~0                                                     ; |lab|add_next_state~0                                                     ; out              ;
; |lab|add_next_state~1                                                     ; |lab|add_next_state~1                                                     ; out              ;
; |lab|add_next_state~2                                                     ; |lab|add_next_state~2                                                     ; out              ;
; |lab|add_next_state~3                                                     ; |lab|add_next_state~3                                                     ; out              ;
; |lab|add_next_state~4                                                     ; |lab|add_next_state~4                                                     ; out              ;
; |lab|x_or_next_state.x_or2_S0                                             ; |lab|x_or_next_state.x_or2_S0                                             ; regout           ;
; |lab|current_state~12                                                     ; |lab|current_state~12                                                     ; out              ;
; |lab|current_state~13                                                     ; |lab|current_state~13                                                     ; out              ;
; |lab|current_state~15                                                     ; |lab|current_state~15                                                     ; out              ;
; |lab|x_or_current_state~0                                                 ; |lab|x_or_current_state~0                                                 ; out              ;
; |lab|x_or_current_state~1                                                 ; |lab|x_or_current_state~1                                                 ; out              ;
; |lab|x_or_current_state~2                                                 ; |lab|x_or_current_state~2                                                 ; out              ;
; |lab|x_or_current_state~3                                                 ; |lab|x_or_current_state~3                                                 ; out              ;
; |lab|x_or_current_state~4                                                 ; |lab|x_or_current_state~4                                                 ; out              ;
; |lab|x_or_next_state~0                                                    ; |lab|x_or_next_state~0                                                    ; out              ;
; |lab|x_or_next_state~1                                                    ; |lab|x_or_next_state~1                                                    ; out              ;
; |lab|x_or_next_state~2                                                    ; |lab|x_or_next_state~2                                                    ; out              ;
; |lab|x_or_next_state~3                                                    ; |lab|x_or_next_state~3                                                    ; out              ;
; |lab|x_or_next_state~4                                                    ; |lab|x_or_next_state~4                                                    ; out              ;
; |lab|x_or_next_state.x_or2_S1                                             ; |lab|x_or_next_state.x_or2_S1                                             ; regout           ;
; |lab|x_or_next_state.x_or2_S2                                             ; |lab|x_or_next_state.x_or2_S2                                             ; regout           ;
; |lab|WideNor0                                                             ; |lab|WideNor0                                                             ; out0             ;
; |lab|x_or_next_state.x_or2_S3                                             ; |lab|x_or_next_state.x_or2_S3                                             ; regout           ;
; |lab|temp2[1]                                                             ; |lab|temp2[1]                                                             ; out              ;
; |lab|C~52                                                                 ; |lab|C~52                                                                 ; out              ;
; |lab|C~53                                                                 ; |lab|C~53                                                                 ; out              ;
; |lab|temp3[1]                                                             ; |lab|temp3[1]                                                             ; out              ;
; |lab|tmp[1]                                                               ; |lab|tmp[1]                                                               ; out              ;
; |lab|tmp2[1]                                                              ; |lab|tmp2[1]                                                              ; out              ;
; |lab|tmp[1]~0                                                             ; |lab|tmp[1]~0                                                             ; out0             ;
; |lab|C[3]$latch                                                           ; |lab|C[3]$latch                                                           ; out              ;
; |lab|C[2]$latch                                                           ; |lab|C[2]$latch                                                           ; out              ;
; |lab|C[3]~5                                                               ; |lab|C[3]~5                                                               ; out              ;
; |lab|x_or_next_state.x_or2_S4                                             ; |lab|x_or_next_state.x_or2_S4                                             ; regout           ;
; |lab|C[3]~6                                                               ; |lab|C[3]~6                                                               ; out              ;
; |lab|C~55                                                                 ; |lab|C~55                                                                 ; out              ;
; |lab|C~56                                                                 ; |lab|C~56                                                                 ; out              ;
; |lab|C[3]~9                                                               ; |lab|C[3]~9                                                               ; out              ;
; |lab|C[3]~10                                                              ; |lab|C[3]~10                                                              ; out              ;
; |lab|C[3]~13                                                              ; |lab|C[3]~13                                                              ; out              ;
; |lab|C[3]~14                                                              ; |lab|C[3]~14                                                              ; out              ;
; |lab|C~58                                                                 ; |lab|C~58                                                                 ; out0             ;
; |lab|C~59                                                                 ; |lab|C~59                                                                 ; out0             ;
; |lab|C~60                                                                 ; |lab|C~60                                                                 ; out0             ;
; |lab|C~61                                                                 ; |lab|C~61                                                                 ; out0             ;
; |lab|C[3]~15                                                              ; |lab|C[3]~15                                                              ; out0             ;
; |lab|C~62                                                                 ; |lab|C~62                                                                 ; out              ;
; |lab|C~63                                                                 ; |lab|C~63                                                                 ; out              ;
; |lab|C[1]$latch                                                           ; |lab|C[1]$latch                                                           ; out              ;
; |lab|C~65                                                                 ; |lab|C~65                                                                 ; out              ;
; |lab|C~66                                                                 ; |lab|C~66                                                                 ; out              ;
; |lab|WideNor2                                                             ; |lab|WideNor2                                                             ; out0             ;
; |lab|C[2]~18                                                              ; |lab|C[2]~18                                                              ; out              ;
; |lab|C[2]~19                                                              ; |lab|C[2]~19                                                              ; out              ;
; |lab|tmp3[1]~0                                                            ; |lab|tmp3[1]~0                                                            ; out0             ;
; |lab|C[2]~22                                                              ; |lab|C[2]~22                                                              ; out              ;
; |lab|C~68                                                                 ; |lab|C~68                                                                 ; out              ;
; |lab|C[2]~23                                                              ; |lab|C[2]~23                                                              ; out              ;
; |lab|C~69                                                                 ; |lab|C~69                                                                 ; out              ;
; |lab|C[0]~25                                                              ; |lab|C[0]~25                                                              ; out0             ;
; |lab|C[2]~27                                                              ; |lab|C[2]~27                                                              ; out              ;
; |lab|C[2]~28                                                              ; |lab|C[2]~28                                                              ; out              ;
; |lab|C[2]~29                                                              ; |lab|C[2]~29                                                              ; out0             ;
; |lab|tmp3[1]                                                              ; |lab|tmp3[1]                                                              ; out              ;
; |lab|C[1]~32                                                              ; |lab|C[1]~32                                                              ; out              ;
; |lab|C[1]~33                                                              ; |lab|C[1]~33                                                              ; out              ;
; |lab|C~71                                                                 ; |lab|C~71                                                                 ; out              ;
; |lab|C~72                                                                 ; |lab|C~72                                                                 ; out              ;
; |lab|C[1]~38                                                              ; |lab|C[1]~38                                                              ; out              ;
; |lab|C[1]~39                                                              ; |lab|C[1]~39                                                              ; out              ;
; |lab|C[1]~42                                                              ; |lab|C[1]~42                                                              ; out              ;
; |lab|C[1]~43                                                              ; |lab|C[1]~43                                                              ; out              ;
; |lab|C[1]~44                                                              ; |lab|C[1]~44                                                              ; out0             ;
; |lab|Carry~9                                                              ; |lab|Carry~9                                                              ; out0             ;
; |lab|Zero~3                                                               ; |lab|Zero~3                                                               ; out              ;
; |lab|Zero~4                                                               ; |lab|Zero~4                                                               ; out              ;
; |lab|WideNor3                                                             ; |lab|WideNor3                                                             ; out0             ;
; |lab|Carry~10                                                             ; |lab|Carry~10                                                             ; out              ;
; |lab|tmp2[1]~0                                                            ; |lab|tmp2[1]~0                                                            ; out0             ;
; |lab|Carry~11                                                             ; |lab|Carry~11                                                             ; out              ;
; |lab|Zero~5                                                               ; |lab|Zero~5                                                               ; out              ;
; |lab|add_next_state.add2_S4                                               ; |lab|add_next_state.add2_S4                                               ; regout           ;
; |lab|add_next_state.add2_S3                                               ; |lab|add_next_state.add2_S3                                               ; regout           ;
; |lab|add_next_state.add2_S2                                               ; |lab|add_next_state.add2_S2                                               ; regout           ;
; |lab|add_next_state.add2_S1                                               ; |lab|add_next_state.add2_S1                                               ; regout           ;
; |lab|add_next_state.add2_S0                                               ; |lab|add_next_state.add2_S0                                               ; regout           ;
; |lab|add_current_state.add2_S4                                            ; |lab|add_current_state.add2_S4                                            ; regout           ;
; |lab|add_current_state.add2_S3                                            ; |lab|add_current_state.add2_S3                                            ; regout           ;
; |lab|add_current_state.add2_S2                                            ; |lab|add_current_state.add2_S2                                            ; regout           ;
; |lab|add_current_state.add2_S1                                            ; |lab|add_current_state.add2_S1                                            ; regout           ;
; |lab|add_current_state.add2_S0                                            ; |lab|add_current_state.add2_S0                                            ; regout           ;
; |lab|sub_next_state.sub2_S4                                               ; |lab|sub_next_state.sub2_S4                                               ; regout           ;
; |lab|sub_next_state.sub2_S3                                               ; |lab|sub_next_state.sub2_S3                                               ; regout           ;
; |lab|sub_next_state.sub2_S2                                               ; |lab|sub_next_state.sub2_S2                                               ; regout           ;
; |lab|sub_next_state.sub2_S1                                               ; |lab|sub_next_state.sub2_S1                                               ; regout           ;
; |lab|sub_next_state.sub2_S0                                               ; |lab|sub_next_state.sub2_S0                                               ; regout           ;
; |lab|sub_current_state.sub2_S4                                            ; |lab|sub_current_state.sub2_S4                                            ; regout           ;
; |lab|sub_current_state.sub2_S3                                            ; |lab|sub_current_state.sub2_S3                                            ; regout           ;
; |lab|sub_current_state.sub2_S2                                            ; |lab|sub_current_state.sub2_S2                                            ; regout           ;
; |lab|sub_current_state.sub2_S1                                            ; |lab|sub_current_state.sub2_S1                                            ; regout           ;
; |lab|sub_current_state.sub2_S0                                            ; |lab|sub_current_state.sub2_S0                                            ; regout           ;
; |lab|current_state.do_sub                                                 ; |lab|current_state.do_sub                                                 ; regout           ;
; |lab|current_state.do_add                                                 ; |lab|current_state.do_add                                                 ; regout           ;
; |lab|current_state.do_x_or                                                ; |lab|current_state.do_x_or                                                ; regout           ;
; |lab|Carry$latch                                                          ; |lab|Carry$latch                                                          ; out              ;
; |lab|A[0]                                                                 ; |lab|A[0]                                                                 ; out              ;
; |lab|A[1]                                                                 ; |lab|A[1]                                                                 ; out              ;
; |lab|A[2]                                                                 ; |lab|A[2]                                                                 ; out              ;
; |lab|B[3]                                                                 ; |lab|B[3]                                                                 ; out              ;
; |lab|opCode[2]                                                            ; |lab|opCode[2]                                                            ; out              ;
; |lab|C[1]                                                                 ; |lab|C[1]                                                                 ; pin_out          ;
; |lab|C[2]                                                                 ; |lab|C[2]                                                                 ; pin_out          ;
; |lab|C[3]                                                                 ; |lab|C[3]                                                                 ; pin_out          ;
; |lab|Carry                                                                ; |lab|Carry                                                                ; pin_out          ;
; |lab|Sign                                                                 ; |lab|Sign                                                                 ; pin_out          ;
; |lab|Zero                                                                 ; |lab|Zero                                                                 ; pin_out          ;
; |lab|Selector1~6                                                          ; |lab|Selector1~6                                                          ; out0             ;
; |lab|Selector1~7                                                          ; |lab|Selector1~7                                                          ; out0             ;
; |lab|Selector1~8                                                          ; |lab|Selector1~8                                                          ; out0             ;
; |lab|Selector1~9                                                          ; |lab|Selector1~9                                                          ; out0             ;
; |lab|Selector1~10                                                         ; |lab|Selector1~10                                                         ; out0             ;
; |lab|Selector1~11                                                         ; |lab|Selector1~11                                                         ; out0             ;
; |lab|Selector2~6                                                          ; |lab|Selector2~6                                                          ; out0             ;
; |lab|Selector2~7                                                          ; |lab|Selector2~7                                                          ; out0             ;
; |lab|Selector2~8                                                          ; |lab|Selector2~8                                                          ; out0             ;
; |lab|Selector2~9                                                          ; |lab|Selector2~9                                                          ; out0             ;
; |lab|Selector2~10                                                         ; |lab|Selector2~10                                                         ; out0             ;
; |lab|Selector2~11                                                         ; |lab|Selector2~11                                                         ; out0             ;
; |lab|Equal0~4                                                             ; |lab|Equal0~4                                                             ; out0             ;
; |lab|Equal2~4                                                             ; |lab|Equal2~4                                                             ; out0             ;
; |lab|Equal3~4                                                             ; |lab|Equal3~4                                                             ; out0             ;
; |lab|Equal4~33                                                            ; |lab|Equal4~33                                                            ; out0             ;
; |lab|Equal6~33                                                            ; |lab|Equal6~33                                                            ; out0             ;
; |lab|Equal7~33                                                            ; |lab|Equal7~33                                                            ; out0             ;
; |lab|lpm_add_sub:Add13|result_node[0]                                     ; |lab|lpm_add_sub:Add13|result_node[0]                                     ; out0             ;
; |lab|lpm_add_sub:Add13|result_node[1]                                     ; |lab|lpm_add_sub:Add13|result_node[1]                                     ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[0]~0                      ; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[0]~0                      ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[0]                        ; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[0]                        ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[0]~0                  ; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[0]                    ; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~0                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~0                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~2                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~2                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~3                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~3                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[1]~1                      ; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[1]~1                      ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[1]                        ; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[1]                        ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[1]~1                  ; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[1]                    ; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~4                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~4                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~5                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~5                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~6                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~6                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~7                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~7                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |lab|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |lab|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |lab|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |lab|lpm_add_sub:Add12|result_node[1]                                     ; |lab|lpm_add_sub:Add12|result_node[1]                                     ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[0]~0                      ; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[0]~0                      ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[0]                        ; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[0]                        ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~0                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~0                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~2                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~2                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~3                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~3                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[1]~1                      ; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[1]~1                      ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[1]                        ; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[1]                        ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[1]~1                  ; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[1]                    ; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~4                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~4                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~5                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~5                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~6                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~6                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~7                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~7                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |lab|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |lab|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |lab|lpm_add_sub:Add11|result_node[0]                                     ; |lab|lpm_add_sub:Add11|result_node[0]                                     ; out0             ;
; |lab|lpm_add_sub:Add11|result_node[1]                                     ; |lab|lpm_add_sub:Add11|result_node[1]                                     ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[0]~0                      ; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[0]~0                      ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[0]                        ; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[0]                        ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[0]~0                  ; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[0]                    ; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~0                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~0                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~2                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~2                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~3                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~3                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[1]~1                      ; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[1]~1                      ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[1]                        ; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[1]                        ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[1]~1                  ; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[1]                    ; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~4                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~4                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~5                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~5                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~6                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~6                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~7                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~7                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |lab|lpm_add_sub:Add11|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |lab|lpm_add_sub:Add11|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add11|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |lab|lpm_add_sub:Add11|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add11|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |lab|lpm_add_sub:Add10|result_node[1]                                     ; |lab|lpm_add_sub:Add10|result_node[1]                                     ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[0]~0                      ; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[0]~0                      ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~0                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~0                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~2                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~2                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~3                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~3                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[1]~1                      ; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[1]~1                      ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[1]                        ; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[1]                        ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]~1                  ; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]                    ; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~4                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~4                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~5                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~5                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~6                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~6                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~7                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~7                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |lab|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |lab|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |lab|lpm_add_sub:Add9|result_node[0]                                      ; |lab|lpm_add_sub:Add9|result_node[0]                                      ; out0             ;
; |lab|lpm_add_sub:Add9|result_node[1]                                      ; |lab|lpm_add_sub:Add9|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[1]~1                       ; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[1]~1                       ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[1]~1                   ; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[1]~1                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; sout             ;
; |lab|lpm_add_sub:Add8|result_node[1]                                      ; |lab|lpm_add_sub:Add8|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[1]~1                       ; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[1]~1                       ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[1]~1                   ; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[1]~1                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add7|result_node[1]                                      ; |lab|lpm_add_sub:Add7|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[1]~1                       ; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[1]~1                       ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]~1                   ; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]~1                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add6|result_node[1]                                      ; |lab|lpm_add_sub:Add6|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add6|result_node[2]                                      ; |lab|lpm_add_sub:Add6|result_node[2]                                      ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]~2                   ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]~2                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[2]                     ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; sout             ;
; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add5|result_node[2]                                      ; |lab|lpm_add_sub:Add5|result_node[2]                                      ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]                     ; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~9                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~9                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add5|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~11                                  ; |lab|lpm_add_sub:Add5|addcore:adder|_~11                                  ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; sout             ;
; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cout[1]       ; cout             ;
; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add4|result_node[1]                                      ; |lab|lpm_add_sub:Add4|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~2                   ; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~2                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add3|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add2|result_node[1]                                      ; |lab|lpm_add_sub:Add2|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~2                   ; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~2                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add1|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add0|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                 ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; Node Name                                                                 ; Output Port Name                                                          ; Output Port Type ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; |lab|x_or_current_state.x_or2_S0                                          ; |lab|x_or_current_state.x_or2_S0                                          ; regout           ;
; |lab|x_or_current_state.x_or2_S1                                          ; |lab|x_or_current_state.x_or2_S1                                          ; regout           ;
; |lab|current_state~1                                                      ; |lab|current_state~1                                                      ; out              ;
; |lab|current_state~2                                                      ; |lab|current_state~2                                                      ; out              ;
; |lab|current_state~3                                                      ; |lab|current_state~3                                                      ; out              ;
; |lab|sub_current_state~0                                                  ; |lab|sub_current_state~0                                                  ; out              ;
; |lab|sub_current_state~1                                                  ; |lab|sub_current_state~1                                                  ; out              ;
; |lab|sub_current_state~2                                                  ; |lab|sub_current_state~2                                                  ; out              ;
; |lab|sub_current_state~3                                                  ; |lab|sub_current_state~3                                                  ; out              ;
; |lab|sub_current_state~4                                                  ; |lab|sub_current_state~4                                                  ; out              ;
; |lab|sub_next_state~0                                                     ; |lab|sub_next_state~0                                                     ; out              ;
; |lab|sub_next_state~1                                                     ; |lab|sub_next_state~1                                                     ; out              ;
; |lab|sub_next_state~2                                                     ; |lab|sub_next_state~2                                                     ; out              ;
; |lab|sub_next_state~3                                                     ; |lab|sub_next_state~3                                                     ; out              ;
; |lab|sub_next_state~4                                                     ; |lab|sub_next_state~4                                                     ; out              ;
; |lab|Carry~2                                                              ; |lab|Carry~2                                                              ; out              ;
; |lab|Carry~3                                                              ; |lab|Carry~3                                                              ; out              ;
; |lab|x_or_current_state.x_or2_S2                                          ; |lab|x_or_current_state.x_or2_S2                                          ; regout           ;
; |lab|current_state~5                                                      ; |lab|current_state~5                                                      ; out              ;
; |lab|current_state~6                                                      ; |lab|current_state~6                                                      ; out              ;
; |lab|current_state~7                                                      ; |lab|current_state~7                                                      ; out              ;
; |lab|Carry~5                                                              ; |lab|Carry~5                                                              ; out              ;
; |lab|x_or_current_state.x_or2_S3                                          ; |lab|x_or_current_state.x_or2_S3                                          ; regout           ;
; |lab|x_or_current_state.x_or2_S4                                          ; |lab|x_or_current_state.x_or2_S4                                          ; regout           ;
; |lab|current_state~9                                                      ; |lab|current_state~9                                                      ; out              ;
; |lab|current_state~10                                                     ; |lab|current_state~10                                                     ; out              ;
; |lab|current_state~11                                                     ; |lab|current_state~11                                                     ; out              ;
; |lab|add_current_state~0                                                  ; |lab|add_current_state~0                                                  ; out              ;
; |lab|add_current_state~1                                                  ; |lab|add_current_state~1                                                  ; out              ;
; |lab|add_current_state~2                                                  ; |lab|add_current_state~2                                                  ; out              ;
; |lab|add_current_state~3                                                  ; |lab|add_current_state~3                                                  ; out              ;
; |lab|add_current_state~4                                                  ; |lab|add_current_state~4                                                  ; out              ;
; |lab|temp[1]                                                              ; |lab|temp[1]                                                              ; out              ;
; |lab|add_next_state~0                                                     ; |lab|add_next_state~0                                                     ; out              ;
; |lab|add_next_state~1                                                     ; |lab|add_next_state~1                                                     ; out              ;
; |lab|add_next_state~2                                                     ; |lab|add_next_state~2                                                     ; out              ;
; |lab|add_next_state~3                                                     ; |lab|add_next_state~3                                                     ; out              ;
; |lab|add_next_state~4                                                     ; |lab|add_next_state~4                                                     ; out              ;
; |lab|x_or_next_state.x_or2_S0                                             ; |lab|x_or_next_state.x_or2_S0                                             ; regout           ;
; |lab|current_state~13                                                     ; |lab|current_state~13                                                     ; out              ;
; |lab|current_state~14                                                     ; |lab|current_state~14                                                     ; out              ;
; |lab|current_state~15                                                     ; |lab|current_state~15                                                     ; out              ;
; |lab|x_or_current_state~0                                                 ; |lab|x_or_current_state~0                                                 ; out              ;
; |lab|x_or_current_state~1                                                 ; |lab|x_or_current_state~1                                                 ; out              ;
; |lab|x_or_current_state~2                                                 ; |lab|x_or_current_state~2                                                 ; out              ;
; |lab|x_or_current_state~3                                                 ; |lab|x_or_current_state~3                                                 ; out              ;
; |lab|x_or_current_state~4                                                 ; |lab|x_or_current_state~4                                                 ; out              ;
; |lab|x_or_next_state~0                                                    ; |lab|x_or_next_state~0                                                    ; out              ;
; |lab|x_or_next_state~1                                                    ; |lab|x_or_next_state~1                                                    ; out              ;
; |lab|x_or_next_state~2                                                    ; |lab|x_or_next_state~2                                                    ; out              ;
; |lab|x_or_next_state~3                                                    ; |lab|x_or_next_state~3                                                    ; out              ;
; |lab|x_or_next_state~4                                                    ; |lab|x_or_next_state~4                                                    ; out              ;
; |lab|x_or_next_state.x_or2_S1                                             ; |lab|x_or_next_state.x_or2_S1                                             ; regout           ;
; |lab|x_or_next_state.x_or2_S2                                             ; |lab|x_or_next_state.x_or2_S2                                             ; regout           ;
; |lab|WideNor0                                                             ; |lab|WideNor0                                                             ; out0             ;
; |lab|x_or_next_state.x_or2_S3                                             ; |lab|x_or_next_state.x_or2_S3                                             ; regout           ;
; |lab|temp2[1]                                                             ; |lab|temp2[1]                                                             ; out              ;
; |lab|temp3[1]                                                             ; |lab|temp3[1]                                                             ; out              ;
; |lab|tmp[1]                                                               ; |lab|tmp[1]                                                               ; out              ;
; |lab|tmp2[1]                                                              ; |lab|tmp2[1]                                                              ; out              ;
; |lab|tmp[1]~0                                                             ; |lab|tmp[1]~0                                                             ; out0             ;
; |lab|x_or_next_state.x_or2_S4                                             ; |lab|x_or_next_state.x_or2_S4                                             ; regout           ;
; |lab|C~58                                                                 ; |lab|C~58                                                                 ; out0             ;
; |lab|C~59                                                                 ; |lab|C~59                                                                 ; out0             ;
; |lab|C~60                                                                 ; |lab|C~60                                                                 ; out0             ;
; |lab|C~61                                                                 ; |lab|C~61                                                                 ; out0             ;
; |lab|C[3]~15                                                              ; |lab|C[3]~15                                                              ; out0             ;
; |lab|WideNor2                                                             ; |lab|WideNor2                                                             ; out0             ;
; |lab|tmp3[1]~0                                                            ; |lab|tmp3[1]~0                                                            ; out0             ;
; |lab|C[0]~25                                                              ; |lab|C[0]~25                                                              ; out0             ;
; |lab|C[2]~29                                                              ; |lab|C[2]~29                                                              ; out0             ;
; |lab|tmp3[1]                                                              ; |lab|tmp3[1]                                                              ; out              ;
; |lab|C[1]~44                                                              ; |lab|C[1]~44                                                              ; out0             ;
; |lab|Carry~9                                                              ; |lab|Carry~9                                                              ; out0             ;
; |lab|WideNor3                                                             ; |lab|WideNor3                                                             ; out0             ;
; |lab|Carry~10                                                             ; |lab|Carry~10                                                             ; out              ;
; |lab|tmp2[1]~0                                                            ; |lab|tmp2[1]~0                                                            ; out0             ;
; |lab|Carry~11                                                             ; |lab|Carry~11                                                             ; out              ;
; |lab|add_next_state.add2_S4                                               ; |lab|add_next_state.add2_S4                                               ; regout           ;
; |lab|add_next_state.add2_S3                                               ; |lab|add_next_state.add2_S3                                               ; regout           ;
; |lab|add_next_state.add2_S2                                               ; |lab|add_next_state.add2_S2                                               ; regout           ;
; |lab|add_next_state.add2_S1                                               ; |lab|add_next_state.add2_S1                                               ; regout           ;
; |lab|add_next_state.add2_S0                                               ; |lab|add_next_state.add2_S0                                               ; regout           ;
; |lab|add_current_state.add2_S4                                            ; |lab|add_current_state.add2_S4                                            ; regout           ;
; |lab|add_current_state.add2_S3                                            ; |lab|add_current_state.add2_S3                                            ; regout           ;
; |lab|add_current_state.add2_S2                                            ; |lab|add_current_state.add2_S2                                            ; regout           ;
; |lab|add_current_state.add2_S1                                            ; |lab|add_current_state.add2_S1                                            ; regout           ;
; |lab|add_current_state.add2_S0                                            ; |lab|add_current_state.add2_S0                                            ; regout           ;
; |lab|sub_next_state.sub2_S4                                               ; |lab|sub_next_state.sub2_S4                                               ; regout           ;
; |lab|sub_next_state.sub2_S3                                               ; |lab|sub_next_state.sub2_S3                                               ; regout           ;
; |lab|sub_next_state.sub2_S2                                               ; |lab|sub_next_state.sub2_S2                                               ; regout           ;
; |lab|sub_next_state.sub2_S1                                               ; |lab|sub_next_state.sub2_S1                                               ; regout           ;
; |lab|sub_next_state.sub2_S0                                               ; |lab|sub_next_state.sub2_S0                                               ; regout           ;
; |lab|sub_current_state.sub2_S4                                            ; |lab|sub_current_state.sub2_S4                                            ; regout           ;
; |lab|sub_current_state.sub2_S3                                            ; |lab|sub_current_state.sub2_S3                                            ; regout           ;
; |lab|sub_current_state.sub2_S2                                            ; |lab|sub_current_state.sub2_S2                                            ; regout           ;
; |lab|sub_current_state.sub2_S1                                            ; |lab|sub_current_state.sub2_S1                                            ; regout           ;
; |lab|sub_current_state.sub2_S0                                            ; |lab|sub_current_state.sub2_S0                                            ; regout           ;
; |lab|current_state.do_sub                                                 ; |lab|current_state.do_sub                                                 ; regout           ;
; |lab|current_state.do_and                                                 ; |lab|current_state.do_and                                                 ; regout           ;
; |lab|current_state.do_add                                                 ; |lab|current_state.do_add                                                 ; regout           ;
; |lab|A[0]                                                                 ; |lab|A[0]                                                                 ; out              ;
; |lab|A[1]                                                                 ; |lab|A[1]                                                                 ; out              ;
; |lab|A[2]                                                                 ; |lab|A[2]                                                                 ; out              ;
; |lab|B[3]                                                                 ; |lab|B[3]                                                                 ; out              ;
; |lab|opCode[2]                                                            ; |lab|opCode[2]                                                            ; out              ;
; |lab|Selector1~6                                                          ; |lab|Selector1~6                                                          ; out0             ;
; |lab|Selector1~7                                                          ; |lab|Selector1~7                                                          ; out0             ;
; |lab|Selector1~8                                                          ; |lab|Selector1~8                                                          ; out0             ;
; |lab|Selector1~9                                                          ; |lab|Selector1~9                                                          ; out0             ;
; |lab|Selector1~10                                                         ; |lab|Selector1~10                                                         ; out0             ;
; |lab|Selector1~11                                                         ; |lab|Selector1~11                                                         ; out0             ;
; |lab|Selector2~6                                                          ; |lab|Selector2~6                                                          ; out0             ;
; |lab|Selector2~7                                                          ; |lab|Selector2~7                                                          ; out0             ;
; |lab|Selector2~8                                                          ; |lab|Selector2~8                                                          ; out0             ;
; |lab|Selector2~9                                                          ; |lab|Selector2~9                                                          ; out0             ;
; |lab|Selector2~10                                                         ; |lab|Selector2~10                                                         ; out0             ;
; |lab|Selector2~11                                                         ; |lab|Selector2~11                                                         ; out0             ;
; |lab|Equal0~4                                                             ; |lab|Equal0~4                                                             ; out0             ;
; |lab|Equal2~4                                                             ; |lab|Equal2~4                                                             ; out0             ;
; |lab|Equal3~4                                                             ; |lab|Equal3~4                                                             ; out0             ;
; |lab|lpm_add_sub:Add13|result_node[0]                                     ; |lab|lpm_add_sub:Add13|result_node[0]                                     ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[0]~0                      ; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[0]~0                      ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[0]                        ; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[0]                        ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[0]~0                  ; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[0]                    ; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~1                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~1                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~2                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~2                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[1]~1                      ; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[1]~1                      ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[1]                        ; |lab|lpm_add_sub:Add13|addcore:adder|datab_node[1]                        ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[1]~1                  ; |lab|lpm_add_sub:Add13|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~4                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~4                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~5                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~5                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~6                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~6                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|_~7                                  ; |lab|lpm_add_sub:Add13|addcore:adder|_~7                                  ; out0             ;
; |lab|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |lab|lpm_add_sub:Add12|result_node[1]                                     ; |lab|lpm_add_sub:Add12|result_node[1]                                     ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[0]~0                      ; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[0]~0                      ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[0]                        ; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[0]                        ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~0                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~0                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~2                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~2                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~3                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~3                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[1]~1                      ; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[1]~1                      ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[1]                        ; |lab|lpm_add_sub:Add12|addcore:adder|datab_node[1]                        ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[1]~1                  ; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[1]                    ; |lab|lpm_add_sub:Add12|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~4                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~4                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~5                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~5                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~6                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~6                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|_~7                                  ; |lab|lpm_add_sub:Add12|addcore:adder|_~7                                  ; out0             ;
; |lab|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |lab|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |lab|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |lab|lpm_add_sub:Add11|result_node[0]                                     ; |lab|lpm_add_sub:Add11|result_node[0]                                     ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[0]~0                      ; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[0]~0                      ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[0]                        ; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[0]                        ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[0]~0                  ; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[0]                    ; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~1                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~1                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~2                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~2                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[1]~1                      ; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[1]~1                      ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[1]                        ; |lab|lpm_add_sub:Add11|addcore:adder|datab_node[1]                        ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[1]~1                  ; |lab|lpm_add_sub:Add11|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~4                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~4                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~5                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~5                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~6                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~6                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|_~7                                  ; |lab|lpm_add_sub:Add11|addcore:adder|_~7                                  ; out0             ;
; |lab|lpm_add_sub:Add11|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add11|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |lab|lpm_add_sub:Add10|result_node[1]                                     ; |lab|lpm_add_sub:Add10|result_node[1]                                     ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[0]~0                      ; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[0]~0                      ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~0                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~0                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~2                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~2                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~3                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~3                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[1]~1                      ; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[1]~1                      ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[1]                        ; |lab|lpm_add_sub:Add10|addcore:adder|datab_node[1]                        ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]~1                  ; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]                    ; |lab|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~4                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~4                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~5                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~5                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~6                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~6                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|_~7                                  ; |lab|lpm_add_sub:Add10|addcore:adder|_~7                                  ; out0             ;
; |lab|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |lab|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |lab|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |lab|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |lab|lpm_add_sub:Add9|result_node[0]                                      ; |lab|lpm_add_sub:Add9|result_node[0]                                      ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[1]~1                       ; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[1]~1                       ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add9|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[1]~1                   ; |lab|lpm_add_sub:Add9|addcore:adder|unreg_res_node[1]~1                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add9|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; sout             ;
; |lab|lpm_add_sub:Add8|result_node[1]                                      ; |lab|lpm_add_sub:Add8|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[1]~1                       ; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[1]~1                       ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add8|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[1]~1                   ; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[1]~1                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add8|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add8|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add7|result_node[1]                                      ; |lab|lpm_add_sub:Add7|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[1]~1                       ; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[1]~1                       ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add7|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]~1                   ; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]~1                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add7|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add7|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add6|result_node[1]                                      ; |lab|lpm_add_sub:Add6|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add6|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]~2                   ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]~2                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add6|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~9                                   ; |lab|lpm_add_sub:Add6|addcore:adder|_~9                                   ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add6|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|_~11                                  ; |lab|lpm_add_sub:Add6|addcore:adder|_~11                                  ; out0             ;
; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cout[1]       ; cout             ;
; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add5|result_node[2]                                      ; |lab|lpm_add_sub:Add5|result_node[2]                                      ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add5|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]                     ; |lab|lpm_add_sub:Add5|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~9                                   ; |lab|lpm_add_sub:Add5|addcore:adder|_~9                                   ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add5|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|_~11                                  ; |lab|lpm_add_sub:Add5|addcore:adder|_~11                                  ; out0             ;
; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; sout             ;
; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cout[1]       ; cout             ;
; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add4|result_node[1]                                      ; |lab|lpm_add_sub:Add4|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add4|result_node[2]                                      ; |lab|lpm_add_sub:Add4|result_node[2]                                      ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add4|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~2                   ; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]~2                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]                     ; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add4|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~9                                   ; |lab|lpm_add_sub:Add4|addcore:adder|_~9                                   ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add4|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|_~11                                  ; |lab|lpm_add_sub:Add4|addcore:adder|_~11                                  ; out0             ;
; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; sout             ;
; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cout[1]       ; cout             ;
; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add3|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add3|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add3|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add3|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add2|result_node[1]                                      ; |lab|lpm_add_sub:Add2|result_node[1]                                      ; out0             ;
; |lab|lpm_add_sub:Add2|result_node[2]                                      ; |lab|lpm_add_sub:Add2|result_node[2]                                      ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[1]                         ; |lab|lpm_add_sub:Add2|addcore:adder|datab_node[1]                         ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~2                   ; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~2                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                     ; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                     ; |lab|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~7                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~7                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~9                                   ; |lab|lpm_add_sub:Add2|addcore:adder|_~9                                   ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add2|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|_~11                                  ; |lab|lpm_add_sub:Add2|addcore:adder|_~11                                  ; out0             ;
; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; sout             ;
; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[1]       ; cout             ;
; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add1|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add1|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add1|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                       ; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                       ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[0]                         ; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[0]                         ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                   ; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                     ; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~0                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~0                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~1                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~1                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~2                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~2                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~3                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~3                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[2]~1                       ; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[2]~1                       ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[2]                         ; |lab|lpm_add_sub:Add0|addcore:adder|datab_node[2]                         ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~1                   ; |lab|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~1                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~4                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~4                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~5                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~5                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~6                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~6                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~8                                   ; |lab|lpm_add_sub:Add0|addcore:adder|_~8                                   ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|_~10                                  ; |lab|lpm_add_sub:Add0|addcore:adder|_~10                                  ; out0             ;
; |lab|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; |lab|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Fri Apr 21 11:50:14 2023
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off lab -c lab
Info: Using vector source file "E:/Study Brac/Spring 23/460/Lab/Quartus/lab.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      25.24 %
Info: Number of transitions in simulation is 4680
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 152 megabytes
    Info: Processing ended: Fri Apr 21 11:50:14 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


