#12.8-12.16学习历程与收获感悟
##学习历程
- 选定了**FPGA**方向，了解到需要从数字电路和verilog开始学起，就买了一本数电的教材和一本verilog的教材。
- 然后找网课，大致了解了计算机的结构，一开始看网课是边看边记笔记，后来发现这样效率太低了，就改为只要理解了就好，忘记了可以回头查找。
- 这样到了12.12我才看到**数电的时序逻辑**那一章，还没有开始学习Verilog语法。
- 12.13-12.14两天我几乎没有怎么去学习，只是研究了一下怎么配置环境。
- 12.15开始学习verilog的语法，因为需要应用到FPGA领域，所以我找了与FPGA有关的verilog教程学习，发现确实很容易入门，verilog和c语言非常像。
- 12.16开始在**HDLBITS**上刷题。
##收获与感悟
最大的收获可能是发现我喜欢这种不以考试为导向的学习。其次感觉到一种充实感，此前因为课很少，所以我整天可以说是无事可做，又不喜欢一直呆在宿舍里打游戏，所以经常是自己一个人在学校里游荡，而像这种每天都在学习，每天都能感到自己在进步的感觉真的比之前好太多。
- 以下是我找到的一些数电，verilog学习资源。
![Alt text](image.png)
![Alt text](image-1.png)  