<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7s25ftgb196-1" LaunchTime="1583769365">
  <File Type="VDS-TIMING-PB" Name="top_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="top_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="PA-TCL" Name="top.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/binary_counter.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lab4/lab4.srcs/sources_1/imports/lab4.srcs/sources_1/new/binary_counter.vhd"/>
        <Attr Name="ImportTime" Val="1582991472"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/clock_generator.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lab4/lab4.srcs/sources_1/imports/lab4.srcs/sources_1/new/clock_generator.vhd"/>
        <Attr Name="ImportTime" Val="1583505220"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/clock_module_TE0277.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lab4/lab4.srcs/sources_1/imports/lab4.srcs/sources_1/new/clock_module_TE0277.vhd"/>
        <Attr Name="ImportTime" Val="1582989953"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/uart_module.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lab4/lab4.srcs/sources_1/imports/lab4.srcs/sources_1/new/uart_module.vhd"/>
        <Attr Name="ImportTime" Val="1583610590"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/uart_rx.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lab4/lab4.srcs/sources_1/imports/lab4.srcs/sources_1/new/uart_rx.vhd"/>
        <Attr Name="ImportTime" Val="1583610589"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/uart_tx.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lab4/lab4.srcs/sources_1/imports/lab4.srcs/sources_1/new/uart_tx.vhd"/>
        <Attr Name="ImportTime" Val="1583661923"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/top.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lab4/lab4.srcs/sources_1/imports/lab4.srcs/sources_1/new/top.vhd"/>
        <Attr Name="ImportTime" Val="1583610470"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/const.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lab4/lab4.srcs/constrs_1/imports/new/const.xdc"/>
        <Attr Name="ImportTime" Val="1583611195"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/new/const.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
