# 🌐UVM_ALU

> SystemVerilog를 기반으로한 UVM을 활용해 간단한 ALU design 동작을 Verification하는 프로젝트입니다. 


## 🔎 Overview
- Architecture
<img width="6128" height="3624" alt="image" src="https://github.com/user-attachments/assets/98d33e28-3ff5-436b-ab04-81a6646e9b6f" />



## 📌 DUT Spec Analysis

## 🔁 Verification Plan

## 📚 TB Architecture

## 📋 Testcase & Scenario

## 🏛️ Development Archive
### **Run#0**
> Run success, EPWaveform generation success
<img width="630" height="160" alt="image" src="https://github.com/user-attachments/assets/94e653f8-5368-4505-b796-d9d91800fffe" />

- [Trouble Shooting]
    - 단순 waveform만을 활용한 timing 검증만 가능함
    - Edge case 등, 더 다양한 case에 대한 검증 필요(more test scenario)
- [개선 방안]
     - assertion, coverage 컴포넌트 추가를 통해 SVA, CDV 검증 환경 구축 
### **Run#1**
> CDV, SVA 검증 환경 구축

- [주요 수정 내용] : assertion, coverage 컴포넌트 추가
 <img width="3000" height="1500" alt="image" src="https://github.com/user-attachments/assets/0105fa5e-1bad-480c-9c7c-33bd88d892e1" />


- [Trouble Shooting]
- [개선 방안]

## ✨ Verification Results
