<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k160tffg676-2L" LaunchTime="1623240848">
  <File Type="PA-TCL" Name="Top.tcl"/>
  <File Type="REPORTS-TCL" Name="Top_reports.tcl"/>
  <File Type="RDS-RDS" Name="Top.vds"/>
  <File Type="RDS-UTIL" Name="Top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/Lab05/Material/EDIF/VGA.edf">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Material/EDIF/VGA.edf"/>
        <Attr Name="ImportTime" Val="1620997440"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/Lab05/Material/EDIF/InputAntiJitter.edf">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Material/EDIF/InputAntiJitter.edf"/>
        <Attr Name="ImportTime" Val="1620997440"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/Lab05/Material/EDIF/ClockDividor.edf">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Material/EDIF/ClockDividor.edf"/>
        <Attr Name="ImportTime" Val="1620997440"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/ALUControl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/ALUControl.v"/>
        <Attr Name="ImportTime" Val="1620010534"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/Alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/Alu.v"/>
        <Attr Name="ImportTime" Val="1620374198"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/Lab05/Material/EDIF/ClockDividor_stub.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Material/EDIF/ClockDividor_stub.v"/>
        <Attr Name="ImportTime" Val="1620997440"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/Comperator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/Comperator.v"/>
        <Attr Name="ImportTime" Val="1620012992"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/Control_Unit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/Control_Unit.v"/>
        <Attr Name="ImportTime" Val="1623203376"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/Lab05/Material/Defines.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Material/Defines.vh"/>
        <Attr Name="ImportTime" Val="1623232838"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/new/Core.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/new/Core.v"/>
        <Attr Name="ImportTime" Val="1623241739"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/DMem.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/DMem.v"/>
        <Attr Name="ImportTime" Val="1620374790"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/EX.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ID.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/IF.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/IMem.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/IMem.v"/>
        <Attr Name="ImportTime" Val="1622878819"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/new/ImmGen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/new/ImmGen.v"/>
        <Attr Name="ImportTime" Val="1621153350"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/Lab05/Material/EDIF/InputAntiJitter_stub.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Material/EDIF/InputAntiJitter_stub.v"/>
        <Attr Name="ImportTime" Val="1620997440"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/MEM.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/new/PC.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/new/PC.v"/>
        <Attr Name="ImportTime" Val="1623240511"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/RegFile.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/imports/new/RegFile.v"/>
        <Attr Name="ImportTime" Val="1620265638"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Stall.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/Lab05/Material/EDIF/VGA_stub.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Material/EDIF/VGA_stub.v"/>
        <Attr Name="ImportTime" Val="1620997440"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/WB.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/New_Lab4_final/NLab4/NLab4.srcs/sources_1/new/Top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/NLab4/NLab4.srcs/sources_1/new/Top.v"/>
        <Attr Name="ImportTime" Val="1622878967"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/Lab05/Material/imem_data.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Material/imem_data.mem"/>
        <Attr Name="ImportTime" Val="1621406395"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/COFPGA/Lab05/Material/dmem_data.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Material/dmem_data.mem"/>
        <Attr Name="ImportTime" Val="1620997440"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Material/Constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../New_Lab4_final/Material/Constraints.xdc"/>
        <Attr Name="ImportTime" Val="1617869806"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
