[Inputs]
[Outputs]
clk
[BiDir]
[ATTRIBUTES]
VeriModel Clock

