# ELO212-sources
Dise√±os en SystemVerilog para el laboratorio de sistemas digitales (2019-1).

Para la sesion 8 se debe usar IP clock wizard con un reloj de 82 MHz.

Para la sesion 9 se debe usar IP clock wizard con un reloj de 82 MHz y un Block Memory Generator Dual Port de 24 x 196608. 
