TimeQuest Timing Analyzer report for lab5
Wed Nov  2 14:45:28 2022
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'clock_div:inst6|clk_out'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'clock_div:inst6|clk_out'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'clock_div:inst6|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock'
 27. Fast Model Setup: 'clock_div:inst6|clk_out'
 28. Fast Model Hold: 'clock'
 29. Fast Model Hold: 'clock_div:inst6|clk_out'
 30. Fast Model Minimum Pulse Width: 'clock'
 31. Fast Model Minimum Pulse Width: 'clock_div:inst6|clk_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; lab5                                                               ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; clock                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                   ;
; clock_div:inst6|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div:inst6|clk_out } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                                  ;
+------------+-----------------+-------------------------+-------------------------------------------------------+
; 285.39 MHz ; 285.39 MHz      ; clock                   ;                                                       ;
; 906.62 MHz ; 500.0 MHz       ; clock_div:inst6|clk_out ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -2.504 ; -42.073       ;
; clock_div:inst6|clk_out ; -0.103 ; -0.103        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clock                   ; 0.523 ; 0.000         ;
; clock_div:inst6|clk_out ; 0.534 ; 0.000         ;
+-------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Slow Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -1.380 ; -30.380       ;
; clock_div:inst6|clk_out ; -0.500 ; -9.000        ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.504 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.543      ;
; -2.481 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.520      ;
; -2.433 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.472      ;
; -2.410 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.449      ;
; -2.367 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.406      ;
; -2.362 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.401      ;
; -2.339 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.378      ;
; -2.336 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.375      ;
; -2.296 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.335      ;
; -2.291 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.330      ;
; -2.269 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.308      ;
; -2.268 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.307      ;
; -2.265 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.304      ;
; -2.225 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.264      ;
; -2.220 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.259      ;
; -2.198 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.237      ;
; -2.197 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.236      ;
; -2.194 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.233      ;
; -2.158 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.197      ;
; -2.154 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.193      ;
; -2.149 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.188      ;
; -2.127 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.166      ;
; -2.126 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.165      ;
; -2.123 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.162      ;
; -2.087 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.126      ;
; -2.083 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.122      ;
; -2.056 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.095      ;
; -2.052 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.091      ;
; -2.041 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.080      ;
; -2.016 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.055      ;
; -2.012 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.051      ;
; -1.990 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.029      ;
; -1.985 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.024      ;
; -1.981 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.020      ;
; -1.970 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.009      ;
; -1.967 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.003      ; 3.006      ;
; -1.945 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.984      ;
; -1.927 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.966      ;
; -1.919 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.958      ;
; -1.914 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.953      ;
; -1.899 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.938      ;
; -1.896 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.935      ;
; -1.895 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.934      ;
; -1.874 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.913      ;
; -1.856 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.895      ;
; -1.853 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.892      ;
; -1.848 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.887      ;
; -1.828 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.867      ;
; -1.825 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.864      ;
; -1.824 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.863      ;
; -1.822 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.861      ;
; -1.803 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.842      ;
; -1.785 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.824      ;
; -1.782 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.821      ;
; -1.781 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.820      ;
; -1.777 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.816      ;
; -1.757 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.796      ;
; -1.755 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.794      ;
; -1.754 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.793      ;
; -1.754 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.793      ;
; -1.753 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.792      ;
; -1.751 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.790      ;
; -1.714 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.753      ;
; -1.711 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.750      ;
; -1.710 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.749      ;
; -1.706 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.745      ;
; -1.686 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.725      ;
; -1.684 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.723      ;
; -1.683 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.722      ;
; -1.683 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.722      ;
; -1.682 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.721      ;
; -1.680 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.719      ;
; -1.644 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.683      ;
; -1.644 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.683      ;
; -1.643 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.682      ;
; -1.640 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.679      ;
; -1.639 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|clk_out     ; clock        ; clock       ; 1.000        ; 0.001      ; 2.676      ;
; -1.639 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.678      ;
; -1.637 ; clock_div:inst6|divisor[11] ; clock_div:inst6|clk_out     ; clock        ; clock       ; 1.000        ; 0.001      ; 2.674      ;
; -1.635 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[16] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.674      ;
; -1.613 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.652      ;
; -1.612 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.651      ;
; -1.612 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[16] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.651      ;
; -1.611 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.650      ;
; -1.609 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.648      ;
; -1.577 ; clock_div:inst6|divisor[12] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.616      ;
; -1.573 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.612      ;
; -1.573 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.612      ;
; -1.572 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.611      ;
; -1.569 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.608      ;
; -1.568 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.607      ;
; -1.565 ; clock_div:inst6|divisor[13] ; clock_div:inst6|clk_out     ; clock        ; clock       ; 1.000        ; 0.001      ; 2.602      ;
; -1.564 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[15] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.603      ;
; -1.542 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.581      ;
; -1.541 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.580      ;
; -1.541 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[15] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.580      ;
; -1.540 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.579      ;
; -1.538 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.577      ;
; -1.527 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.566      ;
; -1.523 ; clock_div:inst6|divisor[13] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.003      ; 2.562      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_div:inst6|clk_out'                                                                                                 ;
+--------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.103 ; lab5:inst|yfsm.s8 ; lab5:inst|yfsm.s7 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 1.139      ;
; 0.081  ; lab5:inst|yfsm.s7 ; lab5:inst|yfsm.s6 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.955      ;
; 0.087  ; lab5:inst|yfsm.s4 ; lab5:inst|yfsm.s3 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.949      ;
; 0.088  ; lab5:inst|yfsm.s2 ; lab5:inst|yfsm.s1 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.948      ;
; 0.092  ; lab5:inst|yfsm.s6 ; lab5:inst|yfsm.s5 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.944      ;
; 0.092  ; lab5:inst|yfsm.s3 ; lab5:inst|yfsm.s2 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.944      ;
; 0.098  ; lab5:inst|yfsm.s1 ; lab5:inst|yfsm.s8 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.938      ;
; 0.224  ; lab5:inst|yfsm.s5 ; lab5:inst|yfsm.s0 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.812      ;
; 0.236  ; lab5:inst|yfsm.s0 ; lab5:inst|yfsm.s4 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.800      ;
+--------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.523 ; clock_div:inst6|divisor[27] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.775 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.041      ;
; 0.779 ; clock_div:inst6|divisor[21] ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; clock_div:inst6|divisor[25] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.781 ; clock_div:inst6|divisor[15] ; clock_div:inst6|divisor[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.047      ;
; 0.782 ; clock_div:inst6|divisor[23] ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.783 ; clock_div:inst6|divisor[13] ; clock_div:inst6|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.797 ; clock_div:inst6|divisor[14] ; clock_div:inst6|divisor[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.801 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_div:inst6|divisor[16] ; clock_div:inst6|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_div:inst6|divisor[18] ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; clock_div:inst6|divisor[12] ; clock_div:inst6|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; clock_div:inst6|divisor[17] ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; clock_div:inst6|divisor[19] ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.817 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.083      ;
; 0.839 ; clock_div:inst6|divisor[20] ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; clock_div:inst6|divisor[24] ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; clock_div:inst6|divisor[26] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; clock_div:inst6|divisor[22] ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.111      ;
; 1.180 ; clock_div:inst6|divisor[14] ; clock_div:inst6|divisor[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.446      ;
; 1.180 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.446      ;
; 1.184 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_div:inst6|divisor[16] ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_div:inst6|divisor[18] ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_div:inst6|divisor[25] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; clock_div:inst6|divisor[15] ; clock_div:inst6|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; clock_div:inst6|divisor[23] ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; clock_div:inst6|divisor[12] ; clock_div:inst6|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.224 ; clock_div:inst6|divisor[17] ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clock_div:inst6|divisor[20] ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; clock_div:inst6|divisor[19] ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; clock_div:inst6|divisor[26] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:inst6|divisor[24] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.229 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; clock_div:inst6|divisor[22] ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; clock_div:inst6|divisor[23] ; clock_div:inst6|clk_out     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.496      ;
; 1.251 ; clock_div:inst6|divisor[14] ; clock_div:inst6|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.517      ;
; 1.255 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clock_div:inst6|divisor[16] ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clock_div:inst6|divisor[18] ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clock_div:inst6|divisor[25] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; clock_div:inst6|divisor[15] ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; clock_div:inst6|divisor[23] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.277 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.281 ; clock_div:inst6|divisor[21] ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.282 ; clock_div:inst6|divisor[13] ; clock_div:inst6|divisor[14] ; clock        ; clock       ; 0.000        ; 0.003      ; 1.551      ;
; 1.295 ; clock_div:inst6|divisor[17] ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; clock_div:inst6|divisor[19] ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.562      ;
; 1.296 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; clock_div:inst6|divisor[24] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.302 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; clock_div:inst6|divisor[22] ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.322 ; clock_div:inst6|divisor[14] ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.322 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.326 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; clock_div:inst6|divisor[25] ; clock_div:inst6|clk_out     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.595      ;
; 1.331 ; clock_div:inst6|divisor[16] ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clock_div:inst6|divisor[18] ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.333 ; clock_div:inst6|divisor[15] ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.599      ;
; 1.334 ; clock_div:inst6|divisor[23] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.600      ;
; 1.336 ; clock_div:inst6|divisor[12] ; clock_div:inst6|divisor[14] ; clock        ; clock       ; 0.000        ; 0.003      ; 1.605      ;
; 1.348 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.614      ;
; 1.352 ; clock_div:inst6|divisor[21] ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.618      ;
; 1.353 ; clock_div:inst6|divisor[13] ; clock_div:inst6|divisor[15] ; clock        ; clock       ; 0.000        ; 0.003      ; 1.622      ;
; 1.366 ; clock_div:inst6|divisor[17] ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.367 ; clock_div:inst6|divisor[20] ; clock_div:inst6|clk_out     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.631      ;
; 1.369 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.635      ;
; 1.370 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.370 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.370 ; clock_div:inst6|divisor[24] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.373 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; clock_div:inst6|divisor[22] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.384 ; clock_div:inst6|divisor[20] ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.650      ;
; 1.388 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.654      ;
; 1.391 ; clock_div:inst6|divisor[16] ; clock_div:inst6|clk_out     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.655      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_div:inst6|clk_out'                                                                                                 ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.534 ; lab5:inst|yfsm.s0 ; lab5:inst|yfsm.s4 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.800      ;
; 0.546 ; lab5:inst|yfsm.s5 ; lab5:inst|yfsm.s0 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.812      ;
; 0.672 ; lab5:inst|yfsm.s1 ; lab5:inst|yfsm.s8 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.938      ;
; 0.678 ; lab5:inst|yfsm.s6 ; lab5:inst|yfsm.s5 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.944      ;
; 0.678 ; lab5:inst|yfsm.s3 ; lab5:inst|yfsm.s2 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.944      ;
; 0.682 ; lab5:inst|yfsm.s2 ; lab5:inst|yfsm.s1 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.948      ;
; 0.683 ; lab5:inst|yfsm.s4 ; lab5:inst|yfsm.s3 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.949      ;
; 0.689 ; lab5:inst|yfsm.s7 ; lab5:inst|yfsm.s6 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.955      ;
; 0.873 ; lab5:inst|yfsm.s8 ; lab5:inst|yfsm.s7 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 1.139      ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[24]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_div:inst6|clk_out'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s8              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s8              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s1|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s1|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s2|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s2|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s3|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s3|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s4|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s4|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s5|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s5|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s6|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s6|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s7|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s7|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s8|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s8|clk               ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; data_in   ; clock_div:inst6|clk_out ; 3.945 ; 3.945 ; Rise       ; clock_div:inst6|clk_out ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; data_in   ; clock_div:inst6|clk_out ; -3.715 ; -3.715 ; Rise       ; clock_div:inst6|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; States[*]  ; clock_div:inst6|clk_out ; 10.818 ; 10.818 ; Rise       ; clock_div:inst6|clk_out ;
;  States[1] ; clock_div:inst6|clk_out ; 10.371 ; 10.371 ; Rise       ; clock_div:inst6|clk_out ;
;  States[2] ; clock_div:inst6|clk_out ; 10.389 ; 10.389 ; Rise       ; clock_div:inst6|clk_out ;
;  States[3] ; clock_div:inst6|clk_out ; 10.347 ; 10.347 ; Rise       ; clock_div:inst6|clk_out ;
;  States[4] ; clock_div:inst6|clk_out ; 10.356 ; 10.356 ; Rise       ; clock_div:inst6|clk_out ;
;  States[5] ; clock_div:inst6|clk_out ; 10.343 ; 10.343 ; Rise       ; clock_div:inst6|clk_out ;
;  States[6] ; clock_div:inst6|clk_out ; 10.660 ; 10.660 ; Rise       ; clock_div:inst6|clk_out ;
;  States[7] ; clock_div:inst6|clk_out ; 10.818 ; 10.818 ; Rise       ; clock_div:inst6|clk_out ;
; leds[*]    ; clock_div:inst6|clk_out ; 8.194  ; 8.194  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[1]   ; clock_div:inst6|clk_out ; 7.934  ; 7.934  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[2]   ; clock_div:inst6|clk_out ; 7.909  ; 7.909  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[3]   ; clock_div:inst6|clk_out ; 7.965  ; 7.965  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[4]   ; clock_div:inst6|clk_out ; 8.194  ; 8.194  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[5]   ; clock_div:inst6|clk_out ; 8.180  ; 8.180  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[6]   ; clock_div:inst6|clk_out ; 8.182  ; 8.182  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[7]   ; clock_div:inst6|clk_out ; 8.175  ; 8.175  ; Rise       ; clock_div:inst6|clk_out ;
+------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; States[*]  ; clock_div:inst6|clk_out ; 8.751 ; 8.751 ; Rise       ; clock_div:inst6|clk_out ;
;  States[1] ; clock_div:inst6|clk_out ; 9.512 ; 9.512 ; Rise       ; clock_div:inst6|clk_out ;
;  States[2] ; clock_div:inst6|clk_out ; 9.499 ; 9.499 ; Rise       ; clock_div:inst6|clk_out ;
;  States[3] ; clock_div:inst6|clk_out ; 9.447 ; 9.447 ; Rise       ; clock_div:inst6|clk_out ;
;  States[4] ; clock_div:inst6|clk_out ; 9.497 ; 9.497 ; Rise       ; clock_div:inst6|clk_out ;
;  States[5] ; clock_div:inst6|clk_out ; 9.484 ; 9.484 ; Rise       ; clock_div:inst6|clk_out ;
;  States[6] ; clock_div:inst6|clk_out ; 9.800 ; 9.800 ; Rise       ; clock_div:inst6|clk_out ;
;  States[7] ; clock_div:inst6|clk_out ; 8.751 ; 8.751 ; Rise       ; clock_div:inst6|clk_out ;
; leds[*]    ; clock_div:inst6|clk_out ; 6.347 ; 6.347 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[1]   ; clock_div:inst6|clk_out ; 7.218 ; 7.218 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[2]   ; clock_div:inst6|clk_out ; 7.185 ; 7.185 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[3]   ; clock_div:inst6|clk_out ; 6.347 ; 6.347 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[4]   ; clock_div:inst6|clk_out ; 6.764 ; 6.764 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[5]   ; clock_div:inst6|clk_out ; 7.461 ; 7.461 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[6]   ; clock_div:inst6|clk_out ; 7.456 ; 7.456 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[7]   ; clock_div:inst6|clk_out ; 7.457 ; 7.457 ; Rise       ; clock_div:inst6|clk_out ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------+
; Fast Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -0.692 ; -6.418        ;
; clock_div:inst6|clk_out ; 0.442  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clock                   ; 0.240 ; 0.000         ;
; clock_div:inst6|clk_out ; 0.269 ; 0.000         ;
+-------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Fast Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -1.380 ; -30.380       ;
; clock_div:inst6|clk_out ; -0.500 ; -9.000        ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.692 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.726      ;
; -0.677 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.711      ;
; -0.657 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.691      ;
; -0.642 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.676      ;
; -0.624 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.658      ;
; -0.622 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.656      ;
; -0.607 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.641      ;
; -0.607 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.641      ;
; -0.589 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.623      ;
; -0.587 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.621      ;
; -0.572 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.606      ;
; -0.572 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.606      ;
; -0.572 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.606      ;
; -0.554 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.588      ;
; -0.552 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.586      ;
; -0.537 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.571      ;
; -0.537 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.571      ;
; -0.537 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.571      ;
; -0.519 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.553      ;
; -0.517 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.551      ;
; -0.515 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.549      ;
; -0.502 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.536      ;
; -0.502 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.536      ;
; -0.502 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.536      ;
; -0.484 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.518      ;
; -0.480 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.514      ;
; -0.467 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.501      ;
; -0.467 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.501      ;
; -0.449 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.483      ;
; -0.445 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.479      ;
; -0.444 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.478      ;
; -0.432 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.466      ;
; -0.432 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.466      ;
; -0.423 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.457      ;
; -0.410 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.444      ;
; -0.409 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.443      ;
; -0.408 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.442      ;
; -0.397 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.431      ;
; -0.392 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.426      ;
; -0.388 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.422      ;
; -0.375 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.409      ;
; -0.374 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.408      ;
; -0.374 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.408      ;
; -0.373 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.407      ;
; -0.357 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.391      ;
; -0.355 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.389      ;
; -0.353 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.387      ;
; -0.340 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.374      ;
; -0.339 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.373      ;
; -0.339 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.373      ;
; -0.338 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.372      ;
; -0.338 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.372      ;
; -0.322 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.356      ;
; -0.322 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.356      ;
; -0.320 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.354      ;
; -0.318 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.352      ;
; -0.305 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.339      ;
; -0.304 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.338      ;
; -0.304 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.338      ;
; -0.303 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.337      ;
; -0.303 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.337      ;
; -0.303 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.337      ;
; -0.287 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.321      ;
; -0.287 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.321      ;
; -0.285 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.319      ;
; -0.283 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.317      ;
; -0.270 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.304      ;
; -0.269 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.303      ;
; -0.269 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.303      ;
; -0.268 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.302      ;
; -0.268 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.302      ;
; -0.268 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.302      ;
; -0.255 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.289      ;
; -0.252 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.286      ;
; -0.252 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.286      ;
; -0.250 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.284      ;
; -0.248 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[16] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.282      ;
; -0.246 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.280      ;
; -0.235 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.269      ;
; -0.234 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.268      ;
; -0.233 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.267      ;
; -0.233 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.267      ;
; -0.233 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[16] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.267      ;
; -0.220 ; clock_div:inst6|divisor[12] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.254      ;
; -0.220 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.254      ;
; -0.217 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.251      ;
; -0.217 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.251      ;
; -0.215 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.249      ;
; -0.213 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[15] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.247      ;
; -0.213 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|clk_out     ; clock        ; clock       ; 1.000        ; 0.001      ; 1.246      ;
; -0.211 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.245      ;
; -0.200 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.234      ;
; -0.199 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.233      ;
; -0.198 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.232      ;
; -0.198 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.232      ;
; -0.198 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[15] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.232      ;
; -0.196 ; clock_div:inst6|divisor[11] ; clock_div:inst6|clk_out     ; clock        ; clock       ; 1.000        ; 0.001      ; 1.229      ;
; -0.185 ; clock_div:inst6|divisor[12] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.219      ;
; -0.185 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.219      ;
; -0.182 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 1.216      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_div:inst6|clk_out'                                                                                                ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.442 ; lab5:inst|yfsm.s8 ; lab5:inst|yfsm.s7 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.590      ;
; 0.539 ; lab5:inst|yfsm.s7 ; lab5:inst|yfsm.s6 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.493      ;
; 0.541 ; lab5:inst|yfsm.s2 ; lab5:inst|yfsm.s1 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.491      ;
; 0.541 ; lab5:inst|yfsm.s4 ; lab5:inst|yfsm.s3 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.491      ;
; 0.544 ; lab5:inst|yfsm.s6 ; lab5:inst|yfsm.s5 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.488      ;
; 0.544 ; lab5:inst|yfsm.s3 ; lab5:inst|yfsm.s2 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.488      ;
; 0.547 ; lab5:inst|yfsm.s1 ; lab5:inst|yfsm.s8 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.485      ;
; 0.604 ; lab5:inst|yfsm.s5 ; lab5:inst|yfsm.s0 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.428      ;
; 0.611 ; lab5:inst|yfsm.s0 ; lab5:inst|yfsm.s4 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 1.000        ; 0.000      ; 0.421      ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; clock_div:inst6|divisor[27] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.357 ; clock_div:inst6|divisor[14] ; clock_div:inst6|divisor[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clock_div:inst6|divisor[16] ; clock_div:inst6|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clock_div:inst6|divisor[15] ; clock_div:inst6|divisor[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clock_div:inst6|divisor[18] ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clock_div:inst6|divisor[21] ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; clock_div:inst6|divisor[23] ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst6|divisor[12] ; clock_div:inst6|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst6|divisor[13] ; clock_div:inst6|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst6|divisor[25] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.371 ; clock_div:inst6|divisor[17] ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clock_div:inst6|divisor[19] ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clock_div:inst6|divisor[20] ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clock_div:inst6|divisor[22] ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clock_div:inst6|divisor[24] ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clock_div:inst6|divisor[26] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.494 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; clock_div:inst6|divisor[14] ; clock_div:inst6|divisor[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; clock_div:inst6|divisor[16] ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clock_div:inst6|divisor[15] ; clock_div:inst6|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clock_div:inst6|divisor[18] ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clock_div:inst6|divisor[23] ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:inst6|divisor[12] ; clock_div:inst6|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:inst6|divisor[25] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.511 ; clock_div:inst6|divisor[17] ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; clock_div:inst6|divisor[20] ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clock_div:inst6|divisor[19] ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:inst6|divisor[4]  ; clock_div:inst6|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; clock_div:inst6|divisor[22] ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; clock_div:inst6|divisor[26] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; clock_div:inst6|divisor[24] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.529 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; clock_div:inst6|divisor[14] ; clock_div:inst6|divisor[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; clock_div:inst6|divisor[16] ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clock_div:inst6|divisor[15] ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; clock_div:inst6|divisor[18] ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; clock_div:inst6|divisor[23] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; clock_div:inst6|divisor[11] ; clock_div:inst6|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; clock_div:inst6|divisor[25] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.546 ; clock_div:inst6|divisor[13] ; clock_div:inst6|divisor[14] ; clock        ; clock       ; 0.000        ; 0.002      ; 0.700      ;
; 0.546 ; clock_div:inst6|divisor[17] ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; clock_div:inst6|divisor[19] ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; clock_div:inst6|divisor[3]  ; clock_div:inst6|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; clock_div:inst6|divisor[22] ; clock_div:inst6|divisor[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; clock_div:inst6|divisor[24] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; clock_div:inst6|divisor[21] ; clock_div:inst6|divisor[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.561 ; clock_div:inst6|divisor[23] ; clock_div:inst6|clk_out     ; clock        ; clock       ; 0.000        ; -0.001     ; 0.712      ;
; 0.564 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; clock_div:inst6|divisor[14] ; clock_div:inst6|divisor[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; clock_div:inst6|divisor[2]  ; clock_div:inst6|divisor[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; clock_div:inst6|divisor[16] ; clock_div:inst6|divisor[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; clock_div:inst6|divisor[15] ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; clock_div:inst6|divisor[18] ; clock_div:inst6|divisor[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clock_div:inst6|divisor[23] ; clock_div:inst6|divisor[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.722      ;
; 0.581 ; clock_div:inst6|divisor[13] ; clock_div:inst6|divisor[15] ; clock        ; clock       ; 0.000        ; 0.002      ; 0.735      ;
; 0.581 ; clock_div:inst6|divisor[17] ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; clock_div:inst6|divisor[1]  ; clock_div:inst6|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; clock_div:inst6|divisor[6]  ; clock_div:inst6|divisor[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; clock_div:inst6|divisor[8]  ; clock_div:inst6|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; clock_div:inst6|divisor[22] ; clock_div:inst6|divisor[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; clock_div:inst6|divisor[5]  ; clock_div:inst6|divisor[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; clock_div:inst6|divisor[10] ; clock_div:inst6|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; clock_div:inst6|divisor[24] ; clock_div:inst6|divisor[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; clock_div:inst6|divisor[12] ; clock_div:inst6|divisor[14] ; clock        ; clock       ; 0.000        ; 0.002      ; 0.740      ;
; 0.589 ; clock_div:inst6|divisor[21] ; clock_div:inst6|divisor[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.741      ;
; 0.599 ; clock_div:inst6|divisor[0]  ; clock_div:inst6|divisor[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; clock_div:inst6|divisor[14] ; clock_div:inst6|divisor[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.752      ;
; 0.603 ; clock_div:inst6|divisor[16] ; clock_div:inst6|divisor[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; clock_div:inst6|divisor[7]  ; clock_div:inst6|divisor[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; clock_div:inst6|divisor[9]  ; clock_div:inst6|divisor[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.755      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_div:inst6|clk_out'                                                                                                 ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.269 ; lab5:inst|yfsm.s0 ; lab5:inst|yfsm.s4 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.421      ;
; 0.276 ; lab5:inst|yfsm.s5 ; lab5:inst|yfsm.s0 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.428      ;
; 0.333 ; lab5:inst|yfsm.s1 ; lab5:inst|yfsm.s8 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; lab5:inst|yfsm.s6 ; lab5:inst|yfsm.s5 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.488      ;
; 0.336 ; lab5:inst|yfsm.s3 ; lab5:inst|yfsm.s2 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.488      ;
; 0.339 ; lab5:inst|yfsm.s2 ; lab5:inst|yfsm.s1 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.491      ;
; 0.339 ; lab5:inst|yfsm.s4 ; lab5:inst|yfsm.s3 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.491      ;
; 0.341 ; lab5:inst|yfsm.s7 ; lab5:inst|yfsm.s6 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.493      ;
; 0.438 ; lab5:inst|yfsm.s8 ; lab5:inst|yfsm.s7 ; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 0.000        ; 0.000      ; 0.590      ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_div:inst6|divisor[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_div:inst6|divisor[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst6|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst6|divisor[24]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_div:inst6|clk_out'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s8              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; lab5:inst|yfsm.s8              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst6|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s1|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s1|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s2|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s2|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s3|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s3|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s4|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s4|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s5|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s5|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s6|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s6|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s7|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s7|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s8|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst6|clk_out ; Rise       ; inst|yfsm.s8|clk               ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; data_in   ; clock_div:inst6|clk_out ; 2.242 ; 2.242 ; Rise       ; clock_div:inst6|clk_out ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; data_in   ; clock_div:inst6|clk_out ; -2.122 ; -2.122 ; Rise       ; clock_div:inst6|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; States[*]  ; clock_div:inst6|clk_out ; 5.594 ; 5.594 ; Rise       ; clock_div:inst6|clk_out ;
;  States[1] ; clock_div:inst6|clk_out ; 5.393 ; 5.393 ; Rise       ; clock_div:inst6|clk_out ;
;  States[2] ; clock_div:inst6|clk_out ; 5.404 ; 5.404 ; Rise       ; clock_div:inst6|clk_out ;
;  States[3] ; clock_div:inst6|clk_out ; 5.370 ; 5.370 ; Rise       ; clock_div:inst6|clk_out ;
;  States[4] ; clock_div:inst6|clk_out ; 5.372 ; 5.372 ; Rise       ; clock_div:inst6|clk_out ;
;  States[5] ; clock_div:inst6|clk_out ; 5.367 ; 5.367 ; Rise       ; clock_div:inst6|clk_out ;
;  States[6] ; clock_div:inst6|clk_out ; 5.525 ; 5.525 ; Rise       ; clock_div:inst6|clk_out ;
;  States[7] ; clock_div:inst6|clk_out ; 5.594 ; 5.594 ; Rise       ; clock_div:inst6|clk_out ;
; leds[*]    ; clock_div:inst6|clk_out ; 4.392 ; 4.392 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[1]   ; clock_div:inst6|clk_out ; 4.270 ; 4.270 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[2]   ; clock_div:inst6|clk_out ; 4.243 ; 4.243 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[3]   ; clock_div:inst6|clk_out ; 4.261 ; 4.261 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[4]   ; clock_div:inst6|clk_out ; 4.392 ; 4.392 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[5]   ; clock_div:inst6|clk_out ; 4.384 ; 4.384 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[6]   ; clock_div:inst6|clk_out ; 4.382 ; 4.382 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[7]   ; clock_div:inst6|clk_out ; 4.369 ; 4.369 ; Rise       ; clock_div:inst6|clk_out ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; States[*]  ; clock_div:inst6|clk_out ; 4.663 ; 4.663 ; Rise       ; clock_div:inst6|clk_out ;
;  States[1] ; clock_div:inst6|clk_out ; 5.060 ; 5.060 ; Rise       ; clock_div:inst6|clk_out ;
;  States[2] ; clock_div:inst6|clk_out ; 5.070 ; 5.070 ; Rise       ; clock_div:inst6|clk_out ;
;  States[3] ; clock_div:inst6|clk_out ; 5.044 ; 5.044 ; Rise       ; clock_div:inst6|clk_out ;
;  States[4] ; clock_div:inst6|clk_out ; 5.038 ; 5.038 ; Rise       ; clock_div:inst6|clk_out ;
;  States[5] ; clock_div:inst6|clk_out ; 5.034 ; 5.034 ; Rise       ; clock_div:inst6|clk_out ;
;  States[6] ; clock_div:inst6|clk_out ; 5.199 ; 5.199 ; Rise       ; clock_div:inst6|clk_out ;
;  States[7] ; clock_div:inst6|clk_out ; 4.663 ; 4.663 ; Rise       ; clock_div:inst6|clk_out ;
; leds[*]    ; clock_div:inst6|clk_out ; 3.579 ; 3.579 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[1]   ; clock_div:inst6|clk_out ; 3.965 ; 3.965 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[2]   ; clock_div:inst6|clk_out ; 3.930 ; 3.930 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[3]   ; clock_div:inst6|clk_out ; 3.579 ; 3.579 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[4]   ; clock_div:inst6|clk_out ; 3.755 ; 3.755 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[5]   ; clock_div:inst6|clk_out ; 4.077 ; 4.077 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[6]   ; clock_div:inst6|clk_out ; 4.067 ; 4.067 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[7]   ; clock_div:inst6|clk_out ; 4.072 ; 4.072 ; Rise       ; clock_div:inst6|clk_out ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -2.504  ; 0.240 ; N/A      ; N/A     ; -1.380              ;
;  clock                   ; -2.504  ; 0.240 ; N/A      ; N/A     ; -1.380              ;
;  clock_div:inst6|clk_out ; -0.103  ; 0.269 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS          ; -42.176 ; 0.0   ; 0.0      ; 0.0     ; -39.38              ;
;  clock                   ; -42.073 ; 0.000 ; N/A      ; N/A     ; -30.380             ;
;  clock_div:inst6|clk_out ; -0.103  ; 0.000 ; N/A      ; N/A     ; -9.000              ;
+--------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; data_in   ; clock_div:inst6|clk_out ; 3.945 ; 3.945 ; Rise       ; clock_div:inst6|clk_out ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; data_in   ; clock_div:inst6|clk_out ; -2.122 ; -2.122 ; Rise       ; clock_div:inst6|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; States[*]  ; clock_div:inst6|clk_out ; 10.818 ; 10.818 ; Rise       ; clock_div:inst6|clk_out ;
;  States[1] ; clock_div:inst6|clk_out ; 10.371 ; 10.371 ; Rise       ; clock_div:inst6|clk_out ;
;  States[2] ; clock_div:inst6|clk_out ; 10.389 ; 10.389 ; Rise       ; clock_div:inst6|clk_out ;
;  States[3] ; clock_div:inst6|clk_out ; 10.347 ; 10.347 ; Rise       ; clock_div:inst6|clk_out ;
;  States[4] ; clock_div:inst6|clk_out ; 10.356 ; 10.356 ; Rise       ; clock_div:inst6|clk_out ;
;  States[5] ; clock_div:inst6|clk_out ; 10.343 ; 10.343 ; Rise       ; clock_div:inst6|clk_out ;
;  States[6] ; clock_div:inst6|clk_out ; 10.660 ; 10.660 ; Rise       ; clock_div:inst6|clk_out ;
;  States[7] ; clock_div:inst6|clk_out ; 10.818 ; 10.818 ; Rise       ; clock_div:inst6|clk_out ;
; leds[*]    ; clock_div:inst6|clk_out ; 8.194  ; 8.194  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[1]   ; clock_div:inst6|clk_out ; 7.934  ; 7.934  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[2]   ; clock_div:inst6|clk_out ; 7.909  ; 7.909  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[3]   ; clock_div:inst6|clk_out ; 7.965  ; 7.965  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[4]   ; clock_div:inst6|clk_out ; 8.194  ; 8.194  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[5]   ; clock_div:inst6|clk_out ; 8.180  ; 8.180  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[6]   ; clock_div:inst6|clk_out ; 8.182  ; 8.182  ; Rise       ; clock_div:inst6|clk_out ;
;  leds[7]   ; clock_div:inst6|clk_out ; 8.175  ; 8.175  ; Rise       ; clock_div:inst6|clk_out ;
+------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; States[*]  ; clock_div:inst6|clk_out ; 4.663 ; 4.663 ; Rise       ; clock_div:inst6|clk_out ;
;  States[1] ; clock_div:inst6|clk_out ; 5.060 ; 5.060 ; Rise       ; clock_div:inst6|clk_out ;
;  States[2] ; clock_div:inst6|clk_out ; 5.070 ; 5.070 ; Rise       ; clock_div:inst6|clk_out ;
;  States[3] ; clock_div:inst6|clk_out ; 5.044 ; 5.044 ; Rise       ; clock_div:inst6|clk_out ;
;  States[4] ; clock_div:inst6|clk_out ; 5.038 ; 5.038 ; Rise       ; clock_div:inst6|clk_out ;
;  States[5] ; clock_div:inst6|clk_out ; 5.034 ; 5.034 ; Rise       ; clock_div:inst6|clk_out ;
;  States[6] ; clock_div:inst6|clk_out ; 5.199 ; 5.199 ; Rise       ; clock_div:inst6|clk_out ;
;  States[7] ; clock_div:inst6|clk_out ; 4.663 ; 4.663 ; Rise       ; clock_div:inst6|clk_out ;
; leds[*]    ; clock_div:inst6|clk_out ; 3.579 ; 3.579 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[1]   ; clock_div:inst6|clk_out ; 3.965 ; 3.965 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[2]   ; clock_div:inst6|clk_out ; 3.930 ; 3.930 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[3]   ; clock_div:inst6|clk_out ; 3.579 ; 3.579 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[4]   ; clock_div:inst6|clk_out ; 3.755 ; 3.755 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[5]   ; clock_div:inst6|clk_out ; 4.077 ; 4.077 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[6]   ; clock_div:inst6|clk_out ; 4.067 ; 4.067 ; Rise       ; clock_div:inst6|clk_out ;
;  leds[7]   ; clock_div:inst6|clk_out ; 4.072 ; 4.072 ; Rise       ; clock_div:inst6|clk_out ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clock                   ; clock                   ; 434      ; 0        ; 0        ; 0        ;
; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 9        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clock                   ; clock                   ; 434      ; 0        ; 0        ; 0        ;
; clock_div:inst6|clk_out ; clock_div:inst6|clk_out ; 9        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 97    ; 97   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Nov  2 14:45:25 2022
Info: Command: quartus_sta lab5 -c lab5
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name clock_div:inst6|clk_out clock_div:inst6|clk_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.504
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.504       -42.073 clock 
    Info (332119):    -0.103        -0.103 clock_div:inst6|clk_out 
Info (332146): Worst-case hold slack is 0.523
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.523         0.000 clock 
    Info (332119):     0.534         0.000 clock_div:inst6|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -30.380 clock 
    Info (332119):    -0.500        -9.000 clock_div:inst6|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.692
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.692        -6.418 clock 
    Info (332119):     0.442         0.000 clock_div:inst6|clk_out 
Info (332146): Worst-case hold slack is 0.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.240         0.000 clock 
    Info (332119):     0.269         0.000 clock_div:inst6|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -30.380 clock 
    Info (332119):    -0.500        -9.000 clock_div:inst6|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 324 megabytes
    Info: Processing ended: Wed Nov  2 14:45:28 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


