<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="MeioSubtrator"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="MeioSubtrator">
    <a name="circuit" val="MeioSubtrator"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(250,130)" to="(290,130)"/>
    <wire from="(110,140)" to="(110,190)"/>
    <wire from="(110,230)" to="(190,230)"/>
    <wire from="(130,200)" to="(140,200)"/>
    <wire from="(120,110)" to="(130,110)"/>
    <wire from="(290,130)" to="(300,130)"/>
    <wire from="(130,110)" to="(130,200)"/>
    <wire from="(110,140)" to="(190,140)"/>
    <wire from="(100,190)" to="(110,190)"/>
    <wire from="(240,210)" to="(290,210)"/>
    <wire from="(130,110)" to="(190,110)"/>
    <wire from="(110,190)" to="(110,230)"/>
    <wire from="(120,110)" to="(120,130)"/>
    <wire from="(170,200)" to="(190,200)"/>
    <wire from="(100,130)" to="(120,130)"/>
    <wire from="(300,130)" to="(300,140)"/>
    <comp lib="1" loc="(240,210)" name="AND Gate"/>
    <comp lib="1" loc="(250,130)" name="XOR Gate"/>
    <comp lib="1" loc="(170,200)" name="NOT Gate"/>
    <comp lib="0" loc="(290,130)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(100,190)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(100,130)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(290,210)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
  <circuit name="Subtrator">
    <a name="circuit" val="Subtrator"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(660,250)" to="(660,280)"/>
    <wire from="(540,290)" to="(570,290)"/>
    <wire from="(200,280)" to="(260,280)"/>
    <wire from="(220,340)" to="(240,340)"/>
    <wire from="(740,230)" to="(770,230)"/>
    <wire from="(220,250)" to="(220,340)"/>
    <wire from="(660,250)" to="(680,250)"/>
    <wire from="(350,200)" to="(360,200)"/>
    <wire from="(180,160)" to="(240,160)"/>
    <wire from="(660,210)" to="(680,210)"/>
    <wire from="(240,170)" to="(340,170)"/>
    <wire from="(180,280)" to="(200,280)"/>
    <wire from="(420,180)" to="(660,180)"/>
    <wire from="(340,170)" to="(360,170)"/>
    <wire from="(200,370)" to="(290,370)"/>
    <wire from="(540,270)" to="(570,270)"/>
    <wire from="(220,250)" to="(260,250)"/>
    <wire from="(320,260)" to="(330,260)"/>
    <wire from="(180,250)" to="(220,250)"/>
    <wire from="(500,250)" to="(540,250)"/>
    <wire from="(270,340)" to="(290,340)"/>
    <wire from="(200,280)" to="(200,370)"/>
    <wire from="(660,180)" to="(660,210)"/>
    <wire from="(540,290)" to="(540,350)"/>
    <wire from="(340,270)" to="(450,270)"/>
    <wire from="(350,200)" to="(350,240)"/>
    <wire from="(340,350)" to="(540,350)"/>
    <wire from="(330,200)" to="(350,200)"/>
    <wire from="(430,240)" to="(450,240)"/>
    <wire from="(540,250)" to="(540,270)"/>
    <wire from="(340,170)" to="(340,270)"/>
    <wire from="(330,200)" to="(330,260)"/>
    <wire from="(350,240)" to="(400,240)"/>
    <wire from="(620,280)" to="(660,280)"/>
    <wire from="(240,160)" to="(240,170)"/>
    <comp lib="1" loc="(430,240)" name="NOT Gate"/>
    <comp lib="1" loc="(420,180)" name="XOR Gate"/>
    <comp lib="0" loc="(180,280)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(620,280)" name="AND Gate"/>
    <comp lib="0" loc="(180,160)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(500,250)" name="AND Gate"/>
    <comp lib="6" loc="(431,435)" name="Text">
      <a name="text" val="Utiliza dois conjuntos MeioSubtrator e uma porta AND para fazer subtração de Bits. No fim a porta XOR compara se o BIT é igual ou diferente"/>
    </comp>
    <comp lib="0" loc="(770,230)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(320,260)" name="XOR Gate"/>
    <comp lib="0" loc="(180,250)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(740,230)" name="XOR Gate"/>
    <comp lib="1" loc="(340,350)" name="AND Gate"/>
    <comp lib="1" loc="(270,340)" name="NOT Gate"/>
  </circuit>
  <circuit name="Teste">
    <a name="circuit" val="Teste"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(420,130)" to="(430,130)"/>
    <wire from="(370,360)" to="(420,360)"/>
    <wire from="(390,250)" to="(400,250)"/>
    <wire from="(360,130)" to="(420,130)"/>
    <wire from="(250,380)" to="(300,380)"/>
    <wire from="(250,240)" to="(290,240)"/>
    <wire from="(430,360)" to="(430,370)"/>
    <wire from="(250,270)" to="(290,270)"/>
    <wire from="(350,250)" to="(390,250)"/>
    <wire from="(250,350)" to="(300,350)"/>
    <wire from="(420,360)" to="(430,360)"/>
    <wire from="(230,110)" to="(300,110)"/>
    <wire from="(260,500)" to="(300,500)"/>
    <wire from="(230,140)" to="(300,140)"/>
    <wire from="(260,480)" to="(300,480)"/>
    <wire from="(360,490)" to="(450,490)"/>
    <comp lib="0" loc="(250,240)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(286,70)" name="Text">
      <a name="text" val="Porta NAND"/>
    </comp>
    <comp lib="0" loc="(230,140)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(286,311)" name="Text">
      <a name="text" val="Porta XNOR"/>
    </comp>
    <comp lib="0" loc="(420,130)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(360,490)" name="NOR Gate"/>
    <comp lib="0" loc="(260,500)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(350,250)" name="XOR Gate"/>
    <comp lib="0" loc="(260,480)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(250,270)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(390,250)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(370,360)" name="XNOR Gate"/>
    <comp lib="0" loc="(250,350)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(360,130)" name="NAND Gate"/>
    <comp lib="0" loc="(230,110)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(420,360)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(250,380)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(292,439)" name="Text">
      <a name="text" val="Porta NOR"/>
    </comp>
    <comp lib="6" loc="(297,201)" name="Text">
      <a name="text" val="Porta XOR"/>
    </comp>
    <comp lib="0" loc="(450,490)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
