<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/sparc_exu_alu_16eql.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_alu_16eql.v</a>
time_elapsed: 0.008s
ram usage: 9668 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e sparc_exu_alu_16eql <a href="../../../../third_party/tests/utd-sv/sparc_exu_alu_16eql.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_alu_16eql.v</a>
entity @sparc_exu_alu_16eql (i17$ %in) -&gt; (i1$ %equal) {
    %0 = const i16 0
    %inxor = sig i16 %0
    %1 = const i8 0
    %nor1 = sig i8 %1
    %2 = const i2 0
    %nand2 = sig i2 %2
    %3 = const i32 0
    %4 = const i16 0
    %5 = sig i16 %4
    %6 = shr i16$ %inxor, i16$ %5, i32 %3
    %7 = exts i1$, i16$ %6, 0, 1
    %in1 = prb i17$ %in
    %8 = const i32 15
    %9 = const i17 0
    %10 = shr i17 %in1, i17 %9, i32 %8
    %11 = exts i1, i17 %10, 0, 1
    %in2 = prb i17$ %in
    %12 = const i32 14
    %13 = const i17 0
    %14 = shr i17 %in2, i17 %13, i32 %12
    %15 = exts i1, i17 %14, 0, 1
    %16 = xor i1 %11, %15
    %17 = const time 0s 1e
    drv i1$ %7, %16, %17
    %18 = const i32 1
    %19 = const i16 0
    %20 = sig i16 %19
    %21 = shr i16$ %inxor, i16$ %20, i32 %18
    %22 = exts i1$, i16$ %21, 0, 1
    %in3 = prb i17$ %in
    %23 = const i32 14
    %24 = const i17 0
    %25 = shr i17 %in3, i17 %24, i32 %23
    %26 = exts i1, i17 %25, 0, 1
    %in4 = prb i17$ %in
    %27 = const i32 13
    %28 = const i17 0
    %29 = shr i17 %in4, i17 %28, i32 %27
    %30 = exts i1, i17 %29, 0, 1
    %31 = xor i1 %26, %30
    %32 = const time 0s 1e
    drv i1$ %22, %31, %32
    %33 = const i32 2
    %34 = const i16 0
    %35 = sig i16 %34
    %36 = shr i16$ %inxor, i16$ %35, i32 %33
    %37 = exts i1$, i16$ %36, 0, 1
    %in5 = prb i17$ %in
    %38 = const i32 13
    %39 = const i17 0
    %40 = shr i17 %in5, i17 %39, i32 %38
    %41 = exts i1, i17 %40, 0, 1
    %in6 = prb i17$ %in
    %42 = const i32 12
    %43 = const i17 0
    %44 = shr i17 %in6, i17 %43, i32 %42
    %45 = exts i1, i17 %44, 0, 1
    %46 = xor i1 %41, %45
    %47 = const time 0s 1e
    drv i1$ %37, %46, %47
    %48 = const i32 3
    %49 = const i16 0
    %50 = sig i16 %49
    %51 = shr i16$ %inxor, i16$ %50, i32 %48
    %52 = exts i1$, i16$ %51, 0, 1
    %in7 = prb i17$ %in
    %53 = const i32 12
    %54 = const i17 0
    %55 = shr i17 %in7, i17 %54, i32 %53
    %56 = exts i1, i17 %55, 0, 1
    %in8 = prb i17$ %in
    %57 = const i32 11
    %58 = const i17 0
    %59 = shr i17 %in8, i17 %58, i32 %57
    %60 = exts i1, i17 %59, 0, 1
    %61 = xor i1 %56, %60
    %62 = const time 0s 1e
    drv i1$ %52, %61, %62
    %63 = const i32 4
    %64 = const i16 0
    %65 = sig i16 %64
    %66 = shr i16$ %inxor, i16$ %65, i32 %63
    %67 = exts i1$, i16$ %66, 0, 1
    %in9 = prb i17$ %in
    %68 = const i32 11
    %69 = const i17 0
    %70 = shr i17 %in9, i17 %69, i32 %68
    %71 = exts i1, i17 %70, 0, 1
    %in10 = prb i17$ %in
    %72 = const i32 10
    %73 = const i17 0
    %74 = shr i17 %in10, i17 %73, i32 %72
    %75 = exts i1, i17 %74, 0, 1
    %76 = xor i1 %71, %75
    %77 = const time 0s 1e
    drv i1$ %67, %76, %77
    %78 = const i32 5
    %79 = const i16 0
    %80 = sig i16 %79
    %81 = shr i16$ %inxor, i16$ %80, i32 %78
    %82 = exts i1$, i16$ %81, 0, 1
    %in11 = prb i17$ %in
    %83 = const i32 10
    %84 = const i17 0
    %85 = shr i17 %in11, i17 %84, i32 %83
    %86 = exts i1, i17 %85, 0, 1
    %in12 = prb i17$ %in
    %87 = const i32 9
    %88 = const i17 0
    %89 = shr i17 %in12, i17 %88, i32 %87
    %90 = exts i1, i17 %89, 0, 1
    %91 = xor i1 %86, %90
    %92 = const time 0s 1e
    drv i1$ %82, %91, %92
    %93 = const i32 6
    %94 = const i16 0
    %95 = sig i16 %94
    %96 = shr i16$ %inxor, i16$ %95, i32 %93
    %97 = exts i1$, i16$ %96, 0, 1
    %in13 = prb i17$ %in
    %98 = const i32 9
    %99 = const i17 0
    %100 = shr i17 %in13, i17 %99, i32 %98
    %101 = exts i1, i17 %100, 0, 1
    %in14 = prb i17$ %in
    %102 = const i32 8
    %103 = const i17 0
    %104 = shr i17 %in14, i17 %103, i32 %102
    %105 = exts i1, i17 %104, 0, 1
    %106 = xor i1 %101, %105
    %107 = const time 0s 1e
    drv i1$ %97, %106, %107
    %108 = const i32 7
    %109 = const i16 0
    %110 = sig i16 %109
    %111 = shr i16$ %inxor, i16$ %110, i32 %108
    %112 = exts i1$, i16$ %111, 0, 1
    %in15 = prb i17$ %in
    %113 = const i32 8
    %114 = const i17 0
    %115 = shr i17 %in15, i17 %114, i32 %113
    %116 = exts i1, i17 %115, 0, 1
    %in16 = prb i17$ %in
    %117 = const i32 7
    %118 = const i17 0
    %119 = shr i17 %in16, i17 %118, i32 %117
    %120 = exts i1, i17 %119, 0, 1
    %121 = xor i1 %116, %120
    %122 = const time 0s 1e
    drv i1$ %112, %121, %122
    %123 = const i32 8
    %124 = const i16 0
    %125 = sig i16 %124
    %126 = shr i16$ %inxor, i16$ %125, i32 %123
    %127 = exts i1$, i16$ %126, 0, 1
    %in17 = prb i17$ %in
    %128 = const i32 7
    %129 = const i17 0
    %130 = shr i17 %in17, i17 %129, i32 %128
    %131 = exts i1, i17 %130, 0, 1
    %in18 = prb i17$ %in
    %132 = const i32 6
    %133 = const i17 0
    %134 = shr i17 %in18, i17 %133, i32 %132
    %135 = exts i1, i17 %134, 0, 1
    %136 = xor i1 %131, %135
    %137 = const time 0s 1e
    drv i1$ %127, %136, %137
    %138 = const i32 9
    %139 = const i16 0
    %140 = sig i16 %139
    %141 = shr i16$ %inxor, i16$ %140, i32 %138
    %142 = exts i1$, i16$ %141, 0, 1
    %in19 = prb i17$ %in
    %143 = const i32 6
    %144 = const i17 0
    %145 = shr i17 %in19, i17 %144, i32 %143
    %146 = exts i1, i17 %145, 0, 1
    %in20 = prb i17$ %in
    %147 = const i32 5
    %148 = const i17 0
    %149 = shr i17 %in20, i17 %148, i32 %147
    %150 = exts i1, i17 %149, 0, 1
    %151 = xor i1 %146, %150
    %152 = const time 0s 1e
    drv i1$ %142, %151, %152
    %153 = const i32 10
    %154 = const i16 0
    %155 = sig i16 %154
    %156 = shr i16$ %inxor, i16$ %155, i32 %153
    %157 = exts i1$, i16$ %156, 0, 1
    %in21 = prb i17$ %in
    %158 = const i32 5
    %159 = const i17 0
    %160 = shr i17 %in21, i17 %159, i32 %158
    %161 = exts i1, i17 %160, 0, 1
    %in22 = prb i17$ %in
    %162 = const i32 4
    %163 = const i17 0
    %164 = shr i17 %in22, i17 %163, i32 %162
    %165 = exts i1, i17 %164, 0, 1
    %166 = xor i1 %161, %165
    %167 = const time 0s 1e
    drv i1$ %157, %166, %167
    %168 = const i32 11
    %169 = const i16 0
    %170 = sig i16 %169
    %171 = shr i16$ %inxor, i16$ %170, i32 %168
    %172 = exts i1$, i16$ %171, 0, 1
    %in23 = prb i17$ %in
    %173 = const i32 4
    %174 = const i17 0
    %175 = shr i17 %in23, i17 %174, i32 %173
    %176 = exts i1, i17 %175, 0, 1
    %in24 = prb i17$ %in
    %177 = const i32 3
    %178 = const i17 0
    %179 = shr i17 %in24, i17 %178, i32 %177
    %180 = exts i1, i17 %179, 0, 1
    %181 = xor i1 %176, %180
    %182 = const time 0s 1e
    drv i1$ %172, %181, %182
    %183 = const i32 12
    %184 = const i16 0
    %185 = sig i16 %184
    %186 = shr i16$ %inxor, i16$ %185, i32 %183
    %187 = exts i1$, i16$ %186, 0, 1
    %in25 = prb i17$ %in
    %188 = const i32 3
    %189 = const i17 0
    %190 = shr i17 %in25, i17 %189, i32 %188
    %191 = exts i1, i17 %190, 0, 1
    %in26 = prb i17$ %in
    %192 = const i32 2
    %193 = const i17 0
    %194 = shr i17 %in26, i17 %193, i32 %192
    %195 = exts i1, i17 %194, 0, 1
    %196 = xor i1 %191, %195
    %197 = const time 0s 1e
    drv i1$ %187, %196, %197
    %198 = const i32 13
    %199 = const i16 0
    %200 = sig i16 %199
    %201 = shr i16$ %inxor, i16$ %200, i32 %198
    %202 = exts i1$, i16$ %201, 0, 1
    %in27 = prb i17$ %in
    %203 = const i32 2
    %204 = const i17 0
    %205 = shr i17 %in27, i17 %204, i32 %203
    %206 = exts i1, i17 %205, 0, 1
    %in28 = prb i17$ %in
    %207 = const i32 1
    %208 = const i17 0
    %209 = shr i17 %in28, i17 %208, i32 %207
    %210 = exts i1, i17 %209, 0, 1
    %211 = xor i1 %206, %210
    %212 = const time 0s 1e
    drv i1$ %202, %211, %212
    %213 = const i32 14
    %214 = const i16 0
    %215 = sig i16 %214
    %216 = shr i16$ %inxor, i16$ %215, i32 %213
    %217 = exts i1$, i16$ %216, 0, 1
    %in29 = prb i17$ %in
    %218 = const i32 1
    %219 = const i17 0
    %220 = shr i17 %in29, i17 %219, i32 %218
    %221 = exts i1, i17 %220, 0, 1
    %in30 = prb i17$ %in
    %222 = const i32 0
    %223 = const i17 0
    %224 = shr i17 %in30, i17 %223, i32 %222
    %225 = exts i1, i17 %224, 0, 1
    %226 = xor i1 %221, %225
    %227 = const time 0s 1e
    drv i1$ %217, %226, %227
    %228 = const i32 15
    %229 = const i16 0
    %230 = sig i16 %229
    %231 = shr i16$ %inxor, i16$ %230, i32 %228
    %232 = exts i1$, i16$ %231, 0, 1
    %in31 = prb i17$ %in
    %233 = const i32 16
    %234 = const i17 0
    %235 = shr i17 %in31, i17 %234, i32 %233
    %236 = exts i1, i17 %235, 0, 1
    %in32 = prb i17$ %in
    %237 = const i32 15
    %238 = const i17 0
    %239 = shr i17 %in32, i17 %238, i32 %237
    %240 = exts i1, i17 %239, 0, 1
    %241 = xor i1 %236, %240
    %242 = const time 0s 1e
    drv i1$ %232, %241, %242
    %243 = const i32 0
    %244 = const i8 0
    %245 = sig i8 %244
    %246 = shr i8$ %nor1, i8$ %245, i32 %243
    %247 = exts i1$, i8$ %246, 0, 1
    %inxor1 = prb i16$ %inxor
    %248 = const i32 15
    %249 = const i16 0
    %250 = shr i16 %inxor1, i16 %249, i32 %248
    %251 = exts i1, i16 %250, 0, 1
    %inxor2 = prb i16$ %inxor
    %252 = const i32 14
    %253 = const i16 0
    %254 = shr i16 %inxor2, i16 %253, i32 %252
    %255 = exts i1, i16 %254, 0, 1
    %256 = or i1 %251, %255
    %257 = not i1 %256
    %258 = const time 0s 1e
    drv i1$ %247, %257, %258
    %259 = const i32 1
    %260 = const i8 0
    %261 = sig i8 %260
    %262 = shr i8$ %nor1, i8$ %261, i32 %259
    %263 = exts i1$, i8$ %262, 0, 1
    %inxor3 = prb i16$ %inxor
    %264 = const i32 1
    %265 = const i16 0
    %266 = shr i16 %inxor3, i16 %265, i32 %264
    %267 = exts i1, i16 %266, 0, 1
    %inxor4 = prb i16$ %inxor
    %268 = const i32 0
    %269 = const i16 0
    %270 = shr i16 %inxor4, i16 %269, i32 %268
    %271 = exts i1, i16 %270, 0, 1
    %272 = or i1 %267, %271
    %273 = not i1 %272
    %274 = const time 0s 1e
    drv i1$ %263, %273, %274
    %275 = const i32 2
    %276 = const i8 0
    %277 = sig i8 %276
    %278 = shr i8$ %nor1, i8$ %277, i32 %275
    %279 = exts i1$, i8$ %278, 0, 1
    %inxor5 = prb i16$ %inxor
    %280 = const i32 3
    %281 = const i16 0
    %282 = shr i16 %inxor5, i16 %281, i32 %280
    %283 = exts i1, i16 %282, 0, 1
    %inxor6 = prb i16$ %inxor
    %284 = const i32 2
    %285 = const i16 0
    %286 = shr i16 %inxor6, i16 %285, i32 %284
    %287 = exts i1, i16 %286, 0, 1
    %288 = or i1 %283, %287
    %289 = not i1 %288
    %290 = const time 0s 1e
    drv i1$ %279, %289, %290
    %291 = const i32 3
    %292 = const i8 0
    %293 = sig i8 %292
    %294 = shr i8$ %nor1, i8$ %293, i32 %291
    %295 = exts i1$, i8$ %294, 0, 1
    %inxor7 = prb i16$ %inxor
    %296 = const i32 5
    %297 = const i16 0
    %298 = shr i16 %inxor7, i16 %297, i32 %296
    %299 = exts i1, i16 %298, 0, 1
    %inxor8 = prb i16$ %inxor
    %300 = const i32 4
    %301 = const i16 0
    %302 = shr i16 %inxor8, i16 %301, i32 %300
    %303 = exts i1, i16 %302, 0, 1
    %304 = or i1 %299, %303
    %305 = not i1 %304
    %306 = const time 0s 1e
    drv i1$ %295, %305, %306
    %307 = const i32 4
    %308 = const i8 0
    %309 = sig i8 %308
    %310 = shr i8$ %nor1, i8$ %309, i32 %307
    %311 = exts i1$, i8$ %310, 0, 1
    %inxor9 = prb i16$ %inxor
    %312 = const i32 7
    %313 = const i16 0
    %314 = shr i16 %inxor9, i16 %313, i32 %312
    %315 = exts i1, i16 %314, 0, 1
    %inxor10 = prb i16$ %inxor
    %316 = const i32 6
    %317 = const i16 0
    %318 = shr i16 %inxor10, i16 %317, i32 %316
    %319 = exts i1, i16 %318, 0, 1
    %320 = or i1 %315, %319
    %321 = not i1 %320
    %322 = const time 0s 1e
    drv i1$ %311, %321, %322
    %323 = const i32 5
    %324 = const i8 0
    %325 = sig i8 %324
    %326 = shr i8$ %nor1, i8$ %325, i32 %323
    %327 = exts i1$, i8$ %326, 0, 1
    %inxor11 = prb i16$ %inxor
    %328 = const i32 9
    %329 = const i16 0
    %330 = shr i16 %inxor11, i16 %329, i32 %328
    %331 = exts i1, i16 %330, 0, 1
    %inxor12 = prb i16$ %inxor
    %332 = const i32 8
    %333 = const i16 0
    %334 = shr i16 %inxor12, i16 %333, i32 %332
    %335 = exts i1, i16 %334, 0, 1
    %336 = or i1 %331, %335
    %337 = not i1 %336
    %338 = const time 0s 1e
    drv i1$ %327, %337, %338
    %339 = const i32 6
    %340 = const i8 0
    %341 = sig i8 %340
    %342 = shr i8$ %nor1, i8$ %341, i32 %339
    %343 = exts i1$, i8$ %342, 0, 1
    %inxor13 = prb i16$ %inxor
    %344 = const i32 11
    %345 = const i16 0
    %346 = shr i16 %inxor13, i16 %345, i32 %344
    %347 = exts i1, i16 %346, 0, 1
    %inxor14 = prb i16$ %inxor
    %348 = const i32 10
    %349 = const i16 0
    %350 = shr i16 %inxor14, i16 %349, i32 %348
    %351 = exts i1, i16 %350, 0, 1
    %352 = or i1 %347, %351
    %353 = not i1 %352
    %354 = const time 0s 1e
    drv i1$ %343, %353, %354
    %355 = const i32 7
    %356 = const i8 0
    %357 = sig i8 %356
    %358 = shr i8$ %nor1, i8$ %357, i32 %355
    %359 = exts i1$, i8$ %358, 0, 1
    %inxor15 = prb i16$ %inxor
    %360 = const i32 13
    %361 = const i16 0
    %362 = shr i16 %inxor15, i16 %361, i32 %360
    %363 = exts i1, i16 %362, 0, 1
    %inxor16 = prb i16$ %inxor
    %364 = const i32 12
    %365 = const i16 0
    %366 = shr i16 %inxor16, i16 %365, i32 %364
    %367 = exts i1, i16 %366, 0, 1
    %368 = or i1 %363, %367
    %369 = not i1 %368
    %370 = const time 0s 1e
    drv i1$ %359, %369, %370
    %371 = const i32 0
    %372 = const i2 0
    %373 = sig i2 %372
    %374 = shr i2$ %nand2, i2$ %373, i32 %371
    %375 = exts i1$, i2$ %374, 0, 1
    %nor11 = prb i8$ %nor1
    %376 = const i32 1
    %377 = const i8 0
    %378 = shr i8 %nor11, i8 %377, i32 %376
    %379 = exts i1, i8 %378, 0, 1
    %nor12 = prb i8$ %nor1
    %380 = const i32 2
    %381 = const i8 0
    %382 = shr i8 %nor12, i8 %381, i32 %380
    %383 = exts i1, i8 %382, 0, 1
    %384 = and i1 %379, %383
    %nor13 = prb i8$ %nor1
    %385 = const i32 3
    %386 = const i8 0
    %387 = shr i8 %nor13, i8 %386, i32 %385
    %388 = exts i1, i8 %387, 0, 1
    %389 = and i1 %384, %388
    %nor14 = prb i8$ %nor1
    %390 = const i32 4
    %391 = const i8 0
    %392 = shr i8 %nor14, i8 %391, i32 %390
    %393 = exts i1, i8 %392, 0, 1
    %394 = and i1 %389, %393
    %395 = not i1 %394
    %396 = const time 0s 1e
    drv i1$ %375, %395, %396
    %397 = const i32 1
    %398 = const i2 0
    %399 = sig i2 %398
    %400 = shr i2$ %nand2, i2$ %399, i32 %397
    %401 = exts i1$, i2$ %400, 0, 1
    %nor15 = prb i8$ %nor1
    %402 = const i32 5
    %403 = const i8 0
    %404 = shr i8 %nor15, i8 %403, i32 %402
    %405 = exts i1, i8 %404, 0, 1
    %nor16 = prb i8$ %nor1
    %406 = const i32 6
    %407 = const i8 0
    %408 = shr i8 %nor16, i8 %407, i32 %406
    %409 = exts i1, i8 %408, 0, 1
    %410 = and i1 %405, %409
    %nor17 = prb i8$ %nor1
    %411 = const i32 7
    %412 = const i8 0
    %413 = shr i8 %nor17, i8 %412, i32 %411
    %414 = exts i1, i8 %413, 0, 1
    %415 = and i1 %410, %414
    %nor18 = prb i8$ %nor1
    %416 = const i32 0
    %417 = const i8 0
    %418 = shr i8 %nor18, i8 %417, i32 %416
    %419 = exts i1, i8 %418, 0, 1
    %420 = and i1 %415, %419
    %421 = not i1 %420
    %422 = const time 0s 1e
    drv i1$ %401, %421, %422
    %nand21 = prb i2$ %nand2
    %423 = const i32 1
    %424 = const i2 0
    %425 = shr i2 %nand21, i2 %424, i32 %423
    %426 = exts i1, i2 %425, 0, 1
    %nand22 = prb i2$ %nand2
    %427 = const i32 0
    %428 = const i2 0
    %429 = shr i2 %nand22, i2 %428, i32 %427
    %430 = exts i1, i2 %429, 0, 1
    %431 = or i1 %426, %430
    %432 = not i1 %431
    %433 = const time 0s 1e
    drv i1$ %equal, %432, %433
}

</pre>
</body>