Implementação de um Processador em Verilog como componente de avaliação da segunda unidade de Sistemas Digitais Embarcados.
