#######################
# Verilog -- Modelsim #
#######################


work/*
/sim/vsim.wlf
work/
*/work/