Laquelle des expressions régulières suivantes est équivalente à (décrit le même ensemble de chaînes que) (a* + b)*(c + d) ?,a*(c + d)+ b(c + d),a*(c + d)* + b(c + d)*,a*(c + d)+ b*(c + d),(a + b)*c +(a + b)*d,D
"Une certaine machine RISC pipelinée dispose de 8 registres à usage général R0, R1, . . . , R7 et prend en charge les opérations suivantes.
ADD Rs1, Rs2, Rd Ajoute Rs1 à Rs2 et met la somme dans Rd
MUL Rs1, Rs2, Rd Multiplie Rs1 par Rs2 et met le produit dans Rd
Une opération prend normalement un cycle ; cependant, une opération prend deux cycles si elle produit un résultat requis par l'opération immédiatement suivante dans une séquence d'opérations. Considérez l'expression AB + ABC + BC, où les variables A, B, C sont situées dans les registres R0, R1, R2. Si le contenu de ces trois registres ne doit pas être modifié, quel est le nombre minimum de cycles d'horloge nécessaires pour une séquence d'opérations qui calcule la valeur de AB + ABC + BC ?",5,6,7,8,B
"Le modèle de conception Singleton est utilisé pour garantir qu'une seule instance d'une classe puisse être instanciée. Laquelle ou lesquelles des affirmations suivantes est/sont vraie(s) concernant ce modèle de conception ?
I. La classe Singleton possède une méthode de fabrique statique pour fournir son instance.
II. La classe Singleton peut être une sous-classe d'une autre classe.
III. La classe Singleton a un constructeur privé.",Je seulement,II seulement,III seulement,"I, II et III",D
"Un compilateur génère du code pour l'instruction d'affectation suivante.
G := (A + B) * C - (D + E) * F
La machine cible dispose d'un seul accumulateur et d'un jeu d'instructions à adresse unique composé des instructions charger, stocker, ajouter, soustraire et multiplier. Pour les opérations arithmétiques, l'opérande de gauche est prise de l'accumulateur et le résultat apparaît dans l'accumulateur. Le plus petit nombre possible d'instructions dans le code résultant est",5,6,7,9,D
"Considérez une conception d'ordinateur dans laquelle plusieurs processeurs, chacun avec une mémoire cache privée, partagent une mémoire globale en utilisant un seul bus. Ce bus est la ressource critique du système. Chaque processeur peut exécuter une instruction toutes les 500 nanosecondes tant que les références mémoire sont satisfaites par son cache local. Lorsqu'un défaut de cache se produit, le processeur est retardé de 2 000 nanosecondes supplémentaires. Pendant la moitié de ce délai supplémentaire, le bus est dédié au traitement du défaut de cache. Pendant l'autre moitié, le processeur ne peut pas continuer, mais le bus est libre pour traiter les demandes d'autres processeurs. En moyenne, chaque instruction nécessite 2 références mémoire. En moyenne, les défauts de cache se produisent sur 1 pour cent des références. Quelle proportion de la capacité du bus un seul processeur consommerait-il, en ignorant les retards dus à la concurrence d'autres processeurs ?",1/50,1/27,1/25,27 février,B
