 2
行政院國家科學委員會專題研究計畫成果報告 
嵌入式多核心平台開放系統與應用軟體開發 
計畫編號：NSC 99-2220-E-006 -07 
執行期限：2010/08/01 ~ 2011/07/31   
主持人： 
  楊竹星 教授 國立成功大學電機工程學系 
 
 
一、中文摘要 
 
隨著多核心處理器技術的持續發展，
多核心平台架構下系統軟體與硬體的有效
整合，儼然已成為目前以及未來重要的一
項研究與發展議題。本計畫擬以多核心處
理器為平台，研究、發展與建置有效整合
底層硬體平台、系統軟體、以及上層應用
之整體系統，並將研究成果以自由軟體方
式提供台灣學術界與產業界相關領域作進
一步之發展與應用。 
本計畫為三年期整合計畫的第三年總
計畫延續先前二年計畫的成果，並根據審
查委員之建議，將計畫精簡並集中在系統
核心部分，內容包含了三個子計畫，主要
將針對多核心平台作業系統相關議題進行
研究開發。子計畫一針對多核心平台作業
系統之排程進行研究，此排程主要將考量
兩個重要目標作設計，其一為多核心系統
下的工作負載平衡，其二則是透過排程作
為電力有效節能之方法，設計一排程機制
能兼顧整體多核心系統之工作效率與節能
功效。子計畫二將開發一套多核心異質性
嵌入式作業系統環境，使得系統擁有不同
核心可以執行不同作業系統之能力，以符
合各核心不同之應用需求，並亦進一步達
成兼顧即時與非即時系統之作業能力。最
後子計畫三則負責開發各核心之間的溝通
機制，使得系統平台能夠發揮最大效能。 
本計畫在系統整合各子計畫後將以
Android平台呈現，於電源管理方面，將在
Android的應用層新增相關介面，提供使用
者對底層硬體做調整的機會，藉此讓使用
者能依其需求做適當修改以達到系統使用
的最大彈性化。最後總計畫將於PAC Duo
平台展示「音樂數位相框系統」。 
 
關鍵詞：多核心處理器平台、嵌入式系統、
自由軟體、MicroC/OS-II、Android 
 
Abstract 
 
Due to the growing development of 
multi-core processor, the efficient integration 
of system software and hardware on the 
multi-core platform gradually becomes a 
significant research issue. In this proposal, 
we propose a three-year integrated project to 
develop an integrated system solution for 
multi-core system. The important issues from 
bottom-level hardware platform through 
upper-level system software to application 
are completely considered. Our research 
efforts and results will be released as an open 
software to provide academia and industry in 
Taiwan for further related development and 
application. 
This project is the main project of the 
third year of three-year integrated project. 
Based on the advices of the NSC project 
reviewer, we shrink our integrated project 
from 7 sub-projects into 3 sub-projects, and 
focus on the kernel of the kernel of the 
multi-core system. Sub-project 1 will design 
a scheduler of the operating system to 
support the features of load balancing and 
energy efficiency on multi-core platform for 
promoting overall system performance and 
power conservation. Sub-project 2 will 
develop a heterogeneous embedded operating 
system to support running different operating 
systems on different cores for various 
application requirements include capability 
of real-time and non-real-time system 
operations. Sub-project 3, a communication 
approach between each core will be defined 
 4
圖三、能量消耗比較。 
3.2 子計畫一：Dynamic Power Saving 
Scheduling for Embedded Multi-core 
Platform(III) 
 
子計畫一的目的是針對多核心平台嵌
入式系統–工研院的 PAC Duo 平台 (含
一顆 ARM 及兩顆 DSP 平台) 來設計系統
排程，排程主要考量三個因素：動態功率
消耗、靜態功率消耗及負載平衡。根據多
核心系統上的應用類型及工作量 
(workload)，管理處理器的使用率以決定目
前的節能政策：工作量少時，降壓調頻以
節省動態功率消耗；單一 DSP 長時間未使
用，關閉 DSP 以節省靜態功率消耗；多顆 
DSPs 同時運作時，維持各個 DSP 的負載
平衡。今年度計畫主要成果在於負載平衡
方面的研究。 
關於負載平衡方面，在 ARM 端部分，
本系統加入了對多顆 DSP 做工作分配的負
載平衡管理模組，當 ARM 端有工作要指派
給DSP執行時，此負載平衡程式會透過 IPC
詢問目前所有 DSP 的資源使用狀況(運行
頻率、工作數、工作負載等…)，然後依得
到的結果將工作指派給最適當的 DSP 做執
行，為了使工作能如期完成並達到適當節
能效果，目前指派工作考量了 Load 
Unbalance 及 Load Balance 策略，在兩顆
DSP 都啟動前，利用 Load Unbalance 分派
工作，其基本概念如下：1. 若兩個 DSP 皆
未開啟，則開啟 DSP1，並將工作交給 DSP1
執行。2. 若一個 DSP 開啟，另一 DSP 關
閉，則在開啟的 DSP 達到全速執行前，將
工作交由此 DSP 執行，若已達到全速，則
開啟另一 DSP 並將工作交由剛開啟之 DSP
執行。3. 當兩顆 DSP 皆開啟後，則利用
Load Balance 分派工作。至於 Load Balance
的策略則是依序進行判斷，當該評判基準
相等時才以下一個基準進行工作的分配，
評判基準依序如下：1.丟給加入此工作後
deadline 標準差值較大的 DSP，2.丟給能較
早執行到的 DSP，3.丟給工作數較少的
DSP，4.丟給 DSP1。 
    為了驗證本計畫所提出的演算法效
能，我們透過實驗與其它演算法進行比
較，實驗所用的硬體平台為 PAC Duo，作
業系統在 ARM 端與 DSP 端分別為 Linux 
2.6.27 和 MicroC/OS-II 2.5，參與實驗的工
作集內包含五種不同的工作，分別是矩陣
相乘、圓周率計算、快速排序法 (Quick 
Sort)、JPEG 解碼器和直方圖等化。我們將
幾個不同的調頻策略與負載平衡策略互相
搭配，用來與本計畫所提出的演算法進行
比較，其中用來比較的負載平衡策略包含
以工作數為基準和以處理器使用率為基準
兩種演算法，而調頻策略則包含永遠調至
最高頻與永遠調至最低頻以及 Linux 核心
所使用的 Ondemand，實驗結果如圖三與圖
四所示。 
 6
圖五、記憶體分佈概況。 
 
圖六、工作轉移之概念圖。 
 
 
資料回復點是本計畫提供兩種回復機
制之一，目的在於當系統出現異常狀況
時，提供 MicroC/OS-II 擁有重新自上一次
成功執行 checkpoint 時間點還原之能力。 
在使用本機制之前，使用者必須先透
過 CheckpointAPI 進行資料備份之動作，在
進行資料備份時，系統除了會備份靜態記
憶體區塊和動態記憶體區塊，還會另外記
錄下 Recovery entry point address，當系統
要進行 MicroC/OS-II 重新啟動時，會透過
先前紀錄之 Recovery entry point address，
跳至 Recovery entry 進入 recovery point，在
recovery point 中會用已備份之資料區塊還
原系統至上一次正常運作之狀態。 
 
3.3.3 Task migration 
 
工作轉移是另一種回復機制，其目的
在於當處理器發生硬體毀損，無法由
recovery point 將 MicroC/OS-II 重新啟動
時，確保 MicroC/OS-II 上之工作能夠轉移
至另一個核心繼續執行。 
在使用本機制之前，使用者必須先透
過 CheckpointAPI 進行資料備份之動作，在
進行資料備份時，系統除了會備份靜態記
憶體區塊和動態記憶體區塊，還會另外紀
錄 MicroC/OS-II 工作控制資訊區塊內容，
在進行工作轉移時，會回復已備份之資料
區塊，並且將該工作區塊新增至目標處理
器上，以繼續執行原先之工作狀態。工作
轉移之概念如圖六所示。 
 
3.3.4 動態記憶體管理 
 
DSP 備份所需的記憶體是由 ARM 端
管理。每顆 DSP 在使用 CheckpointAPI 進
行資料備份之動作時，需透過 IPC 向 ARM
要一塊特定的大小的記憶體，ARM 則會尋
找一塊適合的記憶體區域給 DSP 使用。 
 8
表 2 
 
表 3 
 
 
 中層之訊息傳遞層 
 
中層之訊息傳遞層主要是建立行程之
間傳送訊息與接收訊息之基本功能，並皆
提 供 阻 擋 式 (Blocked) 與 非 阻 擋 式
(Non-Blocked) 類 型 之 應 用 程 式 介 面
(API)，使行程可實現同步與非同步訊息傳
遞。 
在本層次所提供之 APIs 主要為兩方
面：一方面是阻擋式(Blocked)另一方面則
是非阻擋式(Non-Blocked)類型。並且針對
此兩方面開發接收與傳送之 APIs：阻擋式
傳 遞 (Blocking_Send) 、 阻 擋 式 接 收
(Blocking_Receive) 、 非 阻 擋 式 傳 遞
(Non_Blocking_Send) 、 非 阻 擋 式 接 收
(Non_Blocking_Receive)，如表 3所示。 
 
 下層之訊息傳遞層 
 
下層之訊息傳遞層則是以共享記憶體
與硬體 MailBox，建立訊息傳遞之通道，
若欲傳遞之訊息資料為大量，則在 Mailbox
之 Data 欄位填入 Address，之後至該記憶
體位址存取；若欲傳送之訊息資料為小
量，則在 Mailbox 之 Data 欄位填入資料即
可，之後再透過 IPC 機制傳輸。 
 
3.4.3 中層訊息傳遞 APIs 之效能分析 
 
針對中層之訊息傳遞層之四組 APIs，
測試在三核心之間傳輸其效能之分析，由
表 4 可以看出，因阻擋式傳遞(Blocked Send)
必須等待對方之回應方能繼續執行，故較
非阻擋式訊息傳遞之時間較為緩慢些，不
過仍在可接受之範圍。在其餘三者 APIs 當
中之時間上皆在 10us 以內，故對於中層之
訊息傳遞層之 APIs 當中，對於效能測試之
結果也相當滿意。 
 
四、計畫成果自評 
 
本計劃於第三年完成整體系統架構，另外
也對所提出的各種演算法與機制進行的基
本測試與驗證，結果顯示加入了本計畫所
提出的方法後，不論是對節能或是系統效
能的提升都有所幫助。除了前兩年執行計
畫所發表的論文外，今年度也將計畫成果
整理成論文並發表，詳細內容請參考表 5。
雖然計畫至今年已經結束，相信這三年的
努力對於將來有很好的參考與基礎。 
 10
management,” Proceedings of the 1st 
International Conference on Energy-Efficient 
Computing and Networking, 2010. 
[4] E. Seo, S. Park, J. Kim and J. Lee, “TSB: a DVS 
algorithm with quick response for general 
purpose operating systems,” Journal of Systems 
Architecture Volume 54, Issues 1-2, 
January-February 2008. 
[5] K. Govil, E. Chan, and H. Wasserman, 
“Comparing algorithms for dynamic 
speed-setting of a low-power CPU,” In Mobile 
Computing and Networking, ACM, 1995. 
[6] D. Grunwald, P. Levis, K.I. Farkas, C.B. Morrey 
III, and M. Neufeld, “Policies for dynamic clock 
scheduling,” In OSDI. USENIX, Oct. 2000. 
[7] M. Weiser, B. Welch, A.J. Demers, and S. 
Shenker, “Scheduling for reduced CPU energy,” 
In OSDI. USENIX, 1994. 
[8] D. Brodowski, “Current trend in linux kernel 
power management,” linuxtag 2005. 
http://www.free-it.de/archiv/talks_2005/paper-11
017/paper-11017.pdf. 
[9] V. Pallipadi and A. Starikovskiy, “The 
ondemand governor,” Proc. of the Linux 
Symposium, 2006.  
[10] M. R. Guthaus, J. S. Ringenberg, D. Ernst, T. M. 
Austin, T. Mudge, R. B. Brown, “MiBench: A 
free, commercially representative embedded 
benchmark suite,” IEEE 4th Annual Workshop 
on Workload Characterization, Austin, TX, 
December 2001. 
[11] T. Renninger, cpufreq-bench, 
http://lwn.net/Articles/339862/ , 
ftp://ftp.suse.com/pub/people/ckornacker/ ,2009. 
[12] C. L. Liu and James W. Layland, “Scheduling 
Algorithms for Multiprogramming in a Hard 
Real-Time Environment,” Journal of the 
Association for Computing Machinery, Vol. 20, 
No. 1, pp. 46-61, January 1973. 
[13] J. Chen, C. P. Young, D. W. Chang, G. Y. 
Huang, C. Y. Ke, S. T. Yen and T. S. Kuo, 
“Building Multi-Kernel Embedded System on 
PAC Multi-Core Platform,” 10th International 
Conference on Quality Software, 2010. 
[14] Jean J. Labrosse, MicroC/OS-II: The Real-Time 
Kernel, 2nd ed., CMP books, 2002. 
[15] K. Li, “Performance Analysis of Power-Aware 
Task Scheduling Algorithms on Multiprocessor 
Computers with Dynamic Voltage and Speed,” 
IEEE Transactions on Parallel and Distributed 
Systems, Vol. 19, No. 11, pp. 1484-1497, Nov. 
2008. 
[16] M. Spiga, M. Spiga, A. Alimonda, S. Carta and 
F. Aymerich, “Exploiting Memory-Boundedness 
in Energy-Efficient Hard Real-Time 
Scheduling,” International Symposium on 
Industrial Embedded Systems, pp. 1-10, Oct. 
2006 
[17] R. Baumgartl and H. Hartig, “DSPs as flexible 
Multimedia Accelerators,” Second European 
Conference on Real-Time Systems, Paris, 
France, 
[18] September 1998. 
[19] T. Chen, J. Huang, L. Xiang and Z. Zheng, “A 
Practical Dynamic Frequency Scaling 
Scheduling Algorithm for General Purpose 
Embedded Operating System,” Second 
International Conference on Future Generation 
Communication and Networking, Vol. 2, pp. 
213-216, Dec. 2008. 
[20] W. Y. Liang, S. C. Chen, Y. L. Chang,and J. P. 
Fang, “Memory-Aware Dynamic Voltage and 
Frequency Prediction for Portable Devices,” 
14th IEEE International Conference on 
Embedded and Real-Time Computing Systems 
and Applications, pp. 229-236, Aug. 2008. 
[21] R. Dorsch, R.-H. Rivera and H.-J. Wunderlich et 
al., "Adapting an SoC to ATE concurrent test 
capabilities," in Test Conference, 2002. 
Proceedings. International on, 2002, pp. 
1169-1175. 
[22] S. Dasnurkar and J. Abraham, "Real-time 
dynamic hybrid BiST solution for 
Very-Low-Cost ATE production testing of A/D 
converters with controlled DPPM," in Quality 
Electronic Design (ISQED), 2010 11th 
International Symposium on, 2010, pp. 562-569. 
[23] Z. Liang, I. Ghosh and M. S. Hsiao, "A 
Framework for Automatic Design Validation of 
RTL Circuits Using ATPG and 
Observability-Enhanced Tag Coverage," 
Computer-Aided Design of Integrated Circuits 
and Systems, IEEE Transactions on, vol. 25 
issue 11, pp. 2526-2538, Nov. 2006. 
[24] M. D. Hill and M. R. Marty, "Amdahl's Law in 
the Multicore Era," Computer, vol. 41 issue 7, pp. 
33-38, July 2008. 
[25] W. Wolf, "The future of multiprocessor 
systems-on-chips," Proceedings of the 41st 
annual Design Automation Conference, San 
Diego, CA, USA, 2004. 
[26] W. Wolf, A. Jerraya and G. Martin, 
"Multiprocessor System-on-Chip (MPSoC) 
Technology," Computer-Aided Design of 
Integrated Circuits and Systems, IEEE 
Transactions on, vol. 27 issue 10, pp. 1701-1713, 
Oct. 2008. 
[27] "PAC Duo SoC Specification," 
http://pac.itri.org.tw/Default.aspx 
[28] J. Chen, C.-P. Young and D.-W. Chang et al., 
"Building Multi-kernel Embedded System on 
PAC Multi-core Platform," in Quality Software 
(QSIC), 2010 10th International Conference on, 
2010, pp. 465-472. 
[29] J. D. George Coulouris, Tim Kindberg, 
"Distributed systems: concepts and design," 
Addison-Wesley Publishers, New York, 2005. 
[30] P. Jalote, "Fault tolerance in distributed 
systems," PTR Prentice Hall Publishers, 
Englewood Cliffs, 1994. 
[31] A. Paschalis, Y. Zorian and D. Gizopoulos, 
"Embedded processor-based self-test," Kluwer 
Academic Publishers, London, 2004. 
[32] N. Bonvin, T. G. Papaioannou and K. Aberer "A 
 12
USENIX Association, pp. 297—310, June 2003. 
[61] Michael J. Feeley, Jeffrey S. Chase, Edward D. 
Lazowska, "User-Level Threads and 
Interprocess Communication" , Department of 
Computer Science and Engineering, FR-35, 
University of Washington, Seattle, WA 98195 
Techinque Report, 1993. 
[62] Brian N. Bershad, Thomas E. Anderson, Edward 
D. Lazowska, Edward D. Lazowska, "User-level 
interprocess communication for shared memory 
multiprocessors" ,  ACM Transactions on 
Computer Systems (TOCS), Volume 9 ,  Issue 
2 ,  Pages: 175 - 198 , May 1991. 
[63] Gamsa B. , Krieger O. , Stumm M, "Optimizing 
IPC Performance for Shared-Memory 
Multiprocessors",  Parallel Processing, 1994. 
ICPP 1994. International Conference on, 
Volume 1, 15-19 Aug. 1994 Page(s):208 – 211, 
1994 
[64] Clyde P. Kruskal, Larry Rudolph Marc Snir, 
"Efficient Synchronization on Multiprocessors 
with Shared Memory", Ultracomputer Note #105, 
Revised: March, 1988. 
[65] Alaa R. Alameldeen, David A. Wood, "IPC 
Considered Harmful for Multiprocessor 
Workloads" , 2006. 
[66] D. Stuart Ritchie, Gerald W. Neufeld, "User 
Level IPC and Device Management in the Raven 
Kernel" , USENIX Microkernels and Other 
Kernel Architectures Symposium table of 
contents, Pages: 111 - 126 , 1993, ISBN: 
1-880446-52-9. 
[67] Jochen Liedtke, "Improving IPC by kernel 
design", ACM SIGOPS Operating Systems 
Review Volume 27 ,  Issue 5  (December 
1993) , Pages: 175 - 188, 1993, ISSN: 
0163-5980. 
[68] Ben Verghese, "Resource Management Issues 
for Shared-Memory Multiprocessors" , Technical 
Report CSL-TR-98-753,  1998. 
[69] Chun Xia, Josep Torrellas, "Improving the Data 
Cache Performance of Multiprocessor Operating 
Systems" , HPCA, Proceedings of the 2nd IEEE 
Symposium on High-Performance Computer 
Architecture, Page: 85  , 1996, ISBN: 
0-8186-7237-4. 
[70] Joseph Devietti, Brandon Lucia, Luis Ceze, 
Mark Oskin, "DMP: deterministic shared 
memory multiprocessing", Proceeding of the 
14th international conference on Architectural 
support for programming languages and 
operating systems, 2009. 
[71] Jie Yu, Satish Narayanasamy, "A case for an 
interleaving constrained shared-memory 
multi-processor" , Proceedings of the 36th 
annual international symposium on Computer 
architecture, Austin, TX, USA ,SESSION: 
Hardware support for monitoring and debugging, 
Pages 325-336, 2009, ISBN: 
978-1-60558-526-0. 
[72] Mirtaheri S. L. , Khaneghah E. M. , Sharifi M. , 
"A Case for Kernel Level Implementation of 
Inter Process Communication Mechanisms" , 
Information and Communication Technologies: 
From Theory to Applications, 2008. ICTTA 
2008. 3rd International Conference on, 7-11 
April 2008 Page(s):1 – 7, 2008. 
[73] Message Passing Interface Forum, "MPI: A 
Message-Passing Interface Standard" , 
Supported in Part by ARPA and NSF under 
Grant ASC-9310330, the National Science 
Foundation Science and Technology Center 
Cooperative, 2003. 
[74] Hea-Sook Park, Sung-Jin Moon, Hwan-Gun Yeo, 
Kwang-Suk Song, "An application of real-time 
IPC controller based ATM cell", RTCSA '95: 
Proceedings of the 2nd International Workshop 
on Real-Time Computing Systems and 
Applications, October 1995. 
[75] Ke Pei, Gang Zhang, "Inter-processor 
Communication Interface Design in 
Complementary Multiprocessor Systems" ,NISS 
'09: Proceedings of the 2009 International 
Conference on New Trends in Information and 
Service Science - Volume 00, June 2009. 
[76] Moo-Kyoung Chung, Heejun Shim, Chong-Min 
Kyung, "Performance Improvement of 
Multiprocessor Simulation by Optimizing 
Synchronization a Communication" , RSP '05: 
Proceedings of the 16th IEEE International 
Workshop on Rapid System Prototyping , IEEE 
Computer Society, June 2005. 
[77] Shin Tzou, David P. Anderson, G. S Graham, 
"Efficient Local Data Movement in 
Shared-Memory Multiprocessor Systems", 
Efficient Local Data Movement in 
Shared-Memory Multiprocessor 
Systems  :  University of California at Berkeley, 
January 1987. 
[78] Umakishore Ramachandran, Gautam Shah, 
Anand Sivasubramaniam, Aman Singla, Ivan 
Yanasak, "Architectural mechanisms for explicit 
communication in shared memory 
multiprocessors" , Supercomputing 95: 
Proceedings of the 1995 ACM/IEEE conference 
on Supercomputing (CDROM) , ACM, 
December 1995. 
[79] John M. Mellor-Crummey, Michael L. Scott, 
"Algorithms for scalable synchronization on 
shared-memory multiprocessors" , Transactions 
on Computer Systems (TOCS) , Volume 9 Issue 
1 , February 1991. 
[80] Michel Banâtre, Alain Gefflaut, Philippe Joubert, 
Christine Morin, Peter A. Lee, "An Architecture 
for Tolerating Processor Failures in 
Shared-Memory Multiprocessors" , IEEE 
Transactions on Computers , Volume 45 Issue 
10  : IEEE Computer Society, October 1996. 
[81] N. Islam, R. H. Campbell, "Design 
Considerations for Shared Memory 
Multiprocessor Message Systems" , IEEE 
Transactions on Parallel and Distributed 
Systems , Volume 3 Issue 6  :  IEEE Press, 
November 1992. 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會
議報告 
                                                             
報告人姓名 楊竹星 
服務機構 
及職稱 
國立成功大學/電機工程學系 
教授 
會議時間 
會議地點 
99 年 9 月 14 日至 99 年 9 月
16 日 
日本高山市(Takayama, Gifu, 
Japan) 
本會核定 
補助文號 
NSC 99-2220-E-006-007 
會議 
名稱 
(中文) 第 4屆前瞻分散式與平行網路應用國際研討會 
(英文) The Fourth International Workshop on Advanced Distributed and 
Parallel Network Applications (ADPNA-2010) 
發表 
論文 
題目 
(中文) 基於 DPI技術之網路管理系統 
(英文)  A Network Management System Based on DPI 
報告內容應包括下列各項：(報告如次頁) 
一、參加會議經過 
 
二、與會心得 
 
三、考察參觀活動(無是項活動者省略) 
 
四、建議 
 
五、攜回資料名稱及內容 
 
六、其他 
 
 
 
表 Y04 
波蘭等國家舉辦，每年皆吸引將近 100 位學術研究者參加，為國
際間網路通訊暨資訊系統盛名的研討會。 
 
 
 
 
圖 1、大會會場之入口階梯 圖 2、國際會議會場 
  
圖 3、由國際會議會場鳥瞰附近村莊圖 圖 4、NBiS 國際會議會場外廣場 
 
會議於 9 月 14 日至 16 日召開為期三天的議程，包括了專題
演講和論文發表。今年的討論主題有 Communication Networks and 
Protocols、Grid Computing Infrastructures、P2P Networks and 
表 Y04 
文，並且曾擔任 IEEE Transactions on Knowledge and Data 
Engineering 和 ACM Transactions on Internet Technology 的編輯委
員。目前 Prof. Nishio 是日本科學技術振興機構(Japan Science and 
Technology Agency)的研究主監，該科學技術振興機構主導日本的
科學技術和技術研發的發展趨勢。在此次國際會議中演講主題是 
“Database File Redundancy Issues” (如圖 5 及圖 6 所示)，探討如何
在 Evolving Networks 中實現有效率的資料存取技術，演講者分享
了其研究團隊近年來的開發經驗，是場相當精采的演講。 
  
圖 5、Keynote Speaker 演講 圖 6、Keynote Speech 討論 
 
大會安排之 Technical Sessions共有下列主題之場次： 
(1) Web Systems and Applications、Mobile Networks and 
Applications 
(2) Data Management and Biocomputing、Sensor Networks and 
表 Y04 
 
 
圖 7、論文宣讀 
 
 
圖 8、論文討論 
 
二、與會心得 
 
此次參加 NBiS 2010 的國際會議，於大會中以英文口頭宣讀論文
之研究成果，並且見識到其他國家的研究人員在網路系統架構與資訊
系統方面最新的研究成果，收穫頗多。此會議為定期大型的國際會
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會
議報告 
                                                             
報告人姓名 楊竹星 
服務機構 
及職稱 
國立成功大學/電機工程學系 
教授 
會議時間 
會議地點 
99 年 10 月 10 日至 99 年 10
月 12 日 
中國安徽省黃山市 
本會核定 
補助文號 
NSC 99-2220-E-006-007 
會議 
名稱 
 (中文) 第二屆網路分散式運算與知識探勘國際研討會 
 (英文) The 2nd International Conference on Cyber-Enabled Distributed 
Computing and Knowledge Discovery 
發表 
論文 
題目 
(中文)  
(英文) Location-Based Mobile Multimedia Pusher System 
報告內容應包括下列各項：(報告如次頁) 
一、參加會議經過 
 
二、與會心得 
 
三、考察參觀活動(無是項活動者省略) 
 
四、建議 
 
五、攜回資料名稱及內容 
 
六、其他 
 
 
 
表 Y04 
Session 9: Coding, Propagation, and Communication  
Session 10: Fuzzy, Neural Network and Reasoning   
Session 11: Cloud Computing 
 
 
我們的論文安排在 Session 3: Agent, Middleware, and Mobile 
System ，論文題目是「 Location-Based Mobile Multimedia Push 
System」，本篇論文因應網際網路的發展成熟、網路應用與服務的多
樣化，以及電信業者於全國佈署的 3G 無線網路環境，目前具備高效
能處理能力的行動設備，可結合無線網路，提供無所不在的服務，讓
人們可以隨時隨地的存取網路資訊，因此，本篇論文提出基於 Android
開 放 平 台 設 計 與 實 作 一 套 因 地 制 宜 的 多 媒 體 推 播 系 統
(Location-Based Mobile Multimedia Push System)，可提供即時的主動
推播及非即時被動拖拉資訊，使用者可透過本系統與行動裝置與社群
朋友分享資訊。與會者對於本論文建置之系統有興趣，提出相關的問
題討論，經由說明分享系統建置之經驗。 
 
 
二、與會心得 
 
這次參加位於中國黃山的 CyberC 國際研討會，與會人士來自世
界各地，開幕式邀請美國 Louisville 大學的 Anup Kumar 教授，作為
開幕式的 keynote speaker (如圖一所示)，探討無線感測網路的安全議
題，並介紹 Frequency hopping spread spectrum(FHSS)是常用於 wide 
bandwidth radios 的安全技術，並被廣泛的實作於藍牙傳輸，然而，
表 Y04 
參加於中國黃山舉辦的第二屆 CyberC 2010國際研討會，與來自
其他國家學者專家討論知識探勘與行動運算開發之經驗與成果分
享，瞭解知識探勘未來研究之趨勢。如果有空應可訪問位於合肥的中
國科技大學，了解其研究現況與商談未來合作之機會。 
 
五、攜回資料名稱與內容 
筆者攜回研討會論文集(電子檔資料光碟)一份。 
 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：楊竹星 計畫編號：99-2220-E-006-007- 
計畫名稱：嵌入式多核心平台開放系統與應用軟體開發(III) (嵌入式系統軟體技術開發分項)--總計
畫 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 1 100% 
已有相關研就成
果著手準備申請
專利，題目為’’
以工作期限分布
為考量的負載平
衡策略’’。 
專利 
已獲得件數 0 0 100% 
件 
 
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 14 14 100%  
博士生 4 4 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
國外 論文著作 期刊論文 0 1 100% 篇 論文已投稿，但尚
未審核完畢，詳細
資料如下: 
Keng-Mao Cho, 
Chun-Wei Tsai 
and Chu-Sing 
Yang, ’An 
Efficient 
Power-Saving 
Scheduling 
Algorithm for 
Embedded 
Systems ’
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 □撰寫中 ■無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
目前有一篇期刊論文已投稿至 Journal of Springer Multimedia Tools and 
Applications，但尚未審查完畢，題目為’’’’An Efficient Power-Saving Scheduling 
Algorithm for Embedded Systems’’’’，另外有三篇已被接受之國際會議論文。 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
隨著多核心處理器技術的持續發展，多核心平台架構下系統軟體與硬體的有效整合，儼然
已成為目前以及未來重要的一項研究與發展議題。本計畫擬以多核心處理器為平台，研
究、發展與建置有效整合底層硬體平台、系統軟體、以及上層應用之整體系統，並將研究
成果以自由軟體方式提供台灣學術界與產業界相關領域作進一步之發展與應用。本計畫為
三年期整合計畫的第三年總計畫延續先前二年計畫的成果，並根據審查委員之建議，將計
畫精簡並集中在系統核心部分，內容包含了三個子計畫，主要將針對多核心平台作業系統
相關議題進行研究開發。子計畫一針對多核心平台作業系統之排程進行研究，此排程主要
將考量兩個重要目標作設計，其一為多核心系統下的工作負載平衡，其二則是透過排程作
為電力有效節能之方法，設計一排程機制能兼顧整體多核心系統之工作效率與節能功效。
子計畫二將開發一套多核心異質性嵌入式作業系統環境，使得系統擁有不同核心可以執行
不同作業系統之能力，以符合各核心不同之應用需求，並亦進一步達成兼顧即時與非即時
系統之作業能力。最後子計畫三則負責開發各核心之間的溝通機制，使得系統平台能夠發
揮最大效能。本計畫在系統整合各子計畫後將以 Android 平台呈現，於電源管理方面，將
在 Android 的應用層新增相關介面，提供使用者對底層硬體做調整的機會，藉此讓使用者
能依其需求做適當修改以達到系統使用的最大彈性化。最後總計畫將於 PAC Duo 平台展示
「音樂數位相框系統」。本計劃於第三年完成整體系統架構，另外也對所提出的各種演算
