<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.0.0" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Risc-V" name="6">
    <tool name="RV32IM">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
    <tool name="RV32IM_MIcro">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
  </lib>
  <lib desc="#Yosys Components" name="7"/>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
  </circuit>
  <circuit name="rom">
    <a name="circuit" val="rom"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(430,590)" to="(430,600)"/>
    <wire from="(330,570)" to="(330,580)"/>
    <wire from="(480,340)" to="(480,570)"/>
    <wire from="(480,340)" to="(890,340)"/>
    <wire from="(330,580)" to="(420,580)"/>
    <wire from="(460,570)" to="(480,570)"/>
    <wire from="(410,570)" to="(420,570)"/>
    <wire from="(410,560)" to="(420,560)"/>
    <wire from="(180,340)" to="(190,340)"/>
    <wire from="(700,280)" to="(710,280)"/>
    <wire from="(700,460)" to="(710,460)"/>
    <wire from="(700,180)" to="(710,180)"/>
    <wire from="(700,560)" to="(710,560)"/>
    <wire from="(700,300)" to="(710,300)"/>
    <wire from="(700,80)" to="(710,80)"/>
    <wire from="(700,580)" to="(710,580)"/>
    <wire from="(700,200)" to="(710,200)"/>
    <wire from="(700,100)" to="(710,100)"/>
    <wire from="(700,480)" to="(710,480)"/>
    <wire from="(750,390)" to="(760,390)"/>
    <wire from="(750,190)" to="(760,190)"/>
    <wire from="(750,470)" to="(760,470)"/>
    <wire from="(750,570)" to="(760,570)"/>
    <wire from="(750,290)" to="(760,290)"/>
    <wire from="(750,90)" to="(760,90)"/>
    <wire from="(720,390)" to="(730,390)"/>
    <comp lib="0" loc="(760,90)" name="BitLabeledTunnel">
      <a name="label" val="N20"/>
      <a name="bitSpecs" val="N20"/>
    </comp>
    <comp lib="0" loc="(430,600)" name="BitLabeledTunnel">
      <a name="facing" val="north"/>
      <a name="width" val="6"/>
      <a name="label" val="N18-23"/>
      <a name="bitSpecs" val="N18,N19,N20,N21,N22,N23"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(760,290)" name="BitLabeledTunnel">
      <a name="label" val="N22"/>
      <a name="bitSpecs" val="N22"/>
    </comp>
    <comp lib="0" loc="(700,560)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="8"/>
      <a name="label" val="addr"/>
    </comp>
    <comp lib="0" loc="(190,340)" name="Tunnel">
      <a name="width" val="8"/>
      <a name="label" val="addr"/>
    </comp>
    <comp lib="3" loc="(750,290)" name="Comparator">
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="3" loc="(750,570)" name="Comparator">
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="0" loc="(700,300)" name="Constant">
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(890,340)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
      <a name="label" val="data"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(760,470)" name="BitLabeledTunnel">
      <a name="label" val="N21"/>
      <a name="bitSpecs" val="N21"/>
    </comp>
    <comp lib="0" loc="(760,390)" name="BitLabeledTunnel">
      <a name="label" val="N23"/>
      <a name="bitSpecs" val="N23"/>
    </comp>
    <comp lib="7" loc="(750,390)" name="Logical NOT Gate"/>
    <comp lib="0" loc="(760,570)" name="BitLabeledTunnel">
      <a name="label" val="N18"/>
      <a name="bitSpecs" val="N18"/>
    </comp>
    <comp lib="0" loc="(700,80)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="8"/>
      <a name="label" val="addr"/>
    </comp>
    <comp lib="0" loc="(700,460)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="8"/>
      <a name="label" val="addr"/>
    </comp>
    <comp lib="3" loc="(750,90)" name="Comparator">
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="0" loc="(700,180)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="8"/>
      <a name="label" val="addr"/>
    </comp>
    <comp lib="0" loc="(410,560)" name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0x0"/>
    </comp>
    <comp lib="7" loc="(460,570)" name="Priority Multiplexer">
      <a name="swidth" val="6"/>
    </comp>
    <comp lib="0" loc="(330,570)" name="Constant">
      <a name="width" val="16"/>
      <a name="value" val="0x203"/>
    </comp>
    <comp lib="0" loc="(700,200)" name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0x4"/>
    </comp>
    <comp lib="3" loc="(750,190)" name="Comparator">
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="0" loc="(700,580)" name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0x5"/>
    </comp>
    <comp lib="0" loc="(700,480)" name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0x2"/>
    </comp>
    <comp lib="0" loc="(720,390)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="8"/>
      <a name="label" val="addr"/>
    </comp>
    <comp lib="3" loc="(750,470)" name="Comparator">
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="0" loc="(760,190)" name="BitLabeledTunnel">
      <a name="label" val="N19"/>
      <a name="bitSpecs" val="N19"/>
    </comp>
    <comp lib="0" loc="(180,340)" name="Pin">
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
      <a name="label" val="addr"/>
    </comp>
    <comp lib="0" loc="(410,570)" name="Constant">
      <a name="width" val="32"/>
      <a name="value" val="0x5070b0d"/>
    </comp>
    <comp lib="0" loc="(700,280)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="8"/>
      <a name="label" val="addr"/>
    </comp>
    <comp lib="0" loc="(700,100)" name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0x3"/>
    </comp>
  </circuit>
</project>
