{
  "Top": "FIR_HLS",
  "RtlTop": "FIR_HLS",
  "RtlPrefix": "",
  "RtlSubPrefix": "FIR_HLS_",
  "SourceLanguage": "cpp",
  "HostMachineBits": "64",
  "FunctionProtocol": "ap_ctrl_none",
  "ResetStyle": "control",
  "Target": {
    "Family": "zynquplus",
    "Device": "xck26",
    "Package": "-sfvc784",
    "Speed": "-2LV-c",
    "Triple": "fpga64-xilinx-none"
  },
  "Args": {
    "input": {
      "index": "0",
      "direction": "in",
      "srcType": "stream<ap_fixed<16, 1, AP_TRN, AP_WRAP, 0>, 0>&",
      "srcSize": "16",
      "hwRefs": [{
          "type": "interface",
          "interface": "input_r",
          "name": "",
          "usage": "data",
          "direction": "in"
        }]
    },
    "output": {
      "index": "1",
      "direction": "out",
      "srcType": "stream<ap_fixed<16, 1, AP_TRN, AP_WRAP, 0>, 0>&",
      "srcSize": "16",
      "hwRefs": [{
          "type": "interface",
          "interface": "output_r",
          "name": "",
          "usage": "data",
          "direction": "out"
        }]
    }
  },
  "HlsSolution": {
    "FlowTarget": "vivado",
    "ConfigTcl": [
      "config_export -format=ip_catalog",
      "config_export -flow=impl"
    ],
    "ProfileOption": "0",
    "ProfileType": "none",
    "KernelName": "FIR_HLS"
  },
  "ClockInfo": {
    "ClockName": "ap_clk",
    "ClockPeriod": "10",
    "Uncertainty": "2.7",
    "IsCombinational": "0",
    "II": "2",
    "Latency": "1"
  },
  "Xdc": {"OocClocks": ["create_clock -name ap_clk -period 10.000 [get_ports ap_clk]"]},
  "Ipx": {
    "Vendor": "xilinx.com",
    "Library": "hls",
    "Name": "FIR_HLS",
    "Version": "1.0",
    "DisplayName": "Fir_hls",
    "Revision": "2114332664",
    "Description": "An IP generated by Vitis HLS",
    "Taxonomy": "\/VITIS_HLS_IP",
    "AutoFamilySupport": "",
    "ZipFile": "xilinx_com_hls_FIR_HLS_1_0.zip"
  },
  "Files": {
    "CSource": [
      "..\/..\/FIR_HLS.cpp",
      "..\/..\/FIR_HLS.h",
      "..\/..\/..\/..\/Matlab\/FIR_normal_HLS.h"
    ],
    "TestBench": [
      "..\/..\/FIR_HLS_TB.cpp",
      "..\/..\/..\/..\/Matlab\/TS_HLS_normal.dat",
      "..\/..\/..\/..\/Matlab\/TS_HLS_normal.res"
    ],
    "Vhdl": [
      "impl\/vhdl\/FIR_HLS_FIR_filtertest.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_6ns_22_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_6s_22_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_7ns_23_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_7s_23_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_8ns_24_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_8s_24_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_9ns_25_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_9s_25_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_10ns_26_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_10s_25_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_10s_26_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_11ns_27_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_11s_27_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_12ns_28_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_12s_28_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_13ns_29_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_14ns_30_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_mul_16s_15ns_31_1_1.vhd",
      "impl\/vhdl\/FIR_HLS_regslice_both.vhd",
      "impl\/vhdl\/FIR_HLS.vhd"
    ],
    "Verilog": [
      "impl\/verilog\/FIR_HLS_FIR_filtertest.v",
      "impl\/verilog\/FIR_HLS_hls_deadlock_idx0_monitor.v",
      "impl\/verilog\/FIR_HLS_hls_deadlock_kernel_monitor_top.vh",
      "impl\/verilog\/FIR_HLS_mul_16s_6ns_22_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_6s_22_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_7ns_23_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_7s_23_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_8ns_24_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_8s_24_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_9ns_25_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_9s_25_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_10ns_26_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_10s_25_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_10s_26_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_11ns_27_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_11s_27_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_12ns_28_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_12s_28_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_13ns_29_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_14ns_30_1_1.v",
      "impl\/verilog\/FIR_HLS_mul_16s_15ns_31_1_1.v",
      "impl\/verilog\/FIR_HLS_regslice_both.v",
      "impl\/verilog\/FIR_HLS.v"
    ],
    "IpMisc": ["impl\/misc\/logo.png"],
    "CsynthXml": "syn\/report\/csynth.xml",
    "DebugDir": ".debug",
    "KernelXml": ".autopilot\/db\/kernel.internal.xml",
    "Xo": "",
    "XoHlsDir": "",
    "ProtoInst": [".debug\/FIR_HLS.protoinst"]
  },
  "SubcoreInfo": {
    "HasXpmMemory": false,
    "HasClockedDsp": false,
    "Ip": []
  },
  "Interfaces": {
    "ap_clk": {
      "type": "clock",
      "busTypeName": "clock",
      "mode": "slave",
      "busParams": {
        "ASSOCIATED_BUSIF": "input_r:output_r",
        "ASSOCIATED_RESET": "ap_rst_n"
      },
      "portMap": {"ap_clk": "CLK"},
      "ports": ["ap_clk"]
    },
    "ap_rst_n": {
      "type": "reset",
      "busTypeName": "reset",
      "mode": "slave",
      "busParams": {"POLARITY": "ACTIVE_LOW"},
      "portMap": {"ap_rst_n": "RST"},
      "ports": ["ap_rst_n"]
    },
    "input_r": {
      "type": "axi4stream",
      "busTypeName": "axis",
      "mode": "slave",
      "direction": "in",
      "dataWidth": "16",
      "portPrefix": "input_r_",
      "ports": [
        "input_r_TDATA",
        "input_r_TREADY",
        "input_r_TVALID"
      ],
      "constraints": [{
          "constraint_type": "pragma interface",
          "mode": "axis",
          "register_option": "1",
          "register_mode": "both",
          "argName": "input"
        }]
    },
    "output_r": {
      "type": "axi4stream",
      "busTypeName": "axis",
      "mode": "master",
      "direction": "out",
      "dataWidth": "16",
      "portPrefix": "output_r_",
      "ports": [
        "output_r_TDATA",
        "output_r_TREADY",
        "output_r_TVALID"
      ],
      "constraints": [{
          "constraint_type": "pragma interface",
          "mode": "axis",
          "register_option": "1",
          "register_mode": "both",
          "argName": "output"
        }]
    }
  },
  "RtlPorts": {
    "ap_clk": {
      "dir": "in",
      "width": "1"
    },
    "ap_rst_n": {
      "dir": "in",
      "width": "1"
    },
    "input_r_TDATA": {
      "dir": "in",
      "width": "16"
    },
    "input_r_TVALID": {
      "dir": "in",
      "width": "1"
    },
    "input_r_TREADY": {
      "dir": "out",
      "width": "1"
    },
    "output_r_TDATA": {
      "dir": "out",
      "width": "16"
    },
    "output_r_TVALID": {
      "dir": "out",
      "width": "1"
    },
    "output_r_TREADY": {
      "dir": "in",
      "width": "1"
    }
  },
  "ModuleInfo": {
    "Hierarchy": {
      "ModuleName": "FIR_HLS",
      "Instances": [{
          "ModuleName": "FIR_filtertest",
          "InstanceName": "p_0_FIR_filtertest_fu_827",
          "BindInstances": "mul_16s_10s_25_1_1_U1 add_ln39_fu_1108_p2 mul_16s_8ns_24_1_1_U2 add_ln42_fu_1142_p2 mul_16s_8ns_24_1_1_U3 add_ln42_1_fu_1172_p2 add_ln42_386_fu_1212_p2 add_ln42_2_fu_1226_p2 mul_16s_8ns_24_1_1_U4 add_ln42_3_fu_1256_p2 mul_16s_8ns_24_1_1_U5 add_ln42_4_fu_1286_p2 add_ln42_387_fu_1314_p2 add_ln42_5_fu_1328_p2 sub_ln42_1_fu_1360_p2 add_ln42_6_fu_1374_p2 add_ln42_388_fu_1402_p2 add_ln42_7_fu_1416_p2 sub_ln42_2_fu_1440_p2 add_ln42_8_fu_1454_p2 sub_ln42_3_fu_1478_p2 add_ln42_9_fu_1488_p2 sub_ln42_4_fu_1504_p2 add_ln42_10_fu_1514_p2 mul_16s_6s_22_1_1_U6 add_ln42_11_fu_1540_p2 sub_ln42_5_fu_1568_p2 add_ln42_12_fu_1578_p2 sub_ln42_6_fu_1598_p2 add_ln42_13_fu_1608_p2 mul_16s_6s_22_1_1_U7 add_ln42_14_fu_1634_p2 sub_ln42_7_fu_1658_p2 add_ln42_15_fu_1668_p2 sub_ln42_8_fu_1694_p2 add_ln42_16_fu_1704_p2 sub_ln42_9_fu_1720_p2 add_ln42_17_fu_1730_p2 add_ln42_18_fu_1746_p2 mul_16s_7ns_23_1_1_U8 add_ln42_19_fu_1772_p2 mul_16s_7ns_23_1_1_U9 add_ln42_20_fu_1798_p2 add_ln42_21_fu_1818_p2 add_ln42_389_fu_1838_p2 add_ln42_22_fu_1848_p2 add_ln42_23_fu_1890_p2 sub_ln42_12_fu_1906_p2 sub_ln42_13_fu_1916_p2 add_ln42_24_fu_1926_p2 mul_16s_7s_23_1_1_U10 add_ln42_25_fu_1952_p2 mul_16s_7s_23_1_1_U11 add_ln42_26_fu_1978_p2 add_ln42_27_fu_1994_p2 sub_ln42_14_fu_2014_p2 add_ln42_28_fu_2024_p2 sub_ln42_15_fu_2040_p2 add_ln42_29_fu_2050_p2 add_ln42_30_fu_2066_p2 mul_16s_6ns_22_1_1_U12 add_ln42_31_fu_2092_p2 add_ln42_32_fu_2108_p2 mul_16s_7ns_23_1_1_U13 add_ln42_33_fu_2134_p2 add_ln42_34_fu_2150_p2 sub_ln42_16_fu_2170_p2 add_ln42_35_fu_2180_p2 add_ln42_36_fu_2196_p2 add_ln42_390_fu_2216_p2 add_ln42_37_fu_2226_p2 add_ln42_38_fu_2242_p2 mul_16s_7s_23_1_1_U14 add_ln42_39_fu_2268_p2 sub_ln42_17_fu_2284_p2 add_ln42_40_fu_2294_p2 sub_ln42_18_fu_2310_p2 sub_ln42_19_fu_2316_p2 add_ln42_41_fu_2326_p2 add_ln42_42_fu_2342_p2 mul_16s_7s_23_1_1_U15 add_ln42_43_fu_2368_p2 add_ln42_44_fu_2384_p2 add_ln42_45_fu_2400_p2 mul_16s_6ns_22_1_1_U16 add_ln42_46_fu_2426_p2 add_ln42_47_fu_2442_p2 add_ln42_48_fu_2458_p2 add_ln42_49_fu_2474_p2 mul_16s_8ns_24_1_1_U17 add_ln42_50_fu_2500_p2 add_ln42_51_fu_2516_p2 sub_ln42_20_fu_2532_p2 add_ln42_52_fu_2542_p2 sub_ln42_fu_2562_p2 add_ln42_53_fu_2580_p2 add_ln42_54_fu_2596_p2 sub_ln42_21_fu_2612_p2 add_ln42_55_fu_2622_p2 sub_ln42_22_fu_2638_p2 add_ln42_56_fu_2648_p2 mul_16s_8s_24_1_1_U18 add_ln42_57_fu_2674_p2 add_ln42_58_fu_2690_p2 mul_16s_7s_23_1_1_U19 add_ln42_59_fu_2716_p2 add_ln42_60_fu_2732_p2 add_ln42_61_fu_2748_p2 mul_16s_7ns_23_1_1_U20 add_ln42_62_fu_2774_p2 mul_16s_8ns_24_1_1_U21 add_ln42_63_fu_2800_p2 mul_16s_8ns_24_1_1_U22 add_ln42_64_fu_2826_p2 sub_ln42_23_fu_2858_p2 add_ln42_65_fu_2868_p2 add_ln42_66_fu_2884_p2 add_ln42_67_fu_2900_p2 add_ln42_68_fu_2916_p2 sub_ln42_24_fu_2932_p2 add_ln42_69_fu_2942_p2 sub_ln42_25_fu_2958_p2 add_ln42_70_fu_2968_p2 mul_16s_8s_24_1_1_U23 add_ln42_71_fu_2994_p2 mul_16s_8s_24_1_1_U24 add_ln42_72_fu_3020_p2 add_ln42_73_fu_3036_p2 mul_16s_8s_24_1_1_U25 add_ln42_74_fu_3062_p2 add_ln42_75_fu_3078_p2 sub_ln42_26_fu_3098_p2 add_ln42_76_fu_3108_p2 add_ln42_391_fu_3124_p2 add_ln42_77_fu_3134_p2 add_ln42_78_fu_3150_p2 mul_16s_8ns_24_1_1_U26 add_ln42_79_fu_3176_p2 sub_ln42_27_fu_3196_p2 add_ln42_80_fu_3206_p2 mul_16s_8ns_24_1_1_U27 add_ln42_81_fu_3232_p2 add_ln42_82_fu_3248_p2 mul_16s_7ns_23_1_1_U28 add_ln42_83_fu_3274_p2 add_ln42_84_fu_3290_p2 add_ln42_85_fu_3306_p2 mul_16s_8s_24_1_1_U29 add_ln42_86_fu_3332_p2 mul_16s_9s_25_1_1_U30 add_ln42_87_fu_3358_p2 sub_ln42_28_fu_3378_p2 sub_ln42_29_fu_3388_p2 add_ln42_88_fu_3398_p2 sub_ln42_30_fu_3418_p2 add_ln42_89_fu_3428_p2 sub_ln42_31_fu_3444_p2 add_ln42_90_fu_3454_p2 mul_16s_7s_23_1_1_U31 add_ln42_91_fu_3480_p2 add_ln42_92_fu_3500_p2 add_ln42_93_fu_3516_p2 add_ln42_94_fu_3532_p2 mul_16s_9ns_25_1_1_U32 add_ln42_95_fu_3558_p2 add_ln42_392_fu_3578_p2 add_ln42_96_fu_3588_p2 mul_16s_9ns_25_1_1_U33 add_ln42_97_fu_3614_p2 add_ln42_98_fu_3630_p2 add_ln42_99_fu_3646_p2 add_ln42_100_fu_3662_p2 mul_16s_8s_24_1_1_U34 add_ln42_101_fu_3688_p2 mul_16s_9s_25_1_1_U35 add_ln42_102_fu_3714_p2 mul_16s_9s_25_1_1_U36 add_ln42_103_fu_3740_p2 mul_16s_9s_25_1_1_U37 add_ln42_104_fu_3766_p2 mul_16s_9s_25_1_1_U38 add_ln42_105_fu_3792_p2 add_ln42_106_fu_3808_p2 add_ln42_107_fu_3824_p2 sub_ln42_32_fu_3840_p2 add_ln42_108_fu_3850_p2 add_ln42_393_fu_3866_p2 add_ln42_109_fu_3876_p2 mul_16s_9ns_25_1_1_U39 add_ln42_110_fu_3902_p2 mul_16s_9ns_25_1_1_U40 add_ln42_111_fu_3928_p2 mul_16s_9ns_25_1_1_U41 add_ln42_112_fu_3954_p2 mul_16s_9ns_25_1_1_U42 add_ln42_113_fu_3980_p2 add_ln42_114_fu_3996_p2 add_ln42_115_fu_4012_p2 mul_16s_8s_24_1_1_U43 add_ln42_116_fu_4038_p2 mul_16s_9s_25_1_1_U44 add_ln42_117_fu_4064_p2 sub_ln42_33_fu_4092_p2 add_ln42_118_fu_4102_p2 mul_16s_9s_25_1_1_U45 add_ln42_119_fu_4128_p2 mul_16s_9s_25_1_1_U46 add_ln42_120_fu_4154_p2 mul_16s_9s_25_1_1_U47 add_ln42_121_fu_4180_p2 mul_16s_8s_24_1_1_U48 add_ln42_122_fu_4206_p2 add_ln42_123_fu_4222_p2 add_ln42_394_fu_4242_p2 add_ln42_124_fu_4252_p2 mul_16s_9ns_25_1_1_U49 add_ln42_125_fu_4278_p2 mul_16s_10ns_26_1_1_U50 add_ln42_126_fu_4304_p2 mul_16s_10ns_26_1_1_U51 add_ln42_127_fu_4330_p2 sub_ln42_34_fu_4346_p2 add_ln42_128_fu_4356_p2 mul_16s_9ns_25_1_1_U52 add_ln42_129_fu_4382_p2 mul_16s_7ns_23_1_1_U53 add_ln42_130_fu_4408_p2 add_ln42_131_fu_4424_p2 add_ln42_132_fu_4440_p2 mul_16s_10s_26_1_1_U54 add_ln42_133_fu_4466_p2 add_ln42_134_fu_4506_p2 add_ln42_135_fu_4522_p2 mul_16s_10s_26_1_1_U55 add_ln42_136_fu_4548_p2 mul_16s_9s_25_1_1_U56 add_ln42_137_fu_4574_p2 add_ln42_138_fu_4590_p2 mul_16s_8ns_24_1_1_U57 add_ln42_139_fu_4616_p2 add_ln42_140_fu_4632_p2 mul_16s_10ns_26_1_1_U58 add_ln42_141_fu_4658_p2 mul_16s_10ns_26_1_1_U59 add_ln42_142_fu_4684_p2 mul_16s_10ns_26_1_1_U60 add_ln42_143_fu_4710_p2 add_ln42_395_fu_4730_p2 add_ln42_144_fu_4740_p2 add_ln42_145_fu_4756_p2 add_ln42_146_fu_4772_p2 add_ln42_147_fu_4788_p2 mul_16s_10s_26_1_1_U61 add_ln42_148_fu_4814_p2 mul_16s_10s_26_1_1_U62 add_ln42_149_fu_4840_p2 mul_16s_10s_26_1_1_U63 add_ln42_150_fu_4866_p2 mul_16s_10s_26_1_1_U64 add_ln42_151_fu_4892_p2 add_ln42_152_fu_4908_p2 add_ln42_153_fu_4924_p2 add_ln42_154_fu_4940_p2 add_ln42_396_fu_4960_p2 add_ln42_155_fu_4970_p2 mul_16s_10ns_26_1_1_U65 add_ln42_156_fu_4996_p2 mul_16s_11ns_27_1_1_U66 add_ln42_157_fu_5022_p2 add_ln42_397_fu_5054_p2 add_ln42_158_fu_5064_p2 sub_ln42_37_fu_5088_p2 add_ln42_159_fu_5098_p2 mul_16s_10ns_26_1_1_U67 add_ln42_160_fu_5124_p2 sub_ln42_38_fu_5140_p2 add_ln42_161_fu_5150_p2 sub_ln42_39_fu_5170_p2 add_ln42_162_fu_5180_p2 mul_16s_10s_26_1_1_U68 add_ln42_163_fu_5206_p2 mul_16s_11s_27_1_1_U69 add_ln42_164_fu_5232_p2 mul_16s_11s_27_1_1_U70 add_ln42_165_fu_5258_p2 mul_16s_11s_27_1_1_U71 add_ln42_166_fu_5284_p2 mul_16s_11s_27_1_1_U72 add_ln42_167_fu_5310_p2 mul_16s_10s_26_1_1_U73 add_ln42_168_fu_5336_p2 add_ln42_169_fu_5352_p2 mul_16s_10ns_26_1_1_U74 add_ln42_170_fu_5378_p2 mul_16s_11ns_27_1_1_U75 add_ln42_171_fu_5404_p2 mul_16s_11ns_27_1_1_U76 add_ln42_172_fu_5430_p2 add_ln42_398_fu_5462_p2 add_ln42_173_fu_5472_p2 mul_16s_12ns_28_1_1_U77 add_ln42_174_fu_5498_p2 mul_16s_11ns_27_1_1_U78 add_ln42_175_fu_5524_p2 mul_16s_10ns_26_1_1_U79 add_ln42_176_fu_5550_p2 sub_ln42_40_fu_5570_p2 add_ln42_177_fu_5580_p2 mul_16s_11s_27_1_1_U80 add_ln42_178_fu_5606_p2 mul_16s_12s_28_1_1_U81 add_ln42_179_fu_5632_p2 mul_16s_12s_28_1_1_U82 add_ln42_180_fu_5658_p2 mul_16s_12s_28_1_1_U83 add_ln42_181_fu_5684_p2 mul_16s_12s_28_1_1_U84 add_ln42_182_fu_5710_p2 mul_16s_12s_28_1_1_U85 add_ln42_183_fu_5736_p2 mul_16s_11s_27_1_1_U86 add_ln42_184_fu_5762_p2 mul_16s_10ns_26_1_1_U87 add_ln42_185_fu_5788_p2 mul_16s_12ns_28_1_1_U88 add_ln42_186_fu_5814_p2 mul_16s_13ns_29_1_1_U89 add_ln42_187_fu_5840_p2 mul_16s_14ns_30_1_1_U90 add_ln42_188_fu_5866_p2 mul_16s_14ns_30_1_1_U91 add_ln42_189_fu_5892_p2 mul_16s_14ns_30_1_1_U92 add_ln42_190_fu_5918_p2 mul_16s_14ns_30_1_1_U93 add_ln42_191_fu_5944_p2 mul_16s_15ns_31_1_1_U94 add_ln42_192_fu_5970_p2 add_ln42_193_fu_5986_p2 add_ln42_194_fu_6002_p2 add_ln42_195_fu_6018_p2 add_ln42_196_fu_6034_p2 add_ln42_197_fu_6050_p2 add_ln42_198_fu_6066_p2 add_ln42_199_fu_6082_p2 add_ln42_200_fu_6098_p2 add_ln42_201_fu_6114_p2 add_ln42_202_fu_6130_p2 add_ln42_203_fu_6146_p2 add_ln42_204_fu_6162_p2 add_ln42_205_fu_6178_p2 add_ln42_206_fu_6194_p2 add_ln42_207_fu_6210_p2 add_ln42_208_fu_6226_p2 add_ln42_209_fu_6242_p2 add_ln42_210_fu_6258_p2 add_ln42_211_fu_6274_p2 add_ln42_212_fu_6290_p2 add_ln42_213_fu_6306_p2 add_ln42_214_fu_6322_p2 add_ln42_215_fu_6338_p2 add_ln42_216_fu_6354_p2 add_ln42_217_fu_6370_p2 add_ln42_218_fu_6386_p2 add_ln42_219_fu_6402_p2 add_ln42_220_fu_6418_p2 add_ln42_221_fu_6434_p2 add_ln42_222_fu_6450_p2 add_ln42_223_fu_6466_p2 add_ln42_224_fu_6482_p2 add_ln42_225_fu_6498_p2 add_ln42_226_fu_6514_p2 add_ln42_227_fu_6530_p2 add_ln42_228_fu_6546_p2 add_ln42_229_fu_6562_p2 add_ln42_230_fu_6578_p2 add_ln42_231_fu_6594_p2 add_ln42_232_fu_6610_p2 add_ln42_233_fu_6626_p2 add_ln42_234_fu_6642_p2 add_ln42_235_fu_6658_p2 add_ln42_236_fu_6674_p2 add_ln42_237_fu_6690_p2 add_ln42_238_fu_6706_p2 add_ln42_239_fu_6722_p2 add_ln42_240_fu_6738_p2 add_ln42_241_fu_6754_p2 add_ln42_242_fu_6770_p2 add_ln42_243_fu_6786_p2 add_ln42_244_fu_6802_p2 add_ln42_245_fu_6818_p2 add_ln42_246_fu_6834_p2 add_ln42_247_fu_6850_p2 add_ln42_248_fu_6866_p2 add_ln42_249_fu_6882_p2 add_ln42_250_fu_6898_p2 add_ln42_251_fu_6914_p2 add_ln42_252_fu_6930_p2 add_ln42_253_fu_6946_p2 add_ln42_254_fu_6962_p2 add_ln42_255_fu_6978_p2 add_ln42_256_fu_6994_p2 add_ln42_257_fu_7010_p2 add_ln42_258_fu_7026_p2 add_ln42_259_fu_7042_p2 add_ln42_260_fu_7058_p2 add_ln42_261_fu_7074_p2 add_ln42_262_fu_7090_p2 add_ln42_263_fu_7106_p2 add_ln42_264_fu_7122_p2 add_ln42_265_fu_7138_p2 add_ln42_266_fu_7154_p2 add_ln42_267_fu_7170_p2 add_ln42_268_fu_7186_p2 add_ln42_269_fu_7202_p2 add_ln42_270_fu_7218_p2 add_ln42_271_fu_7234_p2 add_ln42_272_fu_7250_p2 add_ln42_273_fu_7266_p2 add_ln42_274_fu_7282_p2 add_ln42_275_fu_7298_p2 add_ln42_276_fu_7314_p2 add_ln42_277_fu_7330_p2 add_ln42_278_fu_7346_p2 add_ln42_279_fu_7362_p2 add_ln42_280_fu_7378_p2 add_ln42_281_fu_7394_p2 add_ln42_282_fu_7410_p2 add_ln42_283_fu_7426_p2 add_ln42_284_fu_7442_p2 add_ln42_285_fu_7458_p2 add_ln42_286_fu_7474_p2 add_ln42_287_fu_7490_p2 add_ln42_288_fu_7506_p2 add_ln42_289_fu_7522_p2 add_ln42_290_fu_7538_p2 add_ln42_291_fu_7554_p2 add_ln42_292_fu_7570_p2 add_ln42_293_fu_7586_p2 add_ln42_294_fu_7602_p2 add_ln42_295_fu_7618_p2 add_ln42_296_fu_7634_p2 add_ln42_297_fu_7650_p2 add_ln42_298_fu_7666_p2 add_ln42_299_fu_7682_p2 add_ln42_300_fu_7698_p2 add_ln42_301_fu_7714_p2 add_ln42_302_fu_7730_p2 add_ln42_303_fu_7746_p2 add_ln42_304_fu_7762_p2 add_ln42_305_fu_7778_p2 add_ln42_306_fu_7794_p2 add_ln42_307_fu_7810_p2 add_ln42_308_fu_7826_p2 add_ln42_309_fu_7842_p2 add_ln42_310_fu_7858_p2 add_ln42_311_fu_7874_p2 add_ln42_312_fu_7890_p2 add_ln42_313_fu_7906_p2 add_ln42_314_fu_7922_p2 add_ln42_315_fu_7938_p2 add_ln42_316_fu_7954_p2 add_ln42_317_fu_7970_p2 add_ln42_318_fu_7986_p2 add_ln42_319_fu_8002_p2 add_ln42_320_fu_8018_p2 add_ln42_321_fu_8034_p2 add_ln42_322_fu_8050_p2 add_ln42_323_fu_8066_p2 add_ln42_324_fu_8082_p2 add_ln42_325_fu_8098_p2 add_ln42_326_fu_8114_p2 add_ln42_327_fu_8130_p2 add_ln42_328_fu_8146_p2 add_ln42_329_fu_8162_p2 add_ln42_330_fu_8178_p2 add_ln42_331_fu_8194_p2 add_ln42_332_fu_8210_p2 add_ln42_333_fu_8226_p2 add_ln42_334_fu_8242_p2 add_ln42_335_fu_8258_p2 add_ln42_336_fu_8274_p2 add_ln42_337_fu_8290_p2 add_ln42_338_fu_8306_p2 add_ln42_339_fu_8322_p2 add_ln42_340_fu_8338_p2 add_ln42_341_fu_8354_p2 add_ln42_342_fu_8370_p2 add_ln42_343_fu_8386_p2 add_ln42_344_fu_8402_p2 add_ln42_345_fu_8418_p2 add_ln42_346_fu_8434_p2 add_ln42_347_fu_8450_p2 add_ln42_348_fu_8466_p2 add_ln42_349_fu_8482_p2 add_ln42_350_fu_8498_p2 add_ln42_351_fu_8514_p2 add_ln42_352_fu_8530_p2 add_ln42_353_fu_8546_p2 add_ln42_354_fu_8562_p2 add_ln42_355_fu_8578_p2 add_ln42_356_fu_8594_p2 add_ln42_357_fu_8610_p2 add_ln42_358_fu_8626_p2 add_ln42_359_fu_8642_p2 add_ln42_360_fu_8658_p2 add_ln42_361_fu_8674_p2 add_ln42_362_fu_8690_p2 add_ln42_363_fu_8716_p2 add_ln42_364_fu_8732_p2 add_ln42_365_fu_8748_p2 add_ln42_366_fu_8764_p2 add_ln42_367_fu_8780_p2 add_ln42_368_fu_8796_p2 add_ln42_369_fu_8812_p2 add_ln42_370_fu_8838_p2 add_ln42_371_fu_8854_p2 add_ln42_372_fu_8870_p2 add_ln42_373_fu_8886_p2 add_ln42_374_fu_8902_p2 add_ln42_375_fu_8918_p2 add_ln42_376_fu_8938_p2 add_ln42_377_fu_8958_p2 add_ln42_378_fu_8978_p2 add_ln42_379_fu_8998_p2 add_ln42_380_fu_9014_p2 add_ln42_381_fu_9034_p2 add_ln42_382_fu_9054_p2 add_ln42_383_fu_9070_p2 add_ln42_384_fu_9090_p2 add_ln42_385_fu_9106_p2"
        }]
    },
    "Info": {
      "FIR_filtertest": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "0",
        "isCombinational": "0",
        "isOneStateSeq": "1"
      },
      "FIR_HLS": {
        "FunctionProtocol": "ap_ctrl_none",
        "isTaskLevelControl": "0",
        "isPipelined": "0",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      }
    },
    "Metrics": {
      "FIR_filtertest": {
        "Latency": {
          "LatencyBest": "0",
          "LatencyAvg": "0",
          "LatencyWorst": "0",
          "PipelineII": "1",
          "PipelineDepth": "1",
          "PipelineType": "yes"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "3.396"
        },
        "Area": {
          "DSP": "94",
          "AVAIL_DSP": "1248",
          "UTIL_DSP": "7",
          "FF": "12468",
          "AVAIL_FF": "234240",
          "UTIL_FF": "5",
          "LUT": "17133",
          "AVAIL_LUT": "117120",
          "UTIL_LUT": "14",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "288",
          "UTIL_BRAM": "0",
          "URAM": "0",
          "AVAIL_URAM": "64",
          "UTIL_URAM": "0"
        }
      },
      "FIR_HLS": {
        "Latency": {
          "LatencyBest": "1",
          "LatencyAvg": "1",
          "LatencyWorst": "1",
          "PipelineII": "2",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "3.928"
        },
        "Area": {
          "DSP": "94",
          "AVAIL_DSP": "1248",
          "UTIL_DSP": "7",
          "FF": "12470",
          "AVAIL_FF": "234240",
          "UTIL_FF": "5",
          "LUT": "17169",
          "AVAIL_LUT": "117120",
          "UTIL_LUT": "14",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "288",
          "UTIL_BRAM": "0",
          "URAM": "0",
          "AVAIL_URAM": "64",
          "UTIL_URAM": "0"
        }
      }
    }
  },
  "GenerateBdFiles": "0",
  "GenData": {
    "DataVersion": "0.2",
    "Time": "2025-11-03 23:44:16 +0100",
    "ToolName": "vitis_hls",
    "ToolVersion": "2024.2"
  }
}
