0.7
2020.2
Apr 18 2022
16:05:34
D:/Progetti_VHDL/Esercizio_6/Esercizio_6.srcs/sim_1/new/testbench.vhd,1666458961,vhdl,,,,testbench,,,,,,,,
D:/Progetti_VHDL/Esercizio_6/Esercizio_6.srcs/sources_1/new/ControlUnit.vhd,1666458968,vhdl,,,,controlunit,,,,,,,,
D:/Progetti_VHDL/Esercizio_6/Esercizio_6.srcs/sources_1/new/SystemA.vhd,1666458984,vhdl,,,,systema,,,,,,,,
D:/Progetti_VHDL/Esercizio_6/Esercizio_6.srcs/sources_1/new/SystemB.vhd,1666458981,vhdl,,,,systemb,,,,,,,,
D:/Progetti_VHDL/Esercizio_6/Esercizio_6.srcs/sources_1/new/TopModule.vhd,1666458978,vhdl,,,,topmodule,,,,,,,,
D:/Progetti_VHDL/Esercizio_6/Esercizio_6.srcs/sources_1/new/registro.vhd,1666458985,vhdl,,,,registro,,,,,,,,
