סדר קומפילציה לפי סימולטור:
aux_package.vhd: 
בקובץ הזה נמצא PACKAGE בשם aux_package שמכיל בתוכו 2 המודולים שאנו משתמשים עבור הפרויקט הזה: top.vhd, Adder.vhd.
בעצם זה עוזר לנו לשמור על קוד קריא ומודולרי מפני שאין תלות במימוש בפנימי אם נשמור על אותן חתימות של ENTITY\COMPONENT.
Adder.vhd: 
בקובץ הזה יש בעצם מחבר שנועד על מנת לבצע את ההשוואה בין שני כניסות עוקבות של din ולפיכך לבדוק את התנאי בcond מתקיים.
top.vhd:
 בקובץ נמצא ENTITY בשם top שמקבל וקטור בגודל n ביט בשם din, 3 סיגנלים בגודל של ביט אחד בשם rst,ena,clk וinteger שנע בין הערכים 0 עד 3 בשם cond ומוציא סיגנל בגודל ביט אחד בשם detector.
המודול הנוכחי משתמש בתת מודל בנמצא בקובץ  Adder.vhd
Test benches, for exmaple:
tb_final.vhd:
בקובץ הזה נמצא ENTITY בשם tb_final שבעצם בעזרת  PROCESSים מכניס כניסות למודול שלנו בשם TOP ובעזרת סימולטור אנו יכולים לוודא את הפעולות של המערכת שלנו. קובץ זה בעצם בודק את כל מצבי הקיצון של המערכת שלנו, ביניהם:
ספירה מלאה עד ערך m, שינוי cond באמצע (0 ל1, 1 ל2, 2 ל3, 3 ל1), הפעלת rst בצורה אסינכרונית, הורדת ena ל0.
שאר קבצי ה-tb הם קבצים שבודקים את ה-process ים האחרים לאחר שהפרדנו אותם למודולים שעומדים בפני עצמם על מנת לבצע עליהם בדיקה.

