headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
Intel、先進パッケージング製造では「宝の持ち腐れ」？（EE Times Japan）,https://news.yahoo.co.jp/articles/697d7d93292fad77d4642920bb2d9199e7e90bc2,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250402-00000075-it_eetimes-000-1-view.jpg?exp=10800,2025-04-02T15:00:18+09:00,2025-04-02T15:00:18+09:00,EE Times Japan,it_eetimes,EE Times Japan,2551,"Intelが開設した米ニューメキシコ州の先進パッケージング工場「Fab 9」の空撮写真［クリックで拡大］ 出所：Intel
Intel Foundryは、有り余って困るほどの“財産”を抱えている。先進パッケージング能力が不足する中で、同社は過剰な供給能力を持て余しているのだ。
Intel「EMIB」 出所：Intel
米国最大手半導体メーカーの製造部門であるIntel Foundryは、TSMCの顧客企業が、先進パッケージング設計をTSMCの「CoWoS」からIntelの「Foveros」へと直接移行することを歓迎している。NVIDIAやごく一部のAIチップメーカーからの3次元（3D）ウエハーレベルパッケージング需要は、2024年以来、トップファウンドリーであるTSMCの需要対応能力を超過しているという状況にある。

　TechInsightsのバイスチェアマンであるDan Hutcheson氏は、米国EE Timesの取材で「Intelは（Intel Foundryの）生産能力を構築してきたが、それを宣伝してこなかったため、今のところ顧客数が少ない」と述べている。

　「Intelの先進パッケージングの余剰能力は、業界最大の“隠し玉”の一つとなっている。同社は、前CEOであるPat Gelsinger氏の下、4年間で5つのプロセスノードを達成することや、Intel Foundryのウエハー製造を後押しすることに注力していたため、積極的に売り込みしてこなかっただけなのだ。一方TSMCは、ウエハーとパッケージの両方を提供するワンストップ販売によって、非常にうまく顧客を獲得してきた」（Hutcheson氏）

　Intelがますます自信を高めているのは、顧客探しに苦戦してきた収益性の低いファウンドリー部門が好転していく兆しなのかもしれない。またそれは、Intelにとって、半導体設計メーカーに設計をTSMCから移行するよう説得するための取り組みがもっと必要になるということを意味する可能性もある。
TSMCには、まだ追い付けない
Intelの新CEOであるLip-Bu Tan氏は、苦境に立つ同社を好転させる必要がある。Intelは、収益性の低い半導体製造部門であるIntel Foundryを独立事業部門として売却しようとしているが、それにはまだ何年もかかりそうだ。このファウンドリー部門は、Intelにとってサプライヤーであり競争相手でもあるTSMCに、まだ追い付くことができていない。

　Intel Foundryは2024年初め頃から、十分な先進パッケージング能力を構築してきたという。

　Intel Foundryのパッケージング／テスト担当バイスプレジデントを務めるMark Gardner氏は2025年3月、EE Timesの記者たちとのグループチャットで「Intel Foundryは、先進パッケージングの不足を解消すべく、懸命に取り組んでいるところだ」と述べている。

　「業界レポートを見ると、供給不足の大半は、外部顧客が（TSMCのような）競合技術を使用していることによるものだと分かる。業界にはいくらか制約があるが、われわれには制約がないため、それがこのような一部の顧客にとって、Intelに切り替えることのメリットの1つとなる」（Gardner氏）
TSMCの代替を探す？ NVIDIA
TSMCの最大顧客の1つであるNVIDIAは、2025年にTSMCの代替を探す可能性があることをほのめかしている。

　NVIDIA CEOのJensen Huang氏は「GTC」イベントで報道陣に対し、同社がことし（2025年）中に米国での製造能力を増強／確保できれば、同社はかなり良い状態になるだろうと語った。2025年3月、TSMCの2大顧客であるNVIDIAとBroadcomは、Intelと共同で製造テストを行っていると報じられている。

　Intel Foundryは2025年3月のイベントで顧客について頻繁に言及したが、新しい顧客の名前は挙げなかった。MediaTekとAWSは、Intel Foundryをサプライヤーとして挙げた2つのチップ設計企業である。

　「Intel Foundryの高度なパッケージング能力に制約がないという点に、顧客は大きな価値を見いだしている。これにより、現在の需要環境において大きな柔軟性が得られるはずだ」とGardner氏は述べる。

　Intel Foundryのパッケージングおよびテスト担当ゼネラルマネジャーであるChoon Lee氏は、AIチップの接続に用いられるインターポーザー技術について、その能力はTSMCという1つのサプライヤーだけに限定されていると付け加えた。

　こうした能力の制約を考えると、チップ設計を、あるファウンドリーから別のファウンドリーへと移管する能力が重要になるとGardner氏は説明する。「Foverosに関してはシームレスに移行できる」と同氏は強調する。「われわれは（TSMCの）CoWoS技術を使用している製品において、設計を一切変更せずに、直接Foveros技術に移植した」

　IntelはTSMCに追い付くために、別の独自パッケージング技術である「EMIB（Embedded Multi-die Interconnect Bridge）」を活用したと語った。「EMIBでも、巧みな設計手法が採用されている」とGardner氏は述べる。「CoWoS用に設計したものに、EMIBやFoverosを適用できることは顧客にとって重要なことだ。再設計のサイクルが長くならないからである。われわれは互換性の実現に多大な努力をした。今では容易に移植できる」（同氏）

　Intelは現在、TSMCの他Samsung Electronics、SK hynix、Micron Technologyなどのメモリベンダーと緊密に連携し、インタフェースと設計ルールの認証と調整に取り組んでいるという。

※米国EE Timesの記事を翻訳、編集しました。
EE Times Japan",[],[]
AIで半導体の製造工程を最適化　ウエハーからデバイスまで一気通貫で（EE Times Japan）,https://news.yahoo.co.jp/articles/88fc4d2e3f0b7fd253d9c13b8adff3a251a17bb3,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20250402-00000074-it_eetimes-000-1-view.jpg?exp=10800,2025-04-02T14:59:31+09:00,2025-04-02T14:59:31+09:00,EE Times Japan,it_eetimes,EE Times Japan,1114,"半導体デバイス製造工程の模式図［クリックで拡大］ 出所：名古屋大学他
名古屋大学や理化学研究所、グローバルウェーハズ・ジャパン、アイクリスタルおよび、ソニーセミコンダクタマニュファクチャリングは2025年3月、シリコン（Si）ウエハー製造からCMOSイメージセンサー（CIS）製造までの工程を一気通貫で最適化することに成功したと発表した。最適化に要する時間も従来の1000分の1に短縮できたという。
メタファクトリーの模式図［クリックで拡大］ 出所：名古屋大学他
先端の半導体デバイス開発においては、デバイス性能を高めるだけでなく、開発効率の改善も重要となる。このため、上流のウエハー製造から下流のデバイス製造まで、工程全体を最適化することが求められている。ところが材料メーカーからデバイスメーカーまで、各企業が連携して製造工程を最適化する仕組みはこれまでなかったという。

　今回は、先端CISのノイズ特性改善に向けて、Siウエハーメーカーであるグローバルウェーハズ・ジャパンと、ソニーセミコンダクタマニュファクチャリングが共同で、上流から下流までの全体工程で最適化に取り組んだ。

　全体工程の最適化に向けて、アイクリスタルがデジタルツインを構築し、理化学研究所と名古屋大学は効率的な最適化アルゴリズムを開発した。さらに、アイクリスタルは研究成果を、CIS以外の半導体デバイス製造にも適応できるプラットフォーム（メタファクトリー）を開発した。

　実験では、BMDと呼ばれる欠陥の密度分布を理想的な分布に近づける目的関数（BMD_bulkおよびBMD_surface）、ドーパント濃度分布を理想的な分布に近づけるための目的関数（Dopant）に対し最適化を行った。

　最適条件が得られるまでには1万回以上の条件探索が必要となる。これを従来のシミュレーション（Sim）で実行すると1年かかるという。実際の製品開発では制約条件などを変え、シミュレーションを繰り返し行うため、最適化には数年もかかることがある。これに対し、今回開発したデジタルツイン（AI）を活用して最適化を行ったところ、1万回の条件探索を8時間で完了した。

　今回の研究成果は、名古屋大学未来材料・システム研究所の宇治原徹教授や理化学研究所革新知能統合研究センターの沓掛健太朗客員研究員（現在は名古屋大学未来材料・システム研究所准教授）、グローバルウェーハズ・ジャパンの永井勇太参事、アイクリスタルの高石将輝代表取締役、関翔太取締役技術統括および、ソニーセミコンダクタマニュファクチャリングの谷川公一主幹技師らによるものである。
EE Times Japan",[],[]
