# 块处理单元 tile_controller_sim (`tile_controller_sim.sv`)

规格如下：

1. 适用 $F(4\times4,3\times3)$ 的 Winograd 卷积算法
2. 输入卷积核为 $3\times3$，输入数据块为 $6\times6$，输出数据块为 $4\times4$
3. 基于 KTU 与 TTU 的整数优化，输出结果会相对于最开始的结果放大 $6^2\times4^2=576$ 倍
4. 输入均为 16 位宽，输出均为 32 位宽，值域超出会截断

## 行为级仿真

`tile_controller_sim_sim.sv`，测试五种卷积核-数据块输入，测试均通过

## 时序级仿真

经过测试，在 200 MHz 下可以以约 1.952ns 的余量工作
