module test();
    logic clk,sl1,sl0,I3,I2,I1,I0,shr_in,shl_in,Q3,Q2,Q1,Q0;
    multi_register test(clk,sl1,sl0,I3,I2,I1,I0,shr_in,shl_in,Q3,Q2,Q1,Q0);
    initial begin
        clk = 0; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 1; #40;
        clk = 1; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 1; #40;
        clk = 0; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 1; shl_in = 0; #40;
        clk = 1; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 1; shl_in = 1; #40;
        clk = 0; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 1; #40;
        clk = 1; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 1; #40;
        clk = 0; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 1; shl_in = 0; #40;
        clk = 1; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 1; shl_in = 1; #40;
        clk = 0; sl1 = 0; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 0; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 1; #40;
        clk = 1; sl1 = 0; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 1; #40;
        clk = 0; sl1 = 0; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 0; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 1; shl_in = 0; #40;
        clk = 1; sl1 = 0; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 1; shl_in = 1; #40;
        clk = 0; sl1 = 0; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 0; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 1; #40;
        clk = 1; sl1 = 0; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 1; #40;
        clk = 0; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 1; shl_in = 0; #40;
        clk = 1; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 1; shl_in = 1; #40;
        clk = 0; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 1; #40;
        clk = 1; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 1; #40;
        clk = 0; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 1; shl_in = 0; #40;
        clk = 1; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 1; shl_in = 1; #40;
        clk = 0; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 1; #40;
        clk = 1; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 1; #40;
        clk = 0; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 1; shl_in = 0; #40;
        clk = 1; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 1; shl_in = 1; #40;
        clk = 0; sl1 = 1; sl0 = 0; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 1; #40;
        clk = 1; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 1; #40;
        clk = 0; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 1; shl_in = 0; #40;
        clk = 1; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 1; shl_in = 1; #40;
        clk = 0; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 0; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 1; #40;
        clk = 1; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 1; #40;
        clk = 0; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 0; shl_in = 0; #40;
        clk = 0; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 1; shl_in = 0; #40;
        clk = 1; sl1 = 1; sl0 = 1; I3 = 0; I2 = 0; I1 = 0; I0 = 1; shr_in = 1; shl_in = 1; #40;
    end
endmodule
