============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 26 2019  09:41:48 pm
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance     Cells  Cell Area  Net Area  Total Area  Wireload     
----------------------------------------------------------------------
dsc_mul            281        958         0         958    <none> (D) 
  stoch2bin_out     58        264         0         264    <none> (D) 
  prg_b             72        231         0         231    <none> (D) 
    prg_ab          71        222         0         222    <none> (D) 
      ctr4          23        104         0         104    <none> (D) 
      comp4_c       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_b       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_a       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
  prg_c             75        230         0         230    <none> (D) 
    prg_ab          72        224         0         224    <none> (D) 
      ctr4          24        106         0         106    <none> (D) 
      comp4_c       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_b       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_a       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
  prg_a             72        224         0         224    <none> (D) 
    prg_ab          70        220         0         220    <none> (D) 
      ctr4          22        102         0         102    <none> (D) 
      comp4_c       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_b       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_a       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 

 (D) = wireload is default in technology library
