csl_enum iv {
	iq,
	sg,
	de,
	fe,
	vj,
	iy,
	vk,
	ij,
	bd
};
csl_enum sm {
	yo = 39,
	ni = 25,
	fw = 14,
	du = 56,
	fl = 51
};
csl_enum sn {
	el,
	vi,
	rc,
	on,
	nx,
	oj,
	ka
};
csl_isa_instruction_format ip{
    ip( ){
     set_width( 3);
     generate_decoder( gpkhsj);
  }
}
;
csl_isa ax{
    ax( ){
     set_decoder_name( "yn");
     set_decoder_out_name_prefix( "vu");
     set_decoder_out_name_suffix( "aj");
     generate_decoder( gp);
     print( isa.txt);
  }
}
;
csl_fifo hr{
   hr( ){
     set_physical_implementation( SRAM);
     add_logic( string_through, 4);
     add_logic( stall_rd_side);
  }
}
;
csl_memory_map_page db{
    db( ){
     add_address_range( 4, 7);
     set_address_increment( 7);
     set_access_rights( access_read_write, none);
     get_lower_bound( );
     set_data_word_width( 5);
  }
}
;
csl_memory_map_page fc{
  db ua;
    fc( ){
     set_address_increment( 8);
     get_address_increment( );
     set_next_address( 1);
     get_next_address( );
     set_access_rights( access_write, access_write);
     add_reserved_address_range( 8, 9);
     get_lower_bound( );
     get_upper_bound( );
     set_aligment( 4);
     get_endianess( );
  }
}
;
csl_memory_map_page gy{
    gy( ){
     add_address_range( 2, 5);
     set_next_address( 0);
     get_next_address( );
     set_access_rights( none, access_read);
     add( db);
     get_lower_bound( );
     get_upper_bound( );
     get_data_word_wodth( );
     set_aligment( 5);
     get_aligment( );
     set_endianess( little_endian);
     get_endianess( );
     get_symbol_lenght( );
  }
}
;
csl_memory_map nc{
    nc( ){
     auto_gen_memory_map( );
fcgy.set_access_rights_enum( fcgy); 
     set_suffix( bd);
     get_suffix( );
  }
}
;
csl_register bt{
    bt( ){
     set_type( CNT);
     index_data_pair( nc);
     constant( 0);
     add_logic( serial_input);
     set_value( 7);
     clear_value( 7);
     set_lock_enable_bit( 3);
     add_logic( inc_signal);
  }
}
;
csl_register eb{
    eb( ){
     set_width( 5);
     get_width( );
     set_depth( 3);
     get_depth( );
     add_logic( read_valid);
     create_rtl_module( );
     set_const_value( 7);
     add_logic( bypass);
  }
}
;
