+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_HDMI|u_VGAGenerator|u_PLL_VGA|altpll_component|auto_generated                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_HDMI|u_VGAGenerator|u_PLL_VGA                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_HDMI|u_VGAGenerator                                                                                                                                                                                                                                   ; 44    ; 0              ; 5            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_HDMI|u_HDMIConfig|u_HDMIRom                                                                                                                                                                                                                           ; 6     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_HDMI|u_HDMIConfig|u_I2CCtrl1                                                                                                                                                                                                                          ; 19    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_HDMI|u_HDMIConfig                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_HDMI                                                                                                                                                                                                                                                  ; 45    ; 8              ; 0            ; 8              ; 34     ; 8               ; 8             ; 8               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|wraclr                                                                                                                                                                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                           ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|rdaclr                                                                                                                                                                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                         ; 85    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                  ; 69    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_URd2HFf                                                                                                                                                                                                                                               ; 69    ; 9              ; 0            ; 9              ; 49     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_UserRdDdr                                                                                                                                                                                                                                             ; 88    ; 9              ; 0            ; 9              ; 105    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_MtDdrRd                                                                                                                                                                                                                                       ; 107   ; 85             ; 5            ; 85             ; 174    ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_MtDdrWr                                                                                                                                                                                                                                       ; 171   ; 21             ; 69           ; 21             ; 110    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|rst_controller_001                                                                                                                                                                                                                  ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|rst_controller                                                                                                                                                                                                                      ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                 ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                 ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mux_pipeline_003|core                                                                                                                                                                                             ; 148   ; 0              ; 0            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mux_pipeline_003                                                                                                                                                                                                  ; 150   ; 2              ; 0            ; 2              ; 146    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mux_pipeline_002|core                                                                                                                                                                                             ; 148   ; 0              ; 0            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mux_pipeline_002                                                                                                                                                                                                  ; 150   ; 2              ; 0            ; 2              ; 146    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mux_pipeline_001|core                                                                                                                                                                                             ; 148   ; 0              ; 0            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mux_pipeline_001                                                                                                                                                                                                  ; 150   ; 2              ; 0            ; 2              ; 146    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mux_pipeline|core                                                                                                                                                                                                 ; 148   ; 0              ; 0            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mux_pipeline                                                                                                                                                                                                      ; 150   ; 2              ; 0            ; 2              ; 146    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|agent_pipeline_001|core                                                                                                                                                                                           ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                ; 149   ; 3              ; 0            ; 3              ; 144    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|agent_pipeline|core                                                                                                                                                                                               ; 148   ; 0              ; 0            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                    ; 150   ; 2              ; 0            ; 2              ; 146    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                       ; 148   ; 0              ; 2            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|rsp_mux                                                                                                                                                                                                           ; 148   ; 0              ; 2            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|rsp_demux                                                                                                                                                                                                         ; 149   ; 4              ; 2            ; 4              ; 291    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|cmd_mux                                                                                                                                                                                                           ; 293   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                     ; 148   ; 1              ; 2            ; 1              ; 146    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|cmd_demux                                                                                                                                                                                                         ; 148   ; 1              ; 2            ; 1              ; 146    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                          ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                   ; 18    ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                          ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                   ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                          ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                   ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                          ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                   ; 18    ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                          ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                   ; 18    ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                          ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                   ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                          ; 28    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                            ; 37    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                  ; 148   ; 0              ; 1            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_burst_adapter                                                                                                                                                                                 ; 148   ; 0              ; 0            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                     ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|router_002                                                                                                                                                                                                        ; 146   ; 0              ; 2            ; 0              ; 146    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                     ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|router_001                                                                                                                                                                                                        ; 146   ; 3              ; 3            ; 3              ; 146    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                         ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|router                                                                                                                                                                                                            ; 146   ; 3              ; 3            ; 3              ; 146    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_agent_rsp_fifo                                                                                                                                                                                ; 186   ; 39             ; 0            ; 39             ; 145    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_agent|uncompressor                                                                                                                                                                            ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_agent                                                                                                                                                                                         ; 431   ; 72             ; 71           ; 72             ; 468    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mm_clock_crossing_bridge_0_m0_agent                                                                                                                                                                               ; 261   ; 29             ; 83           ; 29             ; 210    ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mm_clock_crossing_bridge_1_m0_agent                                                                                                                                                                               ; 261   ; 29             ; 83           ; 29             ; 210    ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|ddr3_controller_avl_translator                                                                                                                                                                                    ; 183   ; 4              ; 3            ; 4              ; 170    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mm_clock_crossing_bridge_0_m0_translator                                                                                                                                                                          ; 185   ; 8              ; 0            ; 8              ; 179    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0|mm_clock_crossing_bridge_1_m0_translator                                                                                                                                                                          ; 185   ; 8              ; 0            ; 8              ; 179    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_interconnect_0                                                                                                                                                                                                                   ; 288   ; 0              ; 1            ; 0              ; 236    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[5].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[4].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|read_crosser                                                                                                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[5].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[4].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo|write_crosser                                                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|rsp_fifo                                                                                                                                                                                                 ; 145   ; 76             ; 0            ; 76             ; 72     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|cmd_fifo|read_crosser                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|cmd_fifo|write_crosser                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1|cmd_fifo                                                                                                                                                                                                 ; 190   ; 75             ; 0            ; 75             ; 111    ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_1                                                                                                                                                                                                          ; 179   ; 0              ; 0            ; 0              ; 175    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[5].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[4].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser                                                                                                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[5].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[4].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser                                                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|rsp_fifo                                                                                                                                                                                                 ; 145   ; 76             ; 0            ; 76             ; 72     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0|cmd_fifo                                                                                                                                                                                                 ; 190   ; 75             ; 0            ; 75             ; 111    ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|mm_clock_crossing_bridge_0                                                                                                                                                                                                          ; 179   ; 0              ; 0            ; 0              ; 175    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|a0                                                                                                                                                                                                               ; 189   ; 22             ; 13           ; 22             ; 192    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|timing_param_inst                                                                                                                                           ; 195   ; 0              ; 7            ; 0              ; 159    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rank_timer_inst                                                                                                                                             ; 91    ; 0              ; 13           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|sideband_inst                                                                                                                                               ; 105   ; 2              ; 10           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                                            ; 350   ; 0              ; 1            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                                           ; 81    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                               ; 83    ; 0              ; 2            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                             ; 23    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                     ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                            ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                              ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                                             ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                  ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                           ; 50    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                   ; 45    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                          ; 45    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                      ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                         ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                   ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                               ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 58    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                    ; 51    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                                           ; 51    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                                             ; 50    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst                                                                                                                                             ; 231   ; 0              ; 2            ; 0              ; 249    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                          ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                   ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                            ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                         ; 108   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                 ; 105   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                        ; 105   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                                          ; 104   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                                  ; 87    ; 1              ; 38           ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst                                                                                                                                             ; 252   ; 0              ; 6            ; 0              ; 249    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                                          ; 100   ; 8              ; 7            ; 8              ; 168    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                 ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 70    ; 2              ; 0            ; 2              ; 24     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                 ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 70    ; 6              ; 0            ; 6              ; 24     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                                          ; 157   ; 25             ; 23           ; 25             ; 50     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|burst_gen_inst                                                                                                                                              ; 123   ; 1              ; 5            ; 1              ; 132    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|arbiter_inst                                                                                                                                                ; 278   ; 9              ; 12           ; 9              ; 145    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|tbp_inst                                                                                                                                                    ; 187   ; 76             ; 46           ; 76             ; 337    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|cmd_gen_inst                                                                                                                                                ; 333   ; 2              ; 11           ; 2              ; 113    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|input_if_inst                                                                                                                                               ; 228   ; 0              ; 6            ; 0              ; 223    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                                             ; 462   ; 261            ; 1            ; 261            ; 319    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0|alt_mem_ddrx_controller_top_inst                                                                                                                                                                             ; 267   ; 35             ; 55           ; 35             ; 274    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0|ng0                                                                                                                                                                                                              ; 266   ; 57             ; 0            ; 57             ; 218    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|c0                                                                                                                                                                                                                  ; 187   ; 0              ; 0            ; 0              ; 206    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                              ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                    ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|rsp_mux                                                                                                                                                                                        ; 297   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                  ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                  ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|rsp_demux                                                                                                                                                                                      ; 101   ; 1              ; 2            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                    ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                    ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|cmd_mux                                                                                                                                                                                        ; 101   ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|cmd_demux                                                                                                                                                                                      ; 103   ; 9              ; 2            ; 9              ; 295    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                  ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|router_003                                                                                                                                                                                     ; 98    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                  ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|router_002                                                                                                                                                                                     ; 98    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                  ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|router_001                                                                                                                                                                                     ; 98    ; 0              ; 2            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                      ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|router                                                                                                                                                                                         ; 98    ; 0              ; 4            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_pll_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                      ; 138   ; 39             ; 0            ; 39             ; 97     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_pll_mgr_inst_avl_agent|uncompressor                                                                                                                                                  ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_pll_mgr_inst_avl_agent                                                                                                                                                               ; 272   ; 39             ; 40           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                       ; 138   ; 39             ; 0            ; 39             ; 97     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent|uncompressor                                                                                                                                                   ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent                                                                                                                                                                ; 272   ; 39             ; 40           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                      ; 138   ; 39             ; 0            ; 39             ; 97     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent|uncompressor                                                                                                                                                  ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent                                                                                                                                                               ; 272   ; 39             ; 40           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                                                                                                                                     ; 164   ; 33             ; 67           ; 33             ; 130    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_pll_mgr_inst_avl_translator                                                                                                                                                          ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_translator                                                                                                                                                           ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_translator                                                                                                                                                          ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                                                                                                                                ; 104   ; 17             ; 0            ; 17             ; 96     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|mm_interconnect_0                                                                                                                                                                                                ; 156   ; 0              ; 1            ; 0              ; 174    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[3].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[2].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[1].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[0].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|jumplogic_i                                                                                                                                                   ; 25    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|data_broadcast_i                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i|altsyncram_component|auto_generated                                                                                            ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i                                                                                                                                ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|dm_lfsr_i                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|do_lfsr_i                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DM_decoder_i                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DO_decoder                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|bitcheck_i                                                                                                                                    ; 72    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i                                                                                                                                               ; 47    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|dm_lfsr_i                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|do_lfsr_i                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DM_decoder_i                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DO_decoder                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i|altsyncram_component|auto_generated                                                                                   ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i                                                                                                                       ; 39    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i                                                                                                                                              ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i                                                                                                                                                      ; 7     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i                                                                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst                                                                                                                                                               ; 119   ; 1              ; 27           ; 1              ; 185    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst|rw_mgr_inst                                                                                                                                                                                ; 119   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rw_mgr_inst                                                                                                                                                                                            ; 117   ; 4              ; 1            ; 4              ; 167    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_phy_mgr_inst                                                                                                                                                                                           ; 123   ; 0              ; 80           ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_pll_mgr_inst                                                                                                                                                                                           ; 52    ; 0              ; 32           ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|cpu_inst                                                                                                                                                                                                         ; 37    ; 0              ; 24           ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0|sequencer_rst                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|s0                                                                                                                                                                                                                  ; 149   ; 0              ; 0            ; 0              ; 209    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|m0                                                                                                                                                                                                                  ; 350   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|extra_ddio_out|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                             ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|extra_ddio_out                                                                                                                                                                  ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|extra_output_pad_gen[0].hr_to_fr_hi                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|extra_output_pad_gen[0].hr_to_fr_lo                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dqs_ddio_io|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                ; 12    ; 3              ; 4            ; 3              ; 4      ; 3               ; 3             ; 3               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dqs_ddio_io                                                                                                                                                                     ; 15    ; 11             ; 0            ; 11             ; 0      ; 11              ; 11            ; 11              ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dqs_en.hr_to_fr_os_oe                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[7].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[6].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[5].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[4].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[3].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[2].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[1].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|dq_ddio_io                                                                                                                                                                      ; 57    ; 21             ; 0            ; 21             ; 25     ; 21              ; 21            ; 21              ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[7].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[7].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[7].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[6].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[6].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[6].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[5].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[5].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[5].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[4].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[4].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[4].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[3].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[3].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[3].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[2].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[2].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[2].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[1].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[1].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[1].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[0].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[0].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs|output_path_gen[0].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                                 ; 62    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|extra_ddio_out|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                             ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|extra_ddio_out                                                                                                                                                                  ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|extra_output_pad_gen[0].hr_to_fr_hi                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|extra_output_pad_gen[0].hr_to_fr_lo                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dqs_ddio_io|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                ; 12    ; 3              ; 4            ; 3              ; 4      ; 3               ; 3             ; 3               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dqs_ddio_io                                                                                                                                                                     ; 15    ; 11             ; 0            ; 11             ; 0      ; 11              ; 11            ; 11              ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dqs_en.hr_to_fr_os_oe                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[7].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[6].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[5].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[4].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[3].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[2].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[1].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dq_ddio_io|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                 ; 12    ; 1              ; 4            ; 1              ; 4      ; 1               ; 1             ; 1               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|dq_ddio_io                                                                                                                                                                      ; 57    ; 21             ; 0            ; 21             ; 25     ; 21              ; 21            ; 21              ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[7].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[7].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[7].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[6].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[6].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[6].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[5].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[5].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[5].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[4].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[4].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[4].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[3].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[3].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[3].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[2].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[2].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[2].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[1].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[1].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[1].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[0].hr_to_fr_oe                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[0].hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs|output_path_gen[0].hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                                 ; 62    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                             ; 12    ; 4              ; 6            ; 4              ; 4      ; 4               ; 4             ; 4               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|clock_gen[0].umem_ck_pad                                                                                                                                                                  ; 14    ; 11             ; 0            ; 11             ; 1      ; 11              ; 11            ; 11              ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|reset_n_gen[0].ureset_n_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|reset_n_gen[0].ureset_n_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|reset_n_gen[0].ureset_n_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|reset_n_gen[0].ureset_n_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|reset_n_gen[0].ureset_n_pad                                                                                                                                                               ; 10    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cas_n_gen[0].ucas_n_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                     ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cas_n_gen[0].ucas_n_pad|uadc_pad                                                                                                                                                          ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cas_n_gen[0].ucas_n_pad|hr_to_fr_hi                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cas_n_gen[0].ucas_n_pad|hr_to_fr_lo                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cas_n_gen[0].ucas_n_pad                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|ras_n_gen[0].uras_n_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                     ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|ras_n_gen[0].uras_n_pad|uadc_pad                                                                                                                                                          ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|ras_n_gen[0].uras_n_pad|hr_to_fr_hi                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|ras_n_gen[0].uras_n_pad|hr_to_fr_lo                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|ras_n_gen[0].uras_n_pad                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|we_n_gen[0].uwe_n_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                       ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|we_n_gen[0].uwe_n_pad|uadc_pad                                                                                                                                                            ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|we_n_gen[0].uwe_n_pad|hr_to_fr_hi                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|we_n_gen[0].uwe_n_pad|hr_to_fr_lo                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|we_n_gen[0].uwe_n_pad                                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|odt_gen[0].uodt_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                         ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|odt_gen[0].uodt_pad|uadc_pad                                                                                                                                                              ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|odt_gen[0].uodt_pad|hr_to_fr_hi                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|odt_gen[0].uodt_pad|hr_to_fr_lo                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|odt_gen[0].uodt_pad                                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[2].ubank_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                       ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[2].ubank_pad|uadc_pad                                                                                                                                                            ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[2].ubank_pad|hr_to_fr_hi                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[2].ubank_pad|hr_to_fr_lo                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[2].ubank_pad                                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[1].ubank_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                       ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[1].ubank_pad|uadc_pad                                                                                                                                                            ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[1].ubank_pad|hr_to_fr_hi                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[1].ubank_pad|hr_to_fr_lo                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[1].ubank_pad                                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[0].ubank_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                       ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[0].ubank_pad|uadc_pad                                                                                                                                                            ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[0].ubank_pad|hr_to_fr_hi                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[0].ubank_pad|hr_to_fr_lo                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|bank_gen[0].ubank_pad                                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cke_gen[0].ucke_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                         ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cke_gen[0].ucke_pad|uadc_pad                                                                                                                                                              ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cke_gen[0].ucke_pad|hr_to_fr_hi                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cke_gen[0].ucke_pad|hr_to_fr_lo                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cke_gen[0].ucke_pad                                                                                                                                                                       ; 10    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cs_n_gen[0].ucs_n_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                       ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cs_n_gen[0].ucs_n_pad|uadc_pad                                                                                                                                                            ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cs_n_gen[0].ucs_n_pad|hr_to_fr_hi                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cs_n_gen[0].ucs_n_pad|hr_to_fr_lo                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|cs_n_gen[0].ucs_n_pad                                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[14].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[14].uaddress_pad|uadc_pad                                                                                                                                                     ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[14].uaddress_pad|hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[14].uaddress_pad|hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[14].uaddress_pad                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[13].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[13].uaddress_pad|uadc_pad                                                                                                                                                     ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[13].uaddress_pad|hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[13].uaddress_pad|hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[13].uaddress_pad                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[12].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[12].uaddress_pad|uadc_pad                                                                                                                                                     ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[12].uaddress_pad|hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[12].uaddress_pad|hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[12].uaddress_pad                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[11].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[11].uaddress_pad|uadc_pad                                                                                                                                                     ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[11].uaddress_pad|hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[11].uaddress_pad|hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[11].uaddress_pad                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[10].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[10].uaddress_pad|uadc_pad                                                                                                                                                     ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[10].uaddress_pad|hr_to_fr_hi                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[10].uaddress_pad|hr_to_fr_lo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[10].uaddress_pad                                                                                                                                                              ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[9].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[9].uaddress_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[9].uaddress_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[9].uaddress_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[9].uaddress_pad                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[8].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[8].uaddress_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[8].uaddress_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[8].uaddress_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[8].uaddress_pad                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[7].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[7].uaddress_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[7].uaddress_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[7].uaddress_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[7].uaddress_pad                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[6].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[6].uaddress_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[6].uaddress_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[6].uaddress_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[6].uaddress_pad                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[5].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[5].uaddress_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[5].uaddress_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[5].uaddress_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[5].uaddress_pad                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[4].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[4].uaddress_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[4].uaddress_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[4].uaddress_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[4].uaddress_pad                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[3].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[3].uaddress_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[3].uaddress_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[3].uaddress_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[3].uaddress_pad                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[2].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[2].uaddress_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[2].uaddress_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[2].uaddress_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[2].uaddress_pad                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[1].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[1].uaddress_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[1].uaddress_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[1].uaddress_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[1].uaddress_pad                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[0].uaddress_pad|uadc_pad|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                 ; 12    ; 6              ; 4            ; 6              ; 4      ; 6               ; 6             ; 6               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[0].uaddress_pad|uadc_pad                                                                                                                                                      ; 14    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[0].uaddress_pad|hr_to_fr_hi                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[0].uaddress_pad|hr_to_fr_lo                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads|address_gen[0].uaddress_pad                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_pads                                                                                                                                                                                           ; 56    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uread_datapath|rdata_fifo                                                                                                                                                                                ; 69    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uread_datapath                                                                                                                                                                                           ; 79    ; 0              ; 10           ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dqs_en_shifter                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_en_shifter                                                                                                                                                           ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_mask_shifter                                                                                                                                                         ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dq_shifter                                                                                                                                                                  ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dqs_en_shifter                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_en_shifter                                                                                                                                                           ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_mask_shifter                                                                                                                                                         ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dq_shifter                                                                                                                                                                  ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uwrite_datapath                                                                                                                                                                                          ; 82    ; 0              ; 1            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_rst_n                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_we_n                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cas_n                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_ras_n                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_odt                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cs_n                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cke                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_bank                                                                                                                                                                  ; 10    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_address                                                                                                                                                               ; 34    ; 0              ; 1            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|uaddr_cmd_datapath                                                                                                                                                                                       ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy|ureset                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0|umemphy                                                                                                                                                                                                          ; 188   ; 0              ; 4            ; 0              ; 107    ; 0               ; 0             ; 0               ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|p0                                                                                                                                                                                                                  ; 213   ; 77             ; 24           ; 77             ; 187    ; 77              ; 77            ; 77              ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|pll0|upll_memphy|auto_generated|pll_internal_phasestep|cmpr14                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|pll0|upll_memphy|auto_generated|pll_internal_phasestep                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|pll0|upll_memphy|auto_generated|phasestep_counter|cmpr12                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|pll0|upll_memphy|auto_generated|phasestep_counter                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|pll0|upll_memphy|auto_generated|altpll_dyn_phase_le5                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|pll0|upll_memphy|auto_generated|altpll_dyn_phase_le4                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|pll0|upll_memphy|auto_generated|altpll_dyn_phase_le2                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|pll0|upll_memphy|auto_generated                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller|pll0                                                                                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys|ddr3_controller                                                                                                                                                                                                                     ; 107   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr|u_ddr3_qsys                                                                                                                                                                                                                                     ; 222   ; 4              ; 0            ; 4              ; 162    ; 4               ; 4             ; 4               ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; u_MtDdr                                                                                                                                                                                                                                                 ; 145   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; u_UserWrDdr                                                                                                                                                                                                                                             ; 85    ; 9              ; 1            ; 9              ; 104    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe19                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                           ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|wraclr                                                                                                                                                                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe15                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|rdaclr                                                                                                                                                                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                         ; 53    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                  ; 37    ; 0              ; 0            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_T2UWrFf                                                                                                                                                                                                                                               ; 37    ; 18             ; 0            ; 18             ; 81     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_BitMapPatt                                                                                                                                                                                                                                            ; 11    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_RxSerial                                                                                                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_PLL50|altpll_component|auto_generated                                                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_PLL50                                                                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
